JP3581586B2 - Method of manufacturing spacer and method of manufacturing electron beam device - Google Patents

Method of manufacturing spacer and method of manufacturing electron beam device Download PDF

Info

Publication number
JP3581586B2
JP3581586B2 JP36841398A JP36841398A JP3581586B2 JP 3581586 B2 JP3581586 B2 JP 3581586B2 JP 36841398 A JP36841398 A JP 36841398A JP 36841398 A JP36841398 A JP 36841398A JP 3581586 B2 JP3581586 B2 JP 3581586B2
Authority
JP
Japan
Prior art keywords
film
electron
spacer
electron beam
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP36841398A
Other languages
Japanese (ja)
Other versions
JP2000195413A (en
Inventor
茂樹 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP36841398A priority Critical patent/JP3581586B2/en
Publication of JP2000195413A publication Critical patent/JP2000195413A/en
Application granted granted Critical
Publication of JP3581586B2 publication Critical patent/JP3581586B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、電子放出素子を電子源とする露光装置や表示装置等の電子線装置に関し、特にかかる電子線装置に適用されるスペーサに関するものである。
【０００２】
【従来の技術】
従来から、電子放出素子として熱陰極素子と冷陰極素子の２種類が知られている。このうち冷陰極素子では、たとえば表面伝導型放出素子や、電界放出型素子（以下「ＦＥ型」と記す。）や、金属／絶縁層／金属型放出素子（以下「ＭＩＭ型」と記す。）などが知られている。
【０００３】
表面伝導型放出素子としては、たとえば、Ｍ．Ｉ．Ｅｌｉｎｓｏｎ， Ｒａｄｉｏ Ｅｎｇ．Ｅｌｅｃｔｒｏｎ Ｐｈｙｓ．，１０，１２９０，（１９６５）や、後述する他の例が知られている。
【０００４】
表面伝導型放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより電子放出が生ずる現象を利用するものである。この表面伝導型放出素子としては、前記エリンソン等によるＳｎＯ２ 薄膜を用いたものの他に、Ａｕ薄膜によるもの［Ｇ．Ｄｉｔｔｍｅｒ：”Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ”，９，３１７（１９７２）］や、Ｉｎ２ Ｏ３ ／ＳｎＯ２ 薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌ ａｎｄ Ｃ．Ｇ．Ｆｏｎｓｔａｄ：”ＩＥＥＥ Ｔｒａｎｓ．ＥＤ Ｃｏｎｆ．”，５１９（１９７５）］や、カーボン薄膜によるもの［荒木久 他：真空、第２６巻、第１号、２２（１９８３）］等が報告されている。
【０００５】
これらの表面伝導型放出素子の素子構成の典型的な例として、図１６に前述のＭ．Ｈａｒｔｗｅｌｌらによる素子の平面図を示す。同図において、１００１は基板で、１００２はスパッタで形成された金属酸化物よりなる導電性薄膜である。導電性薄膜１００２は図示のようにＨ字形の平面形状に形成されている。該導電性薄膜１００２に後述の通電フォーミングと呼ばれる通電処理を施すことにより、電子放出部１００３が形成される。図中の間隔Ｌは０．５〜１ｍｍ、Ｗは０．１ｍｍで設定されている。尚、図示の便宜から、電子放出部１００３は導電性薄膜１００２の中央に矩形の形状で示したが、これは模式的なものであり、実際の電子放出部の位置や形状を忠実に表現しているわけではない。
【０００６】
Ｍ．Ｈａｒｔｗｅｌｌらによる素子をはじめとして上述の表面伝導型放出素子においては、電子放出を行う前に導電性薄膜１００２に通電フォーミングと呼ばれる通電処理を施すことにより電子放出部１００３を形成するのが一般的であった。すなわち、通電フォーミングとは、前記導電性薄膜１００２の両端に一定の直流電圧、もしくは、例えば１Ｖ／分程度の非常にゆっくりとしたレートで昇圧する直流電圧を印加して通電し、導電性薄膜１００２を局所的に破壊もしくは変形もしくは変質せしめ、電気的に高抵抗な状態の電子放出部１００３を形成することである。尚、局所的に破壊もしくは変形もしくは変質した導電性薄膜１００２の一部には、亀裂が発生する。前記通電フォーミング後に導電性薄膜１００２に適宜の電圧を印加した場合には、前記亀裂付近において電子放出が行われる。
【０００７】
また、ＦＥ型の例は、たとえば、Ｗ．Ｐ．Ｄｙｋｅ＆Ｗ．Ｗ．Ｄｏｌａｎ，”Ｆｉｅｌｄ ｅｍｉｓｓｉｏｎ”，Ａｄｖａｎｃｅ ｉｎ Ｅｌｅｃｔｒｏｎ Ｐｈｙｓｉｃｓ，８，８９（１９５６）や、あるいは、Ｃ．Ａ．Ｓｐｉｎｄｔ，”Ｐｈｙｓｉｃａｌ ｐｒｏｐｅｒｔｉｅｓ ｏｆ ｔｈｉｎ−ｆｉｌｍ ｆｉｅｌｄ ｅｍｉｓｓｉｏｎ ｃａｔｈｏｄｅｓ ｗｉｔｈ ｍｏｌｙｂｄｅｎｕｍ ｃｏｎｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，４７，５２４８（１９７６）などが知られている。
【０００８】
ＦＥ型の素子構成の典型的な例として、図１７に前述のＣ．Ａ．Ｓｐｉｎｄｔらによる素子の断面図を示す。同図において、１００４は基板で、１００５は導電材料よりなるエミッタ配線、１００６はエミッタコーン、１００７は絶縁層、１００８はゲート電極である。本素子は、エミッタコーン１００６とゲート電極１００８の間に適宜の電圧を印加することにより、エミッタコーン１００６の先端部より電界放出を起こさせるものである。
【０００９】
また、ＦＥ型の他の素子構成として、図１７のような積層構造ではなく、基板上に基板平面とほぼ平行にエミッタとゲート電極を配置した例もある。
【００１０】
また、ＭＩＭ型の例としては、たとえば、Ｃ．Ａ．Ｍｅａｄ，”Ｏｐｅｒａｔｉｏｎ ｏｆ ｔｕｎｎｅｌ−ｅｍｉｓｓｉｏｎ Ｄｅｖｉｃｅｓ，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，３２，６４６（１９６１）などが知られている。ＭＩＭ型の素子構成の典型的な例を図１８に示す。同図は断面図であり、図において、１００９は基板で、１０１０は金属よりなる下電極、１０１１は厚さ１０ｎｍ程度の薄い絶縁層、１０１２は厚さ８〜３０ｎｍ程度の金属よりなる上電極である。ＭＩＭ型においては、上電極１０１２と下電極１０１０の間に適宜の電圧を印加することにより、上電極１０１２の表面より電子放出を起こさせるものである。
【００１１】
上述の冷陰極素子は、熱陰極素子と比較して低温で電子放出を得ることができるため、加熱用ヒーターを必要としない。したがって、熱陰極素子よりも構造が単純であり、微細な素子を作成可能である。また、基板上に多数の素子を高い密度で配置しても、基板の熱溶融などの問題が発生しにくい。また、熱陰極素子がヒーターの加熱により動作するため応答速度が遅いのとは異なり、冷陰極素子の場合には応答速度が速いという利点もある。
【００１２】
このため、冷陰極素子を応用するための研究が盛んに行われてきている。たとえば、表面伝導型放出素子は、冷陰極素子のなかでも特に構造が単純で、製造も容易であることから、大面積にわたり多数の素子を形成できる利点がある。そこで、たとえば本出願人による特開昭６４−３１３３２号公報において開示されるように、多数の素子を配列して駆動するための方法が研究されている。
【００１３】
また、表面伝導型放出素子の応用については、たとえば、画像表示装置、画像記録装置などの画像形成装置や、荷電ビーム源等が研究されている。
【００１４】
特に、画像表示装置への応用としては、たとえば本出願人によるＵＳＰ５，０６６，８８３や特開平２−２５７５５１号公報や特開平４−２８１３７号公報において開示されているように、表面伝導型放出素子と電子ビームの照射により発光する蛍光体とを組み含わせて用いた画像表示装置が研究されている。表面伝導型放出素子と蛍光体とを組み合わせて用いた画像表示装置は、従来の他の方式の画像表示装置よりも優れた特性が期待されている。たとえば、近年普及してきた液晶表示装置と比較しても、自発光型であるためバックライトを必要としない点や、視野角が広い点が優れていると言える。
【００１５】
また、ＦＥ型を多数個ならべて駆動する方法は、たとえば本出願人によるＵＳＰ４，９０４，８９５に開示されている。また、ＦＥ型を画像表示装置に応用した例として、たとえば、Ｒ．Ｍｅｙｅｒらにより報告された平板型表示装置が知られている。［Ｒ．Ｍｅｙｅｒ：”Ｒｅｃｅｎｔ Ｄｅｖｅｌｏｐｍｅｎｔ ｏｎ Ｍｉｃｒｏｔｉｐｓ Ｄｉｓｐｌａｙ ａｔ ＬＥＴＩ”，Ｔｅｃｈ．Ｄｉｇｅｓｔ ｏｆ ４ｔｈ ｌｎｔ． Ｖａｃｕｕｍ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｎｆ．，Ｎａｇａｈａｍａ，ｐｐ．６〜９（１９９１）］
【００１６】
また、ＭＩＭ型を多数個並べて画像表示装置に応用した例は、たとえば本出願人による特開平３−５５７３８号公報に開示されている。
【００１７】
上記のような電子放出素子を用いた画像形成装置のうちで、奥行きの薄い平面型表示装置は省スペースかつ軽量であることから、ブラウン管型の表示装置に置き換わるものとして注目されている。
【００１８】
図１９は平面型の画像表示装置をなす表示パネル部の一例を示す斜視図であり、内部構造を示すためにパネルの一部を切り欠いて示している。
【００１９】
図中、１１１５はリアプレート、１１１６は側壁、１１１７はフェースプレートであり、リアプレート１１１５、側壁１１１６およびフュースプレート１１１７により、表示パネルの内部を真空に維持するための外囲器（気密容器）を形成している。
【００２０】
リアプレート１１１５には基板１１１１が固定されているが、この基板１１１１上には冷陰極素子１１１２が、Ｎ×Ｍ個形成されている。（Ｎ、Ｍは２以上の正の整数であり、目的とする表示画素数に応じて適宜設定される。）また、前記Ｎ×Ｍ個の冷陰極素子１１１２は、Ｍ本の行方向配線１１１３とＮ本の列方向配線１１１４により配線されている。これら基板１１１１、冷陰極素子１１１２、行方向配線１１１３および列方向配線１１１４によって構成される部分をマルチ電子ビーム源と呼ぶ。また、行方向配線１１１３と列方向配線１１１４の少なくとも交差する部分には、両配線間に絶縁層（不図示）が形成されており、電気的な絶縁が保たれている。
【００２１】
フェースプレート１１１７の下面には、蛍光体からなる蛍光膜１１１８が形成されており、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色の蛍光体（不図示）が塗り分けられている。また、蛍光膜１１１８をなす上記各色蛍光体の間には黒色体（不図示）が設けてあり、さらに蛍光膜１１１８のリアプレート１１１５側の面には、Ａｌ等からなるメタルバック１１１９が形成されている。
【００２２】
Ｄｏｘ１ 〜Ｄｏｘｍ およびＤｏｙ１ 〜Ｄｏｙｎ およびＨｖは、当該表示パネルと不図示の電気回路とを電気的に接続するために設けた気密構造の電気接続用端子である。Ｄｏｘ１ 〜Ｄｏｘｍ はマルチ電子ビーム源の行方向配線１１１３と、Ｄｏｙ１ 〜Ｄｏｙｎ はマルチ電子ビーム源の列方向配線１１１４と、Ｈｖはメタルバック１１１９と各々電気的に接続している。
【００２３】
また、上記気密容器の内部は１．３×１０−４Ｐａ程度の真空に保持されており、画像表示装置の表示面積が大きくなるにしたがい、気密容器内部と外部の気圧差によるリアプレート１１１５およびフェースプレート１１１７の変形あるいは破壊を防止する手段が必要となる。かかる手段として、リアプレート１１１５およびフェースプレート１１１７を厚くすることによる方法は、画像表示装置の重量を増加させるのみならず、斜め方向から見たときに画像のゆがみや視差を生ずる。
【００２４】
これに対し、図１９においては、比較的薄いガラス板からなり大気圧を支えるための構造支持体（スペーサあるいはリブと呼ばれる）１１２０が設けられている。しかしながら、電子線装置の気密容器（外囲器）内へスペーサを配置した場合、電子線が照射されるターゲット面上（蛍光膜１１１８、メタルバック１１１９）での電子線の照射位置が設計値からずれてしまうという問題が生じる。これは、電子線の放出によってスペーサ表面が帯電し、電子線の軌道を曲げるために生じる。そこで、スペーサ表面に半導電性膜（あるいは高抵抗膜）を有し、該半導電性膜が前記冷陰極素子１１１２および電子線を照射するターゲットに対して電気的に接続されている構造とし、スペーサ表面に微小電流を流すことによってこの帯電を防ぎ、電子線の軌道を設計値どおりにすることができる。さらには、スペーサと電子源および前記ターゲットの各々との当接部に、低抵抗膜からなる当接部材を形成して電気的な接続をより確かなものにする構成とすることもできる（特開平８−１８０８２１号公報）。
【００２５】
このようにして、マルチビーム電子源が形成された基板１１１１と蛍光膜１１１８が形成されたフェースプレート１１１７間は通常サブミリないし数ミリに保たれ、前述したように気密容器内部は高真空に保持されている。
【００２６】
以上説明した表示パネルを用いた画像表示装置は、容器外端子Ｄｏｘ１ ないしＤｏｘｍ 、Ｄｏｙ１ ないしＤｏｙｎ を通じて各冷陰極素子１１１２に電圧を印加すると、各冷陰極素子１１１２から電子が放出される。それと同時にメタルバック１１１９に容器外端子Ｈｖを通じて数百Ｖ〜数ｋＶの高圧を印加して、上記放出された電子を加速し、フェースプレート１１１７の内面に衝突させる。これにより、蛍光膜１１１８をなす各色の蛍光体が励起されて発光し、画像が表示される。
【００２７】
【発明が解決しようとする課題】
しかしながら、スペーサと電子源および前記ターゲットの各々との当接部に、低抵抗膜からなる当接部材を形成する場合、高抵抗膜とは別に該低抵抗膜を形成すると、成膜工程が２回になったり、あるいは、高抵抗膜と低抵抗膜との界面が不安定で、低抵抗膜の膜はがれが生じ、電気的接続が不安定になるといった問題があった。
【００２８】
本発明の目的は、上記従来の問題点を解消し、電子放出素子を電子源とする露光装置や表示装置等の電子線装置に好適なスペーサを提供することにあり、さらにはかかるスペーサを用いた電子線装置を提供することにある。
【００２９】
【課題を解決するための手段】
上記の目的を達成すべく成された本発明の構成は、以下の通りである。
【００３１】すなわち本発明の第１は、複数の冷陰極素子を有する電子源基板と前記冷陰極素子より放出される電子を照射するターゲットとの間に配置されるスペーサの製造方法であって、絶縁性部材の表面に金属酸化膜を主成分とする高抵抗膜を形成した後、該高抵抗膜のうち前記電子源基板及び前記ターゲットとの当接面を還元することで低抵抗化させることを特徴とするものである。
【００３２】
また本発明の第２は、複数の冷陰極素子を有する電子源基板と前記冷陰極素子より放出される電子を照射するターゲットとをスペーサを介して対向させた構造を有する電子線装置の製造方法であって、該スペーサを、絶縁性部材の表面に金属酸化膜を主成分とする高抵抗膜を形成した後、該高抵抗膜のうち前記電子源基板及び前記ターゲットとの当接面を還元することで低抵抗化させることにより製造する工程を有することを特徴とするものである。
【００３３】
本発明の電子線装置は、以下のような形態を有するものであってもよい。
▲１▼電子線装置は、入力信号に応じて前記冷陰極素子から放出された電子を前記ターゲットに照射して画像を形成する画像形成装置をなす。特に、前記ターゲットが蛍光体である画像表示装置をなす。
▲２▼前記冷陰極素子は、電子放出部を含む導電性膜を一対の電極間に有する冷陰極素子であり、特に好ましくは表面伝導型放出素子である。
▲３▼前記電子源は、複数の行方向配線と複数の列方向配線とでマトリクス配線された複数の冷陰極素子を有する単純マトリクス状配置の電子源をなす。
▲４▼前記電子源は、並列に配置した複数の冷陰極素子の個々を両端で接続した冷陰極素子の行を複数配し（行方向と呼ぶ）、この配線と直交する方向（列方向と呼ぶ）に沿って、冷陰極素子の上方に配した制御電極（グリッドとも呼ぶ）により、冷陰極素子からの電子を制御するはしご状配置の電子源をなす。
▲５▼また、本発明の思想によれば、表示用として好適な画像形成装置に限るものでなく、感光性ドラムと発光ダイオード等で構成された光プリンタの発光ダイオード等の代替の発光源として、上述の画像形成装置を用いることもできる。またこの際、上述の複数の行方向配線と複数の列方向配線を、適宜選択することで、ライン状発光源だけでなく、二次元状の発光源としても応用できる。この場合、画像形成部材としては、以下の実施例で用いる蛍光体のような直接発光する物質に限るものではなく、電子の帯電による潜像画像が形成されるような部材を用いることもできる。
▲６▼また、本発明の思想によれば、例えば電子顕微鏡のように、電子源からの放出電子の被照射部材が、蛍光体等の画像形成部材以外のものである場合についても、本発明は適用できる。従って、本発明は被照射部材を特定しない一般的電子線装置としての形態もとりうる。
【００３４】
【発明の実施の形態】
本発明のスペーサは、絶縁性部材の表面に、金属酸化膜を主成分とする高抵抗膜（比抵抗が０．１〜１０８ Ω・ｃｍ程度）の帯電防止膜と、その両端に該金属酸化膜を還元することによって形成された低抵抗膜を有している。
【００３５】
図１は本発明のスペーサの製造工程の一例を示した模式図であり、１１は帯電防止が施される絶縁性部材、１２は絶縁性部材１１の表面に形成した金属酸化膜からなる帯電防止膜である。１３はパターニングのためのマスク、１４は還元手段を示す。１５はスペーサー両端に設けられた低抵抗膜であり、金属酸化膜１１を還元することで作製されている。該低抵抗膜１５についての詳細は後述する。
【００３６】
金属酸化膜１２を構成する金属酸化物は、一般に優れた帯電防止膜特性を有し、特にクロム、ニッケル、銅の酸化物が好ましい材料である。その理由はこれらの酸化物は二次電子放出効率が比較的小さく、後述の電子線装置に応用した場合に、電子放出素子から放出された電子がスペーサに当たった場合においても帯電しにくいためである。
【００３７】
金属酸化膜１２に好適な材料としては、前記酸化物に加え、ＴｉＯ２ 、Ｔａ２ Ｏ５ 、ＨｆＯ２ 、ＺｒＯ２ なども適している。これらの酸化物はいずれも、酸素のスパッタ率の方が金属のスパッタ率よりも大きく、Ａｒイオンなどの照射で還元することができるため、その一部をイオン照射によって還元することで低抵抗膜１５を形成し易い。さらに、これらの材料は電子線の照射によっても還元が可能である。また、ＮｉＯやＣｕＯなどは還元性ガスやそれと加熱の併用でも比較的容易に還元することができるため、この方法によっても低抵抗膜１５を形成することができる。
【００３８】
金属酸化膜１２は、例えばスパッタ、酸素ガス雰囲気中での反応性スパッタ、電子ビーム蒸着、イオンプレーティング、イオンアシスト蒸着法等の薄膜形成手段により絶縁性部材１１上に形成される。その他、ＣＶＤ法、アルコキシド塗布法でも金属酸化膜１２を形成できる。
【００３９】
金属酸化膜１２の還元方法は大別すると、１）イオン照射および電子線照射による方法と、２）還元性ガスおよび還元性ガス＋加熱による方法とがある。
【００４０】
イオン照射の場合のイオン種としては、代表的なものとしてはＡｒ、Ｘｅなどの不活性ガスがある。上記酸化膜を還元させるには、これらのイオンを１〜１０ｋｅＶ程度のエネルギーに加速して照射することで達成される。しかし、一般的に加速エネルギーが大きいと、スパッタレートが大きくなり、膜のエッチングされてしまう分が大きくなってしまうことと表面粗さが増大してしまうことから、なるべく穏やかな条件で照射するのが好ましい。上記加速エネルギーの場合、イオン電流でマイクロアンペアーオーダー、金属酸化膜のスパッタ率によって異なるが、数分〜数十分程度で金属酸化膜を還元できる。
【００４１】
電子線照射の場合は、加速エネルギー数十ｋＶ程度の電子線を照射することで上述の金属酸化膜を還元できる。
【００４２】
本発明のスペーサを、複数の冷陰極素子を有する電子源基板と、冷陰極素子より放出される電子を照射するターゲットとを備える電子線装置に適用するに際し、かかる電子源基板とターゲットとに当接される部分（すなわち図１に示すスペーサの上下端部）の金属酸化膜のみをイオン照射もしくは電子線照射によって還元する方法としては、▲１▼マスク１３で挟んで端だけ露出させ、イオン（あるいは電子線）１４を照射する（図１（ｃ））、▲２▼スペーサーを重ねてずらして端だけ露出させ、イオン（あるいは電子線）１４を照射（図２）、▲３▼イオンビーム（あるいは電子線ビーム）により所望の位置を走査する（不図示）などの方法がある。
【００４３】
一方、還元性ガスおよび還元性ガス＋加熱による還元の方法では、還元性ガスとしては、水素ガス、一酸化炭素、アンモニアなどがある。加熱温度は、スペーサの下地絶縁物（絶縁性部材１１）の軟化点（例えば青板ガラスを使う場合などでは〜５００℃）以下とする。
【００４４】
還元性ガスおよび還元性ガス＋加熱によってスペーサの端だけを還元する方法としては、上記イオン照射等の場合の▲１▼及び▲２▼の方法を用いることができる。
【００４５】
次に、本発明のスペーサを適用した電子線装置の一例として、平面型の画像表示装置の表示パネルについて、その構成と製造法の具体例を説明する。
【００４６】
図３は後述の実施例に用いた表示パネルの断面模式図であり、スペーサ１０を中心的に示している。また、図４はかかる表示パネルの斜視図であり、内部構造を示すためにパネルの一部を切り欠いて示している。
【００４７】
図中、２はリアプレート、３は側壁、７はフェースプレートであり、これらにより表示パネルの内部を真空に維持するための気密容器（外囲器）を形成している。なお、フェースプレート７は、基板４の内面に蛍光膜５及びメタルバック６が形成されて構成されている。気密容器を組み立てるにあたっては、各部材の接合部に十分な強度と気密性を保持させるため封着する必要があるが、例えばフリットガラスを接合部に塗布し、非酸素雰囲気である窒素雰囲気中やＡｒ雰囲気中などで、４００〜５００℃で１０分以上焼成することにより封着することができる。
【００４８】
また、上記気密容器の内部は１．３×１０−４Ｐａ程度の真空に保持されるので、大気圧や不意の衝撃などによる気密容器の破壊を防止する目的で、耐大気圧構造体として、本発明のスペーサ１０が設けられている。気密容器内部を真空に排気する方法については後述する。
【００４９】
リアプレート２には、基板１が固定されているが、該基板１上には冷陰極素子１８がＮ×Ｍ個形成されている。（Ｎ，Ｍは２以上の正の整数であり、目的とする表示画素数に応じて適宣設定される。例えば、高品位テレビジョンの表示を目的とした表示装置においては、Ｎ＝３０００，Ｍ＝１０００以上の数を設定することが望ましい。）。尚、基板１が十分な強度を有するものである場合には、基板１自体をリアプレート２としてもよい。
【００５０】
前記Ｎ×Ｍ個の冷陰極素子は、Ｍ本の行方向配線９とＮ本の列方向配線１７により単純マトリクス配線されている。前記、基板１、冷陰極素子１８、行方向配線９、列方向配線１７によって構成される部分をマルチ電子ビーム源と呼ぶ。
【００５１】
本発明の画像表示装置に用いるマルチ電子ビーム源には、冷陰極素子１８として例えば表面伝導型放出素子やＦＥ型、あるいはＭＩＭ型などを用いることができ、かかる冷陰極素子の材料や形状あるいは製法に特に制限はない。
【００５２】
次に、冷陰極素子として表面伝導型放出素子（後述）を基板上に配列して単純マトリクス配線したマルチ電子ビーム源の構造について述べる。
【００５３】
図５に示すのは、後述の実施例の表示パネルに用いたマルチ電子ビーム源の平面図である。図５のＡ−Ａ’に沿った断面を、図６に示す。基板１上には、後述の図８で示すものと同様な表面伝導型放出素子が配列され、これらの素子は行方向配線電極９と列方向配線電極１７により単純マトリクス状に配線されている。行方向配線電極９と列方向配線電極１７の交差する部分には、電極間に絶縁層（不図示）が形成されており、電気的な絶縁が保たれている。
【００５４】
なお、このような構造のマルチ電子ビーム源は、あらかじめ基板上に行方向配線電極９、列方向配線電極１７、電極間絶縁層（不図示）、および表面伝導型放出素子の素子電極２２，２３と導電性膜２４を形成した後、行方向配線電極９および列方向配線電極１７を介して各素子に給電して通電フォーミング処理（後述）と通電活性化処理（後述）を行うことにより製造することができる。
【００５５】
フェースプレート７の下面には、蛍光膜５が形成されている（図３及び図４参照）。本例はカラー表示装置であるため、蛍光膜５の部分にはＣＲＴの分野で用いられている赤、緑、青の３原色の蛍光体が塗り分けられている。各色の蛍光体は、例えば図７の（ａ）に示すようにストライプ状に塗り分けられ、蛍光体５ａのストライプの間には黒色の導電体５ｂが設けてある。黒色の導電体５ｂを設ける目的は、電子ビームの照射位置に多少のずれがあっても表示色にずれが生じないようにすることや、外光の反射を防止して表示コントラストの低下を防ぐこと、電子ビームによる蛍光膜のチャージアップを防止することなどである。黒色の導電体５ｂには、例えば黒鉛を主成分としたものを用いることができるが、上記の目的に適するものであればこれ以外の材料を用いても良い。
【００５６】
また、３原色の蛍光体５ａの塗り分け方は前記図７（ａ）に示したストライプ状の配列に限られるものではなく、例えば図７（ｂ）に示すようなデルタ状配列や、それ以外の配列であってもよい。なお、モノクロームの表示パネルを作成する場合には、単色の蛍光体材料を蛍光膜５に用いればよく、また黒色導電材料は必すしも用いなくともよい。
【００５７】
また、蛍光膜５のリアプレート２側の面には、ＣＲＴの分野では公知のメタルバック６を設けてある。メタルバック６を設けた目的は、蛍光膜５が発する光の一部を鏡面反射して光利用率を向上させることや、負イオンの衝突から蛍光膜５を保護することや、電子ビーム加速電圧を印加するための電極として作用させることや、蛍光膜５を励起した電子の導電路として作用させることなどである。メタルバック６は、例えば蛍光膜５をフェースプレート基板４上に形成した後、蛍光膜５表面を平滑化処理し、その上にＡｌを真空蒸着する方法により形成することができる。なお、蛍光膜５に低電圧用の蛍光体材料を用いた場合には、メタルバック６は不要である。
【００５８】
また、本例では用いていないが、加速電圧の印加用や蛍光膜５の導電性向上を目的として、フェースプレート基板４と蛍光膜５との間に、例えばＩＴＯを材料とする透明電極を設けてもよい。
【００５９】
スペーサ１０は、前述のように絶縁性部材１１の表面に帯電防止を目的とした高抵抗膜１２を成膜し、かつフェースプレート７の内側（メタルバック６等）及び基板１の表面（行方向配線９または列方向配線１７）に面したスペーサの当接面に低抵抗膜１５を成膜してなるもので、気密容器の破損あるいは変形を防止するのに必要な数だけ、かつ必要な間隔をおいて配置され、フェースプレート７の内側および基板１の表面に接合材１６により固定される。
【００６０】
従って、スペーサ１０の高抵抗膜１２は、低抵抗膜１５および接合材１６を介して、フェースプレート７の内側（メタルバック６等）及び基板１の表面（行方向配線９または列方向配線１７）に電気的に接続される。ここで説明される態様においては、スペーサ１０の形状は薄板状とし、行方向配線９に平行に配置され、行方向配線９に電気的に接続されている。
【００６１】
このような画像表示装置に適用されるスペーサ１０は、基板１上の行方向配線９および列方向配線１７とフェースプレート７内面のメタルバック６との間に印加される高電圧に耐えるだけの絶縁性を有し、かつスペーサ１０の表面への帯電を防止する程度の導電性を有する必要がある。
【００６２】
スペーサ１０の絶縁性部材１１としては、例えば石英ガラス、Ｎａ等の不純物含有量を減少したガラス、ソーダライムガラス、アルミナ等のセラミックス部材等が挙げられる。なお、絶縁性部材１１はその熱膨張率が気密容器および基板１を成す部材と近いものが好ましい。
【００６３】
スペーサ１０を構成する高抵抗膜１２には、高電位側のフェースプレート７（メタルバック６等）に印加される加速電圧Ｖａを帯電防止膜である高抵抗膜１２の抵抗値で除した電流が流される。そこで、高抵抗膜１２の抵抗値は帯電防止および消費電力からその望ましい範囲に設定される。帯電防止の観点から高抵抗膜１２の表面抵抗（シート抵抗Ｒｓ）は１０１２Ω以下であることが好ましい。十分な帯電防止効果を得るためには１０１１Ω以下がさらに好ましい。表面抵抗の下限はスペーサ形状とスペーサ間に印加される電圧により左右されるが、１０５ Ω以上であることが好ましい。
【００６４】
絶縁性部材１１上に形成される高抵抗膜１２の厚みｔは１０ｎｍ〜１μｍの範囲が望ましい。材料の表面エネルギーおよび絶縁性部材１１との密着性や部材温度によっても異なるが、一般的に１０ｎｍ以下の薄膜は島状に形成され、抵抗が不安定で再現性に乏しい。一方、膜厚ｔが１μｍ以上では膜応力が大きくなって膜剥れの危険性が高まり、かつ成膜時間が長くなるため生産性が悪い。従って、高抵抗膜１２の厚みｔは１０ｎｍ〜１μｍ、さらには５０〜５００ｎｍであることが特に望ましい。
【００６５】
比抵抗ρはシート抵抗Ｒｓと膜厚ｔの積であり、以上に述べたＲｓとｔの好ましい範囲から、高抵抗膜１２の比抵抗ρは０．１Ωｃｍ〜１０８ Ωｃｍが好ましい。さらにシート抵抗と膜厚のより好ましい範囲を実現するためには、高抵抗膜１２の比抵抗ρは１０２ 〜１０６ Ωｃｍとするのが良い。
【００６６】
スペーサ１０は上述したようにその表面に形成した高抵抗膜１２を電流が流れることにより、あるいはディスプレイ全体が動作中に発熱することによりその温度が上昇する。高抵抗膜１２の抵抗温度係数が大きな負の値であると温度が上昇した時に抵抗値が減少し、スペーサ１０に流れる電流が増加し、さらに温度上昇をもたらす。そして電流は電源の限界を超えるまで増加しつづける。このような電流の暴走が発生する抵抗温度係数の値は経験的に負の値で絶対値が１％／Ｋ以上である。すなわち、高抵抗膜１２の抵抗温度係数は、負の場合は絶対値が１％を超えないことが望ましい。
【００６７】
帯電防止特性を有する高抵抗膜１２の材料としては、先述したように金属酸化物を用いることができる。
【００６８】
スペーサ１０を構成する低抵抗膜１５は、高抵抗膜１２を高電位側のフェースプレート７（メタルバック６等）及び低電位側の基板１（行方向配線９または列方向配線１７等）と電気的に接続するために設けられたものであり、以下に列挙する複数の機能を有することができる。
【００６９】
▲１▼既に記載したように、高抵抗膜１２はスペーサ１０表面での帯電を防止する目的で設けられたものであるが、高抵抗膜１２をフェースプレート７（メタルバック６等）及び基板１（行方向配線９または列方向配線１７等）と直接或いは接合材１６を介して接続した場合、接続部界面に大きな接触抵抗が発生し、スペーサ表面に発生した電荷を速やかに除去できなくなる可能性がある。しかしながら、フェースプレート７、基板１及び接合材１６と接触するスペーサ１０の当接面に低抵抗膜１５を設けることにより、このような問題を回避することができる。
【００７０】
▲２▼高抵抗膜１２の電位分布を均一化することができる。すなわち、冷陰極素子１８より放出された電子は、フェースプレート７と基板１の間に形成された電位分布に従って電子軌道を成す。スペーサ１０の近傍で電子軌道に乱れが生じないようにするためには、高抵抗膜１２の電位分布を全域にわたって制御する必要がある。高抵抗膜１２をフェースプレート７（メタルバック６等）及び基板１０１１（行方向配線９または列方向配線１７等）と直接或いは接合材１６を介して接続した場合、接続部界面の接触抵抗のために、接続状態のむらが発生し、高抵抗膜１２の電位分布が所望の値からずれてしまう可能性がある。これを避けるために、スペーサ１０がフェースプレート７及び基板１と当接するスペーサ端部（当接面及び一部側面部）の全長域に低抵抗膜１５を設け、この低抵抗膜１５に所望の電位が印加されるようにすることによって、高抵抗膜１２全体の電位を制御可能となる。
【００７１】
▲３▼放出電子の軌道を制御することができる。すなわち、冷陰極素子１８より放出された電子は、フェースプレート７と基板１の間に形成された電位分布に従って電子軌道を成す。スペーサ近傍の冷陰極素子から放出された電子に関しては、スペーサを設置することに伴う制約（配線、素子位置の変更等）が生じる場合がある。このような場合、歪みやむらの無い画像を形成するためには、放出された電子の軌道を制御してフェースプレート７上の所望の位置に電子を照射する必要がある。フェースプレート７及び基板１と当接するスペーサ端部（当接面及び一部側面部）に低抵抗膜１５を設けることにより、スペーサ１０近傍の電位分布に所望の特性を持たせ、放出された電子の軌道を制御することができる。
【００７２】
以上のような機能を有する低抵抗膜１５は、高抵抗膜１２に比べ十分に低い抵抗値を選択すればよく、本発明においては、金属酸化膜を主成分とする高抵抗膜１２の一部を還元することで低抵抗膜１５を形成するため、低抵抗膜１５の構成元素が高抵抗膜１２の構成元素に含まれる構成となっている。低抵抗膜１５は必ずしも金属のみである必要はなく、金属と酸化物の共存する状態、あるいは酸化物の状態であっても、高抵抗膜１２に比べ十分に低い抵抗値をもっていればよい。
【００７３】
接合材１６は、スペーサ１０が行方向配線９およびメタルバック６と電気的に接続するように、導電性をもたせる必要がある。すなわち、導電性接着材や金属粒子や導電性フィラーを添加したフリットガラスが好適である。
【００７４】
また、Ｄｏｘ１ 〜Ｄｏｘｍ およびＤｏｙ１ 〜Ｄｏｙｎ およびＨｖは、当該表示パネルと不図示の電気回路とを電気的に接続するために設けた気密構造の電気接続用端子である。Ｄｏｘ１ 〜Ｄｏｘｍ はマルチ電子ビーム源の行方向配線９と、Ｄｏｙ１ 〜Ｄｏｙｎ はマルチ電子ビーム源の列方向配線１７と、Ｈｖはフェースプレートのメタルバック６と電気的に接続している。
【００７５】
また、気密容器内部を真空に排気するには、気密容器を組み立てた後、不図示の排気管と真空ポンプとを接続し、気密容器内を１．３×１０−５Ｐａ程度の真空度まで排気する。その後、排気管を封止するが、気密容器内の真空度を維持するために、封止の直前あるいは封止後に気密容器内の所定の位置にゲッター膜（不図示）を形成する。ゲッター膜とは、例えばＢａを主成分とするゲッター材料をヒーターもしくは高周波加熱により加熱し蒸着して形成した膜であり、該ゲッター膜の吸着作用により気密容器内は１．３×１０−３Ｐａないしは１．３×１０−５Ｐａの真空度に維持される。
【００７６】
以上説明した表示パネルを用いた画像表示装置は、容器外端子Ｄｏｘ１ 〜Ｄｏｘｍ 、Ｄｏｙ１ 〜Ｄｏｙｎ を通じて各冷陰極素子１８に電圧を印加すると、各冷陰極素子から電子が放出される。それと同時にメタルバック６に容器外端子Ｈｖを通じて数百Ｖ〜数ｋＶの高圧を印加して、上記放出された電子を加速し、フェースプレート７の内面に衝突させる。これにより、蛍光膜５をなす各色の蛍光体が励起されて発光し、画像が表示される。
【００７７】
通常、冷陰極素子１８である本例の表面伝導型放出素子への印加電圧は１２〜１６Ｖ程度、メタルバック６と冷陰極素子１８との距離ｄは０．１ｍｍ〜８ｍｍ程度、メタルバック６と冷陰極素子１８間の電圧０．１〜１０ｋＶ程度である。次に、前記表示パネルに用いるマルチ電子ビーム源の製造方法について説明する。本発明の画像表示装置に用いるマルチ電子ビーム源には、表示画面が大きくてしかも安価な表示装置が求められる状況のもとでは、冷陰極素子１８として表面伝導型放出素子を特に好ましく用いることができる。
【００７８】
すなわち、ＦＥ型ではエミッタコーンとゲート電極の相対位置や形状が電子放出特性を大きく左右するため、極めて高精度の製造技術を必要とするが、これは大面積化や製造コストの低減を達成するには不利な要因となる。また、ＭＩＭ型では、絶縁層と上電極の膜厚を薄くてしかも均一にする必要があるが、これも大面積化や製造コストの低減を達成するには不利な要因となる。
【００７９】
その点、表面伝導型放出素子は、比較的製造方法が単純なため、大面積化や製造コストの低減が容易である。また、本発明者らは、表面伝導型放出素子の中でも、電子放出部もしくはその周辺部を微粒子膜から形成したものがとりわけ電子放出特性に優れ、しかも製造が容易に行えることを見いだしている。したがって、高輝度で大画面の画像表示装置のマルチ電子ビーム源に用いるには、最も好適であると言える。
【００８０】
そこで、実施例の表示パネルにおいては、電子放出部もしくはその周辺部を微粒子膜から形成した表面伝導型放出素子を用いている。
【００８１】
まず好適に用いられる表面伝導型放出素子について基本的な構成と製法および特性を説明し、その後で多数の素子を単純マトリクス配線したマルチ電子ビーム源の構造について詳しく述べる。
【００８２】
［表面伝導型放出素子の好適な素子構成と製法］
電子放出部もしくはその周辺部を微粒子膜から形成する表面伝導型放出素子の代表的な構成には、平面型と垂直型の２種類が挙げられる。
【００８３】
［平面型の表面伝導型放出素子］
まず最初に、平面型の表面伝導型放出素子の素子構成と製法について説明する。図８に示すのは、平面型の表面伝導型放出素子の構成を説明するための平面図（ａ）および断面図（ｂ）である。図中、２１は基板、２２と２３は素子電極、２４は導電性膜、２５は通電フォーミング処理により形成した電子放出部、２６は通電活性化処理により形成した薄膜である。
【００８４】
基板２１としては、たとえば、石英ガラスや青板ガラスをはじめとする各種ガラス基板や、アルミナをはじめとする各種セラミクス基板、あるいは上述の各種基板上にたとえばＳｉＯ２ を材料とする絶縁層を積層した基板などを用いることができる。
【００８５】
また、基板２１上に基板面と平行に対向して設けられた素子電極２２と２３は、導電性を有する材料によって形成されている。例えば、Ｎｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，Ａｇ等をはじめとする金属、あるいはこれらの金属の合金、あるいはＩｎ２ Ｏ３ −ＳｎＯ２ をはじめとする金属酸化物、ポリシリコンなどの半導体などの中から適宜材料を選択して用いればよい。素子電極を形成するには、たとえば真空蒸着などの成膜技術とフォトリソグラフィー、エッチングなどのパターニング技術を組み合わせて用いれば容易に形成できるが、それ以外の方法（たとえば印刷技術）を用いて形成しても差し支えない。
【００８６】
素子電極２２と２３の形状は、当該電子放出素子の応用目的に合わせて適宜設計される。一般的には、電極間隙Ｌは通常は数十ｎｍ〜数百μｍの範囲から適当な数値を選んで設計されるが、なかでも表示装置に応用するために好ましいのは数μｍより数十μｍの範囲である。また、素子電極の厚さｄについては、通常は数十ｎｍ〜数μｍの範囲から適当な数値が選ばれる。
【００８７】
また、導電性膜２４の部分には、微粒子膜を用いる。ここで述べた微粒子膜とは、構成要素として多数の微粒子を含んだ膜（島状の集合体も含む）のことを指す。微粒子膜を微視的に調べれば、通常は、個々の微粒子が離間して配置された構造か、あるいは微粒子が互いに隣接した構造か、あるいは微粒子が互いに重なり合った構造が観察される。
【００８８】
微粒子膜に用いた微粒子の粒径は、数Å〜数百ｎｍの範囲に含まれるものであるが、なかでも好ましいのは１〜２０ｎｍの範囲のものである。また、微粒子膜の膜厚は、以下に述べるような諸条件を考慮して適宜設定される。すなわち、素子電極２２あるいは２３と電気的に良好に接続するのに必要な条件、後述する通電フォーミングを良好に行うのに必要な条件、微粒子膜自身の電気抵抗を後述する適宜の値にするために必要な条件などである。具体的には、数Å〜数百ｎｍの範囲のなかで設定するが、なかでも好ましいのは１〜５０ｎｍの間である。
【００８９】
また、微粒子膜を形成するのに用いられうる材料としては、例えば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂなどをはじめとする金属や、ＰｄＯ，ＳｎＯ２ ，Ｉｎ２ Ｏ３ ，ＰｂＯ，Ｓｂ２ Ｏ３ などをはじめとする酸化物や、ＨｆＢ２ ，ＺｒＢ２ ，ＬａＢ６ ，ＣｅＢ６ ，ＹＢ４ ，ＧｄＢ４ などをはじめとする硼化物や、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣなどをはじめとする炭化物や、ＴｉＮ，ＺｒＮ，ＨｆＮなどをはじめとする窒化物や、Ｓｉ，Ｇｅなどをはじめとする半導体や、カーボンなどが挙げられ、これらの中から適宣選択される。
【００９０】
以上述べたように、導電性膜２４を微粒子膜で形成したが、そのシート抵抗値については、１０３ 〜１０７ ［オーム／ｓｑ］の範囲に含まれるよう設定した。
【００９１】
なお、導電性膜２４と素子電極２２および２３とは、電気的に良好に接続されるのが望ましいため、互いの一部が重なりあうような構造をとっている。その重なり方は、図８の例においては、下から、基板２１、素子電極２２，２３、導電性膜２４の順序で積層したが、場合によっては下から基板１、導電性膜２４、素子電極２２，２３の順序で積層しても差し支えない。
【００９２】
また、電子放出部２５は、導電性膜２４の一部に形成された亀裂状の部分であり、電気的には周囲の導電性膜２４よりも高抵抗な性質を有している。亀裂は、導電性膜２４に対して、後述する通電フォーミングの処理を行うことにより形成する。亀裂内には、数Åから数百Åの粒径の微粒子を配置する場合がある。なお、実際の電子放出部の位置や形状を精密かつ正確に図示するのは困難なため、図８においては模式的に示した。
【００９３】
また、薄膜２６は、炭素もしくは炭素化合物よりなる薄膜で、電子放出部２５およびその近傍を被覆している。薄膜２６は、通電フォーミング処理後に、後述する通電活性化の処理を行うことにより形成する。
【００９４】
薄膜２６は、単結晶グラファイト、多結晶グラファイト、非晶質カーボンのいずれかか、もしくはその混合物であり、膜厚は５０ｎｍ以下とするのが好ましく、３０ｎｍ以下とするのがさらに好ましい。
【００９５】
なお、実際の薄膜２６の位置や形状を精密に図示するのは困難なため、図８においては模式的に示した。また、平面図（ａ）においては、薄膜２６の一部を除去した素子を図示した。
【００９６】
以上、好ましい素子の基本構成を述べたが、後述の実施例においては以下のような素子を用いた。
【００９７】
すなわち、基板２１には青板ガラスを用い、素子電極２２と２３にはＮｉ薄膜を用いた。素子電極の厚さｄは１００ｎｍ、電極間隔Ｌは２μｍとした。また、微粒子膜の主要材料としてＰｄもしくはＰｄＯを用い、微粒子膜の厚さは約１０ｎｍ、幅Ｗは１００μｍとした。
【００９８】
次に、好適な平面型の表面伝導型放出素子の製造方法について説明する。図９の（ａ）〜（ｄ）は、表面伝導型放出素子の製造工程を説明するための断面図で、各部材の表記は前記図８と同一である。
【００９９】
１）まず、図９（ａ）に示すように、基板２１上に素子電極２２および２３を形成する。素子電極の形成にあたっては、あらかじめ基板２１を洗剤、純水、有機溶剤を用いて十分に洗浄後、素子電極の材料を堆積させる（堆積する方法としては、たとえば、蒸着法やスパッタ法などの真空成膜技術を用ればよい。）。その後、堆積した電極材料を、フォトリソグラフィー・エッチング技術を用いてパターニングし、（ａ）に示した一対の素子電極（２２と２３）を形成する。
【０１００】
２）次に、同図（ｂ）に示すように、導電性膜２４を形成する。導電性膜の形成にあたっては、まず前記（ａ）の基板に有機金属溶液を塗布して乾燥し、加熱焼成処理して微粒子膜を成膜した後、フォトリソグラフィー・エッチングにより所定の形状にパターニングする。ここで、有機金属溶液とは、導電性膜２４に用いる微粒子の材料を主要元素とする有機金属化合物の溶液である。（具体的には、実施例では主要元素としてＰｄを用いた。また、実施例では塗布方法として、ディッピング法を用いたが、それ以外のたとえばスピンナー法やスプレー法を用いてもよい。）
【０１０１】
また、微粒子膜で作られる導電性膜２４の成膜方法としては、上記有機金属溶液の塗布による方法以外の、たとえば真空蒸着法やスパッタ法、あるいは化学的気相堆積法などを用いる場合もある。
【０１０２】
３）次に、同図（ｃ）に示すように、フォーミング用電源２７から素子電極２２と２３の間に適宜の電圧を印加し、通電フォーミング処理を行って、電子放出部２５を形成する。
【０１０３】
通電フォーミング処理とは、微粒子膜で作られた導電性膜２４に通電を行って、その一部を適宜に破壊、変形、もしくは変質せしめ、電子放出を行うのに好適な構造に変化させる処理のことである。微粒子膜で作られた導電性膜１６のうち電子放出を行うのに好適な構造に変化した部分（すなわち電子放出部２５）においては、導電性膜２４に適当な亀裂が形成されている。なお、電子放出部２５が形成される前と比較すると、形成された後は素子電極２２と２３の間で計測される電気抵抗は大幅に増加する。
【０１０４】
通電方法をより詳しく説明するために、図１０に、フォーミング用電源２７から印加する適宜の電圧波形の一例を示す。微粒子膜で作られた導電薄膜１６をフォーミングする場合には、パルス状の電圧が好ましく、実施例では同図に示したようにパルス幅Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印加した。その際には、三角波パルスの波高値Ｖｐｆを、順次昇圧した。また、電子放出部２５の形成状況をモニターするためのモニターパルスＰｍを適宜の間隔で三角波パルスの間に挿入し、その際に流れる電流を電流計２８で計測した。
【０１０５】
実施例においては、１．３×１０−３Ｐａ程度の真空雰囲気下において、パルス幅Ｔ１をｌｍｓｅｃ．、パルス間隔Ｔ２を１０ｍｓｅｃ．とし、波高値Ｖｐｆを１パルスごとに０．１Ｖずつ昇圧した。そして、三角波を５パルス印加するたびに１回の割りで、モニターパルスＰｍを挿入した。フォーミング処理に悪影響を及ぼすことがないように、モニターパルスの電圧Ｖｐｍは０．１Ｖに設定した。そして、素子電極２２と２３の間の電気抵抗が１×１０６ Ωになった段階、すなわちモニターパルス印加時に電流計２８で計測される電流が１×１０−７Ａ以下になった段階で、フォーミング処理にかかわる通電を終了した。
【０１０６】
なお、上記の方法は、後述の実施例の表面伝導型放出素子に関する好ましい方法であり、たとえば微粒子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表面伝導型放出素子の設計を変更した場合には、それに応じて通電の条件を適宣変更するのが望ましい。
【０１０７】
４）次に、図９の（ｄ）に示すように、活性化用電源２９から素子電極２２と２３の間に適宜の電圧を印加し、通電活性化処理を行って、電子放出特性の改善を行う。
【０１０８】
通電活性化処理とは、前記通電フォーミング処理により形成された電子放出部２５に適宜の条件で通電を行って、その近傍に炭素もしくは炭素化合物を堆積せしめる処理のことである（図においては、炭素もしくは炭素化合物よりなる堆積物を薄膜２６として模式的に示した。）。なお、通電活性化処理を行うことにより、行う前と比較して、同じ印加電圧における放出電流を典型的には１００倍以上に増加させることができる。
【０１０９】
具体的には、１．３×１０−２〜１．３×１０−３Ｐａの範囲内の真空雰囲気中で、電圧パルスを定期的に印加することにより、真空雰囲気中に存在する有機化合物を起源とする炭素もしくは炭素化合物を堆積させる。薄膜２６は、単結晶グラファイト、多結晶グラファイト、非晶質カーボンのいずれかか、もしくはその混合物であり、膜厚は５０ｎｍ以下、より好ましくは３０ｎｍ以下である。
【０１１０】
通電方法をより詳しく説明するために、図１１の（ａ）に、活性化用電源２９から印加する適宜の電圧波形の一例を示す。実施例においては、一定電圧の矩形波を定期的に印加して通電活性化処理を行ったが、具体的には、矩形波の電圧Ｖａｃは１４Ｖ，パルス幅Ｔ３は１ｍｓｅｃ．，パルス間隔Ｔ４は１０ｍｓｅｃ．とした。なお、上述の通電条件は、実施例の表面伝導型放出素子に関する好ましい条件であり、表面伝導型放出素子の設計を変更した場合には、それに応じて条件を適宜変更するのが望ましい。
【０１１１】
図９の（ｄ）に示す３０は該表面伝導型放出素子から放出される放出電流Ｉｅを捕捉するためのアノード電極で、直流高電圧電源３１および電流計３２が接続されている（なお、基板２１を、表示パネルの中に組み込んでから活性化処理を行う場合には、表示パネルの蛍光面をアノード電極３０として用いる。）。
【０１１２】
活性化用電源２９から電圧を印加する間、電流計３２で放出電流Ｉｅを計測して通電活性化処理の進行状況をモニターし、活性化用電源２９の動作を制御する。電流計３２で計測された放出電流Ｉｅの一例を図１１（ｂ）に示すが、活性化電源２９からパルス電圧を印加しはじめると、時間の経過とともに放出電流Ｉｅは増加するが、やがて飽和してほとんど増加しなくなる。このように、放出電流Ｉｅがほぼ飽和した時点で活性化用電源２９からの電圧印加を停止し、通電活性化処理を終了する。
【０１１３】
なお、上述の通電条件は、実施例の表面伝導型放出素子に関する好ましい条件であり、表面伝導型放出素子の設計を変更した場合には、それに応じて条件を適宜変更するのが望ましい。
【０１１４】
以上のようにして、図９（ｅ）に示す平面型の表面伝導型放出素子が得られる。
【０１１５】
［垂直型の表面伝導型放出素子］
次に、電子放出部もしくはその周辺を微粒子膜から形成した表面伝導型放出素子のもうひとつの代表的な構成、すなわち垂直型の表面伝導型放出素子の構成について説明する。
【０１１６】
図１２は、垂直型の基本構成を説明するための模式的な断面図であり、図中の３３は基板、３４と３５は素子電極、３９は段差形成部材、３６は微粒子膜を用いた導電性膜、３７は通電フォーミング処理により形成した電子放出部、３８は通電活性化処理により形成した薄膜である。
【０１１７】
垂直型が先に説明した平面型と異なる点は、素子電極のうちの片方（３４）が段差形成部材３９上に設けられており、導電性膜３６が段差形成部材３９の側面を被覆している点にある。したがって、前記図８の平面型における素子電極間隔Ｌは、垂直型においては段差形成部材３９の段差高Ｌｓとして設定される。なお、基板３３、素子電極３４および３５、微粒子膜を用いた導電性膜３６については、前記平面型の説明中に列挙した材料を同様に用いることが可能である。また、段差形成部材３９には、たとえばＳｉＯ２ のような電気的に絶縁性の材料を用いる。
【０１１８】
次に、垂直型の表面伝導型放出素子の製法について説明する。図１３の（ａ）〜（ｆ）は、製造工程を説明するための断面図で、各部材の表記は前記図１２と同一である。
【０１１９】
１）まず、図１３（ａ）に示すように、基板３３上に素子電極３５を形成する。
【０１２０】
２）次に、同図（ｂ）に示すように、段差形成部材３９を形成するための絶縁層を積層する。絶縁層は、たとえばＳｉＯ２ をスパッタ法で積層すればよいが、真空蒸着法や印刷法などの他の成膜方法を用いてもよい。
【０１２１】
３）次に、同図（ｃ）に示すように、絶縁層の上に素子電極３４を形成する。
【０１２２】
４）次に、同図（ｄ）に示すように、絶縁層の一部を、たとえばエッチング法を用いて除去し、素子電極３５を露出させる。
【０１２３】
５）次に、同図（ｅ）に示すように、微粒子膜を用いた導電性膜３６を形成する。形成するには、前記平面型の場合と同じく、たとえば塗布法などの成膜技術を用いればよい。
【０１２４】
６）次に、前記平面型の場合と同じく、通電フォーミング処理を行い、電子放出部３７を形成する（図９（ｃ）を用いて説明した平面型の通電フォーミング処理と同様の処理を行えばよい。）。
【０１２５】
７）次に、前記平面型の場合と同じく、通電活性化処理を行い、電子放出部近傍に炭素もしくは炭素化合物を堆積させる（図９（ｄ）を用いて説明した平面型の通電活性化処理と同様の処理を行えばよい。）。
【０１２６】
以上のようにして、図１３（ｆ）に示す垂直型の表面伝導型放出素子が得られる。
【０１２７】
［表示装置に用いた表面伝導型放出素子の特性］
以上、平面型と垂直型の表面伝導型放出素子について素子構成と製法を説明したが、次に表示装置に用いた素子の特性について述べる。
【０１２８】
図１４に、表示装置に用いた素子の、（放出電流Ｉｅ）対（素子印加電圧Ｖｆ）特性、および（素子電流Ｉｆ）対（素子印加電圧Ｖｆ）特性の典型的な例を示す。なお、放出電流Ｉｅは素子電流Ｉｆに比べて著しく小さく、同一尺度で図示するのが困難であるうえ、これらの特性は素子の大きさや形状等の設計パラメータを変更することにより変化するものであるため、２本のグラフは各々任意単位で図示した。
【０１２９】
表示装置に用いた素子は、放出電流Ｉｅに関して以下に述べる３つの特性を有している。
【０１３０】
第一に、ある電圧（これを闘値電圧Ｖｔｈと呼ぶ）以上の大きさの電圧を素子に印加すると急激に放出電流Ｉｅが増加するが、一方、闘値電圧Ｖｔｈ未満の電圧では放出電流Ｉｅはほとんど検出されない。すなわち、放出電流Ｉｅに関して、明確な闘値電圧Ｖｔｈを持った非線形素子である。
【０１３１】
第二に、放出電流Ｉｅは素子に印加する電圧Ｖｆに依存して変化するため、電圧Ｖｆで放出電流Ｉｅの大きさを制御できる。
【０１３２】
第三に、素子に印加する電圧Ｖｆに対して素子から放出される電流Ｉｅの応答速度が速いため、電圧Ｖｆを印加する時間の長さによって素子から放出される電子の電荷量を制御できる。
【０１３３】
以上のような特性を有するため、表面伝導型放出素子を表示装置に好適に用いることができた。たとえば多数の素子を表示画面の画素に対応して設けた表示装置において、第一の特性を利用すれば、表示画面を順次走査して表示を行うことが可能である。すなわち、駆動中の素子には所望の発光輝度に応じて闘値電圧Ｖｔｈ以上の電圧を適宜印加し、非選択状態の素子には闘値電圧Ｖｔｈ未満の電圧を印加する。駆動する素子を順次切り替えてゆくことにより、表示画面を順次走査して表示を行うことが可能である。
【０１３４】
また、第二の特性かまたは第三の特性を利用することにより、発光輝度を制御することができるため、階調表示を行うことが可能である。
【０１３５】
［駆動回路構成および駆動方法］
図１５は、ＮＴＳＣ方式のテレビ信号に基づいてテレビジョン表示を行うための駆動回路の概略構成をプロック図で示したものである。同図中、表示パネル１０１は前述した表示パネルに相当するもので、前述した様に製造され、動作する。また、走査回路１０２は表示ラインを走査し、制御回路１０３は走査回路へ入力する信号等を生成する。シフトレジスタ１０４は１ライン毎のデータをシフトし、ラインメモリ１０５は、シフトレジスタ１０４からの１ライン分のデータを変調信号発生器１０７に入力する。同期信号分離回路１０６はＮＴＳＣ信号から同期信号を分離する。
【０１３６】
以下、図１５の装置各部の機能を詳しく説明する。
【０１３７】
まず表示パネル１０１は、端子Ｄｏｘ１ ないしＤｏｘｍ および端子Ｄｏｙ１ ないしＤｏｙｎ 、および高圧端子Ｈｖを介して外部の電気回路と接続されている。このうち、端子Ｄｏｘ１ ないしＤｏｘｍ には、表示パネル１０１内に設けられているマルチ電子ビーム源、すなわちｍ行ｎ列の行列状にマトリクス配線された冷陰極素子を１行（ｎ素子）ずつ順次駆動していくための走査信号が印加される。一方、端子Ｄｏｙ１ ないしＤｏｙｎ には、前記走査信号により選択された１行分のｎ個の各素子の出力電子ビームを制御するための変調信号が印加される。また、高圧端子Ｈｖには、直流電圧源Ｖａより、たとえば５［ｋＶ］の直流電圧が供給されるが、これはマルチ電子ビーム源より出力される電子ビームに蛍光体を励起するのに充分なエネルギーを付与するための加速電圧である。
【０１３８】
次に、走査回路１０２について説明する。同回路は、内部にｍ個のスイッチング素子（図中、Ｓ１ ないしＳｍ で模式的に示されている）を備えるもので、各スイッチング素子は、直流電圧源Ｖｘの出力電圧もしくは０［Ｖ］（グランドレベル）のいすれか一方を選択し、表示パネル１０１の端子Ｄｏｘ１ ないしＤｏｘｍ と電気的に接続するものである。Ｓ１ ないしＳｍ の各スイッチング素子は、制御回路１０３が出力する制御信号Ｔｓｃａｎに基づいて動作するものだが、実際にはたとえばＦＥＴのようなスイッチング素子を組合わせることにより容易に構成することが可能である。なお、前記直流電圧源Ｖｘは、図１４に例示した電子放出素子の特性に基づき走査されていない素子に印加される駆動電圧が電子放出しきい値電圧Ｖｔｈ電圧以下となるよう、一定電圧を出力するよう設定されている。
【０１３９】
また、制御回路１０３は、外部より入力する画像信号に基づいて適切な表示が行なわれるように各部の動作を整合させる働きをもつものである。次に説明する同期信号分離回路１０６より送られる同期信号Ｔｓｙｎｃに基づいて、各部に対してＴｓｃａｎおよびＴｓｆｔ およびＴｍｒｙ の各制御信号を発生する。
【０１４０】
同期信号分離回路１０６は、外部から入力されるＮＴＳＣ方式のテレビ信号から、同期信号成分と輝度信号成分とを分離するための回路で、良く知られているように周波数分離（フィルタ）回路を用いれば容易に構成できるものである。同期信号分離回路１０６により分離された同期信号は、良く知られるように垂直同期信号と水平同期信号より成るが、ここでは説明の便宜上、Ｔｓｙｎｃ信号として図示した。一方、前記テレビ信号から分離された画像の輝度信号成分を便宜上ＤＡＴＡ信号と表すが、同信号はシフトレジスタ１０４に入力される。
【０１４１】
シフトレジスタ１０４は、時系列的にシリアルに入力される前記ＤＡＴＡ信号を、画像の１ライン毎にシリアル／パラレル変換するためのもので、前記制御回路１０３より送られる制御信号Ｔｓｆｔ に基づいて動作する。すなわち、制御信号Ｔｓｆｔ は、シフトレジスタ１０４のシフトクロックであると言い換えることもできる。シリアル／パラレル変換された画像１ライン分（電子放出素子ｎ素子分の駆動データに相当する）のデータは、Ｉｄ１ないしＩｄｎのｎ個の信号として前記シフトレジスタ１０４より出力される。
【０１４２】
ラインメモリ１０５は、画像１ライン分のデータを必要時間の間だけ記憶するための記憶装置であり、制御回路１０３より送られる制御信号Ｔｍｒｙ にしたがって適宜Ｉｄ１ないしＩｄｎの内容を記憶する。記憶された内容は、Ｉ’ｄ１ないしＩ’ｄｎとして出力され、変調信号発生器１０７に入力される。
【０１４３】
変調信号発生器１０７は、前記画像データＩ’ｄ１ないしＩ’ｄｎの各々に応じて、電子放出素子の各々を適切に駆動変調するための信号源で、その出力信号は、端子Ｄｏｙ１ ないしＤｏｙｎ を通じて表示パネル１０１内の電子放出素子に印加される。
【０１４４】
図１４を用いて説明したように、本発明に適用される表面伝導型放出素子は放出電流Ｉｅに対して以下の基本特性を有している。すなわち、電子放出には明確な闘値電圧Ｖｔｈ（後述する実施例の表面伝導型放出素子では８［Ｖ］）があり、闘値Ｖｔｈ以上の電圧を印加された時のみ電子放出が生じる。また、電子放出闘値Ｖｔｈ以上の電圧に対しては、図１４のグラフのように電圧の変化に応じて放出電流Ｉｅも変化する。このことから、本素子にパルス状の電圧を印加する場合、たとえば電子放出闘値Ｖｔｈ以下の電圧を印加しても電子放出は生じないが、電子放出闘値Ｖｔｈ以上の電圧を印加する場合には表面伝導型放出素子から電子ビームが出力される。その際、パルスの波高値Ｖｍを変化させることにより出力電子ビームの強度を制御することが可能である。また、パルスの幅Ｐｗを変化させることにより出力される電子ビームの電荷の総重を制御することが可能である。
【０１４５】
従って、入力信号に応じて、電子放出素子を変調する方式としては、電圧変調方式、パルス幅変調方式等が採用できる。電圧変調方式を実施するに際しては、変調信号発生器１０７として、一定長さの電圧パルスを発生し、入力されるデータに応じて適宜パルスの波高値を変調するような電圧変調方式の回路を用いることができる。また、パルス幅変調方式を実施するに際しては、変調信号発生器１０７として、一定の波高値の電圧パルスを発生し、入力されるデータに応じて適宜電圧パルスの幅を変調するようなパルス幅変調方式の回路を用いることができる。
【０１４６】
シフトレジスタ１０４やラインメモリ１０５は、デジタル信号式のものでもアナログ信号式のものでも採用できる。すなわち、画像信号のシリアル／パラレル変換や記憶が所定の速度で行われればよいからである。
【０１４７】
デジタル信号式を用いる場合には、同時信号分離回路１０６の出力信号ＤＡＴＡをデジタル信号化する必要があるが、これには同期信号分離回路１０６の出力部にＡ／Ｄ変換器を設ければよい。これに関連してラインメモリ１０５の出力信号がデジタル信号かアナログ信号かにより、変調信号発生器に用いられる回路が若干異なったものとなる。すなわち、デジタル信号を用いた電圧変調方式の場合、変調信号発生器１０７には、例えばＤ／Ａ変換回路を用い、必要に応じて増幅回路などを付加する。パルス幅変調方式の場合、変調信号発生器１０７には、例えば高速の発振器および発振器の出力する波数を計数する計数器（カウンタ）および計数器の出力値と前記メモリの出力値を比較する比較器（コンパレータ）を組み合せた回路を用いる。必要に応じて、比較器の出力するパルス幅変調された変調信号を電子放出素子の駆動電圧にまで電圧増幅するための増幅器を付加することもできる。
【０１４８】
アナログ信号を用いた電圧変調方式の場合、変調信号発生器１０７には、例えばオペアンプなどを用いた増幅回路を採用でき、必要に応じてシフトレベル回路などを付加することもできる。パルス幅変調方式の場合には、例えば、電圧制御型発振回路（ＶＣＯ）を採用でき、必要に応じて電子放出素子の駆動電圧まで電圧増幅するための増幅器を付加することもできる。
【０１４９】
このような構成をとりうる本発明を適用可能な画像表示装置においては、各電子放出素子に、容器外端子Ｄｏｘ１ 〜Ｄｏｘｍ 、Ｄｏｙ１ 〜Ｄｏｙｎ を介して電圧を印加することにより電子放出が生じる。高圧端子Ｈｖを介してメタルバック６あるいは透明電極（不図示）に高圧を印加し、電子ビームを加速する。加速された電子は、蛍光膜５に衝突し、発光が生じて画像が形成される。
【０１５０】
ここで述べた画像表示装置の構成は、本発明を適用可能な画像形成装置の一例であり、本発明の思想に基づいて種々の変形が可能である。入力信号についてはＮＴＳＣ方式を挙げたが、入力信号はこれに限るものではなく、ＰＡＬ、ＳＥＣＡＭ方式などの他、これらより多数の走査線からなるＴＶ信号（ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも採用できる。
【０１５１】
【実施例】
以下に、実施例を挙げて本発明をさらに詳述する。
【０１５２】
（実施例１）
本実施例のスペーサの製造方法を図１を参照して説明する。
【０１５３】
絶縁性部材１１として石英ガラスを用い（図１（ａ））、ＴｉのターゲットをＯ２ を１．３×１０−１Ｐａ中で高周波電源でスパッタすることにより、絶縁性部材１１の表面にＴｉ酸化膜１２を形成した（図１（ｂ））。石英ガラスのサイズは４ｍｍ×４０ｍｍ×０．２ｍｍで、その両面（４ｍｍ×４０ｍｍの面）および端面（４０ｍｍ×０．２ｍｍの面）にＴｉ酸化膜１２を形成した。得られた膜の比抵抗は３×１０７ Ωｃｍで、膜厚５００ｎｍで、スペーサ抵抗Ｒｓ＝６×１０１０Ωであった。
【０１５４】
次に、サイズ３．６ｍｍ×５０ｍｍ×０．２ｍｍのアルミナ製のマスク１３をスペーサの両端が０．２ｍｍづつマスクから露出するようにその両面に配し、これを真空中に入れて、Ａｒイオンを両端部の裏表に照射した（図１（ｃ））。Ａｒ圧力５×ｌ０−４Ｐａ、加速エネルギー５ｋｅＶで３分間照射した。非露出部と露出部をＸＰＳを用い、Ｔｉ２ｐ３／２ のスペクトルで化学状態を調べたところ（分析領域１００μｍφ）、非露出部が主にＴｉＯ２ であるのに対し、露出部は金属Ｔｉの他にＴｉＯ２ よりも低結合エネルギーのスペクトルが観測され（ＴｉＯ２ よりも酸化度が低いことを示す。ＴｉＯ，Ｔｉ２ Ｏ３ 、Ｔｉ２ Ｏなど）、Ａｒイオン照射によって還元されたことが確かめられた（図１（ｄ））。
【０１５５】
なお、ここではマスクを用いてパターニングしたが、スペーサをずらして重ねて一番上のスペーサにのみマスク１３を施し、露出部にＡｒイオン照射してもよい（図２）。
【０１５６】
（実施例２）
本実施例のスペーサの製造方法を図１を参照して説明する。
【０１５７】
絶縁性部材１１として石英ガラスを用い（図１（ａ））、ＣｕのターゲットをＯ２ を１．３×１０−１Ｐａで高周波電源でスパッタすることにより、絶縁性部材１１の表面にＣｕ酸化膜１２を形成した（図１（ｂ））。石英ガラスのサイズは４ｍｍ×４０ｍｍ×０．２ｍｍで、その両面（４ｍｍ×４０ｍｍの面）および端面（４０ｍｍ×０．２ｍｍの面）にＣｕ酸化膜を形成した。得られた膜の比抵抗は〜１×１０３ Ωｃｍで、膜厚５０ｎｍで、Ｒｓ＝２×１０７ Ωであった。
【０１５８】
次に、サイズ３．６ｍｍ×５０ｍｍ×０．２ｍｍのアルミナ製のマスク１３をスペーサの両端が０．２ｍｍづつマスクから露出するようにその両面に配し、これを真空中に入れて、Ａｒイオンを両端部の裏表に照射した（図１（ｃ））。Ａｒ圧力５×ｌ０−４Ｐａ、加速エネルギー３ｋｅＶで３分間照射した。非露出部と露出部をＸＰＳを用い、Ｃｕ２ｐ３／２ のスペクトルで化学状態を調べたところ（分析領域１００μｍφ）、非露出部が主にＣｕＯであるのに対し、露出部は金属Ｃｕの他にＣｕ２ Ｏが認められ、Ａｒイオン照射によって還元されたことが確かめられた。
【０１５９】
なお、ここではマスクを用いてパターニングしたが、スペーサをずらして重ねて一番上のスペーサにのみマスク１３を施し、露出部にＡｒイオン照射してもよいのは実施例１と同様である。
【０１６０】
（実施例３）
本実施例のスペーサの製造方法を図１を参照して説明する。
【０１６１】
絶縁性部材１１として石英ガラスを用い（図１（ａ））、ＴａのターゲットをＯ２ を１．３×１０−１Ｐａ中で高周波電源でスパッタすることにより、絶縁性部材１１の表面にＴａ酸化膜を形成した（図１（ｂ））。石英ガラスのサイズは４ｍｍ×４０ｍｍ×０．２ｍｍで、その両面（４ｍｍ×４０ｍｍの面）および端面（４０ｍｍ×０．２ｍｍの面）にＴａ酸化膜を形成した。得られた膜の比抵抗は〜１×１０５ Ωｃｍで、膜厚５０ｎｍで、Ｒｓ＝１×１０９ Ωであった。
【０１６２】
次に、サイズ３．６ｍｍ×５０ｍｍ×０．２ｍｍのアルミナ製のマスク１３をスペーサの両端が０．２ｍｍづつマスクから露出するようにその両面に配し、これを真空中に入れて、Ａｒイオンを両端部の裏表に照射した（図１（ｃ））。Ａｒ圧力５×ｌ０−４Ｐａ、加速エネルギー３ｋｅＶで３分間照射した。非露出部と露出部をＸＰＳを用い、Ｔａ４ｆ７／２ のスペクトルで化学状態を調べたところ（分析領域１００μｍφ）、非露出部が主にＴａ２ Ｏ５ であるのに対し、露出部は金属ＴａとＴａ２ Ｏ５ よりも低結合エネルギーのスペクトルが観測され（Ｔａ２ Ｏ５ よりも酸化度が低いことを示す）、Ａｒイオン照射によって還元されたことが確かめられた。
【０１６３】
なお、ここではマスクを用いてパターニングしたが、スペーサをずらして重ねて一番上のスペーサにのみマスク１３を施し、露出部にＡｒイオン照射してもよいのは実施例１と同様である（図２）。
【０１６４】
（実施例４）
実施例３と同様に石英ガラス１１の表面にＴａ酸化膜１２を形成した（図１（ｂ））。
【０１６５】
次に、サイズ３．６ｍｍ×５０ｍｍ×０．２ｍｍのアルミナ製のマスク１３をスペーサの両端が０．２ｍｍづつマスクから露出するようにその両面に配し（図１（ｃ）参照）、これを真空中に入れて、電子線を両端部の裏表に照射した。真空度ｌ×１０−５Ｐａ、加速エネルギー３０ｋｅＶで３分間照射した。非露出部と露出部をＸＰＳを用い、Ｔａ４ｆ７／２ のスペクトルで化学状態を調べたところ（分析領域１００μｍφ）、非露出部が主にＴａ２ Ｏ５ であるのに対し、露出部は金属ＴａとＴａ２ Ｏ５ よりも低結合エネルギーのスペクトルが観測され（Ｔａ２ Ｏ５ よりも酸化度が低いことを示す）、電子線照射によって還元されたことが確かめられた。
【０１６６】
なお、ここではマスクを用いてパターニングしたが、スペーサをずらして重ねて一番上のスペーサにのみマスク１３を施し、露出部にＡｒイオン照射してもよいのは実施例１と同様である（図２）。さらに、電子線ビームを走査することで、マスクレスでパターニングしてもよい。
【０１６７】
（実施例５）
実施例２と同様に石英ガラス１１の表面にＣｕ酸化膜１２を形成した（図１（ｂ））。
【０１６８】
次に、サイズ３．６ｍｍ×５０ｍｍ×０．２ｍｍのアルミナ製のマスク１３をスペーサの両端が０．２ｍｍづつマスクから露出するようにその両面に配し（図１（ｃ）参照）、さらに側面（４ｍｍ×０．２ｍｍの面のうち、両端０．２ｍｍを除く３．６ｍｍ×０．２の面）に厚み０．２ｍｍのマスクを接触させ、低抵抗膜１５を形成したい部分以外を露出しないようにした（不図示）。これを加熱機構を持つ試料台が設置された密閉容器に入れた。この容器をロータリーポンプで排気した後、一酸化炭素ガスを大気圧まで導入し、試料台を２５０℃に加熱した。約３分後にスペーサを大気中に取り出し、非露出部と露出部をＸＰＳで調べたところ（分析領域１００μｍφ）、非露出部が主にＣｕＯであるのに対し、露出部は主に金属Ｃｕであることが認められ、該処理によってほぼ完全にＣｕＯ膜が金属Ｃｕに還元されたことが確かめられた。
【０１６９】
（実施例６）
本実施例のスペーサの製造方法を図１を参照して説明する。
【０１７０】
絶縁性部材１１として石英ガラスを用い（図１（ａ））、ＮｉのターゲットをＯ２ を１．３×１０−１Ｐａ中で高周波電源でスパッタすることにより、絶縁性部材１１の表面にＮｉ酸化膜１２を形成した（図１（ｂ））。石英ガラスのサイズは４ｍｍ×４０ｍｍ×０．２ｍｍで、その両面（４ｍｍ×４０ｍｍの面）および端面（４０ｍｍ×０．２ｍｍの面）にＮｉ酸化膜を形成した。これを酸素雰囲気中で熱処理し、Ｒｓ＝〜１×１０９ Ωとなるように調整した。Ｎｉ酸化膜１２の膜厚は５０ｎｍである。
【０１７１】
次に、サイズ３．６ｍｍ×５０ｍｍ×０．２ｍｍのアルミナ製のマスク１３をスペーサの両端が０．２ｍｍづつマスクから露出するようにその両面に配し（図１（ｃ）参照）、さらに側面（４ｍｍ×０．２ｍｍの面のうち、両端０．２ｍｍを除く３．６ｍｍ×０．２の面）に厚み０．２ｍｍのマスクを接触させ、低抵抗膜１５を形成したい部分以外を露出しないようにした（不図示）。これを加熱機構を持つ試料台が設置された密閉容器に入れた。この容器をロータリーポンプで排気した後、Ｎ２ ／Ｈ２ ＝９８：２の混合ガスを大気圧まで導入し、試料台を８０℃に加熱した。約１０分後にスペーサを大気中に取り出し、非露出部と露出部をＸＰＳで調べたところ（分析領域１００μｍφ）、非露出部が主にＮｉＯであるのに対し、露出部は主に金属Ｎｉであることが認められ、該処理によってＮｉＯ膜が還元されたことが確かめられた。
【０１７２】
（実施例７）
実施例６と同様に石英ガラス１１の表面にＮｉ酸化膜１２を形成した（図１（ｂ））。
【０１７３】
次に、サイズ３．６ｍｍ×５０ｍｍ×０．２ｍｍのアルミナ製のマスク１３をスペーサの両端が０．２ｍｍづつマスクから露出するようにその両面に配し（図１（ｃ））、さらに側面（４ｍｍ×０．２ｍｍの面のうち、両端０．２ｍｍを除く３．６ｍｍ×０．２の面）を厚み０．２ｍｍのマスクを接触させ、低抵抗膜１５を形成したい部分以外を露出しないようにした（不図示）。これを加熱機構を持つ試料台が設置された密閉容器に入れた。この容器をロータリーポンプで排気した後、アンモニアガスを大気圧まで導入し、試料台を２５０℃に加熱した。約５分後にスペーサを大気中に取り出し、非露出部と露出部をＸＰＳで調べたところ（分析領域１００μｍφ）、非露出部が主にＮｉＯであるのに対し、露出部は主に金属Ｎｉであることが認められ、該処理によってＮｉＯ膜が還元されたことが確かめられた。
【０１７４】
（実施例８）
本実施例は図３及び図４に示したような画像形成装置を作製した例であり、マルチ電子ビーム源として、前述した電極間の導電性微粒子膜に電子放出部を有するタイプのＮ×Ｍ個（Ｎ＝３０７２、Ｍ＝１０２４）の表面伝導型放出素子を、Ｍ本の行方向配線とＮ本の列方向配線とによりマトリクス配線（図５及び図６参照）したマルチ電子ビーム源を用いた。
【０１７５】
まず、スペーサの製造方法を説明する。長さ２０ｍｍ、幅５ｍｍ、厚み０．２ｍｍのリアプレートと同質のソーダライムガラス表面に窒化シリコン膜を０．５μｍスパッタ法により形成し、これを絶縁性部材１１とした。
【０１７６】
この絶縁性部材１１の表面に、帯電防止膜（高抵抗膜１２）として実施例３と同様にＴａ酸化膜を形成した。このＴａ酸化膜の厚みは５０ｎｍである。
【０１７７】
このスペーサ部材に対して、フェースプレート及びリアプレー卜との接続部に接続部と平行に２００μｍの帯状にＡｒイオンを照射し、Ｔａ酸化膜を還元して金属ＴａとＴａ２Ｏ５よりも酸化度の低い酸化物の混合物からなる低抵抗膜１５を形成した。
【０１７８】
次に、画像形成装置の製造方法を説明する。
【０１７９】
まず、予め行方向配線電極９、列方向配線電極１７、配線電極間絶縁層（不図示）、および表面伝導型放出素子の素子電極と導電性膜を形成した電子源基板１を、リアプレート２に固定した。次に、前記のようにして作製したスペーサ１０を基板１の行方向配線電極９上に等間隔で、行方向配線電極９と平行に固定した。その後、基板１の５ｍｍ上方に、内面に蛍光膜５とメタルバック６が付設されたフェースプレート７を側壁３を介し配置し、リアプレート２、フェースプレート７、側壁３およびスペーサ１０の各接合部を固定した。なお、基板１とリアプレート２の接合部、リアプレート２と側壁３の接合部、およびフェースプレート７と側壁３の接合部は、フリットガラス（不図示）を塗布し、窒素雰囲気中で４００℃〜５００℃で１０分以上焼成することで封着した。
【０１８０】
また、スペーサ１０は、基板１側では行方向配線電極９（線幅０．３ｍｍ）上に、フェースプレート７側ではメタルバック６面上に、導電性のフィラーあるいは金属等の導電材を混合した導電性フリットガラス（不図示）を介して配置し、上記気密容器の封着と同時に、大気中で４００℃〜５００℃で１０分以上焼成することで、接着しかつ電気的な接続も行った。これにより、スペーサ表面の帯電防止膜（高抵抗膜１２）は、低抵抗膜１５を介してＸ方向配線電極９あるいはフェースプレート７のメタルバック６と電気的に接続してある。
【０１８１】
なお、本実施例においては、蛍光膜５は、図７に示すように、各色蛍光体５ａが列方向（Ｙ方向）に延びるストライプ形状を採用し、黒色の導電体５ｂは各色蛍光体（Ｒ、Ｇ、Ｂ）５ａ間だけでなく、Ｙ方向の各画素間をも分離するようにＸ方向に平行に配置された蛍光膜が用いられ、スペーサ１０は、行方向（Ｘ方向）に平行な黒色の導電体５ｂ領域（線幅０．３ｍｍ）内にメタルバック６を介して配置された。なお、前述の封着を行う際には、各色蛍光体５ａと基板１上に配置された各素子１８とを対応させなくてはいけないため、リアプレート２、フェースプレート７およびスペーサ１０は十分な位置合わせを行った。
【０１８２】
以上のようにして完成した気密容器内を排気管（不図示）を通じ真空ポンプにて排気し、十分な真空度に達した後、容器外端子Ｄｏｘ１ 〜Ｄｏｘｍ 、Ｄｏｙ１ 〜Ｄｏｙｎ を通じ、行方向配線電極９および列方向配線電極１７を介して各素子１８に給電して前述の通電フォーミング処理と通電活性化処理を行うことによりマルチ電子ビーム源を製造した。
【０１８３】
次に、１．３×１０−４Ｐａ程度の真空度で、不図示の排気管をガスバーナーで熱することで溶着し外囲器（気密容器）の封止を行った。最後に、封止後の真空度を維持するために、ゲッター処理を行った。
【０１８４】
以上のように完成した、図３および図４に示されるような表示パネルを用いた画像表示装置において、各冷陰極素子（表面伝導型放出素子）１８には、容器外端子Ｄｏｘ１ 〜Ｄｏｘｍ 、Ｄｏｙ１ 〜Ｄｏｙｎ を通じ、走査信号及び変調信号を不図示の信号発生手段よりそれぞれ印加することにより電子を放出させ、メタルバック６には、高圧端子Ｈｖを通じて高圧を印加することにより放出電子ビームを加速し、蛍光膜５に電子を衝突させ、各色蛍光体５ａ（図２４のＲ、Ｇ、Ｂ）を励起・発光させることで画像を表示した。なお、高圧端子Ｈｖへの印加電圧Ｖａは３〜１０ｋＶ、各配線９，１７間への印加電圧Ｖｆは１４Ｖとした。
【０１８５】
このとき、スペーサ１０に近い位置にある冷陰極素子１８からの放出電子による発光スポットも含め、二次元状に等間隔の発光スポット列が形成され、鮮明で色再現性のよいカラー画像表示ができた。このことは、スペーサ１０を設置しても電子軌道に影響を及ぼすような電界の乱れは発生しなかったことを示している。
【０１８６】
【発明の効果】
導電性スペーサの高抵抗膜の一部を還元することで低抵抗膜を作製するために、成膜工程が１回で済むなどの製造プロセスの簡略化、製造コストの削減が図られる。また、高抵抗膜と低抵抗膜が連続膜となるため、従来あった低抵抗膜の膜剥れがないため電気的接続も良好な状態が長期にわたって保たれる。
【図面の簡単な説明】
【図１】本発明のスペーサの製造方法の一例を説明するための図である。
【図２】本発明のスペーサの製造方法の別の例を説明するための図である。
【図３】本発明の電子線装置の一例である表示パネルの部分断面図である。
【図４】本発明の電子線装置の一例である表示パネルの一部を切り欠いて示した斜視図である。
【図５】実施例で用いたマルチ電子ビーム源の基板の平面図である。
【図６】実施例で用いたマルチ電子ビーム源の基板の一部断面図である。
【図７】表示パネルのフェースプレートの蛍光体配列を例示した平面図である。
【図８】実施例で用いた平面型の表面伝導型放出素子の平面図（ａ）及び断面図（ｂ）である。
【図９】平面型の表面伝導型放出素子の製造工程を示す断面図である。
【図１０】通電フォーミング処理の際の印加電圧波形を示す図である。
【図１１】通電活性化処理の際の印加電圧波形（ａ）及び放出電流Ｉｅの変化（ｂ）を示す図である。
【図１２】垂直型の表面伝導型放出素子の断面図である。
【図１３】垂直型の表面伝導型放出素子の製造工程を示す断面図である。
【図１４】実施例で用いた表面伝導型放出素子の典型的な特性を示す図である。
【図１５】本発明の実施例である画像表示装置の駆動回路の概略構成を示すブロック図である。
【図１６】従来知られた表面伝導型放出素子の一例を示す図である。
【図１７】従来知られたＦＥ型素子の一例を示す図である。
【図１８】従来知られたＭＩＭ型素子の一例を示す図である。
【図１９】冷陰極素子を用いた画像表示装置の表示パネルの一部を切り欠いて示した斜視図である。
【符号の説明】
１ 電子源基板
２ リアプレート
３ 側壁
４ ガラス基板
５ 蛍光膜
５ａ 蛍光体
５ｂ 黒色導電材
６ メタルバック
７ フェースプレート
９ 行方向配線電極
１０ スペーサ
１１ 絶縁性部材
１２ 高抵抗膜（帯電防止膜）
１３ マスク
１４ イオン照射
１５ 低抵抗膜
１６ 接合部材
１７ 列方向配線電極
１８ 冷陰極素子（表面伝導型放出素子）
２１ 基板
２２，２３ 素子電極
２４ 導電性膜
２５ 電子放出部
２６ 通電活性化処理によって堆積した薄膜
２７ フォーミング用電源
２８ 電流計
２９ 活性化用電源
３０ 電子放出素子から放出される放出電流Ｉｅを捕捉するためのアノード電極
３１ 直流高電圧電源
３２ 電流計
３３ 基板
３４，３５ 素子電極
３６ 導電性膜
３７ 電子放出部
３８ 通電活性化処理によって堆積した薄膜
３９ 段差形成部材
１０１ 表示パネル
１０２ 走査回路
１０３ 制御回路
１０４ シフトレジスタ
１０５ ラインメモリ
１０６ 同期信号分離回路
１０７ 変調信号発生器
１００１ 基板
１００２ 導電性膜
１００３ 電子放出部
１００４ 基板
１００５ エミッタ配線
１００６ エミッタコーン
１００７ 絶縁層
１００８ ゲート電極
１００９ 基板
１０１０ 下電極
１０１１ 絶縁層
１０１２ 上電極[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an electron beam device such as an exposure device or a display device using an electron emission element as an electron source, and more particularly to a spacer applied to such an electron beam device.
[0002]
[Prior art]
Conventionally, two types of electron-emitting devices, a hot cathode device and a cold cathode device, are known. Among them, the cold cathode device is, for example, a surface conduction type emission device, a field emission type device (hereinafter referred to as “FE type”), or a metal / insulating layer / metal type emission device (hereinafter referred to as “MIM type”). Etc. are known.
[0003]
As the surface conduction type emission element, for example, M.I. I. Elinson, Radio Eng. Electron Phys. , 10, 1290, (1965) and other examples described later.
[0004]
The surface conduction electron-emitting device utilizes a phenomenon in which electron emission occurs when a current flows in a small-area thin film formed on a substrate in parallel with the film surface. As this surface conduction type emission element, SnO by Elinson et al. 2 In addition to those using thin films, those using Au thin films [G. Dittmer: "Thin Solid Films", 9, 317 (1972)], In 2 O 3 / SnO 2 By a thin film [M. Hartwell and C.I. G. FIG. Fonstad: "IEEE Trans. ED Conf.", 519 (1975)], and those using a carbon thin film [Hisashi Araki et al .: Vacuum, Vol. 26, No. 1, 22 (1983)] and the like are reported.
[0005]
As a typical example of the element configuration of these surface conduction electron-emitting devices, FIG. 1 shows a plan view of a device by Hartwell et al. In the figure, reference numeral 1001 denotes a substrate, and 1002 denotes a conductive thin film made of metal oxide formed by sputtering. The conductive thin film 1002 is formed in an H-shaped planar shape as shown. An electron emission portion 1003 is formed by performing an energization process called energization forming described later on the conductive thin film 1002. The interval L in the figure is set to 0.5 to 1 mm, and W is set to 0.1 mm. For convenience of illustration, the electron-emitting portion 1003 is shown in a rectangular shape at the center of the conductive thin film 1002, but this is a schematic one, and the position and shape of the actual electron-emitting portion are faithfully represented. It is not.
[0006]
M. In the above-described surface conduction electron-emitting device including the device by Hartwell et al., It is general to form an electron-emitting portion 1003 by subjecting the conductive thin film 1002 to an energization process called energization forming before electron emission. there were. That is, the energization forming means applying a constant DC voltage to both ends of the conductive thin film 1002 or a DC voltage which is stepped up at a very slow rate of, for example, about 1 V / min, and energizes the conductive thin film 1002. Is locally destroyed, deformed, or altered to form the electron emitting portion 1003 in a state of high electrical resistance. Note that a crack is generated in a part of the conductive thin film 1002 that is locally broken, deformed, or altered. When an appropriate voltage is applied to the conductive thin film 1002 after the energization forming, electron emission is performed near the crack.
[0007]
Examples of the FE type are described in, for example, W.S. P. Dyke & W. W. Dolan, "Field emission", Advance in Electron Physics, 8, 89 (1956), or C.I. A. Spindt, "Physical Properties of Thin-Film Field Emissions Cathodes with Molybdenum Cones", J. Mol. Appl. Phys. , 47, 5248 (1976).
[0008]
As a typical example of the FE-type element configuration, FIG. A. 1 shows a cross-sectional view of a device by Spindt et al. In the figure, 1004 is a substrate, 1005 is an emitter wiring made of a conductive material, 1006 is an emitter cone, 1007 is an insulating layer, and 1008 is a gate electrode. In this element, by applying an appropriate voltage between the emitter cone 1006 and the gate electrode 1008, field emission is caused from the tip of the emitter cone 1006.
[0009]
Further, as another element configuration of the FE type, there is an example in which an emitter and a gate electrode are arranged on a substrate almost in parallel with a substrate plane, instead of a laminated structure as shown in FIG.
[0010]
Examples of the MIM type include, for example, C.I. A. Mead, "Operation of tunnel-emission devices, J. Appl. Phys., 32, 646 (1961). A typical example of the MIM-type element configuration is shown in FIG. In the drawing, 1009 denotes a substrate, 1010 denotes a lower electrode made of a metal, 1011 denotes a thin insulating layer having a thickness of about 10 nm, 1012 denotes an upper electrode made of a metal having a thickness of about 8 to 30 nm. In the method, electrons are emitted from the surface of the upper electrode 1012 by applying an appropriate voltage between the upper electrode 1012 and the lower electrode 1010.
[0011]
The above-described cold cathode device can obtain electron emission at a lower temperature than the hot cathode device, and thus does not require a heater for heating. Therefore, the structure is simpler than the hot cathode element, and a fine element can be produced. Further, even when a large number of elements are arranged on a substrate at a high density, problems such as thermal melting of the substrate hardly occur. In addition, unlike the hot cathode element, which operates by heating the heater, the response speed is slow, and the cold cathode element has an advantage that the response speed is fast.
[0012]
For this reason, research for applying the cold cathode device has been actively conducted. For example, the surface conduction electron-emitting device has the advantage of being able to form a large number of devices over a large area because it has a particularly simple structure and is easy to manufacture among cold cathode devices. Therefore, as disclosed in, for example, JP-A-64-31332 by the present applicant, a method for arranging and driving a large number of elements has been studied.
[0013]
As for applications of the surface conduction electron-emitting device, for example, image forming apparatuses such as image display apparatuses and image recording apparatuses, and charged beam sources have been studied.
[0014]
In particular, as an application to an image display device, for example, as disclosed in US Pat. No. 5,066,883, JP-A-2-257551 and JP-A-4-28137 by the present applicant, a surface-conduction emission element is disclosed. An image display device using a combination of a phosphor and a phosphor that emits light by irradiation with an electron beam has been studied. An image display device using a combination of a surface conduction electron-emitting device and a phosphor is expected to have better characteristics than other conventional image display devices. For example, compared to a liquid crystal display device that has become widespread in recent years, it can be said that it is excellent in that it does not require a backlight because it is a self-luminous type and that it has a wide viewing angle.
[0015]
A method of driving a large number of FE types is disclosed in, for example, US Pat. No. 4,904,895 by the present applicant. Further, as an example in which the FE type is applied to an image display device, for example, R.F. The flat panel display reported by Meyer et al. Is known. [R. Meyer: "Recent Development on Microtips Display at LETI", Tech. Digest of 4th lnt. Vacuum Microelectronics Conf. , Nagahama, pp. 6-9 (1991)]
[0016]
An example in which a number of MIM types are arranged and applied to an image display device is disclosed in, for example, Japanese Patent Application Laid-Open No. 3-55738 by the present applicant.
[0017]
Among the image forming apparatuses using the above-described electron-emitting devices, a flat display device having a small depth has attracted attention as a replacement for a cathode-ray tube display device because of its space saving and light weight.
[0018]
FIG. 19 is a perspective view showing an example of a display panel portion forming a flat-panel image display device, in which a part of the panel is cut away to show the internal structure.
[0019]
In the figure, reference numeral 1115 denotes a rear plate, 1116 denotes a side wall, and 1117 denotes a face plate. An envelope (airtight container) for maintaining the inside of the display panel at a vacuum by the rear plate 1115, the side wall 1116, and the fuse plate 1117. Is formed.
[0020]
A substrate 1111 is fixed to the rear plate 1115, and N × M cold cathode elements 1112 are formed on the substrate 1111. (N and M are positive integers of 2 or more and are appropriately set according to the target number of display pixels.) Further, the N × M cold cathode elements 1112 are composed of M row direction wirings 1113. And N column-direction wirings 1114. The portion constituted by the substrate 1111, the cold cathode element 1112, the row wirings 1113 and the column wirings 1114 is called a multi-electron beam source. In addition, an insulating layer (not shown) is formed at least at a portion where the row direction wiring 1113 and the column direction wiring 1114 intersect, so that electrical insulation is maintained.
[0021]
On the lower surface of the face plate 1117, a phosphor film 1118 made of a phosphor is formed, and phosphors (not shown) of three primary colors of red (R), green (G), and blue (B) are separately applied. I have. Further, a black body (not shown) is provided between the phosphors of the respective colors constituting the fluorescent film 1118, and a metal back 1119 made of Al or the like is formed on the surface of the fluorescent film 1118 on the rear plate 1115 side. ing.
[0022]
D ox1 ~ D oxm And D oy1 ~ D oyn And Hv are electric connection terminals having an airtight structure provided for electrically connecting the display panel and an electric circuit (not shown). D ox1 ~ D oxm Is the row-direction wiring 1113 of the multi-electron beam source, and D oy1 ~ D oyn Is electrically connected to the column direction wiring 1114 of the multi-electron beam source, and Hv is electrically connected to the metal back 1119.
[0023]
The inside of the airtight container is 1.3 × 10 -4 It is maintained at a vacuum of about Pa, and as the display area of the image display device increases, means for preventing deformation or destruction of the rear plate 1115 and the face plate 1117 due to a pressure difference between the inside and the outside of the airtight container is required. . As such means, the method of increasing the thickness of the rear plate 1115 and the face plate 1117 not only increases the weight of the image display device, but also causes image distortion and parallax when viewed from an oblique direction.
[0024]
On the other hand, in FIG. 19, a structural support (referred to as a spacer or a rib) 1120 made of a relatively thin glass plate and supporting the atmospheric pressure is provided. However, when the spacer is arranged in the hermetic container (envelope) of the electron beam apparatus, the irradiation position of the electron beam on the target surface (fluorescent film 1118, metal back 1119) to which the electron beam is irradiated is changed from the design value. The problem of shifting occurs. This occurs because the surface of the spacer is charged by the emission of the electron beam and the trajectory of the electron beam is bent. Therefore, a structure is provided in which a semiconductive film (or a high resistance film) is provided on the spacer surface, and the semiconductive film is electrically connected to the cold cathode element 1112 and a target to be irradiated with an electron beam. By applying a very small current to the spacer surface, this charging can be prevented, and the trajectory of the electron beam can be made as designed. Further, a contact member made of a low-resistance film may be formed at a contact portion between the spacer and each of the electron source and the target to make electrical connection more reliable (particularly, FIG. JP-A-8-180821).
[0025]
In this way, the distance between the substrate 1111 on which the multi-beam electron source is formed and the face plate 1117 on which the fluorescent film 1118 is formed is usually maintained at a sub-millimeter to several millimeters, and the inside of the hermetic container is maintained at a high vacuum as described above. ing.
[0026]
The image display device using the display panel described above has a terminal D outside the container. ox1 Or D oxm , D oy1 Or D oyn When a voltage is applied to each of the cold cathode devices 1112 through the, electrons are emitted from each of the cold cathode devices 1112. At the same time, a high voltage of several hundred V to several kV is applied to the metal back 1119 through the external terminal Hv to accelerate the emitted electrons to collide with the inner surface of the face plate 1117. As a result, the phosphor of each color forming the fluorescent film 1118 is excited and emits light, and an image is displayed.
[0027]
[Problems to be solved by the invention]
However, when a contact member made of a low-resistance film is formed at a contact portion between the spacer, the electron source, and each of the targets, if the low-resistance film is formed separately from the high-resistance film, the film forming process is difficult. However, there is a problem that the film is turned or the interface between the high-resistance film and the low-resistance film is unstable, the low-resistance film peels off, and the electrical connection becomes unstable.
[0028]
An object of the present invention is to solve the above-mentioned conventional problems and to provide a spacer suitable for an electron beam apparatus such as an exposure apparatus or a display apparatus using an electron-emitting device as an electron source. To provide an electron beam device.
[0029]
[Means for Solving the Problems]
The configuration of the present invention achieved to achieve the above object is as follows.
[0031] Ie The present invention 1 Is a method for manufacturing a spacer disposed between an electron source substrate having a plurality of cold cathode devices and a target for irradiating electrons emitted from the cold cathode devices, wherein a metal oxide film is formed on a surface of the insulating member. After forming a high-resistance film containing as a main component, the electron source substrate and the target in the high-resistance film Contact surface with Is reduced to reduce the resistance.
[0032]
In addition, the present invention 2 Is A method for manufacturing an electron beam device having a structure in which an electron source substrate having a plurality of cold cathode devices and a target for irradiating electrons emitted from the cold cathode devices are opposed to each other via a spacer, wherein the spacer is After forming a high resistance film mainly composed of a metal oxide film on the surface of the insulating member, reducing the resistance of the high resistance film by reducing a contact surface between the electron source substrate and the target. Having a manufacturing process by It is characterized by the following.
[0033]
The electron beam device of the present invention may have the following forms.
(1) The electron beam device forms an image forming apparatus that forms an image by irradiating the target with electrons emitted from the cold cathode device in response to an input signal. In particular, an image display device in which the target is a phosphor is provided.
(2) The cold cathode device is a cold cathode device having a conductive film including an electron emitting portion between a pair of electrodes, and is particularly preferably a surface conduction type emitting device.
{Circle around (3)} The electron source is a simple matrix arrangement having a plurality of cold cathode elements arranged in a matrix with a plurality of row-direction wirings and a plurality of column-direction wirings.
{Circle around (4)} The electron source arranges a plurality of rows of cold cathode elements each having a plurality of cold cathode elements arranged in parallel and connected at both ends (referred to as a row direction), and a direction orthogonal to the wiring (column direction). A control electrode (also referred to as a grid) disposed above the cold cathode device along with the cold cathode device forms a ladder-shaped electron source for controlling electrons from the cold cathode device.
{Circle around (5)} According to the idea of the present invention, the present invention is not limited to an image forming apparatus suitable for display, but may be used as an alternative light source such as a light emitting diode of an optical printer including a photosensitive drum and a light emitting diode. Alternatively, the above-described image forming apparatus can be used. In this case, by appropriately selecting the plurality of row-directional wirings and the plurality of column-directional wirings, the present invention can be applied not only to a linear light emitting source but also to a two-dimensional light emitting source. In this case, the image forming member is not limited to a substance that emits light directly, such as a phosphor used in the following examples, and a member that forms a latent image by electron charging can also be used.
{Circle around (6)} According to the concept of the present invention, the present invention also applies to a case where a member to be irradiated with electrons emitted from an electron source is other than an image forming member such as a phosphor, such as an electron microscope. Is applicable. Therefore, the present invention can also take the form of a general electron beam device that does not specify the irradiation target.
[0034]
BEST MODE FOR CARRYING OUT THE INVENTION
The spacer of the present invention has a high resistance film (having a specific resistance of 0.1 to 10) containing a metal oxide film as a main component on the surface of the insulating member. 8 (程度 Ω · cm) and a low resistance film formed by reducing the metal oxide film at both ends.
[0035]
FIG. 1 is a schematic view showing an example of a manufacturing process of a spacer according to the present invention. Reference numeral 11 denotes an insulating member provided with an antistatic property, and 12 denotes an antistatic property formed of a metal oxide film formed on the surface of the insulating member 11. It is a membrane. Reference numeral 13 denotes a mask for patterning, and reference numeral 14 denotes a reducing unit. Reference numeral 15 denotes a low resistance film provided at both ends of the spacer, which is manufactured by reducing the metal oxide film 11. Details of the low resistance film 15 will be described later.
[0036]
The metal oxide constituting the metal oxide film 12 generally has excellent antistatic film properties, and in particular, oxides of chromium, nickel, and copper are preferred materials. The reason is that these oxides have a relatively low secondary electron emission efficiency, and when applied to an electron beam device to be described later, they are hardly charged even when electrons emitted from the electron emission element hit the spacer. is there.
[0037]
Suitable materials for the metal oxide film 12 include TiO 2 , Ta 2 O 5 , HfO 2 , ZrO 2 Also suitable. In all of these oxides, the sputtering rate of oxygen is higher than the sputtering rate of metal, and can be reduced by irradiation with Ar ions or the like. 15 is easy to form. Further, these materials can be reduced by irradiation with an electron beam. In addition, since NiO, CuO, and the like can be reduced relatively easily by using a reducing gas or a combination of heating with the reducing gas, the low-resistance film 15 can also be formed by this method.
[0038]
The metal oxide film 12 is formed on the insulating member 11 by a thin film forming means such as sputtering, reactive sputtering in an oxygen gas atmosphere, electron beam evaporation, ion plating, and ion-assisted evaporation. In addition, the metal oxide film 12 can be formed by a CVD method or an alkoxide coating method.
[0039]
The method of reducing the metal oxide film 12 can be roughly classified into 1) a method using ion irradiation and electron beam irradiation, and 2) a method using a reducing gas and a reducing gas + heating.
[0040]
Representative examples of ion species for ion irradiation include inert gases such as Ar and Xe. The reduction of the oxide film is achieved by accelerating and irradiating these ions to an energy of about 1 to 10 keV. However, in general, when the acceleration energy is large, the sputtering rate is increased, the amount of the film to be etched is increased, and the surface roughness is increased. Is preferred. In the case of the acceleration energy described above, the metal oxide film can be reduced in several minutes to several tens of minutes, although it depends on the ion current in the order of microamperes and the sputtering rate of the metal oxide film.
[0041]
In the case of electron beam irradiation, the above-mentioned metal oxide film can be reduced by irradiating an electron beam having an acceleration energy of about several tens kV.
[0042]
When the spacer of the present invention is applied to an electron beam apparatus including an electron source substrate having a plurality of cold cathode devices and a target for irradiating electrons emitted from the cold cathode devices, the spacer is applied to the electron source substrate and the target. As a method of reducing only the metal oxide film of the contacted portion (that is, the upper and lower end portions of the spacer shown in FIG. 1) by ion irradiation or electron beam irradiation, (1) only the end is sandwiched by the mask 13 and the ion ( (2) Irradiate ion (or electron beam) 14 (FIG. 2), and (3) ion beam (FIG. 1 (c)). Alternatively, a desired position is scanned by an electron beam (not shown) (not shown).
[0043]
On the other hand, in the method of reduction by reducing gas and reducing gas + heating, the reducing gas includes hydrogen gas, carbon monoxide, ammonia and the like. The heating temperature is equal to or lower than the softening point of the base insulating material (the insulating member 11) of the spacer (for example, up to 500 ° C. in the case of using a soda lime glass).
[0044]
As a method of reducing only the end of the spacer by the reducing gas and the reducing gas + heating, the methods (1) and (2) in the case of ion irradiation or the like can be used.
[0045]
Next, as an example of an electron beam device to which the spacer of the present invention is applied, a specific example of a configuration and a manufacturing method of a display panel of a flat type image display device will be described.
[0046]
FIG. 3 is a schematic cross-sectional view of a display panel used in an example described later, and mainly shows a spacer 10. FIG. 4 is a perspective view of such a display panel, in which the panel is partially cut away to show the internal structure.
[0047]
In the drawing, reference numeral 2 denotes a rear plate, 3 denotes a side wall, and 7 denotes a face plate. These form an airtight container (envelope) for maintaining the inside of the display panel in a vacuum. Note that the face plate 7 is configured by forming a fluorescent film 5 and a metal back 6 on the inner surface of the substrate 4. In assembling the airtight container, it is necessary to seal the joints of the members to maintain sufficient strength and airtightness.For example, frit glass is applied to the joints, and a non-oxygen atmosphere in a nitrogen atmosphere or the like is used. The sealing can be performed by firing at 400 to 500 ° C. for 10 minutes or more in an Ar atmosphere or the like.
[0048]
The inside of the airtight container is 1.3 × 10 -4 Since the vacuum is maintained at about Pa, the spacer 10 of the present invention is provided as an atmospheric pressure resistant structure for the purpose of preventing the hermetic container from being broken due to the atmospheric pressure or an unexpected impact. A method for evacuating the inside of the airtight container will be described later.
[0049]
The substrate 1 is fixed to the rear plate 2, and N × M cold cathode elements 18 are formed on the substrate 1. (N and M are positive integers of 2 or more and are appropriately set according to the target number of display pixels. For example, in a display device for displaying high-definition television, N = 3000, It is desirable to set M = 1000 or more.) When the substrate 1 has a sufficient strength, the substrate 1 itself may be used as the rear plate 2.
[0050]
The N × M cold cathode devices are arranged in a simple matrix by M row-directional wirings 9 and N column-directional wirings 17. The part constituted by the substrate 1, the cold cathode element 18, the row-direction wiring 9, and the column-direction wiring 17 is called a multi-electron beam source.
[0051]
In the multi-electron beam source used in the image display device of the present invention, for example, a surface conduction electron-emitting device, an FE type, or an MIM type can be used as the cold cathode device 18, and the material, shape, or manufacturing method of the cold cathode device can be used. There is no particular limitation.
[0052]
Next, the structure of a multi-electron beam source in which surface conduction electron-emitting devices (described later) as cold cathode devices are arranged on a substrate and wired in a simple matrix will be described.
[0053]
FIG. 5 is a plan view of a multi-electron beam source used for a display panel of an embodiment described later. FIG. 6 shows a cross section along the line AA ′ in FIG. On the substrate 1, surface conduction type emission elements similar to those shown in FIG. 8 described later are arranged, and these elements are wired in a simple matrix by row-direction wiring electrodes 9 and column-direction wiring electrodes 17. An insulating layer (not shown) is formed between the row direction wiring electrodes 9 and the column direction wiring electrodes 17 at the intersections of the electrodes, so that electrical insulation is maintained.
[0054]
The multi-electron beam source having such a structure includes a row-directional wiring electrode 9, a column-directional wiring electrode 17, an interelectrode insulating layer (not shown), and device electrodes 22, 23 of a surface conduction electron-emitting device on a substrate in advance. After forming the conductive film 24 and the conductive film 24, power is supplied to each element via the row-direction wiring electrodes 9 and the column-direction wiring electrodes 17 to perform an energization forming process (described later) and an energization activation process (described below). be able to.
[0055]
The fluorescent film 5 is formed on the lower surface of the face plate 7 (see FIGS. 3 and 4). Since this example is a color display device, phosphors of three primary colors of red, green, and blue used in the field of CRT are separately applied to a portion of the fluorescent film 5. The phosphor of each color is separately applied in a stripe shape as shown in FIG. 7A, for example, and a black conductor 5b is provided between the stripes of the phosphor 5a. The purpose of providing the black conductor 5b is to prevent the display color from being shifted even when the irradiation position of the electron beam is slightly shifted, or to prevent the reflection of external light to prevent the display contrast from lowering. And preventing charge-up of the fluorescent film by the electron beam. As the black conductor 5b, for example, a material containing graphite as a main component can be used, but other materials may be used as long as the material is suitable for the above purpose.
[0056]
The method of applying the three primary color phosphors 5a is not limited to the stripe arrangement shown in FIG. 7A, but may be, for example, a delta arrangement as shown in FIG. May be used. When a monochrome display panel is formed, a monochromatic phosphor material may be used for the phosphor film 5, and a black conductive material may or may not be used.
[0057]
A metal back 6 known in the field of CRTs is provided on the surface of the fluorescent film 5 on the rear plate 2 side. The purpose of providing the metal back 6 is to improve the light utilization rate by mirror-reflecting a part of the light emitted from the fluorescent film 5, to protect the fluorescent film 5 from the collision of negative ions, and to increase the electron beam acceleration voltage. To act as an electrode for applying an electric field, and to act as a conductive path for the excited electrons of the fluorescent film 5. The metal back 6 can be formed by, for example, forming a fluorescent film 5 on the face plate substrate 4, smoothing the surface of the fluorescent film 5, and vacuum-depositing Al thereon. When a fluorescent material for low voltage is used for the fluorescent film 5, the metal back 6 is unnecessary.
[0058]
Although not used in this example, a transparent electrode made of, for example, ITO is provided between the face plate substrate 4 and the fluorescent film 5 for the purpose of applying an acceleration voltage and improving the conductivity of the fluorescent film 5. You may.
[0059]
As described above, the spacer 10 is formed by depositing the high-resistance film 12 on the surface of the insulating member 11 for the purpose of preventing electrification, and the inside of the face plate 7 (such as the metal back 6) and the surface of the substrate 1 (in the row direction). A low-resistance film 15 is formed on the contact surface of the spacer facing the wiring 9 or the column-directional wiring 17). And is fixed to the inside of the face plate 7 and the surface of the substrate 1 by a bonding material 16.
[0060]
Therefore, the high-resistance film 12 of the spacer 10 is formed on the inside of the face plate 7 (such as the metal back 6) and the surface of the substrate 1 (the row-direction wiring 9 or the column-direction wiring 17) via the low-resistance film 15 and the bonding material 16. Is electrically connected to the In the embodiment described here, the spacer 10 has a thin plate shape, is arranged in parallel with the row wiring 9, and is electrically connected to the row wiring 9.
[0061]
The spacer 10 applied to such an image display device is insulative enough to withstand a high voltage applied between the row wiring 9 and the column wiring 17 on the substrate 1 and the metal back 6 on the inner surface of the face plate 7. It is necessary that the spacer 10 has electrical conductivity and has a degree of conductivity that prevents the surface of the spacer 10 from being charged.
[0062]
Examples of the insulating member 11 of the spacer 10 include quartz glass, glass with a reduced content of impurities such as Na, soda lime glass, and ceramic members such as alumina. It is preferable that the insulating member 11 has a coefficient of thermal expansion close to that of the member forming the airtight container and the substrate 1.
[0063]
A current obtained by dividing the acceleration voltage Va applied to the face plate 7 (the metal back 6 or the like) on the high potential side by the resistance value of the high resistance film 12 as the antistatic film is applied to the high resistance film 12 constituting the spacer 10. Swept away. Therefore, the resistance value of the high resistance film 12 is set in a desirable range from the viewpoint of antistatic and power consumption. From the viewpoint of preventing static charge, the surface resistance (sheet resistance Rs) of the high resistance film 12 is 10 12 Ω or less is preferable. In order to obtain a sufficient antistatic effect, 10 11 Ω or less is more preferable. The lower limit of the surface resistance depends on the spacer shape and the voltage applied between the spacers. 5 It is preferably Ω or more.
[0064]
The thickness t of the high resistance film 12 formed on the insulating member 11 is desirably in the range of 10 nm to 1 μm. Although it depends on the surface energy of the material, the adhesion to the insulating member 11 and the temperature of the member, a thin film of 10 nm or less is generally formed in an island shape, has an unstable resistance and poor reproducibility. On the other hand, when the film thickness t is 1 μm or more, the film stress increases, the risk of film peeling increases, and the film formation time increases, resulting in poor productivity. Therefore, it is particularly desirable that the thickness t of the high resistance film 12 be 10 nm to 1 μm, and more preferably 50 to 500 nm.
[0065]
The specific resistance ρ is the product of the sheet resistance Rs and the film thickness t. From the above-described preferable range of Rs and t, the specific resistance ρ of the high-resistance film 12 is 0.1 Ωcm to 10 Ωcm. 8 Ωcm is preferred. Further, in order to realize a more preferable range of the sheet resistance and the film thickness, the specific resistance ρ of the high resistance film 12 is set to 10 2 -10 6 Ωcm is good.
[0066]
As described above, the temperature of the spacer 10 rises when a current flows through the high resistance film 12 formed on the surface thereof or when the entire display generates heat during operation. If the resistance temperature coefficient of the high resistance film 12 is a large negative value, the resistance value decreases when the temperature rises, the current flowing through the spacer 10 increases, and the temperature further rises. The current then continues to increase until it exceeds the limits of the power supply. The value of the temperature coefficient of resistance at which such a runaway of the current occurs is empirically a negative value and the absolute value is 1% / K or more. That is, when the resistance temperature coefficient of the high resistance film 12 is negative, it is desirable that the absolute value does not exceed 1%.
[0067]
As a material of the high resistance film 12 having antistatic properties, a metal oxide can be used as described above.
[0068]
The low-resistance film 15 constituting the spacer 10 is formed by electrically connecting the high-resistance film 12 to the high-potential-side face plate 7 (such as the metal back 6) and the low-potential-side substrate 1 (such as the row-direction wiring 9 or the column-direction wiring 17). It is provided for the purpose of connection, and can have a plurality of functions listed below.
[0069]
{Circle around (1)} As described above, the high resistance film 12 is provided for the purpose of preventing electrification on the surface of the spacer 10, but the high resistance film 12 is formed by the face plate 7 (metal back 6, etc.) and the substrate 1. When connecting directly (via the row-directional wiring 9 or the column-directional wiring 17 or the like) or via the bonding material 16, a large contact resistance may be generated at the interface of the connection portion, and the charge generated on the spacer surface may not be quickly removed. There is. However, such a problem can be avoided by providing the low resistance film 15 on the contact surface of the spacer 10 that comes into contact with the face plate 7, the substrate 1, and the bonding material 16.
[0070]
(2) The potential distribution of the high resistance film 12 can be made uniform. That is, the electrons emitted from the cold cathode element 18 form an electron trajectory according to the potential distribution formed between the face plate 7 and the substrate 1. In order to prevent the electron orbit from being disturbed in the vicinity of the spacer 10, it is necessary to control the potential distribution of the high resistance film 12 over the entire region. When the high-resistance film 12 is connected to the face plate 7 (such as the metal back 6) and the substrate 1011 (such as the row-direction wiring 9 or the column-direction wiring 17) directly or via the bonding material 16, contact resistance at the interface of the connection portion occurs. In addition, the connection state may be uneven, and the potential distribution of the high resistance film 12 may deviate from a desired value. In order to avoid this, a low-resistance film 15 is provided on the entire length region of the spacer end (the contact surface and a part of the side surface) where the spacer 10 contacts the face plate 7 and the substrate 1. By applying a potential, the potential of the entire high resistance film 12 can be controlled.
[0071]
(3) The trajectory of the emitted electrons can be controlled. That is, the electrons emitted from the cold cathode element 18 form an electron trajectory according to the potential distribution formed between the face plate 7 and the substrate 1. Regarding the electrons emitted from the cold cathode devices near the spacers, there may be restrictions (e.g., changes in wiring and device positions) associated with the installation of the spacers. In such a case, in order to form an image without distortion or unevenness, it is necessary to irradiate the desired position on the face plate 7 with the electrons by controlling the trajectory of the emitted electrons. By providing the low-resistance film 15 at the end of the spacer (the contact surface and a part of the side surface) in contact with the face plate 7 and the substrate 1, the potential distribution in the vicinity of the spacer 10 has desired characteristics, and the emitted electrons are emitted. Trajectory can be controlled.
[0072]
The low-resistance film 15 having the above function may be selected to have a sufficiently lower resistance value than the high-resistance film 12, and in the present invention, a part of the high-resistance film 12 mainly composed of a metal oxide film is used. Is reduced to form the low-resistance film 15, so that the constituent elements of the low-resistance film 15 are included in the constituent elements of the high-resistance film 12. The low-resistance film 15 does not necessarily need to be made of only a metal, and may have a sufficiently lower resistance value than the high-resistance film 12 even in a state where a metal and an oxide coexist or in an oxide state.
[0073]
The bonding material 16 needs to have conductivity so that the spacer 10 is electrically connected to the row wiring 9 and the metal back 6. That is, frit glass to which a conductive adhesive, metal particles, or a conductive filler is added is preferable.
[0074]
Also, D ox1 ~ D oxm And D oy1 ~ D oyn And Hv are electric connection terminals having an airtight structure provided for electrically connecting the display panel and an electric circuit (not shown). D ox1 ~ D oxm Represents the row-directional wiring 9 of the multi-electron beam source and D oy1 ~ D oyn Is electrically connected to the column wiring 17 of the multi-electron beam source, and Hv is electrically connected to the metal back 6 of the face plate.
[0075]
Further, in order to evacuate the inside of the airtight container to a vacuum, after assembling the airtight container, an exhaust pipe (not shown) and a vacuum pump are connected, and the inside of the airtight container is 1.3 × 10 -5 Evacuate to a vacuum of about Pa. Thereafter, the exhaust pipe is sealed, but a getter film (not shown) is formed at a predetermined position in the airtight container immediately before or after the sealing in order to maintain the degree of vacuum in the airtight container. The getter film is, for example, a film formed by heating and depositing a getter material containing Ba as a main component by a heater or high-frequency heating. -3 Pa or 1.3 × 10 -5 The degree of vacuum is maintained at Pa.
[0076]
The image display device using the display panel described above has a terminal D outside the container. ox1 ~ D oxm , D oy1 ~ D oyn When a voltage is applied to each of the cold cathode devices 18 through the above, electrons are emitted from each of the cold cathode devices. At the same time, a high voltage of several hundred V to several kV is applied to the metal back 6 through the external terminal Hv to accelerate the emitted electrons to collide with the inner surface of the face plate 7. As a result, the phosphors of each color forming the fluorescent film 5 are excited and emit light, and an image is displayed.
[0077]
Normally, the applied voltage to the surface conduction electron-emitting device of the present example, which is the cold cathode device 18, is about 12 to 16 V, the distance d between the metal back 6 and the cold cathode device 18 is about 0.1 mm to 8 mm, The voltage between the cold cathode elements 18 is about 0.1 to 10 kV. Next, a method for manufacturing a multi-electron beam source used for the display panel will be described. In a multi-electron beam source used in the image display device of the present invention, it is particularly preferable to use a surface conduction emission device as the cold cathode device 18 under the circumstances where a display device having a large display screen and an inexpensive display device is required. it can.
[0078]
That is, in the FE type, since the relative position and shape of the emitter cone and the gate electrode greatly affect the electron emission characteristics, extremely high-precision manufacturing technology is required, but this achieves a large area and a reduction in manufacturing cost. Is a disadvantageous factor. Further, in the MIM type, it is necessary to make the thicknesses of the insulating layer and the upper electrode thin and uniform, which is also a disadvantageous factor in achieving a large area and a reduction in manufacturing cost.
[0079]
On the other hand, since the surface conduction electron-emitting device has a relatively simple manufacturing method, it is easy to increase the area and reduce the manufacturing cost. The present inventors have found that among the surface conduction electron-emitting devices, those in which the electron-emitting portion or its peripheral portion is formed of a fine particle film have particularly excellent electron-emitting characteristics and can be easily manufactured. Therefore, it can be said that it is most suitable for use in a multi-electron beam source of a high-luminance, large-screen image display device.
[0080]
Therefore, in the display panel of the embodiment, a surface conduction electron-emitting device in which the electron-emitting portion or its peripheral portion is formed of a fine particle film is used.
[0081]
First, the basic configuration, manufacturing method, and characteristics of a surface conduction electron-emitting device that is preferably used will be described, and then the structure of a multi-electron beam source in which a large number of devices are arranged in a simple matrix will be described in detail.
[0082]
[Suitable device configuration and manufacturing method of surface conduction type emission device]
Representative configurations of a surface conduction electron-emitting device in which an electron-emitting portion or its peripheral portion is formed from a fine particle film include two types, a flat type and a vertical type.
[0083]
[Flat-type surface conduction electron-emitting device]
First, an element configuration and a manufacturing method of the planar type surface conduction electron-emitting device will be described. FIG. 8 shows a plan view (a) and a cross-sectional view (b) for describing the configuration of a planar surface conduction electron-emitting device. In the figure, 21 is a substrate, 22 and 23 are device electrodes, 24 is a conductive film, 25 is an electron-emitting portion formed by energization forming, and 26 is a thin film formed by energization activation.
[0084]
As the substrate 21, for example, various glass substrates such as quartz glass and blue plate glass, various ceramics substrates including alumina, or SiO.sub. 2 A substrate on which an insulating layer made of a material is laminated can be used.
[0085]
The device electrodes 22 and 23 provided on the substrate 21 so as to be parallel to the substrate surface are formed of a conductive material. For example, metals including Ni, Cr, Au, Mo, W, Pt, Ti, Cu, Pd, Ag, etc., alloys of these metals, or In 2 O 3 -SnO 2 And other materials such as metal oxides and semiconductors such as polysilicon. The device electrode can be easily formed by using a combination of a film forming technique such as vacuum evaporation and a patterning technique such as photolithography and etching. However, the device electrode can be formed by other methods (for example, printing technique). No problem.
[0086]
The shapes of the device electrodes 22 and 23 are appropriately designed according to the application purpose of the electron-emitting device. Generally, the electrode gap L is usually designed by selecting an appropriate numerical value from the range of several tens of nm to several hundreds of μm. Range. Further, as for the thickness d of the device electrode, an appropriate numerical value is usually selected from the range of several tens nm to several μm.
[0087]
A fine particle film is used for the conductive film 24. The fine particle film described here refers to a film containing a large number of fine particles as constituent elements (including an island-shaped aggregate). When the fine particle film is examined microscopically, usually, a structure in which the individual fine particles are spaced apart from each other, a structure in which the fine particles are adjacent to each other, or a structure in which the fine particles overlap each other is observed.
[0088]
The particle size of the fine particles used for the fine particle film is in the range of several millimeters to several hundreds of nanometers, but is preferably in the range of 1 to 20 nm. The thickness of the fine particle film is appropriately set in consideration of various conditions as described below. That is, the conditions necessary for good electrical connection with the device electrode 22 or 23, the conditions necessary for performing the energization forming described later, and the electric resistance of the fine particle film itself to an appropriate value described later. And other conditions required. Specifically, it is set within a range of several Å to several hundreds of nm, but a preferable range is 1 to 50 nm.
[0089]
Examples of materials that can be used to form the fine particle film include Pd, Pt, Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Zn, Sn, Ta, W, and Pb. Metal, PdO, SnO 2 , In 2 O 3 , PbO, Sb 2 O 3 Oxides such as HfB 2 , ZrB 2 , LaB 6 , CeB 6 , YB 4 , GdB 4 And the like, carbides including TiC, ZrC, HfC, TaC, SiC, WC, etc., nitrides including TiN, ZrN, HfN, etc., and Si, Ge, etc. Semiconductors, carbon, and the like can be cited, and are appropriately selected from these.
[0090]
As described above, the conductive film 24 is formed of a fine particle film. 3 -10 7 It was set to be within the range of [Ohms / sq].
[0091]
Since it is desirable that the conductive film 24 and the device electrodes 22 and 23 are electrically connected well, a structure is adopted in which a part of the conductive film 24 and the device electrode 22 overlap with each other. In the example of FIG. 8, the overlapping manner is such that the substrate 21, the device electrodes 22 and 23, and the conductive film 24 are stacked in this order from the bottom. The layers 22 and 23 may be stacked in this order.
[0092]
Further, the electron emitting portion 25 is a crack-like portion formed in a part of the conductive film 24 and has a higher electrical property than the surrounding conductive film 24 electrically. The crack is formed by performing a later-described energization forming process on the conductive film 24. Fine particles having a particle size of several to several hundreds of mm may be arranged in the crack. Since it is difficult to accurately and accurately show the actual position and shape of the electron-emitting portion, they are schematically shown in FIG.
[0093]
The thin film 26 is a thin film made of carbon or a carbon compound, and covers the electron emitting portion 25 and its vicinity. The thin film 26 is formed by performing an energization activation process described later after the energization forming process.
[0094]
The thin film 26 is any one of single-crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of preferably 50 nm or less, more preferably 30 nm or less.
[0095]
Since it is difficult to accurately show the actual position and shape of the thin film 26, it is schematically shown in FIG. Further, in the plan view (a), an element in which a part of the thin film 26 is removed is shown.
[0096]
The basic configuration of the preferred element has been described above. In the examples described below, the following element was used.
[0097]
That is, blue glass was used for the substrate 21 and Ni thin films were used for the device electrodes 22 and 23. The thickness d of the device electrode was 100 nm, and the electrode interval L was 2 μm. Further, Pd or PdO was used as a main material of the fine particle film, and the thickness of the fine particle film was about 10 nm and the width W was 100 μm.
[0098]
Next, a method for manufacturing a suitable planar surface conduction electron-emitting device will be described. FIGS. 9A to 9D are cross-sectional views for explaining a manufacturing process of the surface conduction electron-emitting device. The notation of each member is the same as that of FIG.
[0099]
1) First, as shown in FIG. 9A, device electrodes 22 and 23 are formed on a substrate 21. In forming the device electrode, the substrate 21 is sufficiently washed beforehand with a detergent, pure water, and an organic solvent, and then the material of the device electrode is deposited (for example, a vacuum deposition method or a sputtering method). A film forming technique may be used.). Thereafter, the deposited electrode material is patterned by using a photolithography / etching technique to form a pair of device electrodes (22 and 23) shown in FIG.
[0100]
2) Next, a conductive film 24 is formed as shown in FIG. In forming the conductive film, first, an organic metal solution is applied to the substrate (a), dried, heated and baked to form a fine particle film, and then patterned into a predetermined shape by photolithography and etching. . Here, the organic metal solution is a solution of an organic metal compound whose main element is a material of fine particles used for the conductive film 24. (Specifically, in the examples, Pd was used as a main element. In the examples, a dipping method was used as a coating method, but other methods such as a spinner method and a spray method may be used.)
[0101]
Further, as a method of forming the conductive film 24 made of a fine particle film, a method other than the method of applying the organometallic solution, for example, a vacuum evaporation method, a sputtering method, or a chemical vapor deposition method may be used. .
[0102]
3) Next, as shown in FIG. 3C, an appropriate voltage is applied between the device electrodes 22 and 23 from the forming power supply 27, and an energization forming process is performed to form the electron emission portions 25.
[0103]
The energization forming process is a process of energizing the conductive film 24 made of a fine particle film, and appropriately breaking, deforming or altering a part of the conductive film 24 to change the structure to a structure suitable for electron emission. That is. An appropriate crack is formed in the conductive film 24 in a portion of the conductive film 16 made of the fine particle film that has been changed to a structure suitable for emitting electrons (that is, the electron emission portion 25). Note that the electrical resistance measured between the device electrodes 22 and 23 is significantly increased after the formation, as compared to before the electron emission portion 25 is formed.
[0104]
FIG. 10 shows an example of an appropriate voltage waveform applied from the forming power supply 27 in order to explain the energization method in more detail. When forming the conductive thin film 16 made of a fine particle film, a pulsed voltage is preferable. In the embodiment, a triangular wave pulse having a pulse width T1 is continuously applied at a pulse interval T2 as shown in FIG. At that time, the peak value Vpf of the triangular wave pulse was sequentially increased. In addition, a monitor pulse Pm for monitoring the state of formation of the electron-emitting portion 25 was inserted between triangular-wave pulses at appropriate intervals, and the current flowing at that time was measured by the ammeter 28.
[0105]
In the embodiment, 1.3 × 10 -3 In a vacuum atmosphere of about Pa, the pulse width T1 is set to lmsec. , The pulse interval T2 is 10 msec. The peak value Vpf was increased by 0.1 V for each pulse. Then, the monitor pulse Pm was inserted at a rate of one every time five triangular waves were applied. The monitor pulse voltage Vpm was set to 0.1 V so as not to adversely affect the forming process. The electric resistance between the device electrodes 22 and 23 is 1 × 10 6 Ω, that is, the current measured by the ammeter 28 when the monitor pulse is applied is 1 × 10 -7 At the stage of A or less, the energization related to the forming process was terminated.
[0106]
Note that the above method is a preferable method for the surface conduction electron-emitting device of the embodiment described later. For example, when the design of the surface conduction electron-emitting device such as the material and film thickness of the fine particle film or the device electrode interval L is changed. It is desirable to appropriately change the energization conditions accordingly.
[0107]
4) Next, as shown in (d) of FIG. 9, an appropriate voltage is applied between the element electrodes 22 and 23 from the activation power supply 29, and a current activation process is performed to improve the electron emission characteristics. I do.
[0108]
The energization activation process is a process of energizing the electron-emitting portion 25 formed by the energization forming process under appropriate conditions and depositing carbon or a carbon compound in the vicinity thereof (in FIG. Alternatively, a deposit made of a carbon compound is schematically shown as a thin film 26.) In addition, by performing the energization activation process, the emission current at the same applied voltage can be typically increased by 100 times or more as compared with before the energization activation process.
[0109]
Specifically, 1.3 × 10 -2 ~ 1.3 × 10 -3 By applying a voltage pulse periodically in a vacuum atmosphere within the range of Pa, carbon or a carbon compound originating from an organic compound existing in the vacuum atmosphere is deposited. The thin film 26 is any one of single crystal graphite, polycrystal graphite, and amorphous carbon, or a mixture thereof, and has a thickness of 50 nm or less, more preferably 30 nm or less.
[0110]
In order to explain the energization method in more detail, FIG. 11A shows an example of an appropriate voltage waveform applied from the activation power supply 29. In the embodiment, the energization activation process is performed by applying a rectangular wave of a constant voltage periodically. Specifically, the voltage Vac of the rectangular wave is 14 V, and the pulse width T3 is 1 msec. , The pulse interval T4 is 10 msec. And The above-mentioned energization conditions are preferable conditions for the surface conduction electron-emitting device of the embodiment, and when the design of the surface conduction electron-emitting device is changed, it is desirable to appropriately change the conditions accordingly.
[0111]
Reference numeral 30 shown in FIG. 9D denotes an anode electrode for capturing an emission current Ie emitted from the surface conduction electron-emitting device, to which a DC high-voltage power supply 31 and an ammeter 32 are connected (note that a substrate is provided). In the case where the activation process is performed after incorporating the LED 21 into the display panel, the phosphor screen of the display panel is used as the anode electrode 30.)
[0112]
While the voltage is applied from the activation power supply 29, the emission current Ie is measured by the ammeter 32 to monitor the progress of the energization activation process, and control the operation of the activation power supply 29. An example of the emission current Ie measured by the ammeter 32 is shown in FIG. 11B. When the pulse voltage is started to be applied from the activation power supply 29, the emission current Ie increases with the passage of time, but eventually saturates. And hardly increase. As described above, when the emission current Ie is substantially saturated, the application of the voltage from the activation power supply 29 is stopped, and the energization activation process ends.
[0113]
The above-mentioned energization conditions are preferable conditions for the surface conduction electron-emitting device of the embodiment, and when the design of the surface conduction electron-emitting device is changed, it is desirable to appropriately change the conditions accordingly.
[0114]
As described above, the planar type surface conduction electron-emitting device shown in FIG. 9E is obtained.
[0115]
[Vertical type surface conduction electron-emitting device]
Next, another typical configuration of a surface conduction electron-emitting device in which an electron-emitting portion or its periphery is formed of a fine particle film, that is, a configuration of a vertical surface conduction electron-emitting device will be described.
[0116]
FIG. 12 is a schematic cross-sectional view for explaining the basic structure of a vertical type, in which 33 is a substrate, 34 and 35 are device electrodes, 39 is a step forming member, and 36 is a conductive film using a fine particle film. Reference numeral 37 denotes an electron emitting portion formed by an energization forming process, and 38 denotes a thin film formed by an energization activation process.
[0117]
The difference between the vertical type and the flat type described above is that one (34) of the device electrodes is provided on the step forming member 39, and the conductive film 36 covers the side surface of the step forming member 39. It is in the point. Therefore, the element electrode interval L in the planar type shown in FIG. 8 is set as the step height Ls of the step forming member 39 in the vertical type. For the substrate 33, the device electrodes 34 and 35, and the conductive film 36 using the fine particle film, the materials listed in the description of the flat type can be similarly used. In addition, the step forming member 39 includes, for example, SiO 2 2 An electrically insulating material such as
[0118]
Next, a method of manufacturing a vertical surface conduction electron-emitting device will be described. FIGS. 13A to 13F are cross-sectional views for explaining the manufacturing process, and the notation of each member is the same as that in FIG.
[0119]
1) First, as shown in FIG. 13A, an element electrode 35 is formed on a substrate 33.
[0120]
2) Next, as shown in FIG. 3B, an insulating layer for forming the step forming member 39 is laminated. The insulating layer is made of, for example, SiO 2 May be stacked by a sputtering method, but another film forming method such as a vacuum evaporation method or a printing method may be used.
[0121]
3) Next, as shown in FIG. 3C, an element electrode 34 is formed on the insulating layer.
[0122]
4) Next, as shown in FIG. 4D, a part of the insulating layer is removed by using, for example, an etching method to expose the element electrode 35.
[0123]
5) Next, as shown in FIG. 4E, a conductive film 36 using a fine particle film is formed. For the formation, as in the case of the flat type, a film forming technique such as a coating method may be used.
[0124]
6) Next, similarly to the case of the flat type, the energization forming process is performed to form the electron emission portions 37 (if the same process as the flat type energization forming process described with reference to FIG. 9C is performed). Good.)
[0125]
7) Next, as in the case of the planar type, an energization activation process is performed to deposit carbon or a carbon compound in the vicinity of the electron emission portion (the planar energization activation process described with reference to FIG. 9D). The same processing as described above may be performed.).
[0126]
As described above, the vertical surface conduction electron-emitting device shown in FIG.
[0127]
[Characteristics of surface conduction electron-emitting device used in display device]
The element configuration and manufacturing method of the planar and vertical surface conduction electron-emitting devices have been described above. Next, the characteristics of the elements used in the display device will be described.
[0128]
FIG. 14 shows typical examples of (emission current Ie) versus (element applied voltage Vf) characteristics and (element current If) versus (element applied voltage Vf) characteristics of the elements used in the display device. Note that the emission current Ie is significantly smaller than the device current If, and it is difficult to show them on the same scale. In addition, these characteristics are changed by changing design parameters such as the size and shape of the device. Therefore, each of the two graphs is shown in an arbitrary unit.
[0129]
The element used for the display device has the following three characteristics regarding the emission current Ie.
[0130]
First, when a voltage higher than a certain voltage (hereinafter referred to as a threshold voltage Vth) is applied to the element, the emission current Ie sharply increases. Is hardly detected. That is, it is a non-linear element having a clear threshold voltage Vth with respect to the emission current Ie.
[0131]
Second, since the emission current Ie changes depending on the voltage Vf applied to the element, the magnitude of the emission current Ie can be controlled by the voltage Vf.
[0132]
Third, since the response speed of the current Ie emitted from the element with respect to the voltage Vf applied to the element is high, the amount of charge of the electrons emitted from the element can be controlled by the length of time during which the voltage Vf is applied.
[0133]
Because of the above characteristics, the surface conduction electron-emitting device can be suitably used for a display device. For example, in a display device in which a large number of elements are provided corresponding to pixels of a display screen, if the first characteristic is used, display can be performed by sequentially scanning the display screen. That is, a voltage equal to or higher than the threshold voltage Vth is appropriately applied to the element being driven, and a voltage lower than the threshold voltage Vth is applied to the element in the non-selected state. By sequentially switching the elements to be driven, the display screen can be sequentially scanned and displayed.
[0134]
In addition, by using the second characteristic or the third characteristic, the light emission luminance can be controlled, so that gradation display can be performed.
[0135]
[Drive circuit configuration and drive method]
FIG. 15 is a block diagram showing a schematic configuration of a drive circuit for performing television display based on an NTSC television signal. In the figure, a display panel 101 corresponds to the above-described display panel, and is manufactured and operates as described above. The scanning circuit 102 scans a display line, and the control circuit 103 generates a signal to be input to the scanning circuit. The shift register 104 shifts data for each line, and the line memory 105 inputs the data for one line from the shift register 104 to the modulation signal generator 107. The synchronization signal separation circuit 106 separates the synchronization signal from the NTSC signal.
[0136]
Hereinafter, the function of each unit of the apparatus in FIG. 15 will be described in detail.
[0137]
First, the display panel 101 ox1 Or D oxm And terminal D oy1 Or D oyn , And a high-voltage terminal Hv. Terminal D ox1 Or D oxm Is a scanning signal for sequentially driving the multi-electron beam sources provided in the display panel 101, that is, the cold cathode devices arranged in a matrix of m rows and n columns, one row at a time (n elements). Is applied. On the other hand, terminal D oy1 Or D oyn Is applied with a modulation signal for controlling the output electron beam of each of the n elements for one row selected by the scanning signal. Further, a DC voltage of, for example, 5 [kV] is supplied to the high voltage terminal Hv from the DC voltage source Va, which is sufficient to excite the phosphor into an electron beam output from the multi-electron beam source. It is an accelerating voltage for applying energy.
[0138]
Next, the scanning circuit 102 will be described. The circuit includes m switching elements (S in the figure) 1 Or S m Each switching element selects either the output voltage of the DC voltage source Vx or 0 [V] (ground level), and the terminal D of the display panel 101. ox1 Or D oxm It is electrically connected to. S 1 Or S m Are connected to a control signal T output from the control circuit 103. scan However, in practice, it can be easily configured by combining switching elements such as FETs. The DC voltage source Vx outputs a constant voltage so that a driving voltage applied to an unscanned element is equal to or lower than an electron emission threshold voltage Vth based on the characteristics of the electron emission element illustrated in FIG. Is set to
[0139]
Further, the control circuit 103 has a function of matching the operation of each unit so that appropriate display is performed based on an image signal input from the outside. The synchronization signal T sent from the synchronization signal separation circuit 106 described below sync T for each part based on scan And T sft And T mry Are generated.
[0140]
The synchronizing signal separating circuit 106 is a circuit for separating a synchronizing signal component and a luminance signal component from an NTSC television signal input from the outside. As is well known, a frequency separating (filter) circuit is used. It can be easily configured. As is well known, the synchronization signal separated by the synchronization signal separation circuit 106 includes a vertical synchronization signal and a horizontal synchronization signal. sync This is shown as a signal. On the other hand, a luminance signal component of an image separated from the television signal is referred to as a DATA signal for convenience, and the signal is input to the shift register 104.
[0141]
The shift register 104 is for serially / parallel-converting the DATA signal input serially in time series for each line of an image, and a control signal T sent from the control circuit 103. sft Operate based on That is, the control signal T sft Is a shift clock of the shift register 104. The data of one line of the serial / parallel-converted image (corresponding to drive data for n electron-emitting devices) is represented by I d1 Or I dn Are output from the shift register 104 as n signals.
[0142]
The line memory 105 is a storage device for storing data for one line of an image for a necessary time only, and a control signal T sent from the control circuit 103. mry According to I d1 Or I dn Is stored. The stored contents are I ' d1 Or I ' dn And input to the modulation signal generator 107.
[0143]
The modulation signal generator 107 outputs the image data I ′. d1 Or I ' dn Is a signal source for appropriately driving and modulating each of the electron-emitting devices in accordance with oy1 Or D oyn Is applied to the electron-emitting devices in the display panel 101 through.
[0144]
As described with reference to FIG. 14, the surface conduction electron-emitting device applied to the present invention has the following basic characteristics with respect to the emission current Ie. In other words, electron emission has a clear threshold voltage Vth (8 [V] in the surface conduction electron-emitting device of the embodiment described later), and electron emission occurs only when a voltage equal to or higher than the threshold value Vth is applied. For a voltage equal to or higher than the electron emission threshold value Vth, the emission current Ie also changes according to the change in the voltage as shown in the graph of FIG. From this, when a pulse-like voltage is applied to this element, for example, when a voltage equal to or lower than the electron emission threshold Vth is applied, no electron emission occurs, but when a voltage equal to or higher than the electron emission threshold Vth is applied. Outputs an electron beam from the surface conduction electron-emitting device. At this time, the intensity of the output electron beam can be controlled by changing the peak value Vm of the pulse. Further, by changing the pulse width Pw, it is possible to control the total weight of the charges of the output electron beam.
[0145]
Therefore, as a method of modulating the electron-emitting device in accordance with the input signal, a voltage modulation method, a pulse width modulation method, or the like can be adopted. When implementing the voltage modulation method, a circuit of the voltage modulation method that generates a voltage pulse of a fixed length and modulates the peak value of the pulse appropriately according to input data is used as the modulation signal generator 107. be able to. When implementing the pulse width modulation method, the modulation signal generator 107 generates a voltage pulse having a constant peak value, and modulates the width of the voltage pulse appropriately according to input data. Circuit can be used.
[0146]
The shift register 104 and the line memory 105 may be of a digital signal type or an analog signal type. That is, the serial / parallel conversion and storage of the image signal may be performed at a predetermined speed.
[0147]
When the digital signal type is used, it is necessary to convert the output signal DATA of the simultaneous signal separation circuit 106 into a digital signal. For this purpose, an A / D converter may be provided at the output of the synchronization signal separation circuit 106. . In this connection, the circuit used for the modulated signal generator differs slightly depending on whether the output signal of the line memory 105 is a digital signal or an analog signal. That is, in the case of the voltage modulation method using a digital signal, for example, a D / A conversion circuit is used as the modulation signal generator 107, and an amplification circuit and the like are added as necessary. In the case of the pulse width modulation method, the modulation signal generator 107 includes, for example, a high-speed oscillator, a counter for counting the number of waves output from the oscillator, and a comparator for comparing the output value of the counter with the output value of the memory. (Comparator) is used. If necessary, an amplifier for voltage-amplifying the pulse-width-modulated signal output from the comparator to the drive voltage of the electron-emitting device can be added.
[0148]
In the case of the voltage modulation method using an analog signal, for example, an amplification circuit using an operational amplifier or the like can be used as the modulation signal generator 107, and a shift level circuit or the like can be added as necessary. In the case of the pulse width modulation method, for example, a voltage-controlled oscillation circuit (VCO) can be employed, and an amplifier for amplifying the voltage up to the driving voltage of the electron-emitting device can be added as necessary.
[0149]
In the image display device to which the present invention can be applied, which has such a configuration, each of the electron-emitting devices is provided with a terminal D outside the container. ox1 ~ D oxm , D oy1 ~ D oyn When a voltage is applied through the device, electron emission occurs. A high voltage is applied to the metal back 6 or the transparent electrode (not shown) via the high voltage terminal Hv to accelerate the electron beam. The accelerated electrons collide with the fluorescent film 5 and emit light to form an image.
[0150]
The configuration of the image display device described here is an example of an image forming apparatus to which the present invention can be applied, and various modifications are possible based on the concept of the present invention. The input signal is described in the NTSC system. However, the input signal is not limited to this. In addition to the PAL and SECAM systems, a TV signal including a larger number of scanning lines (high-definition TV including the MUSE system) A method can also be adopted.
[0151]
【Example】
Hereinafter, the present invention will be described in more detail with reference to Examples.
[0152]
(Example 1)
The manufacturing method of the spacer of the present embodiment will be described with reference to FIG.
[0153]
Quartz glass is used as the insulating member 11 (FIG. 1A), and a Ti target is O. 2 Is 1.3 × 10 -1 A Ti oxide film 12 was formed on the surface of the insulating member 11 by sputtering with a high frequency power supply in Pa (FIG. 1B). The size of the quartz glass was 4 mm × 40 mm × 0.2 mm, and a Ti oxide film 12 was formed on both surfaces (4 mm × 40 mm surface) and end surfaces (40 mm × 0.2 mm surface). The specific resistance of the obtained film is 3 × 10 7 Ωcm, 500 nm film thickness, spacer resistance Rs = 6 × 10 10 Ω.
[0154]
Next, an alumina mask 13 having a size of 3.6 mm × 50 mm × 0.2 mm is disposed on both sides of the spacer such that both ends of the spacer are exposed from the mask by 0.2 mm each, and this is put in a vacuum to remove Ar ions. Was irradiated on the front and back of both ends (FIG. 1 (c)). Ar pressure 5 × 10 -4 Irradiation was performed at Pa and acceleration energy of 5 keV for 3 minutes. Non-exposed and exposed parts are made using XPS, Ti2p 3/2 When the chemical state was examined using the spectrum of (analysis area 100 μmφ), the unexposed portion was mainly composed of TiO 2. 2 On the other hand, the exposed portion is made of TiO in addition to metal Ti. 2 A spectrum having a lower binding energy than that of 2 It shows that the degree of oxidation is lower than that. TiO, Ti 2 O 3 , Ti 2 O) and that it was reduced by Ar ion irradiation (FIG. 1 (d)).
[0155]
Although the patterning is performed using a mask here, the mask may be applied only to the uppermost spacer by displacing the spacers and the exposed portion may be irradiated with Ar ions (FIG. 2).
[0156]
(Example 2)
The manufacturing method of the spacer of the present embodiment will be described with reference to FIG.
[0157]
Quartz glass is used as the insulating member 11 (FIG. 1A), and a Cu target is O. 2 Is 1.3 × 10 -1 A Cu oxide film 12 was formed on the surface of the insulating member 11 by sputtering with a high-frequency power source at Pa (FIG. 1B). The quartz glass had a size of 4 mm × 40 mm × 0.2 mm, and a Cu oxide film was formed on both surfaces (4 mm × 40 mm surface) and end surfaces (40 mm × 0.2 mm surface). The specific resistance of the obtained film is up to 1 × 10 3 Ωcm, film thickness 50 nm, Rs = 2 × 10 7 Ω.
[0158]
Next, an alumina mask 13 having a size of 3.6 mm × 50 mm × 0.2 mm is disposed on both sides of the spacer such that both ends of the spacer are exposed from the mask by 0.2 mm each, and this is put in a vacuum to remove Ar ions. Was irradiated on the front and back of both ends (FIG. 1 (c)). Ar pressure 5 × 10 -4 Irradiation was performed at Pa and acceleration energy of 3 keV for 3 minutes. The unexposed part and the exposed part are made of Cu2p using XPS. 3/2 When the chemical state was examined by the spectrum of (Analysis area 100 μmφ), the unexposed portion was mainly CuO, while the exposed portion was Cu in addition to metal Cu. 2 O was observed, confirming that it was reduced by Ar ion irradiation.
[0159]
Although patterning is performed using a mask here, the mask 13 may be applied only to the uppermost spacer by displacing the spacers and the exposed portion may be irradiated with Ar ions as in the first embodiment.
[0160]
(Example 3)
The manufacturing method of the spacer of the present embodiment will be described with reference to FIG.
[0161]
Quartz glass is used as the insulating member 11 (FIG. 1A), and a Ta target is O. 2 Is 1.3 × 10 -1 A Ta oxide film was formed on the surface of the insulating member 11 by sputtering with a high frequency power supply in Pa (FIG. 1B). The quartz glass had a size of 4 mm × 40 mm × 0.2 mm, and a Ta oxide film was formed on both surfaces (4 mm × 40 mm surface) and end surfaces (40 mm × 0.2 mm surface). The specific resistance of the obtained film is up to 1 × 10 5 Ωcm, film thickness 50 nm, Rs = 1 × 10 9 Ω.
[0162]
Next, a mask 13 made of alumina having a size of 3.6 mm × 50 mm × 0.2 mm is arranged on both sides of the spacer so that both ends of the spacer are exposed from the mask by 0.2 mm at a time. Was irradiated on the front and back of both ends (FIG. 1 (c)). Ar pressure 5 × 10 -4 Irradiation was performed at Pa and acceleration energy of 3 keV for 3 minutes. Non-exposed part and exposed part using XPS, Ta4f 7/2 When the chemical state was examined by the spectrum of (Analysis area 100 μmφ), the unexposed part was mainly Ta 2 O 5 In contrast, the exposed portion is made of metal Ta and Ta. 2 O 5 A spectrum with lower binding energy than that observed (Ta 2 O 5 Lower than the degree of oxidation), and it was confirmed that it was reduced by Ar ion irradiation.
[0163]
Although patterning is performed using a mask here, the mask 13 may be applied only to the uppermost spacer by displacing the spacers and the exposed portion may be irradiated with Ar ions in the same manner as in the first embodiment. (Fig. 2).
[0164]
(Example 4)
A Ta oxide film 12 was formed on the surface of the quartz glass 11 in the same manner as in Example 3 (FIG. 1B).
[0165]
Next, an alumina mask 13 having a size of 3.6 mm × 50 mm × 0.2 mm is disposed on both sides of the spacer so that both ends of the spacer are exposed from the mask by 0.2 mm (see FIG. 1C). It was placed in a vacuum, and the electron beam was irradiated on the front and back of both ends. Vacuum 1 × 10 -5 Irradiation was performed for 3 minutes at Pa and acceleration energy of 30 keV. Non-exposed part and exposed part using XPS, Ta4f 7/2 When the chemical state was examined by the spectrum of (Analysis area 100 μmφ), the non-exposed part was mainly Ta 2 O 5 In contrast, the exposed portion is made of metal Ta and Ta. 2 O 5 A spectrum with lower binding energy than that observed (Ta 2 O 5 Lower oxidation degree), and it was confirmed that it was reduced by electron beam irradiation.
[0166]
Although patterning is performed using a mask here, the mask 13 may be applied only to the uppermost spacer by displacing the spacers and the exposed portion may be irradiated with Ar ions in the same manner as in the first embodiment. (Fig. 2). Further, patterning may be performed without a mask by scanning with an electron beam.
[0167]
(Example 5)
A Cu oxide film 12 was formed on the surface of quartz glass 11 in the same manner as in Example 2 (FIG. 1B).
[0168]
Next, an alumina mask 13 having a size of 3.6 mm × 50 mm × 0.2 mm is arranged on both sides of the spacer so that both ends of the spacer are exposed from the mask by 0.2 mm (see FIG. 1C). A mask having a thickness of 0.2 mm is brought into contact with (a surface of 4 mm × 0.2 mm, a surface of 3.6 mm × 0.2 excluding both ends 0.2 mm), and a portion other than a portion where the low resistance film 15 is to be formed is not exposed. (Not shown). This was placed in an airtight container provided with a sample stage having a heating mechanism. After the container was evacuated with a rotary pump, carbon monoxide gas was introduced to atmospheric pressure, and the sample stage was heated to 250 ° C. After about 3 minutes, the spacer was taken out into the atmosphere, and the unexposed portion and the exposed portion were examined by XPS (analysis area 100 μmφ). As a result, the unexposed portion was mainly made of CuO, whereas the exposed portion was mainly made of metallic Cu. It was confirmed that the CuO film was almost completely reduced to metallic Cu by the treatment.
[0169]
(Example 6)
The manufacturing method of the spacer of the present embodiment will be described with reference to FIG.
[0170]
Quartz glass is used as the insulating member 11 (FIG. 1A), and the Ni target is O. 2 Is 1.3 × 10 -1 A Ni oxide film 12 was formed on the surface of the insulating member 11 by sputtering with a high-frequency power source in Pa (FIG. 1B). The quartz glass had a size of 4 mm × 40 mm × 0.2 mm, and a Ni oxide film was formed on both surfaces (4 mm × 40 mm surface) and end surfaces (40 mm × 0.2 mm surface). This is heat-treated in an oxygen atmosphere, and Rs = 〜1 × 10 9 Adjusted to be Ω. The thickness of the Ni oxide film 12 is 50 nm.
[0171]
Next, an alumina mask 13 having a size of 3.6 mm × 50 mm × 0.2 mm is arranged on both sides of the spacer so that both ends of the spacer are exposed from the mask by 0.2 mm (see FIG. 1C). A mask having a thickness of 0.2 mm is brought into contact with (a surface of 4 mm × 0.2 mm, a surface of 3.6 mm × 0.2 excluding both ends 0.2 mm), and a portion other than a portion where the low resistance film 15 is to be formed is not exposed. (Not shown). This was placed in an airtight container provided with a sample stage having a heating mechanism. After evacuating this container with a rotary pump, 2 / H 2 = 98: 2 mixed gas was introduced to atmospheric pressure, and the sample stage was heated to 80 ° C. About 10 minutes later, the spacer was taken out into the atmosphere, and the unexposed portion and the exposed portion were examined by XPS (analysis area 100 μmφ). The exposed portion was mainly NiO, whereas the exposed portion was mainly metallic Ni. It was confirmed that the treatment reduced the NiO film.
[0172]
(Example 7)
A Ni oxide film 12 was formed on the surface of the quartz glass 11 in the same manner as in Example 6 (FIG. 1B).
[0173]
Next, a mask 13 made of alumina having a size of 3.6 mm × 50 mm × 0.2 mm is disposed on both sides of the spacer such that both ends of the spacer are exposed from the mask by 0.2 mm (FIG. 1C). Of the 4 mm × 0.2 mm surface, a 3.6 mm × 0.2 surface excluding both ends 0.2 mm) is brought into contact with a 0.2 mm thick mask so that portions other than the portion where the low resistance film 15 is to be formed are not exposed. (Not shown). This was placed in an airtight container provided with a sample stage having a heating mechanism. After the container was evacuated with a rotary pump, ammonia gas was introduced to atmospheric pressure, and the sample stage was heated to 250 ° C. After about 5 minutes, the spacer was taken out into the atmosphere, and the unexposed portion and the exposed portion were examined by XPS (analysis area 100 μmφ). The unexposed portion was mainly NiO, while the exposed portion was mainly metallic Ni. It was confirmed that the treatment reduced the NiO film.
[0174]
(Example 8)
This embodiment is an example in which the image forming apparatus as shown in FIGS. 3 and 4 is manufactured. As the multi-electron beam source, an N × M type having the above-described electron emitting portion in the conductive fine particle film between the electrodes is used. A multi-electron beam source in which a number (N = 3072, M = 1024) of surface-conduction emission devices are matrix-wired (see FIGS. 5 and 6) by M row-directional wirings and N column-directional wirings. Was.
[0175]
First, a method for manufacturing a spacer will be described. A silicon nitride film was formed on the surface of soda lime glass of the same quality as the rear plate having a length of 20 mm, a width of 5 mm, and a thickness of 0.2 mm by a 0.5 μm sputtering method, and this was used as an insulating member 11.
[0176]
On the surface of the insulating member 11, a Ta oxide film was formed as an antistatic film (high resistance film 12) in the same manner as in Example 3. The thickness of this Ta oxide film is 50 nm.
[0177]
The spacer member is irradiated with Ar ions in a 200 μm band parallel to the connection portion between the face plate and the rear plate in parallel with the connection portion, thereby reducing the Ta oxide film and reducing the oxidation degree of the metal Ta and that of Ta2O5. A low-resistance film 15 made of a mixture of materials was formed.
[0178]
Next, a method for manufacturing the image forming apparatus will be described.
[0179]
First, the electron source substrate 1 on which the row direction wiring electrodes 9, the column direction wiring electrodes 17, the insulating layers between the wiring electrodes (not shown), the device electrodes of the surface conduction electron-emitting device and the conductive film are formed in advance, is placed on the rear plate 2 Fixed to. Next, the spacers 10 manufactured as described above were fixed on the row-direction wiring electrodes 9 of the substrate 1 at equal intervals in parallel with the row-direction wiring electrodes 9. Thereafter, a face plate 7 having a fluorescent film 5 and a metal back 6 attached to the inner surface thereof is disposed 5 mm above the substrate 1 via the side wall 3, and each joint of the rear plate 2, the face plate 7, the side wall 3 and the spacer 10 is provided. Was fixed. The joint between the substrate 1 and the rear plate 2, the joint between the rear plate 2 and the side wall 3, and the joint between the face plate 7 and the side wall 3 are coated with frit glass (not shown) at 400 ° C. in a nitrogen atmosphere. Sealing was performed by firing at 〜500 ° C. for 10 minutes or more.
[0180]
The spacer 10 is formed by mixing a conductive filler or a conductive material such as metal on the row direction wiring electrodes 9 (line width 0.3 mm) on the substrate 1 side and on the metal back 6 surface on the face plate 7 side. By arranging through a conductive frit glass (not shown) and baking at 400 ° C. to 500 ° C. for 10 minutes or more in air at the same time as sealing the airtight container, adhesion and electrical connection were also performed. . Thus, the antistatic film (high resistance film 12) on the spacer surface is electrically connected to the X-direction wiring electrode 9 or the metal back 6 of the face plate 7 via the low resistance film 15.
[0181]
In the present embodiment, as shown in FIG. 7, the fluorescent film 5 adopts a stripe shape in which each color phosphor 5a extends in the column direction (Y direction), and the black conductor 5b is formed of each color phosphor (R , G, B) A fluorescent film arranged in parallel to the X direction is used to separate not only between the pixels 5a but also between the pixels in the Y direction, and the spacers 10 are parallel to the row direction (X direction). It was arranged via a metal back 6 in the black conductor 5b region (line width 0.3 mm). When the above-described sealing is performed, each color phosphor 5a must correspond to each element 18 disposed on the substrate 1, so that the rear plate 2, the face plate 7, and the spacer 10 are sufficiently provided. Positioning was performed.
[0182]
The inside of the hermetically sealed container completed as described above is evacuated by a vacuum pump through an exhaust pipe (not shown). ox1 ~ D oxm , D oy1 ~ D oyn To supply power to each element 18 through the row-direction wiring electrodes 9 and the column-direction wiring electrodes 17 to perform the above-described energization forming process and energization activation process, thereby manufacturing a multi-electron beam source.
[0183]
Next, 1.3 × 10 -4 At a degree of vacuum of about Pa, the exhaust pipe (not shown) was welded by heating with a gas burner, and the envelope (airtight container) was sealed. Finally, a getter process was performed to maintain the degree of vacuum after sealing.
[0184]
In the image display device using the display panel as shown in FIGS. 3 and 4 completed as described above, each cold cathode element (surface conduction type emission element) 18 has an external terminal D ox1 ~ D oxm , D oy1 ~ D oyn , A scanning signal and a modulation signal are applied from signal generation means (not shown) to emit electrons, and a high voltage is applied to the metal back 6 by applying a high voltage through a high voltage terminal Hv to accelerate the emitted electron beam. 5 was irradiated with electrons to excite and emit phosphors 5a (R, G, B in FIG. 24) of each color, thereby displaying an image. The applied voltage Va to the high voltage terminal Hv was 3 to 10 kV, and the applied voltage Vf between the wirings 9 and 17 was 14 V.
[0185]
At this time, a row of two-dimensionally spaced light-emitting spots including light-emitting spots generated by electrons emitted from the cold cathode elements 18 located at a position close to the spacer 10 can be formed, and a clear color image can be displayed with good color reproducibility. Was. This indicates that even when the spacer 10 was provided, no disturbance of the electric field that would affect the electron trajectory occurred.
[0186]
【The invention's effect】
Since a low-resistance film is formed by reducing a part of the high-resistance film of the conductive spacer, the manufacturing process can be simplified and the manufacturing cost can be reduced, for example, only one film forming step is required. Further, since the high-resistance film and the low-resistance film are continuous films, the conventional low-resistance film is not peeled off, so that good electrical connection can be maintained for a long time.
[Brief description of the drawings]
FIG. 1 is a view for explaining an example of a method for manufacturing a spacer according to the present invention.
FIG. 2 is a view for explaining another example of the method of manufacturing a spacer according to the present invention.
FIG. 3 is a partial sectional view of a display panel which is an example of the electron beam apparatus according to the present invention.
FIG. 4 is a partially cutaway perspective view showing a display panel as an example of the electron beam apparatus of the present invention.
FIG. 5 is a plan view of a substrate of the multi-electron beam source used in the embodiment.
FIG. 6 is a partial cross-sectional view of a substrate of the multi-electron beam source used in the example.
FIG. 7 is a plan view illustrating a phosphor array of a face plate of the display panel.
FIGS. 8A and 8B are a plan view and a cross-sectional view, respectively, of a planar surface conduction electron-emitting device used in an example.
FIG. 9 is a cross-sectional view showing a manufacturing process of the planar type surface conduction electron-emitting device.
FIG. 10 is a diagram showing an applied voltage waveform at the time of energization forming processing.
FIG. 11 is a diagram showing an applied voltage waveform (a) and a change (b) of an emission current Ie during the energization activation process.
FIG. 12 is a sectional view of a vertical surface conduction electron-emitting device.
FIG. 13 is a cross-sectional view showing a step of manufacturing a vertical surface conduction electron-emitting device.
FIG. 14 is a view showing typical characteristics of a surface conduction electron-emitting device used in an example.
FIG. 15 is a block diagram illustrating a schematic configuration of a driving circuit of the image display device according to the embodiment of the present invention.
FIG. 16 is a diagram showing an example of a conventionally known surface conduction electron-emitting device.
FIG. 17 is a diagram illustrating an example of a conventionally known FE-type element.
FIG. 18 is a diagram showing an example of a conventionally known MIM type device.
FIG. 19 is a partially cutaway perspective view of a display panel of an image display device using a cold cathode element.
[Explanation of symbols]
1 electron source substrate
2 Rear plate
3 Side wall
4 Glass substrate
5 Fluorescent film
5a phosphor
5b Black conductive material
6 Metal back
7 Face plate
9 Row direction wiring electrode
10 Spacer
11 Insulating member
12 High resistance film (antistatic film)
13 Mask
14 Ion irradiation
15 Low resistance film
16 Joining members
17 Column direction wiring electrode
18 cold cathode device (surface conduction type emission device)
21 Substrate
22, 23 element electrodes
24 conductive film
25 Electron emission unit
26 Thin film deposited by activation process
27 Power supply for forming
28 ammeter
29 Power supply for activation
30 Anode electrode for capturing emission current Ie emitted from electron-emitting device
31 DC high voltage power supply
32 ammeter
33 substrate
34,35 device electrode
36 conductive film
37 Electron emission unit
38 Thin films deposited by activation process
39 Step forming member
101 Display panel
102 scanning circuit
103 control circuit
104 shift register
105 line memory
106 Synchronous signal separation circuit
107 Modulation signal generator
1001 substrate
1002 conductive film
1003 electron emission unit
1004 substrate
1005 Emitter wiring
1006 Emitter cone
1007 insulation layer
1008 Gate electrode
1009 substrate
1010 Lower electrode
1011 Insulation layer
1012 Upper electrode

Claims (4)

複数の冷陰極素子を有する電子源基板と前記冷陰極素子より放出される電子を照射するターゲットとの間に配置されるスペーサの製造方法であって、絶縁性部材の表面に金属酸化膜を主成分とする高抵抗膜を形成した後、該高抵抗膜のうち前記電子源基板及び前記ターゲットとの当接面を還元することで低抵抗化させることを特徴とするスペーサの製造方法。A method for manufacturing a spacer arranged between an electron source substrate having a plurality of cold cathode devices and a target for irradiating electrons emitted from the cold cathode devices, wherein a metal oxide film is mainly formed on a surface of an insulating member. A method of manufacturing a spacer, comprising: forming a high-resistance film as a component; and reducing a resistance of the high-resistance film by reducing a contact surface of the high-resistance film with the electron source substrate and the target. 前記高抵抗膜の還元方法が、イオン照射による方法、電子線照射による方法、還元性ガスによる方法、または還元性ガスと加熱とによる方法であることを特徴とする請求項１に記載のスペーサの製造方法。2. The spacer according to claim 1 , wherein the method of reducing the high-resistance film is a method using ion irradiation, a method using electron beam irradiation, a method using a reducing gas, or a method using a reducing gas and heating . Production method. 複数の冷陰極素子を有する電子源基板と前記冷陰極素子より放出される電子を照射するターゲットとをスペーサを介して対向させた構造を有する電子線装置の製造方法であって、該スペーサを、絶縁性部材の表面に金属酸化膜を主成分とする高抵抗膜を形成した後、該高抵抗膜のうち前記電子源基板及び前記ターゲットとの当接面を還元することで低抵抗化させることにより製造する工程を有することを特徴とする電子線装置の製造方法。A method for manufacturing an electron beam device having a structure in which an electron source substrate having a plurality of cold cathode devices and a target for irradiating electrons emitted from the cold cathode devices are opposed to each other via a spacer, wherein the spacer is After forming a high-resistance film mainly composed of a metal oxide film on the surface of the insulating member, the resistance of the high-resistance film in contact with the electron source substrate and the target is reduced to reduce the resistance. A method for manufacturing an electron beam device, comprising: 前記高抵抗膜の還元方法が、イオン照射による方法、電子線照射による方法、還元性ガスによる方法、または還元性ガスと加熱とによる方法であることを特徴とする請求項３に記載の電子線装置の製造方法。4. The electron beam according to claim 3, wherein the method of reducing the high-resistance film is a method using ion irradiation, a method using electron beam irradiation, a method using a reducing gas, or a method using a reducing gas and heating. Device manufacturing method.
JP36841398A 1998-12-25 1998-12-25 Method of manufacturing spacer and method of manufacturing electron beam device Expired - Fee Related JP3581586B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36841398A JP3581586B2 (en) 1998-12-25 1998-12-25 Method of manufacturing spacer and method of manufacturing electron beam device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36841398A JP3581586B2 (en) 1998-12-25 1998-12-25 Method of manufacturing spacer and method of manufacturing electron beam device

Publications (2)

Publication Number Publication Date
JP2000195413A JP2000195413A (en) 2000-07-14
JP3581586B2 true JP3581586B2 (en) 2004-10-27

Family

ID=18491758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36841398A Expired - Fee Related JP3581586B2 (en) 1998-12-25 1998-12-25 Method of manufacturing spacer and method of manufacturing electron beam device

Country Status (1)

Country Link
JP (1) JP3581586B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566794B1 (en) * 1998-07-22 2003-05-20 Canon Kabushiki Kaisha Image forming apparatus having a spacer covered by heat resistant organic polymer film
EP1484782A3 (en) * 2003-06-06 2009-04-22 Canon Kabushiki Kaisha Electron beam apparatus, and method for manufacturing a spacer used for the same

Also Published As

Publication number Publication date
JP2000195413A (en) 2000-07-14

Similar Documents

Publication Publication Date Title
JP3234188B2 (en) Image forming apparatus and manufacturing method thereof
JP3305252B2 (en) Image forming device
JPH10334834A (en) Electron device and image-forming device using the same
JPH10334837A (en) Image-forming device
JP3703287B2 (en) Image forming apparatus
US6522064B2 (en) Image forming apparatus and method of manufacture the same
JP3466870B2 (en) Method of manufacturing image forming apparatus
JP3302293B2 (en) Image forming device
JP4095195B2 (en) Electron beam generator and image forming apparatus
JP3581586B2 (en) Method of manufacturing spacer and method of manufacturing electron beam device
JP3639732B2 (en) Spacer manufacturing method and image display device manufacturing method
JP3624111B2 (en) Image forming apparatus
JP3768697B2 (en) Image forming apparatus
JP3619043B2 (en) Image forming apparatus
JP3478706B2 (en) Electron beam apparatus and image forming apparatus
JP3230729B2 (en) Electron beam apparatus, electron source and image forming apparatus using the same
JP3728099B2 (en) Antistatic film and display device
JP2000251785A (en) Electron beam device, and image display device
JP2000113997A (en) Antistatic film, member, electron beam device using this member, and image forming device
JP2000243319A (en) Image forming device
JP3466868B2 (en) Electron beam generator and image forming apparatus
JPH10284284A (en) Antistatic film and display device
JPH10302633A (en) Spacer and manufacture of image forming device
JPH11339696A (en) Image forming device
JP2000208072A (en) Image forming device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040506

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040713

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040723

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100730

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100730

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110730

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees