JPH10284284A - Antistatic film and display device - Google Patents

Antistatic film and display device

Info

Publication number
JPH10284284A
JPH10284284A JP8851397A JP8851397A JPH10284284A JP H10284284 A JPH10284284 A JP H10284284A JP 8851397 A JP8851397 A JP 8851397A JP 8851397 A JP8851397 A JP 8851397A JP H10284284 A JPH10284284 A JP H10284284A
Authority
JP
Japan
Prior art keywords
film
electron
layer
spacer
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8851397A
Other languages
Japanese (ja)
Inventor
Kazuo Kuroda
和生 黒田
Hirotsugu Takagi
博嗣 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP8851397A priority Critical patent/JPH10284284A/en
Publication of JPH10284284A publication Critical patent/JPH10284284A/en
Pending legal-status Critical Current

Links

Landscapes

  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Elimination Of Static Electricity (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a spacer antistatic film, which does not need to be made extremely thin, is easy to control in thickness and has high stability, and a display device using the same. SOLUTION: This antistatic film 24 has a semiconducting film 25 as a first layer, having a film thickness of 10 nm to 1 μm, and a layer 26 as a second layer with a film thickness of 1 nm to 20 nm, made from a material different from the first layer, on the surface of the first layer. Also, the first layer 25 is an alloy nitride film formed by combining at least one kind selected from among Al, B, and Si with at least one kind selected from among Cr, Ti, and Ta. The second layer 26 is preferably either Hf-N, Hf-O, Pt, or Au.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、帯電防止膜及び、
帯電防止膜を応用した画像表示装置に関するものであ
る。
[0001] The present invention relates to an antistatic film, and
The present invention relates to an image display device to which an antistatic film is applied.

【0002】[0002]

【従来の技術】従来から、電子放出素子として熱陰極素
子と冷陰極素子の2種類が知られている。このうち冷陰
極素子では、たとえば表面伝導型放出素子や、電界放出
型素子(以下FE型と記す)や、金属/絶縁層/金属型
放出素子(以下MIM型と記す)、などが知られてい
る。
2. Description of the Related Art Conventionally, two types of electron emitting devices, a hot cathode device and a cold cathode device, are known. Among these, among the cold cathode devices, for example, a surface conduction type emission device, a field emission type device (hereinafter referred to as FE type), a metal / insulating layer / metal type emission device (hereinafter referred to as MIM type), and the like are known. I have.

【0003】表面伝導型放出素子としては、たとえば、
M.I.Elinson,Radio Eng.Ele
ctron Phys.,10,1290,(196
5)や、後述する他の例が知られている。
[0003] As a surface conduction type emission element, for example,
M. I. Elinson, Radio Eng. Ele
ctron Phys. , 10, 1290, (196
5) and other examples described later are known.

【0004】表面伝導型放出素子は、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生ずる現象を利用するものである。この表面
伝導型放出素子としては、前記エリンソン等によるSn
2 薄膜を用いたものの他に、Au薄膜によるもの
[G.Dittmer:“Thin Solid Fi
lms”,9,317(1972)]や、In2 3
SnO2 薄膜によるもの[M.Hartwell an
d C.G.Fonstad:”IEEE Tran
s.ED Conf.“,519(1975)]や、カ
ーボン薄膜によるもの[荒木久 他:真空、第26巻、
第1号、22(1983)]等が報告されている。
The surface conduction electron-emitting device utilizes a phenomenon in which an electron is emitted when a current flows in a small-area thin film formed on a substrate in parallel with the film surface. As this surface conduction type emission element, Sn described by Elinson et al.
In addition to those using the O 2 thin film, those using the Au thin film [G. Dittmer: “Thin Solid Fi
lms ", 9,317 (1972)] and In 2 O 3 /
According to SnO 2 thin film [M. Hartwell an
d C.I. G. FIG. Fonstad: "IEEE Tran
s. ED Conf. “, 519 (1975)] and those using carbon thin films [Hisashi Araki et al .: Vacuum, Vol. 26,
No. 1, 22 (1983)].

【0005】これらの表面伝導型放出素子の素子構成の
典型的な例として、図17に前述のM.Hartwel
lらによる素子の平面図を示す。同図において、1は基
板で、2はスパッタで形成された金属酸化物よりなる導
電性薄膜である。導電性薄膜2は図示のようにH字形の
平面形状に形成されている。該導電性薄膜2に後述の通
電フォーミングと呼ばれる通電処理を施すことにより、
電子放出部3が形成される。図中の間隔Lは、0.5〜
1[mm],Wは、0.1[mm]で設定されている。
尚、図示の便宜から、電子放出部3は導電性薄膜2の中
央に矩形の形状で示したが、これは模式的なものであ
り、実際の電子放出部の位置や形状を忠実に表現してい
るわけではない。
[0005] As a typical example of the element structure of these surface conduction electron-emitting devices, FIG. Hartwel
1 shows a plan view of an element according to the present invention. In FIG. 1, reference numeral 1 denotes a substrate, and 2 denotes a conductive thin film made of a metal oxide formed by sputtering. The conductive thin film 2 is formed in an H-shaped planar shape as shown. By subjecting the conductive thin film 2 to an energization process called energization forming described below,
The electron emission part 3 is formed. The interval L in the figure is 0.5 to
1 [mm] and W are set at 0.1 [mm].
For convenience of illustration, the electron emitting portion 3 is shown in a rectangular shape at the center of the conductive thin film 2, but this is a schematic one, and the position and shape of the actual electron emitting portion are faithfully represented. Not necessarily.

【0006】M.Hartwellらによる素子をはじ
めとして上述の表面伝導型放出素子においては、電子放
出を行う前に導電性薄膜2に通電フォーミングと呼ばれ
る通電処理を施すことにより電子放出部3を形成するの
が一般的であった。すなわち、通電フォーミングとは、
前記導電性薄膜2の両端に一定の直流電圧、もしくは、
例えば1V/分程度の非常にゆっくりとしたレートで昇
圧する直流電圧を印加して通電し、導電性薄膜2を局所
的に破壊もしくは変形もしくは変質せしめ、電気的に高
抵抗な状態の電子放出部3を形成することである。尚、
局所的に破壊もしくは変形もしくは変質した導電性薄膜
2の一部には、亀裂が発生する。前記通電フォーミング
後に導電性薄膜2に適宜の電圧を印加した場合には、前
記亀裂付近において電子放出が行われる。
[0006] M. In the above-described surface conduction electron-emitting device, including the device by Hartwell et al., It is general to form the electron-emitting portion 3 by subjecting the conductive thin film 2 to an energization process called energization forming before electron emission. there were. That is, energization forming is
A constant DC voltage across the conductive thin film 2, or
For example, a DC voltage which is boosted at a very slow rate of about 1 V / minute is applied and energized to locally break, deform or alter the conductive thin film 2, and the electron emitting portion in a state of being electrically high in resistance 3 is formed. still,
A crack is generated in a part of the conductive thin film 2 that has been locally broken, deformed, or altered. When an appropriate voltage is applied to the conductive thin film 2 after the energization forming, electrons are emitted in the vicinity of the crack.

【0007】また、FE型の例は、たとえば、W.P.
Dyke&W.W.Dolan,“Fie−ld em
ission”,Advance in Electr
onPhysics,8,89(1956)や、あるい
は、C.A.Spindt,“Physical pr
operties of thin−filmfiel
d emission cathodes with
molybdenium cones”,J.App
l.Phys.,47,5248(1976)などが知
られている。
[0007] Examples of the FE type are described in, for example, W.S. P.
Dyke & W. W. Dolan, "Fie-ld em
issue ", Advance in Electr
on Physics, 8, 89 (1956) or C.I. A. Spindt, "Physical pr
operations of thin-filmfield
de emission cathodes with
molybdenium cones ", J. App.
l. Phys. , 47, 5248 (1976).

【0008】FE型の素子構成の典型的な例として、図
18に前述のC.A.Spindtらによる素子の断面
図を示す。同図において、4は基板で、5は導電材料よ
りなるエミッタ配線、6はエミッタコーン、7は絶縁
層、8はゲート電極である。本素子は、エミッタコーン
6とゲート電極8の間に適宜の電圧を印加することによ
り、エミッタコーン6の先端部より電界放出を起こさせ
るものである。
As a typical example of the FE type device configuration, FIG. A. 1 shows a cross-sectional view of a device by Spindt et al. In the figure, 4 is a substrate, 5 is an emitter wiring made of a conductive material, 6 is an emitter cone, 7 is an insulating layer, and 8 is a gate electrode. In the present device, by applying an appropriate voltage between the emitter cone 6 and the gate electrode 8, field emission is caused from the tip of the emitter cone 6.

【0009】また、FE型の他の素子構成として、図1
8のような積層構造ではなく、基板上に基板平面とほぼ
平行にエミッタとゲート電極を配置した例もある。
As another element configuration of the FE type, FIG.
There is also an example in which an emitter and a gate electrode are arranged on a substrate almost in parallel with the plane of the substrate, instead of the laminated structure shown in FIG.

【0010】また、MIM型の例としては、たとえば、
C.A.Mead,“Operation of tu
nnel−emission Devices,J.A
ppl.Phys.,32,646(1961)などが
知られている。
As an example of the MIM type, for example,
C. A. Mead, “Operation of tu
nnel-emission Devices, J. et al. A
ppl. Phys. , 32, 646 (1961).

【0011】MIM型の素子構成の典型的な例を図19
に示す。同図は断面図であり、図において、9は基板
で、10は金属よりなる下電極、11は厚さ100オン
グストローム程度の薄い絶縁層、12は厚さ80〜30
0オングストローム程度の金属よりなる上電極である。
MIM型においては、上電極12と下電極10の間に適
宜の電圧を印加することにより、上電極12の表面より
電子放出を起こさせるものである。
FIG. 19 shows a typical example of an MIM type device configuration.
Shown in The figure is a sectional view, in which 9 is a substrate, 10 is a lower electrode made of metal, 11 is a thin insulating layer having a thickness of about 100 Å, and 12 is a thickness of 80 to 30.
The upper electrode is made of a metal of about 0 Å.
In the MIM type, electrons are emitted from the surface of the upper electrode 12 by applying an appropriate voltage between the upper electrode 12 and the lower electrode 10.

【0012】上述の冷陰極素子は、熱陰極素子と比較し
て低温で電子放出を得ることができるため、加熱用ヒー
ターを必要としない。したがって、熱陰極素子よりも構
造が単純であり、微細な素子を作成可能である。また、
基板上に多数の素子を高い密度で配置しても、基板の熱
溶融などの問題が発生しにくい。また、熱陰極素子がヒ
ーターの加熱により動作するため応答速度が遅いのとは
異なり、冷陰極素子の場合には応答速度が速いという利
点もある。
The above-mentioned cold cathode device can obtain electrons at a lower temperature than the hot cathode device, and therefore does not require a heater for heating. Therefore, the structure is simpler than that of the hot cathode element, and a fine element can be produced. Also,
Even if a large number of elements are arranged on a substrate at a high density, problems such as thermal melting of the substrate hardly occur. In addition, unlike the hot cathode device, which operates by heating the heater, the response speed is slow, and the cold cathode device also has the advantage that the response speed is fast.

【0013】このため、冷陰極素子を応用するための研
究が盛んに行われてきている。
For this reason, research for applying the cold cathode device has been actively conducted.

【0014】たとえば、表面伝導型放出素子は、冷陰極
素子のなかでも特に構造が単純で製造も容易であること
から、大面積にわたり多数の素子を形成できる利点があ
る。そこで、たとえば本出願人による特開昭64−31
332号公報において開示されるように、多数の素子を
配列して駆動するための方法が研究されている。また、
表面伝導型放出素子の応用については、たとえば、画像
表示装置、画像記録装置などの画像形成装置や、荷電ビ
ーム源等が研究されている。
For example, a surface conduction electron-emitting device has the advantage that a large number of devices can be formed over a large area because it has a particularly simple structure and is easy to manufacture among cold cathode devices. Therefore, for example, Japanese Patent Application Laid-Open No.
As disclosed in JP-A-332-332, a method for arranging and driving a large number of elements has been studied. Also,
As for the application of the surface conduction electron-emitting device, for example, an image forming apparatus such as an image display device and an image recording device, and a charged beam source have been studied.

【0015】特に、画像表示装置への応用としては、た
とえば本出願人によるUSP 5,066,883や特
開平2−257551号公報や特開平4−28137号
公報において開示されているように、表面伝導型放出素
子と電子ビームの照射により発光する蛍光体とを組み合
わせて用いた画像表示装置が研究されている。表面伝導
型放出素子と蛍光体とを組み合わせて用いた画像表示装
置は、従来の他の方式の画像表示装置よりも優れた特性
が期待されている。たとえば、近来普及してきた液晶表
示装置と比較しても、自発光型であるためバックライト
を必要としない点や、視野角が広い点が優れていると言
える。
Particularly, as an application to an image display device, for example, as disclosed in US Pat. No. 5,066,883, JP-A-2-257551 and JP-A-4-28137 by the present applicant, An image display device using a combination of a conduction emission device and a phosphor that emits light when irradiated with an electron beam has been studied. An image display device using a combination of a surface conduction electron-emitting device and a phosphor is expected to have better characteristics than other conventional image display devices. For example, it can be said that it is superior in that it does not require a backlight because it is a self-luminous type and that it has a wide viewing angle, as compared with a liquid crystal display device that has become popular recently.

【0016】また、FE型を多数個並べて駆動する方法
は、たとえば本出願によるUSP4,904,895に
開示されている。また、FE型を画像表示装置に応用し
た例として、たとえば、R.Meyerらにより報告さ
れた平板型表示装置が知られている。[R.Meye
r:“Recent Development onM
icro−tips Display at LET
I”,Tech.Digest of 4th In
t.Vacuum Microelectronics
Conf.,Nagahama,pp.6〜9(19
91)]また、MIM型を多数個並べて画像表示装置に
応用した例は、たとえば本出願人による特開平3−55
738に開示されている。
A method of arranging and driving a large number of FE types is disclosed, for example, in US Pat. No. 4,904,895 of the present application. Further, as an example in which the FE type is applied to an image display device, for example, R.F. The flat panel display reported by Meyer et al. Is known. [R. Meye
r: “Recent Development onM
micro-tips Display at LET
I ", Tech. Digest of 4th In
t. Vacuum Microelectronics
Conf. , Nagahama, pp .; 6-9 (19
91)] Further, an example in which a number of MIM types are arranged and applied to an image display device is disclosed in, for example, Japanese Patent Application Laid-Open No. 3-55-1990 by the present applicant.
738.

【0017】上記のような電子放出素子を用いた画像形
成装置のうちで、奥行きの薄い平面型表示装置は省スペ
ースかつ軽量であることから、ブラウン管型の表示装置
に置き換わるものとして注目されている。
Among the image forming apparatuses using the above-described electron-emitting devices, a flat display device having a small depth has been attracting attention as a replacement for a cathode-ray tube display device because of its space saving and light weight. .

【0018】図1は平面型の画像表示装置をなす表示パ
ネル部の一例を示す斜視図であり、内部構造を示すため
にパネルの一部を切り欠いて示している。
FIG. 1 is a perspective view showing an example of a display panel section constituting a flat-panel type image display device, in which a part of the panel is cut away to show the internal structure.

【0019】図中、13はリアプレート、14は側壁、
15はフェースプレートであり、リアプレート13、側
壁14およびフェースプレート15により、表示パネル
の内部を真空に維持するための外囲器(気密容器)を形
成している。
In the figure, 13 is a rear plate, 14 is a side wall,
Reference numeral 15 denotes a face plate, and the rear plate 13, the side wall 14, and the face plate 15 form an envelope (airtight container) for maintaining the inside of the display panel at a vacuum.

【0020】リアプレート13には基板16が固定され
ているが、この基板16上には冷陰極素子17が、N×
M個形成されている。(N、Mは2以上の正の整数であ
り、目的とする表示画素数に応じて適宜設定される。)
また、前記N×M個の冷陰極素子17は、図1に示すと
おり、M本の行方向配線18とN本の列方向配線19に
より配線されている。これら基板16、冷陰極素子1
7、行方向配線18および列方向配線19によって構成
される部分をマルチ電子ビーム源と呼ぶ。また、行方向
配線18と列方向配線19の少なくとも交差する部分に
は、両配線間に絶縁層(不図示)が形成されており、電
気的な絶縁が保たれている。
A substrate 16 is fixed to the rear plate 13. On the substrate 16, a cold cathode element 17 is provided with N ×
M pieces are formed. (N and M are positive integers of 2 or more and are appropriately set according to the target number of display pixels.)
The N × M cold cathode elements 17 are wired by M row wirings 18 and N column wirings 19 as shown in FIG. The substrate 16 and the cold cathode device 1
7. The part constituted by the row direction wiring 18 and the column direction wiring 19 is called a multi-electron beam source. In addition, an insulating layer (not shown) is formed between at least the portions where the row wirings 18 and the column wirings 19 intersect, so that electrical insulation is maintained.

【0021】フェースプレート15の下面には、蛍光体
からなる蛍光膜20が形成されており、赤(R)、緑
(G)、青(B)の3原色の蛍光体(不図示)が塗り分
けられている。また、蛍光膜20をなす上記各色蛍光体
の間には黒色体(不図示)が設けてあり、さらに蛍光膜
20のリアプレート13側の面には、Al等からなるメ
タルバック21が形成されている。
On the lower surface of the face plate 15, a phosphor film 20 made of a phosphor is formed, and phosphors (not shown) of three primary colors of red (R), green (G), and blue (B) are applied. Divided. A black body (not shown) is provided between the respective color phosphors forming the fluorescent film 20, and a metal back 21 made of Al or the like is formed on the surface of the fluorescent film 20 on the rear plate 13 side. ing.

【0022】Dx1〜DxmおよびDy1〜Dynおよ
びHvは、当該表示パネルと不図示の電気回路とを電気
的に接続するために設けた気密構造の電気接続用端子で
ある。Dx1〜Dxmはマルチ電子ビーム源の行方向配
線18と、Dy1〜Dynはマルチ電子ビーム源の列方
向配線3114と、Hvはメタルバック21と各々電気
的に接続している。
Dx1 to Dxm, Dy1 to Dyn and Hv are electric connection terminals having an airtight structure provided for electrically connecting the display panel to an electric circuit (not shown). Dx1 to Dxm are electrically connected to the row wiring 18 of the multi-electron beam source, Dy1 to Dyn are electrically connected to the column wiring 3114 of the multi-electron beam source, and Hv is electrically connected to the metal back 21.

【0023】また、上記気密容器の内部は10のマイナ
ス6乗Torr程度の真空に保持されており、画像表示
装置の表示面積が大きくなるにしたがい、気密容器内部
と外部の気圧差によるリアプレート13およびフェース
プレート15の変形あるいは破壊を防止する手段が必要
となる。リアプレート13およびフェースプレート14
を厚くすることによる方法は、画像表示装置の重量を増
加させるのみならず、斜め方向から見たときに画像のゆ
がみや視差を生ずる。これに対し、図1においては、比
較的薄いガラス板からなり大気圧を支えるための構造支
持体(スペーサあるいはリブと呼ばれる)22が設けら
れている。このようにして、マルチビーム電子源が形成
された基板16と蛍光膜20が形成されたフェースプレ
ート15間は、通常サブミリないし数ミリに保たれ、前
述したように気密容器内部は高真空に保持されている。
The inside of the hermetic container is maintained at a vacuum of about 10 −6 Torr, and as the display area of the image display device increases, the rear plate 13 due to a pressure difference between the inside of the hermetic container and the outside. In addition, means for preventing deformation or destruction of the face plate 15 is required. Rear plate 13 and face plate 14
In addition to increasing the weight of the image display device, the method of increasing the thickness of the image display causes image distortion and parallax when viewed from an oblique direction. On the other hand, in FIG. 1, a structural support (called a spacer or a rib) 22 made of a relatively thin glass plate and supporting the atmospheric pressure is provided. In this manner, the distance between the substrate 16 on which the multi-beam electron source is formed and the face plate 15 on which the fluorescent film 20 is formed is usually kept at a sub-millimeter to several millimeters, and the inside of the hermetic container is kept at a high vacuum as described above. Have been.

【0024】以上説明した表示パネルを用いた画像表示
装置は、容器外端子Dx1ないしDxm、Dy1ないし
Dynを通じて各冷陰極素子17に電圧を印加すると、
各冷陰極素子17から電子が放出される。それと同時に
メタルバック21に容器外端子Hvを通じて数百[V]
ないし数〔kV]の高圧を印加して、上記放出された電
子を加速し、フェースプレート15の内面に衝突させ
る。これにより、蛍光膜20をなす各色の蛍光体が励起
されて発光し、画像が表示される。
In the image display apparatus using the display panel described above, when a voltage is applied to each cold cathode element 17 through the external terminals Dx1 to Dxm and Dy1 to Dyn,
Electrons are emitted from each cold cathode element 17. At the same time, several hundred [V] are applied to the metal back 21 through the outer terminal Hv.
The emitted electrons are accelerated by applying a high voltage of a few kV to collide with the inner surface of the face plate 15. As a result, the phosphors of each color forming the fluorescent film 20 are excited and emit light, and an image is displayed.

【0025】[0025]

【発明が解決しようとする課題】以上説明した画像表示
装置の表示パネルにおいては、以下のような問題点があ
った。
The display panel of the image display device described above has the following problems.

【0026】第1に、スペーサ22の近傍から放出され
た電子の一部がスペーサ22に当たることにより、ある
いは放出電子の作用でイオン化したイオンがスペーサに
付着することにより、スペーサ帯電をひきおこす可能性
がある。このスペーサの帯電により冷陰極素子17から
放出された電子はその軌道を曲げられ、蛍光体上の正規
な位置とは異なる場所に到達し、スペーサ近傍の画像が
ゆがんで表示される。
First, there is a possibility that spacer charging may be caused by a part of electrons emitted from the vicinity of the spacer 22 hitting the spacer 22 or ions ionized by the action of the emitted electrons adhere to the spacer. is there. The electrons emitted from the cold cathode element 17 due to the charging of the spacer are bent in their trajectories, reach a position different from the normal position on the phosphor, and the image near the spacer is distorted and displayed.

【0027】第2に、冷陰極素子17からの放出電子を
加速するためにマルチビーム電子源とフェースプレート
15との間に数百V以上の高電圧(即ち1kV/mm以
上の高電界)が印加されるため、スペーサ22表面での
沿面放電が懸念される。特に、上記のようにスペーサが
帯電している場合は、放電が誘発される可能性がある。
Second, a high voltage of several hundred V or more (that is, a high electric field of 1 kV / mm or more) is applied between the multi-beam electron source and the face plate 15 in order to accelerate the electrons emitted from the cold cathode device 17. Since the voltage is applied, creeping discharge on the surface of the spacer 22 is concerned. In particular, when the spacer is charged as described above, discharge may be induced.

【0028】この問題点を解決するために、スペーサに
微小電流が流れるようにして帯電を除去する提案がなさ
れている。そこでは絶縁性のスペーサの表面に高抵抗薄
膜を形成することにより、スペーサ表面に微小電流が流
れるようにしている。
To solve this problem, a proposal has been made to remove the charge by making a minute current flow through the spacer. There, a high-resistance thin film is formed on the surface of an insulating spacer so that a minute current flows on the surface of the spacer.

【0029】スペーサ帯電防止膜の帯電特性は表面から
100Å程度までの深さの二次電子放出効率、及び表面
形状により大きく影響される。しかし100Å程度まで
の厚さの膜は成膜の再現性や安定性が問題になるために
実際の膜厚は500Å〜2000Å程度に設定する必要
がある。貴金属や一部の窒化物等は非常に二次電子放出
係数が小さく帯電防止膜に適しているが、上記に述べた
好ましい膜厚ではスペーサの帯電防止膜として適正な抵
抗値に設定することが非常に困難である。
The charging characteristics of the spacer antistatic film are greatly affected by the secondary electron emission efficiency at a depth of about 100 ° from the surface and the surface shape. However, in the case of a film having a thickness of up to about 100 °, the reproducibility and stability of film formation become a problem, so the actual film thickness must be set to about 500 ° to 2000 °. Precious metals and some nitrides have a very small secondary electron emission coefficient and are suitable for antistatic films. However, with the preferred film thickness described above, it is possible to set an appropriate resistance value as an antistatic film for spacers. Very difficult.

【0030】また、島状膜は形状的には二次電子放出に
よる帯電防止に有効だと考えられるが、同様な理由でス
ペーサの帯電防止膜としては問題がある。
Although the island-shaped film is considered to be effective in preventing static electricity due to secondary electron emission, it has a problem as an antistatic film for the spacer for the same reason.

【0031】本発明は、上記従来スペーサの欠点を克服
するものであり、極端に膜厚を薄くする必要がなく、膜
厚制御が容易で、かつ安定性が高いスペーサ用帯電防止
膜およびそれを用いた画像表示装置を提供することを目
的とするものである。
The present invention overcomes the above disadvantages of the conventional spacer, and does not require an extremely thin film thickness, is easy to control the film thickness, and has high stability. It is an object to provide an image display device used.

【0032】[0032]

【課題を解決するための手段】本発明は、表面に膜厚1
nm〜20nmの第2層を有するAl、B、Siから選
ばれる少なくとも一種と、Ti、Ta、Crから選ばれ
る少なくとも一種を組み合わせた合金窒化膜であり、該
合金窒化膜の比抵抗が0.1〜108 Ωcmの帯電防止
膜である。
According to the present invention, a film having a thickness of 1 on the surface is provided.
An alloy nitride film in which at least one selected from Al, B, and Si having a second layer having a thickness of 20 nm to 20 nm and at least one selected from Ti, Ta, and Cr are combined. It is an antistatic film of 1 to 10 8 Ωcm.

【0033】図2は、本発明の帯電防止膜の断面模式図
であり、23は帯電防止が施される絶縁性部材、24は
絶縁性部材23の表面に形成した帯電防止膜である。帯
電防止膜24は合金窒化膜25およびその表面に形成し
た第2層26からなる。第2層26はHfN、Hf−
O、Pt、Auの中から選ばれる。
FIG. 2 is a schematic cross-sectional view of the antistatic film of the present invention. Reference numeral 23 denotes an insulating member to be subjected to antistatic, and 24 denotes an antistatic film formed on the surface of the insulating member 23. The antistatic film 24 includes an alloy nitride film 25 and a second layer 26 formed on the surface thereof. The second layer 26 is made of HfN, Hf-
It is selected from O, Pt, and Au.

【0034】図3は、本発明の帯電防止膜の他の構造を
示すものであり、帯電防止膜24は上記合金窒化膜3と
第2層4及び合金窒化膜3と第2層26との境界に形成
された上記合金の酸化膜、あるいは酸窒化膜27からな
る。
FIG. 3 shows another structure of the antistatic film of the present invention. The antistatic film 24 is formed of the alloy nitride film 3 and the second layer 4 and the alloy nitride film 3 and the second layer 26. It is composed of an oxide film or an oxynitride film 27 of the alloy formed on the boundary.

【0035】また、本発明は上記帯電防止膜をスペーサ
に用いた平面型の表示装置(電子線配置)であり、図1
にその構造概略を示すように(詳述は後述)、複数の冷
陰極素子17を形成した基板16と蛍光材料である蛍光
膜20を形成した透明なフェースプレート15とをスペ
ーサ22を介して対抗させた構造を有する表示装置であ
り、スペーサ22が絶縁部材の表面に比抵抗が0.1〜
108 Ωcmである合金窒化物膜とHf−N、Hr−
O、Pt、Auのいずれかにより選ばれる第2層で被覆
されていることを特徴とする表示装置である。
The present invention also relates to a flat display device (electron beam arrangement) using the above-mentioned antistatic film as a spacer.
As shown in FIG. 1 (which will be described in detail later), a substrate 16 on which a plurality of cold cathode devices 17 are formed and a transparent face plate 15 on which a fluorescent film 20 as a fluorescent material is formed are opposed via a spacer 22. A display device having a structure in which the spacer 22 has a specific resistance of 0.1 to
10 8 Ωcm alloy nitride film and Hf-N, Hr-
A display device, wherein the display device is covered with a second layer selected from O, Pt, and Au.

【0036】本発明の電子線装置は、以下のような形態
を有するものであってもよい。
The electron beam apparatus of the present invention may have the following form.

【0037】前記電子線装置は、前記電極が前記電子
源より放出された電子を加速する加速電極であり、入力
信号に応じて前記冷陰極素子から放出された電子を前記
ターゲットに照射して画像を形成する画像形成装置をな
す。特に、前記ターゲットが蛍光体である画像表示装置
をなす。
The electron beam device is an accelerating electrode in which the electrode accelerates electrons emitted from the electron source. The electron beam device irradiates the target with the electrons emitted from the cold cathode device in accordance with an input signal, thereby forming an image. Forming an image forming apparatus. In particular, an image display device in which the target is a phosphor is provided.

【0038】前記冷陰極素子は、電子放出部を含む導
電性膜を一対の電極間に有する冷陰極素子であり、特に
好ましくは表面伝導型放出素子である。
The cold cathode device is a cold cathode device having a conductive film including an electron emitting portion between a pair of electrodes, and is particularly preferably a surface conduction type emitting device.

【0039】前記電子源は、複数の行方向配線と複数
の列方向配線とでマトリクス配線された複数の冷陰極素
子を有する単純マトリクス状配置の電子源をなす。
The electron source is a simple matrix-shaped electron source having a plurality of cold cathode elements arranged in a matrix with a plurality of row wirings and a plurality of column wirings.

【0040】前記電子源は、並列に配置した複数の冷
陰極素子の個々を両端で接続した冷陰極素子の行を複数
配し(行方向と呼ぶ)、この配線と直交する方向(列方
向と呼ぶ)に沿って、冷陰極素子の上方に配した制御電
極(グリッドとも呼ぶ)により、冷陰極素子からの電子
を制御するはしご状配置の電子源をなす。
The electron source is provided with a plurality of rows of cold cathode elements each having a plurality of cold cathode elements arranged in parallel connected at both ends (referred to as a row direction), and arranged in a direction perpendicular to the wiring (column direction). A control electrode (also referred to as a grid) disposed above the cold cathode device along with the cold cathode device forms a ladder-shaped electron source for controlling electrons from the cold cathode device.

【0041】また、本発明の思想によれば、表示用と
して好適な画像形成装置に限るものでなく、感光性ドラ
ムと発光ダイオード等で構成された光プリンタの発光ダ
イオード等の代替の発光源として、上述の画像形成装置
を用いることもできる。またこの際、上述のm本の行方
向配線とn本の列方向配線を、適宜選択することで、ラ
イン状発光源だけでなく、2次元状の発光源としても応
用できる。この場合、画像形成部材としては、以下の実
施例で用いる蛍光体のような直接発光する物質に限るも
のではなく、電子の帯電による潜像画像が形成されるよ
うな部材を用いることもできる。
According to the concept of the present invention, the present invention is not limited to an image forming apparatus suitable for display, but may be used as an alternative light source such as a light emitting diode of an optical printer comprising a photosensitive drum and a light emitting diode. Alternatively, the above-described image forming apparatus can be used. In this case, by appropriately selecting the above-mentioned m row-directional wirings and n column-directional wirings, the present invention can be applied not only to a linear light emitting source but also to a two-dimensional light emitting source. In this case, the image forming member is not limited to a substance that emits light directly, such as a phosphor used in the following embodiments, and a member that forms a latent image by electron charging can also be used.

【0042】また、本発明の思想によれば、例えば電子
顕微鏡のように、電子源からの放出電子の被照射部材
が、蛍光体等の画像形成部材以外のものである場合につ
いても、本発明は適用できる。従って、本発明は被照射
部材を特定しない一般的電子線装置としての形態もとり
うる。
Further, according to the concept of the present invention, the present invention is applicable to a case where a member to be irradiated with electrons emitted from an electron source is other than an image forming member such as a phosphor, as in an electron microscope. Is applicable. Therefore, the present invention can also take a form as a general electron beam apparatus that does not specify a member to be irradiated.

【0043】[作用]上記の通り、本発明の帯電防止膜
は、導電性スペーサの表面に第2層を設けることによ
り、表面形状、あるいは二次電子放出能を制御し、帯電
防止能の向上を図るものである。これにより各スペーサ
の帯電量を少なくし、ビームの曲がりや、スペーサ部放
電のない、高品位な画像表示装置が実現できる。 (1)本発明によれば、基体上に、第1層として膜厚1
0nm〜1μmの半導電性膜と、その表面に第2層とし
て、前記第1層と異なる材料からなる膜厚1nm〜20
nmの層を有することを特徴とする帯電防止膜により、
以下の作用効果を得ることができる。
[Operation] As described above, the antistatic film of the present invention is provided with the second layer on the surface of the conductive spacer to control the surface shape or the secondary electron emission ability, thereby improving the antistatic ability. It is intended. As a result, the charge amount of each spacer is reduced, and a high-quality image display device without bending of the beam or discharge of the spacer portion can be realized. (1) According to the present invention, a film having a thickness of 1
A semiconductive film having a thickness of 0 nm to 1 μm, and a second layer formed on the surface thereof and having a thickness of 1 nm to 20 made of a material different from that of the first layer.
With an antistatic film characterized by having an nm layer,
The following effects can be obtained.

【0044】第1層に化学的、物理的に安定な半導電性
膜を上記膜厚で被覆することにより、組立工程中に受け
る様々な因子に影響を受けない膜の安定で適正な抵抗値
を規定することができる。
By coating the first layer with a chemically and physically stable semiconductive film with the above thickness, a stable and appropriate resistance value of the film which is not affected by various factors received during the assembly process. Can be defined.

【0045】一方、第2層には、二次電子放出効率が第
1層の材料より小さく、帯電防止材料として好ましい
が、被抵抗が低いため、スペーサ帯電防止膜として適正
な抵抗値に保つためには非常に薄く成膜しなければなら
ず、単独で用いると非常に不安定であるような材料を用
いることができる。
On the other hand, the second layer has a lower secondary electron emission efficiency than the material of the first layer and is preferable as an antistatic material. However, since the resistance is low, it is necessary to maintain an appropriate resistance value as a spacer antistatic film. In this case, a material which must be formed very thin and which is extremely unstable when used alone can be used.

【0046】あるいは、同様に、二次電子放出効率は小
さいが、比抵抗が高すぎて除電能が劣る(抵抗値が高い
ほど除電速度は遅くなる)ような材料も第1層に除電機
能をになわせることにより用いることができる。
Similarly, a material whose secondary electron emission efficiency is small but whose specific resistance is too high and the charge elimination ability is inferior (the charge elimination speed becomes slower as the resistance value becomes higher) also has the charge elimination function in the first layer. Can be used.

【0047】二次電子放出により帯電が引き起こされる
場合は、帯電防止能は、表面から10nm程度までの深
さの材料に依存する。一方、除電の能力(帯電除去)は
膜全体の抵抗値に依存する。よって、これらの機能を分
離して二層の膜に持たせることにより、従来の単膜の構
成よりパフォーマンスの高い帯電防止膜を作ることがで
きる。 (2)また、前記第1層は、Al、B、Siから選ばれ
る少なくとも一種類と、Cr、Ti、Taから選ばれる
少なくとも一種類とを組み合わせた合金窒化膜であるこ
とを特徴とする帯電防止膜により、以下の作用効果が得
られる。
When charging is caused by secondary electron emission, the antistatic ability depends on the material at a depth of about 10 nm from the surface. On the other hand, the ability of static elimination (charge removal) depends on the resistance value of the entire film. Therefore, by separating these functions into two layers, it is possible to produce an antistatic film having higher performance than the conventional single film structure. (2) The first layer is an alloy nitride film in which at least one type selected from Al, B, and Si and at least one type selected from Cr, Ti, and Ta are combined. The following effects can be obtained by the prevention film.

【0048】これらの材料を用いた第1層により、組立
工程中に様々な因子に影響を受けない、安定した抵抗値
を持つ帯電防止膜を作ることができる。表面層(第2
層)の材料を単独で用いた時には、適正な抵抗値、及び
安定な抵抗値を得ることができない。 (3)また、前記第2層は、Hf−N、Hf−O、P
t、Auの内、いずれかであることを特徴とする帯電防
止膜により、以下の作用効果が得られる。
The first layer using these materials makes it possible to form an antistatic film having a stable resistance value, which is not affected by various factors during the assembly process. Surface layer (second
When the material of the layer) is used alone, an appropriate resistance value and a stable resistance value cannot be obtained. (3) The second layer is formed of Hf-N, Hf-O, P
The following effects can be obtained by the antistatic film characterized by being any one of t and Au.

【0049】ここで、述べられているような材料を表面
に用いることにより、第1層として上述した材料を単独
で用いるより帯電防止の効果を高めることができる。 (4)また、前記第1層と第2層との界面に前記合金の
酸化物あるいは酸窒化物層を有することを特徴とする帯
電防止膜により、以下の作用効果が得られる。
Here, by using the above-mentioned material for the surface, the antistatic effect can be enhanced as compared with the case where the above-mentioned material is used alone as the first layer. (4) The antistatic film having an oxide or oxynitride layer of the alloy at the interface between the first layer and the second layer has the following effects.

【0050】前記の二層構成の帯電防止膜に熱処理を行
ない、ある程度の深度までの酸化を行なった場合も、前
述した通りに第2層の帯電防止機能により、一層構成の
場合より高いパフォーマンスの帯電防止膜を作ることが
できる。 (5)また、前記第1層、第2層両方を成膜した後の比
抵抗が、0.1〜108Ωcmであることを特徴とする
帯電防止膜により、以下の作用効果が得られる。このよ
うな抵抗値を規定することにより、たまった電荷を除去
し(抵抗が低いほどよい)、消費電力が適正な範囲にあ
り(抵抗が低過ぎると消費電力が大きくなる。)、熱暴
走を防止する(抵抗が低過ぎると熱暴走しやすくなる)
ことができる。 (6)また、複数の冷陰極型電子放出素子を形成した基
板と発光材料を形成した透明基板とをスペーサを介して
対向させた構造を有する表示装置において、上記帯電防
止膜は、前記スペーサの表面に形成されることを特徴と
する帯電防止膜により、以下の作用効果が得られる。
When the above-described antistatic film having a two-layer structure is subjected to a heat treatment and oxidized to a certain depth, the antistatic function of the second layer provides higher performance than that of the one-layer structure, as described above. An antistatic film can be made. (5) The antistatic film, wherein the specific resistance after forming both the first layer and the second layer is 0.1 to 10 8 Ωcm, has the following effects. . By defining such a resistance value, the accumulated electric charge is removed (the lower the resistance, the better), the power consumption is in an appropriate range (the power consumption increases if the resistance is too low), and thermal runaway occurs. Prevent (if resistance is too low, thermal runaway is easy)
be able to. (6) In a display device having a structure in which a substrate on which a plurality of cold cathode type electron-emitting devices are formed and a transparent substrate on which a luminescent material is formed are opposed to each other via a spacer, the antistatic film is formed of the spacer The following effects can be obtained by the antistatic film characterized by being formed on the surface.

【0051】スペーサの帯電を押さえ、周辺の電子軌道
の乱れによる画像の乱れを防止することができる。 (7)また、複数の冷陰極型電子放出素子を形成した基
板と発光材料を形成した透明基板とをスペーサを介して
対向させた構造を有する表示装置において、該スペーサ
は、上記帯電防止膜で被覆された絶縁性部材から成るこ
とを特徴とする表示装置により、以下の作用効果が得ら
れる。
It is possible to suppress the charge of the spacer and prevent the image from being disturbed due to the disturbance of the electron trajectory around the spacer. (7) In a display device having a structure in which a substrate on which a plurality of cold-cathode-type electron-emitting devices are formed and a transparent substrate on which a light-emitting material is formed face each other via a spacer, the spacer is formed by the antistatic film. The following operation and effect can be obtained by the display device characterized by comprising the coated insulating member.

【0052】絶縁性部材に安価なものを用いれば、コス
トダウンができる。また、絶縁性部材には大気圧を支持
するための強度を持つことが要求される(帯電防止膜だ
けで強度を出すのは難しい)。(8,9)また、上記ス
ペーサは、電子源駆動用配線に電気的に接続されている
ことを特徴とし、また、上記スペーサは、放出電子加速
電極に電気的に接続されていることを特徴とする表示装
置により、以下の作用効果が得られる。
If an inexpensive insulating member is used, the cost can be reduced. Further, the insulating member is required to have a strength for supporting the atmospheric pressure (it is difficult to provide the strength only with the antistatic film). (8, 9) The spacer is electrically connected to an electron source driving wiring, and the spacer is electrically connected to an emission electron acceleration electrode. The following operational effects can be obtained by the display device described above.

【0053】両電極に電気的に接続することにより、
電荷の除去(電気駆動用配線はグランドに落としてい
る)ビーム軌道に与える影響がごくわずかで問題にな
らない程度の均一な電場を作ることができる(加速電極
に接続されていないと、帯電は除去できるが、放電や電
場の歪みが起こって、きれいな画像が得られない。)と
いう効果が期待できる。 (10)また、上記冷陰極型電子放出素子は、表面伝導
型電子放出素子であることを特徴とする表示装置でもあ
り、これはまた、表面伝導型に限らず用いることができ
る。
By electrically connecting to both electrodes,
Elimination of electric charge (Electric drive wiring is dropped to ground) The effect on the beam trajectory is negligible and a uniform electric field can be created that does not cause a problem (Electrification is eliminated if not connected to the accelerating electrode) However, the discharge and the distortion of the electric field occur, so that a clear image cannot be obtained.) (10) The cold cathode type electron-emitting device is also a display device characterized in that it is a surface conduction type electron-emitting device, and it can be used without being limited to the surface conduction type.

【0054】[0054]

【発明の実施の形態】本発明は、表面に厚さ1〜20n
mの第2層を有する合金窒化膜である。合金はCr、T
i、Taから選ばれる少なくとも一種と、Al、B、S
iから選ばれる少なくとも一種を組み合わせて用いられ
る。また該合金窒化膜の比抵抗が0.1〜108 Ωcm
の帯電防止膜である。
BEST MODE FOR CARRYING OUT THE INVENTION The present invention has a thickness of 1 to 20 n on the surface.
m is an alloy nitride film having a second layer of m. Alloy is Cr, T
at least one selected from i, Ta, and Al, B, S
At least one selected from i is used in combination. Further, the specific resistance of the alloy nitride film is 0.1 to 10 8 Ωcm.
Is an antistatic film.

【0055】図2は、本発明の帯電防止膜の断面模式図
であり、23は帯電防止が施される絶縁性部材、24は
絶縁性部材23の表面に形成した帯電防止膜である。帯
電防止膜24は合金窒化膜25およびその表面に形成し
た第2層26からなる。第2層26はHfN、Hf−
O、Pt、Auの中から選ばれる。
FIG. 2 is a schematic cross-sectional view of the antistatic film of the present invention. Reference numeral 23 denotes an insulating member to be subjected to antistatic, and reference numeral 24 denotes an antistatic film formed on the surface of the insulating member 23. The antistatic film 24 includes an alloy nitride film 25 and a second layer 26 formed on the surface thereof. The second layer 26 is made of HfN, Hf-
It is selected from O, Pt, and Au.

【0056】図3は、本発明の帯電防止膜の他の構造を
示すものであり、帯電防止膜24は上記合金窒化膜25
と第2層26および合金窒化膜25と第2層26との境
界に形成された上記合金の酸化膜あるいは酸窒化膜27
からなる。
FIG. 3 shows another structure of the antistatic film of the present invention.
And an oxide film or oxynitride film 27 of the above alloy formed at the boundary between the second layer 26 and the alloy nitride film 25 and the second layer 26.
Consists of

【0057】また、本発明は上記帯電防止膜をスペーサ
に用いた平面型の表示装置(電子線装置)であり、図1
にその構造概略を示すように(詳細は後述)、複数の冷
陰極素子17を形成した基板16と発光材料である蛍光
膜20を形成した透明なフェースプレート15とをスペ
ーサ22を介して対向させた構造を有する表示装置であ
り、スペーサ22が絶縁部材の表面に比抵抗が0.1〜
108 Ωcmである合金窒素化合物膜および、その表面
に形成されたHfN、Hf−O、Pt、Auの中から選
ばれる第2層で被覆されたことを特徴とする表示装置で
ある。
The present invention also relates to a flat display device (electron beam device) using the above antistatic film as a spacer.
As shown in FIG. 1 (which will be described in detail later), a substrate 16 on which a plurality of cold cathode elements 17 are formed and a transparent face plate 15 on which a fluorescent film 20 as a light emitting material is formed are opposed to each other via a spacer 22. Display device having a structure in which the spacer 22 has a specific resistance of 0.1 to
A display device characterized by being coated with an alloy nitrogen compound film having a resistivity of 10 8 Ωcm and a second layer selected from HfN, Hf-O, Pt and Au formed on the surface thereof.

【0058】本発明表示装置において、上記スペーサ2
2の一方の辺は冷陰極素子を形成した基板16上の配線
に電気的に接続されている。また、その対向する辺は冷
陰極素子より放出した電子を高いエネルギで発光材質
(蛍光膜20)に衝突させるための加速電極(メタルバ
ック21)に電気的接続される。すなわち、スペーサの
表面に形成された帯電防止膜にはほぼ加速電圧を帯電防
止膜の抵抗値で除した電流が流される。
In the display device of the present invention, the spacer 2
One side of 2 is electrically connected to the wiring on the substrate 16 on which the cold cathode device is formed. The opposite side is electrically connected to an acceleration electrode (metal back 21) for causing electrons emitted from the cold cathode device to collide with a light emitting material (fluorescent film 20) with high energy. That is, a current obtained by substantially dividing the acceleration voltage by the resistance value of the antistatic film flows through the antistatic film formed on the surface of the spacer.

【0059】[スペーサの抵抗値Rs]そこで、スペー
サの抵抗値Rsは、帯電防止および消費電力からその望
ましい範囲に設定される。帯電防止の観点から表面抵抗
R□は、1012Ω以下であることが好ましい。十分な帯
電防止効果を得るためには1011Ω以下がさらに好まし
い。表面抵抗の下限はスペーサ形状とスペーサ間に印加
される電圧により左右されるが、105 Ω以上であるこ
とが好ましい。
[Resistance value Rs of spacer] The resistance value Rs of the spacer is set to a desirable range from the viewpoint of antistatic and power consumption. The surface resistance R □ is preferably 10 12 Ω or less from the viewpoint of antistatic. In order to obtain a sufficient antistatic effect, the resistance is more preferably 10 11 Ω or less. The lower limit of the surface resistance depends on the shape of the spacer and the voltage applied between the spacers, but is preferably at least 10 5 Ω.

【0060】[帯電防止膜の膜厚]また、絶縁材料上に
形成された帯電防止膜の厚みtは、10nm〜1μmの
範囲が望ましい。材料の表面エネルギーおよび基板との
密着性や基板温度によっても異なるが、一般的に10n
m以下の薄膜は島状に形成され、抵抗が不安定で再現性
に乏しい。一方膜厚tが1μm以上では膜応力が大きく
なって膜はがれの危険性が高まり、かつ成膜時間が長く
なるため生産性が悪い。従って、膜厚は50〜500n
mであることが望ましい。
[Thickness of Antistatic Film] The thickness t of the antistatic film formed on the insulating material is preferably in the range of 10 nm to 1 μm. Although it varies depending on the surface energy of the material, the adhesion to the substrate, and the substrate temperature, generally 10 n
The thin film having a thickness of m or less is formed in an island shape, and has an unstable resistance and poor reproducibility. On the other hand, when the film thickness t is 1 μm or more, the film stress increases, the risk of film peeling increases, and the film formation time becomes longer, resulting in poor productivity. Therefore, the film thickness is 50 to 500 n
m is desirable.

【0061】[帯電防止膜の表面抵抗R□]表面抵抗R
□は、ρ/tであり、以上に述べたR□とtの好ましい
範囲から、帯電防止膜の比抵抗ρは0.1〜108 Ωc
mが好ましい。さらに表面抵抗と膜厚のより好ましい範
囲を実現するためには、ρは102 〜106 Ωcmとす
るのが良い。
[Surface Resistance R □ of Antistatic Film] Surface Resistance R
□ is ρ / t, and from the preferable range of R □ and t described above, the specific resistance ρ of the antistatic film is 0.1 to 10 8 Ωc.
m is preferred. Further, in order to realize more preferable ranges of the surface resistance and the film thickness, ρ is preferably set to 10 2 to 10 6 Ωcm.

【0062】[スペーサの抵抗温度係数]スペーサは上
述したようにその上に形成した帯電防止膜を電流が流れ
ることにより、あるいはディスプレイ全体が動作中に発
熱することによりその温度が上昇する。帯電防止膜の抵
抗温度係数が大きな負の値であると温度が上昇した時に
抵抗値が減少し、スペーサに流れる電流が増加し、さら
に温度上昇をもたらす。そして電流は電源の限界を越え
るまで増加しつづける。このような電流の暴走が発生す
る抵抗温度係数の値は経験的に負の値で絶対値が1%以
上である。すなわち、帯電防止膜の抵抗温度係数は−1
%未満であることが望ましい。
[Temperature Coefficient of Resistance of Spacer] As described above, the temperature of the spacer rises when current flows through the antistatic film formed thereon or when the entire display generates heat during operation. If the resistance temperature coefficient of the antistatic film is a large negative value, the resistance value decreases when the temperature increases, the current flowing through the spacer increases, and the temperature further increases. And the current continues to increase until the power supply limit is exceeded. The value of the temperature coefficient of resistance at which such a runaway of current occurs is empirically a negative value and the absolute value is 1% or more. That is, the temperature coefficient of resistance of the antistatic film is -1.
% Is desirable.

【0063】[帯電防止膜の材料]帯電防止膜特性を有
する材料として、金属窒化物、金属酸化物が優れてい
る。金属酸化物の中ではクロム、ニッケル、銅の酸化物
が好ましい材料である。その理由はこれらの酸化物は二
次電子放出効率が比較的小さく、電子放出素子から放出
された電子がスペーサに当たった場合においても帯電し
にくいためと考えられる。これら以外にも金属は二次電
子放出効率が小さく好ましい。特にPt、Au等貴金属
は酸化しにくく、組立工程中に酸化しないという利点を
持つ。
[Material for Antistatic Film] As materials having antistatic film characteristics, metal nitrides and metal oxides are excellent. Among metal oxides, oxides of chromium, nickel and copper are preferred materials. The reason is considered to be that these oxides have a relatively low secondary electron emission efficiency and are difficult to be charged even when electrons emitted from the electron-emitting device hit the spacer. Other than these, metals are preferable because of their low secondary electron emission efficiency. In particular, noble metals such as Pt and Au are not easily oxidized, and have an advantage that they are not oxidized during the assembly process.

【0064】しかしながら、上記金属酸化物、あるいは
金属はその抵抗値が帯電防止膜として望ましい比抵抗の
範囲に調整することが難しかったり、雰囲気により抵抗
が変化しやすいため、これらの材料のみで帯電防止膜を
構成すると抵抗の制御性に問題がある。
However, it is difficult to adjust the resistance of the above-mentioned metal oxide or metal to a specific resistance range which is desirable as an antistatic film, or the resistance easily changes depending on the atmosphere. When a film is formed, there is a problem in controllability of resistance.

【0065】二種以上の元素を組み合わせた合金の窒化
物はその元素の選択、組成を調整することにより、良伝
導体から絶縁体まで広い範囲に抵抗値を制御できる。さ
らには後述する表示装置作製の工程において抵抗値の変
化が少なく安定な材料である。かつ、その抵抗温度係数
が−1%未満であり、実用的に使いやすい材料である。
元素の組み合わせとしてはTi、Cr、Taなどの低抵
抗の窒化物を作る遷移金属の中から何種かと、Al、
B、Siなどの高抵抗の窒化物を作る元素の中から何種
かを選び出して組み合わせることが行われる。
The resistance of a nitride of an alloy combining two or more elements can be controlled in a wide range from a good conductor to an insulator by adjusting the selection and composition of the elements. Further, it is a stable material that has a small change in resistance value in a display device manufacturing process described later. Further, the material has a temperature coefficient of resistance of less than -1% and is practically easy to use.
As a combination of elements, some of transition metals that form low-resistance nitrides such as Ti, Cr, and Ta, and Al,
Some kinds are selected and combined from elements for forming a high-resistance nitride such as B and Si.

【0066】[合金の組成]これらの元素の組成を調整
することにより、抵抗値の調節を行なうことが可能であ
る。比抵抗値は、合金窒化膜中に含まれる遷移金属元
素、あるいは成膜条件により異なるので、一概には規定
できないが、ディスプレイ用として好ましい比抵抗が得
られる(遷移金属/アルミニウム)比率は、Crの場合
で、5at%〜18at%、Tiは24at%〜40a
t%、Taは36at%〜50at%である。 [第2層の膜厚]本発明帯電防止膜は、図2に示すよう
に前述の合金窒化膜23表面に第2層26を積層したも
のである。帯電防止膜24全体の抵抗値は概ね合金窒化
膜の抵抗値で規定され、第2層は帯電を抑える効果があ
る。第2層は前述したように抵抗値が雰囲気に左右され
るため、第2層の抵抗値が帯電防止膜の抵抗値の1/2
以上、更に好ましくは、10倍以上になるように第2層
の厚みを決定すべきである。第2層に用いる材料の比抵
抗が高い場合、その表面に蓄積した電荷を速やかに逃が
すことが難しくなるため、第2層の厚みが制限され、2
0nmを越えない値が好ましい。
[Composition of alloy] The resistance value can be adjusted by adjusting the composition of these elements. The specific resistance value cannot be unequivocally specified because it depends on the transition metal element contained in the alloy nitride film or the film forming conditions. 5 at% to 18 at%, Ti is 24 at% to 40 a
t% and Ta are 36 at% to 50 at%. [Thickness of Second Layer] The antistatic film of the present invention is obtained by laminating a second layer 26 on the surface of the alloy nitride film 23 as shown in FIG. The resistance value of the entire antistatic film 24 is substantially determined by the resistance value of the alloy nitride film, and the second layer has an effect of suppressing charging. As described above, since the resistance of the second layer depends on the atmosphere, the resistance of the second layer is が of the resistance of the antistatic film.
As described above, more preferably, the thickness of the second layer should be determined so as to be 10 times or more. When the specific resistance of the material used for the second layer is high, it is difficult to quickly release the electric charge accumulated on the surface, so that the thickness of the second layer is limited,
A value not exceeding 0 nm is preferred.

【0067】一方、薄膜は、成膜方法によっても異なる
ので、一概には言えないが、10nm程度以下の膜厚で
は連続していない島状膜となる。あまりに薄い膜では、
第1層の露出面積が大きくなり、帯電の特性が第1層の
材料に左右されてしまう。こうなると第2層に帯電しに
くい材料を用いるという利点が損なわれてしまう。ま
た、帯電の特性を決める二次電子放出効率は、表面から
5〜7nmまでの特性が大きく影響する。成膜の膜厚レ
ートの制御性も考慮すると第2層の厚みは1〜20nm
が適している。
On the other hand, a thin film is different depending on a film forming method, and cannot be said unconditionally. However, a film having a thickness of about 10 nm or less becomes an island-like film that is not continuous. With a too thin film,
The exposed area of the first layer becomes large, and the charging characteristics are affected by the material of the first layer. In this case, the advantage of using a material that is difficult to be charged for the second layer is impaired. The secondary electron emission efficiency that determines the charging characteristics is greatly affected by the characteristics from the surface to 5 to 7 nm. Considering the controllability of the film thickness rate of the film formation, the thickness of the second layer is 1 to 20 nm.
Is suitable.

【0068】[合金窒化膜の形成方法]合金窒化膜は、
スパッタ、窒素ガス雰囲気中での反応性スパッタ、電子
ビーム蒸着、イオンプレーティング、イオンアシスト蒸
着法等の薄膜形成手段により絶縁性部材上に形成され
る。上述の第2層もHfN、Hf−Oは同様の薄膜形成
法で作製することができる。Pt、Auはスパッタ法、
電子ビーム蒸着、イオンプレーティング、イオンビーム
スパッタなどの薄膜形成法で作成することができる。
[Method of Forming Alloy Nitride Film]
It is formed on an insulating member by thin film forming means such as sputtering, reactive sputtering in a nitrogen gas atmosphere, electron beam evaporation, ion plating, and ion assisted evaporation. HfN and Hf-O can also be manufactured by the same thin film forming method for the second layer. Pt and Au are sputtering methods,
It can be formed by a thin film forming method such as electron beam evaporation, ion plating, and ion beam sputtering.

【0069】合金窒化膜と第2層は別の装置により作製
しても良いが、連続的に積層することにより、第2層の
密着性が強くなる。
The alloy nitride film and the second layer may be formed by different apparatuses, but by continuously laminating, the adhesion of the second layer is enhanced.

【0070】[画像表示装置の製造方法]本発明帯電防
止膜を平面型の表示装置のスペーサ帯電防止に対して説
明したが、これに限らず他の用途における帯電防止膜と
して使用できることができる。
[Method of Manufacturing Image Display Device] The antistatic film of the present invention has been described with respect to the prevention of spacer electrification of a flat display device. However, the present invention is not limited to this and can be used as an antistatic film in other applications.

【0071】次に、本発明を適用した画像表示装置の表
示パネルの構成と製造法について、具体的な例を示して
説明する。
Next, the configuration and manufacturing method of a display panel of an image display device to which the present invention is applied will be described with reference to specific examples.

【0072】図1は、実施例に用いた表示パネルの斜視
図であり、内部構造を示すためにパネルの一部を切り欠
いて示している。
FIG. 1 is a perspective view of a display panel used in the embodiment, in which a part of the panel is cut away to show the internal structure.

【0073】図中、13はリアプレート、14は側壁、
15はフェースプレートであり、13〜15により表示
パネルの内部を真空に維持するための気密容器を形成し
ている。気密容器を組み立てるにあたっては、各部材の
接合部に十分な強度と気密性を保持させるため封着する
必要があるが、たとえばフリットガラスを接合部に塗布
し、大気中あるいは窒素雰囲気中で、摂氏400〜50
0度で10分以上焼成することにより封着を達成した。
気密容器内部を真空に排気する方法については後述す
る。また、上記気密容器の内部は10のマイナス6乗
[Torr]程度の真空に保持されるので、大気圧や不
意の衝撃などによる気密容器の破壊を防止する目的で、
耐大気圧構造体として、スペーサ22が設けられてい
る。
In the figure, 13 is a rear plate, 14 is a side wall,
Reference numeral 15 denotes a face plate, and 13 to 15 form an airtight container for maintaining the inside of the display panel at a vacuum. When assembling an airtight container, it is necessary to seal the joints of each member to maintain sufficient strength and airtightness.For example, apply frit glass to the joints, and in air or nitrogen atmosphere, 400-50
Sealing was achieved by firing at 0 degrees for 10 minutes or more.
A method of evacuating the inside of the airtight container to a vacuum will be described later. In addition, since the inside of the hermetic container is maintained at a vacuum of about 10 −6 [Torr], the inside of the hermetic container is prevented from being destroyed due to an atmospheric pressure, an unexpected impact, or the like.
A spacer 22 is provided as an atmospheric pressure resistant structure.

【0074】リアプレート13には、基板16が固定さ
れているが、該基板上には冷陰極素子17がN×M個形
成されている。(N,Mは2以上の正の整数であり、目
的とする表示画素数に応じて適宜設定される。たとえ
ば、高品位テレビジョンの表示を目的とした表示装置に
おいては、N=3000、M=1000以上の数を設定
することが望ましい。)前記N×M個の冷陰極素子は、
M本の行方向配線18とN本の列方向配線19により単
純マトリクス配線されている。前記16〜19によって
構成される部分をマルチ電子ビーム源と呼ぶ。
A substrate 16 is fixed to the rear plate 13, and N × M cold cathode elements 17 are formed on the substrate. (N and M are positive integers of 2 or more and are appropriately set according to the target number of display pixels. For example, in a display device for displaying high-definition television, N = 3000 and M = 1000 or more is desirable.) The N × M cold cathode elements are:
Simple matrix wiring is performed by M row direction wirings 18 and N column direction wirings 19. The portion constituted by the components 16 to 19 is called a multi-electron beam source.

【0075】本発明の画像表示装置に用いるマルチ電子
ビーム源は、冷陰極素子を単純マトリクス配線した電子
源であれば、冷陰極素子の材料や形状あるいは製法に制
限はない。したがって、たとえば表面伝導型放出素子や
FE型、あるいはMIM型などの冷陰極素子を用いるこ
とができる。
The material, shape and manufacturing method of the cold cathode device are not limited as long as the multi-electron beam source used in the image display device of the present invention is an electron source in which cold cathode devices are arranged in a simple matrix wiring. Therefore, for example, a cold cathode device such as a surface conduction type emission device, an FE type, or an MIM type can be used.

【0076】次に、冷陰極素子として表面伝導型放出素
子(後述)を基板上に配列して単純マトリクス配線した
マルチ電子ビーム源の構造について述べる。
Next, the structure of a multi-electron beam source in which surface conduction electron-emitting devices (described later) as cold cathode devices are arranged on a substrate and arranged in a simple matrix manner will be described.

【0077】図4に示すのは、図1の表示パネルに用い
たマルチ電子ビーム源の平面図である。基板16上に
は、後述の図5で示すものと同様な表面伝導型放出素子
が配列され、これらの素子は行方向配線電極18と列方
向配線電極19により単純マトリクス状に配線されてい
る。行方向配線電極18と列方向配線電極19の交差す
る部分には、電極間に絶縁層(不図示)が形成されてお
り、電気的な絶縁が保たれている。
FIG. 4 is a plan view of the multi-electron beam source used for the display panel of FIG. On the substrate 16, surface conduction type emission elements similar to those shown in FIG. 5 described later are arranged, and these elements are wired in a simple matrix by row-direction wiring electrodes 18 and column-direction wiring electrodes 19. An insulating layer (not shown) is formed between the electrodes at the intersections of the row direction wiring electrodes 18 and the column direction wiring electrodes 19 to maintain electrical insulation.

【0078】図4のA−A′に沿った断面を、図5に示
す。
FIG. 5 shows a cross section along the line AA 'in FIG.

【0079】なお、このような構造のマルチ電子源は、
あらかじめ基板上に行方向配線電極18、列方向配線電
極19、電極間絶縁層(不図示)、および表面伝導型放
出素子の素子電極と導電性薄膜を形成した後、行方向配
線電極18および列方向配線電極19を介して各素子に
給電して通電フォーミング処理(後述)と通電活性化処
理(後述)を行うことにより製造した。
The multi-electron source having such a structure is as follows.
After the row direction wiring electrode 18, the column direction wiring electrode 19, the interelectrode insulating layer (not shown), the device electrode of the surface conduction electron-emitting device and the conductive thin film are formed in advance on the substrate, the row direction wiring electrode 18 and the column are formed. It was manufactured by supplying power to each element via the directional wiring electrode 19 and performing an energization forming process (described below) and an energization activation process (described below).

【0080】本実施例においては、気密容器のリアプレ
ート13にマルチ電子ビーム源の基板16を固定する構
成としたが、マルチ電子ビーム源の基板16が十分な強
度を有するものである場合には、気密容器のリアプレー
トとしてマルチ電子ビーム源の基板16自体を用いても
よい。
In this embodiment, the substrate 16 of the multi-electron beam source is fixed to the rear plate 13 of the airtight container. However, when the substrate 16 of the multi-electron beam source has a sufficient strength. Alternatively, the substrate 16 of the multi-electron beam source may be used as the rear plate of the airtight container.

【0081】また、フェースプレート15の下面には、
蛍光膜20が形成されている。本実施例はカラー表示装
置であるため、蛍光膜20の部分にはCRTの分野で用
いられる赤(R)、緑(G)、青(G)の3原色の蛍光
体が塗り分けられている。各色の蛍光体は、たとえば図
6(a)に示すようにストライプ状に塗り分けられ、蛍
光体のストライプの間には黒色の導電体28が設けてあ
る。黒色の導電体28を設ける目的は、電子ビームの照
射位置に多少のずれがあっても表示色にずれが生じない
ようにする事や、外光の反射を防止して表示コントラス
トの低下を防ぐ事、電子ビームによる蛍光膜のチャージ
アップを防止する事などである。黒色の導電体28に
は、黒鉛を主成分として用いたが、上記の目的に適する
ものであればこれ以外の材料を用いても良い。
On the lower surface of the face plate 15,
A fluorescent film 20 is formed. Since this embodiment is a color display device, three primary color phosphors of red (R), green (G), and blue (G) used in the field of CRT are separately applied to the portion of the fluorescent film 20. . The phosphors of the respective colors are separately applied in stripes as shown in FIG. 6A, for example, and black conductors 28 are provided between the stripes of the phosphors. The purpose of providing the black conductor 28 is to prevent the display color from being shifted even if there is a slight shift in the irradiation position of the electron beam, and to prevent the reflection of external light to prevent a decrease in display contrast. And preventing charge-up of the fluorescent film by the electron beam. Although graphite is used as a main component for the black conductor 28, any other material may be used as long as it is suitable for the above purpose.

【0082】また、3原色の蛍光体の塗り分け方は前記
図6(a)に示したストライプ状の配列に限られるもの
ではなく、たとえば図6(b)に示すようなデルタ状配
列や、それ以外の配列であってもよい。
The method of applying the phosphors of the three primary colors is not limited to the stripe arrangement shown in FIG. 6A, but may be, for example, a delta arrangement as shown in FIG. Other arrangements may be used.

【0083】なお、モノクロームの表示パネルを作成す
る場合には、単色の蛍光体材料を蛍光膜20を用いれば
よく、また黒色導電材料は必ずしも用いなくともよい。
When a monochrome display panel is manufactured, the phosphor film 20 may be made of a single-color phosphor material, and the black conductive material may not necessarily be used.

【0084】また、蛍光膜20のリアプレート側の面に
は、CRTの分野では公知のメタルバック21を設けて
ある。メタルバック21を設けた目的は、蛍光膜20が
発する光の一部を鏡面反射して光利用率を向上させる事
や、負イオンの衝突から蛍光膜20を保護する事や、電
子ビーム加速電圧を印加するための電極として作用させ
る事や、蛍光膜20を励起した電子の導電路として作用
させる事などである。メタルバック21は、蛍光膜20
をフェースプレート基板15上に形成した後、蛍光膜表
面を平滑化処理し、その上にAlを真空蒸着する方法に
より形成した。なお、蛍光膜20に低電圧用の蛍光体材
料を用いた場合には、メタルバック21は用いない。
A metal back 21 known in the field of CRTs is provided on the surface of the fluorescent film 20 on the rear plate side. The purpose of providing the metal back 21 is to improve the light utilization rate by mirror-reflecting a part of the light emitted from the fluorescent film 20, to protect the fluorescent film 20 from the collision of negative ions, and to increase the electron beam acceleration voltage. To act as an electrode for applying an electric field, or to act as a conductive path for the excited electrons of the fluorescent film 20. The metal back 21 is
Was formed on the face plate substrate 15, the surface of the fluorescent film was subjected to a smoothing treatment, and Al was formed thereon by vacuum evaporation. When a fluorescent material for low voltage is used for the fluorescent film 20, the metal back 21 is not used.

【0085】また、本実施例では用いなかったが、加速
電圧の印加用や蛍光膜の導電性向上を目的として、フェ
ースプレート基板15と蛍光膜20との間に、たとえば
ITOを材料とする透明電極を設けてもよい。
Although not used in the present embodiment, for the purpose of applying an acceleration voltage and improving the conductivity of the fluorescent film, a transparent material made of, for example, ITO is used between the face plate substrate 15 and the fluorescent film 20. Electrodes may be provided.

【0086】図7は、図1のA−A′の断面模式図であ
り、各部の番号は図1に対応している。スペーサ22は
絶縁性部材23の表面に帯電防止を目的とした高抵抗膜
24を成膜し、かつフェースプレート15の内側(メタ
ルバック21等)及び基板16の表面(行方向配線18
または列方向配線19)に面したスペーサの当接面に低
抵抗膜29を成膜した部材からなるもので、上記目的を
達成するのに必要な数だけ、かつ必要な間隔をおいて配
置され、フェースプレートの内側および基板16の表面
に接合材30により固定される。また、高抵抗膜24
は、絶縁性部材23の表面のうち、少なくとも気密容器
内の真空中に露出している面に成膜されており、スペー
サ22上の低抵抗膜29および接合材30を介して、フ
ェースプレート15の内側(メタルバック21等)及び
基板16の表面(行方向配線18または列方向配線1
9)に電気的に接続される。ここで説明される態様にお
いては、スペーサ22の形状は薄板状とし、行方向配線
18に平行に配置され、行方向配線18に電気的に接続
されている。
FIG. 7 is a schematic cross-sectional view taken along the line AA 'of FIG. 1, and the numbers of the respective parts correspond to those of FIG. The spacer 22 is formed by forming a high-resistance film 24 on the surface of the insulating member 23 for the purpose of preventing electrification, and the inside of the face plate 15 (the metal back 21 and the like) and the surface of the substrate 16 (the row wiring 18).
Alternatively, it is made of a member having a low resistance film 29 formed on the contact surface of the spacer facing the column direction wiring 19), and is arranged in a necessary number and at a necessary interval to achieve the above object. , Is fixed to the inside of the face plate and the surface of the substrate 16 by the bonding material 30. Also, the high resistance film 24
Is formed on at least the surface of the insulating member 23 that is exposed to the vacuum in the airtight container, and the face plate 15 is formed via the low-resistance film 29 and the bonding material 30 on the spacer 22. (Metal back 21 or the like) and the surface of substrate 16 (row direction wiring 18 or column direction wiring 1).
9) is electrically connected. In the embodiment described here, the spacer 22 has a thin plate shape, is arranged in parallel with the row wiring 18, and is electrically connected to the row wiring 18.

【0087】スペーサ22としては、基板16上の行方
向配線18および列方向配線19とフェースプレート1
5内面のメタルバック21との間に印加される高電圧に
耐えるだけの絶縁性を有し、かつスペーサ22の表面へ
の帯電を防止する程度の導電性を有する必要がある。こ
の点に関しては、既に述べた通りである。
The spacers 22 include the row wiring 18 and the column wiring 19 on the substrate 16 and the face plate 1.
5 must have an insulating property enough to withstand a high voltage applied to the metal back 21 on the inner surface, and have a conductivity enough to prevent the surface of the spacer 22 from being charged. This is as described above.

【0088】スペーサ22の絶縁性部材23としては、
例えば石英ガラス、Na等の不純物含有量を減少したガ
ラス、ソーダライムガラス、アルミナ等のセラミックス
部材等が挙げられる。なお、絶縁性部材23はその熱膨
張率が気密容器および基板16を成す部材と近いものが
好ましい。
As the insulating member 23 of the spacer 22,
For example, quartz glass, glass having a reduced impurity content such as Na, soda lime glass, and ceramic members such as alumina can be used. The insulating member 23 preferably has a coefficient of thermal expansion close to that of the member forming the airtight container and the substrate 16.

【0089】また、高抵抗膜24としては、既に述べた
ように帯電防止効果の維持及びリーク電流による消費電
力抑制を考慮して、その表面抵抗値が10の5乗[Ω/
□]から10の12乗[Ω/□]の範囲のものであるこ
とが好ましく、その材料としては、前述の各種の材料が
用いられる。
As described above, the surface resistance of the high-resistance film 24 is 10 5 [Ω / Ω] in consideration of maintaining the antistatic effect and suppressing power consumption due to leakage current.
[□] to 10 to the 12th power [Ω / □], and the various materials described above are used as the material.

【0090】また、低抵抗膜29は、高抵抗膜24に比
べ十分に低い抵抗値を選択すればよく、Ni、Cr、A
u、Mo、W、Pt、Ti、Al、Cu、Pd等の金
属、あるいは合金、及びPd、Ag、Au、RuO2
Pd−Ag等の金属や金属酸化物とガラス等から構成さ
れる印刷導体、あるいはIn2 3 −SnO2 等の透明
導体及びポリシリコン等の半導体材料等より適宜選択さ
れる。
For the low resistance film 29, it is sufficient to select a resistance value sufficiently lower than that of the high resistance film 24. Ni, Cr, A
metals, such as u, Mo, W, Pt, Ti, Al, Cu, Pd, or alloys; and Pd, Ag, Au, RuO 2 ,
It is appropriately selected from a printed conductor composed of a metal such as Pd-Ag or a metal oxide and glass, a transparent conductor such as In 2 O 3 —SnO 2 and a semiconductor material such as polysilicon.

【0091】接合材30はスペーサ22が行方向配線1
8およびメタルバック21と電気的に接続するように、
導電性をもたせる必要がある。すなわち、導電性接着材
や金属粒子や導電性フィラーを添加したフリットガラス
が好適である。
The bonding material 30 is such that the spacer 22 is formed in the row direction wiring 1.
8 and the metal back 21 so as to be electrically connected to each other.
It is necessary to have conductivity. That is, frit glass to which a conductive adhesive, metal particles, or a conductive filler is added is preferable.

【0092】また、Dx1〜DxmおよびDy1〜Dy
nおよびHvは、当該表示パネルと不図示の電気回路と
電気的に接続するために設けた気密構造の電気接続用端
子である。Dx1〜Dxmはマルチ電子ビーム源の行方
向配線18と、Dy1〜Dynはマルチ電子ビーム源の
列方向配線19と、Hvはフェースプレートのメタルバ
ック21と電気的に接続している。
Also, Dx1 to Dxm and Dy1 to Dy
n and Hv are air-tightly structured electrical connection terminals provided for electrically connecting the display panel to an electric circuit (not shown). Dx1 to Dxm are electrically connected to the row wiring 18 of the multi-electron beam source, Dy1 to Dyn are electrically connected to the column wiring 19 of the multi-electron beam source, and Hv is electrically connected to the metal back 21 of the face plate.

【0093】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を10のマイナス7乗[T
orr]程度の真空度まで排気する。その後、排気管を
封止するが、気密容器内の真空度を維持するために、封
止の直前あるいは封止後に気密容器内の所定の位置にゲ
ッター膜(不図示)を形成する。ゲッター膜とは、たと
えばBaを主成分とするゲッター材料をヒーターもしく
は高周波加熱により加熱し蒸着して形成した膜であり、
該ゲッター膜の吸着作用により気密容器内は1×10マ
イナス5乗ないしは1×10マイナス7乗[Torr]
の真空度に維持される。
To evacuate the inside of the hermetic container to a vacuum, after assembling the hermetic container, an exhaust pipe (not shown) and a vacuum pump are connected, and the inside of the hermetic container is raised to the power of 10 −7 [T
orr]. Thereafter, the exhaust pipe is sealed, but a getter film (not shown) is formed at a predetermined position in the airtight container immediately before or after the sealing in order to maintain the degree of vacuum in the airtight container. The getter film is, for example, a film formed by heating and depositing a getter material containing Ba as a main component by a heater or high-frequency heating,
Due to the adsorption action of the getter film, the inside of the airtight container is 1 × 10−5 or 1 × 10−7 [Torr].
Is maintained at a vacuum degree.

【0094】以上説明した表示パネルを用いた画像表示
装置は、容器外端子Dx1ないしDxm、Dy1ないし
Dynを通じて各冷陰極素子17に電圧を印加すると、
各冷陰極素子17から電子が放出される。それと同時に
メタルバック21に容器外端子Hvを通じて数百[V]
ないし数[kV]の高圧を印加して、上記放出された電
子を加速し、フェースプレート15の内面に衝突させ
る。これにより、蛍光膜20をなす各色の蛍光体が励起
されて発光し、画像が表示される。
In the image display device using the display panel described above, when a voltage is applied to each of the cold cathode elements 17 through the external terminals Dx1 to Dxm and Dy1 to Dyn,
Electrons are emitted from each cold cathode element 17. At the same time, several hundred [V] are applied to the metal back 21 through the outer terminal Hv.
The emitted electrons are accelerated by applying a high voltage of a few kV to collide with the inner surface of the face plate 15. As a result, the phosphors of each color forming the fluorescent film 20 are excited and emit light, and an image is displayed.

【0095】通常、冷陰極素子である本発明の表面伝導
型放出素子17への印加電圧は12〜16[V]程度、
メタルバック21と冷陰極素子17との距離dは0.1
[mm]から8[mm]程度、メタルバック21と冷陰
極素子17間の電圧0.1[kV]から10[kV]程
度である。
Normally, the voltage applied to the surface conduction electron-emitting device 17 of the present invention, which is a cold cathode device, is about 12 to 16 [V].
The distance d between the metal back 21 and the cold cathode element 17 is 0.1
[Mm] to about 8 [mm], and the voltage between the metal back 21 and the cold cathode element 17 is about 0.1 [kV] to about 10 [kV].

【0096】以上、本発明の実施例の表示パネルの基本
構成と製法、および画像表示装置の概要を説明した。
The basic structure and manufacturing method of the display panel according to the embodiment of the present invention and the outline of the image display device have been described above.

【0097】次に、前記実施例の表示パネルに用いたマ
ルチ電子ビーム源の製造方法について説明する。本発明
の画像表示装置に用いるマルチ電子ビーム源は、冷陰極
素子を単純マトリクス配線した電子源であれば、冷陰極
素子の材料や形状あるいは製法に制限はない。したがっ
て、たとえば表面伝導型放出素子やFE型、あるいはM
IM型などの冷陰極素子を用いることができる。
Next, a method of manufacturing the multi-electron beam source used for the display panel of the above embodiment will be described. The material, shape, and manufacturing method of the cold cathode device are not limited as long as the multi-electron beam source used for the image display device of the present invention is an electron source in which cold cathode devices are arranged in a simple matrix. Therefore, for example, a surface conduction type emission element, an FE type, or M
A cold cathode device such as an IM type can be used.

【0098】ただし、表面画面が大きくてしかも安価な
表示装置が求められる状況のもとでは、これらの冷陰極
素子の中でも、表面伝導型放出素子が特に好ましい。す
なわち、FE型ではエミッタコーンとゲート電極の相対
位置や形状が電子放出特性を大きく左右するため、極め
て高精度な製造技術を必要とするが、これは大面積化や
製造コストの低減を達成するには不利な要因となる。ま
た、MIM型では、絶縁層と上電極の膜厚を薄くしかも
均一にする必要があるが、これも大面積化や製造コスト
の低減を達成するには不利な要因となる。その点、表面
伝導型放出素子は、比較的製造方法が単純なため、大面
積化や製造コストの低減が容易である。また、発明者ら
は、表面伝導型放出素子の中でも、電子放出部もしくは
その周辺部を微粒子膜から形成したものがとりわけ電子
放出特性に優れ、しかも製造が容易に行えることを見い
だしている。したがって、高輝度で大画面の画像表示装
置のマルチ電子ビーム源に用いるには、最も好適である
と言える。そこで、上記実施例の表示パネルにおいて
は、電子放出部もしくはその周辺部を微粒子膜から形成
した表面伝導型放出素子を用いた。そこで、まず好適な
表面伝導型放出素子については基本的な構成と製法およ
び特性を説明し、その後で多数の素子を単純マトリクス
配線したマルチ電子ビーム源の構造について述べる。
However, in a situation where a display device having a large surface screen and an inexpensive display device is required, among these cold cathode devices, a surface conduction type emission device is particularly preferable. That is, in the FE type, since the relative position and shape of the emitter cone and the gate electrode greatly affect the electron emission characteristics, extremely high-precision manufacturing technology is required, but this achieves a large area and a reduction in manufacturing cost. Is a disadvantageous factor. Further, in the MIM type, it is necessary to make the thicknesses of the insulating layer and the upper electrode thin and uniform, which is also a disadvantageous factor in achieving a large area and a reduction in manufacturing cost. On the other hand, since the surface conduction electron-emitting device has a relatively simple manufacturing method, it is easy to increase the area and reduce the manufacturing cost. In addition, the inventors have found that among the surface conduction electron-emitting devices, those in which the electron-emitting portion or its peripheral portion is formed of a fine particle film have particularly excellent electron-emitting characteristics and can be easily manufactured. Therefore, it can be said that it is most suitable for use in a multi-electron beam source of a high-luminance, large-screen image display device. Therefore, in the display panel of the above embodiment, a surface conduction electron-emitting device having the electron-emitting portion or its peripheral portion formed of a fine particle film was used. Therefore, the basic structure, manufacturing method and characteristics of a suitable surface conduction electron-emitting device will be described first, and then the structure of a multi-electron beam source in which a large number of devices are arranged in a simple matrix will be described.

【0099】(表面伝導型放出素子の好適な素子構成と
製法)電子放出部もしくはその周辺部を微粒子膜から形
成する表面伝導型放出素子の代表的な構成には、平面型
と垂直型の2種類があげられる。
(Suitable Device Configuration and Manufacturing Method of Surface Conduction Emission Device) The typical configuration of a surface conduction electron-emitting device in which an electron-emitting portion or its peripheral portion is formed of a fine particle film is a flat type or a vertical type. Kinds are given.

【0100】(平面型の表面伝導型放出素子)まず最初
に、平面型の表面伝導型放出素子の素子構成と製法につ
いて説明する。図8に示すのは、平面型の表面伝導型放
出素子の構成を説明するための平面図(a)および断面
図(b)である。図中、16は基板、31と32は素子
電極、33は導電性薄膜、34は通電フォーミング処理
により形成した電子放出部、35は通電活性化処理によ
り形成した薄膜である。
(Planar surface conduction electron-emitting device) First, the structure and manufacturing method of a plane surface conduction electron-emitting device will be described. FIG. 8 is a plan view (a) and a cross-sectional view (b) for explaining the configuration of a planar surface conduction electron-emitting device. In the figure, 16 is a substrate, 31 and 32 are device electrodes, 33 is a conductive thin film, 34 is an electron emitting portion formed by energization forming, and 35 is a thin film formed by energization activation.

【0101】基板16としては、たとえば、石英ガラス
や青板ガラスをはじめとする各種ガラス基板や、アルミ
ナをはじめとする各種セラミクス基板、あるいは上述の
各種基板にたとえばSiO2 を材料とする絶縁層を積層
した基板などを用いることができる。
As the substrate 16, for example, various glass substrates such as quartz glass and blue plate glass, various ceramics substrates such as alumina, or an insulating layer made of, for example, SiO 2 is laminated on the various substrates described above. A substrate or the like can be used.

【0102】また、基板16上に基板面と平行に対向し
て設けられた素子電極31と32は、導電性を有する材
料によって形成されている。たとえば、Ni、Cr、A
u、Mo、W、Pt、Ti、Cu、Pd、Ag等をはじ
めとする金属、あるいはこれらの金属の合金、あるいは
In2 3 −SnO2 をはじめとする金属酸化物、ポリ
シリコンなどの半導体などの中から適宜材料を選択して
用いればよい。電極を形成するには、たとえば真空蒸着
などの成膜技術とフォトリソグラフィー、エッチングな
どのパターニング技術を組み合わせて用いれば容易に形
成できるが、それ以外の方法(たとえば印刷技術)を用
いて形成してもさしつかえない。
The device electrodes 31 and 32 provided on the substrate 16 so as to be in parallel with the substrate surface are made of a conductive material. For example, Ni, Cr, A
Metals such as u, Mo, W, Pt, Ti, Cu, Pd, Ag and the like, alloys of these metals, metal oxides such as In 2 O 3 -SnO 2 , and semiconductors such as polysilicon A material may be appropriately selected from the above and used. An electrode can be easily formed by using a combination of a film forming technique such as vacuum deposition and a patterning technique such as photolithography and etching. However, the electrode can be formed by other methods (for example, printing technique). I can't wait.

【0103】素子電極31と32の形状は、当該電子放
出素子の応用目的に合わせて適宜設計される。一般的に
は、電極間隔Lは通常は数百オングストロームから数百
マイクロメーターの範囲から適当な数値を選んで設計さ
れるが、なかでも表示装置に応用するために好ましいの
は数マイクロメーターより数十マイクロメーターの範囲
である。また、素子電極の厚さdについては、通常は数
百オングストロームから数マイクロメーターの範囲から
適当な数値が選ばれる。
The shapes of the device electrodes 31 and 32 are appropriately designed according to the application purpose of the electron-emitting device. Generally, the electrode spacing L is usually designed by selecting an appropriate value from the range of several hundreds of angstroms to several hundreds of micrometers. It is in the range of ten micrometers. As for the thickness d of the device electrode, an appropriate value is usually selected from the range of several hundred angstroms to several micrometers.

【0104】また、導電性薄膜33の部分には、微粒子
膜を用いる。ここで述べた微粒子膜とは、構成要素とし
て多数の微粒子を含んだ膜(島状の集合体も含む)のこ
とをさす。微粒子膜を微視的に調べれば、通常は、個々
の微粒子が離間して配置された構造か、あるいは微粒子
が互いに隣接した構造か、あるいは微粒子が互いに重な
り合った構造が観測される。
A fine particle film is used for the conductive thin film 33. The fine particle film described here refers to a film including a large number of fine particles as constituent elements (including an island-shaped aggregate). When the fine particle film is examined microscopically, usually, a structure in which the individual fine particles are arranged apart from each other, a structure in which the fine particles are adjacent to each other, or a structure in which the fine particles overlap each other is observed.

【0105】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、なかでも好ましいのは10オングスト
ロームから200オングストロームの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。すなわち、素子電極31
あるいは32と電気的に良好に接続するのに必要な条
件、後述する通電フォーミングを良好に行うのに必要な
条件、微粒子膜自身の電気抵抗を後述する適宜の値にす
るために必要な条件などである。具体的には、数オング
ストロームから数千オングストロームの範囲のなかで設
定するが、なかでも好ましいのは10オングストローム
から500オングストロームの間である。
The particle size of the fine particles used in the fine particle film is in the range of several Angstroms to several thousand Angstroms, and preferably in the range of 10 Angstroms to 200 Angstroms. Further, the thickness of the fine particle film is appropriately set in consideration of various conditions described below. That is, the element electrode 31
Alternatively, conditions necessary for good electrical connection with 32, conditions necessary for satisfactorily performing energization forming described later, conditions necessary for setting the electric resistance of the fine particle film itself to an appropriate value described later, and the like. It is. Specifically, it is set in the range of several Angstroms to several thousand Angstroms, but the range is preferably between 10 Angstroms and 500 Angstroms.

【0106】また、微粒子膜を形成するのに用いられう
る材料としては、たとえば、Pd、Pt、Ru、Ag、
Au、Ti、In、Cu、Cr、Fe、Zn、Sn、T
a、W、Pbなどをはじめとする金属や、PdO、Sn
2 、In2 3 、PbO、Sb2 3 などをはじめと
する酸化物や、HfB2 、ZrB2 、LaB6 、CeB
6 、YB4 、GdB4 などをはじめとする硼化物や、T
iC、ZrC、HfC、TaC、SiC、WCなどをは
じめとする炭化物や、TiN、ZrH、HfNなどをは
じめとする窒化物や、Si、Geなどをはじめとする半
導体や、カーボンなどがあげられ、これらの中から適宜
選択される。
Materials that can be used to form the fine particle film include, for example, Pd, Pt, Ru, Ag,
Au, Ti, In, Cu, Cr, Fe, Zn, Sn, T
a, W, Pb and other metals, PdO, Sn
Oxides such as O 2 , In 2 O 3 , PbO, Sb 2 O 3 , HfB 2 , ZrB 2 , LaB 6 , CeB
Boride such as 6 , YB 4 , GdB 4 ,
carbides such as iC, ZrC, HfC, TaC, SiC, WC, etc., nitrides such as TiN, ZrH, HfN, semiconductors such as Si, Ge, carbon, and the like. It is appropriately selected from these.

【0107】以上述べたように、導電性薄膜33を微粒
子膜で形成したが、そのシート抵抗値については、10
の3乗から10の7乗[オーム/sq]の範囲に含まれ
るよう設定した。
As described above, the conductive thin film 33 is formed of a fine particle film.
It was set to be included in the range of 3 to 10 7 [ohm / sq].

【0108】なお、導電性薄膜33と素子電極31およ
び32とは、電気的に良好に接続されるのが望ましいた
め、互いの一部が重なりあうような構造をとっている。
その重なり方は、図8の例においては、下から、基板、
素子電極、導電性薄膜の順序で積層したが、場合によっ
ては下から基板、導電性薄膜、素子電極の順で積層して
もさしつかえない。
Since it is desirable that the conductive thin film 33 and the device electrodes 31 and 32 be electrically connected well, they have a structure in which a part of each of them overlaps.
In the example of FIG. 8, the overlapping method is as follows.
Although the device electrode and the conductive thin film are laminated in this order, the substrate, the conductive thin film and the device electrode may be laminated in this order from the bottom in some cases.

【0109】また、電子放出部34は、導電性薄膜33
の一部に形成された亀裂状などの部分であり、電気的に
は周囲の導電性薄膜よりも高抵抗な性質を有している。
亀裂などは、導電性薄膜33に対して、後述する通電フ
ォーミングの処理を行うことにより形成する。亀裂内に
は、数オングストロームから数百オングストロームの粒
径の微粒子を配置する場合がある。なお、実際の電子放
出部の位置や形状を精密かつ正確に図示するのは困難な
ため、図8においては模式的に示した。
The electron emitting section 34 is formed of a conductive thin film 33.
Are formed in a part of the surface, such as a crack, and have a higher electrical property than the surrounding conductive thin film.
The cracks and the like are formed by performing a later-described energization forming process on the conductive thin film 33. Fine particles having a particle size of several Angstroms to several hundred Angstroms may be arranged in the crack. Since it is difficult to accurately and accurately show the actual position and shape of the electron-emitting portion, they are schematically shown in FIG.

【0110】また、薄膜35は、炭素もしくは炭素化合
物よりなる薄膜で、電子放出部34およびその近傍を被
覆している。薄膜35は、通電フォーミング処理後に、
後述する通電活性化の処理を行うことにより形成する。
Further, the thin film 35 is a thin film made of carbon or a carbon compound, and covers the electron emitting portion 34 and the vicinity thereof. After the energization forming process, the thin film 35
It is formed by performing an energization activation process described later.

【0111】薄膜35は、単結晶グラファイト、多結晶
グラファイト、非晶質カーボンのいずれか、もしくはそ
の混合物であり、膜厚は500[オングストローム]以
下とするが、300[オングストローム]以下とするの
がさらに好ましい。なお、実際の薄膜35の位置や形状
を精密に図示するのは困難なため、図8においては模式
的に示した。また、平面図(a)においては、薄膜35
の一部を除去した素子を図示した。
The thin film 35 is made of any one of single-crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a film thickness of 500 [Å] or less, but preferably 300 [Å] or less. More preferred. Since it is difficult to accurately show the actual position and shape of the thin film 35, they are schematically shown in FIG. Also, in the plan view (a), the thin film 35
The device in which a part of is removed is shown.

【0112】以上、好ましい素子の基本構成を述べた
が、実施例においては以下のような素子を用いた。
The basic structure of the preferred elements has been described above. In the examples, the following elements were used.

【0113】すなわち、基板16には青板ガラスを用
い、素子電極31と32はNi薄膜を用いた。素子電極
の厚さdは1000[オングストローム]、電極間隔L
は2[マイクロメーター]とした。
That is, blue glass was used for the substrate 16, and Ni thin films were used for the element electrodes 31 and 32. The thickness d of the device electrode is 1000 [angstrom], and the electrode interval L
Was 2 [micrometers].

【0114】微粒子膜の主要材料としてPdもしくはP
dOを用い、微粒子膜の厚さは約100[オングストロ
ーム]、幅Wは100[マイクロメーター]とした。
Pd or P as the main material of the fine particle film
Using dO, the thickness of the fine particle film was about 100 [angstrom], and the width W was 100 [micrometer].

【0115】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。図9の(a)〜(d)
は、表面伝導型放出素子の製造工程を説明するための断
面図で、各部材の表記は前記図8と同一である。
Next, a description will be given of a method of manufacturing a preferred flat surface conduction electron-emitting device. (A) to (d) of FIG.
Is a cross-sectional view for explaining the manufacturing process of the surface conduction electron-emitting device, and the notation of each member is the same as in FIG.

【0116】1)まず、図9(a)に示すように、基板
16上に素子電極31および32を形成する。
1) First, device electrodes 31 and 32 are formed on a substrate 16 as shown in FIG.

【0117】形成するにあたっては、あらかじめ基板1
6を洗剤、純水、有機溶剤を用いて十分に洗浄後、素子
電極の材料を堆積させる(堆積する方法としては、たと
えば、蒸着法やスパッタ法などの真空成膜技術を用いれ
ばよい。)。その後、堆積した電極材料を、フォトリソ
グラフィー・エッチング技術を用いてパターニングし、
(a)に示した一対の素子電極(31と32)を形成す
る。
When forming, the substrate 1
After sufficiently cleaning 6 with a detergent, pure water, and an organic solvent, the material of the device electrode is deposited (for example, a vacuum film forming technique such as a vapor deposition method or a sputtering method may be used). . After that, the deposited electrode material is patterned using photolithography and etching technology,
A pair of device electrodes (31 and 32) shown in FIG.

【0118】2)次に、同図(b)に示すように、導電
性薄膜33を形成する。
2) Next, a conductive thin film 33 is formed as shown in FIG.

【0119】形成するにあたっては、まず前記(a)の
基板に有機金属溶液を塗布して乾燥し、加熱焼成処理し
て微粒子膜を成膜した後、フォトリソグラフィー・エッ
チングにより所定の形状にパターニングする。ここで、
有機金属溶液とは、導電性薄膜に用いる微粒子の材料を
主要元素とする有機金属化合物の溶液である(具体的に
は、本実施例では主要元素としてPdを用いた。また、
実施例では塗布方法として、ディッピング法を用いた
が、それ以外のたとえばスピンナー法やスプレー法を用
いてもよい。)。
In the formation, first, an organic metal solution is applied to the substrate (a), dried, heated and baked to form a fine particle film, and then patterned into a predetermined shape by photolithography and etching. . here,
The organic metal solution is a solution of an organic metal compound whose main element is a material of fine particles used for the conductive thin film (specifically, Pd was used as a main element in this example.
In the embodiment, the dipping method is used as the coating method, but other methods such as a spinner method and a spray method may be used. ).

【0120】また、微粒子膜で作られる導電性薄膜の成
膜方法としては、本実施例で用いた有機金属容器の塗布
による方法以外の、たとえば真空蒸着法やスパッタ法、
あるいは化学的気相堆積法などを用いる場合もある。
As a method for forming a conductive thin film made of a fine particle film, a method other than the method of applying an organometallic container used in this embodiment, for example, a vacuum evaporation method, a sputtering method, or the like.
Alternatively, a chemical vapor deposition method or the like may be used.

【0121】3)次に、同図(c)に示すように、フォ
ーミング用電源36から素子電極31と32の間に適宜
の電圧を印加し、通電フォーミング処理を行って、電子
放出部34を形成する。
3) Next, as shown in FIG. 13C, an appropriate voltage is applied between the device electrodes 31 and 32 from the forming power source 36 to perform the energization forming process, and the electron emission portion 34 is turned on. Form.

【0122】通電フォーミング処理とは、微粒子膜で作
られた導電性薄膜34に通電を行って、その一部を適宜
に破壊、変形、もしくは変質せしめ、電子放出を行うの
に好適な構造に変化させる処理のことである。微粒子膜
で作られた導電性薄膜のうち電子放出を行うのに好適な
構造に変化した部分(すなわち電子放出部34)におい
ては、薄膜に適当な亀裂が形成されている。なお、電子
放出部34が形成される前と比較すると、形成された後
は素子電極31と32の間で計測される電気抵抗は大幅
に増加する。
The energization forming treatment is to energize the conductive thin film 34 made of a fine particle film, and to appropriately break, deform, or alter a part of the conductive thin film 34 to change to a structure suitable for emitting electrons. This is the process that causes In a portion of the conductive thin film made of the fine particle film which has been changed to a structure suitable for emitting electrons (that is, the electron emitting portion 34), an appropriate crack is formed in the thin film. Note that the electrical resistance measured between the device electrodes 31 and 32 is significantly increased after the formation, as compared to before the electron emission portion 34 is formed.

【0123】通電方法をより詳しく説明するために、図
10に、フォーミング用電源36から印加する適宜の電
圧波形の一例を示す。微粒子膜で作られた導電性薄膜を
フォーミングする場合には、パルス状の電圧が好まし
く、本実施例の場合には同図に示したようにパルス幅T
1の三角波パルスをパルス間隔T2で連続的に印加し
た。その際には、三角波パルスの波高値Vpfを、順次
昇圧した。また、電子放出部34の形成状況をモニター
するためのモニターパルスPmを適宜の間隔で三角波パ
ルスの間に挿入し、その際に流れる電流を電流計37で
計測した。
FIG. 10 shows an example of an appropriate voltage waveform applied from the forming power supply 36 in order to describe the energization method in more detail. When forming a conductive thin film made of a fine particle film, a pulse-like voltage is preferable. In the case of this embodiment, a pulse width T is used as shown in FIG.
One triangular wave pulse was continuously applied at a pulse interval T2. At that time, the peak value Vpf of the triangular wave pulse was sequentially increased. In addition, monitor pulses Pm for monitoring the state of formation of the electron-emitting portions 34 were inserted at appropriate intervals between the triangular-wave pulses, and the current flowing at that time was measured by the ammeter 37.

【0124】実施例においては、たとえば10のマイナ
ス5乗[Torr]程度の真空雰囲気下において、たと
えばパルス幅T1を1[ミリ秒]、パルス間隔T2を1
0[ミリ秒]とし、波高値Vpfを1パルスごとに0.
1[V]ずつ昇圧した。そして、三角波を5パルス印加
するたびに1回の割りで、モニターパルスPmを挿入し
た。フォーミング処理に悪影響を及ぼすことがないよう
に、モニターパルスの電圧Vpmは0.1[V]に設定
した。そして、素子電極31と32の間の電気抵抗が1
×10の6乗[オーム]になった段階、すなわちモニタ
ーパルス印加時に電流計37で計測される電流が1×1
0のマイナス7乗[A]以下になった段階で、フォーミ
ング処理にかかわる通電を終了した。
In the embodiment, for example, in a vacuum atmosphere of about 10 −5 [Torr], for example, the pulse width T1 is 1 [millisecond] and the pulse interval T2 is 1
0 [millisecond], and the peak value Vpf is set to 0.
The pressure was increased by 1 [V]. Then, the monitor pulse Pm was inserted at a rate of one every time five triangular waves were applied. The monitor pulse voltage Vpm was set to 0.1 [V] so as not to adversely affect the forming process. The electric resistance between the device electrodes 31 and 32 is 1
When the current reaches a level of × 10 6 [ohm], that is, the current measured by the ammeter 37 when the monitor pulse is applied is 1 × 1.
At the stage when the power becomes 0 or less than the seventh power [A], the energization related to the forming process is terminated.

【0125】なお、上記の方法は、本実施例の表面伝導
型放出素子に関する好ましい方法であり、たとえば微粒
子膜の材料や膜厚、あるいは素子電極間隔Lなど表面伝
導型放出素子の設計を変更した場合には、それに応じて
通電の条件を適宜変更するのが望ましい。
The above method is a preferable method for the surface conduction electron-emitting device of the present embodiment, and for example, the design of the surface conduction electron-emitting device such as the material and film thickness of the fine particle film or the element electrode interval L is changed. In such a case, it is desirable to appropriately change the energization conditions accordingly.

【0126】4)次に、図9の(d)に示すように、活
性化用電源38から素子電極31と32の間に適宜の電
圧を印加し、通電活性化処理を行って、電子放出特性の
改善を行う。
4) Next, as shown in FIG. 9D, an appropriate voltage is applied between the element electrodes 31 and 32 from the activating power supply 38 to carry out an energization activating process, thereby performing electron emission. Improve characteristics.

【0127】通電活性化処理とは、前記通電フォーミン
グ処理により形成された電子放出部34に適宜の条件で
通電を行って、その近傍に炭素もしくは炭素化合物を堆
積せしめる処理のことである(図においては、炭素もし
くは炭素化合物よりなる堆積物を部材35として模式的
に示した。)。なお、通電活性化処理を行うことによ
り、行う前と比較して、同じ印加電圧における放出電流
を典型的には100倍以上に増加させることができる。
The energization activation process is a process of energizing the electron-emitting portion 34 formed by the energization forming process under appropriate conditions and depositing carbon or a carbon compound in the vicinity thereof (in the figure). Shows a deposit made of carbon or a carbon compound as the member 35.) Note that by performing the energization activation process, the emission current at the same applied voltage can be typically increased by 100 times or more as compared with before the energization activation process.

【0128】具体的には、10のマイナス4乗ないし1
0のマイナス5乗[Torr]の範囲内の真空雰囲気中
で、電圧パルスを定期的に印加することにより、真空雰
囲気中に存在する有機化合物を起源とする炭素もしくは
炭素化合物を堆積させる。堆積物35は、単結晶グラフ
ァイト、多結晶グラファイト、非晶質カーボンのいずれ
かか、もしくはその混合物であり、膜厚は500[オン
グストローム]以下、より好ましくは300[オングス
トローム]以下である。
Specifically, 10 minus the fourth power to 1
By applying a voltage pulse periodically in a vacuum atmosphere within the range of 0 to the fifth power [Torr], carbon or a carbon compound originating from an organic compound existing in the vacuum atmosphere is deposited. The deposit 35 is any of single crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of 500 Å or less, more preferably 300 Å or less.

【0129】通電方法をより詳しく説明するために、図
11の(a)に、活性化用電源38から印加する適宜の
電圧波形の一例を示す。本実施例においては、一定電圧
の矩形波を定期的に印加して通電活性化処理を行った
が、具体的には、矩形波の電圧Vacは14[V]、パ
ルス幅T3は1[ミリ秒]、パルス間隔T4は10[ミ
リ秒]とした。なお、上述の通電条件は、本実施例の表
面伝導型放出素子に関する好ましい条件であり、表面伝
導型放出素子の設計を変更した場合には、それに応じて
条件を適宜変更するのが望ましい。
In order to explain the energization method in more detail, FIG. 11A shows an example of an appropriate voltage waveform applied from the activation power supply 38. In the present embodiment, the energization activation process is performed by periodically applying a rectangular wave of a constant voltage. Specifically, the voltage Vac of the rectangular wave is 14 [V], and the pulse width T3 is 1 [mm]. Second] and the pulse interval T4 is 10 [milliseconds]. The above-mentioned energization conditions are preferable conditions for the surface conduction electron-emitting device of this embodiment, and when the design of the surface conduction electron-emitting device is changed, it is desirable to appropriately change the conditions accordingly.

【0130】図9の(d)に示す39は該表面伝導型放
出素子から放出される放出電流Ieを捕捉するためのア
ノード電極で、直流高電圧電源40および電流計41が
接続されている。(なお、基板16を、表示パネルの中
に組み込んでから活性化処理を行う場合には、表示パネ
ルの蛍光面をアノード電極39として用いる。)活性化
用電源38から電圧を印加する間、電流計41で放出電
流Ieを計測して通電活性化処理の進行状況をモニター
し、活性化用電源38の動作を制御する。電流計41で
計測された放出電流Ieの一例を図11(b)に示す
が、活性化電源38からパルス電圧を印加しはじめる
と、時間の経過とともに放出電流Ieは増加するが、や
がて飽和してほとんど増加しなくなる。このように、放
出電流Ieがほぼ飽和した時点で活性化用電源38から
の電圧印加を停止し、通電活性化処理を終了する。
Reference numeral 39 shown in FIG. 9D denotes an anode electrode for capturing an emission current Ie emitted from the surface conduction electron-emitting device, and is connected to a DC high-voltage power supply 40 and an ammeter 41. (When the activation process is performed after the substrate 16 is incorporated into the display panel, the phosphor screen of the display panel is used as the anode electrode 39.) While the voltage is applied from the activation power supply 38, The emission current Ie is measured by the total 41 to monitor the progress of the energization activation process, and the operation of the activation power supply 38 is controlled. An example of the emission current Ie measured by the ammeter 41 is shown in FIG. 11B. When the pulse voltage is started to be applied from the activation power supply 38, the emission current Ie increases with the passage of time, but eventually saturates. And hardly increase. As described above, when the emission current Ie is substantially saturated, the application of the voltage from the activation power supply 38 is stopped, and the energization activation process ends.

【0131】なお、上述の通電条件は、本実施例の表面
伝導型放出素子に関する好ましい条件であり、表面伝導
型放出素子の設計で変更した場合には、それに応じて条
件を適宜変更するのが望ましい。
The above-mentioned energization conditions are preferable conditions for the surface conduction electron-emitting device of the present embodiment, and if they are changed in the design of the surface conduction electron-emitting device, the conditions should be changed accordingly. desirable.

【0132】以上のようにして、図9(e)に示す平面
型の表面伝導型放出素子を製造した。
As described above, the planar surface conduction electron-emitting device shown in FIG. 9E was manufactured.

【0133】(垂直型の表面伝導型放出素子)次に、電
子放出部もしくはその周辺を微粒子膜から形成した表面
伝導型放出素子のもうひとつの代表的な構成、すなわち
垂直型の表面伝導型放出素子の構成について説明する。
(Vertical Type Surface Conduction Emission Element) Next, another typical configuration of a surface conduction type emission element in which the electron emission portion or its periphery is formed of a fine particle film, that is, a vertical type surface conduction emission device. The configuration of the element will be described.

【0134】図12は、垂直型の基本構成を説明するた
めの模式的な断面図であり、図中の42は基板、43と
44は素子電極、45は段差形成部材、46は微粒子膜
を用いた導電性薄膜、47は通電フォーミング処理によ
り形成した電子放出部、48は通電活性化処理により形
成した薄膜である。
FIG. 12 is a schematic sectional view for explaining the basic structure of the vertical type. In the figure, reference numeral 42 denotes a substrate, 43 and 44 denote element electrodes, 45 denotes a step forming member, and 46 denotes a fine particle film. The used conductive thin film, 47 is an electron emitting portion formed by the energization forming process, and 48 is a thin film formed by the energization activation process.

【0135】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方(43)が段差形成部材45
上に設けられており、導電性薄膜46が段差形成部材4
5の側面を被覆している点にある。したがって、前記図
8の平面型における素子電極間隔Lは、垂直型において
は段差形成部材45の段差高さLsとして設定される。
なお、基板42、素子電極43および44、微粒子膜を
用いた導電性薄膜46については、前記平面型の説明中
に列挙した材料を同様に用いることが可能である。ま
た、段差形成部材45には、たとえばSiO2 のような
電気的な絶縁性の材料を用いる。
The difference between the vertical type and the flat type described above is that one of the device electrodes (43) is formed with a step forming member 45.
The conductive thin film 46 is provided on the step forming member 4.
5 in that it covers the side surfaces. Therefore, the element electrode interval L in the planar type shown in FIG. 8 is set as the step height Ls of the step forming member 45 in the vertical type.
For the substrate 42, the device electrodes 43 and 44, and the conductive thin film 46 using the fine particle film, the materials listed in the description of the flat type can be used in the same manner. For the step forming member 45, an electrically insulating material such as SiO 2 is used.

【0136】次に、垂直型の表面伝導型放出素子の製法
について説明する。図13の(a)〜(f)は、製造工
程を説明するための断面図で、各部材の表記は前記図1
2と同一である。
Next, a method of manufacturing a vertical surface conduction electron-emitting device will be described. FIGS. 13A to 13F are cross-sectional views for explaining a manufacturing process.
Same as 2.

【0137】1)まず、図13(a)に示すように、基
板42上に素子電極44を形成する。
1) First, as shown in FIG. 13A, an element electrode 44 is formed on a substrate 42.

【0138】2)次に、同図(b)に示すように、段差
形成部材を形成するための絶縁層を積層する。絶縁層
は、たとえばSiO2 をスパッタ法で積層すればよい
が、たとえば真空蒸着法や印刷法などの他の成膜方法を
用いてもよい。
2) Next, as shown in FIG. 13B, an insulating layer for forming a step forming member is laminated. The insulating layer may be formed by stacking, for example, SiO 2 by a sputtering method, but another film forming method such as a vacuum evaporation method or a printing method may be used.

【0139】3)次に、同図(c)に示すように、絶縁
層の上に素子電極43を形成する。
3) Next, as shown in FIG. 13C, an element electrode 43 is formed on the insulating layer.

【0140】4)次に、同図(d)に示すように、絶縁
層の一部を、たとえばエッチング法を用いて除去し、素
子電極44を露出させる。
4) Next, as shown in FIG. 14D, a part of the insulating layer is removed by using, for example, an etching method to expose the element electrode 44.

【0141】5)次に、同図(e)に示すように、微粒
子膜を用いた導電性薄膜46を形成する。形成するに
は、前記平面型の場合と同じく、たとえば塗布法などの
成膜技術を用いればよい。
5) Next, as shown in FIG. 14E, a conductive thin film 46 using a fine particle film is formed. For the formation, as in the case of the flat type, a film forming technique such as a coating method may be used.

【0142】6)次に、前記平面型の場合と同じく、通
電フォーミング処理を行い、電子放出部を形成する(図
9(c)を用いて説明した平面型の通電フォーミング処
理と同様の処理を行えばよい。)。
6) Next, as in the case of the flat type, the energization forming process is performed to form an electron emission portion (the same process as the flat type energization forming process described with reference to FIG. 9C). Just do it.)

【0143】7)次に、前記平面型の場合と同じく、通
電活性化処理を行い、電子放出部近傍に炭素もしくは炭
素化合物を堆積させる(図9(d)を用いて説明した平
面型の通電活性化処理と同様の処理を行えばよい。)。
7) Next, similarly to the case of the above-mentioned planar type, an activation process is performed to deposit carbon or a carbon compound in the vicinity of the electron emission portion (the planar type energizing described with reference to FIG. 9D). The same processing as the activation processing may be performed.)

【0144】以上のようにして、図13(f)に示す垂
直型の表面伝導型放出素子を製造した。
As described above, the vertical type surface conduction electron-emitting device shown in FIG.

【0145】(表示装置に用いた表面伝導型放出素子の
特性)以上、平面型と垂直型の表面伝導型放出素子につ
いて素子構成と製法を説明したが、次に表示装置に用い
た素子の特性について述べる。
(Characteristics of Surface Conduction Emitting Element Used in Display Device) The element structure and manufacturing method of the planar and vertical surface conduction electron-emitting devices have been described above. Next, the characteristics of the element used in the display device will be described. Is described.

【0146】図14に、表示装置に用いた素子の、(放
出電流Ie)対(素子印加電圧Vf)特性、および(素
子電流If)対(素子印加電圧Vf)特性の典型的な例
を示す。なお、放出電流Ieは素子電流Ifに比べて著
しく小さく、同一尺度で図示するのが困難であるうえ、
これらの特性は素子の大きさや形状等の設計パラメータ
を変更することにより変化するものであるため、2本の
グラフは各々任意単位で図示した。
FIG. 14 shows typical examples of (emission current Ie) versus (device applied voltage Vf) characteristics and (device current If) versus (device applied voltage Vf) characteristics of the device used in the display device. . Note that the emission current Ie is significantly smaller than the element current If, and it is difficult to show the same current on the same scale.
Since these characteristics are changed by changing design parameters such as the size and shape of the element, the two graphs are shown in arbitrary units.

【0147】表示装置に用いた素子は、放出電流Ieに
関して以下に述べる3つの特性を有している。第一に、
ある電圧(これを閾値電圧Vthと呼ぶ)以上の大きさ
の電圧を素子に印加すると急激に放出電流Ieが増加す
るが、一方、閾値電圧Vth未満の電圧では放出電流I
eはほとんど検出されない。
The element used in the display device has the following three characteristics regarding the emission current Ie. Primarily,
When a voltage higher than a certain voltage (hereinafter referred to as a threshold voltage Vth) is applied to the element, the emission current Ie sharply increases. On the other hand, when the voltage is lower than the threshold voltage Vth, the emission current Ie is increased.
e is hardly detected.

【0148】すなわち、放出電流Ieに関して、明確な
閾値電圧Vthを持った非線形素子である。
That is, the non-linear element has a clear threshold voltage Vth with respect to the emission current Ie.

【0149】第二に、放出電流Ieは素子に印加する電
圧Vfに依存して変化するため、電圧Vfで放出電流I
eの大きさを制御できる。
Secondly, since the emission current Ie changes depending on the voltage Vf applied to the element, the emission current Ie varies with the voltage Vf.
The magnitude of e can be controlled.

【0150】第三に、素子に印加する電圧Vfに対して
素子から放出される電流Ieの応答速度が速いため、電
圧Vfを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。
Third, since the response speed of the current Ie emitted from the element is faster with respect to the voltage Vf applied to the element, the amount of charge of the electrons emitted from the element depends on the length of time during which the voltage Vf is applied. Can control.

【0151】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。た
とえば多数の素子を表面画面の画素に対応して設けた表
示装置において、第一の特性を利用すれば、表示画面を
順次走査して表示を行うことが可能である。すなわち、
駆動中の素子には所望の発光輝度に応じて閾値電圧Vt
h以上の電圧を適宜印加し、非選択状態の素子には閾値
電圧Vth未満の電圧を印加する。駆動する素子を順次
切り替えてゆくことにより、表示画面を順次走査して表
示を行うことが可能である。
Because of the above characteristics, the surface conduction electron-emitting device could be suitably used for a display device. For example, in a display device in which a large number of elements are provided corresponding to the pixels on the front screen, display can be performed by sequentially scanning the display screen by using the first characteristic. That is,
The driving element has a threshold voltage Vt according to a desired light emission luminance.
h or higher, and a voltage lower than the threshold voltage Vth is applied to the non-selected elements. By sequentially switching the elements to be driven, the display screen can be sequentially scanned and displayed.

【0152】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、階調表示を行うことが可能である。
Further, since the emission luminance can be controlled by using the second characteristic or the third characteristic, gradation display can be performed.

【0153】(多数素子を単純マトリクス配線したマル
チ電子ビーム源の構造)次に、上述の表面伝導型放出素
子を基板上に配列して単純マトリクス配線したマルチ電
子ビーム源の構造について述べる。
(Structure of a multi-electron beam source in which a large number of elements are arranged in a simple matrix) Next, the structure of a multi-electron beam source in which the above-described surface conduction electron-emitting elements are arranged on a substrate and arranged in a simple matrix will be described.

【0154】図4に示すのは、前記図1の表示パネルに
用いたマルチ電子ビーム源の平面図である。基板上に
は、前記図8で示したものと同様な表面伝導型放出素子
が配列され、これらの素子は行方向配線電極18と列方
向配線電極19により単純マトリクス状に配線されてい
る。行方向配線電極18と列方向配線電極19の交差す
る部分には、電極間に絶縁層(不図示)が形成されてお
り、電気的な絶縁が保たれている。
FIG. 4 is a plan view of the multi-electron beam source used for the display panel of FIG. On the substrate, surface conduction type emission elements similar to those shown in FIG. 8 are arranged, and these elements are wired in a simple matrix by row direction wiring electrodes 18 and column direction wiring electrodes 19. An insulating layer (not shown) is formed between the electrodes at the intersections of the row direction wiring electrodes 18 and the column direction wiring electrodes 19 to maintain electrical insulation.

【0155】図4のA−A′に沿った断面を図5に示
す。
FIG. 5 shows a cross section along the line AA 'in FIG.

【0156】なお、このような構造のマルチ電子源は、
あらかじめ基板上に行方向配線電極18、列方向配線電
極19、電極間絶縁層(不図示)、および表面伝導型放
出素子の素子電極と導電性薄膜を形成した後、行方向配
線電極18および列方向配線電極19を介して各素子に
給電して通電フォーミング処理と通電活性化処理を行う
ことにより製造した。
Incidentally, the multi-electron source having such a structure is as follows.
After the row direction wiring electrode 18, the column direction wiring electrode 19, the interelectrode insulating layer (not shown), the device electrode of the surface conduction electron-emitting device and the conductive thin film are formed in advance on the substrate, the row direction wiring electrode 18 and the column are formed. The device was manufactured by supplying current to each element via the directional wiring electrode 19 and performing an energization forming process and an energization activation process.

【0157】図15は、NTSC方式のテレビ信号に基
づいてテレビジョン表示を行う為の駆動回路の概略構成
をブロック図で示したものである。同図中、表示パネル
49は前述した表示パネルに相当するもので、前述した
様に製造され、動作する。また、走査回路50は表示ラ
インを走査し、制御回路51は走査回路へ入力する信号
等を生成する。シフトレジスタ52は1ライン毎のデー
タをシフトし、ラインメモリ53は、シフトレジスタ5
2からの1ライン分のデータを変調信号発生器54に入
力する。同期信号分離回路55はNTSC信号から同期
信号を分離する。
FIG. 15 is a block diagram showing a schematic configuration of a driving circuit for performing television display based on an NTSC television signal. In the figure, a display panel 49 corresponds to the above-described display panel, and is manufactured and operates as described above. The scanning circuit 50 scans a display line, and the control circuit 51 generates a signal to be input to the scanning circuit. The shift register 52 shifts data for each line, and the line memory 53 stores the shift register 5.
The data for one line from 2 is input to the modulation signal generator 54. The synchronization signal separation circuit 55 separates the synchronization signal from the NTSC signal.

【0158】以下、図15の装置各部の機能を詳しく説
明する。
Hereinafter, the function of each unit of the apparatus shown in FIG. 15 will be described in detail.

【0159】まず表示パネル49は、端子Dx1ないし
Dxmおよび端子Dy1ないしDyn、および高圧端子
Hvを介して外部の電気回路と接続されている。このう
ち、端子Dx1ないしDxmには、表示パネル49内に
設けられているマルチ電子ビーム源、すなわちm行n列
の行列状にマトリクス配線された冷陰極素子を1行(n
素子)ずつ順次駆動してゆく為の走査信号が印加され
る。一方、端子Dy1ないしDynには、前記走査信号
により選択された1行分のn個の各素子の出力電子ビー
ムを制御する為の変調信号が印加される。また、高圧端
子Hvには、直流電圧源Vaより、たとえば5[kV]
の直流電圧が供給されるが、これはマルチ電子ビーム源
より出力される電子ビームに蛍光体を励起するのに十分
なエネルギーを付与する為の加速電圧である。
First, the display panel 49 is connected to an external electric circuit via terminals Dx1 to Dxm, terminals Dy1 to Dyn, and a high voltage terminal Hv. Among them, the terminals Dx1 to Dxm are connected to a multi-electron beam source provided in the display panel 49, that is, a cold cathode element arranged in a matrix of m rows and n columns in one row (n
A scanning signal for sequentially driving each element is applied. On the other hand, to the terminals Dy1 to Dyn, a modulation signal for controlling the output electron beams of the n elements for one row selected by the scanning signal is applied. The high voltage terminal Hv is connected to the DC voltage source Va by, for example, 5 kV.
This is an accelerating voltage for applying sufficient energy to the electron beam output from the multi-electron beam source to excite the phosphor.

【0160】次に、走査回路50について説明する。同
回路は、内部にm個のスイッチング素子(図中、S1な
いしSmで模式的に示されている)を備えるもので、各
スイッチング素子は、直流電圧源Vxの出力電圧もしく
は0[V](グランドレベル)のいずれか一方を選択
し、表示パネル49の端子Dx1ないしDxmと電気的
に接続するものである。S1ないしSmの各スイッチン
グ素子は、制御回路51が出力する制御信号Tscanに基
づいて動作するものだが、実際にはたとえばFETのよ
うなスイッチング素子を組合わせる事により容易に構成
することが可能である。なお、前記直流電圧源Vxは、
図14に例示した電子放出素子の特性に基づき走査され
ていない素子に印加される駆動電圧が電子放出しきい値
電圧Vth電圧以下となるよう、一定電圧を出力するよ
う設定されている。
Next, the scanning circuit 50 will be described. The circuit includes m switching elements (schematically indicated by S1 to Sm in the figure), and each switching element includes an output voltage of a DC voltage source Vx or 0 [V] ( (Ground level), and is electrically connected to the terminals Dx1 to Dxm of the display panel 49. Each of the switching elements S1 to Sm operates based on the control signal Tscan output from the control circuit 51. However, in practice, it can be easily configured by combining switching elements such as FETs. . Note that the DC voltage source Vx is
Based on the characteristics of the electron-emitting device illustrated in FIG. 14, a constant voltage is set so that the driving voltage applied to the device that is not scanned is equal to or lower than the electron emission threshold voltage Vth.

【0161】また、制御回路51は、外部より入力する
画像信号に基づいて適切な表示が行なわれるように各部
の動作を整合させる働きをもつものである。次に説明す
る同期信号分離回路55より送られる同期信号Tsyncに
基づいて、各部に対してTscanおよびTsft およびTmr
y の各制御信号を発生する。同期信号分離回路55は、
外部から入力されるNTSC方式のテレビ信号から、同
期信号成分と輝度信号成分とを分離する為の回路で、良
く知られているように周波数分離(フィルタ)回路を用
いれば容易に構成できるものである。同期信号分離回路
55により分離された同期信号は、良く知られるように
垂直同期信号と水平同期信号より成るが、ここでは説明
の便宜上、Tsync信号として図示した。一方、前記テレ
ビ信号から分離された画像の輝度信号成分を便宜上DA
TA信号と表すが、同信号はシフトレジスタ52に入力
される。
The control circuit 51 has a function of matching the operation of each unit so that appropriate display is performed based on an image signal input from the outside. Based on the synchronization signal Tsync sent from the synchronization signal separation circuit 55 described below, Tscan, Tsft and Tmr
Generate y control signals. The synchronization signal separation circuit 55
A circuit for separating a synchronization signal component and a luminance signal component from an NTSC television signal input from the outside, and can be easily configured by using a frequency separation (filter) circuit as is well known. is there. The synchronizing signal separated by the synchronizing signal separating circuit 55 is composed of a vertical synchronizing signal and a horizontal synchronizing signal as is well known, but is shown here as a Tsync signal for convenience of explanation. On the other hand, the luminance signal component of the image separated from the television signal is referred to as DA for convenience.
This signal is indicated as a TA signal, and is input to the shift register 52.

【0162】シフトレジスタ52は、時系列的にシリア
ルに入力される前記DATA信号を、画像の1ライン毎
にシリアル/パラレル変換するためのもので、前記制御
回路51より送られる制御信号Tsft に基づいて動作す
る。すなわち、制御信号Tsft は、シフトレジスタ52
のシフトロックであると言い換えることもできる。シリ
アル/パラレル変換された画像1ライン分(電子放出素
子n素子分の駆動データに相当する)のデータは、Id1
ないしIdnのn個の信号として前記シフトレジスタ52
により出力される。
The shift register 52 is for serially / parallel converting the DATA signal input serially in time series for each line of an image, and is based on a control signal Tsft sent from the control circuit 51. Works. That is, the control signal Tsft is
Can be paraphrased as a shift lock. The data for one line of the serial / parallel-converted image (corresponding to the drive data for n electron-emitting devices) is Id1
To the shift register 52 as n signals of Idn.
Is output by

【0163】ラインメモリ53は、画像1ライン分のデ
ータを必要時間の間だけ記憶する為の記憶装置であり、
制御回路51より送られる制御信号Tmry にしたがって
適宜Id1ないしIdnの内容を記憶する。記憶された内容
は、I'd1 ないしI'dn として出力され、変調信号発生
器54に入力される。
The line memory 53 is a storage device for storing data for one line of an image for a required time only.
The contents of Id1 to Idn are stored as appropriate according to the control signal Tmry sent from the control circuit 51. The stored contents are output as I'd1 to I'dn and input to the modulation signal generator 54.

【0164】変調信号発生器54は、前記画像データ
I'd1 ないしI'dn の各々に応じて、電子放出素子17
の各々を適切に駆動変調する為の信号源で、その出力信
号は、端子Dy1ないしDynを通じて表示パネル49内の
電子放出素子17に印加される。
The modulation signal generator 54 controls the electron-emitting device 17 according to each of the image data I'd1 to I'dn.
Are output to be applied to the electron-emitting devices 17 in the display panel 49 through terminals Dy1 to Dyn.

【0165】図14を用いて説明したように、本発明に
関わる表面伝導型放出素子は放出電流Ieに対して以下
の基本特性を有している。すなわち、電子放出には明確
な閾値電圧Vth(後述する実施例の表面伝導型放出素
子では8[V])があり、閾値Vth以上の電圧を印加
された時のみ電子放出が生じる。また、電子放出閾値V
th以上の電圧に対しては、図14のグラフのように電
圧の変化に応じて放出電流Ieも変化する。このことか
ら、本素子にパルス状の電圧を印加する場合、たとえば
電子放出閾値Vth以下の電圧を印加しても電子放出は
生じないが、電子放出閾値Vth以上の電圧を印加する
場合には表面伝導型放出素子から電子ビームが出力され
る。その際、パルスの波高値Vmを変化させることによ
り出力電子ビームの強度を制御することが可能である。
また、パルスの幅Pwを変化させることにより出力され
る電子ビームの電荷の総量を制御することが可能であ
る。
As described with reference to FIG. 14, the surface conduction electron-emitting device according to the present invention has the following basic characteristics with respect to the emission current Ie. That is, electron emission has a clear threshold voltage Vth (8 [V] in a surface conduction electron-emitting device of an embodiment described later), and electron emission occurs only when a voltage equal to or higher than the threshold Vth is applied. Also, the electron emission threshold V
For a voltage equal to or greater than th, the emission current Ie also changes according to the change in the voltage, as shown in the graph of FIG. For this reason, when a pulse-like voltage is applied to the device, for example, when a voltage equal to or lower than the electron emission threshold Vth is applied, no electron emission occurs. An electron beam is output from the conduction type emission device. At this time, the intensity of the output electron beam can be controlled by changing the pulse peak value Vm.
In addition, it is possible to control the total amount of charges of the output electron beam by changing the pulse width Pw.

【0166】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器54として、一定長さの電圧パルス
を発生し、入力されるデータに応じて適宜パルスの波高
値を変調するような電圧変調方式の回路を用いることが
できる。また、パルス幅変調方式を実施するに際して
は、変調信号発生器54として、一定の波高値の電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの幅を変調するようなパルス幅変調方式の回路を用い
ることができる。
Therefore, as a method of modulating the electron-emitting device in accordance with the input signal, a voltage modulation method, a pulse width modulation method, or the like can be employed. When performing the voltage modulation method, a circuit of the voltage modulation method that generates a voltage pulse of a fixed length and modulates the peak value of the pulse appropriately according to input data is used as the modulation signal generator 54. be able to. When the pulse width modulation method is performed, the modulation signal generator 54 generates a voltage pulse having a constant peak value, and modulates the width of the voltage pulse appropriately according to input data. Circuit can be used.

【0167】シフトレジスタ52やラインメモリ53
は、デジタル信号式のものでもアナログ信号式のもので
も採用できる。すなわち、画像信号のシリアル/パラレ
ル変換や記憶が所定の速度で行われればよいからであ
る。
The shift register 52 and the line memory 53
Can be adopted as a digital signal type or an analog signal type. That is, the serial / parallel conversion and storage of the image signal may be performed at a predetermined speed.

【0168】デジタル信号式を用いる場合には、同期信
号分離回路55の出力信号DATAをデジタル信号化す
る必要があるが、これには同期信号分離回路55の出力
部にA/D変換器を設ければよい。これに関連してライ
ンメモリ53の出力信号がデジタル信号かアナログ信号
かにより、変調信号発生器に用いられる回路が若干異な
ったものとなる。すなわち、デジタル信号を用いた電圧
変調方式の場合、変調信号発生器54には、例えばD/
A変換回路を用い、必要に応じて増幅回路などを付与す
る。パルス幅変調方式の場合、変調信号発生器54に
は、例えば高速の発振器および発振器の出力する波数を
計数する計数器(カウンタ)および計数器の出力値と前
記メモリの出力値を比較する比較器(コンパレータ)を
組み合せた回路を用いる。必要に応じて、比較器の出力
するパルス幅変調された変調信号を電子放出素子の駆動
電圧にまで電圧増幅するための増幅器を付加することも
できる。
When the digital signal type is used, it is necessary to convert the output signal DATA of the synchronization signal separation circuit 55 into a digital signal. For this purpose, an A / D converter is provided at the output of the synchronization signal separation circuit 55. Just do it. In this connection, the circuit used for the modulation signal generator differs slightly depending on whether the output signal of the line memory 53 is a digital signal or an analog signal. That is, in the case of the voltage modulation method using a digital signal, the modulation signal generator 54 includes, for example, D / D
An A conversion circuit is used, and an amplification circuit and the like are provided as needed. In the case of the pulse width modulation method, the modulation signal generator 54 includes, for example, a high-speed oscillator, a counter (counter) for counting the number of waves output from the oscillator, and a comparator for comparing the output value of the counter with the output value of the memory. (Comparator) is used. If necessary, an amplifier for amplifying the pulse width modulated signal output from the comparator to the drive voltage of the electron-emitting device can be added.

【0169】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器54には、例えばオペアンプなどを
用いた増幅回路を採用でき、必要に応じてシフトレベル
回路などを付加することもできる。パルス幅変調方式の
場合には、例えば、電圧制御型発振回路(VCO)を採
用でき、必要に応じて電子放出素子の駆動電圧まで電圧
増幅するための増幅器を付加することもできる。
In the case of the voltage modulation method using an analog signal, an amplification circuit using, for example, an operational amplifier or the like can be used as the modulation signal generator 54, and a shift level circuit or the like can be added as necessary. In the case of the pulse width modulation method, for example, a voltage controlled oscillation circuit (VCO) can be employed, and an amplifier for amplifying the voltage up to the drive voltage of the electron-emitting device can be added as necessary.

【0170】このような構成をとりうる本発明の適用可
能な画像表示装置においては、各電子放出素子に、容器
外端子Dx1乃至Dxm、Dy1乃至Dynを介して電
圧を印加することにより、電子放出が生じる。高圧端子
Hvを介してメタルバック21あるいは透明電極(不図
示)に高圧を印加し、電子ビームを加速する。加速され
た電子は、蛍光膜20に衝突し、発光が生じて画像が形
成される。
In the image display apparatus to which the present invention can be applied, the electron emission element is applied by applying a voltage to each of the electron emission elements via the external terminals Dx1 to Dxm and Dy1 to Dyn. Occurs. A high voltage is applied to the metal back 21 or the transparent electrode (not shown) via the high voltage terminal Hv to accelerate the electron beam. The accelerated electrons collide with the fluorescent film 20 and emit light to form an image.

【0171】ここで述べた画像表示装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の思
想に基づいて種々の変形が可能である。入力信号につい
てはNTSC方式を挙げたが、入力信号はこれに限るも
のではなく、PAL、SECAM方式など他、これらよ
り多数の走査線からなるTV信号(MUSE方式をはじ
めとする高品位TV)方式をも採用できる。
The configuration of the image display apparatus described here is an example of an image forming apparatus to which the present invention can be applied, and various modifications can be made based on the concept of the present invention. The input signal is described in the NTSC system. However, the input signal is not limited to the NTSC system, but may be a PAL or SECAM system or a TV signal (MUSE system or other high-definition TV) system including a larger number of scanning lines. Can also be adopted.

【0172】[0172]

【実施例】以下に、実施例を挙げて本発明を更に詳述す
る。
The present invention will be described in more detail with reference to the following examples.

【0173】以下に述べる各実施例においては、マルチ
電子ビーム源として、前述した、電極間の導電性微粒子
膜に電子放出部を有するタイプのN×M個(N=307
2、M=1024)の表面伝導型放出素子を、M本の行
方向配線とN本の列方向配線とによりマトリクス配線
(図1および図4参照)したマルチ電子ビーム源を用い
た。
In each of the embodiments described below, as the multi-electron beam source, N × M (N = 307) of the above-described type having an electron emission portion in the conductive fine particle film between the electrodes is used.
A multi-electron beam source was used in which the surface conduction electron-emitting devices (2, M = 1024) were matrix-wired (see FIGS. 1 and 4) by M row-directional wirings and N column-directional wirings.

【0174】(実施例1:高抵抗膜)TiおよびAlの
ターゲットを高周波電源で同時スパッタすることによ
り、Ti−Al合金窒化膜を形成した。スパッタガスは
Ar:N2 が1:2の混合ガスで全圧力は1mTorr
である。絶縁性部材は青板ガラスを用い、TiおよびA
lターゲットに加える高周波電力を調整することによ
り、合金窒化膜の比抵抗を変化した。Ti濃度が31a
t%のとき比抵抗5×104 Ωcmを示した。この膜厚
60nmのTi−Al合金窒化膜の表面にHf−N膜を
スパッタ法で10nm形成し、試料Aを得た。
Example 1 High Resistance Film A Ti—Al alloy nitride film was formed by simultaneously sputtering Ti and Al targets with a high frequency power supply. The sputtering gas is a mixed gas of Ar: N 2 of 1: 2 and the total pressure is 1 mTorr.
It is. The insulating member is made of soda lime glass, Ti and A
The specific resistance of the alloy nitride film was changed by adjusting the high frequency power applied to the target. Ti concentration 31a
At the time of t%, the specific resistance was 5 × 10 4 Ωcm. An Hf-N film was formed to a thickness of 10 nm on the surface of the Ti-Al alloy nitride film having a thickness of 60 nm by a sputtering method to obtain a sample A.

【0175】(実施例2:高抵抗膜)実施例1のTiに
代えてCrターゲットを用い、青板ガラスにCr−Al
合金窒化膜を200nm厚形成した。スパッタガスは実
施例1と同じであり、CrとAlの高周波電力を調整
し、Crが5.8at%、で比抵抗4.0×105 Ωc
mの膜が得られた。4×105 ΩcmのCr−Ar合金
窒化膜表面にPt膜を1nm厚、合金窒化膜と同一装置
で連続して成膜し、試料Bを得た。この膜をSEM観察
した結果、Ptは不連続な島状膜を形成していることが
わかった。
(Example 2: High resistance film) A Cr target was used instead of Ti in Example 1, and Cr-Al
An alloy nitride film was formed to a thickness of 200 nm. The sputtering gas was the same as in Example 1, the high-frequency power of Cr and Al was adjusted, and the specific resistance was 4.0 × 10 5 Ωc with 5.8 at% of Cr.
m was obtained. A sample B was obtained by continuously forming a 1 nm thick Pt film on the surface of a 4 × 10 5 Ωcm Cr—Ar alloy nitride film using the same apparatus as the alloy nitride film. As a result of SEM observation of this film, it was found that Pt formed a discontinuous island-like film.

【0176】(実施例3:高抵抗膜)実施例1のTiに
代えてTaターゲットを用い、青板ガラスにTa−Al
合金窒化膜を200nm厚形成した。スパッタガスは実
施例1と同じであり、TaとAlの高周波電力を調整
し、Taの組成が31at%の時に比抵抗3.0×10
5 Ωcmの合金窒化膜が得られた。この表面にAu膜を
1nm厚、電子ビーム蒸着法により成膜することにより
試料Cを得た。この膜をSEM観察した結果実施例2と
同様に不連続な島状膜を形成していた。
(Embodiment 3: High resistance film)
Instead of using a Ta target, Ta-Al
An alloy nitride film was formed to a thickness of 200 nm. Sputter gas is real
Same as the first embodiment, adjusting high frequency power of Ta and Al
When the composition of Ta is 31 at%, the specific resistance is 3.0 × 10 3
FiveAn Ωcm alloy nitride film was obtained. Au film on this surface
1nm thick, by e-beam evaporation
Sample C was obtained. As a result of SEM observation of this film, Example 2 and
Similarly, a discontinuous island-like film was formed.

【0177】(実施例4:高抵抗膜)Cr及びBのター
ゲットをRFスパッタにより同時スパッタすることによ
り、Cr−B−Nを成膜した。膜厚は100nmであ
る。スパッタガスはAr:N2=7:3の混合ガスで、
全圧は0.45Paとした。Cr及びBターゲットに加
える高周波電力を調整することにより組成を調整し、C
rが11.6at%の時に比抵抗1×104 Ωcmの膜
を得た。膜厚は約200nmである。この表面にHf−
N膜をスパッタ法で10nm形成し、試料Dを得た。
(Example 4: High resistance film) Cr-BN was deposited by simultaneously sputtering targets of Cr and B by RF sputtering. The thickness is 100 nm. The sputtering gas is a mixed gas of Ar: N 2 = 7: 3,
The total pressure was 0.45 Pa. The composition is adjusted by adjusting the high-frequency power applied to the Cr and B targets.
When r was 11.6 at%, a film having a specific resistance of 1 × 10 4 Ωcm was obtained. The thickness is about 200 nm. Hf-
A sample D was obtained by forming an N film to a thickness of 10 nm by a sputtering method.

【0178】(実施例5:高抵抗膜)Cr及びSi−N
のターゲットをRFスパッタにより同時スパッタするこ
とによりCr−Si−Nを成膜した。スパッタガスはA
r:N2 =7:1の混合ガスで、全圧は0.40Paと
した。Cr及びSiターゲットに加える高周波電力を調
整することにより組成を調整しCrが3.8at%の時
に比抵抗1×105 Ωcmの膜を得た。膜厚は約100
nmであった。この表面にPtを1nm厚、電子ビーム
蒸着法により成膜することにより試料Eを得た。
(Example 5: High resistance film) Cr and Si-N
Was simultaneously sputtered by RF sputtering to form a Cr—Si—N film. The sputtering gas is A
A mixed gas of r: N 2 = 7: 1 and the total pressure was 0.40 Pa. The composition was adjusted by adjusting the high frequency power applied to the Cr and Si targets, and when Cr was 3.8 at%, a film having a specific resistance of 1 × 10 5 Ωcm was obtained. The film thickness is about 100
nm. A sample E was obtained by forming a 1 nm thick Pt film on this surface by electron beam evaporation.

【0179】(実施例6:高抵抗膜)実施例2で作製し
た試料Bを大気中450℃で熱処理し試料Fを得た。熱
処理を行っても試料Bの抵抗値に変化はなかった。SI
MS(二次イオン質量分析器)で酸化層厚みを測定した
結果、Cr−Al合金窒化膜の表面より約25mmの深
さから酸素が検出され、合金窒化膜とPt膜の境界部で
はCr−Al合金酸化膜が形成されている。この酸化膜
の合金窒化膜近傍は酸素濃度が低下していることから、
この領域においては酸窒化膜が形成されている。
(Example 6: High resistance film) The sample B prepared in Example 2 was heat-treated at 450 ° C in the air to obtain a sample F. The resistance of Sample B did not change even after the heat treatment. SI
As a result of measuring the thickness of the oxide layer by MS (secondary ion mass spectrometer), oxygen was detected from a depth of about 25 mm from the surface of the Cr-Al alloy nitride film, and Cr- was detected at the boundary between the alloy nitride film and the Pt film. An Al alloy oxide film is formed. Since the oxygen concentration of the oxide film near the alloy nitride film is low,
An oxynitride film is formed in this region.

【0180】(実施例7)実施例1で作製した試料Aを
大気中450℃で熱処理し試料Gを得た。熱処理を行っ
た結果試料Aの抵抗値は約10倍に上昇した。SIMS
(二次イオン質量分析器)で酸化層厚みを測定した結
果、Cr−Al合金窒化膜の表面より約25nmの深さ
から酸素が検出され、合金窒化膜と第2層(Hf−O、
Hf−N膜)の境界部ではCr−Al合金酸化膜が形成
されている。この酸化膜の合金窒化膜近傍は酸素濃度が
低下していることから、この領域においては酸窒化膜が
形成されている。またESCAにより表面組成分析を行
ったところ表面には酸素と微量の窒素が検出され、表面
にはHf−OとHf−Nが存在している。
Example 7 Sample A produced in Example 1 was heat-treated at 450 ° C. in the atmosphere to obtain Sample G. As a result of the heat treatment, the resistance value of Sample A increased about 10 times. SIMS
As a result of measuring the oxide layer thickness with a (secondary ion mass spectrometer), oxygen was detected from a depth of about 25 nm from the surface of the Cr-Al alloy nitride film, and the alloy nitride film and the second layer (Hf-O,
At the boundary of the (Hf-N film), a Cr-Al alloy oxide film is formed. Since the oxygen concentration of the oxide film near the alloy nitride film is low, an oxynitride film is formed in this region. When surface composition analysis was performed by ESCA, oxygen and a trace amount of nitrogen were detected on the surface, and Hf-O and Hf-N were present on the surface.

【0181】(比較例)比較例として、一層のみの帯電
防止膜から成る試料を作製した。絶縁性部材として石英
ガラス上にAu島状膜を厚み3nmRFスパッタ法で作
製した。得られたAu膜の比抵抗は3×105 Ωであ
り、これを試料Hとした。
(Comparative Example) As a comparative example, a sample having only one antistatic film was prepared. An Au island film was formed on quartz glass as an insulating member by RF sputtering with a thickness of 3 nm. The specific resistance of the obtained Au film was 3 × 10 5 Ω.

【0182】また、他の比較例として、第2層の膜厚を
大きくした試料を作製した。絶縁性部材として石英ガラ
ス上には実施例2で述べたのと同じCr−Al−Nを2
00nm成膜し、その上にPtを40nmと大きな膜厚
で成膜した。これを試料Iとする。
Further, as another comparative example, a sample in which the thickness of the second layer was increased was manufactured. The same Cr-Al-N as described in Example 2 was applied on quartz glass as an insulating member.
A film was formed to a thickness of 00 nm, and Pt was formed thereon to a large thickness of 40 nm. This is designated as Sample I.

【0183】[結果]以上本発明帯電防止膜を形成した
試料A〜Eおよび比較例の試料Hをそれぞれ、425℃
熱処理、真空中、真空中200℃熱処理後の抵抗値を測
定した。
[Results] The samples A to E on which the antistatic film of the present invention was formed and the sample H of the comparative example were each tested at 425 ° C.
The resistance after heat treatment, in vacuum, and after heat treatment at 200 ° C. in vacuum was measured.

【0184】結果は、図16に示したように、比較例H
は抵抗値が大きく変動するのに対し、本発明帯電防止膜
はいずれも大きな変化がなく安定である。すなわち、比
較例で示したAu島状膜は比抵抗値が帯電防止膜として
好ましい範囲にあるが、抵抗値の安定性が悪い。しかし
ながら、本発明帯電防止膜は熱処理後も抵抗変化が小さ
いので、電子線ディスプレイのように使用環境が真空で
あったり、作製工程に高温熱処理、真空熱処理を含む用
途に対して特に有効なものである。
The results were as shown in FIG.
Although the resistance value greatly fluctuates, the antistatic film of the present invention is stable without any significant change. That is, the Au island film shown in the comparative example has a specific resistance value in a preferable range as an antistatic film, but has poor stability of the resistance value. However, since the resistance change of the antistatic film of the present invention is small even after the heat treatment, the antistatic film is particularly effective for use in a vacuum environment such as an electron beam display, or for applications including a high-temperature heat treatment and a vacuum heat treatment in a manufacturing process. is there.

【0185】また、Ptの第2層の膜厚を40nmにし
た比較例の試料Iは、比抵抗が10 -5Ωcmを示し、電
子線ディスプレイのスペーサ帯電防止膜としては抵抗値
が低すぎ、十分な高圧をかけることができない。
Further, the thickness of the second layer of Pt was set to 40 nm.
The sample I of the comparative example has a specific resistance of 10 -FiveΩcm
Resistance value as a spacer antistatic film for slave display
Is too low to apply enough high pressure.

【0186】(実施例8:スペーサ)次に本発明を適用
した表示装置の表示パネルの構成について、具体的な例
を示して説明する。
(Embodiment 8: Spacer) Next, the structure of a display panel of a display device to which the present invention is applied will be described with reference to a specific example.

【0187】図1は、実施例に用いた表示パネルの斜視
図であり、内部構造を示すためにパネルの一部を切り欠
いて示している。
FIG. 1 is a perspective view of a display panel used in the embodiment, in which a part of the panel is cut away to show the internal structure.

【0188】図中、13はリアプレート、14は支持枠
(側壁)、15はフェースプレートであり、13、1
4、15により表示パネルの内部は真空に維持されてい
る。リアープレート13には、基板16が固定されてい
るが、該基板上には冷陰極型電子放出素子として表面伝
導型放出素子17が1920×480個形成されてい
る。図1では個数は簡略化して表示してある。
In the figure, 13 is a rear plate, 14 is a support frame (side wall), 15 is a face plate,
The inside of the display panel is maintained at a vacuum by 4 and 15. A substrate 16 is fixed to the rear plate 13. On the substrate, 1920 × 480 surface conduction electron-emitting devices 17 are formed as cold cathode electron-emitting devices. In FIG. 1, the numbers are shown in a simplified manner.

【0189】本実施例においては、気密容器のリアープ
レート13にマルチ電子ビーム源の基板16を固定する
構成としたが、マルチ電子ビーム源の基板16が十分な
強度を有するものである場合は、気密容器のリアープレ
ートとしてマルチ電子ビーム源の基板16自体を用いて
もよい。
In this embodiment, the substrate 16 of the multi-electron beam source is fixed to the rear plate 13 of the airtight container. However, if the substrate 16 of the multi-electron beam source has a sufficient strength, The substrate 16 of the multi-electron beam source may be used as the rear plate of the airtight container.

【0190】図4は、前記図1の表示パネル16に用い
たマルチ電子ビーム源の平面図である。基板上には、表
面伝導型放出素子が配列され、これらの素子はX方向配
線電極18とY方向配線電極19により単純マトリクス
状に配線されている。X方向電極18とY方向配線電極
19の交差する部分には、電極間に絶縁層(不図示)が
形成されており、電気的な絶縁が保たれている。
FIG. 4 is a plan view of the multi-electron beam source used for the display panel 16 of FIG. On the substrate, surface conduction electron-emitting devices are arranged, and these devices are wired in a simple matrix by X-direction wiring electrodes 18 and Y-direction wiring electrodes 19. An insulating layer (not shown) is formed between the X-direction electrodes 18 and the Y-direction wiring electrodes 19 at the intersections of the electrodes to maintain electrical insulation.

【0191】図4のA−A′に沿った断面を、図5に示
す。
FIG. 5 shows a cross section along the line AA 'in FIG.

【0192】(平面型の表面伝導型放出素子)本実施例
に用いた平面型の表面伝導型放出素子の素子構成につい
て図8を用いて説明する。図中、16は基板、31と3
2は素子電極、33は導電性薄膜、34は通電フォーミ
ング処理により形成した電子放出部、35は通電活性化
処理に形成した薄膜である。
(Flat-Type Surface-Conduction-Type Emission Element) The element configuration of the flat-type surface-conduction-type emission element used in this embodiment will be described with reference to FIG. In the figure, 16 is a substrate, 31 and 3
Reference numeral 2 denotes an element electrode; 33, a conductive thin film; 34, an electron-emitting portion formed by energization forming; and 35, a thin film formed by energization activation.

【0193】基板16は石英ガラスや青板ガラスをはじ
めとする各種ガラス基板や、アルミナをはじめとする各
種セラミクス基板あるいは上述の各種基板上にSiO2
の絶縁層などを用いることができる。
The substrate 16 is made of various glass substrates such as quartz glass and blue plate glass, various ceramics substrates such as alumina, or SiO 2 on the above various substrates.
Insulating layer or the like can be used.

【0194】また、基板16上に基板面と平行に対向し
て設けられた素子電極31と32は、導電性を有する材
料によって形成されている。例えば、Ni、Cr、A
u、Mo、W、Pt、Ti、Cu、Pd、Ag等をはじ
めとする金属、あるいはこれらの金属の合金、あるいは
In2 3 −SnO2 をはじめとする金属酸化物、ポリ
シリコンなどの半導体などの中から適宜材料を選択して
用いればよい。電極を形成するには、例えば真空蒸着な
どの成膜技術とフォトリソグラフィー、エッチングなど
のパターニング技術を組み合わせて用いれば容易に形成
できるが、それ以外の方法(例えば印刷技術)を用いて
形成しても差し支えない。
The device electrodes 31 and 32 provided on the substrate 16 so as to be opposed to the substrate surface in parallel to each other are formed of a conductive material. For example, Ni, Cr, A
Metals such as u, Mo, W, Pt, Ti, Cu, Pd, Ag and the like, alloys of these metals, metal oxides such as In 2 O 3 -SnO 2 , and semiconductors such as polysilicon A material may be appropriately selected from the above and used. An electrode can be easily formed by using a combination of a film forming technique such as vacuum evaporation and a patterning technique such as photolithography and etching. However, the electrode can be formed by other methods (for example, printing technique). No problem.

【0195】素子電極31と32の形状は、当該電子放
出素子の応用目的に合わせて適宜設計される。一般的に
は、電極間隔Lは通常数十名のメーターから数百マイク
ロメーターの範囲から適当な数値を選んで設計される
が、中でも表示装置に応用するために好ましいのは数マ
イクロメーターより数十マイクロメーターの範囲から適
当な数値が選ばれる。
The shapes of the device electrodes 31 and 32 are appropriately designed according to the application purpose of the electron-emitting device. Generally, the electrode interval L is usually designed by selecting an appropriate numerical value from the range of several tens of meters to several hundreds of micrometers. An appropriate value is selected from the range of ten micrometers.

【0196】また、導電性薄膜33の部分には、微粒子
膜を用いる。ここで述べた微粒子膜とは、構成要素とし
て多数の微粒子を含んだ膜(島状の集合体も含む)のこ
とを指す。微粒子膜を微視的に調べれば、通常は個々の
微粒子が離間して配置された構造か、あるいは微粒子が
たがいに重なり合った構造が観測される。
A fine particle film is used for the portion of the conductive thin film 33. The fine particle film mentioned here refers to a film containing a large number of fine particles as constituent elements (including an island-shaped aggregate). When the fine particle film is examined microscopically, usually, a structure in which individual fine particles are spaced apart from each other or a structure in which fine particles overlap each other is observed.

【0197】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数百ナノメーターの範囲に含まれるも
のであるが、中でも好ましいものは1から20ナノメー
ターの範囲のものである。また、微粒子膜の膜厚は、以
下に述べるような諸条件を考慮して適宜設定される。す
なわち、素子電極31あるいは32と電気的に良好に接
続するのに必要な条件、後述する通電フォーミングを良
好に行うのに必要な条件、微粒子膜自身の電気抵抗を後
述する適宜の値にするために必要な条件などである。具
体的には、数オングストロームから数百ナノメーターの
範囲の中で設定するが、中でも好ましいのは1から50
ナノメーターの間である。
The particle size of the fine particles used for the fine particle film is in the range of several angstrom to several hundred nanometers, and particularly preferably in the range of 1 to 20 nanometers. Further, the thickness of the fine particle film is appropriately set in consideration of various conditions described below. That is, the conditions necessary for good electrical connection to the device electrode 31 or 32, the conditions necessary for good energization forming described below, and the electric resistance of the fine particle film itself to an appropriate value described later. And other conditions required. Specifically, it is set within a range of several Angstroms to several hundreds of nanometers.
Between nanometers.

【0198】また、微粒子膜を形成するのに用いられう
る材料としては、例えば、Pd、Pt、Ru、Ag、A
u、Ti、In、Cu、Cr、Fe、Zn、Sn、T
a、W、Pbなどをはじめとする金属や、PdO、Sn
2 、In2 3 、PbO、Sb2 3 などをはじめと
する酸化物や、HfB2 、ZrB2 、LaBL6 、Ce
6 、YB4 、GdB4 などをはじめとする硼化物や、
TiC、ZrC、HfC、TaC、SiC、WCなどを
はじめとする炭化物や、TiN、ZrN、HfNなどを
はじめとする窒化物や、Si、Geなどをはじめとする
半導体や、カーボンなどがあげられ、これらの中から適
宜選択される。
Materials that can be used to form the fine particle film include, for example, Pd, Pt, Ru, Ag, A
u, Ti, In, Cu, Cr, Fe, Zn, Sn, T
a, W, Pb and other metals, PdO, Sn
Oxides such as O 2 , In 2 O 3 , PbO, Sb 2 O 3 , HfB 2 , ZrB 2 , LaBL 6 , Ce
Borides such as B 6 , YB 4 , GdB 4 ,
Carbides such as TiC, ZrC, HfC, TaC, SiC, and WC, nitrides such as TiN, ZrN, and HfN; semiconductors such as Si and Ge; and carbon. It is appropriately selected from these.

【0199】以上述べたように、導電性薄膜33を微粒
子膜で形成したが、その表面抵抗値については、10の
3乗から10の7乗オームの範囲に含まれるよう設定し
た。なお、導電性薄膜33と素子電極31及び32とは
電気的に良好に接続されるのが望ましいため、たがいの
一部が重なり合うような構造をとっている。その重なり
かたは、図8の例においては、下から、基板、素子電
極、導電性薄膜の順序で積層したが、場合によっては下
から基板、導電性薄膜、素子電極の順序で積層しても構
わない。
As described above, the conductive thin film 33 was formed of a fine particle film, and its surface resistance was set to be in the range of 10 3 to 10 7 ohms. Since it is desirable that the conductive thin film 33 and the element electrodes 31 and 32 be electrically connected well, a structure is adopted in which a part of each of them overlaps. In the example of FIG. 8, the layers are stacked in the order of the substrate, the device electrode, and the conductive thin film in the example shown in FIG. 8, but may be stacked in the order of the substrate, the conductive thin film, and the device electrode from the bottom in some cases. Absent.

【0200】また電子放出部34は、導電性薄膜33の
一部に形成された亀裂状などの部分であり、電気的には
周囲の導電性薄膜よりも高抵抗な性質を有している。亀
裂などは、導電性薄膜33に対して、通電フォーミング
の処理を行うことにより形成する。通電フォーミング処
理とは、微粒子膜で作られた導電性薄膜33に対して、
通電を行って、その一部を適宜に破壊、変形、もしくは
変質せしめ、電子放出を行うのに好適な構造に変化させ
る処理のことである。微粒子膜で作られた導電性薄膜の
うち電子放出を行うのに好適な構造に変化した部分(す
なわち電子放出部34)においては、薄膜に適当な亀裂
が形成されている。なお、電子放出部34が形成される
前と比較すると、形成された後は素子電極31と32の
間で計測される電気抵抗は大幅に増加する。
The electron-emitting portion 34 is a portion such as a crack formed in a part of the conductive thin film 33, and has an electrically higher resistance than the surrounding conductive thin film. The cracks and the like are formed by applying a current forming process to the conductive thin film 33. The energization forming process is performed on the conductive thin film 33 made of a fine particle film.
This is a process in which a portion of the structure is appropriately destroyed, deformed, or altered by applying an electric current to change the structure into a structure suitable for emitting electrons. In a portion of the conductive thin film made of the fine particle film which has been changed to a structure suitable for emitting electrons (that is, the electron emitting portion 34), an appropriate crack is formed in the thin film. Note that the electrical resistance measured between the device electrodes 31 and 32 is significantly increased after the formation, as compared to before the electron emission portion 34 is formed.

【0201】薄膜35は、炭素もしくは炭素化合物より
なる薄膜で、電子放出部34及びその近傍を被覆してい
る。
The thin film 35 is a thin film made of carbon or a carbon compound, and covers the electron emitting portion 34 and its vicinity.

【0202】薄膜35は、通電フォーミング処理後に、
通電活性化の処理を行うことにより形成した。
After the energization forming process, the thin film 35
It was formed by performing an activation process.

【0203】薄膜35は、単結晶グラファイト、多結晶
グラファイト、非晶質カーボンのいずれかか、もしくは
その混合物であり、膜厚は50ナノメーター以下とする
が、17ナノメーター以下とするのが更に好ましい。
The thin film 35 is made of any one of single-crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of 50 nm or less, and more preferably 17 nm or less. preferable.

【0204】通電活性化処理とは、前記通電フォーミン
グ処理に形成された電子放出部34に適宜の条件で通電
を行って、その近傍に炭素もしくは炭素化合物を堆積せ
しめる処理のことである(図においては、炭素もしくは
炭素化合物よりなる堆積物を部材35として模式的に示
した。)。なお、通電活性化処理を行うことにより、行
う前と比較して、同じ印加電圧における放出電流を典型
的には100倍以上に増加させることができる。具体的
には、10のマイナス4乗ないし10のマイナス5乗T
orrの範囲内の真空雰囲気中で、電圧パルスを定期的
に印加することにより、真空雰囲気中に存在する有機化
合物を起源とする炭素もしくは炭素化合物を堆積させ
る。堆積物35は、単結晶グラファイト、多結晶グラフ
ァイト、非晶質カーボンのいずれかか、もしくはその混
合物であり、膜厚は50ナノメーター以下、より好まし
くは17ナノメーター以下である。
The energization activation process is a process of energizing the electron-emitting portion 34 formed in the energization forming process under appropriate conditions and depositing carbon or a carbon compound in the vicinity thereof (in the figure). Shows a deposit made of carbon or a carbon compound as the member 35.) Note that by performing the energization activation process, the emission current at the same applied voltage can be typically increased by 100 times or more as compared with before the energization activation process. Specifically, 10 minus 4th power to 10 minus 5th power T
By applying a voltage pulse periodically in a vacuum atmosphere within the range of orr, carbon or a carbon compound derived from an organic compound existing in the vacuum atmosphere is deposited. The deposit 35 is any one of single-crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of 50 nanometers or less, more preferably 17 nanometers or less.

【0205】以上、好ましい素子の基本構成を述べた
が、実施例においては以下のような素子を用いた。
The basic structure of the preferred elements has been described above. In the examples, the following elements were used.

【0206】すなわち、基板16には青板ガラスを用
い、素子電極31と32にはNi薄膜を用いた。素子電
極の厚さdは100ナノメーター、電極間隔Lは20マ
イクロメーターとした。微粒子膜の主要原料としてPd
もしくはPdOを用い、微粒子膜の厚さは約10ナノメ
ーター、幅Wは100マイクロメーターである。
That is, blue glass was used for the substrate 16 and Ni thin films were used for the device electrodes 31 and 32. The thickness d of the device electrode was 100 nanometers, and the electrode interval L was 20 micrometers. Pd as main raw material for fine particle membrane
Alternatively, PdO is used, the thickness of the fine particle film is about 10 nanometers, and the width W is 100 micrometers.

【0207】なお、このような構造のマルチ電子源は、
あらかじめ基板上にX方向配線電極18、Y方向配線電
極19、電極間絶縁層(不図示)及び表面伝導型放出素
子の素子電極と導電性薄膜を形成した後、X方向配線電
極18及びY方向配線電極19を介して、各素子に給電
して通電フォーミング処理と通電活性化処理を行うこと
により製造した。
The multi-electron source having such a structure is as follows.
After the X-direction wiring electrode 18, the Y-direction wiring electrode 19, the interelectrode insulating layer (not shown), the device electrode of the surface conduction electron-emitting device and the conductive thin film are formed on the substrate in advance, the X-direction wiring electrode 18 and the Y-direction The device was manufactured by supplying power to each element via the wiring electrode 19 and performing an energization forming process and an energization activation process.

【0208】(スペーサ)長さ40mm、幅2.8m
m、厚み0.2mmのリアプレートと同質のガラスを絶
縁性部材として用いた。帯電防止膜として、実施例2で
用いたCr−Al合金窒化膜に第2層としてPtを積層
したものを使用した。厚みは200nmである。これに
限らず本発明帯電防止膜を使用することが可能である。
(Spacer) Length 40 mm, width 2.8 m
Glass having the same quality as a rear plate having a thickness of 0.2 mm and a thickness of 0.2 mm was used as an insulating member. As the antistatic film, a film obtained by laminating Pt as the second layer on the Cr—Al alloy nitride film used in Example 2 was used. The thickness is 200 nm. The present invention is not limited to this, and the antistatic film of the present invention can be used.

【0209】次に、低抵抗膜29(図7)として、フェ
ースプレート、リアープレートとの接続部に接続部と平
行に17μmの帯状に0.1μm厚みのPt膜を形成し
た。
Next, as a low-resistance film 29 (FIG. 7), a Pt film having a thickness of 0.1 μm was formed in a 17 μm band parallel to the connection portion between the face plate and the rear plate.

【0210】スペーサはX方向配線上及びフェースプレ
ート上のメタルバックと導電性フリットガラスを用いて
接続れている。導電性フリットガラスはフリットガラス
に、表面を金コーティングした導電性微粒子を混合した
ものを使用し、スペーサ表面の帯電防止膜とX方向配線
あるいはフェースプレートと電気的に接続してある。
The spacer is connected to the metal back on the X-direction wiring and the face plate using conductive frit glass. As the conductive frit glass, a mixture of frit glass and conductive fine particles whose surface is coated with gold is used, and is electrically connected to the antistatic film on the spacer surface and the X-directional wiring or face plate.

【0211】以上の構造の表示装置のX方向配線とY方
向配線を不図示の画像信号回路に接続し、テレビ画像を
表示したところ、スペーサ近傍における発光位置ずれは
わずかであり、実用上問題ないものであった。
When the X-direction wiring and the Y-direction wiring of the display device having the above structure were connected to an image signal circuit (not shown) to display a television image, the light emission position shift near the spacer was slight, and there was no practical problem. Was something.

【0212】比較例として実施例2で作成したCr−A
l−N帯電防止膜をPtの第2層を設けずに同様の絶縁
部材上に成膜しスペーサとして用いた。この時テレビ画
像を表示すると、スペーサ近傍の発光位置ずれはわずか
であったが、第2層のある試料に比べてそのずれ量は多
かった。この差は電子源からの放出電子量が多ければ多
いほど明瞭になった。この時、発光位置ずれとは、スペ
ーサが帯電していないと仮定して、ビームが本来照射す
るはずの位置からのずれのことである。
As a comparative example, the Cr-A prepared in Example 2 was used.
An 1N antistatic film was formed on the same insulating member without providing the second layer of Pt and used as a spacer. At this time, when the television image was displayed, the light emission position shift near the spacer was slight, but the shift amount was larger than that of the sample having the second layer. This difference became clearer as the amount of electrons emitted from the electron source increased. At this time, the light emission position shift is a shift from a position to which the beam should be irradiated assuming that the spacer is not charged.

【0213】冷陰極型電子放出素子として上記平面型表
面伝導型放出素子のほか、図12にその断面膜式図を示
す垂直型の表面伝導型放出素子も使用可能である。表面
伝導型放出素子以外の電界放出型電子放出素子も用いる
ことができる。
As the cold cathode type electron-emitting device, in addition to the above-mentioned planar type surface-conduction type electron-emitting device, a vertical surface-conduction type electron-emitting device whose sectional film diagram is shown in FIG. 12 can also be used. Field emission electron-emitting devices other than the surface conduction electron-emitting device can also be used.

【0214】なお、スペーサの形状としては、図20
(a)に示すような、各電子源の位置に対応したマトリ
クス状の開孔を持つ板状部材からなる形状も考えられ、
また図20(b)に示されるようなライン状の開孔を持
つ形状であってもよい。
Note that the shape of the spacer is shown in FIG.
As shown in (a), a shape composed of a plate-like member having a matrix-like opening corresponding to the position of each electron source is also conceivable.
Further, a shape having a linear opening as shown in FIG.

【0215】[0215]

【発明の効果】以上説明したように、本発明によれば、
抵抗値が不安定であっても帯電しにくい材料を最表面の
第2層として膜厚1nm〜20nmで用い、第1層とし
て化学的、物理的に安定な半導電性膜を膜厚10nm〜
1μmで用いるというように、帯電防止膜を2層構成と
することにより、その後の加熱工程を通しても、抵抗値
の変動が少なく、安定した抵抗値の帯電防止膜を得るこ
とができる。
As described above, according to the present invention,
A material that is difficult to be charged even if the resistance value is unstable is used as the second layer on the outermost surface with a thickness of 1 nm to 20 nm, and a chemically and physically stable semiconductive film is used as the first layer with a thickness of 10 nm to 10 nm.
By forming the antistatic film into a two-layer structure such that the antistatic film is used at 1 μm, a variation in resistance value is small even after the subsequent heating step, and an antistatic film having a stable resistance value can be obtained.

【0216】また、本発明の帯電防止膜は、比抵抗が1
8 Ωcm以下であるので、帯電防止効果が得られる表
面抵抗に調整することが容易であり、かつ安定性が高い
ものである。また、この帯電防止膜をスペーサに応用す
ることで、画像のむらのない表示装置の製造が可能であ
る。
Further, the antistatic film of the present invention has a specific resistance of 1
Since at 0 8 [Omega] cm or less, it is easy to adjust the surface resistance of the antistatic effect can be obtained, and it has high stability. Further, by applying this antistatic film to the spacer, it is possible to manufacture a display device having no image unevenness.

【0217】また、本発明によれば、第1層に化学的、
物理的に安定な半導電性膜を上記膜厚で被覆することに
より、組立工程中に受ける様々な因子に影響を受けない
膜の安定で適正な抵抗値を規定することができる。
Further, according to the present invention, the first layer is chemically and
By coating a physically stable semiconductive film with the above film thickness, a stable and appropriate resistance value of the film which is not affected by various factors received during the assembling process can be defined.

【0218】一方、第2層には、二次電子放出効率が第
1層の材料より小さく、帯電防止材料として好ましい
が、被抵抗が低いため、スペーサ帯電防止膜として適正
な抵抗値に保つためには非常に薄く成膜しなければなら
ず、単独で用いると非常に不安定であるような材料を用
いることができる。
On the other hand, the second layer has a lower secondary electron emission efficiency than the material of the first layer and is preferable as an antistatic material. However, since the resistance is low, the second layer has an appropriate resistance as a spacer antistatic film. In this case, a material which must be formed very thin and which is extremely unstable when used alone can be used.

【0219】あるいは、同様に、二次電子放出効率は小
さいが、比抵抗が高すぎて除電能が劣る(抵抗値が高い
ほど除電速度は遅くなる)ような材料も第1層に除電機
能をになわせることにより用いることができる。
Similarly, a material whose secondary electron emission efficiency is small but whose specific resistance is too high and the charge elimination ability is inferior (the charge elimination speed becomes slower as the resistance value becomes higher) also has the charge elimination function in the first layer. Can be used.

【0220】二次電子放出により帯電が引き起こされる
場合は、帯電防止能は、表面から10nm程度までの深
さの材料に依存する。一方、除電の能力(帯電除去)は
膜全体の抵抗値に依存する。よって、これらの機能を分
離して二層の膜に持たせることにより、従来の単膜の構
成よりパフォーマンスの高い帯電防止膜を作ることがで
きる。
When charging is caused by secondary electron emission, the antistatic ability depends on a material having a depth of about 10 nm from the surface. On the other hand, the ability of static elimination (charge removal) depends on the resistance value of the entire film. Therefore, by separating these functions into two layers, it is possible to produce an antistatic film having higher performance than the conventional single film structure.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例である画像表示装置の、表示パ
ネルの一部を切り欠いて示した斜視図。
FIG. 1 is a perspective view of an image display device according to an embodiment of the present invention, in which a part of a display panel is cut away.

【図2】本発明の帯電防止膜の概略断面図。FIG. 2 is a schematic sectional view of an antistatic film of the present invention.

【図3】本発明の他の帯電防止膜の概略断面図。FIG. 3 is a schematic sectional view of another antistatic film of the present invention.

【図4】実施例で用いたマルチ電子ビーム源の基板の平
面図。
FIG. 4 is a plan view of a substrate of the multi-electron beam source used in the embodiment.

【図5】実施例で用いた平面型の表面伝導型放出素子の
断面図。
FIG. 5 is a cross-sectional view of a planar surface conduction electron-emitting device used in an example.

【図6】表示パネルのフェースプレートの蛍光体配列を
例示した平面図。
FIG. 6 is a plan view illustrating a phosphor array of a face plate of the display panel.

【図7】本発明表示装置のスペーサの断面図。FIG. 7 is a sectional view of a spacer of the display device of the present invention.

【図8】実施例で用いた平面型の表面伝導型放出素子の
平面図(a)、断面図(b)。
FIGS. 8A and 8B are a plan view and a cross-sectional view, respectively, of a planar surface conduction electron-emitting device used in an example.

【図9】平面型の表面伝導型放出素子の製造工程を示す
断面図。
FIG. 9 is a cross-sectional view showing a manufacturing process of the planar surface conduction electron-emitting device.

【図10】通電フォーミング処理の際の印加電圧波形
図。
FIG. 10 is a waveform chart of an applied voltage in the energization forming process.

【図11】通電活性化処理の際の印加電圧波形(a)、
放出電流Ieの変化(b)を示す図。
FIG. 11 shows an applied voltage waveform (a) during the energization activation process;
The figure which shows the change (b) of emission current Ie.

【図12】垂直型の表面伝導型放出素子の断面図。FIG. 12 is a sectional view of a vertical surface conduction electron-emitting device.

【図13】垂直型の表面伝導型放出素子の製造工程を示
す断面図。
FIG. 13 is a sectional view showing a manufacturing process of the vertical surface conduction electron-emitting device.

【図14】実施例で用いた表面伝導型放出素子の典型的
な特性を示すグラフ。
FIG. 14 is a graph showing typical characteristics of a surface conduction electron-emitting device used in an example.

【図15】本発明の実施例である画像表示装置の駆動回
路の概略構成を示すブロック図。
FIG. 15 is a block diagram showing a schematic configuration of a driving circuit of the image display device according to the embodiment of the present invention.

【図16】実施例と比較例との抵抗値の変化を示す図。FIG. 16 is a diagram showing a change in resistance value between an example and a comparative example.

【図17】従来知られた表面伝導型放出素子の一例を示
す図。
FIG. 17 is a view showing an example of a conventionally known surface conduction electron-emitting device.

【図18】従来知られたFE型素子の一例を示す図。FIG. 18 is a view showing an example of a conventionally known FE element.

【図19】従来知られたMIM型素子の一例を示す図。FIG. 19 is a view showing an example of a conventionally known MIM type element.

【図20】スペーサの他の形状を示す模式図である。FIG. 20 is a schematic view showing another shape of the spacer.

【符号の説明】[Explanation of symbols]

23 絶縁性部材 24 帯電防止膜 25 合金窒化膜 26 第2層 27 合金の酸化膜あるいは酸窒化膜 Reference Signs List 23 Insulating member 24 Antistatic film 25 Alloy nitride film 26 Second layer 27 Alloy oxide film or oxynitride film

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 基体上に、第1層として膜厚10nm〜
1μmの半導電性膜と、その表面に第2層として、前記
第1層と異なる材料からなる膜厚1nm〜20nmの層
を有することを特徴とする帯電防止膜。
A first layer having a thickness of 10 nm on a substrate;
An antistatic film comprising: a 1 μm semiconductive film; and, as a second layer, a layer having a thickness of 1 nm to 20 nm made of a material different from that of the first layer on the surface thereof.
【請求項2】 前記第1層は、Al、B、Siから選ば
れる少なくとも一種類と、Cr、Ti、Taから選ばれ
る少なくとも一種類とを組み合わせた合金窒化膜である
ことを特徴とする請求項1記載の帯電防止膜。
2. The method according to claim 1, wherein the first layer is an alloy nitride film in which at least one type selected from Al, B, and Si and at least one type selected from Cr, Ti, and Ta are combined. Item 7. The antistatic film according to Item 1.
【請求項3】 前記第2層は、Hf−N、Hf−O、P
t、Auの内、いずれかであることを特徴とする請求項
1又は2記載の帯電防止膜。
3. The Hf-N, Hf-O, P
3. The antistatic film according to claim 1, wherein the film is any one of t and Au.
【請求項4】 前記第1層と第2層との界面に、前記合
金の酸化物あるいは酸窒化物層を有することを特徴とす
る請求項1〜3のいずれか1項記載の帯電防止膜。
4. The antistatic film according to claim 1, further comprising an oxide or oxynitride layer of the alloy at an interface between the first layer and the second layer. .
【請求項5】 前記第1層、第2層両方を成膜した後の
比抵抗が、0.1〜108 Ωcmであることを特徴とす
る請求項1〜4のいずれか1項記載の帯電防止膜。
5. The method according to claim 1, wherein the specific resistance after forming both the first layer and the second layer is 0.1 to 10 8 Ωcm. Antistatic film.
【請求項6】 複数の冷陰極型電子放出素子を形成した
基板と発光材料を形成した透明基板とをスペーサを介し
て対向させた構造を有する表示装置において、 上記帯電防止膜は、前記スペーサの表面に形成されるこ
とを特徴とする請求項1〜5のいずれか1項記載の帯電
防止膜。
6. A display device having a structure in which a substrate on which a plurality of cold cathode type electron-emitting devices are formed and a transparent substrate on which a light emitting material is formed are opposed to each other via a spacer, wherein the antistatic film is formed of the spacer. The antistatic film according to any one of claims 1 to 5, wherein the antistatic film is formed on a surface.
【請求項7】 複数の冷陰極型電子放出素子を形成した
基板と発光材料を形成した透明基板とをスペーサを介し
て対向させた構造を有する表示装置において、 該スペーサは、請求項1〜5のいずれか1項記載の帯電
防止膜で被覆された絶縁性部材から成ることを特徴とす
る表示装置。
7. A display device having a structure in which a substrate on which a plurality of cold cathode type electron-emitting devices are formed and a transparent substrate on which a light emitting material is formed are opposed to each other via a spacer. A display device comprising an insulating member coated with the antistatic film according to any one of the preceding claims.
【請求項8】 上記スペーサは、電子源駆動用配線に電
気的に接続されていることを特徴とする請求項7記載の
表示装置。
8. The display device according to claim 7, wherein said spacer is electrically connected to a wiring for driving an electron source.
【請求項9】 上記スペーサは、放出電子加速電極に電
気的に接続されていることを特徴とする請求項7又は8
記載の表示装置。
9. The device according to claim 7, wherein the spacer is electrically connected to an emission electron acceleration electrode.
The display device according to the above.
【請求項10】 上記冷陰極型電子放出素子は、表面伝
導型電子放出素子であることを特徴とする請求項7〜9
のいずれか1項記載の表示装置。
10. The electron emission device according to claim 7, wherein said cold cathode electron emission device is a surface conduction electron emission device.
The display device according to claim 1.
JP8851397A 1997-04-07 1997-04-07 Antistatic film and display device Pending JPH10284284A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8851397A JPH10284284A (en) 1997-04-07 1997-04-07 Antistatic film and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8851397A JPH10284284A (en) 1997-04-07 1997-04-07 Antistatic film and display device

Publications (1)

Publication Number Publication Date
JPH10284284A true JPH10284284A (en) 1998-10-23

Family

ID=13944919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8851397A Pending JPH10284284A (en) 1997-04-07 1997-04-07 Antistatic film and display device

Country Status (1)

Country Link
JP (1) JPH10284284A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6803715B1 (en) 1999-02-25 2004-10-12 Canon Kabushiki Kaisha Electron beam apparatus
JP2005347232A (en) * 2004-05-31 2005-12-15 Samsung Sdi Co Ltd Electron emission element
JP2007227079A (en) * 2006-02-22 2007-09-06 Hitachi Ltd Image display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6803715B1 (en) 1999-02-25 2004-10-12 Canon Kabushiki Kaisha Electron beam apparatus
JP2005347232A (en) * 2004-05-31 2005-12-15 Samsung Sdi Co Ltd Electron emission element
JP2007227079A (en) * 2006-02-22 2007-09-06 Hitachi Ltd Image display device

Similar Documents

Publication Publication Date Title
JP3187367B2 (en) Electronic device and image forming apparatus using the same
JP3195290B2 (en) Image forming device
JPH10340688A (en) Image forming apparatus
JP3703287B2 (en) Image forming apparatus
EP0867911A1 (en) Image forming apparatus and method of manufacturing the same
JP3466870B2 (en) Method of manufacturing image forming apparatus
JP3302293B2 (en) Image forming device
JP4095195B2 (en) Electron beam generator and image forming apparatus
JP3639732B2 (en) Spacer manufacturing method and image display device manufacturing method
JP3624111B2 (en) Image forming apparatus
JP3740296B2 (en) Image forming apparatus
JPH10284284A (en) Antistatic film and display device
JP3619043B2 (en) Image forming apparatus
JP3581586B2 (en) Method of manufacturing spacer and method of manufacturing electron beam device
JP3478706B2 (en) Electron beam apparatus and image forming apparatus
JP3768697B2 (en) Image forming apparatus
JP3728099B2 (en) Antistatic film and display device
EP0991102A1 (en) Charge-up suppressing film for spacer in image forming apparatus
JP3230729B2 (en) Electron beam apparatus, electron source and image forming apparatus using the same
JP3466868B2 (en) Electron beam generator and image forming apparatus
JPH10302633A (en) Spacer and manufacture of image forming device
JP2000243319A (en) Image forming device
JPH11339696A (en) Image forming device
JP2000208072A (en) Image forming device
JP2000260305A (en) Electron beam generating device, and image forming device using it