JP2000113804A - Image display and manufacture of spacer for the display - Google Patents

Image display and manufacture of spacer for the display

Info

Publication number
JP2000113804A
JP2000113804A JP10285761A JP28576198A JP2000113804A JP 2000113804 A JP2000113804 A JP 2000113804A JP 10285761 A JP10285761 A JP 10285761A JP 28576198 A JP28576198 A JP 28576198A JP 2000113804 A JP2000113804 A JP 2000113804A
Authority
JP
Japan
Prior art keywords
electron
spacer
electron beam
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10285761A
Other languages
Japanese (ja)
Other versions
JP3639732B2 (en
Inventor
Masahiro Fushimi
正弘 伏見
Hideaki Mitsutake
英明 光武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP28576198A priority Critical patent/JP3639732B2/en
Publication of JP2000113804A publication Critical patent/JP2000113804A/en
Application granted granted Critical
Publication of JP3639732B2 publication Critical patent/JP3639732B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the effect by a member to emission electrons in a case where the member such as a spacer is provided, by coating the front surface of a base material of the spacer with a high resistance film as a first layer and coating the first layer with a second layer having a secondary electron emission coefficient lower than that of the first layer except a partial region. SOLUTION: Spacers 1020 are provided for preventing an airtight container from being broken caused by atmospheric pressure or unexpected impact, and each spacer 1020 is provided with a high resistance film as a first layer for preventing charge on the front surface of an insulating member. A second layer 1021 having a lower secondary electron emission coefficient is formed on a specified region of the high resistance film. The first layer neutralizes and removes electric charge charged on the front surface of the spacer 1020 to prevent the spacer 1020 from being largely charged. The second layer 1020 is made of a material having lower secondary electron emission coefficient to prevent the front surface of the spacer from being positive-charged due to electron incidence to the front surface of the spacer, such as re-incidence of directly incident electrons, reflected electrons or secondary electrons.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子線装置および
その応用である表示装置等の画像形成装置に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron beam apparatus and an image forming apparatus such as a display apparatus to which the apparatus is applied.

【0002】[0002]

【従来の技術】従来から、電子放出素子として熱陰極素
子と冷陰極素子の2種類が知られている。このうち冷陰
極素子としては、たとえば表面伝導型放出素子や、電界
放出型素子(以下FE型と記す)や、金属/絶縁層/金
属型放出素子(以下MIM型と記す)などが知られてい
る。
2. Description of the Related Art Conventionally, two types of electron emitting devices, a hot cathode device and a cold cathode device, are known. Among them, as the cold cathode device, for example, a surface conduction type emission device, a field emission type device (hereinafter referred to as FE type), a metal / insulating layer / metal type emission device (hereinafter referred to as MIM type) and the like are known. I have.

【0003】表面伝導型放出素子としては、たとえば、
M.I.Elinson,Radio Eng.Electron Phys.,10,1290,(196
5)や、後述する他の例が知られている。
[0003] As a surface conduction type emission element, for example,
MIElinson, Radio Eng. Electron Phys., 10, 1290, (196
5) and other examples described later are known.

【0004】表面伝導型放出素子は、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生ずる現象を利用するものである。この表面
伝導型放出素子としては、前記エリンソン等によるSn
2 薄膜を用いたものの他に、Au薄膜によるもの[G.D
ittmer:“Thin Solid Films”,9,317(1972)]や、In 2
3 /SnO2 薄膜によるもの[M.Hartwell and C.G.Fo
nstad:“IEEE Trans.ED Conf.”,519(1975)]や、カーボ
ン薄膜によるもの[荒木久 他:真空、第26巻、第1
号、22(1983)]等が報告されている。
[0004] A surface conduction electron-emitting device is formed on a substrate.
By passing a current through a small area thin film parallel to the film surface.
This utilizes the phenomenon that electron emission occurs. This surface
As the conduction type emission element, Sn described by Elinson et al.
OTwoIn addition to those using thin films, those using Au thin films [G.D.
ittmer: “Thin Solid Films”, 9,317 (1972)] Two
OThree/ SnOTwoBy thin film [M.Hartwell and C.G.Fo
nstad: “IEEE Trans.ED Conf.”, 519 (1975)]
By thin film [Hisashi Araki et al .: Vacuum, Vol. 26, No. 1
No. 22, 22 (1983)].

【0005】これらの表面伝導型放出素子の素子構成の
典型的な例として、図25に前述のM.Hartwel
lらによる素子の平面図を示す。同図において、300
1は基板で、3004はスパッタで形成された金属酸化
物よりなる導電性薄膜である。導電性薄膜3004は図
示のようにH字形の平面形状に形成されている。該導電
性薄膜3004に後述の通電フォーミングと呼ばれる通
電処理を施すことにより、電子放出部3005が形成さ
れる。図中の間隔Lは、0.5〜1[mm]、Wは、
0.1[mm]で設定されている。尚、図示の便宜か
ら、電子放出部3005は導電性薄膜3004の中央に
矩形の形状で示したが、これは模式的なものであり、実
際の電子放出部の位置や形状を忠実に表現しているわけ
ではない。
[0005] As a typical example of the element configuration of these surface conduction electron-emitting devices, FIG. Hartwel
1 shows a plan view of an element according to the present invention. In FIG.
Reference numeral 1 denotes a substrate, and reference numeral 3004 denotes a conductive thin film made of a metal oxide formed by sputtering. The conductive thin film 3004 is formed in an H-shaped planar shape as shown. An electron emission portion 3005 is formed by performing an energization process called energization forming described later on the conductive thin film 3004. The interval L in the figure is 0.5 to 1 [mm], and W is
It is set at 0.1 [mm]. In addition, for convenience of illustration, the electron emitting portion 3005 is shown in a rectangular shape at the center of the conductive thin film 3004, but this is a schematic one, and the position and shape of the actual electron emitting portion are faithfully represented. Not necessarily.

【0006】M.Hartwellらによる素子をはじ
めとして上述の表面伝導型放出素子においては、電子放
出を行う前に導電性薄膜3004に通電フォーミングと
呼ばれる通電処理を施すことにより電子放出部3005
を形成するのが一般的であった。すなわち、通電フォー
ミングとは、前記導電性薄膜3004の両端に一定の直
流電圧、もしくは、例えば1V/分程度の非常にゆっく
りとしたレートで昇圧する直流電圧を印加して通電し、
導電性薄膜3004を局所的に破壊もしくは変形もしく
は変質せしめ、電気的に高抵抗な状態の電子放出部30
05を形成することである。尚、局所的に破壊もしくは
変形もしくは変質した導電性薄膜3004の一部には、
亀裂が発生する。前記通電フォーミング後に導電性薄膜
3004に適宜の電圧を印加した場合には、前記亀裂付
近において電子放出が行われる。
[0006] M. In the above-described surface conduction electron-emitting device including the device by Hartwell et al., The electron-emitting portion 3005 is formed by subjecting the conductive thin film 3004 to an energization process called energization forming before electron emission.
It was common to form That is, the energization forming means energizing by applying a constant DC voltage to both ends of the conductive thin film 3004, or a DC voltage which is boosted at a very slow rate of, for example, about 1 V / min.
The electron emitting portion 30 in a state where the conductive thin film 3004 is locally destroyed, deformed or deteriorated, and is in an electrically high resistance state.
05 is formed. Note that a part of the conductive thin film 3004 that has been locally broken, deformed, or altered includes
Cracks occur. When an appropriate voltage is applied to the conductive thin film 3004 after the energization forming, electron emission is performed in the vicinity of the crack.

【0007】また、FE型の例は、たとえば、W.P.Dyke
&W.W.Dolan,“Field Emission”,Advance in Electron
Physics,8,89(1956)や、あるいは、C.A.Spindt,“Physi
calProperties of Thin-Film Field Emission Cathodes
with Molybdenium Cones”,J.Appl.Phys.,47,5248(197
6)などが知られている。
An example of the FE type is, for example, WPDyke
& W.W.Dolan, “Field Emission”, Advance in Electron
Physics, 8, 89 (1956) or CASpindt, “Physi
calProperties of Thin-Film Field Emission Cathodes
with Molybdenium Cones ”, J. Appl. Phys., 47, 5248 (197
6) are known.

【0008】FE型の素子構成の典型的な例として、図
26に前述のC.A.Spindtらによる素子の断面
図を示す。同図において、3010は基板で、3011
は導電材料よりなるエミッタ配線、3012はエミッタ
コーン、3013は絶縁層、3014はゲート電極であ
る。本素子は、エミッタコーン3012とゲート電極3
014の間に適宜の電圧を印加することにより、エミッ
タコーン3012の先端部より電界放出を起こさせるも
のである。
As a typical example of the FE type device configuration, FIG. A. 1 shows a cross-sectional view of a device by Spindt et al. In the figure, reference numeral 3010 denotes a substrate;
Is an emitter wiring made of a conductive material, 3012 is an emitter cone, 3013 is an insulating layer, and 3014 is a gate electrode. This device comprises an emitter cone 3012 and a gate electrode 3
By applying an appropriate voltage during 014, field emission is caused from the tip of the emitter cone 3012.

【0009】また、FE型の他の素子構成として、図2
6のような積層構造ではなく、基板上に基板平面とほぼ
平行にエミッタとゲート電極を配置した例もある。
As another element structure of the FE type, FIG.
There is also an example in which the emitter and the gate electrode are arranged on the substrate almost in parallel with the plane of the substrate instead of the laminated structure as shown in FIG.

【0010】また、MIM型の例としては、たとえば、
C.A.Mead,“Operation of tunnel-emission Devices”,
J.Appl.Phys.,32,646(1961)などが知られている。MI
M型の素子構成の典型的な例を図27に示す。同図は断
面図であり、図において、3020は基板で、3021
は金属よりなる下電極、3022は厚さ100Å程度の
薄い絶縁層、3023は厚さ80〜300Å程度の金属
よりなる上電極である。
As an example of the MIM type, for example,
CAMead, “Operation of tunnel-emission Devices”,
J. Appl. Phys., 32, 646 (1961) and the like are known. MI
FIG. 27 shows a typical example of the M-type element configuration. The figure is a sectional view, in which 3020 is a substrate and 3021
Is a lower electrode made of a metal, 3022 is a thin insulating layer having a thickness of about 100 °, and 3023 is an upper electrode made of a metal having a thickness of about 80 to 300 °.

【0011】MIM型においては、上電極3023と下
電極3021の間に適宜の電圧を印加することにより、
上電極3023の表面より電子放出を起こさせるもので
ある。
In the MIM type, by applying an appropriate voltage between the upper electrode 3023 and the lower electrode 3021,
Electrons are emitted from the surface of the upper electrode 3023.

【0012】上述の冷陰極素子は、熱陰極素子と比較し
て低温で電子放出を得ることができるため、加熱用ヒー
ターを必要としない。したがって、熱陰極素子よりも構
造が単純であり、微細な素子を作成可能である。また、
基板上に多数の素子を高い密度で配置しても、基板の熱
溶融などの問題が発生しにくい。また、熱陰極素子がヒ
ーターの加熱により動作するため応答速度が遅いのとは
異なり、冷陰極素子の場合には応答速度が速いという利
点もある。
The above-mentioned cold cathode device can obtain electrons at a lower temperature than the hot cathode device, and therefore does not require a heater for heating. Therefore, the structure is simpler than that of the hot cathode element, and a fine element can be produced. Also,
Even if a large number of elements are arranged on a substrate at a high density, problems such as thermal melting of the substrate hardly occur. In addition, unlike the hot cathode device, which operates by heating the heater, the response speed is slow, and the cold cathode device also has the advantage that the response speed is fast.

【0013】このため、冷陰極素子を応用するための研
究が盛んに行われてきている。
For this reason, research for applying the cold cathode device has been actively conducted.

【0014】たとえば、表面伝導型放出素子は、冷陰極
素子のなかでも特に構造が単純で製造も容易であること
から、大面積にわたり多数の素子を形成できる利点があ
る。そこで、たとえば本出願人による特開昭64−31
332号公報において開示されるように、多数の素子を
配列して駆動するための方法が研究されている。
For example, a surface conduction electron-emitting device has the advantage that a large number of devices can be formed over a large area because it has a particularly simple structure and is easy to manufacture among cold cathode devices. Therefore, for example, Japanese Patent Application Laid-Open No.
As disclosed in JP-A-332-332, a method for arranging and driving a large number of elements has been studied.

【0015】また、表面伝導型放出素子の応用について
は、たとえば、画像表示装置、画像記録装置などの画像
形成装置や、荷電ビーム源、等が研究されている。
As for the application of the surface conduction electron-emitting device, for example, an image forming apparatus such as an image display device and an image recording device, a charged beam source, and the like have been studied.

【0016】特に、画像表示装置への応用としては、た
とえば本出願人による米国特許第5,066,883号
や特開平2−257551号公報や特開平4−2813
7号公報において開示されているように、表面伝導型放
出素子と電子ビームの照射により発光する蛍光体とを組
み合わせて用いた画像表示装置が研究されている。表面
伝導型放出素子と蛍光体とを組み合わせて用いた画像表
示装置は、従来の他の方式の画像表示装置よりも優れた
特性が期待されている。たとえば、近年普及してきた液
晶表示装置と比較しても、自発光型であるためバックラ
イトを必要としない点や、視野角が広い点が優れている
と言える。
Particularly, as an application to an image display device, for example, US Pat. No. 5,066,883, Japanese Patent Laid-Open No. 2-257551, and Japanese Patent Laid-Open No. 4-2813 by the present applicant.
As disclosed in Japanese Unexamined Patent Publication No. 7-107, an image display device using a combination of a surface conduction electron-emitting device and a phosphor that emits light by irradiation with an electron beam has been studied. An image display device using a combination of a surface conduction electron-emitting device and a phosphor is expected to have better characteristics than other conventional image display devices. For example, compared to a liquid crystal display device that has become widespread in recent years, it can be said that it is superior in that it does not require a backlight because it is a self-luminous type and that it has a wide viewing angle.

【0017】また、FE型を多数個ならべて駆動する方
法は、たとえば本出願人による米国特許第4,904,
895号に開示されている。また、FE型を画像表示装
置に応用した例として、たとえば、R.Meyerらに
より報告された平板型表示装置が知られている[R.Meye
r:“Recent Development on Microtips Display at LET
I”,Tech.Digest of 4th Int.Vacuum Microele-ctronic
s Conf.,Nagahama,pp.6〜9(1991)]。
A method of driving a large number of FE types is disclosed in, for example, US Pat.
No. 895. Further, as an example in which the FE type is applied to an image display device, for example, R.F. The flat panel display reported by Meyer et al. Is known [R.
r: “Recent Development on Microtips Display at LET
I ”, Tech.Digest of 4th Int.Vacuum Microele-ctronic
s Conf., Nagahama, pp. 6-9 (1991)].

【0018】また、MIM型を多数個並べて画像表示装
置に応用した例は、たとえば本出願人による特開平3−
55738号公報に開示されている。
An example in which a number of MIM types are arranged and applied to an image display device is disclosed in, for example, Japanese Patent Application Laid-Open No.
No. 5,557,838.

【0019】上記のような電子放出素子を用いた画像形
成装置のうちで、奥行きの薄い平面型表示装置は省スペ
ースかつ軽量であることから、ブラウン管型の表示装置
に置き換わるものとして注目されている。
Among the image forming apparatuses using the above-described electron-emitting devices, a flat display device having a small depth has been attracting attention as a substitute for a cathode ray tube display device because it is space-saving and lightweight. .

【0020】図28は平面型の画像表示装置をなす表示
パネル部の一例を示す斜視図であり、内部構造を示すた
めにパネルの一部を切り欠いて示している。
FIG. 28 is a perspective view showing an example of a display panel portion forming a flat-panel image display device, in which a part of the panel is cut away to show the internal structure.

【0021】図中、3115はリアプレート、3116
は側壁、3117はフェースプレートであり、リアプレ
ート3115、側壁3116およびフェースプレート3
117により、表示パネルの内部を真空に維持するため
の外囲器(気密容器)を形成している。
In the figure, reference numeral 3115 denotes a rear plate, 3116
Denotes a side wall, 3117 denotes a face plate, and a rear plate 3115, a side wall 3116, and a face plate 3
117 forms an envelope (airtight container) for maintaining the inside of the display panel in a vacuum.

【0022】リアプレート3115には基板3111が
固定されているが、この基板3111上には冷陰極素子
3112が、N×M個形成されている。N、Mは2以上
の正の整数であり、目的とする表示画素数に応じて適宜
設定される。また、前記N×M個の冷陰極素子3112
は、図28に示すとおり、M本の行方向配線3113と
N本の列方向配線3114により配線されている。これ
ら基板3111、冷陰極素子3112、行方向配線31
13および列方向配線3114によって構成される部分
をマルチ電子ビーム源と呼ぶ。また、行方向配線311
3と列方向配線3114の少なくとも交差する部分に
は、両配線間に絶縁層(不図示)が形成されており、電
気的な絶縁が保たれている。
A substrate 3111 is fixed to the rear plate 3115, and N × M cold cathode elements 3112 are formed on the substrate 3111. N and M are positive integers of 2 or more, and are appropriately set according to the target number of display pixels. The N × M cold cathode elements 3112
As shown in FIG. 28, are arranged by M row direction wirings 3113 and N column direction wirings 3114. These substrate 3111, cold cathode element 3112, row direction wiring 31
The portion constituted by the column 13 and the column direction wiring 3114 is called a multi-electron beam source. In addition, the row direction wiring 311
An insulating layer (not shown) is formed between the wiring 3 and the column-directional wiring 3114 at least at a portion where the wiring 3 intersects with the wiring 3114 to maintain electrical insulation.

【0023】フェースプレート3117の下面には、蛍
光体からなる蛍光膜3118が形成されており、赤
(R)、緑(G)、青(B)の3原色の蛍光体(不図
示)が塗り分けられている。また、蛍光膜3118をな
す上記各色蛍光体の間には黒色体(不図示)が設けてあ
り、さらに蛍光膜3118のリアプレート3115側の
面には、Al等からなるメタルバック3119が形成さ
れている。
On the lower surface of the face plate 3117, a phosphor film 3118 made of a phosphor is formed, and phosphors (not shown) of three primary colors of red (R), green (G), and blue (B) are applied. Divided. A black body (not shown) is provided between the phosphors of the respective colors constituting the fluorescent film 3118, and a metal back 3119 made of Al or the like is formed on the surface of the fluorescent film 3118 on the rear plate 3115 side. ing.

【0024】Dx1〜DxmおよびDy1〜Dynおよ
びHvは、当該表示パネルと不図示の電気回路とを電気
的に接続するために設けた気密構造の電気接続用端子で
ある。Dx1〜Dxmはマルチ電子ビーム源の行方向配
線3113と、Dy1〜Dynはマルチ電子ビーム源の
列方向配線3114と、Hvはメタルバック3119と
各々電気的に接続している。
Dx1 to Dxm and Dy1 to Dyn and Hv are electric connection terminals having an airtight structure provided for electrically connecting the display panel to an electric circuit (not shown). Dx1 to Dxm are electrically connected to the row direction wiring 3113 of the multi-electron beam source, Dy1 to Dyn are electrically connected to the column direction wiring 3114 of the multi-electron beam source, and Hv is electrically connected to the metal back 3119.

【0025】また、上記気密容器の内部は10-6[To
rr]程度の真空に保持されており、画像表示装置の表
示面積が大きくなるにしたがい、気密容器内部と外部の
気圧差によるリアプレート3115およびフェースプレ
ート3117の変形あるいは破壊を防止する手段が必要
となる。リアプレート3115およびフェースプレート
3116を厚くすることによる方法は、画像表示装置の
重量を増加させるのみならず、斜め方向から見たときに
画像のゆがみや視差を生ずる。これに対し、図28にお
いては、比較的薄いガラス板からなり大気圧を支えるた
めの構造支持体(スペーサあるいはリブと呼ばれる)3
120が設けられている。このようにして、マルチビー
ム電子源が形成された基板3111と蛍光膜3118が
形成されたフェースプレート3116間は通常サブミリ
乃至数ミリに保たれ、前述したように気密容器内部は高
真空に保持されている。
The inside of the airtight container is 10 −6 [To
[rr], and as the display area of the image display device increases, means for preventing deformation or destruction of the rear plate 3115 and the face plate 3117 due to a pressure difference between the inside and the outside of the airtight container is required. Become. The method of increasing the thickness of the rear plate 3115 and the face plate 3116 not only increases the weight of the image display device, but also causes image distortion and parallax when viewed from an oblique direction. On the other hand, in FIG. 28, a structural support (called a spacer or a rib) 3 made of a relatively thin glass plate and supporting the atmospheric pressure is used.
120 are provided. In this way, the distance between the substrate 3111 on which the multi-beam electron source is formed and the face plate 3116 on which the fluorescent film 3118 is formed is usually maintained at a sub-millimeter to several millimeters, and the inside of the hermetic container is maintained at a high vacuum as described above. ing.

【0026】以上説明した表示パネルを用いた画像表示
装置は、容器外端子Dx1乃至Dxm、Dy1乃至Dy
nを通じて各冷陰極素子3112に電圧を印加すると、
各冷陰極素子3112から電子が放出される。それと同
時にメタルバック3119に容器外端子Hvを通じて数
百[V]乃至数[kV]の高圧を印加して、上記放出さ
れた電子を加速し、フェースプレート3117の内面に
衝突させる。これにより、蛍光膜3118をなす各色の
蛍光体が励起されて発光し、画像が表示される。
The image display apparatus using the display panel described above has terminals Dx1 to Dxm, Dy1 to Dy outside the container.
When a voltage is applied to each cold cathode element 3112 through n,
Electrons are emitted from each cold cathode element 3112. At the same time, a high voltage of several hundred [V] to several [kV] is applied to the metal back 3119 through the external terminal Hv to accelerate the emitted electrons and collide with the inner surface of the face plate 3117. As a result, the phosphors of each color forming the fluorescent film 3118 are excited and emit light, and an image is displayed.

【0027】[0027]

【発明が解決しようとする課題】以上述べた、画像形成
装置等の電子線装置は、装置内部の真空雰囲気を維持す
るための外囲器、該外囲器内に配置された電子源、該電
子源から放出された電子線が照射されるターゲット、電
子線をターゲットに向けて加速するための加速電極等を
有するが、さらに、外囲器に加わる大気圧を外囲器内部
から支持するための支持部材(スペーサ)が外囲器内部
に配置されることがある。
The above-described electron beam apparatus such as an image forming apparatus includes an envelope for maintaining a vacuum atmosphere inside the apparatus, an electron source arranged in the envelope, and an electron source. A target to be irradiated with the electron beam emitted from the electron source, an acceleration electrode for accelerating the electron beam toward the target, and the like, and further, to support the atmospheric pressure applied to the envelope from inside the envelope. May be arranged inside the envelope.

【0028】このような画像表示装置の表示パネルにお
いては、以下のような問題点があった。
The display panel of such an image display device has the following problems.

【0029】まず、スペーサの近傍から放出された電子
の一部がスペーサに当たることにより、あるいは放出電
子の作用でイオン化したイオンがスペーサに付着するこ
とにより、スペーサ帯電をひきおこす可能性がある。更
には、フェースプレートに到達した電子が一部反射、散
乱され、その一部がスペーサに当たることによりスペー
サ帯電をひきおこす可能性がある。このスペーサの帯電
により冷陰極素子から放出された電子はその軌道を曲げ
られ、蛍光体上の正規な位置とは異なる場合に到達し、
スペーサ近傍の画像がゆがんで表示される。
First, there is a possibility that the spacer is charged by a part of electrons emitted from the vicinity of the spacer hitting the spacer or ions ionized by the action of the emitted electrons adhere to the spacer. Further, there is a possibility that electrons reaching the face plate are partially reflected and scattered, and a part of the electrons hit the spacer, thereby causing spacer charging. The electrons emitted from the cold cathode device due to the charging of the spacer are bent in their trajectories, and reach when the position is different from the normal position on the phosphor,
The image near the spacer is distorted.

【0030】この問題点を解決するために、スペーサに
微少電流が流れるようにして帯電を除去(以下除電)す
る提案がなされている。そこでは絶縁性のスペーサの表
面に高抵抗膜を形成することにより、スペーサ表面に微
小電流が流れるようにしている。
In order to solve this problem, a proposal has been made to remove a charge (hereinafter referred to as charge removal) by causing a minute current to flow through the spacer. There, a high-resistance film is formed on the surface of the insulating spacer so that a minute current flows on the surface of the spacer.

【0031】しかしながら、冷陰極素子からの放出電子
量が大きくなると、これらの除電能力は十分とは言え
ず、電子ビームの強度により帯電量が変化する。これに
伴い、スペーサ付近の素子から放出された電子ビームは
その強度(輝度)によって、ターゲット上の正規な位置
からのずれが異なる。このため動画を表示したときに、
画像がゆらいで見えてしまう等の欠点があった。
However, when the amount of electrons emitted from the cold cathode device increases, the charge elimination ability cannot be said to be sufficient, and the charge amount changes depending on the intensity of the electron beam. Accordingly, the deviation of the electron beam emitted from the element near the spacer from the normal position on the target differs depending on the intensity (luminance). So when you view a video,
There are drawbacks such as that the image appears to fluctuate.

【0032】特表平8−508846号公報では、スペ
ーサ表面の一部に2次電子放出係数の小さい第二の層を
形成することにより、スペーサ帯電を低減し画像のゆが
みが小さくする方法が既に提案されている。
Japanese Patent Application Laid-Open No. 8-508846 discloses a method of forming a second layer having a small secondary electron emission coefficient on a part of the surface of a spacer to reduce spacer charging and reduce image distortion. Proposed.

【0033】本発明では、上記課題を鑑み、電子源から
放出される電子に対して影響を与えるスペーサなどの部
材を設けた場合の、該部材による影響を低減することを
目的とする。
In view of the above problems, it is an object of the present invention to reduce the influence of a member such as a spacer that affects electrons emitted from an electron source when the member is provided.

【0034】[0034]

【課題を解決するための手段】上記目的は、以下の構成
を有する画像形成装置により達成する。すなわち、複数
の冷陰極型電子放出素子からなる電子源を有する電子源
基板、この電子源基板に対向配置され前記電子源より放
出された電子を加速するための加速電極、電子源から放
出された電子線が照射されるターゲット(蛍光体)、電
子源基板と加速電極を真空に維持するための密閉構造を
有する外囲器と、この外囲器を支持するためのスペーサ
(スペーサ)とを有する画像形成装置において、このス
ペーサは基材表面に第一層としての高抵抗膜で被覆さ
れ、その上の一部の区分領域を除いて第一の層よりも小
さい2次電子放出係数を有する第二の層が被覆されてな
るスペーサとすることである。
The above object is achieved by an image forming apparatus having the following configuration. That is, an electron source substrate having an electron source composed of a plurality of cold cathode type electron-emitting devices, an acceleration electrode arranged to face the electron source substrate for accelerating electrons emitted from the electron source, and an electron beam emitted from the electron source. A target (phosphor) to be irradiated with an electron beam, an envelope having a sealed structure for maintaining the electron source substrate and the accelerating electrode in a vacuum, and a spacer (spacer) for supporting the envelope In the image forming apparatus, the spacer is coated on the surface of the base material with a high-resistance film as a first layer, and has a secondary electron emission coefficient smaller than that of the first layer except for a part of the divided region thereon. That is, the spacer is formed by coating the two layers.

【0035】第二層をスペーサ表面の一部の区分領域を
除いて形成することにより、第二層形成時においてスペ
ーサを外囲器に組み込んだ状態でのフェースプレートや
リアプレートとの接合面である小面積面でなく、その接
合面でない面のうちの最大面積面で保持することが可能
となり各種の保持方法が可能となる。保持方法として
は、抑え治具でスペーサ両面の第二の層を形成しない区
分領域を挟んで保持する方法、ベース板5003上にス
ペーサを載置して、スペーサ上面の第二の層を形成しな
い区分領域に加重を加えて固定する方法などが挙げられ
る。
By forming the second layer except for a part of the divided area on the surface of the spacer, the second layer is formed at the joint surface with the face plate or the rear plate in a state where the spacer is incorporated in the envelope when the second layer is formed. It is possible to hold not only a certain small area surface but also the largest area surface among the non-joining surfaces, and various holding methods become possible. As a holding method, a holding jig is used to hold the partitioned area where the second layer is not formed on both surfaces of the spacer, and the spacer is placed on the base plate 5003 and the second layer on the upper surface of the spacer is not formed. For example, a method of applying a weight to the divided area and fixing the divided area may be used.

【0036】このとき第二の層を絶縁性の物質或いはこ
れに近い物質とすることにより、スペーサの第一の層で
規定されるスペーサ抵抗の第二の層による変化を抑える
ことができる。第二層の面積抵抗(sheet resistivit
y)の値は、画像表示装置の加速電圧、駆動条件、素子
サイズ等により異なるが、おおむね第一層の高抵抗膜の
面積抵抗の値より1桁以上、更に好適には2桁以上大き
いことが望ましい。この時、面積抵抗値としては、10
12Ω/□以上が好ましい。
At this time, when the second layer is made of an insulating material or a material close thereto, a change in the spacer resistance defined by the first layer of the spacer due to the second layer can be suppressed. Sheet resistance (sheet resistivit)
The value of y) differs depending on the acceleration voltage, driving conditions, element size, etc. of the image display device, but is generally at least one digit, more preferably at least two digits, greater than the value of the sheet resistance of the high-resistance film of the first layer. Is desirable. At this time, the sheet resistance is 10
It is preferably 12 Ω / □ or more.

【0037】ここで、本発明者らが鋭意検討の結果見い
出した第二の層がスペーサ全面に形成されなくても十分
な除電特性を得られるという現象について説明する。こ
のとき、帯電抑制の効果は、駆動条件、第二層の形成位
置にもよるが、おおむね第二の層が形成されるスペーサ
表面領域の面積はスペーサ表面の面積の3分の1以上で
帯電抑制の効果が認められ、好適には2分の1以上、さ
らに、3分の2以上で全面に形成した場合とほぼ等価な
効果を得ることができる。なお、第二の層が形成される
領域を加速電圧と電子源に略平行な方向に設けることに
より、除電特性の均一性が得られることが判明した。こ
れは、加速電圧が印加される方向に対し第二の形成領域
が同じ高さに形成されることにより、各素子に対しスペ
ーサが同じ除電特性を示せるためである。上述の様に、
本発明の第二の層をスペーサ表面の一部の区分領域を除
いて形成する形態をとることにより、作製時のスペーサ
保持方法等の選択性が飛躍的に増大し、量産性に優れる
スペーサの提供が可能となった。本発明は上記従来スペ
ーサの欠点を改善するものであり、量産性に優れた高い
除電特性を示すスペーサを提供するものである。
Here, a description will be given of a phenomenon that the present inventors have found as a result of intensive studies that sufficient static elimination characteristics can be obtained even if the second layer is not formed on the entire surface of the spacer. At this time, although the effect of the charge suppression depends on the driving conditions and the formation position of the second layer, the area of the spacer surface region where the second layer is formed is generally about one third or more of the area of the spacer surface. The effect of suppression is recognized, and an effect substantially equivalent to the case where it is formed over the entire surface can be obtained by preferably 以上 or more, more preferably 、 3 or more. It has been found that uniformity of static elimination characteristics can be obtained by providing a region where the second layer is formed in a direction substantially parallel to the acceleration voltage and the electron source. This is because the spacers can exhibit the same static elimination characteristics for each element by forming the second formation region at the same height in the direction in which the acceleration voltage is applied. As mentioned above,
By adopting a form in which the second layer of the present invention is formed except for a part of the spacer region, the selectivity of the spacer holding method and the like at the time of fabrication is dramatically increased, and a spacer having excellent mass productivity is obtained. Offering has become possible. The present invention is to solve the above-mentioned disadvantages of the conventional spacer, and to provide a spacer excellent in mass productivity and exhibiting high static elimination characteristics.

【0038】本発明の電子線装置は、以下のような形態
を有するものであってもよい。
The electron beam apparatus of the present invention may have the following form.

【0039】前記電子線装置は、前記電極が前記電子
源より放出された電子を加速する加速電極であり、入力
信号に応じて前記冷陰極素子から放出された電子を前記
ターゲットに照射して画像を形成する画像形成装置をな
す。特に、前記ターゲットが蛍光体である画像表示装置
をなす。
The electron beam device is an accelerating electrode in which the electrode accelerates electrons emitted from the electron source. The electron beam device irradiates the target with the electrons emitted from the cold cathode device in response to an input signal, thereby forming an image. Forming an image forming apparatus. In particular, an image display device in which the target is a phosphor is provided.

【0040】前記冷陰極素子は、電子放出部を含む導
電性膜を一対の電極間に有する冷陰極素子であり、特に
好ましくは表面伝導型放出素子である。
The cold cathode device is a cold cathode device having a conductive film including an electron emission portion between a pair of electrodes, and is particularly preferably a surface conduction type emission device.

【0041】前記電子源は、複数の行方向配線と複数
の列方向配線とでマトリクス配線された複数の冷陰極素
子を有する単純マトリクス状配置の電子源をなす。
The electron source is an electron source having a simple matrix arrangement having a plurality of cold cathode devices arranged in a matrix with a plurality of row-direction wirings and a plurality of column-direction wirings.

【0042】前記電子源は、並列に配置した複数の冷
陰極素子の個々を両端で接続した冷陰極素子の行を複数
配し(行方向と呼ぶ)、この配線と直交する方向(列方
向と呼ぶ)に沿って、冷陰極素子の上方に配した制御電
極(グリッドとも呼ぶ)により、冷陰極素子からの電子
を制御するはしご状配置の電子源をなす。
The electron source is provided with a plurality of rows of cold cathode elements each having a plurality of cold cathode elements arranged in parallel and connected at both ends (referred to as a row direction), and arranged in a direction orthogonal to the wiring (column direction). A control electrode (also referred to as a grid) disposed above the cold cathode device along with the cold cathode device forms a ladder-shaped electron source for controlling electrons from the cold cathode device.

【0043】また、本発明の思想によれば、表示用と
して好適な画像形成装置に限るものではなく、感光性ド
ラムと発光ダイオード等で構成された光プリンタの発光
ダイオード等の代替の発光源として、上述の画像形成装
置を用いることもできる。またこの際、上述のm本の行
方向配線とn本の列方向配線を、適宜選択することで、
ライン状発光源だけでなく、2次元状の発光源としても
応用できる。この場合、画像形成部材としては、以下の
実施形態で用いる蛍光体のような直接発光する物質に限
るものではなく、電子の帯電による潜像画像が形成され
るような部材を用いることもできる。
According to the concept of the present invention, the present invention is not limited to an image forming apparatus suitable for display, but may be used as an alternative light source such as a light emitting diode of an optical printer including a photosensitive drum and a light emitting diode. Alternatively, the above-described image forming apparatus can be used. At this time, by appropriately selecting the above-mentioned m row-directional wirings and n column-directional wirings,
The present invention can be applied not only to a linear light source but also to a two-dimensional light source. In this case, the image forming member is not limited to a substance that directly emits light, such as a phosphor used in the following embodiments, and a member that forms a latent image by electron charging can also be used.

【0044】また、本発明の思想によれば、例えば電子
顕微鏡のように、電子源からの放出電子の被照射部材
が、蛍光体等の画像形成部材以外のものである場合につ
いても、本発明は適用できる。従って、本発明は被照射
部材を特定しない一般的電子線装置としての形態もとり
うる。
Further, according to the concept of the present invention, the present invention is applicable to a case where a member to be irradiated with electrons emitted from an electron source is other than an image forming member such as a phosphor, as in an electron microscope. Is applicable. Therefore, the present invention can also take a form as a general electron beam apparatus that does not specify a member to be irradiated.

【0045】即ち、本願は、電子源が放出する電子に対
する影響を低減できる構成に関わる発明として、以下の
発明を含んでいる。電子線源と、第1の部材を有する電
子線装置であって、前記第1の部材は、下地上の帯電し
やすい領域を部分的に低2次電子放出係数材料で被覆し
ていることを特徴とする電子線装置。ここで、下地は導
電性を有する物であってもよい。また前記導電性を有す
る下地は、第1の部材の基体上に設けられた導電性を有
する層であってもよい。この場合基体は絶縁性であって
よい。また、前記低2次電子放出係数材料は、第1層上
に第2層として層状に設けられるものであってもよい。
この発明は、前記第1の部材は、前記電子源が放出する
電子の軌道に対して該第1の部材の帯電による電位によ
って実質的に影響を与える位置に設けられている時に、
特に有効である。前記低2次電子放出係数材料とは、よ
り具体的には下地(前記基体、もしくは導電性を有する
下地層、もしくは基体と導電性を有する層の両方)の2
次電子放出係数よりも小さい2次電子放出係数を有する
材料である。また、前記導電性を有する下地の導電性
は、より具体的には、前記低2次電子放出係数材料の導
電性よりも高い(前記低2次電子放出係数材料よりも前
記導電性を有する部分の方が電荷が動きやすい)物であ
る。また、下地に大きな電流が流れる必要がない場合、
もしくは下地に流れる電流を抑制したい場合は、下地の
導電性を半導電性にすればよい。特にこの部材を電位の
異なる電極(例えば前記電子放出素子の配線電極と前記
加速電極)にそれぞれ電気的に接続して、該電極間で電
流が流れる構成にした場合は、導電性が高いと流れる電
流が大きくなってしまう。そこで、下地の導電性を半導
電性にして消費電力を抑えるのが望ましい。この場合、
特に基体として絶縁性の物を用い、その上に層状に導電
性(半導電性)を有する層(第1層)を設けることによ
り、第1部材全体での導電性を好適に制御できる。第1
層の導電性を抑制するためには、第1層の抵抗を大きく
する、すなわち第1層を高抵抗膜とすれば良い。また本
願は、帯電が抑制される部材の製造方法として、以下の
発明を含む。帯電が抑制される部材の製造方法であっ
て、基体の一部を保持して、帯電を抑制するための材料
を基体上に設ける工程を有しており、前記保持される部
分は、この部材において帯電が生じにくい部分であるこ
とを特徴とする部材の製造方法。ここで、前記帯電を抑
制するための材料は、導電性を与える材料であるか、も
しくは2次電子放出係数が基体よりも低い材料であると
よい。また、前記帯電を抑制するための材料が、液体の
状態で基体上に付与される構成において、本発明は特に
有効である。
That is, the present invention includes the following inventions as inventions relating to a configuration capable of reducing the influence on the electrons emitted from the electron source. An electron beam device having an electron beam source and a first member, wherein the first member partially covers an easily charged region on a base with a low secondary electron emission coefficient material. Characteristic electron beam device. Here, the base may be a conductive material. Further, the conductive base may be a conductive layer provided on the base of the first member. In this case, the substrate may be insulating. Further, the low secondary electron emission coefficient material may be provided in a layer form as a second layer on the first layer.
According to the present invention, when the first member is provided at a position that substantially affects the trajectory of the electrons emitted by the electron source by the potential due to the charging of the first member,
Especially effective. More specifically, the low secondary electron emission coefficient material refers to an underlayer (the base, or a conductive underlayer, or both a base and a conductive layer).
It is a material having a secondary electron emission coefficient smaller than the secondary electron emission coefficient. More specifically, the conductivity of the conductive underlayer is more specifically higher than the conductivity of the low secondary electron emission coefficient material (the portion having the conductivity higher than the low secondary electron emission coefficient material). Is easier to move). Also, if there is no need for a large current to flow through the base,
Alternatively, when it is desired to suppress the current flowing through the base, the conductivity of the base may be made semiconductive. In particular, when this member is electrically connected to electrodes having different potentials (for example, the wiring electrode of the electron-emitting device and the accelerating electrode) and a current flows between the electrodes, the current flows when the conductivity is high. The current increases. Therefore, it is desirable to reduce the power consumption by making the conductivity of the base semiconductive. in this case,
In particular, by using an insulating material as the base and providing a layer (first layer) having conductivity (semiconductivity) in a layered manner thereon, the conductivity of the entire first member can be suitably controlled. First
In order to suppress the conductivity of the layer, the resistance of the first layer may be increased, that is, the first layer may be a high-resistance film. The present application includes the following invention as a method for manufacturing a member in which charging is suppressed. A method of manufacturing a member in which electrification is suppressed, the method including a step of holding a part of a base and providing a material for suppressing electrification on the base, wherein the held part includes A method for producing a member, wherein the portion is hardly charged. Here, the material for suppressing the charging is preferably a material that imparts conductivity or a material having a lower secondary electron emission coefficient than that of the base. Further, the present invention is particularly effective in a configuration in which the material for suppressing the charge is applied to the base in a liquid state.

【0046】[0046]

【発明の実施の形態】次に、本発明を適用した画像表示
装置の表示パネルの構成と製造法について、具体的な例
を示して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the structure and manufacturing method of a display panel of an image display device to which the present invention is applied will be described with reference to specific examples.

【0047】図1は、本実施形態に用いた表示パネルの
斜視図であり、内部構造を示すためにパネルの一部を切
り欠いて示している。
FIG. 1 is a perspective view of a display panel used in the present embodiment, in which a part of the panel is cut away to show the internal structure.

【0048】図中、1015はリアプレート、1016
は側壁、1017はフェースプレートであり、1015
〜1017により表示パネルの内部を真空に維持するた
めの気密容器を形成している。気密容器を組み立てるに
あたっては、各部材の接合部に十分な強度と気密性を保
持させるため封着する必要があるが、たとえばフリット
ガラスを接合部に塗布し、大気中あるいは窒素雰囲気中
で、摂氏400〜500度で10分以上焼成することに
より封着を達成した。気密容器内部を真空に排気する方
法については後述する。また、上記気密容器の内部は1
-6[Torr]程度の真空に保持されるので、大気圧
や不意の衝撃などによる気密容器の破壊を防止する目的
で、耐大気圧構造体として、スペーサ1020が設けら
れている。また、1021は第二の層の形成領域を示
す。
In the figure, 1015 is a rear plate, 1016
Is a side wall, 1017 is a face plate, and 1015
An airtight container for maintaining the inside of the display panel at a vacuum is formed by 1017 to 1017. When assembling an airtight container, it is necessary to seal the joints of each member to maintain sufficient strength and airtightness.For example, apply frit glass to the joints, and in air or nitrogen atmosphere, Sealing was achieved by baking at 400 to 500 degrees for 10 minutes or more. A method of evacuating the inside of the airtight container to a vacuum will be described later. The inside of the airtight container is 1
Since a vacuum of about 0 -6 [Torr] is maintained, a spacer 1020 is provided as an anti-atmospheric structure for the purpose of preventing the hermetic container from being destroyed by atmospheric pressure or unexpected impact. Reference numeral 1021 denotes a formation region of the second layer.

【0049】リアプレート1015には、基板1011
が固定されているが、該基板上には冷陰極素子1012
がN×M個形成されている。N,Mは2以上の正の整数
であり、目的とする表示画素数に応じて適宜設定され
る。たとえば、高品位テレビジョンの表示を目的とした
表示装置においては、N=3000,M=1000以上
の数を設定することが望ましい。前記N×M個の冷陰極
素子は、M本の行方向配線1013とN本の列方向配線
1014により単純マトリクス配線されている。前記、
1011〜1014によって構成される部分をマルチ電
子ビーム源と呼ぶ。
The rear plate 1015 has a substrate 1011
Is fixed, but the cold cathode element 1012 is provided on the substrate.
Are formed N × M. N and M are positive integers of 2 or more, and are appropriately set according to the target number of display pixels. For example, in a display device for displaying high-definition television, it is desirable to set N = 3000 and M = 1000 or more. The N × M cold cathode elements are arranged in a simple matrix by M row-directional wirings 1013 and N column-directional wirings 1014. Said,
The portion constituted by 1011 to 1014 is called a multi-electron beam source.

【0050】本発明の画像表示装置に用いるマルチ電子
ビーム源は、冷陰極素子を単純マトリクス配線した電子
源であれば、冷陰極素子の材料や形状あるいは製法に制
限はない。したがって、たとえば表面伝導型放出素子や
FE型、あるいはMIM型などの冷陰極素子を用いるこ
とができる。
The material, shape, and manufacturing method of the cold cathode device are not limited as long as the multi-electron beam source used in the image display device of the present invention is an electron source in which cold cathode devices are arranged in a simple matrix. Therefore, for example, a cold cathode device such as a surface conduction type emission device, an FE type, or an MIM type can be used.

【0051】次に、冷陰極素子として表面伝導型放出素
子(後述)を基板上に配列して単純マトリクス配線した
マルチ電子ビーム源の構造について述べる。
Next, the structure of a multi-electron beam source in which surface conduction electron-emitting devices (described later) as cold cathode devices are arranged on a substrate and wired in a simple matrix will be described.

【0052】図12に示すのは、図1の表示パネルに用
いたマルチ電子ビーム源の平面図である。基板1011
上には、後述の図10で示すものと同様な表面伝導型放
出素子が配列され、これらの素子は行方向配線電極10
03と列方向配線電極1004により単純マトリクス状
に配線されている。行方向配線電極1013と列方向配
線電極1014の交差する部分には、電極間に絶縁層
(不図示)が形成されており、電気的な絶縁が保たれて
いる。
FIG. 12 is a plan view of the multi-electron beam source used for the display panel of FIG. Substrate 1011
On the upper side, surface conduction type emission elements similar to those shown in FIG. 10 described later are arranged.
03 and the column direction wiring electrodes 1004 are wired in a simple matrix. An insulating layer (not shown) is formed between the row-directional wiring electrodes 1013 and the column-directional wiring electrodes 1014 at the intersections of the electrodes to maintain electrical insulation.

【0053】図12のB−B′に沿った断面を、図11
に示す。
FIG. 11 is a sectional view taken along the line BB ′ of FIG.
Shown in

【0054】なお、このような構造のマルチ電子源は、
あらかじめ基板上に行方向配線電極1013、列方向配
線電極1014、電極間絶縁層(不図示)、および表面
伝導型放出素子の素子電極1102、1103と導電性
薄膜1104を形成した後、行方向配線電極1013お
よび列方向配線電極1014を介して各素子に給電して
通電フォーミング処理(後述)と通電活性化処理(後
述)を行うことにより製造した。
Incidentally, the multi-electron source having such a structure is as follows.
After the row direction wiring electrode 1013, the column direction wiring electrode 1014, the interelectrode insulating layer (not shown), the device electrodes 1102 and 1103 of the surface conduction electron-emitting device and the conductive thin film 1104 are previously formed on the substrate, the row direction wiring is formed. It was manufactured by supplying power to each element via the electrode 1013 and the column-directional wiring electrode 1014 and performing an energization forming process (described later) and an energization activation process (described below).

【0055】本実施形態においては、気密容器のリアプ
レート1015にマルチ電子ビーム源の基板1011を
固定する構成としたが、マルチ電子ビーム源の基板10
11が十分な強度を有するものである場合には、気密容
器のリアプレートとしてマルチ電子ビーム源の基板10
11自体を用いてもよい。
In the present embodiment, the substrate 1011 of the multi-electron beam source is fixed to the rear plate 1015 of the airtight container.
When 11 has a sufficient strength, the substrate 10 of the multi-electron beam source is used as a rear plate of the hermetic container.
11 itself may be used.

【0056】また、フェースプレート1017の下面に
は、蛍光膜1018が形成されている。本実施形態はカ
ラー表示装置であるため、蛍光膜1018の部分にはC
RTの分野で用いられる赤、緑、青、の3原色の蛍光体
が塗り分けられている。各色の蛍光体は、たとえば図2
2(a)に示すようにストライプ状に塗り分けられ、蛍
光体のストライプの間には黒色の導電体1010が設け
てある。黒色の導電体1010を設ける目的は、電子ビ
ームの照射位置に多少のずれがあっても表示色にずれが
生じないようにする事や、外光の反射を防止して表示コ
ストラストの低下を防ぐ事、電子ビームによる蛍光膜の
チャージアップを防止する事などである。黒色の導電体
1010には、黒鉛を主成分として用いたが、上記の目
的に適するものであればこれ以外の材料を用いても良
い。
A fluorescent film 1018 is formed on the lower surface of the face plate 1017. In the present embodiment, a color display device is used.
Phosphors of three primary colors of red, green and blue used in the field of RT are separately applied. The phosphor of each color is, for example, as shown in FIG.
As shown in FIG. 2A, black conductors 1010 are separately applied in stripes, and black phosphors 1010 are provided between the stripes of the phosphor. The purpose of providing the black conductor 1010 is to prevent the display color from being shifted even if the electron beam irradiation position is slightly shifted, and to prevent the reflection of external light to reduce the display cost last. And preventing charge-up of the fluorescent film by the electron beam. Although graphite is used as a main component for the black conductor 1010, any other material may be used as long as it is suitable for the above purpose.

【0057】また、3原色の蛍光体の塗り分け方は前記
図22(a)に示したストライプ状の配列に限られるも
のではなく、たとえば図22(b)に示すようなデルタ
状配列や、それ以外の配列であってもよい。
The method of applying the three primary color phosphors is not limited to the stripe arrangement shown in FIG. 22A. For example, a delta arrangement as shown in FIG. Other arrangements may be used.

【0058】なお、モノクロームの表示パネルを作成す
る場合には、単色の蛍光体材料を蛍光膜1018に用い
ればよく、また黒色導電材料は必ずしも用いなくともよ
い。
When a monochrome display panel is manufactured, a monochromatic phosphor material may be used for the phosphor film 1018, and a black conductive material may not be necessarily used.

【0059】また、蛍光膜1018のリアプレート側の
面には、CRTの分野では公知のメタルバック1019
を設けてある。メタルバック1019を設けた目的は、
蛍光膜1018が発する光の一部を鏡面反射して光利用
率を向上させる事や、負イオンの衝突から蛍光膜101
8を保護する事や、電子ビーム加速電圧を印加するため
の電極として作用させる事や、蛍光膜1018を励起し
た電子の導電路として作用させる事などである。メタル
バック1019は、蛍光膜1018をフェースプレート
基板1017上に形成した後、蛍光膜表面を平滑化処理
し、その上にAlを真空蒸着する方法により形成した。
なお、蛍光膜1018に低電圧用の蛍光体材料を用いた
場合には、メタルバック1019は用いなくてもよい。
A metal back 1019 known in the CRT field is provided on the surface of the fluorescent film 1018 on the rear plate side.
Is provided. The purpose of providing the metal back 1019 is
A part of the light emitted from the fluorescent film 1018 is specularly reflected to improve the light utilization rate, and the fluorescent film 101
8 to protect it, to act as an electrode for applying an electron beam acceleration voltage, and to act as a conductive path for excited electrons of the fluorescent film 1018. The metal back 1019 was formed by forming the fluorescent film 1018 on the face plate substrate 1017, smoothing the surface of the fluorescent film, and vacuum-depositing Al thereon.
Note that when a fluorescent material for low voltage is used for the fluorescent film 1018, the metal back 1019 may not be used.

【0060】また、本実施形態では用いなかったが、加
速電圧の印加用や蛍光膜の導電性向上を目的として、フ
ェースプレート基板1017と蛍光膜1018との間
に、たとえばITOを材料とする透明電極を設けてもよ
い。図2は図1のA−A′の断面模式図であり、各部の
番号は図1に対応している。スペーサ1020は絶縁性
部材1の表面に帯電防止を目的とした第一の層である高
抵抗膜11を有する。また、1021は、第一の層11
上に部分的に形成された低い2次電子放出係数を有する
部材により構成される第二の層を示す。さらに、フェー
スプレート1017の内側(メタルバック1019等)
及び基板1011の表面(行方向配線1013または列
方向配線1014)に面したスペーサの当接面及び側面
の一部に低抵抗膜3a、3bを有する。
Although not used in the present embodiment, for the purpose of applying an acceleration voltage and improving the conductivity of the fluorescent film, a transparent material made of, for example, ITO is provided between the face plate substrate 1017 and the fluorescent film 1018. Electrodes may be provided. FIG. 2 is a schematic cross-sectional view taken along line AA ′ of FIG. 1, and the numbers of the respective parts correspond to those of FIG. 1. The spacer 1020 has a high resistance film 11 which is a first layer for the purpose of preventing static electricity on the surface of the insulating member 1. 1021 denotes the first layer 11
2 shows a second layer composed of a member having a low secondary electron emission coefficient partially formed thereon. Further, the inside of the face plate 1017 (eg, metal back 1019)
In addition, low resistance films 3a and 3b are provided on the contact surface and a part of the side surface of the spacer facing the surface (row direction wiring 1013 or column direction wiring 1014) of the substrate 1011.

【0061】スペーサ1020は、上記目的を達成する
のに必要な数だけ、かつ必要な間隔をおいて配置され、
フェースプレートの内側および基板1011の表面に接
合材1041により固定される。
The spacers 1020 are arranged in a necessary number and at a necessary interval to achieve the above-mentioned object.
It is fixed to the inside of the face plate and the surface of the substrate 1011 by a bonding material 1041.

【0062】また、高抵抗膜11は、絶縁性部材1の表
面のうち、少なくとも気密容器内の真空中に露出してい
る面に成膜されており、スペーサ1020上の低抵抗膜
3a、3bおよび接合材1041を介して、フェースプ
レート1017の内側(メタルバック1019等)及び
基板1011の表面(行方向配線1013または列方向
配線1014)に電気的に接続される。ここで説明され
る形態においては、スペーサ1020の形状は薄板状と
し、スペーサ1020は行方向配線1013に平行に配
置され、行方向配線1013に電気的に接続されてい
る。
The high resistance film 11 is formed on at least the surface of the insulating member 1 that is exposed to the vacuum in the hermetic container, and the low resistance films 3 a and 3 b on the spacer 1020 are formed. In addition, through the bonding material 1041, it is electrically connected to the inside of the face plate 1017 (such as the metal back 1019) and the surface of the substrate 1011 (the row wiring 1013 or the column wiring 1014). In the embodiment described here, the shape of the spacer 1020 is a thin plate, and the spacer 1020 is arranged parallel to the row wiring 1013 and is electrically connected to the row wiring 1013.

【0063】スペーサ1020としては、基板1011
上の行方向配線1013および列方向配線1014とフ
ェースプレート1017内面のメタルバック1019と
の間に印加される高電圧に耐えるだけの電気的耐性を有
し、スペーサ基板1の表面への帯電を防止する程度の導
電性を有する必要がある。スペーサ基板1の絶縁性部材
としては、例えば石英ガラス、Na等の不純物含有量を
減少したガラス、ソーダライムガラス、アルミナ等のセ
ラミックス部材等が挙げられる。なお、絶縁性部材1は
その熱膨張率が気密容器および基板1011を成す部材
と近いものが好ましい。
As the spacer 1020, the substrate 1011
It has an electrical resistance enough to withstand a high voltage applied between the upper row direction wiring 1013 and the column direction wiring 1014 and the metal back 1019 on the inner surface of the face plate 1017 and prevents the surface of the spacer substrate 1 from being charged. It is necessary to have a degree of conductivity. Examples of the insulating member of the spacer substrate 1 include quartz glass, glass having a reduced impurity content such as Na, soda lime glass, and ceramic members such as alumina. It is preferable that the insulating member 1 has a coefficient of thermal expansion close to that of the member forming the airtight container and the substrate 1011.

【0064】スペーサ1020を構成する高抵抗膜11
には、高電位側のフェースプレート1017(メタルバ
ック1019等)に印加される加速電圧Vaを帯電防止
膜である高抵抗膜11の抵抗値Rsで除した電流が流さ
れる。そこで、スペーサの抵抗値Rsは帯電防止および
消費電力からその望ましい範囲に設定される。帯電防止
の観点から面積抵抗R/□は1012Ω/□以下であるこ
とが好ましい。十分な帯電防止効果を得るためには10
11Ω/□以下がさらに好ましい。面積抵抗の下限はスペ
ーサ形状とスペーサ間に印加される電圧により左右され
るが、105Ω/□以上であることが好ましい。
High resistance film 11 constituting spacer 1020
Is supplied with a current obtained by dividing the acceleration voltage Va applied to the face plate 1017 (such as the metal back 1019) on the high potential side by the resistance value Rs of the high resistance film 11 serving as the antistatic film. Therefore, the resistance value Rs of the spacer is set in a desirable range from the viewpoint of antistatic and power consumption. The area resistance R / □ is preferably 10 12 Ω / □ or less from the viewpoint of antistatic. In order to obtain a sufficient antistatic effect, 10
11 Ω / □ or less is more preferable. Although the lower limit of the sheet resistance depends on the spacer shape and the voltage applied between the spacers, it is preferably at least 10 5 Ω / □.

【0065】絶縁材料上に形成された帯電防止膜の厚み
tは10nm〜1μmの範囲が望ましい。材料の表面エ
ネルギーおよび基板との密着性や基板温度によっても異
なるが、一般的に10nm以下の薄膜は島状に形成さ
れ、抵抗が不安定で再現性に乏しい。一方、膜厚tが1
μm以上では膜応力が大きくなって膜はがれの危険性が
高まり、かつ成膜時間が長くなるため生産性が悪い。従
って、膜厚は50〜500nmであることが望ましい。
The thickness t of the antistatic film formed on the insulating material is preferably in the range of 10 nm to 1 μm. Although it depends on the surface energy of the material, the adhesion to the substrate, and the substrate temperature, a thin film of 10 nm or less is generally formed in the shape of an island, and has an unstable resistance and poor reproducibility. On the other hand, when the film thickness t is 1
If it is more than μm, the film stress increases and the risk of film peeling increases, and the film formation time becomes longer, resulting in poor productivity. Therefore, the film thickness is desirably 50 to 500 nm.

【0066】面積抵抗R/□はρ/tであり、以上に述
べた面積抵抗R/□と膜厚tの好まし範囲から、帯電防
止膜の比抵抗ρは0.1[Ωcm]乃至108[Ωc
m]が好ましい。さらに面積抵抗と膜厚のより好まし範
囲を実現するためには、ρは102乃至106Ωcmとす
るのが良い。スペーサは上述したようにその上に形成し
た帯電防止膜を電流が流れることにより、あるいはディ
スプレイ全体が動作中に発熱することによりその温度が
上昇する。帯電防止膜の抵抗温度係数が大きな負の値で
あると温度が上昇した時に抵抗値が減少し、スペーサに
流れる電流が増加し、さらに温度上昇をもたらす。そし
て電流は電源の限界を越えるまで増加しつづける。この
ような電流の暴走が発生する抵抗温度係数の値は経験的
に負の値で絶対値が1%以上である。すなわち、帯電防
止膜の抵抗温度係数は−1%未満であることが望まし
い。
The sheet resistance R / □ is ρ / t. From the above-mentioned preferred ranges of the sheet resistance R / □ and the film thickness t, the specific resistance ρ of the antistatic film is 0.1 [Ωcm] to 10 [Ωcm]. 8 [Ωc
m] is preferred. Further, in order to realize a more preferable range of the sheet resistance and the film thickness, ρ is preferably set to 10 2 to 10 6 Ωcm. As described above, the temperature of the spacer is increased by current flowing through the antistatic film formed thereon or by heat generation during operation of the entire display. If the resistance temperature coefficient of the antistatic film is a large negative value, the resistance value decreases when the temperature increases, the current flowing through the spacer increases, and the temperature further increases. And the current continues to increase until the power supply limit is exceeded. The value of the temperature coefficient of resistance at which such a runaway of current occurs is empirically a negative value and the absolute value is 1% or more. That is, the resistance temperature coefficient of the antistatic film is desirably less than -1%.

【0067】帯電防止特性を有する高抵抗膜11の材料
としては、例えば酸化錫、酸化ニッケル等の金属酸化物
を用いることが出来る。
As a material of the high resistance film 11 having antistatic properties, for example, metal oxides such as tin oxide and nickel oxide can be used.

【0068】帯電防止特性を有する高抵抗膜11の他の
材料として、アルミと遷移金属合金の窒化物は遷移金属
の組成を調整することにより、良伝導体から絶縁体まで
広い範囲で抵抗値を制御できるので好適な材料である。
さらには後述する表示装置の作製工程において抵抗値の
変化が少なく安定な材料である。かつ、その抵抗温度係
数が−1%未満であり、実用的に使いやすい材料であ
る。遷移金属元素としてはTi,Cr,Ta等があげら
れる。
As another material of the high resistance film 11 having antistatic properties, the nitride of aluminum and a transition metal alloy can adjust the resistance of a wide range from a good conductor to an insulator by adjusting the composition of the transition metal. It is a suitable material because it can be controlled.
Further, it is a stable material with little change in resistance value in a manufacturing process of a display device described later. Further, the material has a temperature coefficient of resistance of less than -1% and is practically easy to use. Examples of the transition metal element include Ti, Cr, and Ta.

【0069】合金窒化膜はスパッタ、窒素ガス雰囲気中
での反応性スパッタ、電子ビーム蒸着、イオンプレーテ
ィング、イオンアシスト蒸着法等の薄膜形成手段により
絶縁性部材上に形成される。金属酸化膜も同様の薄膜形
成法で作製することができるが、この場合窒素ガスに代
えて酸素ガスを使用する。その他、CVD法、アルコキ
シド塗布法でも金属酸化膜を形成できる。カーボン膜は
蒸着法、スパッタ法、CVD法、プラズマCVD法で作
製され、特に非晶質カーボンを作製する場合には、成膜
中の雰囲気に水素が含まれるようにするか、成膜ガスに
炭化水素ガスを使用する。
The alloy nitride film is formed on the insulating member by thin film forming means such as sputtering, reactive sputtering in a nitrogen gas atmosphere, electron beam evaporation, ion plating, and ion assisted evaporation. The metal oxide film can be formed by the same thin film formation method, but in this case, oxygen gas is used instead of nitrogen gas. In addition, a metal oxide film can be formed by a CVD method or an alkoxide coating method. The carbon film is formed by a vapor deposition method, a sputtering method, a CVD method, or a plasma CVD method. In particular, when forming amorphous carbon, make sure that the atmosphere during the film formation contains hydrogen or the film formation gas is used. Use hydrocarbon gas.

【0070】ここで、第一の層である上述高抵抗層上の
一定領域に形成する低2次電子放出係数を有する第二の
層について説明する。
Here, the second layer having a low secondary electron emission coefficient, which is formed in a certain region on the high resistance layer, which is the first layer, will be described.

【0071】第二の層としては、Cr2 3 、Nb2
5 、Y2 3 などの二次電子放出効率が小さい酸化物層
を用いることができる。また、窒化炭素など二次電子放
出効率が小さい酸化物等他の材料も適用可能である。こ
のとき、絶縁性材料を用いることにより第一層の高抵抗
層で規定されるスペーサ抵抗を乱すことがなく、スペー
サの低抵抗化を防ぐことができる。また、酸化物を用い
た場合には、熱処理による表面酸化等の状態変化が起こ
りにくい特性変化が小さいため、パネル組立時の条件等
を広い範囲から選択できる効果がある。
As the second layer, Cr 2 O 3 , Nb 2 O
5 , an oxide layer with a low secondary electron emission efficiency such as Y 2 O 3 can be used. Further, another material such as an oxide having a low secondary electron emission efficiency such as carbon nitride can be used. At this time, by using the insulating material, the spacer resistance defined by the first high-resistance layer is not disturbed, and the resistance reduction of the spacer can be prevented. In addition, when an oxide is used, a characteristic change in which a state change such as surface oxidation due to heat treatment hardly occurs is small, so that there is an effect that conditions at the time of panel assembly can be selected from a wide range.

【0072】第一層はスペーサの帯電スペーサ表面に帯
電した電荷を電流により中和除去し、スペーサが大きく
帯電しない様にするのに対し、第二層は二次電子放出効
率の小さい材料とすることにより、直接入射する電子、
フェースプレートからの反射電子、あるいは二次電子の
再入射等のスペーサ表面への電子入射により、スペーサ
表面が正帯電するのを抑制する働きがある。
The first layer neutralizes and removes the electric charge on the charged spacer surface of the spacer by electric current so as to prevent the spacer from being largely charged, while the second layer is made of a material having a small secondary electron emission efficiency. This allows direct incident electrons,
There is a function of suppressing the spacer surface from being positively charged due to the incidence of electrons on the spacer surface such as the re-incident of reflected electrons or secondary electrons from the face plate.

【0073】本発明により、第二層1021は、形成領
域がスペーサの一部であっても十分に帯電抑制効果が得
られることが判明したため、第二層1021の形成には
スパッタ法、真空蒸着法、CVD法、スクリーン印刷、
スプレー、ディッピング法等の各種の膜形成方法が適用
できる。特に本発明は、全面に第二層1021を形成し
ようとした場合に問題となるスペーサ基板の保持方法に
対して、極めて選択性に富むため量産性に優れる各種の
方法を適用できる。
According to the present invention, it has been found that a sufficient charge suppression effect can be obtained even when the formation region of the second layer 1021 is a part of the spacer. Method, CVD method, screen printing,
Various film forming methods such as spraying and dipping can be applied. In particular, the present invention can be applied to various methods which are extremely selective and excellent in mass productivity with respect to a method of holding a spacer substrate which is a problem when forming the second layer 1021 on the entire surface.

【0074】スペーサ1020を構成する低抵抗膜21
は、高抵抗膜11を高電位側のフェースプレート101
7(メタルバック1019等)及び低電位側の基板10
11(配線1013、1014等)と電気的に接続する
為に設けられたものであり、以下では、中間電極層(中
間層)という名称も用いる。中間電極層(中間層)は以
下に列挙する複数の機能を有することが出来る。
Low resistance film 21 constituting spacer 1020
A high-resistance side face plate 101
7 (metal back 1019 etc.) and substrate 10 on the low potential side
11 (wirings 1013, 1014, etc.), and is hereinafter referred to as an intermediate electrode layer (intermediate layer). The intermediate electrode layer (intermediate layer) can have a plurality of functions listed below.

【0075】 高抵抗膜11をフェースプレート10
17及び基板1011と電気的に接続する。
The high-resistance film 11 is attached to the face plate 10
17 and the substrate 1011.

【0076】既に説明したように、高抵抗膜11はスペ
ーサ1020表面での帯電を防止する目的で設けられた
ものであるが、高抵抗膜11をフェースプレート101
7(メタルバック1019等)及び基板1011(配線
1013、1014等)と直接或いは接合材1041を
介して接続した場合、接続部界面に大きな接触抵抗が発
生し、スペーサ表面に発生した電荷を速やかに除去でき
なくなる可能性がある。これを避ける為に、フェースプ
レート1017、基板1011及び接合材1041と接
触するスペーサ1020の当接面或いは側面部に低抵抗
の中間層を設けた。
As described above, the high resistance film 11 is provided for the purpose of preventing electrification on the surface of the spacer 1020.
7 (metal back 1019, etc.) and the substrate 1011 (wirings 1013, 1014, etc.) directly or via the bonding material 1041, a large contact resistance is generated at the interface of the connection portion, and the charge generated on the spacer surface is quickly removed. It may not be possible to remove it. In order to avoid this, a low-resistance intermediate layer is provided on the contact surface or side surface of the spacer 1020 which comes into contact with the face plate 1017, the substrate 1011 and the bonding material 1041.

【0077】 高抵抗膜11の電位分布を均一化す
る。
The potential distribution of the high resistance film 11 is made uniform.

【0078】冷陰極素子1012より放出された電子
は、フェースプレート1017と基板1011の間に形
成された電位分布に従って電子軌道を成す。スペーサ1
020の近傍で電子軌道に乱れが生じないようにする為
には、高抵抗膜11の電位分布を全域にわたって制御す
る必要がある。高抵抗膜11をフェースプレート101
7(メタルバック1019等)及び基板1011(配線
1013、1014等)と直接或いは接合材1041を
介して接続した場合、接続部界面の接触抵抗の為に、接
続状態のむらが発生し、高抵抗膜11の電位分布が所望
の値からずれてしまう可能性がある。これを避ける為
に、スペーサ1020がフェースプレート1017及び
基板1011と当接するスペーサ端部(当接面3或いは
側面部5)の全長域に低抵抗の中間層を設け、この中間
層部に所望の電位を印加することによって、高抵抗膜1
1全体の電位を制御可能とした。
Electrons emitted from the cold cathode element 1012 form electron orbits in accordance with a potential distribution formed between the face plate 1017 and the substrate 1011. Spacer 1
In order to prevent the electron orbit from being disturbed near 020, it is necessary to control the potential distribution of the high resistance film 11 over the entire region. The high resistance film 11 is applied to the face plate 101
7 (metal back 1019, etc.) and the substrate 1011 (wirings 1013, 1014, etc.) directly or via a bonding material 1041, unevenness in the connection state occurs due to contact resistance at the interface of the connection portion, and a high-resistance film is formed. There is a possibility that the potential distribution of 11 may deviate from a desired value. In order to avoid this, a low-resistance intermediate layer is provided in the entire length region of the spacer end (contact surface 3 or side surface 5) where the spacer 1020 contacts the face plate 1017 and the substrate 1011. By applying a potential, the high-resistance film 1
1 was made controllable.

【0079】 放出電子の軌道を制御する。The trajectory of the emitted electrons is controlled.

【0080】冷陰極素子1012より放出された電子
は、フェースプレート1017と基板1011の間に形
成された電位分布に従って電子軌道を成す。スペーサ近
傍の冷陰極素子から放出された電子に関しては、スペー
サを設置することに伴う制約(配線、素子位置の変更
等)が生じる場合がある。このような場合、歪みやむら
の無い画像を形成する為には、放出された電子の軌道を
制御してフェースプレート1017上の所望の位置に電
子を照射する必要がある。フェースプレート1017及
び基板1011と当接する面の側面部5に低抵抗の中間
層を設けることにより、スペーサ1020近傍の電位分
布に所望の特性を持たせ、放出された電子の軌道を制御
することが出来る。
Electrons emitted from the cold cathode device 1012 form electron orbits in accordance with the potential distribution formed between the face plate 1017 and the substrate 1011. Regarding the electrons emitted from the cold cathode devices near the spacers, there may be restrictions (such as changes in wiring and device positions) associated with the installation of the spacers. In such a case, in order to form an image without distortion or unevenness, it is necessary to control the trajectory of the emitted electrons to irradiate a desired position on the face plate 1017 with the electrons. By providing a low-resistance intermediate layer on the side surface portion 5 of the surface in contact with the face plate 1017 and the substrate 1011, the potential distribution near the spacer 1020 can have desired characteristics and the trajectory of emitted electrons can be controlled. I can do it.

【0081】低抵抗膜21は、高抵抗膜11に比べ十分
に低い抵抗値を有する材料を選択すればよく、Ni,C
r,Au,Mo,W,Pt,Ti,Al,Cu,Pd等
の金属、あるいは合金、及びPd,Ag,Au,RuO
2 ,Pd−Ag等の金属や金属酸化物とガラス等から構
成される印刷導体、あるいはIn2 3 −SnO2 等の
透明導体及びポリシリコン等の半導体材料等より適宜選
択される。
For the low resistance film 21, a material having a sufficiently lower resistance value than the high resistance film 11 may be selected.
metals or alloys such as r, Au, Mo, W, Pt, Ti, Al, Cu, Pd, and Pd, Ag, Au, RuO
2 , a printed conductor composed of a metal such as Pd-Ag or a metal oxide and glass, or a transparent conductor such as In 2 O 3 —SnO 2 and a semiconductor material such as polysilicon.

【0082】導電性を有する接合材1041はスペーサ
1020が行方向配線1013およびメタルバック10
19と電気的に接続するように、導電性をもたせる必要
がある。すなわち、導電性接着材や金属粒子や導電性フ
ィラーを添加したフリットガラスが好適である。
The bonding material 1041 having conductivity is formed by the spacer 1020 serving as the row wiring 1013 and the metal back 1013.
It is necessary to have conductivity so as to be electrically connected to the device 19. That is, frit glass to which a conductive adhesive, metal particles, or a conductive filler is added is preferable.

【0083】また、図1において、Dx1〜Dxmおよ
びDy1〜DynおよびHvは、当該表示パネルと不図
示の電気回路とを電気的に接続するために設けた気密構
造の電気接続用端子である。Dx1〜Dxmはマルチ電
子ビーム源の行方向配線1013と、Dy1〜Dynは
マルチ電子ビーム源の列方向配線1014と、Hvはフ
ェースプレートのメタルバック1019と電気的に接続
している。
In FIG. 1, Dx1 to Dxm and Dy1 to Dyn and Hv are electric connection terminals having an airtight structure provided for electrically connecting the display panel to an electric circuit (not shown). Dx1 to Dxm are electrically connected to the row wiring 1013 of the multi-electron beam source, Dy1 to Dyn are electrically connected to the column wiring 1014 of the multi-electron beam source, and Hv is electrically connected to the metal back 1019 of the face plate.

【0084】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を10-7[Torr]程度
の真空度まで排気する。その後、排気管を封止するが、
気密容器内の真空度を維持するために、封止の直前ある
いは封止後に気密容器内の所定の位置にゲッター膜(不
図示)を形成する。ゲッター膜とは、たとえばBaを主
成分とするゲッター材料をヒーターもしくは高周波加熱
により加熱し蒸着して形成した膜であり、該ゲッター膜
の吸着作用により気密容器内は1×10-5乃至1×10
-7[Torr]の真空度に維持される。
In order to evacuate the inside of the hermetic container, after assembling the hermetic container, an exhaust pipe (not shown) and a vacuum pump are connected, and the inside of the hermetic container is evacuated to a degree of vacuum of about 10 -7 [Torr]. Exhaust until After that, the exhaust pipe is sealed,
In order to maintain the degree of vacuum in the airtight container, a getter film (not shown) is formed at a predetermined position in the airtight container immediately before or after sealing. The getter film is, for example, a film formed by heating and depositing a getter material containing Ba as a main component by a heater or high-frequency heating, and the inside of the hermetic container is 1 × 10 −5 to 1 × due to the adsorbing action of the getter film. 10
-7 [Torr] is maintained at a vacuum degree.

【0085】以上説明した表示パネルを用いた画像表示
装置は、容器外端子Dx1乃至Dxm、Dy1乃至Dy
nを通じて各冷陰極素子1012に電圧を印加すると、
各冷陰極素子1012から電子が放出される。それと同
時にメタルバック1019に容器外端子Hvを通じて数
百[V]乃至数[kV]の高圧を印加して、上記放出さ
れた電子を加速し、フェースプレート1017の内面に
衝突させる。これにより、蛍光膜1018をなす各色の
蛍光体が励起されて発光し、画像が表示される。
The image display device using the above-described display panel includes terminals Dx1 to Dxm, Dy1 to Dy outside the container.
When a voltage is applied to each cold cathode element 1012 through n
Electrons are emitted from each cold cathode element 1012. At the same time, a high voltage of several hundred [V] to several [kV] is applied to the metal back 1019 through the external terminal Hv to accelerate the emitted electrons and collide with the inner surface of the face plate 1017. As a result, the phosphor of each color forming the fluorescent film 1018 is excited and emits light, and an image is displayed.

【0086】通常、冷陰極素子である本発明の表面伝導
型放出素子1012への印加電圧は12〜16[V]程
度、メタルバック1019と冷陰極素子1012との距
離dは0.1[mm]から8[mm]程度、メタルバッ
ク1019と冷陰極素子1012間の電圧0.1[k
V]から10[kV]程度である。
Normally, the voltage applied to the surface conduction electron-emitting device 1012 of the present invention, which is a cold cathode device, is about 12 to 16 [V], and the distance d between the metal back 1019 and the cold cathode device 1012 is 0.1 [mm]. ] To about 8 [mm], and a voltage of 0.1 [k] between the metal back 1019 and the cold cathode element 1012.
V] to about 10 [kV].

【0087】以上、本発明の実施形態の表示パネルの基
本構成と製法、および画像表示装置の概要を説明した。
The basic configuration and manufacturing method of the display panel according to the embodiment of the present invention and the outline of the image display device have been described above.

【0088】次に、前記実施形態の表示パネルに用いた
マルチ電子ビーム源の製造方法について説明する。本発
明の画像表示装置に用いるマルチ電子ビーム源は、冷陰
極素子を単純マトリクス配線した電子源であれば、冷陰
極素子の材料や形状あるいは製法に制限はない。したが
って、たとえば表面伝導型放出素子やFE型、あるいは
MIM型などの冷陰極素子を用いることができる。
Next, a method of manufacturing the multi-electron beam source used for the display panel of the above embodiment will be described. The material, shape, and manufacturing method of the cold cathode device are not limited as long as the multi-electron beam source used for the image display device of the present invention is an electron source in which cold cathode devices are arranged in a simple matrix. Therefore, for example, a cold cathode device such as a surface conduction type emission device, an FE type, or an MIM type can be used.

【0089】ただし、表示画面が大きくてしかも安価な
表示装置が求められる状況のもとでは、これらの冷陰極
素子の中でも、表示伝導型放出素子が特に好ましい。す
なわち、FE型ではエミッタコーンとゲート電極の相対
位置や形状が電子放出特性を大きく左右するため、極め
て高精度の製造技術を必要とするが、これは大面積化や
製造コストの低減を達成するには不利な要因となる。ま
た、MIM型では、絶縁層と上電極の膜厚を薄くてしか
も均一にする必要があるが、これも大面積化や製造コス
トの低減を達成するには不利な要因となる。その点、表
面伝導型放出素子は、比較的製造方法が単純なため、大
面積化や製造コストの低減が容易である。また、発明者
らは、表面伝導型放出素子の中でも、電子放出部もしく
はその周辺部を微粒子膜から形成したものがとりわけ電
子放出特性に優れ、しかも製造が容易に行えることを見
いだしている。したがって、高輝度で大画面の画像表示
装置のマルチ電子ビーム源に用いるには、最も好適であ
ると言える。そこで、上記実施形態の表示パネルにおい
ては、電子放出部もしくはその周辺部を微粒子膜から形
成した表面伝導型放出素子を用いた。そこで、まず好適
な表面伝導型放出素子について基本的な構成と製法およ
び特性を説明し、その後で多数の素子を単純マトリクス
配線したマルチ電子ビーム源の構造について述べる。
However, under the circumstances where a display device having a large display screen and an inexpensive display device is required, among these cold cathode devices, a display conduction type emission device is particularly preferable. That is, in the FE type, since the relative position and shape of the emitter cone and the gate electrode greatly affect the electron emission characteristics, extremely high-precision manufacturing technology is required, but this achieves a large area and a reduction in manufacturing cost. Is a disadvantageous factor. In the case of the MIM type, it is necessary to make the thicknesses of the insulating layer and the upper electrode thin and uniform, which is also a disadvantageous factor in achieving a large area and a reduction in manufacturing cost. On the other hand, since the surface conduction electron-emitting device has a relatively simple manufacturing method, it is easy to increase the area and reduce the manufacturing cost. In addition, the inventors have found that among the surface conduction electron-emitting devices, those in which the electron-emitting portion or its peripheral portion is formed of a fine particle film have particularly excellent electron-emitting characteristics and can be easily manufactured. Therefore, it can be said that it is most suitable for use in a multi-electron beam source of a high-luminance, large-screen image display device. Therefore, in the display panel of the above embodiment, a surface conduction electron-emitting device in which the electron-emitting portion or its peripheral portion is formed of a fine particle film is used. Therefore, the basic configuration, manufacturing method and characteristics of a suitable surface conduction electron-emitting device will be described first, and then the structure of a multi-electron beam source in which many devices are arranged in a simple matrix will be described.

【0090】[表面伝導型放出素子の好適な素子構成と
製法]電子放出部もしくはその周辺部を微粒子膜から形
成する表面伝導型放出素子の代表的な構成には、平面型
と垂直型の2種類があげられる。
[Suitable Device Configuration and Manufacturing Method of Surface Conduction Emission Device] A typical configuration of a surface conduction electron-emitting device in which an electron-emitting portion or its peripheral portion is formed of a fine particle film is a flat type or a vertical type. Kinds are given.

【0091】[平面型の表面伝導型放出素子]まず最初
に、平面型の表面伝導型放出素子の素子構成と製法につ
いて説明する。
[Flat-type surface conduction electron-emitting device] First, the structure and manufacturing method of a flat-surface conduction electron-emitting device will be described.

【0092】図10に示すのは、平面型の表面伝導型放
出素子の構成を説明するための平面図(a)および断面
図(b)である。図中、1011は基板、1102と1
103は素子電極、1104は導電性薄膜、1105は
通電フォーミング処理により形成した電子放出部、11
13は通電活性化処理により形成した薄膜である。
FIG. 10 is a plan view (a) and a cross-sectional view (b) for explaining the structure of a planar surface conduction electron-emitting device. In the figure, 1011 is a substrate, 1102 and 1
103, a device electrode; 1104, a conductive thin film; 1105, an electron-emitting portion formed by an energization forming process;
Reference numeral 13 denotes a thin film formed by the activation process.

【0093】基板1011としては、例えば、石英ガラ
スや青板ガラスをはじめとする各種ガラス基板や、アル
ミナをはじめとする各種セラミクス基板、あるいは上述
の各種基板上に例えばSiO2 を材料とする絶縁層を積
層した基板などを用いることができる。
As the substrate 1011, for example, various glass substrates such as quartz glass and blue plate glass, various ceramics substrates such as alumina, or an insulating layer made of, for example, SiO 2 is formed on the various substrates described above. A stacked substrate or the like can be used.

【0094】また、基板1011上に基板面と平行に対
向して設けられた素子電極1102と1103は、導電
性を有する材料によって形成されている。たとえば、N
i,Cr,Au,Mo,W,Pt,Ti,Cu,Pd,
Ag等をはじめとする金属、あるいはこれらの金属の合
金、あるいはIn2 3 −SnO2 をはじめとする金属
酸化物、ポリシリコンなどの半導体、などの中から適宜
材料を選択して用いればよい。電極を形成するには、た
とえば真空蒸着などの製膜技術とフォトリソグラフィ
ー、エッチングなどのパターニング技術を組み合わせて
用いれば容易に形成できるが、それ以外の方法(たとえ
ば印刷技術)を用いて形成してもさしつかえない。
The element electrodes 1102 and 1103 provided on the substrate 1011 so as to be parallel to the substrate surface are formed of a conductive material. For example, N
i, Cr, Au, Mo, W, Pt, Ti, Cu, Pd,
A material such as Ag or the like, an alloy of these metals, a metal oxide such as In 2 O 3 —SnO 2 , or a semiconductor such as polysilicon may be appropriately selected and used. . An electrode can be easily formed by using a combination of a film forming technique such as vacuum evaporation and a patterning technique such as photolithography and etching. However, the electrode can be formed by other methods (for example, printing technique). I can't wait.

【0095】素子電極1102と1103の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Lは通常は数百Åから数百μmの
範囲から適当な数値を選んで設計されるが、なかでも表
示装置に応用するために好ましいのは数μmより数十μ
mの範囲である。また、素子電極の厚さdについては、
通常は数百Åから数μmの範囲から適当な数値が選ばれ
る。
The shapes of the device electrodes 1102 and 1103 are appropriately designed according to the application purpose of the electron-emitting device.
Generally, the electrode interval L is usually designed by selecting an appropriate numerical value from the range of several hundreds of squares to several hundreds of μm.
m. Further, regarding the thickness d of the device electrode,
Usually, an appropriate numerical value is selected from the range of several hundreds of .mu.m to several .mu.m.

【0096】また、導電性薄膜1104の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜(島状の集合体も含む)
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、あるいは微
粒子が互いに隣接した構造か、あるいは微粒子が互いに
重なり合った構造が観測される。
A fine particle film is used for the conductive thin film 1104. The fine particle film mentioned here is a film containing many fine particles as a constituent element (including an island-shaped aggregate).
I mean If you examine the microparticle film microscopically, usually
A structure in which the individual fine particles are spaced apart, a structure in which the fine particles are adjacent to each other, or a structure in which the fine particles overlap each other is observed.

【0097】微粒子膜に用いた微粒子の粒径は、数Åか
ら数千Åの範囲に含まれるものであるが、なかでも好ま
しいのは10Åから200Åの範囲のものである。ま
た、微粒子膜の膜厚は、以下に述べるような諸条件を考
慮して適宜設定される。すなわち、素子電極1102あ
るいは1103と電気的に良好に接続するのに必要な条
件、後述する通電フォーミングを良好に行うのに必要な
条件、微粒子膜自身の電気抵抗を後述する適宜の値にす
るために必要な条件、などである。具体的には、数Åか
ら数千Åの範囲のなかで設定するが、なかでも好ましい
のは10Åから500Åの間である。
The particle diameter of the fine particles used in the fine particle film is in the range of several to several thousand degrees, and preferably in the range of 10 to 200 degrees. Further, the thickness of the fine particle film is appropriately set in consideration of various conditions described below. That is, the conditions necessary for good electrical connection to the element electrode 1102 or 1103, the conditions necessary for good energization forming described below, and the electric resistance of the fine particle film itself to an appropriate value described later. Necessary conditions, etc. Specifically, it is set in the range of several to several thousand degrees, but the most preferable one is between 10 and 500 degrees.

【0098】また、微粒子膜を形成するのに用いられう
る材料としては、たとえば、Pd,Pt,Ru,Ag,
Au,Ti,In,Cu,Cr,Fe,Zn,Sn,T
a,W,Pb,などをはじめとする金属や、PdO,S
nO2 ,In2 3 ,PbO,Sb2 3 ,などをはじ
めとする酸化物や、HfB2 ,ZrB2 ,LaB6 ,C
eB6 ,YB4 ,GdB4 ,などをはじめとする硼化物
や、TiC,ZrC,HfC,TaC,SiC,WC,
などをはじめとする炭化物や、TiN,ZrN,Hf
N,などをはじめとする窒化物や、Si,Ge,などを
はじめとする半導体や、カーボン、などがあげられ、こ
れらの中から適宜選択される。
Materials that can be used to form the fine particle film include, for example, Pd, Pt, Ru, Ag,
Au, Ti, In, Cu, Cr, Fe, Zn, Sn, T
a, W, Pb, and other metals, PdO, S
Oxides such as nO 2 , In 2 O 3 , PbO, Sb 2 O 3 , etc .; HfB 2 , ZrB 2 , LaB 6 , C
Borides such as eB 6 , YB 4 , GdB 4 , etc., TiC, ZrC, HfC, TaC, SiC, WC,
And other carbides, TiN, ZrN, Hf
Nitrides such as N, etc., semiconductors such as Si, Ge, etc., carbon, and the like are listed, and are appropriately selected from these.

【0099】以上述べたように、導電性薄膜1104を
微粒子膜で形成したが、その面積抵抗値については、1
3から107[Ω/□]の範囲に含まれるよう設定し
た。
As described above, the conductive thin film 1104 is formed of a fine particle film.
0 3 10 7 to be included within the scope of [Ω / □] was set.

【0100】なお、導電性薄膜1104と素子電極11
02および1103とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。その重なり方は、図10の例においては、
下から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層してもさしつかえない。
Note that the conductive thin film 1104 and the device electrode 11
Since it is desirable that the wires 02 and 1103 be electrically connected well, they have a structure in which a part of each overlaps with the other. In the example of FIG.
Although the substrate, the device electrode, and the conductive thin film are stacked in this order from the bottom, in some cases, the substrate, the conductive thin film, and the device electrode may be stacked in this order from the bottom.

【0101】また、電子放出部1105は、導電性薄膜
1104の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜1104に対して、後述する通
電フォーミングの処理を行うことにより形成する。亀裂
内には、数Åから数百Åの粒径の微粒子を配置する場合
がある。なお、実際の電子放出部の位置や形状を精密か
つ正確に図示するのは困難なため、図10においては模
式的に示した。
The electron-emitting portion 1105 is a crack-like portion formed in a part of the conductive thin film 1104, and has an electrically higher resistance property than the surrounding conductive thin film. The crack is formed by performing a later-described energization forming process on the conductive thin film 1104. Fine particles having a particle size of several to several hundreds of mm may be arranged in the crack. Since it is difficult to accurately and accurately show the actual position and shape of the electron-emitting portion, they are schematically shown in FIG.

【0102】また、薄膜1113は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部1105およびその
近傍を被覆している。薄膜1113は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。
Further, the thin film 1113 is a thin film made of carbon or a carbon compound, and covers the electron emitting portion 1105 and its vicinity. The thin film 1113 is formed by performing an energization activation process described later after the energization forming process.

【0103】薄膜1113は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚は500[Å]以下とす
るが、300[Å]以下とするのがさらに好ましい。な
お、実際の薄膜1113の位置や形状を精密に図示する
のは困難なため、図10においては模式的に示した。ま
た、平面図(a)においては、薄膜1113の一部(1
105上の部分)を除去した素子を図示した。
The thin film 1113 is made of any one of single-crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of 500 [以下] or less but 300 [Å] or less. Is more preferred. Since it is difficult to accurately show the actual position and shape of the thin film 1113, it is schematically shown in FIG. Further, in the plan view (a), a part (1
The element from which (a part on 105) is removed is shown.

【0104】以上、好ましい素子の基本構成を述べた
が、実施形態においては以下のような素子を用いた。
The basic structure of the preferred element has been described above. In the embodiment, the following element is used.

【0105】すなわち、基板1011には青板ガラスを
用い、素子電極1102と1103にはNi薄膜を用い
た。素子電極の厚さdは1000[Å]、電極間隔Lは
2[μm]とした。
That is, blue glass was used for the substrate 1011, and Ni thin films were used for the device electrodes 1102 and 1103. The thickness d of the device electrode was 1000 [Å], and the electrode interval L was 2 [μm].

【0106】微粒子膜の主要材料としてPdもしくはP
dOを用い、微粒子膜の厚さは約100[Å]、幅Wは
100[μm]とした。
As a main material of the fine particle film, Pd or P
The thickness of the fine particle film was about 100 [膜], and the width W was 100 [μm] using dO.

【0107】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。
Next, a description will be given of a preferred method of manufacturing a planar type surface conduction electron-emitting device.

【0108】図15の(a)〜(e)は、表面伝導型放
出素子の製造工程を説明するための断面図で、各部材の
表記は前記図10と同一である。
FIGS. 15A to 15E are cross-sectional views for explaining the manufacturing process of the surface conduction electron-emitting device. The notation of each member is the same as in FIG.

【0109】1)まず、図15(a)に示すように、基
板1011上に素子電極1102および1103を形成
する。
1) First, as shown in FIG. 15A, device electrodes 1102 and 1103 are formed on a substrate 1011.

【0110】形成するにあたっては、あらかじめ基板1
011を洗剤、純水、有機溶剤を用いて十分に洗浄後、
素子電極の材料を堆積させる。(堆積する方法として
は、たとえば、蒸着法やスパッタ法などの真空成膜技術
を用ればよい。)その後、堆積した電極材料を、フォト
リソグラフィー・エッチング技術を用いてパターニング
し、(a)に示した一対の素子電極(1102と110
3)を形成する。
When forming, the substrate 1
After fully washing 011 with a detergent, pure water and an organic solvent,
The material of the device electrode is deposited. (As a deposition method, for example, a vacuum film forming technique such as a vapor deposition method or a sputtering method may be used.) Thereafter, the deposited electrode material is patterned by using a photolithography / etching technique, and as shown in FIG. The illustrated pair of device electrodes (1102 and 110)
Form 3).

【0111】2)次に、同図(b)に示すように、導電
性薄膜1104を形成する。
2) Next, a conductive thin film 1104 is formed as shown in FIG.

【0112】形成するにあたっては、まず前記(a)の
基板に有機金属溶液を塗布して乾燥し、加熱焼成処理し
て微粒子膜を成膜した後、フォトリソグラフィー・エッ
チングにより所定の形状にパターニングする。ここで、
有機金属溶液とは、導電性薄膜に用いる微粒子の材料を
主要元素とする有機金属化合物の溶液である。(具体的
には、本実施形態では主要元素としてPdを用いた。ま
た、本実施形態では塗布方法として、ディッピング法を
用いたが、それ以外のたとえばスピンナー法やスプレー
法を用いてもよい。)また、微粒子膜で作られる導電性
薄膜の成膜方法としては、本実施形態で用いた有機金属
溶液の塗布による方法以外の、たとえば真空蒸着法やス
パッタ法、あるいは化学的気相堆積法などを用いる場合
もある。
In the formation, first, an organic metal solution is applied to the substrate (a), dried, heated and baked to form a fine particle film, and then patterned into a predetermined shape by photolithography and etching. . here,
The organic metal solution is a solution of an organic metal compound containing a material of fine particles used for the conductive thin film as a main element. (Specifically, in this embodiment, Pd is used as a main element. In this embodiment, a dipping method is used as a coating method, but other methods such as a spinner method and a spray method may be used. In addition, as a method of forming a conductive thin film formed of a fine particle film, other than the method of applying the organometallic solution used in the present embodiment, for example, a vacuum evaporation method, a sputtering method, a chemical vapor deposition method, or the like. May be used.

【0113】3)次に、同図(c)に示すように、フォ
ーミング用電源1110から素子電極1102と110
3の間に適宜の電圧を印加し、通電フォーミング処理を
行って、電子放出部1105を形成する。
3) Next, as shown in FIG. 11C, a forming power supply 1110 supplies the device electrodes 1102 and 1102 with each other.
3, an appropriate voltage is applied, and an energization forming process is performed to form the electron-emitting portion 1105.

【0114】通電フォーミング処理とは、微粒子膜で作
られた導電性薄膜1104に通電を行って、その一部を
適宜に破壊、変形、もしくは変質せしめ、電子放出を行
うのに好適な構造に変化させる処理のことである。微粒
子膜で作られた導電性薄膜のうち電子放出を行うのに好
適な構造に変化した部分(すなわち電子放出部110
5)においては、薄膜に適当な亀裂が形成されている。
なお、電子放出部1105が形成される前と比較する
と、形成された後は素子電極1102と1103の間で
計測される電気抵抗は大幅に増加する。
[0114] The energization forming treatment is to energize the conductive thin film 1104 made of a fine particle film, to appropriately break, deform, or alter a part of the conductive thin film 1104 to change the structure to a structure suitable for emitting electrons. This is the process that causes A portion of the conductive thin film made of a fine particle film that has been changed to a structure suitable for emitting electrons (that is, the electron emitting portion 110
In 5), an appropriate crack is formed in the thin film.
Note that the electrical resistance measured between the device electrodes 1102 and 1103 is significantly increased after the formation of the electron emission portions 1105 as compared to before the formation.

【0115】通電方法をより詳しく説明するために、図
16に、フォーミング用電源1110から印加する適宜
の電圧波形の一例を示す。微粒子膜で作られた導電性薄
膜をフォーミングする場合には、パルス状の電圧が好ま
しく、本実施形態の場合には同図に示したようにパルス
幅T1の三角波パルスをパルス間隔T2で連続的に印加
した。その際には、三角波パルスの波高値Vpfを、順
次昇圧した。また、電子放出部1105の形成状況をモ
ニターするためのモニターパルスPmを適宜の間隔で三
角波パルスの間に挿入し、その際に流れる電流を電流計
1111で計測した。
FIG. 16 shows an example of an appropriate voltage waveform applied from the forming power supply 1110 in order to explain the energization method in more detail. When forming a conductive thin film made of a fine particle film, a pulse-like voltage is preferable. In the case of this embodiment, a triangular wave pulse having a pulse width T1 is continuously generated at a pulse interval T2 as shown in FIG. Was applied. At that time, the peak value Vpf of the triangular wave pulse was sequentially increased. In addition, monitor pulses Pm for monitoring the state of formation of the electron-emitting portion 1105 were inserted at appropriate intervals between the triangular-wave pulses, and the current flowing at that time was measured by the ammeter 1111.

【0116】本実施形態においては、たとえば10
-5[torr]程度の真空雰囲気下において、たとえば
パルス幅T1を1[msec]、パルス間隔T2を10
[msec]とし、波高値Vpfを1パルスごとに0.
1[V]ずつ昇圧した。そして、三角波を5パルス印加
するたびに1回の割りあいで、モニターパルスPmを挿
入した。フォーミング処理に悪影響を及ぼすことがない
ように、モニターパルスの電圧Vpmは0.1[V]に
設定した。そして、素子電極1102と1103の間の
電気抵抗が1×106[Ω]になった段階、すなわちモ
ニターパルス印加時に電流計1111で計測される電流
が1×10-7[A]以下になった段階で、フォーミング
処理にかかわる通電を終了した。
In this embodiment, for example, 10
In a vacuum atmosphere of about -5 [torr], for example, the pulse width T1 is 1 [msec], and the pulse interval T2 is 10
[Msec], and the peak value Vpf is set to 0.
The pressure was increased by 1 [V]. Then, the monitor pulse Pm was inserted once every five pulses of the triangular wave were applied. The monitor pulse voltage Vpm was set to 0.1 [V] so as not to adversely affect the forming process. Then, when the electric resistance between the element electrodes 1102 and 1103 becomes 1 × 10 6 [Ω], that is, the current measured by the ammeter 1111 when the monitor pulse is applied becomes 1 × 10 −7 [A] or less. At this stage, the energization related to the forming process was terminated.

【0117】なお、上記の方法は、本実施形態の表面伝
導型放出素子に関する好ましい方法であり、たとえば微
粒子膜の材料や膜厚、あるいは素子電極間隔Lなど表面
伝導型放出素子の設計を変更した場合には、それに応じ
て通電の条件を適宜変更するのが望ましい。
The above method is a preferable method for the surface conduction electron-emitting device of the present embodiment. For example, the design of the surface conduction electron-emitting device such as the material and film thickness of the fine particle film or the element electrode interval L is changed. In such a case, it is desirable to appropriately change the energization conditions accordingly.

【0118】4)次に、図15(d)に示すように、活
性化用電源1112から素子電極1102と1103の
間に適宜の電圧を印加し、通電活性化処理を行って、電
子放出特性の改善を行う。
4) Next, as shown in FIG. 15D, an appropriate voltage is applied between the element electrodes 1102 and 1103 from the activating power supply 1112, and an energization activating process is performed. Make improvements.

【0119】通電活性化処理とは、前記通電フォーミン
グ処理により形成された電子放出部1105に適宜の条
件で通電を行って、その近傍に炭素もしくは炭素化合物
を堆積せしめる処理のことである。(図においては、炭
素もしくは炭素化合物よりなる堆積物を部材1113と
して模式的に示した。)なお、通電活性化処理を行うこ
とにより、行う前と比較して、同じ印加電圧における放
出電流を典型的には100倍以上に増加させることがで
きる。
The energization activation process is a process of energizing the electron emitting portion 1105 formed by the energization forming process under appropriate conditions to deposit carbon or a carbon compound in the vicinity thereof. (In the figure, a deposit made of carbon or a carbon compound is schematically shown as a member 1113.) By performing the activation process, the emission current at the same applied voltage is typically smaller than that before the activation. Specifically, it can be increased by 100 times or more.

【0120】具体的には、10-4乃至10-5[Tor
r]の範囲内の真空雰囲気中で、電圧パルスを定期的に
印加することにより、真空雰囲気中に存在する有機化合
物を起源とする炭素もしくは炭素化合物を堆積させる。
堆積物1113は、単結晶グラファイト、多結晶グラフ
ァイト、非晶質カーボン、のいずれかか、もしくはその
混合物であり、膜厚は500[Å]以下、より好ましく
は300[Å]以下である。
Specifically, 10 −4 to 10 −5 [Torr
r], a voltage pulse is periodically applied in a vacuum atmosphere to deposit carbon or a carbon compound originating from an organic compound existing in the vacuum atmosphere.
The deposit 1113 is any one of single-crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of 500 [Å] or less, more preferably 300 [Å] or less.

【0121】通電方法をより詳しく説明するために、図
17(a)に、活性化用電源1112から印加する適宜
の電圧波形の一例を示す。本実施形態においては、一定
電圧の矩形波を定期的に印加して通電活性化処理を行っ
たが、具体的には、矩形波の電圧Vacは14[V],
パルス幅T3は1[msec],パルス間隔T4は10
[msec]とした。なお、上述の通電条件は、本実施
形態の表面伝導型放出素子に関する好ましい条件であ
り、表面伝導型放出素子の設計を変更した場合には、そ
れに応じて条件を適宜変更するのが望ましい。
FIG. 17A shows an example of an appropriate voltage waveform applied from the activation power supply 1112 in order to describe the energization method in more detail. In the present embodiment, the energization activation process is performed by applying a rectangular wave of a constant voltage periodically. Specifically, the voltage Vac of the rectangular wave is 14 [V],
The pulse width T3 is 1 [msec], and the pulse interval T4 is 10
[Msec]. Note that the above-described energization conditions are preferable conditions for the surface conduction electron-emitting device of the present embodiment, and when the design of the surface conduction electron-emitting device is changed, it is desirable to appropriately change the conditions accordingly.

【0122】図15(d)に示す1114は該表面伝導
型放出素子から放出される放出電流Ieを捕捉するため
のアノード電極で、直流高電圧電源1115および電流
計1116が接続されている。(なお、基板1011
を、表示パネルの中に組み込んでから活性化処理を行う
場合には、表示パネルの蛍光面をアノード電極1114
として用いる。)活性化用電源1112から電圧を印加
する間、電流計1116で放出電流Ieを計測して通電
活性化処理の進行状況をモニターし、活性化用電源11
12の動作を制御する。電流計1116で計測された放
出電流Ieの一例を図17(b)に示すが、活性化電源
1112からパルス電圧を印加しはじめると、時間の経
過とともに放出電流Ieは増加するが、やがて飽和して
ほとんど増加しなくなる。このように、放出電流Ieが
ほぼ飽和した時点で活性化用電源1112からの電圧印
加を停止し、通電活性化処理を終了する。
An anode electrode 1114 shown in FIG. 15D is for capturing an emission current Ie emitted from the surface conduction electron-emitting device, and is connected to a DC high voltage power supply 1115 and an ammeter 1116. (Note that the substrate 1011
When the activation process is performed after the display panel is incorporated into the display panel, the phosphor screen of the display panel is connected to the anode electrode 1114.
Used as While the voltage is applied from the activation power supply 1112, the emission current Ie is measured by the ammeter 1116 to monitor the progress of the energization activation process.
12 is controlled. FIG. 17B shows an example of the emission current Ie measured by the ammeter 1116. When the pulse voltage is started to be applied from the activation power supply 1112, the emission current Ie increases with the passage of time, but eventually saturates. And hardly increase. As described above, when the emission current Ie is substantially saturated, the application of the voltage from the activation power supply 1112 is stopped, and the energization activation process ends.

【0123】なお、上述の通電条件は、本実施形態の表
面伝導型放出素子に関する好ましい条件であり、表面伝
導型放出素子の設計を変更した場合には、それに応じて
条件を適宜変更するのが望ましい。
The above-mentioned energization conditions are preferable conditions for the surface conduction electron-emitting device of the present embodiment, and when the design of the surface conduction electron-emitting device is changed, the conditions should be changed accordingly. desirable.

【0124】以上のようにして、図15(e)に示す平
面型の表面伝導型放出素子を製造した。
As described above, the planar surface conduction electron-emitting device shown in FIG. 15E was manufactured.

【0125】[垂直型の表面伝導型放出素子]次に、電
子放出部もしくはその周辺を微粒子膜から形成した表面
伝導型放出素子のもうひとつの代表的な構成、すなわち
垂直型の表面伝導型放出素子の構成について説明する。
[Vertical Surface Conduction Emitting Element] Next, another typical structure of a surface conduction electron emitting element in which the electron-emitting portion or its periphery is formed of a fine particle film, that is, a vertical surface conduction electron-emitting device. The configuration of the element will be described.

【0126】図13は、垂直型の基本構成を説明するた
めの模式的な断面図であり、図中の1201は基板、1
202と1203は素子電極、1206は段差形成部
材、1204は微粒子膜を用いた導電性薄膜、1205
は通電フォーミング処理により形成した電子放出部、1
213は通電活性化処理により形成した薄膜、である。
FIG. 13 is a schematic cross-sectional view for explaining the basic structure of the vertical type. In FIG.
202 and 1203 are device electrodes, 1206 is a step forming member, 1204 is a conductive thin film using a fine particle film, 1205
Are electron-emitting portions formed by an energization forming process;
213 is a thin film formed by the activation process.

【0127】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方(1202)が段差形成部材
1206上に設けられており、導電性薄膜1204が段
差形成部材1206の側面を被覆している点にある。し
たがって、前記図10の平面型における素子電極間隔L
は、垂直型においては段差形成部材1206の段差高L
sとして設定される。なお、基板1201、素子電極1
202および1203、微粒子膜を用いた導電性薄膜1
204、については、前記平面型の説明中に列挙した材
料を同様に用いることが可能である。また、段差形成部
材1206には、たとえばSiO2 のような電気的に絶
縁性の材料を用いる。
The difference between the vertical type and the flat type described above is that one of the element electrodes (1202) is provided on the step forming member 1206, and the conductive thin film 1204 is provided on the side surface of the step forming member 1206. It is in the point of coating. Therefore, the element electrode interval L in the planar type shown in FIG.
Is the step height L of the step forming member 1206 in the vertical type.
s. In addition, the substrate 1201, the element electrode 1
202 and 1203, conductive thin film 1 using fine particle film
204, the materials listed in the description of the planar type can be used in the same manner. For the step forming member 1206, an electrically insulating material such as SiO 2 is used.

【0128】次に、垂直型の表面伝導型放出素子の製法
について説明する。図18(a)〜(f)は、製造工程
を説明するための断面図で、各部材の表記は前記図13
と同一である。
Next, a method for manufacturing a vertical surface conduction electron-emitting device will be described. FIGS. 18A to 18F are cross-sectional views for explaining a manufacturing process.
Is the same as

【0129】1)まず、図18(a)に示すように、基
板1201上に素子電極1203を形成する。
1) First, as shown in FIG. 18A, an element electrode 1203 is formed on a substrate 1201.

【0130】2)次に、同図(b)に示すように、段差
形成部材を形成するための絶縁層を積層する。絶縁層
は、たとえばSiO2 をスパッタ法で積層すればよい
が、たとえば真空蒸着法や印刷法などの他の成膜方法を
用いてもよい。
2) Next, as shown in FIG. 13B, an insulating layer for forming a step forming member is laminated. The insulating layer may be formed by stacking, for example, SiO 2 by a sputtering method, but another film forming method such as a vacuum evaporation method or a printing method may be used.

【0131】3)次に、同図(c)に示すように、絶縁
層の上に素子電極1202を形成する。
3) Next, as shown in FIG. 13C, an element electrode 1202 is formed on the insulating layer.

【0132】4)次に、同図(d)に示すように、絶縁
層の一部を、たとえばエッチング法を用いて除去し、素
子電極1203を露出させる。
4) Next, as shown in FIG. 14D, a part of the insulating layer is removed by using, for example, an etching method to expose the element electrode 1203.

【0133】5)次に、同図(e)に示すように、微粒
子膜を用いた導電性薄膜1204を形成する。形成する
には、前記平面型の場合と同じく、たとえば塗布法など
の成膜技術を用いればよい。
5) Next, as shown in FIG. 14E, a conductive thin film 1204 using a fine particle film is formed. For the formation, as in the case of the flat type, a film forming technique such as a coating method may be used.

【0134】6)次に、前記平面型の場合と同じく、通
電フォーミング処理を行い、電子放出部を形成する。
(図15(c)を用いて説明した平面型の通電フォーミ
ング処理と同様の処理を行えばよい。)7)次に、前記
平面型の場合と同じく、通電活性化処理を行い、電子放
出部近傍に炭素もしくは炭素化合物を堆積させる。(図
15(d)を用いて説明した平面型の通電活性化処理と
同様の処理を行えばよい。)以上のようにして、図18
(f)に示す垂直型の表面伝導型放出素子を製造した。
6) Next, as in the case of the flat type, an energization forming process is performed to form an electron-emitting portion.
(A process similar to the planar type energization forming process described with reference to FIG. 15C may be performed.) 7) Next, as in the case of the planar type, an energization activation process is performed, and the electron emission section is performed. Carbon or a carbon compound is deposited in the vicinity. (A process similar to the planar energization activation process described with reference to FIG. 15D may be performed.) As described above, FIG.
A vertical surface conduction electron-emitting device shown in (f) was manufactured.

【0135】[表示装置に用いた表面伝導型放出素子の
特性]以上、平面型と垂直型の表面伝導型放出素子につ
いて素子構成と製法を説明したが、次に表示装置に用い
た素子の特性について述べる。
[Characteristics of Surface Conduction Emission Device Used in Display Device] The element configuration and manufacturing method of the planar and vertical surface conduction electron-emitting devices have been described above. Is described.

【0136】図14に、表示装置に用いた素子の、(放
出電流Ie)対(素子印加電圧Vf)特性、および(素
子電流If)対(素子印加電圧Vf)特性の典型的な例
を示す。なお、放出電流Ieは素子電流Ifに比べて著
しく小さく、同一尺度で図示するのが困難であるうえ、
これらの特性は素子の大きさや形状等の設計パラメータ
を変更することにより変化するものであるため、2本の
特性は各々任意単位で図示した。
FIG. 14 shows typical examples of (emission current Ie) vs. (device applied voltage Vf) characteristics and (device current If) vs. (device applied voltage Vf) characteristics of the device used in the display device. . Note that the emission current Ie is significantly smaller than the element current If, and it is difficult to show the same current on the same scale.
Since these characteristics are changed by changing design parameters such as the size and shape of the element, the two characteristics are shown in arbitrary units.

【0137】表示装置に用いた素子は、放出電流Ieに
関して以下に述べる3つの特性を有している。
The element used for the display device has the following three characteristics regarding the emission current Ie.

【0138】第一に、ある電圧(これを閾値電圧Vth
と呼ぶ)以上の大きさの電圧を素子に印加すると急激に
放出電流Ieが増加するが、一方、閾値電圧Vth未満
の電圧では放出電流Ieはほとんど検出されない。
First, a certain voltage (this is referred to as a threshold voltage Vth
When a voltage of the above magnitude is applied to the element, the emission current Ie sharply increases. On the other hand, at a voltage lower than the threshold voltage Vth, the emission current Ie is hardly detected.

【0139】すなわち、放出電流Ieに関して、明確な
閾値電圧Vthを持った非線形素子である。
That is, the non-linear element has a clear threshold voltage Vth with respect to the emission current Ie.

【0140】第二に、放出電流Ieは素子に印加する電
圧Vfに依存して変化するため、電圧Vfで放出電流I
eの大きさを制御できる。
Secondly, since the emission current Ie changes depending on the voltage Vf applied to the element, the emission current Ie varies with the voltage Vf.
The magnitude of e can be controlled.

【0141】第三に、素子に印加する電圧Vfに対して
素子から放出される電流Ieの応答速度が速いため、電
圧Vfを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。
Third, since the response speed of the current Ie emitted from the element is faster with respect to the voltage Vf applied to the element, the amount of charge of the electrons emitted from the element depends on the length of time during which the voltage Vf is applied. Can control.

【0142】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。た
とえば多数の素子を表示画面の画素に対応して設けた表
示装置において、第一の特性を利用すれば、表示画面を
順次走査して表示を行うことが可能である。すなわち、
駆動中の素子には所望の発光輝度に応じて閾値電圧Vt
h以上の電圧を適宜印加し、非選択状態の素子には閾値
電圧Vth未満の電圧を印加する。駆動する素子を順次
切り替えてゆくことにより、表示画面を順次走査して表
示を行うことが可能である。
Because of the above characteristics, the surface conduction electron-emitting device could be suitably used for a display device. For example, in a display device in which a large number of elements are provided corresponding to pixels of a display screen, if the first characteristic is used, display can be performed by sequentially scanning the display screen. That is,
The driving element has a threshold voltage Vt according to a desired light emission luminance.
h or higher, and a voltage lower than the threshold voltage Vth is applied to the non-selected elements. By sequentially switching the elements to be driven, the display screen can be sequentially scanned and displayed.

【0143】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、階調表示を行うことが可能である。
Further, since the emission luminance can be controlled by using the second characteristic or the third characteristic, gradation display can be performed.

【0144】[多数素子を単純マトリクス配線したマル
チ電子ビーム源の構造]次に、上述の表面伝導型放出素
子を基板上に配列して単純マトリクス配線したマルチ電
子ビーム源の構造について述べる。
[Structure of a multi-electron beam source in which a large number of elements are arranged in a simple matrix wiring] Next, a structure of a multi-electron beam source in which the above-mentioned surface conduction electron-emitting elements are arranged on a substrate and arranged in a simple matrix wiring will be described.

【0145】図12に示すのは、前記図1の表示パネル
に用いたマルチ電子ビーム源の平面図である。基板上に
は、前記図10で示したものと同様な表面伝導型放出素
子が配列され、これらの素子は行方向配線電極1003
と列方向配線電極1004により単純マトリクス状に配
線されている。行方向配線電極1003と列方向配線電
極1004の交差する部分には、電極間に絶縁層(不図
示)が形成されており、電気的な絶縁が保たれている。
FIG. 12 is a plan view of the multi-electron beam source used for the display panel of FIG. On the substrate, surface conduction electron-emitting devices similar to those shown in FIG. 10 are arranged.
And the column-directional wiring electrodes 1004 are arranged in a simple matrix. An insulating layer (not shown) is formed between the row-directional wiring electrodes 1003 and the column-directional wiring electrodes 1004 where they intersect, so that electrical insulation is maintained.

【0146】図12のB−B′に沿った断面を、図11
に示す。
FIG. 11 is a sectional view taken along the line BB ′ in FIG.
Shown in

【0147】なお、このような構造のマルチ電子源は、
あらかじめ基板上に行方向配線電極1013、列方向配
線電極1014、電極間絶縁層(不図示)、および表面
伝導型放出素子の素子電極と導電性薄膜を形成した後、
行方向配線電極1013および列方向配線電極1014
を介して上述したように各素子に給電して通電フォーミ
ング処理と通電活性化処理を行うことにより製造した。
The multi-electron source having such a structure is as follows.
After previously forming a row direction wiring electrode 1013, a column direction wiring electrode 1014, an inter-electrode insulating layer (not shown), a device electrode of a surface conduction type emission device, and a conductive thin film on a substrate,
Row direction wiring electrode 1013 and column direction wiring electrode 1014
As described above, each element was supplied with power to perform an energization forming process and an energization activation process.

【0148】図19は、NTSC方式のテレビ信号に基
づいてテレビジョン表示を行う為の駆動回路の概略構成
をブロック図で示したものである。同図中、表示パネル
1701は前述した表示パネルに相当するもので、前述
した様に製造され、動作する。また、走査回路1702
は表示ラインを走査し、制御回路1703は走査回路へ
入力する信号等を生成する。シフトレジスタ1704は
1ライン毎のデータをシフトし、ラインメモリ1705
は、シフトレジスタ1704からの1ライン分のデータ
を変調信号発生器1707に入力する。同期信号分離回
路1706はNTSC信号から同期信号を分離する。
FIG. 19 is a block diagram showing a schematic configuration of a driving circuit for performing television display based on an NTSC television signal. In the figure, a display panel 1701 corresponds to the above-described display panel, and is manufactured and operates as described above. In addition, the scanning circuit 1702
Scans the display line, and the control circuit 1703 generates a signal to be input to the scanning circuit. The shift register 1704 shifts data for each line, and stores the data in a line memory 1705.
Inputs one line of data from the shift register 1704 to the modulation signal generator 1707. The synchronization signal separation circuit 1706 separates the synchronization signal from the NTSC signal.

【0149】以下、図19の装置各部の機能を詳しく説
明する。
Hereinafter, the function of each unit of the apparatus shown in FIG. 19 will be described in detail.

【0150】まず表示パネル1701は、端子Dx1乃
至Dxmおよび端子Dy1乃至Dyn、および高圧端子
Hvを介して外部の電気回路と接続されている。このう
ち、端子Dx1乃至Dxmには、表示パネル1701内
に設けられているマルチ電子ビーム源、すなわちm行n
列の行列状にマトリクス配線された冷陰極素子を1行
(n素子)ずつ順次駆動してゆく為の走査信号が印加さ
れる。一方、端子Dy1乃至Dynには、前記走査信号
により選択された1行分のn個の各素子の出力電子ビー
ムを制御する為の変調信号が印加される。また、高圧端
子Hvには、直流電圧源Vaより、たとえば5[kV]
の直流電圧が供給されるが、これはマルチ電子ビーム源
より出力される電子ビームに蛍光体を励起するのに十分
なエネルギーを付与する為の加速電圧である。
First, the display panel 1701 is connected to an external electric circuit via terminals Dx1 to Dxm, terminals Dy1 to Dyn, and a high voltage terminal Hv. Among them, the terminals Dx1 to Dxm are connected to the multi-electron beam sources provided in the display panel 1701, ie, m rows and n rows.
A scanning signal is applied to sequentially drive the cold cathode devices arranged in a matrix of columns one by one (n elements). On the other hand, to the terminals Dy1 to Dyn, a modulation signal for controlling the output electron beams of the n elements for one row selected by the scanning signal is applied. The high voltage terminal Hv is connected to the DC voltage source Va by, for example, 5 kV.
This is an accelerating voltage for applying sufficient energy to the electron beam output from the multi-electron beam source to excite the phosphor.

【0151】次に、走査回路1702について説明す
る。同回路は、内部にm個のスイッチング素子(図中、
S1乃至Smで模式的に示されている)を備えるもの
で、各スイッチング素子は、直流電圧源Vxの出力電圧
もしくは0[V](グランドレベル)のいずれか一方を
選択し、表示パネル1701の端子Dx1乃至Dxmと
電気的に接続するものである。S1乃至Smの各スイッ
チング素子は、制御回路1703が出力する制御信号T
scanに基づいて動作するものだが、実際にはたとえ
ばFETのようなスイッチング素子を組合わせる事によ
り容易に構成することが可能である。なお、前記直流電
圧源Vxは、図14に例示した電子放出素子の特性に基
づき走査されていない素子に印加される駆動電圧が電子
放出しきい値電圧Vth電圧以下となるよう、一定電圧
を出力するよう設定されている。
Next, the scanning circuit 1702 will be described. This circuit has m switching elements inside (in the figure,
S1 to Sm), each switching element selects either the output voltage of the DC voltage source Vx or 0 [V] (ground level), and the display panel 1701 It is electrically connected to the terminals Dx1 to Dxm. Each of the switching elements S1 to Sm outputs a control signal T output from the control circuit 1703.
Although it operates based on scan, in practice, it can be easily configured by combining switching elements such as FETs. The DC voltage source Vx outputs a constant voltage so that the driving voltage applied to the unscanned element is equal to or lower than the electron emission threshold voltage Vth based on the characteristics of the electron emission element illustrated in FIG. Is set to

【0152】また、制御回路1703は、外部より入力
する画像信号に基づいて適切な表示が行なわれるように
各部の動作を整合させる働きをもつものである。次に説
明する同期信号分離回路1706より送られる同期信号
Tsyncに基づいて、各部に対してTscanおよび
TsftおよびTmryの各制御信号を発生する。同期
信号分離回路1706は、外部から入力されるNTSC
方式のテレビ信号から、同期信号成分と輝度信号成分と
を分離する為の回路である。同期信号分離回路1706
により分離された同期信号は、良く知られるように垂直
同期信号と水平同期信号より成るが、ここでは説明の便
宜上、Tsync信号として図示した。一方、前記テレ
ビ信号から分離された画像の輝度信号成分を便宜上DA
TA信号と表すが、同信号はシフトレジスタ1704に
入力される。
The control circuit 1703 has a function of coordinating the operation of each unit so that appropriate display is performed based on an image signal input from the outside. Based on a synchronizing signal Tsync sent from a synchronizing signal separating circuit 1706, which will be described next, each control signal Tscan, Tsft, and Tmry is generated for each unit. The synchronizing signal separation circuit 1706 is provided with an externally input NTSC
This is a circuit for separating a synchronizing signal component and a luminance signal component from a television signal of a system. Synchronous signal separation circuit 1706
The sync signal separated by is composed of a vertical sync signal and a horizontal sync signal, as is well known, but is shown here as a Tsync signal for convenience of explanation. On the other hand, the luminance signal component of the image separated from the television signal is referred to as DA for convenience.
This signal is indicated as a TA signal, which is input to the shift register 1704.

【0153】シフトレジスタ1704は、時系列的にシ
リアルに入力される前記DATA信号を、画像の1ライ
ン毎にシリアル/パラレル変換するためのもので、前記
制御回路1703より送られる制御信号Tsftに基づ
いて動作する。すなわち、制御信号Tsftは、シフト
レジスタ1704のシフトクロックであると言い換える
こともできる。シリアル/パラレル変換された画像1ラ
イン分(電子放出素子n素子分の駆動データに相当す
る)のデータは、Id1乃至Idnのn個の信号として
前記シフトレジスタ1704より出力される。
A shift register 1704 is for serially / parallel-converting the DATA signal input serially in time series for each line of an image, and is based on a control signal Tsft sent from the control circuit 1703. Works. That is, the control signal Tsft can be rephrased as a shift clock of the shift register 1704. The data for one line of the image subjected to the serial / parallel conversion (corresponding to the drive data for n electron-emitting devices) is output from the shift register 1704 as n signals Id1 to Idn.

【0154】ラインメモリ1705は、画像1ライン分
のデータを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路1703より送られる制御信号Tmryに
したがって適宜Id1乃至Idnの内容を記憶する。記
憶された内容は、I′d1乃至I′dnとして出力さ
れ、変調信号発生器1707に入力される。
The line memory 1705 is a storage device for storing data for one line of an image for a required time, and stores the contents of Id1 to Idn as appropriate according to a control signal Tmry sent from the control circuit 1703. The stored contents are output as I'd1 to I'dn and input to the modulation signal generator 1707.

【0155】変調信号発生器1707は、前記画像デー
タI′d1乃至I′dnの各々に応じて、電子放出素子
1012の各々を適切に駆動変調する為の信号源で、そ
の出力信号は、端子Doy1乃至Doynを通じて表示
パネル1701内の電子放出素子1012に印加され
る。
A modulation signal generator 1707 is a signal source for appropriately driving and modulating each of the electron-emitting devices 1012 in accordance with each of the image data I'd1 to I'dn. The voltage is applied to the electron-emitting devices 1012 in the display panel 1701 through Doy1 to Doyn.

【0156】図14を用いて説明したように、本発明に
関わる表面伝導型放出素子は放出電流Ieに対して以下
の基本特性を有している。すなわち、電子放出には明確
な閾値電圧Vth(後述する実施例の表面伝導型放出素
子では8[V])があり、閾値Vth以上の電圧を印加
された時のみ電子放出が生じる。また、電子放出閾値以
上の電圧に対しては、図14のグラフのように電圧の変
化に応じて放出電流Ieも変化する。このことから、本
素子にパルス状の電圧を印加する場合、たとえば電子放
出閾値Vth以下の電圧を印加しても電子放出は生じな
いが、電子放出閾値Vth以上の電圧を印加する場合に
は表面伝導型放出素子から電子ビームが出力される。そ
の際、パルスの波高値Vmを変化させることにより出力
電子ビームの強度を制御することが可能である。また、
パルスの幅Pwを変化させることにより出力される電子
ビームの電荷の総量を制御することが可能である。
As described with reference to FIG. 14, the surface conduction electron-emitting device according to the present invention has the following basic characteristics with respect to the emission current Ie. That is, electron emission has a clear threshold voltage Vth (8 [V] in a surface conduction electron-emitting device of an embodiment described later), and electron emission occurs only when a voltage equal to or higher than the threshold Vth is applied. For a voltage equal to or higher than the electron emission threshold, the emission current Ie also changes according to the change in the voltage as shown in the graph of FIG. For this reason, when a pulse-like voltage is applied to the device, for example, when a voltage equal to or lower than the electron emission threshold Vth is applied, no electron emission occurs. An electron beam is output from the conduction type emission device. At this time, the intensity of the output electron beam can be controlled by changing the pulse peak value Vm. Also,
By changing the pulse width Pw, it is possible to control the total amount of charges of the output electron beam.

【0157】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器1707として、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜パルスの
波高値を変調するような電圧変調方式の回路を用いるこ
とができる。また、パルス幅変調方式を実施するに際し
ては、変調信号発生器1707として、一定の波高値の
電圧パルスを発生し、入力されるデータに応じて適宜電
圧パルスの幅を変調するようなパルス幅変調方式の回路
を用いることができる。
Therefore, as a method of modulating the electron-emitting device in accordance with the input signal, a voltage modulation method, a pulse width modulation method, or the like can be adopted. When performing the voltage modulation method, a circuit of the voltage modulation method that generates a voltage pulse of a fixed length and modulates the peak value of the pulse appropriately according to input data is used as the modulation signal generator 1707. be able to. When implementing the pulse width modulation method, the modulation signal generator 1707 generates a voltage pulse having a constant peak value and modulates the width of the voltage pulse appropriately according to input data. Circuit can be used.

【0158】シフトレジスタ1704やラインメモリ1
705は、デジタル信号式のものでもアナログ信号式の
ものでも採用できる。すなわち、画像信号のシリアル/
パラレル変換や記憶が所定の速度で行われればよいから
である。
The shift register 1704 and the line memory 1
Reference numeral 705 may be a digital signal type or an analog signal type. That is, the serial /
This is because parallel conversion and storage may be performed at a predetermined speed.

【0159】デジタル信号式を用いる場合には、同期信
号分離回路1706の出力信号DATAをデジタル信号
化する必要があるが、これには同期信号分離回路170
6の出力部にA/D変換器を設ければよい。これに関連
してラインメモリ1705の出力信号がデジタル信号か
アナログ信号かにより、変調信号発生器に用いられる回
路が若干異なったものとなる。すなわち、デジタル信号
を用いた電圧変調方式の場合、変調信号発生器1707
には、例えばD/A変換回路を用い、必要に応じて増幅
回路などを付加する。パルス幅変調方式の場合、変調信
号発生器1707には、例えば高速の発振器および発振
器の出力する波数を計数する計数器(カウンタ)および
計数器の出力値と前記メモリの出力値を比較する比較器
(コンパレータ)を組み合せた回路を用いる。必要に応
じて、比較器の出力するパルス幅変調された変調信号を
電子放出素子の駆動電圧にまで電圧増幅するための増幅
器を付加することもできる。
When the digital signal type is used, the output signal DATA of the synchronization signal separation circuit 1706 needs to be converted into a digital signal.
An A / D converter may be provided at the output unit 6. In this connection, the circuit used for the modulation signal generator differs slightly depending on whether the output signal of the line memory 1705 is a digital signal or an analog signal. That is, in the case of the voltage modulation method using a digital signal, the modulation signal generator 1707
For example, a D / A conversion circuit is used, and an amplification circuit and the like are added as necessary. In the case of the pulse width modulation method, the modulation signal generator 1707 includes, for example, a high-speed oscillator, a counter (counter) for counting the number of waves output from the oscillator, and a comparator for comparing the output value of the counter with the output value of the memory. (Comparator) is used. If necessary, an amplifier for amplifying the pulse width modulated signal output from the comparator to the drive voltage of the electron-emitting device can be added.

【0160】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器1707には、例えばオペアンプな
どを用いた増幅回路を採用でき、必要に応じてシフトレ
ベル回路などを付加することもできる。パルス幅変調方
式の場合には、例えば、電圧制御型発振回路(VOC)
を採用でき、必要に応じて電子放出素子の駆動電圧まで
電圧増幅するための増幅器を付加することもできる。
In the case of the voltage modulation method using an analog signal, the modulation signal generator 1707 can employ, for example, an amplifier circuit using an operational amplifier or the like, and can add a shift level circuit or the like as necessary. In the case of the pulse width modulation method, for example, a voltage controlled oscillator (VOC)
And, if necessary, an amplifier for amplifying the voltage up to the drive voltage of the electron-emitting device can be added.

【0161】このような構成をとりうる本発明の適用可
能な画像表示装置においては、各電子放出素子に、容器
外端子Dox1乃至Doxm、Doy1乃至Doynを
介して電圧を印加することにより、電子放出が生ずる。
高圧端子Hvを介してメタルバック1019あるいは透
明電極(不図示)に高圧を印加し、電子ビームを加速す
る。加速された電子は、蛍光膜1018に衝突し、発光
が生じて画像が形成される。
In the image display device to which the present invention can be applied in such a configuration, by applying a voltage to each of the electron-emitting devices via the external terminals Dox1 to Doxm and Doy1 to Doyn, the electron-emitting device can emit electrons. Occurs.
A high voltage is applied to the metal back 1019 or a transparent electrode (not shown) via the high voltage terminal Hv to accelerate the electron beam. The accelerated electrons collide with the fluorescent film 1018 and emit light to form an image.

【0162】次に、前述のはしご型配置電子源基板およ
びそれを用いた画像表示装置について図20および図2
1を用いて説明する。
Next, the above-mentioned ladder-type arrangement electron source substrate and an image display device using the same will be described with reference to FIGS.
1 will be described.

【0163】図20において、1011は電子源基板、
1012は電子放出素子、1126のDx1〜Dx10
は前記電子放出素子に接続する共通配線である。電子放
出素子1012は、基板1011上に、X方向に並列に
複数個配置される(これを素子行と呼ぶ)。この素子行
を複数個基板上に配置し、はしご型電子源基板となる。
各素子行の共通配線間に適宜駆動電圧を印加すること
で、各素子行を独立に駆動することが可能になる。すな
わち、電子ビームを放出させる素子行には、電子放出閾
値以上の電圧の電子ビームを、放出させない素子行には
電子放出閾値以下の電圧を印加すればよい。また、各素
子行間の共通配線Dx2〜Dx9を、例えばDx2,D
x3を同一配線とするようにしてもよい。
In FIG. 20, reference numeral 1011 denotes an electron source substrate;
Reference numeral 1012 denotes an electron-emitting device, and Dx1 to Dx10 of 1126
Is a common wiring connected to the electron-emitting device. A plurality of electron-emitting devices 1012 are arranged on the substrate 1011 in parallel in the X direction (this is called an element row). A plurality of such element rows are arranged on a substrate to form a ladder-type electron source substrate.
By appropriately applying a drive voltage between the common wires of each element row, each element row can be driven independently. That is, an electron beam having a voltage equal to or higher than the electron emission threshold may be applied to an element row that emits an electron beam, and a voltage equal to or lower than the electron emission threshold may be applied to an element row that does not emit an electron beam. Further, the common wirings Dx2 to Dx9 between the element rows are, for example, Dx2, Dx2
x3 may be the same wiring.

【0164】図21は、はしご型配置の電子源を備えた
画像形成装置の構造を示す図である。1120はグリッ
ド電極、1121は電子が通過するための空孔、112
2はDox1,Dox2…Doxよりなる容器外端子、112
3はグリッド電極1120と接続されたG1,G2…G
nからなる容器外端子、1011は前述のように各素子
行間の共通配線を同一配線とした電子源基板である。な
お、図20、図21と同一の符号は同一の部材を示す。
前述の単純マトリクス配置の画像形成装置(図1)との
違いは、電子源基板1011とフェースプレート101
7の間にグリッド電極1120を備えていることであ
る。
FIG. 21 is a diagram showing the structure of an image forming apparatus provided with a ladder-type electron source. 1120 is a grid electrode, 1211 is a hole through which electrons pass, 112
Vessel terminals 2 consisting of D ox 1, D ox 2 ... D ox, 112
3 are G1, G2... G connected to the grid electrode 1120.
The external terminal 1011 made of n is an electron source substrate in which the common wiring between the element rows is the same as described above. 20 and 21 indicate the same members.
The difference from the image forming apparatus having the simple matrix arrangement (FIG. 1) is that the electron source substrate 1011 and the face plate 101
7, a grid electrode 1120 is provided.

【0165】前述のパネル構造は、電子源配置が、マト
リクス配線或いははしご型配置のいずれの場合でも、大
気圧構造上必要に応じて、フェースプレート1017と
リアプレート1015の間にスペーサ120を設けるこ
とができる。
In the above-described panel structure, a spacer 120 is provided between the face plate 1017 and the rear plate 1015 as required in the atmospheric pressure structure, regardless of whether the electron source arrangement is a matrix wiring or a ladder arrangement. Can be.

【0166】基板1011とフェースプレート1017
の中間には、グリッド電極1120が設けられている。
グリッド電極1120は、表面伝導型電子放出素子10
12から放出された電子ビームを変調することができる
もので、はしご型配置の素子行と直交して設けられたス
トライプ状の電極に電子ビームを通過させるため、各素
子に対応して1個ずつ円形の開口1121が設けられて
いる。グリッドの形状や設置位置は必ずしも図21のよ
うなものでなくともよく、開口としてメッシュ状に多数
の通過口を設けることもあり、また例えば表面伝導型電
子放出素子の周囲や近傍に設けてもよい。
The substrate 1011 and the face plate 1017
A grid electrode 1120 is provided in the middle of.
The grid electrode 1120 is connected to the surface conduction electron-emitting device 10.
12 can modulate the electron beam emitted from the ladder-type device. In order to allow the electron beam to pass through the stripe-shaped electrodes provided orthogonally to the ladder-shaped element rows, one for each element. A circular opening 1121 is provided. The shape and installation position of the grid need not always be as shown in FIG. 21, and a large number of passage openings may be provided in the form of a mesh as openings. For example, the openings may be provided around or near the surface conduction electron-emitting device. Good.

【0167】容器外端子1122およびグリッド容器外
端子1123は、図19の駆動回路と電気的に接続され
ている。
The external terminal 1122 and grid external terminal 1123 are electrically connected to the drive circuit shown in FIG.

【0168】本画像形成装置では、素子行を1行(1ラ
イン)ずつ順次駆動(走査)していくのと同期してグリ
ッド電極列に画像1ライン分の変調信号を同時に印加す
ることにより、各電子ビームの蛍光体への照射を制御
し、画像を1ラインずつ表示することができる。
In the present image forming apparatus, the modulation signals for one line of the image are simultaneously applied to the grid electrode rows in synchronization with the sequential driving (scanning) of the element rows one by one (one line). By controlling the irradiation of each electron beam to the phosphor, an image can be displayed line by line.

【0169】上記の2つの画像表示装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の思
想に基づいて種々の変形が可能である。入力信号につい
てはNTSC方式を挙げたが、入力信号はこれに限るも
のではなく、PAL、SECAM方式など他、これらよ
り多数の走査線からなるTV信号(高品位TV)方式を
も採用できる。
The configuration of the above two image display apparatuses is an example of an image forming apparatus to which the present invention can be applied, and various modifications can be made based on the concept of the present invention. Although the NTSC method has been described as the input signal, the input signal is not limited to this, and a TV signal (high-definition TV) method including a larger number of scanning lines, such as the PAL and SECAM methods, can be adopted.

【0170】また、本発明によればテレビジョン放送の
表示装置のみならずテレビ会議システム、コンピュータ
等の表示装置に適した画像形成装置を提供することがで
きる。さらには感光性ドラム等で構成された光プリンタ
ーとしての画像形成装置として用いることもできる。
Further, according to the present invention, it is possible to provide an image forming apparatus suitable not only for a television broadcast display device but also for a display device such as a video conference system and a computer. Further, it can be used as an image forming apparatus as an optical printer including a photosensitive drum or the like.

【0171】[0171]

【実施例】以下に実施例を挙げて、本発明の特徴である
スペーサの構成について、さらに説明を加える。
EXAMPLES The structure of the spacer which is a feature of the present invention will be further described below with reference to examples.

【0172】以下に述べる各実施例においては、マルチ
電子ビーム源として、前述した、電極間の導電性微粒子
膜に電子放出部を有するタイプのN×M個(M=307
2、M=1024)の表面伝導型放出素子を、M本の行
方向配線とN本の列方向配線とによりマトリクス配線
(図1および図12参照)したマルチ電子ビーム源を用
いた。
In each of the embodiments described below, as the multi-electron beam source, N × M (M = 307) of the above-described type having an electron emission portion in the conductive fine particle film between the electrodes is used.
A multi-electron beam source was used in which the surface conduction electron-emitting devices (2, M = 1024) were matrix-wired (see FIGS. 1 and 12) by M row-directional wirings and N column-directional wirings.

【0173】[実施例1]本実施例では、前述した図1
に示すスペーサ1020を配置した表示パネルを作製し
た。以下、図1および図2を用いて詳述する。まず、あ
らかじめ基板上に行方向配線電極1013、列方向配線
電極1014、電極間絶縁層(不図示)、および表面伝
導型放出素子1012の素子電極と導電性薄膜を形成し
た基板1011を、リアプレート1015に固定した。
次に、ソーダライムガラスからなる絶縁性部材1の表面
のうち、気密容器内に露出する4面に後述の高抵抗膜1
1を成膜し、当接面に低抵抗膜3(3a、3b)を成膜
したスペーサ1020(高さ4mm、板厚0.2mm、
長さ1mm)を基板1011の行方向配線1013上に
等間隔で、行方向配線1013と平行に固定した。その
後、基板1011の10mm上方に、内面に蛍光膜10
18とメタルバック1019が付設されたフェースプレ
ート1017を側壁1016を介し配置し、リアプレー
ト1015、フェースプレート1017、側壁1016
およびスペーサ1020の各接合部を固定した。基板1
011とリアプレート1015の接合部、リアプレート
1015と側壁1016の接合部、およびフェースプレ
ート1017と側壁1016の接合部は、フリットガラ
ス(不図示)を塗布し、大気中で400℃乃至500℃
で10分以上焼成することで封着した。
[Embodiment 1] In this embodiment, FIG.
The display panel in which the spacer 1020 shown in FIG. Hereinafter, this will be described in detail with reference to FIGS. First, a substrate 1011 on which a row direction wiring electrode 1013, a column direction wiring electrode 1014, an inter-electrode insulating layer (not shown), a device electrode of the surface conduction electron-emitting device 1012, and a conductive thin film are formed in advance is placed on a rear plate. It was fixed to 1015.
Next, among the surfaces of the insulating member 1 made of soda lime glass, four surfaces exposed in the hermetic container are coated with a high-resistance film 1 described later.
1 and a low-resistance film 3 (3a, 3b) formed on the contact surface with a spacer 1020 (height: 4 mm, plate thickness: 0.2 mm,
(Length: 1 mm) were fixed on the row direction wiring 1013 of the substrate 1011 at equal intervals in parallel with the row direction wiring 1013. Thereafter, the fluorescent film 10 is formed on the inner surface 10 mm above the substrate 1011.
18 and a metal plate 1019 are attached via a side wall 1016 to a rear plate 1015, a face plate 1017, and a side wall 1016.
And the respective joints of the spacer 1020 were fixed. Substrate 1
Frit glass (not shown) is applied to the joint between the rear plate 1015 and the rear plate 1015, the joint between the rear plate 1015 and the side wall 1016, and the joint between the face plate 1017 and the side wall 1016.
For 10 minutes or more for sealing.

【0174】また、スペーサ1020は、基板1011
側では行方向配線1013(線幅0.3mm)上に、フ
ェースプレート1017側ではメタルバック1019面
上に、導電ペーストと絶縁ペーストより成りPdOを主
成分とするペースト材に、表面にAuめっきを施した粒
状のガラスフィラーを分散させて形成した導電性ペース
ト(不図示)を介して配置し、上記気密容器の封着と同
時に、大気中で400℃乃至500℃で10分以上焼成
することで、接着しかつ電気的な接続も行った。なお、
本実施例においては、蛍光膜1018は、図23に示す
ように、各色蛍光体1301が列方向(Y方向)に延び
るストライプ形状を採用し、黒色の導電体1010は各
色蛍光体(R、G、B)1301間だけでなく、Y方向
の各画素間をも分離するように配置された蛍光膜が用い
られ、スペーサ1020は、黒色の導電体1010の行
方向(X方向)に平行な領域(線幅300[μm])内
にメタルバック1019を介して配置された。なお、前
述の封着を行う際には、各色蛍光体1301と基板10
11上に配置された各素子とを対応させなくてはいけな
いため、リアプレート1015、フェースプレート10
17およびスペーサ1020は十分な位置合わせを行っ
た。
The spacer 1020 is provided on the substrate 1011.
On the side, on the row direction wiring 1013 (line width 0.3 mm), on the face plate 1017 side, on the surface of the metal back 1019, a paste material made of a conductive paste and an insulating paste and containing PdO as a main component is plated with Au plating. By disposing via a conductive paste (not shown) formed by dispersing the applied granular glass filler, and baking at 400 ° C. to 500 ° C. for 10 minutes or more in the air at the same time as sealing the airtight container. , Adhesive and electrical connections were also made. In addition,
In this embodiment, as shown in FIG. 23, the fluorescent film 1018 adopts a stripe shape in which each color phosphor 1301 extends in the column direction (Y direction), and the black conductor 1010 is each of the color phosphors (R, G). , B) A fluorescent film arranged so as to separate not only between the pixels 1301 but also between the pixels in the Y direction is used, and the spacer 1020 is a region parallel to the row direction (X direction) of the black conductor 1010. (Line width: 300 [μm]) was disposed via a metal back 1019. When the above-described sealing is performed, each color phosphor 1301 and the substrate 10
11 must be associated with each element arranged on the rear plate 1015 and the face plate 10
17 and the spacer 1020 were sufficiently aligned.

【0175】以上のようにして完成した気密容器内を排
気管(不図示)を通じ真空ポンプにて排気し、十分な真
空度に達した後、容器外端子Dx1〜DxmとDy1〜
Dynを通じ、行方向配線電極1013および列方向配
線電極1014を介して各素子に給電して前述の通電フ
ォーミング処理と通電活性化処理を行うことによりマル
チ電子ビーム源を製造した。
The inside of the airtight container completed as described above is evacuated by a vacuum pump through an exhaust pipe (not shown), and after reaching a sufficient degree of vacuum, the outer terminals Dx1 to Dxm and Dy1 to Dy1.
A multi-electron beam source was manufactured by supplying power to each element through the Dyn through the row direction wiring electrode 1013 and the column direction wiring electrode 1014 to perform the above-described energization forming process and energization activation process.

【0176】次に、10-6[Torr]程度の真空度
で、不図示の排気管をガスバーナーで熱することで溶着
し外囲器(気密容器)の封止を行った。
Next, at a degree of vacuum of about 10 -6 [Torr], an exhaust pipe (not shown) was welded by heating with a gas burner to seal the envelope (airtight container).

【0177】最後に、封止後の真空度を維持するため
に、ゲッター処理を行った。
Finally, a getter process was performed to maintain the degree of vacuum after sealing.

【0178】本実施例において、第二層の形成領域10
21はフェースプレート側にスペーサ表面積の5分の3
の領域に形成した。
In this embodiment, the formation region 10 of the second layer
21 is 3/5 of the spacer surface area on the face plate side
Area.

【0179】まず、第二層の下地層となる第一層につい
て説明する。
First, the first layer serving as the underlayer of the second layer will be described.

【0180】また、本実施例において、第一層である高
抵抗膜11は、以下の様にして作製した。
In this example, the high resistance film 11 as the first layer was manufactured as follows.

【0181】TiおよびAlのターゲットを高周波電源
で同時スパッタすることにより、Ti−Al合金窒化膜
を青板ガラスによりなるスペーサ112上に形成した。
スパッタガスはAr:N2 が1:2の混合ガスで全圧
力は1mTorrである。このとき、TiおよびAlタ
ーゲットに加える高周波電力を調整することにより、合
金窒化膜の比抵抗を調整することが可能であり、本実施
例において、高抵抗膜の面積抵抗値は、8×109[Ω
/□]とした。
A Ti—Al alloy nitride film was formed on the spacer 112 made of soda lime glass by simultaneously sputtering the Ti and Al targets with a high frequency power supply.
The sputtering gas is a mixed gas of Ar: N2 of 1: 2, and the total pressure is 1 mTorr. At this time, it is possible to adjust the specific resistance of the alloy nitride film by adjusting the high frequency power applied to the Ti and Al targets. In this embodiment, the sheet resistance of the high resistance film is 8 × 10 9
/ □].

【0182】ここで、本発明のもっとも特徴的な部分で
ある第二層の形成方法について説明する。本実施例で
は、ディッピング法により第二層として酸化イットリウ
ムを形成した。図4は本実施例の説明のための図であ
り、図4(a),(b)はスペーサの保持方法を示す図
である。同図(b)は同図(a)におけるA−A′断面
を示す図である。図4において、101は第一層の高抵
抗膜(図示せず)及び低抵抗部(図示せず)が形成され
たスペーサ基板、102はスペーサ基板101中の第二
の形成領域、103はスペーサ保持部、104は駆動伝
達部、Lはスペーサ基板押え部の長さを示す。
Here, the method of forming the second layer, which is the most characteristic part of the present invention, will be described. In this example, yttrium oxide was formed as the second layer by a dipping method. FIGS. 4A and 4B are views for explaining the present embodiment, and FIGS. 4A and 4B are views showing a method of holding the spacer. FIG. 2B is a view showing a cross section taken along the line AA ′ in FIG. 4, reference numeral 101 denotes a spacer substrate on which a first-layer high-resistance film (not shown) and a low-resistance portion (not shown) are formed, 102 denotes a second formation region in the spacer substrate 101, and 103 denotes a spacer. The holding unit, 104 indicates a drive transmission unit, and L indicates the length of the spacer substrate pressing unit.

【0183】本実施例においては、駆動伝達部104は
上下方向に移動可能な駆動機構に接続し、スペーサ基板
101を矢印の方向に駆動する。また押え部Lの長さは
1.2mmとした。本実施例において、ディッピングの
ための塗布溶液としては、酸化イットリウムのカルボン
酸塩溶液であるSYM−Y01(高純度化学研究所
(株)製)を用いた。
In this embodiment, the drive transmitting section 104 is connected to a drive mechanism that can move in the vertical direction, and drives the spacer substrate 101 in the direction of the arrow. The length of the holding portion L was 1.2 mm. In this example, SYM-Y01 (manufactured by Kojundo Chemical Laboratory Co., Ltd.), which is a carboxylate solution of yttrium oxide, was used as a coating solution for dipping.

【0184】スペーサ基板101を上記駆動機構に接続
し、塗布溶液に第二層の形成部102の上端まで浸せき
後、10mm/mimの引き上げ速度でスペーサを引き
上げて塗布液をスペーサの一部に塗布した。次に、12
0℃/10min乾燥後、450℃/2hrに保持して
第二層の酸化イットリウム層を102の領域に形成し
た。
The spacer substrate 101 is connected to the above-mentioned driving mechanism, immersed in the coating solution to the upper end of the second layer forming portion 102, and then the spacer is pulled up at a pulling speed of 10 mm / mim to apply the coating liquid to a part of the spacer. did. Next, 12
After drying at 0 ° C. for 10 minutes, the second yttrium oxide layer was formed in the region of 102 while maintaining the temperature at 450 ° C. for 2 hours.

【0185】以上のように完成した、図1および図2に
示されるような表示パネルを用いた画像表示装置におい
て、各冷陰極素子(表面伝導型放出素子)1012に
は、容器外端子Dx1〜Dxm、Dy1〜Dynを通
じ、走査信号及び変調信号を不図示の信号発生手段より
それぞれ印加することにより電子を放出させ、メタルバ
ック1019には、高圧端子Hvを通じて高圧を印加す
ることにより放出電子ビームを加速し、蛍光膜1018
に電子を衝突させ、各色蛍光体1301(図23のR,
G,B)を励起・発光させることで画像を表示した。な
お、高圧端子Hvへの印加電圧Vaは5[kV]乃至3
0[kV]、各配線1013、1014間への印加電圧
Vfは14[V]とした。
In the image display device using the display panel as shown in FIGS. 1 and 2 completed as described above, each cold cathode device (surface conduction type emission device) 1012 has terminals outside the container Dx1 to Dx1. A scanning signal and a modulation signal are applied from Dxm and Dy1 to Dyn by a signal generation unit (not shown) to emit electrons, and an emitted electron beam is applied to the metal back 1019 by applying a high voltage through a high voltage terminal Hv. Accelerates the fluorescent film 1018
To each color phosphor 1301 (R, R in FIG. 23).
G and B) were excited and emitted to display an image. The applied voltage Va to the high voltage terminal Hv is 5 [kV] to 3 [kV].
0 [kV], and the applied voltage Vf between the wirings 1013 and 1014 was 14 [V].

【0186】このとき、スペーサ1020に近い位置に
ある冷陰極素子1012からの放出電子による発光スポ
ットも含め、2次元状に等間隔の発光スポット列が形成
され、鮮明で色再現性のよいカラー画像表示ができ、ス
ペーサ1020を設置してもビームずれがなく高品位な
画像を得ることが可能となった。
At this time, a two-dimensional array of light-emitting spots including light-emitting spots generated by electrons emitted from the cold cathode elements 1012 located close to the spacer 1020 is formed at two-dimensional intervals, so that a clear color image with good color reproducibility can be obtained. Display was possible, and even if the spacer 1020 was installed, it was possible to obtain a high-quality image without beam deviation.

【0187】[実施例2]スペーサの材質としては青板
ガラス、低抵抗膜としてはスパッタ法で形成したAlを
用いた。
[Example 2] Blue plate glass was used as the material of the spacer, and Al formed by sputtering was used as the low resistance film.

【0188】低抵抗膜の形成方法について説明すると、
両面(スペーサの一番広い面)に低抵抗膜材料としてA
lをスパッタ法で形成した後、サンドブラストを用いて
両端を残して一部を除去して形成した。
The method for forming the low resistance film will be described.
A as low-resistance film material on both sides (widest surface of spacer)
After l was formed by a sputtering method, a part was removed except for both ends by using sand blasting.

【0189】本実施例においては、第一層である高抵抗
膜は実施例1と同様なものであり、実施例1と同様な方
法で形成した。
In this embodiment, the high resistance film as the first layer is the same as that of the first embodiment, and was formed by the same method as that of the first embodiment.

【0190】本実施例においては、第二層はスペーサを
保持しながらスパッタ法を用いて形成した。この方法に
ついて、図5及び図6を参照して説明する。図5はスペ
ーサ保持方法を説明するための図であり、図6は図5に
おけるスペーサ押え部の拡大斜視図である。図中、20
1はスペーサ、202は第二層形成部、203は保持用
スペーサ部材、204はベース板、205は固定用の抑
え部を示す。
In this example, the second layer was formed by sputtering while holding the spacer. This method will be described with reference to FIGS. FIG. 5 is a view for explaining a spacer holding method, and FIG. 6 is an enlarged perspective view of the spacer holding portion in FIG. In the figure, 20
1 is a spacer, 202 is a second layer forming portion, 203 is a holding spacer member, 204 is a base plate, and 205 is a fixing holding portion.

【0191】本実施例においては、保持用スペーサ部材
203とスペーサ201をベース板204上で固定用押
え部205で挟み込み保持することにより、スパッタ時
において、第二層形成部202と保持部に挟まれた非形
成部とを分離させている。本実施例において、第二層は
酸化クロムターゲットをAr中でスパッタすることによ
り、約5nmの厚みに酸化クロム層を形成した。なお、
第二層の形成領域はフェースプレート側の約半分の領域
とした。
In this embodiment, the holding spacer member 203 and the spacer 201 are sandwiched and held on the base plate 204 by the fixing pressing portion 205, so that the spacer is sandwiched between the second layer forming portion 202 and the holding portion during sputtering. And the separated non-formed portion. In this example, the second layer was formed by sputtering a chromium oxide target in Ar to a thickness of about 5 nm. In addition,
The area where the second layer was formed was about half the area on the face plate side.

【0192】また、スペーサの高さは2.5mm、スペ
ーサの長さは60mm、スペーサの厚みは略0.2mm
とした。
The height of the spacer is 2.5 mm, the length of the spacer is 60 mm, and the thickness of the spacer is about 0.2 mm.
And

【0193】また、実施例1と同様にスペーサ1020
は、基板1011側では行方向配線1013(線幅0.
3mm)上に、フェースプレート1017側ではメタル
バック1019面上に、導電ペーストと絶縁ペーストよ
り成りPdOを主成分とするペースト材に、表面にAu
めっきを施した粒状のガラスフィラーを分散させて形成
した導電性ペースト(不図示)を介して配置し、上記気
密容器の封着と同時に、大気中で400℃乃至500℃
で10分以上焼成することで、接着しかつ電気的な接続
も行った。
Further, similarly to the first embodiment, the spacer 1020
Indicates that the row direction wiring 1013 (line width 0.
3 mm), on the face plate 1017 side, on the metal back 1019 surface, on a paste material composed of a conductive paste and an insulating paste and containing PdO as a main component, and on the surface with Au.
It is arranged via a conductive paste (not shown) formed by dispersing a plated glass filler and is sealed at 400 ° C. to 500 ° C. in the air simultaneously with the sealing of the airtight container.
By baking for 10 minutes or more, bonding and electrical connection were also performed.

【0194】本発明の画像形成装置を6kVの加速電圧
を加えたところ、スペーサ近傍においてもビームずれが
なく高品位な画像を得ることが可能となった。
When an accelerating voltage of 6 kV was applied to the image forming apparatus of the present invention, it was possible to obtain a high-quality image without beam deviation even in the vicinity of the spacer.

【0195】以上説明したように、本実施例において
も、量産性の優れる方法で第二層を部分的に形成したス
ペーサを有する画像形成装置を得ることが可能となっ
た。
As described above, also in this embodiment, it is possible to obtain an image forming apparatus having a spacer in which the second layer is partially formed by a method excellent in mass productivity.

【0196】[実施例3]本実施例においては、第二層
はマスクを用いてスパッタ法で形成され、第二層の形成
領域はスペーサの中央部となる。
[Embodiment 3] In this embodiment, the second layer is formed by a sputtering method using a mask, and the region where the second layer is formed is the center of the spacer.

【0197】図7を参照すると、301はスペーサ、3
02はスパッタ時のマスクであり、303はマスク開口
部を示す。なお、本実施例において開口部の幅Lは2m
mとした。
Referring to FIG. 7, reference numeral 301 denotes a spacer,
Numeral 02 denotes a mask at the time of sputtering, and numeral 303 denotes a mask opening. In this embodiment, the width L of the opening is 2 m.
m.

【0198】マスク302を用いることにより、マスク
開口部303のスペーサ301の表面に第二層を形成し
た。なお、本実施例ではスパッタターゲットとしては酸
化ニオブを用いアルゴン雰囲気中でスパッタすることに
より5nmの厚さに酸化ニオブ層を形成した。
By using the mask 302, a second layer was formed on the surface of the spacer 301 in the mask opening 303. In this example, niobium oxide was used as a sputtering target, and a niobium oxide layer was formed to a thickness of 5 nm by sputtering in an argon atmosphere.

【0199】また、第二層の形成に先立ち、第一層の高
抵抗膜は酸化ニッケルターゲットを用いAr雰囲気中で
スパッタすることにより100nmの厚さに形成した。
なお、第一層は全面に被覆されるものであり、第一層の
形成時には、マスク302は用いなかった。
Prior to the formation of the second layer, the high resistance film of the first layer was formed to a thickness of 100 nm by sputtering in a Ar atmosphere using a nickel oxide target.
Note that the first layer was coated on the entire surface, and the mask 302 was not used when forming the first layer.

【0200】以上のようにして作成したスペーサを用い
て、実施例1と同様な画像表示装置を作製したところ、
スペーサ近傍においてもビームずれがなく高品位な画像
を得ることが可能となった。
An image display device similar to that of Example 1 was manufactured using the spacers manufactured as described above.
Even in the vicinity of the spacer, it is possible to obtain a high-quality image without a beam shift.

【0201】以上説明したように、本実施例において
も、量産性の優れる方法で第二層を部分的に形成したス
ペーサを有する画像形成装置を得ることが可能となっ
た。
As described above, also in this embodiment, it is possible to obtain an image forming apparatus having a spacer in which the second layer is partially formed by a method excellent in mass productivity.

【0202】[実施例4]本実施例に於いては、平面フ
ィールドエミッション(FE)型電子放出素子を本発明
の電子放出素子として用いた例を示す。
[Embodiment 4] This embodiment shows an example in which a plane field emission (FE) type electron-emitting device is used as the electron-emitting device of the present invention.

【0203】図24は、平面FE型電子放出電子源の上
面図であり、3101は電子放出部、3103及び31
04は電子放出部3101に電位を与える一対の素子電
極、3113は行方向配線である。また、3114は列
方向配線、1020はスペーサである。
FIG. 24 is a top view of a flat FE type electron emission electron source.
Reference numeral 04 denotes a pair of element electrodes for applying a potential to the electron-emitting portion 3101, and reference numeral 3113 denotes a row wiring. Reference numeral 3114 denotes a column direction wiring, and reference numeral 1020 denotes a spacer.

【0204】素子電極3103,3104間に電圧を印
加することにより電子放出部3101内の鋭利な先端部
より電子が放出され、電子源と対向して設けられた加速
電圧(図示せず)に電子が引き寄せられて蛍光体(図示
せず)に衝突し蛍光体を発光させる。本実施例に於い
て、実施例1と同様な方法でスペーサを形成して配置し
画像表示装置を形成し、実施例1と同じスペーサを用い
て同様に駆動させたところ、スペーサ近傍においてもビ
ームずれが抑制された高品位な画像を得ることが可能と
なった。
When a voltage is applied between the device electrodes 3103 and 3104, electrons are emitted from a sharp tip in the electron emission portion 3101, and the electrons are applied to an acceleration voltage (not shown) provided opposite to the electron source. Are attracted to collide with a phosphor (not shown) to cause the phosphor to emit light. In this embodiment, an image display device is formed by forming and arranging spacers in the same manner as in the first embodiment, and is driven in the same manner using the same spacers as in the first embodiment. It has become possible to obtain a high-quality image with suppressed displacement.

【0205】以上説明したように、本実施例において
も、量産性の優れる方法で第二層を部分的に形成したス
ペーサを有する画像形成装置を得ることが可能となっ
た。
As described above, also in this embodiment, it is possible to obtain an image forming apparatus having a spacer in which the second layer is partially formed by a method excellent in mass productivity.

【0206】[実施例5]図3は、実施例5を説明する
ための一部を切り抜いた画像表示装置斜視図である。本
実施例に置いては、第二層の形成領域がスペーサの電子
源基板側に位置する。
[Embodiment 5] FIG. 3 is a perspective view of an image display device with a part cut out for explaining Embodiment 5. In this embodiment, the formation region of the second layer is located on the electron source substrate side of the spacer.

【0207】図3において、1501は第二層非形成領
域、1502は第二層の形成領域であり、他の符号は実
施例1と同じである。
In FIG. 3, reference numeral 1501 denotes a second layer non-forming region, 1502 denotes a second layer forming region, and other reference numerals are the same as those in the first embodiment.

【0208】本実施例の第二層の形成方法及び画像形成
装置の作製方法は実施例1と同一である。なお、実施例
1と異なるのは、スペーサのフェースプレート−リアプ
レート間の方向の長さを3.6mm、図4における押え
部Lの長さを1.1mmとした点である。
The method of forming the second layer and the method of manufacturing the image forming apparatus of this embodiment are the same as those of the first embodiment. The difference from the first embodiment is that the length of the spacer in the direction between the face plate and the rear plate is 3.6 mm, and the length of the holding portion L in FIG. 4 is 1.1 mm.

【0209】本実施例の画像表示装置においても、スペ
ーサ近傍においてもビームずれがなく高品位な画像を得
ることが可能となった。
Also in the image display device of this embodiment, it is possible to obtain a high-quality image without a beam shift near the spacer.

【0210】以上説明したように、本実施例において
も、量産性の優れる方法で第二層を部分的に形成したス
ペーサを有する画像形成装置を得ることが可能となっ
た。
As described above, also in this embodiment, it is possible to obtain an image forming apparatus having a spacer in which the second layer is partially formed by a method excellent in mass productivity.

【0211】[実施例6]実施例6においては、スペー
サは画像表示装置の表示領域内にあるだけでなく表示領
域外にも外延し、第二層の形成領域が、画像表示装置の
表示領域内のみに配置され、画像表示装置の表示領域外
には配置されない。図8及び図9は本実施例を説明する
ための図であり、図8は画像形成装置において画像形成
部とスペーサ配置との関係を説明するための図、図9は
スペーサに第二層を形成方法する際のスペーサの保持方
法を説明図である。
[Embodiment 6] In the embodiment 6, the spacer extends not only in the display area of the image display device but also outside the display area, and the second layer is formed in the display area of the image display device. And is not disposed outside the display area of the image display device. 8 and 9 are diagrams for explaining the present embodiment. FIG. 8 is a diagram for explaining the relationship between the image forming unit and the spacer arrangement in the image forming apparatus. FIG. It is explanatory drawing which shows the holding method of the spacer at the time of forming method.

【0212】図中、601は画像形成領域、101は第
一層の高抵抗膜(図示せず)及び低抵抗部(図示せず)
が形成されたスペーサ基板、102はスペーサ基板10
1中の第二層の形成領域、103はスペーサ保持部、1
04は駆動伝達部を示す。
In the figure, reference numeral 601 denotes an image forming area; 101, a high resistance film (not shown) of a first layer and a low resistance portion (not shown);
Is formed on the spacer substrate, and 102 is the spacer substrate 10
1, a formation region of a second layer; 103, a spacer holding portion;
Reference numeral 04 denotes a drive transmission unit.

【0213】本実施例においては、図8に示す様にスペ
ーサ基板101は耐大気圧構造を実現するためにパネル
中に配置されており、この中で、第二層の形成領域を略
画像形成領域のみとしている。また、一枚のスペーササ
イズは4mmH×200mmL×0.2mmWとしこの
うち、180mmLの長さの部分に第二層を形成してい
る。
In this embodiment, as shown in FIG. 8, the spacer substrate 101 is disposed in a panel to realize an anti-atmospheric pressure structure. Only the area is set. The size of one spacer is 4 mmH × 200 mmL × 0.2 mmW, of which the second layer is formed at a length of 180 mmL.

【0214】本方法を用いることにより、電子が空間中
に多数飛翔する画像形成領域601に第二層を形成する
ことにより、画像形成部内での電子軌道の乱れを抑制
し、スペーサ基板の全面に第二層を形成した場合と同
様、高品位な画像形成装置の提供が可能となった。
By using this method, the second layer is formed in the image forming area 601 where a large number of electrons fly into the space, thereby suppressing the disturbance of the electron trajectory in the image forming section and covering the entire surface of the spacer substrate. As in the case where the second layer is formed, a high-quality image forming apparatus can be provided.

【0215】なお、第一層及び第二層は実施例1と同様
の手法を用いて作製した。このとき、図9に示す様に、
第二層102の形成時のみ基板の引き上げ方向を変えて
作製した。図9において、紙面上の面がスペーサの最大
面積を有する面であり、本実施例においては、裏面と紙
面上の面を用いてスペーサを保持している。
Note that the first layer and the second layer were manufactured by using the same method as in Example 1. At this time, as shown in FIG.
It was manufactured by changing the pulling direction of the substrate only when forming the second layer 102. In FIG. 9, the surface on the paper is the surface having the maximum area of the spacer, and in this embodiment, the spacer is held by using the back surface and the surface on the paper.

【0216】以上説明したように、本実施例において
も、量産性の優れる方法で第二層を部分的に形成したス
ペーサを有する画像形成装置を得ることが可能となっ
た。
As described above, also in this embodiment, it is possible to obtain an image forming apparatus having a spacer in which the second layer is partially formed by a method excellent in mass productivity.

【0217】また、以上説明したように、部分的に層を
形成するようにしたことによって、保持部に対する制限
が緩和され、保持治具からのスペーサの脱落を防止で
き、また、セッティングの手間も減少する。また、それ
により歩留まりが向上する。特に第一層と第二層を形成
する場合は、成膜工程が増えるため、歩留まりを向上で
きる本発明の適用が有効である。
Further, as described above, by partially forming the layer, the restriction on the holding portion can be relaxed, the spacer can be prevented from dropping from the holding jig, and the time and effort for setting can be reduced. Decrease. In addition, the yield is thereby improved. In particular, in the case of forming the first layer and the second layer, the application of the present invention, which can improve the yield, is effective because the number of film forming steps increases.

【0218】ここで、図29(a)及び図29(b)に
スパッタ法を用いて成膜する場合のスペーサ保持治具の
構成を示す。図29(a)はスペーサ押さえ部の拡大図
であり、図5(b)はそのA−A’断面図である。50
01はスペーサ、5002はスペーサ保持部、5003
はベース板である。本願に関わる発明において、この用
な保持治具を用いる必要はない。
Here, FIGS. 29A and 29B show the structure of a spacer holding jig when forming a film by using the sputtering method. FIG. 29A is an enlarged view of the spacer holding portion, and FIG. 5B is a cross-sectional view along the line AA ′. 50
01 is a spacer, 5002 is a spacer holder, 5003
Is a base plate. In the invention according to the present application, it is not necessary to use a holding jig for this purpose.

【0219】[その他の実施例]また、本発明は、表面
伝導型電子放出素子(SCE: Surface Conduction El
ectron Emitter)以外の冷陰極型電子放出素子のうち、
いずれの電子放出素子に対しても適用できる。具体例と
しては、本出願人による特開昭63−274047号公
報に記載されたような対向する一対の電極を電子源を成
す基板面に沿って構成した電界放出型の電子放出素子が
ある。
[Other Embodiments] The present invention also relates to a surface conduction type electron-emitting device (SCE).
ectron Emitter)
It can be applied to any of the electron-emitting devices. As a specific example, there is a field emission type electron-emitting device in which a pair of opposing electrodes are formed along a substrate surface forming an electron source as described in Japanese Patent Application Laid-Open No. 63-27447 by the present applicant.

【0220】また、本発明は、単純マトリクス型以外の
電子源を用いた画像形成装置に対しても適用できる。例
えば、本出願人による特開平2−257551号公報等
に記載されたような制御電極を用いてSCEの選択を行
う画像形成装置において、電子源と制御電極間等に本発
明のスペーサを用いることができる。
The present invention can be applied to an image forming apparatus using an electron source other than the simple matrix type. For example, in an image forming apparatus for selecting an SCE using a control electrode as described in Japanese Patent Application Laid-Open No. Hei 2-257551 by the present applicant, the spacer of the present invention is used between an electron source and a control electrode. Can be.

【0221】また、本発明の思想によれば、本発明によ
る画像形成装置は表示用に限られるものではなく、感光
性ドラムと発光ダイオード等で構成された光プリンター
の発光ダイオード等を代替する発光源として、本発明の
画像形成装置を用いることもできる。またこの際、上述
のm本の行方向配線とn本の列方向配線を、適宜選択す
ることで、ライン状発光源だけでなく、2次元状の発光
源としても応用できる。
Further, according to the concept of the present invention, the image forming apparatus according to the present invention is not limited to a display device, but a light emitting diode or the like for an optical printer comprising a photosensitive drum and a light emitting diode. The image forming apparatus of the present invention can also be used as a source. In this case, by appropriately selecting the above-mentioned m row-directional wirings and n column-directional wirings, the present invention can be applied not only to a linear light emitting source but also to a two-dimensional light emitting source.

【0222】また、本発明の思想によれば、例えば電子
顕微鏡等のように、電子源からの放出電子の被照射部材
が、画像形成部材以外の部材である場合についても、本
発明は適用できる。従って、本発明は被照射部材を特定
しない電子線装置としての形態もとり得る。
Further, according to the concept of the present invention, the present invention can be applied to a case where a member to be irradiated with electrons emitted from an electron source is a member other than an image forming member, such as an electron microscope. . Therefore, the present invention can be embodied as an electron beam device that does not specify a member to be irradiated.

【0223】[0223]

【発明の効果】以上説明したように本発明によれば、ス
ペーサ表面に2次電子放出係数の小さい第二層の量産性
の優れる方法を用いて部分的に設けることにより、スペ
ーサ近傍においてスペーサへの電子ビームの吸引が緩和
されて、スペーサ近傍の画像の不均一性が低減される。
従って、スペーサ近傍の画像の不均一性が低減された画
像形成装置を安価に提供することができる。
As described above, according to the present invention, the second layer having a small secondary electron emission coefficient is partially provided on the spacer surface by using a method excellent in mass productivity, so that the spacer is formed near the spacer. Of the electron beam is reduced, and the non-uniformity of the image near the spacer is reduced.
Therefore, an image forming apparatus in which the non-uniformity of the image near the spacer is reduced can be provided at low cost.

【0224】更に、第二層の形成時において、装置内で
空間中に露出される面のうち最大面積を有する面をスペ
ーサ基板を保持する面として、ここに保持治具を当接さ
せて保持することにより、作製中のスペーサ基板の保持
力を大きくすることができる。このために、スペーサの
落下等による歩留まりの低下を大幅に抑制することが可
能となる。
Further, at the time of forming the second layer, the surface having the largest area among the surfaces exposed in the space in the device is used as the surface for holding the spacer substrate, and the holding jig is brought into contact with the surface and held. By doing so, the holding force of the spacer substrate during fabrication can be increased. For this reason, it is possible to significantly suppress a decrease in yield due to a drop of the spacer or the like.

【0225】また、電子被照射体は特定せず、潜像を形
成する装置や電子顕微鏡などのマルチ平面電子源を成す
電子発生装置においても同様の効果を発揮できる。
The same effect can be obtained in an electron generating device which forms a multi-plane electron source such as a device for forming a latent image or an electron microscope without specifying the electron irradiation object.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態による画像表示装置の、表示
パネルの一部を切り欠いて示した斜視図。
FIG. 1 is a perspective view of an image display device according to an embodiment of the present invention, in which a part of a display panel is cut away.

【図2】本発明の実施例である表示パネルのA−A′断
面図。
FIG. 2 is a sectional view taken along line AA ′ of the display panel according to the embodiment of the present invention.

【図3】本発明の第五の実施例を説明するための図であ
り、表示パネルの一部を切り欠いて示した斜視図であ
る。
FIG. 3 is a diagram for explaining a fifth embodiment of the present invention, and is a perspective view in which a part of a display panel is cut away.

【図4】本発明の第一の実施例を説明するための図であ
り、第二層の形成方法の説明図である。
FIG. 4 is a view for explaining the first embodiment of the present invention, and is an explanatory view of a method for forming a second layer.

【図5】本発明の第二の実施例を説明するための図であ
り、第二層の形成方法の説明図である。
FIG. 5 is a view for explaining a second embodiment of the present invention, and is an explanatory view of a method for forming a second layer.

【図6】本発明の第二の実施例を説明するための図であ
り、第二層の形成方法の説明図である。
FIG. 6 is a view for explaining a second embodiment of the present invention, and is an explanatory view of a method for forming a second layer.

【図7】本発明の第三の実施例を説明するための図であ
り、第二層の形成方法の説明図である。
FIG. 7 is a diagram for explaining a third embodiment of the present invention, and is an explanatory diagram of a method for forming a second layer.

【図8】本発明の第六の実施例を説明するための図であ
り、画像形成装置において画像形成部とスペーサ配置と
の関係の説明図である。
FIG. 8 is a diagram for explaining a sixth embodiment of the present invention, and is an explanatory diagram of a relationship between an image forming unit and a spacer arrangement in an image forming apparatus.

【図9】本発明の第六の実施例を説明するための図であ
り、スペーサに第二層を形成する際のスペーサの保持方
法の説明図である。
FIG. 9 is a view for explaining a sixth embodiment of the present invention, and is an explanatory view of a method of holding a spacer when forming a second layer on the spacer.

【図10】本発明の実施形態による平面型の表面伝導型
放出素子の平面図(a),断面図(b)。
FIGS. 10A and 10B are a plan view and a cross-sectional view, respectively, of a planar type surface conduction electron-emitting device according to an embodiment of the present invention.

【図11】本発明の実施形態によるマルチ電子ビーム源
の基板の一部断面図。
FIG. 11 is a partial cross-sectional view of a substrate of a multi-electron beam source according to an embodiment of the present invention.

【図12】本発明の実施形態によるマルチ電子ビーム源
の基板の平面図。
FIG. 12 is a plan view of a substrate of a multi-electron beam source according to an embodiment of the present invention.

【図13】本発明の実施形態による垂直型の表面伝導型
放出素子の断面図。
FIG. 13 is a sectional view of a vertical surface conduction electron-emitting device according to an embodiment of the present invention.

【図14】本発明の実施形態による表面伝導型放出素子
の典型的な特性を示すグラフ。
FIG. 14 is a graph showing typical characteristics of a surface conduction electron-emitting device according to an embodiment of the present invention.

【図15】図4の平面型の表面伝導型放出素子の製造工
程を示す断面図。
FIG. 15 is a cross-sectional view showing a step of manufacturing the planar surface-conduction emission type electron-emitting device of FIG.

【図16】通電フォーミング処理の際の印加電圧波形。FIG. 16 shows an applied voltage waveform in the energization forming process.

【図17】通電活性化処理の際の印加電圧波形(a),
放出電流Ieの変化(b)。
FIG. 17 shows an applied voltage waveform (a) at the time of the activation process.
Change in emission current Ie (b).

【図18】図7の垂直型の表面伝導型放出素子の製造工
程を示す断面図。
FIG. 18 is a sectional view showing a manufacturing process of the vertical surface conduction electron-emitting device of FIG. 7;

【図19】本発明の実施形態による画像表示装置の駆動
回路の概略構成を示すブロック図。
FIG. 19 is a block diagram showing a schematic configuration of a drive circuit of the image display device according to the embodiment of the present invention.

【図20】本発明の実施形態によるはしご型配列の電子
源の模式的平面図。
FIG. 20 is a schematic plan view of a ladder-type electron source according to an embodiment of the present invention.

【図21】本発明の実施形態によるはしご型配列の電子
源を持つ平面型表示装置の斜視図。
FIG. 21 is a perspective view of a flat display device having a ladder-type array of electron sources according to an embodiment of the present invention.

【図22】表示パネルのフェースプレートの蛍光体配列
を例示した平面図。
FIG. 22 is a plan view illustrating a phosphor array of a face plate of the display panel.

【図23】表示パネルのフェースプレートの蛍光体配列
を例示した平面図。
FIG. 23 is a plan view illustrating a phosphor array of a face plate of the display panel.

【図24】本発明の第四の実施例を説明するための図で
あり、電子源の説明図である。
FIG. 24 is a view for explaining a fourth embodiment of the present invention, and is an explanatory view of an electron source.

【図25】従来例による表面伝導型放出素子。FIG. 25 shows a surface conduction electron-emitting device according to a conventional example.

【図26】従来例によるFE型素子。FIG. 26 shows an FE element according to a conventional example.

【図27】従来例によるMIM型素子。FIG. 27 shows a conventional MIM type element.

【図28】従来例による画像表示装置の表示パネルの一
部を切り欠いて示した斜視図。
FIG. 28 is a perspective view of a display panel of an image display device according to a conventional example with a part thereof cut away.

【図29】比較のための成膜時のスペーサ固定方法の説
明図。
FIG. 29 is an explanatory diagram of a spacer fixing method during film formation for comparison.

【符号の説明】[Explanation of symbols]

1 絶縁性部材 2 高抵抗膜 3a,3b 低抵抗部 12,3104,3105 X方向配線 13,3106,3107 Y方向配線 14 層間絶縁層 15 電子放出素子 18 電子放出形成用薄膜(電子放出部を含む薄膜) 20 マスク 20a 開口 23,3101 電子放出部 30,32 電流計 31,33 電源 34 アノード電極 57,151 凹部 58 導電性接続部 101 スペーサ基板 102 スペーサ基板中の第二層の形成領域 103 スペーサ保持部 104 駆動伝達部 140,150 絶縁性基板 201 スペーサ 202 第二層形成部 203 保持用スペーサ部材 204 ベース板 205 固定用抑え部 301,5001 スペーサ 302 スパッタ時のマスク 303 マスク開口部 500 ディスプレイパネル 501 駆動回路 502 ディスプレイパネルコントローラ 503 マルチプレクサ 504 デコーダ 505 入出力インターフェース回路 506 CPU 507 画像生成回路 508,509,510 画像メモリインターフェース
回路 511 画像入力インターフェース回路 512,513 TV信号受信回路 514 入力部 1020 スペーサ 1021,1502 第二層形成領域 1501 第二層非形成領域 1701 表示パネル 1702 走査回路 1703 制御回路 1704 シフトレジスタ 1705 ラインメモリ 1706 同期信号分離回路 1707 変調信号発生器 3001 絶縁性基板 3002 電子放出部形成用薄膜 3003,3101 電子放出部 3004 電子放出部を含む薄膜 3102,3103 電子放出部3101に電位を与え
る一対の素子電極 3113 行方向配線 3114 列方向配線 L スペーサ基板押え部の長さ
DESCRIPTION OF SYMBOLS 1 Insulating member 2 High resistance film 3a, 3b Low resistance part 12, 3104, 3105 X direction wiring 13, 3106, 3107 Y direction wiring 14 Interlayer insulating layer 15 Electron emission element 18 Thin film for electron emission formation (including an electron emission part 20 Mask 20a Opening 23, 3101 Electron emission section 30, 32 Ammeter 31, 33 Power supply 34 Anode electrode 57, 151 Concave section 58 Conductive connection section 101 Spacer substrate 102 Forming region of second layer in spacer substrate 103 Spacer holding Unit 104 Drive transmitting unit 140, 150 Insulating substrate 201 Spacer 202 Second layer forming unit 203 Holding spacer member 204 Base plate 205 Fixing suppressing unit 301, 5001 Spacer 302 Mask during sputtering 303 Mask opening 500 Display panel 501 Drive Circuit 502 D Play panel controller 503 Multiplexer 504 Decoder 505 Input / output interface circuit 506 CPU 507 Image generation circuit 508, 509, 510 Image memory interface circuit 511 Image input interface circuit 512, 513 TV signal reception circuit 514 Input unit 1020 Spacer 1021, 1502 Second layer Forming area 1501 Second layer non-forming area 1701 Display panel 1702 Scanning circuit 1703 Control circuit 1704 Shift register 1705 Line memory 1706 Synchronous signal separation circuit 1707 Modulation signal generator 3001 Insulating substrate 3002 Thin film for forming electron emission portion 3003, 3101 Electron emission Unit 3004 thin film including an electron emitting unit 3102, 3103 a pair of device electrodes 3113 for applying a potential to the electron emitting unit 3101 Row direction wiring 3114 Column direction wiring L Length of spacer board holding part

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5C012 AA09 BB07 5C032 AA07 CC05 CD06 5C036 EE09 EF01 EF06 EF09 EG02 EG31 EH04 EH08  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5C012 AA09 BB07 5C032 AA07 CC05 CD06 5C036 EE09 EF01 EF06 EF09 EG02 EG31 EH04 EH08

Claims (26)

【特許請求の範囲】[Claims] 【請求項1】 電子源基板と、プレートと、前記電子源
基板と前記プレートとの間に配設されるスペーサとを備
える電子線装置において、前記スペーサはスペーサ基板
と該スペーサ基板を被覆する第一の層である高抵抗膜
と、該第一の層で被覆されたスペーサ基板を該スペーサ
基板の最大面積面の一部の区分領域を除いて被覆し且つ
前記第一の層よりも小さい2次電子放出係数を有する第
二の層とを備えることを特徴とする電子線装置。
1. An electron beam apparatus comprising an electron source substrate, a plate, and a spacer disposed between the electron source substrate and the plate, wherein the spacer covers a spacer substrate and a cover that covers the spacer substrate. A high-resistance film, which is one layer, and a spacer substrate coated with the first layer, except for a part of the maximum area surface of the spacer substrate except for a part of the divided area, and smaller than the first layer. And a second layer having a secondary electron emission coefficient.
【請求項2】 請求項1に記載の電子線装置において、
前記第二の層が絶縁物質より成ることを特徴とする電子
線装置。
2. The electron beam apparatus according to claim 1, wherein
An electron beam device, wherein the second layer is made of an insulating material.
【請求項3】 請求項1又は2に記載の電子線装置にお
いて、前記一部の区分領域は、前記電子源基板の表面と
平行な方向に境界を有することを特徴とする電子線装
置。
3. The electron beam apparatus according to claim 1, wherein the partial area has a boundary in a direction parallel to a surface of the electron source substrate.
【請求項4】 請求項1又は2に記載の電子線装置にお
いて、前記スペーサは表示領域の外部に外延しており、
前記一部の区分領域は前記表示領域の外部にあることを
特徴とする電子線装置。
4. The electron beam device according to claim 1, wherein the spacer extends outside a display area.
The electron beam apparatus according to claim 1, wherein the partial area is outside the display area.
【請求項5】 請求項1乃至4のいずれか1項に記載の
電子線装置において、前記一部の区分領域の面積は前記
最大面積面の面積の3分の2以下であることを特徴とす
る電子線装置。
5. The electron beam apparatus according to claim 1, wherein an area of the partial area is not more than two thirds of an area of the maximum area surface. Electron beam device.
【請求項6】 請求項1乃至5のいずれか1項に記載の
電子線装置において、前記スペーサが第一の中間電極層
を有し、該第1の中間電極層が前記高抵抗層と電気的に
接続し、且つ前記電子源基板に配設される配線部と電気
的に接続していることを特徴とする電子線装置。
6. The electron beam device according to claim 1, wherein the spacer has a first intermediate electrode layer, and the first intermediate electrode layer is electrically connected to the high resistance layer. An electron beam device, wherein the electron beam device is electrically connected to a wiring portion provided on the electron source substrate.
【請求項7】 請求項1乃至6のいずれか1項に記載の
電子線装置において、前記スペーサが第2の中間電極層
を有し、該第2の中間電極層が前記高抵抗層と電気的に
接続し、且つ前記フェースプレート基板に配設される配
線部と電気的に接続していることを特徴とする電子線装
置。
7. The electron beam device according to claim 1, wherein the spacer has a second intermediate electrode layer, and the second intermediate electrode layer is electrically connected to the high resistance layer. An electron beam device, wherein the electron beam device is electrically connected to the wiring portion provided on the face plate substrate.
【請求項8】 請求項1乃至7のいずれか1項に記載の
電子線装置において、前記電子放出素子は対向する一対
の素子電極と前記素子電極間に跨る電子放出部を含む薄
膜とで構成される表面伝導型電子放出素子であることを
特徴とする電子線装置。
8. The electron beam device according to claim 1, wherein said electron-emitting device comprises a pair of opposing device electrodes and a thin film including an electron-emitting portion extending between said device electrodes. An electron beam device, characterized in that the electron beam device is a surface conduction electron-emitting device.
【請求項9】 請求項8に記載の電子線装置において、
前記薄膜が導電性微粒子で構成された膜であることを特
徴とする電子線装置。
9. The electron beam apparatus according to claim 8, wherein
An electron beam apparatus, wherein the thin film is a film composed of conductive fine particles.
【請求項10】 請求項1乃至9のいずれか1項に記載
の電子線装置において、前記電子源基板上に前記電子放
出素子に電流を供給する複数の行方向配線及び列方向配
線とが絶縁層を介して配置されており、前記複数の電子
放出素子は前記電子源基板上に行列状に配列され、前記
複数の電子放出素子の各々は前記行方向配線の各々及び
前記列方向配線の各々に接続されていることを特徴とす
る電子線装置。
10. The electron beam apparatus according to claim 1, wherein a plurality of row-direction wirings and a plurality of column-direction wirings for supplying a current to the electron-emitting device on the electron source substrate are insulated. The plurality of electron-emitting devices are arranged via a layer, and the plurality of electron-emitting devices are arranged in a matrix on the electron source substrate, and each of the plurality of electron-emitting devices is each of the row wiring and the column wiring. An electron beam device, which is connected to a device.
【請求項11】 請求項1乃至9のいずれか1項に記載
の電子線装置において、前記電子源基板上に複数の行方
向配線が配置されており、前記複数の電子放出素子は前
記電子源基板上に行列上に配列され、前記複数の電子放
出素子の各々が前記複数の行方向配線のうちの一対の行
方向配線と接続されていることを特徴とする電子線装
置。
11. The electron beam apparatus according to claim 1, wherein a plurality of row-directional wirings are arranged on the electron source substrate, and the plurality of electron-emitting devices are the electron source. An electron beam apparatus, wherein the plurality of electron-emitting devices are arranged in a matrix on a substrate, and each of the plurality of electron-emitting devices is connected to a pair of row-direction wirings of the plurality of row-direction wirings.
【請求項12】 請求項1乃至11のいずれか1項に記
載の電子線装置において、前記加速電極による加速電圧
により加速された電子線の衝突により画像が形成される
画像形成部材が前記フェースプレートに配設されること
を特徴とする画像形成装置。
12. The electron beam device according to claim 1, wherein the image forming member on which an image is formed by collision of an electron beam accelerated by an acceleration voltage by the acceleration electrode is formed by the face plate. An image forming apparatus, wherein:
【請求項13】 電子源基板と、プレートと、前記電子
源基板と前記プレートとの間に配設されるスペーサとを
備える電子線装置で使用される前記スペーサの製造方法
において、基板を第一の層である高抵抗膜で被覆する工
程と、前記第一の層で被覆された基板を一部の区分領域
を治具により保持して該区分領域を除いて前記第一の層
よりも小さい2次電子放出係数を有する第二の層を被覆
する工程とを有することを特徴とするスペーサの製造方
法。
13. The method of manufacturing a spacer used in an electron beam apparatus comprising an electron source substrate, a plate, and a spacer disposed between the electron source substrate and the plate, wherein the substrate is a first substrate. A step of coating with a high-resistance film, which is a layer of the first layer, the substrate covered with the first layer is smaller than the first layer except for the divided region while holding a part of the divided region by a jig. Coating a second layer having a secondary electron emission coefficient.
【請求項14】 請求項13に記載のスペーサの製造方
法において、前記第二の層が絶縁物質より成ることを特
徴とするスペーサの製造方法。
14. The method according to claim 13, wherein the second layer is made of an insulating material.
【請求項15】 請求項13又は14に記載のスペーサ
の製造方法において、前記一部の区分領域は、前記電子
源基板の表面と平行な方向に境界を有することを特徴と
するスペーサの製造方法。
15. The method for manufacturing a spacer according to claim 13, wherein the partial area has a boundary in a direction parallel to a surface of the electron source substrate. .
【請求項16】 請求項13又は14に記載のスペーサ
の製造方法において、前記スペーサは表示領域の外部に
外延しており、前記一部の区分領域は前記表示領域の外
部にのみあることを特徴とするスペーサの製造方法。
16. The method for manufacturing a spacer according to claim 13, wherein the spacer extends outside a display area, and the partial area is only outside the display area. Manufacturing method of the spacer.
【請求項17】 請求項13乃至16のいずれか1項に
記載のスペーサの製造方法において、前記一部の区分領
域の面積は最大面積面の面積の3分の2以下であること
を特徴とするスペーサの製造方法。
17. The method for manufacturing a spacer according to claim 13, wherein an area of the partial region is not more than two thirds of an area of a maximum area surface. Manufacturing method of the spacer.
【請求項18】 電子線源と、第1の部材を有する電子
線装置であって、前記第1の部材は、下地上の帯電しや
すい領域を部分的に低2次電子放出係数材料で被覆して
いることを特徴とする電子線装置。
18. An electron beam apparatus comprising an electron beam source and a first member, wherein the first member partially covers an easily charged region on a base with a low secondary electron emission coefficient material. An electron beam device characterized in that:
【請求項19】 前記下地は導電性を有する請求項18
に記載の電子線装置。
19. The substrate according to claim 18, wherein the base has conductivity.
An electron beam apparatus according to claim 1.
【請求項20】 前記導電性を有する下地は、導電性を
有する第1層である請求項19に記載の電子線装置。
20. The electron beam apparatus according to claim 19, wherein the conductive base is a conductive first layer.
【請求項21】 前記導電性を有する下地の導電性は、
半導電性である請求項19もしくは20に記載の電子線
装置。
21. The conductivity of the conductive underlayer is:
The electron beam device according to claim 19 or 20, which is semiconductive.
【請求項22】 前記低2次電子放出係数材料は、層状
に設けられる請求項18乃至21いずれかに記載の電子
線装置。
22. The electron beam apparatus according to claim 18, wherein said low secondary electron emission coefficient material is provided in a layered manner.
【請求項23】 前記第1の部材は、前記電子線源が放
出する電子の軌道に対して該第1の部材の帯電による電
位によって実質的に影響を与える位置に設けられている
請求項18乃至22いずれかに記載の電子線装置。
23. The first member is provided at a position where the trajectory of electrons emitted by the electron beam source is substantially affected by a potential caused by charging of the first member. 23. The electron beam apparatus according to any one of claims to 22.
【請求項24】 帯電が抑制される部材の製造方法であ
って、基体の一部を保持して、帯電を抑制するための材
料を基体上に設ける工程を有しており、前記保持される
部分は、この部材において帯電が生じにくい部分である
ことを特徴とする部材の製造方法。
24. A method for manufacturing a member in which electrification is suppressed, the method comprising a step of holding a part of a base and providing a material for suppressing electrification on the base, wherein the holding is performed. The method of manufacturing a member, wherein the portion is a portion where charging is unlikely to occur in the member.
【請求項25】 前記帯電を抑制するための材料は、導
電性を与える材料であるか、もしくは2次電子放出係数
が基体よりも低い材料である請求項24に記載の部材の
製造方法。
25. The method according to claim 24, wherein the material for suppressing the charge is a material that imparts conductivity or a material having a lower secondary electron emission coefficient than that of the substrate.
【請求項26】 前記帯電を抑制するための材料は、液
体の状態で基体上に付与される請求項24もしくは25
に記載の部材の製造方法。
26. The material according to claim 24, wherein the material for suppressing charging is applied to the substrate in a liquid state.
The method for producing a member according to the above.
JP28576198A 1998-10-07 1998-10-07 Spacer manufacturing method and image display device manufacturing method Expired - Fee Related JP3639732B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28576198A JP3639732B2 (en) 1998-10-07 1998-10-07 Spacer manufacturing method and image display device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28576198A JP3639732B2 (en) 1998-10-07 1998-10-07 Spacer manufacturing method and image display device manufacturing method

Publications (2)

Publication Number Publication Date
JP2000113804A true JP2000113804A (en) 2000-04-21
JP3639732B2 JP3639732B2 (en) 2005-04-20

Family

ID=17695718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28576198A Expired - Fee Related JP3639732B2 (en) 1998-10-07 1998-10-07 Spacer manufacturing method and image display device manufacturing method

Country Status (1)

Country Link
JP (1) JP3639732B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2031637A1 (en) * 2007-09-03 2009-03-04 Samsung SDI Co., Ltd. Light emission device and display device using the light emission device as its light source
JP2010073542A (en) * 2008-09-19 2010-04-02 Sony Corp Flat-surface display and spacer
US7719176B2 (en) 2005-10-31 2010-05-18 Samsung Sdi Co., Ltd. Spacer configured to prevent electric charges from being accumulated on the surface thereof and electron emission display including the spacer
US7772754B2 (en) 2006-01-31 2010-08-10 Samsung Sdi Co., Ltd. Electron emission display spacer with flattening layer and manufacturing method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7719176B2 (en) 2005-10-31 2010-05-18 Samsung Sdi Co., Ltd. Spacer configured to prevent electric charges from being accumulated on the surface thereof and electron emission display including the spacer
US7772754B2 (en) 2006-01-31 2010-08-10 Samsung Sdi Co., Ltd. Electron emission display spacer with flattening layer and manufacturing method thereof
EP2031637A1 (en) * 2007-09-03 2009-03-04 Samsung SDI Co., Ltd. Light emission device and display device using the light emission device as its light source
JP2010073542A (en) * 2008-09-19 2010-04-02 Sony Corp Flat-surface display and spacer

Also Published As

Publication number Publication date
JP3639732B2 (en) 2005-04-20

Similar Documents

Publication Publication Date Title
KR100435018B1 (en) Electron beam device
JP3073491B2 (en) Electron beam apparatus, image forming apparatus using the same, and method of manufacturing members used in the electron beam apparatus
JP3187367B2 (en) Electronic device and image forming apparatus using the same
JP3305252B2 (en) Image forming device
JP3195290B2 (en) Image forming device
JP2001015025A (en) Manufacture of image formation device and image formation device
JPH10334833A (en) Image-forming device
JP3466870B2 (en) Method of manufacturing image forming apparatus
JP3302293B2 (en) Image forming device
JP3639732B2 (en) Spacer manufacturing method and image display device manufacturing method
JP4095195B2 (en) Electron beam generator and image forming apparatus
JP3624111B2 (en) Image forming apparatus
JP3075559B2 (en) Image forming apparatus manufacturing method and image forming apparatus
JP3768697B2 (en) Image forming apparatus
JP3478706B2 (en) Electron beam apparatus and image forming apparatus
JP2000251785A (en) Electron beam device, and image display device
JPH10284284A (en) Antistatic film and display device
JP3728099B2 (en) Antistatic film and display device
JP3230729B2 (en) Electron beam apparatus, electron source and image forming apparatus using the same
JP2000113997A (en) Antistatic film, member, electron beam device using this member, and image forming device
JPH10302633A (en) Spacer and manufacture of image forming device
JP2000243319A (en) Image forming device
JP2000208072A (en) Image forming device
JP2000243330A (en) Image forming device
JPH11339696A (en) Image forming device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050117

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080121

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120121

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees