JP3825925B2

JP3825925B2 - Antistatic film and display device

Info

Publication number: JP3825925B2
Application number: JP26590498A
Authority: JP
Inventors: 容子小坂; 陽一大里
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-09-21
Filing date: 1998-09-21
Publication date: 2006-09-27
Anticipated expiration: 2018-09-21
Also published as: JP2000100245A

Description

【０００１】
【発明の属する技術分野】
本発明は、帯電防止膜、特に抵抗値の変化が少ない帯電防止膜、及びこの帯電防止膜を応用した露光装置や画像形成装置等の表示装置に関するものである。
【０００２】
【従来の技術】
奥行きの薄い平面型ディスプレイは省スペースかつ軽量であることから、ブラウン管型ディスプレイに置き換わるものとして注目されている。現在平面型ディスプレイには液晶型、プラズマ発光型、マルチ電子源を用いたものがある。プラズマ発光型およびマルチ電子源ディスプレイは視野角が大きく、画質がブラウン管並であるために高品位な画像の表示が可能である。
【０００３】
マルチ電子源としては、高密度化が可能な円錐状あるいは針状の先端から電子を電界放出させる電界放出型素子あるいは表面伝導型電子放出素子などの冷陰極電子放出素子を多数形成したものが開発されている。マルチ電子源を用いたディスプレイ装置は、表示面積が大きくなるに従い、内部の真空と外部の大気圧との差による基板の変形を抑えるため、電子源が形成された基板および蛍光体が形成された前面ガラス基板を厚くする必要がある。これはディスプレイ装置の重量を増加させるのみならず、斜めから見たときに画像のひずみをもたらす。
【０００４】
そこで、比較的薄いガラス板を使用して大気圧を支えるため電子源基板と前面ガラス基板間はスペーサあるいはリブと呼ばれる構造支持体が用いられる。電子源基板と前面ガラス基板間は通常サブミリないし数ミリに保たれ、前述したように内部は高真空に保持されている。
【０００５】
また、電子源からの放出電子を加速するために電子源と蛍光体との間には数百Ｖ以上の高電圧が印加される。すなわち、蛍光体と電子源との間には電界強度にして１ｋＶ／ｍｍを超える強電界が印加されるため、スペーサ部での放電が懸念される。また、スペーサは近傍電子源から放出された電子の一部が当たることにより、あるいは放出電子によりイオン化した正イオンがスペーサに付着することにより帯電をひきおこす。スペーサの帯電により電子源から放出された電子はその軌道を曲げられ、蛍光体上の正規な位置とは異なる場所に到達し、表示画像を前面ガラスを介して見たとき、スペーサ近傍の画像がゆがんで表示される。この問題点を解決するために、スペーサに微小電流が流れるようにして帯電を除去する提案がなされている（特開昭５７−１１８３５５号公報、特開昭６１−１２４０３１号公報）。これらの公報では絶縁性のスペーサの表面に高抵抗薄膜を形成することにより、スペーサ表面に微小電流が流れるようにしている。ここで用いられている帯電防止膜は酸化スズ、あるいは酸化スズと酸化インジウム混晶薄膜や金属膜である。
【０００６】
【発明が解決しようとする課題】
上記従来例に使用された酸化スズ等の半導体型薄膜はガスセンサに応用されるほど酸素等のガスに敏感なため、雰囲気でその抵抗値が変化しやすい。また、これらの材料や金属膜は比抵抗が小さいために高抵抗化するには島状に成膜したり、極めて薄膜化する必要がある。すなわち、従来の高抵抗膜は成膜の再現性が難しかったり、ディスプレイ作製工程でのフリット封着やベーキングといった熱工程で抵抗値が変化しやすいという欠点がある。
【０００７】
本発明の主たる目的は、上記従来のスペーサの欠点を克服し、安定性が高く、再現性が良いスペーサ用帯電防止膜及びそれを用いた表示装置を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の帯電防止膜は、ランタノイドとコバルトの合金酸化膜であることを特徴としている。
【０００９】
また、本発明の表示装置は、複数の冷陰極型電子放出素子を形成した基板と発光材料を形成した透明基板とをスペーサーを介して対向させた構造を有する表示装置であって、該スペーサーが、絶縁部材の表面を上記本発明の帯電防止膜で被覆したスペーサーであることを特徴としているものである。
【００１０】
帯電防止膜は絶縁性材質の表面を導電被覆することにより、絶縁性材質表面に蓄積した電荷を除去するものであり、通常、帯電防止膜の表面抵抗（シート抵抗Ｒｓ）が１０¹²Ω以下であることが必要である。さらに、十分な帯電防止効果を得るためにはより低い抵抗値であればよく、１０¹¹Ω以下であることが好ましく、より低抵抗であれば除電効果が向上する。
【００１１】
帯電防止膜をディスプレイ装置のスペーサに適用した場合においては、スペーサの表面抵抗値（シート抵抗Ｒｓ）は帯電防止および消費電力からその望ましい範囲に設定される。シート抵抗Ｒｓの下限は、スペーサにおける消費電力により制限される。低抵抗であるほどスペーサに蓄積する電荷を速やかに除去することが可能となるが、スペーサで消費される電力が大きくなる。
【００１２】
スペーサに使用する帯電防止膜としては比抵抗が小さい金属膜よりは半導電性の材料であることが好ましい。その理由は、比抵抗が小さい材料を用いた場合、シート抵抗Ｒｓを所望の値にするためには帯電防止膜の厚みを極めて薄くしなければならないからである。薄膜材料の表面エネルギーおよび基板との密着性や基板温度によっても異なるが、一般的に１０ｎｍ以下の薄膜は島状となり、抵抗が不安定で成膜再現性に乏しい。
【００１３】
従って、比抵抗値が金属導電体より大きく、絶縁体より小さい範囲にある半導電性材料が好ましいのであるが、これらは抵抗温度係数が負の材料が多い。抵抗温度係数が負であると、スペーサ表面で消費される電力による温度上昇で抵抗値が減少し、さらに発熱し温度が上昇しつづけ、過大な電流が流れる、いわば熱暴走を引き起こす。しかし、発熱量すなわち消費電力と放熱がバランスした状況では熱暴走は発生しない。また、帯電防止膜材料の抵抗温度係数ＴＣＲの絶対値が小さければ熱暴走しづらい。
【００１４】
ＴＣＲが−１％の帯電防止膜を用いた場合において、平面型ディスプレイの一般的な外囲器の放熱条件でスペーサ１平方ｃｍ当たりの消費電力がおよそ０．１Ｗを超えるようになるとスペーサに流れる電流が増加しつづけ、熱暴走状態となることが実験で認められた。これはもちろんスペーサ形状とスペーサ間に印加される電圧Ｖａ（ディスプレイ装置における電子の加速電圧（Ｖ）に相当）によっても左右されるが、以上の条件から、消費電力が１平方ｃｍあたり０．１Ｗを超えないＲｓの値は１０×Ｖａ² Ω以上である。すなわち、スペーサ表面に形成する帯電防止膜のシート抵抗Ｒｓは１０×Ｖａ² Ωから１０¹¹Ωの範囲に設定される必要がある。
【００１５】
上述したように絶縁性スペーサ表面に形成する帯電防止膜の厚みｔは１０ｎｍ以上が望ましい。一方、膜厚ｔが１μｍ以上では膜応力が大きくなって膜剥れがおきたり、クラックが発生したりする危険性が高くなる。従って、帯電防止膜の厚みｔは１０ｎｍ〜１μｍ、さらには２０〜５００ｎｍであることが望ましい。
【００１６】
比抵抗ρはシート抵抗Ｒｓと膜厚ｔの積であり、以上に述べたＲｓとｔの好ましい範囲から、帯電防止膜の比抵抗ρは１０^-5×Ｖａ² 〜１０⁷ Ωｃｍであるのが好ましい。さらにシート抵抗と膜厚のより好ましい範囲から、比抵抗ρは（２×１０^-5）Ｖａ² 〜５×１０⁶ Ωｃｍであるのがより好ましい。
【００１７】
ディスプレイにおける電子の加速電圧Ｖａは１００Ｖ以上であり、十分な輝度を得るためには１ｋＶの電圧を要する。Ｖａ＝１ｋＶの条件においては、帯電防止膜の比抵抗は１０〜１０⁷ Ωｃｍが好ましい範囲である。
【００１８】
以上に述べた帯電防止膜の特性を実現する材料を鋭意検討した結果、遷移金属またはランタノイドと、コバルトの合金酸化膜が帯電防止膜として極めて優れていることを見いだした。遷移金属はＣｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｚｒ，Ｎｂ，Ｍｏ，Ｈｆ，Ｔａ，Ｗ，Ｒｕ等の中から、また、ランタノイドはＬａ，Ｃｅ，Ｅｒ，Ｙｂ等の中から選ばれるものであり、これらを単独で使用しても良いが、２種以上の遷移金属を合わせて用いることも可能である。特に、酸化クロムは二次電子放出率が小さいことから、電子の照射により帯電しにくく、電子線を利用したディスプレイに適した材料である。
【００１９】
酸化コバルトの比抵抗は１０³ Ωｃｍであり、遷移金属またはランタノイドと、コバルトの合金酸化膜は酸化コバルトの含有量を調整することにより、良導電体からほぼ絶縁体まで広い範囲に比抵抗値を制御できる。すなわち、本発明の帯電防止膜は、スペーサ用帯電防止膜として望ましい上述した比抵抗値を組成を変えることにより実現することができる。特に、酸化コバルトを用いることで、後述する表示装置作製の工程において高温や還元雰囲気下でも抵抗値の変化が少なく安定な材料を得ることができる。かつ、その抵抗温度係数は負であるが絶対値は１％より小さく熱暴走しにくい材料である。
【００２０】
尚、金属酸化物で被膜されているスペーサについては、公表特許公報平８−５０８４６号にも記載はあるが、本発明のようにランタノイドとコバルトの合金酸化膜からなる帯電防止膜は記載されておらず、さらに、かかる帯電防止膜の性能向上のために酸化コバルトを添加し、その添加量で比抵抗値を制御した膜についての記述は全く無い。
【００２１】
本発明の帯電防止膜であるランタノイドとコバルトの合金酸化膜はディッピング法、スピンナー法、スプレー法、ポッティング法等の簡便な薄膜形成手段により絶縁性部材上に形成することができる。例えば、金属酸化物の微粒子、好ましくは２００μｍ以下の微粒子の分散液、または、金属アルコキシド、有機酸金属塩、およびそれらの誘導体などのゾルの溶液を所望の抵抗値に合わせて混合し、塗布し、乾燥後に２００℃から１０００℃で焼成することにより、ランタノイドとコバルトの合金酸化膜は得られる。但し、溶液の安定性を考慮すると、金属アルコキシドと、有機酸金属塩は混合して用いない方が良い。
【００２２】
以上、ディスプレイ用のスペーサ帯電防止膜に関して説明したが、ランタノイドとコバルトの合金酸化膜は高融点材料でかつ硬度が高い性質を有するので、ディスプレイのスペーサ用途のみならず他の用途に対しても有用性が高い材料である。
【００２３】
【発明の実施の形態】
本発明の帯電防止膜を適用した表示装置について具体的に説明する。
【００２４】
図１は、スペーサ１０を中心的に示した表示装置の断面模式図である。１は冷陰極型電子放出素子、２はリアプレート（電子源基板）、３は側壁、７はフェースプレート（蛍光体基板）であり、２、３、７により表示パネルの内部を真空に維持するための気密容器（外囲器８）を形成している。
【００２５】
スペーサ１０は、絶縁性基材１０ａの表面に、本発明の帯電防止膜１０ｃが形成されたものである。スペーサ１０は、外囲器８内を真空にすることにより大気圧を受けて、真空外囲器８が破損あるいは変形するのを避けるために設けられる。スペーサ１０の材質、形状、配置、配置本数は外囲器８の形状並びに熱膨張係数等、外囲器８の受ける大気圧、熱等を考慮して決定される。スペーサの形状には、平面型、十字型、Ｌ字型等がある。スペーサ１０の利用は、画像形成装置が大型化するにしたがって効果が顕著になる。
【００２６】
絶縁性基材１０ａは、フェースプレート７およびリアプレート２にかかる大気圧を支持する必要からガラス、セラミクス等機械的強度が高く耐熱性の高い材料が適する。フェースプレート７、リアプレート２の材質としてガラスを用いた場合、表示装置作製工程中の熱応力を抑えるために、スペーサ１０の絶縁性基材１０ａはできるだけこれらの材質と同じものか、同様の熱膨張係数の材料であることが望ましい。
【００２７】
絶縁性基材１０ａにソーダガラス等のアルカリイオンを含むガラスを使用した場合、例えばＮａイオンにより帯電防止膜１０ｃの導電性を変化させるおそれがある。この様な場合には、窒化Ｓｉ、酸化Ａｌ、酸化Ｚｒ等のＮａブロック層１０ｂを絶縁性基材１０ａと帯電防止膜１０ｃの中間に形成することで、Ｎａ等アルカリイオンの帯電防止膜１０ｃへの侵入を抑制することができる。
【００２８】
帯電防止膜１０ｃの比抵抗値は、合金酸化膜中に含まれる遷移金属元素およびランタノイド元素により異なるので一概に規定できないが、ディスプレイ用として好ましい比抵抗が得られるコバルトの比率は、例えばＣｒとの合金酸化膜の場合、金属原子に占めるコバルトの割合が、モル比で４０％以上９８％以下である。ディスプレイ以外の用途に使用する場合には上記の範囲に限ることなく広い合金比率の材料を用いることができる。
【００２９】
スペーサ１０はメタルバック６およびＸ方向配線９と電気的に接続することにより、スペーサ１０の両端にはほぼ加速電圧Ｖａが印加される。本例ではスペーサ１０はＸ方向配線９と電気的に接続されているが、別途形成した電極に接続させてもよい。さらに、フェースプレート７とリアプレート２の間に電子ビームの整形あるいは基板絶縁部の帯電防止を目的とした中間電極板（グリッド電極等）を設置した構成においては、スペーサ１０が中間電極板等を貫通してもよいし、中間電極板を介して別々に接続してもよい。
【００３０】
Ａｌ，Ａｕ等良導電性である電極１１をスペーサ１０の両端に形成すると、帯電防止膜１０ｃとフェースプレート７上の電極１１およびリアプレート２上の電極１１との電気的接続の向上に効果がある。
【００３１】
次に、本発明の表示装置について更に具体的に説明する。
【００３２】
図２は、後述の実施例に用いた表示パネルの斜視図であり、内部構造を示すためにパネルの一部を切り欠いて示している。
【００３３】
図中、２はリアプレート、３は側壁、７はフェースプレートであり、２、３、７により表示パネルの内部を真空に維持するための気密容器（外囲器８）を形成している。外囲器８を組み立てるにあたっては、各部材の接合部に十分な強度と気密性を保持するため封着する必要があるが、例えばフリットガラスを接合部に塗布し、大気中あるいは窒素雰囲気中で、４００〜５００℃で１０分以上焼成することにより封着する。外囲器８内部を真空に排気する方法については後述する。
【００３４】
リアプレート２には、冷陰極素子１がＮ×Ｍ個形成されている基板１３が固定されている（Ｎ，Ｍは２以上の正の整数であり、目的とする表示画素数に応じて適宜設定される。例えば、高品位テレビジョンの表示を目的とした表示装置においては、Ｎ＝３０００，Ｍ＝１０００以上の数を設定することが望ましい。）。尚、基板１３が十分な強度を有するものである場合には、リアプレート２としてマルチ電子ビーム源の基板１３自体を用いてもよい。
【００３５】
前記Ｎ×Ｍ個の冷陰極素子は、Ｍ本のＸ方向配線９とＮ本のＹ方向配線１２により単純マトリクス配線されている。前記、１，９，１２，１３によって構成される部分をマルチ電子ビーム源と呼ぶ。なお、マルチ電子ビーム源の製造方法や構造については、後で詳しく述べる。
【００３６】
フェースプレート７の下面には、蛍光膜５が形成されている。本例はカラー表示装置であるため、蛍光膜５の部分にはＣＲＴの分野で用いられている赤、緑、青、の３原色の蛍光体５ａが塗り分けられている。各色の蛍光体は、例えば図３の（ａ）に示すようにストライプ状に塗り分けられ、蛍光体のストライプの間には黒色の導電体５ｂが設けてある。黒色の導電体５ｂを設ける目的は、電子ビームの照射位置に多少のずれがあっても表示色にずれが生じないようにすることや、外光の反射を防止して表示コントラストの低下を防ぐこと、電子ビームによる蛍光膜のチャージアップを防止することなどである。黒色の導電体５ｂには、例えば黒鉛を主成分としたものを用いることができるが、上記の目的に適するものであればこれ以外の材料を用いても良い。
【００３７】
また、３原色の蛍光体５ａの塗り分け方は前記図３（ａ）に示したストライプ状の配列に限られるものではなく、例えば図３（ｂ）に示すようなデルタ状配列や、それ以外の配列であってもよい。なお、モノクロームの表示パネルを作成する場合には、単色の蛍光体材料を蛍光膜５に用いればよく、また黒色導電材料は必ずしも用いなくてもよい。
【００３８】
また、蛍光膜５のリアプレート２側の面には、ＣＲＴの分野では公知のメタルバック６を設けてある。メタルバック６を設けた目的は、蛍光膜５が発する光の一部を鏡面反射して光利用率を向上させることや、負イオンの衝突から蛍光膜５を保護することや、電子ビーム加速電圧を印加するための電極として作用させることや、蛍光膜５を励起した電子の導電路として作用させることなどである。メタルバック６は、例えば蛍光膜５をフェースプレート基板４上に形成した後、蛍光膜５表面を平滑化処理し、その上にＡｌを真空蒸着する方法により形成することができる。なお、蛍光膜５に低電圧用の蛍光体材料を用いた場合には、メタルバック６は不要である。
【００３９】
また、本例では用いてないが、加速電圧の印加用や蛍光膜５の導電性向上を目的として、フェースプレート７のガラス基板４と蛍光膜５との間に、例えばＩＴＯを材料とする透明電極を設けてもよい。
【００４０】
また、Ｄ_x1〜Ｄ_xmおよびＤ_y1〜Ｄ_ynおよびＨｖは、当該表示パネルと不図示の電気回路とを電気的に接続するために設けた気密構造の電気接続用端子である。Ｄ_x1〜Ｄ_xmはマルチ電子ビーム源のＸ方向配線９と、Ｄ_y1〜Ｄ_ynはマルチ電子ビーム源のＹ方向配線１２と、Ｈｖはフェースプレート７のメタルバック６と電気的に接続している。
【００４１】
また、気密容器（外囲器８）内部を真空に排気するには、外囲器８を組み立てた後、不図示の排気管と真空ポンプを接続し、外囲器８内を１．３×１０^-5Ｐａ程度の真空度まで排気する。その後、排気管を封止するが、外囲器８内の真空度を維持するために、封止の直前あるいは封止後に外囲器８内の所定の位置にゲッター膜（不図示）を形成する。ゲッター膜とは、例えばＢａを主成分とするゲッター材料をヒーターもしくは高周波加熱により加熱し蒸着して形成した膜であり、該ゲッター膜の吸着作用により外囲器８内は１．３×１０^-3Ｐａないしは１．３×１０^-5Ｐａの真空度に維持される。
【００４２】
次に、前記表示パネルに用いるマルチ電子ビーム源の製造方法について説明する。本発明の画像表示装置に用いるマルチ電子ビーム源は、冷陰極素子を例えば単純マトリクス配線した電子源等であれば、冷陰極素子の材料や形状あるいは製法に限定はない。したがって、例えば表面伝導型電子放出素子やＦＥ型、あるいはＭＩＭ型などの冷陰極素子を用いることができる。
【００４３】
ただし、表示画面が大きくてしかも安価な表示装置が求められる状況のもとでは、これらの冷陰極素子の中でも、表面伝導型電子放出素子が特に好ましい。すなわち、ＦＥ型ではエミッタコーンとゲート電極の相対位置や形状が電子放出特性を大きく左右するため、極めて高精度の製造技術を必要とするが、これは大面積化や製造コストの低減を達成するには不利な要因となる。また、ＭＩＭ型では、絶縁層と上電極の膜厚を薄くてしかも均一にする必要があるが、これも大面積化や製造コストの低減を達成するには不利な要因となる。一方、表面伝導型電子放出素子は、比較的製造方法が単純なため、大面積化や製造コストの低減が容易である。また、本発明者らは、表面伝導型電子放出素子の中でも、電子放出部もしくはその周辺部を微粒子膜から形成したものがとりわけ電子放出特性に優れ、しかも製造が容易に行えることを見いだしている。したがって、高輝度で大画面の画像表示装置のマルチ電子ビーム源に用いるには、最も好適であると言える。
【００４４】
そこで、まず好適に用いられる表面伝導型電子放出素子について基本的な構成と製法および特性を説明し、その後で多数の素子を単純マトリクス配線したマルチ電子ビーム源の構造について述べる。
【００４５】
［表面伝導型電子放出素子の好適な素子構成と製法］
電子放出部もしくはその周辺部を微粒子膜から形成する表面伝導型電子放出素子の代表的な構成には、平面型と垂直型の２種類が挙げられる。
【００４６】
［平面型の表面伝導型電子放出素子］
まず最初に、平面型の表面伝導型放出素子の素子構成と製法について説明する。図４に示すのは、平面型の表面伝導型放出素子の構成を説明するための平面図（ａ）および断面図（ｂ）である。図中、１３は基板、１４と１５は素子電極、１６は導電性膜、１７は通電フォーミング処理により形成した電子放出部、１８は通電活性化処理により形成した薄膜である。
【００４７】
基板１３としては、たとえば、石英ガラスや青板ガラスをはじめとする各種ガラス基板や、アルミナをはじめとする各種セラミクス基板、あるいは上述の各種基板上にたとえばＳｉＯ₂ を材料とする絶縁層を積層した基板、などを用いることができる。
【００４８】
また、基板１３上に基板面と平行に対向して設けられた素子電極１４と１５は、導電性を有する材料によって形成されている。たとえば、Ｎｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，Ａｇ等をはじめとする金属、あるいはこれらの金属の合金、あるいはＩｎ₂ Ｏ₃ −ＳｎＯ₂ をはじめとする金属酸化物、ポリシリコンなどの半導体、などの中から適宜材料を選択して用いればよい。電極を形成するには、たとえば真空蒸着などの製膜技術とフォトリソグラフィー、エッチングなどのパターニング技術を組み合わせて用いれば容易に形成できるが、それ以外の方法（たとえば印刷技術）を用いて形成してもさしつかえない。
【００４９】
素子電極１４と１５の形状は、当該電子放出素子の応用目的に合わせて適宜設計される。一般的には、電極間隔Ｌは通常は数十ｎｍから数十μｍの範囲から適当な数値を選んで設計されるが、なかでも表示装置に応用するために好ましいのは数μｍより数十μｍの範囲である。また、素子電極の厚さｄについては、通常は数十ｎｍから数μｍの範囲から適当な数値が選ばれる。
【００５０】
また、導電性膜１６の部分には、微粒子膜を用いる。ここで述べた微粒子膜とは、構成要素として多数の微粒子を含んだ膜（島状の集合体も含む）のことをさす。微粒子膜を微視的に調べれば、通常は、個々の微粒子が離間して配置された構造か、あるいは微粒子が互いに隣接した構造か、あるいは微粒子が互いに重なり合った構造が観測される。
【００５１】
微粒子膜に用いる微粒子の粒径は、数百ｐｍから数百ｎｍの範囲に含まれるものであるが、なかでも好ましいのは１ｎｍから２０ｎｍの範囲のものである。また、微粒子膜の膜厚は、以下に述べるような諸条件を考慮して適宜設定される。すなわち、素子電極１４あるいは１５と電気的に良好に接続するのに必要な条件、後述する通電フォーミングを良好に行うのに必要な条件、微粒子膜自身の電気抵抗を後述する適宜の値にするために必要な条件、などである。具体的には、数百ｐｍから数百ｎｍの範囲のなかで設定するが、なかでも好ましいのは１ｎｍから５０ｎｍｎの間である。
【００５２】
また微粒子膜を形成するのに用いられうる材料としては、たとえば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂなどをはじめとする金属や、ＰｄＯ，ＳｎＯ₂ ，Ｉｎ₂ Ｏ₃ ，ＰｂＯ，Ｓｂ₂ Ｏ₃ などをはじめとする酸化物や、ＨｆＢ₂ ，ＺｒＢ₂ ，ＬａＢ₆ ，ＣｅＢ₆ ，ＹＢ₄ ，ＧｄＢ₄ などをはじめとする硼化物や、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣなどをはじめとする炭化物や、ＴｉＮ，ＺｒＮ，ＨｆＮ，などをはじめとする窒化物や、Ｓｉ，Ｇｅなどをはじめとする半導体や、カーボンなどがあげられ、これらの中から適宜選択される。
【００５３】
以上述べたように、導電性膜１６を微粒子膜で形成したが、そのシート抵抗値については、１０³ から１０⁷ ［オーム／ｓｑ］の範囲に含まれるよう設定した。
【００５４】
なお、導電性膜１６と素子電極１４および１５とは、電気的に良好に接続されるのが望ましいため、互いの一部が重なりあうような構造をとっている。その重なり方は、図４の例においては、下から、基板１３、素子電極１４，１５、導電性膜１６の順序で積層したが、場合によっては下から基板１３、導電性膜１６、素子電極１４，１５の順序で積層してもさしつかえない。
【００５５】
また、電子放出部１７は、導電性膜１６の一部に形成された亀裂状の部分であり、電気的には周囲の導電性膜１６よりも高抵抗な性質を有している。亀裂は、導電性膜１６に対して、後述する通電フォーミングの処理を行うことにより形成することができる。亀裂内には、数百ｐｍから数十ｎｍの粒径の微粒子を配置する場合がある。なお、実際の電子放出部の位置や形状を精密かつ正確に図示するのは困難なため、図４においては模式的に示した。
【００５６】
また、薄膜１８は、炭素もしくは炭素化合物よりなる薄膜で、電子放出部１７およびその近傍を被覆している。薄膜１８は、通電フォーミング処理後に、後述する通電活性化の処理を行うことにより形成する。
【００５７】
薄膜１８は、単結晶グラファイト、多結晶グラファイト、非晶質カーボンのいずれかか、もしくはその混合物であり、膜厚は５０ｎｍ以下とするのが好ましく、３０ｎｍ以下とするのがさらに好ましい。
【００５８】
なお、実際の薄膜１８の位置や形状を精密に図示するのは困難なため、図４においては模式的に示した。また、平面図（ａ）においては、薄膜１８の一部を除去した素子を図示した。
【００５９】
以上好ましい素子の基本構成を述べたが、後述の実施例においては以下のような素子を用いた。
【００６０】
すなわち、基板１３には青板ガラスを用い、素子電極１４と１５にはＮｉ薄膜を用いた。素子電極の厚さｄは１００ｎｍ、電極間隔Ｌは２μｍとした。また、微粒子膜の主要材料としてＰｄもしくはＰｄＯを用い、微粒子膜の厚さは約１０ｎｍ、幅Ｗは１０ｎｍとした。
【００６１】
次に、好適な平面型の表面伝導型放出素子の製造方法について説明する。図５の（ａ）〜（ｄ）は、表面伝導型放出素子の製造工程を説明するための断面図で、各部材の表記は前記図４と同一である。
【００６２】
１）まず、図５（ａ）に示すように、基板１３上に素子電極１４および１５を形成する。素子電極の形成にあたっては、あらかじめ基板１３を洗剤、純水、有機溶剤を用いて十分に洗浄後、素子電極の材料を堆積させる。（堆積する方法としては、たとえば、蒸着法やスパッタ法などの真空成膜技術を用ればよい。）その後、堆積した電極材料を、フォトリソグラフィー・エッチング技術を用いてパターニングし、（ａ）に示した一対の素子電極（１４と１５）を形成する。
【００６３】
２）次に、同図（ｂ）に示すように、導電性膜１６を形成する。導電性膜の形成にあたっては、まず前記（ａ）の基板に有機金属溶液を塗布して乾燥し、加熱焼成処理して微粒子膜を成膜した後、フォトリソグラフィー・エッチングにより所定の形状にパターニングする。ここで、有機金属溶液とは、導電性膜１６に用いる微粒子の材料を主要元素とする有機金属化合物の溶液である。（具体的には、実施例では主要元素としてＰｄを用いた。また、実施例では塗布方法として、ディッピング法を用いたが、それ以外のたとえばスピンナー法やスプレー法を用いてもよい。）
【００６４】
また、微粒子膜で作られる導電性膜１６の成膜方法としては、上記有機金属溶液の塗布による方法以外の、たとえば真空蒸着法やスパッタ法、あるいは化学的気相堆積法などを用いることもできる。
【００６５】
３）次に、同図（ｃ）に示すように、フォーミング用電源１９から素子電極１４と１５の間に適宜の電圧を印加し、通電フォーミング処理を行って、電子放出部１７を形成する。
【００６６】
通電フォーミング処理とは、微粒子膜で作られた導電性膜１６に通電を行って、その一部を適宜に破壊、変形、もしくは変質せしめ、電子放出を行うのに好適な構造に変化させる処理のことである。微粒子膜で作られた導電性膜１６のうち電子放出を行うのに好適な構造に変化した部分（すなわち電子放出部１７）においては、導電性膜１６に適当な亀裂が形成されている。なお、電子放出部１７が形成される前と比較すると、形成された後は素子電極１４と１５の間で計測される電気抵抗は大幅に増加する。
【００６７】
通電方法をより詳しく説明するために、図６に、フォーミング用電源１９から印加する適宜の電圧波形の一例を示す。微粒子膜で作られた導電性膜１６をフォーミングする場合には、パルス状の電圧が好ましく、実施例では同図に示したようにパルス幅Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印加した。その際には、三角波パルスの波高値Ｖｐｆを、順次昇圧した。また、電子放出部１７の形成状況をモニターするためのモニターパルスＰｍを適宜の間隔で三角波パルスの間に挿入し、その際に流れる電流を電流計２０で計測した。
【００６８】
実施例においては、１．３×１０^-3Ｐａ程度の真空雰囲気下において、パルス幅Ｔ１を１ｍｓｅｃ．、パルス間隔Ｔ２を１０ｍｓｅｃ．とし、波高値Ｖｐｆを１パルスごとに０．１Ｖずつ昇圧した。そして、三角波を５パルス印加するたびに１回の割りで、モニターパルスＰｍを挿入した。フォーミング処理に悪影響を及ぼすことがないように、モニターパルスの電圧Ｖｐｍは０．１Ｖに設定した。そして、素子電極１４と１５の間の電気抵抗が１×１０⁶ オームになった段階、すなわちモニターパルス印加時に電流計２０で計測される電流が１×１０^-7Ａ以下になった段階で、フォーミング処理にかかわる通電を終了した。
【００６９】
なお、上記の方法は、実施例の表面伝導型放出素子に関する好ましい方法であり、たとえば微粒子膜の材料や膜厚、あるいは素子電極問隔Ｌなど表面伝導型放出素子の設計を変更した場合には、それに応じて通電の条件を適宜変更するのが望ましい。
【００７０】
４）次に、図５の（ｄ）に示すように、活性化用電源２１から素子電極１４と１５の間に適宜の電圧を印加し、通電活性化処理を行って、電子放出特性の改善を行う。
【００７１】
通電活性化処理とは、前記通電フォーミング処理により形成された電子放出部１７に適宜の条件で通電を行って、その近傍に炭素もしくは炭素化合物を堆積せしめる処理のことである。（図においては、炭素もしくは炭素化合物よりなる堆積物を薄膜１８として模式的に示した。）なお、通電活性化処理を行うことにより、行う前と比較して、同じ印加電圧における放出電流を典型的には１００倍以上に増加させることができる。
【００７２】
具体的には、１．３×１０^-2乃至１．３×１０^-3Ｐａの範囲内の真空雰囲気中で、電圧パルスを定期的に印加することにより、真空雰囲気中に存在する有機化合物を起源とする炭素もしくは炭素化合物を堆積させる。薄膜１８は、単結晶グラファイト、多結晶グラファイト、非晶質カーボン、のいずれかか、もしくはその混合物であり、膜厚は５０ｎｍ以下、より好ましくは３０ｎｍ以下である。
【００７３】
通電方法をより詳しく説明するために、図７の（ａ）に、活性化用電源２１から印加する適宜の電圧波形の一例を示す。実施例においては、一定電圧の矩形波を定期的に印加して通電活性化処理を行ったが、具体的には，矩形波の電圧Ｖａｃは１４Ｖ，パルス幅Ｔ３は１ｍｓｅｃ．，パルス間隔Ｔ４は１０ｍｓｅｃ．とした。なお、上述の通電条件は、実施例の表面伝導型放出素子に関する好ましい条件であり、表面伝導型放出素子の設計を変更した場合には、それに応じて条件を適宜変更するのが望ましい。
【００７４】
図５の（ｄ）に示す２２は該表面伝導型放出素子から放出される放出電流Ｉｅを捕捉するためのアノード電極で、直流高電圧電源２３および電流計２４が接続されている。（なお、基板１３を、表示パネルの中に組み込んでから活性化処理を行う場合には、表示パネルの蛍光面をアノード電極２２として用いる。）
【００７５】
活性化用電源２１から電圧を印加する間、電流計２４で放出電流Ｉｅを計測して通電活性化処理の進行状況をモニターし、活性化用電源２１の動作を制御する。電流計２４で計測された放出電流Ｉｅの一例を図７（ｂ）に示すが、活性化電源２１からパルス電圧を印加しはじめると、時間の経過とともに放出電流Ｉｅは増加するが、やがて飽和してほとんど増加しなくなる。このように、放出電流Ｉｅがほば飽和した時点で活性化用電源２１からの電圧印加を停止し、通電活性化処理を終了する。
【００７６】
なお、上述の通電条件は、実施例の表面伝導型放出素子に関する好ましい条件であり、表面伝導型放出素子の設計を変更した場合には、それに応じて条件を適宜変更するのが望ましい。
【００７７】
以上のようにして、図５（ｅ）に示す平面型の表面伝導型放出素子が得られる。
【００７８】
図８は電子放出部もしくはその周辺を微粒子膜から形成した表面伝導型放出素子のもうひとつの代表的な構成、すなわち垂直型の表面伝導型放出素子である。図８は、垂直型の基本構成を説明するための模式的な断面図であり、図中の２５は基板、２６と２７は素子電極、２８は段差形成部材、２９は微粒子膜を用いた導電性膜、３０は通電フォーミング処理により形成した電子放出部、３１は通電活性化処理により形成した薄膜である。
【００７９】
垂直型が先に説明した平面型と異なる点は、素子電極のうちの片方（２６）が段差形成部材２８上に設けられており、導電性膜２９が段差形成部材２８の側面を被覆している点にある。したがって、前記図４の平面型における素子電極間隔Ｌは、垂直型においては段差形成部材２８の段差高Ｌｓとして設定される。なお、基板２５、素子電極２６および２７、微粒子膜を用いた導電性膜２９、については、前記平面型の説明中に列挙した材料を同様に用いることが可能である。また、段差形成部材２８には、たとえばＳｉＯ₂ のような電気的に絶縁性の材料を用いる。
【００８０】
［表示装置に用いた表面伝導型放出素子の特性］
以上、平面型と垂直型の表面伝導型放出素子について素子構成と製法を説明したが、次に表示装置に用いた素子の特性について述べる。
【００８１】
図９に、表示装置に用いた素子の（放出電流Ｉｅ）対（素子印加電圧Ｖｆ）特性、および（素子電流Ｉｆ）対（素子印加電圧Ｖｆ）特性の典型的な例を示す。なお、放出電流Ｉｅは素子電流Ｉｆに比べて著しく小さく、同一尺度で図示するのが困難であるうえ、これらの特性は素子の大きさや形状等の設計パラメータを変更することにより変化するものであるため、２本のグラフは各々任意単位で図示した。
【００８２】
表示装置に用いた素子は、放出電流Ｉｅに関して以下に述べる３つの特性を有している。
【００８３】
第一に、ある電圧（これを閾値電圧Ｖｔｈと呼ぶ）以上の大きさの電圧を素子に印加すると急激に放出電流Ｉｅが増加するが、一方、閾値電圧Ｖｔｈ未満の電圧では放出電流Ｉｅはほとんど検出されない。すなわち、放出電流Ｉｅに関して、明確な閾値電圧Ｖｔｈを持った非線形素子である。
【００８４】
第二に、放出電流Ｉｅは素子に印加する電圧Ｖｆに依存して変化するため、電圧Ｖｆで放出電流Ｉｅの大きさを制御できる。
【００８５】
第三に、素子に印加する電圧Ｖｆに対して素子から放出される電流Ｉｅの応答速度が速いため、電圧Ｖｆを印加する時間の長さによって素子から放出される電子の電荷量を制御できる。
【００８６】
以上のような特性を有するため、表面伝導型放出素子を表示装置に好適に用いることができた。たとえば多数の素子を表示画面の画素に対応して設けた表示装置において、第一の特性を利用すれば、表示画面を順次走査して表示を行うことが可能である。すなわち、駆動中の素子には所望の発光輝度に応じて閾値電圧Ｖｔｈ以上の電圧を適宜印加し、非選択状態の素子には閾値電圧Ｖｔｈ未満の電圧を印加する。駆動する素子を順次切り替えてゆくことにより、表示画面を順次走査して表示を行うことが可能である。
【００８７】
また、第二の特性かまたは第三の特性を利用することにより、発光輝度を制御することができるため、諧調表示を行うことが可能である。
【００８８】
［多数素子を単純マトリクス配線したマルチ電子ビーム源の構造］
次に、上述の表面伝導型放出素子を基板上に配列して単純マトリクス配線したマルチ電子ビーム源の構造について述べる。
【００８９】
図１０に示すのは、前記図２の表示パネルに用いたマルチ電子ビーム源の平面図である。図１０のＡ−Ａ’に沿った断面を、図１１に示す。基板上には、前記図４で示したものと同様な表面伝導型放出素子が配列され、これらの素子はＸ方向配線電極９とＹ方向配線電極１２により単純マトリクス状に配線されている。Ｘ方向配線電極９とＹ方向配線電極１２の交差する部分には、電極間に絶縁層（不図示）が形成されており、電気的な絶縁が保たれている。
【００９０】
なお、このような構造のマルチ電子源は、あらかじめ基板上にＸ方向配線電極９、Ｙ方向配線電極１２、電極間絶縁層（不図示）、および表面伝導型放出素子の素子電極と導電性薄膜を形成した後、Ｘ方向配線電極９およびＹ方向配線電極１２を介して各素子に給電通電フォーミング処理と通電活性化処理を行うことにより製造することができる。
【００９１】
【実施例】
以下に、具体的な実施例を挙げて本発明を説明するが、本発明はこれらの実施例に限定されるものではなく、本発明の目的が達成される範囲内での各要素の置換や設計変更がなされたものをも包含する。
【００９２】
［参考例１〜６］
本参考例では、まず、未フォーミングの複数の表面伝導型放出素子１をリアプレート２に形成した。リアプレート２として清浄化した青板ガラスを用い、これに図４に示した表面伝導型放出素子を１６０個、７２０個マトリクス状に形成した。素子電極１４，１５はＰｔスパッタ膜であり、Ｘ方向配線９、Ｙ方向配線１２はスクリーン印刷法により形成したＡｇ配線である。導電性膜１６はＰｄアミン錯体溶液を焼成したＰｄＯ微粒子膜である。
【００９３】
画像形成部材であるところの蛍光膜５は図３（ａ）に示すように、各色蛍光体５ａがＹ方向にのびるストライプ形状を採用し、黒色導電材５ｂとしては各色蛍光体５ａ間だけでなく、Ｙ方向の画素間を分離しかつスペーサ１０を設置するための部分を加えた形状を用いた。先に黒色導電材５ｂを形成し、その間隙部に各色蛍光体５ａを塗布して蛍光膜５を作成した。ブラックストライプの材料として通常よく用いられている黒鉛を主成分とする材料を用いた。ガラス基板４に蛍光体５ａを塗布する方法はスラリー法を用いた。
【００９４】
また、蛍光膜５の内面側に設けられるメタルバック６は、蛍光膜５の作成後、蛍光膜５の内面側表面の平滑化処理（通常フィルミングと呼ばれる）を行い、その後、Ａｌを真空蒸着する事で作成した。フェースプレート７には、更に蛍光膜５の導電性を高めるため、蛍光膜５の外面側に透明電極が設けられる場合もあるが、本実験例ではメタルバック６のみで十分な導電性が得られたので省略した。
【００９５】
スペーサー１０は清浄化したソーダライムガラスからなる絶縁性基材１０ａ（高さ２．８ｍｍ，板厚２００μｍ，長さ４０ｍｍ）上に、Ｎａブロック層１０ｂとして窒化シリコン膜を０．５μｍ成膜し、その上に帯電防止膜５ｃとしてＣｒとＣｏの合金酸化膜をディッピング法により成膜した。
【００９６】
本参考例で用いたＣｒとＣｏの合金酸化膜は（株）高純度化学研究所のコート剤ＳＹＭ−ＣＲ０１５，ＳＹＭ−ＣＯ０５を混合した液を用いて、ディッピング（引上げ速度：２ｍｍ／ｓｅｃ）によりスペーサー上に塗付し、１２０℃で乾燥、４５０℃で焼成することにより成膜した。コート剤の混合比を変えることでＣｒとＣｏの比を調整し、抵抗値の調整を行った。
【００９７】
また、スペーサ１０は、Ｘ方向配線９あるいはメタルバック６との接続を確実にするためにその接続部にＡｌによる電極１１を設けた。この電極１１はＸ方向配線９からフェースプレート７に向かって５０μｍ，メタルバック６からリアプレート２に向かって３００μｍの範囲で外囲器８内に露出するスペーサ１０の４面を完全に被覆した。この、帯電防止膜１０ｃとしてＣｒとＣｏの合金酸化膜を成膜したスペーサ１０を、等間隔でＸ方向配線９上に固定した。
【００９８】
その後、表面伝導型放出素子１の２．８ｍｍ上方にフェースプレート７を側壁３を介し配置し、リアプレート２、フェースプレート７、側壁３及びスペーサー１０の接合部を固定した。
【００９９】
電子源１とリアプレート２の接合部、リアプレート２と側壁３の接合部及びフェースプレート７と側壁３の接合部はフリットガラスを塗布し、４３０℃で１０分以上焼成する事で封着した。
【０１００】
スペーサ１０はフェースプレート７側では黒色導電材５ｂ（線幅３００μｍ）上に、Ａｕを被覆したシリカ球を含有した導電性フリットガラスを用いることにより、帯電防止膜１０ｃとフェースプレート７との導通を確保した。
【０１０１】
以上のようにして完成した外囲器８内の雰囲気を排気管を通じ真空ポンプにて排気し、十分な真空度に達した後、容器外端子Ｄｘ１〜ＤｘｍとＤｙ１〜Ｄｙｎを通じ電子放出素子１の素子電極１４，１５間に電圧を印加し、電子放出部形成用の導電性膜１６を通電処理（フォーミング処理）する事により電子放出部１７を形成した。フォーミング処理は、図６に示した波形の電圧を印加する事により行った。
【０１０２】
次に排気管を通してアセトンを１．３×１０^-1Ｐａとなるように外囲器８に導入し、容器外端子Ｄｘ〜ＤｘｍとＤｙｌ〜Ｄｙｎに電圧パルスを定期的に印加する事により、炭素、あるいは炭素化合物を堆積する通電活性化処理を行った。通電活性化は図７（ａ）に示すような波形を印加する事により行った。
【０１０３】
次に、外囲器８を２００℃に加熱しつつ１０時間真空排気した後、１．３×１０^-4Ｐａ程度の真空度で、排気管をガスバーナーで熱することで溶着し外囲器８の封止を行った。
【０１０４】
最後に、封止後の真空度を維持するために、ゲッター処理を行った。
【０１０５】
以上のように完成した画像形成装置において、各電子放出素子１には、容器外端子Ｄｘｌ〜Ｄｘｍ、Ｄｙｌ〜Ｄｙｎを通じ走査信号及び変調信号を不図示の信号発生手段よりそれぞれ印加する事により電子を放出させ、メタルバック６には、高圧端子Ｈｖを通じて高圧を印加する事により放出電子ビームを加速し、蛍光膜５に電子を衝突させ、蛍光体を励起・発光させることで画像を表示した。なお、高圧端子Ｈｖへの印加電圧Ｖａは１ｋＶ〜５ｋＶ、素子電極１４、１５間への印加電圧Ｖｆは１４Ｖとした。
【０１０６】
参考例１〜６のスペーサ１０について、帯電防止膜１０ｃの比抵抗値および性能を表１に示す。表１に示されるように、組み込み、フェースプレート７への封着、リアプレート２への封着、真空排気、素子電極１４，１５通電処理等各工程を経た後もほとんど抵抗値の変動が見られなかった。このことはＣｒとＣｏの合金酸化膜が非常に安定であり、帯電防止膜として適していることを示している。なお、参考例２では、前記コート剤ＳＹＭ−ＣＲ０１５，ＳＹＭ−ＣＯ０５の混合液の塗付から乾燥までの工程を２回繰り返すことで膜厚を厚くした。
【０１０７】
【表１】

【０１０８】
帯電防止膜１０ｃの比抵抗値が１０⁷Ωｃｍ以下である参考例１〜４のスペーサ１０については、スペーサに近い位置にある電子放出素子１からの放出電子による発光スポットも含め、二次元上に等間隔の発光スポット列が形成され、鮮明で色再現性の良いカラー画像表示ができた。このことはスペーサ１０を設置しても電子軌道に影響を及ぼすような電界の乱れは発生せず、スペーサ１０の帯電もおこっていないことを示している。また、これらのスペーサ１０の抵抗温度係数はそれぞれ−１．０％以上であり、Ｖａ＝５ｋＶにおいても熱暴走はみられなかった。
【０１０９】
また、帯電防止膜１０ｃの比抵抗値が６×１０⁸Ωｃｍと大きい参考例６のスペーサ１０については、熱暴走はないものの、帯電防止の効果が弱く、電子ビームがスペーサ１０に引き寄せられたためにスペーサ１０近傍の画像に若干乱れを生じた。
【０１１０】
［参考比較例１］
参考比較例として前記と同様な方法で帯電防止膜１０ｃのＣｒとＣｏの合金酸化膜の替わりにＣｒとＩｎ（ＳＹＭ−ＣＯ０５の替わりにＳＹＭ−ＩＮ０２を使用）の合金酸化膜（金属原子中のＣｒの比が１５％、焼成温度：４５０℃）を作成したところ、各組立て工程において帯電防止膜１０ｃの比抵抗値が大きく変動した。初期の比抵抗値が１×１０⁵Ωｃｍであったのに対し、全組立工程通過後には２×１０³Ωｃｍになり、Ｖａを２ｋＶまで印加する事ができなかった。すなわち、ディスプレイ作製工程で抵抗が大きく変化し、かつその変化量が一定でないため、工程終了後の抵抗のバラツキが大きくなり制御性に乏しい。
【０１１１】
［参考例７］
参考例１〜６と異なるのはスペーサ１０の帯電防止膜のＣｒとＣｏの合金酸化膜１０ｃの替わりとしてＮｂ（ＳＹＭ−ＣＲ０１５の替わりにＳＹＭ−ＮＢ０５を使用）とＣｏの合金酸化膜（金属原子中のＮｂの比が１０％）を用い、参考例１〜６と同様の成膜方法で成膜した。このときＮｂとＣｏの合金酸化膜１０ｃは膜厚がおよそ９７ｎｍであり、比抵抗が３×１０⁵Ωｃｍ、抵抗温度係数は−０．８％であった。
【０１１２】
上記スペーサを用いた表示装置を作製し、参考例１〜６と同様の評価を行った。なお、高圧端子Ｈｖへの印加電圧Ｖａは１ｋＶ〜５ｋＶ、素子電極１４，１５間への印加電圧Ｖｆは１４Ｖとした。
【０１１３】
スペーサ抵抗値を、組み込み前、フェースプレート７への封着後、リアプレート２への封着後、真空排気後、素子電極１４，１５通電処理後等各工程で計測したところ全工程を通じてほとんど抵抗値の変動が見られなかった。
【０１１４】
また、スペーサ１０のリアプレート２近傍からフェースプレート７近傍まで各微小部分の抵抗値を測定したところ、全組立工程を通過した後も場所による抵抗値の違いは生じず、帯電防止膜全体が均一な抵抗値を持っていた。このときスペーサ１０に近い位置にある電子放出素子１からの放出電子による発光スポットも含め、二次元上に等間隔の発光スポット列が形成され、鮮明で色再現性の良いカラー画像表示ができた。このことはスペーサ１０を設置しても電子軌道に影響を及ぼすような電界の乱れは発生せず、スベーサ１０の帯電もおこっていないことを示している。
【０１１５】
［参考例８］
清浄化したソーダライムガラスからなる絶縁性基材１０ａ上にＮａブロック層１０ｂをつけずに、ＮｂとＣｏの合金酸化膜からなる帯電防止膜１０ｃを直接成膜してスペーサ１０を作成した。この合金酸化膜からなる帯電防止膜１０ｃの膜厚は９５ｎｍで比抵抗が３×１０⁵Ωｃｍ、抵抗温度係数は−０．９％であった。
【０１１６】
上記スペーサを用いた表示装置を前記と同様に作製し、参考例７と同様の評価を行った。その結果、各組立工程においてもほとんど抵抗値の変動が無いなど、Ｎａブロック層１０ｂがある場合と同様の結果が得られた。
【０１１７】
［参考例９〜１１］
参考例１〜６のＣｒとＣｏの合金酸化膜の替わりに、Ｈｆ（ＳＹＭ−ＣＲ０１５の替わりにＳＹＭ−ＨＦ０４を使用）とＣｏの合金酸化膜を用い、参考例１〜６と同様の成膜方法でスペーサ１０を作成した。そして、上記スペーサを用いて同様の表示装置を作製し、参考例１〜６と同様の評価を行った。各スペーサ１０について帯電防止膜１０ｃの比抵抗値及び性能を表２に示す。
【０１１８】
【表２】

【０１１９】
参考例９〜１１の画像形成装置において、各電子放出素子１には、容器外端子Ｄｘｌ〜Ｄｘｍ，Ｄｙｌ〜Ｄｙｎを通じ、走査信号及び変調信号を不図示の信号発生手段よりそれぞれ印加する事により電子を放出させ、メタルバック６には、高圧端子Ｈｖを通じて高圧を印加する事により放出電子ビームを加速し、蛍光膜５に電子を衝突させ、蛍光体を励起・発光させることで画像を表示した。なお、高圧端子Ｈｖへの印加電圧Ｖａは１ｋＶ〜５ｋＶ，素子電極１４，１５間への印加電圧Ｖｆは１４Ｖとした。
【０１２０】
スペーサ１０の抵抗値を、組み込み前、フェースプレート７への封着後、リアプレート２ヘの封着後、真空排気後、素子電極１４，１５通電処理後等各工程で計測したところ、全工程を通じて増加したものの極端な抵抗値の変動が見られなかった。
【０１２１】
また、スペーサ１０についてリアプレート２近傍からフェースプレート７近傍まで各微小部分の抵抗値を測定したところ、全組立工程を通過した後も場所による抵抗値の違いは生じず、帯電防止膜全体が均一な抵抗値を持っていた。このスペーサ１０に対してはスペーサ１０に近い位置にある電子放出素子１からの放出電子による発光スポットも含め、二次元上に等間隔の発光スポット列が形成され、鮮明で色再現性の良いカラー画像表示ができた。このことはスペーサ１０を設置しても電子軌道に影響を及ばすような電界の乱れは発生せず、スペーサ１０の帯電もおこっていないことを示している。
【０１２２】
［参考比較例２］
参考例９〜１１のＨｆとＣｏの合金酸化膜の替わりに、ＨｆとＩｎ（ＳＹＭ−ＣＯ０５の替わりにＳＹＭ−ＩＮ０２を使用）の合金酸化膜（金属原子中のＨｆの比が３０％）を用い、同様の成膜方法でスペーサ１０を作成した。そして、上記スペーサを用いて同様の表示装置を作製したところ、各組立て工程において帯電防止膜１０ｃの抵抗値が大きく変動した。初期の比抵抗値が４×１０⁴Ωｃｍであったのに対し、全組立工程通過後には４×１０²Ωｃｍになり、Ｖａを２ｋＶまで印加する事ができなかった。すなわち、ディスプレイ作製工程で抵抗が大きく変化し、かつその変化量が一定でないため、工程終了後の抵抗のバラツキが大きくなり制御性に乏しい。
【０１２３】
［実施例１］
参考例１〜６と異なるのは、スペーサ１０において、窒化シリコン膜により被膜されているソーダライムガラスからなる絶縁性基材１０ａの替わりにアルミナを用い、帯電防止膜１０ｃのＣｒとＣｏの合金酸化膜の替わりとしてＣｅ（ＳＹＭ−ＣＲ０１５の替わりにＳＹＭ−ＣＥ０３を使用）とＣｏの合金酸化膜（金属原子中のＣｅの比が３０％）を用いた。塗付方法はディッピング法ではなく、スピナー法（５００ｒｐｍ，５ｓｅｃ＋２０００ｒｐｍ，２０ｓｅｃ）を用いた。このときＣｅとＣｏの合金酸化膜からなる帯電防止膜１０ｃは膜厚が７０ｎｍ、比抵抗が３×１０⁶Ωｃｍであり、抵抗温度係数は−１．０％であった。
【０１２４】
上記スペーサを用いた表示装置を作製し、参考例１〜６と同様の評価を行った。なお、高圧端子Ｈｖへの印加電圧Ｖａは１ｋＶ〜５ｋＶ、素子電極１４，１５間への印加電圧Ｖｆは１４Ｖとした。
【０１２５】
スペーサ抵抗値を、組み込み前、フェースプレート７への封着後、リアプレート２への封着後、真空排気後、素子電極通電処理後等各工程で計測したところ、全工程を通じてほとんど抵抗値の変動が見られなかった。
【０１２６】
また、スペーサ１０のリアプレート２近傍からフェースプレート７近傍まで各微小部分の抵抗値を測定したところ、全組立工程を通過した後も場所による抵抗値の違いは生じず、膜全体が均一な抵抗値を持っていた。このときスペーサ１０に近い位置にある電子放出素子１からの放出電子による発光スポットも含め、二次元上に等間隔の発光スポット列が形成され、鮮明で色再現性の良いカラー画像表示ができた。このことはスペーサ１０を設置しても電子軌道に影響を及ばすような電界の乱れは発生せず、スペーサ１０の帯電もおこっていないことを示している。
【０１２７】
【発明の効果】
以上説明したように、電子源基板（素子基板）とフェースプレート間に配置された絶縁性部材（スペーサ）表面に、ランタノイドとコバルトの合金酸化膜を帯電防止膜として用いることにより、組立工程中に抵抗値の変化がほとんど起こらず、安定した値が得られた。これにより、スペーサ近傍でのビームの電位の乱れは抑止され、ビームが蛍光体に衝突する位置と、本来発光するべき蛍光体との位置ずれの発生が防止され、輝度損失を防ぐことができ鮮明な画像表示が可能となった。
【図面の簡単な説明】
【図１】本発明の帯電防止膜を適用した表示装置の断面模式図である。
【図２】本発明の実施例である画像表示装置の表示パネルの一部を切り欠いて示した斜視図である。
【図３】表示パネルのフェースプレートの蛍光体配列を例示した平面図である。
【図４】本発明の画像表示装置に好適に用いられる平面型の表面伝導型電子放出素子の構成図である。
【図５】本発明の画像表示装置に好適に用いられる平面型の表面伝導型電子放出素子の製造工程図である。
【図６】表面伝導型電子放出素子のフォーミング工程に採用できる電圧波形の一例を示す模式図である。
【図７】表面伝導型電子放出素子の活性化工程を説明するための図である。
【図８】本発明の画像表示装置に好適に用いられる垂直型の表面伝導型電子放出素子の構成図である。
【図９】表面伝導型電子放出素子の素子電圧と素子電流、放出電流の関係を示す図である。
【図１０】単純マトリクス配置したマルチ電子源の構成を示す平面図である。
【図１１】単純マトリクス配置したマルチ電子源の構成を示す部分断面図である。
【符号の説明】
１電子源
２リアプレート
３側壁
４ガラス基板
５蛍光膜
５ａ蛍光体
５ｂ黒色導電材
６メタルバック
７フェースプレート
８外囲器
９Ｘ方向配線
１０スペーサ
１０ａ絶縁性基材
１０ｂＮａブロック層
１０ｃ帯電防止膜
１１電極
１２Ｙ方向配線
１３電子源基板
１４，１５素子電極
１６導電性膜
１７電子放出部
１８通電活性化処理により形成した薄膜
１９フォーミング用電源
２０電流計
２１活性化用電源
２２電子放出素子から放出される放出電流Ｉｅを捕捉するためのアノード電極
２３直流高電圧電源
２４電流計
２５基板
２６，２７素子電極
２８段差形成部材
２９導電性膜
３０電子放出部
３１通電活性化処理により形成した薄膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an antistatic film, particularly an antistatic film with little change in resistance value, and a display device such as an exposure apparatus and an image forming apparatus to which the antistatic film is applied.
[0002]
[Prior art]
Thin flat display has been attracting attention as a replacement for cathode ray tube display because it is space-saving and lightweight. Currently, flat-panel displays include liquid crystal displays, plasma emission displays, and multi-electron sources. Plasma emission type and multi-electron source displays have a large viewing angle and image quality comparable to that of a cathode ray tube, so that high-quality images can be displayed.
[0003]
A multi-electron source has been developed in which a large number of cold cathode electron-emitting devices such as field-emission devices or surface-conduction electron-emitting devices that emit electrons from conical or needle-shaped tips that can be densified are formed. Has been. In the display device using a multi-electron source, as the display area increases, the substrate on which the electron source is formed and the phosphor are formed in order to suppress the deformation of the substrate due to the difference between the internal vacuum and the external atmospheric pressure. The front glass substrate needs to be thick. This not only increases the weight of the display device, but also causes image distortion when viewed from an oblique direction.
[0004]
Therefore, a structural support called a spacer or a rib is used between the electron source substrate and the front glass substrate to support atmospheric pressure using a relatively thin glass plate. The space between the electron source substrate and the front glass substrate is usually maintained at a submillimeter to several millimeters, and the interior is maintained at a high vacuum as described above.
[0005]
Further, in order to accelerate the emitted electrons from the electron source, a high voltage of several hundred volts or more is applied between the electron source and the phosphor. That is, since a strong electric field exceeding 1 kV / mm in terms of electric field strength is applied between the phosphor and the electron source, there is a concern about discharge at the spacer portion. The spacer is charged when a part of electrons emitted from a nearby electron source hits or positive ions ionized by emitted electrons adhere to the spacer. The electrons emitted from the electron source due to the charging of the spacer are bent in their trajectories, reach a place different from the normal position on the phosphor, and when the display image is viewed through the front glass, the image near the spacer is Displayed distorted. In order to solve this problem, proposals have been made to remove the charge so that a minute current flows through the spacer (Japanese Patent Laid-Open Nos. 57-118355 and 61-124031). In these publications, a high resistance thin film is formed on the surface of an insulating spacer so that a minute current flows on the surface of the spacer. The antistatic film used here is tin oxide, or a mixed crystal thin film or metal film of tin oxide and indium oxide.
[0006]
[Problems to be solved by the invention]
Since the semiconductor type thin film such as tin oxide used in the above conventional example is more sensitive to a gas such as oxygen as it is applied to a gas sensor, its resistance value easily changes in the atmosphere. In addition, since these materials and metal films have a small specific resistance, it is necessary to form them into islands or to make them extremely thin in order to increase the resistance. That is, the conventional high-resistance film has drawbacks that the reproducibility of film formation is difficult, and the resistance value is likely to change in a heat process such as frit sealing or baking in a display manufacturing process.
[0007]
A main object of the present invention is to provide a spacer antistatic film that overcomes the above-mentioned drawbacks of the conventional spacer, has high stability, and has good reproducibility, and a display device using the same.
[0008]
[Means for Solving the Problems]
The antistatic film of the present invention is , La Tantanoid And co It is a baltic alloy oxide film.
[0009]
The display device of the present invention is a display device having a structure in which a substrate on which a plurality of cold cathode electron-emitting devices are formed and a transparent substrate on which a light-emitting material is formed are opposed to each other with a spacer. The spacer is a spacer in which the surface of the insulating member is covered with the antistatic film of the present invention.
[0010]
The antistatic film removes electric charges accumulated on the surface of the insulating material by conductively coating the surface of the insulating material, and usually has a surface resistance (sheet resistance Rs) of 10 on the surface of the antistatic film. ¹² Must be Ω or less. Furthermore, a lower resistance value is sufficient to obtain a sufficient antistatic effect. ¹¹ The resistance is preferably Ω or less, and if the resistance is lower, the charge removal effect is improved.
[0011]
When the antistatic film is applied to the spacer of the display device, the surface resistance value (sheet resistance Rs) of the spacer is set in a desirable range from the antistatic and power consumption. The lower limit of the sheet resistance Rs is limited by the power consumption in the spacer. The lower the resistance, the quicker the charge accumulated in the spacer can be removed, but the power consumed by the spacer increases.
[0012]
The antistatic film used for the spacer is preferably a semiconductive material rather than a metal film having a small specific resistance. The reason is that when a material having a small specific resistance is used, the antistatic film must be extremely thin in order to obtain a desired sheet resistance Rs. Although it varies depending on the surface energy of the thin film material, the adhesion to the substrate, and the substrate temperature, generally, a thin film of 10 nm or less has an island shape, unstable resistance, and poor film reproducibility.
[0013]
Therefore, a semiconductive material having a specific resistance value larger than that of the metal conductor and smaller than that of the insulator is preferable. However, most of these materials have a negative resistance temperature coefficient. If the temperature coefficient of resistance is negative, the resistance value decreases due to the temperature rise due to the electric power consumed on the spacer surface, further generates heat, the temperature continues to rise, and excessive current flows, so to say, thermal runaway is caused. However, thermal runaway does not occur in a situation where the amount of heat generated, that is, power consumption and heat dissipation are balanced. Moreover, if the absolute value of the resistance temperature coefficient TCR of the antistatic film material is small, thermal runaway is difficult.
[0014]
When an antistatic film having a TCR of -1% is used, if the power consumption per square centimeter of the spacer exceeds about 0.1 W under the heat dissipation condition of a general envelope of a flat display, it flows to the spacer. Experiments have shown that the current continues to increase and a thermal runaway condition occurs. Of course, this also depends on the spacer shape and the voltage Va applied between the spacers (corresponding to the acceleration voltage (V) of electrons in the display device). However, from the above conditions, the power consumption is 0.1 W per square centimeter. The value of Rs not exceeding 10 × Va ² Ω or more. That is, the sheet resistance Rs of the antistatic film formed on the spacer surface is 10 × Va. ² Ω to 10 ¹¹ Must be set in the Ω range.
[0015]
As described above, the thickness t of the antistatic film formed on the surface of the insulating spacer is desirably 10 nm or more. On the other hand, when the film thickness t is 1 μm or more, the film stress increases, and there is a high risk of film peeling or cracking. Therefore, the thickness t of the antistatic film is desirably 10 nm to 1 μm, more preferably 20 to 500 nm.
[0016]
The specific resistance ρ is the product of the sheet resistance Rs and the film thickness t. From the above-described preferable range of Rs and t, the specific resistance ρ of the antistatic film is 10 ^-Five × Va ² -10 ⁷ It is preferably Ωcm. Furthermore, from a more preferable range of sheet resistance and film thickness, the specific resistance ρ is (2 × 10 ^-Five ) Va ² ~ 5x10 ⁶ More preferably, it is Ωcm.
[0017]
The acceleration voltage Va of electrons in the display is 100 V or higher, and a voltage of 1 kV is required to obtain sufficient luminance. Under the condition of Va = 1 kV, the specific resistance of the antistatic film is 10-10. ⁷ Ωcm is a preferred range.
[0018]
As a result of intensive studies on materials that realize the characteristics of the antistatic film described above, it was found that an alloy oxide film of transition metal or lanthanoid and cobalt is extremely excellent as an antistatic film. Transition metals are selected from Cr, Mn, Fe, Co, Ni, Cu, Zr, Nb, Mo, Hf, Ta, W, Ru, etc., and lanthanoids are selected from La, Ce, Er, Yb, etc. These may be used alone or in combination of two or more transition metals. In particular, chromium oxide is a material suitable for a display using an electron beam because it has a small secondary electron emission rate and is not easily charged by electron irradiation.
[0019]
The specific resistance of cobalt oxide is 10 ^Three The specific resistance value of the alloy oxide film of transition metal or lanthanoid and cobalt can be controlled in a wide range from a good conductor to almost an insulator by adjusting the content of cobalt oxide. That is, the antistatic film of the present invention can be realized by changing the composition of the above-described specific resistance desirable as an antistatic film for spacers. In particular, by using cobalt oxide, it is possible to obtain a stable material with little change in resistance value even at a high temperature or in a reducing atmosphere in a display device manufacturing process described later. In addition, the temperature coefficient of resistance is negative, but the absolute value is less than 1%, and it is a material that is unlikely to cause thermal runaway.
[0020]
The spacer coated with the metal oxide is also described in published patent publication No. Hei 8-508446, but as in the present invention. To la Tantanoid And co There is no description of an antistatic film made of a Baltic oxide film. In addition, there is no description of a film in which cobalt oxide is added to improve the performance of the antistatic film, and the specific resistance value is controlled by the addition amount. Not at all.
[0021]
The antistatic film of the present invention Ru Tantanoid And co The baltic alloy oxide film can be formed on the insulating member by a simple thin film forming means such as a dipping method, a spinner method, a spray method, or a potting method. For example, a dispersion of fine particles of metal oxide, preferably 200 μm or less, or a sol solution such as metal alkoxide, organic acid metal salt, and derivatives thereof is mixed and applied to a desired resistance value. By drying at 200 ° C to 1000 ° C after drying , La Tantanoid And co A Baltic alloy oxide film is obtained. However, considering the stability of the solution, it is better not to use a mixture of the metal alkoxide and the organic acid metal salt.
[0022]
As described above, the spacer antistatic film for display has been described. , La Tantanoid And co Since the Baltic oxide film is a high melting point material and has a high hardness, it is highly useful not only for display spacer applications but also for other applications.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
A display device to which the antistatic film of the present invention is applied will be specifically described.
[0024]
FIG. 1 is a schematic cross-sectional view of a display device in which a spacer 10 is mainly shown. Reference numeral 1 denotes a cold cathode type electron-emitting device, 2 denotes a rear plate (electron source substrate), 3 denotes a side wall, and 7 denotes a face plate (phosphor substrate). An airtight container (envelope 8) is formed.
[0025]
The spacer 10 is obtained by forming the antistatic film 10c of the present invention on the surface of the insulating substrate 10a. The spacer 10 is provided in order to prevent the vacuum envelope 8 from being damaged or deformed by receiving atmospheric pressure by evacuating the inside of the envelope 8. The material, shape, arrangement, and number of the spacers 10 are determined in consideration of the atmospheric pressure, heat, and the like received by the envelope 8 such as the shape of the envelope 8 and the thermal expansion coefficient. The shape of the spacer includes a planar type, a cross shape, an L shape, and the like. The use of the spacer 10 becomes more significant as the image forming apparatus becomes larger.
[0026]
The insulating substrate 10a is preferably made of a material having high mechanical strength such as glass or ceramics and high heat resistance because it needs to support the atmospheric pressure applied to the face plate 7 and the rear plate 2. When glass is used as the material for the face plate 7 and the rear plate 2, the insulating base material 10 a of the spacer 10 is made of the same material as possible or the same heat in order to suppress thermal stress during the display device manufacturing process. A material having an expansion coefficient is desirable.
[0027]
When glass containing alkali ions such as soda glass is used for the insulating substrate 10a, there is a possibility that the conductivity of the antistatic film 10c may be changed by, for example, Na ions. In such a case, an Na blocking layer 10b made of Si nitride, Al oxide, Zr oxide or the like is formed between the insulating substrate 10a and the antistatic film 10c, thereby forming an antistatic film 10c of alkali ions such as Na. Intrusion can be suppressed.
[0028]
The specific resistance value of the antistatic film 10c varies depending on the transition metal element and the lanthanoid element contained in the alloy oxide film, and thus cannot be specified unconditionally. However, the ratio of cobalt that provides a preferable specific resistance for display is, for example, between Cr and In the case of the alloy oxide film, the proportion of cobalt in the metal atoms is 40% or more and 98% or less in terms of molar ratio. When used for applications other than displays, a material having a wide alloy ratio can be used without being limited to the above range.
[0029]
The spacer 10 is electrically connected to the metal back 6 and the X-direction wiring 9 so that an acceleration voltage Va is applied to both ends of the spacer 10. In this example, the spacer 10 is electrically connected to the X-direction wiring 9, but may be connected to a separately formed electrode. Further, in a configuration in which an intermediate electrode plate (grid electrode or the like) is installed between the face plate 7 and the rear plate 2 for the purpose of shaping the electron beam or preventing the substrate insulating portion from being charged, the spacer 10 replaces the intermediate electrode plate or the like. It may penetrate or may be connected separately via an intermediate electrode plate.
[0030]
If the electrodes 11 having good conductivity such as Al and Au are formed at both ends of the spacer 10, it is effective in improving the electrical connection between the antistatic film 10 c and the electrode 11 on the face plate 7 and the electrode 11 on the rear plate 2. is there.
[0031]
Next, the display device of the present invention will be described more specifically.
[0032]
FIG. 2 is a perspective view of a display panel used in an embodiment described later, and a part of the panel is cut away to show the internal structure.
[0033]
In the drawing, 2 is a rear plate, 3 is a side wall, and 7 is a face plate, and 2, 3, and 7 form an airtight container (envelope 8) for maintaining the inside of the display panel in a vacuum. When assembling the envelope 8, it is necessary to seal the joints of each member in order to maintain sufficient strength and airtightness. For example, frit glass is applied to the joints, and the atmosphere 8 or nitrogen atmosphere is applied. And sealing by baking at 400 to 500 ° C. for 10 minutes or more. A method of evacuating the inside of the envelope 8 will be described later.
[0034]
A substrate 13 on which N × M cold cathode elements 1 are formed is fixed to the rear plate 2 (N and M are positive integers of 2 or more, and are appropriately set according to the target number of display pixels. For example, in a display device intended to display a high-definition television, it is desirable to set N = 3000 and M = 1000 or more. If the substrate 13 has sufficient strength, the substrate 13 itself of the multi-electron beam source may be used as the rear plate 2.
[0035]
The N × M cold cathode elements are simply matrix-wired by M X-direction wirings 9 and N Y-direction wirings 12. The part constituted by 1, 9, 12, and 13 is called a multi-electron beam source. The manufacturing method and structure of the multi electron beam source will be described later in detail.
[0036]
A fluorescent film 5 is formed on the lower surface of the face plate 7. Since this example is a color display device, the phosphor film 5 is coated with phosphors 5a of the three primary colors red, green, and blue used in the field of CRT. For example, as shown in FIG. 3A, the phosphors of the respective colors are applied in stripes, and a black conductor 5b is provided between the stripes of the phosphors. The purpose of providing the black conductor 5b is to prevent the display color from being shifted even if there is a slight shift in the irradiation position of the electron beam, or to prevent the reflection of external light and prevent a decrease in display contrast. In other words, it is possible to prevent the fluorescent film from being charged up by an electron beam. As the black conductor 5b, for example, a material mainly composed of graphite can be used, but other materials may be used as long as they are suitable for the above purpose.
[0037]
Further, the method of separately applying the phosphors 5a of the three primary colors is not limited to the stripe arrangement shown in FIG. 3 (a), for example, a delta arrangement as shown in FIG. The arrangement of When producing a monochrome display panel, a monochromatic phosphor material may be used for the phosphor film 5, and a black conductive material is not necessarily used.
[0038]
Further, a metal back 6 known in the field of CRT is provided on the surface of the fluorescent film 5 on the rear plate 2 side. The purpose of providing the metal back 6 is to improve the light utilization by specularly reflecting a part of the light emitted from the fluorescent film 5, to protect the fluorescent film 5 from negative ion collisions, and to the electron beam acceleration voltage. For example, to act as an electrode for applying a voltage, or to act as a conductive path for excited electrons in the fluorescent film 5. The metal back 6 can be formed, for example, by forming the fluorescent film 5 on the face plate substrate 4, smoothing the surface of the fluorescent film 5, and vacuum-depositing Al thereon. Note that when a low-voltage phosphor material is used for the phosphor film 5, the metal back 6 is unnecessary.
[0039]
Although not used in this example, for the purpose of applying an acceleration voltage or improving the conductivity of the fluorescent film 5, a transparent material made of, for example, ITO is used between the glass substrate 4 and the fluorescent film 5 of the face plate 7. An electrode may be provided.
[0040]
D _x1 ~ D _xm And D _y1 ~ D _yn And Hv are electrical connection terminals having an airtight structure provided to electrically connect the display panel and an electric circuit (not shown). D _x1 ~ D _xm Are the X-direction wiring 9 of the multi-electron beam source and D _y1 ~ D _yn Is electrically connected to the Y-direction wiring 12 of the multi-electron beam source, and Hv is electrically connected to the metal back 6 of the face plate 7.
[0041]
In order to evacuate the inside of the airtight container (envelope 8) to a vacuum, after assembling the envelope 8, an exhaust pipe (not shown) and a vacuum pump are connected, and the inside of the envelope 8 is 1.3 ×. 10 ^-Five Exhaust to a degree of vacuum of about Pa. Thereafter, the exhaust pipe is sealed, but in order to maintain the degree of vacuum in the envelope 8, a getter film (not shown) is formed at a predetermined position in the envelope 8 immediately before or after sealing. To do. A getter film is, for example, a film formed by heating and vapor-depositing a getter material mainly composed of Ba by a heater or high-frequency heating, and the inside of the envelope 8 is 1.3 × 10 6 by the adsorption action of the getter film. ^-3 Pa or 1.3 × 10 ^-Five The degree of vacuum is maintained at Pa.
[0042]
Next, a method for manufacturing a multi-electron beam source used for the display panel will be described. The multi-electron beam source used in the image display apparatus of the present invention is not limited to the material, shape, or manufacturing method of the cold cathode element as long as it is an electron source having cold cathode elements, for example, a simple matrix wiring. Therefore, for example, a cold cathode device such as a surface conduction electron-emitting device, FE type, or MIM type can be used.
[0043]
However, a surface conduction electron-emitting device is particularly preferable among these cold cathode devices under a situation where a display device having a large display screen and a low price is required. That is, in the FE type, the relative position and shape of the emitter cone and the gate electrode greatly affect the electron emission characteristics, and thus an extremely accurate manufacturing technique is required. This achieves a large area and a reduction in manufacturing cost. This is a disadvantageous factor. Further, in the MIM type, it is necessary to make the insulating layer and the upper electrode thin and uniform, but this is also a disadvantageous factor in achieving a large area and a reduction in manufacturing cost. On the other hand, since the surface conduction electron-emitting device is relatively simple to manufacture, it is easy to increase the area and reduce the manufacturing cost. Further, the present inventors have found that among the surface conduction electron-emitting devices, those in which the electron emission portion or its peripheral portion is formed from a fine particle film are particularly excellent in electron emission characteristics and can be easily manufactured. . Therefore, it can be said that it is most suitable for use in a multi-electron beam source of a high-luminance and large-screen image display device.
[0044]
First, the basic configuration, manufacturing method, and characteristics of the surface-conduction electron-emitting device that is preferably used will be described, and then the structure of a multi-electron beam source in which a number of devices are simply matrix-wired will be described.
[0045]
[Suitable device configuration and manufacturing method of surface conduction electron-emitting device]
As a typical configuration of a surface conduction electron-emitting device in which an electron emitting portion or a peripheral portion thereof is formed from a fine particle film, there are two types, a planar type and a vertical type.
[0046]
[Flat surface conduction electron-emitting devices]
First, the device configuration and manufacturing method of a planar surface conduction electron-emitting device will be described. FIG. 4 is a plan view (a) and a cross-sectional view (b) for explaining the configuration of a planar surface conduction electron-emitting device. In the figure, 13 is a substrate, 14 and 15 are element electrodes, 16 is a conductive film, 17 is an electron emission portion formed by energization forming treatment, and 18 is a thin film formed by energization activation treatment.
[0047]
As the substrate 13, for example, various glass substrates including quartz glass and blue plate glass, various ceramic substrates including alumina, or the above-mentioned various substrates such as SiO 2 ₂ A substrate on which an insulating layer made of a material is stacked can be used.
[0048]
The

device electrodes

14 and 15 provided on the substrate 13 so as to face the substrate surface in parallel are formed of a conductive material. For example, metals such as Ni, Cr, Au, Mo, W, Pt, Ti, Cu, Pd, Ag, etc., or alloys of these metals, or In ₂ O _Three -SnO ₂ A material may be appropriately selected from metal oxides such as silicon, semiconductors such as polysilicon, and the like. In order to form the electrode, it can be easily formed by using a combination of a film forming technique such as vacuum deposition and a patterning technique such as photolithography and etching, but it can be formed by using other methods (for example, a printing technique). No problem.
[0049]
The shapes of the

device electrodes

14 and 15 are appropriately designed according to the application purpose of the electron-emitting device. In general, the electrode interval L is usually designed by selecting an appropriate numerical value from the range of several tens of nanometers to several tens of micrometers, but among them, the preferred one for application to a display device is from several micrometers to several tens of micrometers. Range. For the element electrode thickness d, an appropriate value is usually selected from the range of several tens of nm to several μm.
[0050]
A fine particle film is used for the conductive film 16. The fine particle film described here refers to a film (including an island-like aggregate) containing a large number of fine particles as a constituent element. If the fine particle film is examined microscopically, usually, a structure in which individual fine particles are arranged apart from each other, a structure in which the fine particles are adjacent to each other, or a structure in which the fine particles overlap each other is observed.
[0051]
The particle size of the fine particles used in the fine particle film is included in the range of several hundreds pm to several hundreds of nm. Among them, the range of 1 nm to 20 nm is preferable. The film thickness of the fine particle film is appropriately set in consideration of various conditions as described below. That is, the conditions necessary for a good electrical connection with the

element electrode

14 or 15, the conditions necessary for a good energization forming described later, and the electric resistance of the fine particle film itself to an appropriate value described later. The conditions necessary for Specifically, it is set within the range of several hundreds pm to several hundreds of nm, and the preferable range is between 1 nm and 50 nm.
[0052]
Examples of materials that can be used to form the fine particle film include Pd, Pt, Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Zn, Sn, Ta, W, and Pb. Metal, PdO, SnO ₂ , In ₂ O _Three , PbO, Sb ₂ O _Three Oxides such as HfB ₂ , ZrB ₂ , LaB ₆ , CeB ₆ , YB _Four , GdB _Four Borides such as TiC, ZrC, HfC, TaC, SiC, WC, and other carbides, TiN, ZrN, HfN, and other nitrides, Si, Ge, etc. Semiconductors, carbon and the like, which are appropriately selected from these.
[0053]
As described above, the conductive film 16 is formed of a fine particle film. ^Three To 10 ⁷ It was set to be included in the range of [Ohm / sq].
[0054]
In addition, since it is desirable that the conductive film 16 and the

element electrodes

14 and 15 are electrically connected to each other well, the conductive film 16 and the

element electrodes

14 and 15 have a structure in which a part of each other overlaps. In the example of FIG. 4, the overlapping is performed in the order of the substrate 13, the

device electrodes

14 and 15, and the conductive film 16 from the bottom. However, in some cases, the substrate 13, the conductive film 16, and the device electrode are stacked from the bottom. The layers may be stacked in the order of 14 and 15.
[0055]
Further, the electron emission portion 17 is a crack-like portion formed in a part of the conductive film 16, and electrically has a property of higher resistance than the surrounding conductive film 16. The crack can be formed by performing an energization forming process described later on the conductive film 16. In some cases, fine particles having a particle size of several hundred pm to several tens of nm are arranged in the crack. In addition, since it is difficult to accurately and accurately illustrate the actual position and shape of the electron emission portion, it is schematically shown in FIG.
[0056]
The thin film 18 is a thin film made of carbon or a carbon compound and covers the electron emission portion 17 and the vicinity thereof. The thin film 18 is formed by performing an energization activation process to be described later after the energization forming process.
[0057]
The thin film 18 is any one of single crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof. The film thickness is preferably 50 nm or less, and more preferably 30 nm or less.
[0058]
In addition, since it is difficult to accurately illustrate the position and shape of the actual thin film 18, it is schematically shown in FIG. Further, in the plan view (a), an element from which a part of the thin film 18 is removed is shown.
[0059]
The basic configuration of the preferred element has been described above, but the following elements were used in the examples described later.
[0060]
That is, blue glass was used for the substrate 13 and Ni thin films were used for the

device electrodes

14 and 15. The thickness d of the device electrode was 100 nm, and the electrode interval L was 2 μm. Further, Pd or PdO was used as the main material of the fine particle film, the thickness of the fine particle film was about 10 nm, and the width W was 10 nm.
[0061]
Next, a preferred method for manufacturing a planar surface conduction electron-emitting device will be described. FIGS. 5A to 5D are cross-sectional views for explaining the manufacturing process of the surface conduction electron-emitting device, and the notations of the respective members are the same as those in FIG.
[0062]
1) First, as shown in FIG. 5A,

device electrodes

14 and 15 are formed on a substrate 13. In forming the element electrode, the substrate 13 is sufficiently cleaned in advance using a detergent, pure water, and an organic solvent, and then the element electrode material is deposited. (For example, a vacuum film forming technique such as a vapor deposition method or a sputtering method may be used as a deposition method.) Thereafter, the deposited electrode material is patterned using a photolithography / etching technique, and (a) is formed. The pair of device electrodes (14 and 15) shown are formed.
[0063]
2) Next, the conductive film 16 is formed as shown in FIG. In forming the conductive film, first, an organometallic solution is applied to the substrate of (a), dried, heated and fired to form a fine particle film, and then patterned into a predetermined shape by photolithography and etching. . Here, the organometallic solution is a solution of an organometallic compound whose main element is a fine particle material used for the conductive film 16. (Specifically, Pd was used as the main element in the examples. Further, in the examples, the dipping method was used as the coating method, but other methods such as spinner method and spray method may be used.)
[0064]
Further, as a method for forming the conductive film 16 made of a fine particle film, for example, a vacuum vapor deposition method, a sputtering method, a chemical vapor deposition method, or the like other than the method by applying the organometallic solution can be used. .
[0065]
3) Next, as shown in FIG. 4C, an appropriate voltage is applied between the forming power source 19 between the

device electrodes

14 and 15 to perform energization forming processing, thereby forming the electron emission portion 17.
[0066]
The energization forming process is a process in which a conductive film 16 made of a fine particle film is energized, and a part thereof is appropriately destroyed, deformed, or altered, and changed into a structure suitable for electron emission. That is. An appropriate crack is formed in the conductive film 16 in the portion of the conductive film 16 made of the fine particle film that has been changed to a structure suitable for electron emission (that is, the electron emission portion 17). In addition, compared with before the electron emission part 17 is formed, the electrical resistance measured between the

device electrodes

14 and 15 significantly increases after the formation.
[0067]
In order to explain the energization method in more detail, FIG. 6 shows an example of an appropriate voltage waveform applied from the forming power source 19. When forming the conductive film 16 made of a fine particle film, a pulsed voltage is preferable. In the embodiment, a triangular wave pulse having a pulse width T1 is continuously applied at a pulse interval T2 as shown in FIG. . At that time, the peak value Vpf of the triangular wave pulse was boosted sequentially. Further, a monitor pulse Pm for monitoring the formation state of the electron emission portion 17 was inserted between the triangular wave pulses at an appropriate interval, and the current flowing at that time was measured by the ammeter 20.
[0068]
In the embodiment, 1.3 × 10 ^-3 In a vacuum atmosphere of about Pa, the pulse width T1 is 1 msec. , The pulse interval T2 is 10 msec. The peak value Vpf was boosted by 0.1 V for each pulse. The monitor pulse Pm was inserted at a rate of once every time 5 pulses of the triangular wave were applied. The monitor pulse voltage Vpm was set to 0.1 V so as not to adversely affect the forming process. The electrical resistance between the

device electrodes

14 and 15 is 1 × 10 ⁶ The current measured by the ammeter 20 when the ohm is reached, that is, when the monitor pulse is applied is 1 × 10 ^-7 When the temperature became A or less, the energization related to the forming process was terminated.
[0069]
The above method is a preferred method for the surface conduction electron-emitting device of the embodiment. For example, when the design of the surface conduction electron-emitting device such as the material and film thickness of the fine particle film or the device electrode interval L is changed. Accordingly, it is desirable to change the energization conditions accordingly.
[0070]
4) Next, as shown in FIG. 5D, an appropriate voltage is applied between the activation power supply 21 between the

device electrodes

14 and 15 to perform energization activation processing, thereby improving the electron emission characteristics. I do.
[0071]
The energization activation process is a process of energizing the electron emission portion 17 formed by the energization forming process under appropriate conditions and depositing carbon or a carbon compound in the vicinity thereof. (In the figure, a deposit made of carbon or a carbon compound is schematically shown as the thin film 18.) By performing the energization activation process, the emission current at the same applied voltage is typically compared to before the process. Specifically, it can be increased 100 times or more.
[0072]
Specifically, 1.3 × 10 ^-2 To 1.3 × 10 ^-3 By periodically applying a voltage pulse in a vacuum atmosphere within the range of Pa, carbon or a carbon compound originating from an organic compound present in the vacuum atmosphere is deposited. The thin film 18 is any one of single crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and the film thickness is 50 nm or less, more preferably 30 nm or less.
[0073]
In order to explain the energization method in more detail, FIG. 7A shows an example of an appropriate voltage waveform applied from the activation power supply 21. FIG. In the embodiment, the energization activation process is performed by periodically applying a rectangular wave having a constant voltage. Specifically, the rectangular wave voltage Vac is 14 V and the pulse width T3 is 1 msec. , The pulse interval T4 is 10 msec. It was. The energization conditions described above are preferable conditions for the surface conduction electron-emitting device of the embodiment, and when the design of the surface conduction electron-emitting device is changed, it is desirable to change the conditions accordingly.
[0074]
Reference numeral 22 shown in FIG. 5 (d) denotes an anode electrode for capturing an emission current Ie emitted from the surface conduction electron-emitting device, to which a DC high voltage power source 23 and an ammeter 24 are connected. (Note that when the activation process is performed after the substrate 13 is incorporated into the display panel, the phosphor screen of the display panel is used as the anode electrode 22).
[0075]
While the voltage is applied from the activation power supply 21, the emission current Ie is measured by the ammeter 24 to monitor the progress of the energization activation process, and the operation of the activation power supply 21 is controlled. An example of the emission current Ie measured by the ammeter 24 is shown in FIG. 7B. When the pulse voltage is started to be applied from the activation power supply 21, the emission current Ie increases with time, but eventually becomes saturated. Almost no increase. Thus, when the emission current Ie is almost saturated, the voltage application from the activation power supply 21 is stopped, and the energization activation process is terminated.
[0076]
The energization conditions described above are preferable conditions for the surface conduction electron-emitting device of the embodiment, and when the design of the surface conduction electron-emitting device is changed, it is desirable to change the conditions accordingly.
[0077]
As described above, the planar surface conduction electron-emitting device shown in FIG. 5E is obtained.
[0078]
FIG. 8 shows another typical configuration of a surface conduction electron-emitting device in which an electron emission portion or its periphery is formed of a fine particle film, that is, a vertical surface conduction electron-emitting device. FIG. 8 is a schematic cross-sectional view for explaining the basic structure of a vertical type, in which 25 is a substrate, 26 and 27 are element electrodes, 28 is a step forming member, and 29 is a conductive film using a fine particle film. 30 is an electron emission portion formed by energization forming treatment, and 31 is a thin film formed by energization activation treatment.
[0079]
The vertical type is different from the planar type described above in that one of the element electrodes (26) is provided on the step forming member 28, and the conductive film 29 covers the side surface of the step forming member 28. There is in point. 4 is set as the step height Ls of the step forming member 28 in the vertical type. For the substrate 25, the

device electrodes

26 and 27, and the conductive film 29 using a fine particle film, the materials listed in the description of the planar type can be used similarly. Further, the step forming member 28 includes, for example, SiO. ₂ An electrically insulating material such as
[0080]
[Characteristics of surface conduction electron-emitting devices used in display devices]
The device structure and manufacturing method of the planar and vertical surface conduction electron-emitting devices have been described above. Next, the characteristics of the devices used in the display device will be described.
[0081]
FIG. 9 shows typical examples of (emission current Ie) vs. (element applied voltage Vf) characteristics and (element current If) vs. (element applied voltage Vf) characteristics of the elements used in the display device. The emission current Ie is remarkably smaller than the device current If and is difficult to show on the same scale, and these characteristics are changed by changing design parameters such as the size and shape of the device. Therefore, the two graphs are shown in arbitrary units.
[0082]
The element used in the display device has the following three characteristics with respect to the emission current Ie.
[0083]
First, when a voltage greater than a certain voltage (referred to as a threshold voltage Vth) is applied to the device, the emission current Ie increases rapidly. On the other hand, at a voltage lower than the threshold voltage Vth, the emission current Ie is almost not increased. Not detected. That is, it is a nonlinear element having a clear threshold voltage Vth with respect to the emission current Ie.
[0084]
Second, since the emission current Ie changes depending on the voltage Vf applied to the device, the magnitude of the emission current Ie can be controlled by the voltage Vf.
[0085]
Third, since the response speed of the current Ie emitted from the element is high with respect to the voltage Vf applied to the element, the amount of electrons emitted from the element can be controlled by the length of time for which the voltage Vf is applied.
[0086]
Due to the above characteristics, the surface conduction electron-emitting device can be suitably used for a display device. For example, in a display device in which a large number of elements are provided corresponding to the pixels of the display screen, display can be performed by sequentially scanning the display screen by using the first characteristic. That is, a voltage equal to or higher than the threshold voltage Vth is appropriately applied to the driven element according to the desired light emission luminance, and a voltage lower than the threshold voltage Vth is applied to the non-selected element. By sequentially switching the elements to be driven, it is possible to display by sequentially scanning the display screen.
[0087]
Further, by using the second characteristic or the third characteristic, the light emission luminance can be controlled, so that gradation display can be performed.
[0088]
[Structure of multi-electron beam source with multiple elements in simple matrix wiring]
Next, the structure of a multi-electron beam source in which the above-described surface conduction electron-emitting devices are arranged on a substrate and simple matrix wiring is described.
[0089]
FIG. 10 is a plan view of the multi-electron beam source used in the display panel of FIG. FIG. 11 shows a cross section taken along the line AA ′ of FIG. The surface conduction electron-emitting devices similar to those shown in FIG. 4 are arranged on the substrate, and these devices are wired in a simple matrix by X-direction wiring electrodes 9 and Y-direction wiring electrodes 12. An insulating layer (not shown) is formed between the electrodes at the intersection of the X-direction wiring electrode 9 and the Y-direction wiring electrode 12 to maintain electrical insulation.
[0090]
The multi-electron source having such a structure includes an X-direction wiring electrode 9, a Y-direction wiring electrode 12, an inter-electrode insulating layer (not shown), and an element electrode of a surface conduction electron-emitting device and a conductive thin film in advance on a substrate. Can be manufactured by performing a feed energization forming process and an energization activation process on each element via the X direction wiring electrode 9 and the Y direction wiring electrode 12.
[0091]
【Example】
Hereinafter, the present invention will be described with reference to specific examples. However, the present invention is not limited to these examples, and each element may be replaced or replaced within a range in which the object of the present invention is achieved. Also includes those with design changes.
[0092]
[ reference Examples 1-6]
Book reference In the example, first, a plurality of unformed surface conduction electron-emitting devices 1 were formed on the rear plate 2. A cleaned blue plate glass was used as the rear plate 2, and 160 and 720 surface conduction electron-emitting devices shown in FIG. 4 were formed in a matrix. The

device electrodes

14 and 15 are Pt sputtered films, and the X direction wiring 9 and the Y direction wiring 12 are Ag wirings formed by a screen printing method. The conductive film 16 is a PdO fine particle film obtained by firing a Pd amine complex solution.
[0093]
As shown in FIG. 3A, the fluorescent film 5 serving as an image forming member adopts a stripe shape in which each color phosphor 5a extends in the Y direction, and the black conductive material 5b is not only between each color phosphor 5a. The shape which isolate | separated between the pixels of a Y direction and added the part for installing the spacer 10 was used. First, the black conductive material 5b was formed, and each color phosphor 5a was applied to the gap portion to form the phosphor film 5. A material mainly composed of graphite, which is commonly used as a black stripe material, was used. As a method of applying the phosphor 5a to the glass substrate 4, a slurry method was used.
[0094]
The metal back 6 provided on the inner surface side of the phosphor film 5 is subjected to a smoothing process (usually called filming) on the inner surface side of the phosphor film 5 after the phosphor film 5 is formed, and then Al is vacuum deposited. Created by doing. In order to further increase the conductivity of the fluorescent film 5 on the face plate 7, a transparent electrode may be provided on the outer surface side of the fluorescent film 5. However, in this experimental example, sufficient conductivity can be obtained with only the metal back 6. I omitted it.
[0095]
The spacer 10 is formed by forming a silicon nitride film of 0.5 μm as an Na block layer 10b on an insulating base material 10a (height 2.8 mm, plate thickness 200 μm, length 40 mm) made of cleaned soda lime glass, On top of this, an alloy oxide film of Cr and Co was formed as an antistatic film 5c by dipping.
[0096]
Book reference The alloy oxide film of Cr and Co used in the example is a mixture of coating agents SYM-CR015 and SYM-CO05 from High Purity Chemical Laboratory Co., Ltd., and dipped (pulling speed: 2 mm / sec) on the spacer. The film was formed by drying at 120 ° C. and baking at 450 ° C. The ratio of Cr and Co was adjusted by changing the mixing ratio of the coating agent, and the resistance value was adjusted.
[0097]
In addition, the spacer 10 is provided with an electrode 11 made of Al at the connection portion in order to ensure the connection with the X direction wiring 9 or the metal back 6. This electrode 11 completely covered the four surfaces of the spacer 10 exposed in the envelope 8 in the range of 50 μm from the X direction wiring 9 toward the face plate 7 and 300 μm from the metal back 6 toward the rear plate 2. The spacer 10 formed with an alloy oxide film of Cr and Co as the antistatic film 10c was fixed on the X direction wiring 9 at equal intervals.
[0098]
Thereafter, the face plate 7 was disposed 2.8 mm above the surface conduction electron-emitting device 1 via the side wall 3, and the junction between the rear plate 2, the face plate 7, the side wall 3, and the spacer 10 was fixed.
[0099]
The joint between the electron source 1 and the rear plate 2, the joint between the rear plate 2 and the side wall 3, and the joint between the face plate 7 and the side wall 3 were sealed by applying frit glass and baking at 430 ° C. for 10 minutes or more. .
[0100]
The spacer 10 is electrically conductive between the antistatic film 10c and the face plate 7 by using conductive frit glass containing silica spheres coated with Au on the black conductive material 5b (line width 300 μm) on the face plate 7 side. Secured.
[0101]
The atmosphere in the envelope 8 completed as described above is evacuated by a vacuum pump through an exhaust pipe, and after reaching a sufficient degree of vacuum, the electron-emitting device 1 of the electron-emitting device 1 is passed through the container outer terminals Dx1 to Dxm and Dy1 to Dyn. An electron emission portion 17 was formed by applying a voltage between the

device electrodes

14 and 15 and applying an energization process (forming process) to the conductive film 16 for forming the electron emission portion. The forming process was performed by applying a voltage having the waveform shown in FIG.
[0102]
Next, acetone is fed through the exhaust pipe to 1.3 × 10 ^-1 The energization activation process for depositing carbon or a carbon compound was performed by introducing it into the envelope 8 so as to be Pa and periodically applying voltage pulses to the external terminals Dx to Dxm and Dyl to Dyn. . The energization activation was performed by applying a waveform as shown in FIG.
[0103]
Next, the envelope 8 was evacuated for 10 hours while being heated to 200 ° C., and then 1.3 × 10 ^-Four The envelope 8 was sealed by heating the exhaust pipe with a gas burner at a degree of vacuum of about Pa.
[0104]
Finally, a getter process was performed to maintain the degree of vacuum after sealing.
[0105]
In the image forming apparatus completed as described above, electrons are applied to each electron-emitting device 1 by applying scanning signals and modulation signals from the signal generating means (not shown) through the container external terminals Dxl to Dxm and Dyl to Dyn, respectively. The emitted electron beam was accelerated by applying a high voltage to the metal back 6 through the high voltage terminal Hv, and the electron was collided with the fluorescent film 5 to excite and emit the phosphor, thereby displaying an image. The applied voltage Va to the high voltage terminal Hv was 1 kV to 5 kV, and the applied voltage Vf between the

device electrodes

14 and 15 was 14V.
[0106]
reference Table 1 shows the specific resistance value and performance of the antistatic film 10c for the spacers 10 of Examples 1 to 6. As shown in Table 1, even after each process such as assembly, sealing to the face plate 7, sealing to the rear plate 2, vacuum evacuation,

element electrode

14 and 15 energization treatment, the resistance value hardly changed. I couldn't. This indicates that the alloy oxide film of Cr and Co is very stable and suitable as an antistatic film. In addition, reference In Example 2, the film thickness was increased by repeating the steps from application of the mixed solution of the coating agents SYM-CR015 and SYM-CO05 to drying twice.
[0107]
[Table 1]

[0108]
The specific resistance value of the antistatic film 10c is 10 ⁷ Ωcm or less reference In the spacers 10 of Examples 1 to 4, a light emitting spot array is formed in two dimensions, including a light emitting spot due to emitted electrons from the electron emitting device 1 located near the spacer, so that the color reproducibility is clear. Good color image display. This indicates that even when the spacer 10 is installed, the electric field is not disturbed to affect the electron trajectory, and the spacer 10 is not charged. In addition, each of the spacers 10 had a temperature coefficient of resistance of −1.0% or more, and no thermal runaway was observed even at Va = 5 kV.
[0109]
The specific resistance value of the antistatic film 10c is 6 × 10. ⁸ Ωcm and large reference Regarding the spacer 10 of Example 6, although there was no thermal runaway, the antistatic effect was weak, and the electron beam was attracted to the spacer 10, so that the image near the spacer 10 was slightly disturbed.
[0110]
[ reference Comparative Example 1]
reference As a comparative example, an alloy oxide film of Cr and In (using SYM-IN02 instead of SYM-CO05) instead of the Cr and Co alloy oxide film of the antistatic film 10c by the same method as described above (Cr in metal atoms) The specific resistance value of the antistatic film 10c fluctuated greatly in each assembling process. Initial resistivity value is 1 × 10 ^Five Whereas it was Ωcm, 2 × 10 after passing through the entire assembly process ^Three It became Ωcm, and Va could not be applied up to 2 kV. That is, the resistance greatly changes in the display manufacturing process, and the amount of change is not constant, so that the resistance variation after the process is large and the controllability is poor.
[0111]
[ reference Example 7]
reference The difference from Examples 1 to 6 is that Nb (uses SYM-NB05 instead of SYM-CR015) and Co alloy oxide film (in metal atoms) instead of Cr and Co alloy oxide film 10c of the antistatic film of spacer 10 Nb ratio of 10%) reference A film was formed by the same film forming method as in Examples 1-6. At this time, the alloy oxide film 10c of Nb and Co has a thickness of about 97 nm and a specific resistance of 3 × 10. ^Five The Ωcm and the temperature coefficient of resistance were -0.8%.
[0112]
A display device using the spacer is manufactured, reference Evaluation similar to Examples 1-6 was performed. The applied voltage Va to the high voltage terminal Hv was 1 kV to 5 kV, and the applied voltage Vf between the

device electrodes

14 and 15 was 14V.
[0113]
The spacer resistance value was measured in each step before assembly, after sealing to the face plate 7, after sealing to the rear plate 2, after evacuation, and after the

device electrodes

14 and 15 were energized. There was no change in value.
[0114]
Further, when the resistance value of each minute portion from the vicinity of the rear plate 2 to the vicinity of the face plate 7 of the spacer 10 is measured, there is no difference in the resistance value depending on the location even after passing through the entire assembly process, and the entire antistatic film is uniform. Had a good resistance value. At this time, a light-emitting spot array of equal intervals was formed in two dimensions, including a light-emitting spot due to emitted electrons from the electron-emitting device 1 located near the spacer 10, and a clear color image display with good color reproducibility was achieved. . This indicates that even when the spacer 10 is installed, the electric field disturbance that affects the electron trajectory does not occur, and the sbaser 10 is not charged.
[0115]
[ reference Example 8]
The spacer 10 was formed by directly forming an antistatic film 10c made of an alloy oxide film of Nb and Co on the insulating base material 10a made of cleaned soda lime glass without attaching the Na block layer 10b. The antistatic film 10c made of the alloy oxide film has a thickness of 95 nm and a specific resistance of 3 × 10. ^Five The Ωcm and the temperature coefficient of resistance were -0.9%.
[0116]
A display device using the spacer is manufactured in the same manner as described above, reference Evaluation similar to Example 7 was performed. As a result, the same results as those obtained when the Na block layer 10b was present were obtained, for example, there was almost no change in resistance value in each assembly process.
[0117]
[ reference Examples 9 to 11]
reference Instead of the alloy oxide film of Cr and Co in Examples 1 to 6, using an alloy oxide film of Hf (using SYM-HF04 instead of SYM-CR015) and Co,

reference

A spacer 10 was formed by the same film forming method as in Examples 1-6. Then, a similar display device is manufactured using the spacer, reference Evaluation similar to Examples 1-6 was performed. Table 2 shows the specific resistance value and performance of the antistatic film 10 c for each spacer 10.
[0118]
[Table 2]

[0119]
reference In the image forming apparatuses of Examples 9 to 11, electrons are applied to each electron-emitting device 1 by applying a scanning signal and a modulation signal from the signal generating means (not shown) through the container external terminals Dxl to Dxm and Dyl to Dyn, respectively. The emitted electron beam was accelerated by applying a high voltage to the metal back 6 through the high voltage terminal Hv, and the electron was collided with the fluorescent film 5 to excite and emit the phosphor, thereby displaying an image. The applied voltage Va to the high voltage terminal Hv was 1 kV to 5 kV, and the applied voltage Vf between the

device electrodes

14 and 15 was 14V.
[0120]
When the resistance value of the spacer 10 was measured in each process before assembling, after sealing to the face plate 7, after sealing to the rear plate 2, after evacuation, and after the

device electrodes

14 and 15 were energized, all the processes were measured. Although there was an increase in resistance, there was no extreme change in resistance.
[0121]
Further, when the resistance value of each minute portion of the spacer 10 from the vicinity of the rear plate 2 to the vicinity of the face plate 7 was measured, there was no difference in the resistance value depending on the location even after passing through the entire assembly process, and the entire antistatic film was uniform. Had a good resistance value. With respect to the spacer 10, a light emitting spot row is formed in two dimensions, including a light emitting spot due to emitted electrons from the electron emitting device 1 located near the spacer 10, so that the color is clear and has good color reproducibility. The image was displayed. This indicates that even when the spacer 10 is installed, the electric field disturbance that affects the electron trajectory does not occur, and the spacer 10 is not charged.
[0122]
[ reference Comparative Example 2]
reference Instead of the alloy oxide film of Hf and Co in Examples 9 to 11, the alloy oxide film of Hf and In (use SYM-IN02 instead of SYM-CO05) (the ratio of Hf in the metal atom is 30%) is used. The spacer 10 was prepared by the same film forming method. And when the same display apparatus was produced using the said spacer, the resistance value of the antistatic film 10c changed a lot in each assembly process. Initial resistivity value is 4 × 10 ^Four Whereas it was Ωcm, it passed 4 × 10 after passing through the entire assembly process. ² It became Ωcm, and Va could not be applied up to 2 kV. That is, the resistance greatly changes in the display manufacturing process, and the amount of change is not constant, so that the resistance variation after the process is large and the controllability is poor.
[0123]
[Example 1 ]
reference The difference from Examples 1 to 6 is that, in the spacer 10, alumina is used instead of the insulating base material 10a made of soda lime glass coated with a silicon nitride film, and the alloy oxide film of Cr and Co of the antistatic film 10c is used. Instead of Ce, Ce (use SYM-CE03 instead of SYM-CR015) and Co alloy oxide film (the ratio of Ce in metal atoms is 30%) were used. The application method was not a dipping method but a spinner method (500 rpm, 5 sec + 2000 rpm, 20 sec). At this time, the antistatic film 10c made of an alloy oxide film of Ce and Co has a thickness of 70 nm and a specific resistance of 3 × 10. ⁶ The resistance temperature coefficient was -1.0%.
[0124]
A display device using the spacer is manufactured, reference Evaluation similar to Examples 1-6 was performed. The applied voltage Va to the high voltage terminal Hv was 1 kV to 5 kV, and the applied voltage Vf between the

device electrodes

14 and 15 was 14V.
[0125]
The spacer resistance value was measured in each step before assembly, after sealing to the face plate 7, after sealing to the rear plate 2, after evacuation, and after device electrode energization treatment. There was no change.
[0126]
Further, when the resistance value of each minute portion from the vicinity of the rear plate 2 to the vicinity of the face plate 7 of the spacer 10 is measured, the resistance value does not vary depending on the location even after passing through the entire assembly process, and the entire film has a uniform resistance. Had value. At this time, a light-emitting spot array of equal intervals was formed in two dimensions, including a light-emitting spot due to emitted electrons from the electron-emitting device 1 located near the spacer 10, and a clear color image display with good color reproducibility was achieved. . This indicates that even when the spacer 10 is installed, the electric field disturbance that affects the electron trajectory does not occur, and the spacer 10 is not charged.
[0127]
【The invention's effect】
As described above, the surface of the insulating member (spacer) disposed between the electron source substrate (element substrate) and the face plate , La Tantanoid And co By using a baltic alloy oxide film as an antistatic film, a resistance value hardly changed during the assembly process, and a stable value was obtained. As a result, disturbance of the potential of the beam near the spacer is suppressed, the occurrence of misalignment between the position where the beam collides with the phosphor and the phosphor that should originally emit light can be prevented, and brightness loss can be prevented and clear. Image display is now possible.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view of a display device to which an antistatic film of the present invention is applied.
FIG. 2 is a perspective view in which a part of the display panel of the image display apparatus according to the embodiment of the present invention is cut away.
FIG. 3 is a plan view illustrating a phosphor arrangement of a face plate of a display panel.
FIG. 4 is a configuration diagram of a planar surface conduction electron-emitting device preferably used in the image display device of the present invention.
FIG. 5 is a manufacturing process diagram of a planar surface conduction electron-emitting device that is preferably used in the image display device of the present invention.
FIG. 6 is a schematic diagram showing an example of a voltage waveform that can be employed in the forming process of the surface conduction electron-emitting device.
FIG. 7 is a view for explaining an activation process of the surface conduction electron-emitting device.
FIG. 8 is a configuration diagram of a vertical surface conduction electron-emitting device preferably used in the image display device of the present invention.
FIG. 9 is a diagram showing the relationship between the device voltage, device current, and emission current of a surface conduction electron-emitting device.
FIG. 10 is a plan view showing a configuration of a multi-electron source arranged in a simple matrix.
FIG. 11 is a partial cross-sectional view showing a configuration of a multi-electron source arranged in a simple matrix.
[Explanation of symbols]
1 electron source
2 Rear plate
3 Side walls
4 Glass substrate
5 Fluorescent film
5a phosphor
5b Black conductive material
6 Metal back
7 Face plate
8 Envelope
9 X direction wiring
10 Spacer
10a Insulating substrate
10b Na block layer
10c Antistatic film
11 electrodes
12 Y-direction wiring
13 Electron source substrate
14,15 Element electrode
16 Conductive film
17 Electron emission part
18 Thin film formed by energization activation process
19 Power supply for forming
20 Ammeter
21 Power supply for activation
22 Anode electrode for capturing emission current Ie emitted from the electron-emitting device
23 DC high voltage power supply
24 Ammeter
25 substrates
26, 27 Device electrodes
28 Step forming member
29 Conductive film
30 Electron emitter
31 Thin film formed by energization activation process

Claims

An antistatic film characterized by being an alloy oxide film of lanthanoid and cobalt.

2. The display device having a structure in which a substrate on which a plurality of cold cathode electron-emitting devices are formed and a transparent substrate on which a light emitting material is formed are opposed to each other with a spacer interposed therebetween, and the spacer has a surface of an insulating member according to claim 1. A display device characterized by being a spacer coated with an antistatic film.

The display device according to claim 2, wherein the spacer is electrically connected to an electron-emitting device driving wiring.