WO2025258317A1 - チップインダクタ - Google Patents

チップインダクタ

Info

Publication number
WO2025258317A1
WO2025258317A1 PCT/JP2025/017709 JP2025017709W WO2025258317A1 WO 2025258317 A1 WO2025258317 A1 WO 2025258317A1 JP 2025017709 W JP2025017709 W JP 2025017709W WO 2025258317 A1 WO2025258317 A1 WO 2025258317A1
Authority
WO
WIPO (PCT)
Prior art keywords
external electrode
layer
electrode
coating layer
chip inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2025/017709
Other languages
English (en)
French (fr)
Inventor
健二郎 越路
勝久 今田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of WO2025258317A1 publication Critical patent/WO2025258317A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances

Definitions

  • the present invention relates to a chip inductor.
  • Layered coil components such as transformers, choke coils, and inductors are known as electronic components used in the circuits of various electronic devices.
  • Patent Document 1 discloses a laminated coil component having an element in which a coil conductor and a magnetic element are laminated, in which the magnetic element contains soft magnetic particles and an epoxy resin, the soft magnetic particles have soft magnetic metal particles, the epoxy resin has an epoxy value of 150 or less, and the epoxy resin fills gap spaces between the soft magnetic particles.
  • Patent Document 1 discloses a laminated inductor having an element and terminal electrodes. The element has a configuration in which a coil conductor is embedded three-dimensionally and spirally inside a magnetic body. Furthermore, terminal electrodes are formed on both ends of the element, and these terminal electrodes are connected to the coil conductor via lead electrodes.
  • the terminal electrode is composed of a base electrode layer containing Ag, and a Ni plating layer and a Sn plating layer formed in this order on the base electrode layer.
  • Such a laminated inductor is mounted on an electronic component using solder, and the heat generated during this process can cause a gap to form between the Ag-containing base electrode layer and the Ni plating layer.
  • H 2 S in the atmosphere may penetrate through these gaps and react with Ag in the base electrode to produce Ag 2 S.
  • Ag 2 S has high ionic conductivity, which makes it easy for Ag ions and S ions to diffuse within Ag 2 S. This causes corrosion to progress in the base electrode layer, leading to the problem of disconnection in the base electrode layer.
  • the present invention was made to solve the above problems, and its object is to provide a chip inductor with highly corrosion-resistant base electrodes that can maintain long-term connection reliability.
  • the chip inductor of the present invention comprises an element body, an internal electrode having a first end and a second end and disposed inside the element body such that the first end and the second end are exposed from the outer surface of the element body, a first external electrode provided on the outer surface of the element body and connected to the first end, and a second external electrode provided on the outer surface of the element body and connected to the second end, the first external electrode having, in order from the element body side, a base electrode layer and a first coating layer, the conductive metal of the base electrode layer of the first external electrode being mainly composed of Ni, the conductive metal of the first coating layer of the first external electrode being mainly composed of Ni, and the first coating layer of the first external electrode being a plating layer.
  • a chip inductor comprising: an element body; an internal electrode having a first end and a second end, the internal electrode being disposed within the element body such that the first end and the second end are exposed from the outer surface of the element body; a first external electrode provided on the outer surface of the element body and connected to the first end; and a second external electrode provided on the outer surface of the element body and connected to the second end; the first external electrode having, in order from the element body side, a base electrode layer and a first coating layer; the conductive metal of the base electrode layer of the first external electrode is primarily Ni; the conductive metal of the first coating layer of the first external electrode is primarily Ni; the base electrode layer of the first external electrode contains a glass phase; and the first coating layer of the first external electrode does not contain a glass phase.
  • a chip inductor comprises an element body; an internal electrode having a first end and a second end, the internal electrode being disposed within the element body such that the first end and the second end are exposed from the outer surface of the element body; a first external electrode provided on the outer surface of the element body and connected to the first end; and a second external electrode provided on the outer surface of the element body and connected to the second end, the first external electrode having, in order from the element body side, a base electrode layer and a first coating layer, the conductive metal of the base electrode layer of the first external electrode being mainly composed of Ni, the conductive metal of the first coating layer of the first external electrode being mainly composed of Ni, and the average particle size of Ni contained in the base electrode layer of the first external electrode being larger than the average particle size of Ni contained in the first coating layer of the first external electrode.
  • the present invention provides a chip inductor with a highly corrosion-resistant base electrode that can maintain long-term connection reliability.
  • FIG. 1A is a perspective view schematically illustrating an example of a chip inductor according to a first embodiment of the present invention.
  • FIG. 1B is a cross-sectional view taken along line AA of FIG. 1A.
  • FIG. 2 is a cross-sectional view schematically showing an example of a chip inductor according to a second embodiment of the present invention.
  • FIG. 3 is a cross-sectional view schematically showing an example of a chip inductor according to a third embodiment of the present invention.
  • FIG. 1A is a perspective view schematically illustrating an example of a chip inductor according to a first embodiment of the present invention.
  • FIG. 1B is a cross-sectional view taken along line AA of FIG. 1A.
  • the chip inductor 1 of the first embodiment of the present invention comprises an element body 10, an internal electrode 20 having a first end 21 and a second end 22 and arranged inside the element body 10 so that the first end 21 and the second end 22 are exposed from the outer surface of the element body 10, a first external electrode 31 provided on the outer surface of the element body 10 and connected to the first end 21, and a second external electrode 32 provided on the outer surface of the element body 10 and connected to the second end 22.
  • the element body 10 has a rectangular parallelepiped shape, but in the chip inductor of the present invention, the element body may have a cubic shape or a modified shape of these.
  • the internal electrode 20 has a spiral structure and functions as a coil conductor.
  • the internal electrode 20 is formed in a spiral shape with the thickness direction T of the chip inductor 1 as its axis, but in the chip inductor of the present invention, the internal electrode may be formed in a spiral shape with the length direction L as its axis, or may be formed in a spiral shape with the width direction W as its axis.
  • the internal electrodes do not have to be formed in a spiral shape, and may be formed in a straight shape, a meandering shape, or the like, for example.
  • the first external electrode 31 includes, in order from the element body 10 side, a base electrode layer 31a, a first covering layer 31b, a second covering layer 31c, and a third covering layer 31d.
  • the main component of the conductive metal of the base electrode layer 31a is Ni.
  • the main component of the conductive metal of the first coating layer 31b is Ni.
  • the main component of the conductive metal of the second coating layer 31c is Cu.
  • the main component of the conductive metal of the third coating layer 31d is Sn.
  • the base electrode layer 31a of the first external electrode 31 is a baked electrode layer
  • the first coating layer 31b of the first external electrode 31 is a plated layer.
  • the second external electrode 32 includes, in order from the element body 10 side, a base electrode layer 32a, a first covering layer 32b, a second covering layer 32c, and a third covering layer 32d.
  • the main component of the conductive metal of the base electrode layer 32a is Ni.
  • the main component of the conductive metal of the first coating layer 32b is Ni.
  • the main component of the conductive metal of the second coating layer 32c is Cu.
  • the main component of the conductive metal of the third coating layer 32d is Sn.
  • the base electrode layer 32a of the second external electrode 32 is a baked electrode layer
  • the first coating layer 32b of the second external electrode 32 is a plated layer.
  • the first external electrode 31 and the second external electrode 32 have the same configuration.
  • the external electrode located on the right in FIG. 1B will be referred to as the first external electrode 31, and the external electrode located on the left as the second external electrode 32.
  • the base electrode layer 31a of the first external electrode 31 is a fired electrode layer, and the first coating layer 31b of the first external electrode 31 is a plated layer, so that the base electrode layer 31a contains a glass phase, and the first coating layer 31b does not contain a glass phase. Furthermore, the average grain size of Ni contained in the base electrode layer 31a is larger than the average grain size of Ni contained in the first coating layer 31b. In other words, these features are traces that the base electrode layer 31a is formed by baking a coating of Ni paste, and the first covering layer 31b is formed by Ni plating.
  • the pore ratio of the base electrode layer 31a is preferably greater than the pore ratio of the first covering layer 31b.
  • the plated layer is denser than the baked electrode layer, and therefore, this difference in pore ratio is also a trace of the fact that the base electrode layer 31a was formed by baking a coating of Ni paste, and the first covering layer 31b was formed by Ni plating.
  • the pore ratio of the base electrode layer is preferably 0.1% or more and 2.0% or less.
  • the pore ratio of the first coating layer is preferably 0.0% or more and 0.5% or less.
  • the average particle size of Ni contained in the base electrode layer 31a and the average particle size of Ni contained in the first coating layer 31b can be measured, for example, by polishing a chip inductor sample, photographing a cross section obtained with a scanning electron microscope (SEM), and then measuring the SEM image obtained.
  • SEM scanning electron microscope
  • the main component of the conductive metal of the base electrode layer 31a of the first external electrode 31 is Ni.
  • Ni has higher corrosion resistance against H2S than Ag. Therefore, when the base electrode layer 31a is mainly composed of Ni, the rate of corrosion by H2S can be slowed down, and the corrosion resistance of the base electrode layer 31a can be improved. As a result, long-term connection reliability can be maintained.
  • a first covering layer 31b containing Ni as a main component is formed on the base electrode layer 31a of the first external electrode 31. That is, the internal electrode 20 is covered with the base electrode layer 31a containing Ni as a main component and the first covering layer 31b containing Ni as a main component.
  • the first external electrode 31 includes a second coating layer 31c whose main component is Cu.
  • the chip inductor 1 is to be mounted on an electronic component, and here we will explain the case where the chip inductor 1 is mounted so that the first external electrode 31 is the electrode on the side where current enters from the external circuit (the side where electrons exit from the external circuit), and the second external electrode 32 is the electrode on the side where current exits from the external circuit (the side where electrons enter from the external circuit).
  • the first external electrode 31 is the electrode on the side where current enters (the side where electrons exit)
  • a direct current flows through the chip inductor 1
  • electrons move from the second external electrode 32 toward the first external electrode 31 .
  • electromigration occurs.
  • the ease with which metal atoms move when struck by electrons depends on the type of metal. Therefore, if a layer of metal that is prone to electromigration is placed on a layer of metal that is resistant to electromigration, voids will form between the layers. The formation of such voids increases electrical resistance.
  • Cu is a metal with high electromigration resistance.
  • the second coating layer 31c is formed with Cu as the main component, voids are less likely to occur between the first coating layer 31b, which is primarily Ni, and the second coating layer 31c, which is primarily Cu. Also, voids are less likely to occur between the second coating layer 31c, which is primarily Cu, and the third coating layer 31d, which is primarily Sn. This is believed to be due to the properties of Cu, such as a high melting point, high electrical conductivity, a low self-diffusion coefficient, and a high effective charge number. In other words, when the chip inductor 1 is mounted on an electronic component so that the first external electrode 31 is the electrode on the side where current enters (the side where electrons exit), voids due to electromigration are less likely to occur inside the first external electrode 31.
  • the first external electrode 31 includes a third coating layer 31d whose main component is Sn, which has the effect of improving solder wettability.
  • the first external electrode 31 and the second external electrode 32 have the same configuration. Therefore, since the main component of the base electrode layer 32a is Ni and the main component of the first coating layer 32b is Ni, the second external electrode 32 also has the effect of preventing corrosion caused by H2S in the atmosphere and the effect of maintaining long-term connection reliability. Furthermore, since the second external electrode 32 includes the third coating layer 32d whose main component is Sn, the effect of improving solder wettability can be obtained.
  • the element body may be made of a magnetic material containing magnetic particles.
  • the surfaces of the metal magnetic particles made of the above-mentioned metal magnetic material are preferably covered with an insulating coating.
  • an insulating coating When the surfaces of the metal magnetic particles are covered with an insulating coating, the insulation between the metal magnetic particles can be improved.
  • Methods for forming the insulating coating on the surfaces of the metal magnetic particles include the sol-gel method and the mechanochemical method.
  • the material constituting the insulating coating is preferably an oxide of P, Si, or the like.
  • the insulating coating may also be an oxide film formed by oxidizing the surfaces of the metal magnetic particles.
  • the thickness of the insulating coating is preferably 1 nm or more and 50 nm or less, more preferably 1 nm or more and 30 nm or less, and even more preferably 1 nm or more and 20 nm or less.
  • a cross section obtained by polishing a chip inductor sample can be photographed with an SEM, and the thickness of the insulating coating covering the surfaces of the metal magnetic particles can be measured from the obtained SEM image.
  • the average particle size of the metal magnetic particles is preferably 1 ⁇ m or more and 30 ⁇ m or less, more preferably 1 ⁇ m or more and 20 ⁇ m or less, and even more preferably 1 ⁇ m or more and 10 ⁇ m or less.
  • the average particle size of the metal magnetic particles can be measured using the procedure described below. A cross section of a chip inductor sample is cut, and multiple (e.g., five) areas (e.g., 130 ⁇ m ⁇ 100 ⁇ m) are photographed with an SEM. The resulting SEM images are analyzed using image analysis software to determine the circular equivalent diameter of the metal magnetic particles. The average of the resulting circular equivalent diameters is taken as the average value of the metal magnetic particles.
  • the magnetic material when the element body is made of a magnetic material, the magnetic material may further contain a resin.
  • the type of resin is not particularly limited and can be appropriately selected depending on the desired properties, application, etc.
  • the resin may be an epoxy resin, a silicone resin, a phenol resin, a polyamide resin, a polyimide resin, a polyphenylene sulfide resin, or the like.
  • the resin content in the element body is preferably 1.0% by weight or more and 5.0% by weight or less based on the weight of the entire magnetic body.
  • the element body may be a laminate in which a plurality of insulating layers are stacked. That is, the chip inductor according to the first embodiment of the invention may be a multilayer chip inductor.
  • the sum of the thickness of the base electrode layer and the thickness of the first covering layer is preferably 5.5 ⁇ m or more and less than 53.5 ⁇ m. If the sum of the thickness of the base electrode layer and the thickness of the first covering layer is less than 5.5 ⁇ m, the base electrode layer is likely to be cut at the edge of the element body. If the sum of the thickness of the base electrode layer and the thickness of the first covering layer exceeds 53.5 ⁇ m, the tombstone phenomenon is likely to occur.
  • the preferred configuration of the second external electrode is the same as the preferred configuration of the first external electrode.
  • the first external electrode and the second external electrode have the same configuration. Therefore, when manufacturing the chip inductor according to the first embodiment of the present invention, the first external electrode and the second external electrode can be formed simultaneously in the same process, which does not complicate the manufacturing process.
  • the manufacturing method of the chip inductor according to the first embodiment of the present invention may include a body preparation process for preparing a body including internal electrodes, and an external electrode formation process for forming a first external electrode and a second external electrode on the outer surface of the body.
  • an element body including internal electrodes may be prepared by a conventionally known method.
  • a body including internal electrodes may be fabricated by stacking a plurality of insulating layers on which portions of the internal electrodes are formed, followed by firing.
  • portions of the internal electrodes are formed on each insulating layer so that, when the insulating layers are stacked, portions of the internal electrodes are connected to form a spiral. This allows the formation of internal electrodes that function as coil conductors.
  • a part of the internal electrode is formed in each insulating layer so that the first end and the second end of the internal electrode are exposed from the outer surface of the element body.
  • a base electrode layer is formed on the outer surface of the element body, the base electrode layer being connected to the first end of the internal electrode.
  • the base electrode layer is formed by dip-coating Ni paste onto the element body and baking it.
  • the maximum baking temperature is preferably 900° C. or more and 1000° C. or less.
  • the baking time is preferably 30 minutes or more and 60 minutes or less.
  • the baking atmosphere may be an inert or reducing atmosphere, such as an N2 atmosphere or an N2 atmosphere containing 0.1% H2 . When baking is performed in an inert atmosphere such as an N 2 atmosphere, the oxide film on the surface may be removed after baking.
  • a base electrode layer is formed on the outer surface of the element body to connect to the second ends of the internal electrodes.
  • a first coating layer containing Ni as a main component as a conductive metal is formed on each of the base electrode layers by plating.
  • the first coating layer may be formed by Ni electroplating or Ni electroless plating.
  • the second coating layer containing Cu as a main component as a conductive metal is formed on each of the first coating layers.
  • the second coating layer may be formed, for example, by the following method.
  • the second external electrode 132 has, in order from the element body 10 side, a base electrode layer 32a, a first covering layer 32b, and a third covering layer 32d. That is, the chip inductor 101 has the same configuration as the chip inductor 1 except that the second external electrode 132 does not include the second coating layer 32c whose main component is Cu.
  • the first external electrode 31 and the second external electrode 132 have different configurations. Therefore, in order to distinguish between the first external electrode 31 and the second external electrode 132, a direction identification marking may be provided on the element body 10.
  • the chip inductor according to the second embodiment of the present invention can be manufactured by modifying the step of forming the second coating layer in the method for manufacturing the chip inductor according to the first embodiment of the present invention as follows.
  • an element body including internal electrodes is prepared in the same manner as in the method for manufacturing the chip inductor according to the first embodiment of the present invention, and a base electrode layer and a first covering layer are formed.
  • the second coating layer may be formed by dip-coating only one of the first coating layers with Cu paste and baking the same baking conditions as those used to form the second coating layer in the method for manufacturing the chip inductor according to the first embodiment of the present invention.
  • a third coating layer is formed on the first coating layer and the second coating layer on which the second coating layer is not formed, thereby manufacturing the chip inductor according to the second embodiment of the present invention.
  • an element body including an internal electrode is prepared in the same manner as in the manufacturing method of the chip inductor according to the first embodiment of the present invention, and a base electrode layer and a first coating layer are formed.
  • a base electrode layer and a first coating layer are formed.
  • only one of the first coating layers is placed in a Cu plating bath, and the first coating layer is plated with Cu to form a second coating layer.
  • a third coating layer is formed on the first coating layer and the second coating layer on which the second coating layer is not formed, thereby manufacturing the chip inductor according to the second embodiment of the present invention.
  • the chip inductor according to the third embodiment of the present invention has the same configuration as the chip inductor according to the first embodiment of the present invention, except that the first external electrode and the second external electrode do not include the second coating layer.
  • a chip inductor according to a third embodiment of the present invention will now be described with reference to the drawings.
  • FIG. 3 is a cross-sectional view schematically showing an example of a chip inductor according to a third embodiment of the present invention.
  • the chip inductor 201 according to the third embodiment of the present invention comprises an element body 10, an internal electrode 20 having a first end 21 and a second end 22 and arranged inside the element body 10 so that the first end 21 and the second end 22 are exposed from the outer surface of the element body 10, a first external electrode 231 provided on the outer surface of the element body 10 and connected to the first end 21, and a second external electrode 232 provided on the outer surface of the element body 10 and connected to the second end 22.
  • the first external electrode 231 has, in order from the element body 10 side, a base electrode layer 31a, a first covering layer 31b, and a third covering layer 31d.
  • the second external electrode 232 has, in order from the element body 10 side, a base electrode layer 32a, a first covering layer 32b, and a third covering layer 32d.
  • the chip inductor 201 has the same configuration as the above-mentioned chip inductor 1, except that the first external electrode 231 does not include a second coating layer 31c whose main component is Cu, and the second external electrode 232 does not include a second coating layer 32c whose main component is Cu.
  • the first external electrode 231 does not include a second coating layer
  • the second external electrode 232 does not include a second coating layer. This allows for low electrical resistance in the first external electrode 231 and the second external electrode 232.
  • a method for manufacturing a chip inductor according to a third embodiment of the present invention will now be described.
  • the chip inductor according to the third embodiment of the present invention can be manufactured in the same manner as in the method for manufacturing the chip inductor according to the first embodiment of the present invention, except that the step of forming the second coating layer is not performed.
  • the configuration of the second external electrode is not limited to the configurations described above for the chip inductors according to the first to third embodiments of the present invention, and may be a conventionally known configuration.
  • the present invention (1) is a chip inductor comprising: an element body; an internal electrode having a first end and a second end, the internal electrode being disposed inside the element body such that the first end and the second end are exposed from the outer surface of the element body; a first external electrode provided on the outer surface of the element body and connected to the first end; and a second external electrode provided on the outer surface of the element body and connected to the second end, the first external electrode having, in order from the element body side, a base electrode layer and a first coating layer, the conductive metal of the base electrode layer of the first external electrode being mainly composed of Ni, the conductive metal of the first coating layer of the first external electrode being mainly composed of Ni, and the first coating layer of the first external electrode being a plating layer.
  • the present invention (3) is a chip inductor comprising: an element body; an internal electrode having a first end and a second end, the internal electrode being disposed within the element body such that the first end and the second end are exposed from the outer surface of the element body; a first external electrode provided on the outer surface of the element body and connected to the first end; and a second external electrode provided on the outer surface of the element body and connected to the second end; the first external electrode having, in order from the element body side, a base electrode layer and a first coating layer; the conductive metal of the base electrode layer of the first external electrode is primarily Ni; the conductive metal of the first coating layer of the first external electrode is primarily Ni; and the average particle size of the Ni contained in the base electrode layer of the first external electrode is larger than the average particle size of the Ni contained in the first coating layer of the first external electrode.
  • the present invention (6) is a chip inductor according to any one of the present inventions (1) to (3), in which the base electrode layer of the first external electrode is a conductive resin layer containing resin.
  • the present invention (7) is a chip inductor according to any one of the present inventions (1) to (6), in which the element body is a laminate in which multiple insulating layers are stacked.
  • the present invention (8) is a chip inductor according to any one of the present inventions (1) to (7), in which the sum of the thickness of the base electrode layer of the first external electrode and the thickness of the first coating layer of the first external electrode is 5.5 ⁇ m or more and less than 53.5 ⁇ m.
  • the present invention (9) is a chip inductor according to any one of the present inventions (1) to (8), in which the first external electrode has a second coating layer and a third coating layer, in that order, on top of the first coating layer, and the main component of the conductive metal in the second coating layer of the first external electrode is Cu, and the main component of the conductive metal in the third coating layer of the first external electrode is Sn.
  • the present invention (12) is a chip inductor according to any one of the present inventions (1) to (11), in which the second external electrode has, in order from the element body side, a base electrode layer and a first coating layer, the main component of the conductive metal in the base electrode layer of the second external electrode is Ni, the main component of the conductive metal in the first coating layer of the second external electrode is Ni, the base electrode layer of the second external electrode contains a glass phase, and the first coating layer of the second external electrode does not contain a glass phase.
  • the present invention (13) is a chip inductor according to any one of the present inventions (1) to (12), wherein the second external electrode has, in order from the element body side, a base electrode layer and a first coating layer; the main component of the conductive metal in the base electrode layer of the second external electrode is Ni; the main component of the conductive metal in the first coating layer of the second external electrode is Ni; and the average particle size of Ni contained in the base electrode layer of the second external electrode is larger than the average particle size of Ni contained in the first coating layer of the second external electrode.
  • the present invention (14) is a chip inductor according to any one of the present inventions (11) to (13), in which the base electrode layer of the second external electrode is a fired electrode layer.
  • Example 1 An Ag paste was screen-printed onto an insulating sheet made of ceramic, followed by drying, to produce an insulating sheet having a thickness of 25 ⁇ m, a width of 200 ⁇ m, and a predetermined conductor pattern (coil pattern). Next, an insulating sheet with a conductor pattern was laminated so that a coil conductor was formed inside the chip, followed by thermocompression bonding. The compressed body was cut into a rectangular parallelepiped with a length L of 1.6 mm and a width W of 0.8 mm, and then debindered and fired at a predetermined temperature for a predetermined time. In this way, an element body having internal electrodes arranged therein was fabricated, with the first and second ends of the internal electrodes exposed from the outer surface of the element body.
  • Comparative Example 1 A chip inductor according to Comparative Example 1 was manufactured in the same manner as in Example 1, except that when forming the base electrode, Ag paste was used instead of Ni paste and the thickness of the formed base electrode was set to 10 ⁇ m.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

下地電極の耐腐食性が高く、長期の接続信頼性を維持することができるチップインダクタを提供する。 チップインダクタ（１）は、素体（１０）と、第１端部（２１）及び第２端部（２２）を有し、上記第１端部（２１）及び上記第２端部（２２）が上記素体（１０）の外表面から露出するように上記素体（１０）の内部に配置された内部電極（２０）と、上記素体（１０）の外表面に設けられ、上記第１端部（２１）に接続する第１外部電極（３１）と、上記素体（１０）の外表面に設けられ、上記第２端部（２２）に接続する第２外部電極（３２）と、を備え、上記第１外部電極（３１）は、上記素体（１０）側から順に、下地電極層（３１ａ）及び第１被覆層（３１ｂ）を　有し、上記第１外部電極（３１）の上記下地電極層（３１ａ）の導電性金属の主成分はＮｉであり、上記第１外部電極（３１）の上記第１被覆層（３１ｂ）の導電性金属の主成分はＮｉであり、上記第１外部電極の上記第１被覆層はめっき層である。

Description

チップインダクタ
　本発明は、チップインダクタに関する。
　各種電子機器の回路に用いられる電子部品として、トランス、チョークコイル、インダクタ等の積層コイル部品が知られている。
　このような積層コイル部品として、特許文献１には、コイル導体と磁性素体とが積層された素子を有する積層コイル部品であって、前記磁性素体は軟磁性粒子およびエポキシ樹脂を含み、前記軟磁性粒子は軟磁性金属粒子を有し、前記エポキシ樹脂はエポキシ価が１５０以下であり、前記エポキシ樹脂が前記軟磁性粒子間の隙間スペースに充填される積層コイル部品が開示されている。
　特に、特許文献１には、素子と端子電極とを有する積層インダクタが開示されている。
　当該素子は、磁性素体の内部にコイル導体が３次元的かつ螺旋状に埋設された構成を有している。さらに、素子の両端には、端子電極が形成されており、この端子電極は、引出電極を介してコイル導体と接続されている。
特開２０２２－１１２７２８号公報
　特許文献１に開示された積層インダクタ（チップインダクタ）では、端子電極（外部電極）は、Ａｇを含む下地電極層と、下地電極層の上に順に形成されたＮｉめっき層及びＳｎめっき層とからなる。
　このような積層インダクタは、はんだを用いて電子部品に実装されることになるが、この際の熱でＡｇを含む下地電極層と、Ｎｉめっき層との間に隙間が生じることがある。
　電子部品の使用時に、この隙間から大気中のＨ２Ｓが侵入して下地電極のＡｇと反応しＡｇ２Ｓが生じることがある。Ａｇ２Ｓは、イオン導電性が高く、Ａｇ２Ｓ内でＡｇイオン及びＳイオンが拡散しやすくなる。そのため、下地電極層において腐食が進行してしまい、下地電極層に断線が生じるという問題がある。
　本発明は上記問題を解決するためになされた発明であり、本発明の目的は、下地電極の耐腐食性が高く、長期の接続信頼性を維持することができるチップインダクタを提供することである。
　本発明のチップインダクタは、素体と、第１端部及び第２端部を有し、上記第１端部及び上記第２端部が上記素体の外表面から露出するように上記素体の内部に配置された内部電極と、上記素体の外表面に設けられ、上記第１端部に接続する第１外部電極と、上記素体の外表面に設けられ、上記第２端部に接続する第２外部電極と、を備え、上記第１外部電極は、上記素体側から順に、下地電極層及び第１被覆層を有し、上記第１外部電極の上記下地電極層の導電性金属の主成分はＮｉであり、上記第１外部電極の上記第１被覆層の導電性金属の主成分はＮｉであり、上記第１外部電極の上記第１被覆層はめっき層である。
　本発明の別の態様のチップインダクタは、素体と、第１端部及び第２端部を有し、上記第１端部及び上記第２端部が上記素体の外表面から露出するように上記素体の内部に配置された内部電極と、上記素体の外表面に設けられ、上記第１端部に接続する第１外部電極と、上記素体の外表面に設けられ、上記第２端部に接続する第２外部電極と、を備え、上記第１外部電極は、上記素体側から順に、下地電極層及び第１被覆層を有し、上記第１外部電極の上記下地電極層の導電性金属の主成分はＮｉであり、上記第１外部電極の上記第１被覆層の導電性金属の主成分はＮｉであり、上記第１外部電極の上記下地電極層はガラス相を含み、上記第１外部電極の上記第１被覆層はガラス相を含まない。
　本発明のさらに別の態様のチップインダクタは、素体と、第１端部及び第２端部を有し、上記第１端部及び上記第２端部が上記素体の外表面から露出するように上記素体の内部に配置された内部電極と、上記素体の外表面に設けられ、上記第１端部に接続する第１外部電極と、上記素体の外表面に設けられ、上記第２端部に接続する第２外部電極と、を備え、上記第１外部電極は、上記素体側から順に、下地電極層及び第１被覆層を有し、上記第１外部電極の上記下地電極層の導電性金属の主成分はＮｉであり、上記第１外部電極の上記第１被覆層の導電性金属の主成分はＮｉであり、上記第１外部電極の上記下地電極層に含まれるＮｉの平均粒径は、上記第１外部電極の上記第１被覆層に含まれるＮｉの平均粒径よりも大きい。
　本発明によれば、下地電極の耐腐食性が高く、長期の接続信頼性を維持することができるチップインダクタを提供することができる。
図１Ａは、本発明の第１実施形態に係るチップインダクタの一例を模式的に示す斜視図である。 図１Ｂは、図１ＡのＡ－Ａ線断面図である。 図２は、本発明の第２実施形態に係るチップインダクタの一例を模式的に示す断面図である。 図３は、本発明の第３実施形態に係るチップインダクタの一例を模式的に示す断面図である。
　以下、本発明のチップインダクタについて説明する。しかしながら、本発明は、以下の実施形態に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の個々の好ましい構成を２つ以上組み合わせたものもまた本発明である。
　本明細書において、要素間の関係性を示す用語（例えば「垂直」、「平行」、「直交」等）及び要素の形状を示す用語は、厳格な意味のみを表す表現ではなく、実質的に同等な範囲、例えば数％程度の差異を含むことを意味する表現である。
　以下に示す図面は模式図であり、その寸法、縦横比の縮尺等は実際の製品と異なる場合がある。
　また、以下に示す各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。
　第２実施形態以降では、第１実施形態と共通の事項についての記述は省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については、実施形態毎には逐次言及しない。
（第１実施形態）
　図１Ａは、本発明の第１実施形態に係るチップインダクタの一例を模式的に示す斜視図である。
　図１Ｂは、図１ＡのＡ－Ａ線断面図である。
　図１Ａ及び図１Ｂに示すように、本発明の第１実施形態に係るチップインダクタ１は、素体１０と、第１端部２１及び第２端部２２を有し、第１端部２１及び第２端部２２が素体１０の外表面から露出するように素体１０の内部に配置された内部電極２０と、素体１０の外表面に設けられ、第１端部２１に接続する第１外部電極３１と、素体１０の外表面に設けられ、第２端部２２に接続する第２外部電極３２とを備える。
　図１Ａ及び図１Ｂでは、素体１０は直方体状の形状であるが、本発明のチップインダクタでは、素体は立方体状の形状であってもよく、これらの変形形状であってもよい。
　チップインダクタ１において内部電極２０は、螺旋状の構造を有しておりコイル導体として機能する。
　なお、図１Ｂにおいて、内部電極２０は、チップインダクタ１の厚み方向Ｔを軸として螺旋状に形成されているが、本発明のチップインダクタでは、内部電極は、長さ方向Ｌを軸として螺旋状に形成されていてもよく、幅方向Ｗを軸として螺旋状に形成されていてもよい。
　また、本発明のチップインダクタでは、内部電極は、螺旋状に形成されていなくてもよく、例えば、ストレート状、ミアンダ状等に形成されていてもよい。
　図１Ｂに示すように、第１外部電極３１は、素体１０側から順に、下地電極層３１ａ、第１被覆層３１ｂ、第２被覆層３１ｃ及び第３被覆層３１ｄを含む。
　下地電極層３１ａの導電性金属の主成分はＮｉである。
　第１被覆層３１ｂの導電性金属の主成分はＮｉである。
　第２被覆層３１ｃの導電性金属の主成分はＣｕである。
　第３被覆層３１ｄの導電性金属の主成分はＳｎである。
　また、チップインダクタ１では、第１外部電極３１の下地電極層３１ａは焼付電極層であり、第１外部電極３１の第１被覆層３１ｂはめっき層である。
　さらに、図１Ｂに示すように、第２外部電極３２は、素体１０側から順に、下地電極層３２ａ、第１被覆層３２ｂ、第２被覆層３２ｃ及び第３被覆層３２ｄを含む。
　下地電極層３２ａの導電性金属の主成分はＮｉである。
　第１被覆層３２ｂの導電性金属の主成分はＮｉである。
　第２被覆層３２ｃの導電性金属の主成分はＣｕである。
　第３被覆層３２ｄの導電性金属の主成分はＳｎである。
　また、チップインダクタ１では、第２外部電極３２の下地電極層３２ａは焼付電極層であり、第２外部電極３２の第１被覆層３２ｂはめっき層である。
　すなわち、チップインダクタ１では、第１外部電極３１及び第２外部電極３２は同じ構成である。ただ、説明の便宜上、図１Ｂにおいて右に位置する外部電極を第１外部電極３１とし、左に位置する外部電極を第２外部電極３２として説明する。
　チップインダクタ１では、第１外部電極３１の下地電極層３１ａは焼付電極層であり、第１外部電極３１の第１被覆層３１ｂはめっき層なので、下地電極層３１ａはガラス相を含み、第１被覆層３１ｂはガラス相を含まないことになる。
　さらに、下地電極層３１ａに含まれるＮｉの平均粒径は、第１被覆層３１ｂに含まれるＮｉの平均粒径よりも大きくなる。
　つまり、これらの特徴は、下地電極層３１ａがＮｉペーストの塗膜を焼付けて形成され、第１被覆層３１ｂがＮｉめっき処理をして形成されたことの痕跡となる。
　また、チップインダクタ１の第１外部電極３１では、下地電極層３１ａのポア率は、第１被覆層３１ｂのポア率よりも大きいことが好ましい。
　焼付電極層よりもめっき層の方が緻密である。そのため、このようなポア率の違いも下地電極層３１ａがＮｉペーストの塗膜を焼付けて形成され、第１被覆層３１ｂがＮｉめっき処理をして形成されたことの痕跡となる。
　なお、下地電極層のポア率は、０．１％以上、２．０％以下であることが好ましい。
　また、第１被覆層のポア率は、０．０％以上、０．５％以下であることが好ましい。
　なお、下地電極層３１ａに含まれるＮｉの平均粒径及び第１被覆層３１ｂに含まれるＮｉの平均粒径は、例えば、チップインダクタの試料を研磨することで得られた断面を走査型電子顕微鏡（ＳＥＭ）で撮影し、得られたＳＥＭ画像から測定することができる。
　チップインダクタ１では、第１外部電極３１の下地電極層３１ａの導電性金属の主成分はＮｉである。
　Ｎｉは、ＡｇよりもＨ２Ｓに対する耐腐食性が高い。そのため、下地電極層３１ａの主成分がＮｉであると、Ｈ２Ｓの腐食の進行速度を遅くすることができ、下地電極層３１ａの耐腐食性を向上させることができる。その結果、長期の接続信頼性を維持することができる。
　チップインダクタ１では、第１外部電極３１の下地電極層３１ａの上にＮｉを主成分とする第１被覆層３１ｂが形成されている。
　つまり、内部電極２０は、Ｎｉを主成分とする下地電極層３１ａ及びＮｉを主成分とする第１被覆層３１ｂで覆われている。
　チップインダクタ１では、第１外部電極３１は、Ｃｕを主成分とする第２被覆層３１ｃを含む。
　チップインダクタ１は、電子部品に実装されることになるが、ここでは第１外部電極３１が外部回路から電流が入る側（外部回路から電子が出る側）の電極となり、第２外部電極３２が外部回路から電流が出る側（外部回路から電子が入る側）の電極となるようにチップインダクタ１が実装される場合について説明する。
　第１外部電極３１が電流が入る側（電子が出る側）の電極である場合、チップインダクタ１に直流電流が流れる際、第２外部電極３２から第１外部電極３１に向かって電子が移動する。
　電子が移動する際、電子が金属原子と衝突し、金属原子が、電子が移動する方向に輸送される。すなわち、エレクトロマイグレーションが生じる。
　電子が衝突した際の金属原子の移動のしやすさは、金属の種類に依存する。そのため、エレクトロマイグレーションが生じにくい金属層の上に、エレクトロマイグレーションが生じやすい金属の層が配置されていると、これらの層の間にボイドが生じる原因になる。このようなボイドが生じると、電気抵抗が高くなる。
　Ｃｕは、エレクトロマイグレーション耐性が高い金属である。Ｃｕを主成分とする第２被覆層３１ｃが形成されていると、Ｎｉが主成分の第１被覆層３１ｂとＣｕが主成分の第２被覆層３１ｃとの間にボイドが生じにくくなる。また、Ｃｕが主成分の第２被覆層３１ｃとＳｎが主成分の第３被覆層３１ｄとの間にボイドが生じにくくなる。
　これは、Ｃｕが、融点が高く、電気伝導性が高く、自己拡散係数が低く、有効電荷数が高いというＣｕの特性に起因すると考えられる。
　つまり、第１外部電極３１が電流が入る側（電子が出る側）の電極となるようにチップインダクタ１を電子部品に実装した際、第１外部電極３１の内部にエレクトロマイグレーションによるボイドが生じにくい。
　チップインダクタ１では、第１外部電極３１は、Ｓｎが主成分である第３被覆層３１ｄを含むので、はんだ濡れ性が向上する効果を得ることができる。
　チップインダクタ１では、第１外部電極３１と、第２外部電極３２とは同じ構成である。
　そのため、下地電極層３２ａの主成分がＮｉであり、第１被覆層３２ｂの主成分がＮｉなので、第２外部電極３２においても、上記の大気中のＨ２Ｓが原因となる腐食を防ぐ効果、及び、長期の接続信頼性を維持することができる効果を得ることができる。
　また、第２外部電極３２はＳｎが主成分である第３被覆層３２ｄを含むので、はんだ濡れ性が向上する効果を得ることができる。
　以下、本発明の第１実施形態に係るチップインダクタの好ましい構成について説明する。
（素体）
　本発明の第１実施形態に係るチップインダクタにおいて、素体は、従来のチップインダクタの素体に使用される材料から構成されていてもよい。
　例えば、素体は、セラミック材料やガラス材料等の無機材料から構成されていてもよく、モールド樹脂から構成されていてもよい。
　なお、素体がモールド樹脂から構成されている場合、チップインダクタは、内部電極が樹脂によりモールドされた樹脂モールドインダクタである。
　また、素体は、本発明の第１実施形態に係るチップインダクタにおいて、磁性粒子を含む磁性材料から構成されていてもよい。
　素体が磁性材料から構成される場合、磁性粒子は、Ｆｅ、Ｃｏ、Ｎｉ及びこれらを少なくとも１種含む合金等の金属磁性材料の粒子（金属磁性粒子）又はフェライト粒子であってよい。磁性粒子は、好ましくはＦｅ粒子又はＦｅ合金粒子である。Ｆｅ合金としては、Ｆｅ－Ｓｉ系合金、Ｆｅ－Ｓｉ－Ｃｒ系合金、Ｆｅ－Ｓｉ－Ａｌ系合金、Ｆｅ－Ｓｉ－Ｂ－Ｐ－Ｃｕ－Ｃ系合金、Ｆｅ－Ｓｉ－Ｂ－Ｎｂ－Ｃｕ系合金等が好ましい。
　上述の金属磁性材料からなる金属磁性粒子の表面は、絶縁被膜で覆われていることが好ましい。
　金属磁性粒子の表面が絶縁被膜で覆われていると、金属磁性粒子間の絶縁性を高くすることができる。金属磁性粒子の表面に絶縁被膜を形成する方法としては、ゾル－ゲル法、メカノケミカル法等を用いることができる。絶縁被膜を構成する材料は、Ｐ、Ｓｉ等の酸化物が好ましい。また、絶縁被膜は金属磁性粒子の表面が酸化されることで形成された酸化膜であってもよい。絶縁被膜の厚みは、好ましくは１ｎｍ以上、５０ｎｍ以下、より好ましくは１ｎｍ以上、３０ｎｍ以下、さらに好ましくは１ｎｍ以上、２０ｎｍ以下である。例えば、チップインダクタの試料を研磨することで得られた断面をＳＥＭで撮影し、得られたＳＥＭ画像から、金属磁性粒子の表面を覆う絶縁被膜の厚みを測定することができる。
　金属磁性粒子の平均粒径は、好ましくは１μｍ以上、３０μｍ以下、より好ましくは１μｍ以上、２０μｍ以下、さらに好ましくは１μｍ以上、１０μｍ以下である。
　金属磁性粒子の平均粒径は、以下に説明する手順で測定することができる。チップインダクタの試料を切断して得られた断面について、複数箇所（例えば５箇所）の領域（例えば１３０μｍ×１００μｍ）をＳＥＭで撮影し、得られたＳＥＭ画像を画像解析ソフトを用いて解析し、金属磁性粒子の円相当径を求める。得られた円相当径の平均値を金属磁性粒子の平均値とする。
　本発明の第１実施形態に係るチップインダクタにおいて素体が、磁性材料から構成される場合、磁性材料はさらに、樹脂を含んでいてもよい。
　樹脂の種類は特に限定されず、所望の特性および用途等に応じて適宜選択することができる。
　例えば、樹脂は、エポキシ系樹脂、シリコーン系樹脂、フェノール系樹脂、ポリアミド系樹脂、ポリイミド系樹脂およびポリフェニレンサルファイド系樹脂等であってよい。
　素体における樹脂の含有量は、磁性体全体の重量を基準として１．０重量％以上、５．０重量％以下であることが好ましい。　
　本発明の第１実施形態に係るチップインダクタにおいて素体では、複数の絶縁層が積層された積層体であってもよい。
　すなわち、発明の第１実施形態に係るチップインダクタは、積層チップインダクタであってもよい。
（内部電極）
　本発明の第１実施形態に係るチップインダクタにおいて内部電極の材料は、電気伝導体であれば、任意の材料を用いることができる。例えば、Ａｇ、Ｃｕ、Ａｕ、Ａｌ、Ａｇ合金、Ｃｕ合金等を用いることができる。これらの中では、安価で低抵抗であることからＡｇを用いることが好ましい。
　上記内部電極層の厚さは、特に限定されないが、１５μｍ以上、４５μｍ以下であることが好ましく、２０μｍ以上、４０μｍ以下であることがより好ましい。
（第１外部電極）
　上記の通り、本発明の第１実施形態に係るチップインダクタでは、第１外部電極は、Ｎｉを主成分とする下地電極層、Ｎｉを主成分とする第１被覆層、Ｃｕを主成分とする第２被覆層及びＳｎを主成分とする第３被覆層を有する。
　下地電極層の厚みは特に限定されないが、２μｍ以上、５０μｍ以下であることが好ましく、２０μｍ以上、４０μｍ以下であることがより好ましい。
　下地電極層の厚みが２μｍ以上である場合、素体のエッジ部（素体の底面又は上面と端面とを接続する部分）において下地電極層に切れが生じにくくなり、良好な実装性を確保することができる。
　また、下地電極層の厚みが５０μｍ以下であると、実装時にチップインダクタの一方の端部が接続されずに立ち上がるツームストン現象が生じることを防ぐことができる。
　本発明の第１実施形態に係る下地電極層は焼付電極層なのでガラス相を含む。この場合、下地電極層の表面のガラス相の割合は、１重量％以上、３０重量％以下であることが好ましい。
　このようなガラス相の割合が上記範囲内であると、下地電極層が、素体に充分に焼付けられた状態になり、また、充分な導電性を有する。
　第１被覆層の厚みは特に限定されないが、０．１μｍ以上、２０．０μｍ以下であることが好ましく、１．０μｍ以上、１０．０μｍ以下であることがより好ましい。
　第１被覆層の厚みを上記範囲とすることにより、Ｎｉによるバリア効果が好適に得られる。
　本発明の第１実施形態に係るチップインダクタの第１外部電極では、下地電極層の厚みと第１被覆層の厚みとの和は、５．５μｍ以上、５３．５μｍ未満であることが好ましい。
　下地電極層の厚みと第１被覆層の厚みとの和が、５．５μｍ未満であると、素体のエッジ部において下地電極層に切れやすくなる。
　下地電極層の厚みと第１被覆層の厚みとの和が、５３．５μｍを超えると、ツームストン現象が生じやすくなる。
　第２被覆層の厚みは特に限定されないが、０．１μｍ以上、２０μｍ以下であることが好ましく、１．０μｍ以上、１０．０μｍ以下であることがより好ましい。
　第２被覆層の厚みを上記範囲とすることにより、Ｃｕによるボイドの発生を抑制する効果が得られる。
　また、第２被覆層の厚みが２０μｍ以下であると、チップインダクタを基板に実装した際に、横からの力に対し強くなり、チップインダクタが基板から剥離しにくくなる。
　第２被覆層の形成方法は特に限定されないが、めっきにより形成してもよく、スパッタにより形成してもよく、導電性ペーストを塗布してから焼き付けて形成してもよい。
　つまり、第２被覆層はＣｕを主成分とするめっき層であってもよく、Ｃｕを主成分とするスパッタ層であってもよく、Ｃｕを主成分とする焼付電極層であってもよい。
　第２被覆層をめっきやスパッタにより形成する場合、第２被覆層はガラス相を含まない。
　第２被覆層を焼き付けて形成する場合、第２被覆層はガラス相を含む。
　第３被覆層の厚みは特に限定されないが、０．１μｍ以上、２０．０μｍ以下であることが好ましく、１．０μｍ以上、１０．０μｍ以下であることがより好ましい。
　第３被覆層の厚みが上記範囲であると、Ｓｎによるはんだ濡れ性の向上効果が好適に得られる。
　本発明の第１実施形態に係るチップインダクタにおいて、第３被覆層の形成方法は特に限定されないが、めっきにより形成してもよく、スパッタにより形成してもよく、導電性ペーストを塗布してから焼き付けて形成してもよい。
　つまり、第３被覆層はＳｎを主成分とするめっき層であってもよく、Ｓｎを主成分とするスパッタ層であってもよく、Ｓｎを主成分とする焼付電極層であってもよい。
　第３被覆層をめっきやスパッタにより形成する場合、第３被覆層はガラス相を含まない。
　第３被覆層を焼き付けて形成する場合、第３被覆層はガラス相を含む。
（第２外部電極）
　本発明の第１実施形態に係るチップインダクタでは、第２外部電極の好ましい構成は、第１外部電極の好ましい構成と同じである。
　なお、本発明の第１実施形態に係るチップインダクタでは、第１外部電極の構成と、第２外部電極の構成が同じである。そのため、本発明の第１実施形態に係るチップインダクタを製造する際、第１外部電極及び第２外部電極を同じ工程で同時に形成することができるので製造工程が複雑になりにくい。
　次に、本発明の第１実施形態に係るチップインダクタの製造方法について説明する。
　本発明の第１実施形態に係るチップインダクタの製造方法は、内部電極を含む素体を準備する素体準備工程と、素体の外表面に第１外部電極及び第２外部電極を形成する外部電極形成工程とを含んでいてもよい。
　素体準備工程では、従来公知の方法で内部電極を含む素体を準備してもよい。
　例えば、内部電極の一部が形成された絶縁層を複数枚積層し、焼成することにより内部電極を含む素体を作製してもよい。この方法では、各絶縁層を積層した際に、各内部電極の一部が接続して螺旋状になるように、各絶縁層に内部電極の一部を形成する。これにより、コイル導体として機能する内部電極を形成することができる。
　なおこの際、内部電極の第１端部及び第２端部が素体の外表面から露出されるように、各絶縁層に内部電極の一部を形成する。
　外部電極形成工程では、まず、素体の外表面に内部電極の第１端部に接続する下地電極層を形成する。
　下地電極層は、Ｎｉペーストを素体にディップ塗布し、焼付けを行うことにより形成する。
　焼付温度は、最高温度９００℃以上、１０００℃以下であることが好ましい。焼付時間は、３０分以上、６０分以下であることが好ましい。
　焼付雰囲気は、不活性雰囲気や還元雰囲気であってもよい。このような雰囲気としては、Ｎ２雰囲気や、０．１％Ｈ２を含むＮ２雰囲気が挙げられる。
　Ｎ２雰囲気等の不活性雰囲気で焼付けを行う場合、焼付け後、表面の酸化膜を除去してもよい。
　同様に、素体の外表面に内部電極の第２端部に接続する下地電極層を形成する。
　次に、各下地電極層の上に、導電性金属としてＮｉを主成分とする第１被覆層をめっきにより形成する。
　第１被覆層は、Ｎｉ電解めっきにより形成してもよく、Ｎｉ無電解めっきにより形成してもよい。
　次に、各第１被覆層の上に導電性金属としてＣｕを主成分とする第２被覆層を形成する。
　第２被覆層の形成方法としては、例えば、以下の方法が挙げられる。
　第２被覆層は、Ｃｕペーストをディップ塗布し、焼付けることにより形成してもよい。
　焼付温度は、７８０～８５０℃であることが好ましい。
　焼付雰囲気は、Ｃｕの酸化を抑制する雰囲気であれば特に限定されず、不活性雰囲気や還元雰囲気であってもよい。このような雰囲気としては、Ｎ２雰囲気や、０．１％Ｈ２を含むＮ２雰囲気が挙げられる。
　また、第２被覆層はめっき処理やスパッタ処理により形成してもよい。
　第２被覆層をめっき処理により形成する場合、第１被覆層の上に、電解めっきや無電解めっきにより形成してもよい。
　第２被覆層をスパッタ処理により形成する場合、第１被覆層の上にＣｕスパッタを行ってもよい。
　なお、第２被覆層の形成方法によっては、第２被覆層の表面に酸化膜が形成される場合があるが、次の第３被覆層を形成する前に、酸化膜の除去を行ってもよい。
　次に、各第２被覆層の上に、導電性金属としてＳｎを主成分とする第３被覆層を形成する。
　第３被覆層の形成方法としては、従来公知の方法を採用することができる。
　例えば、第３被覆層は、電解めっきや無電解めっきにより形成してもよい。
　以上の工程を経て、本発明の第１実施形態に係るチップインダクタを製造することができる。
（第２実施形態）
　次に、本発明の第２実施形態に係るチップインダクタについて説明する。
　本発明の第２実施形態に係るチップインダクタは、第２外部電極が第２被覆層を含まない以外は、上記本発明の第１実施形態に係るチップインダクタと同じ構成である。
　以下、本発明の第２実施形態に係るチップインダクタについて図面を用いて説明する。
　図２は、本発明の第２実施形態に係るチップインダクタの一例を模式的に示す断面図である。
　図２に示すように、本発明の第２実施形態に係るチップインダクタ１０１は、素体１０と、第１端部２１及び第２端部２２を有し、第１端部２１及び第２端部２２が素体１０の外表面から露出するように素体１０の内部に配置された内部電極２０と、素体１０の外表面に設けられ、第１端部２１に接続する第１外部電極３１と、素体１０の外表面に設けられ、第２端部２２に接続する第２外部電極１３２とを備える。
　図２に示すように、チップインダクタ１０１では、第２外部電極１３２は、素体１０側から順に、下地電極層３２ａ、第１被覆層３２ｂ及び第３被覆層３２ｄを有する。
　つまり、チップインダクタ１０１では第２外部電極１３２がＣｕを主成分とする第２被覆層３２ｃを含まない以外、上記チップインダクタ１と同じ構成である。
　チップインダクタ１０１では、第２外部電極１３２は第２被覆層を含まない。そのため、第２外部電極１３２における電気抵抗を低くすることができる。
　なお、チップインダクタ１０１は、第１外部電極３１が電流が入る側（電子が出る側）の電極となり、第２外部電極１３２が電流が出る側（電子が入る側）の電極となるように使用される。
　上記の通り、エレクトロマイクレーションによりボイドが生じるのは電流が入る側（電子が出る側）の外部電極である。
　そのため、第１外部電極が電流が入る側（電子が出る側）の電極となるようにチップインダクタ１０１を配置することで第１外部電極にボイドが発生することを抑制することができる。
　チップインダクタ１０１では、第１外部電極３１と第２外部電極１３２とが違う構成である。
　そのため、第１外部電極３１と第２外部電極１３２とを判別するために、素体１０に、方向識別マーキングが設けられていてもよい。
　次に、本発明の第２実施形態に係るチップインダクタの製造方法について説明する。
　本発明の第２実施形態に係るチップインダクタは、上記本発明の第１実施形態に係るチップインダクタの製造方法において、第２被覆層を形成する工程を以下のように変更することにより製造することができる。
　まず、上記本発明の第１実施形態に係るチップインダクタの製造方法と同様に内部電極を含む素体を準備し、下地電極層及び第１被覆層を形成する。
　そして、一方の第１被覆層にのみＣｕペーストをディップ塗布し、焼付けることにより第２被覆層を形成してもよい。焼付の条件は、上記本発明の第１実施形態に係るチップインダクタの製造方法において、第２被覆層を焼付けることにより形成する方法と同様の方法を採用することができる。
　その後、第２被覆層が形成されていない第１被覆層及び第２被覆層の上に、第３被覆層を形成することにより、本発明の第２実施形態に係るチップインダクタを製造することができる。
　また、本発明の第２実施形態に係るチップインダクタの別の製造方法では、上記本発明の第１実施形態に係るチップインダクタの製造方法と同様に内部電極を含む素体を準備し、下地電極層及び第１被覆層を形成する。
　次に、一方の第１被覆層のみＣｕめっき浴に入れ、第１被覆層にＣｕめっきを施すことにより第２被覆層を形成する。
　その後、第２被覆層が形成されていない第１被覆層及び第２被覆層の上に、第３被覆層を形成することにより、本発明の第２実施形態に係るチップインダクタを製造することができる。
　また、本発明の第２実施形態に係るチップインダクタの別の製造方法では、上記本発明の第１実施形態に係るチップインダクタの製造方法と同様に内部電極を含む素体を準備し、下地電極層及び第１被覆層を形成する。
　次に、他方の第１被覆層にレジストや樹脂を用いてマスキングを行う。その後、マスキングされた素体全体にめっき処理やスパッタ処理を行う。これにより、一方の第１被覆層の上に第２被覆層を形成することができる。
　その後、マスキングを除去し、他方の第１被覆層を露出する。
　そして、第２被覆層が形成されていない第１被覆層及び第２被覆層の上に、第３被覆層を形成することにより、本発明の第２実施形態に係るチップインダクタを製造することができる。
　なお、これらの本発明の第２実施形態に係るチップインダクタの製造方法において、第３被覆層の形成方法は、上記本発明の第１実施形態に係るチップインダクタの製造方法における第３被覆層の形成方法と同様の方法を採用することができる。
（第３実施形態）
　次に、本発明の第３実施形態に係るチップインダクタについて説明する。
　本発明の第３実施形態に係るチップインダクタは、第１外部電極及び第２外部電極が第２被覆層を含まない以外は、上記本発明の第１実施形態に係るチップインダクタと同じ構成である。
　以下、本発明の第３実施形態に係るチップインダクタについて図面を用いて説明する。
　図３は、本発明の第３実施形態に係るチップインダクタの一例を模式的に示す断面図である。
　図３に示すように、本発明の第３実施形態に係るチップインダクタ２０１は、素体１０と、第１端部２１及び第２端部２２を有し、第１端部２１及び第２端部２２が素体１０の外表面から露出するように素体１０の内部に配置された内部電極２０と、素体１０の外表面に設けられ、第１端部２１に接続する第１外部電極２３１と、素体１０の外表面に設けられ、第２端部２２に接続する第２外部電極２３２とを備える。
　図３に示すように、チップインダクタ２０１では、第１外部電極２３１は、素体１０側から順に、下地電極層３１ａ、第１被覆層３１ｂ及び第３被覆層３１ｄを有する。
　また、チップインダクタ２０１では、第２外部電極２３２は、素体１０側から順に、下地電極層３２ａ、第１被覆層３２ｂ及び第３被覆層３２ｄを有する。
　つまり、チップインダクタ２０１では、第１外部電極２３１がＣｕを主成分とする第２被覆層３１ｃを含まず、第２外部電極２３２がＣｕを主成分とする第２被覆層３２ｃを含まない以外、上記チップインダクタ１と同じ構成である。
　チップインダクタ２０１では、第１外部電極２３１は第２被覆層を含まず、かつ、第２外部電極２３２は第２被覆層を含まない。そのため、第１外部電極２３１及び第２外部電極２３２における電気抵抗を低くすることができる。
　本発明の第３実施形態に係るチップインダクタの製造方法について説明する。
　本発明の第３実施形態に係るチップインダクタは、上記本発明の第１実施形態に係るチップインダクタの製造方法において、第２被覆層を形成する工程を行わない以外同様の方法で製造することができる。
（その他の実施形態）
　上記本発明の第１実施形態～第３実施形態に係るチップインダクタでは、Ｓｎを主成分とする第３被覆層が最表層に形成されていた。しかし、本発明のチップインダクタでは、第３被覆層が形成されておらず、第１被覆層が最表層に位置していてもよい。
　また、第３被覆層の上に別の層が形成されていてもよい。
　なお、本発明のチップインダクタでは、第３被覆層が形成されておらず、第１被覆層が最表層に位置していてもよい。
　本発明のチップインダクタでは、第１被覆層の上に、第２被覆層及び第３被覆層が形成されておらず、他の層が形成されていてもよい。
　また、本発明のチップインダクタでは、第１外部電極及び第２外部電極において、第１被覆層と第２被覆層との間に別の層が形成されていてもよく、第２被覆層と第３被覆層との間に別の層が形成されていてもよい。
　本発明のチップインダクタでは、第１外部電極が、素体側から順に、下地電極及び第１被覆層を有していれば、第２外部電極の構成は、上記本発明の第１実施形態～第３実施形態に係るチップインダクタの説明で示した構成に限られず、従来公知の構成であってもよい。
　上記本発明の第１実施形態～第３実施形態に係るチップインダクタでは、第１外部電極の下地電極層は焼付電極層であった。しかし、本発明のチップインダクタでは、第１外部電極の下地電極は、焼付電極層でなくてもよく、導電性樹脂層であってもよい。導電性樹脂層は、金属粉末と樹脂とを含む。樹脂は、例えば熱硬化性樹脂が用いられる。導電性樹脂層は、Ｎｉと熱硬化性樹脂との混合ペーストを熱硬化させたものであってもよい。樹脂電極層におけるポア率は０．０％であってもよい。
　また、第２外部電極の下地電極層も同様に、導電性樹脂層であってもよい。
　本明細書には、以下の発明が記載されている。
　本発明（１）は、素体と、第１端部及び第２端部を有し、上記第１端部及び上記第２端部が上記素体の外表面から露出するように上記素体の内部に配置された内部電極と、上記素体の外表面に設けられ、上記第１端部に接続する第１外部電極と、上記素体の外表面に設けられ、上記第２端部に接続する第２外部電極と、を備え、上記第１外部電極は、上記素体側から順に、下地電極層及び第１被覆層を有し、上記第１外部電極の上記下地電極層の導電性金属の主成分はＮｉであり、上記第１外部電極の上記第１被覆層の導電性金属の主成分はＮｉであり、上記第１外部電極の上記第１被覆層はめっき層である、チップインダクタである。
　本発明（２）は、素体と、第１端部及び第２端部を有し、上記第１端部及び上記第２端部が上記素体の外表面から露出するように上記素体の内部に配置された内部電極と、上記素体の外表面に設けられ、上記第１端部に接続する第１外部電極と、上記素体の外表面に設けられ、上記第２端部に接続する第２外部電極と、を備え、上記第１外部電極は、上記素体側から順に、下地電極層及び第１被覆層を有し、上記第１外部電極の上記下地電極層の導電性金属の主成分はＮｉであり、上記第１外部電極の上記第１被覆層の導電性金属の主成分はＮｉであり、上記第１外部電極の上記下地電極層はガラス相を含み、上記第１外部電極の上記第１被覆層はガラス相を含まない、チップインダクタである。
　本発明（３）は、素体と、第１端部及び第２端部を有し、上記第１端部及び上記第２端部が上記素体の外表面から露出するように上記素体の内部に配置された内部電極と、上記素体の外表面に設けられ、上記第１端部に接続する第１外部電極と、上記素体の外表面に設けられ、上記第２端部に接続する第２外部電極と、を備え、上記第１外部電極は、上記素体側から順に、下地電極層及び第１被覆層を有し、上記第１外部電極の上記下地電極層の導電性金属の主成分はＮｉであり、上記第１外部電極の上記第１被覆層の導電性金属の主成分はＮｉであり、上記第１外部電極の上記下地電極層に含まれるＮｉの平均粒径は、上記第１外部電極の上記第１被覆層に含まれるＮｉの平均粒径よりも大きい、チップインダクタである。
　本発明（４）は、上記第１外部電極の上記下地電極層は焼付電極層である、本発明（１）～（３）のいずれかに記載のチップインダクタである。
　本発明（５）は、上記第１外部電極の上記下地電極層のポア率は、前記第１外部電極の前記第１被覆層のポア率よりも大きい、本発明（４）に記載のチップインダクタである。
　本発明（６）は、上記第１外部電極の上記下地電極層は樹脂を含む導電性樹脂層である、本発明（１）～（３）のいずれかに記載のチップインダクタである。
　本発明（７）は、上記素体は、複数の絶縁層が積層された積層体である、本発明（１）～（６）のいずれかに記載のチップインダクタである。
　本発明（８）は、上記第１外部電極の上記下地電極層の厚みと、上記第１外部電極の上記第１被覆層の厚みとの和は、５．５μｍ以上、５３．５μｍ未満である、本発明（１）～（７）のいずれかに記載のチップインダクタである。
　本発明（９）は、上記第１外部電極は、上記第１被覆層の上に、第２被覆層及び第３被覆層を順に有し、上記第１外部電極の上記第２被覆層の導電性金属の主成分は、Ｃｕであり、上記第１外部電極の上記第３被覆層の導電性金属の主成分は、Ｓｎである、本発明（１）～（８）のいずれかに記載のチップインダクタである。
　本発明（１０）は、上記第１外部電極は、上記第１被覆層の上に、第３被覆層を有し、上記第１外部電極の上記第３被覆層の導電性金属の主成分は、Ｓｎである、本発明（１）～（８）のいずれかに記載のチップインダクタである。
　本発明（１１）は、上記第２外部電極は、上記素体側から順に、下地電極層及び第１被覆層を有し、上記第２外部電極の上記下地電極層の導電性金属の主成分はＮｉであり、上記第２外部電極の上記第１被覆層の導電性金属の主成分はＮｉであり、上記第２外部電極の上記第１被覆層はめっき層である、本発明（１）～（１０）のいずれかに記載のチップインダクタである。
　本発明（１２）は、上記第２外部電極は、上記素体側から順に、下地電極層及び第１被覆層を有し、上記第２外部電極の上記下地電極層の導電性金属の主成分はＮｉであり、上記第２外部電極の上記第１被覆層の導電性金属の主成分はＮｉであり、上記第２外部電極の上記下地電極層はガラス相を含み、上記第２外部電極の上記第１被覆層はガラス相を含まない、本発明（１）～（１１）のいずれかに記載のチップインダクタである。
　本発明（１３）は、上記第２外部電極は、上記素体側から順に、下地電極層及び第１被覆層を有し、上記第２外部電極の上記下地電極層の導電性金属の主成分はＮｉであり、上記第２外部電極の上記第１被覆層の導電性金属の主成分はＮｉであり、上記第２外部電極の上記下地電極層に含まれるＮｉの平均粒径は、上記第２外部電極の上記第１被覆層に含まれるＮｉの平均粒径よりも大きい、本発明（１）～（１２）のいずれかに記載のチップインダクタである。
　本発明（１４）は、上記第２外部電極の上記下地電極層は焼付電極層である、本発明（１１）～（１３）のいずれかに記載のチップインダクタである。
　本発明（１５）は、上記第２外部電極の上記下地電極層のポア率は、上記第２外部電極の上記第１被覆層のポア率よりも大きい、本発明（１４）に記載のチップインダクタである。
　本発明（１６）は、上記第２外部電極の上記下地電極層は樹脂を含む導電性樹脂層である、本発明（１１）～（１３）のいずれかに記載のチップインダクタである。
　本発明（１７）は、上記第２外部電極の上記下地電極層の厚みと、上記第２外部電極の上記第１被覆層の厚みとの和は、５．５μｍ以上、５３．５μｍ未満である、本発明（１１）～（１５）のいずれかに記載のチップインダクタである。
（実施例１）
　セラミックからなる絶縁シート上にＡｇペーストをスクリーン印刷し、続いて乾燥を行うことで、厚み２５μｍ、幅２００μｍであり、所定の導体パターン（コイルパターン）を有する絶縁シートを作製した。
　次に、導体パターンを有する絶縁シートをチップ内部でコイル導体が形成されるように積層し、続いて熱圧着した。この圧着体を長さＬが１．６ｍｍ、幅Ｗが０．８ｍｍの直方体状になるように切断し、所定の温度、時間をかけて脱バインダ、焼成を行った。
　これにより内部電極が配置された素体を作製した。なお、この際、内部電極の第１端部及び第２端部が素体の外表面から露出するようにした。
　次に、ディップ塗布により、内部電極の第１端部及び第２端部に接触するように、素体の外表面にＮｉペーストを塗布し、温度：８５０～９３０℃、時間：６０分、雰囲気：還元雰囲気の条件で塗膜を焼き付けることで、下地電極層を形成した。この際、下地電極層の厚みが１μｍとなるようにした。
　次に、各下地電極層の上に、Ｎｉ電解めっきを施すことにより、Ｎｉを主成分とするＮｉめっき層（第１被覆層）を形成した。この際、Ｎｉめっき層の厚みが３．５μｍとなるようにした。
　次に、各第１被覆層の上に、Ｓｎ電解めっきを施し、Ｓｎを主成分とするＳｎめっき層（第３被覆層）を形成した。この際、Ｓｎめっき層の厚みが２．５μｍとなるようにした。
　これにより、内部電極の第１端部に接続する第１外部電極及び内部電極の第２端部に接続する第２外部電極を形成した。
　以上の工程を経て実施例１に係るチップインダクタを製造した。
（実施例２）～（実施例７）
　第１外部電極及び第２外部電極の下地電極の厚みを表１に示すように変更した以外は、実施例１と同様に実施例２～７に係るチップインダクタを製造した。
（比較例１）
　下地電極を形成する際に、Ｎｉペーストに変えてＡｇペーストを用い、形成する下地電極の厚みを１０μｍとした以外は、実施例１と同様に比較例１に係るチップインダクタを製造した。
（エッジ部における切れの観察）
　各実施例に係るチップインダクタを３０個製造して、エッジ部分に切れが生じているか否かを観察した。また、比較例１に係るチップインダクタを１０個製造してエッジ部に切れが生じているか否かを観察した。結果を表１に示す。
（ツームストン現象の観察）
　電極を有する基板を準備した。そして、Ｓｎ－Ａｇ－Ｃｕはんだを用いて各チップインダクタを基板に実装した。はんだ接続は、２６０～２７０℃、３０秒の条件で行った。
　同様の方法で、各チップインダクタが実装された基板を１００個作製し、実装時にツームストン現象が生じるか否かを観察した。結果を表１に示す。
（ガス腐食試験）
　電極を有する基板を準備した。そして、Ｓｎ－Ａｇ－Ｃｕはんだを用いて各チップインダクタを基板に実装した。はんだ接続は、２６０～２７０℃、３０秒の条件で行った。
　次に、各チップインダクタが実装された基板を温度：４０℃、湿度：８０％、雰囲気：Ｈ２Ｓを２５ｐｐｍ含む空気の環境に５００時間静置した。
　その後、チップインダクタに直流電流を印加し抵抗値を測定した。抵抗値が測定限界以上となった場合、チップインダクタの内部電極に断線が生じたと判断した。
　同様の操作を合計３０回繰り返し、断線が生じた回数を数えた。結果を表１に示す。
　また、試験後の各チップインダクタを切断し、第１外部電極及び第２外部電極の腐食部分の長さを観察した。その平均値を表１に示す。
　なお、「第１外部電極及び第２外部電極の腐食部分の長さ」とは、長さ方向Ｌにおける第１外部電極及び第２外部電極の端部からの腐食が進行したと判断されるまでの距離のことを意味する。
　表１に示すように、ガス腐食試験では、各実施例に係るチップインダクタを用いた場合、断線が発生していなかった。一方、比較例１に係るチップインダクタでは、高頻度で断線が発生していた。
　また、各実施例に係るチップインダクタの腐食部分の平均長さは、比較例１に係るチップインダクタの平均長さよりも短かった。
　この結果より、各実施例に係るチップインダクタは、下地電極の耐腐食性が高く、長期の接続信頼性が高いことが判明した。
　表１に示すエッジ部における切れの観察より、下地電極の厚さが１μｍである場合、エッジ部において切れが生じやすいことが判明した。そのため、このような切れを防ぐという観点からは、下地電極の厚さが１μｍを超えることが好ましいことが判明した。
　表１に示すツームストン現象の観察より、下地電極の厚さが１００μｍである場合、ツームストン現象が生じやすいことが判明した。そのため、ツームストン現象を防ぐという観点からは、下地電極の厚さが１００μｍ未満であることが好ましいことが判明した。
１、１０１、２０１　チップインダクタ
１０　素体
２０　内部電極
２１　第１端部
２２　第２端部
３１、２３１　第１外部電極
３１ａ　第１外部電極の下地電極層
３１ｂ　第１外部電極の第１被覆層
３１ｃ　第１外部電極の第２被覆層
３１ｄ　第１外部電極の第３被覆層
３２、１３２、２３２　第２外部電極
３２ａ　第２外部電極の下地電極層
３２ｂ　第２外部電極の第１被覆層
３２ｃ　第２外部電極の第２被覆層
３２ｄ　第２外部電極の第３被覆層

Claims (17)

  1. 　素体と、
    　第１端部及び第２端部を有し、前記第１端部及び前記第２端部が前記素体の外表面から露出するように前記素体の内部に配置された内部電極と、
    　前記素体の外表面に設けられ、前記第１端部に接続する第１外部電極と、
    　前記素体の外表面に設けられ、前記第２端部に接続する第２外部電極と、を備え、
    　前記第１外部電極は、前記素体側から順に、下地電極層及び第１被覆層を有し、
    　前記第１外部電極の前記下地電極層の導電性金属の主成分はＮｉであり、
    　前記第１外部電極の前記第１被覆層の導電性金属の主成分はＮｉであり、
    　前記第１外部電極の前記第１被覆層はめっき層である、チップインダクタ。
  2. 　素体と、
    　第１端部及び第２端部を有し、前記第１端部及び前記第２端部が前記素体の外表面から露出するように前記素体の内部に配置された内部電極と、
    　前記素体の外表面に設けられ、前記第１端部に接続する第１外部電極と、
    　前記素体の外表面に設けられ、前記第２端部に接続する第２外部電極と、を備え、
    　前記第１外部電極は、前記素体側から順に、下地電極層及び第１被覆層を有し、
    　前記第１外部電極の前記下地電極層の導電性金属の主成分はＮｉであり、
    　前記第１外部電極の前記第１被覆層の導電性金属の主成分はＮｉであり、
    　前記第１外部電極の前記下地電極層はガラス相を含み、前記第１外部電極の前記第１被覆層はガラス相を含まない、チップインダクタ。
  3. 　素体と、
    　第１端部及び第２端部を有し、前記第１端部及び前記第２端部が前記素体の外表面から露出するように前記素体の内部に配置された内部電極と、
    　前記素体の外表面に設けられ、前記第１端部に接続する第１外部電極と、
    　前記素体の外表面に設けられ、前記第２端部に接続する第２外部電極と、を備え、
    　前記第１外部電極は、前記素体側から順に、下地電極層及び第１被覆層を有し、
    　前記第１外部電極の前記下地電極層の導電性金属の主成分はＮｉであり、
    　前記第１外部電極の前記第１被覆層の導電性金属の主成分はＮｉであり、
    　前記第１外部電極の前記下地電極層に含まれるＮｉの平均粒径は、前記第１外部電極の前記第１被覆層に含まれるＮｉの平均粒径よりも大きい、チップインダクタ。
  4. 　前記第１外部電極の前記下地電極層は焼付電極層である、請求項１～３のいずれかに記載のチップインダクタ。
  5. 　前記第１外部電極の前記下地電極層のポア率は、前記第１外部電極の前記第１被覆層のポア率よりも大きい、請求項４に記載のチップインダクタ。
  6. 　前記第１外部電極の前記下地電極層は樹脂を含む導電性樹脂層である、請求項１～３のいずれかに記載のチップインダクタ。
  7. 　前記素体は、複数の絶縁層が積層された積層体である、請求項１～６のいずれかに記載のチップインダクタ。
  8. 　前記第１外部電極の前記下地電極層の厚みと、前記第１外部電極の前記第１被覆層の厚みとの和は、５．５μｍ以上、５３．５μｍ未満である、請求項１～７のいずれかに記載のチップインダクタ。
  9. 　前記第１外部電極は、前記第１被覆層の上に、第２被覆層及び第３被覆層を順に有し、
    　前記第１外部電極の前記第２被覆層の導電性金属の主成分は、Ｃｕであり、
    　前記第１外部電極の前記第３被覆層の導電性金属の主成分は、Ｓｎである、請求項１～８のいずれかに記載のチップインダクタ。
  10. 　前記第１外部電極は、前記第１被覆層の上に、第３被覆層を有し、
    　前記第１外部電極の前記第３被覆層の導電性金属の主成分は、Ｓｎである、請求項１～８のいずれかに記載のチップインダクタ。
  11. 　前記第２外部電極は、前記素体側から順に、下地電極層及び第１被覆層を有し、
    　前記第２外部電極の前記下地電極層の導電性金属の主成分はＮｉであり、
    　前記第２外部電極の前記第１被覆層の導電性金属の主成分はＮｉであり、
    　前記第２外部電極の前記第１被覆層はめっき層である、請求項１～１０のいずれかに記載のチップインダクタ。
  12. 　前記第２外部電極は、前記素体側から順に、下地電極層及び第１被覆層を有し、
    　前記第２外部電極の前記下地電極層の導電性金属の主成分はＮｉであり、
    　前記第２外部電極の前記第１被覆層の導電性金属の主成分はＮｉであり、
    　前記第２外部電極の前記下地電極層はガラス相を含み、前記第２外部電極の前記第１被覆層はガラス相を含まない、請求項１～１１のいずれかに記載のチップインダクタ。
  13. 　前記第２外部電極は、前記素体側から順に、下地電極層及び第１被覆層を有し、
    　前記第２外部電極の前記下地電極層の導電性金属の主成分はＮｉであり、
    　前記第２外部電極の前記第１被覆層の導電性金属の主成分はＮｉであり、
    　前記第２外部電極の前記下地電極層に含まれるＮｉの平均粒径は、前記第２外部電極の前記第１被覆層に含まれるＮｉの平均粒径よりも大きい、請求項１～１２のいずれかに記載のチップインダクタ。
  14. 　前記第２外部電極の前記下地電極層は焼付電極層である、請求項１１～１３のいずれかに記載のチップインダクタ。
  15. 　前記第２外部電極の前記下地電極層のポア率は、前記第２外部電極の前記第１被覆層のポア率よりも大きい、請求項１４に記載のチップインダクタ。
  16. 　前記第２外部電極の前記下地電極層は樹脂を含む導電性樹脂層である、請求項１１～１３のいずれかに記載のチップインダクタ。
  17. 　前記第２外部電極の前記下地電極層の厚みと、前記第２外部電極の前記第１被覆層の厚みとの和は、５．５μｍ以上、５３．５μｍ未満である、請求項１１～１５のいずれかに記載のチップインダクタ。
PCT/JP2025/017709 2024-06-11 2025-05-15 チップインダクタ Pending WO2025258317A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2024-094409 2024-06-11
JP2024094409 2024-06-11

Publications (1)

Publication Number Publication Date
WO2025258317A1 true WO2025258317A1 (ja) 2025-12-18

Family

ID=98051039

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2025/017709 Pending WO2025258317A1 (ja) 2024-06-11 2025-05-15 チップインダクタ

Country Status (1)

Country Link
WO (1) WO2025258317A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022202038A1 (ja) * 2021-03-26 2022-09-29 株式会社村田製作所 電子部品およびその製造方法
JP2023018739A (ja) * 2021-07-28 2023-02-09 株式会社村田製作所 コイル部品
JP2023044376A (ja) * 2021-09-17 2023-03-30 株式会社村田製作所 インダクタ部品
JP2023103827A (ja) * 2022-01-14 2023-07-27 株式会社村田製作所 コイル部品
JP2024076360A (ja) * 2022-11-24 2024-06-05 サムソン エレクトロ－メカニックス カンパニーリミテッド． コイル部品

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022202038A1 (ja) * 2021-03-26 2022-09-29 株式会社村田製作所 電子部品およびその製造方法
JP2023018739A (ja) * 2021-07-28 2023-02-09 株式会社村田製作所 コイル部品
JP2023044376A (ja) * 2021-09-17 2023-03-30 株式会社村田製作所 インダクタ部品
JP2023103827A (ja) * 2022-01-14 2023-07-27 株式会社村田製作所 コイル部品
JP2024076360A (ja) * 2022-11-24 2024-06-05 サムソン エレクトロ－メカニックス カンパニーリミテッド． コイル部品

Similar Documents

Publication Publication Date Title
US11804327B2 (en) Coil component and method of manufacturing the same
CN108597730B (zh) 片式电子组件及其制造方法
JP5195904B2 (ja) 積層コイル部品
US7106161B2 (en) Coil component
US20070242416A1 (en) Surface-mounting ceramic electronic component
WO2007007677A1 (ja) 電子部品、電子部品の実装構造および電子部品の製造方法
KR101933427B1 (ko) 코일 부품 및 그 제조 방법
JP7444146B2 (ja) コイル部品
CN109950027A (zh) 电感器部件
JP7438783B2 (ja) 磁性基体、コイル部品、及び電子機器
US12094642B2 (en) Multilayer inductor component
JP2023102541A (ja) コイル部品及びコイル部品の製造方法
JP7196831B2 (ja) 積層コイル部品
KR20160072455A (ko) 칩 전자 부품 및 칩 전자 부품의 실장 기판
WO2025258316A1 (ja) チップインダクタ及び実装構造
EP1035552A1 (en) Microchip-type electronic part
JP7800737B2 (ja) 積層セラミック電子部品
US20260024698A1 (en) Mounting structure of electronic component
JP2021068822A (ja) コイル部品及びコイル部品の製造方法
US20250391601A1 (en) Inductor and method of manufacturing inductor
US20250308754A1 (en) Coil component and board device
CN120600446A (zh) 层叠型线圈部件
JP2001068830A (ja) 回路基板
JP2002158133A (ja) 積層チップ部品
JP2003173916A (ja) ビーズインダクタ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 25821665

Country of ref document: EP

Kind code of ref document: A1