WO2025220175A1 - 半導体光集積素子および集積チップ - Google Patents

半導体光集積素子および集積チップ

Info

Publication number
WO2025220175A1
WO2025220175A1 PCT/JP2024/015400 JP2024015400W WO2025220175A1 WO 2025220175 A1 WO2025220175 A1 WO 2025220175A1 JP 2024015400 W JP2024015400 W JP 2024015400W WO 2025220175 A1 WO2025220175 A1 WO 2025220175A1
Authority
WO
WIPO (PCT)
Prior art keywords
modulator
laser
cross
sectional
point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2024/015400
Other languages
English (en)
French (fr)
Inventor
洋平 外間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to PCT/JP2024/015400 priority Critical patent/WO2025220175A1/ja
Publication of WO2025220175A1 publication Critical patent/WO2025220175A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/125—Bends, branchings or intersections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers

Definitions

  • This disclosure relates to semiconductor optical integrated devices and integrated chips.
  • Patent Document 1 discloses a semiconductor optical integrated device comprising a substrate, a laser diode and modulator integrated on the substrate, and a connecting waveguide that guides light emitted from the laser diode to the modulator.
  • the laser diode uses a buried waveguide in which both sides of the core layer are buried with semiconductor.
  • the modulator uses a high mesa ridge waveguide in which both sides of the core layer are not buried with semiconductor.
  • the connecting waveguide uses a buried waveguide in which both sides of the core layer are buried with semiconductor. The width of the connecting waveguide narrows as it moves from the laser diode to the modulator.
  • the structural dimensions, particularly in the height direction, are generally the same for both the buried structure and the high mesa structure.
  • the purpose of this disclosure is to provide a semiconductor optical integrated device and integrated chip that can improve the structural flexibility of the modulator.
  • the semiconductor optical integrated device comprises a substrate; a laser formed on the substrate and having a first lower cladding layer, a first active layer, and a first upper cladding layer stacked in this order from the substrate side; a modulator formed on the substrate and having a second lower cladding layer, a second active layer, and a second upper cladding layer stacked in this order from the substrate side; a conversion unit having a lower waveguide connected to the first active layer between the laser and the modulator and a first upper waveguide connected to the second active layer between the laser and the modulator; and a burying layer burying a side surface of the first active layer of the laser and a side surface of the conversion unit, wherein the lower waveguide and the first upper waveguide form a directional coupler that transfers light guided through the lower waveguide from the laser to the modulator to the first upper waveguide, and the thickness of the burying layer burying the side surface of the conversion unit becomes thinner from the laser to the modulator, between the laser and the modul
  • the directional coupler in the conversion section transitions light guided through the lower waveguide to the first upper waveguide. This configuration improves the degree of freedom in the structure of the modulator, such as the thickness of the cladding layer.
  • 1 is a perspective view of a semiconductor optical integrated device according to a first embodiment; 1 is a cross-sectional view of a semiconductor optical integrated device according to a first embodiment.
  • 2 is a cross-sectional view obtained by cutting FIG. 1 along the line AA.
  • 2 is a cross-sectional view obtained by cutting FIG. 1 along line BB or line FF.
  • 2 is a cross-sectional view obtained by cutting FIG. 1 along line CC or line EE.
  • 2 is a cross-sectional view obtained by cutting FIG. 1 along the line DD.
  • 1 is a cross-sectional view illustrating a directional coupler according to a first embodiment.
  • FIG. 5 is a cross-sectional view taken at point A in FIG. 4 .
  • FIG. 5 is a cross-sectional view taken at point B or point F in FIG. 4.
  • 5 is a cross-sectional view taken at point C or point E in FIG. 4.
  • FIG. 5 is a cross-sectional view taken at point D in FIG. 4 .
  • 3A to 3C are cross-sectional views illustrating a method for manufacturing the semiconductor optical integrated device according to the first embodiment.
  • FIG. 7 is a cross-sectional view taken at point A in FIG. 6.
  • 7 is a cross-sectional view taken at point B or point F in FIG. 6.
  • FIG. 7 is a cross-sectional view taken at point C or point E in FIG. 6.
  • FIG. 7 is a cross-sectional view taken at point D in FIG. 6.
  • FIG. 9 is a cross-sectional view taken at point A in FIG. 8.
  • 9 is a cross-sectional view taken at point B or point F in FIG. 8.
  • 9 is a cross-sectional view taken at point C or point E in FIG. 8.
  • FIG. 9 is a cross-sectional view taken at point D in FIG. 8.
  • 3A to 3C are cross-sectional views illustrating a method for manufacturing the semiconductor optical integrated device according to the first embodiment.
  • FIG. 11 is a cross-sectional view taken at point A in FIG. 10 .
  • 11 is a cross-sectional view taken at point B or point F in FIG. 10.
  • FIG. 11 is a cross-sectional view taken at point C or point E in FIG. 10.
  • FIG. 11 is a cross-sectional view taken at point D in FIG. 10 .
  • 3A to 3C are cross-sectional views illustrating a method for manufacturing the semiconductor optical integrated device according to the first embodiment.
  • FIG. 13 is a cross-sectional view taken at point A in FIG. 12.
  • 13 is a cross-sectional view taken at point B or point F in FIG. 12.
  • 13 is a cross-sectional view taken at point C or point E in FIG. 12.
  • FIG. 13 is a cross-sectional view taken at point D in FIG. 12.
  • 3A to 3C are cross-sectional views illustrating a method for manufacturing the semiconductor optical integrated device according to the first embodiment.
  • FIG. 15 is a cross-sectional view taken at point A in FIG. 14 .
  • 15 is a cross-sectional view taken at point B or point F in FIG. 14.
  • 15 is a cross-sectional view taken at point C or point E in FIG. 14.
  • FIG. 15 is a cross-sectional view taken at point D in FIG. 14 .
  • 3A to 3C are cross-sectional views illustrating a method for manufacturing the semiconductor optical integrated device according to the first embodiment.
  • FIG. 17 is a cross-sectional view taken at point A in FIG. 16.
  • 17 is a cross-sectional view taken at point B or point F in FIG. 16.
  • 17 is a cross-sectional view taken at point C or point E in FIG. 16.
  • FIG. 17 is a cross-sectional view taken at point D in FIG. 16.
  • FIG. 19 is a cross-sectional view taken at point A in FIG. 18.
  • 19 is a cross-sectional view taken at point B or point F in FIG. 18.
  • 19 is a cross-sectional view taken at point C or point E in FIG. 18.
  • FIG. 19 is a cross-sectional view taken at point D in FIG. 18.
  • 3A to 3C are cross-sectional views illustrating a method for manufacturing the semiconductor optical integrated device according to the first embodiment.
  • FIG. 21 is a cross-sectional view taken at point A in FIG. 20.
  • 21 is a cross-sectional view taken at point B or point F in FIG. 20.
  • FIG. 21 is a cross-sectional view taken at point C or point E in FIG. 20.
  • FIG. 21 is a cross-sectional view taken at point D in FIG. 20.
  • FIG. 10 is a cross-sectional view of a laser in a semiconductor optical integrated device according to a comparative example.
  • FIG. 10 is a cross-sectional view of a modulator of a semiconductor optical integrated device according to a comparative example.
  • FIG. 10 is a perspective view of a semiconductor optical integrated device according to a second embodiment.
  • FIG. 10 is a cross-sectional view of a semiconductor optical integrated device according to a second embodiment. This is a cross-sectional view obtained by cutting FIG. 23 along the line AA. This is a cross-sectional view obtained by cutting FIG.
  • FIG. 10A to 10C are cross-sectional views illustrating a method for manufacturing a semiconductor optical integrated device according to a second embodiment.
  • FIG. 29 is a cross-sectional view taken at point A in FIG. 28.
  • 29 is a cross-sectional view taken at point B or point F in FIG. 28.
  • 29 is a cross-sectional view taken at point C or point E in FIG. 28.
  • FIG. 29 is a cross-sectional view taken at point D in FIG. 28.
  • FIG. 10 is a perspective view of a semiconductor optical integrated device according to a third embodiment.
  • FIG. 10 is a cross-sectional view of a semiconductor optical integrated device according to a third embodiment. This is a cross-sectional view obtained by cutting FIG. 30 along the line AA.
  • Embodiment 1. 1 is a perspective view of a semiconductor optical integrated device 100 according to a first embodiment.
  • the semiconductor optical integrated device 100 is an EML (Electro-absorption Modulator Integrated Laser Diode).
  • the semiconductor optical integrated device 100 employs a buried structure for the laser 10 that enables high output, and a high mesa structure for the modulator 20 that provides a high optical confinement rate and excellent extinction characteristics.
  • FIG. 2 is a cross-sectional view of the semiconductor optical integrated device 100 according to the first embodiment.
  • FIG. 3A is a cross-sectional view obtained by cutting FIG. 1 along line A-A.
  • FIG. 3B is a cross-sectional view obtained by cutting FIG. 1 along line B-B or line F-F.
  • FIG. 3C is a cross-sectional view obtained by cutting FIG. 1 along line C-C or line E-E.
  • FIG. 3D is a cross-sectional view obtained by cutting FIG. 1 along line D-D. Note that electrodes, insulating films, contact layers above the cladding layer, etc. are omitted in FIGS. 2 and 3.
  • the semiconductor optical integrated device 100 comprises a substrate 50, and a laser 10, modulator 20, and conversion section 30 formed on the substrate 50.
  • the laser 10 has a lower cladding layer 12, an active layer 14, and an upper cladding layer 16 stacked in this order from the substrate 50 side.
  • the modulator 20 has a lower cladding layer 22, an active layer 24, and an upper cladding layer 26 stacked in this order from the substrate 50 side.
  • the modulator 20 is an EA (Electro-Absorption) modulator.
  • the substrate 50 is formed, for example, from n-InP.
  • the lower cladding layers 12 and 22 are formed, for example, from n-InP.
  • the upper cladding layers 16 and 26 are formed, for example, from p-InP.
  • the active layers 14 and 24 are formed, for example, from InGaAsP or AlGaInAs. AlGaInAs is sometimes written as AlInGaAs or InAlGaAs.
  • the active layers 14 and 24 are also called MQW (Multi Quantum Well).
  • the conversion section 30 is provided between the laser 10 and the modulator 20, between the modulator 20 and the substrate 50, and on the output side of the modulator 20. Between the laser 10 and the modulator 20, the conversion section 30 has a lower waveguide 32 connected to the active layer 14, and an upper waveguide 34a connected to the active layer 24. On the opposite side of the modulator 20 from the laser 10, the conversion section 30 has an upper waveguide 34b connected to the active layer 24.
  • the lower waveguide 32 passes between the modulator 20 and the substrate 50, and reaches the opposite side of the modulator 20 from the laser 10.
  • the upper waveguides 34a and 34b may be collectively referred to as the upper waveguide 34.
  • An i-clad layer 31 is provided between the substrate 50 and the lower waveguide 32.
  • An i-clad layer 33 is provided between the lower waveguide 32 and the upper waveguides 34a and 34b.
  • An i-clad layer 35 is provided on the upper waveguides 34a and 34b.
  • the conversion section 30 has a portion separating the laser 10 and the modulator 20, and a portion separating the modulator 20 from the substrate 50. Therefore, the clad layer of the modulator 20 is independent of the clad layer of the laser 10.
  • the anode electrode 29 and the cathode electrode 21 of the modulator 20 can be provided independent of the anode electrode 19 and the cathode electrode 11 of the laser 10. In other words, the laser 10 and the modulator 20 do not have common electrodes or layers.
  • the semiconductor optical integrated device 100 includes a burying layer 60 that buries the side surfaces of the active layer 14 of the laser 10 and the side surfaces of the conversion section 30. As shown in FIG. 3D, both side surfaces of the active layer 24 of the modulator 20 are exposed from the burying layer 60. Between the laser 10 and the modulator 20, the thickness of the burying layer 60 that buries the side surfaces of the conversion section 30 becomes thinner from the laser 10 toward the modulator 20. Furthermore, on the output side of the modulator 20, the thickness of the burying layer 60 that buries the side surfaces of the upper waveguide 34b of the conversion section 30 becomes thicker the further away from the modulator 20 it is.
  • widths of the active layer 14, active layer 24, lower waveguide 32, and upper waveguide 34 are the same and are basically constant throughout the semiconductor optical integrated device 100.
  • the buried layer 60 is also called a current blocking layer.
  • the buried layer 60 is realized as a single layer, it is formed, for example, from InP containing Fe or Ru as a dopant.
  • the buried layer 60 has a multi-layer structure, it is formed, for example, by stacking p-InP, n-InP, and p-InP.
  • anode electrodes 19, 29 and a cathode electrode 21 of the modulator 20 are provided on the upper cladding layers 16, 26 via a current contact layer, an insulating film, etc.
  • the cathode electrode 11 of the laser 10 is provided on the underside of the substrate 50.
  • the electrode of the laser 10 and the electrode of the modulator 20 are independent.
  • the current contact layer is made of, for example, p-InGaAsP.
  • the insulating film is made of, for example, SiO2 or SiN.
  • the electrode is made of, for example, Au.
  • FIG. 4 is a cross-sectional view illustrating a directional coupler according to embodiment 1.
  • FIG. 5A is a cross-sectional view taken at point A in FIG. 4.
  • FIG. 5B is a cross-sectional view taken at point B or point F in FIG. 4.
  • FIG. 5C is a cross-sectional view taken at point C or point E in FIG. 4.
  • FIG. 5D is a cross-sectional view taken at point D in FIG. 4.
  • the lower waveguide 32 and the upper waveguide 34a form a directional coupler that transfers light 80 guided through the lower waveguide 32 from the laser 10 toward the modulator 20 to the upper waveguide 34a. In this way, the laser 10 and the modulator 20 are connected by a directional coupler.
  • the lower waveguide 32 and the upper waveguide 34b form a directional coupler that transfers light 80 guided through the upper waveguide 34b in a direction away from the modulator 20 to the lower waveguide 32.
  • the lower waveguide 32 and upper waveguide 34 are arranged parallel to each other and overlap in a plan view.
  • the lower waveguide 32 and upper waveguide 34 have the same thickness.
  • the lower waveguide 32 is arranged at the same height as the active layer 14 of the laser 10.
  • the upper waveguide 34 is arranged at the same height as the active layer 24.
  • the upper waveguide 34a is arranged at a height that allows the guided light 80 to move from the lower waveguide 32 to the upper waveguide 34a.
  • the upper waveguide 34a should be arranged at a height that allows the optical waveguide mode distribution in the laser 10 to overlap the upper waveguide 34a.
  • the ridge width W of the upper waveguide 34a continuously narrows. This reduces the optical waveguide mode diameter, bringing it closer to the optical waveguide mode diameter of the high mesa structure of the modulator 20. Furthermore, as the optical waveguide mode diameter becomes smaller, the light 80 no longer impinges on the lower waveguide 32, and no light returns to the lower waveguide 32.
  • the refractive index of the air outside the buried layer 60 is 1, the refractive index of the upper waveguide 34 is, for example, 3.6, and the refractive index of the i-clad layer 31 and buried layer 60 is, for example, 3.5. Because the device structure is made of semiconductors, the difference in refractive index between the buried layer 60 and air is greatest. Therefore, by thinning the buried layer 60 and narrowing the ridge width W, the optical waveguide mode can be confined in a layer with a high refractive index, thereby reducing the optical waveguide mode diameter.
  • the ridge width W of the upper waveguide 34b continuously widens. This increases the optical waveguide mode diameter.
  • conversion between the laser 10 and the modulator 20, and conversion between the modulator 20 and an output conversion unit (not shown), is achieved by forming a directional coupler and changing the ridge width W.
  • Figure 6 is a cross-sectional view illustrating a method for manufacturing the semiconductor optical integrated device 100 according to embodiment 1.
  • Figure 7A is a cross-sectional view taken at point A in Figure 6.
  • Figure 7B is a cross-sectional view taken at point B or F in Figure 6.
  • Figure 7C is a cross-sectional view taken at point C or E in Figure 6.
  • Figure 7D is a cross-sectional view taken at point D in Figure 6.
  • Figure 9A is a cross-sectional view at point A in Figure 8.
  • Figure 9B is a cross-sectional view at point B or point F in Figure 8.
  • Figure 9C is a cross-sectional view at point C or point E in Figure 8.
  • Figure 9D is a cross-sectional view at point D in Figure 8.
  • Figure 11A is a cross-sectional view at point A in Figure 10.
  • Figure 11B is a cross-sectional view at point B or point F in Figure 10.
  • Figure 11C is a cross-sectional view at point C or point E in Figure 10.
  • Figure 11D is a cross-sectional view at point D in Figure 10.
  • Figure 13A is a cross-sectional view at point A in Figure 12.
  • Figure 13B is a cross-sectional view at point B or point F in Figure 12.
  • Figure 13C is a cross-sectional view at point C or point E in Figure 12.
  • Figure 13D is a cross-sectional view at point D in Figure 12.
  • Figure 15A is a cross-sectional view at point A in Figure 14.
  • Figure 15B is a cross-sectional view at point B or point F in Figure 14.
  • Figure 15C is a cross-sectional view at point C or point E in Figure 14.
  • Figure 15D is a cross-sectional view at point D in Figure 14.
  • Figure 17A is a cross-sectional view at point A in Figure 16.
  • Figure 17B is a cross-sectional view at point B or point F in Figure 16.
  • Figure 17C is a cross-sectional view at point C or point E in Figure 16.
  • Figure 17D is a cross-sectional view at point D in Figure 16.
  • Figure 19A is a cross-sectional view at point A in Figure 18.
  • Figure 19B is a cross-sectional view at point B or point F in Figure 18.
  • Figure 19C is a cross-sectional view at point C or point E in Figure 18.
  • Figure 19D is a cross-sectional view at point D in Figure 18.
  • Figure 21A is a cross-sectional view taken at point A in Figure 20.
  • Figure 21B is a cross-sectional view taken at point B or point F in Figure 20.
  • Figure 21C is a cross-sectional view taken at point C or point E in Figure 20.
  • Figure 21D is a cross-sectional view taken at point D in Figure 20.
  • Figure 22A is a cross-sectional view of a laser 810 of a semiconductor optical integrated device according to a comparative example.
  • Figure 22B is a cross-sectional view of a modulator 20 of a semiconductor optical integrated device according to a comparative example.
  • the laser 810 has a buried structure in which the side surfaces of the active layer 814 are buried with a buried layer 860.
  • the modulator 820 has a high mesa structure in which the side surfaces of the active layer 824 are exposed from the buried layer 860.
  • the laser 810 and modulator 820 of the comparative example share cladding layers 812 and 822, and cladding layers 816 and 826, respectively.
  • the laser 810 and modulator 820 of the comparative example also share cathode electrodes 11 and 21.
  • a current contact layer 840 and an insulating film 842 are stacked on the cladding layers 816 and 826.
  • Anode electrodes 19 and 29 are in contact with the current contact layer 840 through openings formed in the insulating film 842.
  • the cladding layer 816 is made thick to prevent the optical waveguide mode propagating through the active layer 814 from being distributed in the current contact layer 840.
  • the directional coupler in the conversion section 30 shifts light guided through the lower waveguide 32 to the upper waveguide 34a, and the ridge width W is made thinner from the laser 10 to the modulator 20.
  • This makes it possible to convert from the buried structure of the laser 10 to the high mesa structure of the modulator 20.
  • this structure allows the cladding layer of the modulator 20 to be separated from the cladding layer of the laser 10. Therefore, the thicknesses of the lower cladding layer 22 and upper cladding layer 26 of the modulator 20 can be freely determined independently of the laser 10, improving the degree of freedom in the structure.
  • the thickness of the upper cladding layer 26 can be set independently of the upper cladding layer 16 of the laser 10. This improves the structural freedom of the modulator 20. For example, by setting the upper cladding layer 26 to the required thickness, a low-capacity high mesa structure can be realized, enabling high-speed operation. Furthermore, the laser 10 can also be freely designed independently of the modulator 20.
  • anode electrode 29 and cathode electrode 21 of the modulator 20 can be made independent of the anode electrode 19 and cathode electrode 11 of the laser 10. This makes it possible for the modulator 20 to be driven by a differential voltage independent of the laser 10. This allows for lower power consumption.
  • the buried structure of the laser 10 can be converted to a high mesa structure of the modulator 20 without adding any special processes. Furthermore, a simple process makes it possible to separate the laser 10 and modulator 20, particularly the lower cladding layers 12 and 22 below the active layer. Furthermore, in a directional coupler, the light transfer distance is determined by the width and distance between the lower waveguide 32 and upper waveguide 34. Therefore, light can be transferred with higher precision than when using, for example, an MMI (Multi-Mode Interferometer).
  • MMI Multi-Mode Interferometer
  • each layer is merely examples and are not limited to those described above.
  • the conductivity types of each layer may be reversed.
  • the conversion section 30 only needs to be located at least between the laser 10 and the modulator 20.
  • Fig. 23 is a perspective view of the semiconductor optical integrated device 200 according to the second embodiment.
  • Fig. 24 is a cross-sectional view of the semiconductor optical integrated device 200 according to the second embodiment.
  • Fig. 25A is a cross-sectional view obtained by cutting Fig. 23 along line A-A.
  • Fig. 25B is a cross-sectional view obtained by cutting Fig. 23 along line B-B or line F-F.
  • Fig. 25C is a cross-sectional view obtained by cutting Fig. 23 along line C-C or line E-E.
  • Fig. 25D is a cross-sectional view obtained by cutting Fig. 23 along line D-D.
  • the laser 10 has a buried structure that allows for high output
  • the modulator 220 has a ridge structure that provides a high optical confinement rate and high extinction characteristics.
  • the semiconductor optical integrated device 200 differs from the semiconductor optical integrated device 100 of embodiment 1 in that one side of the active layer 24 of the modulator 220 is exposed from the buried layer 60, and the other side is buried in the buried layer 60. In this way, it is sufficient that at least one side of the active layer 24 of the modulator 220 is exposed from the buried layer 60.
  • the rest of the structure is the same as that of embodiment 1.
  • FIG. 26 is a cross-sectional view illustrating a directional coupler according to embodiment 2.
  • FIG. 27A is a cross-sectional view taken at point A in FIG. 26.
  • FIG. 27B is a cross-sectional view taken at point B or F in FIG. 26.
  • FIG. 27C is a cross-sectional view taken at point C or E in FIG. 26.
  • FIG. 27D is a cross-sectional view taken at point D in FIG. 26.
  • conversion between laser 10 and modulator 220, and conversion between modulator 220 and an output conversion unit are achieved by forming a directional coupler and changing the ridge width W.
  • Figure 28 is a cross-sectional view illustrating a method for manufacturing the semiconductor optical integrated device 200 according to embodiment 2.
  • Figure 29A is a cross-sectional view at point A in Figure 28.
  • Figure 29B is a cross-sectional view at point B or point F in Figure 28.
  • Figure 29C is a cross-sectional view at point C or point E in Figure 28.
  • Figure 29D is a cross-sectional view at point D in Figure 28.
  • both sides of the upper cladding layer 26 and one side of the active layer 24 are processed by etching or the like to form a ridge structure.
  • the buried layer 60 is also processed by etching or the like to obtain the desired ridge width W. This results in a buried layer 60 whose thickness changes continuously in the conversion region 30.
  • the directional coupler in the conversion section 30 shifts light guided through the lower waveguide 32 to the upper waveguide 34a, and the ridge width W is reduced from the laser 10 to the modulator 220.
  • the cladding layer of the modulator 220 can be separated from the cladding layer of the laser 10, improving structural flexibility.
  • the modulator 220 can be driven by a differential voltage independent of the laser 10, enabling low power consumption.
  • both side surfaces of the active layer 24 of the modulator may be buried in the buried layer 60.
  • a thin buried layer 60 may be disposed on both sides of the active layer 24.
  • FIG. 30 is a perspective view of an integrated chip 300 according to the third embodiment.
  • FIG. 31 is a cross-sectional view of an integrated chip 300 according to the third embodiment.
  • FIG. 32A is a cross-sectional view obtained by cutting FIG. 30 along line A-A.
  • FIG. 32B is a cross-sectional view obtained by cutting FIG. 30 along line B-B or line F-F.
  • FIG. 32C is a cross-sectional view obtained by cutting FIG. 30 along line C-C or line E-E.
  • FIG. 32D is a cross-sectional view obtained by cutting FIG. 30 along line D-D.
  • multiple semiconductor optical integrated elements 100 are arranged in a direction perpendicular to the light waveguide direction.
  • the multiple semiconductor optical integrated elements 100 are integrated in an array.
  • multiple semiconductor optical integrated elements 100 are provided, but the integrated chip 300 may also be made up of multiple semiconductor optical integrated elements 200.
  • modulators 20 and 220 are configured as independent circuits. This makes it possible to obtain an integrated chip 300 in which the modulated electrical signals to the modulators of each lane do not affect each other.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本開示に係る半導体光集積素子（１００）は、基板（５０）の上に形成され、基板（５０）側から順に積層した第１下部クラッド層（１２）と、第１活性層（１４）と、第１上部クラッド層（１６）と、を有するレーザ（１０）と、基板（５０）の上に形成され、基板（５０）側から順に積層した第２下部クラッド層（２２）と、第２活性層（２４）と、第２上部クラッド層（２６）と、を有する変調器（２０）と、レーザ（１０）と変調器（２０）との間で第１活性層（１４）に連なる下部導波路（３２）と、レーザ（１０）と変調器（２０）との間で第２活性層（２４）に連なる第１上部導波路（３４ａ）と、を有する変換部（３０）と、レーザ（１０）の第１活性層（１３）の側面と、変換部（３０）の側面と、を埋め込む埋め込み層（６０）と、を備え、下部導波路（３２）と第１上部導波路（３４ａ）は、下部導波路（３２）をレーザ（１０）から変調器（２０）に向かって導波する光を第１上部導波路（３４ａ）に移行させる方向性結合器を形成し、変換部（３０）の側面を埋め込む埋め込み層（６０）の厚さは、レーザ（１０）から変調器（２０）に向かって薄くなる。

Description

半導体光集積素子および集積チップ
　本開示は、半導体光集積素子および集積チップに関する。
　特許文献１には、基板と、基板上に集積されたレーザダイオード及び変調器と、レーザダイオードから出た光を変調器に導く接続導波路とを備えた半導体光集積素子が開示されている。レーザダイオードは、コア層の両サイドが半導体で埋め込まれた埋め込み型導波路を採用している。変調器は、コア層の両サイドが半導体で埋め込まれないハイメサリッジ導波路を採用している。接続導波路は、コア層の両サイドが半導体で埋め込まれた埋め込み型導波路を採用している。接続導波路の幅は、レーザダイオードから変調器に向かうほど狭くなる。
特許第５５７３３８６号公報
　特許文献１のように埋め込み構造からハイメサ構造への変換する場合、特に高さ方向の構造寸法は、一般に埋め込み構造とハイメサ構造で共通となる。この場合、レーザの構造に依存して、変調器の層厚を必要以上に厚くする必要が生じ、変調器の構造に制約が生じるおそれがあった。
　本開示は、変調器の構造の自由度を向上できる半導体光集積素子および集積チップを得ることを目的とする。
　本開示に係る半導体光集積素子は、基板と、前記基板の上に形成され、前記基板側から順に積層した第１下部クラッド層と、第１活性層と、第１上部クラッド層と、を有するレーザと、前記基板の上に形成され、前記基板側から順に積層した第２下部クラッド層と、第２活性層と、第２上部クラッド層と、を有する変調器と、前記レーザと前記変調器との間で前記第１活性層に連なる下部導波路と、前記レーザと前記変調器との間で前記第２活性層に連なる第１上部導波路と、を有する変換部と、前記レーザの前記第１活性層の側面と、前記変換部の側面と、を埋め込む埋め込み層と、を備え、前記下部導波路と前記第１上部導波路は、前記下部導波路を前記レーザから前記変調器に向かって導波する光を前記第１上部導波路に移行させる方向性結合器を形成し、前記変換部の側面を埋め込む前記埋め込み層の厚さは、前記レーザと前記変調器の間で、前記レーザから前記変調器に向かって薄くなる。
　本開示に係る半導体光集積素子では、変換部の方向性結合器によって、下部導波路を導波する光を第１上部導波路に移行させる。この構成によれば、変調器のクラッド層厚等の構造の自由度を向上できる。
実施の形態１に係る半導体光集積素子の斜視図である。 実施の形態１に係る半導体光集積素子の断面図である。 図１をＡ－Ａ直線で切断することで得られる断面図である。 図１をＢ－Ｂ直線またはＦ－Ｆ直線で切断することで得られる断面図である。 図１をＣ－Ｃ直線またはＥ－Ｅ直線で切断することで得られる断面図である。 図１をＤ－Ｄ直線で切断することで得られる断面図である。 実施の形態１に係る方向性結合器を説明する断面図である。 図４のＡ点での断面図である。 図４のＢ点またはＦ点での断面図である。 図４のＣ点またはＥ点での断面図である。 図４のＤ点での断面図である。 実施の形態１に係る半導体光集積素子の製造方法を説明する断面図である。 図６のＡ点での断面図である。 図６のＢ点またはＦ点での断面図である。 図６のＣ点またはＥ点での断面図である。 図６のＤ点での断面図である。 実施の形態１に係る半導体光集積素子の製造方法を説明する断面図である。 図８のＡ点での断面図である。 図８のＢ点またはＦ点での断面図である。 図８のＣ点またはＥ点での断面図である。 図８のＤ点での断面図である。 実施の形態１に係る半導体光集積素子の製造方法を説明する断面図である。 図１０のＡ点での断面図である。 図１０のＢ点またはＦ点での断面図である。 図１０のＣ点またはＥ点での断面図である。 図１０のＤ点での断面図である。 実施の形態１に係る半導体光集積素子の製造方法を説明する断面図である。 図１２のＡ点での断面図である。 図１２のＢ点またはＦ点での断面図である。 図１２のＣ点またはＥ点での断面図である。 図１２のＤ点での断面図である。 実施の形態１に係る半導体光集積素子の製造方法を説明する断面図である。 図１４のＡ点での断面図である。 図１４のＢ点またはＦ点での断面図である。 図１４のＣ点またはＥ点での断面図である。 図１４のＤ点での断面図である。 実施の形態１に係る半導体光集積素子の製造方法を説明する断面図である。 図１６のＡ点での断面図である。 図１６のＢ点またはＦ点での断面図である。 図１６のＣ点またはＥ点での断面図である。 図１６のＤ点での断面図である。 実施の形態１に係る半導体光集積素子の製造方法を説明する断面図である。 図１８のＡ点での断面図である。 図１８のＢ点またはＦ点での断面図である。 図１８のＣ点またはＥ点での断面図である。 図１８のＤ点での断面図である。 実施の形態１に係る半導体光集積素子の製造方法を説明する断面図である。 図２０のＡ点での断面図である。 図２０のＢ点またはＦ点での断面図である。 図２０のＣ点またはＥ点での断面図である。 図２０のＤ点での断面図である。 比較例に係る半導体光集積素子のレーザの断面図である。 比較例に係る半導体光集積素子の変調器の断面図である。 実施の形態２に係る半導体光集積素子の斜視図である。 実施の形態２に係る半導体光集積素子の断面図である。 図２３をＡ－Ａ直線で切断することで得られる断面図である。 図２３をＢ－Ｂ直線またはＦ－Ｆ直線で切断することで得られる断面図である。 図２３をＣ－Ｃ直線またはＥ－Ｅ直線で切断することで得られる断面図である。 図２３をＤ－Ｄ直線で切断することで得られる断面図である。 実施の形態２に係る方向性結合器を説明する断面図である。 図２６のＡ点での断面図である。 図２６のＢ点またはＦ点での断面図である。 図２６のＣ点またはＥ点での断面図である。 図２６のＤ点での断面図である。 実施の形態２に係る半導体光集積素子の製造方法を説明する断面図である。 図２８のＡ点での断面図である。 図２８のＢ点またはＦ点での断面図である。 図２８のＣ点またはＥ点での断面図である。 図２８のＤ点での断面図である。 実施の形態３に係る半導体光集積素子の斜視図である。 実施の形態３に係る半導体光集積素子の断面図である。 図３０をＡ－Ａ直線で切断することで得られる断面図である。 図３０をＢ－Ｂ直線またはＦ－Ｆ直線で切断することで得られる断面図である。 図３０をＣ－Ｃ直線またはＥ－Ｅ直線で切断することで得られる断面図である。 図３０をＤ－Ｄ直線で切断することで得られる断面図である。
　各実施の形態に係る半導体光集積素子および集積チップについて図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
　図１は、実施の形態１に係る半導体光集積素子１００の斜視図である。半導体光集積素子１００は、ＥＭＬ（Ｅｌｅｃｔｒｏ－ａｂｓｏｒｐｔｉｏｎ　Ｍｏｄｕｌａｔｏｒ　ｉｎｔｅｇｒａｔｅｄ　Ｌａｓｅｒ　ｄｉｏｄｅ）である。半導体光集積素子１００では、レーザ１０に高出力が可能な埋め込み構造を採用し、変調器２０に光閉じ込め率が高く、高い消光特性が可能なハイメサ構造を採用している。
　図２は、実施の形態１に係る半導体光集積素子１００の断面図である。図３Ａは、図１をＡ－Ａ直線で切断することで得られる断面図である。図３Ｂは、図１をＢ－Ｂ直線またはＦ－Ｆ直線で切断することで得られる断面図である。図３Ｃは、図１をＣ－Ｃ直線またはＥ－Ｅ直線で切断することで得られる断面図である。図３Ｄは、図１をＤ－Ｄ直線で切断することで得られる断面図である。なお図２、３において、電極、絶縁膜、クラッド層の上のコンタクト層等は省略されている。
　半導体光集積素子１００は、基板５０と、基板５０の上に形成されたレーザ１０、変調器２０および変換部３０を備える。レーザ１０は、基板５０側から順に積層した下部クラッド層１２と、活性層１４と、上部クラッド層１６とを有する。変調器２０は、基板５０側から順に積層した下部クラッド層２２と、活性層２４と、上部クラッド層２６とを有する。変調器２０は、ＥＡ（Ｅｌｅｃｔｒｏ－Ａｂｓｏｒｐｔｉｏｎ）変調器である。
　基板５０は例えばｎ－ＩｎＰで形成される。下部クラッド層１２、２２は、例えばｎ―ＩｎＰで形成される。上部クラッド層１６、２６は、例えばｐ－ＩｎＰで形成される。活性層１４、２４は例えばＩｎＧａＡｓＰまたはＡｌＧａＩｎＡｓで形成される。ＡｌＧａＩｎＡｓは、ＡｌＩｎＧａＡｓまたはＩｎＡｌＧａＡｓと記載されることもある。活性層１４，２４はＭＱＷ（Ｍｕｌｔｉ　Ｑｕａｎｔｕｍ　Ｗｅｌｌ）とも呼ばれる。
　変換部３０は、レーザ１０と変調器２０の間と、変調器２０と基板５０の間と、変調器２０の出力側に設けられる。レーザ１０と変調器２０との間において変換部３０は、活性層１４に連なる下部導波路３２と、活性層２４に連なる上部導波路３４ａとを有する。変調器２０に対してレーザ１０と反対側において、変換部３０は活性層２４に連なる上部導波路３４ｂを有する。下部導波路３２は、変調器２０と基板５０の間を通って、変調器２０に対してレーザ１０と反対側に至る。以降では上部導波路３４ａ、３４ｂをまとめて上部導波路３４と呼ぶことがある。
　基板５０と下部導波路３２の間には、ｉクラッド層３１が設けられる。下部導波路３２と上部導波路３４ａ、３４ｂの間には、ｉクラッド層３３が設けられる。上部導波路３４ａ、３４ｂの上にはｉクラッド層３５が設けられる。このように変換部３０の全体はアンドープである。変換部３０は、レーザ１０と変調器２０を隔てる部分と、変調器２０と基板５０と隔てる部分を有している。このため、変調器２０のクラッド層はレーザ１０のクラッド層と独立している。また、変調器２０のアノード電極２９、カソード電極２１を、レーザ１０のアノード電極１９、カソード電極１１から独立して設けることができる。つまり、レーザ１０と変調器２０には、共通電極および共通の層が無い。
　図３に示されるように、半導体光集積素子１００は、レーザ１０の活性層１４の側面と、変換部３０の側面とを埋め込む埋め込み層６０を備える。図３Ｄに示されるように、変調器２０の活性層２４の両側の側面は、埋め込み層６０から露出している。レーザ１０と変調器２０の間において、変換部３０の側面を埋め込む埋め込み層６０の厚さは、レーザ１０から変調器２０に向かって薄くなる。また、変調器２０の出力側において、変換部３０の上部導波路３４ｂの側面を埋め込む埋め込み層６０の厚さは、変調器２０から離れるほど厚くなる。
　なお、活性層１４、活性層２４、下部導波路３２および上部導波路３４の幅は同じであり、半導体光集積素子１００全体において基本的には一定である。
　埋め込み層６０は電流ブロック層とも呼ばれる。埋め込み層６０は、単層で実現する場合、例えばドープ材としてＦｅまたはＲｕを含むＩｎＰで形成される。埋め込み層６０は、複数層構成である場合、例えばｐ－ＩｎＰ、ｎ－ＩｎＰ、ｐ－ＩｎＰを積層することで形成される。
　図２、３では省略されているが、上部クラッド層１６、２６の上には電流コンタクト層、絶縁膜等を介してアノード電極１９、２９および変調器２０のカソード電極２１が設けられる。基板５０の下面にはレーザ１０のカソード電極１１が設けられる。レーザ１０の電極と変調器２０の電極は独立している。また、電流コンタクト層は例えばｐ－ＩｎＧａＡｓＰで形成される。絶縁膜は例えばＳｉＯ２またはＳｉＮで形成される。電極は例えばＡｕで形成される。
　図４は、実施の形態１に係る方向性結合器を説明する断面図である。図５Ａは、図４のＡ点での断面図である。図５Ｂは、図４のＢ点またはＦ点での断面図である。図５Ｃは、図４のＣ点またはＥ点での断面図である。図５Ｄは、図４のＤ点での断面図である。変換部３０において、下部導波路３２と上部導波路３４ａは、下部導波路３２をレーザ１０から変調器２０に向かって導波する光８０を上部導波路３４ａに移行させる方向性結合器を形成している。このように、レーザ１０と変調器２０は方向性結合器で接続される。また、変換部３０において、下部導波路３２と上部導波路３４ｂは、上部導波路３４ｂを変調器２０から離れる方向に導波する光８０を下部導波路３２に移行させる方向性結合器を形成している。
　下部導波路３２と上部導波路３４は、平面視で重なるように平行に設けられている。また、下部導波路３２と上部導波路３４の厚さは同じである。下部導波路３２はレーザ１０の活性層１４と同じ高さに配置される。上部導波路３４は、活性層２４と同じ高さに配置される。上部導波路３４ａは、導波する光８０が下部導波路３２から上部導波路３４ａに移る程度の高さに配置される。上部導波路３４ａは、図４に示されるように、レーザ１０における光導波モード分布が上部導波路３４ａにかかる程度の高さに設けられると良い。
　変換部３０では、光８０が上部導波路３４ａに移り始めるのと同時に、上部導波路３４ａのリッジ幅Ｗが連続的に狭くなる。これにより、光導波モード径を小さくし、変調器２０のハイメサ構造の光導波モード径に近づけていく。また、光導波モード径が小さくなることで下部導波路３２に光８０がかからなくなり、下部導波路３２への戻りが無くなる。
　なお、埋め込み層６０の外側の空気の屈折率は１であり、上部導波路３４の屈折率は例えば３．６、ｉクラッド層３１および埋め込み層６０の屈折率は例えば３．５である。デバイス構造は半導体で構成されているため、埋め込み層６０と空気の屈折率差が一番大きい。このため、埋め込み層６０を薄くしてリッジ幅Ｗを狭くすることで、光導波モードを高い屈折率の層に閉じ込めて光導波モード径を小さくすることができる。
　同様に、変調器２０の出力側では、光８０が上部導波路３４ｂから下部導波路３２に移り始めるのと同時に、上部導波路３４ｂのリッジ幅Ｗが連続的に広くなる。これにより、光導波モード径を大きくする。
　このように本実施の形態では、レーザ１０と変調器２０の変換、および、変調器２０と図示しない出力変換部の変換を、方向性結合器を形成してリッジ幅Ｗを変化されることで実現している。
　次に、本実施の形態の半導体光集積素子１００の製造方法を説明する。図６は、実施の形態１に係る半導体光集積素子１００の製造方法を説明する断面図である。図７Ａは、図６のＡ点での断面図である。図７Ｂは、図６のＢ点またはＦ点での断面図である。図７Ｃは、図６のＣ点またはＥ点での断面図である。図７Ｄは、図６のＤ点での断面図である。まず、基板５０上にレーザ１０となる下部クラッド層１２、活性層１４、上部クラッド層１６をこの順で積層する。
　次に、図８に示されるように、レーザ１０以外の部分をエッチング等で基板５０まで加工する。加工は、以後行われる加工を含めて一般的な半導体プロセスを用いて行うことができる。例えば絶縁膜成膜、転写露光処理、絶縁膜加工、半導体加工の順で加工が行われる。図９Ａは、図８のＡ点での断面図である。図９Ｂは、図８のＢ点またはＦ点での断面図である。図９Ｃは、図８のＣ点またはＥ点での断面図である。図９Ｄは、図８のＤ点での断面図である。
　次に、図１０に示されるように、基板５０上に、変換部３０となるｉクラッド層３１、下部導波路３２、ｉクラッド層３３、上部導波路３４、ｉクラッド層３５をこの順で積層する。図１１Ａは、図１０のＡ点での断面図である。図１１Ｂは、図１０のＢ点またはＦ点での断面図である。図１１Ｃは、図１０のＣ点またはＥ点での断面図である。図１１Ｄは、図１０のＤ点での断面図である。
　次に、図１２、１３に示されるように、下部クラッド層１２、活性層１４、上部クラッド層１６、ｉクラッド層３１、下部導波路３２、ｉクラッド層３３、上部導波路３４、ｉクラッド層３５をエッチング等で加工し、リッジを形成する。図１３Ａは、図１２のＡ点での断面図である。図１３Ｂは、図１２のＢ点またはＦ点での断面図である。図１３Ｃは、図１２のＣ点またはＥ点での断面図である。図１３Ｄは、図１２のＤ点での断面図である。
　次に、図１４、１５に示されるように、リッジの両側に埋め込み層６０を形成する。図１５Ａは、図１４のＡ点での断面図である。図１５Ｂは、図１４のＢ点またはＦ点での断面図である。図１５Ｃは、図１４のＣ点またはＥ点での断面図である。図１５Ｄは、図１４のＤ点での断面図である。
　次に、図１６に示されるように、ｉクラッド層３３、上部導波路３４およびｉクラッド層３５の一部をエッチング等で加工し、変調器２０を形成するための凹部７０を形成する。凹部７０は例えばｉクラッド層３３の一部が加工される深さまで形成される。図１７Ａは、図１６のＡ点での断面図である。図１７Ｂは、図１６のＢ点またはＦ点での断面図である。図１７Ｃは、図１６のＣ点またはＥ点での断面図である。図１７Ｄは、図１６のＤ点での断面図である。
　次に、図１８に示されるように、凹部７０に、変調器２０となる下部クラッド層２２、活性層２４、上部クラッド層２６をこの順で積層する。図１９Ａは、図１８のＡ点での断面図である。図１９Ｂは、図１８のＢ点またはＦ点での断面図である。図１９Ｃは、図１８のＣ点またはＥ点での断面図である。図１９Ｄは、図１８のＤ点での断面図である。
　次に、図２０、２１に示されるように、下部クラッド層２２、活性層２４、上部クラッド層２６を、下部クラッド層２２が加工される深さまでエッチング等で加工し、ハイメサ構造を形成する。また、所望のリッジ幅が得られるように、埋め込み層６０をエッチング等で加工する。これにより、変換部３０において厚さが連続的に変化する埋め込み層６０が得られる。図２１Ａは、図２０のＡ点での断面図である。図２１Ｂは、図２０のＢ点またはＦ点での断面図である。図２１Ｃは、図２０のＣ点またはＥ点での断面図である。図２１Ｄは、図２０のＤ点での断面図である。この後、絶縁膜および電極を形成するが、説明は省略する。
　図２２Ａは、比較例に係る半導体光集積素子のレーザ８１０の断面図である。図２２Ｂは、比較例に係る半導体光集積素子の変調器２０の断面図である。比較例においてレーザ８１０は、活性層８１４の側面が埋め込み層８６０で埋め込まれた埋め込み構造である。また変調器８２０は、活性層８２４の側面が埋め込み層８６０から露出したハイメサ構造である。比較例のレーザ８１０と変調器８２０では、クラッド層８１２とクラッド層８２２、およびクラッド層８１６とクラッド層８２６が、それぞれ供用されている。また、比較例のレーザ８１０と変調器８２０では、カソード電極１１、２１が共通である。クラッド層８１６、８２６の上には電流コンタクト層８４０と絶縁膜８４２が積層している。絶縁膜８４２に形成された開口を介してアノード電極１９、２９と電流コンタクト層８４０が接触している。
　このようなレーザ８１０では、活性層８１４を伝搬する光導波モードが、キャリア濃度の高い電流コンタクト層８４０と接すると、光吸収が発生して光出力が減少することがある。このため、活性層８１４を伝搬する光導波モードが電流コンタクト層８４０に分布しないように、クラッド層８１６を厚くしている。この場合、レーザ８１０の構造に依存して、変調器８２０のクラッド層８２６を必要以上に厚くする必要が生じ、変調器８２０の構造に制約が生じるおそれがある。
　なお、レーザと変調器とで層厚を分ける手段もある。しかし、レーザの埋め込み構造から変調器のハイメサ構造への光導波モード径の円滑な変換、つまり光損失の小さい変換には、連続的な構造変化が必要となる。構造を厚さ方向に連続的に変化させる手段として、選択成長技術が挙げられる。しかし、これには特殊な絶縁膜パターンの配置などが必要となり、工数が増加する。また、構造を厚さ方向に連続的に変化させた層を成長させた後の加工処理においても、領域ごとに加工狙い深さを変更する工程が必要となる。以上から、比較例のような構造において、レーザと変調器とで層厚を分けることは、生産性を低下させるおそれがある。
　これに対し本実施の形態では、変換部３０の方向性結合器によって、下部導波路３２を導波する光を上部導波路３４ａに移行させるとともに、リッジ幅Ｗをレーザ１０から変調器２０に向かって薄くする。これにより、レーザ１０の埋め込み構造から変調器２０のハイメサ構造への変換が可能となる。また、この構造によれば、変調器２０のクラッド層を、レーザ１０のクラッド層から独立させることができる。従って、変調器２０の下部クラッド層２２および上部クラッド層２６の厚さ等を、レーザ１０から独立して自由に決定することができ、構造の自由度を向上できる。
　特に、変調器２０の上部クラッド層２６が、レーザ１０の上部クラッド層１６から独立することで、上部クラッド層２６の厚さをレーザ１０の上部クラッド層１６から独立して設定できる。従って、変調器２０の構造の自由度を向上できる。例えば、上部クラッド層２６を必要な厚さに設定することで、低容量のハイメサ構造が実現でき、高速動作が可能となる。また、レーザ１０においても、変調器２０から独立して自由な設計が可能となる。
　また、変調器２０のアノード電極２９およびカソード電極２１を、レーザ１０のアノード電極１９およびカソード電極１１から独立させることができる。このため、変調器２０において、レーザ１０から独立した差動電圧駆動が可能となる。これにより、低消費電力化が可能となる。
　また、本実施の形態では、レーザ１０の埋め込み構造から変調器２０のハイメサ構造への変換を、特殊な工程を追加することなく実現できる。また簡易なプロセスで、レーザ１０と変調器２０、特に活性層下の下部クラッド層１２、２２の分離が可能となる。また、方向性結合器では、下部導波路３２と上部導波路３４の幅と距離で、光の移行距離が決まる。このため、例えばＭＭＩ（Ｍｕｌｔｉ－Ｍｏｄｅ　Ｉｎｔｅｒｆｅｒｏｍｅｔｅｒ）を利用する場合と比べて、高い精度で光の移行が可能となる。
　各層の材料は一例であり、上述したものに限定されない。また、各層の導電型は入れ替えても良い。また、変換部３０は少なくともレーザ１０と変調器２０の間に設けられれば良い。
　上述した変形は、以下の実施の形態に係る半導体光集積素子および集積チップについて適宜応用することができる。なお、以下の実施の形態に係る半導体光集積素子および集積チップについては実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。
実施の形態２．
　図２３は、実施の形態２に係る半導体光集積素子２００の斜視図である。図２４は、実施の形態２に係る半導体光集積素子２００の断面図である。図２５Ａは、図２３をＡ－Ａ直線で切断することで得られる断面図である。図２５Ｂは、図２３をＢ－Ｂ直線またはＦ－Ｆ直線で切断することで得られる断面図である。図２５Ｃは、図２３をＣ－Ｃ直線またはＥ－Ｅ直線で切断することで得られる断面図である。図２５Ｄは、図２３をＤ－Ｄ直線で切断することで得られる断面図である。
　本実施の形態の半導体光集積素子２００では、レーザ１０は高出力が可能な埋め込み構造を有し、変調器２２０は光閉じ込め率が高く、高い消光特性が可能なリッジ構造を有している。つまり半導体光集積素子２００は、変調器２２０の活性層２４の一方の側面が埋め込み層６０から露出し、他方の側面は埋め込み層６０に埋め込まれている点が、実施の形態１の半導体光集積素子１００と異なっている。このように、変調器２２０の活性層２４の少なくとも一方の側面が、埋め込み層６０から露出していれば良い。他の構造は、実施の形態１の構造と同様である。
　図２６は、実施の形態２に係る方向性結合器を説明する断面図である。図２７Ａは、図２６のＡ点での断面図である。図２７Ｂは、図２６のＢ点またはＦ点での断面図である。図２７Ｃは、図２６のＣ点またはＥ点での断面図である。図２７Ｄは、図２６のＤ点での断面図である。本実施の形態においても、実施の形態１と同様に、レーザ１０と変調器２２０の変換、および、変調器２２０と図示しない出力変換部の変換を、方向性結合器を形成してリッジ幅Ｗを変化されることで実現している。
　次に、本実施の形態の半導体光集積素子２００の製造方法を説明する。本実施の形態の半導体光集積素子２００の製造方法は、図１８、１９に示される工程までは、実施の形態１の製造方法と同様である。図２８は、実施の形態２に係る半導体光集積素子２００の製造方法を説明する断面図である。図２９Ａは、図２８のＡ点での断面図である。図２９Ｂは、図２８のＢ点またはＦ点での断面図である。図２９Ｃは、図２８のＣ点またはＥ点での断面図である。図２９Ｄは、図２８のＤ点での断面図である。
　図１８に示される工程の後、上部クラッド層２６の両側と、活性層２４の片側をエッチング等で加工し、リッジ構造を形成する。また、所望のリッジ幅Ｗが得られるように、埋め込み層６０をエッチング等で加工する。これにより、変換部３０において厚さが連続的に変化する埋め込み層６０が得られる。
　本実施の形態においても、変換部３０の方向性結合器によって、下部導波路３２を導波する光を上部導波路３４ａに移行させるとともに、リッジ幅Ｗをレーザ１０から変調器２２０に向かって薄くする。これにより、レーザ１０の埋め込み構造から変調器２２０のリッジ構造への変換が可能となる。また、実施の形態１と同様に、変調器２２０のクラッド層を、レーザ１０のクラッド層から独立させることができ、構造の自由度を向上できる。また、上部クラッド層２６を必要な厚さに設定することで、低容量のリッジ構造が実現でき、高速動作が可能となる。また、変調器２２０において、レーザ１０から独立した差動電圧駆動が可能となり、低消費電力化が可能となる。
　実施の形態１、２では、変調器の活性層２４の少なくとも一方の側面が、埋め込み層６０から露出している例について説明した。これに限らず、変調器の活性層２４の両側の側面が埋め込み層６０に埋め込まれていても良い。例えば活性層２４の両側に薄い埋め込み層６０が配置されても良い。
実施の形態３．
　図３０は、実施の形態３に係る集積チップ３００の斜視図である。図３１は、実施の形態３に係る集積チップ３００の断面図である。図３２Ａは、図３０をＡ－Ａ直線で切断することで得られる断面図である。図３２Ｂは、図３０をＢ－Ｂ直線またはＦ－Ｆ直線で切断することで得られる断面図である。図３２Ｃは、図３０をＣ－Ｃ直線またはＥ－Ｅ直線で切断することで得られる断面図である。図３２Ｄは、図３０をＤ－Ｄ直線で切断することで得られる断面図である。
　本実施の形態に係る集積チップ３００では、複数の半導体光集積素子１００が光の導波方向と垂直な方向に複数並んでいる。複数の半導体光集積素子１００はアレイ状に並んで集積されている。ここでは、複数の半導体光集積素子１００が設けられているが、複数の半導体光集積素子２００が集積チップ３００を構成しても良い。
　実施の形態１、２では変調器２０、２２０が独立した回路として構成されている。このため、各レーンの変調器への変調電気信号がお互いに影響しあうことが無い集積チップ３００を得ることができる。
　各実施の形態で説明した技術的特徴は適宜に組み合わせて用いても良い。
　１０　レーザ、１１　カソード電極、１２　下部クラッド層、１４　活性層、１６　上部クラッド層、１９　アノード電極、２０　変調器、２１　カソード電極、２２　下部クラッド層、２４　活性層、２６　上部クラッド層、２９　アノード電極、３０　変換部、３１　ｉクラッド層、３２　下部導波路、３３　ｉクラッド層、３４　上部導波路、３４ａ　上部導波路、３４ｂ　上部導波路、３５　ｉクラッド層、５０　基板、６０　埋め込み層、７０　凹部、８０　光、１００　半導体光集積素子、２００　半導体光集積素子、２２０　変調器、３００　集積チップ、８１０　レーザ、８１２　クラッド層、８１４　活性層、８１６　クラッド層、８２０　変調器、８２２　クラッド層、８２４　活性層、８２６　クラッド層、８４０　電流コンタクト層、８４２　絶縁膜、８６０　埋め込み層

Claims (7)

  1. 　基板と、
    　前記基板の上に形成され、前記基板側から順に積層した第１下部クラッド層と、第１活性層と、第１上部クラッド層と、を有するレーザと、
    　前記基板の上に形成され、前記基板側から順に積層した第２下部クラッド層と、第２活性層と、第２上部クラッド層と、を有する変調器と、
    　前記レーザと前記変調器との間で前記第１活性層に連なる下部導波路と、前記レーザと前記変調器との間で前記第２活性層に連なる第１上部導波路と、を有する変換部と、
    　前記レーザの前記第１活性層の側面と、前記変換部の側面と、を埋め込む埋め込み層と、
    　を備え、
    　前記下部導波路と前記第１上部導波路は、前記下部導波路を前記レーザから前記変調器に向かって導波する光を前記第１上部導波路に移行させる方向性結合器を形成し、
    　前記変換部の側面を埋め込む前記埋め込み層の厚さは、前記レーザと前記変調器の間で、前記レーザから前記変調器に向かって薄くなることを特徴とする半導体光集積素子。
  2. 　前記変換部の全体はアンドープであることを特徴とする請求項１に記載の半導体光集積素子。
  3. 　前記変換部は、前記レーザと前記変調器を隔てる部分と、前記変調器と前記基板と隔てる部分を有することを特徴とする請求項１または２に記載の半導体光集積素子。
  4. 　前記変換部は、前記変調器に対して前記レーザと反対側で前記第２活性層に連なる第２上部導波路を有し、
    　前記下部導波路は、前記変調器と前記基板の間を通って、前記変調器に対して前記レーザと反対側に至ることを特徴とする請求項１から３の何れか１項に記載の半導体光集積素子。
  5. 　前記変換部の前記第２上部導波路の側面を埋め込む埋め込み層の厚さは、前記変調器から離れるほど厚くなることを特徴とする請求項４に記載の半導体光集積素子。
  6. 　前記下部導波路と前記第２上部導波路は、前記第２上部導波路を前記変調器から離れる方向に導波する光を前記下部導波路に移行させる方向性結合器を形成していることを特徴とする請求項４または５に記載の半導体光集積素子。
  7. 　請求項１から６の何れか１項に記載の半導体光集積素子を、前記光の導波方向と垂直な方向に複数並べた集積チップ。
PCT/JP2024/015400 2024-04-18 2024-04-18 半導体光集積素子および集積チップ Pending WO2025220175A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2024/015400 WO2025220175A1 (ja) 2024-04-18 2024-04-18 半導体光集積素子および集積チップ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2024/015400 WO2025220175A1 (ja) 2024-04-18 2024-04-18 半導体光集積素子および集積チップ

Publications (1)

Publication Number Publication Date
WO2025220175A1 true WO2025220175A1 (ja) 2025-10-23

Family

ID=97403116

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/015400 Pending WO2025220175A1 (ja) 2024-04-18 2024-04-18 半導体光集積素子および集積チップ

Country Status (1)

Country Link
WO (1) WO2025220175A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4115078A1 (de) * 1991-05-08 1992-11-12 Siemens Ag Anordnung zur optischen aneinanderkopplung eines aktiven und passiven bauelements der integrierten optik
JP2002311267A (ja) * 2001-04-12 2002-10-23 Nippon Telegr & Teleph Corp <Ntt> 接続型光導波路
JP2007200942A (ja) * 2006-01-23 2007-08-09 Fujitsu Ltd 光モジュール
JP2016096310A (ja) * 2014-11-17 2016-05-26 三菱電機株式会社 半導体光素子およびその製造方法
US20200183201A1 (en) * 2017-08-31 2020-06-11 Lightwave Logic Inc. Active region-less polymer modulator integrated on a common pic platform and method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4115078A1 (de) * 1991-05-08 1992-11-12 Siemens Ag Anordnung zur optischen aneinanderkopplung eines aktiven und passiven bauelements der integrierten optik
JP2002311267A (ja) * 2001-04-12 2002-10-23 Nippon Telegr & Teleph Corp <Ntt> 接続型光導波路
JP2007200942A (ja) * 2006-01-23 2007-08-09 Fujitsu Ltd 光モジュール
JP2016096310A (ja) * 2014-11-17 2016-05-26 三菱電機株式会社 半導体光素子およびその製造方法
US20200183201A1 (en) * 2017-08-31 2020-06-11 Lightwave Logic Inc. Active region-less polymer modulator integrated on a common pic platform and method

Similar Documents

Publication Publication Date Title
US8965153B2 (en) Optical semiconductor device and optical waveguide
JPS61160987A (ja) 集積型半導体光素子とその製造方法
JPS62293204A (ja) 導波路
KR20190072355A (ko) 파장 가변 레이저 장치 및 이를 제조하는 방법
KR20150012525A (ko) 광학 장치 및 그의 제조방법
WO2018117077A1 (ja) 光集積素子および光送信機モジュール
JP2002243964A (ja) 半導体光集積素子およびその製造方法
CN120742484B (zh) 一种光子集成器件的制备方法及结构
CN120749532B (zh) 一种电吸收调制激光器的制备方法及结构
WO2019155679A1 (ja) 光半導体素子およびその製造方法
US12072600B2 (en) Mach-zehnder interferometric optical modulator with shallow ridge waveguide structure and method for manufacturing the same
WO2019229799A1 (ja) 半導体レーザ装置
JP7247120B2 (ja) 光集積素子および光モジュール
US6498889B2 (en) Waveguide optical device and method of fabricating the same
JP4857702B2 (ja) 集積型光半導体装置の製造方法
WO2025220175A1 (ja) 半導体光集積素子および集積チップ
JP2011077329A (ja) 半導体光集積素子、及びその製造方法
EP4311042B1 (en) Opto-electronic device
JP7677439B2 (ja) 光接続構造
US20030107108A1 (en) Semiconductor optical device
KR20000011496A (ko) 반도체레이저장치
US10725241B2 (en) Asymmetrical spot-size converter and method of manufacturing spot-size converter
CN114678767A (zh) 半导体光元件及其制造方法
JP2009038120A (ja) 半導体光集積素子およびその製造方法
JP7829627B2 (ja) 光集積デバイス

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24935902

Country of ref document: EP

Kind code of ref document: A1