WO2025169293A1 - 動作設定の異常を検出可能なエンコーダ - Google Patents

動作設定の異常を検出可能なエンコーダ

Info

Publication number
WO2025169293A1
WO2025169293A1 PCT/JP2024/003885 JP2024003885W WO2025169293A1 WO 2025169293 A1 WO2025169293 A1 WO 2025169293A1 JP 2024003885 W JP2024003885 W JP 2024003885W WO 2025169293 A1 WO2025169293 A1 WO 2025169293A1
Authority
WO
WIPO (PCT)
Prior art keywords
setting information
encoder
setting
unit
items
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2024/003885
Other languages
English (en)
French (fr)
Inventor
拓朗 林
洋平 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Priority to PCT/JP2024/003885 priority Critical patent/WO2025169293A1/ja
Publication of WO2025169293A1 publication Critical patent/WO2025169293A1/ja
Anticipated expiration legal-status Critical
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/244—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing characteristics of pulses or pulse trains; generating pulses or pulse trains

Definitions

  • This disclosure relates to an encoder capable of detecting abnormalities in operating settings.
  • Machine tools and robots are equipped with encoders to detect the rotational and linear displacement of objects.
  • rotary encoders are used to detect the rotational position information of rotating bodies such as motor shafts and moving parts of robots installed in machine tools and robots.
  • Linear encoders are also used to detect the linear position information of linearly moving bodies in machine tools and robots.
  • Various models of encoders are used appropriately depending on the required accuracy and application environment.
  • Encoders are equipped with a processing unit to control the various built-in circuits. In order to reduce encoder manufacturing costs, the same type of processing unit is often installed in common even for different models of encoders.
  • operation setting information information for setting the operating state of the internal circuits (hereinafter referred to as "operational setting information") is prepared for each model.
  • the operational setting information corresponding to the encoder model is written in advance into the memory within the encoder by an operator.
  • the operational setting information is read from memory and loaded into the arithmetic processing unit when the encoder is started up, and the arithmetic processing unit then controls the various internal circuits based on the operational setting information, thereby achieving operation corresponding to the encoder model.
  • JP 2011-64470 A Japanese Patent Application Publication No. 7-301545
  • Operational setting information for the arithmetic processing unit inside the encoder is written to memory by workers during the manufacture of the encoder, etc. If the operational setting information written to memory contains an error, the arithmetic processing unit will not be able to operate normally under that incorrect operational setting information, resulting in an abnormality in the operation of the encoder. Furthermore, even if the operational setting information written to memory is correct, if for some reason the operational setting information cannot be loaded correctly into the arithmetic processing unit, the arithmetic processing unit will not be able to operate normally, resulting in an abnormality in the operation of the encoder. Therefore, it is desirable to accurately detect whether or not there is an abnormality in the operational setting information that determines the operating state of the internal circuits inside the encoder.
  • an encoder includes a first memory unit that stores operational setting information having settings for multiple items that define the operating state of the encoder's internal circuitry; a second memory unit that stores at least one pre-registered reference setting information having settings for multiple items; a comparison unit that compares the operational setting information read from the first memory unit with the reference setting information read from the second memory unit; and a determination unit that determines whether or not there is an abnormality in the operational setting information read from the first memory unit based on the comparison result by the comparison unit.
  • FIG. 2 is a block diagram illustrating an encoder according to the first, second, and fourth embodiments of the present disclosure.
  • FIG. 10 is a block diagram illustrating a modified example of the encoder according to the first, second, and fourth embodiments of the present disclosure.
  • 5 is a flowchart illustrating an abnormality determination process in an encoder according to the first embodiment of the present disclosure.
  • 10A and 10B are diagrams illustrating a case in which the operational setting information is determined to be normal in the abnormality determination process in the encoder according to the first embodiment of the present disclosure.
  • 10A and 10B are diagrams illustrating a case in which operational setting information is determined to be abnormal in the abnormality determination process in the encoder according to the first embodiment of the present disclosure.
  • FIG. 10 is a flowchart illustrating an abnormality determination process in an encoder according to a second embodiment of the present disclosure.
  • 10A and 10B are diagrams illustrating a case in which the operational setting information is determined to be normal in the abnormality determination process in the encoder according to the second embodiment of the present disclosure.
  • 10A and 10B are diagrams illustrating a case in which the operational setting information is determined to be abnormal in the abnormality determination process in the encoder according to the second embodiment of the present disclosure.
  • FIG. 10 is a block diagram illustrating an encoder according to a third embodiment of the present disclosure.
  • 10 is a flowchart illustrating an abnormality determination process in an encoder according to a third embodiment of the present disclosure.
  • 11A and 11B are diagrams illustrating a case in which the operational setting information is determined to be normal in the abnormality determination process in the encoder according to the third embodiment of the present disclosure.
  • 11A and 11B are diagrams illustrating a case in which the operational setting information is determined to be abnormal in the abnormality determination process in the encoder according to the third embodiment of the present disclosure.
  • 10 is a flowchart illustrating an abnormality determination process in an encoder according to a fourth embodiment of the present disclosure.
  • 13A and 13B are diagrams illustrating a case in which the operational setting information is determined to be normal in the abnormality determination process in the encoder according to the fourth embodiment of the present disclosure.
  • 13A and 13B are diagrams illustrating a case in which the operational setting information is determined to be abnormal in the abnormality determination process in the encoder according to the fourth embodiment of the present disclosure.
  • the "position information" of an object detected by an encoder includes the “rotational position information” of a rotating object detected by a rotary encoder and the “linear position information” of a linearly moving object detected by a linear encoder.
  • the "position information detection process” by an encoder includes the “rotational position information detection process” by a rotary encoder and the “linear position information detection process” by a linear encoder.
  • Position information is sometimes referred to as "displacement information.”
  • model is also used to distinguish between different types of encoder products.
  • Encoders of the same model have the same performance, functions, specifications, dimensions, appearance, and version; encoders of different models differ in at least one of the following: performance, functions, specifications, dimensions, appearance, and version.
  • a "reference encoder” is an ideal encoder with no errors in various settings, and serves as the reference for encoders subject to abnormality detection. Reference setting information corresponding to the reference encoder is specified in a reference setting table. "Connected” means “electrically connected.”
  • First Embodiment of the Present Disclosure 1 is a block diagram showing an encoder according to the first, second, and fourth embodiments of the present disclosure.
  • the configuration shown in FIG. 1 is also applicable to the second and fourth embodiments described later.
  • the contents of the reference setting table stored in the second storage unit 12 and the operation contents of the comparison unit 13 and the determination unit 14 differ between the embodiments.
  • Encoder 1 is attached to an object to be detected and detects position information about the object. If encoder 1 is a rotary encoder, it detects rotational position information of a rotating body such as a motor shaft or a moving part of a robot installed in a machine tool or robot. If encoder 1 is a linear encoder, it detects linear position information of a linearly moving body that moves in a straight line in a machine tool or robot. In the following figures, the rotating body or linearly moving body to which encoder 1 is attached is not shown. The power supply for driving encoder 1 is also not shown.
  • the encoder 1 includes a first memory unit 11, a second memory unit 12, a comparison unit 13, a determination unit 14, a processing unit 20, and an encoder-internal circuit 21.
  • the arithmetic processing unit 20 contains a control unit 10, a comparison unit 13, a judgment unit 14, and other processing units.
  • the arithmetic processing unit 20 is composed of an LSI (Large Scale Integration), an FPGA (Field Programmable Gate Array), or an ASIC (Application Specific Integrated Circuit).
  • LSI Large Scale Integration
  • FPGA Field Programmable Gate Array
  • ASIC Application Specific Integrated Circuit
  • the control unit 10 within the arithmetic processing unit 20 controls the encoder's built-in circuit 21 in accordance with operational setting information corresponding to the model of the encoder 1.
  • Examples of the encoder's built-in circuit 21 include an AD converter, memory, an optical or magnetic sensor unit, a communication interface, and other peripheral circuits. Note that the encoder's built-in circuit 21 may include some of the functions of the arithmetic processing unit 20.
  • the first memory unit 11 stores operational setting information.
  • the operational setting information is defined for each model of encoder 1.
  • the operational setting information includes multiple items that define the operational state of the encoder's built-in circuit 21, and settings are made for each item corresponding to the model. Examples of items include setting items for signal processing of phases A, B, C, and Z, setting items related to various signal correction functions, and setting items related to the operation of the AD converter, but other setting items may also be included.
  • the multiple items that define the operational state of the encoder's built-in circuit 21 may be referred to as the first item, second item, third item, ..., nth item (n is a positive integer).
  • the setting contents of each item in the operational setting information are determined taking into account the required accuracy of the encoder 1, the application environment, and other factors.
  • the operational setting information, which defines the setting contents for each item is written by an operator during the manufacture of the encoder 1, etc.
  • the second memory unit 12 stores a reference setting table containing multiple pieces of reference setting information.
  • the reference setting information is standard information used to detect whether or not there is an abnormality in the operational setting information.
  • the reference setting information contained in the reference setting table is prepared for each model so as to cover all models of encoder 1 in which the arithmetic processing unit 20 is expected to be installed.
  • the reference setting table contains, for example, reference setting information A, reference setting information B, and reference setting information C.
  • the second memory unit 12 is composed of rewritable memory (EEPROM (registered trademark), PROM, UV-EPROM, flash memory, etc.).
  • EEPROM rewritable memory
  • PROM PROM
  • UV-EPROM UV-EPROM
  • flash memory etc.
  • the reference setting information is registered in advance in the second memory unit 12 by an operator, for example, during the manufacture of the encoder 1.
  • the operator who writes the reference setting information in the second memory unit 12 may be different from the operator who writes the operation setting information in the first memory unit 11.
  • the presence or absence of an abnormality in the operation setting information read from the first memory unit 11 is determined based on the reference setting information stored in the second memory unit 12. Therefore, the setting contents of each item of the reference setting information should be written to the second memory unit 12 accurately.
  • the first memory unit 11 and the second memory unit 12 may be configured as separate memories, or a memory area for the first memory unit 11 and a memory area for the second memory unit 12 may be provided separately within the same memory.
  • Figure 2 is a block diagram showing a modified example of an encoder according to the first, second, and fourth embodiments of the present disclosure. As in this modified example, the second memory unit 12 may be provided in a memory area within the arithmetic processing device 20.
  • the arithmetic processing unit 20 reads the operation setting information from the first memory unit 11 and the reference setting table from the second memory unit 12.
  • the comparison unit 13 in the arithmetic processing unit 20 compares the operation setting information read from the first memory unit 11 with the reference setting information in the reference setting table read from the second memory unit 12.
  • the determination unit 14 determines whether or not there is an abnormality in the operational setting information read from the first memory unit 11 based on the comparison result by the comparison unit 13. More details are as follows.
  • the determination unit 14 determines that the operation setting information read from the first storage unit 11 is normal. In other words, if the setting contents of multiple items in the operation setting information match the setting contents of multiple items in any of the reference setting information, the determination unit 14 determines that the operation setting information read from the first storage unit 11 is normal.
  • the determination unit 14 determines that the operation setting information read from the first storage unit 11 is abnormal. In other words, if the setting contents of multiple items in the operation setting information do not match the setting contents of multiple items in any of the reference setting information, the determination unit 14 determines that the operation setting information is abnormal.
  • the judgment unit 14 judges that "the operation setting information is abnormal," for example, an alarm signal is output from the judgment unit 14.
  • the alarm signal is sent to an external host control device (not shown) via a communication interface within the encoder built-in circuit 21.
  • the host control device may control a display device (not shown) to display the message "The operation setting information is abnormal," or may control an audio device (not shown) to emit an alarm sound.
  • the host control device may control the stopping of the operation of the encoder 1, or may control the emergency stop of the machine (robot, machine tool, etc.) in which the encoder 1 is installed.
  • the host control device is provided with a processor and memory.
  • the processor may be, for example, an IC, LSI, CPU, MPU, DSP, etc.
  • the control unit 10 in the arithmetic processing device 20 executes processing to control the encoder's built-in circuit 21 based on the operation setting information.
  • the encoder 1 executes processing to detect position information for the object to be detected.
  • the position information detected by the encoder 1 is transmitted from the encoder 1 to a higher-level control device.
  • FIG. 3 is a flowchart showing the abnormality determination process in an encoder according to the first embodiment of the present disclosure.
  • step S101 the arithmetic processing unit 20 reads the operation setting information from the first memory unit 11.
  • step S102 the arithmetic processing unit 20 reads the reference setting table from the second memory unit 12. The order of the processing of step S101 and the processing of step S102 may be reversed.
  • step S103 the comparison unit 13 compares the operation setting information read from the first memory unit 11 with the reference setting information in the reference setting table read from the second memory unit 12. If the comparison by the comparison unit 13 shows that there is reference setting information having a combination of settings that matches the combination of settings for multiple items in the operation setting information, then in step S104 the determination unit 14 determines that the operation setting information read from the first memory unit 11 is normal. In addition, if the comparison by the comparison unit 13 shows that there is no reference setting information having a combination of settings that matches the combination of settings for multiple items in the operation setting information, then in step S105 the determination unit 14 determines that the operation setting information read from the first memory unit 11 is abnormal.
  • FIG. 4 is a diagram illustrating a case where the operation setting information is determined to be normal in the abnormality determination process in the encoder according to the first embodiment of the present disclosure.
  • FIG. 5 is a diagram illustrating a case where the operation setting information is determined to be abnormal in the abnormality determination process in the encoder according to the first embodiment of the present disclosure.
  • a reference setting table including reference setting information A, reference setting information B, reference setting information C, etc. is pre-registered in the second memory unit 12.
  • the first, second, and third items are items that define the operating state of the encoder built-in circuit 21.
  • Each item of the reference setting information defines a setting that will enable the encoder 1 to properly perform the functions required for that model (i.e., no abnormalities will occur).
  • the setting for the first item of reference setting information A is setting A1
  • the setting for the second item is setting A2
  • the setting for the third item is setting A3.
  • the setting for the first item of reference setting information B is setting B1, the setting for the second item is setting B2, and the setting for the third item is setting B3.
  • the setting for the first item of reference setting information C is setting C1, the setting for the second item is setting C2, and the setting for the third item is setting C3.
  • the operation setting information stored in the first memory unit 11 specifies setting A1 for the first item, setting A2 for the second item, and setting A3 for the third item as the setting contents.
  • the calculation processing unit 20 reads the operation setting information from the first memory unit 11 and reads the reference setting table from the second memory unit 12.
  • the comparison unit 13 compares the setting contents of each item of the operation setting information read from the first memory unit 11 with the setting contents of each item of the reference setting information in the reference setting table read from the second memory unit 12. Because the setting contents of each item of the operation setting information read from the first memory unit 11 match the setting contents of each item of the reference setting information A in the reference setting table, the determination unit 14 determines that the operation setting information read from the first memory unit 11 is normal.
  • the operation setting information stored in the first memory unit 11 specifies setting A1 for the first item, setting D2 for the second item, and setting A3 for the third item.
  • the calculation processing unit 20 reads the operation setting information from the first memory unit 11 and reads the reference setting table from the second memory unit 12.
  • the comparison unit 13 compares the setting contents of each item of the operation setting information read from the first memory unit 11 with the setting contents of each item of the reference setting information in the reference setting table read from the second memory unit 12. Since the setting contents of each item of the operation setting information read from the first memory unit 11 do not match the setting contents of each item of the reference setting information in any of the reference setting tables stored in the second memory unit 12, the operation setting information is determined to be abnormal.
  • the configuration of the encoder 1 according to the second embodiment of the present disclosure is as shown in Figure 1, but the items of reference setting information and the operation of the comparison unit 13 and determination unit 14 differ from those of the first embodiment in the following ways.
  • the standard setting information stored in the second memory unit 12 does not include items that will not cause abnormalities in the operation of the encoder 1 or the operation of the machine in which the encoder 1 is installed.
  • the comparison unit 13 compares the operation setting information read from the first memory unit 11 with the reference setting information in the reference setting table read from the second memory unit 12 for items among the operation setting information that correspond to items in the reference setting information.
  • the determination unit 14 determines that the operation setting information is normal if the setting contents in the operation setting information match the setting contents in any of the reference setting information for items among the multiple items in the operation setting information that correspond to multiple items in the reference setting information. If the determination unit 14 determines that the operation setting information is normal, the control unit 10 in the arithmetic processing device 20 executes processing to control the encoder built-in circuit 21 based on the operation setting information. As a result, the encoder 1 executes processing to detect position information for the object to be detected. The position information detected by the encoder 1 is transmitted from the encoder 1 to a higher-level control device.
  • the determination unit 14 determines that there is no reference setting information having a combination of setting contents that matches the combination of setting contents of multiple items in the operation setting information, it determines that the operation setting information is abnormal.
  • An example of the subsequent processing when the determination unit 14 determines that "the operation setting information is abnormal" is as described in the first embodiment.
  • FIG. 6 is a flowchart showing the abnormality determination process in an encoder according to the second embodiment of the present disclosure.
  • the number of items in each piece of reference setting information in the reference setting table stored in the second memory unit 12 is smaller than the number of items in the operation setting information stored in the first memory unit 11.
  • the arithmetic processing unit 20 reads the operation setting information from the first memory unit 11.
  • the arithmetic processing unit 20 reads the reference setting table from the second memory unit 12. The order of the processing of step S201 and the processing of step S202 may be reversed.
  • step S203 the comparison unit 13 compares the operation setting information read from the first memory unit 11 with the reference setting information in the reference setting table read from the second memory unit 12.
  • the comparison by the comparison unit 13 is performed for items among the multiple items in the operation setting information that correspond to multiple items in the reference setting information. If the comparison by the comparison unit 13 shows that the settings in the operation setting information match the settings in any of the reference setting information for items among the multiple items in the operation setting information that correspond to multiple items in the reference setting information, then in step S204 the determination unit 14 determines that the operation setting information read from the first memory unit 11 is normal. If the comparison by the comparison unit 13 shows that there is no reference setting information with a combination of settings that matches the combination of settings for multiple items in the operation setting information, then in step S205 the determination unit 14 determines that the operation setting information read from the first memory unit 11 is abnormal.
  • FIG. 7 is a diagram illustrating a case where the operation setting information is determined to be normal in the abnormality determination process in an encoder according to the second embodiment of the present disclosure.
  • FIG. 8 is a diagram illustrating a case where the operation setting information is determined to be abnormal in the abnormality determination process in an encoder according to the second embodiment of the present disclosure.
  • the items to be set in the operation setting information are the first, second, and third items.
  • the third item is an item that will not cause any abnormalities in the operation of the encoder 1 regardless of the setting item, and therefore the only items to be set in the reference setting information are the first and second items.
  • a reference setting table including reference setting information A, reference setting information B, reference setting information C, etc. is pre-registered in the second memory unit 12.
  • setting contents are specified for the first item and the second item.
  • the setting contents of the first item in reference setting information A are setting A1
  • the setting contents of the second item are setting A2.
  • the setting contents of the first item in reference setting information B are setting B1, and the setting contents of the second item are setting B2.
  • the setting contents of the first item in reference setting information C are setting C1, and the setting contents of the second item are setting C2.
  • the operation setting information stored in the first memory unit 11 specifies setting A1 for the first item, setting A2 for the second item, and setting A3 for the third item.
  • the calculation processing unit 20 reads the operation setting information from the first memory unit 11 and reads the reference setting table from the second memory unit 12.
  • the comparison unit 13 compares the setting contents of the operation setting information read from the first memory unit 11 with the setting contents of the reference setting information in the reference setting table read from the second memory unit 12 for the first and second items of the three items in the operation setting information that correspond to multiple items in the reference setting information.
  • the determination unit 14 determines that the operation setting information read from the first memory unit 11 is normal.
  • the operation setting information stored in the first memory unit 11 specifies setting A1 for the first item, setting D2 for the second item, and setting A3 for the third item.
  • the calculation processing unit 20 reads the operation setting information from the first memory unit 11 and reads the reference setting table from the second memory unit 12.
  • the comparison unit 13 compares the setting contents of the first and second items in the operation setting information read from the first memory unit 11 with the setting contents of the first and second items in the reference setting information in the reference setting table read from the second memory unit 12. Since the setting contents of the first and second items in the operation setting information read from the first memory unit 11 do not match the setting contents of the first and second items in any of the reference setting information stored in the second memory unit 12, the operation setting information is determined to be abnormal.
  • Fig. 9 is a block diagram showing an encoder according to the third embodiment of the present disclosure.
  • the encoder 1 includes a first memory unit 11, a second memory unit 12, a comparison unit 13, a determination unit 14, an acquisition unit 15, a calculation processing unit 20, and an encoder-internal circuit 21.
  • the arithmetic processing device 20 includes a control unit 10, a comparison unit 13, a determination unit 14, an acquisition unit 15, and other processing units.
  • the arithmetic processing device 20 is configured using an LSI, FPGA, ASIC, or the like.
  • control unit 10 first memory unit 11, and encoder built-in circuit 21 are as described in the first embodiment.
  • the acquisition unit 15 acquires identification information unique to the encoder 1 from the encoder-internal circuit 21.
  • the acquisition unit 15 acquires the identification information when the encoder 1 is started up.
  • the functions unique to the encoder 1 are determined by the encoder-internal circuit 21 and the arithmetic processing device 20 that controls the encoder-internal circuit 21. Therefore, in the third embodiment of the present disclosure, the acquisition unit 15 acquires identification information unique to the encoder 1 based on information obtained from the encoder-internal circuit 21. Because the configuration and operation of the encoder-internal circuit 21 vary depending on the model of the encoder 1, the various input signals that the arithmetic processing device 20 receives from the encoder-internal circuit 21 are unique to the encoder-internal circuit 21.
  • the acquisition unit 15 in the arithmetic processing device 20 may acquire identification information of the model of the encoder 1 in which the encoder-internal circuit 21 is installed based on the input signals received from the encoder-internal circuit 21. For the same reason, the combination of High input and Low input at the input pin of the arithmetic processing device 20 to which the encoder-internal circuit 21 is connected is also unique to the encoder-internal circuit 21.
  • the acquisition unit 15 in the arithmetic processing device 20 may acquire identification information for the model of the encoder 1 in which the encoder built-in circuit 21 is installed, based on a combination of high and low inputs at the input pins of the arithmetic processing device 20 to which the encoder built-in circuit 21 is connected.
  • the second memory unit 12 stores a reference setting table that associates pre-registered reference encoder identification information with reference setting information corresponding to the reference encoder indicated by the identification information.
  • the reference setting information included in the reference setting table is prepared for each model of encoder 1 so as to cover all models of encoder 1 expected to be equipped with the arithmetic processing unit 20.
  • the reference setting information for each model of encoder 1 is associated with identification information unique to that model.
  • the reference setting table includes, for example, identification information a and corresponding reference setting information A, identification information b and corresponding reference setting information B, and identification information c and corresponding reference setting information C.
  • the second memory unit 12 is composed of rewritable memory (e.g., EEPROM (registered trademark), PROM, UV-EPROM, flash memory, etc.).
  • EEPROM registered trademark
  • PROM PROM
  • UV-EPROM flash memory
  • the items in the reference setting information are as described in the first embodiment.
  • the reference setting information is registered in advance in the second storage unit 12 by an operator, for example, when the encoder 1 is manufactured.
  • the identification information and the settings for each item of the corresponding reference setting information should be written accurately to the second storage unit 12.
  • the first memory unit 11 and the second memory unit 12 may be configured as separate memories, or the same memory may have separate memory areas for the first memory unit 11 and the second memory unit 12. Also, the second memory unit 12 may be provided in a memory area within the arithmetic processing device 20.
  • the acquisition unit 15 acquires identification information unique to the encoder 1 from the encoder internal circuit 21, and the comparison unit 13 reads out operation setting information from the first memory unit 11.
  • the comparison unit 13 also reads out the reference setting table from the second memory unit 12.
  • the comparison unit 13 compares the operation setting information read out from the first memory unit 11 with the reference setting information corresponding to the reference encoder having the same identification information as the identification information acquired by the acquisition unit 15.
  • the determination unit 14 determines that the operation setting information is normal. If the determination unit 14 determines that the operation setting information is normal, the control unit 10 in the calculation processing device 20 executes processing to control the encoder built-in circuit 21 based on the operation setting information. As a result, the encoder 1 executes processing to detect position information for the object to be detected. The position information detected by the encoder 1 is transmitted from the encoder 1 to a higher-level control device.
  • the determination unit 14 determines that the operation setting information read from the first storage unit 11 is abnormal.
  • An example of the subsequent processing when the determination unit 14 determines that "the operation setting information is abnormal" is as described in the first embodiment.
  • FIG. 10 is a flowchart showing the abnormality determination process in an encoder according to the third embodiment of the present disclosure.
  • step S301 the arithmetic processing unit 20 reads out operation setting information from the first memory unit 11.
  • step S302 the acquisition unit 15 acquires identification information unique to the encoder 1 from the encoder built-in circuit 21.
  • step S303 the arithmetic processing unit 20 reads out the reference setting table from the second memory unit 12. The process in step S303 may be executed prior to the process in step S301 and/or the process in step S302.
  • step S306 the operation setting information read from the first memory unit 11 is determined to be abnormal.
  • FIG. 11 is a diagram illustrating a case where the operation setting information is determined to be normal in the abnormality determination process in the encoder according to the third embodiment of the present disclosure.
  • FIG. 12 is a diagram illustrating a case where the operation setting information is determined to be abnormal in the abnormality determination process in the encoder according to the third embodiment of the present disclosure.
  • the identification information of the encoder 1 acquired by the acquisition unit 15 from the encoder built-in circuit 21 is set as "identification information a," as an example.
  • the operation setting information stored in the first storage unit 11 specifies setting A1 for the first item, setting A2 for the second item, and setting A3 for the third item as the setting contents.
  • the operation setting information stored in the first storage unit 11 specifies setting B1 for the first item, setting B2 for the second item, and setting B3 for the third item as the setting contents.
  • the second storage unit 12 has pre-registered a reference setting table containing identification information a and its corresponding reference setting information A, identification information b and its corresponding reference setting information B, and identification information c and its corresponding reference setting information C.
  • the first, second, and third items are items that define the operating state of the encoder built-in circuit 21.
  • Each item of the reference setting information associated with the identification information corresponding to the model defines the setting content that will cause the encoder 1 to normally perform the functions required for that model (i.e., no abnormalities will occur).
  • the acquisition unit 15 acquires identification information a that is unique to the model of the encoder 1 from the encoder built-in circuit 21.
  • the calculation processing unit 20 reads the operation setting information from the first memory unit 11 and reads the reference setting table from the second memory unit 12.
  • the acquisition unit 15 acquires identification information a specific to the model of encoder 1 from the encoder built-in circuit 21.
  • the comparison unit 13 compares the setting contents of each item of the operation setting information read from the first memory unit 11 with the setting contents of each item of the reference setting information A corresponding to the identification information a read from the second memory unit 12. Since the setting contents of each item of the operation setting information read from the first memory unit 11 match the setting contents of each item of the reference setting information A corresponding to the identification information a, the judgment unit 14 judges that the operation setting information read from the first memory unit 11 is normal.
  • the setting content of the first item in the reference setting information A corresponding to identification information a is setting A1, the setting content of the second item is setting A2, and the setting content of the third item is setting A3.
  • the setting content of the first item in the reference setting information B corresponding to identification information b is setting B1, the setting content of the second item is setting B2, and the setting content of the third item is setting B3.
  • the setting content of the first item in the reference setting information C corresponding to identification information c is setting C1, the setting content of the second item is setting C2, and the setting content of the third item is setting C3.
  • the calculation processing unit 20 reads out operation setting information from the first memory unit 11 and reads out the reference setting table from the second memory unit 12.
  • the acquisition unit 15 acquires identification information a specific to the model of encoder 1 from the encoder built-in circuit 21.
  • the comparison unit 13 compares the setting contents of each item of the operation setting information read out from the first memory unit 11 with the setting contents of each item of the reference setting information A corresponding to the identification information a read out from the second memory unit 12.
  • the operation setting information read out from the first memory unit 11 specifies setting B1 for the first item, setting B2 for the second item, and setting B3 for the third item, respectively, whereas the reference setting information A corresponding to the identification information a acquired by the acquisition unit 15 specifies setting A1 for the first item, setting A2 for the second item, and setting A3 for the third item, respectively, and therefore the two do not match in terms of the combination of setting contents. Therefore, the determination unit 14 determines that the operation setting information read from the first memory unit 11 is abnormal.
  • the presence or absence of an abnormality in the operation setting information read from the first memory unit 11 is determined based on the reference setting information associated with identification information unique to the encoder 1.
  • the identification information unique to the encoder 1 is not taken into account when determining the presence or absence of an abnormality in the operation setting information read from the first memory unit 11.
  • the presence or absence of an abnormality in the operation setting information is determined simply based on whether or not there is reference setting information that matches the operation setting information, without taking identification information into account.
  • the third embodiment of the present disclosure performs abnormality determination processing while also taking identification information into account, and therefore can obtain more accurate determination results than the first embodiment of the present disclosure. An example of this is explained below.
  • the operation setting information read from the first memory unit 11 is erroneously determined to be normal based solely on the fact that "reference setting information matching the operation setting information exists."
  • the acquisition unit 15 acquires identification information a from the encoder built-in circuit 21, and the comparison unit 13 compares the setting contents of each item of the operation setting information read from the first memory unit 11 with the setting contents of each item of the reference setting information A corresponding to the identification information a read from the second memory unit 12.
  • the comparison unit 13 compares the operation setting information with the reference setting information A rather than the reference setting information B.
  • the determination unit 14 can accurately determine that the operation setting information read from the first memory unit 11 is abnormal.
  • the configuration of the encoder 1 according to the fourth embodiment of the present disclosure is as shown in Figure 1, but the operation of the comparison unit 13 and determination unit 14, as well as the contents of the reference setting table stored in the second storage unit 12, differ from those of the first embodiment in the following ways.
  • the reference setting table stored in the second memory unit 12 defines at least one prohibited setting information item having a combination of settings that will result in an encoder abnormality.
  • the prohibited setting information has multiple items that define the operating state of the encoder built-in circuit 21. Depending on the combination of settings for some of the multiple items, an encoder abnormality may occur. Therefore, the prohibited setting information defines the settings for only those items that have the potential to result in an encoder abnormality. There may be one or more items that have the potential to result in an encoder abnormality.
  • the prohibited setting information is registered in advance in the second memory unit 12 by an operator, such as when manufacturing the encoder 1. The settings for each item of the prohibited setting information should be written to the second memory unit 12 with the utmost care.
  • the comparison unit 13 compares the operational setting information read from the first memory unit 11 with the prohibited setting information in the reference setting table read from the second memory unit 12.
  • the determination unit 14 determines that the operation setting information is normal. In other words, if the combination of setting contents of multiple items in the operation setting information does not include the combination of setting contents of multiple items in any of the prohibition setting information, the determination unit 14 determines that the operation setting information is normal. If the determination unit 14 determines that the operation setting information is normal, the control unit 10 in the processing device 20 executes processing to control the encoder built-in circuit 21 based on the operation setting information. As a result, the encoder 1 executes processing to detect position information for the object to be detected. The position information detected by the encoder 1 is transmitted from the encoder 1 to a higher-level control device.
  • the determination unit 14 determines that the operation setting information is abnormal. In other words, the determination unit 14 determines that the operation setting information is abnormal if the combination of setting contents of multiple items in the operation setting information includes the combination of setting contents of multiple items in any of the prohibition setting information.
  • An example of the subsequent processing when the determination unit 14 determines that "the operation setting information is abnormal" is as described in the first embodiment.
  • FIG. 13 is a flowchart showing the abnormality determination process in an encoder according to the fourth embodiment of the present disclosure.
  • step S401 the arithmetic processing unit 20 reads the operation setting information from the first memory unit 11.
  • step S402 the arithmetic processing unit 20 reads the reference setting table from the second memory unit 12. The order of the processing of step S401 and the processing of step S402 may be reversed.
  • step S403 the comparison unit 13 compares the operation setting information read from the first memory unit 11 with the prohibition setting information in the reference setting table read from the second memory unit 12. If the comparison by the comparison unit 13 shows that there is prohibition setting information with a combination of settings that matches the combination of settings for multiple items in the operation setting information, then in step S404 the determination unit 14 determines that the operation setting information read from the first memory unit 11 is abnormal. Furthermore, if the comparison by the comparison unit 13 shows that there is no prohibition setting information with a combination of settings that matches the combination of settings for multiple items in the operation setting information, then in step S405 the determination unit 14 determines that the operation setting information read from the first memory unit 11 is normal.
  • FIG. 14 is a diagram illustrating a case where the operation setting information is determined to be normal in the abnormality determination process in an encoder according to the fourth embodiment of the present disclosure.
  • FIG. 15 is a diagram illustrating a case where the operation setting information is determined to be abnormal in the abnormality determination process in an encoder according to the fourth embodiment of the present disclosure.
  • a reference setting table including prohibition setting information A, prohibition setting information B, prohibition setting information C, etc. is pre-registered in the second memory unit 12.
  • the first item, second item, and third item are items that define the operating state of the encoder built-in circuit 21.
  • each prohibition setting information a combination of setting contents of each item that will cause an encoder abnormality is defined.
  • the setting content of the first item of prohibition setting information A is setting A1
  • the setting content of the second item is setting A2.
  • the setting content of the second item of prohibition setting information B is setting B2
  • the setting content of the third item is setting B3.
  • the setting content of the first item of prohibition setting information C is setting C1, and the setting content of the third item is setting C3.
  • the operation setting information stored in the first memory unit 11 specifies setting B1 for the first item, setting A2 for the second item, and setting A3 for the third item as the setting contents.
  • the calculation processing unit 20 reads the operation setting information from the first memory unit 11 and reads the reference setting table from the second memory unit 12.
  • the comparison unit 13 compares the setting contents of each item of the operation setting information read from the first memory unit 11 with the setting contents of each item of the prohibited setting information in the reference setting table read from the second memory unit 12.
  • the determination unit 14 determines that the operation setting information read from the first memory unit 11 is normal.
  • the operation setting information stored in the first memory unit 11 specifies setting A1 for the first item, setting B2 for the second item, and setting B3 for the third item.
  • the calculation processing unit 20 reads the operation setting information from the first memory unit 11 and reads the reference setting table from the second memory unit 12.
  • the comparison unit 13 compares the setting contents of each item of the operation setting information read from the first memory unit 11 with the setting contents of each item of the prohibited setting information in the reference setting table read from the second memory unit 12.
  • the combination of the setting contents of each item of the operation setting information read from the first memory unit 11 includes the combination of the setting contents of each item of the prohibited setting information B in the reference setting table, and therefore determines that the operation setting information is abnormal.
  • the encoder 1 includes at least one processor serving as an arithmetic processing device 20.
  • the arithmetic processing device include an LSI, an FPGA, and an ASIC.
  • the arithmetic processing device includes a control unit 10, a comparison unit 13, a determination unit 14, an acquisition unit 15, and other processing units.
  • Each of these units in the arithmetic processing device is a functional module implemented by a program executed on the processor. For example, if the control unit 10, the comparison unit 13, the determination unit 14, the acquisition unit 15, and other processing units are implemented in a program format, the functions of each unit can be realized by operating the arithmetic processing device in accordance with the program.
  • the programs for executing the processes in the control unit 10, the comparison unit 13, the determination unit 14, the acquisition unit 15, and other processing units may be provided in a form recorded on a computer-readable recording medium such as a semiconductor memory, a magnetic recording medium, or an optical recording medium.
  • a computer-readable recording medium such as a semiconductor memory, a magnetic recording medium, or an optical recording medium.
  • the control unit 10, the comparison unit 13, the determination unit 14, the acquisition unit 15, and other processing units may be implemented as a semiconductor integrated circuit onto which programs for implementing the functions of each unit are written.
  • the encoder 1 also includes at least one memory, which is a storage device.
  • the memory includes the arithmetic processing unit 20 and various storage units within other processing units. Examples of memory include electrically erasable and recordable non-volatile memory such as EEPROM (registered trademark), PROM, UV-EPROM, and flash memory.
  • the memory stores programs for operating the control unit 10, comparison unit 13, judgment unit 14, acquisition unit 15, and other processing units.
  • the memory also stores operation setting information, a reference setting table, comparison results by the comparison unit 13, judgment results by the judgment unit 14, and identification information acquired by the acquisition unit 15.
  • the memory also stores position information on objects detected by the encoder 1, as well as various programs and data related to the encoder 1.
  • the operational setting information read from the first storage unit is compared with the reference setting information stored in the second storage unit to detect whether or not there is an abnormality in the operational setting information. This makes it possible to accurately detect errors in writing the operational setting information to the first storage unit and errors in reading the operational setting information from the first storage unit before an encoder abnormality occurs.
  • the second embodiment of the present disclosure items that do not cause abnormalities in the operation of the encoder or the operation of the machine in which the encoder is installed are not included in the reference setting information, thereby reducing the number of items in the reference setting information compared to the number of items in the operation setting information. According to the second embodiment of the present disclosure, it is possible to reduce the memory capacity of the second storage unit while maintaining the accuracy of detecting the presence or absence of abnormalities in the operation setting information.
  • the presence or absence of an abnormality in the operational setting information read from the first memory unit is determined based on the reference setting information associated with the identification information unique to the encoder, thereby enabling more accurate detection of encoder abnormalities.
  • the presence or absence of an abnormality in the operation setting information read from the first memory unit is determined based on prohibited setting information containing a combination of settings that will cause an encoder abnormality, thereby enabling more accurate encoder abnormality detection.
  • (Appendix 1) a first storage unit that stores operation setting information having setting contents of a plurality of items that define the operation state of the encoder built-in circuit; a second storage unit that stores at least one piece of pre-registered reference setting information having setting contents of a plurality of items; a comparison unit that compares the operation setting information read from the first storage unit with the reference setting information read from the second storage unit; a determination unit that determines whether or not there is an abnormality in the operation setting information read from the first storage unit based on a comparison result by the comparison unit; and (Appendix 2) The determination unit is If the setting contents of the plurality of items in the operational setting information match the setting contents of the plurality of items in any one of the reference setting information, the operational setting information is determined to be normal; If the setting contents of the plurality of items in the operational setting information do not match the setting contents of the plurality of items in any of the reference setting information, the operational setting information is determined to be abnormal.
  • the encoder of claim 1 (Appendix 3) the number of the plurality of items in the reference setting information stored in the second storage unit is smaller than the number of the plurality of items in the operation setting information stored in the first storage unit; the determination unit determines that the operational setting information is normal when the setting contents in the operational setting information match the setting contents in any of the reference setting information for items among the multiple items in the operational setting information that correspond to the multiple items in the reference setting information, and determines that the operational setting information is abnormal when the setting contents in the operational setting information do not match the setting contents in any of the reference setting information; 2.
  • An acquisition unit that acquires identification information unique to the encoder from the encoder built-in circuit, the second storage unit stores identification information of a pre-registered reference encoder and reference setting information corresponding to the reference encoder indicated by the identification information in association with each other; the comparison unit compares the operation setting information read from the first storage unit with reference setting information corresponding to the same identification information as the identification information acquired by the acquisition unit; The determination unit is If the setting contents of the plurality of items in the operation setting information read from the first storage unit match the setting contents of the plurality of items in the reference setting information corresponding to the same identification information as the identification information acquired by the acquisition unit, it is determined that the operation setting information is normal; If the setting contents of the plurality of items in the operation setting information read from the first storage unit do not match the setting contents of the plurality of items in the reference setting information corresponding to the same identification information as the identification information acquired by the acquisition unit, it is determined that the operation setting information is abnormal.
  • the encoder of claim 1 (Appendix 5) 5. The encoder according to claim 4, wherein the acquisition unit is provided in a processing device. (Appendix 6) the reference setting information stored in the second storage unit is prohibited setting information having a combination of setting contents that causes an encoder abnormality, The determination unit is If the combination of the setting contents of the plurality of items in the operation setting information does not include the combination of the setting contents of the plurality of items in any of the prohibition setting information, the operation setting information is determined to be normal; If a combination of setting contents of a plurality of items in the operation setting information includes a combination of setting contents of a plurality of items in any of the prohibition setting information, the operation setting information is determined to be abnormal. 2. The encoder of claim 1.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)

Abstract

エンコーダは、エンコーダ内蔵回路の動作状態を規定する複数の項目の設定内容を有する動作設定情報を記憶する第１の記憶部と、複数の項目の設定内容を有する予め登録された基準設定情報を、少なくとも１つ記憶する第２の記憶部と、第１の記憶部から読み出した動作設定情報と第２の記憶部から読み出した基準設定情報とを比較する比較部と、比較部による比較結果に基づいて、第１の記憶部から読み出された動作設定情報の異常の有無を判定する判定部とを備える。

Description

動作設定の異常を検出可能なエンコーダ
　本開示は、動作設定の異常を検出可能なエンコーダに関する。
　工作機械やロボットには、物体の回転変位や直線変位を検出するためのエンコーダが設けられる。例えば、工作機械やロボットなどに設けられるモータのシャフトやロボットの可動部などの回転体の回転位置情報を検出するために、ロータリエンコーダが用いられる。また、工作機械やロボットなどにおいて直線移動する直線移動体の直線位置情報を検出するために、リニアエンコーダが用いられる。要求精度や適用環境などに応じて、様々な機種のエンコーダが適宜使い分けられている。エンコーダには、各種内蔵回路を制御するための演算処理装置が搭載される。エンコーダの製造コスト低減を目的として、機種が異なるエンコーダであっても、同一タイプの演算処理装置が共通に搭載されることが多い。
　エンコーダの機種ごとにエンコーダの各種内蔵回路の動作も異なることから、内蔵回路に対する演算処理装置の動作を変更する必要がある。このため、内蔵回路の動作状態を設定するための情報（以下、「動作設定情報」と称する。）が、機種ごとに用意される。エンコーダの機種に対応した動作設定情報は、作業員によってエンコーダ内のメモリに予め書き込まれる。エンコーダが実際に稼働する際には、エンコーダの起動時に動作設定情報がメモリから読み出されて演算処理装置にロードされ、演算処理装置が動作設定情報に基づいて各種内蔵回路を制御することで、エンコーダの機種に対応した動作を実現している。
特開２０１１－６４４７０号公報 特開平７－３０１５４５号公報
　エンコーダ内の演算処理装置のための動作設定情報は、エンコーダの製造時などに作業員によってメモリに書き込まれる。メモリに書き込まれた動作設定情報に誤りがあると、当該誤った動作設定情報の下では演算処理装置は正常に動作できないので、エンコーダの動作に異常が発生する。また、メモリに書き込まれた動作設定情報が正しいものであったとしても、何らかの原因で動作設定情報を演算処理装置に正しくロードできなかった場合には、演算処理装置は正常に動作できないので、エンコーダの動作に異常が発生する。したがって、エンコーダ内の内蔵回路の動作状態を規定する動作設定情報の異常の有無を的確に検出することが望まれている。
　本開示の一態様によれば、エンコーダは、エンコーダ内蔵回路の動作状態を規定する複数の項目の設定内容を有する動作設定情報を記憶する第１の記憶部と、複数の項目の設定内容を有する予め登録された基準設定情報を、少なくとも１つ記憶する第２の記憶部と、第１の記憶部から読み出した動作設定情報と第２の記憶部から読み出した基準設定情報とを比較する比較部と、比較部による比較結果に基づいて、第１の記憶部から読み出された動作設定情報の異常の有無を判定する判定部と、を備える。
本開示の第１、第２及び第４の実施形態によるエンコーダを示すブロック図である。 本開示の第１、第２及び第４の実施形態によるエンコーダの変形例を示すブロック図である。 本開示の第１の実施形態によるエンコーダにおける異常判定処理を示すフローチャートである。 本開示の第１の実施形態によるエンコーダにおける異常判定処理において、動作設定情報が正常であると判定される場合を例示する図である。 本開示の第１の実施形態によるエンコーダにおける異常判定処理において、動作設定情報が異常であると判定される場合を例示する図である。 本開示の第２の実施形態によるエンコーダにおける異常判定処理を示すフローチャートである。 本開示の第２の実施形態によるエンコーダにおける異常判定処理において、動作設定情報が正常であると判定される場合を例示する図である。 本開示の第２の実施形態によるエンコーダにおける異常判定処理において、動作設定情報が異常であると判定される場合を例示する図である。 本開示の第３の実施形態によるエンコーダを示すブロック図である。 本開示の第３の実施形態によるエンコーダにおける異常判定処理を示すフローチャートである。 本開示の第３の実施形態によるエンコーダにおける異常判定処理において、動作設定情報が正常であると判定される場合を例示する図である。 本開示の第３の実施形態によるエンコーダにおける異常判定処理において、動作設定情報が異常であると判定される場合を例示する図である。 本開示の第４の実施形態によるエンコーダにおける異常判定処理を示すフローチャートである。 本開示の第４の実施形態によるエンコーダにおける異常判定処理において、動作設定情報が正常であると判定される場合を例示する図である。 本開示の第４の実施形態によるエンコーダにおける異常判定処理において、動作設定情報が異常であると判定される場合を例示する図である。
　以下、動作設定の異常を検出可能なエンコーダの実施形態を、図面を参照して説明する。以下の説明では、同一または類似の機能を有する構成に同一の符号を付す。そして、それら構成の重複する説明は、省略する場合がある。理解を容易にするために、図面は縮尺を適宜変更している。
　以下の説明において、エンコーダが検出する対象物の「位置情報」には、ロータリエンコーダが検出する回転体の「回転位置情報」、及びリニアエンコーダが検出する直線移動する直線移動体の「直線位置情報」が含まれる。エンコーダによる「位置情報の検出処理」には、ロータリエンコーダによる「回転位置情報の検出処理」、及びリニアエンコーダによる「直線位置情報の検出処理」が含まれる。「位置情報」は、「変位情報」と称されることがある。また、エンコーダ製品の種類を区別する際に用いられる用語として、「機種」という用語を用いている。エンコーダの機種が同一であればその性能、機能、規格、寸法、外観、及びバージョンは同じであり、エンコーダの機種が異なれば性能、機能、規格、寸法、外観、及びバージョンのうちの少なくとも１つが異なる。また、「基準エンコーダ」とは、各種設定内容について誤りのない理想的なエンコーダであって、異常判定対象のエンコーダの判定基準となるエンコーダを指す。基準エンコーダに対応した基準設定情報が基準設定テーブルに規定される。「接続される」とは、「電気的に接続される」を意味する。
＜本開示の第１の実施形態＞
　図１は、本開示の第１、第２及び第４の実施形態によるエンコーダを示すブロック図である。図１に示す構成は、後述する第２及び第４の実施形態にも適用可能である。ただし、第２の記憶部１２に記憶される基準設定テーブルの内容、並びに比較部１３及び判定部１４の動作内容が、各実施形態で異なる。
　エンコーダ１は、検出対象物に取り付けられ、当該検出対象物についての位置情報を検出する。エンコーダ１がロータリエンコーダである場合は、エンコーダ１は工作機械やロボットなどに設けられるモータのシャフトやロボットの可動部などの回転体の回転位置情報を検出する。エンコーダ１がリニアエンコーダである場合は、エンコーダ１は工作機械やロボットなどにおいて直線移動する直線移動体の直線位置情報を検出する。これ以降の図では、エンコーダ１が取り付けられる回転体または直線移動体については図示を省略している。また、エンコーダ１を駆動するための電源についても図示を省略している。
　本開示の第１の実施形態によるエンコーダ１は、第１の記憶部１１と、第２の記憶部１２と、比較部１３と、判定部１４と、演算処理装置２０と、エンコーダ内蔵回路２１とを備える。
　演算処理装置２０内には、制御部１０、比較部１３、判定部１４、及びその他の処理部が設けられる。演算処理装置２０は、ＬＳＩ（Ｌａｒｇｅ　Ｓｃａｌｅ　Ｉｎｔｅｇｒａｔｉｏｎ：大規模集積回路）、ＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）、あるいはＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ　Ｓｐｅｃｉｆｉｃ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ：特定用途向け集積回路）などによって構成される。要求精度や適用環境などに応じて、様々な機種のエンコーダが適宜使い分けられている。エンコーダの製造コスト低減を目的として、機種が異なるエンコーダであっても、同一タイプの演算処理装置が共通に搭載されることが多い。
　エンコーダの機種ごとにエンコーダ内蔵回路２１の動作も異なることから、エンコーダ内蔵回路２１に対する演算処理装置２０の動作を変更する必要がある。このため、エンコーダ内蔵回路２１の動作状態を設定するための動作設定情報が、機種ごとに用意される。
　演算処理装置２０内の制御部１０は、エンコーダ１の機種に対応した動作設定情報にしたがって、エンコーダ内蔵回路２１を制御する。エンコーダ内蔵回路２１の例としては、ＡＤコンバータ、メモリ、光学式または磁気式のセンサ部、通信インタフェース、及びその他の周辺回路などがある。なお、エンコーダ内蔵回路２１には、演算処理装置２０の一部機能が含まれることがある。
　第１の記憶部１１は、動作設定情報を記憶する。動作設定情報は、エンコーダ１の機種ごとに規定される。動作設定情報には、エンコーダ内蔵回路２１の動作状態を規定する複数の項目があり、各項目について当該機種に対応した設定がなされる。項目の例としては、Ａ相、Ｂ相、Ｃ相、及びＺ相の各相の信号処理に対する設定項目、各種の信号補正機能に関する設定項目、ＡＤコンバータの動作に関する設定項目などがあるが、これら以外の設定項目を含めてもよい。以降の説明では、エンコーダ内蔵回路２１の動作状態を規定する複数の項目を、第１項目、第２項目、第３項目、・・・、第ｎ項目（ｎは正の整数）と表記することがある。動作設定情報の各項目の設定内容は、エンコーダ１に対する要求精度や適用環境などを適宜考慮して決定される。各項目についての設定内容が規定された動作設定情報は、作業員によってエンコーダ１の製造時などに書き込まれる。
　第２の記憶部１２は、基準設定情報を複数含んだ基準設定テーブルを記憶する。基準設定情報は、動作設定情報の異常の有無を検出するために用いられる基準となる情報である。エンコーダ１の機種に応じた演算処理装置２０の動作を実現するために、基準設定テーブルに含まれる基準設定情報については、演算処理装置２０の搭載が想定されるエンコーダ１の機種を網羅するように、機種ごとに用意される。図示の例では、基準設定テーブルは、例えば基準設定情報Ａ、基準設定情報Ｂ、基準設定情報Ｃなどを含んでいる。また、演算処理装置２０が搭載されるエンコーダ１の機種が将来的に増えて新たなる基準設定情報が追加される事態を考慮して、第２の記憶部１２は、書き換え可能なメモリ（ＥＥＰＲＯＭ（登録商標）、ＰＲＯＭ、ＵＶ－ＥＰＲＯＭ、フラッシュメモリなど）で構成される。
　基準設定情報は、エンコーダ内蔵回路２１の動作状態を規定する複数の項目を有する。本開示の第１の実施形態では、基準設定情報の各項目は、動作設定情報の各項目に対応している。項目の例としては、Ａ相、Ｂ相、Ｃ相、及びＺ相の各相の信号処理に対する設定項目、各種の信号補正機能に関する設定項目、ＡＤコンバータの動作に関する設定項目などがあるが、これら以外を設定項目に含めてもよい。本開示の第１の実施形態並びに後述する第２及び第３の実施形態では、基準設定情報の各項目には、エンコーダ１が当該機種に求められている機能を正常に発揮する（すなわち異常が発生しない）こととなる設定内容が規定される。基準設定情報の各項目については、エンコーダ１の機種に対応した設定がなされる。
　基準設定情報は、作業員によってエンコーダ１の製造時などに第２の記憶部１２に予め登録される。第２の記憶部１２に基準設定情報を書き込む作業員は、第１の記憶部１１に動作設定情報を書き込む作業員と異なることがある。後述するように、本開示の第１の実施形態では、第２の記憶部１２に記憶された基準設定情報に基づいて、第１の記憶部１１から読み出された動作設定情報の異常の有無を判定する。したがって、基準設定情報の各項目の設定内容については正確を期して第２の記憶部１２に書き込まれるべきである。
　第１の記憶部１１と第２の記憶部１２とは、別個のメモリで構成してもよく、あるいは、同一のメモリ内において第１の記憶部１１のための記憶領域と第２の記憶部１２のための記憶領域とを分けて設けてもよい。また、図２は、本開示の第１、第２及び第４の実施形態によるエンコーダの変形例を示すブロック図である。本変形例のように、第２の記憶部１２を、演算処理装置２０内の記憶領域に設けてもよい。
　エンコーダ１が起動されると、演算処理装置２０は、第１の記憶部１１から動作設定情報を読み出し、第２の記憶部１２から基準設定テーブルを読み出す。演算処理装置２０内の比較部１３は、第１の記憶部１１から読み出した動作設定情報と第２の記憶部１２から読み出した基準設定テーブル内の基準設定情報とを比較する。
　判定部１４は、比較部１３による比較結果に基づいて、第１の記憶部１１から読み出された動作設定情報の異常の有無を判定する。より詳しくは次の通りである。
　本開示の第１の実施形態では、判定部１４は、比較部１３による比較の結果、動作設定情報における複数の項目の設定内容の組み合わせと一致する設定内容の組み合わせを有する基準設定情報が存在する場合は、第１の記憶部１１から読み出された動作設定情報は正常であると判定する。すなわち、判定部１４は、動作設定情報における複数の項目の設定内容が、基準設定情報のうちのいずれかの基準設定情報における複数の項目の設定内容と一致する場合は、第１の記憶部１１から読み出された動作設定情報は正常であると判定する。
　また、本開示の第１の実施形態では、判定部１４は、比較部１３による比較の結果、動作設定情報における複数の項目の設定内容の組み合わせと一致する設定内容の組み合わせを有する基準設定情報が存在しない場合は、第１の記憶部１１から読み出された動作設定情報は異常であると判定する。すなわち、判定部１４は、動作設定情報における複数の項目の設定内容が、いずれの基準設定情報における複数の項目の設定内容とも一致しない場合は、動作設定情報は異常であると判定する。
　判定部１４により「動作設定情報は異常である」と判定された場合は、例えば判定部１４からアラーム信号が出力される。アラーム信号は、エンコーダ内蔵回路２１内の通信インタフェースを介して外部の上位制御装置（図示せず）へ送出される。アラーム信号を受信した上位制御装置は、表示装置（図示せず）に「動作設定情報は異常である」ことを表示させる制御を行ってもよく、音響装置（図示せず）に警報音を発せさせる制御を行ってもよい。また、アラーム信号を受信した上位制御装置は、エンコーダ１の動作を停止させる制御を行ってもよく、エンコーダ１が設けられた機械（ロボットや工作機械など）を緊急停止させる制御を行ってもよい。上位制御装置内には、プロセッサ及びメモリが設けられる。プロセッサには、例えばＩＣ、ＬＳＩ、ＣＰＵ、ＭＰＵ、ＤＳＰなどがある。
　判定部１４により動作設定情報は正常であると判定された場合は、演算処理装置２０内の制御部１０は、動作設定情報に基づいてエンコーダ内蔵回路２１を制御する処理を実行する。これにより、エンコーダ１は、検出対象物についての位置情報を検出する処理を実行する。エンコーダ１で検出された位置情報は、エンコーダ１から上位制御装置へ送信される。
　図３は、本開示の第１の実施形態によるエンコーダにおける異常判定処理を示すフローチャートである。
　エンコーダ１が起動されると、ステップＳ１０１において、演算処理装置２０は、第１の記憶部１１から動作設定情報を読み出す。ステップＳ１０２において、演算処理装置２０は、第２の記憶部１２から基準設定テーブルを読み出す。ステップＳ１０１の処理とステップＳ１０２の処理とは順序を入れ替えて実行してもよい。
　ステップＳ１０３において、比較部１３は、第１の記憶部１１から読み出した動作設定情報と第２の記憶部１２から読み出した基準設定テーブル内の基準設定情報とを比較する。比較部１３による比較の結果、動作設定情報における複数の項目の設定内容の組み合わせと一致する設定内容の組み合わせを有する基準設定情報が存在する場合は、ステップＳ１０４において、判定部１４は、第１の記憶部１１から読み出された動作設定情報は正常であると判定する。また、比較部１３による比較の結果、動作設定情報における複数の項目の設定内容の組み合わせと一致する設定内容の組み合わせを有する基準設定情報が存在しない場合は、ステップＳ１０５において、判定部１４は、第１の記憶部１１から読み出された動作設定情報は異常であると判定する。
　図４は、本開示の第１の実施形態によるエンコーダにおける異常判定処理において、動作設定情報が正常であると判定される場合を例示する図である。また、図５は、本開示の第１の実施形態によるエンコーダにおける異常判定処理において、動作設定情報が異常であると判定される場合を例示する図である。
　図４及び図５に示す例では、一例として、第２の記憶部１２には、基準設定情報Ａ、基準設定情報Ｂ、基準設定情報Ｃなどを含んだ基準設定テーブルが予め登録されている。第１項目、第２項目、第３項目は、エンコーダ内蔵回路２１の動作状態を規定する項目である。基準設定情報の各項目には、エンコーダ１が当該機種に求められている機能を正常に発揮する（すなわち異常が発生しない）こととなる設定内容が規定される。例えば、基準設定情報Ａの第１項目の設定内容は設定Ａ１であり、第２項目の設定内容は設定Ａ２であり、第３項目の設定内容は設定Ａ３である。基準設定情報Ｂの第１項目の設定内容は設定Ｂ１であり、第２項目の設定内容は設定Ｂ２であり、第３項目の設定内容は設定Ｂ３である。基準設定情報Ｃの第１項目の設定内容は設定Ｃ１であり、第２項目の設定内容は設定Ｃ２であり、第３項目の設定内容は設定Ｃ３である。
　一方、図４に示す例では、第１の記憶部１１に記憶された動作設定情報には、第１項目に設定Ａ１、第２項目に設定Ａ２、第３項目に設定Ａ３が、それぞれ設定内容として規定されている。エンコーダ１が起動されると、演算処理装置２０は、第１の記憶部１１から動作設定情報を読み出し、第２の記憶部１２から基準設定テーブルを読み出す。比較部１３は、第１の記憶部１１から読み出した動作設定情報の各項目の設定内容と第２の記憶部１２から読み出した基準設定テーブル内の基準設定情報の各項目の設定内容とを比較する。第１の記憶部１１から読み出した動作設定情報の各項目の設定内容は、基準設定テーブルの基準設定情報Ａの各項目の設定内容と一致するので、判定部１４は、第１の記憶部１１から読み出した動作設定情報は正常であると判定する。
　また、図５に示す例では、第１の記憶部１１に記憶された動作設定情報には、第１項目に設定Ａ１、第２項目に設定Ｄ２、第３項目に設定Ａ３が、それぞれ設定内容として規定されている。エンコーダ１が起動されると、演算処理装置２０は、第１の記憶部１１から動作設定情報を読み出し、第２の記憶部１２から基準設定テーブルを読み出す。比較部１３は、第１の記憶部１１から読み出した動作設定情報の各項目の設定内容と第２の記憶部１２から読み出した基準設定テーブル内の基準設定情報の各項目の設定内容とを比較する。第１の記憶部１１から読み出した動作設定情報の各項目の設定内容は、第２の記憶部１２に記憶された基準設定テーブルにおけるいずれの基準設定情報における各項目の設定内容とも一致しないので、動作設定情報は異常であると判定する。
＜本開示の第２の実施形態＞
　エンコーダ１の要求精度や適用環境によっては、動作設定情報の複数の項目のうちのいくつかの項目において設定内容に誤りがあったとしても、エンコーダ１の動作やエンコーダ１が設けられた機械の動作には特段の問題が生じないことがある。つまり、エンコーダ１の動作やエンコーダ１が設けられた機械の動作に異常をもたらすことがない項目については、基準設定情報の項目に含める必要性は低い。そこで、本開示の第２の実施形態では、エンコーダ１の動作やエンコーダ１が設けられた機械の動作に異常をもたらすことがない項目については基準設定情報に含めないようにすることで、基準設定情報における項目の個数を、動作設定情報における項目の個数よりも少なくする。これにより、動作設定情報の異常の有無の検出精度を維持しながら、第２の記憶部１２のメモリ容量を削減することができる。
　本開示の第２の実施形態によるエンコーダ１の構成は図１に示す通りであるが、基準設定情報の項目、並びに比較部１３及び判定部１４の動作内容が、以下の点で第１の実施形態とは異なる。
　第２の記憶部１２に記憶される基準設定情報には、エンコーダ１の動作やエンコーダ１が設けられた機械の動作に異常をもたらすことがない項目については含めない。
　また、比較部１３は、動作設定情報における複数の項目のうち基準設定情報における複数の項目と対応する項目について、第１の記憶部１１から読み出した動作設定情報と第２の記憶部１２から読み出した基準設定テーブル内の基準設定情報との間で比較する。
　また、判定部１４は、動作設定情報における複数の項目のうち基準設定情報における複数の項目と対応する項目について、動作設定情報における設定内容がいずれかの基準設定情報における設定内容と一致する場合は、動作設定情報は正常であると判定する。判定部１４により動作設定情報は正常であると判定された場合は、演算処理装置２０内の制御部１０は、動作設定情報に基づいてエンコーダ内蔵回路２１を制御する処理を実行する。これにより、エンコーダ１は、検出対象物についての位置情報を検出する処理を実行する。エンコーダ１で検出された位置情報は、エンコーダ１から上位制御装置へ送信される。
　また、判定部１４は、動作設定情報における複数の項目の設定内容の組み合わせと一致する設定内容の組み合わせを有する基準設定情報が存在しないと判定した場合は、動作設定情報は異常であると判定する。判定部１４により「動作設定情報は異常である」と判定された場合のその後の処理の例については、第１の実施形態において説明した通りである。
　図６は、本開示の第２の実施形態によるエンコーダにおける異常判定処理を示すフローチャートである。
　本開示の第２の実施形態では、第２の記憶部１２に記憶される基準設定テーブルの各基準設定情報における項目の個数は、第１の記憶部１１に記憶される動作設定情報における項目の個数よりも少ない。エンコーダ１が起動されると、ステップＳ２０１において、演算処理装置２０は、第１の記憶部１１から動作設定情報を読み出す。ステップＳ２０２において、演算処理装置２０は、第２の記憶部１２から基準設定テーブルを読み出す。ステップＳ２０１の処理とステップＳ２０２の処理とは順序を入れ替えて実行してもよい。
　ステップＳ２０３において、比較部１３は、第１の記憶部１１から読み出した動作設定情報と第２の記憶部１２から読み出した基準設定テーブル内の基準設定情報とを比較する。比較部１３による比較は、動作設定情報における複数の項目のうち基準設定情報における複数の項目と対応する項目について行われる。比較部１３による比較の結果、動作設定情報における複数の項目のうち基準設定情報における複数の項目と対応する項目について、動作設定情報における設定内容がいずれかの基準設定情報における設定内容と一致する場合は、ステップＳ２０４において、判定部１４は、第１の記憶部１１から読み出された動作設定情報は正常であると判定する。また、比較部１３による比較の結果、動作設定情報における複数の項目の設定内容の組み合わせと一致する設定内容の組み合わせを有する基準設定情報が存在しない場合は、ステップＳ２０５において、判定部１４は、第１の記憶部１１から読み出された動作設定情報は異常であると判定する。
　図７は、本開示の第２の実施形態によるエンコーダにおける異常判定処理において、動作設定情報が正常であると判定される場合を例示する図である。また、図８は、本開示の第２の実施形態によるエンコーダにおける異常判定処理において、動作設定情報が異常であると判定される場合を例示する図である。
　図７及び図８に示す例では、一例として、動作設定情報において、設定されるべき項目を第１項目、第２項目、及び第３項目としている。また、これら３つの項目のうち、第３項目については、設定項目の如何によってもエンコーダ１の動作に異常をもたらすことがない項目としており、したがって基準設定情報について設定される項目は第１項目及び第２項目のみである。
　図７及び図８に示すように、第２の記憶部１２には、基準設定情報Ａ、基準設定情報Ｂ、基準設定情報Ｃなどを含んだ基準設定テーブルが予め登録されている。各基準設定情報において、第１項目及び第２項目には設定内容がそれぞれ規定されている。例えば、基準設定情報Ａの第１項目の設定内容は設定Ａ１であり、第２項目の設定内容は設定Ａ２である。基準設定情報Ｂの第１項目の設定内容は設定Ｂ１であり、第２項目の設定内容は設定Ｂ２である。基準設定情報Ｃの第１項目の設定内容は設定Ｃ１であり、第２項目の設定内容は設定Ｃ２である。
　一方、図７に示す例では、第１の記憶部１１に記憶された動作設定情報には、第１項目に設定Ａ１、第２項目に設定Ａ２、第３項目に設定Ａ３が、それぞれ設定内容として規定されている。エンコーダ１が起動されると、演算処理装置２０は、第１の記憶部１１から動作設定情報を読み出し、第２の記憶部１２から基準設定テーブルを読み出す。比較部１３は、動作設定情報における３つの項目のうち基準設定情報における複数の項目と対応する第１項目及び第２項目について、第１の記憶部１１から読み出した動作設定情報の設定内容と第２の記憶部１２から読み出した基準設定テーブル内の基準設定情報の設定内容とを比較する。第１の記憶部１１から読み出した動作設定情報の第１項目及び第２項目の設定内容は、基準設定テーブルの基準設定情報Ａの第１項目及び第２項目の設定内容と一致するので、判定部１４は、第１の記憶部１１から読み出した動作設定情報は正常であると判定する。
　また、図８に示す例では、第１の記憶部１１に記憶された動作設定情報には、第１項目に設定Ａ１、第２項目に設定Ｄ２、第３項目に設定Ａ３が、それぞれ設定内容として規定されている。エンコーダ１が起動されると、演算処理装置２０は、第１の記憶部１１から動作設定情報を読み出し、第２の記憶部１２から基準設定テーブルを読み出す。比較部１３は、第１の記憶部１１から読み出した動作設定情報の第１項目及び第２項目の設定内容と第２の記憶部１２から読み出した基準設定テーブル内の基準設定情報の第１項目及び第２項目の設定内容とを比較する。第１の記憶部１１から読み出した動作設定情報の第１項目及び第２項目の設定内容は、第２の記憶部１２に記憶されたいずれの基準設定情報における第１項目及び第２項目の設定内容とも一致しないので、動作設定情報は異常であると判定する。
＜本開示の第３の実施形態＞
　本開示の第３の実施形態は、エンコーダ１に固有の識別情報に対応付けられた基準設定情報に基づいて第１の記憶部１１から読み出された動作設定情報の異常の有無を判定するものである。図９は、本開示の第３の実施形態によるエンコーダを示すブロック図である。
　本開示の第３の実施形態によるエンコーダ１は、第１の記憶部１１と、第２の記憶部１２と、比較部１３と、判定部１４と、取得部１５と、演算処理装置２０と、エンコーダ内蔵回路２１とを備える。
　演算処理装置２０内には、制御部１０、比較部１３、判定部１４、取得部１５、及びその他の処理部が設けられる。演算処理装置２０は、ＬＳＩ、ＦＰＧＡ、あるいはＡＳＩＣなどによって構成される。
　制御部１０、第１の記憶部１１、及びエンコーダ内蔵回路２１については、第１の実施形態において説明した通りである。
　取得部１５は、エンコーダ内蔵回路２１からエンコーダ１に固有の識別情報を取得する。取得部１５による識別情報の取得は、エンコーダ１の起動時に行われる。エンコーダ１に固有の機能は、エンコーダ内蔵回路２１と、エンコーダ内蔵回路２１を制御する演算処理装置２０とによって定まる。そこで、本開示の第３の実施形態では、取得部１５は、エンコーダ内蔵回路２１から得られる情報に基づいて、エンコーダ１に固有の識別情報を取得する。エンコーダ１の機種によってエンコーダ内蔵回路２１の構成及び動作が変わるので、演算処理装置２０がエンコーダ内蔵回路２１から受信する様々な入力信号は、エンコーダ内蔵回路２１に固有のものとなる。したがって、演算処理装置２０内の取得部１５は、エンコーダ内蔵回路２１から受信する入力信号に基づいて、当該エンコーダ内蔵回路２１が設けられたエンコーダ１の機種の識別情報を取得してもよい。また、同様の理由で、エンコーダ内蔵回路２１が接続される演算処理装置２０の入力ピンにおけるＨｉｇｈ入力とＬｏｗ入力との組み合わせも、エンコーダ内蔵回路２１に固有である。したがって、演算処理装置２０内の取得部１５は、エンコーダ内蔵回路２１が接続される演算処理装置２０の入力ピンにおけるＨｉｇｈ入力とＬｏｗ入力との組み合わせに基づいて、当該エンコーダ内蔵回路２１が設けられたエンコーダ１の機種の識別情報を取得してもよい。
　第２の記憶部１２は、予め登録された基準エンコーダの識別情報と、当該識別情報が示す基準エンコーダに対応する基準設定情報とが関連付けられた基準設定テーブルを記憶する。基準設定テーブルに含まれる基準設定情報については、演算処理装置２０の搭載が想定されるエンコーダ１の機種を網羅するように、エンコーダ１の機種ごとに用意されるが、第３の実施形態における基準設定テーブルでは、エンコーダ１の機種ごとの基準設定情報が、当該機種に固有の識別情報と対応付けられている。図示の例では、基準設定テーブルは、例えば、識別情報ａとこれに対応する基準設定情報Ａ、識別情報ｂとこれに対応する基準設定情報Ｂ、識別情報ｃとこれに対応する基準設定情報Ｃなどを含んでいる。また、演算処理装置２０が搭載されるエンコーダ１の機種が将来的に増えて新たなる識別情報及び基準設定情報が追加される事態を考慮して、第２の記憶部１２は、書き換え可能なメモリ（例えばＥＥＰＲＯＭ（登録商標）、ＰＲＯＭ、ＵＶ－ＥＰＲＯＭ、フラッシュメモリなど）で構成される。基準設定情報における各項目については、第１の実施形態において説明した通りである。基準設定情報は、作業員によってエンコーダ１の製造時などに第２の記憶部１２に予め登録される。識別情報とこれに対応する基準設定情報の各項目の設定内容については正確を期して第２の記憶部１２に書き込まれるべきである。
　第１の記憶部１１と第２の記憶部１２とは、別個のメモリで構成してもよく、あるいは、同一のメモリ内において第１の記憶部１１のための記憶領域と第２の記憶部１２のための記憶領域とを分けて設けてもよい。また、第２の記憶部１２を、演算処理装置２０内の記憶領域に設けてもよい。
　エンコーダ１が起動されると、取得部１５は、エンコーダ内蔵回路２１からエンコーダ１に固有の識別情報を取得し、比較部１３は、第１の記憶部１１から動作設定情報を読み出す。また、比較部１３は、第２の記憶部１２から基準設定テーブルを読み出す。そして、比較部１３は、第１の記憶部１１から読み出された動作設定情報と、取得部１５が取得した識別情報と同じ識別情報を有する基準エンコーダに対応する基準設定情報とを比較する。
　判定部１４は、比較部１３による比較の結果、第１の記憶部１１から読み出された動作設定情報における複数の項目の設定内容が、取得部１５が取得した識別情報と同じ識別情報に対応する基準設定情報における複数の項目の設定内容と一致する場合は、動作設定情報は正常であると判定する。判定部１４により動作設定情報は正常であると判定された場合は、演算処理装置２０内の制御部１０は、動作設定情報に基づいてエンコーダ内蔵回路２１を制御する処理を実行する。これにより、エンコーダ１は、検出対象物についての位置情報を検出する処理を実行する。エンコーダ１で検出された位置情報は、エンコーダ１から上位制御装置へ送信される。
　また、判定部１４は、比較部１３による比較の結果、第１の記憶部１１から読み出された第１の記憶部１１から読み出された動作設定情報における複数の項目の設定内容が、取得部１５が取得した識別情報と同じ識別情報に対応する基準設定情報における複数の項目の設定内容と一致しない場合は、第１の記憶部１１から読み出された動作設定情報は異常であると判定する。判定部１４により「動作設定情報は異常である」と判定された場合のその後の処理の例については、第１の実施形態において説明した通りである。
　図１０は、本開示の第３の実施形態によるエンコーダにおける異常判定処理を示すフローチャートである。
　エンコーダ１が起動されると、ステップＳ３０１において、演算処理装置２０は、第１の記憶部１１から動作設定情報を読み出す。ステップＳ３０２において、取得部１５は、エンコーダ内蔵回路２１からエンコーダ１に固有の識別情報を取得する。ステップＳ３０１の処理とステップＳ３０２の処理とは順序を入れ替えて実行してもよい。ステップＳ３０３において、演算処理装置２０は、第２の記憶部１２から基準設定テーブルを読み出す。ステップＳ３０３の処理は、ステップＳ３０１の処理及び／またはステップＳ３０２の処理に先行して実行してもよい。
　ステップＳ３０４において、比較部１３は、第１の記憶部１１から読み出された動作設定情報と、取得部１５が取得した識別情報と同じ識別情報を有する基準エンコーダに対応する基準設定情報とを比較する。比較部１３による比較の結果、第１の記憶部１１から読み出された動作設定情報における複数の項目の設定内容が、取得部１５が取得した識別情報と同じ識別情報に対応する基準設定情報における複数の項目の設定内容と一致する場合は、ステップＳ３０５において、第１の記憶部１１から読み出された動作設定情報は正常であると判定する。また、比較部１３による比較の結果、第１の記憶部１１から読み出された第１の記憶部１１から読み出された動作設定情報における複数の項目の設定内容が、取得部１５が取得した識別情報と同じ識別情報に対応する基準設定情報における複数の項目の設定内容と一致しない場合は、ステップＳ３０６において、第１の記憶部１１から読み出された動作設定情報は異常であると判定する。
　図１１は、本開示の第３の実施形態によるエンコーダにおける異常判定処理において、動作設定情報が正常であると判定される場合を例示する図である。また、図１２は、本開示の第３の実施形態によるエンコーダにおける異常判定処理において、動作設定情報が異常であると判定される場合を例示する図である。図１１及び図１２に示す例では、一例として、取得部１５によってエンコーダ内蔵回路２１から取得されるエンコーダ１の識別情報を「識別情報ａ」としている。
　図１１に示す例では、第１の記憶部１１に記憶された動作設定情報には、第１項目に設定Ａ１、第２項目に設定Ａ２、第３項目に設定Ａ３が、それぞれ設定内容として規定されている。また、図１２に示す例では、第１の記憶部１１に記憶された動作設定情報には、第１項目に設定Ｂ１、第２項目に設定Ｂ２、第３項目に設定Ｂ３が、それぞれ設定内容として規定されている。
　また、図１１及び図１２に示す例では、一例として、第２の記憶部１２には、識別情報ａとこれに対応する基準設定情報Ａ、識別情報ｂとこれに対応する基準設定情報Ｂ、識別情報ｃとこれに対応する基準設定情報Ｃなどを含んだ基準設定テーブルが予め登録されている。第１項目、第２項目、第３項目は、エンコーダ内蔵回路２１の動作状態を規定する項目である。当該機種に対応する識別情報に関連付けられた基準設定情報の各項目には、エンコーダ１が当該機種に求められている機能を正常に発揮する（すなわち異常が発生しない）こととなる設定内容が規定される。また、図１１及び図１２に示す例では、一例として、取得部１５は、エンコーダ内蔵回路２１からエンコーダ１の機種に固有の識別情報ａを取得するものとする。
　図１１に示す例では、一例として、識別情報ａに対応する基準設定情報Ａの第１項目の設定内容は設定Ａ１であり、第２項目の設定内容は設定Ａ２であり、第３項目の設定内容は設定Ａ３である。識別情報ｂに対応する基準設定情報Ｂの第１項目の設定内容は設定Ｂ１であり、第２項目の設定内容は設定Ｂ２であり、第３項目の設定内容は設定Ｂ３である。識別情報ｃに対応する基準設定情報Ｃの第１項目の設定内容は設定Ｃ１であり、第２項目の設定内容は設定Ｃ２であり、第３項目の設定内容は設定Ｃ３である。
　図１１に示す例において、エンコーダ１が起動されると、演算処理装置２０は、第１の記憶部１１から動作設定情報を読み出し、第２の記憶部１２から基準設定テーブルを読み出す。また、取得部１５は、エンコーダ内蔵回路２１からエンコーダ１の機種に固有の識別情報ａを取得する。比較部１３は、第１の記憶部１１から読み出した動作設定情報の各項目の設定内容と第２の記憶部１２から読み出した識別情報ａに対応する基準設定情報Ａの各項目の設定内容とを比較する。第１の記憶部１１から読み出した動作設定情報の各項目の設定内容は、識別情報ａに対応する基準設定情報Ａの各項目の設定内容と一致するので、判定部１４は、第１の記憶部１１から読み出した動作設定情報は正常であると判定する。
　また、図１２に示す例では、一例として、識別情報ａに対応する基準設定情報Ａの第１項目の設定内容は設定Ａ１であり、第２項目の設定内容は設定Ａ２であり、第３項目の設定内容は設定Ａ３である。識別情報ｂに対応する基準設定情報Ｂの第１項目の設定内容は設定Ｂ１であり、第２項目の設定内容は設定Ｂ２であり、第３項目の設定内容は設定Ｂ３である。識別情報ｃに対応する基準設定情報Ｃの第１項目の設定内容は設定Ｃ１であり、第２項目の設定内容は設定Ｃ２であり、第３項目の設定内容は設定Ｃ３である。
　図１２に示す例において、エンコーダ１が起動されると、演算処理装置２０は、第１の記憶部１１から動作設定情報を読み出し、第２の記憶部１２から基準設定テーブルを読み出す。また、取得部１５は、エンコーダ内蔵回路２１からエンコーダ１の機種に固有の識別情報ａを取得する。比較部１３は、第１の記憶部１１から読み出した動作設定情報の各項目の設定内容と第２の記憶部１２から読み出した識別情報ａに対応する基準設定情報Ａの各項目の設定内容とを比較する。第１の記憶部１１から読み出した動作設定情報は、第１項目に設定Ｂ１、第２項目に設定Ｂ２、第３項目に設定Ｂ３が、それぞれ設定内容として規定されているのに対し、取得部１５が取得した識別情報ａに対応する基準設定情報Ａは、第１項目に設定Ａ１、第２項目に設定Ａ２、第３項目に設定Ａ３が、それぞれ設定内容として規定されているので、設定内容の組み合わせに関して両者は一致しない。したがって、判定部１４は、第１の記憶部１１から読み出した動作設定情報は異常であると判定する。
　このように、本開示の第３の実施形態では、エンコーダ１に固有の識別情報に対応付けられた基準設定情報に基づいて第１の記憶部１１から読み出された動作設定情報の異常の有無を判定している。一方、本開示の第１の実施形態では、第１の記憶部１１から読み出された動作設定情報の異常の有無の判定の際に、エンコーダ１に固有の識別情報を考慮していない。つまり、本開示の第１の実施形態では、識別情報を考慮せずに、単に動作設定情報と一致する基準設定情報が存在するか否かに基づいて、動作設定情報の異常の有無を判定している。本開示の第３の実施形態は、識別情報も考慮して異常判定処理を行うので、本開示の第１の実施形態と比べて、より正確な判定結果を得ることができる。これについて一例を挙げて説明すると次の通りである。
　図１２に示すように識別情報ａを有するエンコーダ１において、第１項目に設定Ｂ１、第２項目に設定Ｂ２、第３項目に設定Ｂ３が規定されている「識別情報ｂに対応した動作設定情報」が第１の記憶部１１に誤って記憶されている例において、識別情報を考慮しない本開示の第１の実施形態が適用される場合を考える。基準設定情報Ｂは識別情報ｂを有するエンコーダ１の機種に対応するものであるにもかからわらず、第１の記憶部１１に記憶された動作設定情報における各項目の設定内容の組み合わせは、第２の記憶部１２に記憶された基準設定情報Ｂにおける各項目の設定内容の組み合わせと一致する。したがって、本開示の第１の実施形態によると、「動作設定情報と一致する基準設定情報が存在する」という事実だけに基づいて、第１の記憶部１１から読み出した動作設定情報は正常であると誤判定してしまう。これに対し、本開示の第３の実施形態によれば、取得部１５によってエンコーダ内蔵回路２１から識別情報ａを取得し、比較部１３は、第１の記憶部１１から読み出した動作設定情報の各項目の設定内容と第２の記憶部１２から読み出した識別情報ａに対応する基準設定情報Ａの各項目の設定内容とを比較する。つまり、比較部１３は、動作設定情報を、基準設定情報Ｂではなく基準設定情報Ａと比較する。第１の記憶部１１から読み出した動作設定情報の各項目の設定内容は、識別情報ａに対応する基準設定情報Ａの各項目の設定内容と一致しないので、判定部１４は、第１の記憶部１１から読み出した動作設定情報は異常であると正確に判定することができる。
＜本開示の第４の実施形態＞
　エンコーダ１の要求精度や適用環境によっては、動作設定情報の複数の項目のうちのいくつかの項目において設定内容に誤りがあったとしても、エンコーダ１の動作やエンコーダ１が設けられた機械の動作には特段の問題が生じないことがある。一方で、特定の項目において設定内容に誤りがあると、エンコーダ１の動作やエンコーダ１が設けられた機械の動作に重大な異常が発生することがある。本開示の第４の実施形態では、基準設定テーブルにおける基準設定情報として、エンコーダ異常をもたらす設定内容の組み合わせを有する禁止設定情報を用意し、禁止設定情報に基づいて動作設定情報の異常の有無を判定する。
　本開示の第４の実施形態によるエンコーダ１の構成は図１に示す通りであるが、比較部１３及び判定部１４の動作内容、並びに第２の記憶部１２に記憶される基準設定テーブルの内容が、以下の点で第１の実施形態とは異なる。
　第２の記憶部１２が記憶する基準設定テーブルには、エンコーダ異常をもたらす設定内容の組み合わせを有する禁止設定情報が少なくとも１つ規定される。禁止設定情報は、エンコーダ内蔵回路２１の動作状態を規定する複数の項目を有する。複数の項目のうちのいくつかの項目における設定内容の組み合わせ次第で、エンコーダ異常が発生することがある。したがって、禁止設定情報では、複数の項目のうち、エンコーダ異常をもたらす可能性のある項目についてのみ、設定内容が規定される。エンコーダ異常をもたらす可能性のある項目は１つの場合もあれば複数の場合もある。禁止設定情報は、作業員によってエンコーダ１の製造時などに第２の記憶部１２に予め登録される。禁止設定情報の各項目の設定内容については正確を期して第２の記憶部１２に書き込まれるべきである。
　比較部１３は、第１の記憶部１１から読み出した動作設定情報と第２の記憶部１２から読み出した基準設定テーブル内の禁止設定情報とを比較する。
　判定部１４は、動作設定情報と一致する禁止設定情報が存在しない場合は、動作設定情報は正常であると判定する。すなわち、判定部１４は、動作設定情報における複数の項目の設定内容の組み合わせが、いずれの禁止設定情報における複数の項目の設定内容の組み合わせも包含しない場合は、動作設定情報は正常であると判定する。判定部１４により動作設定情報は正常であると判定された場合は、演算処理装置２０内の制御部１０は、動作設定情報に基づいてエンコーダ内蔵回路２１を制御する処理を実行する。これにより、エンコーダ１は、検出対象物についての位置情報を検出する処理を実行する。エンコーダ１で検出された位置情報は、エンコーダ１から上位制御装置へ送信される。
　また、判定部１４は、動作設定情報と一致する禁止設定情報が存在する場合は、動作設定情報は異常であると判定する。すなわち、判定部１４は、動作設定情報における複数の項目の設定内容の組み合わせが、禁止設定情報のうちのいずれかの禁止設定情報における複数の項目の設定内容の組み合わせを包含する場合、動作設定情報は異常であると判定する。判定部１４により「動作設定情報は異常である」と判定された場合のその後の処理の例については、第１の実施形態において説明した通りである。
　図１３は、本開示の第４の実施形態によるエンコーダにおける異常判定処理を示すフローチャートである。
　エンコーダ１が起動されると、ステップＳ４０１において、演算処理装置２０は、第１の記憶部１１から動作設定情報を読み出す。ステップＳ４０２において、演算処理装置２０は、第２の記憶部１２から基準設定テーブルを読み出す。ステップＳ４０１の処理とステップＳ４０２の処理とは順序を入れ替えて実行してもよい。
　ステップＳ４０３において、比較部１３は、第１の記憶部１１から読み出した動作設定情報と第２の記憶部１２から読み出した基準設定テーブル内の禁止設定情報とを比較する。比較部１３による比較の結果、動作設定情報における複数の項目の設定内容の組み合わせと一致する設定内容の組み合わせを有する禁止設定情報が存在する場合は、ステップＳ４０４において、判定部１４は、第１の記憶部１１から読み出された動作設定情報は異常であると判定する。また、比較部１３による比較の結果、動作設定情報における複数の項目の設定内容の組み合わせと一致する設定内容の組み合わせを有する禁止設定情報が存在しない場合は、ステップＳ４０５において、判定部１４は、第１の記憶部１１から読み出された動作設定情報は正常であると判定する。
　図１４は、本開示の第４の実施形態によるエンコーダにおける異常判定処理において、動作設定情報が正常であると判定される場合を例示する図である。また、図１５は、本開示の第４の実施形態によるエンコーダにおける異常判定処理において、動作設定情報が異常であると判定される場合を例示する図である。
　図１４及び図１５に示す例では、一例として、第２の記憶部１２には、禁止設定情報Ａ、禁止設定情報Ｂ、禁止設定情報Ｃなどを含んだ基準設定テーブルが予め登録されている。第１項目、第２項目、第３項目は、エンコーダ内蔵回路２１の動作状態を規定する項目である。禁止設定情報ごとに、エンコーダ異常をもたらす各項目の設定内容の組み合わせが規定されている。例えば、禁止設定情報Ａの第１項目の設定内容は設定Ａ１であり、第２項目の設定内容は設定Ａ２である。禁止設定情報Ｂの第２項目の設定内容は設定Ｂ２であり、第３項目の設定内容は設定Ｂ３である。禁止設定情報Ｃの第１項目の設定内容は設定Ｃ１であり、第３項目の設定内容は設定Ｃ３である。
　一方、図１４に示す例では、第１の記憶部１１に記憶された動作設定情報には、第１項目に設定Ｂ１、第２項目に設定Ａ２、第３項目に設定Ａ３が、それぞれ設定内容として規定されている。エンコーダ１が起動されると、演算処理装置２０は、第１の記憶部１１から動作設定情報を読み出し、第２の記憶部１２から基準設定テーブルを読み出す。比較部１３は、第１の記憶部１１から読み出した動作設定情報の各項目の設定内容と第２の記憶部１２から読み出した基準設定テーブル内の禁止設定情報の各項目の設定内容とを比較する。第１の記憶部１１から読み出した動作設定情報の各項目の設定内容の組み合わせは、基準設定テーブルのいずれの禁止設定情報の各項目の設定内容の組み合わせも包含しないので、判定部１４は、第１の記憶部１１から読み出した動作設定情報は正常であると判定する。
　また、図１５に示す例では、第１の記憶部１１に記憶された動作設定情報には、第１項目に設定Ａ１、第２項目に設定Ｂ２、第３項目に設定Ｂ３が、それぞれ設定内容として規定されている。エンコーダ１が起動されると、演算処理装置２０は、第１の記憶部１１から動作設定情報を読み出し、第２の記憶部１２から基準設定テーブルを読み出す。比較部１３は、第１の記憶部１１から読み出した動作設定情報の各項目の設定内容と第２の記憶部１２から読み出した基準設定テーブル内の禁止設定情報の各項目の設定内容とを比較する。第１の記憶部１１から読み出した動作設定情報の各項目の設定内容の組み合わせは、基準設定テーブルの禁止設定情報Ｂの各項目の設定内容の組み合わせを包含するので、動作設定情報は異常であると判定する。
　＜本開示の各実施形態及びその変形例に共通の事項＞
　エンコーダ１内には、演算処理装置２０である少なくとも１つのプロセッサが設けられる。演算処理装置としては、例えばＬＳＩ、ＦＰＧＡ、ＡＳＩＣなどがある。演算処理装置は、制御部１０、比較部１３、判定部１４、取得部１５、及びその他の処理部を有する。演算処理装置が有するこれらの各部は、例えば、プロセッサ上で実行されるプログラムにより実現される機能モジュールである。例えば、制御部１０、比較部１３、判定部１４、取得部１５、及びその他の処理部をプログラム形式で構築する場合は、演算処理装置をこのプログラムに従って動作させることで、各部の機能を実現することができる。制御部１０、比較部１３、判定部１４、取得部１５、及びその他の処理部における各処理を実行するためのプログラムは、半導体メモリ、磁気記録媒体または光記録媒体といった、コンピュータ読取可能な記録媒体に記録された形で提供されてもよい。またあるいは、制御部１０、比較部１３、判定部１４、取得部１５、及びその他の処理部を、各部の機能を実現するプログラムを書き込んだ半導体集積回路として実現してもよい。
　また、エンコーダ１内には、記憶装置である少なくとも１つのメモリが設けられる。メモリは、演算処理装置２０及びその他の処理部内の各種記憶部も含む。メモリとしては、例えばＥＥＰＲＯＭ（登録商標）、ＰＲＯＭ、ＵＶ－ＥＰＲＯＭ、フラッシュメモリなどのような電気的に消去・記録可能な不揮発性メモリがある。メモリには、制御部１０、比較部１３、判定部１４、取得部１５、及びその他の処理部を動作させるためのプログラムが格納される。また、メモリには、動作設定情報、基準設定テーブル、比較部１３による比較結果、判定部１４による判定結果、取得部１５が取得した識別情報などが格納される。また、メモリには、エンコーダ１が検出した検出対象物についての位置情報、並びにエンコーダ１に関連する各種プログラム及び各種データが格納される。
　以上説明したように、本開示の各実施形態及びこれらの変形例によれば、エンコーダ内の内蔵回路の動作状態を規定する動作設定情報の異常の有無を的確に検出することができる。
　エンコーダの製造コスト低減を目的として、機種が異なるエンコーダであっても、同一タイプの演算処理装置が共通に搭載されることが多い。エンコーダの機種ごとにエンコーダの各種内蔵回路の動作も異なることから、内蔵回路に対する演算処理装置の動作を変更するために、動作設定情報が用いられる。エンコーダ内の演算処理装置のための動作設定情報は、エンコーダの製造時などに作業員によってメモリに書き込まれる。メモリに書き込んだ動作設定情報に誤りがあると、当該誤った動作設定情報の下では演算処理装置は正常に動作できないので、エンコーダの動作に異常が発生する。従来は、動作設定情報を異なる記憶領域に書き込んでデータを二重化したり、動作設定情報のロード時にＣＲＣ（巡回冗長検査）を付加して誤りを検出することが行われていた。しかしながら、作業員が「正しい」と思い込んで誤った動作設定情報をメモリに二重に書き込んでしまう人的ミスが発生すると、二重化によるクロスチェックでは誤りを検出できず、エンコーダ異常が発生してしまう問題があった。また、メモリに正しい動作設定情報を書き込んでいたとしても、動作設定情報がメモリから演算処理装置にロードされる際にＣＲＣでは検出できない通信エラーが発生してしまう可能性があり、その際にはエンコーダ異常が発生してしまう問題があった。これに対し、本開示の各実施形態及びこれらの変形例によれば、第１の記憶部から読み出された動作設定情報を、第２の記憶部に記憶されていた基準設定情報と比較することで当該動作設定情報の異常の有無を検出するので、第１の記憶部への動作設定情報の書き込みミス、及び第１の記憶部からの動作設定情報の読み出しエラーを、エンコーダ異常発生前に的確に検出することができる。
　また、本開示の第２の実施形態では、エンコーダの動作やエンコーダが設けられた機械の動作に異常をもたらすことがない項目については基準設定情報に含めないようにすることで、基準設定情報における項目の個数を、動作設定情報における項目の個数よりも少なくする。本開示の第２の実施形態によれば、動作設定情報の異常の有無の検出精度を維持しながら、第２の記憶部のメモリ容量を削減することができる。
　また、本開示の第３の実施形態によれば、エンコーダに固有の識別情報に対応付けられた基準設定情報に基づいて、第１の記憶部から読み出された動作設定情報の異常の有無を判定するので、より正確にエンコーダ異常を検出することができる。
　また、動作設定情報の特定の項目において設定内容に誤りがあると、エンコーダの動作やエンコーダが設けられた機械の動作に特に重大な異常が発生することがある。一方で、エンコーダの要求精度や適用環境によっては、動作設定情報の複数の項目のうちのいくつかの項目において設定内容に誤りがあったとしても、エンコーダの動作やエンコーダが設けられた機械の動作には特段の問題が生じないことがある。本開示の第４の実施形態によれば、エンコーダ異常をもたらす設定内容の組み合わせを有する禁止設定情報に基づいて、第１の記憶部から読み出された動作設定情報の異常の有無を判定するので、より正確にエンコーダ異常を検出することができる。
　以上、本開示について詳述したが、本開示は上述した個々の実施形態及び個々の変形例に限定されるものではない。これらの実施形態及び変形例は、本開示の要旨を逸脱しない範囲で、または、特許請求の範囲に記載された内容とその均等物から導き出される本開示の趣旨を逸脱しない範囲で、種々の追加、置き換え、変更、部分的削除等が可能である。また、これらの実施形態及び変形例は、組み合わせて実施することもできる。例えば、上述した実施形態及び変形例において、各動作の順序や各処理の順序は、一例として示したものであり、これらに限定されるものではない。また、上述した実施形態及び変形例の説明に数値又は数式が用いられている場合も同様である。
＜付記＞
　上記実施形態および変形例に関し、さらに以下の付記を開示する。
（付記１）
　エンコーダ内蔵回路の動作状態を規定する複数の項目の設定内容を有する動作設定情報を記憶する第１の記憶部と、
　複数の項目の設定内容を有する予め登録された基準設定情報を、少なくとも１つ記憶する第２の記憶部と、
　第１の記憶部から読み出した動作設定情報と第２の記憶部から読み出した基準設定情報とを比較する比較部と、
　比較部による比較結果に基づいて、第１の記憶部から読み出された動作設定情報の異常の有無を判定する判定部と、
とを備える、エンコーダ。
（付記２）
　判定部は、
　動作設定情報における複数の項目の設定内容が、基準設定情報のうちのいずれかの基準設定情報における複数の項目の設定内容と一致する場合、動作設定情報は正常であると判定し、
　動作設定情報における複数の項目の設定内容が、いずれの基準設定情報における複数の項目の設定内容とも一致しない場合、動作設定情報は異常であると判定する、
付記１に記載のエンコーダ。
（付記３）
　第２の記憶部に記憶される基準設定情報における複数の項目の個数は、第１の記憶部に記憶される動作設定情報における複数の項目の個数よりも少なく、
　判定部は、動作設定情報における複数の項目のうち基準設定情報における複数の項目と対応する項目について、動作設定情報における設定内容がいずれかの基準設定情報における設定内容と一致する場合は動作設定情報は正常であると判定し、動作設定情報における設定内容がいずれの基準設定情報における設定内容とも一致しない場合は動作設定情報は異常であると判定する、
付記１に記載のエンコーダ。
（付記４）
　エンコーダ内蔵回路からエンコーダに固有の識別情報を取得する取得部をさらに備え、
　第２の記憶部は、予め登録された基準エンコーダの識別情報と、当該識別情報が示す基準エンコーダに対応する基準設定情報とを対応付けて記憶し、
　比較部は、第１の記憶部から読み出された動作設定情報と、取得部が取得した識別情報と同じ識別情報に対応する基準設定情報とを比較し、
　判定部は、
　第１の記憶部から読み出された動作設定情報における複数の項目の設定内容が、取得部が取得した識別情報と同じ識別情報に対応する基準設定情報における複数の項目の設定内容と一致する場合、動作設定情報は正常であると判定し、
　第１の記憶部から読み出された動作設定情報における複数の項目の設定内容が、取得部が取得した識別情報と同じ識別情報に対応する基準設定情報における複数の項目の設定内容と一致しない場合、動作設定情報は異常であると判定する、
付記１に記載のエンコーダ。
（付記５）
　取得部は、演算処理装置に設けられる、付記４に記載のエンコーダ。
（付記６）
　第２の記憶部に記憶される基準設定情報は、エンコーダ異常をもたらす設定内容の組み合わせを有する禁止設定情報であり、
　判定部は、
　動作設定情報における複数の項目の設定内容の組み合わせが、いずれの禁止設定情報における複数の項目の設定内容の組み合わせも包含しない場合、動作設定情報は正常であると判定し、
　動作設定情報における複数の項目の設定内容の組み合わせが、禁止設定情報のうちのいずれかの禁止設定情報における複数の項目の設定内容の組み合わせを包含する場合、動作設定情報は異常であると判定する、
付記１に記載のエンコーダ。
（付記７）
　比較部及び判定部は、演算処理装置に設けられる、付記１～６のいずれか１つに記載のエンコーダ。
（付記８）
　第２の記憶部は、演算処理装置に設けられる、付記１～６のいずれか１つに記載のエンコーダ。
　１　　エンコーダ
　１０　　制御部
　１１　　第１の記憶部
　１２　　第２の記憶部
　１３　　比較部
　１４　　判定部
　１５　　取得部
　２０　　演算処理装置
　２１　　エンコーダ内蔵回路

Claims (8)

  1. 　エンコーダ内蔵回路の動作状態を規定する複数の項目の設定内容を有する動作設定情報を記憶する第１の記憶部と、
    　複数の項目の設定内容を有する予め登録された基準設定情報を、少なくとも１つ記憶する第２の記憶部と、
    　前記第１の記憶部から読み出した前記動作設定情報と前記第２の記憶部から読み出した前記基準設定情報とを比較する比較部と、
    　前記比較部による比較結果に基づいて、前記第１の記憶部から読み出された前記動作設定情報の異常の有無を判定する判定部と、
    とを備える、エンコーダ。
  2. 　前記判定部は、
    　前記動作設定情報における前記複数の項目の設定内容が、前記基準設定情報のうちのいずれかの基準設定情報における前記複数の項目の設定内容と一致する場合、前記動作設定情報は正常であると判定し、
    　前記動作設定情報における前記複数の項目の設定内容が、いずれの前記基準設定情報における前記複数の項目の設定内容とも一致しない場合、前記動作設定情報は異常であると判定する、
    請求項１に記載のエンコーダ。
  3. 　前記第２の記憶部に記憶される前記基準設定情報における前記複数の項目の個数は、前記第１の記憶部に記憶される前記動作設定情報における前記複数の項目の個数よりも少なく、
    　前記判定部は、前記動作設定情報における前記複数の項目のうち前記基準設定情報における前記複数の項目と対応する項目について、前記動作設定情報における設定内容がいずれかの前記基準設定情報における設定内容と一致する場合は前記動作設定情報は正常であると判定し、前記動作設定情報における設定内容がいずれの前記基準設定情報における設定内容とも一致しない場合は前記動作設定情報は異常であると判定する、
    請求項１に記載のエンコーダ。
  4. 　前記エンコーダ内蔵回路から前記エンコーダに固有の識別情報を取得する取得部をさらに備え、
    　前記第２の記憶部は、予め登録された基準エンコーダの識別情報と、当該識別情報が示す前記基準エンコーダに対応する前記基準設定情報とを対応付けて記憶し、
    　前記比較部は、前記第１の記憶部から読み出された前記動作設定情報と、前記取得部が取得した識別情報と同じ識別情報に対応する前記基準設定情報とを比較し、
    　前記判定部は、
    　前記第１の記憶部から読み出された前記動作設定情報における前記複数の項目の設定内容が、前記取得部が取得した識別情報と同じ識別情報に対応する前記基準設定情報における前記複数の項目の設定内容と一致する場合、前記動作設定情報は正常であると判定し、
    　前記第１の記憶部から読み出された前記動作設定情報における前記複数の項目の設定内容が、前記取得部が取得した識別情報と同じ識別情報に対応する前記基準設定情報における前記複数の項目の設定内容と一致しない場合、前記動作設定情報は異常であると判定する、
    請求項１に記載のエンコーダ。
  5. 　前記取得部は、演算処理装置に設けられる、請求項４に記載のエンコーダ。
  6. 　前記第２の記憶部に記憶される前記基準設定情報は、エンコーダ異常をもたらす設定内容の組み合わせを有する禁止設定情報であり、
    　前記判定部は、
    　前記動作設定情報における前記複数の項目の設定内容の組み合わせが、いずれの前記禁止設定情報における前記複数の項目の設定内容の組み合わせも包含しない場合、前記動作設定情報は正常であると判定し、
    　前記動作設定情報における前記複数の項目の設定内容の組み合わせが、前記禁止設定情報のうちのいずれかの禁止設定情報における前記複数の項目の設定内容の組み合わせを包含する場合、前記動作設定情報は異常であると判定する、
    請求項１に記載のエンコーダ。
  7. 　前記比較部及び前記判定部は、演算処理装置に設けられる、請求項１～６のいずれか一項に記載のエンコーダ。
  8. 　前記第２の記憶部は、演算処理装置に設けられる、請求項１～６のいずれか一項に記載のエンコーダ。
PCT/JP2024/003885 2024-02-06 2024-02-06 動作設定の異常を検出可能なエンコーダ Pending WO2025169293A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2024/003885 WO2025169293A1 (ja) 2024-02-06 2024-02-06 動作設定の異常を検出可能なエンコーダ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2024/003885 WO2025169293A1 (ja) 2024-02-06 2024-02-06 動作設定の異常を検出可能なエンコーダ

Publications (1)

Publication Number Publication Date
WO2025169293A1 true WO2025169293A1 (ja) 2025-08-14

Family

ID=96699567

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/003885 Pending WO2025169293A1 (ja) 2024-02-06 2024-02-06 動作設定の異常を検出可能なエンコーダ

Country Status (1)

Country Link
WO (1) WO2025169293A1 (ja)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63315476A (ja) * 1987-06-18 1988-12-23 三菱電機株式会社 エレベ−タの動作仕様設定装置
JPH11178303A (ja) * 1997-12-09 1999-07-02 Sankyo Seiki Mfg Co Ltd エンコーダ装置及びそのパラメータ設定装置
JPH11232589A (ja) * 1998-02-19 1999-08-27 Sumitomo Electric Ind Ltd 交通信号制御機
JPH11304535A (ja) * 1998-04-21 1999-11-05 Tamagawa Seiki Co Ltd エンコーダ装置
JP2004317261A (ja) * 2003-04-15 2004-11-11 Sendai Nikon:Kk エンコーダ装置、ロボットシステム
JP2005287133A (ja) * 2004-03-29 2005-10-13 Sanyo Electric Co Ltd アクチュエータ装置、モータユニット及びコントローラユニット
JP2012091283A (ja) * 2010-10-27 2012-05-17 Okuma Corp 工作機械
JP2014036480A (ja) * 2012-08-08 2014-02-24 Panasonic Corp モータ駆動装置
US20150091486A1 (en) * 2013-10-01 2015-04-02 Rockwell Automation Technologies, Inc. Method and Apparatus for Detection of Drive Misconfiguration in a Multi-Axis Configuration
JP2020051816A (ja) * 2018-09-25 2020-04-02 ファナック株式会社 エンコーダ及び制御システム
JP2020157705A (ja) * 2019-03-28 2020-10-01 ファナック株式会社 射出成形システム

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63315476A (ja) * 1987-06-18 1988-12-23 三菱電機株式会社 エレベ−タの動作仕様設定装置
JPH11178303A (ja) * 1997-12-09 1999-07-02 Sankyo Seiki Mfg Co Ltd エンコーダ装置及びそのパラメータ設定装置
JPH11232589A (ja) * 1998-02-19 1999-08-27 Sumitomo Electric Ind Ltd 交通信号制御機
JPH11304535A (ja) * 1998-04-21 1999-11-05 Tamagawa Seiki Co Ltd エンコーダ装置
JP2004317261A (ja) * 2003-04-15 2004-11-11 Sendai Nikon:Kk エンコーダ装置、ロボットシステム
JP2005287133A (ja) * 2004-03-29 2005-10-13 Sanyo Electric Co Ltd アクチュエータ装置、モータユニット及びコントローラユニット
JP2012091283A (ja) * 2010-10-27 2012-05-17 Okuma Corp 工作機械
JP2014036480A (ja) * 2012-08-08 2014-02-24 Panasonic Corp モータ駆動装置
US20150091486A1 (en) * 2013-10-01 2015-04-02 Rockwell Automation Technologies, Inc. Method and Apparatus for Detection of Drive Misconfiguration in a Multi-Axis Configuration
JP2020051816A (ja) * 2018-09-25 2020-04-02 ファナック株式会社 エンコーダ及び制御システム
JP2020157705A (ja) * 2019-03-28 2020-10-01 ファナック株式会社 射出成形システム

Similar Documents

Publication Publication Date Title
CN104048692B (zh) 使用多个信号路径的传感器自诊断
JPH07271403A (ja) 非運用系メモリ更新方式
US8812931B2 (en) Memory system with ECC-unit and further processing arrangement
JP2007518974A (ja) 拡張ハードウェアエラー検出を備えたプロセス測定装置
JP2000123599A (ja) 不揮発性半導体メモリｉｃ及びそのバーンインテスト方法
US6957377B2 (en) Marking of and searching for initial defective blocks in semiconductor memory
WO2025169293A1 (ja) 動作設定の異常を検出可能なエンコーダ
JP4162902B2 (ja) コンパレータの異常検出装置
JPH0829201A (ja) 多回転アブソリュートエンコーダ
JP5423473B2 (ja) フォールトトレラント装置、その制御モジュール、プログラム
US7787970B2 (en) Position-measuring device and method for position measuring
CN115543681A (zh) 半导体装置和错误检测方法
JP2011028657A (ja) Ｒａｍ診断装置、そのプログラム
JPH04162300A (ja) 半導体メモリ
JP5632804B2 (ja) バス診断機能を備えた制御装置
CN115237726B (zh) 一种机箱管理数据的统一处理的方法、系统及设备
JP4748871B2 (ja) ワンチップマイクロコントローラシステム
JP2003288215A (ja) 情報処理装置
CN101910959B (zh) 用于评估对安全性至关重要的传感器变量的计算机系统
CN120064709A (zh) 用于鉴定驾驶辅助系统的惯性信号的方法和设备
US20050240690A1 (en) Circuit arrangement having a basic function and a monitoring function
TW202414425A (zh) 檢查資料存儲裝置之系統環境是否異常的方法與系統
JPS62165254A (ja) Ｅｃｃ回路付記憶装置
US20190271964A1 (en) Numerical controller
CN116955202A (zh) 跨核交互接口内存保护权限不足问题的排查方法和装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24923975

Country of ref document: EP

Kind code of ref document: A1