WO2025154666A1 - 電圧時間変換器、アナログデジタル変換器及び電子機器 - Google Patents

電圧時間変換器、アナログデジタル変換器及び電子機器

Info

Publication number
WO2025154666A1
WO2025154666A1 PCT/JP2025/000615 JP2025000615W WO2025154666A1 WO 2025154666 A1 WO2025154666 A1 WO 2025154666A1 JP 2025000615 W JP2025000615 W JP 2025000615W WO 2025154666 A1 WO2025154666 A1 WO 2025154666A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
constant current
capacitor
time
current circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2025/000615
Other languages
English (en)
French (fr)
Inventor
崇 野上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of WO2025154666A1 publication Critical patent/WO2025154666A1/ja
Anticipated expiration legal-status Critical
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval

Definitions

  • This disclosure relates to a voltage-time converter, an analog-to-digital converter, and an electronic device.
  • a voltage-to-time converter converts an input voltage signal into a time signal.
  • an analog-to-digital conversion circuit can be constructed.
  • an analog-to-digital conversion circuit constructed by combining a voltage-to-time conversion circuit and a time-to-digital conversion circuit has been proposed (see, for example, Patent Document 1).
  • the voltage-time conversion circuit described above includes a capacitor, a constant current source, and a comparison circuit.
  • the input voltage is sampled in the capacitor.
  • the capacitor is discharged by a current from the constant current source.
  • the capacitor voltage becomes a voltage that changes at a constant slope.
  • the comparison circuit detects when the capacitor voltage has reached a predetermined potential (for example, 0 V).
  • the signal representing the detection result of the comparison circuit becomes a signal that represents time according to the input voltage.
  • this disclosure proposes a voltage-to-time converter that shortens the conversion time, and an analog-to-digital converter and electronic device that use the voltage-to-time converter.
  • FIG. 2 is a diagram illustrating a configuration example of a voltage-time converter according to the first embodiment of the present disclosure.
  • FIG. 2 is a diagram illustrating an example of the operation of the voltage-to-time converter according to the first embodiment of the present disclosure.
  • FIG. 2 is a diagram illustrating an example of the operation of the voltage-to-time converter according to the first embodiment of the present disclosure.
  • FIG. 2 is a diagram illustrating an example of the operation of the voltage-to-time converter according to the first embodiment of the present disclosure.
  • FIG. 13 is a diagram illustrating a configuration example of a voltage-time converter according to a second embodiment of the present disclosure.
  • FIG. 13 is a diagram showing a configuration example of an inverter gate and a NOR gate according to a second embodiment of the present disclosure.
  • FIG. 13 is a diagram showing a configuration example of an inverter gate and a NOR gate according to a second embodiment of the present disclosure.
  • FIG. 13 is a diagram showing a configuration example of an inverter gate and a NOR gate according to a second embodiment of the present disclosure.
  • FIG. 13 is a diagram illustrating a configuration example of a voltage-time converter according to a third embodiment of the present disclosure.
  • FIG. 13 is a diagram illustrating a configuration example of a voltage-time converter according to a fourth embodiment of the present disclosure.
  • FIG. 1 is a diagram illustrating a configuration example of an analog-to-digital converter according to an embodiment of the present disclosure.
  • FIG. 13 is a diagram illustrating another exemplary configuration of an analog-to-digital converter according to an embodiment of the present disclosure.
  • FIG. 1 is a diagram illustrating an example of the configuration of an imaging device according to an embodiment of the present disclosure.
  • FIG. 1 is a diagram showing a configuration example of a voltage-to-time converter according to a first embodiment of the present disclosure.
  • the diagram is a circuit diagram showing a configuration example of a voltage-to-time converter 10.
  • the voltage-to-time converter 10 in the diagram converts the voltages of the input signal line Vin_p and the input signal line Vin_n into time signals.
  • the converted time signals are output to the output signal lines Vout_p and Vout_n.
  • the voltage-to-time converter 10 can generate a time signal according to the difference between the voltages of the input signal line Vin_p and the input signal line Vin_n.
  • the input signals of the input signal line Vin_p and the input signal line Vin_n can be DC and AC signals.
  • the voltage-time converter 10 includes a first voltage-time converter 11, a second voltage-time converter 12, and an auxiliary constant current circuit control unit 13. In addition, a power supply line Vdd that supplies power is wired to the voltage-time converter 10.
  • the first voltage-time converter 11 converts the input voltage transmitted by the input signal line Vin_p into a time signal and outputs it to the output signal line Vout_p.
  • the first voltage-time converter 11 includes a first capacitor 101, a first constant current circuit 111, a first auxiliary constant current circuit 113, switches 121 to 123, and a first time signal generator 131.
  • the switches 121 to 123 include control terminals to which control signals are input. For example, MOS transistors can be used for the switches 121 to 123.
  • the first time signal generator 131 can be configured by a comparison circuit.
  • the first threshold voltage Vref1 is input to the inverting input terminal of the first time signal generating unit 131.
  • the output terminal of the first time signal generating unit 131 is connected to the output signal line Vout_p.
  • the control signal ⁇ 1 is input to the control terminal of the switch 121.
  • the control signal ⁇ 2 is input to the control terminal of the switch 122.
  • the signal on the signal line 17 is input to the control terminal of the switch 123.
  • the first capacitor 101 is a capacitor to which an input voltage is applied from the input signal line Vin_p.
  • the input voltage applied to the first capacitor 101 is referred to as the first input voltage.
  • the switch 121 transmits the input voltage of the input signal line Vin_p to the first capacitor 101.
  • the switch 121 is in a conductive state, the first capacitor 101 is charged to the first input voltage.
  • the switch 121 is then in a non-conductive state, the voltage of the first capacitor 101 is maintained.
  • the switch 121 is controlled by a control signal ⁇ 1.
  • the first constant current circuit 111 supplies a constant current to the first capacitor 101.
  • This first constant current circuit 111 supplies a constant current via a switch 122. Due to the supply of this constant current, the voltage of the first capacitor 101 changes at a constant rate.
  • the switch 122 transmits the current of the first constant current circuit 111 to the first capacitor 101. This switch 122 is controlled by a control signal ⁇ 2.
  • the first auxiliary constant current circuit 113 supplies a constant current to the first capacitor 101.
  • This first auxiliary constant current circuit 113 supplies a constant current via a switch 123. This supply of constant current causes the voltage of the first capacitor 101 to change at a constant slope. As described below, the current of the first auxiliary constant current circuit 113 is superimposed on the current of the first constant current circuit 111 and supplied to the first capacitor 101.
  • the switch 125 transmits the current of the second constant current circuit 112 to the second capacitor 102. This switch 125 is controlled by a control signal ⁇ 2.
  • the second auxiliary constant current circuit 114 supplies a constant current to the second capacitor 102.
  • This second auxiliary constant current circuit 114 supplies a constant current via a switch 126.
  • This supply of constant current causes the voltage of the second capacitor 102 to change at a constant slope.
  • the current of the second auxiliary constant current circuit 114 is superimposed on the current of the second constant current circuit 112 and supplied to the second capacitor 102.
  • the second auxiliary constant current circuit 114 supplies a current of the same value as that of the first auxiliary constant current circuit 113.
  • the switch 126 transmits the current of the second auxiliary constant current circuit 114 to the second capacitor 102. This switch 126 is controlled by a signal transmitted by the signal line 17.
  • the second time signal generating unit 132 generates a time signal that indicates the time until the voltage of the second capacitor 102 changes to the first threshold voltage Vref1. As described above, the second time signal generating unit 132 can be configured with a comparator. The time signal generated by the second time signal generating unit 132 is output to the output signal line Vout_n.
  • the auxiliary constant current circuit control unit 13 controls the first auxiliary constant current circuit 113 and the second auxiliary constant current circuit 114.
  • This auxiliary constant current circuit control unit 13 generates a control signal for turning on the switches 123 and 126 during an auxiliary constant current supply period during which the first auxiliary constant current circuit 113 and the second auxiliary constant current circuit 114 are simultaneously supplied with their respective currents, and outputs the control signal via a signal line 17.
  • the auxiliary constant current supply period is a period included in the shortest period among the period from the start of current supply in the first constant current circuit 111 to the time when the voltage of the first capacitor 101 changes to the first threshold voltage Vref1 and the period from the start of current supply in the second constant current circuit 112 to the time when the voltage of the second capacitor 102 changes to the first threshold voltage Vref1.
  • the first constant current circuit 111 and the second constant current circuit 112 start supplying current at the same time.
  • This supply of current from the first auxiliary constant current circuit 113 and the second auxiliary constant current circuit can make the voltage change in the first capacitor 101 and the second capacitor 102 steeper.
  • the auxiliary constant current circuit control unit 13 includes comparison circuits 133 and 134 and an AND gate 141.
  • a three-input AND gate can be used for the AND gate 141.
  • the inverting input terminal of the comparison circuit 133 is connected to a signal line 15.
  • the inverting input terminal of the comparison circuit 134 is connected to a signal line 16.
  • a second threshold voltage Vref2 is supplied to the non-inverting input terminal of the comparison circuit 133 and the non-inverting input terminal of the comparison circuit 134.
  • the output signal of the comparison circuit 133, the output signal of the comparison circuit 134, and the control signal EN are input to the AND gate 141.
  • the output terminal of the AND gate 141 is connected to a signal line 17.
  • the comparison circuit 133 generates a signal to stop the supply of current from the first auxiliary constant current circuit 113 by comparing the voltage of the first capacitor 101 with the second threshold voltage Vref2.
  • the comparison circuit 134 generates a signal to stop the current supply from the second auxiliary constant current circuit 114 by comparing the voltage of the second capacitor 102 with the second threshold voltage Vref2.
  • the earliest of the output signals of the comparison circuit 133 and the comparison circuit 134 is input to the switch 123 and the switch 126 via the signal line 17. This simultaneously stops the current supply of the first auxiliary constant current circuit 113 and the second auxiliary constant current circuit 114.
  • the control signal EN input to the AND gate 141 is a signal that permits the supply of current from the first auxiliary constant current circuit 113, etc.
  • FIGS. 2A and 2B are diagrams showing an example of the operation of the voltage-time converter according to the first embodiment of the present disclosure.
  • Figures 2A and 2B are timing diagrams showing an example of the operation of the first voltage-time converter 11 and the second voltage-time converter 12. Note that Figures 2A and 2B show an example of a comparative example in which the first auxiliary constant current circuit 113 and the second auxiliary constant current circuit 114 are not operated.
  • ⁇ 1 represents the waveform of the control signal ⁇ 1.
  • ⁇ 2 represents the waveform of the control signal ⁇ 2.
  • Vc represents the waveform of the voltages of the first capacitor 101 and the second capacitor 102.
  • the solid line waveform of "Vc” represents the voltage (Vc1) of the first capacitor 101.
  • the dotted line waveform of "Vc” represents the voltage (Vc2) of the second capacitor 102.
  • the dashed line represents the voltage of the first threshold voltage Vref1.
  • Vout_p represents the waveform of the voltage of the output signal line Vout_p.
  • Vout_n represents the waveform of the voltage of the output signal line Vout_n.
  • FIG. 2A shows an example in which the difference between the first input voltage and the second input voltage is relatively large.
  • control signal ⁇ 1 goes to L level, and the voltages of the first capacitor 101 and the second capacitor 102 are maintained.
  • the control signal ⁇ 2 goes to H level, and the current of the first constant current circuit 111 is supplied to the first capacitor 101. This current flows in a direction that charges the first capacitor 101. Therefore, the voltage of the first capacitor 101 rises at a constant slope.
  • the current of the second constant current circuit 112 is supplied to the second capacitor 102, and the voltage of the second capacitor 102 rises at a constant slope.
  • the output voltage of the first time signal generating unit 131 changes to an H level.
  • the time from the rising edge of the control signal ⁇ 2 to the rising edge of the output voltage of the first time signal generating unit 131 is the conversion result of the first input voltage.
  • the output signal of the first time signal generating unit 131 is output to the output signal line Vout_p as the time signal of the first voltage-to-time conversion unit 11.
  • the time from the rising edge of the output signal of the first time signal generating unit 131 to the rising edge of the output signal of the second time signal generating unit 132 corresponds to the difference between the first input voltage and the second input voltage.
  • This ⁇ t corresponds to the full scale of the input time difference of the voltage-to-time converter 10. Note that in the example of FIG. 2A, since the difference between the first input voltage and the second input voltage is relatively large, the change in voltage of the first capacitor 101 can be made relatively steep. As a result, the delay time td from the rising edge of the control signal ⁇ 2 to the generation of a time signal from the first time signal generating unit 131, etc., becomes relatively short.
  • FIG. 2B shows an example in which the difference between the first input voltage and the second input voltage is relatively small.
  • ⁇ t is set to the same as in FIG. 2A, that is, when the full-scale input time difference is fixed, it is necessary to make the change in voltage of the first capacitor 101 and the second capacitor 102 slower. This is to reduce errors during conversion. In this case, the supply current of the first constant current circuit 111 and the second constant current circuit 112 is reduced, or the capacitance of the first capacitor 101 and the second capacitor 102 is increased. This causes a problem in that the delay time td becomes longer.
  • the control signal EN changes to H level in synchronization with the rising edge of the control signal ⁇ 2. This causes the signal on the signal line 17 to transition to H level, and the first auxiliary constant current circuit 113 and the second auxiliary constant current circuit 114 start supplying current simultaneously.
  • Vc' shows an example in which the operation of the first auxiliary constant current circuit 113 and the second auxiliary constant current circuit 114 is stopped.
  • the delay time td (td' in FIG. 3) becomes longer, and the time required for voltage-time conversion becomes longer.
  • a method for reducing mismatches that occur in the time signals in the voltage-to-time converter 10 of the present disclosure will be described. Mismatches can be reduced by trimming each component circuit.
  • the first capacitor 101, the second capacitor 102, the first constant current circuit 111, the second constant current circuit 112, the first auxiliary constant current circuit 113, and the second auxiliary constant current circuit 114 are the trimming points.
  • the first time signal generating unit 131, the second time signal generating unit 132, the first threshold voltage Vref1, and the auxiliary constant current circuit control unit 13 are also trimming points.
  • the trimming can be performed as follows. (1) When a mismatch occurs in the output time difference characteristic with respect to the input voltage due to the currents of the first constant current circuit 111 and the second constant current circuit 112 or the capacitances of the first capacitor 101 and the second capacitor 102. The currents of the first constant current circuit 111 and the second constant current circuit 112 and the capacitances of the first capacitor 101 and the second capacitor 102 are trimmed.
  • the comparison circuits such as the first time signal generating unit 131, and the thresholds of the auxiliary constant current circuit control unit 13, resulting in a mismatch in the output time difference characteristics relative to the input voltage.
  • the currents of the first auxiliary constant current circuit 113 and the second auxiliary constant current circuit 114 are trimmed.
  • the auxiliary constant current circuit control unit 13 and the like, the first threshold voltage Vref1, and the second threshold voltage Vref2 are trimmed. As described above, the effect of mismatch can be reduced by performing trimming.
  • the digital-to-analog converter 31 generates an analog signal under the control of the logic circuit 34 and superimposes it on the input signal 1.
  • the digital-to-analog converter 32 generates an analog signal under the control of the logic circuit 34 and superimposes it on the input signal 2.
  • the comparison circuit 33 compares the difference between the input signals 1 and 2 with a predetermined value (e.g., 0 V) and outputs the comparison result to the logic circuit 34.
  • the logic circuit 35 generates a clock signal for the comparison circuit 33.
  • the logic circuit 34 controls the entire analog-to-digital conversion unit 30.
  • the digital-to-analog converter 3 converts the image data into an analog signal and generates a PAM4 signal.
  • This PAM4 signal is composed of a differential analog signal.
  • the processor 4 processes the digital signal from the analog-to-digital converter 1.
  • the processor 4 is an example of a "processing circuit" in the present disclosure.
  • the imaging device 5 is an example of an “electronic device” in the present disclosure.
  • the voltage-to-time converter 10 disclosed herein operates at high speed, making it suitable for applications that handle high-speed, multi-value signals such as PAM4.
  • the present technology can also be configured as follows. (1) a capacitor to which an input voltage is applied; a constant current circuit that supplies a current to the capacitor to change the voltage of the capacitor; an auxiliary constant current circuit that supplies a current to the capacitor to change the voltage of the capacitor; a time signal generating unit that generates a time signal representing a time until the voltage of the capacitor changes to a predetermined first threshold voltage; an auxiliary constant current circuit control unit that controls the auxiliary constant current circuit to supply the current during a period included in a period from when the constant current circuit starts to supply the current until the voltage of the capacitor changes to the first threshold voltage.
  • auxiliary constant current circuit control unit is provided with a circuit that generates a signal to stop the supply of the current to each of the auxiliary constant current circuit of the first voltage-to-time conversion unit and the auxiliary constant current circuit of the second voltage-to-time conversion unit by comparing the voltage of the capacitor of the first voltage-to-time conversion unit and the voltage of the capacitor of the second voltage-to-time conversion unit with a predetermined second threshold value.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

変換時間を短縮する電圧時間変換器を提供する。　電圧時間変換器（１０）は、入力電圧（入力信号線Ｖｉｎ＿ｐの電圧）が印加されるキャパシタ（１０１）と、定電流回路（１１１）と、補助定電流回路（１１３）と、時間信号生成部（１３１）と、補助定電流回路制御部（１３）とを有する。定電流回路（１１１）は、そのキャパシタ（１０１）に電流を供給してそのキャパシタ（１０１）の電圧（Ｖｃ）を変化させる。補助定電流回路（１１３）は、そのキャパシタ（１０１）に電流を供給してそのキャパシタ（１０１）の電圧（Ｖｃ）を変化させる。時間信号生成部（１３１）は、そのキャパシタ（１０１）の電圧（Ｖｃ）が所定の第１の閾値電圧（Ｖｒｅｆ１）に変化するまでの時間（ｔｄ）を表す時間信号（出力信号線Ｖｏｕｔ＿ｐの信号）を生成する。補助定電流回路制御部（１３）は、その定電流回路（１１１）におけるその電流の供給の開始からそのキャパシタ（１０１）の電圧（Ｖｃ）がその第１の閾値電圧（Ｖｒｅｆ１）に変化するまでの期間（ｔｄ）に含まれる期間にその補助定電流回路（１１３）にその電流を供給させる制御を行う。

Description

電圧時間変換器、アナログデジタル変換器及び電子機器
　本開示は、電圧時間変換器、アナログデジタル変換器及び電子機器に関する。
　電圧時間変換器は、入力された電圧信号を時間信号に変換するものである。この電圧時間変換器を時間デジタル変換器と組み合わせることにより、アナログデジタル変換回路を構成することができる。例えば、電圧時間変換回路及び時間デジタル変換回路を組み合わせて構成されたアナログデジタル変換回路が提案されている（例えば、特許文献１参照）。
　この従来技術のアナログデジタル変換回路は、逐次比較型アナログデジタル変換回路を更に備える。この逐次比較型アナログデジタル変換回路は、上位ビットのデジタル信号を生成するとともにアナログ入力電圧と上位ビットのデジタル信号に対応するアナログ信号電圧との残差電圧を生成する。電圧時間変換器及び時間デジタル変換器は、この残差電圧に基づいて下位ビットのデジタル信号を生成する。
　上述の電圧時間変換回路は、キャパシタ、定電流源及び比較回路を備える。キャパシタには入力電圧がサンプリングされる。このキャパシタを定電流源からの電流により放電する。これにより、キャパシタの電圧は、一定の傾きで変化する電圧となる。このキャパシタの電圧が所定の電位（例えば、０Ｖ）になったことを比較回路が検出する。この比較回路の検出結果を表す信号は、入力電圧に応じた時間を表す信号となる。
特開２０１３－２５１７００号公報
　しかしながら、上記の従来技術では、入力電圧が低い場合には、変換精度を向上させるため、定電流源の電流を削減してキャパシタの電圧の変化を緩慢にする。このため、変換時間が長くなるという問題がある。
　そこで、本開示では、変換時間を短縮する電圧時間変換器及び当該電圧時間変換器を使用するアナログデジタル変換器及び電子機器を提案する。
　本開示に係る電圧時間変換器は、入力電圧が印加されるキャパシタと、上記キャパシタに電流を供給して上記キャパシタの電圧を変化させる定電流回路と、上記キャパシタに電流を供給して上記キャパシタの電圧を変化させる補助定電流回路と、上記キャパシタの電圧が所定の第１の閾値電圧に変化するまでの時間を表す時間信号を生成する時間信号生成部と、上記定電流回路における上記電流の供給の開始から上記キャパシタの電圧が上記第１の閾値電圧に変化するまでの期間に含まれる期間に上記補助定電流回路に上記電流を供給させる制御を行う補助定電流回路制御部とを有する。
本開示の第１の実施形態に係る電圧時間変換器の構成例を示す図である。 本開示の第１の実施形態に係る電圧時間変換器の動作の一例を示す図である。 本開示の第１の実施形態に係る電圧時間変換器の動作の一例を示す図である。 本開示の第１の実施形態に係る電圧時間変換器の動作の一例を示す図である。 本開示の第２の実施形態に係る電圧時間変換器の構成例を示す図である。 本開示の第２の実施形態に係る反転ゲート及びＮＯＲゲートの構成例を示す図である。 本開示の第２の実施形態に係る反転ゲート及びＮＯＲゲートの構成例を示す図である。 本開示の第２の実施形態に係る反転ゲート及びＮＯＲゲートの構成例を示す図である。 本開示の第３の実施形態に係る電圧時間変換器の構成例を示す図である。 本開示の第４の実施形態に係る電圧時間変換器の構成例を示す図である。 本開示の実施形態に係るアナログデジタル変換器の構成例を示す図である。 本開示の実施形態に係るアナログデジタル変換器の他の構成例を示す図である。 本開示の実施形態に係る撮像装置の構成例を示す図である。
　以下に、本開示の実施形態について図面に基づいて詳細に説明する。説明は、以下の順に行う。なお、以下の各実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。
１．第１の実施形態
２．第２の実施形態
３．第３の実施形態
４．第４の実施形態
５．アナログデジタル変換器への応用例
６．撮像装置への応用例
　（１．第１の実施形態）
　［電圧時間変換器の構成］
　図１は、本開示の第１の実施形態に係る電圧時間変換器の構成例を示す図である。同図は、電圧時間変換器１０の構成例を表す回路図である。同図の電圧時間変換器１０は、入力信号線Ｖｉｎ＿ｐ及び入力信号線Ｖｉｎ＿ｎの電圧をそれぞれ時間信号に変換するものである。変換後の時間信号は、出力信号線Ｖｏｕｔ＿ｐ及び出力信号線Ｖｏｕｔ＿ｎに出力される。電圧時間変換器１０は、入力信号線Ｖｉｎ＿ｐ及び入力信号線Ｖｉｎ＿ｎのそれぞれの電圧の差分に応じた時間信号を生成することができる。なお、入力信号線Ｖｉｎ＿ｐ及び入力信号線Ｖｉｎ＿ｎの入力信号は、直流及び交流の信号とすることができる。
　電圧時間変換器１０は、第１の電圧時間変換部１１と、第２の電圧時間変換部１２と、補助定電流回路制御部１３とを備える。また、電圧時間変換器１０には、電源を供給する電源線Ｖｄｄが配線される。
　第１の電圧時間変換部１１は、入力信号線Ｖｉｎ＿ｐにより伝達される入力電圧を時間信号に変換し、出力信号線Ｖｏｕｔ＿ｐに出力するものである。第１の電圧時間変換部１１は、第１のキャパシタ１０１と、第１の定電流回路１１１と、第１の補助定電流回路１１３と、スイッチ１２１乃至１２３と、第１の時間信号生成部１３１とを備える。なお、スイッチ１２１乃至１２３は、制御信号が入力される制御端子を備える。このスイッチ１２１乃至１２３には、例えば、ＭＯＳトランジスタを適用することができる。また、第１の時間信号生成部１３１は、比較回路により構成することができる。
　入力信号線Ｖｉｎ＿ｐは、スイッチ１２１の一端に接続される。スイッチ１２１の他の一端は、スイッチ１２２の一端、スイッチ１２３の一端、第１の時間信号生成部１３１の非反転入力端子、信号線１５及び第１のキャパシタ１０１の一端に接続される。第１のキャパシタ１０１の他の一端は共通のＧＮＤ線に接続される。スイッチ１２２の他の一端は、第１の定電流回路１１１のソース側端子に接続される。第１の定電流回路１１１のシンク側端子は、電源線Ｖｄｄに接続される。スイッチ１２３の他の一端は、第１の補助定電流回路１１３のソース側端子に接続される。第１の補助定電流回路１１３のシンク側端子は、電源線Ｖｄｄに接続される。
　第１の時間信号生成部１３１の反転入力端子には第１の閾値電圧Ｖｒｅｆ１が入力される。第１の時間信号生成部１３１の出力端子は、出力信号線Ｖｏｕｔ＿ｐに接続される。スイッチ１２１の制御端子には、制御信号φ１が入力される。スイッチ１２２の制御端子には、制御信号φ２が入力される。スイッチ１２３の制御端子には、信号線１７の信号が入力される。
　第１のキャパシタ１０１は、入力信号線Ｖｉｎ＿ｐからの入力電圧が印加されるキャパシタである。第１のキャパシタ１０１に印加される入力電圧を第１の入力電圧と称する。
　スイッチ１２１は、入力信号線Ｖｉｎ＿ｐの入力電圧を第１のキャパシタ１０１に伝達するものである。スイッチ１２１が導通状態になることにより、第１のキャパシタ１０１が第１の入力電圧に充電される。その後、スイッチ１２１が非導通状態になると、第１のキャパシタ１０１の電圧が保持される。スイッチ１２１は、制御信号φ１により制御される。
　第１の定電流回路１１１は、第１のキャパシタ１０１に定電流を供給するものである。この第１の定電流回路１１１は、スイッチ１２２を介して定電流を供給する。この定電流の供給により第１のキャパシタ１０１の電圧は一定の傾きで変化する。
　スイッチ１２２は、第１の定電流回路１１１の電流を第１のキャパシタ１０１に伝達するものである。このスイッチ１２２は、制御信号φ２により制御される。
　第１の補助定電流回路１１３は、第１のキャパシタ１０１に定電流を供給するものである。この第１の補助定電流回路１１３は、スイッチ１２３を介して定電流を供給する。この定電流の供給により第１のキャパシタ１０１の電圧は一定の傾きで変化する。後述するように、第１の補助定電流回路１１３の電流は、第１の定電流回路１１１の電流に重畳されて第１のキャパシタ１０１に供給される。
　スイッチ１２３は、第１の補助定電流回路１１３の電流を第１のキャパシタ１０１に伝達するものである。このスイッチ１２３は、信号線１７により伝達される信号により制御される。
　第１の時間信号生成部１３１は、第１のキャパシタ１０１の電圧が第１の閾値電圧Ｖｒｅｆ１に変化するまでの時間を表す時間信号を生成するものである。上述のように、第１の時間信号生成部１３１は、比較回路により構成することができる。この場合、第１の時間信号生成部１３１は、第１のキャパシタ１０１の電圧を第１の閾値電圧Ｖｒｅｆ１と比較することにより、時間信号を生成することができる。第１の時間信号生成部１３１により生成された時間信号は、出力信号線Ｖｏｕｔ＿ｐに出力される。
　第２の電圧時間変換部１２は、入力信号線Ｖｉｎ＿ｎにより伝達される入力電圧を時間信号に変換し、出力信号線Ｖｏｕｔ＿ｎに出力するものである。第２の電圧時間変換部１２は、第２のキャパシタ１０２と、第２の定電流回路１１２と、第２の補助定電流回路１１４と、スイッチ１２４乃至１２６と、第２の時間信号生成部１３２とを備える。なお、スイッチ１２４乃至１２６は、制御信号が入力される制御端子を備える。このスイッチ１２４乃至１２６には、例えば、ＭＯＳトランジスタを適用することができる。また、第２の時間信号生成部１３２は、比較回路により構成することができる。
　入力信号線Ｖｉｎ＿ｎは、スイッチ１２４の一端に接続される。スイッチ１２４の他の一端は、スイッチ１２５の一端、スイッチ１２６の一端、第２の時間信号生成部１３２の非反転入力端子、信号線１６及び第２のキャパシタ１０２の一端に接続される。第２のキャパシタ１０２の他の一端は共通のＧＮＤ線に接続される。スイッチ１２５の他の一端は、第２の定電流回路１１２のソース側端子に接続される。第２の定電流回路１１２のシンク側端子は、電源線Ｖｄｄに接続される。スイッチ１２６の他の一端は、第２の補助定電流回路１１４のソース側端子に接続される。第２の補助定電流回路１１４のシンク側端子は、電源線Ｖｄｄに接続される。
　第２の時間信号生成部１３２の反転入力端子には第１の閾値電圧Ｖｒｅｆ１が入力される。第２の時間信号生成部１３２の出力端子は、出力信号線Ｖｏｕｔ＿ｎに接続される。スイッチ１２４の制御端子には、制御信号φ１が入力される。スイッチ１２５の制御端子には、制御信号φ２が入力される。スイッチ１２６の制御端子には、信号線１７の信号が入力される。
　第２のキャパシタ１０２は、入力信号線Ｖｉｎ＿ｎからの入力電圧が印加されるキャパシタである。第２のキャパシタ１０２に印加される入力電圧を第２の入力電圧と称する。なお、第２のキャパシタ１０２は、第１のキャパシタ１０１と同じ静電容量に構成される。
　スイッチ１２４は、入力信号線Ｖｉｎ＿ｎの入力電圧を第２のキャパシタ１０２に伝達するものである。スイッチ１２４が導通状態になることにより、第２のキャパシタ１０２が第２の入力電圧に充電される。その後、スイッチ１２４が非導通状態になると、第２のキャパシタ１０２の電圧が保持される。スイッチ１２４は、制御信号φ１により制御される。
　第２の定電流回路１１２は、第２のキャパシタ１０２に定電流を供給するものである。この第２の定電流回路１１２は、スイッチ１２５を介して定電流を供給する。この定電流の供給により第２のキャパシタ１０２の電圧は一定の傾きで変化する。なお、第２の定電流回路１１２は、第１の定電流回路１１１と同じ値の電流を供給する。
　スイッチ１２５は、第２の定電流回路１１２の電流を第２のキャパシタ１０２に伝達するものである。このスイッチ１２５は、制御信号φ２により制御される。
　第２の補助定電流回路１１４は、第２のキャパシタ１０２に定電流を供給するものである。この第２の補助定電流回路１１４は、スイッチ１２６を介して定電流を供給する。この定電流の供給により第２のキャパシタ１０２の電圧は一定の傾きで変化する。後述するように、第２の補助定電流回路１１４の電流は、第２の定電流回路１１２の電流に重畳されて第２のキャパシタ１０２に供給される。なお、第２の補助定電流回路１１４は、第１の補助定電流回路１１３と同じ値の電流を供給する。
　スイッチ１２６は、第２の補助定電流回路１１４の電流を第２のキャパシタ１０２に伝達するものである。このスイッチ１２６は、信号線１７により伝達される信号により制御される。
　第２の時間信号生成部１３２は、第２のキャパシタ１０２の電圧が第１の閾値電圧Ｖｒｅｆ１に変化するまでの時間を表す時間信号を生成するものである。上述のように、第２の時間信号生成部１３２は、比較器により構成することができる。第２の時間信号生成部１３２により生成された時間信号は、出力信号線Ｖｏｕｔ＿ｎに出力される。
　補助定電流回路制御部１３は、第１の補助定電流回路１１３及び第２の補助定電流回路１１４の制御を行うものである。この補助定電流回路制御部１３は、第１の補助定電流回路１１３及び第２の補助定電流回路１１４にそれぞれの電流を同時に供給させる期間である補助定電流供給期間にスイッチ１２３及び１２６を導通させる制御信号を生成し、信号線１７を介して出力する。ここで、補助定電流供給期間は、第１の定電流回路１１１における電流の供給の開始から第１のキャパシタ１０１の電圧が第１の閾値電圧Ｖｒｅｆ１に変化するまでの期間及び第２の定電流回路１１２における電流の供給の開始から第２のキャパシタ１０２の電圧が第１の閾値電圧Ｖｒｅｆ１に変化するまでの期間のうちの最短の期間に含まれる期間である。
　後述するように、第１の定電流回路１１１及び第２の定電流回路１１２は、同時に電流の供給を開始する。この第１の補助定電流回路１１３及び第２の補助定電流回路の電流の供給により、第１のキャパシタ１０１及び第２のキャパシタ１０２の電圧の変化を急峻にすることができる。
　補助定電流回路制御部１３は、比較回路１３３及び１３４と、ＡＮＤゲート１４１とを備える。なお、ＡＮＤゲート１４１には、３入力のＡＮＤゲートを使用することができる。比較回路１３３の反転入力端子は、信号線１５に接続される。比較回路１３４の反転入力端子は、信号線１６に接続される。比較回路１３３の非反転入力端子及び比較回路１３４の非反転入力端子には、第２の閾値電圧Ｖｒｅｆ２が供給される。ＡＮＤゲート１４１には、比較回路１３３の出力信号、比較回路１３４の出力信号及び制御信号ＥＮが入力される。ＡＮＤゲート１４１の出力端子は信号線１７に接続される。
　比較回路１３３は、第１のキャパシタ１０１の電圧を第２の閾値電圧Ｖｒｅｆ２と比較することにより、第１の補助定電流回路１１３の電流の供給を停止させる信号を生成するものである。
　比較回路１３４は、第２のキャパシタ１０２の電圧を第２の閾値電圧Ｖｒｅｆ２と比較することにより、第２の補助定電流回路１１４の電流の供給を停止させる信号を生成するものである。
　ＡＮＤゲート１４１の作用により、比較回路１３３の出力信号及び比較回路１３４の出力信号のうちの最先の信号が信号線１７を介してスイッチ１２３及びスイッチ１２６に入力される。これにより、第１の補助定電流回路１１３及び第２の補助定電流回路１１４の電流の供給が同時に停止される。なお、ＡＮＤゲート１４１に入力される制御信号ＥＮは、第１の補助定電流回路１１３等の電流の供給を許可する信号である。
　［電圧時間変換器の動作］
　図２Ａ及び２Ｂは、本開示の第１の実施形態に係る電圧時間変換器の動作の一例を示す図である。図２Ａ及び２Ｂは、第１の電圧時間変換部１１及び第２の電圧時間変換部１２の動作の一例を表すタイミング図である。なお、図２Ａ及び２Ｂは、比較例として第１の補助定電流回路１１３及び第２の補助定電流回路１１４を動作させない場合の例を表したものである。
　図２Ａ及び２Ｂにおいて、「φ１」は、制御信号φ１の波形を表す。「φ２」は、制御信号φ２の波形を表す。「Ｖｃ」は、第１のキャパシタ１０１及び第２のキャパシタ１０２の電圧の波形を表す。なお、「Ｖｃ」の実線の波形は、第１のキャパシタ１０１の電圧（Ｖｃ１）を表す。また、「Ｖｃ」の点線の波形は、第２のキャパシタ１０２の電圧（Ｖｃ２）を表す。また、一点鎖線は、第１の閾値電圧Ｖｒｅｆ１の電圧を表す。「Ｖｏｕｔ＿ｐ」は、出力信号線Ｖｏｕｔ＿ｐの電圧の波形を表す。「Ｖｏｕｔ＿ｎ」は、出力信号線Ｖｏｕｔ＿ｎの電圧の波形を表す。なお、制御信号φ１及び制御信号φ２は、Ｈレベルの時にスイッチ１２１等が導通状態になる。
　図２Ａは、第１の入力電圧及び第２の入力電圧の差分が比較的大きい場合の例を表したものである。制御信号φ１がＨレベルに移行すると、第１の入力電圧が第１のキャパシタ１０１に印加され、第２の入力電圧が第２のキャパシタ１０２に印加される。
　次に、制御信号φ１がＬレベルとなり、第１のキャパシタ１０１及び第２のキャパシタ１０２の電圧が保持される。この際、制御信号φ２がＨレベルとなり、第１の定電流回路１１１の電流が第１のキャパシタ１０１に供給される。この電流は、第１のキャパシタ１０１を充電する方向に流れる。このため、第１のキャパシタ１０１の電圧は、一定の傾きにて上昇する。同様に、第２の定電流回路１１２の電流が第２のキャパシタ１０２に供給され、第２のキャパシタ１０２の電圧は、一定の傾きにて上昇する。
　第１のキャパシタ１０１の電圧が第１の閾値電圧Ｖｒｅｆ１に達すると、第１の時間信号生成部１３１の出力電圧がＨレベルに変化する。制御信号φ２の立ち上がりエッジから第１の時間信号生成部１３１の出力電圧の立ち上がりエッジまでの時間は、第１の入力電圧の変換結果となる。第１の時間信号生成部１３１の出力信号は、第１の電圧時間変換部１１の時間信号として出力信号線Ｖｏｕｔ＿ｐに出力される。
　同様に、第２のキャパシタ１０２の電圧が第１の閾値電圧Ｖｒｅｆ１に達すると、第２の時間信号生成部１３２の出力電圧がＨレベルに変化する。制御信号φ２の立ち上がりエッジから第２の時間信号生成部１３２の出力電圧の立ち上がりエッジまでの時間は、第２の入力電圧の変換結果となる。第２の時間信号生成部１３２の出力信号は、第２の電圧時間変換部１２の時間信号として出力信号線Ｖｏｕｔ＿ｎに出力される。
　また、第１の時間信号生成部１３１の出力信号の立ち上がりエッジから第２の時間信号生成部１３２の出力信号の立ち上がりエッジまでの時間（図２ＡのΔｔ）は、第１の入力電圧及び第２の入力電圧の差分に応じた時間となる。このΔtは、電圧時間変換器１０の入力時間差フルスケールに相当する。なお、図２Ａの例では、第１の入力電圧及び第２の入力電圧の差分が比較的大きいため、第１のキャパシタ１０１の電圧の変化を比較的急峻にすることができる。これにより、制御信号φ２の立ち上がりエッジから第１の時間信号生成部１３１等の時間信号が生成される迄の遅れ時間ｔｄは、比較的短くなる。
　図２Ｂは、第１の入力電圧及び第２の入力電圧の差分が比較的小さい場合の例を表したものである。図２Ａと同様のΔｔとする場合、すなわち、入力時間差フルスケールを固定する場合、第１のキャパシタ１０１及び第２のキャパシタ１０２の電圧の変化を緩慢にする必要がある。変換の際の誤差を低減するためである。この場合、第１の定電流回路１１１及び第２の定電流回路１１２の供給電流を低減するか、第１のキャパシタ１０１及び第２のキャパシタ１０２の容量を大きくすることとなる。このため、遅れ時間ｔｄが長くなるという問題がある。
　図３は、本開示の第１の実施形態に係る電圧時間変換器の動作の一例を示す図である。同図は、図２Ａ及び図２Ｂと同様に、第１の電圧時間変換部１１及び第２の電圧時間変換部１２の動作の一例を表すタイミング図である。同図は、第１の補助定電流回路１１３及び第２の補助定電流回路１１４を動作させる場合の例を表したものである。同図の「ＥＮ」は、制御信号ＥＮの波形を表す。「ＡＵＸ」は、信号線１７により伝達される信号の波形を表す。また、二点鎖線は、第２の閾値電圧Ｖｒｅｆ２の電圧を表す。これ以外は、図２Ａ及び図２Ｂの表記を使用する。
　制御信号φ２の立ち上がりエッジに同期して制御信号ＥＮがＨレベルに変化する。これにより、信号線１７の信号がＨレベルに遷移し、第１の補助定電流回路１１３及び第２の補助定電流回路１１４の電流の供給が同時に開始される。
　その後、第１のキャパシタ１０１の電圧（Ｖｃ１）が第２の閾値電圧Ｖｒｅｆ２に達すると、信号線１７の信号がＬレベルに遷移する。これにより、第１の補助定電流回路１１３及び第２の補助定電流回路１１４の電流の供給が同時に停止される。
　その後、図２Ａと同様に、出力信号線Ｖｏｕｔ＿ｐ及び出力信号線Ｖｏｕｔ＿ｎに時間信号が出力される。第１の補助定電流回路１１３及び第２の補助定電流回路１１４の作用により、遅れ時間ｔｄを短縮することができる。
　なお、図３の「Ｖｃ’」、「Ｖｏｕｔ＿ｐ’」及び「Ｖｏｕｔ＿ｎ’」は、第１の補助定電流回路１１３及び第２の補助定電流回路１１４の動作を停止させた場合の例を表したものである。この例では、遅れ時間ｔｄ（図３のｔｄ’）が長くなり、電圧時間変換に要する時間が長くなる。
　本開示の電圧時間変換器１０において時間信号にミスマッチを生じた際の低減方法について説明する。ミスマッチの低減は、各要素回路のトリミングにより実現可能である。図１の回路において、第１のキャパシタ１０１、第２のキャパシタ１０２、第１の定電流回路１１１、第２の定電流回路１１２、第１の補助定電流回路１１３及び第２の補助定電流回路１１４がトリミング箇所となる。また、第１の時間信号生成部１３１、第２の時間信号生成部１３２、第１の閾値電圧Ｖｒｅｆ１及び補助定電流回路制御部１３もトリミング箇所となる。
　トリミングは、次のように行うことができる。
（１）第１の定電流回路１１１及び第２の定電流回路１１２の電流や第１のキャパシタ１０１及び第２のキャパシタ１０２の容量によって入力電圧に対する出力時間差特性にミスマッチが生じた場合。
　第１の定電流回路１１１及び第２の定電流回路１１２の電流並びに及び第１のキャパシタ１０１及び第２のキャパシタ１０２の容量のトリミングを行う。
（２）第１の補助定電流回路１１３及び第２の補助定電流回路１１４の電流、第１の時間信号生成部１３１等の比較回路並びに補助定電流回路制御部１３の閾値のミスマッチによって補助定電流回路制御部１３が誤動作し、入力電圧に対する出力時間差特性にミスマッチが生じた場合。
　第１の補助定電流回路１１３及び第２の補助定電流回路１１４の電流のトリミングを行う。補助定電流回路制御部１３等や第１の閾値電圧Ｖｒｅｆ１、第２の閾値電圧Ｖｒｅｆ２をトリミングする。
　以上のように、トリミングを実施することによりミスマッチによる影響を低減することが可能となる。
　このように、本開示の第１の実施形態の電圧時間変換器１０は、第１の補助定電流回路１１３及び第２の補助定電流回路１１４を配置することにより、電圧時間変換に要する時間を短縮することができる。
　（２．第２の実施形態）
　上述の第１の実施形態の電圧時間変換器１０は、比較回路１３３等を備える補助定電流回路制御部１３を使用していた。これに対し、本開示の第２の実施形態の電圧時間変換器１０は、補助定電流回路制御部１３を簡略化する点で、上述の第１の実施形態と異なる。
　［電圧時間変換器の構成］
　図４は、本開示の第２の実施形態に係る電圧時間変換器の構成例を示す図である。同図は、図１と同様に、電圧時間変換器１０の構成例を表す回路図である。同図の電圧時間変換器１０は、ゲート回路により構成される補助定電流回路制御部１３を備える点で、図１の電圧時間変換器１０と異なる。
　図４の第１の電圧時間変換部１１は、直列に接続された反転ゲート１４２及び反転ゲート１４３の回路により構成される。同様に、図４の第２の電圧時間変換部１２は、直列に接続された反転ゲート１４４及び反転ゲート１４５の回路により構成される。
　図４の補助定電流回路制御部１３は、ＮＯＲゲート１４８及びＡＮＤゲート１４９を備える。ＮＯＲゲート１４８には、２入力ＮＯＲゲートを使用することができる。ＡＮＤゲート１４９には、２入力ＡＮＤゲートを使用することができる。
　ＮＯＲゲート１４８の入力には、信号線１５及び信号線１６が接続される。ＡＮＤゲート１４９の入力には、ＮＯＲゲート１４８の出力及び制御信号ＥＮが接続される。ＡＮＤゲート１４９の出力は、信号線１７に接続される。
　［ＮＯＲゲート及びＡＮＤゲートの構成］
　図５Ａ―５Ｃは、本開示の第２の実施形態に係る反転ゲート及びＮＯＲゲートの構成例を示す図である。図５Ａは、反転ゲート１４２の構成例を表す回路図である。図５Ａに表したように、反転ゲート１４２等は、ｐチャネルＭＯＳトランジスタ２０１及びｎチャネルＭＯＳトランジスタ２０４が電源線Ｖｄｄ及び共通のＧＮＤ線の間に直列に接続されて構成される。なお、反転ゲート１４３乃至１４５も同様の構成を採る。
　また、図５Ｂは、ＮＯＲゲート１４８の構成例を表す回路図である。ＮＯＲゲート１４８は、ｐチャネルＭＯＳトランジスタ２０２及び２０３と、ｎチャネルＭＯＳトランジスタ２０５及び２０６とを備える。このうち、ｐチャネルＭＯＳトランジスタ２０２及び２０３並びにｎチャネルＭＯＳトランジスタ２０６が電源線Ｖｄｄ及び共通のＧＮＤ線の間に直列に接続される。このように、２つのｐチャネルＭＯＳトランジスタが直列に接続されるため、反転ゲート１４２より低い閾値電圧で出力電圧が反転することとなる。
　図５Ｃは、反転ゲート１４２及びＮＯＲゲート１４８の伝達特性を表したものである。図５Ｃの縦軸は、入力電圧を表す。また、横軸は、出力電圧を表す。図５Ｃの実線のグラフは、反転ゲート１４２の伝達特性を表す。また、図５Ｃの点線のグラフは、ＮＯＲゲート１４８の伝達特性を表す。図５Ｃに表したように、ＮＯＲゲート１４８の閾値は、反転ゲート１４２の閾値より低い電圧となる。反転ゲート１４２の閾値は、第１の閾値電圧Ｖｒｅｆ１に適用することができる。また、ＮＯＲゲート１４８の閾値は、第２の閾値電圧Ｖｒｅｆ２に適用することができる。
　上述した以外の電圧時間変換器１０の構成は本開示の第１の実施形態における電圧時間変換器１０の構成と同様であるため、説明を省略する。
　このように、本開示の第２の実施形態の電圧時間変換器１０は、反転ゲート１４２等及びＮＯＲゲート１４８のそれぞれの閾値電圧を第１の閾値電圧Ｖｒｅｆ１及び第２の閾値電圧Ｖｒｅｆ２に対応させる。これにより、第１の時間信号生成部１３１、第２の時間信号生成部１３２及び比較回路１３４を反転ゲート１４２やＮＯＲゲート１４８により置き換えることができる。このため、電圧時間変換器１０を簡略化することができる。
　（３．第３の実施形態）
　上述の第１の実施形態の電圧時間変換器１０は、第１のキャパシタ１０１等に吸い込み電流（シンク電流）を供給していた。これに対し、本開示の第３の実施形態の電圧時間変換器１０は、第１のキャパシタ１０１等に吐き出し電流（ソース電流）を供給する点で、上述の第１の実施形態と異なる。
　［電圧時間変換器の構成］
　図６は、本開示の第３の実施形態に係る電圧時間変換器の構成例を示す図である。同図は、図１と同様に、電圧時間変換器１０の構成例を表す回路図である。同図の電圧時間変換器１０は、第１の定電流回路１１１、第２の定電流回路１１２、第１の補助定電流回路１１３及び第２の補助定電流回路１１４の接続が図１の電圧時間変換器１０と異なる。
　図６の第１の電圧時間変換部１１は、直列に接続された反転ゲート１４２、反転ゲート１４３及び反転ゲート１４６の回路により構成される。同様に、図６の第２の電圧時間変換部１２は、直列に接続された反転ゲート１４４、反転ゲート１４５及び反転ゲート１４７の回路により構成される。
　第１の定電流回路１１１のソース側端子は、共通のＧＮＤ線に接続される。第１の定電流回路１１１のシンク側端子は、スイッチ１２２の一端に接続される。スイッチ１２２の他の一端は、第１のキャパシタ１０１の一端に接続される。第１の補助定電流回路１１３のソース端子は、共通のＧＮＤ線に接続される。第１の補助定電流回路１１３のシンク側端子は、スイッチ１２３の一端に接続される。スイッチ１２３の他の一端は、第１のキャパシタ１０１の一端に接続される。第２の定電流回路１１２のソース側端子は、共通のＧＮＤ線に接続される。第２の定電流回路１１２のシンク側端子は、スイッチ１２５の一端に接続される。スイッチ１２５の他の一端は、第２のキャパシタ１０２の一端に接続される。第２の補助定電流回路１１４のソース端子は、共通のＧＮＤ線に接続される。第２の補助定電流回路１１４のシンク側端子は、スイッチ１２６の一端に接続される。スイッチ１２６の他の一端は、第２のキャパシタ１０２の一端に接続される。
　これにより、第１のキャパシタ１０１には、第１の定電流回路１１１及び第１の補助定電流回路１１３からのシンク電流が供給される。第２のキャパシタ１０２には、第２の定電流回路１１２及び第２の補助定電流回路１１４からのシンク電流が供給される。
　図６の補助定電流回路制御部１３は、ＮＡＮＤゲート１５０と、ＮＯＲゲート１５１とを備える。ＮＡＮＤゲート１５０には、２入力のＮＡＮＤゲートを使用することができる。ＮＯＲゲート１５１には、２入力のＮＯＲゲートを使用することができる。ＮＡＮＤゲート１５０の入力には、信号線１５及び信号線１６が接続される。ＮＯＲゲート１５１の入力には、ＮＡＮＤゲート１５０の出力及び制御信号ＥＮが接続される。ＮＯＲゲート１５１の出力は、信号線１７に接続される。
　上述した以外の電圧時間変換器１０の構成は本開示の第１の実施形態における電圧時間変換器１０の構成と同様であるため、説明を省略する。
　（４．第４の実施形態）
　上述の第１の実施形態の電圧時間変換器１０は、第１の電圧時間変換部１１及び第２の電圧時間変換部１２を備えていた。これに対し、本開示の第４の実施形態の電圧時間変換器１０は、第２の電圧時間変換部１２を省略する点で、上述の第１の実施形態と異なる。
　［電圧時間変換器の構成］
　図７は、本開示の第４の実施形態に係る電圧時間変換器の構成例を示す図である。同図は、図１と同様に、電圧時間変換器１０の構成例を表す回路図である。同図の電圧時間変換器１０は、第１の電圧時間変換部１１及び補助定電流回路制御部１３を備える点で、図１の電圧時間変換器１０と異なる。
　図７の補助定電流回路制御部１３は、比較回路１３３及び２入力のＡＮＤゲート１５２により構成される。
　上述した以外の電圧時間変換器１０の構成は本開示の第１の実施形態における電圧時間変換器１０の構成と同様であるため、説明を省略する。
　このように、本開示の第４の実施形態の電圧時間変換器１０は、１つの電圧時間変換部を備える場合において、電圧時間変換に要する時間を短縮することができる。
　（５．アナログデジタル変換器への応用例）
　上述の電圧時間変換器１０は、アナログデジタル変換器に適用することができる。
　［電圧時間変換器の構成］
　図８は、本開示の実施形態に係るアナログデジタル変換器の構成例を示す図である。同図は、アナログデジタル変換器１の構成例を表すブロック図である。アナログデジタル変換器１は、電圧時間変換器１０と、時間デジタル変換器２０とを備える。
　図８の電圧時間変換器１０は、入力信号１及び入力信号２の差分に応じた電圧を時間に変換した時間信号を時間デジタル変換器２０に出力する。
　時間デジタル変換器２０は、入力される時間信号をデジタルの信号に変換するものである。この時間デジタル変換器２０は、電圧時間変換器１０から出力される時間信号をデジタルの信号に変換する。
　図９は、本開示の実施形態に係るアナログデジタル変換器の他の構成例を示す図である。同図は、アナログデジタル変換器１の他の構成例を表すブロック図である。同図のアナログデジタル変換器１は、アナログデジタル変換部３０と、電圧時間変換器１０と、時間デジタル変換器２０とを備える。
　アナログデジタル変換部３０は、逐次比較型アナログデジタル変換を行う。このアナログデジタル変換部３０は、デジタルアナログ変換器３１及び３２と、比較回路３３と、ロジック回路３４及び３５とを備える。なお、図９においては、「デジタルアナログ変換」を「ＤＡＣ」と記載した。
　デジタルアナログ変換器３１は、ロジック回路３４の制御に基づいてアナログ信号を生成し、入力信号１に重畳するものである。また、デジタルアナログ変換器３２は、ロジック回路３４の制御に基づいてアナログ信号を生成し、入力信号２に重畳するものである。比較回路３３は、入力信号１及び入力信号２の差分と所定の値（例えば、０Ｖ）とを比較し、比較結果をロジック回路３４に出力するものである。ロジック回路３５は、比較回路３３のクロック信号を生成するものである。ロジック回路３４は、アナログデジタル変換部３０の全体を制御するものである。
　デジタルアナログ変換器３１及び３２の出力信号の重畳により入力信号１及び入力信号２の値が変化する。ロジック回路３４は、入力信号１及び入力信号２の値の差分が所定の値になるまでデジタルアナログ変換器３１及び３２の出力を変化させ、変換を行う。アナログデジタル変換部３０は、変換後の残差電圧を電圧時間変換器１０に対して出力する。この残差電圧は、変換後の信号と入力信号１及び入力信号２に対応するアナログ信号との差分の電圧である。
　電圧時間変換器１０は、アナログデジタル変換部３０からの残差電圧を時間信号に変換し、時間デジタル変換器２０に対して出力する。
　このように、アナログデジタル変換器１に本開示の電圧時間変換器１０を使用することにより、アナログデジタル変換に要する時間を短縮することができる。
　（６．撮像装置への応用例）
　上述の実施形態の電圧時間変換器１０は、撮像装置に適用することができる。
　［撮像装置の構成］
　図１０は、本開示の実施形態に係る撮像装置の構成例を示す図である。同図は、撮像装置５の構成例を表すブロック図である。撮像装置５は、撮像素子２と、デジタルアナログ変換器３と、アナログデジタル変換器１と、プロセッサ４とを備える。
　撮像素子２は、被写体の撮像を行って画像データを生成するものである。この画像データは、デジタルの信号である。
　デジタルアナログ変換器３は、画像データをアナログの信号に変換するとともにＰＡＭ４信号を生成するものである。このＰＡＭ４信号は、差動のアナログ信号により構成される。
　アナログデジタル変換器１は、デジタルアナログ変換器３からのＰＡＭ４信号を受信してデジタルの信号を生成するものである。
　プロセッサ４は、アナログデジタル変換器１からのデジタルの信号の処理を行うものである。なお、プロセッサ４は、本開示の「処理回路」の一例である。撮像装置５は、本開示の「電子機器」の一例である。
　本開示の電圧時間変換器１０は高速に動作するため、ＰＡＭ４のように高速かつ多値信号を扱うアプリケーションに適用することができる。
　なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
　なお、本技術は以下のような構成も取ることができる。
（１）
　入力電圧が印加されるキャパシタと、
　前記キャパシタに電流を供給して前記キャパシタの電圧を変化させる定電流回路と、
　前記キャパシタに電流を供給して前記キャパシタの電圧を変化させる補助定電流回路と、
　前記キャパシタの電圧が所定の第１の閾値電圧に変化するまでの時間を表す時間信号を生成する時間信号生成部と、
　前記定電流回路における前記電流の供給の開始から前記キャパシタの電圧が前記第１の閾値電圧に変化するまでの期間に含まれる期間に前記補助定電流回路に前記電流を供給させる制御を行う補助定電流回路制御部と
　を有する電圧時間変換器。
（２）
　前記時間信号生成部は、前記キャパシタの電圧を前記第１の閾値電圧と比較することにより、前記時間信号を生成する前記（１）に記載の電圧時間変換器。
（３）
　前記補助定電流回路制御部は、前記キャパシタの電圧を所定の第２の閾値と比較することにより前記補助定電流回路の前記電流の供給を停止させる信号を生成する回路を備える前記（１）又は（２）に記載の電圧時間変換器。
（４）
　第１の入力電圧が印加される前記キャパシタ、前記定電流回路、前記補助定電流回路及び前記時間信号生成部を備える第１の電圧時間変換部と、
　第２の入力電圧が印加される前記キャパシタ、前記定電流回路、前記補助定電流回路及び前記時間信号生成部を備える第２の電圧時間変換部と
　を有し、
　前記第２の電圧時間変換部の前記定電流回路は、前記第１の電圧時間変換部の前記定電流回路に同期して前記電流の供給を開始し、
　前記第２の電圧時間変換部の前記補助定電流回路は、前記第１の電圧時間変換部の前記補助定電流回路に同期して前記電流の供給を開始し、
　前記補助定電流回路制御部は、前記第１の電圧時間変換部の前記定電流回路における前記電流の供給の開始から前記第１の電圧時間変換部の前記キャパシタの電圧が前記第１の閾値電圧に変化するまでの期間及び前記第２の電圧時間変換部の前記定電流回路における前記電流の供給の開始から前記第２の電圧時間変換部の前記キャパシタの電圧が前記第１の閾値電圧に変化するまでの期間のうちの最短の期間に含まれる期間に前記第１の電圧時間変換部の前記補助定電流回路及び前記第２の電圧時間変換部の前記補助定電流回路にそれぞれの電流を同時に供給させる制御を行う
　前記（１）から（３）の何れかに記載の電圧時間変換器。
（５）
　前記補助定電流回路制御部は、前記第１の電圧時間変換部の前記キャパシタの電圧及び前記第２の電圧時間変換部の前記キャパシタの電圧を所定の第２の閾値と比較することにより前記第１の電圧時間変換部の前記補助定電流回路及び前記第２の電圧時間変換部の前記補助定電流回路のそれぞれの前記電流の供給を停止させる信号を生成する回路を備える前記（４）に記載の電圧時間変換器。
（６）
　入力電圧が印加されるキャパシタと、
　前記キャパシタに電流を供給して前記キャパシタの電圧を変化させる定電流回路と、
　前記キャパシタに電流を供給して前記キャパシタの電圧を変化させる補助定電流回路と、
　前記キャパシタの電圧が所定の第１の閾値電圧に変化するまでの時間を表す時間信号を生成する時間信号生成部と、
　前記定電流回路における前記電流の供給の開始から前記キャパシタの電圧が前記第１の閾値電圧に変化するまでの期間に含まれる期間に前記補助定電流回路に前記電流を供給させる制御を行う補助定電流回路制御部と
　を備える電圧時間変換器と、
　前記時間信号をデジタル値に変換する時間デジタル変換器と
　を有するアナログデジタル変換器。
（７）
　入力信号をデジタルの信号に変換するとともに前記入力信号と前記デジタルの信号に対応するアナログ信号との残差電圧を生成するアナログデジタル変換部を更に有し、
　前記電圧時間変換器は、前記残差電圧を前記入力電圧として前記時間信号を生成する
　前記（６）に記載のアナログデジタル変換器。
（８）
　入力電圧が印加されるキャパシタと、
　前記キャパシタに電流を供給して前記キャパシタの電圧を変化させる定電流回路と、
　前記キャパシタに電流を供給して前記キャパシタの電圧を変化させる補助定電流回路と、
　前記キャパシタの電圧が所定の第１の閾値電圧に変化するまでの時間を表す時間信号を生成する時間信号生成部と、
　前記定電流回路における前記電流の供給の開始から前記キャパシタの電圧が前記第１の閾値電圧に変化するまでの期間に含まれる期間に前記補助定電流回路に前記電流を供給させる制御を行う補助定電流回路制御部と
　を備える電圧時間変換器と、
　前記時間信号を処理する処理回路と
　を有する電子機器。
　１　アナログデジタル変換器
　５　撮像装置
　１０　電圧時間変換器
　１１　第１の電圧時間変換部
　１２　第２の電圧時間変換部
　１３　補助定電流回路制御部
　２０　時間デジタル変換器
　３０　アナログデジタル変換部
　１０１　第１のキャパシタ
　１０２　第２のキャパシタ
　１１１　第１の定電流回路
　１１２　第２の定電流回路
　１１３　第１の補助定電流回路
　１１４　第２の補助定電流回路
　１２１～１２６　スイッチ
　１３１　第１の時間信号生成部
　１３２　第２の時間信号生成部
　１３３、１３４　比較回路
　１４１、１４９、１５２　ＡＮＤゲート
　１４２～１４７　反転ゲート
　１４８　ＮＯＲゲート
　１５０　ＮＡＮＤゲート

Claims (8)

  1. 　入力電圧が印加されるキャパシタと、
    　前記キャパシタに電流を供給して前記キャパシタの電圧を変化させる定電流回路と、
    　前記キャパシタに電流を供給して前記キャパシタの電圧を変化させる補助定電流回路と、
    　前記キャパシタの電圧が所定の第１の閾値電圧に変化するまでの時間を表す時間信号を生成する時間信号生成部と、
    　前記定電流回路における前記電流の供給の開始から前記キャパシタの電圧が前記第１の閾値電圧に変化するまでの期間に含まれる期間に前記補助定電流回路に前記電流を供給させる制御を行う補助定電流回路制御部と
    　を有する電圧時間変換器。
  2. 　前記時間信号生成部は、前記キャパシタの電圧を前記第１の閾値電圧と比較することにより、前記時間信号を生成する請求項１に記載の電圧時間変換器。
  3. 　前記補助定電流回路制御部は、前記キャパシタの電圧を所定の第２の閾値と比較することにより前記補助定電流回路の前記電流の供給を停止させる信号を生成する回路を備える請求項１に記載の電圧時間変換器。
  4. 　第１の入力電圧が印加される前記キャパシタ、前記定電流回路、前記補助定電流回路及び前記時間信号生成部を備える第１の電圧時間変換部と、
    　第２の入力電圧が印加される前記キャパシタ、前記定電流回路、前記補助定電流回路及び前記時間信号生成部を備える第２の電圧時間変換部と
    　を有し、
    　前記第２の電圧時間変換部の前記定電流回路は、前記第１の電圧時間変換部の前記定電流回路に同期して前記電流の供給を開始し、
    　前記第２の電圧時間変換部の前記補助定電流回路は、前記第１の電圧時間変換部の前記補助定電流回路に同期して前記電流の供給を開始し、
    　前記補助定電流回路制御部は、前記第１の電圧時間変換部の前記定電流回路における前記電流の供給の開始から前記第１の電圧時間変換部の前記キャパシタの電圧が前記第１の閾値電圧に変化するまでの期間及び前記第２の電圧時間変換部の前記定電流回路における前記電流の供給の開始から前記第２の電圧時間変換部の前記キャパシタの電圧が前記第１の閾値電圧に変化するまでの期間のうちの最短の期間に含まれる期間に前記第１の電圧時間変換部の前記補助定電流回路及び前記第２の電圧時間変換部の前記補助定電流回路にそれぞれの電流を同時に供給させる制御を行う
    　請求項１に記載の電圧時間変換器。
  5. 　前記補助定電流回路制御部は、前記第１の電圧時間変換部の前記キャパシタの電圧及び前記第２の電圧時間変換部の前記キャパシタの電圧を所定の第２の閾値と比較することにより前記第１の電圧時間変換部の前記補助定電流回路及び前記第２の電圧時間変換部の前記補助定電流回路のそれぞれの前記電流の供給を停止させる信号を生成する回路を備える請求項４に記載の電圧時間変換器。
  6. 　入力電圧が印加されるキャパシタと、
    　前記キャパシタに電流を供給して前記キャパシタの電圧を変化させる定電流回路と、
    　前記キャパシタに電流を供給して前記キャパシタの電圧を変化させる補助定電流回路と、
    　前記キャパシタの電圧が所定の第１の閾値電圧に変化するまでの時間を表す時間信号を生成する時間信号生成部と、
    　前記定電流回路における前記電流の供給の開始から前記キャパシタの電圧が前記第１の閾値電圧に変化するまでの期間に含まれる期間に前記補助定電流回路に前記電流を供給させる制御を行う補助定電流回路制御部と
    　を備える電圧時間変換器と、
    　前記時間信号をデジタル値に変換する時間デジタル変換器と
    　を有するアナログデジタル変換器。
  7. 　入力信号をデジタルの信号に変換するとともに前記入力信号と前記デジタルの信号に対応するアナログ信号との残差電圧を生成するアナログデジタル変換部を更に有し、
    　前記電圧時間変換器は、前記残差電圧を前記入力電圧として前記時間信号を生成する
    　請求項６に記載のアナログデジタル変換器。
  8. 　入力電圧が印加されるキャパシタと、
    　前記キャパシタに電流を供給して前記キャパシタの電圧を変化させる定電流回路と、
    　前記キャパシタに電流を供給して前記キャパシタの電圧を変化させる補助定電流回路と、
    　前記キャパシタの電圧が所定の第１の閾値電圧に変化するまでの時間を表す時間信号を生成する時間信号生成部と、
    　前記定電流回路における前記電流の供給の開始から前記キャパシタの電圧が前記第１の閾値電圧に変化するまでの期間に含まれる期間に前記補助定電流回路に前記電流を供給させる制御を行う補助定電流回路制御部と
    　を備える電圧時間変換器と、
    　前記時間信号を処理する処理回路と
    　を有する電子機器。
PCT/JP2025/000615 2024-01-18 2025-01-10 電圧時間変換器、アナログデジタル変換器及び電子機器 Pending WO2025154666A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2024-005847 2024-01-18
JP2024005847 2024-01-18

Publications (1)

Publication Number Publication Date
WO2025154666A1 true WO2025154666A1 (ja) 2025-07-24

Family

ID=96471584

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2025/000615 Pending WO2025154666A1 (ja) 2024-01-18 2025-01-10 電圧時間変換器、アナログデジタル変換器及び電子機器

Country Status (1)

Country Link
WO (1) WO2025154666A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5440550A (en) * 1977-09-07 1979-03-30 Yokogawa Hokushin Electric Corp Analog-to-digital converter
JP2003198371A (ja) * 2001-12-26 2003-07-11 Nec Microsystems Ltd Ａ／ｄコンバータ
WO2017029984A1 (ja) * 2015-08-19 2017-02-23 国立大学法人 鹿児島大学 アナログデジタル変換器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5440550A (en) * 1977-09-07 1979-03-30 Yokogawa Hokushin Electric Corp Analog-to-digital converter
JP2003198371A (ja) * 2001-12-26 2003-07-11 Nec Microsystems Ltd Ａ／ｄコンバータ
WO2017029984A1 (ja) * 2015-08-19 2017-02-23 国立大学法人 鹿児島大学 アナログデジタル変換器

Similar Documents

Publication Publication Date Title
US7576677B2 (en) Pipeline A/D converter converting analog signal to digital signal
US8854243B2 (en) AD converter circuit and ad conversion method
JP2952786B2 (ja) Ａｄ変換器
US9258009B2 (en) AD converter
JP4694214B2 (ja) 比較器、ａｄ変換回路、半導体装置、および撮像装置
JP2019097121A (ja) ラッチドコンパレータ
US6891495B2 (en) Analog-to-digital converter
JPWO2016203522A1 (ja) 逐次比較型ａ／ｄ変換装置
US11791812B2 (en) Analog-to-digital converter, low-dropout regulator and comparison control circuit thereof
WO2025154666A1 (ja) 電圧時間変換器、アナログデジタル変換器及び電子機器
Cao et al. A 9-bit 50MS/s asynchronous SAR ADC in 28nm CMOS
US7030802B2 (en) AD converter
US20050146456A1 (en) Successive approximation A/D converter comparing analog input voltage to reference voltages and a comparation for use therein
US20100289683A1 (en) Reference voltage generation circuit, a/d converter and d/a converter
WO2025173588A1 (ja) 電圧時間変換回路、アナログデジタル変換器及び電子機器
JPH0983316A (ja) コンパレータおよびアナログ−デジタル変換回路
Huang et al. A current mode 6-bit self-clocked tracking ADC with adaptive clock frequency for DC-DC converters
US20240405775A1 (en) Semiconductor integrated circuit including mos switch
CN114747140A (zh) 比较器电路和ad转换器
EP2541775A1 (en) Analog pre-processing circuit for analog-to-digital converters of the folding type
JP3090099B2 (ja) Ｄ／ａ変換装置
JP3382818B2 (ja) Ｄ／ａ変換器のテスト回路
US12184238B2 (en) Amplifier circuit
JP7843968B2 (ja) Ａ／ｄ変換器、半導体装置
JPH09266446A (ja) アナログ・デジタル変換器及びそれを内蔵したシングルチップ・マイクロコンピュータ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 25741892

Country of ref document: EP

Kind code of ref document: A1