WO2025100596A1 - 디스플레이 화소용 반도체 발광소자 및 이를 포함하는 디스플레이 장치 - Google Patents

디스플레이 화소용 반도체 발광소자 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
WO2025100596A1
WO2025100596A1 PCT/KR2023/017939 KR2023017939W WO2025100596A1 WO 2025100596 A1 WO2025100596 A1 WO 2025100596A1 KR 2023017939 W KR2023017939 W KR 2023017939W WO 2025100596 A1 WO2025100596 A1 WO 2025100596A1
Authority
WO
WIPO (PCT)
Prior art keywords
emitting element
semiconductor light
assembly
aligner
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/KR2023/017939
Other languages
English (en)
French (fr)
Inventor
김찬석
양영성
강병준
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Priority to PCT/KR2023/017939 priority Critical patent/WO2025100596A1/ko
Publication of WO2025100596A1 publication Critical patent/WO2025100596A1/ko
Anticipated expiration legal-status Critical
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass

Definitions

  • the present invention relates to a semiconductor light-emitting element for a display pixel and a display device including the same.
  • LCDs liquid crystal displays
  • OLED displays OLED displays
  • micro-LED displays micro-LED displays
  • a micro-LED display is a display that uses micro-LEDs, which are semiconductor light-emitting elements with a diameter or cross-sectional area of 100 ⁇ m or less, as display elements.
  • Micro-LED displays use semiconductor light-emitting elements, such as micro-LEDs, as display elements, and therefore have superior performance in many characteristics, including contrast ratio, response speed, color reproducibility, viewing angle, brightness, resolution, lifespan, luminous efficacy, and brightness.
  • micro-LED displays have the advantage of being able to freely adjust the size and resolution by separating and combining the screen in a modular manner, and of being able to implement a flexible display.
  • micro-LED displays require millions or more micro-LEDs, there is a technical challenge in quickly and accurately transferring micro-LEDs to the display panel.
  • the self-assembly method is advantageous for implementing large-screen display devices, as it is a method in which semiconductor light-emitting elements find their own assembly positions within a fluid.
  • semiconductor light-emitting elements may be placed to one side when transferred to the substrate. As a result, double defects occur in which other chips are caught, or problems occur in which chips are not picked up in the correct position during the subsequent pick-and-place process.
  • One of the technical challenges of the embodiment is to prevent double defects during self-assembly.
  • one of the technical challenges of the embodiment is to prevent pre-assembled chips from detaching during self-assembly.
  • one of the technical challenges of the embodiment is to improve the transfer rate during self-assembly.
  • one of the technical challenges of the embodiment is to improve the assembly force during self-assembly.
  • one of the technical challenges of the embodiment is to physically secure the chip to the substrate without a separate absence.
  • a semiconductor light-emitting element for a display pixel may include a light-emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; and a first electrode disposed under the light-emitting structure.
  • the lower surface of the first electrode may include an electrode region and a first region.
  • the embodiment may further include an aligner of insulating material disposed in the first region of the first electrode.
  • the center of the aligner may correspond to the center of the first electrode.
  • the electrode area can be partitioned by the aligner.
  • the electrode region may not overlap the aligner in the vertical direction.
  • the aligner may span the center of the lower surface of the first electrode.
  • the aligner may have a horizontal cross-section having a ring shape.
  • the embodiment may further include a magnetic layer disposed within the aligner.
  • the first region (141) may surround the electrode region.
  • a display device including a semiconductor light-emitting element comprises: a substrate; a plurality of assembly wires arranged on the substrate; an insulating layer arranged on the assembly wires;
  • a barrier rib disposed on the insulating layer and having an assembly hole; and a semiconductor light-emitting element disposed within the assembly hole; wherein the semiconductor light-emitting element includes a light-emitting structure, a first electrode disposed below the light-emitting structure, and an aligner disposed below the first electrode, the aligner including an insulating material, and the insulating layer may have a first groove portion corresponding to the shape of the aligner.
  • the aligner may be positioned between the plurality of assembly wires.
  • the plurality of assembly wires may have a second groove portion corresponding to the aligner shape.
  • the above semiconductor light-emitting device may include any one of the above semiconductor light-emitting devices for display pixels.
  • a semiconductor light-emitting element for a display pixel according to an embodiment and a display device including the same have a technical effect of preventing double defects in which two or more chips are assembled in one assembly hole during self-assembly.
  • the embodiment can reduce the remaining space by positioning the semiconductor light-emitting element in the center of the assembly hole by the aligner, thereby preventing additional assembly of subsequent chips.
  • the embodiment has a technical effect that can improve the transfer rate during self-assembly.
  • the semiconductor light-emitting element is positioned at the center of the assembly hole, so that the semiconductor light-emitting element is transferred at the correct position during the transfer process, thereby improving the transfer rate.
  • the embodiment has a technical effect capable of preventing an assembled chip from being detached.
  • the embodiment can be fixed to a substrate by an aligner of a semiconductor light emitting element, thereby preventing the chip from being detached.
  • the embodiment has a technical effect that can improve assembly force during self-assembly.
  • the area receiving the DEP force is arranged symmetrically with respect to the rear aligner, so that the assembly force can be improved.
  • the embodiment has a technical effect of being able to physically fix a chip to a substrate without a separate absence.
  • the embodiment may have a rear aligner that performs an anchor function, so that the chip can be physically secured to the substrate without a separate member.
  • FIG. 1 is an exemplary diagram of a living room of a house in which a display device according to an embodiment is placed.
  • Figure 2 is an enlarged view of the first panel area in the display device of Figure 1.
  • Figure 3 is a cross-sectional view along line B1-B2 of area A2 of Figure 2.
  • Figure 4 is an exemplary diagram showing a light-emitting element according to an embodiment being assembled on a substrate by a self-assembly method.
  • Figure 5 is a conceptual diagram of a substrate for assembling a semiconductor light-emitting device studied in internal technology.
  • Fig. 6 is a cross-sectional view of a semiconductor light-emitting element for a display pixel according to the first embodiment.
  • FIGS. 7A to 7D are conceptual diagrams showing the rear surface of a semiconductor light-emitting element for a display pixel according to the second to fifth embodiments.
  • FIG. 8 is a process diagram showing an assembly process in a display device including a semiconductor light-emitting element according to the sixth embodiment.
  • FIG. 9 is a conceptual diagram of a display device including a semiconductor light-emitting element according to the sixth embodiment.
  • Fig. 10 is a conceptual diagram of a display device including a semiconductor light-emitting element according to the seventh embodiment.
  • the display devices described in this specification may include digital TVs, mobile phones, smart phones, laptop computers, digital broadcasting terminals, personal digital assistants (PDAs), portable multimedia players (PMPs), navigation devices, slate PCs, tablet PCs, Ultra-Books, desktop computers, and the like.
  • PDAs personal digital assistants
  • PMPs portable multimedia players
  • navigation devices slate PCs, tablet PCs, Ultra-Books, desktop computers, and the like.
  • slate PCs slate PCs
  • tablet PCs tablet PCs
  • Ultra-Books Ultra-Books
  • desktop computers and the like.
  • the configuration according to the embodiments described in this specification may also be applied to devices capable of displaying, even if they are new product types developed in the future.
  • a light-emitting element and a display device including the same according to the following embodiments are described.
  • FIG. 1 illustrates a living room of a house in which a display device (100) according to an embodiment is placed.
  • the display device (100) of the embodiment can display the status of various electronic products such as a washing machine (101), a robot vacuum cleaner (102), and an air purifier (103), and can communicate with each electronic product based on IoT and control each electronic product based on the user's setting data.
  • a washing machine 101
  • a robot vacuum cleaner 102
  • an air purifier 103
  • a display device (100) may include a flexible display manufactured on a thin and flexible substrate.
  • the flexible display can be bent or rolled like paper while maintaining the characteristics of a conventional flat panel display.
  • visual information can be implemented by independently controlling the emission of unit pixels arranged in a matrix form.
  • a unit pixel means a minimum unit for implementing one color.
  • the unit pixel of the flexible display can be implemented by a light-emitting element.
  • the light-emitting element may be a Micro-LED or a Nano-LED, but is not limited thereto.
  • Figure 2 is an enlarged view of the first panel area (A1) in the display device of Figure 1.
  • the display device (100) of the embodiment can be manufactured by mechanically and electrically connecting a plurality of panel areas, such as the first panel area (A1), through tiling.
  • the first panel area (A1) may include a plurality of light-emitting elements (150) arranged for each unit pixel (PX of FIG. 2).
  • a unit pixel may include a first sub-pixel (PX1), a second sub-pixel (PX2), and a third sub-pixel (PX3).
  • a plurality of red light-emitting elements (150R) may be arranged in the first sub-pixel (PX1)
  • a plurality of green light-emitting elements (150G) may be arranged in the second sub-pixel (PX2)
  • a plurality of blue light-emitting elements (150B) may be arranged in the third sub-pixel (PX3).
  • the unit pixel (PX) may further include a fourth sub-pixel in which no light-emitting element is arranged, but this is not limited thereto.
  • the light-emitting element (150) may be a semiconductor light-emitting element.
  • Fig. 3 is a cross-sectional view along line B1-B2 of area A2 of Fig. 2.
  • the display device (100) of the embodiment may include a substrate (200), an assembly wiring (201, 202), a first insulating layer (211a), a second insulating layer (211b), a third insulating layer (206), and a plurality of light-emitting elements (150).
  • the assembly wiring may include a first assembly wiring (201) and a second assembly wiring (202) that are spaced apart from each other.
  • the first assembly wiring (201) and the second assembly wiring (202) may be provided to generate a dielectrophoretic force for assembling the light emitting element (150).
  • the first assembly wiring (201) and the second assembly wiring (202) may be electrically connected to an electrode of the light emitting element to function as an electrode of the display panel.
  • the assembly wiring (201, 202) may be formed of a light-transmitting electrode (ITO) or may include a metal material having excellent electrical conductivity.
  • the assembly wiring (201, 202) may be formed of at least one of titanium (Ti), chromium (Cr), nickel (Ni), aluminum (Al), platinum (Pt), gold (Au), tungsten (W), and molybdenum (Mo), or an alloy thereof.
  • a first insulating layer (211a) may be placed between the first assembly wiring (201) and the second assembly wiring (202), and a second insulating layer (211b) may be placed on the first assembly wiring (201) and the second assembly wiring (202).
  • the first insulating layer (211a) and the second insulating layer (211b) may be an oxide film, a nitride film, or the like, but are not limited thereto.
  • the light-emitting element (150) may include a red light-emitting element (150), a green light-emitting element (150G), and a blue light-emitting element (150B0) to form a unit pixel (sub-pixel), but is not limited thereto, and may also implement red and green colors by providing a red fluorescent substance and a green fluorescent substance, etc.
  • the substrate (200) may be formed of glass or polyimide.
  • the substrate (200) may include a flexible material such as PEN (Polyethylene Naphthalate) or PET (Polyethylene Terephthalate).
  • the substrate (200) may be a transparent material, but is not limited thereto.
  • the third insulating layer (206) may include an insulating and flexible material such as polyimide, PEN, PET, etc., and may be formed integrally with the substrate (200) to form a single substrate.
  • the third insulating layer (206) may be a conductive adhesive layer having adhesive properties and conductivity, and the conductive adhesive layer may be flexible to enable a flexible function of the display device.
  • the third insulating layer (206) may be a conductive adhesive layer such as an anisotropic conductive film (ACF) or an anisotropic conductive medium, a solution containing conductive particles, etc.
  • the conductive adhesive layer may be a layer that is electrically conductive in a direction vertical to the thickness, but electrically insulating in a direction horizontal to the thickness.
  • the third insulating layer (206) may include an assembly hole (203) into which a light-emitting element (150) is inserted. Therefore, during self-assembly, the light-emitting element (150) may be easily inserted into the assembly hole (203) of the third insulating layer (206).
  • the assembly hole (203) may be called an insertion hole, a fixing hole, an alignment hole, or the like.
  • the gap between the assembly wires (201, 202) is formed smaller than the width of the light emitting element (150) and the width of the assembly hole (203), so that the assembly position of the light emitting element (150) can be fixed more precisely using an electric field.
  • a third insulating layer (206) is formed on the assembly wiring (201, 202) to protect the assembly wiring (201, 202) from the fluid (1200) and prevent leakage of current flowing in the assembly wiring (201, 202).
  • the third insulating layer (206) may be formed as a single layer or multiple layers of an inorganic insulator such as silica or alumina or an organic insulator.
  • the third insulating layer (206) may include an insulating and flexible material such as polyimide, PEN, PET, etc., and may be formed integrally with the substrate (200) to form a single substrate.
  • the third insulating layer (206) may be an adhesive insulating layer or a conductive adhesive layer having conductivity.
  • the third insulating layer (206) may be flexible to enable a flexible function of the display device.
  • the third insulating layer (206) has a partition wall, and an assembly hole (203) can be formed by this partition wall. For example, when forming the substrate (200), a part of the third insulating layer (206) is removed, so that each of the light-emitting elements (150) can be assembled into the assembly hole (203) of the third insulating layer (206).
  • An assembly hole (203) is formed in the substrate (200) into which light-emitting elements (150) are coupled, and the surface on which the assembly hole (203) is formed can come into contact with a fluid (1200).
  • the assembly hole (203) can guide the exact assembly position of the light-emitting elements (150).
  • the assembly hole (203) may have a shape and size corresponding to the shape of the light emitting element (150) to be assembled at the corresponding position. Accordingly, it is possible to prevent another light emitting element from being assembled in the assembly hole (203) or multiple light emitting elements from being assembled.
  • FIG. 4 is a drawing showing an example in which a light-emitting element according to an embodiment is assembled on a substrate by a self-assembly method, and the self-assembly method of the light-emitting element is explained with reference to the drawings.
  • the substrate (200) may be a panel substrate of a display device.
  • the substrate (200) is described as a panel substrate of a display device, but the embodiment is not limited thereto.
  • a plurality of light-emitting elements (150) can be placed in a chamber (1300) filled with a fluid (1200).
  • the fluid (1200) can be water such as ultrapure water, but is not limited thereto.
  • the chamber can be called a tank, a container, a vessel, etc.
  • the substrate (200) may be placed on the chamber (1300). Depending on the embodiment, the substrate (200) may be introduced into the chamber (1300).
  • a pair of assembly wirings (201, 202) corresponding to each light-emitting element (150) to be assembled may be arranged on the substrate (200).
  • an assembly device (1100) including a magnetic body can move along the substrate (200).
  • a magnet or an electromagnet can be used as the magnetic body.
  • the assembly device (1100) can move in contact with the substrate (200) to maximize the area affected by the magnetic field into the fluid (1200).
  • the assembly device (1100) may include a plurality of magnetic bodies or may include magnetic bodies having a size corresponding to that of the substrate (200). In this case, the movement distance of the assembly device (1100) may be limited within a predetermined range.
  • the light emitting element (150) within the chamber (1300) can move toward the assembly device (1100).
  • the light emitting element (150) may move toward the assembly device (1100) and enter the assembly hole (203) by the dielectrophoretic force (DEP force) to come into contact with the substrate (200).
  • DEP force dielectrophoretic force
  • the assembly wiring (201, 202) forms an electric field by an externally supplied power source, and a dielectric force can be formed between the assembly wiring (201, 202) by this electric field.
  • the light-emitting element (150) can be fixed to the assembly hole (203) on the substrate (200) by this dielectric force.
  • the light emitting element (150) in contact with the substrate (200) can be prevented from being detached by the movement of the assembly device (1100) due to the electric field applied by the assembly wiring (201, 202) formed on the substrate (200).
  • the time required for each of the light emitting elements (150) to be assembled on the substrate (200) can be drastically shortened by the self-assembly method using the above-described electromagnetic field, so that a large-area, high-pixel display can be implemented more quickly and economically.
  • a predetermined solder layer (not shown) is formed between the light-emitting element (150) assembled on the assembly hole (203) of the substrate (200) and the assembly electrode, thereby improving the bonding strength of the light-emitting element (150).
  • a molding layer (not shown) may be formed in the assembly hole (203) of the substrate (200).
  • the molding layer may be a light-transmitting resin or a resin containing a reflective material or a scattering material.
  • FIG. 5 is a conceptual diagram showing a semiconductor light-emitting device studied in internal technology assembled on an assembly substrate.
  • an insulating layer (not shown) may be arranged on a plurality of assembly wires (20), and a partition wall (not shown) having an assembly hole (55) may be arranged on the insulating layer.
  • the plurality of assembly wires (20) may include a first assembly wire (20a) and a second assembly wire (20b) that are arranged spaced apart from each other.
  • a DEP force may be generated between the first assembly wire (20a) and the second assembly wire (20b) so that the semiconductor light-emitting device (50) may be assembled into the assembly hole (55).
  • the back surface of the semiconductor light-emitting device (50) may be flat, and the center of the semiconductor light-emitting device (50) may be arranged to be biased to one side within the assembly hole (55). Accordingly, there is a problem that a transfer defect may occur because the center of the semiconductor light-emitting device is not picked up during the process of picking up the semiconductor light-emitting device onto the final substrate. In addition, a double defect may occur due to empty space occurring within the assembly hole (55) and the subsequent chip becoming stuck.
  • FIG. 6 is a cross-sectional view of a semiconductor light-emitting device according to the first embodiment.
  • a semiconductor light-emitting device (150) for a display pixel may include a light-emitting structure (130), a first electrode (131), a second electrode (135), a passivation layer (138), and an aligner (140).
  • the semiconductor light-emitting device (150) may be a vertical semiconductor.
  • the semiconductor light-emitting device (150) may be a horizontal semiconductor light-emitting device.
  • the above light-emitting structure (130) may include a first conductive semiconductor layer (132), an active layer (133) disposed on the first conductive semiconductor layer (132), and a second conductive semiconductor layer (134) disposed on the active layer (133).
  • the first conductive semiconductor layer (132) may be an n-type semiconductor layer, and the second conductive semiconductor layer (134) may be a p-type semiconductor layer, but is not limited thereto.
  • the first conductive semiconductor layer (132), the active layer (133), and the second conductive semiconductor layer (134) may be formed of a compound semiconductor material.
  • the compound semiconductor material may be a group III-V compound semiconductor material, a group II-VI compound material, etc.
  • the compound semiconductor may be a binary compound selected from the group consisting of GaP, GaAs, GaSb, AlP, AlAs, AlSb, InP, InAs, InSb, and mixtures thereof; a ternary compound selected from the group consisting of GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlInP, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InNP, InNAs, InNSb, InPAs, InPSb, GaAlNP, and mixtures thereof; and a group consisting of a four-element compound selected from the group consisting of AlGaInP, GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb and mixtures thereof.
  • the first conductive semiconductor layer (132) may include a first conductive dopant
  • the second conductive semiconductor layer (134) may include a second conductive dopant
  • the first conductive dopant may be an n-type dopant such as silicon (Si)
  • the second conductive dopant may be a p-type dopant such as boron (B).
  • the active layer (133) is a region that generates light, and can generate light having a specific wavelength band depending on the material properties of the compound semiconductor.
  • the active layer (133) may have a multiple quantum well or single quantum well structure, and the wavelength band may be determined by the energy band gap of the compound semiconductor included in the active layer (133).
  • the semiconductor light-emitting element of the embodiment may generate UV light, blue light, green light, and red light depending on the energy band gap of the compound semiconductor included in the active layer (133).
  • the first electrode (131) disposed under the light-emitting structure (130) may include an ohmic contact layer.
  • the first electrode (131) may include a magnetic material.
  • the second electrode (135) disposed on the light-emitting structure (130) may be formed as a transparent electrode.
  • the second electrode (135) may include ITO, IZO, ZnO, or the like.
  • an aligner (140) may be placed under the first electrode (131).
  • the aligner (140) may be placed in the central region of the semiconductor light-emitting element (150).
  • the lower surface of the first electrode (131) may include a first region (141) where the aligner (140) is placed and an electrode region (142) where the aligner (140) is not placed.
  • the center of the aligner (140) may be formed to overlap the center of the semiconductor light-emitting element (150).
  • the aligner (140) may include an insulating material.
  • the aligner (140) may include SiO 2 , SiN x , or the like, but is not limited thereto.
  • the semiconductor light-emitting device (150) may be dispersed in a fluid and assembled on an assembly substrate.
  • the rear surface of the semiconductor light-emitting device (150) may have a step due to the aligner (140). Accordingly, the semiconductor light-emitting device (150) may be arranged with the rear surface facing upward in the fluid.
  • the semiconductor light-emitting device (150) may be arranged with the assembled surface facing the assembly substrate.
  • the aligner (140) of the semiconductor light-emitting device (150) may be arranged to face the assembly substrate.
  • the semiconductor light-emitting device (150) may be prevented from being flipped over during self-assembly or from being unassembled due to a failure to apply a DEP force. Therefore, the embodiment may improve the correct assembly rate of the semiconductor light-emitting device.
  • the embodiment since the embodiment has a step by the aligner, the semiconductor light-emitting element can be assembled at a position corresponding to the aligner rather than being assembled at a random position in the assembly hole of the substrate during self-assembly. Accordingly, the embodiment has a technical effect of being able to assemble the semiconductor light-emitting element at the exact center of the assembly hole and control the directionality.
  • Figures 7a to 7d are conceptual diagrams showing the shapes of aligners of semiconductor light-emitting devices according to the second to fifth embodiments.
  • FIG. 7a it is a conceptual diagram showing the rear surface of a semiconductor light-emitting element (150a), an assembly electrode (120), and an insulating layer (115).
  • An aligner (140) may be provided on the rear surface of the semiconductor light-emitting element (150a).
  • an area on the rear surface where the aligner (140) is not arranged is a part of the first electrode and may be called an electrode area (142).
  • an assembly wiring (120) may be arranged on the substrate for assembly (see FIG. 8).
  • the assembly wiring (120) may include a first assembly wiring (120a) and a second assembly wiring (120b) that are spaced apart from each other.
  • An insulating layer (115) may be arranged on the assembly wiring (120), and an assembly hole (155) may be arranged on the insulating layer (115).
  • the above assembly hole (155) may include a first assembly hole (155a) and a second assembly hole (155b).
  • the second assembly hole (155b) may be located on the same plane as the assembly wiring (120) (see FIGS. 7a and 8).
  • the first assembly hole (155a) may be located on the assembly wiring (120) and may be located on the insulating layer (115).
  • assembly wiring (120) may have a shape corresponding to the second assembly hole (155b).
  • the insulating layer (115) may correspond to the shape of the second assembly hole (155b) in the assembly wiring (120).
  • the second assembly hole (155b) may be located on the assembly wiring (120). At this time, the second assembly hole (155b) may be located on the same plane as the insulating layer (115). In addition, the first assembly hole (155a) may be located on the insulating layer (115).
  • the electrode region (142) of the semiconductor light emitting element (150a) may be positioned within the first assembly hole (155a).
  • the DEP force generated from the assembly wiring (120) may be uniformly applied to the electrode region (142).
  • the second embodiment has a technical effect in that the electrode region (142) is symmetrically partitioned by the aligner (140), and the DEP force is uniformly applied, so that the chip can be assembled at the center of the assembly hole (155).
  • an aligner (140) may be arranged on the rear surface of the semiconductor light-emitting element (150b) of the third embodiment.
  • the aligner (140) may be formed to have a shape that crosses the center from one end of the rear surface of the semiconductor light-emitting element (150b).
  • the aligner (140) may be positioned to overlap between a plurality of assembly wires on the assembly board.
  • the electrode region (142) where the aligner (140) is not arranged may be symmetrical with respect to the aligner (140). Accordingly, there is a technical effect in which the DEP force acts symmetrically to guide the semiconductor light-emitting element to the center of the assembly hole.
  • an aligner (140) may be placed on the rear surface of the semiconductor light-emitting device (150c) of the fourth embodiment.
  • the aligner (140) may have a shape that intersects each other in the center.
  • the electrode region (142) may be divided into a plurality of regions by the aligner (140). Each of the plurality of regions in the electrode region (142) may be subjected to a DEP force.
  • the insulating layer of the assembly hole may have a shape corresponding to the shape of the aligner (140). Accordingly, the semiconductor light-emitting device (150c) of the fourth embodiment has a technical effect that it can be assembled at a preset position within the assembly hole.
  • an aligner (140) may be placed on the rear surface of the semiconductor light-emitting element (150d) of the fifth embodiment.
  • the center of the aligner (140) may be the same as the center of the rear surface of the semiconductor light-emitting element (150d).
  • the aligner (140) may have a horizontal cross-section formed in a ring shape. Accordingly, the rear surface of the semiconductor light-emitting element (150d) may be divided into a first electrode region (142a) located inside and a second electrode region (142b) located outside by the aligner (140). Accordingly, there is a technical effect of improving the assembly rate by applying a DEP force to the inner and outer surfaces of the rear surface of the semiconductor light-emitting element based on the aligner (140).
  • FIG. 8 is a conceptual diagram showing a process of assembling a semiconductor light-emitting element (150) for a display pixel according to the sixth embodiment and a display device including the same on a substrate.
  • a plurality of assembly wires (120) may be arranged on a substrate (110), and an insulating layer (115) may be arranged on the assembly wires (120).
  • a partition wall (160) having an assembly hole (155) may be arranged on the insulating layer (115).
  • the assembly hole (155) may be circular or oval, but is not limited thereto.
  • the lower surface of the semiconductor light-emitting element may be circular or oval, but is not limited thereto.
  • the above plurality of assembly wires (120) can form a DEP force by applying alternating current with power having opposite magnitudes to each other, and the semiconductor light-emitting element (150) can be assembled within the assembly hole (155) by the DEP force.
  • the insulating layer (115) may include a groove (117).
  • the groove (117) may include a polygonal shape such as a circle, an oval, and a square.
  • the plurality of assembly wires (120) may not be exposed by the groove (117).
  • the plurality of assembly wires (120) may be exposed by the groove (117).
  • the center of the groove (117) may correspond to the center of the assembly hole (155).
  • the groove (117) may not be biased to one side within the assembly hole (155).
  • the semiconductor light-emitting element (150) may be equipped with an aligner (140).
  • the aligner (140) may have a shape corresponding to the groove (117) of the insulating layer (115).
  • the center of the aligner (140) may correspond to the center of the rear surface of the semiconductor light-emitting element (150).
  • the rear surface of the semiconductor light emitting element (150) may include the aligner (140) and an electrode area where the aligner (140) is not arranged.
  • the electrode area may be symmetrically distributed by the aligner (140).
  • the DEP force is formed by the above-mentioned plurality of assembly wires (120), the DEP force is symmetrically applied to symmetrically distributed electrode areas, so there is a technical effect of being able to uniformly apply the assembly force to the semiconductor light-emitting element (150).
  • the semiconductor light emitting element (150) may have a step due to the aligner (140). Accordingly, the semiconductor light emitting element (150) may not be assembled if the aligner (140) is located in an area other than the groove (117). If the aligner (140) is located within the groove (117), it may be properly assembled.
  • FIG. 9 is a conceptual diagram showing a state in which a semiconductor light-emitting element (150) is assembled on an assembly substrate in the sixth embodiment of FIG. 8.
  • the semiconductor light-emitting element (150) can be assembled in an assembly hole (155).
  • the aligner (140) of the semiconductor light-emitting element (150) can be positioned in a groove portion provided in the insulating layer (115).
  • the above aligner (140) may correspond to the shape of the groove. Accordingly, the semiconductor light-emitting element (150) may be physically fixed to the assembly substrate by the aligner (140). Accordingly, the aligner (140) may perform an anchor function. Therefore, the embodiment has a technical effect of preventing the assembled semiconductor light-emitting element (150) from being removed even if a collision occurs with a subsequent chip after the semiconductor light-emitting element is assembled on the assembly substrate. In addition, even if the DEP force of a plurality of assembly wirings (120) disappears, the semiconductor light-emitting element has a technical effect of being able to maintain an assembled state.
  • the aligner (140) of the semiconductor light-emitting element (150) is positioned between a plurality of assembly wires (120) and may have a corresponding shape.
  • the sixth embodiment has a technical effect of not only improving the assembly force by controlling the DEP force since the semiconductor light-emitting element has an aligner (140) on the rear side, but also physically fixing the chip by performing an anchor function even after assembly to prevent chip detachment.
  • the sixth embodiment has a technical effect of preventing double defects in which two or more chips are positioned in one assembly hole, since the semiconductor light-emitting element is assembled at the exact center of the assembly hole. In addition, since the center of the semiconductor light-emitting element is positioned at the center of the assembly hole during the transfer process, there is a technical effect of preventing transfer defects, thereby improving the transfer rate.
  • FIG. 10 is a conceptual diagram of a semiconductor light-emitting element for a display pixel according to the seventh embodiment and a display device including the same.
  • a semiconductor light-emitting element (150) may include an aligner (140) on the rear side.
  • a second magnetic layer (145) may be arranged within the aligner (140).
  • the second magnetic layer (145) may include a magnetic material.
  • the second magnetic layer (145) may include a different material from the first electrode (131), but is not limited thereto.
  • the second magnetic layer (145) may be positioned below the first electrode (131).
  • the second magnetic layer (145) may be positioned at the center of the rear surface of the semiconductor light-emitting element (150) and may guide the semiconductor light-emitting element to be positioned at the center of the assembly hole (155).
  • the DEP force when a DEP force is generated in the assembly wiring (120), the DEP force can be applied not only to the first electrode (131) but also to the second magnetic layer (145) located at the center when assembling the semiconductor light-emitting element. Accordingly, the DEP force can be concentrated at the center of the rear surface of the semiconductor light-emitting element (150), thereby guiding the semiconductor light-emitting element to be located at the center of the assembly hole (155). Therefore, the seventh embodiment has the technical effect of guiding the semiconductor light-emitting element (150) to be located at the center of the assembly hole (155), and further improving the assembly rate.
  • a semiconductor light-emitting element for a display pixel according to an embodiment and a display device including the same have a technical effect of preventing double defects in which two or more chips are assembled in one assembly hole during self-assembly.
  • the embodiment can reduce the remaining space by positioning the semiconductor light-emitting element in the center of the assembly hole by the aligner, thereby preventing additional assembly of subsequent chips.
  • the embodiment has a technical effect that can improve the transfer rate during self-assembly.
  • the semiconductor light-emitting element is positioned at the center of the assembly hole, so that the semiconductor light-emitting element is transferred at the correct position during the transfer process, thereby improving the transfer rate.
  • the embodiment has a technical effect capable of preventing an assembled chip from being detached.
  • the embodiment can be fixed to a substrate by an aligner of a semiconductor light emitting element, thereby preventing the chip from being detached.
  • the embodiment has a technical effect that can improve assembly force during self-assembly.
  • the area receiving the DEP force is arranged symmetrically with respect to the rear aligner, so that the assembly force can be improved.
  • the embodiment has a technical effect of being able to physically fix a chip to a substrate without a separate absence.
  • the embodiment may have a rear aligner that performs an anchor function, so that the chip can be physically secured to the substrate without a separate member.
  • the embodiment can be applied to a display device, but is not limited thereto.
  • the embodiment can be applied to a micro-LED display using an inorganic light-emitting element, an LED, as a light-emitting pixel, but is not limited thereto.

Landscapes

  • Led Device Packages (AREA)

Abstract

실시예에 따른 디스플레이 화소용 반도체 발광소자는 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광구조물; 및 상기 발광구조물 아래에 배치되는 제1 전극;을 포함하며, 상기 제1 전극의 하면은 전극 영역 및 제1 영역을 포함하고, 상기 제1 영역에 배치되는 얼라이너를 더 포함하며, 상기 얼라이너는 절연물질을 포함할 수 있다.

Description

디스플레이 화소용 반도체 발광소자 및 이를 포함하는 디스플레이 장치
실시예는 디스플레이 화소용 반도체 발광소자 및 이를 포함하는 디스플레이 장치에 관한 것이다.
대면적 디스플레이는 액정디스플레이(LCD), OLED 디스플레이, 그리고 마이크로-LED 디스플레이(Micro-LED display) 등이 있다.
마이크로-LED 디스플레이는 100㎛ 이하의 직경 또는 단면적을 가지는 반도체 발광소자인 마이크로-LED를 표시소자로 사용하는 디스플레이이다.
마이크로-LED 디스플레이는 반도체 발광소자인 마이크로-LED를 표시소자로 사용하기 때문에 명암비, 응답속도, 색 재현률, 시야각, 밝기, 해상도, 수명, 발광효율이나 휘도 등 많은 특성에서 우수한 성능을 가지고 있다.
특히 마이크로-LED 디스플레이는 화면을 모듈 방식으로 분리, 결합할 수 있어 크기나 해상도 조절이 자유로운 장점 및 플렉서블 디스플레이 구현이 가능한 장점이 있다.
그런데 대형 마이크로-LED 디스플레이는 수백만 개 이상의 마이크로-LED가 필요로 하기 때문에 마이크로-LED를 디스플레이 패널에 신속하고 정확하게 전사하기 어려운 기술적 문제가 있다.
최근 개발되고 있는 전사기술에는 픽앤-플레이스 공법(pick and place process), 레이저 리프트 오프법(Laser Lift-off method) 또는 자가조립 방식(self-assembly method) 등이 있다.
이 중에서, 자가조립 방식은 유체 내에서 반도체 발광소자가 조립위치를 스스로 찾아가는 방식으로서 대화면의 디스플레이 장치의 구현에 유리한 방식이다.
최근에 미국등록특허 제9,825,202에서 자가조립에 적합한 마이크로-LED 구조를 제시한 바 있으나, 아직 마이크로-LED의 자가조립을 통하여 디스플레이를 제조하는 기술에 대한 연구가 미비한 실정이다.
특히 종래기술에서 대형 디스플레이에 수백만 개 이상의 반도체 발광소자를 신속하게 전사하는 경우 전사 속도(transfer speed)는 향상시킬 수 있으나 전사 불량률(transfer error rate)이 높아질 수 있어 전사 수율(transfer yield)이 낮아지는 기술적 문제가 있다.
한편, 관련 기술에서 유전영동(dielectrophoresis, DEP)을 이용한 자가조립 방식의 전사공정이 시도되고 있으나 DEP force의 불균일성 등으로 인해 자가 조립률이 낮은 문제가 있다.
또한, 반도체 발광소자가 기판에 전사 시 한쪽으로 치우치도록 배치될 수 있다. 이에 따라, 다른 칩이 끼는 더블 불량이 발생하거나, 이후 픽 앤 플레이스 공정 시 칩을 정위치에서 픽업하지 못하는 문제가 발생하고 있다.
실시예의 기술적 과제 중의 하나는 자가조립 시 더블 불량을 방지하는 것이다.
또한, 실시예의 기술적 과제 중의 하나는 자가조립 시 기 조립된 칩이 이탈되는 것을 방지하는 것이다.
또한, 실시예의 기술적 과제 중의 하나는 자가조립 시 전사율을 향상시키는 것이다.
또한, 실시예의 기술적 과제 중의 하나는 자가조립 시 조립력을 향상시키는 것이다.
또한, 실시예의 기술적 과제 중의 하나는 별도 부재없이 칩을 물리적으로 기판에 고정시키는 것이다.
실시예의 기술적과제는 본 항목에 기재된 것에 한정되지 않으며 발명의 설명을 통해 파악될 수 있는 것을 포함한다.
실시예에 따른 디스플레이 화소용 반도체 발광소자는 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광구조물; 및 상기 발광구조물 아래에 배치되는 제1 전극;을 포함할 수 있다.
상기 제1 전극의 하면은 전극 영역 및 제1 영역을 포함할 수 있다.
실시예는 상기 제1 전극의 제1 영역에 배치되는 절연물질의 얼라이너를 더 포함할 수 있다.
또한, 실시예에서 상기 얼라이너의 중심은 상기 제1 전극의 중심에 대응될 수 있다.
또한, 실시예에서 상기 전극 영역은 상기 얼라이너에 의해 구획할 수 있다.
예를 들어, 상기 전극 영역은 수직방향으로 상기 얼라이너와 중첩되지 않을 수 있다.
또한, 실시예에서 상기 얼라이너는 상기 제1 전극의 하면의 중심을 가로지를 수 있다.
또한, 실시예에서 상기 얼라이너는 수평 단면이 링 형태를 포함할 수 있다.
또한, 실시예는 상기 얼라이너 내에 배치되는 자성층을 더 포함할 수 있다.
또한, 실시예에서 상기 제1 영역(141)은 상기 전극 영역을 둘러쌀 수 있다.
또한, 다른 실시예에 따른 반도체 발광소자를 포함하는 디스플레이 장치는 기판; 상기 기판 상에 배치되는 복수의 조립 배선; 상기 조립 배선 상에 배치되는 절연층;
상기 절연층 상에 배치되며, 조립 홀을 구비하는 격벽; 및 상기 조립 홀 내에 배치되는 반도체 발광소자;를 포함하며, 상기 반도체 발광소자는, 발광구조물, 상기 발광구조물 아래에 배치되는 제1 전극, 상기 제1 전극 아래에 배치되는 얼라이너를 포함하며, 상기 얼라이너는 절연물질을 포함하고, 상기 절연층은 상기 얼라이너의 형태에 대응되는 제1 홈부를 가질 수 있다.
또한, 실시예에서 상기 얼라이너는 상기 복수의 조립 배선 사이에 위치할 수 있다.
또한, 실시예에서 상기 복수의 조립 배선은 상기 얼라이너 형태에 대응되는 제2 홈부를 가질 수 있다.
상기 반도체 발광소자는 상기 어느 하나의 디스플레이 화소용 반도체 발광소자를 포함할 수 있다.
실시예에 따른 디스플레이 화소용 반도체 발광소자 및 이를 포함하는 디스플레이 장치는 자가조립 시 하나의 조립 홀에 두 개 이상의 칩이 조립되는 더블 불량을 방지할 수 있는 기술적 효과가 있다.
예를 들어, 실시예는 반도체 발광소자가 얼라이너에 의해 조립 홀의 중앙에 위치함에 따라 남은 공간을 축소시켜, 후행 칩이 추가로 조립되는 것을 방지할 수 있다.
또한, 실시예는 자가조립 시 전사율을 향상시킬 수 있는 기술적 효과가 있다.
예를 들어, 실시예는 반도체 발광소자가 조립 홀의 중앙에 위치하여, 전사 공정 시 반도체 발광소자가 정 위치에 전사되어 전사율이 향상될 수 있다.
또한, 실시예는 조립된 칩이 이탈되는 것을 방지할 수 있는 기술적 효과가 있다.
예를 들어, 실시예는 반도체 발광소자의 얼라이너에 의해 기판에 고정되어, 칩이 이탈되는 것을 방지할 수 있다.
또한, 실시예는 자가조립 시 조립력을 향상시킬 수 있는 기술적 효과가 있다.
예를 들어, 실시예는 후면의 얼라이너를 기준으로 DEP force를 받는 영역이 대칭으로 배치되어 조립력이 향상될 수 있다.
또한, 실시예는 별도의 부재없이 칩을 물리적으로 기판에 고정할 수 있는 기술적 효과가 있다.
예를 들어, 실시예는 후면의 얼라이너가 앵커 기능을 수행하여, 별도의 부재없이 칩이 물리적으로 기판에 고정될 수 있다.
실시예의 기술적 효과는 본 항목에 기재된 것에 한정되지 않으며 발명의 설명을 통해 파악될 수 있는 것을 포함한다.
도 1은 실시예에 따른 디스플레이 장치가 배치된 주택의 거실에 대한 예시도.
도 2는 도 1의 디스플레이 장치에서 제1 패널영역의 확대도.
도 3은 도 2의 A2 영역의 B1-B2 선을 따른 단면도.
도 4는 실시예에 따른 발광 소자가 자가 조립 방식에 의해 기판에 조립되는 예시도.
도 5는 내부기술에서 연구되는 반도체 발광소자의 조립용 기판의 개념도.
도 6은 제1 실시예에 따른 디스플레이 화소용 반도체 발광소자의 단면도.
도 7a 내지 7d는 제2 내지 제5 실시예에 따른 디스플레이 화소용 반도체 발광소자의 후면을 나타낸 개념도.
도 8은 제6 실시예에 따른 반도체 발광소자를 포함하는 디스플레이 장치에서 조립 공정을 나타낸 공정도.
도 9는 제6 실시예에 따른 반도체 발광소자를 포함하는 디스플레이 장치의 개념도.
도 10은 제7 실시예에 따른 반도체 발광소자를 포함하는 디스플레이 장치의 개념도.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 '모듈' 및 '부'는 명세서 작성의 용이함이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것이며, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것은 아니다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 '상(on)'에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 다른 중간 요소가 존재할 수도 있는 것을 포함한다.
본 명세서에서 설명되는 디스플레이 장치에는 디지털 TV, 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트(Slate) PC, 태블릿(Tablet) PC, 울트라 북(Ultra-Book), 데스크탑 컴퓨터 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에도 적용될 수 있다.
이하 실시예에 따른 발광소자 및 이를 포함하는 디스플레이 장치에 대해 설명한다.
도 1은 실시예에 따른 디스플레이 장치(100)가 배치된 주택의 거실을 도시한다.
실시예의 디스플레이 장치(100)는 세탁기(101), 로봇 청소기(102), 공기 청정기(103) 등의 각종 전자 제품의 상태를 표시할 수 있고, 각 전자 제품들과 IOT 기반으로 통신할 수 있으며 사용자의 설정 데이터에 기초하여 각 전자 제품들을 제어할 수도 있다.
실시예에 따른 디스플레이 장치(100)는 얇고 유연한 기판 위에 제작되는 플렉서블 디스플레이(flexible display)를 포함할 수 있다. 플렉서블 디스플레이는 기존의 평판 디스플레이의 특성을 유지하면서, 종이와 같이 휘어지거나 말릴 수 있다.
플렉서블 디스플레이에서 시각정보는 매트릭스 형태로 배치되는 단위 화소(unit pixel)의 발광이 독자적으로 제어됨에 의하여 구현될 수 있다. 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다. 플렉서블 디스플레이의 단위 화소는 발광소자에 의하여 구현될 수 있다. 실시예에서 발광소자는 Micro-LED나 Nano-LED일 수 있으나 이에 한정되는 것은 아니다.
도 2는 도 1의 디스플레이 장치에서 제1 패널영역(A1)의 확대도이다.
도 2에 의하면, 실시예의 디스플레이 장치(100)는 제1 패널영역(A1)과 같은 복수의 패널영역들이 타일링에 의해 기구적, 전기적 연결되어 제조될 수 있다.
제1 패널영역(A1)은 단위 화소(도 2의 PX) 별로 배치된 복수의 발광소자(150)를 포함할 수 있다.
예컨대, 단위 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 예컨대, 복수의 적색 발광소자(150R)가 제1 서브 화소(PX1)에 배치되고, 복수의 녹색 발광소자(150G)가 제2 서브 화소(PX2)에 배치되며, 복수의 청색 발광소자(150B)가 제3 서브 화소(PX3)에 배치될 수 있다. 단위 화소(PX)는 발광소자가 배치되지 않는 제4 서브 화소를 더 포함할 수도 있지만, 이에 대해서는 한정하지 않는다. 한편, 발광소자(150)는 반도체 발광소자일 수 있다.
다음으로 도 3은 도 2의 A2 영역의 B1-B2 선을 따른 단면도이다.
도 3을 참조하면, 실시예의 디스플레이 장치(100)는 기판(200), 조립 배선(201, 202), 제1 절연층(211a), 제2 절연층(211b), 제3 절연층(206) 및 복수의 발광소자(150)를 포함할 수 있다.
조립 배선은 서로 이격된 제1 조립 배선(201) 및 제2 조립 배선(202)을 포함할 수 있다. 제1 조립 배선(201) 및 제2 조립 배선(202)은 발광소자(150)를 조립하기 위해 유전영동 힘을 생성하기 위해 구비될 수 있다. 또한 상기 제1 조립 배선(201) 및 제2 조립 배선(202)은 상기 발광소자의 전극과 전기적으로 연결되어 디스플레이 패널의 전극으로 기능할 수도 있다.
조립 배선(201, 202)은 투광성 전극(ITO)으로 형성되거나, 전기 전도성이 우수한 금속물질을 포함할 수 있다. 예를 들어, 조립 배선(201, 202)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 몰리브덴(Mo) 중 적어도 어느 하나 또는 이들의 합금으로 형성될 수 있다.
상기 제1 조립 배선(201) 및 제2 조립 배선(202) 사이에 제1 절연층(211a)이 배치될 수 있고, 상기 제1 조립 배선(201) 및 제2 조립 배선(202) 상에 제2 절연층(211b)이 배치될 수 있다. 상기 제1 절연층(211a)과 상기 제2 절연층(211b)은 산화막, 질화막 등일 수 있으나 이에 한정되는 것은 아니다.
발광소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색 발광소자(150), 녹색 발광소자(150G) 및 청색 발광소자(150B0를 포함할 수 있으나 이에 한정되는 것은 아니며, 적색 형광체와 녹색 형광체 등을 구비하여 각각 적색과 녹색을 구현할 수도 있다.
기판(200)은 유리나 폴리이미드(Polyimide)로 형성될 수 있다. 또한 기판(200)은 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등의 유연성 있는 재질을 포함할 수 있다. 또한, 기판(200)은 투광성한 재질일 수 있으나 이에 한정되는 것은 아니다.
제3 절연층(206)은 폴리이미드, PEN, PET 등과 같이 절연성과 유연성 있는 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.
제3 절연층(206)은 접착성과 전도성을 가지는 전도성 접착층일 수 있고, 전도성 접착층은 연성이 있어서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다. 예를 들어, 제3 절연층(206)은 이방성 전도성 필름(ACF, anisotropy conductive film)이거나 이방성 전도매질, 전도성 입자를 함유한 솔루션(solution) 등의 전도성 접착층일 수 있다. 전도성 접착층은 두께에 대해 수직방향으로는 전기적으로 전도성이나, 두께에 대해 수평방향으로는 전기적으로 절연성을 가지는 레이어일 수 있다.
제3 절연층(206)은 발광소자(150)가 삽입되기 위한 조립 홀(203)을 포함할 수 있다. 따라서, 자가 조립시, 발광소자(150)가 제3 절연층(206)의 조립 홀(203)에 용이하게 삽입될 수 있다. 조립 홀(203)은 삽입 홀, 고정 홀, 정렬 홀 등으로 불릴 수 있다.
조립 배선(201, 202) 간의 간격은 발광소자(150)의 폭 및 조립 홀(203)의 폭보다 작게 형성되어, 전기장을 이용한 발광소자(150)의 조립 위치를 보다 정밀하게 고정할 수 있다.
조립 배선(201, 202) 상에는 제3 절연층(206)이 형성되어, 조립 배선(201, 202)을 유체(1200)로부터 보호하고, 조립 배선(201, 202)에 흐르는 전류의 누출을 방지할 수 있다. 제3 절연층(206)은 실리카, 알루미나 등의 무기물 절연체 또는 유기물 절연체가 단일층 또는 다층으로 형성될 수 있다.
또한 제3 절연층(206)은 폴리이미드, PEN, PET 등과 같이 절연성과 유연성 있는 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.
제3 절연층(206)은 접착성이 있는 절연층일 수 있거나, 전도성을 가지는 전도성 접착층일 수 있다. 제3 절연층(206)은 연성이 있어서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다.
제3 절연층(206)은 격벽을 가지고, 이 격벽에 의해 조립 홀(203)이 형성될 수 있다. 예컨대, 기판(200)의 형성 시, 제3 절연층(206)의 일부가 제거됨으로써, 발광소자(150)들 각각이 제3 절연층(206)의 조립 홀(203)에 조립될 수 있다.
기판(200)에는 발광소자(150)들이 결합되는 조립 홀(203)이 형성되고, 조립 홀(203)이 형성된 면은 유체(1200)와 접촉할 수 있다. 조립 홀(203)은 발광소자(150)의 정확한 조립 위치를 가이드할 수 있다.
한편, 조립 홀(203)은 대응하는 위치에 조립될 발광소자(150)의 형상에 대응하는 형상 및 크기를 가질 수 있다. 이에 따라, 조립 홀(203)에 다른 발광소자가 조립되거나 복수의 발광소자들이 조립되는 것을 방지할 수 있다.
도 4는 실시예에 따른 발광소자가 자가 조립 방식에 의해 기판에 조립되는 예를 나타내는 도면이며, 도면들을 참조하여 발광소자의 자가 조립 방식을 설명한다.
기판(200)은 디스플레이 장치의 패널 기판일 수 있다. 이후 설명에서는 기판(200)은 디스플레이 장치의 패널 기판인 경우로 설명하나 실시예가 이에 한정되는 것은 아니다.
도 4를 참조하면, 복수의 발광소자(150)는 유체(1200)가 채워진 챔버(1300)에 투입될 수 있다. 유체(1200)는 초순수 등의 물일 수 있으나 이에 한정되는 것은 아니다. 챔버는 수조, 컨테이너, 용기 등으로 불릴 수 있다.
이 후, 기판(200)이 챔버(1300) 상에 배치될 수 있다. 실시예에 따라, 기판(200)은 챔버(1300) 내로 투입될 수도 있다.
도 3에 도시한 바와 같이, 기판(200)에는 조립될 발광소자(150) 각각에 대응하는 한 쌍의 조립 배선(201, 202)이 배치될 수 있다.
도 4를 참조하면, 기판(200)이 배치된 후, 자성체를 포함하는 조립 장치(1100)가 기판(200)을 따라 이동할 수 있다. 자성체로 예컨대, 자석이나 전자석이 사용될 수 있다. 조립 장치(1100)는 자기장이 미치는 영역을 유체(1200) 내로 최대화하기 위해, 기판(200)과 접촉한 상태로 이동할 수 있다. 실시예에 따라서는, 조립 장치(1100)가 복수의 자성체를 포함하거나, 기판(200)과 대응하는 크기의 자성체를 포함할 수도 있다. 이 경우, 조립 장치(1100)의 이동 거리는 소정 범위 이내로 제한될 수도 있다.
조립 장치(1100)에 의해 발생하는 자기장에 의해, 챔버(1300) 내의 발광소자(150)는 조립 장치(1100)를 향해 이동할 수 있다.
발광소자(150)는 조립 장치(1100)를 향해 이동 중, 유전영동 힘(DEP force)에 의해 조립 홀(203)로 진입하여 기판(200)과 접촉될 수 있다.
구체적으로 조립 배선(201, 202)은 외부에서 공급된 전원에 의해 전기장을 형성하고, 이 전기장에 의해 유전영동 힘이 조립 배선(201, 202) 사이에 형성될 수 있다. 이 유전영동 힘에 의해 기판(200) 상의 조립 홀(203)에 발광소자(150)를 고정시킬 수 있다.
기판(200)에 형성된 조립 배선(201, 202)에 의해 가해지는 전기장에 의해, 기판(200)에 접촉된 발광소자(150)가 조립 장치(1100)의 이동에 의해 이탈되는 것이 방지될 수 있다. 실시예에 의하면, 상술한 전자기장을 이용한 자가 조립 방식에 의해, 발광소자(150)들 각각이 기판(200)에 조립되는 데 소요되는 시간을 급격히 단축시킬 수 있으므로, 대면적 고화소 디스플레이를 보다 신속하고 경제적으로 구현할 수 있다.
이때 기판(200)의 조립 홀(203) 상에 조립된 발광소자(150)와 조립 전극 사이에 소정의 솔더층(미도시)이 형성되어 발광소자(150)의 결합력을 향상시킬 수 있다.
다음으로 기판(200)의 조립 홀(203)에 몰딩층(미도시)이 형성될 수 있다. 몰딩층은 투광성 레진이거나 또는 반사물질, 산란물질이 포함된 레진일 수 있다.
도 5는 내부 기술에서 연구되는 반도체 발광소자가 조립 기판에 조립된 모습을 나타낸 개념도이다. 도 5를 참조하면, 복수의 조립 배선(20) 상에 절연층(미도시)이 배치될 수 있으며, 상기 절연층 상에 조립 홀(55)을 구비하는 격벽(미도시)이 배치될 수 있다. 상기 복수의 조립 배선(20)은 서로 이격되어 배치된 제1 조립 배선(20a) 및 제2 조립 배선(20b)을 포함할 수 있다. 상기 제1 조립 배선(20a)과 제2 조립 배선(20b) 사이에서 DEP force가 발생하여 반도체 발광소자(50)를 조립 홀(55) 내에 조립시킬 수 있다. 한편, 반도체 발광소자(50)의 후면은 평평하며, 반도체 발광소자(50)의 중앙이 조립 홀(55) 내에서 한 쪽으로 치우치도록 배치될 수 있다. 이에 따라, 반도체 발광소자를 최종 기판으로 픽업하는 과정에서 반도체 발광소자의 중앙을 픽업하지 못하여 전사 불량이 발생할 수 있는 문제가 있다. 또한, 조립 홀(55) 내에 빈 공간이 발생하여, 후행 칩이 끼는 더블 불량이 발생할 수 있다.
이하, 상기 문제를 해결하기 위한 실시예를 설명하도록 한다.
도 6은 제1 실시예에 따른 반도체 발광소자의 단면도이다. 도 6을 참조하면, 디스플레이 화소용 반도체 발광소자(150)는 발광구조물(130), 제1 전극(131), 제2 전극(135), 패시베이션층(138), 및 얼라이너(140)를 포함할 수 있다. 상기 반도체 발광소자(150)는 수직형 반도체일 수 있다. 또한, 상기 반도체 발광소자(150)는 수평형 반도체 발광소자일 수 있다.
상기 발광구조물(130)은 제1 도전형 반도체층(132), 상기 제1 도전형 반도체층(132) 상에 배치되는 활성층(133), 상기 활성층(133) 상에 배치되는 제2 도전형 반도체층(134)을 포함할 수 있다.
상기 제1 도전형 반도체층(132)은 n형 반도체층일 수 있고, 제2 도전형 반도체층(134)은 p형 반도체층일 수 있으나 이에 한정되는 것은 아니다. 상기 제1 도전형 반도체층(132), 활성층(133) 및 제2 도전형 반도체층(134)은 화합물 반도체 물질로 이루어질 수 있다. 예컨대, 화합물 반도체 물질은 3족-5족 화합물 반도체 물질, 2족-6족 화합물 물질 등일 수 있다. 예컨대, 화합물 반도체는 GaP, GaAs, GaSb, AlP, AlAs, AlSb, InP, InAs, InSb 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlInP, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InNP, InNAs, InNSb, InPAs, InPSb, GaAlNP 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 AlGaInP, GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
예컨대, 제1 도전형 반도체층(132)은 제1 도전형 도펀트를 포함하고, 제2 도전형 반도체층(134)은 제2 도전형 도펀트를 포함할 수 있다. 예컨대, 제1 도전형 도펀트는 실리콘(Si)과 같은 n형 도펀트이고, 제2 도전형 도펀트는 보론(B)과 같은 p형 도펀트일 수 있다.
활성층(133)은 광을 생성하는 영역으로서, 화합물 반도체의 물질 특성에 따라 특정 파장 대역을 갖는 광을 생성할 수 있다. 또한, 활성층(133)은 다중양자우물 또는 단일양자우물 구조일 수 있으며, 활성층(133)에 포함된 화합물 반도체의 에너지 밴드갭에 의해 파장 대역이 결정될 수 있다. 따라서, 활성층(133)에 포함된 화합물 반도체의 에너지 밴드갭에 따라 실시예의 반도체 발광소자는 UV 광, 청색 광, 녹색 광, 적색 광을 생성할 수 있다.
상기 발광구조물(130) 아래에 배치되는 제1 전극(131)은 오믹 컨택층을 포함할 수 있다. 또한, 상기 제1 전극(131)은 자성물질을 포함할 수 있다. 또한, 상기 발광구조물(130) 상에 배치되는 제2 전극(135)은 투명전극으로 형성될 수 있다. 예를 들어 제2 전극(135)은 ITO, IZO, ZnO 등을 포함할 수 있다.
한편, 상기 제1 전극(131) 아래에 얼라이너(140)가 배치될 수 있다. 상기 얼라이너(140)는 상기 반도체 발광소자(150)의 중심영역에 배치될 수 있다. 상기 제1 전극(131)의 하면은 상기 얼라이너(140)가 배치되는 제1 영역(141) 및 상기 얼라이너(140)가 배치되지 않는 전극 영역(142)을 포함할 수 있다. 또한, 상기 얼라이너(140)의 중심은 상기 반도체 발광소자(150)의 중심과 중첩되도록 형성될 수 있다. 상기 얼라이너(140)는 절연물질을 포함할 수 있다. 예를 들어, 얼라이너(140)는 SiO2, SiNx 등을 포함할 수 있으나, 이에 한정되지 않는다.
한편, 상기 반도체 발광소자(150)는 유체 내에서 분산되어 조립용 기판에 조립될 수 있다. 이 때, 반도체 발광소자(150)의 후면은 상기 얼라이너(140)에 의해 단차를 가질 수 있다. 이에 따라, 상기 반도체 발광소자(150)는 유체 내에서 후면이 위를 향하도록 배치될 수 있다. 또한, 반도체 발광소자(150)는 조립되는 면이 조립용 기판을 향하도록 배치될 수 있다. 또한, 반도체 발광소자(150)의 얼라이너(140)가 조립용 기판을 향하도록 배치될 수 있다. 이에 따라, 자가 조립 시 반도체 발광소자(150)가 뒤집히거나, DEP force가 가해지지 않아 미 조립되는 것을 방지할 수 있다. 따라서, 실시예는 반도체 발광소자의 정 조립율이 향상될 수 있다.
또한, 실시예는 얼라이너에 의해 단차를 가짐에 따라, 자가조립 시 기판의 조립 홀에서 랜덤한 위치에 조립되는 것이 아닌, 얼라이너에 대응되는 위치에 조립될 수 있다. 이에 따라, 실시예는 반도체 발광소자를 조립 홀의 정 중앙에 조립시킬 수 있으며, 방향성을 제어할 수 있는 기술적 효과가 있다.
도 7a 내지 7d는 제2 실시예 내지 제5 실시예에 따른 반도체 발광소자의 얼라이너의 형태들을 나타낸 개념도이다.
도 7a의 (a)를 참조하면, 반도체 발광소자(150a)의 후면과, 조립 전극(120) 및 절연층(115)을 나타낸 개념도이다. 반도체 발광소자(150a)의 후면에는 얼라이너(140)가 구비될 수 있다. 또한, 후면에서 얼라이너(140)가 배치되지 않은 영역은 제1 전극의 일부이며, 전극 영역(142)으로 불릴 수 있다.
한편, 조립용 기판에는 기판 상에 조립 배선(120)이 배치될 수 있다(도 8 참조). 조립 배선(120)은 서로 이격된 제1 조립 배선(120a) 및 제2 조립 배선(120b)을 포함할 수 있다. 상기 조립 배선(120) 상에 절연층(115)이 배치되며, 상기 절연층(115) 상에 조립 홀(155)이 배치될 수 있다.
상기 조립 홀(155)은 제1 조립 홀(155a) 및 제2 조립 홀(155b)을 포함할 수 있다. 상기 제2 조립 홀(155b)은 상기 조립 배선(120)과 같은 평면상에 위치할 수 있다(도 7a 및 도 8 참조). 또한, 상기 제1 조립 홀(155a)은 상기 조립 배선(120) 상에 위치할 수 있으며, 상기 절연층(115) 상에 위치할 수 있다.
또한, 상기 조립 배선(120)은 제2 조립 홀(155b)에 대응되는 형태를 가질 수 있다. 또한, 상기 절연층(115)은 상기 조립 배선(120)에서 상기 제2 조립 홀(155b)의 형태에 대응될 수 있다.
또한, 상기 제2 조립 홀(155b)은 상기 조립 배선(120) 상에 위치할 수 있다. 이 때, 상기 제2 조립 홀(155b)은 상기 절연층(115)과 같은 평면 상에 위치할 수 있다. 또한, 상기 제1 조립 홀(155a)은 상기 절연층(115) 상에 위치할 수 있다.
도 7a의 (b)를 참조하면, 반도체 발광소자(150a)의 얼라이너(140)는 제2 조립 홀(155b) 내에 위치할 수 있다. 상기 얼라이너(140)는 제2 조립 홀(155b)의 크기 및 형태에 대응될 수 있다. 이에 따라, 제2 실시예는 얼라이너(140)가 앵커 기능을 수행함에 따라, 반도체 발광소자가 조립용 기판에 물리적으로 고정될 수 있는 기술적 효과가 있다.
또한, 반도체 발광소자(150a)의 전극 영역(142)은 제1 조립 홀(155a) 내에 위치할 수 있다. 상기 조립 배선(120)에서 발생한 DEP force가 전극 영역(142)에 균일하게 인가될 수 있다. 이에 따라, 제2 실시예는 얼라이너(140)에 의해 전극 영역(142)이 대칭으로 구획되며, DEP force가 균일하게 인가되어, 조립 홀(155)의 중앙에 칩이 조립될 수 있는 기술적 효과가 있다.
도 7b를 참조하면, 제3 실시예의 반도체 발광소자(150b)의 후면에 얼라이너(140)가 배치될 수 있다. 상기 얼라이너(140)는 반도체 발광소자(150b)의 후면의 일단에서 중앙을 가로지르는 형태를 갖도록 형성될 수 있다. 상기 얼라이너(140)는 조립용 기판에서 복수의 조립 배선 사이에 오버랩되도록 위치할 수 있다. 또한, 얼라이너(140)가 배치되지 않은 전극 영역(142)은 상기 얼라이너(140)를 기준으로 대칭일 수 있다. 이에 따라, DEP force가 대칭으로 작용하여 반도체 발광소자를 조립 홀의 중앙으로 가이드할 수 있는 기술적 효과가 있다.
도 7c를 참조하면, 제4 실시예의 반도체 발광소자(150c)의 후면에 얼라이너(140)가 배치될 수 있다. 상기 얼라이너(140)는 중앙에서 서로 교차되는 형태를 가질 수 있다. 상기 얼라이너(140)에 의해 전극 영역(142)이 복수의 영역으로 구분될 수 있다. 상기 전극 영역(142)에서 복수의 영역 각각은 DEP force가 가해질 수 있다. 또한, 조립 홀의 절연층은 상기 얼라이너(140)의 형태에 대응되는 형태를 가질 수 있다. 이에 따라, 제4 실시예의 반도체 발광소자(150c)는 조립 홀 내에서 기 설정된 위치에 조립될 수 있는 기술적 효과가 있다.
도 7d를 참조하면, 제5 실시예의 반도체 발광소자(150d)의 후면에 얼라이너(140)가 배치될 수 있다. 상기 얼라이너(140)의 중심은 반도체 발광소자(150d) 후면의 중심과 동일할 수 있다. 상기 얼라이너(140)는 수평단면이 링 형태로 형성될 수 있다. 이에 따라, 반도체 발광소자(150d)의 후면은 상기 얼라이너(140)에 의해 내부에 위치한 제1 전극 영역(142a)과 외부에 위치한 제2 전극 영역(142b)으로 나뉠 수 있다. 이에 따라, DEP force가 얼라이너(140)를 기준으로 반도체 발광소자 후면의 내측과 외측에 작용하여 조립율을 향상시킬 수 있는 기술적 효과가 있다.
도 8은 제6 실시예에 따른 디스플레이 화소용 반도체 발광소자 및 이를 포함하는 디스플레이 장치에서 반도체 발광소자(150)가 기판에 조립되는 과정을 나타낸 개념도이다. 도 8을 참조하면, 기판(110) 상에 복수의 조립 배선(120)이 배치되며, 상기 조립 배선(120)상에 절연층(115)이 배치될 수 있다. 또한, 상기 절연층(115) 상에 조립 홀(155)을 구비하는 격벽(160)이 배치될 수 있다. 상기 조립 홀(155)은 원형 또는 타원형일 수 있으나 이에 한정하지 않는다. 또한, 상기 반도체 발광소자의 하면은 원형 또는 타원형일 수 있으나, 이에 한정하지 않는다.
상기 복수의 조립 배선(120)은 서로 반대 크기를 갖는 전원이 교류로 인가되어 DEP force를 형성할 수 있으며, DEP force에 의해 반도체 발광소자(150)가 상기 조립 홀(155) 내에 조립될 수 있다.
반면에, 제6 실시예에서는 상기 절연층(115)이 홈부(117)를 포함할 수 있다. 상기 홈부(117)는 원형, 타원형 및 사각형 등의 다각형 형태를 포함할 수 있다. 상기 홈부(117)에 의해 복수의 조립 배선(120)이 노출되지 않을 수 있다. 또는, 상기 홈부(117)에 의해 복수의 조립 배선(120)이 노출될 수 있다. 상기 홈부(117)의 중심은 상기 조립 홀(155)의 중심에 대응될 수 있다. 상기 홈부(117)는 상기 조립 홀(155) 내에서 일 측으로 치우치지 않을 수 있다.
이 때, 상기 반도체 발광소자(150)는 얼라이너(140)를 구비할 수 있다. 상기 얼라이너(140)는 상기 절연층(115)의 홈부(117)에 대응하는 형태를 가질 수 있다. 상기 얼라이너(140)의 중심은 상기 반도체 발광소자(150)의 후면의 중심에 대응될 수 있다.
상기 반도체 발광소자(150)의 후면은 상기 얼라이너(140) 및 상기 얼라이너(140)가 배치되지 않은 전극 영역을 포함할 수 있다. 상기 전극 영역은 상기 얼라이너(140)에 의해 대칭으로 분포할 수 있다.
상기 복수의 조립 배선(120)에 의해 DEP force가 형성될 때 대칭으로 분포한 전극 영역에 DEP force가 대칭으로 가해져서 반도체 발광소자(150)에게 조립력을 균일하게 가할 수 있는 기술적 효과가 있다.
또한, 상기 반도체 발광소자(150)는 얼라이너(140)에 의해 단차를 가질 수 있다. 이에 따라, 상기 반도체 발광소자(150)는 얼라이너(140)가 홈부(117)가 아닌 영역에 위치할 경우 조립되지 않을 수 있다. 상기 얼라이너(140)가 홈부(117) 내에 위치할 경우 정 조립될 수 있다.
도 9는 도 8의 제6 실시예에서 반도체 발광소자(150)가 조립용 기판에 조립된 상태를 나타낸 개념도이다. 도 9를 참조하면, 상기 반도체 발광소자(150)가 조립 홀(155) 내에 조립될 수 있다. 상기 반도체 발광소자(150)의 얼라이너(140)는 절연층(115)이 구비하는 홈부에 위치할 수 있다.
상기 얼라이너(140)는 상기 홈부의 형태에 대응될 수 있다. 이에 따라, 상기 반도체 발광소자(150)는 얼라이너(140)에 의해 조립용 기판에 물리적으로 고정될 수 있다. 이에 따라, 상기 얼라이너(140)는 앵커 기능을 수행할 수 있다. 따라서, 실시예는 조립용 기판에 반도체 발광소자가 조립되고 난 후, 후행 칩의 충돌이 있어도 조립된 반도체 발광소자(150)가 제거되는 것을 방지할 수 있는 기술적 효과가 있다. 또한, 복수의 조립 배선(120)의 DEP force가 사라지더라도 반도체 발광소자는 조립된 상태를 유지할 수 있는 기술적 효과가 있다.
또한, 도면에는 도시되지 않았지만, 반도체 발광소자(150)의 하면에 패시베이션층이 형성되어 있는 경우, 절연층(115)은 생략될 수 있다. 이 때, 반도체 발광소자(150)의 얼라이너(140)는 복수의 조립 배선(120) 사이에 위치하며, 이에 대응하는 형태를 가질 수 있다.
따라서, 제6 실시예는 반도체 발광소자가 후면에 얼라이너(140)를 구비함에 따라, DEP force가 제어되어 조립력을 향상시킬뿐만 아니라, 조립된 이후에도 앵커기능을 수행하여 물리적으로 고정되어 칩의 이탈을 방지하는 기술적 효과가 있다.
또한, 제6 실시예는 반도체 발광소자가 조립 홀의 정 중앙에 조립됨에 따라, 하나의 조립 홀에 두 개 이상의 칩이 위치하는 더블 불량이 방지되는 기술적 효과가 있다. 또한, 전사과정에서 반도체 발광소자의 중심이 조립 홀의 중앙에 위치하기 때문에 전사 불량이 방지되어 전사율이 향상되는 기술적 효과가 있다.
도 10은 제7 실시예에 따른 디스플레이 화소용 반도체 발광소자 및 이를 포함하는 디스플레이 장치의 개념도이다. 도 10을 참조하면, 반도체 발광소자(150)는 후면에 얼라이너(140)를 포함할 수 있다. 상기 얼라이너(140) 내에 제2 자성층(145)이 배치될 수 있다. 제2 자성층(145)은 자성물질을 포함할 수 있다 상기 제2 자성층(145)은 제1 전극(131)과 서로 다른 물질을 포함할 수 있으나 이에 한정되는 것은 아니다.
상기 제2 자성층(145)은 상기 제1 전극(131)보다 아래에 위치할 수 있다. 유체 내에서 자가조립 시 조립용 자석이 반도체 발광소자를 조립용 기판으로 당길 때, 상기 제2 자성층(145)은 반도체 발광소자(150)의 후면의 중앙에 위치하여, 조립 홀(155)의 중앙으로 위치할 수 있도록 가이드할 수 있다.
또한, 조립 배선(120)에서 DEP force가 발생하여 반도체 발광소자를 조립할 때 제1 전극(131)뿐만 아니라 중앙부에 위치한 제2 자성층(145)에도 DEP force가 가해질 수 있다. 이에 따라, DEP force가 반도체 발광소자(150)의 후면의 중앙부에 집중되어, 조립 홀(155)의 중앙으로 반도체 발광소자가 위치하도록 가이드할 수 있다. 따라서, 제7 실시예는 반도체 발광소자(150)가 조립 홀(155) 중앙에 위치하도록 유도되며, 조립률이 더욱 향상될 수 있는 기술적 효과가 있다.
실시예에 따른 디스플레이 화소용 반도체 발광소자 및 이를 포함하는 디스플레이 장치는 자가조립 시 하나의 조립 홀에 두 개 이상의 칩이 조립되는 더블 불량을 방지할 수 있는 기술적 효과가 있다.
예를 들어, 실시예는 반도체 발광소자가 얼라이너에 의해 조립 홀의 중앙에 위치함에 따라 남은 공간을 축소시켜, 후행 칩이 추가로 조립되는 것을 방지할 수 있다.
또한, 실시예는 자가조립 시 전사율을 향상시킬 수 있는 기술적 효과가 있다.
예를 들어, 실시예는 반도체 발광소자가 조립 홀의 중앙에 위치하여, 전사 공정 시 반도체 발광소자가 정 위치에 전사되어 전사율이 향상될 수 있다.
또한, 실시예는 조립된 칩이 이탈되는 것을 방지할 수 있는 기술적 효과가 있다.
예를 들어, 실시예는 반도체 발광소자의 얼라이너에 의해 기판에 고정되어, 칩이 이탈되는 것을 방지할 수 있다.
또한, 실시예는 자가조립 시 조립력을 향상시킬 수 있는 기술적 효과가 있다.
예를 들어, 실시예는 후면의 얼라이너를 기준으로 DEP force를 받는 영역이 대칭으로 배치되어 조립력이 향상될 수 있다.
또한, 실시예는 별도의 부재없이 칩을 물리적으로 기판에 고정할 수 있는 기술적 효과가 있다.
예를 들어, 실시예는 후면의 얼라이너가 앵커 기능을 수행하여, 별도의 부재없이 칩이 물리적으로 기판에 고정될 수 있다.
이상에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 쉽게 이해할 수 있을 것이다.
실시예는 디스플레이 장치에 적용될 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 실시예는 무기 발광소자인 LED를 발광화소로 하는 마이크로-LED 디스플레이(Micro-LED display)에 적용될 수 있으나 이에 한정되는 것은 아니다.

Claims (11)

  1. 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광구조물; 및
    상기 발광구조물 아래에 배치되며, 전극 영역 및 제1 영역을 포함하는 제1 전극;
    상기 제1 전극의 제1 영역 상에 배치되는 절연물질의 얼라이너;를 포함하는,
    디스플레이 화소용 반도체 발광소자.
  2. 제1항에 있어서,
    상기 얼라이너의 중심은 상기 제1 전극의 중심에 대응되는, 디스플레이 화소용 반도체 발광소자.
  3. 제1항에 있어서,
    상기 전극 영역은 수직방향으로 상기 얼라이너와 중첩되지 않는, 디스플레이 화소용 반도체 발광소자.
  4. 제1항에 있어서,
    상기 얼라이너는 상기 제1 전극의 하면의 중심을 가로지르는, 디스플레이 화소용 반도체 발광소자.
  5. 제1항에 있어서,
    상기 얼라이너는 수평 단면이 링 형태를 가지는, 디스플레이 화소용 반도체 발광소자.
  6. 제1항에 있어서,
    상기 얼라이너 내에 배치되는 자성층을 더 포함하는, 디스플레이 화소용 반도체 발광소자.
  7. 제1항에 있어서,
    상기 제1 영역은 상기 전극 영역을 둘러싸는, 디스플레이 화소용 반도체 발광소자.
  8. 기판;
    상기 기판 상에 배치되는 복수의 조립 배선;
    상기 조립 배선 상에 배치되는 절연층;
    상기 절연층 상에 배치되며, 조립 홀을 구비하는 격벽; 및
    상기 조립 홀 내에 배치되는 반도체 발광소자;를 포함하며,
    상기 반도체 발광소자는,
    발광구조물, 상기 발광구조물 아래에 배치되는 제1 전극, 상기 제1 전극 아래에 배치되는 얼라이너를 포함하며,
    상기 얼라이너는 절연물질을 포함하고,
    상기 절연층은 상기 얼라이너의 형태에 대응되는 제1 홈부를 가지는, 반도체 발광소자를 포함하는 디스플레이 장치.
  9. 제8항에 있어서,
    상기 얼라이너는 상기 복수의 조립 배선 사이에 위치하는, 반도체 발광소자를 포함하는 디스플레이 장치.
  10. 제8항에 있어서,
    상기 복수의 조립 배선은 상기 얼라이너 형태에 대응되는 제2 홈부를 가지는, 반도체 발광소자를 포함하는 디스플레이 장치.
  11. 제8항에 있어서,
    상기 반도체 발광소자는, 제1항 내지 제7항 중 어느 하나의 디스플레이 화소용 반도체 발광소자를 포함하는, 반도체 발광소자를 포함하는 디스플레이 장치.
PCT/KR2023/017939 2023-11-09 2023-11-09 디스플레이 화소용 반도체 발광소자 및 이를 포함하는 디스플레이 장치 Pending WO2025100596A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2023/017939 WO2025100596A1 (ko) 2023-11-09 2023-11-09 디스플레이 화소용 반도체 발광소자 및 이를 포함하는 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2023/017939 WO2025100596A1 (ko) 2023-11-09 2023-11-09 디스플레이 화소용 반도체 발광소자 및 이를 포함하는 디스플레이 장치

Publications (1)

Publication Number Publication Date
WO2025100596A1 true WO2025100596A1 (ko) 2025-05-15

Family

ID=95696119

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2023/017939 Pending WO2025100596A1 (ko) 2023-11-09 2023-11-09 디스플레이 화소용 반도체 발광소자 및 이를 포함하는 디스플레이 장치

Country Status (1)

Country Link
WO (1) WO2025100596A1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070252289A1 (en) * 2003-07-25 2007-11-01 Hrl Laboratories, Llc Oriented self-location of microstructures with alignment structures
KR20160083035A (ko) * 2013-12-27 2016-07-11 럭스뷰 테크놀로지 코포레이션 내부적으로 한정된 전류 주입 영역을 갖는 led
KR20200026775A (ko) * 2019-11-28 2020-03-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20200026702A (ko) * 2019-08-08 2020-03-11 엘지전자 주식회사 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판
KR20200026681A (ko) * 2019-06-28 2020-03-11 엘지전자 주식회사 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법
KR20200030514A (ko) * 2020-03-02 2020-03-20 엘지전자 주식회사 디스플레이 장치 제조용 기판 및 이를 이용한 디스플레이 장치의 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070252289A1 (en) * 2003-07-25 2007-11-01 Hrl Laboratories, Llc Oriented self-location of microstructures with alignment structures
KR20160083035A (ko) * 2013-12-27 2016-07-11 럭스뷰 테크놀로지 코포레이션 내부적으로 한정된 전류 주입 영역을 갖는 led
KR20200026681A (ko) * 2019-06-28 2020-03-11 엘지전자 주식회사 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법
KR20200026702A (ko) * 2019-08-08 2020-03-11 엘지전자 주식회사 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판
KR20200026775A (ko) * 2019-11-28 2020-03-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20200030514A (ko) * 2020-03-02 2020-03-20 엘지전자 주식회사 디스플레이 장치 제조용 기판 및 이를 이용한 디스플레이 장치의 제조방법

Similar Documents

Publication Publication Date Title
WO2021149861A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2020085678A1 (en) Display device using semiconductor light emitting device and method for manufacturing the same
WO2019203405A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2020130521A1 (en) Display device using semiconductor light emitting device and method for manufacturing the same
WO2019203404A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021145499A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2021162159A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2021162155A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2020122698A2 (ko) 디스플레이 장치 및 반도체 발광소자의 자가조립 방법
WO2021107271A1 (ko) 마이크로 엘이디를 이용한 디스플레이 장치
WO2020166777A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021153833A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2020262751A1 (ko) 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법
WO2021145498A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2021049692A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2020085677A1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
WO2021162152A1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
WO2020179989A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2021117956A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021246537A1 (ko) 반도체 발광소자 및 반도체 발광소자를 이용한 디스플레이 장치
WO2021117957A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021117974A1 (ko) 반도체 발광소자 공급 장치 및 공급 방법
WO2025100596A1 (ko) 디스플레이 화소용 반도체 발광소자 및 이를 포함하는 디스플레이 장치
WO2021210698A1 (ko) 디스플레이 장치와 그의 제조 방법, 및 그를 이용한 멀티 스크린 디스플레이 장치
WO2022045392A1 (ko) 디스플레이 장치 제조용 기판

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2023958395

Country of ref document: EP