WO2024190083A1

WO2024190083A1 - 電圧検出回路および時計

Info

Publication number: WO2024190083A1
Application number: PCT/JP2024/001690
Authority: WO
Inventors: 正彦人見
Original assignee: Citizen Watch Co Ltd
Current assignee: Citizen Watch Co Ltd
Priority date: 2023-03-16
Filing date: 2024-01-22
Publication date: 2024-09-19
Anticipated expiration: 2025-09-16
Also published as: JP2024131807A; CN120731374A

Abstract

電圧検出回路（６）は、基準電圧Ｖｒｅｆが入力される第一入力端子（３ａ）と、第二入力端子（３ｂ）と、を有するコンパレータ（３）と、検出対象と第二入力端子との間に配置された複数の微調整抵抗（ｒｉ）と、検出対象と第二入力端子との間に配置された少なくとも一つの粗調整抵抗（Ｒｊ）と、任意の個数の微調整抵抗を検出対象および粗調整抵抗に対して直列に接続する微調整スイッチ部（９）と、任意の個数の粗調整抵抗を検出対象および微調整抵抗に対して直列に接続する粗調整スイッチ部（１０）と、微調整スイッチ部が有するスイッチの開閉動作、および粗調整スイッチ部が有するスイッチの開閉動作を制御する制御部（５０）と、を備え、粗調整抵抗は、複数の微調整抵抗の抵抗値ｒを合算した合計値と等しい抵抗値Ｒの抵抗を含む。

Description

電圧検出回路および時計

　本発明は、電圧検出回路および時計に関する。

　従来、電圧検出回路がある。特許文献１には、粗調整用可変抵抗回路と微調整用可変抵抗回路を備えた抵抗分圧回路と、粗調整用可変抵抗回路を制御する粗調整部と、微調整用可変抵抗回路を制御する微調整部と、比較回路の検出信号に応じて粗調整部と微調整部を制御する制御部と、を備えた電圧検出回路が開示されている。

特開２０２０－０１６５７８号公報

　電圧検出回路において、回路規模が増大することなく、検出分解能の向上をさせることが望ましい。例えば、抵抗の個数を抑制しつつ検出分解能の向上させることが好ましい。

　本発明の目的は、上述の課題を解決する電圧検出回路および時計を提供することである。

　本発明の電圧検出回路は、基準電圧が入力される第一入力端子と、第二入力端子と、を有するコンパレータと、検出対象と前記第二入力端子との間に配置された複数の微調整抵抗と、前記検出対象と前記第二入力端子との間に配置された少なくとも一つの粗調整抵抗と、任意の個数の前記微調整抵抗を前記検出対象および前記粗調整抵抗に対して直列に接続する微調整スイッチ部と、任意の個数の前記粗調整抵抗を前記検出対象および前記微調整抵抗に対して直列に接続する粗調整スイッチ部と、前記微調整スイッチ部が有するスイッチの開閉動作、および前記粗調整スイッチ部が有するスイッチの開閉動作を制御する制御部と、を備え、前記粗調整抵抗は、複数の前記微調整抵抗の抵抗値を合算した合計値と等しい抵抗値の抵抗を含むことを特徴とする。

　本発明に係る電圧検出回路は、複数の微調整抵抗と、検出対象とコンパレータの第二入力端子との間に配置された粗調整抵抗と、任意の個数の微調整抵抗を検出対象および粗調整抵抗に対して直列に接続する微調整スイッチ部と、任意の個数の粗調整抵抗を検出対象および微調整抵抗に対して直列に接続する粗調整スイッチ部と、を備える。粗調整抵抗は、複数の微調整抵抗の抵抗値を合算した合計値と等しい抵抗値の抵抗を含む。本発明に係る電圧検出回路によれば、微調整抵抗と粗調整抵抗との組み合わせにより、検出分解能の向上ができるという効果を奏する。

図１は、実施形態の時計を示す図である。図２は、実施形態の電圧検出回路を示す図である。図３は、実施形態の電圧検出回路の動作を示すフローチャートである。図４は、実施形態の検出シーケンスの図である。図５は、実施形態の検出シーケンスの図である。図６は、コンパレータの検出特性の図である。図７は、実施形態の第１変形例に係る電圧検出回路の図である。図８は、実施形態の第２変形例に係る電圧検出回路の図である。

　以下に、本発明の実施形態に係る電圧検出回路につき図面を参照しつつ詳細に説明する。なお、この実施形態によりこの発明が限定されるものではない。また、下記の実施形態における構成要素には、当業者が容易に想定できるものあるいは実質的に同一のものが含まれる。

［実施形態］
　図１から図６を参照して、実施形態について説明する。本実施形態は、電圧検出回路に関する。図１に示すように、実施形態に係る時計１は、外装ケース２、電池４、風防５、電圧検出回路６、文字板３１、秒針３２、分針３３、および時針３４を有する。本実施形態の時計１は、電子時計であり、発振回路によって生成されるクロック信号に基づいて内部時刻を算出する。

　外装ケース２は、略円筒形状のケース本体２１を有する。電池４、電圧検出回路６、文字板３１、秒針３２、分針３３、および時針３４は、ケース本体２１に収容される。風防５は、外装ケース２における前面側の開口部を閉塞する透明な部材である。外装ケース２における背面側の開口部は、裏蓋によって閉塞される。

　電池４は、充放電可能な二次電池である。時計１は、電池４から供給される電力によって内部時刻を算出し、かつ秒針３２、分針３３、および時針３４を運針させる。時計１は、ソーラーセル等の発電部を有していてもよい。この場合、発電部によって発電された電力が電池４に蓄電される。

　電圧検出回路６は、電源ＶＳＳとしての電池４の電圧を検出する回路である。図２に示すように、電圧検出回路６は、コンパレータ３と、微調整用の第一抵抗群７と、粗調整用の第二抵抗群８と、微調整スイッチ部９と、粗調整スイッチ部１０と、可変抵抗ＶＲと、制御部５０と、を有する。

　コンパレータ３は、比較器であり、第一入力端子３ａおよび第二入力端子３ｂを有する。第一入力端子３ａには、予め定められた基準電圧Ｖｒｅｆが入力される。基準電圧Ｖｒｅｆは、電源ＶＳＳの出力電圧から生成されてもよい。第二入力端子３ｂには、入力電圧ＶＭが入力される。入力電圧ＶＭは、電源ＶＳＳの電圧が第一抵抗群７、第二抵抗群８、および可変抵抗ＶＲによって分圧された電圧である。接地電位ＶＤＤに対する電源ＶＳＳの電位は、例えば、負の値である。

　コンパレータ３は、基準電圧Ｖｒｅｆと入力電圧ＶＭとの比較結果に応じた信号を出力する。本実施形態のコンパレータ３は、基準電圧Ｖｒｅｆの電位に対して入力電圧ＶＭの電位が低い場合に検出信号を出力する。検出信号は、例えば、高レベルのオン信号である。一方、コンパレータ３は、基準電圧Ｖｒｅｆの電位に対して入力電圧ＶＭの電位が高い場合に非検出信号を出力する。非検出信号は、例えば、低レベルのオフ信号である。

　第一抵抗群７、第二抵抗群８、および可変抵抗ＶＲは、この順番で電源ＶＳＳの側から接地電位ＶＤＤの側へと直列に配置されている。可変抵抗ＶＲは、複数の抵抗を有する切り替え型の抵抗装置であってもよく、ポテンショメータであってもよい。可変抵抗ＶＲは、第二入力端子３ｂと接地電位ＶＤＤとの間の抵抗値を変化させる。可変抵抗ＶＲは、例えば、制御部５０によって制御される。

　第一抵抗群７および第二抵抗群８は、電源ＶＳＳと第二入力端子３ｂとの間に配置されている。第二抵抗群８は、電源ＶＳＳと第二入力端子３ｂとの間の合計抵抗値を粗調整する抵抗である。第一抵抗群７は、電源ＶＳＳと第二入力端子３ｂとの間の合計抵抗値を微調整する抵抗である。

　第一抵抗群７は、複数の微調整抵抗ｒｉ（ｉ＝１，２，…，ｎ）を有する。複数の微調整抵抗ｒｉは、同じ抵抗値ｒ［Ω］を有する。複数の微調整抵抗ｒｉは、連続的に、かつ直列に接続されている。微調整抵抗ｒ１，ｒ２，…，ｒｎは、この順序で第二抵抗群８から電源ＶＳＳに向けて並んでいる。

　微調整スイッチ部９は、任意の個数の微調整抵抗ｒｉを電源ＶＳＳおよび第二抵抗群８に対して直列に接続する。微調整スイッチ部９は、複数のスイッチＳｆｉ（ｉ＝１，２，…，ｎ）を有する。スイッチＳｆｉは、例えば、ＮＭＯＳトランジスタである。スイッチＳｆ１は、閉じることによって全ての微調整抵抗ｒｉをバイパスさせる。つまり、スイッチＳｆ１は、第一抵抗群７の両端を短絡させることができる。スイッチＳｆ２は、閉じることによって微調整抵抗ｒ２から微調整抵抗ｒｎまでをバイパスさせる。つまり、ｉ番目のスイッチＳｆｉは、閉じることによって微調整抵抗ｒｉから微調整抵抗ｒｎまでをバイパスさせる。スイッチＳｆｎは、閉じることによって微調整抵抗ｒｎをバイパスさせる。

　以下の説明では、複数の微調整抵抗ｒｉのうち、スイッチＳｆｉによってバイパスされていない抵抗を「有効な抵抗」と称する。第一抵抗群７の抵抗値ｒｓは、有効な微調整抵抗ｒｉの抵抗値の合計である。

　微調整スイッチ部９は、０個からｎ個まで、任意の個数の微調整抵抗ｒｉを電源ＶＳＳと第二抵抗群８との間に有効な抵抗として介在させることができる。有効とされる微調整抵抗ｒｉが１個である場合、スイッチＳｆ１が開かれ、かつスイッチＳｆ２からスイッチＳｆｎまでが全て閉じられる。つまり、微調整抵抗ｒ１が電源ＶＳＳおよび第二抵抗群８に対して直列に接続される。これにより、第一抵抗群７の抵抗値ｒｓは、ｒ［Ω］となる。

　ｐ個（２＜ｐ＜ｎ）の微調整抵抗ｒｉが有効とされる場合、スイッチＳｆ１からスイッチＳｆｐが開かれ、かつその他のスイッチＳｆｉが全て閉じられる。つまり、微調整抵抗ｒ１，ｒ２，…，ｒｐが電源ＶＳＳおよび第二抵抗群８に対して直列に接続される。これにより、第一抵抗群７の抵抗値ｒｓは、ｐ×ｒ［Ω］となる。全ての微調整抵抗ｒｉが有効にされる場合、全てのスイッチＳｆｉが開かれる。これにより、第一抵抗群７の抵抗値ｒｓは、ｎ×ｒ［Ω］となる。

　第二抵抗群８は、少なくとも一つの粗調整抵抗Ｒｊ（ｊ＝１，２，…，ｍ）を有する。本実施形態の粗調整抵抗Ｒｊは、何れも同じ抵抗値Ｒ［Ω］を有する。第二抵抗群８が複数の粗調整抵抗Ｒｊを有する場合、複数の粗調整抵抗Ｒｊは連続的に、かつ直列に接続される。複数の粗調整抵抗Ｒ１，Ｒ２，…，Ｒｊは、この順序で第一抵抗群７から接地電位ＶＤＤに向けて並ぶ。一つの粗調整抵抗Ｒｊの抵抗値Ｒ［Ω］は、複数の微調整抵抗ｒｉの抵抗値ｒ［Ω］を合算した合計値と等しい。つまり、下記式（１）が成立する。
　Ｒ＝ｎ×ｒ　（１）

　粗調整スイッチ部１０は、任意の個数の粗調整抵抗Ｒｊを電源ＶＳＳおよび第一抵抗群７に対して直列に接続する。粗調整スイッチ部１０は、複数のスイッチＳｃｊ（ｊ＝１，２，…，ｍ）を有する。スイッチＳｃｊは、例えば、ＮＭＯＳトランジスタである。スイッチＳｃ１は、閉じることによって全ての粗調整抵抗Ｒｊをバイパスさせる。つまり、スイッチＳｃ１は、第二抵抗群８の両端を短絡させることができる。スイッチＳｃ２は、閉じることによって粗調整抵抗Ｒ２から粗調整抵抗Ｒｍまでをバイパスさせる。つまり、ｊ番目のスイッチＳｃｊは、閉じることによって粗調整抵抗Ｒｊから粗調整抵抗Ｒｍまでをバイパスさせる。スイッチＳｃｍは、閉じることによって粗調整抵抗Ｒｍをバイパスさせる。

　以下の説明では、複数の粗調整抵抗Ｒｊのうち、スイッチＳｃｊによってバイパスされていない抵抗を「有効な抵抗」と称する。第二抵抗群８の抵抗値Ｒｓは、有効な粗調整抵抗Ｒｊの抵抗値の合計である。

　粗調整スイッチ部１０は、０個からｍ個まで、任意の個数の粗調整抵抗Ｒｊを第一抵抗群７と接地電位ＶＤＤとの間に有効な抵抗として介在させることができる。有効とされる粗調整抵抗Ｒｊが１個である場合、スイッチＳｃ１が開かれ、かつスイッチＳｃ２からスイッチＳｃｍまでが全て閉じられる。つまり、粗調整抵抗Ｒ１が電源ＶＳＳおよび第一抵抗群７に対して直列に接続される。これにより、第二抵抗群８の抵抗値Ｒｓは、Ｒ［Ω］となる。

　ｑ個（２＜ｑ＜ｍ）の粗調整抵抗Ｒｊが有効とされる場合、スイッチＳｃ１からスイッチＳｃｑが開かれ、かつその他のスイッチＳｃｊが全て閉じられる。つまり、粗調整抵抗Ｒ１，Ｒ２，…Ｒｑが電源ＶＳＳおよび第一抵抗群７に対して直列に接続される。これにより、第二抵抗群８の抵抗値Ｒｓは、ｑ×Ｒ［Ω］となる。全ての粗調整抵抗Ｒｊが有効にされる場合、全てのスイッチＳｃｊが開かれる。これにより、第二抵抗群８の抵抗値Ｒｓは、ｍ×Ｒ［Ω］となる。

　制御部５０は、電圧検出回路６の動作を制御する。制御部５０は、例えば、予め定められた動作をするように構成された制御回路である。制御部５０は、微調整スイッチ部９、粗調整スイッチ部１０、および可変抵抗ＶＲを制御する。より詳しくは、制御部５０は、微調整スイッチ部９が有する各スイッチＳｆｉの開閉動作を制御する。制御部５０は、各スイッチＳｆｉの開閉状態を他のスイッチＳｆｉの開閉状態とは独立して制御することができる。また、制御部５０は、粗調整スイッチ部１０が有する各スイッチＳｃｊの開閉動作を制御する。制御部５０は、各スイッチＳｃｊの開閉状態を他のスイッチＳｃｊの開閉状態とは独立して制御することができる。また、制御部５０は、コンパレータ３の出力信号を取得する。制御部５０は、時計制御部等からの指令に応じて電圧検出動作を実行する。

　図３には、本実施形態の制御部５０による電圧検出動作のフローチャートが示されている。図４には、図３のフローチャートによる電圧検出動作の一例が図示されている。図４において、左側は粗調整の検出シーケンスであり、フローチャートのステップＳ１０からＳ５０に対応する。図４の右側は、微調整の検出シーケンスであり、フローチャートのステップＳ６０からＳ９０に対応する。以下の説明では、粗調整の検出シーケンスを「第一シーケンス」と称し、微調整の検出シーケンスを「第二シーケンス」と称する。

　図４に示すように、第一シーケンスでは、コンパレータ３の信号が検出から非検出に変化するまで、合計抵抗値がＲ［Ω］ずつ増加される。合計抵抗値は、第一抵抗群７の抵抗値ｒｓと第二抵抗群８の抵抗値Ｒｓとの合計値である。つまり、合計抵抗値は、電源ＶＳＳと第二入力端子３ｂとの間の抵抗値である。

　図３のステップＳ１０において、制御部５０は、第二抵抗群８の抵抗値Ｒｓを０［Ω］とする。制御部５０は、粗調整スイッチ部１０の全てのスイッチＳｃｊを閉じる。ステップＳ１０が実行されると、ステップＳ２０に進む。

　ステップＳ２０において、制御部５０は、第一抵抗群７の抵抗値ｒｓを最大値であるｎ×ｒ［Ω］とする。ステップＳ２０は、図４の粗調整の第一シーケンスにおける最初の抵抗値の増加（ｓｔｅｐ１）に対応する。制御部５０は、微調整スイッチ部９の全てのスイッチＳｆｉを開く。これにより、互いに直列に接続された微調整抵抗ｒ１，ｒ２，…，ｒｎが電源ＶＳＳと第二入力端子３ｂとの間に有効な抵抗として介在する。従って、合計抵抗値は、Ｒ［Ω］となる。ステップＳ２０が実行されると、ステップＳ３０に進む。

　ステップＳ３０において、制御部５０は、コンパレータ３から検出信号を取得しているかを判定する。ステップＳ３０の判定の結果、検出信号を取得していると肯定判定された場合にはステップＳ４０に進み、否定判定された場合にはステップＳ６０に進む。

　ステップＳ４０において、制御部５０は、第二抵抗群８の抵抗値Ｒｓが最大値のｍ×Ｒ［Ω］であるかを判定する。ステップＳ４０の判定の結果、肯定判定された場合には電圧検出が終了し、否定判定された場合にはステップＳ５０に進む。制御部５０は、ステップＳ４０で肯定判定されると、第一抵抗群７の抵抗値ｒｓと第二抵抗群８の抵抗値Ｒｓとの合計値が最大値に達しているので電源ＶＳＳの電圧が検出可能な上限の閾値Ｖｔｈよりも大きいと判定して電圧検出を終了する。

　図３のステップＳ５０において、制御部５０は、第二抵抗群８の抵抗値ＲｓをＲ［Ω］増加させる。すなわち、第二抵抗群８において、第一抵抗群７と第二入力端子３ｂとの間で有効とされる粗調整抵抗Ｒｊの個数が一つ増やされる。制御部５０は、粗調整スイッチ部１０において、有効とする粗調整抵抗Ｒｊに対応する一つのスイッチＳｃｊを開かせる。

　ステップＳ５０は、図４の第一シーケンスにおける二回目以降の抵抗値の増加（ｓｔｅｐ２～ｓｔｅｐ５）に対応する。ステップＳ５０が実行されると、ステップＳ３０に移行する。図４の左側の粗調整では、合計抵抗値が４×Ｒ［Ω］以下である間はコンパレータ３の出力が検出信号であり、合計抵抗値が５×Ｒ［Ω］となると非検出信号に変化する。言い換えると、五回目の抵抗値の増加（ｓｔｅｐ５）によってコンパレータ３の出力が非検出信号に切り替わる。これにより、ステップＳ３０で否定判定されてステップＳ６０に進み、微調整の第二シーケンスが開始される。

　ステップＳ６０において、制御部５０は、第一抵抗群７の抵抗値ｒｓをｒ［Ω］とする。制御部５０は、微調整スイッチ部９のスイッチＳｆ１を開き、その他のスイッチＳｆ２，…，Ｓｆｎを閉じる。ステップＳ６０は、図４の右側に示された第二シーケンスにおける最初の抵抗値変化（ｓｔｅｐ１）に対応する。ステップＳ６０が実行されると、ステップＳ７０に進む。

　ステップＳ７０において、制御部５０は、コンパレータ３から検出信号を取得しているかを判定する。ステップＳ７０の判定の結果、検出信号を取得していると肯定判定された場合にはステップＳ８０に進み、否定判定された場合には電圧検出が終了する。

　制御部５０は、ステップＳ７０で否定判定されると、電源ＶＳＳの電圧が閾値Ｖｔｈよりも小さいと判定する。また、制御部５０は、合計抵抗値に基づいて電源ＶＳＳの電圧値を算出することができる。図４では、第二シーケンスにおいて、三回目の抵抗値変化（ｓｔｅｐ３）でコンパレータ３の出力が非検出信号に切り替わる。この場合、一つ前（ｓｔｅｐ２）の合計抵抗値に基づいて電源ＶＳＳの電圧値が算出される。

　ステップＳ８０において、制御部５０は、第一抵抗群７の抵抗値ｒｓが最大値のｎ×ｒ［Ω］であるかを判定する。ステップＳ８０の判定の結果、肯定判定された場合には電圧検出が終了し、否定判定された場合にはステップＳ９０に進む。第一抵抗群７の抵抗値ｒｓが最大値であってステップＳ８０で肯定判定された場合、図３のフローチャートが再実行されてもよい。この場合、ステップＳ１０に移行し、電圧検出の手順が初めから実行される。

　ステップＳ９０において、制御部５０は、第一抵抗群７の抵抗値ｒｓをｒ［Ω］増加させる。すなわち、第一抵抗群７において、電源ＶＳＳと第二抵抗群８との間に有効な抵抗として介在させる微調整抵抗ｒｉの個数が一つ増やされる。制御部５０は、微調整スイッチ部９において、有効とする微調整抵抗ｒｉに対応する一つのスイッチＳｆｊを開かせる。ステップＳ９０が実行されると、ステップＳ７０に移行する。

　なお、図３のフローチャートとは逆に、合計抵抗値を減少させながら電圧検出がなされてもよい。図５には、合計抵抗値を減少させながら電圧検出がなされる場合の第一シーケンスおよび第二シーケンスが示されている。この場合、コンパレータ３の出力が非検出信号から検出信号に切り替わることで各検出シーケンスが終了される。

　図５の左側に示された粗調整の第一シーケンスでは、初めに合計抵抗値が最大とされる（ｓｔｅｐ１）。そして、第二抵抗群８において有効な粗調整抵抗Ｒｊの個数が一つずつ減少される（ｓｔｅｐ２からｓｔｅｐ５）。図５の例では、ｓｔｅｐ５でコンパレータ３の出力が検出信号に切り替わり、第一シーケンスが終了して第二シーケンスに移行する。

　図５の右側の微調整の第二シーケンスでは、初めに、第二抵抗群８において有効な粗調整抵抗Ｒｊの個数が一つ増やされる（ｓｔｅｐ１）。その後、有効な微調整抵抗ｒｉの個数が一つずつ減少される（ｓｔｅｐ２からｓｔｅｐ３）。図５の例では、ｓｔｅｐ３でコンパレータ３の出力が検出信号に切り替わり、電圧検出が終了する。

　このように、合計抵抗値を減らしながら電圧検出する場合、粗調整および微調整の両方において抵抗値が減らされる。つまり、粗調整および微調整において、合計抵抗値の増減方向が同じとされる。これにより、ヒステリシスによる検出精度の低下が抑制される。図６には、コンパレータの検出特性が示されている。図６に示すように、非検出から検出に切り替わる場合と、検出から非検出に切り替わる場合とで電圧値にヒステリシスが存在する。本実施形態の電圧検出方法は、このヒステリシスの影響を回避することができる。

　以上説明したように、本実施形態の電圧検出回路６は、コンパレータ３と、複数の微調整抵抗ｒｉと、少なくとも一つの粗調整抵抗Ｒｊと、微調整スイッチ部９と、粗調整スイッチ部１０と、を有する。コンパレータ３は、基準電圧Ｖｒｅｆが入力される第一入力端子３ａと、第二入力端子３ｂと、を有する。複数の微調整抵抗ｒｉは、検出対象と第二入力端子３ｂとの間に配置される。粗調整抵抗Ｒｊは、検出対象と第二入力端子３ｂとの間に配置される。

　微調整スイッチ部９は、任意の個数の微調整抵抗ｒｉを検出対象および粗調整抵抗Ｒｊに対して直列に接続する。粗調整スイッチ部１０は、任意の個数の粗調整抵抗Ｒｊを検出対象および微調整抵抗ｒｉに対して直列に接続する。粗調整抵抗Ｒｊは、複数の微調整抵抗ｒｉの抵抗値を合計した合計値と等しい抵抗値の抵抗を含む。本実施形態では、全ての粗調整抵抗Ｒｊの抵抗値Ｒ［Ω］が上記の合計値ｎ×ｒ［Ω］と等しい。本実施形態の電圧検出回路６は、電圧検出分解能を向上することで汎用性を高めることができる。

　本実施形態の電圧検出回路６は、コンパレータ３の第二入力端子３ｂと接地電位ＶＤＤとの間の抵抗値を変化させる可変抵抗ＶＲを有する。コンパレータ３の第二入力端子３ｂには、可変抵抗ＶＲと、微調整抵抗ｒｉおよび粗調整抵抗Ｒｊと、によって分圧された電圧が入力される。可変抵抗ＶＲは、電圧検出のレンジを変化させることや、電圧検出の分解能を変化させることができる。

　本実施形態の制御部５０は、粗調整の検出シーケンスである第一シーケンス、および微調整の検出シーケンスである第二シーケンスを実行する。第一シーケンスは、検出対象の電源ＶＳＳおよび微調整抵抗ｒｉに対して直列に接続する粗調整抵抗Ｒｊの個数をコンパレータ３の出力が切り替わるまで変化させていくシーケンスである。第二シーケンスは、第一シーケンスでコンパレータ３の出力が切り替わる前後の抵抗値の範囲で、検出対象の電源ＶＳＳおよび粗調整抵抗Ｒｊに対して直列に接続する微調整抵抗ｒｉの個数を変化させていくシーケンスである。

　例えば、図４の左側に示す第一シーケンスでは、合計抵抗値が４×Ｒ［Ω］から５×Ｒ［Ω］に増加したときにコンパレータ３の出力が検出から非検出に切り替わる。この場合、制御部５０は、右側の第二シーケンスにおいて、出力が変化する前の４×Ｒ［Ω］と、出力が変化した５×Ｒ［Ω］との間の抵抗値の範囲で、有効な微調整抵抗ｒｉの個数を変化させる。

　制御部５０は、第一シーケンスにおいて直列に接続する粗調整抵抗Ｒｊの個数を増加させていく場合、第二シーケンスにおいて直列に接続する微調整抵抗ｒｉの個数を増加させていく。一方、制御部５０は、第一シーケンスにおいて直列に接続する粗調整抵抗Ｒｊの個数を減少させていく場合、第二シーケンスにおいて直列に接続する微調整抵抗ｒｉの個数を減少させていく。これにより、コンパレータ３のヒステリシスの影響が回避され、検出精度が向上する。

　本実施形態の電圧検出回路６では、第一抵抗群７が第二抵抗群８よりも検出対象である電源ＶＳＳの側に配置されている。また、微調整スイッチ部９は、粗調整抵抗Ｒｊに対して検出対象である電源ＶＳＳの側に配置されている。これにより、電源ＶＳＳの電圧検出に対するスイッチＳｆｉの抵抗の影響が軽減される。よって、本実施形態の電圧検出回路６は、電圧の検出精度を向上させることができる。

　本実施形態の電圧検出回路６は、粗調整の第一シーケンスにおいて、微調整抵抗ｒｉを有効にして粗検出を行なう。微調整および粗調整の両方の検出シーケンスにおいて微調整抵抗ｒｉを共通して用いることで、検出精度の向上を図ることができる。

　なお、電圧検出回路６の検出対象は、電源ＶＳＳの電圧には限定されない。電圧検出回路６は、時計１における各種の電圧検出に使用可能である。また、電圧検出回路６の適用対象は、時計には限定されない。電圧検出回路６は、携帯用電子機器に適用されてもよく、その他の機器に適用されてもよい。

［実施形態の第１変形例］
　図７を参照して、実施形態の第１変形例について説明する。図７は、実施形態の第１変形例に係る電圧検出回路の図である。実施形態の第１変形例において、上記実施形態と異なる点は、例えば、第一抵抗群７の抵抗値に重み付けがなされている点である。

　第１変形例の第一抵抗群７は、抵抗値が互いに異なる４個の微調整抵抗ｒｉ（ｉ＝１，２，３，４）を有する。第一抵抗群７は、更に、電源ＶＳＳに対して常時接続される微調整抵抗ｒ５を有する。微調整抵抗ｒ５は、常に有効な抵抗である。４個の微調整抵抗ｒ１，ｒ２，ｒ３，ｒ４は、電源ＶＳＳと第二抵抗群８との間に配置されており、かつ互いに直列に接続されている。また、微調整抵抗ｒ１，ｒ２，ｒ３，ｒ４は、この順序で電源ＶＳＳの側から第二抵抗群８に向けて並んでいる。

　４個の微調整抵抗ｒｉ（ｉ＝１，２，３，４）は、抵抗値ｒｆ（ｉ）を有する。４個の微調整抵抗ｒｉ（ｉ＝１，２，３，４）の抵抗値ｒｆ（ｉ）の最小値は、ｒ［Ω］である。図７では、微調整抵抗ｒ１が最小の抵抗値ｒ［Ω］を有する。微調整抵抗ｒｉ（ｉ＝１，２，３，４）の抵抗値ｒｆ（ｉ）は、下記式（２）のように定められている。
　ｒｆ（ｉ）＝２^ｉ－１×ｒ　（２）

　つまり、微調整抵抗ｒ２の抵抗値ｒｆ（２）は、２×ｒ［Ω］であり、微調整抵抗ｒ３の抵抗値ｒｆ（３）は、４×ｒ［Ω］であり、微調整抵抗ｒ４の抵抗値ｒｆ（４）は、８×ｒ［Ω］である。なお、微調整抵抗ｒ５の抵抗値ｒｆ（５）は、ｒ［Ω］である。

　微調整スイッチ部９は、任意の個数の微調整抵抗ｒｉを電源ＶＳＳおよび第二抵抗群８に対して直列に接続する。第１変形例の微調整スイッチ部９は、複数のスイッチＳｆｉ（ｉ＝１，２，３，４）を有する。スイッチＳｆｉは、閉じることによって、対応する微調整抵抗ｒｉをバイパスさせる。例えば、スイッチＳｆ１は、微調整抵抗ｒ１をバイパスさせる。

　微調整スイッチ部９は、全てのスイッチＳｆｉを閉じた場合に一個の微調整抵抗ｒ５を有効な抵抗として電源ＶＳＳおよび第二抵抗群８に対して直列に接続する。この場合、第一抵抗群７の抵抗値ｒｓは、ｒ［Ω］である。微調整スイッチ部９は、４個の微調整抵抗ｒｉ（ｉ＝１，２，３，４）のうち、０個から４個までの任意の抵抗を有効な抵抗として電源ＶＳＳおよび第二抵抗群８に対して直列に接続することができる。つまり、微調整スイッチ部９は、４個の微調整抵抗ｒｉ（ｉ＝１，２，３，４）の組み合わせにより、０［Ω］から１５×ｒ［Ω］までの合成抵抗を形成することができる。従って、微調整スイッチ部９は、第一抵抗群７の抵抗値ｒｓをｒ［Ω］から１６×ｒ［Ω］まで、ｒ［Ω］ずつ増減させることが可能である。

　第１変形例の第二抵抗群８は、上記実施形態の第二抵抗群８と同様に、同じ抵抗値Ｒ［Ω］を有する少なくとも一つの粗調整抵抗Ｒｊ（ｊ＝１，２，…，ｍ）を有する。抵抗値Ｒ［Ω］は、複数の微調整抵抗ｒｉの抵抗値ｒｆ（ｉ）を合算した合計値と等しい。すなわち、一つの粗調整抵抗Ｒｊの抵抗値Ｒは、１６×ｒ［Ω］である。

　粗調整スイッチ部１０は、任意の個数の粗調整抵抗Ｒｊを電源ＶＳＳおよび第一抵抗群７に対して直列に接続する。第１変形例の粗調整スイッチ部１０は、複数のスイッチＳｃｊ（ｊ＝１，２，…，ｍ）を有する。スイッチＳｃｊは、閉じることによって、対応する粗調整抵抗Ｒｊをバイパスさせる。例えば、スイッチＳｃ１は、粗調整抵抗Ｒ１をバイパスさせる。全てのスイッチＳｃｊが閉じている場合、全ての粗調整抵抗Ｒｊがバイパスされる。つまり、粗調整スイッチ部１０は、０個からｍ個まで任意の個数の粗調整抵抗Ｒｊを有効な抵抗として電源ＶＳＳおよび第一抵抗群７に対して直列に接続することができる。

　第１変形例の電圧検出回路６は、上記実施形態の電圧検出回路６と略同様の手順により電源ＶＳＳの電圧を検出することができる。図３のフローチャートを参照して、第１変形例の電圧検出回路６の検出手順を説明する。

　ステップＳ１０において、制御部５０は、第二抵抗群８の抵抗値Ｒｓを０［Ω］とし、ステップＳ２０で第一抵抗群７の抵抗値ｒｓを最大値とする。この場合に、制御部５０は、第一抵抗群７の全ての微調整抵抗ｒｉを有効な抵抗とする。従って、第一抵抗群７の抵抗値ｒｓは、最大値である１６×ｒ［Ω］となる。

　ステップＳ３０からステップＳ５０は、上記実施形態と同様である。制御部５０は、コンパレータ３の出力が非検出信号となるまで、第二抵抗群８における有効な粗調整抵抗Ｒｊの個数を増加させていく。コンパレータ３から非検出信号を受信すると、微調整の第二シーケンスに移行する。

　ステップＳ６０において、制御部５０は、微調整スイッチ部９の全てのスイッチＳｆｉを閉じて第一抵抗群７の抵抗値ｒｓをｒ［Ω］とする。ステップＳ７０でコンパレータ３の出力が検出信号であると肯定判定された場合にはステップＳ８０に進む。

　ステップＳ８０において、制御部５０は、第一抵抗群７の抵抗値ｒｓが最大値の１６×ｒ［Ω］であるか判定する。ステップＳ８０で否定判定されてステップＳ９０に進むと、制御部５０は、第一抵抗群７の抵抗値ｒｓをｒ［Ω］増加させる。ステップＳ８０で肯定判定されると、電圧検出が終了する。

　実施形態の第１変形例の電圧検出回路６は、５個の微調整抵抗ｒｉ（ｉ＝１，２，…，５）によって第一抵抗群７の抵抗値ｒｓを１６段階に変化させることができる。これにより、電圧検出の分解能や精度が向上する。

　なお、抵抗値が互いに異なる微調整抵抗ｒｉの個数ｎは、４には限定されない。第一抵抗群７は、抵抗値が互いに異なる任意のｎ個の微調整抵抗ｒｉを有することができる。

　以上説明したように、第１変形例に係る電圧検出回路６は、抵抗値が互いに異なるｎ個の微調整抵抗ｒｉを有する。上記のｎは、２以上の自然数である。ｎ個の微調整抵抗ｒｉの抵抗値の最小値は、ｒ［Ω］である。ｎ個の微調整抵抗ｒｉのそれぞれの抵抗値ｒｆ（ｉ）は、２^ｉ－１×ｒである。第１変形例の電圧検出回路６は、微調整用のスイッチＳｆｉの個数増加を抑制しつつ検出分解能を向上させることができる。

　なお、微調整の第二シーケンスにおいて、有効か否かが切り替えられる微調整抵抗ｒｉの個数は、必要な分解能に応じて定められてもよい。図７の第一抵抗群７は、１６レベルの抵抗値ｒｓを実現可能である。これに対して、分解能が半分の８レベルでよい場合は、微調整抵抗ｒ１のスイッチＳｆ１がオフ（開放）のままとされてもよい。この場合、スイッチＳｆ２，Ｓｆ３，Ｓｆ４によって抵抗値ｒｓが８レベルに切り替えられる。これにより、検出結果の確定に至る最大ｓｔｅｐが減り、検出時間が短縮される。

　なお、第一抵抗群７において、微調整抵抗ｒ５が省略されてもよい。この場合、粗調整抵抗Ｒｊの抵抗値は、Ｒ＝１５×ｒ［Ω］とされる。

［実施形態の第２変形例］
　図８を参照して、実施形態の第２変形例について説明する。図８は、実施形態の第２変形例に係る電圧検出回路の図である。実施形態の第２変形例において、実施形態の第１変形例と異なる点は、例えば、第二抵抗群８の抵抗値に重み付けがなされている点である。第２変形例の第一抵抗群７は、上記第１変形例の第一抵抗群７と同様に、抵抗値が互いに異なる４個の微調整抵抗ｒｉ（ｉ＝１，２，３，４）と、常時有効な微調整抵抗ｒ５と、を有する。また、第２変形例の微調整スイッチ部９は、上記第１変形例の微調整スイッチ部９と同様に構成されている。

　第２変形例の第二抵抗群８は、抵抗値が互いに異なるｍ個の粗調整抵抗Ｒｊ（ｊ＝１，２，…，ｍ）を有する。ｍ個の粗調整抵抗Ｒｊは、第一抵抗群７と第二入力端子３ｂとの間に配置されており、かつ直列に接続されている。粗調整抵抗Ｒ１，Ｒ２，…，Ｒｍは、この順序で電源ＶＳＳの側から第二入力端子３ｂに向けて並んでいる。

　ｍ個の粗調整抵抗Ｒｊ（ｊ＝１，２，…，ｍ）は、抵抗値Ｒｃ（ｊ）を有する。ｍ個の粗調整抵抗Ｒｊの抵抗値Ｒｃ（ｊ）の最小値は、Ｒ［Ω］である。図８では、粗調整抵抗Ｒ１が最小の抵抗値Ｒ［Ω］を有する。粗調整抵抗Ｒ１の抵抗値Ｒは、１６×ｒ［Ω］である。粗調整抵抗Ｒｊのそれぞれの抵抗値Ｒｃ（ｊ）は、下記式（３）のように定められている。
　Ｒｃ（ｊ）＝２^ｊ－１×Ｒ　（３）

　つまり、粗調整抵抗Ｒ２の抵抗値Ｒｃ（２）は、２×Ｒ［Ω］であり、粗調整抵抗Ｒ３の抵抗値Ｒｃ（３）は、４×Ｒ［Ω］であり、粗調整抵抗Ｒｍの抵抗値Ｒｃ（ｍ）は、２^ｍ－１×Ｒ［Ω］である。

　粗調整スイッチ部１０は、任意の個数の粗調整抵抗Ｒｊを電源ＶＳＳおよび第一抵抗群７に対して直列に接続する。第２変形例の粗調整スイッチ部１０は、複数のスイッチＳｃｊ（ｊ＝１，２，…，ｍ）を有する。スイッチＳｃｊは、閉じることによって、対応する粗調整抵抗Ｒｊをバイパスさせる。粗調整スイッチ部１０は、ｍ個の粗調整抵抗Ｒｊのうち、０個からｍ個までの任意の粗調整抵抗Ｒｊを有効な抵抗とすることができる。つまり、粗調整スイッチ部１０は、ｍ個の粗調整抵抗Ｒｊの組み合わせにより、０［Ω］から（２^ｍ－１）×Ｒ［Ω］までの２^ｍ種類の合成抵抗を形成することができる。また、粗調整スイッチ部１０は、第二抵抗群８の抵抗値Ｒｓを０［Ω］から（２^ｍ－１）×Ｒ［Ω］まで、Ｒ［Ω］ずつ増減させることが可能である。

　第２変形例の電圧検出回路６は、上記実施形態の電圧検出回路６と略同様の手順により電源ＶＳＳの電圧を検出することができる。図３のフローチャートを参照して、第２変形例の電圧検出回路６の検出手順を説明する。

　ステップＳ３０において、制御部５０は、コンパレータ３から検出信号を取得しているかを判定する。ステップＳ３０で肯定判定されてステップＳ４０に進むと、制御部５０は、第二抵抗群８の抵抗値Ｒｓが最大値の（２^ｍ－１）×Ｒ［Ω］であるかを判定する。ステップＳ４０で否定判定されてステップＳ５０に進むと、制御部５０は、第二抵抗群８の抵抗値ＲｓをＲ［Ω］増加させる。

　つまり、制御部５０は、コンパレータ３の出力が非検出信号となるまで、第二抵抗群８の抵抗値ＲｓをＲ［Ω］ずつ増加させていく。コンパレータ３から非検出信号を受信すると、微調整の第二シーケンスに移行する。

　実施形態の第２変形例に係る電圧検出回路６は、ｍ個（２≦ｍ）の粗調整抵抗Ｒｊによって第二抵抗群８の抵抗値Ｒｓを２^ｍ段階に変化させることができる。これにより、電圧検出のレンジを拡大させることができる。更に、電圧検出回路６は、重み付けされたｎ個（２≦ｎ）の微調整抵抗ｒｉを有することで、第一抵抗群７の抵抗値ｒｓを２^ｎ段階に変化させることができる。よって、第２変形例の電圧検出回路６は、抵抗の個数を抑えながら、検出範囲のレンジを拡大し、かつ分解能を向上させることができる。

　以上説明したように、第２変形例に係る電圧検出回路６は、抵抗値が互いに異なるｍ個の粗調整抵抗Ｒｊを有する。上記のｍは、２以上の自然数である。ｍ個の粗調整抵抗Ｒｊの抵抗値の最小値は、Ｒ［Ω］である。ｍ個の粗調整抵抗Ｒｊのそれぞれの抵抗値Ｒｃ（ｊ）は、２^ｊ－１×Ｒである。第２変形例に係る電圧検出回路６は、粗調整用のスイッチＳｃｊの個数増加を抑制しつつ電圧検出のレンジを拡大させることができる。

　なお、第一抵抗群７において、微調整抵抗ｒ５が省略されてもよい。この場合、粗調整抵抗Ｒｊの抵抗値の最小値は、Ｒ＝１５×ｒ［Ω］とされる。

［実施形態の第３変形例］
　実施形態の第３変形例について説明する。上記実施形態では、微調整の第二シーケンスにおいて、コンパレータ３の出力が切り替わった場合に電圧検出が終了された。これに代えて、コンパレータ３の出力が切り替わると予測された段階で電圧検出が終了されてもよい。

　図４を参照して第３変形例の電圧検出方法について説明する。図４の右側に示す微調整の第二シーケンスでは、第一抵抗群７の抵抗値ｒｓが３×ｒ［Ω］まで増加した時点（ｓｔｅｐ３）でコンパレータ３の出力が非検出信号となり、電圧検出が終了する。ここで、抵抗値ｒｓが３×ｒ［Ω］である場合の検出電圧Ｖ１３が閾値Ｖｔｈに到達しない場合について検討する。この場合、第一抵抗群７の抵抗値ｒｓを最大値である４×ｒ［Ω］とすれば、コンパレータ３の出力が非検出信号に切り替わると推定される。

　第３変形例では、抵抗値ｒｓが３×ｒ［Ω］まで増加してもコンパレータ３の出力が検出信号のままである場合に、電圧検出が終了される。この判定は、粗調整の第一シーケンスの結果に基づく。第一シーケンスでは、合計抵抗値が５×Ｒ［Ω］となったときにコンパレータ３の検出が非検出信号に切り替わっている。従って、微調整の第二シーケンスでも合計抵抗値が５×Ｒ［Ω］となればコンパレータ３の検出が非検出信号に切り替わると予想できる。このように、第一抵抗群７の抵抗値ｒｓが最大値よりも一つ小さい抵抗値である段階でコンパレータ３の出力が切り替わらない場合、電圧検出が終了されてもよい。この場合の電源ＶＳＳの検出電圧値は、第一抵抗群７の抵抗値ｒｓを最大としてコンパレータ３の出力が切り替わったと仮定した場合に採用される値である。

　上記の実施形態および変形例に開示された内容は、適宜組み合わせて実行することができる。

　１：電子時計、　２：外装ケース
　３：コンパレータ、　３ａ：第一入力端子、　３ｂ：第二入力端子
　４：電池、　５：風防、　６：電圧検出回路、　７：第一抵抗群、　８：第二抵抗群
　９：微調整スイッチ部、　１０：粗調整スイッチ部
　２１：本体、　２２：かん
　３１：文字板、３２：秒針、　３３：分針、　３４：時針
　５０：制御部
　ｒｉ：微調整抵抗、　Ｒｊ：粗調整抵抗
　Ｓｆｉ，Ｓｃｊ：スイッチ、　ＶＤＤ：接地電位、　ＶＳＳ：電源
　Ｖｒｅｆ：基準電圧、　ＶＲ：可変抵抗

Claims

　基準電圧が入力される第一入力端子と、第二入力端子と、を有するコンパレータと、
　検出対象と前記第二入力端子との間に配置された複数の微調整抵抗と、
　前記検出対象と前記第二入力端子との間に配置された少なくとも一つの粗調整抵抗と、
　任意の個数の前記微調整抵抗を前記検出対象および前記粗調整抵抗に対して直列に接続する微調整スイッチ部と、
　任意の個数の前記粗調整抵抗を前記検出対象および前記微調整抵抗に対して直列に接続する粗調整スイッチ部と、
　前記微調整スイッチ部が有するスイッチの開閉動作、および前記粗調整スイッチ部が有するスイッチの開閉動作を制御する制御部と、
　を備え、
　前記粗調整抵抗は、複数の前記微調整抵抗の抵抗値を合算した合計値と等しい抵抗値の抵抗を含む
　ことを特徴とする電圧検出回路。
　抵抗値が互いに異なるｎ個の前記微調整抵抗を有し、
　前記ｎは、２以上の自然数であり、
　ｎ個の前記微調整抵抗の抵抗値の最小値は、ｒであり、
　ｎ個の前記微調整抵抗のそれぞれの抵抗値ｒｆ（ｉ）（ｉ＝１，２，…，ｎ）は、２^ｉ－１×ｒである
　請求項１に記載の電圧検出回路。
　抵抗値が互いに異なるｍ個の前記粗調整抵抗を有し、
　前記ｍは、２以上の自然数であり、
　ｍ個の前記粗調整抵抗の抵抗値の最小値は、Ｒであり、
　ｍ個の前記粗調整抵抗のそれぞれの抵抗値Ｒｃ（ｊ）（ｊ＝１，２，…，ｍ）は、２^ｊ－１×Ｒである
　請求項１に記載の電圧検出回路。
　前記コンパレータの前記第二入力端子と接地電位との間の抵抗値を変化させる可変抵抗を有し、
　前記第二入力端子には、前記可変抵抗と、前記微調整抵抗および前記粗調整抵抗と、によって分圧された電圧が入力される
　請求項１に記載の電圧検出回路。
　前記制御部は、粗調整の検出シーケンスである第一シーケンス、および微調整の検出シーケンスである第二シーケンスを実行し、
　前記第一シーケンスは、前記検出対象および前記微調整抵抗に対して直列に接続する前記粗調整抵抗の個数を前記コンパレータの出力が切り替わるまで変化させていくシーケンスであり、
　前記第二シーケンスは、前記第一シーケンスで前記コンパレータの出力が切り替わる前後の抵抗値の範囲で、前記検出対象および前記粗調整抵抗に対して直列に接続する前記微調整抵抗の個数を変化させていくシーケンスであり、
　前記制御部は、前記第一シーケンスにおいて直列に接続する前記粗調整抵抗の個数を増加させていく場合、前記第二シーケンスにおいて直列に接続する前記微調整抵抗の個数を増加させていき、
　前記制御部は、前記第一シーケンスにおいて直列に接続する前記粗調整抵抗の個数を減少させていく場合、前記第二シーケンスにおいて直列に接続する前記微調整抵抗の個数を減少させていく
　請求項１に記載の電圧検出回路。
　前記微調整スイッチ部は、前記粗調整抵抗に対して前記検出対象の側に配置される
　請求項１に記載の電圧検出回路。
　請求項１に記載の電圧検出回路と、
　前記検出対象としての電池と、
　を備えた時計。