WO2024105841A1 - 電力変換装置、および飛行物体 - Google Patents

電力変換装置、および飛行物体 Download PDF

Info

Publication number
WO2024105841A1
WO2024105841A1 PCT/JP2022/042672 JP2022042672W WO2024105841A1 WO 2024105841 A1 WO2024105841 A1 WO 2024105841A1 JP 2022042672 W JP2022042672 W JP 2022042672W WO 2024105841 A1 WO2024105841 A1 WO 2024105841A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
phase
inverter
output
sub
Prior art date
Application number
PCT/JP2022/042672
Other languages
English (en)
French (fr)
Inventor
賢司 藤原
明彦 岩田
Original Assignee
三菱電機株式会社
学校法人大阪産業大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社, 学校法人大阪産業大学 filed Critical 三菱電機株式会社
Priority to PCT/JP2022/042672 priority Critical patent/WO2024105841A1/ja
Publication of WO2024105841A1 publication Critical patent/WO2024105841A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/501—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode sinusoidal output voltages being obtained by the combination of several pulse-voltages having different amplitude and width

Definitions

  • This application relates to a power conversion device and a flying object equipped with the same.
  • Non-Patent Document 1 In order to suppress surges, it is necessary to install a filter as described in Non-Patent Document 1. This filter is heavy and takes up about half of the equipment, preventing weight reduction. A multilevel inverter is a useful topology for miniaturizing the filter.
  • a series multiplexed multilevel inverter as described in Patent Document 1 can be cited as an effective circuit method.
  • a series multiplexed multilevel inverter a high-voltage, low-frequency main inverter and a low-voltage, high-frequency sub-inverter are connected in series, and the sum of the output voltages is output as a power conversion device.
  • this inverter will be referred to as a gradation control inverter.
  • Patent Document 2 discloses one means for achieving this power supply-less system.
  • Patent Document 2 the power supply-less system mentioned above can be achieved by adjusting the output power by advancing or delaying the phase of the output pulse of each inverter.
  • Patent Document 2 is a technology for a reactive power compensator that acts as an inverter that handles reactive power for a power system in which the output AC voltage and frequency are fixed within a specific range, and is not suitable for applications that use active power, such as aircraft propulsion motor drives, in which the output AC voltage and frequency are not fixed.
  • the objective of this application is to provide a lightweight power conversion device that can eliminate the need for a power source for the sub-inverter, suppress partial discharges in the load, and is used in applications where the output AC voltage and frequency are not fixed, and is composed of a main inverter and a sub-inverter.
  • the power conversion device disclosed in the present application includes three main inverters that use a plurality of semiconductor switching elements connected in series to switch between a DC voltage E, a DC voltage -E, and 0 voltage to generate an output voltage, three sub-inverters that have a plurality of semiconductor switching elements and a storage element for supplying a DC voltage Vb and that switch between Vb, -Vb, and 0 voltage to generate an output voltage, and a control device that controls the plurality of semiconductor switching elements of the three main inverters and the plurality of semiconductor switching elements of the three sub-inverters, wherein the three main inverters constitute a U-phase main inverter, a V-phase main inverter, and a W-phase main inverter, respectively, and the three sub-inverters constitute a U-phase sub-inverter, a V-phase sub-inverter, and a W-phase sub-inverter, respectively, and the U-phase sub-inverter, the V-phase sub-inverter, and
  • a power conversion device that is composed of a main inverter and a sub-inverter and is used in applications where the output AC voltage and frequency are not fixed, it is possible to realize a power supply-less sub-inverter, suppress partial discharge in the load, and provide a lightweight power conversion device.
  • FIG. 11 is a diagram for explaining a third operation example of the power conversion device according to the first embodiment.
  • FIG. 11 is a diagram showing a graph for explaining a method for determining the phase of a rising edge of an output pulse of a main inverter in another example of the operation of the power conversion device according to embodiment 1.
  • FIG. 13 is a diagram showing a graph for explaining a method for determining the phase of a rising edge of an output pulse of a main inverter in yet another example of the operation of the power conversion device according to embodiment 1.
  • FIG. 11 is a diagram for explaining a third operation example of the power conversion device according to the first embodiment.
  • FIG. 11 is a diagram showing a graph for explaining a method for determining the phase of a rising edge of an output pulse of a main inverter in another example of the operation of the power conversion device according to embodiment 1.
  • FIG. 13 is a diagram showing a graph for explaining a method for determining the phase of a rising edge of an output pulse of a main inverter
  • FIG. 13 is a graph showing the value of the ratio b b1 / A between the fundamental wave component b b1 of the sub-inverter and the target AC voltage amplitude A when the horizontal axis represents the third-order superimposed voltage amplitude B and the target AC voltage amplitude A is changed in the power conversion device according to embodiment 1 .
  • 11 is a diagram showing a part of the graph of FIG. 10 for explaining the operation of the power conversion device according to the first embodiment.
  • FIG. 12 is a diagram in which arrows indicating the direction of control are added to the graph of FIG. 11 to explain the operation of the power conversion device according to the first embodiment.
  • FIG. 2 is a block diagram for explaining calculations in a control device for a power conversion device according to the first embodiment.
  • FIG. 11 is a block diagram for explaining calculations in a control device for a power conversion device according to a second embodiment.
  • FIG. 11 is a block diagram for explaining calculations in a control device for a power conversion device according to a third embodiment.
  • 13 is a diagram for explaining a reset operation in the control device for the power conversion device according to the third embodiment.
  • FIG. 11 is a schematic circuit diagram showing another example of the configuration of the main inverter in each embodiment.
  • FIG. 2 is a block diagram showing an example of a configuration of a control device 11 according to each embodiment.
  • FIG. 13 is a block diagram showing a schematic configuration of a flying object according to a fourth embodiment.
  • FIG. 1 is a circuit diagram showing the configuration of the power conversion device according to the first embodiment.
  • the power conversion device converts the direct current of a direct current source 1 into an alternating current required to drive a motor 8, which is a load.
  • the direct current source 1 is assumed to be supplied by DC power distribution in an aircraft, but may be a normal direct current power source or a battery system such as a solar cell.
  • the power conversion device i.e., the gradation control inverter, is composed of a main inverter 2, a sub-inverter 3, and a control device 11 that controls these inverters.
  • the output of the gradation control inverter is supplied to the motor 8, which is a load, via a filter 7.
  • the main inverter 2 is a three-phase inverter, and as shown in FIG. 1, it is a three-level inverter that can output three levels of potential in each phase: the positive side (high potential) potential of the DC source 1, the negative side (low potential) potential, and the neutral point potential that is the median value of the positive side potential and the negative side potential.
  • each phase is equipped with a semiconductor switching element composed of four self-extinguishing semiconductor elements such as IGBTs or MOSFETs having switching capabilities and two diodes having rectification capabilities.
  • the sub-inverters of each phase constituting the sub-inverter 3 are connected in series to the output terminals of the U-phase main inverter 15, the V-phase main inverter 16, and the W-phase main inverter 17 of the main inverter 2.
  • Each sub-inverter of each phase is a full-bridge inverter composed of two-phase inverter arms, and is equipped with a semiconductor switching element composed of a self-extinguishing semiconductor element such as an IGBT or MOSFET having two switching capabilities for each phase.
  • the sub-inverters for each phase are called the U-phase sub-inverter 4, the V-phase sub-inverter 5, and the W-phase sub-inverter 6.
  • a capacitor which is a storage element, is used as a DC source to supply the DC bus voltage to each sub-inverter. That is, a U-phase capacitor 41 is provided as the DC source of the U-phase sub-inverter 4, a V-phase capacitor 51 is provided as the DC source of the V-phase sub-inverter 5, and a W-phase capacitor 61 is provided as the DC source of the W-phase inverter.
  • a storage element such as a lithium-ion battery can also be used as the DC source of each sub-inverter.
  • the switches of the semiconductor switching elements that make up the main inverter 2 and sub-inverter 3 are controlled by a control device 11 that controls the output voltage waveform, and the gates of each semiconductor switching element are driven through a driver.
  • Sensors also detect the high-potential side voltage (voltage of P bus capacitor 13) and low-potential side voltage (voltage of N bus capacitor 14), which are the voltages on the input side of the main inverter 2, and the voltage Vbu of U-phase capacitor 41, voltage Vbv of V-phase capacitor 51, and voltage Vbw of W-phase capacitor 61, which are the bus voltages of each of the three phases of the sub-inverter 3.
  • the DC bus voltage Vdc of the main inverter 2 is the voltage of the DC source 1, and because it is a three-level inverter, it is divided by two series-connected capacitors at the neutral point.
  • P bus capacitor 13 is connected to the high potential side
  • Vb the DC bus voltages Vbu, Vbv, and Vbw (these are controlled to the same target voltage and are therefore sometimes referred to as a common voltage, Vb), which are the voltages of the capacitors of each phase of the sub-inverter 3, are smaller than Vm, which is the voltage on the high and low potential sides of the input of the main inverter 2, and are controlled to be one-third of Vm. Therefore, if the voltage level of Vdc is 2E, then the voltage level of Vb is E/3.
  • Figure 2 is a table summarizing the output voltage of the main inverter 2, the output voltage of the sub-inverter 3, and the output voltage of the gradation control inverter in which both output voltages are added.
  • the main inverter 2 has three output patterns of E, 0, and -E, and the sub-inverter has three patterns of E/3, 0, and -E/3, which shows that a ternary gradation control inverter is realized that outputs nine voltage levels in continuous E/3 increments.
  • the surge voltage is small and a lightweight filter can be used.
  • the voltage level of the sub-inverter i.e., the voltage controlled as Vb
  • Vb the voltage level of the sub-inverter
  • the waveform can be corrected for the error through switching control, and since the error is within the error range of the reactor design for the filter, the effects of this application can be achieved.
  • Fig. 3 shows an example of the output voltage due to the basic operation of the gradation control inverter. Only the positive side of the sine wave is extracted. The phase on the negative side also becomes the same output voltage waveform, but the positive and negative are reversed. The horizontal axis shows the phase, and the vertical axis shows the voltage. Starting from phase 0 degrees, When the target waveform exceeds 0.5Vb, only sub-inverter 3 operates and outputs +E/3. Next, when the target waveform exceeds 1.5Vb, main inverter 2 outputs +E and sub-inverter 3 outputs -E/3, for a total of 2E/3.
  • main inverter 2 when the target waveform exceeds 2.5Vb, main inverter 2 outputs +E and sub-inverter 3 outputs 0, for a total of 3E/3.
  • main inverter 2 when the target waveform exceeds 3.5Vb, main inverter 2 outputs +E and sub inverter 3 outputs +E/3, for a total of 4E/3.
  • main inverter 2 when the target waveform falls below 3.5Vb, main inverter 2 outputs +E and sub-inverter 3 outputs 0, for a total of 3E/3.
  • main inverter 2 when the target waveform falls below 2.5Vb, main inverter 2 outputs E and sub-inverter 3 outputs -E/3, for a total of 2E/3.
  • the main inverter 2 may start or stop outputting at a phase when the target waveform becomes 1.5Vb.
  • the times (phases) when the main inverter 2 starts or stops outputting are the same in Figs. 4, 6, and 7 described later. The same is true on the negative side, although the signs are reversed. That is, the main inverter 2 may start or stop outputting at a phase when the target waveform becomes -1.5Vb.
  • the capacitor voltage Vb which is the DC source supplying the DC bus voltage to sub-inverter 3 needs to be controlled to E/3. Since there is no dedicated power supply, in order to maintain the capacitor voltage Vb of sub-inverter 3 at E/3, the output power of sub-inverter 3 needs to be set to 0 overall over the power supply cycle. As shown in Figure 3, sub-inverter 3 outputs different polarities, positive and negative, over a half power supply cycle, so it is sufficient to match the amount of power during the positive period with the amount of power during the negative period.
  • the output of the sub-inverter 3 of the ternary gradation control inverter contains a third harmonic component with a frequency three times that of the sine wave (fundamental wave). Therefore, in this embodiment, a third harmonic (also called a third superimposed voltage) with an adjusted amplitude is superimposed on the fundamental wave target AC voltage (fundamental wave target AC voltage) as the target AC voltage output by the gradation control inverter, and the maximum voltage is adjusted to adjust the power, that is, the period output by the main inverter 2. Note that although the output contains a third harmonic in each of the U, V, and W phases, the third harmonic is canceled in the phase-to-phase voltage, leaving only the fundamental wave component.
  • a third harmonic also called a third superimposed voltage
  • the frequency of the third harmonic does not have to be exactly three times the frequency of the fundamental wave, as long as it is within a range that does not cause problems as a waveform distortion of the phase-to-phase voltage.
  • the frequency of the third harmonic may deviate from three times the frequency of the fundamental wave as long as the component of the three times frequency of the fundamental wave component is within the percentage specified by the harmonic standard required for the application as the interphase voltage.
  • the frequency of the third harmonic may be, for example, in the range of 2.9 to 3.1 times the frequency of the fundamental wave.
  • Figure 4 shows an example of each voltage waveform when the third harmonic is added to the fundamental wave target AC voltage to obtain the third superimposed target AC voltage, which is the target AC voltage of the gradation control inverter. Comparing Figures 3 and 4, it can be seen that there is a change in the phase and period in which the main inverter 2 outputs the voltage.
  • the output period of the main inverter 2 is longer than that in Figure 3, and the output power of the main inverter 2 is larger.
  • the direction of increase/decrease in power and the amount of increase/decrease in power are changed depending on the polarity and magnitude of the superimposed third harmonic.
  • the third superimposed voltage (referred to as the third superimposed voltage amplitude).
  • the first main pattern is a pattern in which the amplitude polarity of the third harmonic is set to the same polarity as the amplitude polarity of the fundamental wave.
  • the target voltage Vr is expressed by equation (1).
  • Vr A sin ⁇ +B sin3 ⁇ (1)
  • equation (2) holds true for the phase ⁇ 0 at which the main inverter starts output.
  • the second main pattern is a pattern in which the amplitude polarity of the third harmonic is the opposite polarity to that of the fundamental wave (B is negative), and the output pulse of the main inverter 2 has only one pulse on the same polarity side.
  • An example waveform is shown in Figure 6. The solution for the second main pattern can be found using equations (4), (5), and (6), just like the first main pattern.
  • the third main pattern is a pattern in which the amplitude polarity of the third harmonic is the opposite polarity to that of the fundamental wave (B is negative), and the output pulse of the main inverter 2 generates one pulse on the positive side and two pulses on the opposite polarity (negative side).
  • An example waveform is shown in Figure 7.
  • the solutions for the positive side pulse can be found using equations (4), (5), and (6), just like the first main pattern.
  • the solutions for the opposite polarity side pulse can be found using equations (4), (5), and (6) by changing a0 to -Vm/2.
  • a graph is shown in Figure 8, where A is 10, B is -25, Vb is 10, Vm is 30, a0 is Vm/2, and the left side of equation (3) is the function Y(X).
  • the variables X that make the function Y(X) 0 are the solutions, which are X1 to X3.
  • the only solution for sin ⁇ that is in the range from 0 to 1 is X2, and the phase in which this sin ⁇ becomes X2 is the rising phase ⁇ 00 of the main inverter, and the falling phase is 180 degrees, - ⁇ 00 .
  • a graph is shown in FIG. 9 in which A is 10, B is -25, Vb is 10, Vm is 30, and a0 is -Vm/2, and equation (3) is a function Y(X).
  • the variables X that make the function Y(X) 0 are the solutions, which are X1 to X3.
  • the solutions in the range of 0 to 1 as sin ⁇ are X2 and X3.
  • the phase where X3 is obtained from the side close to this sin ⁇ 0 is the phase ⁇ 01 where the main inverter rises to the negative side, and the phase ⁇ 02 where sin ⁇ becomes X2 is the phase where the main inverter falls.
  • the values obtained by subtracting the above ⁇ 01 and ⁇ 02 from 180 degrees correspond to the falling phase and rising phase, respectively.
  • the fundamental component b m1 contained in the output voltage of the main inverter 2, which is an odd function, is expressed by equation (7) through Fourier series expansion.
  • b m1 (4Vm/ ⁇ ) ⁇ (cos ⁇ 00 + cos ⁇ 02 - cos ⁇ 01 ) (7)
  • Equation (8) holds for the fundamental wave component b m1 of the main inverter 2 and the fundamental wave component b b1 included in the output voltage of the sub-inverter 3 and the target AC voltage amplitude A.
  • A b m1 + b b1 (8) Therefore, the fundamental wave component b b1 of the sub-inverter 3 is determined by equation (9).
  • the condition for voltage stabilization in sub-inverter 3 is that the total power is zero, so if the calculation result of the above equation (9), which shows the fundamental wave component, is zero, then no power is generated in sub-inverter 3, and the DC bus voltage of the sub-inverter is stable.
  • Fig. 10 shows, as an example, the value of b b1 /A, which is the ratio between the fundamental wave component b b1 of the sub-inverter 3 and the target AC voltage amplitude A, with the tertiary superimposed voltage amplitude B on the horizontal axis and the target AC voltage amplitude A as a parameter, when the bus voltage Vm of the main inverter 2 is set to 30 V and the bus voltage Vb of the sub-inverter 3 is set to 10 V.
  • Fig. 10 shows each graph when the target AC voltage amplitude A is changed from 5 V to 35 V.
  • the tertiary superimposed voltage amplitude B at which the fundamental wave component b b1 included in the output voltage of the sub-inverter of each phase becomes zero for the target AC voltage amplitude A is found, and the voltage obtained by adding the tertiary superimposed voltage of the found tertiary superimposed voltage amplitude B to the fundamental wave target AC voltage of the target AC voltage amplitude A is set as the tertiary superimposed target AC voltage, and the main inverter and the sub-inverter are controlled.
  • FIG. 11 shows waveforms extracted from FIG. 10 when the target AC voltage amplitude A is 35V and when A is 10V.
  • the slope of b b1 /A which is the ratio of the fundamental wave component b b1 of the sub-inverter 3 to the target AC voltage amplitude A
  • the slope of b b1 /A which is the ratio of the fundamental wave component b b1 of the sub-inverter 3 to the target AC voltage amplitude A
  • the slope of b b1 /A which is the ratio of the fundamental wave component b b1 of the sub-inverter 3 to the target AC voltage amplitude A
  • the slope of b b1 /A with respect to the control amount is opposite to the slope at the intersection on the left side.
  • FIG. 12 shows the direction of control with arrows added to FIG. 11.
  • the appropriate range for this limiter value is equal to or greater than the cubic superimposed voltage amplitude B at the intersection located on the left side, which is the low-voltage side that is the solution, and equal to or less than B at the pole where the slope changes direction.
  • the control device 11 calculates the approximation equation in a control routine.
  • a margin may be provided for the plotted value so that it is a value greater than the intersection when there is one intersection, and a value less than the pole when there are two intersections.
  • the tertiary superimposed voltage amplitude B is on the small side even on the right-hand intersection side, even though control will temporarily go out of control, it will move towards the desired slope, from a positive slope to a negative slope, so it is also possible to set a limiter for the tertiary superimposed voltage amplitude B if it is a value smaller than the intersection on the positive polarity side.
  • control device 11 calculate complex functions every time, it is also possible to solve approximate equations in advance, create a map using the results as limiter values, store the map in memory, and then load the map during the control routine.
  • the tertiary superimposed voltage amplitude B at which the fundamental wave component b b1 of the sub-inverter 3 becomes 0 for that A is obtained by using an approximation formula or a map stored in the control device 11, and the rising phase and falling phase of the pulse of the main inverter 2 are obtained from the solution of equation (3), and the rising phase and falling phase of the pulse of the sub-inverter are obtained to control each semiconductor switching element.
  • an AC voltage in which the tertiary superimposed voltage is superimposed on the fundamental wave is output as each output of the U phase, V phase, and W phase of the gradation control inverter, and a three-phase AC voltage in which the tertiary superimposed voltage is canceled can be generated as the interphase voltage.
  • the total power in one period of the sub-inverter 3 is 0.
  • the target voltage of the capacitor voltage Vb of the sub-inverter 3 is set to E/3.
  • the rising phase and falling phase of the pulse of the sub-inverter are determined as phases at which the tertiary superimposed target AC voltage becomes E/3, 2E/3, 0, -E/3, and -2E/3.
  • FIG. 13 is a block diagram that explains the calculations performed in the control device 11 of the power conversion device according to embodiment 1 to calculate the third-order superimposed voltage amplitude B, which is the superimposed third-order harmonic, and the inverter output voltage command value Vr (Vru, Vrv, Vrw), which is the third-order superimposed target AC voltage for the U, V, and W phases.
  • the deviation ⁇ Vbu (also called the first deviation) between the sub DC bus voltage target value (capacitor voltage target value) R_Vb, which is the sub inverter DC bus voltage target value of the sub inverter 3, and the U phase sub DC bus detection value Vbu, which is the detection value of the U phase sub inverter bus voltage, i.e., the U phase capacitor voltage, is calculated by the subtractor 101u.
  • the integral controller 102 which receives this deviation ⁇ Vbu as an input, is used to calculate the control amount Bi as its output.
  • the U phase proportional controller 103u which receives the deviation ⁇ Vbu as an input, is used to calculate the control amount Bpu as its output.
  • the control system that derives the third superimposed voltage amplitude Bu from the above first deviation ⁇ Vbu is a normal proportional integral control (PI control).
  • this third-order superimposed voltage amplitude Bu passes through the third-order superimposition limiter 105u, and is multiplied by sin3 ⁇ , which is three times the frequency of the fundamental wave Asin ⁇ , which is the target AC voltage, to obtain Bu(sin3 ⁇ ), which is the instantaneous value of the third-order superimposed voltage to be superimposed.
  • the sum of Asin ⁇ and Bu(sin3 ⁇ ) added by the adder 106u becomes the U-phase inverter output voltage command value Vru, and the gradation control inverter is output-controlled to satisfy this command value.
  • the deviation ⁇ Vbv (also called the second deviation) between the sub DC bus voltage target value R_Vb and the DC bus voltage detection value Vbv of the V phase sub inverter 3 is calculated by a subtractor 101v.
  • the deviation ⁇ Vbv is input to a V phase proportional controller 103v, which calculates the control amount Bpv as its output.
  • the deviation ⁇ Vbw (also called the third deviation) between the sub DC bus voltage target value R_Vb and the DC bus voltage detection value Vbw of the W phase sub inverter 3 is calculated by subtractor 101w.
  • This deviation ⁇ Vbw is used as an input to W phase proportional controller 103w, and the control amount Bpw is calculated as its output.
  • the sum of the control amount Bi, which is the output of integral controller 102 obtained by the control calculation in the U phase, and the control amount Bpw, which is the output of W phase proportional controller 103w, is added by adder 104v to become the tertiary superimposed voltage amplitude Bw in the W phase inverter.
  • this tertiary superimposed voltage amplitude Bw passes through tertiary superimposition limiter 105w, and Bw(sin3 ⁇ ), which is multiplied by sin3 ⁇ as a frequency three times the frequency of the fundamental wave target AC voltage Asin ⁇ , is the instantaneous value of the tertiary superimposed voltage to be superimposed.
  • the sum of the W-phase fundamental waves Asin( ⁇ +4 ⁇ /3) and Bw(sin3 ⁇ ) added by adder 106w becomes the W-phase inverter output voltage command value Vrw, and the gradation control inverter is output-controlled to satisfy this command value.
  • the tertiary superimposed voltage is roughly consistent for the three phases, preventing the generation of zero-sequence voltage.
  • the proportional controllers separate for each phase are merely for fine adjustment, and the ideal setting is for this fine adjustment component to apply a limiter so that the zero-sequence voltage is below a specified value.
  • the third-order superposition limiter can be omitted in each phase.
  • Embodiment 2. 14 is a block diagram for explaining an operation for calculating a third-order superimposed voltage amplitude B, which is a third-order harmonic to be superimposed, and an inverter output voltage command value Vr (Vru, Vrv, Vrw), which is a third-order superimposed target AC voltage of U-phase, V-phase, and W-phase, in a control device of a power conversion device according to embodiment 2.
  • Vru, Vrv, Vrw inverter output voltage command value
  • the configuration of the power conversion device in embodiment 2 is similar to that of FIG.
  • the deviation ⁇ Vbu between the sub DC bus voltage target value R_Vb and the DC bus voltage detection value Vbu of the U phase sub inverter 3 is calculated by subtractor 101u.
  • the integral controller 102 with this deviation ⁇ Vbu as input is used to calculate the control amount Bi as its output.
  • the target AC voltage amplitude A is input to feedforward amount calculator 107, which outputs it as the feedforward control amount Bff of the tertiary superimposed voltage, and this is added to the control amount Bi, which is the output of the integral controller 102, by adder 108, and the total value Bif is output.
  • the U phase proportional controller 103u with the deviation ⁇ Vbu as input is used to calculate the control amount Bpu as its output.
  • the sum of the total output amount Bif of the integral controller 102 and the feedforward amount calculator 107 and the U phase control amount Bpu added by adder 104u becomes the tertiary superimposed voltage amplitude Bu.
  • this third-order superimposed voltage amplitude Bu passes through third-order superimposition limiter 105u, and is multiplied by sin3 ⁇ as a frequency three times that of the fundamental wave Asin ⁇ of the target output AC voltage to obtain Bu(sin3 ⁇ ), which is the instantaneous value of the third-order superimposed voltage to be superimposed.
  • the sum of Asin ⁇ and Bu(sin3 ⁇ ) added by adder 106u becomes the U-phase inverter output voltage command value Vru, and the gradation control inverter is output-controlled so as to satisfy this command value.
  • the deviation ⁇ Vbv between the sub DC bus voltage target value R_Vb and the bus voltage detection value Vbv of the V phase sub inverter 3 is calculated by subtractor 101v.
  • This deviation ⁇ Vbv is used as an input to V phase proportional controller 103v, which calculates the control amount Bpv as its output.
  • the total output amount Bif of integral controller 102 and feedforward amount calculator 107 calculated in the U phase and the control amount Bpv of V phase proportional controller 103v are added by adder 104v to obtain the cubic superimposed voltage amplitude Bv.
  • this cubic superimposed voltage amplitude Bv passes through cubic superimposition limiter 105v, and is multiplied by sin3 ⁇ as a frequency three times the target AC fundamental wave Asin ⁇ to obtain Bv(sin3 ⁇ ), which is the instantaneous value of the cubic superimposed voltage to be superimposed.
  • the sum of the V-phase fundamental waves Asin( ⁇ +2 ⁇ /3) and Bv(sin3 ⁇ ) added by adder 106v becomes the V-phase inverter output voltage command value Vrv, and the gradation control inverter is output-controlled to satisfy this command value.
  • the deviation ⁇ Vbw between the sub DC bus voltage target value R_Vb and the detection value Vbw of the W phase sub inverter DC bus voltage is calculated by subtractor 101w.
  • This deviation ⁇ Vbw is used as an input to W phase proportional controller 103w, and the control amount Bpw is calculated as its output.
  • the sum of the total output amount Bif of integral controller 102 and feedforward amount calculator obtained by the control calculation in U phase and the control amount Bpw of W phase proportional controller 103w is added by adder 104w to become the tertiary superimposed voltage amplitude Bw.
  • this tertiary superimposed voltage amplitude Bw passes through tertiary superimposition limiter 105w, and Bw(sin3 ⁇ ), which is multiplied by sin3 ⁇ as a frequency three times the target AC fundamental wave Asin ⁇ , is the instantaneous value of the tertiary superimposed voltage.
  • the sum of the W-phase fundamental waves Asin( ⁇ +4 ⁇ /3) and Bw(sin3 ⁇ ) added by adder 106w becomes the W-phase inverter output voltage command value Vrw, and the output of the gradation control inverter is controlled based on this command value.
  • the feedforward amount calculator 107 finds an approximation equation with the target AC voltage amplitude A as a change amount (variable) from the result of calculating the tertiary superimposed voltage amplitude B at which the fundamental wave component b b1 of the sub-inverter 3 becomes zero, implements this approximation equation as a function in the control, and outputs the calculation result of the implemented function for the input target AC voltage amplitude A as the feedforward amount calculation result.
  • a dedicated power supply for the sub-inverter is not required in a 9-level gradation control inverter that allows for a smaller filter, and the sub-inverter bus voltage control is also faster, making it possible to provide a lightweight inverter that can be applied to loads that require more rapid changes.
  • Embodiment 3. 15 is a block diagram for explaining an operation for calculating a third-order superimposed voltage amplitude B, which is a third-order harmonic to be superimposed, and an inverter output voltage command value Vr (Vru, Vrv, Vrw), which is a third-order superimposed target AC voltage of U-phase, V-phase, and W-phase, in a control device of a power conversion device according to embodiment 3.
  • Vru, Vrv, Vrw inverter output voltage command value
  • the configuration of the power conversion device in embodiment 3 is similar to that of FIG.
  • the deviation ⁇ Vbu between the sub DC bus voltage target value R_Vb and the DC bus voltage detection value Vbu of the U phase sub inverter 3 is calculated by the subtractor 101u.
  • the deviation ⁇ Vbu is input to the reset-equipped integral controller 112, and the control amount Bi is calculated as its output.
  • the reset-equipped integral controller 112 has a function of returning the accumulated integral amount to an initial value when a reset signal is input.
  • the reset signal which is a trigger for resetting, is a signal output from the reset determiner 109.
  • the reset determiner 109 outputs a toggle-like reset signal only for that calculation cycle under the condition that the number of intersections at which the output fundamental wave component b b1 of the sub-inverter becomes 0 as shown in FIG. 10 changes from one to two for the input target AC voltage amplitude A.
  • the initial value is equal to or less than the optimum value of the required tertiary superimposed voltage amplitude B.
  • the optimum value of B is the intersection B shown on the left side, which is selected to align the control directionality, as explained in the first embodiment.
  • FIG. 16 shows, as an example, how, when the target AC voltage amplitude A drops, in this case A drops from 35 V to 10 V, in the relationship between the tertiary superimposed voltage amplitude B and the fundamental wave component b b1 of the output voltage of the sub-inverter 3, the control amount Bi stored in the integral controller is reset to return to its initial value so that A moves to the negative slope region when A is 10 V.
  • the result of calculating the third-order superimposed voltage amplitude B at which the fundamental wave component b b1 of the sub-inverter 3 described in the second embodiment becomes zero is used as an initial value in an approximation equation in which the target AC voltage amplitude A is a changing parameter (variable), where the calculation result when the target AC voltage amplitude A is 0.
  • the approximation equation can be created by plotting the value obtained by subtracting the margin voltage in the negative direction from the optimal solution of B for the target AC voltage amplitude A, and then implemented as a function in the control device 11.
  • control device 11 rather than having the control device 11 perform complex calculations of functions each time, it is also possible to solve approximate equations in advance, create a map using the results as initial values, save the map in memory, and load the map during the control routine.
  • the target AC voltage amplitude A which is the fundamental wave
  • the feedforward amount calculator 107 which outputs it as the feedforward control amount Bff of the tertiary superimposed voltage, and this is added to the control amount Bi, which is the output of the reset integral controller 112, by the adder 108, and Bif is output.
  • the deviation ⁇ Vbu is input and the U-phase proportional controller 103u is used to calculate the control amount Bpu as its output.
  • the sum of the total output amount Bif of the reset integral controller 112 and the feedforward amount calculator 107 and the U-phase control amount Bpu added by the adder 104u becomes the tertiary superimposed voltage amplitude Bu.
  • this third-order superimposed voltage amplitude Bu passes through the third-order superimposition limiter 105u, and is multiplied by sin3 ⁇ as a frequency three times that of the target AC fundamental wave Asin ⁇ to obtain Bu(sin3 ⁇ ), which is the instantaneous value of the third-order superimposed voltage to be superimposed.
  • the sum of Asin ⁇ and Bu(sin3 ⁇ ) added by the adder 106u becomes the U-phase inverter output voltage command value Vru, and the gradation control inverter is output-controlled so as to satisfy this command value.
  • the deviation ⁇ Vbv between the sub DC bus voltage target value R_Vb and the DC bus voltage detection value Vbv of the V phase sub inverter 3 is calculated by subtractor 101v.
  • This deviation ⁇ Vbv is used as an input to V phase proportional controller 103v, which calculates the control amount Bpv as its output.
  • the total output amount Bif of reset-equipped integral controller 112 and feedforward amount calculator 107 calculated by the control calculation in U phase and the control amount Bpv of V phase proportional controller 103v are added by adder 104v to obtain the cubic superimposed voltage amplitude Bv.
  • this cubic superimposed voltage amplitude Bv passes through cubic superimposition limiter 105v, and is multiplied by sin3 ⁇ as a frequency three times that of the target AC fundamental wave Asin ⁇ to obtain Bv(sin3 ⁇ ), which is the instantaneous value of the cubic superimposed voltage to be superimposed.
  • the sum of the V-phase fundamental waves Asin( ⁇ +2 ⁇ /3) and Bv(sin3 ⁇ ) added by adder 106v becomes the V-phase inverter output voltage command value Vrv, and the gradation control inverter is output-controlled to satisfy this command value.
  • the deviation ⁇ Vbw between the sub DC bus voltage target value R_Vb and the DC bus voltage detection value Vbw of the W phase sub inverter 3 is calculated by subtractor 101w.
  • This deviation ⁇ Vbw is used as an input to W phase proportional controller 103w, which calculates the control amount Bpw as its output.
  • the total output amount Bif of reset-equipped integral controller 112 and feedforward amount calculator 107 obtained by the control calculation in U phase and the control amount Bpw of W phase proportional controller 103w are added in adder 104w to obtain the tertiary superimposed voltage amplitude Bw.
  • this tertiary superimposed voltage amplitude Bw passes through tertiary superimposition limiter 105w, and is multiplied by sin3 ⁇ as a frequency three times that of the target AC fundamental wave Asin ⁇ to obtain Bw(sin3 ⁇ ), which is the instantaneous value of the tertiary superimposed voltage to be superimposed.
  • Bw(sin3 ⁇ ) is the instantaneous value of the tertiary superimposed voltage to be superimposed.
  • the sum of the W-phase fundamental waves Asin( ⁇ +4 ⁇ /3) and Bw(sin3 ⁇ ) added by adder 106w becomes the W-phase inverter output voltage command value Vrw, and the gradation control inverter is output-controlled to satisfy this command value.
  • the third embodiment is a variation of the control method of the first and second embodiments that can reduce the amount of control calculations for sub-inverter bus voltage control in a nine-level gradation control inverter that can downsize the filter, thereby providing a lightweight inverter.
  • the controller that inputs ⁇ Vbu (first deviation) or inputs ⁇ Vbu and the target AC voltage amplitude A and outputs the tertiary superimposed voltage amplitude Bu is referred to as the first controller
  • the controller that inputs ⁇ Vbv (second deviation) and outputs the tertiary superimposed voltage amplitude Bv is referred to as the second controller
  • the controller that inputs ⁇ Vbw (third deviation) and outputs the tertiary superimposed voltage amplitude Bw is referred to as the third controller.
  • the first controller, second controller, and third controller each include a tertiary superimposition limiter.
  • the main inverter 2 is shown as a three-level inverter with a neutral point clamping method as shown in FIG. 1, but a T-type three-level inverter with a bidirectional switch that shorts the neutral point of the DC source 1 and the AC output of each phase as shown in FIG. 17 may also be used.
  • the control device 11 shown in FIG. 1 includes an arithmetic processing device 11p such as a CPU (Central Processing Unit), a storage device 11m that exchanges data with the arithmetic processing device 11p, and an input/output interface 11i that inputs and outputs signals between the arithmetic processing device 11p and the outside.
  • the arithmetic processing device 11p may include an ASIC (Application Specific Integrated Circuit), an IC (Integrated Circuit), a DSP (Digital Signal Processor), an FPGA (Field Programmable Gate Array), and various signal processing circuits.
  • the arithmetic processing device 11p may include a plurality of devices of the same type or different types, and each process may be shared and executed.
  • the storage device 11m may include a RAM (Random Access Memory) configured to be able to read and write data from the arithmetic processing device 11p, a ROM (Read Only Memory) configured to be able to read data from the arithmetic processing device 11p, and the like.
  • the input/output interface 11i is composed of, for example, an A/D converter that inputs sensor signals output from each voltage sensor and current sensor provided in the main inverter 2 and the sub-inverter 3 to the arithmetic processing device 11p, a drive circuit for outputting drive signals to each semiconductor switching element, and the like.
  • Embodiment 4 is an embodiment of a flying object including any one of the power conversion devices according to embodiment 1 to embodiment 3.
  • the flying object of this embodiment is, for example, an airplane, a helicopter, a drone, a flying car, or the like.
  • FIG. 19 is a schematic block diagram of a flying object 200 according to embodiment 4.
  • the flying object 200 is equipped with a power conversion device described in any one of embodiments 1 to 3.
  • the flying object 200 is equipped with a propulsion power system 210 including a power source 214, a DC power source 215 connected to the power source 214, a DC/DC converter 216 connected to the DC power source 215 and equipped with, for example, a step-down chopper circuit for converting to a predetermined voltage, an inverter 213 for converting the DC power stepped down by the DC/DC converter 216 into AC power, a load 212 to which power is supplied from the inverter 213, and a control device 211 for controlling the DC/DC converter 216 and the inverter 213.
  • the load 212 is a propulsion load for obtaining propulsive force, for example an electric motor.
  • the gradation-controlled inverter of the power conversion device according to embodiment 1, embodiment 2 or embodiment 3 is used as inverter 213 mounted on flying object 200.
  • DC/DC converter 216 corresponds to DC source 1 in FIG. 1.
  • control device 211 includes the functions of control device 11 in FIG. 1.
  • Devices mounted on flying objects such as aircraft that fly in the sky require lightweight and reliability such as being less susceptible to discharge.
  • a power conversion device equipped with the gradation-controlled inverter described in embodiment 1, embodiment 2 or embodiment 3 as inverter 213 is mounted on propulsion power system 210. This allows for lightweighting, suppression of partial discharge, and improved reliability.
  • 1 DC source 2 Main inverter, 3 Sub-inverter, 4 U-phase sub-inverter, 5 V-phase sub-inverter, 6 W-phase sub-inverter, 11 Control device, 15 U-phase main inverter, 16 V-phase main inverter, 17 W-phase main inverter, 41, 51, 61 Capacitor (storage element), 102 Integral controller, 103u U-phase proportional controller, 103v V-phase proportional controller, 103w W-phase proportional controller, 105u, 105v, 105w Third-order superposition limiter, 107 Feedforward amount calculator, 109 Reset judger, 112 Reset-equipped integral controller, 200 Flying object, 212 Load, 215 DC power source

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

３相の各相において、E、０、-Eの３レベルの電圧を出力可能なメインインバータ（２）の出力にサブインバータ（３）の出力を加えた電圧を出力電圧として、３相の交流電圧を出力する電力変換装置において、サブインバータ（２）の母線電圧を供給する蓄電素子の電圧がE/3になるよう制御するとともに、基本波の目標交流電圧に、基本波の周波数の３倍の周波数の３次調波である３次重畳電圧を加算した３次重畳目標交流電圧を、各相の出力電圧の目標交流電圧とし、サブインバータ（２）の出力電圧に含まれる基本波成分が０となるよう３次重畳電圧の振幅を設定して、メインインバータ（２）およびサブインバータ（３）を構成する各半導体スイッチング素子が制御される。

Description

電力変換装置、および飛行物体
　本願は、電力変換装置およびそれを備えた飛行物体に関するものである。
　近年、電気自動車あるいは船舶等、エンジンからモーター駆動といった電動化システムの普及が進み、さらには航空機に関してもＣＯ２削減の動きから電動化への研究が世界各国で進められている。航空機に搭載される機器には軽量性が求められる。当然、航空機に搭載する装備品用の電源、モーター駆動用インバータといった電力変換装置においてもより高効率でより軽量な機器であることが求められている。中でも、電力変換装置において、特に必要な電力量の大きい推進用のＡＣモーターを駆動するためのインバータに対して前記の通り、より軽量な機器とするための技術が必要である。
　航空機に搭載されるインバータ機器に軽量性が要求される一方、その出力が負荷側に影響を与えることがある。インバータとその負荷であるモーター間には配線が存在し、インバータから急峻な立ち上がりを有する出力電圧が出力された場合、その出力にはサージ電圧が重畳する。サージ電圧はモーターの巻線端部あるいは配線間に誘電体を通した部分放電現象を引き起こし、それぞれの劣化を招く結果となる。航空機のような高高度環境では低気圧なため放電が地上より発生しやすい環境であるため、地上機器より高いレベルでの対策が必要になる。
　サージを抑制するために非特許文献１のようにフィルタを搭載する必要がある。このフィルタは重量物として、機器の約半分を占めるほどであり軽量化を阻むものである。フィルタを小型化するためにマルチレベル型のインバータは有用なトポロジーである。
　マルチレベル型のインバータトポロジーとして特許文献１のような直列多重型のマルチレベルインバータが有効な回路方式として挙げられる。直列多重型のマルチレベルインバータは大電圧、低周波のメインインバータと小電圧、高周波のサブインバータが直列に接続され、各出力電圧の合計値が電力変換装置として出力される。以後このインバータを階調制御インバータと呼ぶ。
国際公開第ＷＯ２０２０－１６６００３号 特開２０１２－１７５８４８号公報
Arie Nawawi, et al. "Design and Demonstration of High Power Density Inverter for Aircraft Applications" IEEE Transactions on Industry Applications, Volume: 53, Issue: 2, March-April 2017
　階調制御インバータのサブインバータのＤＣバスには電圧が必要である。この電圧を確保するために直流電源を別途用意することは、コスト、サイズの面で困難である。そこで、全ての出力電力をメインインバータで負担し、サブインバータの出力電力が出力の交流の１周期でゼロとなれば電源レスを実現できる。特許文献２にはこの電源レスを実現するための１手段が開示されている。
　特許文献２によれば、各インバータの出力パルスの位相を進ませる、遅らせるという手段により出力電力を調整することで、上記でいう電源レスを実現できる。しかしながら特許文献２は出力交流電圧、周波数が特定の範囲で定まっている電力系統に対して無効電力を取り扱うインバータとしての無効電力補償装置向けの技術であり、航空機の推進系モータードライブのような出力交流電圧、周波数が定まっておらず、何より有効電力を利用するアプリケーションには不向きである。
　本願では、メインインバータとサブインバータで構成される、出力交流電圧、周波数が定まっていない用途に適用する電力変換装置において、サブインバータの電源レスを実現でき、負荷における部分放電を抑制し、軽量な電力変換装置を提供することを目的とする。
　本願に開示される電力変換装置は、直列に接続された複数の半導体スイッチング素子により、直流電圧Eと、直流電圧-Eと、０電圧とを切り替えて出力電圧とするメインインバータ３個と、複数の半導体スイッチング素子と直流電圧Vbを供給する蓄電素子とを有し、Vbと、-Vbと、０電圧とを切り替えて出力電圧とするサブインバータ３個と、３個の前記メインインバータの複数の前記半導体スイッチング素子、および３個の前記サブインバータの複数の前記半導体スイッチング素子を制御する制御装置とを備え、３個の前記メインインバータはそれぞれＵ相メインインバータ、Ｖ相メインインバータ、およびＷ相メインインバータを構成し、３個の前記サブインバータはそれぞれＵ相サブインバータ、Ｖ相サブインバータ、およびＷ相サブインバータを構成し、各相のメインインバータの出力電圧にそれぞれ各相のサブインバータの出力電圧を加えた電圧が各相の出力電圧となるよう、前記Ｕ相サブインバータ、前記Ｖ相サブインバータ、および前記Ｗ相サブインバータが、それぞれ前記Ｕ相メインインバータの出力端子、前記Ｖ相メインインバータの出力端子、および前記Ｗ相メインインバータの出力端子に接続され、３相の交流電圧を出力する電力変換装置において、
前記制御装置は、各相の前記コンデンサの電圧であるVbの目標電圧をE/3に設定するとともに、目標とする基本波の目標交流電圧である基本波目標交流電圧に、前記基本波の３倍の周波数の３次調波である３次重畳電圧を加算した３次重畳目標交流電圧を、各相の前記出力電圧の目標交流電圧とし、各相の前記サブインバータの出力電圧に含まれる基本波成分が０となるよう前記３次重畳電圧の振幅を設定して、前記各相のメインインバータおよび前記各相のサブインバータの各半導体スイッチング素子を制御するようにした。
　本願によれば、メインインバータとサブインバータで構成される、出力交流電圧、周波数が定まっていない用途に適用される電力変換装置において、サブインバータの電源レスを実現でき、負荷における部分放電を抑制し、また軽量な電力変換装置を提供できる。
実施の形態１による電力変換装置の構成を示す回路図である。 実施の形態１による電力変換装置の、メインインバータ、サブインバータ、および電力変換装置の出力電圧を説明する図である。 階調制御インバータの基本的な動作を説明するための線図である。 実施の形態１による電力変換装置の動作を説明するための線図である。 実施の形態１による電力変換装置の動作の一例による、メインインバータの出力パルスの立ち上がりの位相の決定方法を説明するためのグラフを示す図である。 実施の形態１による電力変換装置の第二の動作例を説明するための線図である。 実施の形態１による電力変換装置の第三の動作例を説明するための線図である。 実施の形態１による電力変換装置の動作の別の例による、メインインバータの出力パルスの立ち上がりの位相の決定方法を説明するためのグラフを示す図である。 実施の形態１による電力変換装置の動作のさらに別の例による、メインインバータの出力パルスの立ち上がりの位相の決定方法を説明するためのグラフを示す図である。 実施の形態１による電力変換装置の、横軸を３次重畳電圧振幅Bとし、目標交流電圧振幅Aを変化させたときの、サブインバータの基本波成分bb1と目標交流電圧振幅Aとの比bb1/Aの値をグラフとして示す図である。 実施の形態１による電力変換装置の動作を説明するため、図１０の一部のグラフを抜き出して示す図である。 実施の形態１による電力変換装置の動作を説明するため、図１１のグラフに制御の方向性を示す矢印を加えた図である。 実施の形態１による電力変換装置の制御装置における演算を説明するためのブロック図である。 実施の形態２による電力変換装置の制御装置における演算を説明するためのブロック図である。 実施の形態３による電力変換装置の制御装置における演算を説明するためのブロック図である。 実施の形態３による電力変換装置の制御装置におけるリセット動作を説明するための図である。 各実施の形態のメインインバータの構成の別の例を示す模式的な回路図である。 各実施の形態の制御装置１１の構成の一例を示すブロック図である。 実施の形態４による飛行物体の概略構成を示すブロック図である。
実施の形態１．
　以下、実施の形態１による電力変換装置について図を用いて説明する。図１は、実施の形態１による電力変換装置の構成を示す回路図である。電力変換装置は、直流源１の直流を負荷であるモーター８の駆動に必要な交流に変換する。本実施の形態では直流源１は、航空機内のＤＣ配電による供給であることを想定しているが、通常の直流電源あるいは太陽電池などの電池システムでもよい。電力変換装置、すなわち階調制御インバータはメインインバータ２、サブインバータ３、およびそれらのインバータを制御する制御装置１１により構成される。階調制御インバータの出力はフィルタ７を介して負荷であるモーター８に供給される。
　メインインバータ２は三相インバータであり、図１に示すように、各相において、直流源１のプラス側（高電位）の電位、マイナス側（低電位）の電位、およびプラス側の電位とマイナス側の電位の中央値となる中性点の電位の３レベルの電位を出力できる３レベルインバータである。図１に示す３レベルインバータは、Ｕ相メインインバータアーム１５（単にＵ相メインインバータ１５とも称する）、Ｖ相メインインバータアーム１６（単にＶ相メインインバータ１６とも称する）、Ｗ相メインインバータアーム１７（単にＷ相メインインバータ１７とも称する）の３出力相で構成され、相ごとに４つのスイッチング能力を有するＩＧＢＴあるいはＭＯＳＦＥＴ等の自己消弧型半導体素子と２つの整流能力を有するダイオードで構成される半導体スイッチング素子を備えている。
　メインインバータ２のＵ相メインインバータ１５、Ｖ相メインインバータ１６、Ｗ相メインインバータ１７の各出力端子には、サブインバータ３を構成する各相のサブインバータがそれぞれ直列に接続される。各相のサブインバータはそれぞれ２相のインバータアームで構成されるフルブリッジインバータであり、相ごとに２つのスイッチング能力を有するＩＧＢＴあるいはＭＯＳＦＥＴ等の自己消弧型の半導体素子で構成される半導体スイッチング素子を備えている。相ごとのサブインバータを、Ｕ相サブインバータ４、Ｖ相サブインバータ５、Ｗ相サブインバータ６と呼ぶ。ここでは、各サブインバータのＤＣ母線電圧を供給するための直流源として蓄電素子であるコンデンサを利用している。すなわちＵ相サブインバータ４の直流源としてＵ相コンデンサ４１が、Ｖ相サブインバータ５の直流源としてＶ相コンデンサ５１が、Ｗ相インバータの直流源としてＷ相コンデンサ６１が、それぞれ備えられている。なお、各サブインバータの上記直流源としては、コンデンサ以外、リチウムイオン電池のような蓄電素子を利用することもできる。
　メインインバータ２およびサブインバータ３を構成する半導体スイッチング素子のスイッチの制御は、出力電圧波形を制御する制御装置１１にて行われ、ドライバを通じてそれぞれの半導体素子スイッチング素子のゲートが駆動される。またセンサによりメインインバータ２の入力側の電圧である高電位側の電圧（Ｐ母線コンデンサ１３の電圧）、低電位側の電圧（Ｎ母線コンデンサ１４の電圧）、およびサブインバータ３の３相それぞれの母線電圧であるＵ相コンデンサ４１の電圧Vbu、Ｖ相コンデンサ５１の電圧Vbv、Ｗ相コンデンサ６１の電圧Vbwを検出している。
　メインインバータ２のＤＣ母線電圧Ｖdcは直流源１の電圧であり、３レベルインバータのため中性点で２直列のコンデンサで分割されている。それぞれ高電位側にはＰ母線コンデンサ１３、低電位側にはＮ母線コンデンサ１４が接続され、Ｐ母線コンデンサ１３およびＮ母線コンデンサ１４の電圧はそれぞれＶm=Vdc/2に制御される。
　尚、サブインバータ３の各相のコンデンサの電圧であるＤＣ母線電圧Vbu、Vbv、Vbw（これらは同じ目標電圧として制御されるため、共通の電圧としてVbと称することもある。）はメインインバータ２の入力の高電位側および低電位側の電圧であるVmよりも小さく、Vmの３分の１になるよう制御される。そのためVdcの電圧レベルを2Eとすると、Vbの電圧レベルはE/3となる。
　メインインバータ２の出力とサブインバータ３の出力が直列で加算されて出力されることから正弦波に近いマルチレベルな波形を出力することができる。図２はメインインバータ２の出力電圧、サブインバータ３の出力電圧、そして両出力電圧が加算された階調制御インバータの出力電圧を表にまとめたものである。メインインバータ２はE、0、-Eの３つの出力パターンを、サブインバータは、E/3、0、-E/3の３パターンとなり、出力電圧は切れ目のないE/3刻みの９つの電圧レベルを出力する３進数型の階調制御インバータを実現していることを示す。出力電圧が切れ目のないE/3刻みの９つの電圧レベルを出力するため、サージ電圧が小さく、フィルタも軽量なフィルタが使用できる。なお、サブインバータの電圧レベル、すなわちVbとして制御される電圧は正確にEの３分の１でなくても、例えば0.9×E/3から1.1×E/3までの範囲で制御されれば良い。Vb がEの３分の１から少しずれていても、波形はスイッチング制御による誤差修正でき、またフィルタに関してはリアクトル設計の誤差範囲であるので、本願の効果を奏することができる。
　図３は階調制御インバータの基本的な動作による出力電圧の１例を示す図である。正弦波の正極側のみ抜き出している。負極側の位相においても、正負が逆転するだけで同様の出力電圧の波形となる。横軸は位相、縦軸は電圧を示している。
位相０度からスタートして、
目標波形が0.5Vbを上回ったらサブインバータ３のみ動作し+Ｅ／３を出力し、
次に目標波形が1.5Vbを上回ったらメインインバータ２が+Ｅを、サブインバータ３が－Ｅ／３を計２Ｅ／３を出力し、
次に目標波形が2.5Vbを上回ったらメインインバータ２が+Ｅを、サブインバータ３が０を計３Ｅ／３を出力し、
次に目標波形が3.5Vbを上回ったらメインインバータ２が+Ｅを、サブインバータ３が+Ｅ／３を計４Ｅ／３を出力し、
次に目標波形が3.5Vbを下回ったらメインインバータ２が+Ｅを、サブインバータ３が０を計３Ｅ／３を出力し、
次に目標波形が2.5Vbを下回ったらメインインバータ２がＥを、サブインバータ３が－Ｅ／３を計２Ｅ／３を出力し、
次に目標波形が1.5Vbを下回ったらサブインバータ３のみ動作し+Ｅ／３を出力し、
最後に目標波形が0.5Vbを下回ったらメインインバータもサブインバータも0を出力して合計0を出力し、位相１８０度に至る。
これにより正極側で疑似的な正弦波を形成する。本願では、メインインバータ２の出力電圧とサブインバータ３の出力電圧が加算され、E/3（＝Vb）のステップで変化するステップ的な出力電圧波形で、正弦波などの目標波形を疑似的に形成する。このように、E/3（＝Vb）のステップで変化するステップ的な出力電圧波形で目標波形を疑似的に形成するためには、メインインバータ２においては、目標波形が1.5Vbとなる時点の位相で、出力開始あるいは出力停止すればよい。このメインインバータ２の出力開始、停止の時点（位相）は、後述の図４、図６、図７でも同様である。なお、負極側でも、正負の符号が逆転するが同様である。すなわち、目標波形が-1.5Vbとなる時点の位相で、メインインバータ２の出力開始あるいは出力停止をすればよい。
　ここでサブインバータ３のＤＣ母線電圧を供給する直流源であるコンデンサ電圧VbはE/3に制御する必要がある。専用の電源を持たないため、サブインバータ３のコンデンサ電圧VbがE/3を維持するためには、サブインバータ３の出力電力を電源周期で総じて０にする必要がある。図３のように、サブインバータ３は電源半周期に正負の異なる極性を出力することから、正の期間の電力量と負の時の電力量を合わせればよいことになる。そこで電力量を合わせるためにサブインバータ３の正負極性の各電力量を調整するが、この動作はメインインバータ２が全ての交流出力を負担することと同意である。よってメインインバータ２がどの位相期間で立ち上がるかを制御すればよい。
　ここで図３の通り３進数型階調制御インバータのサブインバータ３の出力には正弦波（基本波）の周波数の３倍の周波数の３次調波成分を含むことから、本実施の形態では、階調制御インバータが出力する目標交流電圧として、基本波の目標交流電圧（基本波目標交流電圧）に、振幅を調整した３次調波（３次重畳電圧とも称する）を重畳し、最大電圧を調整することで電力調整、つまりはメインインバータ２が出力する期間調整を行う。なお、Ｕ相、Ｖ相、Ｗ相のそれぞれの相において３次調波が含まれた出力となるが、相間電圧では３次調波がキャンセルされ基本波成分のみとなる。なお、相間電圧において、３次調波が完全にキャンセルされなくても、相間電圧の波形ひずみとして問題ない範囲であれば、３次調波の周波数は、正確に基本波の周波数の３倍でなくても良い。例えば、相間電圧として、基本波成分に対して、３倍の周波数の成分が、アプリケーションで適用が必要な高調波規格で定められるパーセンテージ以下となる範囲で、３次調波の周波数が基本波の周波数の３倍からずれていてもよい。３次調波の周波数は、例えば基本波の周波数の2.9倍から3.1倍の範囲であればよい。図４は３次調波を、基本波目標交流電圧に加算して、階調制御インバータの目標交流電圧である３次重畳目標交流電圧とする場合の各電圧波形の１例である。図３と図４を比較するとメインインバータ２が電圧を出力する位相、期間に変化が生じていることがわかる。図４に示す３次調波を重畳させた場合、メインインバータ２の出力期間が図３よりも長くメインインバータ２の出力電力が大きくなることとなる。本実施の形態では重畳させる３次調波の極性、大きさによって電力の増減方向、電力の増減の量を変えることになる。
　メインインバータ２が出力する期間について説明する。まずメインインバータ２が出力する期間は、基本波の目標交流電圧振幅A、加算する３次調波、すなわち３次重畳電圧の振幅（３次重畳電圧振幅と称する）Bにより３つのパターンが存在する。数式を簡素化するため、サブインバータ３のＤＣバス電圧（サブインバータ３のコンデンサの電圧）をVb(=E/3)、メインインバータ２の電圧をVm(=E)とする。
　第1のメインパターンは、３次調波の振幅極性の設定が基本波の振幅極性と同じ極性のパターンである。このとき、目標電圧Vrは式（１）で表される。
　　　Vr＝Asinθ+Bsin3θ　　　（１）
ここで、メインインバータが出力を開始する位相θ0に関して式（２）が成り立つ。
　　　Vm/2=1.5Vb=（A+3B）sinθ0 - 4Bsin3θ0　　　（２）
更にsinθ0をXと置くことで式（３）となる。
　　　4BX3 - (A + 3B) X + 1.5Vb＝0　　　（３）
　式（３）の３次方程式の解を求めると式（４）、式（５）、式（６）で表されるX1、X2、X3となる
　　　X1＝(-27a0a3 2 + L・i))1/3/(3(2)1/3a3) - (2)1/3a1/(-27a0a3 2 + L・i)1/3　　（４）
　　　X2＝ω(-27a0a3 2+L・i))1/3/(3(2)1/3a3) - ω2(2)1/3a1/(-27a0a3 2+L・i)1/3　　（５）
　　　X3＝ω2(-27a0a3 2+L・i))1/3/(3(2)1/3a3) - ω(2)1/3a1/(-27a0a3 2+L・i)1/3　　（６）
なお、a0=1.5Vb、a1=-(A+3B)、a3＝4B、L=(-4・27(a1a3)3-(27a0a3 2)2)1/2、iはｉ=√(－1)、ω=-1/2+(√(3)/2)i、である。
　例として、Aを３０、Bを１０、Vbを１０、Vmを３０としたときの、式（３）の左辺を関数Y(X)とするグラフは図５の通りである。この関数が０になる結果がX1からX3である。ここでsinθとして0から1の範囲にある解はX3のみでありこのsinθがX3となる位相がメインインバータ２の立ち上がる位相θであり、立下りは180度－θとなる。
　第２のメインパターンは、３次調波の振幅極性が、基本波の振幅極性と逆の極性（Bがマイナス）でありメインインバータ２の出力パルスが同極性側に１パルスのみのパターンである。図６に波形例を示す。第２のメインパターンでの解は第１のメインパターンと同じく式（４）、式（５）、式（６）で求められる。
　第３のメインパターンは、３次調波の振幅極性が、基本波の振幅極性と逆の極性（Bがマイナス）でありメインインバータ２の出力パルスが正側に１パルス、逆極性（負側）に２パルス発生するパターンである。波形例を図７に示す。正側のパルスに関して、解式は第１のメインパターンと同じく式（４）、式（５）、式（６）で求められる。逆極性側のパルスに関して、a0を-Vm/2に変更し、式（４）、式（５）、式（６）で求めることができる。
　メインインバータ２の正側の出力パルスの例として、Aを1０、Bを－２５、Vbを１０、Vmを３０とし、a0をVm/2として式（３）の左辺を関数Y(X)とするグラフを図８に示す。関数Y(X)が０になる変数Xが解であり、X1からX3である。ここでsinθとして０から１の範囲にある解はX2のみでありこのsinθがX2となる位相がメインインバータの立ち上がる位相θ00であり、立下りは１８０度－θ00となる。
　同様にメインインバータ２の負側の出力パルスの例として、Aを1０、Bを－２５、Vbを１０、Vmを３０とし、a0を-Vm/2として式（３）を関数Y(X)とするグラフを図９に示す。関数Y(X)が０になる変数Xが解であり、X1からX3である。ここでsinθとして０から１の範囲にある解はX2とX3である。このsinθ0に近い側からX3となる位相が、メインインバータが負側に立ち上がる位相θ01であり、sinθがX2になる位相θ02がメインインバータが立ち下がる位相である。第２の負側の出力パルスに関しては１８０度から、上記θ01及びθ02を引いた値が、それぞれ立ち下がる位相、立ち上がる位相に該当する。
　次に重畳させる３次調波である３次重畳電圧振幅Bを求める。まず奇関数であるメインインバータ２の出力電圧に含まれる基本波成分bm1はフーリエ級数展開により式（７）で表される。
　　bm1=(4Vm/π)・(cosθ00+cosθ02－cosθ01)　　（７）
　メインインバータ２の基本波成分bm1及びサブインバータ３の出力電圧に含まれる基本波成分bb1と目標交流電圧振幅Aに対して式（８）が成り立つ。
　　A＝bm1+bb1　　（８）
よってサブインバータ３の基本波成分bb1は式（９）で求まる。
　　bb1=A－bm1=A－(4Vm／π)・(cosθ00+cosθ02－cosθ01) 　　（９）
　サブインバータ３は総電力が０となることが電圧を安定させる条件であるので、基本波成分を示す上式（９）の計算結果が０となれば、サブインバータ３では電力が生じないこととなりサブインバータのＤＣ母線電圧が安定していることになる。
　図１０は、例としてメインインバータ２の母線電圧Vmを30V、サブインバータ３の母線電圧Vbを10Vに設定したときの、３次重畳電圧振幅Bを横軸に、目標交流電圧振幅Aをパラメータとして、サブインバータ３の基本波成分bb1と目標交流電圧振幅Aとの比率であるbb1/Aの値を示している。図１０には目標交流電圧振幅Aが5Vから35Vまで変化させた各グラフを図示している。
　図１０のグラフからbb1/Aがゼロラインと交差する点がそれぞれ存在する。すなわち、このゼロラインとの交点で動作するように３次重畳電圧を加算する制御ができれば、サブインバータ３の出力電圧に含まれる基本波成分bb1を０、つまりはサブインバータへのエネルギーの流入出量をゼロとでき、サブインバータ３の母線電圧Vbを安定にすることができる。すなわち、目標交流電圧振幅Aに対して、各相のサブインバータの出力電圧に含まれる基本波成分bb1が０となる、３次重畳電圧振幅Bを求め、求めた３次重畳電圧振幅Bの３次重畳電圧を、目標交流電圧振幅Aの基本波目標交流電圧に加算した電圧を３次重畳目標交流電圧として、メインインバータおよびサブインバータを制御すればよい。
　図１１は、図１０から目標交流電圧振幅Aが３５Vの場合と、Aが１０Vの場合の波形を抜き出したものである。図に示すように、Aが３５Vの場合はサブインバータ３の基本波成分bb1と目標交流電圧振幅Aの比率であるbb1/Aの傾きは負のみであり、ゼロラインとの交点が１個である。Aが１０Vの場合は、サブインバータ３の基本波成分bb1と目標交流電圧振幅Aの比率であるbb1/Aの傾きは負から正に変化する極点を有しており、ゼロラインとの交点が２個となる。２個の交点のうち右側に位置する点では制御量に対するbb1/Aの傾きが左側に位置する交点での傾きと反対である。図１２は図１１に制御の方向性を矢印で加筆したものである。
　そのためそれぞれで交点に到達するためには、サブインバータ３の母線電圧Vbの偏差の極性に対して、母線電圧Vbを目標値に制御するために必要な、重畳させる３次重畳電圧の振幅の大きさの増減方向が逆転していることになる。よってサブインバータ３の母線電圧Vbを制御するための３次調波である３次重畳電圧振幅Bを制御装置１１により演算する場合、偏差に対する制御量の変化条件を同じ方向にすべきである。
　このとき交点が２個の条件でも、交点が１個のみの時と同じ制御方向になる交点のみ利用する。この制御方向を合わせるためには、正の傾きに入らないように禁止帯として前記３次重畳電圧振幅Bに対し上限リミッタである３次重畳リミッタを設け、右側に位置する交点に制御系が辿り着かないようにする必要がある。
　このリミッタ値は解である低圧側となる左側に位置する交点となる３次重畳電圧振幅B以上、そして傾きの向きが変わる極点でのB以下の範囲が適当である。本実施の形態で目標交流電圧振幅Aの条件ごとに、交点が１個の場合はその交点、交点が２個の場合は傾きの変化点である極点を求め、プロットした値から目標交流電圧振幅Aを変化量（変数）とした近似式を作成し、制御装置１１内でその近似式を用いる。よって制御装置１１では近似式を制御ルーチン上で演算することになる。プロット値は、交点が１個の場合は交点よりも大きい値、交点が２個の場合は極点よりも小さい値になるようにマージンを設けてもよい。
　また図１２において目標交流電圧振幅Aが１０Vの条件でのグラフが示すように、右側交点側でも３次重畳電圧振幅Bとして小さい側にあれば、制御が一時的に外れながらも、正極性の傾きから負極性の傾きへと、目的の傾きに向かっていくため、正極性側の交点より小さい値であれば、３次重畳電圧振幅Bのリミッタを設定することも可能である。
　もちろん制御装置１１では複雑な関数の演算を毎回行うのではなく、あらかじめ近似式を解き、その結果一覧をリミッタ値としてマップを作成しメモリに保存、制御ルーチンの中で読み込む方法でも実現できる。
　以上をまとめると、目標交流電圧振幅Aが与えられると、そのAに対してサブインバータ３の基本波成分bb1が０となる３次重畳電圧振幅Bを、制御装置１１内に記憶されている近似式またはマップにより求め、式（３）の解から、メインインバータ２のパルスの立ち上がり位相、立下り位相を求めるとともに、サブインバータのパルスの立ち上がり位相、立下り位相を求めて、各半導体スイッチング素子を制御する。このように制御することで、階調制御インバータのＵ相、Ｖ相、Ｗ相のそれぞれの出力として基本波に３次重畳電圧が重畳された交流電圧が出力され、相間電圧としては３次重畳電圧がキャンセルされた３相交流電圧を発生することができる。このとき、サブインバータ３の１周期における総電力が０となっている。また、サブインバータ３のコンデンサの電圧Vbの目標電圧はE/3に設定する。なお、サブインバータのパルスの立ち上がり位相、立下り位相は、３次重畳目標交流電圧がE/3、2E/3、0、-E/3、-2E/3、となる位相として決定される。
　図１３は、実施の形態１による電力変換装置の制御装置１１内における、重畳する３次調波である３次重畳電圧振幅B、及びＵ相、Ｖ相、Ｗ相の３次重畳目標交流電圧であるインバータ出力電圧指令値Vr（Vru、Vrv、Vrw）を算出するための演算を説明するブロック図である。
　まずＵ相を基準に演算を行っていく。サブインバータ３のサブインバータＤＣ母線電圧目標値であるサブＤＣ母線電圧目標値（コンデンサの電圧の目標値）R_Vbと、Ｕ相のサブインバータ母線電圧すなわちＵ相のコンデンサの電圧の検出値であるＵ相サブＤＣ母線検出値Vbuの偏差ΔVbu（第１の偏差とも称する）を減算器１０１ｕにより演算する。この偏差ΔVbuを入力とした積分制御器１０２を利用し、その出力として制御量Biを演算する。また、偏差ΔVbuを入力としたＵ相比例制御器１０３ｕを利用し、その出力として制御量Bpuを演算する。積分制御器１０２の出力である制御量BiとＵ相比例制御器１０３ｕの出力であるＵ相制御量Bpuを加算器１０４ｕで加算した合計がＵ相インバータでの３次重畳電圧振幅Buとなる。以上の第１の偏差ΔVbuから３次重畳電圧振幅Buを導出する制御系は通常の比例積分制御（ＰＩ制御）である。更にこの３次重畳電圧振幅Buは３次重畳リミッタ１０５ｕを通過し、目標交流電圧である基本波Asinθの周波数の３倍の周波数としてsin3θを掛け合わせたBu(sin3θ)が重畳させる３次重畳電圧の瞬時値である。加算器１０６ｕにより加算されたAsinθとBu(sin3θ)の合計値がＵ相インバータ出力電圧指令値Vruとなり、この指令値を満足するように階調制御インバータは出力制御される。
　次にＶ相では、サブＤＣ母線電圧目標値R_Vbと、Ｖ相のサブインバータ３のＤＣ母線電圧検出値Vbvの偏差ΔVbv（第２の偏差とも称する）を減算器１０１ｖにて演算する。この偏差ΔVbvを入力としたＶ相比例制御器１０３ｖを利用し、その出力として制御量Bpvを演算する。
　Ｕ相での制御演算で求めた積分制御器１０２の出力である制御量BiとＶ相比例制御器１０３ｖの出力であるＶ相制御量Bpvを加算器１０４ｖで加算した合計がＶ相インバータでの３次重畳電圧振幅Bvとなる。更にこの３次重畳電圧振幅Bvは３次重畳リミッタ１０５ｖを通過し、基本波目標交流電圧Asinθの周波数の３倍の周波数としてsin3θを掛け合わせたBv(sin3θ)が重畳させる３次重畳電圧の瞬時値である。Ｖ相の基本波であるAsin(θ+2π/3)とBv(sin3θ)とを加算器１０６ｖで加算した合計値がＶ相インバータ出力電圧指令値Vrvとなり、この指令値を満足するように階調制御インバータは出力制御される。
　次にＷ相では、サブＤＣ母線電圧目標値R_Vbと、Ｗ相のサブインバータ３のＤＣ母線電圧検出値Vbwの偏差ΔVbw（第３の偏差とも称する）を減算器１０１ｗにて演算する。この偏差ΔVbwを入力としたＷ相比例制御器１０３ｗを利用し、その出力として制御量Bpwを演算する。Ｕ相での制御演算で求めた積分制御器１０２の出力である制御量BiとＷ相比例制御器１０３ｗの出力である制御量Bpwとを加算器１０４ｖで加算した合計がＷ相インバータでの３次重畳電圧振幅Bwとなる。更にこの３次重畳電圧振幅Bwは３次重畳リミッタ１０５ｗを通過し、基本波目標交流電圧Asinθの周波数の３倍の周波数としてsin3θを掛け合わせたBw(sin3θ)が重畳させる３次重畳電圧の瞬時値である。Ｗ相の基本波であるAsin(θ+4π/3)とBw(sin3θ)とを加算器１０６ｗで加算した合計値がＷ相インバータ出力電圧指令値Vrwとなり、この指令値を満足するように階調制御インバータは出力制御される。
　３相それぞれの制御系で積分制御器１０２を共通にすることで、３次重畳電圧を３相で概ね一致させ、零相電圧を発生させないようにしている。各相で分かれている比例制御器はあくまで微調整で、この微調整の成分が、零相電圧が所定の値以下になるようリミッタをかけるのが理想的な設定である。
　なお、例えば図１０の特性において、目標交流電圧振幅Aが２０Vから３５Vの範囲のように、bb1/AのBに対する特性に極点がない範囲の目標交流電圧振幅Aのみを用いる用途では、各相において、３次重畳リミッタを省略することもできる。
　本実施の形態１によれば、メインインバータ２の出力電圧にサブインバータ３の出力電圧を加算して出力電圧とする構成の階調制御インバータにおいて、サブインバータ３の直流源となるコンデンサの電圧Vbをメインインバータ２の入力電圧E（=Vdc/2）に対してE/3となるよう制御するとともに、目標交流電圧振幅Aおよび周波数が変化しても、サブインバータ３の基本波成分を０とする３次重畳電圧振幅Bを求めて、目標交流電圧振幅Aの基本波目標交流電圧に３次重畳電圧振幅Bの３次重畳電圧を加算した電圧である３次重畳目標交流電圧を階調制御インバータの目標交流電圧として制御するようにした。この結果、フィルタを小型化できる９レベル階調制御インバータにおいて、目標交流電圧および周波数が変化する用途においても、サブインバータ３のＤＣ母線に専用電源が不要なインバータとすることができるので、より軽量なインバータを提供可能となる。
実施の形態２．
　図１４は、実施の形態２による電力変換装置の制御装置内における、重畳する３次調波である３次重畳電圧振幅B及びＵ相、Ｖ相、Ｗ相の３次重畳目標交流電圧であるインバータ出力電圧指令値Vr（Vru、Vrv、Vrw）を算出するための演算を説明するブロック図である。本実施の形態２における電力変換装置の構成は、図１と同様である。
　まずＵ相を基準に演算を行っていく。サブＤＣ母線電圧目標値R_Vbと、Ｕ相のサブインバータ３のＤＣ母線電圧検出値Vbuの偏差ΔVbuを減算器１０１ｕにより演算する。この偏差ΔVbuを入力とした積分制御器１０２を利用し、その出力として制御量Biを演算する。次に目標交流電圧振幅Aをフィードフォワード量演算器１０７に入力し、３次重畳電圧のフィードフォワードの制御量Bffとして出力し、積分制御器１０２の出力である制御量Biに加算器１０８により加算し、合計値Bifを出力する。また、偏差ΔVbuを入力としたＵ相比例制御器１０３ｕを利用し、その出力として制御量Bpuを演算する。積分制御器１０２とフィードフォワード量演算器１０７の合計出力量BifとＵ相制御量Bpuとを加算器１０４ｕで加算した合計が３次重畳電圧振幅Buとなる。更に、この３次重畳電圧振幅Buは３次重畳リミッタ１０５ｕを通過し、目標出力交流電圧の基本波Asinθの３倍の周波数としてsin3θを掛け合わせたBu(sin3θ) が重畳させる３次重畳電圧の瞬時値である。加算器１０６ｕにより加算されたAsinθとBu(sin3θ)の合計値がＵ相インバータ出力電圧指令値Vruとなり、この指令値を満足するように階調制御インバータは出力制御される。
　次にＶ相では、サブＤＣ母線電圧目標値R_Vbと、Ｖ相のサブインバータ３の母線電圧検出値Vbvの偏差ΔVbvを減算器１０１ｖにより演算する。この偏差ΔVbvを入力としたＶ相比例制御器１０３ｖを利用し、その出力として制御量Bpvを演算する。次にＵ相での演算で求めた積分制御器１０２とフィードフォワード量演算器１０７の合計出力量BifとＶ相比例制御器１０３ｖの制御量Bpvを加算器１０４ｖで加算した合計が３次重畳電圧振幅Bvとなる。更にこの３次重畳電圧振幅Bvは３次重畳リミッタ１０５ｖを通過し、目標交流基本波Asinθの３倍の周波数としてsin3θを掛け合わせたBv(sin3θ) が重畳させる３次重畳電圧の瞬時値である。Ｖ相の基本波であるAsin(θ+2π/3)とBv(sin3θ)とを加算器１０６ｖで加算した合計値がＶ相インバータ出力電圧指令値Vrvとなり、この指令値を満足するように階調制御インバータは出力制御される。
　次にＷ相では、サブＤＣ母線電圧目標値R_Vbと、Ｗ相のサブインバータＤＣ母線電圧の検出値Vbwの偏差ΔVbwを減算器１０１ｗにて演算する。この偏差ΔVbwを入力としたＷ相比例制御器１０３ｗを利用し、その出力として制御量Bpwを演算する。Ｕ相での制御演算で求めた積分制御器１０２とフィードフォワード量演算器の合計出力量BifとＷ相比例制御器１０３ｗの制御量Bpwを加算器１０４ｗで加算した合計が３次重畳電圧振幅Bwとなる。更にこの３次重畳電圧振幅Bwは３次重畳リミッタ１０５ｗを通過し、目標交流基本波Asinθの３倍の周波数としてsin3θを掛け合わせたBw(sin3θ)が３次重畳電圧の瞬時値である。Ｗ相の基本波であるAsin(θ+4π/3)とBw(sin3θ)とを加算器１０６ｗで加算した合計値がＷ相インバータ出力電圧指令値Vrwとなり、この指令値を元に階調制御インバータは出力制御される。
　ここでフィードフォワード量演算器１０７は、サブインバータ３の基本波成分bb1がゼロとなる３次重畳電圧振幅Bを演算した結果から、目標交流電圧振幅Aを変化量（変数）とする近似式を求め、この近似式を関数として制御に実装し、入力される目標交流電圧振幅Aに対して実装された関数の演算結果をフィードフォワード量演算結果として出力するものである。
　本実施の形態によれば、フィルタを小型化できる９レベル階調制御インバータにおいてサブインバータ用の専用電源が不要となり、サブインバータ母線電圧制御も高速化されることで、より急峻な変化を要する負荷に適用可能な軽量なインバータを提供できる。
実施の形態３．
　図１５は、実施の形態３による電力変換装置の制御装置内における、重畳する３次調波である３次重畳電圧振幅B及びＵ相、Ｖ相、Ｗ相の３次重畳目標交流電圧であるインバータ出力電圧指令値Vr（Vru、Vrv、Vrw）を算出するための演算を説明するブロック図である。本実施の形態３における電力変換装置の構成は、図１と同様である。
　まずＵ相を基準に演算を行っていく。サブＤＣ母線電圧目標値R_Vbと、Ｕ相のサブインバータ３のＤＣ母線電圧検出値Vbuの偏差ΔVbuを減算器１０１ｕにより演算する。偏差ΔVbuを入力としリセット付積分制御器１１２を利用し、その出力として制御量Biを演算する。
　リセット付積分制御器１１２は、リセット信号が入力された場合、蓄積された積分量を初期値に戻す機能を持つ。リセットのためのトリガであるリセット信号は、リセット判定器１０９から出力される信号である。リセット判定器１０９は、入力される目標交流電圧振幅Aに対して、図１０のようなサブインバータの出力基本波成分bb1が０となる交点が１個となるAから２個になるAに切り替わった条件にて、その演算周期のみトグル状のリセット信号を出力するものである。
　初期値は、要求される３次重畳電圧振幅Bの適正値以下である。尚、Bの適正値は前述のように交点が２個存在する条件では、実施の形態１で説明したように、制御の方向性を合わせるために選択した左側に図示された交点のBが適正解として適用される。
　図１６は一例として、目標交流電圧振幅Aが下がったとき、ここではAが３５V条件から１０V条件へ下がった場合の、３次重畳電圧振幅Bとサブインバータ３の出力電圧の基本波成分bb1との関係において、リセットによりAが１０Vの時の負極性傾き領域に移動するように積分制御器にたまった制御量Biをリセットにより初期値に戻すことを図示している。
　本実施の形態３では、実施の形態２に記載のサブインバータ３の基本波成分bb1がゼロとなる３次重畳電圧振幅Bを演算した結果を、目標交流電圧振幅Aを変化パラメータ（変数）とする近似式において、目標交流電圧振幅Aが０の場合の演算結果を初期値として用いる。
　もちろん、Aの値によって変化する近似式を用いてもよい。その近似式は目標交流電圧振幅Aに対するBの適正解からマイナス方向へマージン電圧を引き去った値をプロットしたものから作成し、関数として制御装置１１に実装すればよい。
　また、制御装置１１では関数の複雑な演算を毎回実施するのではなく、あらかじめ近似式を解き、その結果一覧を初期値としてマップを作成しメモリに保存、制御ルーチンの中で読み込む方法でも実現できる。
　次に基本波である目標交流電圧振幅Aをフィードフォワード量演算器１０７に入力し、３次重畳電圧のフィードフォワードの制御量Bffとして出力し、加算器１０８によりリセット付き積分制御器１１２の出力である制御量Biに加算し、Bifを出力する。また、偏差ΔVbuを入力としＵ相比例制御器１０３ｕを利用し、その出力として制御量Bpuを演算する。リセット付き積分制御器１１２とフィードフォワード量演算器１０７の合計出力量BifとＵ相制御量Bpuとを加算器１０４ｕにより加算した合計が３次重畳電圧振幅Buとなる。
　尚、図１５では実施の形態２に記載したフィードフォワード量演算を利用しているが、実施の形態１のようにフィードフォワード量演算は利用しなくてもよい。
　更に、この３次重畳電圧振幅Buは３次重畳リミッタ１０５ｕを通過し、目標交流基本波Asinθの3倍の周波数としてsin3θを掛け合わせたBu(sin3θ) が重畳させる３次重畳電圧の瞬時値である。加算器１０６ｕにより加算されたAsinθとBu(sin3θ)の合計値がＵ相インバータ出力電圧指令値Vruとなり、この指令値を満足するように階調制御インバータは出力制御される。
　次にＶ相では、サブＤＣ母線電圧目標値R_Vbと、Ｖ相のサブインバータ３のＤＣ母線電圧検出値Vbvの偏差ΔVbvを減算器１０１ｖで演算する。この偏差ΔVbvを入力としたＶ相比例制御器１０３ｖを利用し、その出力として制御量Bpvを演算する。次にＵ相での制御演算で求めたリセット付積分制御器１１２とフィードフォワード量演算器１０７の合計出力量BifとＶ相比例制御器１０３ｖの制御量Bpvとを加算器１０４ｖにおいて加算した合計が３次重畳電圧振幅Bvとなる。更にこの３次重畳電圧振幅Bvは３次重畳リミッタ１０５ｖを通過し、目標交流基本波Asinθの３倍の周波数としてsin3θを掛け合わせたBv(sin3θ) が重畳させる３次重畳電圧の瞬時値である。Ｖ相の基本波であるAsin(θ+2π/3)とBv(sin3θ)とを加算器１０６ｖで加算した合計値がＶ相インバータ出力電圧指令値Vrvとなり、この指令値を満足するように階調制御インバータは出力制御される。
　次にＷ相では、サブＤＣ母線電圧目標値R_Vbと、Ｗ相のサブインバータ３のＤＣ母線電圧検出値Vbwの偏差ΔVbwを減算器１０１ｗで演算する。この偏差ΔVbwを入力としたＷ相比例制御器１０３ｗを利用し、その出力として制御量Bpwを演算する。次にＵ相での制御演算で求めたリセット付積分制御器１１２とフィードフォワード量演算器１０７の合計出力量BifとＷ相比例制御器１０３ｗの制御量Bpwとを加算器１０４ｗにおいて加算した合計が３次重畳電圧振幅Bwとなる。更にこの３次重畳電圧振幅Bwは３次重畳リミッタ１０５ｗを通過し、目標交流基本波Asinθの３倍の周波数としてsin3θを掛け合わせたBw(sin3θ) が重畳させる３次重畳電圧の瞬時値である。Ｗ相の基本波であるAsin(θ+4π/3)とBw(sin3θ)とを加算器１０６ｗで加算した合計値がＷ相インバータ出力電圧指令値Vrwとなり、この指令値を満足するように階調制御インバータは出力制御される。
　本実施の形態３は、フィルタを小型化できる９レベル階調制御インバータにおいてサブインバータ母線電圧制御の制御演算量を少なくでき、軽量なインバータを提供できる実施の形態１及び実施の形態２の制御方式の別形態である。
　図１３から図１５において、ΔVbu（第１の偏差）を入力して、あるいはΔVbuおよび目標交流電圧振幅Aを入力して、３次重畳電圧振幅Buを出力するまでの制御器を第１の制御器と称し、ΔVbv（第２の偏差）を入力して３次重畳電圧振幅Bvを出力するまで制御器を第２の制御器と称し、ΔVbw（第３の偏差）を入力して３次重畳電圧振幅Bwを出力するまで制御器を第３の制御器と称することとする。また３次重畳リミッタを備える場合は、第１の制御器、第２の制御器、第３の制御器は、それぞれ、３次重畳リミッタを含むものとする。
　以上の実施の形態ではメインインバータ２を図１のような中性点クランプ方式の３レベルインバータで示したが、図１７に示すような直流源１の中性点と各相の交流出力を短絡させる双方向に電流が流れるスイッチを設けたＴ型３レベルインバータを用いてもよい。
　図１に示した制御装置１１は、具体的には、図１８に示すように、ＣＰＵ（Central Processing Unit）等の演算処理装置１１ｐ、演算処理装置１１ｐとデータをやり取りする記憶装置１１ｍ、演算処理装置１１ｐと外部の間で信号を入出力する入出力インターフェース１１ｉなどを備えている。演算処理装置１１ｐとしてＡＳＩＣ（Application Specific Integrated Circuit）、ＩＣ（Integrated Circuit）、ＤＳＰ（Digital Signal Processor）、ＦＰＧＡ（Field Programmable Gate Array）、および各種の信号処理回路等が備えられても良い。また、演算処理装置１１ｐとして、同じ種類のもの、または異なる種類のものが複数備えられ、各処理が分担して実行されてもよい。記憶装置１１ｍとして、演算処理装置１１ｐからデータを読み出しおよび書き込みが可能に構成されたＲＡＭ（Random Access Memory）、演算処理装置１１ｐからデータを読み出し可能に構成されたＲＯＭ（Read Only Memory）等が備えられている。入出力インターフェース１１ｉは、例えば、メインインバータ２およびサブインバータ３に備えられた各電圧センサ、電流センサなどから出力されるセンサ信号を演算処理装置１１ｐに入力するＡ／Ｄ変換器、各半導体スイッチング素子に駆動信号を出力するための駆動回路などから構成される。
実施の形態４．
　本実施の形態は、実施の形態１から実施の形態３による電力変換装置のいずれかを備えた飛行物体の実施の形態である。本実施の形態の飛行物体は、例えば航空機、ヘリコプター、ドローン、空飛ぶ自動車等である。
　図１９は、実施の形態４による飛行物体２００の概略ブロック図である。飛行物体２００は、実施の形態から３のいずれかで説明した電力変換装置を備える。飛行物体２００は、その推進系電力システム２１０として、電力源２１４、電力源２１４に接続された直流電源２１５、直流電源２１５に接続され所定の電圧に変換する例えば降圧チョッパ回路を備えたＤＣ／ＤＣコンバータ２１６、ＤＣ／ＤＣコンバータ２１６で降圧された直流電力を交流電力に変換するインバータ２１３、インバータ２１３から電力が供給される負荷２１２、及びＤＣ／ＤＣコンバータ２１６、インバータ２１３を制御する制御装置２１１を備える。ここで負荷２１２は推進力を得るための推進系負荷であり、例えば電動モーターである。
　実施の形態１、実施の形態２あるいは実施の形態３による電力変換装置の階調制御インバータは、飛行物体２００に搭載されるインバータ２１３として用いられる。ここでは、ＤＣ／ＤＣコンバータ２１６が図１における直流源１に相当する。また制御装置２１１は、図１の制御装置１１の機能を含んでいる。航空機に代表される飛行物体のように上空を飛行するものに搭載する装置は、軽量化および放電が発生し難いなどの信頼性が求められる。このため、実施の形態１、実施の形態２あるいは実施の形態３で説明した階調制御インバータをインバータ２１３として備えた電力変換装置を推進系電力システム２１０に搭載する。これにより、軽量化かつ部分放電が抑制され、信頼性を向上できる。
　本願には、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
　１　直流源、２　メインインバータ、３　サブインバータ、４　Ｕ相サブインバータ、５　Ｖ相サブインバータ、６　Ｗ相サブインバータ、１１　制御装置、１５　Ｕ相メインインバータ、１６　Ｖ相メインインバータ、１７　Ｗ相メインインバータ、４１、５１、６１　コンデンサ（蓄電素子）、１０２　積分制御器、１０３ｕ　Ｕ相比例制御器、１０３ｖ　Ｖ相比例制御器、１０３ｗ　Ｗ相比例制御器、１０５ｕ、１０５ｖ、１０５ｗ　３次重畳リミッタ、１０７　フィードフォワード量演算器、１０９　リセット判定器、１１２　リセット付積分制御器、２００　飛行物体、２１２　負荷、２１５　直流電源

Claims (10)

  1. 　直列に接続された複数の半導体スイッチング素子により、直流電圧Eと、直流電圧-Eと、電圧０とを切り替えて出力電圧とするメインインバータ３個と、
    複数の半導体スイッチング素子と直流電圧Vbを供給する蓄電素子とを有し、Vbと、-Vbと、電圧０とを切り替えて出力電圧とするサブインバータ３個と、
    ３個の前記メインインバータの複数の前記半導体スイッチング素子、および３個の前記サブインバータの複数の前記半導体スイッチング素子を制御する制御装置と、を備え、
    ３個の前記メインインバータはそれぞれＵ相メインインバータ、Ｖ相メインインバータ、およびＷ相メインインバータを構成し、
    ３個の前記サブインバータはそれぞれＵ相サブインバータ、Ｖ相サブインバータ、およびＷ相サブインバータを構成し、
    各相のメインインバータの出力電圧にそれぞれ各相のサブインバータの出力電圧を加えた電圧が各相の出力電圧となるよう、前記Ｕ相サブインバータ、前記Ｖ相サブインバータ、および前記Ｗ相サブインバータが、それぞれ前記Ｕ相メインインバータの出力端子、前記Ｖ相メインインバータの出力端子、および前記Ｗ相メインインバータの出力端子に接続され、
    ３相の交流電圧を出力する電力変換装置において、
    前記制御装置は、各相の前記蓄電素子の電圧であるVbの目標電圧をE/3に設定するとともに、目標とする基本波の目標交流電圧である基本波目標交流電圧に、前記基本波の３倍の周波数の３次調波である３次重畳電圧を加算した３次重畳目標交流電圧を、各相の前記出力電圧の目標交流電圧とし、各相の前記サブインバータの出力電圧に含まれる基本波成分が０となるよう前記３次重畳電圧の振幅を設定して、前記各相のメインインバータおよび前記各相のサブインバータの各半導体スイッチング素子を制御する電力変換装置。
  2. 　前記制御装置は、前記基本波目標交流電圧の振幅である目標交流電圧振幅Aに対して、前記各相のサブインバータの出力電圧に含まれる基本波成分の振幅bb1が０となる、前記３次重畳電圧の振幅である３次重畳電圧振幅Bを求め、求めた前記３次重畳電圧振幅Bの３次重畳電圧を前記目標交流電圧振幅Aの前記基本波目標交流電圧に加算して前記３次重畳目標交流電圧に設定する請求項１に記載の電力変換装置。
  3. 　前記制御装置は、前記Aを変数とした、前記bb1が０となる前記Bを近似式として有し、前記近似式を用いて前記Bを求める請求項２に記載の電力変換装置。
  4. 　前記制御装置は、
    前記蓄電素子の前記目標電圧と前記Ｕ相サブインバータの前記蓄電素子の電圧の検出値との偏差である第１の偏差を入力としてＵ相の前記３次重畳電圧振幅であるBuを出力する第１の制御器と、
    前記蓄電素子の前記目標電圧と前記Ｖ相サブインバータの前記蓄電素子の電圧の検出値との偏差である第２の偏差を入力としてＶ相の前記３次重畳電圧振幅であるBvを出力する第２の制御器と、
    前記蓄電素子の前記目標電圧と前記Ｗ相サブインバータの前記蓄電素子の電圧の検出値との偏差である第３の偏差を入力としてＷ相の前記３次重畳電圧振幅であるBwを出力する第３の制御器とを備え、
    前記第１の制御器、前記第２の制御器、および前記第３の制御器のそれぞれの出力を用いて、各相の前記３次重畳目標交流電圧を設定する請求項２に記載の電力変換装置。
  5. 　前記第１の制御器は、前記第１の偏差を入力とする積分制御器の出力と、前記第１の偏差を入力とするＵ相用比例制御器の出力とを加算して、前記Buを求めるよう構成され、
    　前記第２の制御器は、前記積分制御器の出力と、前記第２の偏差を入力とするＶ相用比例制御器の出力とを加算して、前記Bvを求めるよう構成され、
    　前記第３の制御器は、前記積分制御器の出力と、前記第３の偏差を入力とするＷ相用比例制御器の出力とを加算して、前記Bwを求めるよう構成されている、
    請求項４に記載の電力変換装置。
  6. 　前記第１の制御器は、前記第１の偏差を入力とする積分制御器の出力と、前記目標交流電圧振幅Aを入力とするフィードフォワード量演算器の出力と、前記第１の偏差を入力とするＵ相用比例制御器の出力とを加算して、前記Buを求めるよう構成され、
    　前記第２の制御器は、前記積分制御器の出力と、前記フィードフォワード量演算器の出力と、前記第２の偏差を入力とするＶ相用比例制御器の出力とを加算して、前記Bvを求めるよう構成され、
    　前記第３の制御器は、前記積分制御器の出力と、前記フィードフォワード量演算器の出力と、前記第３の偏差を入力とするＷ相用比例制御器の出力とを加算して、前記Bwを求めるよう構成されている、
    請求項４に記載の電力変換装置。
  7. 　前記積分制御器はリセットする機能を有し、前記目標交流電圧振幅Aに基づいて前記リセットするかどうかを判定するリセット判定器からの指令により前記積分制御器の積分量を初期値にリセットする請求項５または６に記載の電力変換装置。
  8. 　前記第１の制御器、前記第２の制御器、前記第３の制御器には、それぞれ、前記Bu、前記Bv、前記Bwの値の上限を設定する３次重畳リミッタが備えられている請求項４から７のいずれか１項に記載の電力変換装置。
  9. 　前記３次重畳リミッタで設定される上限は、前記目標交流電圧振幅Aに基づいて設定される請求項８に記載の電力変換装置。
  10. 　電力源と、この電力源の電力を用いる負荷と、前記電力源の電力を変換して前記負荷に電力を供給する電力変換装置としての、請求項１から９のいずれか１項に記載の電力変換装置とを備えた飛行物体。
PCT/JP2022/042672 2022-11-17 2022-11-17 電力変換装置、および飛行物体 WO2024105841A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/042672 WO2024105841A1 (ja) 2022-11-17 2022-11-17 電力変換装置、および飛行物体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/042672 WO2024105841A1 (ja) 2022-11-17 2022-11-17 電力変換装置、および飛行物体

Publications (1)

Publication Number Publication Date
WO2024105841A1 true WO2024105841A1 (ja) 2024-05-23

Family

ID=91084081

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/042672 WO2024105841A1 (ja) 2022-11-17 2022-11-17 電力変換装置、および飛行物体

Country Status (1)

Country Link
WO (1) WO2024105841A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006246676A (ja) * 2005-03-07 2006-09-14 Kansai Electric Power Co Inc:The 電力変換装置、この電力変換装置を用いた自励式無効電力補償システム及び電力供給システム
JP2011188663A (ja) * 2010-03-10 2011-09-22 Omron Corp 電力変換装置およびパワーコンディショナ
WO2014125697A1 (ja) * 2013-02-15 2014-08-21 三菱電機株式会社 三相電力変換装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006246676A (ja) * 2005-03-07 2006-09-14 Kansai Electric Power Co Inc:The 電力変換装置、この電力変換装置を用いた自励式無効電力補償システム及び電力供給システム
JP2011188663A (ja) * 2010-03-10 2011-09-22 Omron Corp 電力変換装置およびパワーコンディショナ
WO2014125697A1 (ja) * 2013-02-15 2014-08-21 三菱電機株式会社 三相電力変換装置

Similar Documents

Publication Publication Date Title
JP4811917B2 (ja) 電力変換装置
KR100240905B1 (ko) Npc 인버터 제어 시스템
US6630804B2 (en) Driving apparatus, power output apparatus, and control method
EP2437389A2 (en) DC-link voltage balancing system and method for multilevel converters
US11211879B2 (en) Capacitor size reduction and lifetime extension for cascaded H-bridge drives
JPH05227796A (ja) 電力変換器の制御装置
CN112005482B (zh) 三电平电力变换装置、三电平电力变换装置的控制方法及存储介质
EP3093976B1 (en) Electric power conversion system
Choudhury et al. A performance comparison study of space-vector and carrier-based PWM techniques for a 3-level neutral point clamped (NPC) traction inverter drive
US11863098B2 (en) Multi-level inverter
WO2024105841A1 (ja) 電力変換装置、および飛行物体
JP7053903B2 (ja) 電力変換装置
JP2017153277A (ja) 自励式無効電力補償装置
Wang et al. A VSFPWM method of three-phase CSI for EMI mitigation based on DC current ripple prediction
US11165383B2 (en) Power conversion device and electric power steering device
JP4277360B2 (ja) ３レベルインバータの制御装置
JP7323499B2 (ja) ３レベル電力変換器の制御装置
WO2023032195A1 (ja) 電力変換器の制御部および電力変換装置
JP7328352B2 (ja) Ｐｗｍインバータ制御装置および制御方法
US20230411963A1 (en) Reactive power compensation device
Dixon et al. Drive system for traction applications using 81 level converter
In et al. Improvement of the intput-output quality of three-level NPC inverters with small DC-link
Dixon et al. Traction Drive System for Electric Vehicles, Using Multilevel Converters
JP2017022882A (ja) 電力変換装置
Farsijani et al. A Novel Hybrid Single-Phase Modular Multilevel Inverter Topology with Enhanced Number of Levels Per Number of Devices