WO2024078335A1 - 半导体结构的制作方法及半导体结构 - Google Patents

半导体结构的制作方法及半导体结构 Download PDF

Info

Publication number
WO2024078335A1
WO2024078335A1 PCT/CN2023/121918 CN2023121918W WO2024078335A1 WO 2024078335 A1 WO2024078335 A1 WO 2024078335A1 CN 2023121918 W CN2023121918 W CN 2023121918W WO 2024078335 A1 WO2024078335 A1 WO 2024078335A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
layer
substrate
oxide layer
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2023/121918
Other languages
English (en)
French (fr)
Inventor
胡敏锐
唐怡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Publication of WO2024078335A1 publication Critical patent/WO2024078335A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers

Definitions

  • the present disclosure relates to, but is not limited to, a method for manufacturing a semiconductor structure and a semiconductor structure.
  • a substrate and some material layers arranged on the substrate are formed before the gate oxidation process.
  • the substrate and these material layers are very sensitive to oxygen.
  • these structures are not protected or are improperly protected, these structures are easily oxidized, affecting the performance of the semiconductor device.
  • a first aspect of the present disclosure provides a method for manufacturing a semiconductor structure, comprising:
  • a gate oxide layer is formed in the second region of the substrate. During the process of forming the gate oxide layer, the protection layer is oxidized into an oxide layer.
  • a second aspect of the present disclosure provides a semiconductor structure, including:
  • a substrate comprising a first region and a second region
  • a gate oxide layer covers the top surface of the second region of the substrate.
  • a protective layer that can react with oxygen and generate an oxide layer is formed on a substrate, so that during the gate oxidation process, the protective layer can absorb oxygen by chemical reaction to reduce the oxygen content, and the protective layer after absorbing oxygen forms an oxide layer that can also physically block oxygen, thereby fully protecting the substrate; and the process of removing the oxide layer is compatible with conventional technologies and will not affect subsequent processes.
  • FIG. 1 is a flow chart showing a method for manufacturing a semiconductor structure according to an exemplary embodiment.
  • FIG. 2 is a schematic diagram showing a semiconductor structure according to an exemplary embodiment.
  • FIG. 3 is a schematic diagram showing a semiconductor structure according to an exemplary embodiment.
  • FIG. 4 is a schematic diagram showing a semiconductor structure according to an exemplary embodiment.
  • FIG. 5 is a schematic diagram showing a semiconductor structure according to an exemplary embodiment.
  • FIG. 6 is a schematic diagram showing a semiconductor structure according to an exemplary embodiment.
  • FIG. 7 is a schematic diagram showing a semiconductor structure according to an exemplary embodiment.
  • FIG. 8 is a schematic diagram showing a semiconductor structure according to an exemplary embodiment.
  • FIG. 9 is a schematic diagram showing a semiconductor structure according to an exemplary embodiment.
  • FIG. 10 is a schematic diagram showing a semiconductor structure according to an exemplary embodiment.
  • a substrate and some material layers disposed on the substrate are formed before the gate oxidation process.
  • the substrate and these material layers are very sensitive to oxygen.
  • these structures may be easily oxidized, thereby affecting the performance of the semiconductor device.
  • a double-layer oxide layer is formed to block oxygen diffusion in order to protect structures such as the substrate.
  • the double-layer oxide layer has limited effect in blocking oxygen, and there is still a risk of oxidation of structures such as the substrate.
  • the present disclosure provides a method for manufacturing a semiconductor structure and a semiconductor structure, the manufacturing method includes providing a substrate; forming a protective layer in a first area of the substrate; forming a gate oxide layer in a second area of the substrate, and in the process of forming the gate oxide layer, the protective layer is oxidized to an oxide layer.
  • a protective layer that can react with oxygen and generate an oxide layer is formed on the substrate, so that during the gate oxidation process, the protective layer can absorb oxygen by chemical reaction to reduce the oxygen content, and the oxide layer formed by the protective layer after absorbing oxygen can also physically block oxygen, so as to fully protect the substrate, and the process of removing the oxide layer is compatible with conventional technology and will not affect subsequent processes.
  • FIG. 1 shows a flow chart of a method for manufacturing a semiconductor structure provided according to an exemplary embodiment of the present disclosure
  • FIGS. 2 to 10 are schematic diagrams of various stages of the method for manufacturing a semiconductor structure. The method for manufacturing a semiconductor structure is described below in conjunction with FIGS. 2 to 10.
  • the present disclosure provides a method for manufacturing a semiconductor structure, and the manufacturing method includes the following steps:
  • Step S100 providing a substrate.
  • the base 100 includes a substrate 130 , and components disposed on the substrate 130 , such as transistors, capacitors, and the like.
  • the substrate 130 is used to support the components disposed thereon, and the material of the substrate 130 may be silicon (Si), germanium (Ge), Or silicon germanium (SiGe), silicon carbide (SiC); it can also be silicon on insulator (SOI), germanium on insulator (GOI); or it can also be other materials, such as III-V group compounds such as gallium arsenide.
  • Step S200 forming a protective layer on a first region of the substrate.
  • a protective layer 200 may be formed on the top surface of the first region 110 of the substrate 100 by physical vapor deposition, chemical vapor deposition, atomic layer deposition or epitaxial growth.
  • forming the protective layer 200 on the first region 110 of the substrate 100 may specifically include the following steps:
  • Step S210 forming a first material layer and a second material layer in sequence on the top surface of the substrate, wherein the first material layer and the second material layer cover the top surface of the substrate, and the second material layer covers the top surface of the first material layer.
  • a first material layer 210 may be formed on the entire top surface of the substrate 100 (including the first region 110 and the second region 120) by deposition, epitaxial growth or other processes.
  • the material of the first material layer 210 is an oxide.
  • the oxide may be a metal oxide or a non-metal oxide, such as silicon dioxide (SiO 2 ).
  • a second material layer 220 may be formed on the top surface of the first material layer 210 by deposition, epitaxial growth or other processes.
  • the material of the second material layer 220 may be polysilicon (Poly Si) or nitride (Nitride). Polysilicon and nitride can react with oxygen to absorb oxygen during the gate oxidation process, thereby improving the oxygen barrier capability of the protective layer.
  • the nitride includes silicon nitride, such as Si 3 N 4 .
  • the thickness of the second material layer 220 is less than the thickness of the first material layer 210, so that the first material layer 210 can ensure that the substrate 130 and other structures are isolated from oxygen in the environment, and the second material layer 220 can be completely oxidized into an oxide layer 400 during the process of forming the gate oxide layer 300 and block the diffusion of oxygen in the protective layer 300, thereby improving the efficiency of subsequent removal of the oxide layer 400.
  • the top surface of the substrate may be chemically mechanically polished before forming the first material layer, and the top surface of the first material layer may be chemically mechanically polished before forming the second material layer.
  • Step S220 remove the first material layer and the second material layer covering the second area of the substrate, and the retained first material layer and the second material layer located in the first area of the substrate form a protective layer.
  • the first material layer 210 and the second material layer 220 covering the second region 120 of the substrate 100 may be removed by photolithography and etching processes to expose the top surface of the second region 120 of the substrate 100, and then a gate oxide layer 300 may be formed on the second region 120 of the substrate 100 (refer to FIG. 8 ).
  • the first material layer 210 and the second material layer 220 retained on the top surface of the first region 110 form a protective layer 200.
  • all the first material layers 210 and the second material layers 220 on the second region 120 may be removed at one time.
  • a portion of the first material layer 210 and a portion of the second material layer 220 on the second region 120 may be removed first, and after a specified process is completed at the position where the first material layer 210 and the second material layer 220 are removed, another portion of the first material layer 210 and another portion of the second material layer 220 on the second region 120 may be removed, so that in the subsequent gate oxidation process, gate oxide layers 300 of different thicknesses may be formed on the second region 120 of the substrate 100 according to the performance requirements of different positions in the semiconductor device, so that the semiconductor device has optimal performance.
  • a thinner gate oxide layer 300 may be formed in the core region (Core) to enable the semiconductor device to have a faster response speed, while a thicker gate oxide layer 300 may be formed in the input/output region (I/O) to meet the high voltage requirements of the input/output region and avoid the problem of tunneling leakage current.
  • the embodiment of the present disclosure exemplarily shows a scheme of forming a protective layer by a first material layer and a second material layer, which does not limit the technical solution of the present disclosure, and the protective layer can also be a stacked structure of three layers, four layers or more layers.
  • a protective layer formed by alternating stacking of first material layers and second material layers is formed on the top surface of the substrate.
  • the protective layer may include at least two first material layers and at least one second material layer.
  • Step S300 forming a gate oxide layer in the second region of the substrate.
  • the protective layer is oxidized into an oxide layer.
  • a gate oxide layer 300 may be formed in the second region 120 of the substrate 100 by a process such as thermal oxidation, and the material of the gate oxide layer 300 may be, for example, silicon dioxide (SiO 2 ).
  • the protection layer 200 can be oxidized to form the oxide layer 400.
  • the protection layer 200 is a double-layer structure consisting of the first material layer 210 and the second material layer 220, the upper second material layer 220 is oxidized to form the oxide layer 400.
  • the chemical reaction formula for the second material layer 220 to react with oxygen to form the oxide layer 400 includes: Si 3 N 4 (s)+3/2O 2 (g) ⁇ 3SiO(g)+2N 2 (g); Si 3 N 4 (s) + 3O 2 (g) ⁇ 3SiO 2 (s) + 2N2 (g); Si 3 N 4 (s)+5O 2 (g) ⁇ 3SiO 2 (s)+4NO(g); 4Si 3 N 4 (s)+3O 2 (g) ⁇ 6Si 2 N 2 O(s)+2N 2 (g).
  • (s) indicates that the substance is a solid
  • (g) indicates that the substance is a gas
  • Si 3 N 4 can be oxidized to oxide.
  • each consumption Si 3 N 4 can generate
  • the thickness of the second material layer 200 is 0.44 to 1.5 times the thickness of the gate oxide layer 300, and the gate oxide layer 300 can be formed in one step or in multiple steps.
  • the protective layer 200 can chemically react with oxygen to reduce the oxygen content, and after absorbing oxygen, the protective layer 200 is oxidized to form an oxide layer 400.
  • the oxide layer 400 has a physical barrier effect on oxygen.
  • the protective layer 200 in the disclosed solution can effectively block oxygen by chemical and physical means.
  • a protective layer capable of reacting with oxygen to generate an oxide layer is formed on the substrate, so that during the gate oxidation process, the protective layer can first absorb oxygen by chemical reaction to reduce the oxygen content, and the oxide layer formed after the protective layer is oxidized can physically block oxygen, thereby effectively preventing the substrate from being oxidized; and the process of removing the oxide layer is compatible with conventional technologies and will not affect subsequent processes.
  • Step S220 may specifically include the following steps:
  • Step S221 forming a first photoresist layer, wherein the first photoresist layer covers a top surface of the second material layer located in a first region of the substrate.
  • the photoresist can be a positive photoresist or a negative photoresist.
  • a photoresist layer can be formed on a substrate.
  • a mask can be set above the substrate (in the z direction shown in FIG. 2 ), and the mask at least blocks the first area 110 of the substrate 100.
  • the photoresist layer not blocked by the mask can be removed by exposure, and the retained photoresist layer forms a first photoresist layer 600.
  • Step S222 Using the first photoresist layer as a mask, remove a portion of the first material layer and the second material layer in the second region.
  • the first photoresist layer 600 may be used as a mask, and an etching process may be used to remove the first material layer 210 and the second material layer 220 not covered by the first photoresist layer 600 to expose at least a portion of the top surface of the second region 120 of the substrate 100 .
  • the second region 120 of the substrate 100 includes a first sub-region 121 and a second sub-region 122
  • the gate oxide layer 300 formed in the back-end process includes a first gate oxide layer 310 and a second gate oxide layer 320
  • the first gate oxide layer 310 is located on the first sub-region 121
  • the second gate oxide layer 320 is located on the second sub-region 122
  • the first sub-region 121 is, for example, an input/output region (I/O) of a peripheral circuit
  • the second sub-region 122 is, for example, a core region (Core) of the peripheral circuit.
  • the input/output region and the core region of the peripheral circuit may be provided with gate oxide layers 300 of different thicknesses, so that both the input/output region and the core region have optimal performance.
  • step S300 may specifically include the following steps:
  • Step S310 removing the protection layer located in the first sub-region.
  • the protection layer located in the first sub-region 121 may be removed by photolithography and etching processes to expose the top surface of the first sub-region 121 of the substrate 100 .
  • Step S320 forming a first gate oxide layer in the first sub-region.
  • the protection layer located in the first region and the second sub-region is oxidized into an oxide layer.
  • a first gate oxide layer 310 is formed on the first sub-region 121 using a gate oxidation process, wherein, based on the higher operating voltage at the input/output region (I/O), a thicker first gate oxide layer 310 may be formed on the first sub-region 121 to avoid the problem of tunneling leakage current caused by poor blocking effect on electrons when the first gate oxide layer 310 is too thin.
  • I/O input/output region
  • the gate oxidation process acts on the entire top surface of the substrate 100.
  • a first gate oxide layer 310 can be formed on the first sub-region 121 of the substrate 100, and the second material layer 220 covering the first region 110 and the second sub-region 122 of the substrate 100 can be oxidized.
  • the second material layer 220 chemically reacts with oxygen to reduce the oxygen content, and the second material layer 220 can be oxidized to form an oxide layer 400.
  • the material of the second material layer 220 is polysilicon, and the material of the oxide layer 400 formed by oxidation includes SiO 2 .
  • the material of the second material layer 220 is Si 3 N 4
  • the material of the oxide layer 400 formed by oxidation includes any one or more of SiO 2 and Si 2 N 2 O.
  • Step S330 removing the oxide layer located in the second sub-region to expose the top surface of the second sub-region of the substrate.
  • photolithography and etching processes can be used to remove the first material layer 210 and the oxide layer 400 covering the second sub-region 122, and the top surface of the second sub-region 122 of the substrate 100 is exposed, so that a second gate oxide layer 320 can be formed on the top surface of the second sub-region 122 (refer to Figure 8).
  • step S330 may specifically include the following steps:
  • Step S331 forming a second photoresist layer, wherein the second photoresist layer covers a top surface of the first gate oxide layer and a top surface of the oxide layer in the first region, and the oxide layer covering the second sub-region is exposed.
  • a second photoresist layer 700 may be formed on the top surfaces of the first region 110 and the first sub-region 121 of the substrate 100, and the top surface of the oxide layer 400 covering the second sub-region 122 of the substrate 100 is exposed.
  • the method of forming the second photoresist layer may be the same as the method of forming the first photoresist layer 600 in step S221, and will not be described in detail herein.
  • Step S332 Using the second photoresist layer as a mask, remove the oxide layer covering the second sub-region to expose the top surface of the second sub-region of the substrate.
  • step S332 is the same as the implementation method of step S222 , and will not be repeated here.
  • Step S340 forming a second gate oxide layer, wherein the second gate oxide layer covers the top surface of the second sub-region of the substrate.
  • a second gate oxide layer 320 may be formed on the top surface of the second sub-region 122 of the substrate 100 by using a gate oxidation process.
  • the second sub-region 122 of the substrate 100 may be a core region (Core).
  • the operating voltage of the core region is lowered to form a thinner second gate oxide layer 320, so that the semiconductor device has a faster response speed.
  • part of the second material layer 220 in the protective layer is oxidized into the oxide layer 400
  • the remaining entire second material layer 220 in the protective layer is oxidized into the oxide layer 400 .
  • Step S350 forming a high-K dielectric layer on top surfaces of the first gate oxide layer and the second gate oxide layer, wherein the high-K dielectric layer also covers the top surface of the oxide layer in the first region.
  • a high-K dielectric layer 800 (high-K) can be formed on the top surface of the semiconductor device by a deposition process, that is, the high-K dielectric layer 800 can cover the top surface of the first gate oxide layer 310 , the second gate oxide layer 320 , and the oxide layer 400 covering the first region 110 .
  • the process of forming the high-K dielectric layer 800 is, for example, the HKMG (High-K Metal Gate) process, where HK stands for High-K (high dielectric constant) and MG stands for Metal Gate. That is, a high-K dielectric material is used to replace or superimpose the gate oxide layer made of oxide materials in conventional technology, and a metal gate is used to replace the polysilicon gate.
  • the high-K dielectric layer 800 can increase the gate oxide thickness, reduce the risk of tunneling leakage current, and improve the performance of semiconductor devices.
  • the materials of the high-K dielectric layer 800 include, but are not limited to, hafnium oxide, aluminum oxide, lanthanum oxide, or tantalum oxide.
  • Step S360 removing the oxide layer and the high-K dielectric layer in the first region.
  • the oxide layer 400 and the high-K dielectric layer 800 located in the first region 110 may be removed by photolithography, etching or other processes to expose the top surface of the first region 110 of the substrate 100 .
  • the first region 110 (storage active area) of the substrate 100 can adopt buried word lines 111, there is no need to perform a gate oxidation process in the first region 110. Therefore, after the gate oxidation process is completed in the second region 120 of the substrate 100, the oxide layer 400 and the high-K dielectric layer 800 of the first region 111 can be removed.
  • a dielectric layer 113 is further formed on the first region 110 of the substrate 100 before the protective layer 200 is formed.
  • the dielectric layer 113 is used to further protect the substrate 130 of the first region 110 .
  • this embodiment is a further description of step S100 in the above embodiment, and providing a substrate may specifically include the following steps:
  • Step S110 providing a substrate.
  • Step S120 forming a storage active area and a buried word line penetrating the storage active area in the first region of the substrate.
  • a P-well region, an N-well region and a shallow trench isolation structure 112 (STI) and a buried word line 111 (buried word line) recessed in the substrate are formed in a first region of the substrate 130 (refer to the first region 110 of the base 100) by, for example, ion implantation.
  • the buried word line 111 can penetrate the storage active area along the y direction shown in FIG. 2 , and can be used to form an active area of a 1T1C (i.e., each basic storage cell includes only one transistor and one capacitor) storage array.
  • Step S130 forming a peripheral active region in the second region of the substrate.
  • a P-well region, an N-well region, etc. may be formed in the second region of the substrate 130 (refer to the second region 120 of the base 100 ) by ion implantation or the like, thereby forming a P-type transistor and an N-type transistor.
  • the present disclosure provides a semiconductor structure, which includes a substrate 100 , a gate oxide layer 300 , and a protective layer 200 .
  • the substrate 100 includes a first region 110 and a second region 120.
  • the first region 110 of the substrate 100 is, for example, a storage active region of a semiconductor device, which is also referred to as an array region (Array), and the storage active region includes a plurality of storage cells arranged in an array, each storage cell including a transistor, a capacitor, etc., and a plurality of transistors and capacitors are connected through word lines and bit lines arranged in a cross, and then any storage cell can be selected through the word lines and bit lines to read and write data in the storage cell, and the principles of the word lines and bit lines are not described in detail here.
  • Array array region
  • the second region 120 of the substrate 100 is, for example, a peripheral active region of a semiconductor device, which is also called a peripheral circuit region, and is provided with N-type transistors (NMOS, Negative channel Metal-Oxide-Semiconductor), P-type transistors (PMOS, positive channel Metal-Oxide-Semiconductor), capacitors, etc.
  • the first sub-region 121 of the second region 120 is an input/output region (I/O)
  • the second sub-region 122 is a core region (Core).
  • the oxide layer 400 covers the top surface of the first region 110 of the substrate 100.
  • the oxide layer 400 is formed by oxidation of the protective layer 200 during the gate oxidation process.
  • the protective layer 200 includes a first material layer 210 and a second material layer 220 stacked up and down
  • the oxide layer 400 can be formed by oxidation of the second material layer 220 located on the upper layer.
  • the gate oxide layer 300 covers the top surface of the second region 120 of the substrate 100, and the material forming the gate oxide layer includes silicon dioxide, etc.
  • the thickness of the gate oxide layer 300 can be different, for example, a thinner second gate oxide layer 320 can be provided in the second sub-region 122 (core region) of the second region 120 of the substrate 100, and a thicker first gate oxide layer 310 can be provided in the first sub-region 121 (input-output region) of the second region 120.
  • a protective layer covers the first area of the substrate, and the protective layer can react with oxygen to form an oxide layer.
  • the protective layer can absorb oxygen by chemical reaction to reduce the oxygen content, and the oxide layer formed after absorbing oxygen can then physically block the oxygen to fully protect the substrate.
  • the process of removing the oxide layer is compatible with conventional technology and will not affect subsequent processes.
  • an input/output transistor is disposed in the first sub-region 121, and the input/output transistor includes a first gate oxide layer 310 covering the first sub-region 121 of the substrate 100.
  • a core transistor is disposed in the second sub-region 122, and the core transistor includes a second gate oxide layer 320 covering the second sub-region 122 of the substrate 100.
  • the thickness of the first gate oxide layer 310 (in the z direction shown in FIG2 , i.e., a direction perpendicular to the upper surface of the substrate) is greater than that of the second gate oxide layer 320, which has been described in the previous embodiments and will not be repeated here.
  • the core transistor further includes a channel material layer 500, and the channel material layer 500 is located between the second sub-region 122 of the second region 120 of the substrate 100 and the second gate oxide layer 320.
  • part of the channel material layer 500 is located on the P-type transistor in the second sub-region 122, and the material of the channel material layer 500 can be, for example, any one or more of silicon germanium and silicon carbide.
  • the channel material layer 500 has a different lattice constant from the substrate, and can generate stress to improve the mobility of electron holes in the channel region of the P-type transistor.
  • the substrate 100 includes a P-well region, an N-well region and a shallow trench isolation structure 112 (STI), and a buried word line 111 (BWZ) recessed in the substrate.
  • the buried word line 111 can penetrate the storage active area along the y direction shown in FIG2 , and can be used to form an active area of a 1T1C (i.e., each basic storage cell includes only one transistor and one capacitor) storage array.
  • first, second, etc. used in the present disclosure can be used to describe various structures in the present disclosure, but these structures are not limited by these terms. These terms are only used to distinguish a first structure from another structure.
  • a protective layer that can react with oxygen and generate an oxide layer is formed on a substrate, so that during the gate oxidation process, the protective layer can absorb oxygen by chemical reaction to reduce the oxygen content, and the protective layer after absorbing oxygen forms an oxide layer that can also physically block oxygen, thereby fully protecting the substrate; and the process of removing the oxide layer is compatible with conventional technologies and will not affect subsequent processes.

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

公开了一种半导体结构的制作方法及半导体结构。半导体结构的制作方法包括提供基底，在基底的第一区域形成保护层，在基底的第二区域形成栅氧层，在形成栅氧层的过程中，保护层被氧化为氧化物层。

Description

半导体结构的制作方法及半导体结构
本公开基于申请号为202211253484.1、申请日为2022年10月13日、申请名称为“半导体结构的制作方法及半导体结构”的中国专利申请提出，并要求该中国专利申请的优先权，该中国专利申请的全部内容在此引入本公开作为参考。
技术领域
本公开涉及但不限于一种半导体结构的制作方法及半导体结构。
背景技术
在一些工艺制程中，衬底以及设置于衬底上的一些材料层在栅氧化制程之前形成，衬底和这些材料层对氧气非常敏感，在栅氧化制程过程中，如果未对这些结构进行保护或者保护不当，极易导致这些结构被氧化，影响半导体器件的性能。
发明内容
以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
根据一些实施例，本公开的第一方面，提供了一种半导体结构的制作方法，包括：
提供基底；
在所述基底的第一区域形成保护层；
在所述基底的第二区域形成栅氧层，在形成所述栅氧层的过程中，所述保护层被氧化为氧化物层。
根据一些实施例，本公开的第二方面，提供了一种半导体结构，包括：
基底，包括第一区域和第二区域；
氧化物层，覆盖所述基底的第一区域的顶面；
栅氧层，覆盖所述基底的第二区域的顶面。
本公开提供的半导体结构的制作方法及半导体结构中，通过在基底上形成能够与氧气反应并生成氧化物层的保护层，以使在栅氧化制程的过程中，保护层能够通过化学反应的方式吸收氧气以减少氧气含量，并且吸收氧气后的保护层形成氧化物层还能够以物理方式阻挡氧气，实现充分保护基底；并且，去除氧化物层的工艺与常规技术兼容，不会对后续制程产生影响。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
图1是根据一示例性实施例示出的半导体结构的制作方法的流程图。
图2是根据一示例性实施例示出的半导体结构的示意图。
图3是根据一示例性实施例示出的半导体结构的示意图。
图4是根据一示例性实施例示出的半导体结构的示意图。
图5是根据一示例性实施例示出的半导体结构的示意图。
图6是根据一示例性实施例示出的半导体结构的示意图。
图7是根据一示例性实施例示出的半导体结构的示意图。
图8是根据一示例性实施例示出的半导体结构的示意图。
图9是根据一示例性实施例示出的半导体结构的示意图。
图10是根据一示例性实施例示出的半导体结构的示意图。
附图标记：
100、基底；
110、第一区域；120、第二区域；121、第一子区域；122、第二子区域；130、
衬底；
111、埋入式字线；112、隔离结构；113、介质层；
200、保护层；210、第一材料层；220、第二材料层；
300、栅氧层；310、第一栅氧层；320、第二栅氧层；
400、氧化物层；
500、沟道材料层；
600、第一光刻胶层；700、第二光刻胶层；
800、高K介质层。
具体实施方式
下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
在一些工艺制程中，衬底以及设置于衬底上的一些材料层，比如SiGe，在栅氧化制程之前形成，衬底和这些材料层对氧气非常敏感，在栅氧化制程过程中，如果未对这些结构进行保护或者保护不当，极易导致这些结构被氧化，影响半导体器件的性能。
通常，会通过形成双层氧化物层用于阻挡氧气扩散，以保护衬底等结构，但是，双层氧化物层对于氧气的阻挡效果有限，仍存在衬底等结构被氧化的风险。
为了改善在栅氧化制程工艺过程中，现在的保护层不能够对衬底等结构进行有效保护的问题，本公开提供了一种半导体结构的制作方法及半导体结构，制作方法包括提供基底；在基底的第一区域形成保护层；在基底的第二区域形成栅氧层，在形成栅氧层的过程中，保护层被氧化为氧化物层。本公开实施例中，通过在基底上形成能够与氧气反应并生成氧化物层的保护层，以使在栅氧化制程的过程中，保护层能够通过化学反应的方式吸收氧气以减少氧气含量，并且吸收氧气后的保护层形成的氧化物层还能够以物理方式阻挡氧气，实现充分保护基底，并且去除氧化物层的工艺与常规技术兼容，不会对后续制程产生影响。
本公开实施例对半导体结构不做限制，下面将以半导体结构为动态随机存储器(DRAM)为例进行介绍，但本实施例并不以此为限，本实施例的半导体结构还可以为其他的结构。其中，图1示出了根据本公开一示例性实施例提供的半导体结构的制作方法的流程图，图2至图10为半导体结构的制作方法的各个阶段的示意图，下面结合图2至图10对半导体结构的制作方法进行介绍。
根据本公开一示例性实施例，如图1所示，本公开实施例提供了一种半导体结构的制作方法，制作方法包括如下步骤：
步骤S100、提供基底。
该步骤中，如图2所示，基底100包括衬底130，以及设置于衬底130上的元器件，元器件比如晶体管、电容器等。
其中，衬底130用于支撑设置在其上的元器件，衬底130的材料可以为硅(Si)、锗(Ge)、 或锗化硅(SiGe)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。
步骤S200、在基底的第一区域形成保护层。
该步骤中，如图2所示，可以采用物理气相沉积、化学气相沉积、原子层沉积或外延生长等方式在基底100的第一区域110的顶面形成保护层200。
在一个实施例中，在基底100的第一区域110形成保护层200，具体可以包括以下步骤：
步骤S210、在基底的顶面依次形成第一材料层和第二材料层，第一材料层和第二材料层覆盖基底的顶面，第二材料层覆盖第一材料层的顶面。
该步骤中，如图2所示，首先，可以采用沉积、外延生长等工艺在基底100的整个顶面(包括第一区域110和第二区域120)形成第一材料层210，第一材料层210的材料为氧化物，氧化物可以为金属氧化物也可以为非金属氧化物，比如二氧化硅(SiO2)。接着，可以采用沉积、外延生长等工艺在第一材料层210的顶面形成第二材料层220，第二材料层220的材料可以是多晶硅(Poly Si)或者氮化物(Nitride)，多晶硅和氮化物能够与氧气发生反应，以在栅氧化制程过程中吸收氧气，从而提升保护层的氧气阻挡能力。
在一些实施例中，氮化物包括氮化硅，比如可以是Si3N4。
在一些实施例中，第二材料层220的厚度小于第一材料层210的厚度，以使得第一材料层210能够保证衬底130等结构与环境中的氧气隔绝，且第二材料层220在形成栅氧层300的过程中能够完全氧化为氧化物层400并阻挡氧气在保护层300中的扩散，提升后续去除氧化物层400的效率。
其中，为了提升第一材料层和第二材料层的结构可靠性，在形成第一材料层之前，可以对基底顶面进行化学机械抛光，在形成第二材料层之前，可以对第一材料层的顶面进行化学机械抛光。
步骤S220、去除覆盖于基底的第二区域的第一材料层和第二材料层，被保留的位于基底的第一区域的第一材料层和第二材料层形成保护层。
该步骤中，参照图2和图8，可以采用光刻、刻蚀工艺去除覆盖于基底100的第二区域120的第一材料层210和第二材料层220，暴露出基底100的第二区域120的顶面，进而可以在基底100的第二区域120上形成栅氧层300(参照图8)。保留的位于第一区域110顶面的第一材料层210和第二材料层220形成保护层200。
需要说明的是，去除覆盖第二区域120顶面的第一材料层210和第二材料层220时，可以一次性去除第二区域120上的全部第一材料层210和第二材料层220。
也可以先去除第二区域120上的部分第一材料层210和部分第二材料层220，并在被去除第一材料层210和第二材料层220的位置完成指定制程工艺后，再去除第二区域120上的另一部分第一材料层210和另一部分第二材料层220，从而在后续的栅氧化制程中，可以根据半导体器件中不同位置的性能需求，以在基底100的第二区域120上形成不同厚度的栅氧层300，使半导体器件具有最优的性能。例如，在核心区(Core)可以形成较薄的栅氧层300，使半导体器件具有更快的响应速度，而在输入输出区(I/O)可以形成较厚的栅氧层300，以满足输入输出区的高电压需求，避免出现隧穿漏电流的问题。
该步骤中，本公开实施例中示例性地示出了由第一材料层和第二材料层形成保护层的方案，这并不对本公开的技术方案产生限定，保护层还可以为三层、四层或者更多层的叠层结构。
在一些实施例中，在基底的顶面形成第一材料层和第二材料层交替堆叠的保护层，例如保护层可以包括至少两层第一材料层和至少一层第二材料层。
步骤S300、在基底的第二区域形成栅氧层，在形成栅氧层的过程中，保护层被氧化为氧化物层。
该步骤中，参照图4和图5，以及图7和图8，可以采用热氧化等工艺在基底100的第二区域120形成栅氧层300，栅氧层300的材料比如可以是二氧化硅(SiO2)。其中， 在形成栅氧层300的过程中，保护层200能够被氧化为氧化物层400。当保护层200为第一材料层210和第二材料层220构成的双层结构时，位于上层的第二材料层220被氧化形成氧化物层400。
以第二材料层200的材料为Si3N4为例，第二材料层220与氧气反应形成氧化物层400的化学反应式包括：
Si3N4(s)+3/2O2(g)→3SiO(g)+2N2(g)；
Si3N4(s)+3O2(g)→3SiO2(s)+2N2(g)；
Si3N4(s)+5O2(g)→3SiO2(s)+4NO(g)；
4Si3N4(s)+3O2(g)→6Si2N2O(s)+2N2(g)。
其中，(s)表示该物质为固体，(g)表示该物质为气体。
当工艺温度为1073K～1373K时，Si3N4能够被氧化为氧化物，在一个实际场景中，每消耗的Si3N4能够生成氧化物。在一些实施例中，第二材料层200的厚度为栅氧层300厚度的0.44倍-1.5倍，栅氧层300可由一步形成，也可以分步形成。
由上可知，栅氧化制程过程中，保护层200能够与氧气发生化学反应以减小氧气含量，且在吸收氧气后的保护层200被氧化而形成氧化物层400，氧化物层400对氧气具有物理阻挡作用，与常规方案相比，本公开方案中的保护层200能够通过化学方式、物理方式对氧气进行有效地阻挡。
本公开实施例中，在基底上形成能够与氧气反应并生成氧化物层的保护层，从而在栅氧化制程的过程中，保护层能够先通过化学反应的方式吸收氧气以减少氧气含量，保护层被氧化后形成的氧化物层又能以物理方式阻挡氧气，从而有效避免基底被氧化；并且，去除氧化物层的工艺与常规技术兼容，不会对后续制程产生影响。
在一个示例性实施例中，本实施例是对上述实施例中步骤S220的进一步说明，步骤S220具体可以包括以下步骤：
步骤S221、形成第一光刻胶层，第一光刻胶层覆盖位于基底的第一区域的第二材料层的顶面。
该步骤中，如图2和图3所示，光刻胶可以是正性光刻胶(Positive photoresist)，也可以是负性光刻胶(Photolithography negative glue)，以光刻胶层的材料为正性光刻胶为例，首先，可以在基底上形成光刻胶层，接着，可以在基底上方(图2中所示z方向)设置光罩，光罩至少遮挡基底100的第一区域110，然后，可以通过曝光去除未被光罩遮挡的光刻胶层，保留的光刻胶层形成第一光刻胶层600。
步骤S222、以第一光刻胶层为掩膜，去除第二区域的部分第一材料层和第二材料层。
该步骤中，如图3和图4所示，可以第一光刻胶层600为掩膜，采用刻蚀工艺去除未被第一光刻胶层600覆盖的第一材料层210和第二材料层220，以暴露出基底100的第二区域120的至少部分顶面。
在一个实施例中，如图4所示，可以去除覆盖基底100的第二区域120的部分第一材料层210和第二材料层220。例如，基底100的第二区域120包括第一子区域121和第二子区域122，并且后道工艺中形成的栅氧层300包括第一栅氧层310和第二栅氧层320，第一栅氧层310位于第一子区域121上，第二栅氧层320位于第二子区域122上，第一子区域121比如外围电路的输入输出区(I/O)，第二子区域122比如外围电路的核心区(Core)，由于输入输出区和核心区的工作电压不同，可以将外围电路的输入输出区和核心区可以设置不同厚度的栅氧层300，以使得输入输出区和核心区均具有最佳的性能。
在一个实施例中，步骤S300具体可以包括以下步骤：
步骤S310、去除位于第一子区域的保护层。
该步骤中，如图3和图4所示，可以通过光刻、刻蚀工艺去除位于第一子区域121的保护层，以暴露出基底100的第一子区域121的顶面。
步骤S320、在第一子区域形成第一栅氧层，在形成第一栅氧层的过程中，位于第一区域和第二子区域的保护层被氧化为氧化物层。
该步骤中，如图5所示，使用栅氧化制程工艺在第一子区域121上形成第一栅氧层310，其中，基于输入输出区(I/O)处的工作电压较高，因此，可以在第一子区域121上形成较厚的第一栅氧层310，以避免由于第一栅氧层310过薄时对电子的阻挡效果差，导致发生隧穿漏电流的问题。
需要说明的是，参照图4和图5，栅氧化制程工艺作用于基底100的整个顶面，在栅氧化制程工艺过程中，基底100的第一子区域121上能够形成第一栅氧层310，覆盖于基底100的第一区域110和第二子区域122的第二材料层220能够被氧化，第二材料层220与氧气发生化学反应使得氧气含量降低，第二材料层220能够被氧化形成氧化物层400。
以第二材料层220的材料为多晶硅为例，则氧化形成的氧化物层400的材料包括SiO2。
以第二材料层220的材料为Si3N4为例，则氧化形成的氧化物层400的材料包括SiO2和Si2N2O中的任意一种或多种。
步骤S330、去除位于第二子区域的氧化物层，以暴露出基底的第二子区域的顶面。
该步骤中，如图6和图7所示，可以采用光刻、刻蚀工艺去除覆盖于第二子区域122上的第一材料层210和氧化物层400，基底100的第二子区域122的顶面暴露出来，从而能够在第二子区域122的顶面上形成第二栅氧层320(参照图8)。
在一个示例中，步骤S330具体可以包括以下步骤：
步骤S331、形成第二光刻胶层，第二光刻胶层覆盖第一栅氧层的顶面以及第一区域的氧化物层的顶面，覆盖于第二子区域的氧化物层暴露出来。
该步骤中，如图6所示，可以在基底100的第一区域110、第一子区域121的顶面形成第二光刻胶层700，而覆盖于基底100的第二子区域122上的氧化物层400的顶面暴露出来。形成第二光刻胶层的方式可以与步骤S221中形成第一光刻胶层600的方式相同，此处不再赘述。
步骤S332、以第二光刻胶层为掩膜，去除覆盖于第二子区域的氧化物层，暴露出基底的第二子区域的顶面。
该步骤中，如图6和图7所示，步骤S332的实现方式与步骤S222的实现方式相同，此处不再赘述。
步骤S340、形成第二栅氧层，第二栅氧层覆盖基底的第二子区域的顶面。
该步骤中，如图8所示，可以采用栅氧化制程工艺在基底100的第二子区域122的顶面形成第二栅氧层320，基底100的第二子区域122可以是核心区(Core)，核心区的工作电压交底，形成较薄的第二栅氧层320，使得半导体器件具有更快的响应速度。
在一些实施例中，形成第一栅氧层310的过程中，保护层中的部分第二材料层220被氧化成氧化物层400，形成第二栅氧层320的过程中，保护层中的剩余全部第二材料层220被氧化成氧化物层400。
步骤S350、在第一栅氧层和第二栅氧层的顶面形成高K介质层，高K介质层还覆盖第一区域的氧化物层顶面。
该步骤中，如图9所示，可以通过沉积工艺在半导体器件的顶面形成高K介质层800(high-K)，也即高K介质层800能够覆盖第一栅氧层310、第二栅氧层320以及覆盖第一区域110的氧化物层400的顶面。
需要说明的是，形成高K介质层800的工艺比如HKMG(High-K Metal Gate，高电介质金属栅极)工艺，其中HK表示High-K(高介电常数)，MG表示Metal Gate(金属栅极)，也即，使用高K介质材料代替或叠加常规技术中的氧化物材料制成的栅氧层，并使用金属栅极代替多晶硅栅极，高K介质层800能够提高栅氧厚度，降低出现隧穿漏电流的风险，提升半导体器件的性能。高K介质层800的材料包括但不限于氧化铪、氧化铝、氧化镧或氧化坦等。
步骤S360、去除第一区域的氧化物层和高K介质层。
该步骤中，如图10所示，可以通过光刻、刻蚀等工艺去除位于第一区域110的氧化物层400和高K介质层800，以暴露出基底100的第一区域110的顶面。
可以理解的是，由于基底100的第一区域110(存储有源区)可以采用埋入式字线111，从而在第一区域110处无需进行栅氧化制程工艺，因此，在基底100的第二区域120完成栅氧化制程工艺之后，可以将第一区域111的氧化物层400和高K介质层800去除。
在一些实施例中，基底100的第一区域110在形成保护层200之前还形成有介质层113，介质层113用于进一步保护第一区域110的衬底130。
在一个示例性实施例中，本实施例是对上述实施例中步骤S100的进一步说明，提供基底具体可以包括以下步骤：
步骤S110、提供衬底。
步骤S120、在衬底的第一区域形成存储有源区和贯穿存储有源区的埋入式字线。
该步骤中，参照图2，比如通过离子注入的方式在衬底130的第一区域(参照基底100的第一区域110)形成P阱区、N阱区和浅沟槽隔离结构112(shallow trench isolation，STI)，以及凹入衬底中的埋入式字线111(buried word line)，埋入式字线111可以沿图2中所示y方向贯穿存储有源区，可用于形成1T1C(即每个基础存储单元仅包括一个晶体管和一个电容器)存储阵列的有源区。
步骤S130、在衬底的第二区域形成外围有源区。
该步骤中，参照图2，可以通过离子注入等方式在衬底130的第二区域(参照基底100的第二区域120)形成P阱区、N阱区等，进而可以形成P型晶体管、N型晶体管。
根据本公开一示例性实施例，如图2至图8所示，本公开提供了一种半导体结构，半导体结构包括基底100和栅氧层300，以及在保护层200。
本实施例中，如图8所示，基底100包括第一区域110和第二区域120。参照图8，基底100的第一区域110比如半导体器件的存储有源区，存储有源区又被称为阵列区(Array)，存储有源区包括阵列排布的多个存储单元，每个存储单元包括晶体管、电容器等，多个晶体管和电容器通过十字交叉设置的字线和位线连接，进而可以通过字线和位线选中任一个存储单元，以在该存储单元中进行数据读写，此处不对字线和位线的原理过多赘述。
参照图8，基底100的第二区域120比如半导体器件的外围有源区，外围有源区又被称为外围电路区，外围有源区中设置有N型晶体管(NMOS，Negative channel Metal-Oxide-Semiconductor)、P型晶体管(PMOS，positive channel Metal-Oxide-Semiconductor)、电容器等。第二区域120的第一子区域121为输入输出区(I/O)，第二子区域122为核心区(Core)。
本实施例中，如图8所示，氧化物层400覆盖基底100的第一区域110的顶面。由前述实施例可知，氧化物层400由保护层200在栅氧化制程过程中被氧化形成。保护层200包括上下堆叠的第一材料层210和第二材料层220时，氧化物层400可以是由位于上层的第二材料层220被氧化形成。
本实施例中，如图8所示，栅氧层300覆盖基底100的第二区域120的顶面，栅氧层的形成材料包括二氧化硅等。栅氧层300的厚度可以不同，例如，在基底100的第二区域120的第二子区域122(核心区)可以设置较薄的第二栅氧层320，在第二区域120的第一子区域121(输入输出区)可以设置较厚的第一栅氧层310。
本公开实施例中，保护层覆盖于基底的第一区域，且保护层能够与氧气反应生成氧化物层，在栅氧化制程的过程中，保护层能够通过化学反应的方式吸收氧气以减少氧气含量，并且吸收氧气后形成的氧化物层再以物理方式阻挡氧气，以充分保护基底，并且，去除氧化物层的工艺与常规技术兼容，不会对后续制程产生影响。
在一个实施例中，如图8所示，位于第一子区域121中设置有输入输出晶体管，输入输出晶体管包括覆盖于基底100的第一子区域121的第一栅氧层310，第二子区域122中设置有核心晶体管，核心晶体管包括覆盖于基底100的第二子区域122的第二栅氧层320，第一栅氧层310的厚度(图2中所示z方向，即垂直于基底上表面的方向)大于第二栅氧层320，已在前述实施例中进行说明，此处不再赘述。
其中，如图8所示，核心晶体管还包括沟道材料层500，沟道材料层500位于基底100的第二区域120的第二子区域122与第二栅氧层320之间。例如，部分沟道材料层500位于第二子区域122中P型晶体管上，沟道材料层500的材料比如可以是锗化硅、碳化硅中的任意一种或多种，沟道材料层500与衬底的晶格常数不同，能够产生应力以提高了P型晶体管的沟道区中电子空穴的迁移率。
在一个实施例中，如图2所示，基底100包括P阱区、N阱区和浅沟槽隔离结构112(shallowtrench isolation，STI)，以及凹入衬底中的埋入式字线111(buried word line，BWZ)，埋入式字线111可以沿图2中所示y方向贯穿存储有源区，可用于形成1T1C(即每个基础存储单元仅包括一个晶体管和一个电容器)存储阵列的有源区。
在本说明书的描述中，参考术语“实施例”、“示例性的实施例”、“一些实施方式”、“示意性实施方式”、“示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施方式或示例中。
在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
在本公开的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
可以理解的是，本公开所使用的术语“第一”、“第二”等可在本公开中用于描述各种结构，但这些结构不受这些术语的限制。这些术语仅用于将第一个结构与另一个结构区分。
在一个或多个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的多个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本公开的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本公开。但正如本领域技术人员能够理解的那样，可以不按照这些特定的细节来实现本公开。
最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。
工业实用性
本公开提供的半导体结构的制作方法及半导体结构中，通过在基底上形成能够与氧气反应并生成氧化物层的保护层，以使在栅氧化制程的过程中，保护层能够通过化学反应的方式吸收氧气以减少氧气含量，并且吸收氧气后的保护层形成氧化物层还能够以物理方式阻挡氧气，实现充分保护基底；并且，去除氧化物层的工艺与常规技术兼容，不会对后续制程产生影响。

Claims (17)

  1. 一种半导体结构的制作方法，包括：
    提供基底(100)；
    在所述基底(100)的第一区域(110)形成保护层(200)；
    在所述基底(100)的第二区域(120)形成栅氧层(300)，在形成所述栅氧层(300)的过程中，所述保护层(200)被氧化为氧化物层(400)。
  2. 根据权利要求1所述的半导体结构的制作方法，其中，在所述基底(100)的第一区域(110)形成保护层(200)，包括：
    在所述基底(100)的顶面依次形成第一材料层(210)和第二材料层(220)，所述第一材料层(210)覆盖所述基底(100)的顶面，所述第二材料层(220)覆盖所述第一材料层(210)的顶面；
    去除覆盖于所述基底(100)的第二区域(120)的所述第一材料层(210)和所述第二材料层(220)，被保留的位于所述基底(100)的第一区域(110)的所述第一材料层(210)和所述第二材料层(220)形成所述保护层(200)；
    所述保护层(200)被氧化为氧化物层(400)包括：至少所述第二材料层(220)被氧化为氧化物层(400)。
  3. 根据权利要求2所述的半导体结构的制作方法，其中，去除覆盖于所述基底(100)的第二区域(120)的所述第一材料层(210)和所述第二材料层(220)，包括：
    形成第一光刻胶层(600)，所述第一光刻胶层(600)覆盖位于所述基底(100)的第一区域(110)的所述第二材料层(220)的顶面；
    以所述第一光刻胶层(600)为掩膜，去除所述第二区域(120)的部分所述第一材料层(210)和部分所述第二材料层(220)。
  4. 根据权利要求2所述的半导体结构的制作方法，其中，所述第一材料层(210)的材料包括氧化物。
  5. 根据权利要求2所述的半导体结构的制作方法，其中，所述第二材料层(220)的材料包括多晶硅，所述氧化物层(400)的材料包括SiO2；或，
    所述第二材料层(220)的材料包括氮化物，所述氧化物层(400)的材料包括SiO2和/或Si2N2O。
  6. 根据权利要求1所述的半导体结构的制作方法，其中，在所述基底(100)的第二区域(120)形成所述栅氧层(300)时，工艺温度为1073K～1373K。
  7. 根据权利要求1-6中任一项所述的半导体结构的制作方法，其中，所述第二区域(120)包括第一子区域(121)和第二子区域(122)，所述栅氧层(300)包括第一栅氧层(310)和第二栅氧层(320)；
    在所述基底(100)的第二区域(120)形成栅氧层(300)，包括：
    去除位于所述第一子区域(121)的保护层(200)；
    在所述第一子区域(121)形成第一栅氧层(310)，在形成所述第一栅氧层(310)的过程中，位于所述第一区域(110)和所述第二子区域(122)的所述保护层(200)被氧化为氧化物层(400)；
    去除位于所述第二子区域(122)的所述氧化物层(400)，以暴露出所述基底(100)的第二子区域(122)的顶面；
    形成第二栅氧层(320)，所述第二栅氧层(320)覆盖所述基底(100)的第二子区域(122)的顶面；
    在所述第一栅氧层(310)和所述第二栅氧层(320)的顶面形成高K介质层(800)，所述高K介质层(800)还覆盖所述第一区域(110)的所述氧化物层(400)顶面；
    去除所述第一区域(110)的氧化物层(400)和所述高K介质层(800)。
  8. 根据权利要求7所述的半导体结构的制作方法，其中，去除位于所述第二子区域(122)的所述氧化物层(400)，包括：
    形成第二光刻胶层(700)，所述第二光刻胶层(700)覆盖所述第一栅氧层(310)的顶面以及所述第一区域(110)的所述氧化物层(400)的顶面，覆盖于所述第二子区域(122)的所述氧化物层(400)被暴露出来；
    以所述第二光刻胶层(700)为掩膜，去除覆盖于所述第二子区域(122)的所述氧化物层(400)，暴露出所述基底(100)的第二子区域(122)的顶面。
  9. 根据权利要求8所述的半导体结构的制作方法，其中，在垂直于所述基底(100)上表面的方向上，所述第一栅氧层(310)的厚度大于所述第二栅氧层(320)的厚度；
    所述提供基底(100)，还包括：
    在所述第二子区域(122)中用于形成P型晶体管的区域上形成沟道材料层(500)。
  10. 根据权利要求1-6中任一项所述的半导体结构的制作方法，其中，提供基底(100)，包括：
    提供衬底(130)；
    在所述衬底(130)的第一区域(110)形成存储有源区及贯穿所述存储有源区的埋入式字线(111)；
    在所述衬底(130)的第二区域(120)形成外围有源区。
  11. 一种半导体结构，包括：
    基底(100)，包括第一区域(110)和第二区域(120)；
    氧化物层(400)，覆盖所述基底(100)的第一区域(110)的顶面；
    栅氧层(300)，覆盖所述基底(100)的第二区域(120)的顶面。
  12. 根据权利要求11所述的半导体结构，其中，所述氧化物层(400)的材料包括SiO2和Si2N2O中的至少一种。
  13. 根据权利要求11或12所述的半导体结构，其中，所述第二区域(120)包括第一子区域(121)和第二子区域(122)；所述半导体结构还包括：
    位于所述第一子区域(121)的输入输出晶体管，所述输入输出晶体管包括覆盖所述基底(100)的第一子区域(121)顶面的第一栅氧层(310)；
    位于所述第二子区域(122)的核心晶体管，所述核心晶体管包括覆盖所述基底(100)的第二子区域(122)的顶面的第二栅氧层(320)；
    在垂直于所述基底(100)上表面的方向上，所述第一栅氧层(310)的厚度大于所述第二栅氧层(320)的厚度。
  14. 根据权利要求13所述的半导体结构，其中，所述核心晶体管还包括沟道材料层(500)，所述沟道材料层(500)位于所述基底(100)的第二区域(120)的第二子区域(122)与所述第二栅氧层(320)之间。
  15. 根据权利要求11或12所述的半导体结构，其中，所述基底(100)的第一区域(110)包括存储有源区及贯穿所述存储有源区的埋入式字线(111)；
    所述基底(100)的第二区域(120)包括外围有源区。
  16. 根据权利要求13所述的半导体结构，其中，所述第二区域(120)的所述第一子区域(121)为输入输出区，所述第二区域(120)的所述第二子区域(122)为核心区。
  17. 根据权利要求11-16任一项所述的半导体结构，其中，所述第二区域(120)用于形成P型晶体管和N型晶体管。
PCT/CN2023/121918 2022-10-13 2023-09-27 半导体结构的制作方法及半导体结构 Ceased WO2024078335A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202211253484.1 2022-10-13
CN202211253484.1A CN115547819B (zh) 2022-10-13 2022-10-13 半导体结构的制作方法及半导体结构

Publications (1)

Publication Number Publication Date
WO2024078335A1 true WO2024078335A1 (zh) 2024-04-18

Family

ID=84732806

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2023/121918 Ceased WO2024078335A1 (zh) 2022-10-13 2023-09-27 半导体结构的制作方法及半导体结构

Country Status (2)

Country Link
CN (1) CN115547819B (zh)
WO (1) WO2024078335A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115547819B (zh) * 2022-10-13 2026-02-17 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020022357A1 (en) * 2000-08-21 2002-02-21 Hitachi, Ltd. Semiconductor integrated circuit device and process for manufacturing the same
KR20030086836A (ko) * 2002-05-07 2003-11-12 주식회사 하이닉스반도체 삼중 게이트 산화막을 적용한 반도체 소자의 제조방법
CN107045981A (zh) * 2016-02-05 2017-08-15 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN110164865A (zh) * 2019-05-23 2019-08-23 上海华虹宏力半导体制造有限公司 一种嵌入式闪存的制作方法
CN112382612A (zh) * 2020-11-04 2021-02-19 上海华力集成电路制造有限公司 制备栅氧化层的方法
CN115084178A (zh) * 2022-06-27 2022-09-20 华虹半导体(无锡)有限公司 图像传感器的栅氧化层结构的制备方法
CN115547819A (zh) * 2022-10-13 2022-12-30 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7585705B2 (en) * 2007-11-29 2009-09-08 Alpha & Omega Semiconductor, Inc. Method for preventing gate oxide damage of a trench MOSFET during wafer processing while adding an ESD protection module atop
US8871598B1 (en) * 2013-07-31 2014-10-28 Freescale Semiconductor, Inc. Non-volatile memory (NVM) and high-k and metal gate integration using gate-first methodology
CN108063141B (zh) * 2017-12-01 2019-05-28 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020022357A1 (en) * 2000-08-21 2002-02-21 Hitachi, Ltd. Semiconductor integrated circuit device and process for manufacturing the same
KR20030086836A (ko) * 2002-05-07 2003-11-12 주식회사 하이닉스반도체 삼중 게이트 산화막을 적용한 반도체 소자의 제조방법
CN107045981A (zh) * 2016-02-05 2017-08-15 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN110164865A (zh) * 2019-05-23 2019-08-23 上海华虹宏力半导体制造有限公司 一种嵌入式闪存的制作方法
CN112382612A (zh) * 2020-11-04 2021-02-19 上海华力集成电路制造有限公司 制备栅氧化层的方法
CN115084178A (zh) * 2022-06-27 2022-09-20 华虹半导体(无锡)有限公司 图像传感器的栅氧化层结构的制备方法
CN115547819A (zh) * 2022-10-13 2022-12-30 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构

Also Published As

Publication number Publication date
CN115547819A (zh) 2022-12-30
CN115547819B (zh) 2026-02-17

Similar Documents

Publication Publication Date Title
JP5881032B2 (ja) フラッシュメモリ技術およびｌｏｃｏｓ／ｓｔｉアイソレーションに関する、回路の窒化トンネル酸化物のための窒化バリア
US20080050875A1 (en) Methods of fabricating embedded flash memory devices
CN112038294A (zh) 一种半导体器件及其制造方法
US20250234511A1 (en) Method of manufacturing semiconductor device having bonding structure
CN115424983A (zh) 半导体结构及其制备方法
WO2024078335A1 (zh) 半导体结构的制作方法及半导体结构
CN112992793A (zh) 间隔件结构及其制造方法
US20240347375A1 (en) Semiconductor device including isolation structure with impurity and method for manufacturing the same
WO2023137836A1 (zh) 半导体结构的制作方法及半导体结构
CN112687622A (zh) 鳍式场效应晶体管的单扩散区切断结构及其形成方法
CN120166694A (zh) 用于制造半导体器件的方法
JP2004241733A (ja) 半導体装置及びその製造方法
JP3361067B2 (ja) 半導体装置の製造方法
CN111599813B (zh) 一种半导体结构及其制造方法
CN118019340A (zh) Sonos存储器制造方法
CN117410233A (zh) 半导体器件及其制作方法、存储器
CN117693184A (zh) 半导体结构的制作方法及半导体结构
US6787840B1 (en) Nitridated tunnel oxide barriers for flash memory technology circuitry
WO2023000466A1 (zh) 半导体结构及其制作方法
TWI864943B (zh) 具有摻雜物之隔離結構的半導體元件及其製備方法
TWI892555B (zh) 半導體結構
CN117690785A (zh) 半导体结构及其形成方法
CN119212394B (zh) Sonos存储器件及其制备方法
US20260040909A1 (en) Semiconductor device including isolation structure with impurity and method for manufacturing the same
US20260129861A1 (en) Fabrication method for metal-gate 1.5t-structure sonos memory

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23876539

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 23876539

Country of ref document: EP

Kind code of ref document: A1