WO2024071095A1 - 撮像装置、測距装置及び撮像装置の製造方法 - Google Patents

Abstract

撮像装置（１００）は、基板と、基板内に設けられた光電変換部（２１１）と、第１の制御端子（２２１ｇ）を含み、光電変換部（２１１）に接続された第１の転送トランジスタと、第２の制御端子（２３１ｇ）を含み、光電変換部（２１１）に接続された第２の転送トランジスタと、を備える。光電変換部（２１１）は、基板（１７０）内に設けられた第１の導電型の第１の半導体領域を含む。基板の平面視において、第１の制御端子（２２１ｇ）及び第２の制御端子（２３１ｇ）はそれぞれ、第１の半導体領域に重なる。第１の制御端子（２２１ｇ）と第１の半導体領域とが重なる面積（Ｓ１）と、第２の制御端子（２３１ｇ）と第１の半導体領域とが重なる面積（Ｓ２）は、光電変換部（２１１）の面積（Ｓ_ＰＤ）の２０％以上である。

Description

撮像装置、測距装置及び撮像装置の製造方法

　本開示は、撮像装置、測距装置及び撮像装置の製造方法に関する。

　特許文献１には、基板に形成された光電変換部と、光電変換部から読み出された電荷を転送する電荷転送部と、を備える固体撮像素子が開示されている。光電変換部は、基板に形成されたｎ型不純物領域と、当該ｎ型不純物領域の表面部分に形成されたｐ型不純物領域と、を有する。ｐ型不純物領域では、不純物濃度が高い高濃度ｐ型不純物層を含んでいる。高濃度ｐ型不純物層を設けることにより、暗電流を抑制することができるとされている。

特開２０１０－２８７６１０号公報

　特許文献１に開示された固体撮像素子では、電荷転送部の電極と光電変換部の表面にある高濃度ｐ型不純物層との間隔を確保する必要がある。しかしながら、画素の微細化を行うためには、高濃度ｐ型不純物領域及び電極に対する間隔を確保することが難しい。その結果、界面準位に起因した暗電流を抑制することが難しくなるという問題がある。

　そこで、本開示は、画素を微細化した場合であっても暗電流を抑制することができる撮像装置等を提供する。

　本開示の一態様に係る撮像装置は、基板と、前記基板内に設けられた光電変換部と、第１の制御端子を含み、前記光電変換部に接続された第１の転送トランジスタと、第２の制御端子を含み、前記光電変換部に接続された第２の転送トランジスタと、を備え、前記光電変換部は、前記基板内に設けられた第１の導電型の第１の半導体領域を含み、前記基板の平面視において、前記第１の制御端子及び前記第２の制御端子はそれぞれ、前記第１の半導体領域に重なり、前記第１の制御端子と前記第１の半導体領域とが重なる面積と、前記第２の制御端子と前記第１の半導体領域とが重なる面積との合計は、前記光電変換部の面積の２０％以上である。

　本開示の一態様に係る撮像装置は、基板と、前記基板内に設けられた光電変換部と、第１の制御端子を含み、前記光電変換部に接続された第１の転送トランジスタと、第２の制御端子を含み、前記光電変換部に接続された第２の転送トランジスタと、を備え、前記光電変換部は、前記基板内に設けられた第１の導電型の第１の半導体領域を含み、前記基板の平面視において、前記第１の制御端子及び前記第２の制御端子はそれぞれ、前記第１の半導体領域に重なり、かつ、第１の方向に並んで配置され、前記第１の方向において、前記第１の制御端子と前記第１の半導体領域とが重なる長さと、前記第２の制御端子と前記第１の半導体領域とが重なる長さとの合計は、前記光電変換部の長さの２０％以上である。

　本開示の一態様に係る測距装置は、光源と、上記各態様のいずれかに係る撮像装置と、前記撮像装置から出力される信号に基づいて、対象物までの距離を算出する演算回路と、を備え、前記第２の波長の点滅光は、前記光源から発せられた点滅光のうち、前記対象物によって反射された反射光である。

　本開示の一態様に係る撮像装置の製造方法は、基板内に設けられた第１の導電型の第１の半導体領域を含む光電変換部を形成する第１の工程と、前記光電変換部に接続された第１の転送トランジスタ及び第２の転送トランジスタを形成する第２の工程と、を含み、前記第２の工程では、前記第１の転送トランジスタの第１の制御端子、及び、前記第２の転送トランジスタの第２の制御端子をそれぞれ、前記基板の平面視において、前記第１の半導体領域に重ねて形成する。

　また、本開示の一態様は、上記撮像装置又は測距装置の制御方法をコンピュータに実行させるプログラムとして実現することができる。あるいは、本開示の一態様は、当該プログラムを格納したコンピュータ読み取り可能な非一時的な記録媒体として実現することもできる。

　本開示によれば、画素を微細化した場合であっても暗電流を抑制することができる撮像装置等を提供することができる。

図１は、実施の形態に係る内視鏡システムの構成を示す図である。 図２は、実施の形態に係る撮像装置の構成を示す図である。 図３は、実施の形態に係る単位セルの回路構成を示す図である。 図４は、実施の形態に係る撮像装置における動作モードの制御の一例を示す図である。 図５は、ＣＷ－ＴｏＦ方式に基づく測距方法を説明するための図である。 図６は、パルスＴｏＦ方式に基づく測距方法を説明するための図である。 図７Ａは、ＣＷ－ＴｏＦ方式の測距モードの第１の駆動例を示すタイミングチャートである。 図７Ｂは、図７Ａに示す第１の駆動例において、照射光及び反射光と各フレーム期間との関係を示す図である。 図８は、ＣＷ－ＴｏＦ方式の測距モードの第２の駆動例を示すタイミングチャートである。 図９Ａは、ＣＷ－ＴｏＦ方式の測距モードの第３の駆動例を示すタイミングチャートである。 図９Ｂは、ＣＷ－ＴｏＦ方式の測距モードの第３の駆動例の変形例を示すタイミングチャートである。 図１０Ａは、パルスＴｏＦ方式の測距モードの駆動例を示すタイミングチャートである。 図１０Ｂは、図１０Ａに示す例において、照射光及び反射光と各フレーム期間との関係を示す図である。 図１０Ｃは、図１０Ａに示す例において、２つの転送トランジスタに供給される制御信号の一例を示す図である。 図１１は、ＲＧＢモードの第１の駆動例を示すタイミングチャートである。 図１２は、ＲＧＢモードの第２の駆動例を示すタイミングチャートである。 図１３Ａは、ＲＧＢモードにおける単位セル内のポテンシャルを示す図である。 図１３Ｂは、ＴｏＦモードにおける単位セル内のポテンシャルを示す図である。 図１４は、実施の形態に係る画素の一例を示す概略的な平面図である。 図１５Ａは、実施の形態に係る画素の別の一例を示す概略的な平面図である。 図１５Ｂは、実施の形態に係る画素の別の一例を示す概略的な平面図である。 図１５Ｃは、実施の形態に係る画素の別の一例を示す概略的な平面図である。 図１５Ｄは、実施の形態に係る画素の別の一例を示す概略的な平面図である。 図１５Ｅは、実施の形態に係る画素の別の一例を示す概略的な平面図である。 図１５Ｆは、実施の形態に係る画素の別の一例を示す概略的な平面図である。 図１６は、実施の形態に係る駆動回路の構成を示す図である。 図１７は、実施の形態に係る画素制御回路及び基板電圧供給回路の回路構成を示す図である。 図１８Ａは、ＲＧＢモードにおける転送トランジスタの制御端子に供給される電位の例を示す図である。 図１８Ｂは、ＴｏＦモードにおける転送トランジスタの制御端子に供給される電位の例を示す図である。 図１８Ｃは、ＴｏＦモードにおける転送トランジスタの制御端子に供給される電位の別の一例を示す図である。 図１９Ａは、ＲＧＢモードにおいて転送トランジスタ及びリセットトランジスタの各制御端子に供給される電位の例を示す図である。 図１９Ｂは、ＴｏＦモードにおいて転送トランジスタ及びリセットトランジスタの各制御端子に供給される電位の例を示す図である。 図２０Ａは、ＲＧＢモードにおいて転送トランジスタ及びリセットトランジスタの各制御端子、並びに、基板の各々に供給される電位の例を示す図である。 図２０Ｂは、ＴｏＦモードにおいて転送トランジスタ及びリセットトランジスタの各制御端子、並びに、基板の各々に供給される電位の例を示す図である。 図２０Ｃは、ＴｏＦモードにおいて転送トランジスタ及びリセットトランジスタの各制御端子、並びに、基板の各々に供給される電位の変形例を示す図である。 図２１は、ＴｏＦモードにおいて、キャパシタの電圧を制御した場合の単位セル内のポテンシャルを示す図である。 図２２は、実施の形態に係る光電変換部の平面図である。 図２３Ａは、図２２のＸＸＩＩＩ－ＸＸＩＩＩ線における断面図である。 図２３Ｂは、図２２のＸＸＩＩＩ－ＸＸＩＩＩ線に相当する比較例に係る画素の断面図である。 図２４は、転送トランジスタの制御端子に負電圧を供給した場合における光電変換部の断面構成を示す断面図である。 図２５は、ホール蓄積領域の面積割合に対する撮像装置のダイナミックレンジを示す図である。

　（本開示の概要）
　本開示の第１の態様に係る撮像装置は、基板と、前記基板内に設けられた光電変換部と、第１の制御端子を含み、前記光電変換部に接続された第１の転送トランジスタと、第２の制御端子を含み、前記光電変換部に接続された第２の転送トランジスタと、を備え、前記光電変換部は、前記基板内に設けられた第１の導電型の第１の半導体領域を含み、前記基板の平面視において、前記第１の制御端子及び前記第２の制御端子はそれぞれ、前記第１の半導体領域に重なり、前記第１の制御端子と前記第１の半導体領域とが重なる面積と、前記第２の制御端子と前記第１の半導体領域とが重なる面積との合計は、前記光電変換部の面積の２０％以上である。

　本開示の第２の態様に係る撮像装置は、基板と、前記基板内に設けられた光電変換部と、第１の制御端子を含み、前記光電変換部に接続された第１の転送トランジスタと、第２の制御端子を含み、前記光電変換部に接続された第２の転送トランジスタと、を備え、前記光電変換部は、前記基板内に設けられた第１の導電型の第１の半導体領域を含み、前記基板の平面視において、前記第１の制御端子及び前記第２の制御端子はそれぞれ、前記第１の半導体領域に重なり、かつ、第１の方向に並んで配置され、前記第１の方向において、前記第１の制御端子と前記第１の半導体領域とが重なる長さと、前記第２の制御端子と前記第１の半導体領域とが重なる長さとの合計は、前記光電変換部の長さの２０％以上である。

　このように、本態様に係る撮像装置では、第１の制御端子及び第２の制御端子の各々を光電変換部に重なるように設けている。各制御端子に負電圧を印加した場合には、各制御端子の直下の領域にはホール蓄積層を形成することができる。これにより、ホール蓄積層が高濃度ｐ型不純物層と同等の機能を果たすことができる。このため、画素の微細化によって高濃度ｐ型不純物層を設けることが困難であっても、暗電流を抑制することができる。つまり、画素を微細化した場合であっても暗電流を抑制することができる撮像装置を提供することができる。

　本開示の第３の態様に係る撮像装置は、第１の態様又は第２の態様に係る撮像装置であって、前記光電変換部は、前記第１の半導体領域上に設けられた、前記第１の導電型とは逆極性である第２の導電型の第２の半導体領域をさらに含み、前記基板の平面視において、前記第１の制御端子及び前記第２の制御端子はそれぞれ、前記第２の半導体領域上に絶縁膜を介して配置されている。

　このように、本態様に係る撮像装置では、画素を微細化した場合であっても暗電流を抑制することができる撮像装置を提供することができる。

　本開示の第４の態様に係る撮像装置は、第１の態様～第３の態様のいずれか１つに係る撮像装置であって、前記第１の制御端子及び前記第２の制御端子に前記基板の電位以下の電圧を供給する駆動回路を備える。

　これにより、第２の半導体領域の一部がホール蓄積層として、高濃度ｐ型不純物層と同等の機能を果たすことができる。このため、画素の微細化によって高濃度ｐ型不純物層を設けることが困難であっても、暗電流を抑制することができる。つまり、画素を微細化した場合であっても暗電流を抑制することができる。

　本開示の第５の態様に係る撮像装置は、第１の態様～第４の態様のいずれか１つに係る撮像装置であって、前記第１の転送トランジスタと前記第２の転送トランジスタとは、互いに対向するように配置される。

　これにより、各制御端子の直下の領域にはホール蓄積層を形成することができる。このため、画素の微細化によって高濃度ｐ型不純物層を設けることが困難であっても、暗電流を抑制することができる。

　本開示の第６の態様に係る撮像装置は、第１の態様～第５の態様のいずれか１つに係る撮像装置であって、前記基板の平面視において、前記第１の制御端子と前記第１の半導体領域とが重なる面積と、前記第２の制御端子と前記第１の半導体領域とが重なる面積とは、同等である。

　これにより、第１の転送トランジスタと第２の転送トランジスタとで動作特性を同等にすることができる。例えば、オン及びオフの切り替えの制御性が高まるので、画質又は測距精度を高めることができる。

　本開示の第７の態様に係る撮像装置は、第１の態様～第６の態様のいずれか１つに係る撮像装置であって、前記基板に設けられた単位セルであって、ｎ個（ｎは自然数）の画素、及び、ｎ個の前記画素で発生する電荷を蓄積するための電荷蓄積部を含む単位セルを備え、ｎ個の前記画素の各々は、前記光電変換部、前記第１の転送トランジスタ及び前記第２の転送トランジスタを含み、ｎ個の前記画素の各々において、前記第１の転送トランジスタは、同一画素内の前記光電変換部に接続された第１の入出力端子、及び、前記電荷蓄積部に接続された第２の入出力端子を有し、前記第２の転送トランジスタは、同一画素内の前記光電変換部に接続された第３の入出力端子、及び、電源線に接続された第４の入出力端子を有する。

　これにより、第１の制御端子及び第２の制御端子の各々を、各入出力端子とは接続していない。これにより、第１の制御端子に供給される制御信号と第２の制御端子に供給される制御信号との波形の鈍りの差を抑制することができるので、測距精度の低下を抑制することができる。つまり、高精度な測距に利用することができる撮像装置を提供することができる。

　本開示の第８の態様に係る撮像装置は、第７の態様に係る撮像装置であって、複数の動作モードから選択された１つの動作モードに応じて、前記第１の制御端子及び前記第２の制御端子を駆動する駆動回路を備え、前記複数の動作モードは、前記ｎ個の画素の少なくとも１つを第１の波長の光に露光する第１の動作モードと、前記ｎ個の画素の少なくとも１つを第２の波長の点滅光に露光する第２の動作モードと、を含む。

　これにより、第１の動作モードで可視光画像の取得を行い、第２の動作モードで測距を行うことができる。

　本開示の第９の態様に係る撮像装置は、第８の態様に係る撮像装置であって、前記第１の動作モードは、可視光画像を生成する撮像モードであり、前記第２の動作モードは、距離画像を生成する測距モードである。

　これにより、高精細な可視光画像の取得と高精度な測距とを両立させることができる。

　本開示の第１０の態様に係る測距装置は、光源と、第８の態様又は第９の態様に係る撮像装置と、前記撮像装置から出力される信号に基づいて、対象物までの距離を算出する演算回路と、を備え、前記第２の波長の点滅光は、前記光源から発せられた点滅光のうち、前記対象物によって反射された反射光である。

　これにより、上述した撮像装置と同様に、画素を微細化した場合であっても暗電流を抑制することができる測距装置を提供することができる。

　本開示の第１１の態様に係る撮像装置の製造方法は、基板内に設けられた第１の導電型の第１の半導体領域を含む光電変換部を形成する第１の工程と、前記光電変換部に接続された第１の転送トランジスタ及び第２の転送トランジスタを形成する第２の工程と、を含み、前記第２の工程では、前記第１の転送トランジスタの第１の制御端子、及び、前記第２の転送トランジスタの第２の制御端子をそれぞれ、前記基板の平面視において、前記第１の半導体領域に重ねて形成する。

　これにより、画素を微細化した場合であっても暗電流を抑制することができる撮像装置を製造することができる。

　本開示の第１２の態様に係る撮像装置の製造方法では、第１１の態様に係る撮像装置の製造方法であって、前記第２の工程では、前記基板の平面視において、（ｉ）前記第１の制御端子と前記第１の半導体領域とが重なる面積と、前記第２の制御端子と前記第１の半導体領域とが重なる面積との合計が、前記光電変換部の面積の２０％以上になるように、又は、（ｉｉ）前記第１の制御端子と前記第２の制御端子との並び方向において、前記第１の制御端子と前記第１の半導体領域とが重なる長さと、前記第２の制御端子と前記第１の半導体領域とが重なる長さとの合計が、前記光電変換部の長さの２０％以上になるように、前記第１の制御端子及び前記第２の制御端子をそれぞれ、前記第１の半導体領域に重ねて形成する。

　これにより、画素を微細化した場合であっても暗電流を抑制することができる撮像装置を提供することができる。

　本開示の第１３の態様に係る撮像装置の製造方法では、第１１の態様又は第１２の態様に係る撮像装置の製造方法であって、前記第１の工程では、前記第１の半導体領域上に、前記第１の導電型とは逆極性である第２の導電型の第２の半導体領域をさらに含む前記光電変換部を形成し、前記第２の工程では、前記第１の制御端子、及び前記第２の制御端子をそれぞれ、前記基板の平面視において、前記第２の半導体領域上に絶縁膜を介して配置する。

　これにより、画素を微細化した場合であっても暗電流を抑制することができる撮像装置を提供することができる。

　以下では、実施の形態について、図面を参照しながら具体的に説明する。

　なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

　また、各図は、模式図であり、必ずしも厳密に図示されたものではない。したがって、例えば、各図において縮尺などは必ずしも一致しない。また、各図において、実質的に同一の構成については同一の符号を付しており、重複する説明は省略又は簡略化する。

　また、本明細書において、平行又は垂直等の要素間の関係性を示す用語、矩形等の要素の形状を示す用語、及び、数値範囲は、厳格な意味のみを表す表現ではなく、実質的に同等な範囲、例えば数％程度の差異をも含むことを意味する表現である。

　また、本明細書において、「上方」及び「下方」という用語は、絶対的な空間認識における上方向（鉛直上方）及び下方向（鉛直下方）を指すものではなく、積層構成における積層順を基に相対的な位置関係により規定される用語として用いる。また、「上方」及び「下方」という用語は、２つの構成要素が互いに間隔を空けて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに密着して配置されて２つの構成要素が接する場合にも適用される。

　また、本明細書において、「厚み方向」とは、基板の厚み方向を意味し、基板の主面に垂直な方向のことである。また、「平面視」とは、特に断りの無い限り、基板の主面に対して垂直な方向から見たときのことをいう。

　また、本明細書において、可視光帯域は、３８０ｎｍ以上７８０ｎｍ以下の波長帯域とみなす。近赤外光帯域は、７８０ｎｍ以上２５００ｎｍ以下の波長帯域とみなす。

　また、本明細書において、トランジスタの「入出力端子」とは、電流（電荷）又は電圧の入力若しくは出力又はその両方が行われる端子を意味する。トランジスタがＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）又はＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）のような電界効果トランジスタ（ＦＥＴ）の場合、ソース及びドレインがそれぞれ入出力端子である。トランジスタがバイポーラトランジスタの場合、エミッタ及びコレクタがそれぞれ入出力端子である。なお、ＦＥＴのゲート及びバイポーラトランジスタのベースは、制御端子である。

　また、本明細書において、「第１」、「第２」などの序数詞は、特に断りの無い限り、構成要素の数又は順序を意味するものではなく、同種の構成要素の混同を避け、区別する目的で用いられている。

　（実施の形態）
　［内視鏡システム］
　まず、実施の形態に係る内視鏡システムについて、図１を用いて説明する。図１は、本実施の形態に係る内視鏡システム１の構成を示す図である。

　内視鏡システム１は、撮像装置を備える測距装置の一例である。図１に示すように、内視鏡システム１は、対象物２に対して光Ｌ１を照射し、照射した光Ｌ１の、対象物２による反射光Ｌ２を受光することによって、対象物２までの距離を計測することができる。また、内視鏡システム１は、対象物２の可視光画像を得ることができる。本実施の形態に係る内視鏡システム１は、複数の動作モードを有する。複数の動作モードは、可視光画像を生成する撮像モードと、距離画像を生成する測距モードと、を含む。

　図１に示すように、内視鏡システム１は、本体部１０と、挿入部２０と、を備える。内視鏡システム１は、挿入部２０を人間又は動物等の体内に挿入して使用される。すなわち、対象物２は、体内の一部である。

　本体部１０は、内視鏡システム１のうち、体内には挿入されない部分である。図１に示すように、本体部１０は、光源１１と、光源駆動回路１２と、ＩＳＰ（Ｉｍａｇｅ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ）１３と、出力部１４と、システム制御回路１５と、電源ＩＣ（Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）１６と、を備える。

　光源１１は、対象物２に照射するための光を出射する。具体的には、光源１１は、撮像モード用の第１の波長の光と、測距モード用の第２の波長の点滅光とを出射することができる。第１の波長は、例えば、可視光帯域に含まれる。第１の波長の光は、例えば白色光である。第２の波長は、第１の波長とは異なる波長である。例えば、第２の波長は、近赤外光帯域に含まれる。点滅光は、周期的に明暗が変化する光である。点滅光の周期は、例えば、１ＭＨｚ以上２００ＭＨｚ以下であり、一例として５０ＭＨｚであるが、これに限定されない。

　光源１１は、例えば、ＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、半導体レーザ素子又は有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）素子等を含む。一例として、光源１１は、青色光を発する青色ＬＥＤ又は青色レーザ素子と、青色光によって励起されて黄色光を発する黄色蛍光体と、を含み、青色光及び黄色光の混合光として白色光を第１の波長の光として出射する。また、光源１１は、近赤外光を第２の波長の点滅光として発する近赤外レーザ素子を含む。

　光源駆動回路１２は、光源１１を駆動する回路であり、具体的には、光源１１の点灯及び消灯のタイミングを制御する。光源駆動回路１２は、例えば、電源ＩＣ１６から供給される電力に基づいて、光源１１を点灯させるための電力を生成し、生成した電力を光源１１に供給する。光源駆動回路１２は、光源１１への電力の供給開始及び停止のタイミングを調整することによって、光源１１の点灯及び消灯のタイミングを制御することができる。

　光源駆動回路１２は、ＩＣ、抵抗、トランジスタ、ダイオード、キャパシタ、インダクタ及びトランス等の各種電子部品を１つ以上組み合わせて構成されている。光源駆動回路１２は、電源ＩＣ１６又はシステム制御回路１５等の他の構成要素と一体化されて構成されていてもよい。

　ＩＳＰ１３は、演算回路の一例であり、撮像装置１００から出力される信号、すなわち、センサ出力データを処理する。ＩＳＰ１３は、撮像モードでは、センサ出力データを用いて、可視光画像を生成する。ＩＳＰ１３は、測距モードでは、センサ出力データを用いて、対象物２までの距離を算出する。ＩＳＰ１３は、画素毎に対象物２までの距離を示す距離画像を生成する。可視光画像及び距離画像はそれぞれ、静止画又は動画像（映像）である。

　出力部１４は、ＩＳＰ１３によって生成された可視光画像及び距離画像を出力する。例えば、出力部１４は、ディスプレイ等の外部機器と有線又は無線で通信するための通信ＩＦである。例えば、出力部１４は、通信ケーブルを接続可能な出力端子である。あるいは、出力部１４は、アンテナ及び無線処理回路を含んでもよい。

　システム制御回路１５は、内視鏡システム１の全体的な制御を行う。具体的には、システム制御回路１５は、内視鏡システム１の動作モードの選択（切り替え）、及び、選択した動作モードに応じて、内視鏡システム１が備える各構成要素への制御信号の出力等を行う。

　システム制御回路１５は、例えば、集積回路であるＬＳＩ（Ｌａｒｇｅ　Ｓｃａｌｅ　Ｉｎｔｅｇｒａｔｉｏｎ）によって実現される。なお、集積回路は、ＬＳＩに限られず、専用回路又は汎用プロセッサであってもよい。例えば、システム制御回路１５は、マイクロコントローラであってもよい。マイクロコントローラは、例えば、プログラムが格納された不揮発性メモリ、プログラムを実行するための一時的な記憶領域である揮発性メモリ、入出力ポート、プログラムを実行するプロセッサなどを含んでいる。また、システム制御回路１５は、プログラム可能なＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）、又は、ＬＳＩ内の回路セルの接続及び設定が再構成可能なリコンフィギュラブルプロセッサであってもよい。システム制御回路１５が実行する機能は、ソフトウェアで実現されてもよく、ハードウェアで実現されてもよい。

　電源ＩＣ１６は、商用電源又は蓄電装置等の外部電源から供給される電力を処理する電源回路である。例えば、電源ＩＣ１６は、ＡＣ／ＤＣコンバータ、及び／又は、ＤＣ／ＤＣコンバータ等を含む。

　図１には示されていないが、内視鏡システム１は、ユーザからの操作入力を受け付ける操作部を備えてもよい。操作部は、物理的な操作ボタン又は操作スイッチであってもよく、タッチパネル等であってもよい。操作部は、リモコン等の遠隔操作端末を介して操作入力を受け付ける通信ＩＦであってもよい。

　挿入部２０は、柔軟性を有する部分であり、内視鏡システム１の使用時に少なくとも先端部（本体部１０とは反対側の端部）が体内に挿入される。挿入部２０の長さは、３ｍ以上５ｍ以内であるが、特に限定されない。図１に示すように、挿入部２０は、導光部材２１と、対物レンズ２２と、集光レンズ２３と、撮像装置１００と、を備える。

　導光部材２１は、光源１１で発せられた光を先端部まで導き、先端部から対象物２に向けて光Ｌ１として出射させる。導光部材２１は、例えば、光ファイバであるが、これに限定されない。

　対物レンズ２２及び集光レンズ２３は、対象物２からの反射光Ｌ２を撮像装置１００に受光させるための光学系である。反射光Ｌ２を撮像装置１００に受光させることができれば、レンズの種類及び個数は、特に限定されない。また、レンズ以外の光学素子が設けられていてもよい。

　撮像装置１００は、対象物２からの反射光Ｌ２を光電変換することによって得られる画像信号を出力する。具体的には、撮像装置１００は、撮像モードでは、光源１１から発せられた第１の波長の光のうち、対象物２によって反射された光（反射光Ｌ２）を光電変換する。撮像装置１００は、測距モードでは、光源１１から発せられた第２の波長の点滅光のうち、対象物２によって反射された光（反射光Ｌ２）を光電変換する。

　撮像装置１００は、ＩＳＰ１３と１以上のケーブル（図示せず）で接続されている。撮像装置１００は、ＩＳＰ１３からケーブルを介して送信されるセンサ制御パルスに基づいて動作する。センサ制御パルスは、例えば、マスタークロックＭＣＬＫ、垂直同期信号ＶＤ等である。また、撮像装置１００は、画像信号をセンサ出力データとしてＩＳＰ１３に出力する。本実施の形態では、撮像装置１００は、いわゆるＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサ（ＣＩＳ）である。撮像装置１００は、例えば、裏面照射型のＣＩＳである。

　［撮像装置］
　続いて、撮像装置１００の具体的な構成について、図２を用いて説明する。図２は、本実施の形態に係る撮像装置１００の構成を示す図である。

　図２に示すように、撮像装置１００は、センサアレイ１１０と、駆動回路１３０と、信号出力回路１４０と、を備える。また、撮像装置１００は、複数の制御線１５０と、複数の電源線（図示せず）と、複数の垂直信号線１６０と、を備える。

　センサアレイ１１０は、行列状に二次元配列された複数の単位セル１２０を含んでいる。単位セル１２０の個数は、例えば、行方向及び列方向の各々に数百個又は数千個以上であるが、これに限定されない。複数の単位セル１２０は、第１の半導体層に設けられている。第１の半導体層は、例えば基板である。基板は、例えば、シリコン等の半導体を主成分として含む半導体基板である。第１の半導体層は、ウェル領域又はエピタキシャル層であってもよい。

　複数の単位セル１２０はそれぞれ、ｎ個の画素を有する。ここで、ｎは、自然数である。ｎ個の画素はそれぞれが、光電変換部を含む。画素及び単位セル１２０の具体的な構成については、後で説明する。

　なお、図２において、センサアレイ１１０内の破線で囲まれた領域は有効画素領域である。有効画素とは、映像信号として記録や出力、及び、測距演算に用いる画素のことである。有効画素以外の画素は、例えばダミー画素とも呼ばれ、図２では、有効画素領域の周囲に配置されている。なお、ダミー画素が設けられていなくてもよく、センサアレイ１１０に含まれる全ての単位セル１２０の画素が有効画素であってもよい。

　駆動回路１３０は、複数の単位セル１２０の各々を制御する回路である。駆動回路１３０と各単位セル１２０とは、複数の制御線１５０によって電気的に接続されている。駆動回路１３０は、複数の動作モードから選択された１つの動作モードに応じて、各制御線１５０を駆動する。具体的には、駆動回路１３０は、各制御線１５０に制御信号を出力することにより、各単位セル１２０に含まれる各画素の露光のタイミング、信号の出力タイミング等を制御する。また、駆動回路１３０は、複数の電源線に供給する電源電圧の値（電位、電圧レベル）を変更してもよい。駆動回路１３０の具体的な構成及び動作の例については、後で説明する。

　信号出力回路１４０は、複数の垂直信号線１６０を介して各単位セル１２０に接続されている。信号出力回路１４０は、複数の垂直信号線１６０を介して各単位セル１２０又は各画素から読み出した信号を、画像信号としてＩＳＰ１３へ出力する。

　［単位セル］
　続いて、単位セル１２０の具体的な回路構成について、図３を用いて説明する。図３は、本実施の形態に係る単位セル１２０の回路構成を示す図である。

　なお、センサアレイ１１０に設けられた複数の単位セル１２０は、互いに同じ構成を有するため、以下では代表して、そのうちの１つについて説明を行う。また、本実施の形態では、単位セル１２０が含む画素の個数ｎが４である場合を例に説明する。

　図３に示すように、単位セル１２０は、４個の画素２０１、２０２、２０３及び２０４と、４個の画素２０１、２０２、２０３及び２０４で発生する電荷を蓄積するための電荷蓄積部ＦＤと、を含む。さらに、単位セル１２０は、リセットトランジスタ１２１と、容量接続トランジスタ１２２と、キャパシタ１２３と、読出しトランジスタ１２４と、選択トランジスタ１２５と、を含む。

　また、単位セル１２０には、複数の制御線１５０として、制御線ＴＧ１、ＴＧ２、ＴＧ３及びＴＧ４、ＰＲＳ１、ＰＲＳ２、ＰＲＳ３及びＰＲＳ４、並びに、ＲＳ、ＧＣ及びＳＥＬが接続されている。制御線ＴＧ１、ＴＧ２、ＴＧ３及びＴＧ４、ＰＲＳ１、ＰＲＳ２、ＰＲＳ３及びＰＲＳ４、並びに、ＲＳ、ＧＣ及びＳＥＬは、行方向に並んだ複数の単位セル１２０の各々の同一構成要素に接続されている。例えば、制御線ＴＧ１は、第１の制御線の一例であり、行方向に並んだ複数の単位セル１２０の各々の画素２０１の第１の転送トランジスタ２２１のゲートに接続されている。制御線ＰＲＳ１は、第２の制御線の一例であり、行方向に並んだ複数の単位セル１２０の各々の画素２０１の第２の転送トランジスタ２３１のゲートに接続されている。また例えば、制御線ＲＳは、行方向に並んだ複数の単位セル１２０の各々のリセットトランジスタ１２１のゲートに接続されている。

　また、単位セル１２０には、複数の電源線として、電源線ＡＶＤＤＰ及びＶＭＩＭ、並びに、グランド電位に設定された電源線ＧＮＤ（図示せず）が設けられている。なお、グランド電位は、基準電位の一例であり、例えば０Ｖである。電源線ＡＶＤＤＰ、ＶＭＩＭ及びＧＮＤはそれぞれ、行方向及び列方向の少なくとも一方に並んだ複数の単位セル１２０の各々の同一構成要素に接続されている。例えば、電源線ＶＭＩＭは、行列状に並んだ複数の単位セル１２０の各々のキャパシタ１２３の電極の１つ（第２の電極）に接続されている。また、複数の電源線のうちの少なくとも１つは、複数の単位セル１２０（複数の画素）が設けられた基板に電圧（基板電圧）を供給するための電源線であってもよい。

　４個の画素２０１、２０２、２０３及び２０４は、可視光画像の一例であるＲＧＢ画像（カラー画像）を生成するのに必要な赤色画素（Ｒ）、緑色画素（Ｇｒ、Ｇｂ）及び青色画素（Ｂ）に対応している。具体的には、画素２０１及び２０４が緑色画素（Ｇｒ、Ｇｂ）であり、画素２０２が赤色画素（Ｒ）であり、画素２０３が青色画素（Ｂ）である。ＲＧＢがいわゆるベイヤ配列で配列されている。なお、ＲＧＢの配列は、特に限定されない。

　また、４個の画素２０１、２０２、２０３及び２０４はそれぞれ、可視光帯域だけでなく、第２の波長（近赤外光帯域）に対しても感度を有する。これにより、４個の画素２０１、２０２、２０３及び２０４の各々で第２の波長の点滅光を受光させることができ、距離画像を生成することができる。

　画素２０１は、光電変換部２１１と、光電変換部２１１に接続された第１の転送トランジスタ２２１及び第２の転送トランジスタ２３１と、を含む。なお、画素２０１は、入射する光のうち、緑色光（第１の波長の光）及び近赤外光（第２の波長の光）を通過させて、これら以外の光の通過を抑制するフィルタ（図示せず）を有してもよい。

　光電変換部２１１は、入射した光を光電変換し、光強度に応じた量の電荷を生成する。光電変換部２１１は、例えば、基板内に設けられたフォトダイオードである。光電変換部２１１は、緑色光及び近赤外光の各々に対して感度を有する。

　光電変換部２１１（フォトダイオード）のアノードは、グランド電位に接続されている。光電変換部２１１のカソードは、第１の転送トランジスタ２２１及び第２の転送トランジスタ２３１の各々に接続されている。なお、第１の転送トランジスタ２２１、第２の転送トランジスタ２３１及び光電変換部２１１の接続点をノードＮ１として図示している。

　第１の転送トランジスタ２２１は、ゲート、ソース及びドレインを有するＦＥＴである。第１の転送トランジスタ２２１のゲートは、第１の制御端子の一例であり、制御線ＴＧ１に接続されている。第１の転送トランジスタ２２１のソース及びドレインの一方は、第１の入出力端子の一例であり、光電変換部２１１に接続されている。第１の転送トランジスタ２２１のソース及びドレインの他方は、第１の入出力端子とは異なる第２の入出力端子の一例であり、電荷蓄積部ＦＤに接続されている。

　第２の転送トランジスタ２３１は、ゲート、ソース及びドレインを有するＦＥＴである。第２の転送トランジスタ２３１のゲートは、第２の制御端子の一例であり、制御線ＰＲＳ１に接続されている。第２の転送トランジスタ２３１のソース及びドレインの一方は、第３の入出力端子の一例であり、光電変換部２１１に接続されている。第２の転送トランジスタ２３１のソース及びドレインの他方は、第３の入出力端子とは異なる第４の入出力端子の一例であり、電源線ＡＶＤＤＰに接続されている。

　画素２０２は、光電変換部２１２と、光電変換部２１２に接続された第１の転送トランジスタ２２２及び第２の転送トランジスタ２３２と、を含む。なお、画素２０２は、入射する光のうち、赤色光（第１の波長の光）及び近赤外光（第２の波長の光）を通過させて、これら以外の光の通過を抑制するフィルタ（図示せず）を有してもよい。

　光電変換部２１２は、入射した光を光電変換し、光強度に応じた量の電荷を生成する。光電変換部２１２は、例えば、基板内に設けられたフォトダイオードである。光電変換部２１２は、赤色光及び近赤外光の各々に対して感度を有する。

　光電変換部２１２（フォトダイオード）のアノードは、グランド電位に接続されている。光電変換部２１２のカソードは、第１の転送トランジスタ２２２及び第２の転送トランジスタ２３２の各々に接続されている。なお、第１の転送トランジスタ２２２、第２の転送トランジスタ２３２及び光電変換部２１２の接続点をノードＮ２として図示している。

　第１の転送トランジスタ２２２は、ゲート、ソース及びドレインを有するＦＥＴである。第１の転送トランジスタ２２２のゲートは、第１の制御端子の一例であり、制御線ＴＧ２に接続されている。第１の転送トランジスタ２２２のソース及びドレインの一方は、第１の入出力端子の一例であり、光電変換部２１２に接続されている。第１の転送トランジスタ２２２のソース及びドレインの他方は、第１の入出力端子とは異なる第２の入出力端子の一例であり、電荷蓄積部ＦＤに接続されている。

　第２の転送トランジスタ２３２は、ゲート、ソース及びドレインを有するＦＥＴである。第２の転送トランジスタ２３２のゲートは、第２の制御端子の一例であり、制御線ＰＲＳ２に接続されている。第２の転送トランジスタ２３２のソース及びドレインの一方は、第３の入出力端子の一例であり、光電変換部２１２に接続されている。第２の転送トランジスタ２３２のソース及びドレインの他方は、第３の入出力端子とは異なる第４の入出力端子の一例であり、電源線ＡＶＤＤＰに接続されている。

　画素２０３は、光電変換部２１３と、光電変換部２１３に接続された第１の転送トランジスタ２２３及び第２の転送トランジスタ２３３と、を含む。なお、画素２０３は、入射する光のうち、青色光（第１の波長の光）及び近赤外光（第２の波長の光）を通過させて、これら以外の光の通過を抑制するフィルタ（図示せず）を有してもよい。

　光電変換部２１３は、入射した光を光電変換し、光強度に応じた量の電荷を生成する。光電変換部２１３は、例えば、基板内に設けられたフォトダイオードである。光電変換部２１３は、青色光及び近赤外光の各々に対して感度を有する。

　光電変換部２１３（フォトダイオード）のアノードは、グランド電位に接続されている。光電変換部２１３のカソードは、第１の転送トランジスタ２２３及び第２の転送トランジスタ２３３の各々に接続されている。なお、第１の転送トランジスタ２２３、第２の転送トランジスタ２３３及び光電変換部２１３の接続点をノードＮ３として図示している。

　第１の転送トランジスタ２２３は、ゲート、ソース及びドレインを有するＦＥＴである。第１の転送トランジスタ２２３のゲートは、第１の制御端子の一例であり、制御線ＴＧ３に接続されている。第１の転送トランジスタ２２３のソース及びドレインの一方は、第１の入出力端子の一例であり、光電変換部２１３に接続されている。第１の転送トランジスタ２２３のソース及びドレインの他方は、第１の入出力端子とは異なる第２の入出力端子の一例であり、電荷蓄積部ＦＤに接続されている。

　第２の転送トランジスタ２３３は、ゲート、ソース及びドレインを有するＦＥＴである。第２の転送トランジスタ２３３のゲートは、第２の制御端子の一例であり、制御線ＰＲＳ３に接続されている。第２の転送トランジスタ２３３のソース及びドレインの一方は、第３の入出力端子の一例であり、光電変換部２１３に接続されている。第２の転送トランジスタ２３３のソース及びドレインの他方は、第３の入出力端子とは異なる第４の入出力端子の一例であり、電源線ＡＶＤＤＰに接続されている。

　画素２０４は、光電変換部２１４と、光電変換部２１４に接続された第１の転送トランジスタ２２４及び第２の転送トランジスタ２３４と、を含む。なお、画素２０４は、入射する光のうち、緑色光（第１の波長の光）及び近赤外光（第２の波長の光）を通過させて、これら以外の光の通過を抑制するフィルタ（図示せず）を有してもよい。

　光電変換部２１４は、入射した光を光電変換し、光強度に応じた量の電荷を生成する。光電変換部２１４は、例えば、基板内に設けられたフォトダイオードである。光電変換部２１４は、緑色光及び近赤外光の各々に対して感度を有する。

　光電変換部２１４（フォトダイオード）のアノードは、グランド電位に接続されている。光電変換部２１４のカソードは、第１の転送トランジスタ２２４及び第２の転送トランジスタ２３４の各々に接続されている。なお、第１の転送トランジスタ２２４、第２の転送トランジスタ２３４及び光電変換部２１４の接続点をノードＮ４として図示している。

　第１の転送トランジスタ２２４は、ゲート、ソース及びドレインを有するＦＥＴである。第１の転送トランジスタ２２４のゲートは、第１の制御端子の一例であり、制御線ＴＧ４に接続されている。第１の転送トランジスタ２２４のソース及びドレインの一方は、第１の入出力端子の一例であり、光電変換部２１４に接続されている。第１の転送トランジスタ２２４のソース及びドレインの他方は、第１の入出力端子とは異なる第２の入出力端子の一例であり、電荷蓄積部ＦＤに接続されている。

　第２の転送トランジスタ２３４は、ゲート、ソース及びドレインを有するＦＥＴである。第２の転送トランジスタ２３４のゲートは、第２の制御端子の一例であり、制御線ＰＲＳ４に接続されている。第２の転送トランジスタ２３４のソース及びドレインの一方は、第３の入出力端子の一例であり、光電変換部２１４に接続されている。第２の転送トランジスタ２３４のソース及びドレインの他方は、第３の入出力端子とは異なる第４の入出力端子の一例であり、電源線ＡＶＤＤＰに接続されている。

　電荷蓄積部ＦＤは、４個の画素２０１、２０２、２０３及び２０４で共用される。具体的には、電荷蓄積部ＦＤは、各画素の光電変換部２１１、２１２、２１３及び２１４の各々で生じた電荷を蓄積することができる。電荷蓄積部ＦＤは、半導体基板に設けられた不純物領域、及び、当該不純物領域に接続されたプラグ及び配線等である。

　リセットトランジスタ１２１は、電荷蓄積部ＦＤの電位をリセットするために設けられている。リセットトランジスタ１２１は、スイッチング素子の一例であり、電源線ＡＶＤＤＰと電荷蓄積部ＦＤとの間に直列接続されている。本実施の形態では、リセットトランジスタ１２１は、容量接続トランジスタ１２２を介して電荷蓄積部ＦＤに接続されている。リセットトランジスタ１２１は、ゲート、ソース及びドレインを有するＦＥＴである。リセットトランジスタ１２１のゲートは、制御線ＲＳに接続されている。リセットトランジスタ１２１のソース及びドレインの一方は、電源線ＡＶＤＤＰに接続されている。リセットトランジスタ１２１のソース及びドレインの他方は、容量接続トランジスタ１２２を介して電荷蓄積部ＦＤに接続されている。リセットトランジスタ１２１を導通させた場合（本実施の形態では、さらに容量接続トランジスタ１２２も導通させる）、電荷蓄積部ＦＤが電源線ＡＶＤＤＰと接続されるので、電荷蓄積部ＦＤの電位がリセットされる。

　容量接続トランジスタ１２２は、キャパシタ１２３と電荷蓄積部ＦＤとの接続を切り替えるために設けられている。容量接続トランジスタ１２２は、スイッチング素子の一例であり、キャパシタ１２３と電荷蓄積部ＦＤとの間に直列接続されている。容量接続トランジスタ１２２は、ゲート、ソース及びドレインを有するＦＥＴである。容量接続トランジスタ１２２のゲートは、制御線ＧＣに接続されている。容量接続トランジスタ１２２のソース及びドレインの一方は、キャパシタ１２３の電極の１つ（第１の電極）に接続されている。容量接続トランジスタ１２２のソース及びドレインの他方は、電荷蓄積部ＦＤに接続されている。なお、容量接続トランジスタ１２２を電荷蓄積部ＦＤの電位のリセットに利用してもよい。

　キャパシタ１２３は、単位セル１２０が蓄積できる電荷量を増やし、ダイナミックレンジを広げるために設けられている。キャパシタ１２３は、第１の電極及び第２の電極を有する。キャパシタ１２３の第１の電極は、容量接続トランジスタ１２２を介して電荷蓄積部ＦＤに接続される。キャパシタ１２３の第２の電極は、電源線ＶＭＩＭに接続されている。容量接続トランジスタ１２２を導通させた場合、各画素から電荷蓄積部ＦＤに流入する電荷の一部をキャパシタ１２３に蓄積させることができる。キャパシタ１２３は、例えば、半導体基板の上方に設けられたＭＩＭ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｍｅｔａｌ）構造を有するキャパシタであるが、具体的な構成は特に限定されない。例えば、キャパシタ１２３として、配線及び電極等に起因する寄生容量が利用されてもよい。

　読出しトランジスタ１２４は、電荷蓄積部ＦＤに蓄積された電荷を読み出すため、具体的には、電荷量に応じた信号を垂直信号線１６０に出力するために設けられている。読出しトランジスタ１２４は、ゲート、ソース及びドレインを有するＦＥＴである。読出しトランジスタ１２４のゲートは、電荷蓄積部ＦＤに接続されている。読出しトランジスタ１２４のソース及びドレインの一方は、電源線ＡＶＤＤＰに接続されている。読出しトランジスタ１２４のソース及びドレインの他方は、選択トランジスタ１２５を介して垂直信号線１６０に接続されている。

　選択トランジスタ１２５は、読出しトランジスタ１２４による電荷蓄積部ＦＤに蓄積された電荷の読出しタイミングを制御するために設けられている。選択トランジスタ１２５は、ゲート、ソース及びドレインを有するＦＥＴである。選択トランジスタ１２５のゲートは、制御線ＳＥＬに接続されている。選択トランジスタ１２５のソース及びドレインの一方は、読出しトランジスタ１２４に接続されている。選択トランジスタ１２５のソース及びドレインの他方は、垂直信号線１６０に接続されている。選択トランジスタ１２５を導通させた場合に、読出しトランジスタ１２４による電荷の読み出しが行われる。

　単位セル１２０に含まれる各トランジスタは、半導体基板に設けられた不純物領域をソース及びドレインとして含み、かつ、半導体基板の上方にゲート絶縁膜を介して設けられた電極をゲートとして含む。直列に接続された２つのトランジスタは、不純物領域を共用していてもよい。例えば、リセットトランジスタ１２１のソース及びドレインの他方と容量接続トランジスタ１２２のソース及びドレインの一方とが、１つの不純物領域を共用していてもよい。

　なお、上述した単位セル１２０の構成は、一例にすぎず、適宜変更が可能である。例えば、単位セル１２０に含まれる画素の個数ｎは、１であってもよく、２であってもよく、５以上であってもよい。また、例えば、選択トランジスタ１２５は、読出しトランジスタ１２４と電源線ＡＶＤＤＰとの間に接続されていてもよい。また、例えば、容量接続トランジスタ１２２及びキャパシタ１２３は設けられていなくてもよい。また、例えば、単位セル１２０に含まれる各トランジスタは、ｎチャネルトランジスタであるが、ｐチャネルトランジスタであってもよい。あるいは、各トランジスタは、バイポーラトランジスタであってもよい。

　［動作］
　続いて、本実施の形態に係る内視鏡システム１の動作について説明する。

　上述したように、内視鏡システム１は、撮像モードと測距モードとを含む複数の動作モードを有する。内視鏡システム１が備える撮像装置１００は、動作モードに応じて異なる動作を行う。

　撮像モードは、撮像装置１００の第１の動作モードの一例であり、単位セル１２０に含まれるｎ個の画素２０１～２０４の少なくとも１つを、第１の波長の光に露光する動作モードである。本実施の形態では、撮像モードは、ＲＧＢ画像（カラー画像）を生成するＲＧＢモードであるので、単位セル１２０に含まれる４個の画素２０１～２０４の全てを露光する。ＲＧＢモードでは、光源１１が第１の波長の光として白色光を発し、その反射光を撮像装置１００の各画素に受光させる。なお、ＲＧＢ画像とは、画像の各画素が撮像装置１００の単位セル１２０に対応しており、ＲＧＢの各々の値（輝度値）を含む画像である。

　測距モードは、撮像装置１００の第２の動作モードの一例であり、単位セル１２０に含まれるｎ個の画素２０１～２０４の少なくとも１つを、第２の波長の点滅光に露光する動作モードである。本実施の形態では、測距モードは、ＴｏＦ（Ｔｉｍｅ　ｏｆ　Ｆｌｉｇｈｔ）方式を利用するＴｏＦモードである。ＴｏＦモードでは、光源１１から出射された光が対象物２を経由して各画素に戻るまでの時間（光の飛行時間）に基づいて対象物２までの距離を算出して、距離画像を生成する。具体的には、ＴｏＦモードでは、光源１１が近赤外光帯域の点滅光を第２の波長の点滅光として発し、その反射光を撮像装置１００の複数の画素の少なくとも１つに受光させる。なお、距離画像とは、各画素が対象物２までの距離を表す画像である。

　図４は、本実施の形態に係る撮像装置１００における動作モードの切り替えの一例を示す図である。図４に示すように、ＲＧＢモードとＴｏＦモードとは、交互に切り替えながら連続的に実行される。これにより、１回の計測（体内への挿入部２０の１回の挿入）でＲＧＢ画像と距離画像とを得ることができる。距離画像に基づいて体内への挿入部２０の接触を避けながら、ＲＧＢ画像に基づいて目視による体内の確認を同時並行的に行うことができる。なお、ＲＧＢモードとＴｏＦモードとの切り替えは、ユーザの操作入力等に基づいて手動で切り替えられてもよい。

　詳細については後述するが、本実施の形態に係る撮像装置１００の制御方法では、ＴｏＦモードでは、第２の波長の点滅光（反射光Ｌ２）への露光期間中に、第１の転送トランジスタと第２の転送トランジスタとの各々が互いに同時に導通状態にならないように、導通及び非導通を繰り返し切り替える。また、ＲＧＢモードでは、第１の波長の光（反射光Ｌ２）への露光期間中に、第１の転送トランジスタ及び第２の転送トランジスタを非導通状態で維持し、所定のタイミング（パルス期間内）で第１の転送トランジスタのみを導通状態にする。これにより、高精度な測距と高精細なＲＧＢ画像の取得とを両立させることができる。

　［ＴｏＦモード］
　続いて、ＴｏＦモードの具体例について説明する。

　ＴｏＦモードは、対象物２に対して点滅光を照射し、対象物２による反射光（点滅光）を受光し、光電変換により得られる電気信号を処理することによって行われる。ＴｏＦモードには、連続波（光）を利用するＣＷ（Ｃｏｎｔｉｎｕｏｕｓ－Ｗａｖｅ）－ＴｏＦ方式、又は、パルス光を利用するパルスＴｏＦ方式がある。

　図５は、ＣＷ－ＴｏＦ方式に基づく測距方法を説明するための図である。図５に示すように、対象物２に照射する照射光は、所定の周期で強度が連続的に変化する。照射光は、周期及び振幅が一定の連続波である。強度変化の周期は、変調周波数ｆｍｏｄを用いて、１／ｆｍｏｄとして表される。

　反射光は、対象物２までの距離に応じて、照射光に比べて位相の遅延φが生じる。ＣＷ－ＴｏＦ方式では、照射光の周期を４分割した露光区間毎に受光し、露光区間毎の強度Ｃ０、Ｃ１、Ｃ２及びＣ３を用いて、式（１）に基づいて位相遅延φを算出する。

　光速をｃとすると、対象物２までの距離Ｚは、位相遅延φを用いて式（２）で表される。

　なお、反射光には、背景光成分（ノイズ成分）が含まれるが、式（１）の右辺の分母及び分子の各々において、強度の差分が算出されるので背景光成分は相殺されている。

　ＣＷ－ＴｏＦ方式では、変調周波数ｆｍｏｄを高くすることにより、測距の精度を高めることができる。一方で、変調周波数ｆｍｏｄが高くなると、測距可能な範囲（測距レンジ）が小さくなる。測距可能な距離Ｚの最大値Ｚ_ｍａｘは、式（２）において、φ＝２π（＝３６０°）のときであり、ｃ／（２ｆｍｏｄ）で表されるためである。測距レンジの縮小に対しては、複数の異なる変調周波数を利用して測距を行い、測距結果を組み合わせることによって、測距レンジを拡大することができる。

　図６は、パルスＴｏＦ方式に基づく測距方法を説明するための図である。図６に示すように、パルス幅（期間）Ｔｐのパルス光が照射光として、所定の時間間隔で繰り返し対象物２に照射される。

　反射光は、対象物２までの距離に応じて、パルス光よりも一定の時間ΔＴの遅延が生じる。パルスＴｏＦ方式では、パルス光に対して相対的に異なる時間に設定された少なくとも２つの露光区間で受光する。図６に示す例では、第１の露光区間としてパルス光と同じ区間が設定され、第２の露光区間としてパルス光の停止と同時に開始される区間が設定され、第３の露光区間として反射光を受光し得ない区間が設定されている。第３の露光区間は、背景光成分ＢＧを検出するために設けられている。背景光成分ＢＧが十分に少ない場合には、第３の露光区間は設定されていなくてもよい。

　対象物２までの距離Ｚは、遅延時間ΔＴに基づいて以下の式（３）で表される。

　Ａ０及びＡ１はそれぞれ、第１の露光区間及び第２の露光区間の各々で受光された反射光の強度である。具体的には、Ａ０は、第１の露光区間で得られた信号強度から第３の露光区間で得られた信号強度（背景光成分ＢＧ）を減算することで得られる。Ａ１は、第２の露光区間で得られた信号強度から第３の露光区間で得られた信号強度（背景光成分ＢＧ）を減算することで得られる。

　パルスＴｏＦ方式では、パルス幅Ｔｐを短くすることにより、測距の精度を高めることができる。一方で、パルス幅Ｔｐが長くなると、測距可能な範囲（測距レンジ）が小さくなる。測距可能な距離Ｚの最大値Ｚ_ｍａｘは、式（３）において、Ａ０＝０のときであり、（ｃ×Ｔｐ）／２で表されるためである。測距レンジの縮小に対しては、複数の露光で測距を行い、測距結果を組み合わせることによって、測距レンジを拡大することができる。

　［ＣＷ－ＴｏＦ方式］
　以下では、ＣＷ－ＴｏＦ方式の測距モードにおける撮像装置１００の具体的な動作を説明する。

　なお、本実施の形態において、単位セル１２０に含まれるリセットトランジスタ１２１、容量接続トランジスタ１２２、選択トランジスタ１２５、第１の転送トランジスタ２２１、２２２、２２３及び２２４、並びに、第２の転送トランジスタ２３１、２３２、２３３及び２３４はいずれも、ゲートに供給される電圧レベル（電位）がハイレベル（Ｈｉｇｈ）である場合に導通状態（オン）になり、ゲートに供給される電圧レベル（電位）がローレベル（Ｌｏｗ）である場合に非導通状態（オフ）になるとする。

　＜第１の駆動例＞
　まず、ＣＷ－ＴｏＦ方式における撮像装置１００の第１の駆動例について、図７Ａ及び図７Ｂを用いて説明する。第１の駆動例では、単位セル１２０に含まれる４個の画素２０１～２０４の全てを測距に利用する。

　図７Ａは、ＣＷ－ＴｏＦ方式の測距モードの第１の駆動例を示すタイミングチャートである。図７Ｂは、図７Ａに示す第１の駆動例において、照射光及び反射光と各フレーム期間との関係を示す図である。

　図７Ａにおいて、ＲＳは、リセットトランジスタ１２１のゲートに接続された制御線ＲＳの電圧レベル（電位）の時間変化を示している。ＧＣは、容量接続トランジスタ１２２のゲートに接続された制御線ＧＣの電圧レベル（電位）の時間変化を示している。ＶＭＩＭは、キャパシタ１２３の第２の電極に接続された電源線ＶＭＩＭの電圧レベル（電位）の時間変化を表している。

　ＰＲＳｎ（ｎ＝１～４）はそれぞれ、第２の転送トランジスタ２３１、２３２、２３３及び２３４の各ゲートに接続された制御線ＰＲＳ１、ＰＲＳ２、ＰＲＳ３及びＰＲＳ４の電圧レベル（電位）の時間変化を表している。ＴＧ１、ＴＧ２、ＴＧ３及びＴＧ４はそれぞれ、第１の転送トランジスタ２２１、２２２、２２３及び２２４の各ゲートに接続された制御線ＴＧ１、ＴＧ２、ＴＧ３及びＴＧ４の電圧レベル（電位）の時間変化を示している。なお、本明細書では、ＴＧ１～ＴＧ４をＴＧｎ（ｎ＝１～４）として表記する場合がある。

　フレーム１、フレーム２、フレーム３及びフレーム４は、互いに同じ長さのフレーム期間である。フレーム期間は、撮像装置１００（内視鏡システム１）による処理の単位期間に相当する。フレーム１、フレーム２、フレーム３及びフレーム４はそれぞれ、露光期間と読出期間とを含んでいる。

　露光期間は、単位セル１２０に含まれる各画素に反射光を受光させる期間である。読出期間は、電荷蓄積部ＦＤ（及びキャパシタ１２３）に蓄積された電荷を垂直信号線１６０に読み出す期間である。読み出し処理は、一般的なＣＭＯＳイメージセンサによる読み出し処理と同じであるため、説明を省略する。なお、読出し期間中に制御線ＲＳがハイレベルになることで、電荷蓄積部ＦＤの電位がリセットされる。これにより、フレーム間での信号の混合が抑制されて測距精度を高めることができる。

　図７Ａの最下段に示す２行２列に並んだ４つの四角は、単位セル１２０に含まれる４個の画素２０１、２０２、２０３及び２０４に相当する。四角内に示されるＣ０、Ｃ１、Ｃ２及びＣ３は、フレーム毎に各画素で得られる信号強度の種類を表しており、具体的には、図５に示したＣ０、Ｃ１、Ｃ２及びＣ３に対応している。

　露光期間では、制御線ＴＧ１～ＴＧ４、及び、制御線ＰＲＳ１～ＰＲＳ４の各々の電圧レベルがハイレベルとローレベルとを繰り返している。すなわち、第１の転送トランジスタ２２１～２２４と、第２の転送トランジスタ２３１～２３４とはそれぞれ、オンとオフとを交互に繰り返している。

　ここで、制御線ＴＧ１～ＴＧ４の各電圧レベルは、同位相で変化している。すなわち、第１の転送トランジスタ２２１～２２４は、同じタイミングでオンになり、同じタイミングでオフになる。同様に、制御線ＰＲＳ１～ＰＲＳ４の各電圧レベルは、同位相で変化している。第２の転送トランジスタ２３１～２３４は、同じタイミングでオンになり、同じタイミングでオフになる。

　また、１つの画素に着目すると制御線ＰＲＳｎと制御線ＴＧｎとは、ハイレベルとローレベルとが互いに排他的になっている。言い換えると、制御線ＰＲＳｎの電圧レベルと制御線ＴＧｎの電圧レベルとは、位相が１８０°逆転した関係にある。

　すなわち、１つの画素内において、第１の転送トランジスタのオン及びオフと、第２の転送トランジスタのオン及びオフとは、互いに排他的である。例えば、第１の転送トランジスタ２２１がオンの期間に、第２の転送トランジスタ２３１はオフであり、第１の転送トランジスタ２２１がオフの期間に、第２の転送トランジスタ２３１はオンである。

　各フレーム及び各画素において、第２の転送トランジスタ２３１～２３４がオフになった（制御線ＰＲＳｎがハイレベルからローレベルに切り替わった）タイミングで、光電変換部２１１～２１４で生成される電荷の蓄積が可能になる（電荷蓄積期間の開始）。光電変換部２１１～２１４で生成される電荷は、第１の転送トランジスタ２２１～２２４を介して電荷蓄積部ＦＤ（及びキャパシタ１２３）に蓄積される。第１の転送トランジスタ２２１～２２４がオフになった（制御線ＴＧｎがハイレベルからローレベルに切り替わった）タイミングで、光電変換部２１１～２１４で生成される電荷の蓄積が終了する（電荷蓄積期間の終了）。第１の転送トランジスタ２２１～２２４がオフになったときには、第２の転送トランジスタ２３１～２３４がオンになるので、光電変換部２１１～２１４及びノードＮ１～Ｎ４の電位をリセットすることができる。本実施の形態では、各画素の電荷蓄積期間は、第１の転送トランジスタのオン期間（又は第２の転送トランジスタのオフ期間）と実質的に同じになる。

　図７Ａに示す例では、フレーム１～フレーム４の各電荷蓄積期間は、図５に示した第１～第４の露光区間に対応している。ここで、電荷蓄積期間の長さは、照射光の周期の１／２（１８０°相当）であり、フレーム１～フレーム４の順で位相が９０°ずつシフトするように設定されている。このため、フレーム１とフレーム３とでは電荷蓄積期間の重複はなく、フレーム２とフレーム４とでは電荷蓄積期間の重複はない。

　図７Ｂに示すように、フレーム１～フレーム４の各電荷蓄積期間（信号レベルがハイレベルになっている期間）において、反射光の強度に応じて信号強度Ｃ０～Ｃ３がそれぞれ得られる。各フレーム期間では、露光期間内において電荷蓄積期間が繰り返し設定されているので、各電荷蓄積期間で得られる信号強度が微弱であっても、露光期間内で十分な強度の信号強度を得ることができる。また、電荷蓄積期間毎のばらつきを抑制することができる。よって、ＳＮ比を向上させることができる。

　また、第１の駆動例では、４個の画素２０１～２０４の全てを反射光の検出用に利用している。４個の画素２０１～２０４の各々で得られる信号電荷を電荷蓄積部ＦＤに蓄積することができる。このため、画素間のばらつきも抑制することができるので、ＳＮ比をより一層高めることができる。

　このように、第１の駆動例では、フレーム期間毎に異なるタイミングで、単位セル１２０に含まれる４個の画素２０１～２０４を反射光Ｌ２に露光させる。フレーム期間内では、４個の画素２０１～２０４の露光の開始及び終了の各タイミングが同じである。フレーム１～フレーム４で順に、露光期間内に信号強度Ｃ０～Ｃ３を得ることができる。信号強度Ｃ０～Ｃ３が複数の単位セル１２０の各々から読み出されて、撮像装置１００からＩＳＰ１３にセンサ出力データとして出力される。ＩＳＰ１３は、単位セル１２０毎の信号強度Ｃ０～Ｃ３を用いて、上述した式（１）及び（２）から対象物２までの距離を単位セル１２０毎に算出することができ、距離画像を生成することができる。

　なお、図７Ａに示す例では、制御線ＧＣの電圧レベルはハイレベルで維持されている。すなわち、容量接続トランジスタ１２２は、常にオン状態であり、電荷蓄積部ＦＤとキャパシタ１２３とが接続された状態である。このため、キャパシタ１２３にも電荷の蓄積が可能になる。このため、蓄積可能な電荷量を増やすことができるので、ダイナミックレンジを大きくすることができる。

　＜第２の駆動例＞
　次に、ＣＷ－ＴｏＦ方式における撮像装置１００の第２の駆動例について、図８を用いて説明する。第２の駆動例では、単位セル１２０に含まれる４個の画素２０１～２０４のうちの２個のみを測距に利用する。

　図８は、ＣＷ－ＴｏＦ方式の測距モードの第２の駆動例を示すタイミングチャートである。なお、図８のＲＳ、ＧＣ、ＶＭＩＭ、ＰＲＳ１～ＰＲＳ４、ＴＧ１～ＴＧ４の各々が表す内容は、図７Ａと同じである。以下では、第１の駆動例との相違点を中心に説明を行い、共通点の説明を省略する。

　本駆動例では、測距に画素２０１と画素２０４とを利用し、画素２０２と画素２０３とを利用しない。具体的には、各フレーム期間において、制御線ＰＲＳ２及びＰＲＳ３の電圧レベルをハイレベルで維持し、かつ、制御線ＴＧ２及びＴＧ３の電圧レベルをローレベルで維持しており、画素２０２及び２０３で発生する電荷が電荷蓄積部ＦＤに蓄積されないようにしている。制御線ＰＲＳ１及びＰＲＳ４、並びに、制御線ＴＧ１及びＴＧ４の電圧レベルの時間変化は、図７Ａに示した第１の駆動例と同じである。このため、電荷蓄積部ＦＤには、フレーム１～フレーム４の各々において、画素２０１の光電変換部２１１及び画素２０４の光電変換部２１４の各々で発生した信号電荷が蓄積される。

　なお、本駆動例では、４個の画素のうちの２個の画素のみを利用する例を示したが、これに限らない。利用する画素数は、１個のみであってもよく、３個のみであってもよい。すなわち、単位セル１２０がｎ個の画素を含む場合に、ｍ個（ｍはｎ未満の自然数）のみの画素をＣＷ－ＴｏＦ方式の測距モードに利用してもよい。すなわち、測距モードでは、ｎ個全てを利用せずに、ｍ個の画素を反射光Ｌ２に露光してもよい。駆動する画素数を減らすことができるので、消費電力を低減することができる。

　＜第３の駆動例＞
　次に、ＣＷ－ＴｏＦ方式における撮像装置１００の第３の駆動例について、図９Ａ及び図９Ｂを用いて説明する。

　図９Ａは、ＣＷ－ＴｏＦ方式の測距モードの第３の駆動例を示すタイミングチャートである。なお、図９ＡのＲＳ、ＧＣ、ＶＭＩＭ、ＰＲＳ１～ＰＲＳ４、ＴＧ１～ＴＧ４の各々が表す内容は、図７Ａと同じである。以下では、第１の駆動例との相違点を中心に説明を行い、共通点の説明を省略する。

　図９Ａに示すように、一のフレーム期間内で、Ｐｉｘ群（単位セル１２０）毎に、電荷蓄積期間が異なっている。具体的には、Ｐｉｘ群０、Ｐｉｘ群１、Ｐｉｘ群２、Ｐｉｘ群３の順で、制御線ＰＲＳｎ（ｎ＝１～４）の電圧レベルの時間変化の位相が９０°ずつシフトするように設定されている。Ｐｉｘ群（単位セル１２０）内では、ＰＲＳｎ（ｎ＝１～４）の電圧レベルは、同位相で変化している。

　制御線ＴＧｎ（ｎ＝１～４）についても同様である。Ｐｉｘ群０、Ｐｉｘ群１、Ｐｉｘ群２、Ｐｉｘ群３の順で、制御線ＴＧｎ（ｎ＝１～４）の電圧レベルの時間変化の位相が９０°ずつシフトするように設定されている。Ｐｉｘ群（単位セル１２０）内では、ＴＧｎ（ｎ＝１～４）の電圧レベルは、同位相で変化している。

　このように、一のフレーム期間内で、単位セル１２０毎に電荷蓄積期間が異なることにより、モーションブラーの発生を抑制することができる。

　なお、本実施の形態では、４個の画素２０１～２０４に共通する電荷蓄積部ＦＤが設けられた例を示したが、各画素内に電荷蓄積部（メモリ）を設けてもよい。この場合、図９Ｂに示すように、一のフレーム期間内で、各画素の電荷蓄積期間を異ならせることができる。すなわち、フレーム期間内で、４個の画素の露光の開始及び終了の各タイミングを異ならせることができる。図９Ｂは、ＣＷ－ＴｏＦ方式の測距モードの第３の駆動例の変形例を示すタイミングチャートである。

　具体的には、制御線ＰＲＳ１～ＰＲＳ４の各電圧レベルの時間変化は、この順で位相が９０°ずつシフトするように設定されている。制御線ＴＧ１～ＴＧ４の各電圧レベルの時間変化は、この順で位相が９０°ずつシフトするように設定されている。この場合も、モーションブラーを抑制することができる。

　［パルスＴｏＦ方式］
　続いて、パルスＴｏＦ方式の測距モードにおける撮像装置１００の具体的な動作について、図１０Ａ、図１０Ｂ及び図１０Ｃを用いて説明する。

　図１０Ａは、パルスＴｏＦ方式の測距モードの駆動例を示すタイミングチャートである。図１０Ｂは、図１０Ａに示す例において、照射光及び反射光と各フレーム期間との関係を示す図である。図１０Ｃは、図１０Ａに示す例において、２つの転送トランジスタに供給される制御信号の一例を示す図である。なお、図１０ＡのＲＳ、ＧＣ、ＶＭＩＭ、ＰＲＳ１～ＰＲＳ４、ＴＧ１～ＴＧ４の各々が表す内容は、図７Ａと同じである。以下では、ＣＷ－ＴｏＦ方式の第１の駆動例との相違点を中心に説明を行い、共通点の説明を省略する。

　図１０Ａに示すように、フレーム１～フレーム３の各電荷蓄積期間は、図６に示した第１～第３の露光区間に対応している。具体的には、図１０Ｂに示すように、フレーム１では、照射光（パルス光）と同じ区間に電荷蓄積期間が設定されている。フレーム２では、照射光の停止と同時に開始される区間に電荷蓄積期間が設定されている。フレーム３では、反射光が存在しない区間に電荷蓄積期間が設定されている。すなわち、フレーム３では、光源１１は発光を停止している。各フレームの電荷蓄積期間の長さは、照射光のパルス幅と同じである。フレーム３では、背景光の信号強度Ａ２（図６の背景光成分ＢＧに相当）が得られる。背景光の信号強度Ａ２を利用することで、フレーム１及びフレーム２の検出結果からそれぞれ、反射光の信号強度Ａ０及びＡ１を得ることができる。得られた信号強度Ａ０及びＡ１を用いて、上述した式（３）から対象物２までの距離を単位セル１２０毎に算出することができ、距離画像を生成することができる。

　なお、電荷蓄積期間は、図１０Ｃに示すように、第２の転送トランジスタ２３１～２３４がオフになった（制御線ＰＲＳｎがハイレベルからローレベルに切り替わった）タイミングから、第１の転送トランジスタ２２１～２２４がオフになった（制御線ＴＧｎがハイレベルからローレベルに切り替わった）タイミングまでの期間である。

　図１０Ｃに示すように、制御線ＰＲＳｎの電圧レベルの立ち下がりよりも、制御線ＴＧｎの電圧レベルの立ち上がりを遅らせている。また、制御線ＴＧｎの電圧レベルの立ち下がりよりも、制御線ＰＲＳｎの電圧レベルの立ち上がりを遅らせている。これにより、第１の転送トランジスタ２２１～２２４と第２の転送トランジスタ２３１～２３４とが同時にオンすることを抑制することができる。電荷蓄積部ＦＤに蓄積される電荷の予期しない流入及び／又は流出を抑制することができるので、測距の精度を高めることができる。このような駆動方式は、ＣＷ－ＴｏＦ方式にも利用可能である。

　パルスＴｏＦ方式においても、単位セル１２０に含まれる４個の画素の一部を利用しなくてもよい。すなわち、単位セル１２０がｎ個の画素を含む場合に、ｍ個（ｍはｎ未満の自然数）のみの画素をパルスＴｏＦ方式の測距モードに利用してもよい。駆動する画素数を減らすことによって、消費電力を低減することができる。

　［ＲＧＢモード］
　続いて、ＲＧＢモードにおける撮像装置１００の具体的な動作を説明する。

　＜第１の駆動例＞
　まず、ＲＧＢモードにおける撮像装置１００の第１の駆動例について、図１１を用いて説明する。第１の駆動例では、容量接続トランジスタ１２２を電荷蓄積部ＦＤのリセットに利用する。

　図１１は、ＲＧＢモードの第１の駆動例を示すタイミングチャートである。図１１のＲＳ、ＧＣ、ＶＭＩＭ、ＰＲＳ１～ＰＲＳ４、ＴＧ１～ＴＧ４の各々が表す内容は、図７Ａと同じである。以下では、ＣＷ－ＴｏＦ方式の第１の駆動例との相違点を中心に説明を行い、共通点の説明を省略する。

　図１１に示す１／２Ｈは、水平期間Ｈの半分の長さの期間（１／２水平期間）であり、測距モードにおけるフレーム期間に対応している。水平期間Ｈは、撮像装置１００が備える複数の画素のうち、行方向に並ぶ画素の読み出しを行うための期間である。

　図１１に示す例では、１／２水平期間の最初に制御線ＧＣの電圧レベルをハイレベルにすることで、電荷蓄積部ＦＤの電位をリセットする。なお、制御線ＲＳの電圧レベルはハイレベルで維持されているので、リセットトランジスタ１２１は、導通状態（オン）が維持されている。このため、容量接続トランジスタ１２２をオンすることで、電荷蓄積部ＦＤと電源線ＡＶＤＤＰとを導通させることができる。なお、電源線ＶＭＩＭは、一定の電圧レベルで維持されている。電源線ＶＭＩＭの電圧レベルは、例えば、電源線ＡＶＤＤＰと同じ電圧レベルに維持される。なお、電源線ＶＭＩＭの電圧レベルは、特に限定されず、例えば、０Ｖで維持されてもよい。

　ＲＧＢモードでは、制御線ＰＲＳｎの電圧レベルは、ローレベルで維持される。制御線ＴＧ１～ＴＧ４の電圧レベルは、所定のパルス期間（電荷蓄積期間）を除いてローレベルで維持される。例えば、フレーム１では、制御線ＴＧ１の電圧レベルがハイレベルになり、第１の転送トランジスタ２２１がオンされる。これにより、光電変換部２１１で生成した電荷（緑色光の強度に相当）が電荷蓄積部ＦＤに蓄積される。電荷蓄積部ＦＤに蓄積された電荷の読み出しについては、図１１には示していないが、制御線ＴＧ１の電圧レベルがハイレベルからローレベルに切り替わった後、ローレベルで維持されているフレーム１内の期間の所定のタイミングで、選択トランジスタ１２５がオンされて垂直信号線１６０に読み出される。

　フレーム２では、制御線ＴＧ２の電圧レベルをハイレベルにすることにより、第１の転送トランジスタ２２２がオンされる。これにより、光電変換部２１２で生成した電荷（赤色光の強度に相当）が電荷蓄積部ＦＤに蓄積され、その後、読み出される。フレーム３では、制御線ＴＧ３の電圧レベルをハイレベルにすることにより、第１の転送トランジスタ２２３がオンされる。これにより、光電変換部２１３で生成した電荷（青色光の強度に相当）が電荷蓄積部ＦＤに蓄積され、その後、読み出される。フレーム４では、制御線ＴＧ４の電圧レベルをハイレベルにすることにより、第１の転送トランジスタ２２４がオンされる。これにより、光電変換部２１４で生成した電荷（緑色光の強度に相当）が電荷蓄積部ＦＤに蓄積され、その後、読み出される。

　このようにして、単位セル１２０からＲＧＢの各々の信号強度を得ることができる。複数の単位セル１２０の各々からＲＧＢの信号強度が読み出されて、撮像装置１００からＩＳＰ１３にセンサ出力データとして出力される。ＩＳＰ１３は、単位セル１２０毎のＲＧＢの信号強度を用いて、ＲＧＢ画像を生成することができる。

　第１の駆動例によれば、容量接続トランジスタ１２２をオフさせた状態で信号読み出しを行い、容量接続トランジスタ１２２をオンすることで電荷蓄積部ＦＤのリセットを行う。読出しトランジスタ１２４のゲートに接続された容量成分を電荷蓄積部ＦＤのみの小さい容量とすることで、高いゲインでの信号読み出しが可能になる。

　＜第２の駆動例＞
　次に、ＲＧＢモードにおける撮像装置１００の第２の駆動例について、図１２を用いて説明する。第２の駆動例では、リセットトランジスタ１２１を電荷蓄積部ＦＤのリセットに利用する。

　図１２は、ＲＧＢモードの第２の駆動例を示すタイミングチャートである。図１２のＲＳ、ＧＣ、ＶＭＩＭ、ＰＲＳ１～ＰＲＳ４、ＴＧ１～ＴＧ４の各々が表す内容は、図７Ａと同じである。以下では、ＣＷ－ＴｏＦ方式の第１の駆動例との相違点を中心に説明を行い、共通点の説明を省略する。

　図１２に示す例では、１／２水平期間の最初に制御線ＲＳの電圧レベルをハイレベルにすることで、電荷蓄積部ＦＤの電位をリセットする。なお、制御線ＧＣの電圧レベルはハイレベルで維持されているので、容量接続トランジスタ１２２は、導通状態（オン）が維持されている。このため、リセットトランジスタ１２１をオンすることで、電荷蓄積部ＦＤと電源線ＡＶＤＤＰとを導通させることができる。なお、電源線ＶＭＩＭは、一定の電圧レベルで維持されている。電源線ＶＭＩＭの電圧レベルは、例えば、電源線ＡＶＤＤＰと同じ電圧レベルに維持される。なお、電源線ＶＭＩＭの電圧レベルは、特に限定されず、例えば、０Ｖで維持されてもよい。

　第２の駆動例によれば、容量接続トランジスタ１２２をオンさせた状態で維持し、リセットトランジスタ１２１をオフさせた状態で信号読み出しを行い、リセットトランジスタ１２１をオンすることで電荷蓄積部ＦＤのリセットを行う。読出しトランジスタ１２４のゲートに接続された容量成分を電荷蓄積部ＦＤ及びキャパシタ１２３によって大きくすることができ、低いゲインでの信号読み出しが可能になる。ゲインが低くなることにより、後段回路のダイナミックレンジを逸脱せずに、飽和信号の読み出しが可能になる。

　［キャパシタ］
　続いて、キャパシタ１２３の機能について、図１３Ａ及び図１３Ｂを用いて説明する。

　図１３Ａは、ＲＧＢモードにおける単位セル１２０内のポテンシャルを示す図である。図１３Ｂは、ＴｏＦモードにおける単位セル１２０内のポテンシャルを示す図である。

　図１３Ａ及び図１３Ｂにおいて、ＰＲＳ、ＴＧ、ＧＣ及びＲＳは、制御線ＰＲＳ、ＴＧ、ＧＣ及びＲＳの各々に対応し、第２の転送トランジスタ２３１（又は２３２～２３４のいずれか）、第１の転送トランジスタ２２１（又は２２２～２２４のいずれか）、容量接続トランジスタ１２２及びリセットトランジスタ１２１の各ゲートを表している。Ｌｏｗは、対応する制御線の電圧レベルがローレベルであることを表しており、対応するトランジスタがオフ状態となっている。Ｈｉｇｈは、対応する制御線の電圧レベルがハイレベルであることを表しており、対応するトランジスタがオン状態となっている。Ｐｕｌｓｅは、ハイレベルとローレベルとが交互に入れ替わる信号が供給されることを意味する。ＰＤは、光電変換部２１１（又は２１２～２１４のいずれか）を表し、ＦＤは、電荷蓄積部ＦＤを表し、ＭＩＭは、キャパシタ１２３を表している。ＰＤ及びＦＤの近傍に表された丸印は、信号電荷を表している。

　ＲＧＢモードでは、図１３Ａに示すように、光電変換部２１１を露光させている期間では、第１の転送トランジスタ２２１及び第２の転送トランジスタ２３１がオフ状態である。このため、生成した信号電荷は、光電変換部２１１及びノードＮ１等に蓄積される。信号の読み出し時には、第１の転送トランジスタ２２１がオンされた後、選択トランジスタ１２５（図示せず）がオンされることによって、垂直信号線１６０に読み出される。ＲＧＢモードでは、キャパシタ１２３を利用せずに、高いゲインでの読み出しを行うことによって、ノイズを抑制することができる。

　一方で、ＴｏＦモードでは、容量接続トランジスタ１２２がオン状態で維持される。このため、図１３Ｂに示すように、光電変換部２１１～２１４で発生する信号電荷は、電荷蓄積部ＦＤ及びキャパシタ１２３に蓄積される。電荷の蓄積量が増大することで、高飽和を実現することができる。

　このように、本実施の形態では、容量接続トランジスタ１２２は、ＴｏＦモードにおいて、キャパシタ１２３と電荷蓄積部ＦＤとを導通状態で維持し、ＲＧＢモードにおいて、キャパシタ１２３と電荷蓄積部ＦＤとを非導通にする。これにより、高精度の測距と高画質なＲＧＢ画像の取得とを両立することができる。

　［転送トランジスタと制御線との関係］
　続いて、各画素における第１の転送トランジスタ及び第２の転送トランジスタと、各々のゲートに接続される制御線との関係について、図１４を用いて説明する。以下では、画素２０１を代表して説明するが、画素２０２～２０４についても同様である。

　図１４は、本実施の形態に係る画素２０１の一例を示す概略的な平面図である。光電変換部２１１の平面視形状は、例えば矩形（正方形又は長方形）である。光電変換部２１１は、半導体基板に設けられたｐ型の半導体領域とｎ型の半導体領域とを含む（後で示す図２３Ａを参照）。ｎ型の半導体領域とｐ型の半導体領域は、基板の厚み方向に積層されている。ｐ型の半導体領域は、ｎ型の半導体領域よりも、半導体基板の表面（上面）側に設けられている。

　図１４に示すように、平面視において、光電変換部２１１の一部に重なるように、第１の転送トランジスタ２２１のゲート２２１ｇと、第２の転送トランジスタ２３１のゲート２３１ｇとが設けられている。ゲート２２１ｇ及び２３１ｇと光電変換部２１１（ｐ型の半導体領域）との間には、絶縁膜（図示せず）が設けられている。ゲート２２１ｇ及び２３１ｇはそれぞれ、金属又は導電性ポリシリコン等の導電性材料を用いて形成されている。ゲート２２１ｇ及び２３１ｇの各平面視形状は、矩形であるが、これに限定されない。本実施の形態では、ゲート２２１ｇ及び２３１ｇの材料、形状及び大きさが同一である。

　なお、大きさが同一とは、互いの面積（又は体積）が完全に等しいことを意味するだけでなく、互いの面積（又は体積）の差分が一方の面積（又は体積）の５％以下である場合も含む意味で用いられている。また、形状が同一とは、互いの形状が完全に一致することを意味するだけでなく、互いの形状の差に起因する面積（又は体積）の差分が一方の面積（又は体積）の５％以下である場合も含む意味で用いられている。また、材料が同一とは、材料の組成比が完全に一致することを意味するだけでなく、組成比の差分が一方の組成比の５％以下である場合も含む意味で用いられている。製造誤差に起因する大きさ、形状及び材料の差、並びに、製造時に不可避的に混入する不純物に起因する組成比の差などが生じた場合も、「同一」であるとみなす。現状の製造誤差等を鑑み５％以下としたが、製造要因又は設計要素として誤差を許容できる場合は、必ずしも５％に限定されるものではない。これらは、ゲート２２１ｇ及び２３１ｇに適用されるだけでなく、他の構成要素（例えば、後述する制御線）の材料、形状及び大きさについても適用される。

　ゲート２２１ｇは、配線２４１及びビア２４１ｖを介して駆動回路１３０に接続されている。具体的には、配線２４１は、平面視でゲート２２１ｇに重なるように、ゲート２２１ｇの上方に層間絶縁膜（図示せず）を介して配置されている。ビア２４１ｖは、当該層間絶縁膜を貫通し、配線２４１とゲート２２１ｇとを接続している。配線２４１及びビア２４１ｖは、第１の制御線の一例である制御線ＴＧ１を構成している。

　ゲート２３１ｇは、配線２５１及びビア２５１ｖを介して駆動回路１３０に接続されている。具体的には、配線２５１は、平面視でゲート２３１ｇに重なるように、ゲート２３１ｇの上方に層間絶縁膜（図示せず）を介して配置されている。ビア２５１ｖは、当該層間絶縁膜を貫通し、配線２５１とゲート２３１ｇとを接続している。配線２５１及びビア２５１ｖは、第２の制御線の一例である制御線ＰＲＳ１を構成している。

　本実施の形態では、制御線ＴＧ１の負荷と制御線ＰＲＳ１の負荷とは等しい。具体的には、駆動回路１３０からゲート２２１ｇに至るまでの制御線ＴＧ１の負荷と、駆動回路１３０からゲート２３１ｇに至るまでの制御線ＰＲＳ１の負荷とが等しい。制御線の負荷とは、制御線が有する寄生抵抗及び寄生容量（ＲＣ成分）である。具体的には、配線２４１及びビア２４１ｖのＲＣ成分と、配線２５１及びビア２５１ｖのＲＣ成分とが等しい。

　なお、負荷（ＲＣ成分）が等しいとは、互いの負荷が完全に等しいことを意味するだけでなく、互いの負荷の差分が一方の負荷の５％以下である場合も含む意味で用いられている。なお、製造要因又は設計要素として誤差を許容できる場合は、必ずしも５％に限定されるものではない。

　例えば、制御線ＴＧ１と制御線ＰＲＳ１とは、材料、形状及び大きさが同一である。具体的には、配線２４１と配線２５１とは、材料、形状及び大きさが同一である。ビア２４１ｖとビア２５１ｖとは、材料、形状及び大きさが同一である。材料、形状及び大きさを同一にすることにより、配線同士及びビア同士の互いの負荷を簡単に等しくすることができる。つまり、負荷を等しくするための材料の選択及びレイアウトの設計を容易に行うことができる。

　本実施の形態では、単位セル１２０の平面視において、制御線ＴＧ１及び第１の転送トランジスタ２２１と、制御線ＰＲＳ１及び第２の転送トランジスタ２３１とは、光電変換部２１１の中心を通る直線（図１４の一点鎖線）を軸として線対称に配置されている。線対称に配置することにより、制御線ＴＧ１及びＰＲＳ１の負荷を簡単に等しくすることができる。つまり、負荷を等しくするためのレイアウトの設計を容易に行うことができる。

　制御線の負荷は、駆動回路１３０から出力される制御信号の波形を鈍らせる要因になりうる。特にＴｏＦモードでは、制御線ＴＧ１及びＰＲＳ１が互いに排他的に高速でハイレベルとローレベルとを繰り返すので、一方の波形に鈍りが他方よりも大きく生じると、蓄積される電荷量に差が生じ、測距精度の低下に繋がりうる。

　これに対して、本実施の形態では、制御線ＴＧ１の負荷と制御線ＰＲＳ１の負荷とが等しい。これにより、駆動回路１３０から出力される制御信号の波形の鈍りが生じたとしても、制御線ＴＧ１及びＰＲＳ１間での鈍りの差を小さくすることができる。このため、測距精度の低下を抑制することができる。

　また、本実施の形態では、制御線ＴＧ１に接続されている有効画素数と、制御線ＰＲＳ１に接続されている有効画素数とは等しい。これにより、制御線ＴＧ１及び制御線ＰＲＳ１の負荷を容易に等しくすることができ、測距精度の低下を抑制することができる。

　なお、図１４では、制御線ＴＧ１と制御線ＰＲＳ１とが材料、形状及び大きさが同一で、線対称に配置されている例を示したが、これに限らない。図１５Ａに示すように、制御線ＴＧ１と制御線ＰＲＳ１との形状が異なっていてもよい。

　図１５Ａは、本実施の形態に係る画素２０１の別の一例を示す概略的な平面図である。図１５Ａに示す例では、第１の転送トランジスタ２２１のゲート２２１ｇは、配線２４１ａ及び２４１ｂと、ビア２４１ｖ、２４１ｃ及び２４１ｄとを介して駆動回路１３０に接続されている。

　配線２４１ｂは、配線２４１ａとは異なる高さに位置しており、ビア２４１ｃ及び２４１ｄを介して配線２４１ａに接続されている。例えば、他の配線又は電極等が配置されていることにより、制御線ＴＧ１と制御線ＰＲＳ１とを同一の高さ（同層）に配置できない場合がある。図１５Ａに示す例は、このような場合に対応した例である。

　なお、制御線が、異なる高さに位置した配線を複数含む場合、駆動回路１３０から第１の転送トランジスタ又は第２の転送トランジスタに接続するまでの総距離において、総距離に占める割合がもっとも大きい配線を主たる配線と呼ぶことにする。例えば、図１５Ａにおいて駆動回路１３０からゲート２２１ｇまでの総距離において、配線２４１ａと配線２４１ｂとの距離が１：９の割合だとすると、制御線ＴＧ１における主たる配線は配線２４１ｂである。例えば、図１４に示す例では、制御線ＴＧ１の主たる配線は、配線２４１であり、制御線ＰＲＳ１の主たる配線は、配線２５１である。配線２４１と配線２５１とは高さが等しい。一方で、図１５Ａは、制御線ＴＧ１の主たる配線である配線２４１ｂと、制御線ＰＲＳ１の主たる配線である配線２５１とは、高さが異なる例を示している。

　制御線ＴＧ１は、制御線ＰＲＳ１よりも経路が長くなっている。通常、経路が長くなると、配線抵抗が大きくなる。そこで、配線２４１ｂを配線２４１ａよりも太くしている。つまり、配線２４１ｂの断面積を配線２４１ａの断面積よりも大きくすることにより、配線２４１ｂの配線抵抗を小さくすることができる。このように、配線抵抗を調整することにより、制御線ＴＧ１の負荷と制御線ＰＲＳ１の負荷とを等しくすることができる。なお制御線ＴＧ１と制御線ＰＲＳ１との材料を異ならせることによって、制御線ＴＧ１の負荷と制御線ＰＲＳ１の負荷とを等しくしてもよい。制御線ＴＧ１の負荷と制御線ＰＲＳ１の負荷とを等しくできれば、その具体的な実現方法は特に限定されない。

　図１５Ｂ～図１５Ｆはいずれも、本実施の形態に係る画素２０１の別の一例を示す概略的な平面図である。図１５Ｂに示す例では、ビア２４１ｖの個数とビア２５１ｖの個数とが異なっている。ビア２４１ｖの個数は、第１の制御線（制御線ＴＧ１）と第１の転送トランジスタ２２１とを接続する第１のコンタクト数の一例である。ビア２５１ｖの個数は、第２の制御線（制御線ＰＲＳ１）と第２の転送トランジスタ２３１とを接続する第２のコンタクト数の一例である。図１５Ｂに示す例では、ビア２４１ｖの個数が３個であるのに対して、ビア２５１ｖの個数が１個である。なお、個数が同じで、ビア２４１ｖの形状とビア２５１ｖの形状とが異なっていてもよい。あるいは、ビア２４１ｖとビア２５１ｖとでは、個数及び形状の両方が異なっていてもよい。

　このように、コンタクト数を異ならせて２本の制御線ＴＧ１及びＰＲＳ１の負荷を調整することができる。２本の制御線ＴＧ１及びＰＲＳ１をそれぞれ伝搬される制御信号の波形の鈍りの差を小さくすることができるので、測距精度の低下を抑制することができる。

　また、図１５Ｃに示す例では、単位セル１２０の平面視において、制御線ＴＧ１及び第１の転送トランジスタ２２１と制御線ＰＲＳ１及び第２の転送トランジスタ２３１とは、光電変換部２１１の中心Ｑに対して１８０°回転した位置に配置されている。すなわち、第１の転送トランジスタ２２１と第２の転送トランジスタ２３１とは、光電変換部２１１の中心Ｑを対称の中心とする点対称な位置関係及び形状を有する。

　図１５Ｄに示す例では、単位セル１２０の平面視において、制御線ＴＧ１及び第１の転送トランジスタ２２１と制御線ＰＲＳ１及び第２の転送トランジスタ２３１とは、光電変換部２１１の中心を通る直線（図中の一点鎖線）を軸として線対称に配置されている。図１５Ｄに示す例では、第１の転送トランジスタ２２１のゲート２２１ｇ及び第２の転送トランジスタ２３１のゲート２３１ｇの各々は、平面視形状が矩形の光電変換部２１１の四辺のうちの同一の一辺に重なるように配置されている。このように、光電変換部２１１の中心から一方に偏った位置に、第１の転送トランジスタ２２１及び第２の転送トランジスタ２３１が配置されていてもよい。

　図１５Ｅに示す例では、単位セル１２０の平面視において、制御線ＴＧ１及び第１の転送トランジスタ２２１と制御線ＰＲＳ１及び第２の転送トランジスタ２３１とは、光電変換部２１１の中心Ｑに対して９０°回転した位置に配置されている。具体的には、制御線ＴＧ１及び第１の転送トランジスタ２２１は、制御線ＰＲＳ１及び第２の転送トランジスタ２３１を時計回りに９０°回転させた位置に配置されている。なお、回転方向は、反時計回りであってもよい。

　各図において、第１の転送トランジスタ２２１及び第２の転送トランジスタ２３１のみが、光電変換部２１１の中心を通る直線を軸として線対称に配置され、又は、光電変換部２１１の中心Ｑに対して９０°若しくは１８０°回転した位置に配置されていてもよい。すなわち、制御線ＴＧ１及びＰＲＳ２は、光電変換部２１１の中心を通る直線を軸として線対称に配置されていなくてもよく、光電変換部２１１の中心Ｑに対して９０°若しくは１８０°回転した位置に配置されていなくてもよい。

　また、図１５Ｆに示す例では、第１の転送トランジスタ２２１と第２の転送トランジスタ２３１とは、対称な関係にはなく、制御線ＴＧ１と制御線ＰＲＳ１とは、対称な関係にはない。図１５Ｆに示す例では、平面視において、ゲート２２１ｇの第１の辺２２１ｇａと第１の直線ＶＬ１との距離Ｄ１、及び、ゲート２３１ｇの第２の辺２３１ｇａと第２の直線ＶＬ２との距離Ｄ２の少なくとも一方は、光電変換部２１１の一辺の長さＤ_ＰＤより短い。なお、第１の辺２２１ｇａは、ゲート２２１ｇの四辺のうち、光電変換部２１１の中心Ｑに最も近い辺である。第２の辺２３１ｇａは、ゲート２３１ｇの四辺のうち、光電変換部２１１の中心Ｑに最も近い辺である。第１の直線ＶＬ１は、光電変換部２１１の中心Ｑを通り、第１の辺２２１ｇａに平行な辺である。第２の直線ＶＬ２は、光電変換部２１１の中心Ｑを通り、第２の辺２３１ｇａに平行な辺である。なお、長さＤ_ＰＤは、例えば、光電変換部２１１の四辺のうち、最も短い一辺の長さであるが、これに限定されない。

　このように、光電変換部２１１から遠く離れすぎないようにゲート２２１ｇ及び２３１ｇの各位置を調整することができる。すなわち、寄生容量等の負荷を調整することが可能となる。これにより、２本の制御線ＴＧ１及びＰＲＳ１を伝搬される制御信号の波形の鈍りの差を小さくすることができるので、測距精度の低下を抑制することができる。

　図１５Ａ～図１５Ｆに示したとおり、制御線ＴＧ１及びＰＲＳ１、並びに、第１の転送トランジスタ２２１及び第２の転送トランジスタ２３１の材料、形状及び大きさ等に応じて、各々の配置を適宜調整して配置することにより、制御線ＴＧ１の負荷と制御線ＰＲＳ１の負荷とを等しくしてもよい。すなわち、制御線ＴＧ１の負荷と制御線ＰＲＳ１の負荷とを等しくできれば、その具体的な実現方法は特に限定されない。

　［駆動回路の具体的な構成及び動作］
　続いて、駆動回路１３０の具体的な構成及び動作について説明する。なお、以下では、駆動回路１３０の制御対象となる複数の画素のうち、画素２０１を例に挙げて説明する。画素２０２～２０４については、画素２０１と同様であるので説明を省略する。

　＜構成＞
　まず、図１６及び図１７を用いて、駆動回路１３０の構成について説明する。図１６は、本実施の形態に係る駆動回路１３０の構成を示す図である。図１７は、本実施の形態に係る画素制御回路１３６及び基板電圧供給回路１３４の回路構成を示す図である。

　本実施の形態に係る駆動回路１３０は、基板１７０、又は、第１の転送トランジスタの第１の制御端子若しくは第２の転送トランジスタの第２の制御端子に、複数の動作モードから選択された１つの動作モードに応じた電圧を供給する。具体的には、駆動回路１３０は、動作モードに応じて基板１７０に供給する電圧の電圧レベルを変更する。また、駆動回路１３０は、動作モードに応じて第１の転送トランジスタのゲート及び第２の転送トランジスタのゲートに供給する電圧のハイレベル及びローレベルの少なくとも一方の大きさ（電位）を変更する。

　図１６に示すように、駆動回路１３０は、動作モード制御回路１３２と、基板電圧供給回路１３４と、画素制御回路１３６と、を含む。

　動作モード制御回路１３２は、モード制御回路の一例であり、動作モードに応じて基板電圧供給回路１３４及び画素制御回路１３６を制御する。具体的には、動作モード制御回路１３２は、複数の動作モードから選択された１つの動作モードに応じた第１の制御信号を基板電圧供給回路１３４に出力する。また、動作モード制御回路１３２は、複数の動作モードから選択された１つの動作モードに応じた第２の制御信号を画素制御回路１３６に出力する。

　基板電圧供給回路１３４は、第１の電圧供給回路の一例であり、基板１７０に電圧を供給する。基板電圧供給回路１３４は、動作モード制御回路１３２から出力される第１の制御信号に基づいて、基板１７０に供給する電圧の値（電圧レベル）を変更することができる。基板電圧供給回路１３４は、図１７に示すように、２つの信号線３１１及び３１２と、第１の接続回路３２１と、を含む。

　信号線３１１は、第１の電位に設定される第１の信号線の一例である。第１の電位は、例えば、グランド電位（０Ｖ）である。信号線３１１は、グランド電位に設定されたグランド配線である。

　信号線３１２は、第１の電位とは異なる第２の電位に設定される第２の信号線の一例である。具体的には、第２の電位は、第１の電位より低い電位である。第２の電位は、例えば、－１Ｖであるが、これに限定されない。

　第１の接続回路３２１は、信号線３１１及び３１２を動作モードに応じて切り替えて基板１７０に接続する。本実施の形態では、第１の接続回路３２１は、信号線３１１及び３１２を第１の制御信号に基づいて切り替えて基板１７０に接続する。具体的には、第１の接続回路３２１は、撮像モードが選択された場合に、信号線３１１を基板１７０に接続する。第１の接続回路３２１は、測距モードが選択された場合に、信号線３１２を基板１７０に接続する。

　図１７に示すように、第１の接続回路３２１は、２つのスイッチング素子３０１及び３０２を含む。例えば、スイッチング素子３０１及び３０２はそれぞれ、ゲート、ソース及びドレインを有するＦＥＴである。

　スイッチング素子３０１は、信号線３１１と基板１７０との導通及び非導通を切り替える。スイッチング素子３０１のゲートは、動作モード制御回路１３２に接続され、第１の制御信号の入力を受ける。スイッチング素子３０１のソース及びドレインの一方は、信号線３１１に接続されている。スイッチング素子３０１のソース及びドレインの他方は、基板１７０に接続されている。

　スイッチング素子３０２は、信号線３１２と基板１７０との導通及び非導通を切り替える。スイッチング素子３０２のゲートは、インバータ（反転器）１３５を介して動作モード制御回路１３２に接続され、第１の制御信号の入力を受ける。スイッチング素子３０２のソース及びドレインの一方は、信号線３１２に接続されている。スイッチング素子３０２のソース及びドレインの他方は、基板１７０に接続されている。

　スイッチング素子３０２のゲートには、インバータ１３５を介して、スイッチング素子３０１のゲートに入力される第１の制御信号を反転させた信号が入力される。このため、スイッチング素子３０１及び３０２は、互いに排他的な動作を行う。具体的には、スイッチング素子３０１がオンしている場合には、スイッチング素子３０２がオフされ、スイッチング素子３０２がオンしている場合には、スイッチング素子３０１がオフされる。

　画素制御回路１３６は、第２の電圧供給回路の一例であり、第１の転送トランジスタ２２１のゲート２２１ｇ及び第２の転送トランジスタ２３１のゲート２３１ｇの少なくとも一方に電圧を供給する。画素制御回路１３６は、動作モード制御回路１３２から出力される第２の制御信号に基づいて、ゲート２２１ｇ及び２３１ｇに供給する電圧の値（電圧レベル）を変更することができる。画素制御回路１３６は、図１７に示すように、信号線３１３ａ、３１３ｂ、３１４ａ及び３１４ｂと、第２の接続回路３２２と、を備える。

　信号線３１３ａ及び３１３ｂは、第３の電位と、当該第３の電位より高い第４の電位との少なくとも一方に設定される１以上の第３の信号線の一例である。具体的には、信号線３１３ａは、第３の電位（ローレベル）に設定される。第３の電位は、例えば－１．４Ｖであるが、これに限定されず、例えば、－１Ｖであってもよい。本実施の形態では、信号線３１３ａは、信号線３１２と同じであるが、異なっていてもよい。信号線３１３ｂは、第４の電位（ハイレベル）に設定される。第４の電位は、例えば３．３Ｖであるが、これに限定されず、例えば、２．８Ｖ又は３．８Ｖであってもよい。

　信号線３１４ａ及び３１４ｂは、第５の電位と、当該第５の電位より高い第６の電位との少なくとも一方に設定される１以上の第４の信号線の一例である。具体的には、信号線３１４ａは、第５の電位（ローレベル）に設定される。第５の電位は、例えばグランド電位（０Ｖ）である。信号線３１４ａは、グランド電位に設定されたグランド配線である。信号線３１４ａは、信号線３１１と同じであってもよい。信号線３１４ｂは、第６の電位（ハイレベル）に設定される。第６の電位は、例えば２Ｖであるが、これに限定されず、１．２Ｖであってもよい。

　なお、信号線３１４ａは、第７の電位に設定される第７の信号線の一例でもあり、信号線３１３ａは、第８の電位に設定される第８の信号線の一例でもある。この場合の第８の電位は、第７の電位より低い電位であり、上記の第３の電位（例えば、－１．４Ｖ）に対応している。この場合の第７の電位は、上記の第５の電位（例えば、０Ｖ）に対応している。

　また、信号線３１３ｂは、第７の電位に設定される第７の信号線の一例でもあり、信号線３１４ｂは、第８の電位に設定される第８の信号線の一例でもある。この場合の第８の電位は、第７の電位より低い電位であり、上記の第６の電位（例えば、２Ｖ）に対応している。この場合の第７の電位は、上記の第４の電位（例えば、３．３Ｖ）に対応している。

　本実施の形態では、第４の電位と第３の電位との電位差は、第６の電位と第５の電位との電位差とは異なっている。具体的には、第４の電位と第３の電位との電位差は、第６の電位と第５の電位との電位差よりも大きい。一例として、第４の電位と第３の電位との電位差は、第６の電位と第５の電位との電位差の２倍以上であるが、３倍以上であってもよい。

　第２の接続回路３２２は、信号線３１３ａ及び３１３ｂと信号線３１４ａ及び３１４ｂとを動作モードに応じて切り替えてゲート２２１ｇ及び２３１ｇの少なくとも一方に接続する。本実施の形態では、第２の接続回路３２２は、信号線３１３ａ及び３１３ｂと信号線３１４ａ及び３１４ｂとを第２の制御信号に基づいて切り替えてゲート２２１ｇ及び２３１ｇに接続する。具体的には、第２の接続回路３２２は、撮像モードが選択された場合に、信号線３１３ａ及び３１３ｂをゲート２２１ｇ及び２３１ｇに接続する。具体的には、第２の接続回路３２２は、信号線３１３ａ及び３１３ｂの一方をゲート２２１ｇ及び２３１ｇの一方に接続し、信号線３１３ａ及び３１３ｂの他方をゲート２２１ｇ及び２３１ｇの他方に接続する。すなわち、信号線３１３ａ及び３１３ｂが同時に、１つのゲートに接続されないようにしている。また、第２の接続回路３２２は、測距モードが選択された場合に、信号線３１４ａ及び３１４ｂをゲート２２１ｇ及び２３１ｇに接続する。具体的には、第２の接続回路３２２は、信号線３１４ａ及び３１４ｂの一方をゲート２２１ｇ及び２３１ｇの一方に接続し、信号線３１４ａ及び３１４ｂの他方をゲート２２１ｇ及び２３１ｇの他方に接続する。すなわち、信号線３１４ａ及び３１４ｂが同時に、１つのゲートに接続されないようにしている。

　図１７に示すように、第２の接続回路３２２は、スイッチング素子３０１ｎ、３０２ｎ、３０３ｎ、３０４ｎ、３０５ｎ、３０６ｎ、３０１ｐ、３０２ｐ、３０３ｐ、３０４ｐ、３０５ｐ及び３０６ｐと、制御信号生成回路３２３と、を含む。

　スイッチング素子３０１ｎ～３０６ｎはそれぞれ、ゲート、ソース及びドレインを有するｎチャネルＦＥＴである。スイッチング素子３０１ｐ～３０６ｐはそれぞれ、ゲート、ソース及びドレインを有するｐチャネルＦＥＴである。

　スイッチング素子３０１ｎ及び３０１ｐは、ローレベル側の信号線３１３ａ及び３１４ａのセットと、ハイレベル側の信号線３１３ｂ及び３１４ｂのセットとの一方を選択して、制御線ＴＧ１に接続するよう構成されている。具体的には、スイッチング素子３０１ｎ及び３０１ｐの接続点（互いのソース及びドレインの一方）が制御線ＴＧ１（ゲート２２１ｇ）に接続されている。スイッチング素子３０１ｎ及び３０１ｐの各々のゲートは、互いに接続されており、制御信号生成回路３２３からの制御信号が入力される。このため、スイッチング素子３０１ｎ及び３０１ｐは、一方が導通状態（オン）である場合に、他方が非導通状態（オフ）になる。具体的には、スイッチング素子３０１ｎがオンである場合、信号線３１３ａ及び３１４ａの一方の電位が制御線ＴＧ１（ゲート２２１ｇ）に供給され、スイッチング素子３０１ｐがオンである場合、信号線３１３ｂ及び３１４ｂの一方の電位が制御線ＴＧ１（ゲート２２１ｇ）に供給される。

　スイッチング素子３０２ｎ及び３０２ｐは、ローレベル側の信号線３１３ａ及び３１４ａのセットと、ハイレベル側の信号線３１３ｂ及び３１４ｂのセットとの一方を選択して、制御線ＰＲＳ１に接続するよう構成されている。具体的には、スイッチング素子３０２ｎ及び３０２ｐの接続点（互いのソース及びドレインの一方）が制御線ＰＲＳ１（ゲート２３１ｇ）に接続されている。スイッチング素子３０２ｎ及び３０２ｐの各々のゲートは、互いに接続されており、制御信号生成回路３２３からの制御信号が入力される。このため、スイッチング素子３０２ｎ及び３０２ｐは、一方が導通状態（オン）である場合に、他方が非導通状態（オフ）になる。具体的には、スイッチング素子３０２ｎがオンである場合、信号線３１３ａ及び３１４ａの一方の電位が制御線ＰＲＳ１（ゲート２３１ｇ）に供給され、スイッチング素子３０２ｐがオンである場合、信号線３１３ｂ及び３１４ｂの一方の電位が制御線ＰＲＳ１（ゲート２３１ｇ）に供給される。

　スイッチング素子３０３ｎは、信号線３１３ａと制御線ＴＧ１（ゲート２２１ｇ）との導通及び非導通を切り替えるために設けられている。スイッチング素子３０４ｎは、信号線３１３ａと制御線ＰＲＳ１（ゲート２３１ｇ）との導通及び非導通を切り替えるために設けられている。スイッチング素子３０３ｎ及び３０４ｎの各々のゲートは、互いに接続されて制御信号生成回路３２３からの制御信号が入力される。このため、スイッチング素子３０３ｎ及び３０４ｎは、同時にオンされ、同時にオフされる。スイッチング素子３０３ｎがオンであり、かつ、スイッチング素子３０１ｎがオンである場合に、信号線３１３ａの電位が制御線ＴＧ１に供給される。スイッチング素子３０４ｎがオンであり、かつ、スイッチング素子３０２ｎがオンである場合に、信号線３１３ａの電位が制御線ＰＲＳ１に供給される。

　スイッチング素子３０３ｐは、信号線３１３ｂと制御線ＴＧ１（ゲート２２１ｇ）との導通及び非導通を切り替えるために設けられている。スイッチング素子３０４ｐは、信号線３１３ｂと制御線ＰＲＳ１（ゲート２３１ｇ）との導通及び非導通を切り替えるために設けられている。スイッチング素子３０３ｐ及び３０４ｐの各々のゲートは、互いに接続されて制御信号生成回路３２３からの制御信号が入力される。このため、スイッチング素子３０３ｐ及び３０４ｐは、同時にオンされ、同時にオフされる。スイッチング素子３０３ｐがオンであり、かつ、スイッチング素子３０１ｐがオンである場合に、信号線３１３ｂの電位が制御線ＴＧ１に供給される。スイッチング素子３０４ｐがオンであり、かつ、スイッチング素子３０２ｐがオンである場合に、信号線３１３ｂの電位が制御線ＰＲＳ１に供給される。

　スイッチング素子３０５ｎは、信号線３１４ａと制御線ＴＧ１（ゲート２２１ｇ）との導通及び非導通を切り替えるために設けられている。スイッチング素子３０６ｎは、信号線３１４ａと制御線ＰＲＳ１（ゲート２３１ｇ）との導通及び非導通を切り替えるために設けられている。スイッチング素子３０５ｎ及び３０６ｎの各々のゲートは、互いに接続されて制御信号生成回路３２３からの制御信号が入力される。このため、スイッチング素子３０５ｎ及び３０６ｎは、同時にオンされ、同時にオフされる。スイッチング素子３０５ｎがオンであり、かつ、スイッチング素子３０１ｎがオンである場合に、信号線３１４ａの電位が制御線ＴＧ１に供給される。スイッチング素子３０６ｎがオンであり、かつ、スイッチング素子３０２ｎがオンである場合に、信号線３１４ａの電位が制御線ＰＲＳ１に供給される。

　スイッチング素子３０５ｐは、信号線３１４ｂと制御線ＴＧ１（ゲート２２１ｇ）との導通及び非導通を切り替えるために設けられている。スイッチング素子３０６ｐは、信号線３１４ｂと制御線ＰＲＳ１（ゲート２３１ｇ）との導通及び非導通を切り替えるために設けられている。スイッチング素子３０５ｐ及び３０６ｐの各々のゲートは、互いに接続されて制御信号生成回路３２３からの制御信号が入力される。このため、スイッチング素子３０５ｐ及び３０６ｐは、同時にオンされ、同時にオフされる。スイッチング素子３０５ｐがオンであり、かつ、スイッチング素子３０１ｐがオンである場合に、信号線３１４ｂの電位が制御線ＴＧ１に供給される。スイッチング素子３０６ｐがオンであり、かつ、スイッチング素子３０２ｐがオンである場合に、信号線３１４ｂの電位が制御線ＰＲＳ１に供給される。

　制御信号生成回路３２３は、動作モード制御回路１３２からの第２の制御信号に基づいて、スイッチング素子３０１ｎ～３０６ｎ及び３０１ｐ～３０４ｐの各々のオン及びオフを制御する。制御信号生成回路３２３は、スイッチング素子３０１ｎ～３０６ｎ及び３０１ｐ～３０４ｐの各々のゲートに接続されており、各ゲートに制御信号を出力する。制御信号は、ハイレベル及びローレベルのいずれかをとりうる。

　＜動作＞
　続いて、駆動回路１３０の具体的な動作について、図１８Ａ、図１８Ｂ及び図１８Ｃを用いて説明する。

　図１８Ａは、ＲＧＢモードにおける第１の転送トランジスタ２２１のゲート２２１ｇに供給される電位の例を示す図である。図１８Ｂ及び図１８Ｃはいずれも、ＴｏＦモードにおける第１の転送トランジスタ２２１のゲート２２１ｇに供給される電位の例を示す図である。図１８Ａ～図１８Ｃの各々において、ＴＧ及びＳＵＢはそれぞれ、制御線ＴＧ１及び基板１７０の電圧レベル（電位）の時間変化を表している。

　図１８Ａに示すように、ＲＧＢモードでは、制御線ＴＧ１のローレベルが－１．４Ｖであり、ハイレベルが３．３Ｖである。これに対して、図１８Ｂ及び図１８Ｃに示すように、ＴｏＦモードでは、制御線ＴＧ１のローレベルが０Ｖであり、ハイレベルが２．０Ｖである。このように、ＲＧＢモードにおける制御線ＴＧ１のハイレベルとローレベルとのレベル差（電位差、振幅）よりも、ＴｏＦモードにおける制御線ＴＧ１のハイレベルとローレベルとのレベル差（電位差、振幅）が小さくなっている。

　ＲＧＢモードでは、高精細なＲＧＢ画像を得るためには、高飽和な光電変換部２１１が望まれる。高飽和な光電変換部２１１を実現するためには、光電変換部２１１のポテンシャルを深く（高く）する必要があるため、信号電荷の読み出しの際には、第１の転送トランジスタ２２１のポテンシャルをより高くする必要がある。この場合、第１の転送トランジスタ２２１のゲート２２１ｇに供給される電圧レベルを高くする必要がある。本実施の形態では、図１８Ａに示すように、制御線ＴＧ１（ゲート２２１ｇ）のハイレベルとローレベルとの差を大きく確保している。これにより、高精細なＲＧＢ画像を得ることができる。

　一方、ＴｏＦモードでは、測距精度の向上のために、制御線ＴＧ１のハイレベルとローレベルとが高速で繰り返し切り替えることが求められる。しかしながら、ハイレベルの電圧レベルが高い場合には、高速の切り替えによって消費電力が増大する。

　そこで、本実施の形態では、図１８Ｂに示すように、ハイレベルの電圧レベルを抑制して、ハイレベルとローレベルとのレベル差を小さくしている。これにより、消費電力の増大を抑制することができる。このように、本実施の形態に係る撮像装置１００及び内視鏡システム１によれば、高精細なＲＧＢ画像の取得と、消費電力を抑制した測距とを両立させることができる。

　なお、ＴｏＦモードにおいて、制御線ＴＧ１のレベル差が小さくなると、光電変換部２１１のポテンシャルが深いために、光電変換部２１１からの信号電荷の読み出しが十分に行えなくなるおそれがある。これに対して、図１８Ｃに示すように、基板１７０の電圧レベルを低くすることにより、光電変換部２１１のポテンシャルを低くすることができ、信号電荷の高速読み出しを実現することができる。このように、本実施の形態に係る撮像装置１００及び内視鏡システム１によれば、高精細なＲＧＢ画像の取得と、消費電力を抑制した高精度な測距とを両立させることができる。

　以下では、図１８Ａ～図１８Ｃに示した動作モードを実現するための駆動回路１３０の動作について、図１７を参照しながら説明する。

　図１８Ａに示すＲＧＢモードの場合、基板電圧供給回路１３４では、スイッチング素子３０１がオン状態を維持し、スイッチング素子３０２がオフ状態を維持する。これにより、基板１７０には、信号線３１１からグランド電位（０Ｖ）が供給される。画素制御回路１３６では、制御線ＴＧ１の電圧レベルをローレベルにする場合、スイッチング素子３０１ｎ及び３０３ｎをオンして、信号線３１３ａに設定された電位（－１．４Ｖ）を制御線ＴＧ１に供給する。制御線ＴＧ１の電圧レベルをハイレベルにする場合、スイッチング素子３０１ｐ及び３０３ｐをオンして、信号線３１３ｂに設定された電位（３．３Ｖ）を制御線ＴＧ１に供給する。

　なお、ＲＧＢモードでは、第２の転送トランジスタ２３１はオフ状態が維持される。具体的には、スイッチング素子３０２ｎ及び３０４ｎがオンされて、信号線３１３ａに設定された電位（－１．４Ｖ）を制御線ＰＲＳ１に供給する。

　図１８Ｂに示すＴｏＦモードの場合、基板電圧供給回路１３４では、スイッチング素子３０１がオン状態を維持し、スイッチング素子３０２がオフ状態を維持する。これにより、基板１７０には、信号線３１１からグランド電位（０Ｖ）が供給される。画素制御回路１３６では、制御線ＴＧ１の電圧レベルをローレベルにする場合、スイッチング素子３０１ｎ及び３０５ｎをオンして、信号線３１４ａに設定された電位（０Ｖ）を制御線ＴＧ１に供給する。制御線ＴＧ１の電圧レベルをハイレベルにする場合、スイッチング素子３０１ｐ及び３０５ｐをオンして、信号線３１４ｂに設定された電位（２．０Ｖ）を制御線ＴＧ１に供給する。

　なお、ＴｏＦモードでは、第２の転送トランジスタ２３１は、第１の転送トランジスタ２２１とは、位相が反転した状態でオン及びオフの切り替えが繰り返し行われる。具体的には、制御線ＰＲＳ１の電圧レベルをローレベルにする場合、スイッチング素子３０２ｎ及び３０６ｎをオンして、信号線３１４ａに設定された電位（０Ｖ）を制御線ＰＲＳ１に供給する。制御線ＰＲＳ１の電圧レベルをハイレベルにする場合、スイッチング素子３０２ｐ及び３０６ｐをオンして、信号線３１４ｂに設定された電位（２．０Ｖ）を制御線ＰＲＳ１に供給する。

　図１８Ｃに示すＴｏＦモードの場合、図１８Ｂに示すＴｏＦモードの場合と比較して、基板電圧供給回路１３４の動作が異なる。具体的には、基板電圧供給回路１３４では、スイッチング素子３０２がオン状態を維持し、スイッチング素子３０１がオフ状態を維持する。これにより、基板１７０には、信号線３１２からグランド電位より低い電位（－１．４Ｖ）が供給される。

　なお、図１８Ａ～図１８Ｃに示した動作は、一例にすぎない。ＲＧＢモード及びＴｏＦモードにおいて各種変更が可能である。

　図１９Ａは、ＲＧＢモードにおいて第１の転送トランジスタ２２１及びリセットトランジスタ１２１の各ゲートへ供給される電位の例を示す図である。図１９Ｂは、ＴｏＦモードにおいて第１の転送トランジスタ２２１及び第２の転送トランジスタ２３１並びにリセットトランジスタ１２１の各ゲートへ供給される電位の例を示す図である。なお、図１９Ａ及び図１９Ｂにおいて、ＴＧ、ＰＲＳ、ＲＳはそれぞれ、制御線ＴＧ１、ＰＲＳ１、ＲＳの電圧レベル（電位）の時間変化を表している。

　ＲＧＢモードでは、図１１及び図１２にも示したように、１フレーム内で１回、第１の転送トランジスタ２２１がオンされる。具体的には、図１９Ａに示すように、制御線ＴＧ１の電圧レベルは、ローレベル（－１Ｖ）で維持され、所定のタイミングでハイレベル（２．８Ｖ）に切り替わった後、再び、ローレベルで維持される。この場合、制御線ＴＧ１のハイレベルとローレベルとのレベル差は、３．８Ｖになる。これにより、上述したように、高精細なＲＧＢ画像を得ることができる。

　これに対して、ＴｏＦモードでは、図１１及び図１２にも示したように、１フレーム内で、第１の転送トランジスタ２２１及び第２の転送トランジスタ２３１が排他的にオン及びオフを高速で繰り返す。具体的には、図１９Ｂに示すように、制御線ＴＧ１の電圧レベルは、ローレベル（１．２Ｖ）とハイレベル（２．８Ｖ）とを繰り返す。これは、制御線ＰＲＳ１も同様である。この場合、制御線ＴＧ１のハイレベルとローレベルとのレベル差は、２．６Ｖになる。これにより、ＴｏＦモードでは、ＲＧＢモードの場合よりも制御線ＴＧ１のレベル差を小さくすることができるので、高速切り替えに伴う消費電力の増大を抑制することができる。

　このように、図１９Ａ及び図１９Ｂに示す例では、制御線ＴＧ１のハイレベルの値は同じである。つまり、制御線ＴＧ１のローレベルの値を変更するだけでもよく、この場合であっても、高精細なＲＧＢ画像の取得と、消費電力を抑制した測距とを両立させることができる。

　また、図１８Ｃに示したように、基板１７０に供給する電圧レベルを変更してもよい。図２０Ａは、ＲＧＢモードにおいて第１の転送トランジスタ２２１及びリセットトランジスタ１２１の各ゲート、並びに、基板１７０へ供給される電位の例を示す図である。図２０Ｂは、ＴｏＦモードにおいて第１の転送トランジスタ２２１及び第２の転送トランジスタ２３１並びにリセットトランジスタ１２１の各ゲートと、基板１７０とへ供給される電位の例を示す図である。

　図２０Ａに示すように、ＲＧＢモードでは、基板１７０に供給される電圧レベルが０Ｖである。また、図２０Ａに示す例では、制御線ＴＧ１のハイレベルが３．８Ｖになっており、ＲＧＢモードで光電変換部２１１の更なる高飽和化を実現している。すなわち、フォトダイオードの高飽和信号を読み出すことが可能である。

　これに対して、図２０Ｂに示すように、ＴｏＦモードでは、基板１７０に供給される電圧レベルが、ＲＧＢモードよりも低い－１Ｖになっている。これにより、ＴｏＦモードでの光電変換部２１１のポテンシャルを低くし、信号読み出しの高速化を実現することができる。

　なお、本実施の形態では、駆動回路１３０が基板に供給する電圧と、転送トランジスタのゲートに供給する電圧との両方を動作モードに応じて変更する例を示したが、これに限定されない。駆動回路１３０は、基板に供給する電圧と、転送トランジスタのゲートに供給する電圧との一方を変更しなくてもよい。具体的には、駆動回路１３０は、動作モードによらず、基板には一定の電圧を供給してもよい。あるいは、駆動回路１３０は、動作モードによらず、転送トランジスタのゲートに供給する電圧のハイレベル及びローレベルの値が同じであってもよい。

　あるいは、図２０Ｃに示すように、駆動回路１３０は、露光期間と読出し期間とで基板１７０に供給する電圧を変更してもよい。なお、図２０Ｃは、ＴｏＦモードにおいて第１の転送トランジスタ２２１及び第２の転送トランジスタ２３１並びにリセットトランジスタ１２１の各ゲート、並びに、基板１７０の各々に供給される電位の変形例を示す図である。

　また、本実施の形態では、第３の信号線及び第４の信号線をそれぞれ２本ずつ備える例を示したが、１本ずつ備えてもよい。この場合、１本の第３の信号線に設定する電圧レベル（電位）を第３の電位と第４の電位とで切り替える。同様に、１本の第４の信号線に設定する電圧レベル（電位）を第５の電位と第６の電位とで切り替える。

　また、本実施の形態では、駆動回路１３０は、電源線ＶＭＩＭの電圧レベルを制御してもよい。図２１は、ＴｏＦモードにおいて、キャパシタ１２３の電圧を制御した場合の単位セル１２０内のポテンシャルを示す図である。

　駆動回路１３０は、ＲＧＢモードでは、電源線ＶＭＩＭに電圧レベルＶ１を供給し、ＴｏＦモードでは、電源線ＶＭＩＭに電圧レベルＶ２を供給する。電圧レベルＶ２は、電圧レベルＶ１より高い。なお、電圧レベルＶ１は、例えば、電源線ＡＶＤＤＰに供給される電圧レベルと同じである。すなわち、駆動回路１３０は、ＴｏＦモードにおいて、キャパシタ１２３の第２の電極に供給する電位を、電源線ＡＶＤＤＰに供給された電位よりも高くする。

　図２１には、ＲＧＢモードの場合の電荷蓄積部ＦＤ及びキャパシタ１２３のポテンシャルを破線で示している。図２１に示すように、ＴｏＦモードでは、電荷蓄積部ＦＤ及びキャパシタ１２３のポテンシャルが深くなるので、光電変換部２１１からの信号読み出しを容易にすることができる。このため、高速読み出しが可能になるので、測距精度を高めることができる。

　なお、キャパシタ１２３は、ＭＩＭ構造を有するキャパシタであるが、これに限定されない。例えば、電荷蓄積部ＦＤ又は容量接続トランジスタ１２２のソース若しくはドレインに接続された配線と電源線との間に生じる寄生容量をキャパシタ１２３として利用してもよい。

　［光電変換部と転送トランジスタのゲートとの位置関係］
　続いて、光電変換部２１１と第１の転送トランジスタ２２１のゲート２２１ｇ及び第２の転送トランジスタ２３１のゲート２３１ｇとの位置関係について説明する。なお、以下では、駆動回路１３０の制御対象となる複数の画素のうち、画素２０１を例に挙げて説明する。画素２０２～２０４については、画素２０１と同様であるので説明を省略する。

　図２２は、本実施の形態に係る光電変換部２１１の平面図である。図２３Ａは、図２２のＸＸＩＩＩ－ＸＸＩＩＩ線における断面図である。図２３Ａに示すように、光電変換部２１１は、ｎ型の不純物領域２１１ｎと、ｐ型の不純物領域２１１ｐと、を含む。

　なお、ｎ型は、第１の導電型の一例である。ｎ型不純物の濃度が高い、いわゆるヘビードープの状態をｎ^＋型と呼び、ｎ型不純物の濃度が低い、いわゆるライトドープの状態をｎ^－型と呼び、これらも第１の導電型の一例である。ｐ型は、第１の導電型とは逆極性である第２の導電型の一例である。ｐ型不純物の濃度が高い、いわゆるヘビードープの状態をｐ^＋型と呼び、ｐ型不純物の濃度が低い、いわゆるライトドープの状態をｐ^－型と呼び、これらも第２の導電型の一例である。基板１７０がシリコン基板である場合、ｎ型不純物としては、リン、ヒ素等の５価元素を利用でき、ｐ型不純物としては、ホウ素、アルミニウム等の３価元素を利用できる。

　ｎ型の不純物領域２１１ｎは、第１の半導体領域の一例であり、基板１７０内に設けられている。不純物領域２１１ｎは、不純物領域２１１ｐよりも基板１７０の裏面側（光入射側）に設けられている。

　ｐ型の不純物領域２１１ｐは、第２の半導体領域の一例であり、基板１７０内で不純物領域２１１ｎ上に設けられている。不純物領域２１１ｐは、不純物領域２１１ｎよりも基板１７０の表面側（光入射側とは反対側）に設けられている。不純物領域２１１ｐの上面は、基板１７０の上面に相当する。

　不純物領域２１１ｎ及び２１１ｐはそれぞれ、イオン注入等によって基板１７０の所定の領域にｎ型不純物又はｐ型不純物をドープすることにより形成される。あるいは、不純物領域２１１ｎ及び２１１ｐは、基板本体に対して、選択的に不純物を導入しながらエピタキシャル成長を行うことによって形成されてもよい。

　本実施の形態では、光電変換部２１１の厚さは、３μｍ以下である。なお、光電変換部２１１の厚さは、光電変換部２１１の深さに相当し、基板１７０の上面、すなわち、ｐ型の不純物領域２１１ｐの上面から、ｎ型の不純物領域の下面までの距離である。光電変換部２１１の厚さ（深さ）を薄くすることにより、信号電荷の高速読み出しを実現することができる。

　仮に、光電変換部２１１の厚さが６μｍ以上である場合、光電変換部２１１を画素毎に分離するための素子分離領域（ＤＴＩ：Ｄｅｅｐ　Ｔｒｅｎｃｈ　Ｉｓｏｌａｔｉｏｎ）との界面に欠陥が生じやすくなり、当該欠陥を介した暗電流が多くなる。光電変換部２１１の厚さを３μｍ以下にすることにより、暗電流の発生を抑制することができ、測距精度を高めることができる。特に、測距用の光として可視光帯域を利用する場合には、光電変換部２１１の厚さを３μｍ以下としても高い精度で測距を行うことができる。なお、界面の欠陥を十分に抑制できる場合には、光電変換部２１１の厚さを３μｍより大きくしてもよい。

　本実施の形態では、図２２に示すように、第１の転送トランジスタ２２１のゲート２２１ｇ及び第２の転送トランジスタ２３１のゲート２３１ｇはそれぞれ、基板１７０の平面視において、不純物領域２１１ｎに重なっている。このとき、ゲート２２１ｇと不純物領域２１１ｎとが重なる面積Ｓ１は、ゲート２２１ｇの面積Ｓｇ１の半分以上である。ゲート２３１ｇと不純物領域２１１ｎとが重なる面積Ｓ２は、ゲート２３１ｇの面積Ｓｇ２の半分以上である。なお、ゲート２２１ｇと不純物領域２１１ｎとが重なる面積Ｓ１は、ゲート２２１ｇの面積Ｓｇ１の５５％以上であってもよく、６０％以上であってもよく、７０％以上であってもよく、８０％以上であってもよい。ゲート２３１ｇと不純物領域２１１ｎとが重なる面積Ｓ２は、ゲート２３１ｇの面積Ｓｇ２の５５％以上であってもよく、６０％以上であってもよく、７０％以上であってもよく、８０％以上であってもよい。

　あるいは、ゲート２２１ｇと不純物領域２１１ｎとが重なる面積Ｓ１と、ゲート２３１ｇと不純物領域２１１ｎとが重なる面積Ｓ２との合計は、光電変換部２１１の面積Ｓ_ＰＤの２０％以上である。なお、ゲート２２１ｇと不純物領域２１１ｎとが重なる面積Ｓ１と、ゲート２３１ｇと不純物領域２１１ｎとが重なる面積Ｓ２との合計は、光電変換部２１１の面積Ｓ_ＰＤの３０％以上であってもよく、４０％以上であってもよく、５０％以上であってもよく、６０％以上であってもよく、７０％以上であってもよく、８０％以上であってもよい。

　また、ゲート２２１ｇ及び２３１ｇの並び方向（第１の方向、図２２におけるＸＸＩＩＩ－ＸＸＩＩＩ線に平行な方向）において、ゲート２２１ｇと不純物領域２１１ｎとが重なる長さＬ１と、ゲート２３１ｇと不純物領域２１１ｎとが重なる長さＬ２との合計は、光電変換部２１１の長さＬの２０％以上である。なお、長さＬ１と長さＬ２との合計は、長さＬの３０％以上であってもよく、４０％以上であってもよく、５０％（半分）以上であってもよい。

　このように、本実施の形態では、第１の転送トランジスタ２２１のゲート２２１ｇ及び第２の転送トランジスタ２３１のゲート２３１ｇは、基板１７０の平面視で、光電変換部２１１を重ねて設けられている。

　従来、ゲート２２１ｇ及び２３１ｇはいずれも、基板１７０の平面視において光電変換部２１１を覆わずに光電変換部２１１を挟むように配置されている。また、ゲート２２１ｇとゲート２３１ｇとの間を、基板１７０の表面を介して流れる暗電流を抑制するために、図２３Ｂで示されるように、不純物領域２１１ｐよりｐ型の不純物濃度が高いｐ^＋型あるいは十分に高いｐ^＋＋型の不純物領域２１１ｐｐを形成している。なお、図２３Ｂは、図２２のＸＸＩＩＩ－ＸＸＩＩＩ線に相当する比較例に係る画素の断面図である。

　しかしながら、画素の微細化を図る場合、第１の転送トランジスタ２２１のゲート２２１ｇと第２の転送トランジスタ２３１のゲート２３１ｇとの距離が近づくために、ｐ^＋＋型の不純物領域を精度良く形成することができない。特に、測距やグローバルシャッタ用に複数のゲートを含む画素の場合には、ｐ^＋＋型の不純物領域の確保が難しい。その結果、暗電流が増大して、測距精度の低下に繋がる。

　これに対して、本実施の形態では、ゲート２２１ｇ及び２３１ｇの各々を、基板１７０の平面視において、ｐ型の不純物領域２１１ｐに重なるように設けている。図２４に示すように、駆動回路１３０がゲート２２１ｇ及び２３１ｇに負電圧を供給した場合、不純物領域２１１ｐのうち、ゲート２２１ｇ及び２３１ｇの直下領域には、ホールが蓄積したホール蓄積領域２１１ｐａが形成される。なお、図２４は、第１の転送トランジスタ２２１及び第２の転送トランジスタ２３１の各ゲートに負電圧を供給した場合における光電変換部２１１の断面構成を示す断面図である。

　ホール蓄積領域２１１ｐａは、第５の半導体領域の一例であり、不純物領域２１１ｐの一部である。不純物領域２１１ｐの他の一部である第４の半導体領域、具体的には、不純物領域２１１ｐｂよりも、ホール蓄積領域２１１ｐａのキャリア濃度は高くなる。これにより、ｐ^＋＋型の不純物領域を設けなくても暗電流を抑制することができる。

　暗電流を抑制することで、撮像装置１００のダイナミックレンジを拡大することができる。ダイナミックレンジは、撮像装置１００によって測定可能な光強度の範囲を示すパラメータである。ダイナミックレンジは、光電変換部２１１の飽和と暗電流の大きさとに基づいて決まる。光電変換部２１１の飽和は、光電変換部２１１の面積Ｓ_ＰＤに比例する。暗電流の大きさは、ホール蓄積領域２１１ｐａの面積Ｓ１＋Ｓ２に反比例する。

　光電変換部２１１の面積Ｓ_ＰＤは、通常、単位セル１２０のサイズで決まるために、所定の固定値になる。このため、ダイナミックレンジを拡大するためには、ホール蓄積領域２１１ｐａの面積を大きくすることが求められる。

　図２５は、ホール蓄積領域２１１ｐａの面積割合に対する撮像装置１００のダイナミックレンジを示す図である。図２５において、横軸は、光電変換部２１１の面積Ｓ_ＰＤに対するホール蓄積領域２１１ｐａの面積Ｓ１＋Ｓ２の割合を示している。縦軸は、撮像装置１００のダイナミックレンジを示している。なお、ホール蓄積領域２１１ｐａの面積は、ゲート２２１ｇと不純物領域２１１ｎとが重なる面積Ｓ１と、ゲート２３１ｇと不純物領域２１１ｎとが重なる面積Ｓ２との合計に相当する。

　図２５に示すように、ホール蓄積領域２１１ｐａの面積Ｓ１＋Ｓ２が大きくなる程、撮像装置１００のダイナミックレンジが大きくなっている。特に、光電変換部２１１の面積Ｓ_ＰＤに対するホール蓄積領域２１１ｐａの面積Ｓ１＋Ｓ２の割合が１０％から２０％にかけて、ダイナミックレンジの拡大幅が大きい。光電変換部２１１の面積Ｓ_ＰＤに対するホール蓄積領域２１１ｐａの面積Ｓ１＋Ｓ２の割合が２０％以上になることで、ダイナミックレンジを十分に大きくすることができる。

　なお、今後のプロセス技術の発展に伴い、ホール蓄積領域２１１ｐａの面積割合とダイナミックレンジとの関係が改善された場合には、光電変換部２１１の面積Ｓ_ＰＤに対するホール蓄積領域２１１ｐａの面積Ｓ１＋Ｓ２の割合は必ずしも２０％以上でなくてもよい。例えば、光電変換部２１１の面積Ｓ_ＰＤに対するホール蓄積領域２１１ｐａの面積Ｓ１＋Ｓ２の割合は、１０％以上であってもよい。

　また、光電変換部は、ｐ型の第２の半導体領域上に設けられた第３の半導体領域を備えてもよい。第３の半導体領域は、例えば、ｐ^＋型又はｐ^＋＋型の不純物領域である。この場合、ｐ^＋型又はｐ^＋＋型の不純物領域がホール蓄積領域となり、界面欠陥による暗電流の抑制が可能になる。この場合、第１の転送トランジスタの制御端子（ゲート）と光電変換部とが重なる面積と、第２の転送トランジスタの制御端子（ゲート）と光電変換部とが重なる面積との合計は、光電変換部の面積の１０％以上でもよく、上述した実施の形態と同様の暗電流の抑制効果を見込める。

　また、撮像装置は、光電変換部上で、第１の転送トランジスタの制御端子（ゲート）及び第２の転送トランジスタの制御端子（ゲート）が配置されていない領域の一部に配置された電極と、この電極に基板の電位以下の電圧を供給する駆動回路と、を備えてもよい。この場合、電極の直下の領域にはホール蓄積層を形成することができる。これにより、ホール蓄積層は、高濃度ｐ型不純物層と同等の機能を果たすことができる。これにより、ホール蓄積層の領域を増やすことができるので、第１の転送トランジスタの制御端子（ゲート）と光電変換部とが重なる面積と、第２の転送トランジスタの制御端子（ゲート）と光電変換部とが重なる面積との合計は、光電変換部の面積の１０％以上でもよく、上述した実施の形態と同様の暗電流の抑制効果を見込める。

　また、ゲート絶縁膜による暗電流は、エネルギー禁制帯幅に支配される。広いエネルギー禁制帯幅をもつ絶縁膜材料が使用された場合、ゲート絶縁膜による暗電流の抑制が可能になる。この場合、第１の転送トランジスタの制御端子（ゲート）と光電変換部とが重なる面積と、第２の転送トランジスタの制御端子（ゲート）と光電変換部とが重なる面積との合計は、光電変換部の面積の１０％以上でもよく、上述した実施の形態と同様の暗電流の抑制効果を見込める。なお、上記実施例は、ゲート絶縁膜による暗電流の抑制の一例である。

　このような撮像装置１００の製造方法は、基板１７０内に光電変換部２１１を形成する第１の工程と、光電変換部２１１に接続された第１の転送トランジスタ２２１及び第２の転送トランジスタ２３１を形成する第２の工程と、を含む。

　第１の工程では、不純物領域２１１ｎ上に不純物領域２１１ｐを含む光電変換部２１１を形成する。第１の工程では、例えば、基板１７０の所定の領域にイオン注入によってｎ型不純物又はｐ型不純物をドープすることにより、不純物領域２１１ｎ及び２１１ｐを形成する。あるいは、基板本体に対して、選択的に不純物を導入しながらエピタキシャル成長を行うことによって、不純物領域２１１ｎ及び２１１ｐを形成してもよい。

　第２の工程では、第１の転送トランジスタ２２１のゲート２２１ｇ及び第２の転送トランジスタ２３１のゲート２３１ｇをそれぞれ、基板１７０の平面視において、不純物領域２１１ｐに重ねて形成する。例えば、第２の工程では、ゲート２２１ｇ及び２３１ｇをそれぞれ、基板１７０の平面視において、不純物領域２１１ｐ上に絶縁膜を介して配置する。具体的には、第２の工程では、基板１７０の平面視において、ゲート２２１ｇと不純物領域２１１ｐとが重なる面積Ｓ１が、ゲート２２１ｇの面積Ｓｇ１の半分以上になり、かつ、ゲート２３１ｇと不純物領域２１１ｐとが重なる面積Ｓ２が、ゲート２３１ｇの面積Ｓｇ２の半分以上になるように、ゲート２２１ｇ及び２３１ｇをそれぞれ、不純物領域２１１ｐに重ねて形成する。あるいは、第２の工程では、基板１７０の平面視において、ゲート２２１ｇと不純物領域２１１ｐとが重なる面積Ｓ１と、ゲート２３１ｇと不純物領域２１１ｐとが重なる面積Ｓ２との合計が、光電変換部２１１の面積Ｓ_ＰＤの２０％以上になるように、ゲート２２１ｇ及び２３１ｇをそれぞれ、不純物領域２１１ｐに重ねて形成する。あるいは、第２の工程では、基板１７０の平面視において、ゲート２２１ｇとゲート２３１ｇとの並び方向において、ゲート２２１ｇと不純物領域２１１ｐとが重なる長さＬ１と、ゲート２３１ｇと不純物領域２１１ｐとが重なる長さＬ２との合計が、光電変換部２１１の長さＬの２０％以上になるように、ゲート２２１ｇ及び２３１ｇをそれぞれ、不純物領域２１１ｐに重ねて形成する。

　例えば、まず、基板１７０の表面を覆うように絶縁膜を形成する。絶縁膜は、例えば、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）等によって形成される。絶縁膜を形成した後、導電膜を形成する。導電膜は、スパッタリング、蒸着法等によって形成される。形成した導電膜をパターニングすることにより、ゲート２２１ｇ及び２３１ｇを形成する。パターニングは、フォトリソグラフィ及びドライエッチング又はウェットエッチング等によって行われる。このとき、導電膜のうち、光電変換部２１１を覆う部分を残すようにパターニングを行うことで、基板１７０の平面視でゲート２２１ｇ及び２３１ｇを光電変換部２１１に重ねて形成する。

　（他の実施の形態）
　以上、１つ又は複数の態様に係る撮像装置、測距装置、撮像装置の制御方法及び製造方法等について、実施の形態に基づいて説明したが、本開示は、これらの実施の形態に限定されるものではない。本開示の主旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したもの、及び、異なる実施の形態における構成要素を組み合わせて構築される形態も、本開示の範囲内に含まれる。

　例えば、上記の実施の形態では、測距装置の一例として内視鏡システム１を示したが、これに限らない。測距装置は、例えば、所定の建造物又は構造物に設置された監視カメラ又は物体検知装置であってもよい。あるいは、測距装置は、自動運転車両、ドローン等の移動体に搭載されるセンサ装置であってもよい。なお、これらの場合、対象物２は、静止物体又は移動体等である。

　また、例えば、可視光画像は、ＲＧＢ画像でなくてもよい。可視光画像は、白黒画像等の単色画像であってもよい。また、例えば、第１の動作モードで利用される光の第１の波長と、第２の動作モードで利用される点滅光の第２の波長とは同じであってもよい。また、撮像モードにおいて取得される画像は、静止画であってもよく、動画像であってもよい。

　また、第１の動作モード及び第２の動作モードは、撮像モード及び測距モードでなくてもよい。例えば、第１の動作モード及び第２の動作モードは、撮像モードにおける短時間露光モード、長時間露光モード等であってもよい。

　あるいは、第１の動作モード及び第２の動作モードは、ＴｏＦモードにおける周波数が異なる２つのモード、あるいはパルス幅が異なる２つのモード等であってもよい。あるいは、第１の動作モード及び第２の動作モードは、パルスＴｏＦモード、ＣＷ－ＴｏＦモードであってもよい。

　また、上記実施の形態で説明した装置間の通信方法については特に限定されるものではない。装置間で無線通信が行われる場合、無線通信の方式（通信規格）は、例えば、ＺｉｇＢｅｅ（登録商標）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、又は、無線ＬＡＮ（Ｌｏｃａｌ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）などの近距離無線通信である。あるいは、無線通信の方式（通信規格）は、インターネットなどの広域通信ネットワークを介した通信でもよい。また、装置間においては、無線通信に代えて、有線通信が行われてもよい。有線通信は、具体的には、電力線搬送通信（ＰＬＣ：Ｐｏｗｅｒ　Ｌｉｎｅ　Ｃｏｍｍｕｎｉｃａｔｉｏｎ）又は有線ＬＡＮを用いた通信などである。

　また、上記実施の形態において、特定の処理部が実行する処理を別の処理部が実行してもよい。また、複数の処理の順序が変更されてもよく、あるいは、複数の処理が並行して実行されてもよい。また、測距装置（測距システム）が備える構成要素の複数の装置への振り分けは、一例である。例えば、一の装置が備える構成要素を他の装置が備えてもよい。

　例えば、上記実施の形態において説明した処理は、単一の装置（システム）を用いて集中処理することによって実現してもよく、又は、複数の装置を用いて分散処理することによって実現してもよい。また、上記プログラムを実行するプロセッサは、単数であってもよく、複数であってもよい。すなわち、集中処理を行ってもよく、又は分散処理を行ってもよい。

　また、上記実施の形態において、制御部などの構成要素の全部又は一部は、専用のハードウェアで構成されてもよく、あるいは、各構成要素に適したソフトウェアプログラムを実行することによって実現されてもよい。各構成要素は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）又はプロセッサなどのプログラム実行部が、ＨＤＤ（Ｈａｒｄ　Ｄｉｓｋ　Ｄｒｉｖｅ）又は半導体メモリなどの記録媒体に記録されたソフトウェアプログラムを読み出して実行することによって実現されてもよい。

　また、制御部などの構成要素は、１つ又は複数の電子回路で構成されてもよい。１つ又は複数の電子回路は、それぞれ、汎用的な回路でもよいし、専用の回路でもよい。

　１つ又は複数の電子回路には、例えば、半導体装置、ＩＣ又はＬＳＩなどが含まれてもよい。ＩＣ又はＬＳＩは、１つのチップに集積されてもよく、複数のチップに集積されてもよい。ここでは、ＩＣ又はＬＳＩと呼んでいるが、集積の度合いによって呼び方が変わり、システムＬＳＩ、ＶＬＳＩ（Ｖｅｒｙ　Ｌａｒｇｅ　Ｓｃａｌｅ　Ｉｎｔｅｇｒａｔｉｏｎ）、又は、ＵＬＳＩ（Ｕｌｔｒａ　Ｌａｒｇｅ　Ｓｃａｌｅ　Ｉｎｔｅｇｒａｔｉｏｎ）と呼ばれるかもしれない。また、ＬＳＩの製造後にプログラムされるＦＰＧＡも同じ目的で使うことができる。

　また、本開示の全般的又は具体的な態様は、システム、装置、方法、集積回路又はコンピュータプログラムで実現されてもよい。あるいは、当該コンピュータプログラムが記憶された光学ディスク、ＨＤＤ若しくは半導体メモリなどのコンピュータ読み取り可能な非一時的記録媒体で実現されてもよい。また、システム、装置、方法、集積回路、コンピュータプログラム及び記録媒体の任意な組み合わせで実現されてもよい。

　また、上記の各実施の形態は、請求の範囲又はその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。

　本開示は、高精度な測距に利用することができる撮像装置として利用でき、例えば、内視鏡システム、監視カメラ等に利用することができる。

１　内視鏡システム
２　対象物
１０　本体部
１１　光源
１２　光源駆動回路
１３　ＩＳＰ
１４　出力部
１５　システム制御回路
１６　電源ＩＣ
２０　挿入部
２１　導光部材
２２　対物レンズ
２３　集光レンズ
１００　撮像装置
１１０　センサアレイ
１２０　単位セル
１２１　リセットトランジスタ
１２２　容量接続トランジスタ
１２３　キャパシタ
１２４　読出しトランジスタ
１２５　選択トランジスタ
１３０　駆動回路
１３２　動作モード制御回路
１３４　基板電圧供給回路
１３５　インバータ
１３６　画素制御回路
１４０　信号出力回路
１５０　制御線
１６０　垂直信号線
１７０　基板
２０１、２０２、２０３、２０４　画素
２１１、２１２、２１３、２１４　光電変換部
２１１ｎ、２１１ｐ、２１１ｐｂ、２１１ｐｐ　不純物領域
２１１ｐａ　ホール蓄積領域
２２１、２２２、２２３、２２４　第１の転送トランジスタ
２２１ｇ、２３１ｇ　ゲート
２２１ｇａ　第１の辺
２３１、２３２、２３３、２３４　第２の転送トランジスタ
２３１ｇａ　第２の辺
２４１、２４１ａ、２４１ｂ、２５１　配線
２４１ｃ、２４１ｄ、２４１ｖ、２５１ｖ　ビア
３０１、３０１ｎ、３０１ｐ、３０２、３０２ｎ、３０２ｐ、３０３ｎ、３０３ｐ、３０４ｎ、３０４ｐ、３０５ｎ、３０５ｐ、３０６ｎ、３０６ｐ　スイッチング素子
３１１、３１２、３１３ａ、３１３ｂ、３１４ａ、３１４ｂ　信号線
３２１　第１の接続回路
３２２　第２の接続回路
３２３　制御信号生成回路

Claims (13)

1. 　基板と、
   　前記基板内に設けられた光電変換部と、
   　第１の制御端子を含み、前記光電変換部に接続された第１の転送トランジスタと、
   　第２の制御端子を含み、前記光電変換部に接続された第２の転送トランジスタと、を備え、
   　前記光電変換部は、前記基板内に設けられた第１の導電型の第１の半導体領域を含み、
   　前記基板の平面視において、前記第１の制御端子及び前記第２の制御端子はそれぞれ、前記第１の半導体領域に重なり、前記第１の制御端子と前記第１の半導体領域とが重なる面積と、前記第２の制御端子と前記第１の半導体領域とが重なる面積との合計は、前記光電変換部の面積の２０％以上である、
   　撮像装置。
2. 　基板と、
   　前記基板内に設けられた光電変換部と、
   　第１の制御端子を含み、前記光電変換部に接続された第１の転送トランジスタと、
   　第２の制御端子を含み、前記光電変換部に接続された第２の転送トランジスタと、を備え、
   　前記光電変換部は、前記基板内に設けられた第１の導電型の第１の半導体領域を含み、
   　前記基板の平面視において、
   　　前記第１の制御端子及び前記第２の制御端子はそれぞれ、前記第１の半導体領域に重なり、かつ、第１の方向に並んで配置され、
   　　前記第１の方向において、前記第１の制御端子と前記第１の半導体領域とが重なる長さと、前記第２の制御端子と前記第１の半導体領域とが重なる長さとの合計は、前記光電変換部の長さの２０％以上である、
   　撮像装置。
3. 　前記光電変換部は、前記第１の半導体領域上に設けられた、前記第１の導電型とは逆極性である第２の導電型の第２の半導体領域をさらに含み、
   　前記第１の制御端子及び前記第２の制御端子はそれぞれ、前記第２の半導体領域上に絶縁膜を介して配置されている、
   　請求項１又は２に記載の撮像装置。
4. 　前記第１の制御端子及び前記第２の制御端子に前記基板の電位以下の電圧を供給する駆動回路を備える、
   　請求項１～３のいずれか１項に記載の撮像装置。
5. 　前記第１の転送トランジスタと前記第２の転送トランジスタとは、互いに対向するように配置される、
   　請求項１～４のいずれか１項に記載の撮像装置。
6. 　前記基板の平面視において、前記第１の制御端子と前記第１の半導体領域とが重なる面積と、前記第２の制御端子と前記第１の半導体領域とが重なる面積とは、同等である、
   　請求項１～５のいずれか１項に記載の撮像装置。
7. 　前記基板に設けられた単位セルであって、ｎ個（ｎは自然数）の画素、及び、ｎ個の前記画素で発生する電荷を蓄積するための電荷蓄積部を含む単位セルを備え、
   　ｎ個の前記画素の各々は、前記光電変換部、前記第１の転送トランジスタ及び前記第２の転送トランジスタを含み、
   　ｎ個の前記画素の各々において、
   　　前記第１の転送トランジスタは、同一画素内の前記光電変換部に接続された第１の入出力端子、及び、前記電荷蓄積部に接続された第２の入出力端子を有し、
   　　前記第２の転送トランジスタは、同一画素内の前記光電変換部に接続された第３の入出力端子、及び、電源線に接続された第４の入出力端子を有する、
   　請求項１～６のいずれか１項に記載の撮像装置。
8. 　複数の動作モードから選択された１つの動作モードに応じて、前記第１の制御端子及び前記第２の制御端子を駆動する駆動回路を備え、
   　前記複数の動作モードは、
   　前記ｎ個の画素の少なくとも１つを第１の波長の光に露光する第１の動作モードと、
   　前記ｎ個の画素の少なくとも１つを第２の波長の点滅光に露光する第２の動作モードと、を含む、
   　請求項７に記載の撮像装置。
9. 　前記第１の動作モードは、可視光画像を生成する撮像モードであり、
   　前記第２の動作モードは、距離画像を生成する測距モードである、
   　請求項８に記載の撮像装置。
10. 　光源と、
    　請求項８又は９に記載の撮像装置と、
    　前記撮像装置から出力される信号に基づいて、対象物までの距離を算出する演算回路と、を備え、
    　前記第２の波長の点滅光は、前記光源から発せられた点滅光のうち、前記対象物によって反射された反射光である、
    　測距装置。
11. 　基板内に設けられた第１の導電型の第１の半導体領域を含む光電変換部を形成する第１の工程と、
    　前記光電変換部に接続された第１の転送トランジスタ及び第２の転送トランジスタを形成する第２の工程と、を含み、
    　前記第２の工程では、前記第１の転送トランジスタの第１の制御端子、及び、前記第２の転送トランジスタの第２の制御端子をそれぞれ、前記基板の平面視において、前記第１の半導体領域に重ねて形成する、
    　撮像装置の製造方法。
12. 　前記第２の工程では、前記基板の平面視において、
    　（ｉ）前記第１の制御端子と前記第１の半導体領域とが重なる面積と、前記第２の制御端子と前記第１の半導体領域とが重なる面積との合計が、前記光電変換部の面積の２０％以上になるように、
    又は、
    　（ｉｉ）前記第１の制御端子と前記第２の制御端子との並び方向において、前記第１の制御端子と前記第１の半導体領域とが重なる長さと、前記第２の制御端子と前記第１の半導体領域とが重なる長さとの合計が、前記光電変換部の長さの２０％以上になるように、
    　前記第１の制御端子及び前記第２の制御端子をそれぞれ、前記第１の半導体領域に重ねて形成する、
    　請求項１１に記載の撮像装置の製造方法。
13. 　前記第１の工程では、前記第１の半導体領域上に、前記第１の導電型とは逆極性である第２の導電型の第２の半導体領域をさらに含む前記光電変換部を形成し、
    　前記第２の工程では、前記第１の制御端子及び前記第２の制御端子をそれぞれ、前記基板の平面視において、前記第２の半導体領域上に絶縁膜を介して配置する、
    　請求項１１又は１２に記載の撮像装置の製造方法。

Images