WO2024069888A1 - 半導体装置用基板及びその製造方法 - Google Patents

半導体装置用基板及びその製造方法 Download PDF

Info

Publication number
WO2024069888A1
WO2024069888A1 PCT/JP2022/036557 JP2022036557W WO2024069888A1 WO 2024069888 A1 WO2024069888 A1 WO 2024069888A1 JP 2022036557 W JP2022036557 W JP 2022036557W WO 2024069888 A1 WO2024069888 A1 WO 2024069888A1
Authority
WO
WIPO (PCT)
Prior art keywords
ceramic substrate
substrate
copper plate
semiconductor device
copper
Prior art date
Application number
PCT/JP2022/036557
Other languages
English (en)
French (fr)
Inventor
正大 田部
典輝 善久
Original Assignee
Ｎｇｋエレクトロデバイス株式会社
日本碍子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｎｇｋエレクトロデバイス株式会社, 日本碍子株式会社 filed Critical Ｎｇｋエレクトロデバイス株式会社
Priority to PCT/JP2022/036557 priority Critical patent/WO2024069888A1/ja
Publication of WO2024069888A1 publication Critical patent/WO2024069888A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates

Definitions

  • the present invention relates to a substrate for a semiconductor device and a method for manufacturing the same.
  • DBOC Direct Bonding of Copper Substrate
  • the heat generated by the application of high voltage and high current to the semiconductor can cause thermal expansion of the components, which can lead to separation between the ceramic substrate and the electrodes. Therefore, to improve the reliability of the device, high bonding strength is required at the bonding interface between the ceramic substrate and the electrodes.
  • the present invention was made to solve the above problems, and aims to provide a substrate for a semiconductor device and a manufacturing method thereof that can improve the bonding strength between a copper plate and a ceramic substrate.
  • Item 1 A ceramic substrate; a copper plate bonded to at least one surface of the ceramic substrate; Equipped with The ceramic substrate has a Cu-existing region, the Cu-existing depth from the bonding interface with the copper plate being 11.0 to 20.0 ⁇ m when the integrated Cu mass concentration is 90%.
  • the ceramic substrate is Alumina and Zirconia or partially stabilized zirconia; Contains 2.
  • Item 3 The substrate for semiconductor device according to item 1 or 2, in which the load per unit width for peeling the copper plate from the ceramic substrate is 5.5 kg/cm or more.
  • Item 4 A step of oxidizing a copper plate by a wet oxidation method; a step of bonding at least one surface of a ceramic substrate and the copper plate by a direct bonding method; Including, A method for manufacturing a substrate for a semiconductor device, wherein the oxidized copper plate contains CuO and Cu 2 O before being bonded to the ceramic substrate, and the CuO-rich copper oxide layer is formed on the surface.
  • Item 5 The method for manufacturing a substrate for a semiconductor device according to item 3 or 4, wherein the Cu presence depth when the cumulative Cu mass concentration is 90% from the bonding interface with the copper plate on each surface of the ceramic substrate is 11.0 to 20.0 ⁇ m.
  • the present invention makes it possible to improve the bonding strength between the ceramic substrate and the copper plate.
  • FIG. 1 is a cross-sectional view showing one embodiment of a semiconductor device including a substrate for a semiconductor device according to the present invention.
  • 1 shows the results of XRD measurement of the surface of a copper plate in an embodiment of the present invention.
  • 1 is a cross-sectional SEM image of a copper plate according to Example 1 of the present invention.
  • 4 is an EPMA mapping image of Zr and Cu in a cross section of a substrate for a semiconductor device according to Example 1 of the present invention.
  • FIG. 5( a ) is a backscattered electron image near the bonding interface between a copper plate and a ceramic substrate, and FIG.
  • FIG. 5 ( b ) is a schematic diagram illustrating a subdivision and averaging method for profiling an EPMA mapping image in a cross section of a substrate for a semiconductor device according to Example 1 of the present invention.
  • FIG. 13 is a diagram showing the correlation of mass concentrations of Cu and Al with respect to the depth from the bonding interface in the ceramic substrate direction in the ceramic substrate according to the present invention.
  • FIG. 13 is a diagram showing the integral of the Cu mass concentration with respect to the depth from the bonded interface in the ceramic substrate direction in the ceramic substrate according to the present invention.
  • Figure 1 is a cross-sectional view of a semiconductor device having a substrate for a semiconductor device according to this embodiment.
  • the semiconductor device is used as a power module in various electronic devices such as smartphones, personal computers, large white goods, railways, electric vehicles, power generation (wind power generation, solar power generation, fuel cells, etc.), air conditioners, industrial robots, commercial elevators, home microwave ovens, induction electric rice cookers, and UPS (uninterruptible power supplies).
  • various electronic devices such as smartphones, personal computers, large white goods, railways, electric vehicles, power generation (wind power generation, solar power generation, fuel cells, etc.), air conditioners, industrial robots, commercial elevators, home microwave ovens, induction electric rice cookers, and UPS (uninterruptible power supplies).
  • the semiconductor device 1 includes a semiconductor device substrate 2, a first bonding material 5, a second bonding material 5', a semiconductor chip 6, a bonding wire 7, and a heat sink 8.
  • the semiconductor device substrate 2 is a so-called DBOC (Direct Bonding of Copper Substrate) substrate, and includes a plate-shaped ceramic substrate 3, which is an insulator, a first copper plate 4 bonded to one surface (top surface) of the ceramic substrate 3, and a second copper plate 4' bonded to the other surface (bottom surface). Details of the ceramic substrate 3 will be described later.
  • DBOC Direct Bonding of Copper Substrate
  • the first copper plate 4 has a transmission circuit formed thereon.
  • the second copper plate 4' is formed in a flat plate shape.
  • a semiconductor chip 6 is bonded to the upper surface of the semiconductor device substrate 2, i.e., to a portion of the upper surface of the first copper plate 4, via a first bonding material 5.
  • the semiconductor chip 6 and the first copper plate 4 are also connected by bonding wires 7.
  • a heat sink 8 is bonded to the underside of the semiconductor device substrate 2, i.e., the underside of the second copper plate 4', via a second bonding material 5'.
  • the heat sink 8 is a known material and can be made of a metal such as copper.
  • the ceramic substrate 3 contains alumina ( Al2O3 ), zirconia ( ZrO2 ), yttria ( Y2O3 ), a glass component, and the balance other than these.
  • the glass component contains silica ( SiO2 ). The contents of the constituent elements of the ceramic substrate 3 will be described below.
  • the matrix component of this ceramic substrate 3 is made of alumina.
  • the alumina content is preferably, for example, 75% by mass or more and 90% by mass or less, and more preferably 85% by mass or more and 90% by mass or less.
  • the zirconia content is preferably 10% by mass or more and 25% by mass or less, and more preferably 10% by mass or more and 15% by mass or less.
  • the strength of the ceramic substrate 3 can be improved.
  • the linear thermal expansion coefficient of the ceramic substrate 3 can be prevented from becoming too small, and the difference in the linear thermal expansion coefficient between the ceramic substrate 3 and the first and second copper plates 4, 4' can be reduced.
  • the thermal stress generated at the bonding interface can be reduced, which contributes to preventing cracks from occurring in the ceramic substrate 3 at the bonding interface.
  • Cu diffuses from the copper plates 4, 4' bonded to the ceramic substrate 3 preferentially through the zirconia crystal grains rather than the alumina crystal grains that make up the matrix component, diffusing into the ceramic substrate 3 and forming a Cu-containing region. Therefore, when the zirconia content is set as described above, the diffusion of Cu is promoted, and as described later, the bonding strength of the copper plates 4, 4' is increased, which is preferable.
  • zirconia content it is believed that excessive reactions at the bonding interface when joining copper plates can be suppressed, and the occurrence of voids at the bonding interface can be suppressed. This is because alumina and zirconia have different wettabilities with the Cu-O eutectic liquid phase when joining copper plates.
  • zirconia content it is possible to improve the impedance of the ceramic substrate 3 without increasing the silica content, as described below.
  • the yttria content is preferably 0.8% by mass or more and 1.9% by mass or less. By making the content 0.8% by mass or more, it is believed that the proportion of the monoclinic phase in the zirconia crystal phase can be prevented from becoming excessive, while the proportion of the tetragonal phase can be increased. As a result, it is believed that the mechanical strength of the ceramic substrate 3 can be improved, and that this contributes to preventing the occurrence of cracks in the ceramic substrate 3 at the bonding interface.
  • the ratio of the yttria content to the zirconia content is preferably 4.5% by mass or more and 7.9% by mass or less. This is believed to maintain the stability of the tetragonal phase of zirconia at an appropriate level, and contribute to preventing a decrease in the mechanical strength of the ceramic substrate 3.
  • the yttria content to 1.9 mass% or less, it is believed that the proportion of cubic crystals in the zirconia crystal phase can be prevented from becoming excessive, while the proportion of tetragonal crystals can be increased. As a result, it is believed that the mechanical strength of the ceramic substrate 3 can be improved, and that this contributes to preventing the occurrence of cracks in the ceramic substrate 3 at the bonding interface.
  • the silica content is preferably 0.1% by mass or more and 2.5% by mass or less. If the silica content is 0.1% by mass or more, the oxygen ion conductivity of the ceramic substrate 3 is suppressed and the impedance can be improved, as described below. On the other hand, if the silica content is high, there is a risk that the strength of the ceramic substrate 3 will decrease, but in order to suppress this, it is preferable that the silica content be 2.5% by mass or less.
  • the silica content when the zirconia content is 10 mass% or more and 15 mass% or less, the silica content is preferably 0.7 mass% or more and 1.5 mass% or less. Also, when the zirconia content is more than 15 mass% and 25 mass% or less, the silica content is preferably 1.5 mass% or more and 2.0 mass% or less. In this way, by changing the silica content depending on the zirconia content, the impedance of the ceramic substrate 3 can be effectively improved.
  • the glass component may contain at least one of magnesia (MgO) and calcia (CaO).
  • MgO magnesia
  • CaO calcia
  • the content of magnesia is preferably 0.1% by mass or more and 0.8% by mass or less, and more preferably 0.15% by mass or more and 0.3% by mass or less.
  • spinel crystals MgAl 2 O 4 crystals
  • magnesia content 0.8 mass% or less, it is possible to suppress the excessive formation of spinel crystals, which have low mechanical strength, and it is believed that this can improve the mechanical strength of the ceramic substrate 3. As a result, it is believed that this contributes to suppressing the occurrence of cracks in the ceramic substrate 3 at the bonding interface.
  • the calcia content is preferably 0.03% by mass or more and 0.35% by mass or less. This allows the ceramic substrate 3 to be sintered without an excessively high firing temperature, and is believed to be able to suppress coarsening of the alumina particles and zirconia particles. As a result, it is believed that the mechanical strength of the ceramic substrate 3 can be improved, and this contributes to suppressing the occurrence of cracks in the ceramic substrate 3 at the bonding interface.
  • the content of the remainder is preferably 0.05 mass% or less in terms of oxide. This is believed to prevent the ceramic substrate 3 from being excessively sintered even though the firing temperature is not excessively high, and to reduce the porosity of the ceramic substrate 3. As a result, it is believed that the mechanical strength of the ceramic substrate 3 can be improved, and this contributes to preventing the occurrence of cracks in the ceramic substrate 3 at the bonding interface.
  • the element contained in the remainder may be an element that is intentionally added, or an element that is unavoidably mixed in.
  • the element contained in the remainder is not particularly limited, but examples include Fe (iron), Ti (titanium), Mn (manganese), etc.
  • the content of the constituent elements of the ceramic substrate 3 is calculated in terms of oxide as described above, but the constituent elements of the ceramic substrate 3 may or may not exist in the form of an oxide.
  • the constituent elements of the ceramic substrate 3 may or may not exist in the form of an oxide.
  • at least one of Y, Mg, and Ca may not exist in the form of an oxide and may be solid-dissolved in ZrO2 .
  • yttria may be solid-dissolved in zirconia to form PSZ (partially stabilized zirconia).
  • the content of the constituent elements of the ceramic substrate 3 converted into oxides is calculated as follows. First, the constituent elements of the ceramic substrate 3 are qualitatively analyzed using an X-ray fluorescence analyzer (XRF) or an energy dispersive analyzer (EDS) attached to a scanning electron microscope (SEM). Next, each element detected by this qualitative analysis is quantitatively analyzed using an ICP optical emission spectrometer. Next, the content of each element measured by this quantitative analysis is converted into oxides.
  • XRF X-ray fluorescence analyzer
  • EDS energy dispersive analyzer
  • SEM scanning electron microscope
  • XRF X-ray Fluorescence Analysis
  • SEM Scanning Electron Microscope
  • EDS Energy Dispersive X-ray Spectroscopy
  • ICP Inductively Coupled Plasma.
  • an organic binder e.g., polyvinyl butyral
  • a solvent xylene, toluene, etc.
  • a plasticizer dioctyl phthalate, etc.
  • the slurry material is molded into the desired shape by the desired molding method (e.g., die pressing, cold isostatic pressing, injection molding, doctor blade method, extrusion molding, etc.) to produce a ceramic body.
  • the desired molding method e.g., die pressing, cold isostatic pressing, injection molding, doctor blade method, extrusion molding, etc.
  • the ceramic compact is fired in an oxygen or air atmosphere (1555°C to 1565°C, 0.7 to 1.0 hour) to complete the ceramic sintered body 3.
  • the copper plates 4, 4' are oxidized by wet treatment using a wet oxidation method.
  • each copper plate 4, 4' whose surfaces have been oxidized as described above on the upper and lower surfaces of the ceramic substrate 3, and is heated for approximately 10 to 60 minutes under nitrogen atmosphere conditions at 1065°C to 1083°C. By heating, a Cu-O eutectic liquid phase is generated at the interface where the ceramic substrate 3 and the copper plates 4, 4' are joined.
  • the thickness of each copper plate 4, 4' can be, for example, 0.1 to 2.0 mm.
  • the transmission circuit formed on the copper plate 4 on the surface to which the semiconductor chip 6 is bonded can be formed, for example, by a subtractive method or an additive method.
  • the bonding strength of the copper plates 4, 4' is high if the Cu-existing depth at which the cumulative Cu mass concentration in the Cu-existing region is 90% is 11.0 to 20.0 ⁇ m, more preferably 13.0 to 18.0 ⁇ m, and even more preferably 13.0 to 16.0 ⁇ m.
  • the Cu presence depth, at which the cumulative Cu mass concentration is 90% is less than 11.0 ⁇ m, the copper presence area is narrow, and the bonding strength is weakened.
  • the Cu presence depth, at which the cumulative Cu mass concentration is 90% exceeds 20.0 ⁇ m, the bonding strength is reduced.
  • the load per unit width required to peel the copper plates 4, 4' from the ceramic substrate 3 is measured, and this load is preferably 5.5 kg/cm or more, more preferably 6.0 kg/cm or more, and particularly preferably 8.0 kg/cm or more.
  • the Cu diffusion region becomes wider as described above compared to the copper plate oxidized by the dry oxidation method. Even if a copper plate that has been oxidized by a method other than the wet oxidation method is used, the bonding strength between the copper plate 4, 4' and the ceramic substrate 3 can be improved as described above as long as the substrate for a semiconductor device can achieve the Cu presence depth as described above. In other words, the Cu presence region as described above may be formed by a method other than diffusing copper from the copper plate 4, 4' into the ceramic substrate 3.
  • the copper plates 4, 4' are bonded to both sides of the ceramic substrate 3, but it is also possible to bond a copper plate to only one side of the substrate to use it as a substrate for a semiconductor device.
  • the copper plates 4, 4' are bonded to both sides of the ceramic substrate 3, the Cu presence depth at which the cumulative Cu mass concentration in the Cu presence region is 90% does not have to be the same on each side of the ceramic substrate 3, and as mentioned above, it is sufficient that it is within the range of 11.0 to 20.0 ⁇ m.
  • Ceramic substrates according to Examples 1 and 2 and Comparative Examples 1 and 2 were prepared, each consisting of the following materials as main components. In other words, the ceramic substrates according to Examples 1 and 2 and Comparative Examples 1 and 2 are the same. Specifically, first, a powder material prepared by mixing the compositions shown in Table 1 in a predetermined ratio was pulverized and mixed in a ball mill. In Table 1, mass% is expressed as wt%. The values shown in Table 1 are values calculated as the oxide of each element.
  • polyvinyl butyral as an organic binder xylene as a solvent, and dioctyl phthalate as a plasticizer were added to the ground and mixed powder material to form a slurry-like substance.
  • the slurry material was formed into a sheet using the doctor blade method to produce a ceramic compact.
  • the ceramic molded body was then fired in an air atmosphere at 1565°C for 0.8 hours to obtain the ceramic substrates according to Examples 1 and 2 and Comparative Examples 1 and 2.
  • the dimensions of the ceramic substrates were 0.32 mm thick, 39 mm long, and 45 mm wide.
  • the copper plates according to Examples 1 and 2 and Comparative Examples 1 and 2 were prepared and subjected to an oxidation treatment on the surface.
  • oxidation was performed by the above-mentioned wet oxidation method
  • Comparative Examples 1 and 2 oxidation was performed by the dry oxidation method.
  • the copper plates according to Comparative Examples 1 and 2 were heated for 5 minutes in a heat treatment furnace heated to 300° C. to form an oxide film of Cu 2 O. The thickness of each copper plate was about 0.3 mm.
  • the copper plates according to the Examples and Comparative Examples, whose surfaces were oxidized were placed on the upper and lower surfaces of a ceramic substrate and heated under a nitrogen atmosphere at 1065° C. for the time shown in Table 2 below. In this way, substrates for semiconductor devices according to Examples 1 and 2 and Comparative Examples 1 and 2 were obtained.
  • Example 2 Quantitative analysis of elements (area analysis method) In Example 1, a region including the Cu electrode, the bonding interface, and the ceramic substrate was subjected to surface analysis for Zr and Cu using a field emission electron probe microanalyzer (EPMA). The results are shown in FIG.
  • EPMA field emission electron probe microanalyzer
  • the element concentration (mass%) was averaged in 256 small areas in the horizontal direction (X direction) (this is called the X-direction average element concentration).
  • the element concentration distribution was measured using a field emission electron probe microanalyzer (EPMA).
  • EPMA field emission electron probe microanalyzer
  • JXA-8530F, JEOL was used as the EPMA.
  • Figure 6 is a graph with the Y direction in Figure 5, i.e., the depth direction of the ceramic substrate, as the vertical axis, and the average element concentration in the X direction at each depth is plotted on the vertical axis.
  • the horizontal axis of this graph has the bonding interface between the copper plate and the ceramic substrate as the origin.
  • the bonding interface is synonymous with the point where the Al concentration rises from 0 wt%.
  • the mass concentration after the start of that section is defined as 0 wt%.
  • the results in Figure 6 show that the diffusion distance of Cu tends to be longer when the copper plate is oxidized by wet processing and when the electrode bonding time is long.
  • the Cu concentration in Fig. 6 was integrated in the Y-axis direction and plotted as a graph in Fig. 7.
  • the Cu diffusion depth at which the integrated Cu mass concentration in the Cu diffusion region was 90% was determined.
  • the bonding strength and Cu diffusion depth are shown in Table 4.
  • Comparing Example 1 and Example 2 as the bonding time increases, the Cu diffusion region tends to increase in the Y direction, while the bonding strength tends to decrease. Comparing Example 1 and Comparative Example 1, the bonding times are the same, but Comparative Example 1 has a narrower Cu diffusion region and lower bonding strength. This shows that the melting point of the copper oxide layer is lowered, promoting Cu diffusion, and as a result, the bonding strength is higher. However, there is no proportional relationship between the Cu diffusion region in the Y direction and the bonding strength, and once the Cu diffusion region reaches a certain level, the bonding strength begins to decrease.
  • Substrate for semiconductor device 3 Ceramic substrate 4, 4': Copper plate

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Products (AREA)

Abstract

本発明に係る半導体装置用基板は、セラミック基板と、前記セラミック基板の少なくとも一方の面に接合された銅板と、を備え、前記セラミック基板において、前記銅板との接合界面から積算Ｃｕ質量濃度９０％を示す際のＣｕ存在深さが、１１．０～２０．０μｍである、Ｃｕ存在領域を有している。

Description

半導体装置用基板及びその製造方法
　本発明は、半導体装置用基板及びその製造方法に関する。
　パワートランジスタモジュールなどに用いる半導体装置用基板として、セラミック基板の表面に銅板を備えたＤＢＯＣ基板（Ｄｉｒｅｃｔ　Ｂｏｎｄｉｎｇ　ｏｆ　Ｃｏｐｐｅｒ　Ｓｕｂｓｔｒａｔｅ）が知られている（例えば、特許文献１～３）。
国際公開第２０２２／１１８８０２号公報
　ところで、上述した半導体装置用基板において、高電圧・高電流が半導体に加わることで生じる発熱により、構成部材が熱膨張を引き起こし、セラミック基板と電極が剥離する恐れがある。したがって、装置の信頼性を高めるために、セラミック基板と電極の接合界面には、高い接合強度が求められている。
　本発明は、上記問題を解決するためになされたものであり、銅板とセラミック基板との接合強度を向上することができる、半導体装置用基板及びその製造方法を提供することを目的とする。
項１．セラミック基板と、
　前記セラミック基板の少なくとも一方の面に接合された銅板と、
を備え、
　前記セラミック基板において、前記銅板との接合界面から積算Ｃｕ質量濃度９０％を示す際のＣｕ存在深さが、１１．０～２０．０μｍである、Ｃｕ存在領域を有する、半導体装置用基板。
項２．前記セラミック基板は、
　アルミナと、
　ジルコニアまたは部分安定化ジルコニアと、
を含有し、
　前記Ｃｕ存在領域において、前記ジルコニアの結晶粒中の前記銅の含有量が、前記アルミナの結晶粒中の前記銅の含有量よりも多い、項１に記載の半導体装置用基板。
項３．前記セラミック基板から前記銅板を引き剥がすための単位幅当たりの荷重が、５．５ｋｇ／ｃｍ以上である、項１または２に記載の半導体装置用基板。
項４．湿式酸化法により、銅板を酸化させる工程と、
　セラミック基板の少なくとも一方の面と前記銅板とを直接接合法で接合する工程と、
を含み、
　酸化された前記銅板は、前記セラミック基板と接合する前の状態において、ＣｕＯとＣｕ2Ｏとを含有し、且つ前記ＣｕＯリッチの酸化銅層が表面に形成されている、半導体装置用基板の製造方法。
項５．前記セラミック基板の各面において、前記銅板との接合界面から積算Ｃｕ質量濃度９０％を示す際のＣｕ存在深さが、１１．０～２０．０μｍである、項３または４に記載の半導体装置用基板の製造方法。
　本発明によれば、セラミック基板と銅板の接合強度を向上することができる。
本発明に係る半導体装置用基板を備える半導体装置の一実施形態を示す断面図である。 本発明の実施例における銅板の表面のＸＲＤ測定結果である。 本発明に係る実施例１の銅板の断面ＳＥＭ像である。 本発明に係る実施例１の半導体装置用基板の断面における、Ｚｒ，ＣｕのＥＰＭＡマッピング像である。 図５（ａ）は、銅板とセラミック基板との接合界面付近の反射電子像であり、図５（ｂ）は、本発明に係る実施例１の半導体装置用基板の断面における、ＥＰＭＡマッピング像のプロファイル化のための細分化、平均化方法を記した模式図である。 本発明に係るセラミック基板における、接合界面からセラミック基板方向深さに対する、Ｃｕ、Ａｌの質量濃度の相関を示した図である。 本発明に係るセラミック基板における、接合界面からセラミック基板方向深さに対するＣｕ質量濃度の積分を示した図である。
　以下、本発明に係るセラミック基板及びそれを用いた半導体装置用基板の一実施形態について、図面を参照しながら説明する。図１は、本実施形態に係る半導体装置用基板を有する半導体装置の断面図である。
　＜１．半導体装置の概要＞
　本実施形態に係る半導体装置は、例えば、スマートフォン、パソコン、大型白物家電、鉄道、電気自動車、発電（風力発電、太陽光発電、燃料電池など）、空調機、産業用ロボット、業務用エレベータ、家庭用電子レンジ、ＩＨ電気炊飯器、ＵＰＳ（無停電電源）などの様々な電子機器においてパワーモジュールとして用いられる。
　図１に示すように、本実施形態に係る半導体装置１は、半導体装置用基板２、第１接合材５、第２接合材５’、半導体チップ６、ボンディングワイヤ７、及びヒートシンク８を備えている。
　半導体装置用基板２は、いわゆるＤＢＯＣ基板（Ｄｉｒｅｃｔ　Ｂｏｎｄｉｎｇ　ｏｆ　Ｃｏｐｐｅｒ　Ｓｕｂｓｔｒａｔｅ）であり、絶縁体である板状のセラミック基板３と、その一方の面（上面）に接合された第１銅板４と、他方の面（下面）に接合された第２銅板４’とを備える。セラミック基板３の詳細については、後述する。
　第１銅板４には、伝送回路が形成されている。一方、第２銅板４’は、平板状に形成されている。
　この半導体装置用基板２の上面、つまり第１銅板４の上面の一部には、第１接合材５を介して半導体チップ６が接合されている。また、ボンディングワイヤ７により、半導体チップ６と第１銅板４とが接続されている。
　一方、半導体装置用基板２の下面、つまり第２銅板４’の下面には、第２接合材５’を介してヒートシンク８が接合されている。ヒートシンク８は、公知のものであり、例えば銅などの金属によって構成することができる。
　＜２．セラミック基板の構成＞
　次に、セラミック基板３について詳細に説明する。セラミック基板３は、アルミナ（Ａｌ2Ｏ3）、ジルコニア（ＺｒＯ2）、イットリア（Ｙ2Ｏ3）、ガラス成分、及びこれら以外の残部を含む。ガラス成分は、シリカ（ＳｉＯ2）を含む。以下、このセラミック基板３の構成元素の含有量について説明する。
　このセラミック基板３は、マトリックス成分がアルミナで構成されている。アルミナの含有量は、例えば、７５質量％以上９０質量％以下が好ましく、８５質量％以上９０質量％以下がさらに好ましい。
　ジルコニアの含有量は、１０質量％以上２５質量％以下であることが好ましく、１０質量％以上１５質量％以下であることがさらに好ましい。ジルコニアの含有量が１０質量％以上であることにより、セラミック基板３の強度を向上させることができる。また、セラミック基板３の線熱膨張係数が過小になることを抑制でき、セラミック基板３と第１及び第２銅板４，４'との線熱膨張係数差を小さくできると考えられる。その結果、接合界面に生じる熱応力を小さくでき、接合界面にセラミック基板３のクラックが生じることの抑制に寄与するものと考えられる。
　また、後述する実施例に示すように、セラミック基板３に接合される銅板４，４'から拡散するＣｕは、マトリックス成分を構成するアルミナの結晶粒より、ジルコニアの結晶粒内を優先的に経由してセラミック基板３内に拡散してＣｕ存在領域を形成するため、ジルコニアの含有量が上記のように設定されると、Ｃｕの拡散が促され、後述するように銅板４，４'の接合強度が高くなるため、好ましい。
　一方、ジルコニアの含有量を２５質量％以下とすることで、銅板接合時の接合界面における反応が過剰になることを抑制でき、接合界面にボイドが生じることを抑制できると考えられる。これは、アルミナとジルコニアの銅板接合時のＣｕ－Ｏ共晶液相との濡れ性が違うためである。また、ジルコニアの含有量を２５質量％以下とすることで、後述するように、シリカの含有量を高くすることなく、セラミック基板３のインピーダンスを向上することができる。
　イットリアの含有量は、０．８質量％以上１．９質量％以下とすることが好ましい。含有量を０．８質量％以上とすることで、ジルコニア結晶相のうち単斜晶相の割合が過大になることを抑制し、一方で正方晶相の割合を多くできると考えられる。その結果、セラミック基板３の機械的強度を向上でき、接合界面にセラミック基板３のクラックが生じることの抑制に寄与するものと考えられる。
　ジルコニアの含有量に対するイットリアの含有量の割合は、４．５質量％以上７．９質量％以下であることが好ましい。これにより、ジルコニアの正方晶相の安定性を適度な状態に保つことができ、セラミック基板３の機械的強度の低下の抑制に寄与するものと考えられる。
　一方、イットリアの含有量を１．９質量％以下とすることによって、ジルコニア結晶相のうち立方晶の割合が過大になることを抑制し、一方で正方晶の割合を多くできると考えられる。その結果、セラミック基板３の機械的強度を向上でき、接合界面にセラミック基板３のクラックが生じることの抑制に寄与するものと考えられる。
　次に、ガラス成分について説明する。シリカの含有量は、０．１質量％以上２．５質量％以下とすることが好ましい。シリカの含有量が、０．１質量％以上であると、後述するように、セラミック基板３の酸素イオン伝導性が抑制され、インピーダンスを向上することができる。一方、シリカの含有量が高くなると、セラミック基板３の強度が低下するおそれがあるが、これを抑制するため、シリカの含有量は２．５質量％以下であることが好ましい。
　特に、ジルコニアの含有量が、１０質量％以上１５質量％以下であるときには、シリカの含有量は、０．７質量％以上１．５質量％以下であることが好ましい。また、ジルコニアの含有量が、１５質量％より高く２５質量％以下であるときには、シリカの含有量は、１．５質量％以上２．０質量％以下であることが好ましい。このように、ジルコニアの含有量によって、シリカの含有量を変えることで、セラミック基板３のインピーダンスを効果的に向上させることができる。
　ガラス成分には、マグネシア（ＭｇＯ）やカルシア（ＣａＯ）の少なくとも一方が含有されていてもよい。例えば、マグネシアの含有量は、０．１質量％以上０．８質量％以下とすることが好ましく、０．１５質量％以上０．３質量％以下であることがさらに好ましい。マグネシアの含有量を、０．１質量％以上とすることで、焼成温度を過剰に高くしなくてもセラミック基板３を焼結させられ、アルミナ粒子及びジルコニア粒子の粗大化を抑制できると考えられる。その結果、セラミック基板３の機械的強度を向上でき、接合界面にセラミック基板３のクラックが生じることの抑制に寄与するものと考えられる。また、セラミック基板３中に十分な量のＭｇＡｌ2Ｏ4結晶（以下、「スピネル結晶」という。）を生成でき、銅板接合時におけるＣｕ－Ｏ共晶液相との濡れ性を向上させることができると考えられる。その結果、接合界面にボイドが生じることの抑制に寄与するものと考えられる。
　一方、マグネシアの含有量を０．８質量％以下とすることによって、機械的強度が低いスピネル結晶が過剰に形成されることを抑制でき、セラミック基板３の機械的強度を向上できると考えられる。その結果、接合界面にセラミック基板３のクラックが生じることの抑制に寄与するものと考えられる。
　ガラス成分にカルシアを含有する場合、カルシアの含有量は、０．０３質量％以上０．３５質量％以下とすることが好ましい。これによって、焼成温度を過剰に高くしなくてもセラミック基板３を焼結させられ、アルミナ粒子及びジルコニア粒子の粗大化を抑制できると考えられる。その結果、セラミック基板３の機械的強度を向上でき、接合界面にセラミック基板３のクラックが生じることの抑制に寄与するものと考えられる。
　残部の含有量は、酸化物換算で０．０５質量％以下とすることが好ましい。これにより、焼成温度を過剰に高くしていないにも関わらずセラミック基板３が過剰に焼結してしまうことを抑制でき、セラミック基板３の気孔率を小さくできると考えられる。その結果、セラミック基板３の機械的強度を向上でき、接合界面にセラミック基板３のクラックが生じることの抑制に寄与するものと考えられる。なお、残部に含まれる元素は、意図的に添加する元素であってもよいし、不可避的に混入する元素でもよい。残部に含まれる元素は特に制限されないが、例えば、Ｆｅ（鉄）、Ｔｉ（チタン）、Ｍｎ（マンガン）などが挙げられる。
　本実施形態において、セラミック基板３の構成元素の含有量は、上記のとおり酸化物換算にて算出されるが、セラミック基板３の構成元素は、酸化物の形態で存在していてもよいし、酸化物の形態で存在していなくてもよい。例えば、Ｙ、Ｍｇ及びＣａのうち少なくとも１種は、酸化物の形態で存在せず、ＺｒＯ2中に固溶していてもよい。例えば、イットリアは、ジルコニア中に固溶してＰＳＺ（部分安定化ジルコニア）を形成してもよい。
　セラミック基板３の構成元素の酸化物換算での含有量は、以下のように算出される。まず、蛍光Ｘ線分析装置（ＸＲＦ）、又は、走査型電子顕微鏡（ＳＥＭ）に付設のエネルギー分散型分析器（ＥＤＳ）を用いて、セラミック基板３の構成元素を定性分析する。次に、この定性分析により検出された各元素につき、ＩＣＰ発光分光分析装置を用いて定量分析を行う。次に、この定量分析により測定された各元素の含有量を酸化物に換算する。
　ここでＸＲＦはＸ－ｒａｙ　Ｆｌｕｏｒｅｓｃｅｎｃｅ　Ａｎａｌｙｓｉｓ、ＳＥＭはＳｃａｎｎｉｎｇ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ、ＥＤＳはＥｎｅｒｇｙ　Ｄｉｓｐｅｒｓｉｖｅ　Ｘ－ｒａｙ　Ｓｐｅｃｔｒｏｃｓｏｐｙ、ＩＣＰはＩｎｄｕｃｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ　の略称である。
　＜３．セラミック基板の製造方法＞
　次に、セラミック基板の製造方法について説明する。まず、上述した構成元素の粉体材料を調合する。次に、調合した粉体材料を、例えばボールミルなどにより粉砕混合する。
　続いて、粉砕混合した粉体材料に、有機質バインダー（例えば、ポリビニルブチラール）、溶剤（キシレン、トルエンなど）及び可塑剤（フタル酸ジオクチルなど）を添加してスラリー状物質を形成する。
　これに続いて、所望の成形手段（例えば、金型プレス、冷間静水圧プレス、射出成形、ドクターブレード法、押し出し成型法など）によって、スラリー状物質を所望の形状に成形してセラミックス成形体を作製する。
　そして、セラミックス成形体を、酸素雰囲気又は大気雰囲気で焼成（１５５５℃～１５６５℃、０．７時間～１．０時間）すれば、セラミック焼結体３が完成する。
　＜４．半導体装置用基板の製造方法＞
　まず、銅板４，４’に、湿式酸化法により湿式処理を施して酸化させる。湿式処理の方法は、例えば、以下の通りである。まず、脱脂洗浄にて銅板加工時の油分や有機残渣を処理する。次に、マイクロエッチングにて、銅板４，４’に微細凹凸処理を施す。続いて、銅板４，４’を酸化処理液に所定時間浸漬する。例えば、ｐＨ＝１４に調整した酸化処理液に５分浸漬する。これにより、セラミック基板３との接合前の銅板４，４’の表面に、Ｃｕ2ＯとＣｕＯを含み、かつＣｕＯリッチな酸化被膜が形成される。
　次に、セラミック基板３の上面及び下面に、上記のように表面が酸化された銅板４、４’を配置した積層体を形成し、１０６５℃～１０８３℃の窒素雰囲気条件下で１０～６０分間程度加熱する。加熱によって、セラミック基板３と、銅板４、４’とが接合する界面に、Ｃｕ－Ｏ共晶液相が生成される。各銅板４，４’の厚みは、例えば、０．１～２．０ｍｍとすることができる。
　続いて、この積層体を冷却することによってＣｕ－Ｏ共晶液相が固化されて、セラミック基板３に銅板４、４’が接合される。こうして半導体装置用基板２が完成する。なお、半導体チップ６が接合される面の銅板４に形成される伝送回路は、例えば、サブトラクティブ法、または、アディティブ法によって形成することができる。
　＜５．セラミック基板における銅の存在領域＞
　上記のように、銅板４，４’が接合されたセラミック基板３の内部には、銅板４，４’から拡散する銅によりＣｕ存在領域が形成される。この点は、後述の実施例で詳細に説明するが、銅板４、４’とセラミック基板３との界面から、セラミック基板３の内部方向に存在するＣｕ存在領域について検討したところ、本発明者は、Ｃｕ存在領域において、セラミック基板３との界面からのＣｕの存在深さが所定の深さであれば、銅板４、４’の接合強度が高くなることを見出した。特に、Ｃｕの存在領域における積算Ｃｕ質量濃度が９０％を示すＣｕ存在深さが、１１．０～２０．０μｍであれば、さらに、好ましくは１３．０～１８．０μｍであれば、さらに好ましくは１３．０～１６．０μｍであれば、銅板４、４’の接合強度が高くなることを見出した。
　すなわち、積算Ｃｕ質量濃度が９０％を示すＣｕ存在深さが、１１．０μｍ未満であれば、銅の存在領域が狭いため、接合強度が弱くなることが見出された。一方、積算Ｃｕ質量濃度が９０％を示すＣｕ存在深さが、２０．０μｍを超えると、接合強度が低下することも見出された。
　なお、後述する実施例では、セラミック基板３から銅板４、４’を引き剥がすための単位幅当たりの荷重を測定しているが、この荷重は、５．５ｋｇ／ｃｍ以上が好ましく、６．０ｋｇ／ｃｍ以上がより好ましく、８．０ｋｇ／ｃｍ以上が特に好ましい。
　また、上記のような湿式酸化法による銅板の酸化を行い、銅板４，４’の表面に、Ｃｕ2ＯとＣｕＯを含み、かつＣｕＯリッチな酸化被膜が形成されると、乾式酸化法によって酸化された銅板に比べ、上記のように、Ｃｕの拡散領域が広くなることが分かった。なお、湿式酸化法以外で酸化処理がなされた銅板を用いる方法であっても、上記のようなＣｕ存在深さを達成できる半導体装置用基板であれば、上述したように銅板４，４’とセラミック基板３との接合強度を向上することができる。すなわち、銅板４，４’からセラミック基板３内へ銅を拡散させる方法以外で、上記のようなＣｕ存在領域を形成してもよい。
　上記実施形態では、セラミック基板３の両面に銅板４，４’を接合しているが、一方の面にだけ銅板を接合して半導体装置用基板として使用することもできる。セラミック基板３の両面に銅板４，４’を接合する場合には、セラミック基板３の各面において、Ｃｕの存在領域における積算Ｃｕ質量濃度が９０％を示すＣｕ存在深さが同じでなくてもよく、上述したように１１．０～２０．０μｍの範囲内にあればよい。
　以下、本発明の実施例について説明する。但し、本発明は、以下の実施例に限定されない。
　＜１．セラミック基板の作製＞
　主成分として以下の材料で構成される、実施例１，２及び比較例１，２に係るセラミック基板を準備した。すなわち、実施例１，２及び比較例１，２に係るセラミック基板は同じである。具体的には、まず、表１に示す組成物を所定の割合で調合した粉体材料を、ボールミルで粉砕混合した。表１では質量％をｗｔ％と表現している。なお、表１に示す数値は、各元素の酸化物換算での値である。
　次に、粉砕混合した粉体材料に、有機質バインダーとしてのポリビニルブチラールと、溶剤としてのキシレンと、可塑剤としてのフタル酸ジオクチルとを添加してスラリー状物質を形成した。
　続いて、ドクターブレード法によって、スラリー状物質をシート状に成形してセラミックス成形体を作製した。
　これに続いて、セラミックス成形体を、大気雰囲気において１５６５℃で０．８時間焼成し、実施例１，２及び比較例１，２に係るセラミック基板を得た。このセラミック基板のサイズは、厚み０．３２ｍｍ、縦３９ｍｍ、横４５ｍｍであった。
　次に、実施例１，２及び比較例１，２に係る銅板を準備し、表面に酸化処理を施した。実施例１，２は上述した湿式酸化法により酸化を行い、比較例１，２は乾式酸化法により酸化処理を行った。乾式酸化法では、比較例１，２に係る銅板を３００℃に加熱した熱処理炉にて５分加熱し、Ｃｕ2Ｏの酸化被膜を形成した。銅板の厚みは、いずれも約０．３ｍｍであった。続いて、セラミック基板の上面及び下面に表面が酸化された実施例及び比較例に係る銅板を配置し、１０６５℃の窒素雰囲気条件下で以下の表２に示す時間加熱した。こうして、実施例１，２及び比較例１，２に係る半導体装置用基板を得た。
　＜２．評価＞
　＜２－１．銅板の表面の状態＞
　セラミック基板への接合に先立って、湿式酸化法による銅板（実施例１，２）と乾式酸化法による銅板（比較例１，２）の表面のＸＲＤ（Ｘ－ｒａｙ　Ｄｉｆｆｒａｃｔｉｏｎ：ＸＲＤ）測定を行った。測定は、ＳｍａｒｔＬａｂ（株式会社リガク）を用い、定格電圧４５ｋＶ、定格電流２００ｍＡにて行った。結果を図２に示す。図２に示すように、湿式酸化法により処理された銅板の表面には、ＣｕＯのピークが示されているため、表面にＣｕＯリッチな酸化銅層が形成されていることが分かる。一方、乾式酸化法により処理された銅板の表面には、Ｃｕ2Ｏのピークが示されているため、表面にＣｕ2Ｏリッチな酸化銅層が形成されていることが分かる。
　＜２－２．元素の定量分析（点分析法）＞
　実施例１において、接合界面からセラミック基板方向深さ１．５μｍに位置する、ＺｒＯ2粒子内部（Ｐｏｉｎｔ．１）と、Ａｌ2Ｏ3マトリックス（Ｐｏｉｎｔ．２）に含まれる、Ｏ、Ａｌ、Ｃｕ、Ｙ、Ｚｒ元素の定量分析を、電界放射型電子プローブマイクロアナライザを用いて、点分析法により実施した。分析箇所は図３、点分析法の測定結果は表３に示す通りである。
　表３の結果から、Ａｌ2Ｏ3マトリックス（Ｐｏｉｎｔ．２）よりも、ＺｒＯ2粒子内部（Ｐｏｉｎｔ．１）におけるＣｕ質量濃度の方が、２．７倍多く、Ｃｕが拡散する経路について、ＺｒＯ2粒子内を優先的に拡散、経由していることが分かる。こうして、Ｃｕ存在領域が形成されていることが分かる。
　＜２－３．元素の定量分析（面分析法）＞
　実施例１において、Ｃｕ電極、接合界面、セラミック基板を含む領域を、電界放射型電子プローブマイクロアナライザ（ＥＰＭＡ）を用いて、ＺｒおよびＣｕについて面分析を行った。結果は図４に示すとおりである。
　ＺｒとＣｕの分布位置は概ね一致していた。また、接合界面からセラミック基板の内部へ進むにつれて、Ｃｕの濃度が減衰する性質を示すことを確認した。上記したＣｕの拡散挙動（表３及び図４）は、実施例１に限定されるものではなく、実施例２においても、同様の性質であることを確認している。
　＜２－４．ＣｕとＡｌの含有量の分析＞
　各元素の分布を詳細に確認するため、次の解析を行った。半導体装置用基板を切断加工し、さらに切断面を研磨して得た断面サンプルをこの解析に用いた。断面を走査型電子顕微鏡（ＳＥＭ）や電界放射型電子プローブマイクロアナライザで分析した。図５（ａ）は、銅板とセラミック基板との接合界面付近の反射電子像である。反射電子像の取得画像領域は、幅方向２５μm×深さ方向１００μｍとした。このエリアを２５６×１，０２４の小エリアに分割した。次に、各小エリアの元素の濃度を算出した。そのうえで図５（ｂ）に示すように、水平方向（Ｘ方向）の２５６個の小エリアで元素の濃度（質量％）を平均化した（これを、Ｘ方向平均元素濃度と呼ぶ）。この元素濃度分布の測定は、電界放射型電子プローブマイクロアナライザ（ＥＰＭＡ）により行った。このＥＰＭＡとして、フィールドエミッション電子プローブマイクロアナライザＦＥ－ＥＰＭＡ，ＪＸＡ－８５３０Ｆ，ＪＥＯＬを用いた。
　図６は、図５のＹ方向、すなわちセラミック基板の深さ方向を縦軸としたグラフであり、各深さにおける各Ｘ方向平均元素濃度を縦軸に打点した。なお、このグラフの横軸は、銅板とセラミック基板の接合界面を原点としている。接合界面は、Ａｌ濃度が０ｗｔ％から立ち上がる点と同義とした。ただし、Ｃｕの質量濃度をプロットするにあたり、接合界面からセラミック基板方向深さがランダムに１０μｍ区間をとるとき、Ｃｕプロットの傾き≦０．１０の条件を満たす場合、その区間の始点以降のＣｕ質量濃度を０ｗｔ％として定義した。図６の結果から、Ｃｕの拡散距離は、銅板が湿式処理により酸化された場合、電極の接合時間が長い場合において長くなる傾向を示した。
　＜２－５．半導体装置用基板におけるＣｕ拡散深さと接合強度との関係＞
　銅板とセラミック基板間の接合強度は、以下のように測定した。まず、接合している長方形の銅板を端部から所定の長さだけ長辺方向に引き剥がし、９０°方向に折り曲げる。次に、折り曲げた銅板の端部をクリップで挟み、垂直方向に引き上げる。その際の最大値を測定強度と定義した。すなわち、接合強度（ｋｇ／ｃｍ）＝引上げ荷重（ｋｇ）最大値／長方形の短辺長さ（ｃｍ）とした。結果は、表４に示すとおりである。
　図６におけるＣｕ濃度をＹ軸方向に積分した値をグラフ化し、図７に示した。その際、Ｃｕ拡散領域における積算Ｃｕ質量濃度が９０％を示すＣｕ拡散深さを求めた。上記した接合強度とＣｕ拡散深さを表４に記した。
　実施例１と実施例２を比較すると、接合時間が長くなるにつれて、Ｃｕ拡散領域がＹ方向に増大する傾向を示す一方で、接合強度は減少する傾向を示した。実施例１と比較例１とを比較すると、接合時間は同等だが、比較例１の方が、よりＣｕ拡散領域が狭く、接合強度が低いことが確認される。このことから、酸化銅層の融点が下がりＣｕ拡散が促進され、結果として、接合強度が高くなることが分かる。ただし、Ｙ方向におけるＣｕ拡散領域と、接合強度に比例関係は無く、Ｃｕ拡散領域がある一定以上になると、接合強度が低下し始める。
　したがって、接合界面から積算Ｃｕ質量濃度９０％を示す際のＣｕ拡散深さが、１１．０～２０．０μｍである実施例１，２は、比較例１，２に比べ高い接合強度を示すことが分かった。
２…半導体装置用基板
３…セラミック基板
４，４’…銅板

Claims (5)

  1. 　セラミック基板と、
    　前記セラミック基板の少なくとも一方の面に接合された銅板と、
    を備え、
    　前記セラミック基板において、前記銅板との接合界面から積算Ｃｕ質量濃度９０％を示す際のＣｕ存在深さが、１１．０～２０．０μｍである、Ｃｕ存在領域を有する、半導体装置用基板。
  2. 　前記セラミック基板は、
    　アルミナと、
    　ジルコニアまたは部分安定化ジルコニアと、
    を含有し、
    　前記Ｃｕ存在領域において、前記ジルコニアの結晶粒中の前記銅の含有量が、前記アルミナの結晶粒中の前記銅の含有量よりも多い、請求項１に記載の半導体装置用基板。
  3. 　前記セラミック基板から前記銅板を引き剥がすための単位幅当たりの荷重が、５．５ｋｇ／ｃｍ以上である、請求項１または２に記載の半導体装置用基板。
  4. 　湿式酸化法により、銅板を酸化させる工程と、
    　セラミック基板の少なくとも一方の面と前記銅板とを直接接合法で接合する工程と、
    を含み、
    　酸化された前記銅板は、前記セラミック基板と接合する前の状態においてＣｕＯとＣｕ2Ｏとを含有し、且つ前記ＣｕＯリッチの酸化銅層が表面に形成されている、半導体装置用基板の製造方法。
  5. 　前記セラミック基板の各面において、前記銅板との接合界面から積算Ｃｕ質量濃度９０％を示す際のＣｕ存在深さが、１１．０～２０．０μｍである、請求項３または４に記載の半導体装置用基板の製造方法。
PCT/JP2022/036557 2022-09-29 2022-09-29 半導体装置用基板及びその製造方法 WO2024069888A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/036557 WO2024069888A1 (ja) 2022-09-29 2022-09-29 半導体装置用基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/036557 WO2024069888A1 (ja) 2022-09-29 2022-09-29 半導体装置用基板及びその製造方法

Publications (1)

Publication Number Publication Date
WO2024069888A1 true WO2024069888A1 (ja) 2024-04-04

Family

ID=90476904

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/036557 WO2024069888A1 (ja) 2022-09-29 2022-09-29 半導体装置用基板及びその製造方法

Country Status (1)

Country Link
WO (1) WO2024069888A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090152237A1 (en) * 2007-12-18 2009-06-18 High Conduction Scientific Co., Ltd. Ceramic-Copper Foil Bonding Method
CN103113126A (zh) * 2011-11-17 2013-05-22 上海申和热磁电子有限公司 湿法氧化铜片烧结直接敷铜的方法
CN112533388A (zh) * 2019-09-19 2021-03-19 比亚迪股份有限公司 陶瓷覆铜板及其制备方法
CN114230359A (zh) * 2020-09-09 2022-03-25 比亚迪股份有限公司 一种陶瓷覆铜板及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090152237A1 (en) * 2007-12-18 2009-06-18 High Conduction Scientific Co., Ltd. Ceramic-Copper Foil Bonding Method
CN103113126A (zh) * 2011-11-17 2013-05-22 上海申和热磁电子有限公司 湿法氧化铜片烧结直接敷铜的方法
CN112533388A (zh) * 2019-09-19 2021-03-19 比亚迪股份有限公司 陶瓷覆铜板及其制备方法
CN114230359A (zh) * 2020-09-09 2022-03-25 比亚迪股份有限公司 一种陶瓷覆铜板及其制备方法

Similar Documents

Publication Publication Date Title
US9136031B2 (en) Alumina sintered body, member including the same, and semiconductor manufacturing apparatus
US8858865B2 (en) Silicon nitride substrate manufacturing method, silicon nitride substrate, silicon nitride circuit substrate, and semiconductor module
JP6591455B2 (ja) 高熱伝導性窒化珪素焼結体、それを用いた窒化珪素基板および窒化珪素回路基板並びに半導体装置
US11897817B2 (en) Ceramic sintered body and substrate for semiconductor device
CN1819066A (zh) 电子部件、电介质陶瓷组合物及其制造方法
JP7062229B2 (ja) 板状の窒化ケイ素質焼結体およびその製造方法
KR20200021019A (ko) 질화물 세라믹스 활성금속 브레이징 기판의 제조방법
CN114867699B (zh) 陶瓷烧结体以及半导体装置用基板
WO2024069888A1 (ja) 半導体装置用基板及びその製造方法
US20210246072A1 (en) Ceramic sintered body and substrate for semiconductor devices
WO2022208900A1 (ja) セラミック焼結体及び半導体装置用基板
JP2010215465A (ja) 窒化アルミニウム基板およびその製造方法並びに回路基板、半導体装置
CN101054293A (zh) 电介质陶瓷组合物、电子部件及其制造方法
WO2024053619A1 (ja) セラミック基板、及びこれを備えた半導体装置用基板
JP4770210B2 (ja) 積層セラミック電子部品およびその製造方法
CN1870191A (zh) 积层陶瓷电子部件的制造方法
EP3855484B1 (en) Substrate for semiconductor device
JPH11135906A (ja) 基板およびその製造方法
WO2024062832A1 (ja) セラミックス基板、セラミックス回路基板、および半導体装置
JP2021034633A (ja) セラミックス回路基板の製造方法