WO2024062832A1 - セラミックス基板、セラミックス回路基板、および半導体装置 - Google Patents

セラミックス基板、セラミックス回路基板、および半導体装置 Download PDF

Info

Publication number
WO2024062832A1
WO2024062832A1 PCT/JP2023/030371 JP2023030371W WO2024062832A1 WO 2024062832 A1 WO2024062832 A1 WO 2024062832A1 JP 2023030371 W JP2023030371 W JP 2023030371W WO 2024062832 A1 WO2024062832 A1 WO 2024062832A1
Authority
WO
WIPO (PCT)
Prior art keywords
ceramic substrate
voids
less
voltage
ceramic
Prior art date
Application number
PCT/JP2023/030371
Other languages
English (en)
French (fr)
Inventor
栄人 山形
克之 青木
Original Assignee
株式会社 東芝
東芝マテリアル株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 東芝, 東芝マテリアル株式会社 filed Critical 株式会社 東芝
Publication of WO2024062832A1 publication Critical patent/WO2024062832A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/515—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics
    • C04B35/58—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides
    • C04B35/581—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides based on aluminium nitride
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/515—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics
    • C04B35/58—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides
    • C04B35/584—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides based on silicon nitride
    • C04B35/587—Fine ceramics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate

Definitions

  • the embodiments described below generally relate to ceramic substrates, ceramic circuit boards, and semiconductor devices.
  • Ceramic circuit boards are used as circuit boards on which semiconductor elements are mounted. Examples of ceramic boards include silicon nitride boards, aluminum nitride boards, and aluminum oxide boards.
  • Patent Document 1 discloses a silicon nitride substrate having a thermal conductivity of 50 W/m ⁇ K or more and a three-point bending strength of 600 MPa or more.
  • Patent Document 2 the distribution of grain boundary phases in the thickness direction of the substrate is controlled.
  • Patent Document 2 the area ratio of voids having an equivalent circle diameter of 0.5 ⁇ m or more is controlled.
  • the ceramic substrate according to the embodiment is characterized in that when an AC voltage of 50 Hz or 60 Hz is applied between the front and back surfaces at a ramp rate of 200 V/s, the arc discharge voltage A (kV) is measured when an arc discharge is detected, and the dielectric breakdown voltage B (kV) between the front and back surfaces is measured in accordance with IEC 672-2, the ratio A/B of the arc discharge voltage A to the dielectric breakdown voltage B is 0.3 or more.
  • FIG. 1 is a schematic diagram showing an example of a ceramic substrate according to an embodiment.
  • FIG. 1 is a schematic diagram showing an example of a cross-sectional structure of a ceramic substrate.
  • FIG. 1 is a schematic diagram showing an example of a ceramic circuit board according to an embodiment.
  • FIG. 1 is a schematic diagram showing an example of a semiconductor device according to an embodiment.
  • an AC voltage of 50 Hz or 60 Hz is applied between the front surface and the back surface at a voltage increase rate of 200 V/s, and the arc discharge voltage A (kV) when arc discharge is detected is measured.
  • the dielectric breakdown voltage B (kV) between the front surface and the back surface is measured according to IEC672-2, the ratio A/B of the arc discharge voltage A to the dielectric breakdown voltage B is 0.3 or more.
  • FIG. 1 is a schematic diagram showing an example of a ceramic substrate according to an embodiment.
  • reference numeral 1 indicates a ceramic substrate.
  • a rectangular substrate is shown as an example.
  • Ceramic substrate 1 can have various shapes, such as a circle, an ellipse, a triangle, a square, or a pentagon. If necessary, holes for screwing may be provided in ceramic substrate 1.
  • Electrodes are arranged on the front and back surfaces of the ceramic substrate 1, respectively, and the ceramic substrate 1 is sandwiched between the pair of electrodes. In this state, an alternating current voltage of 50 Hz or 60 Hz is applied between the electrodes.
  • the boost rate is set to 200V/s.
  • the voltage when arc discharge is detected between the electrodes is measured as arc discharge voltage (kV). Once the arc discharge voltage is measured, the voltage application is stopped without increasing the voltage any further.
  • a spherical electrode with a tip having a diameter of 10 mm as specified in JIS-C-2110-1 (2013) is used as the electrode.
  • JIS-C-2110-1 corresponds to IEC60243-1.
  • the temperature is controlled at 10 to 25°C and the humidity is controlled at 30 to 60%, and measurements are performed in the atmosphere.
  • the arc discharge voltage may be measured in an insulating oil that is stable to electric fields, such as silicone oil.
  • the ceramic substrate 1 to be measured is housed in a container so that the measurement is not affected by airflow.
  • the measuring device it is preferable to use AC withstanding voltage tester-7473 manufactured by Keizoku Gijutsu Kenkyusho.
  • a device having an arc discharge detection function equivalent to or higher than that may be used.
  • the unit of the arc discharge voltage A "kV/mm", which is the voltage divided by the thickness of the ceramic substrate, may be used.
  • the dielectric breakdown voltage is measured according to the dielectric breakdown strength test of JIS-C-2141 (1992). JIS-C-2141 corresponds to IEC672-2.
  • the test is conducted using the two terminal method. Electrodes are placed on the front and back surfaces of the ceramic substrate 1, and the ceramic substrate 1 is sandwiched between the pair of electrodes. In this state, an AC voltage of 50 Hz or 60 Hz is applied between the electrodes to increase the voltage. The boost rate is set to 200V/s. The voltage at which the ceramic substrate 1 undergoes dielectric breakdown is measured as the dielectric breakdown voltage B (kV).
  • a spherical electrode with a tip having a diameter of 10 mm as defined in JIS-C-2110-1 (2013) is used as the electrode.
  • the electrode conditions when measuring the dielectric breakdown voltage B are the same as the electrode conditions when measuring the arc discharge voltage A.
  • the maximum voltage shall be 20kV.
  • As the unit of the dielectric breakdown voltage B "kV/mm", which is the voltage divided by the thickness of the ceramic substrate 1, may be used.
  • the unit of arc discharge voltage and the unit of dielectric breakdown voltage shall be unified to either "kV" or "kV/mm".
  • the electrodes, voltage rise rate, and measurement environment when measuring the breakdown voltage are the same as those when measuring the arc discharge voltage.
  • the catalog value may be used as the breakdown voltage of the ceramic substrate 1.
  • As a guideline for size if one side is less than 5 mm, it is preferable to use the catalog value.
  • the ratio A/B is 0.3 or more.
  • Arc discharge is detected as a pulse current that periodically occurs when an alternating current electric field of a constant frequency is applied to the ceramic substrate 1. For example, arc discharge is likely to occur in structures where electric fields are concentrated. Inside the ceramic substrate 1, arc discharge occurs due to voids and the like. When a voltage is applied to the ceramic substrate 1, a shared voltage is applied to voids and the like. This is due to the voltage gradient that occurs due to the difference in resistance with ceramics, and in the case of voids, the magnitude of the shared voltage changes depending on the size and shape of the voids. When this shared voltage reaches a discharge voltage in a void or the like, partial discharge, which is the source of arc discharge, occurs. A state in which a pulse current generated by this partial discharge appears periodically is determined to be that arc discharge is occurring. The voltage at which arc discharge begins to occur is detected and measured as arc discharge voltage A.
  • the breakdown voltage is measured as the voltage at which current flows between the front and back surfaces of the ceramic substrate.
  • the structural breakdown voltage at which the ceramic substrate 1 is short-circuited is measured as the breakdown voltage B.
  • Power semiconductor devices include Si devices, SiC devices, GaN devices, and the like. These switching frequencies vary from several 10 Hz to several 100 kHz. Furthermore, in recent years, there are semiconductor devices with a switching frequency of about 1G. Depending on the switching frequency, the current is turned on and off repeatedly. If the current is turned on and off repeatedly, arcing can occur. The lower the arc discharge voltage of the ceramic substrate, the more likely arc discharge will occur when the current is repeatedly turned on and off. When arc discharge occurs repeatedly, the insulation properties of the ceramic substrate deteriorate. Therefore, the long-term insulation properties of the ceramic substrate cannot be maintained. In other words, the insulation properties of the ceramic substrate deteriorate even though the dielectric breakdown voltage has not been reached.
  • the switching frequency of a Si-IGBT element is about 100 Hz to 50 kHz.
  • the switching frequency of the SiC-MOS device is approximately 8 kHz to 1 MHz.
  • output power and power density are increasing.
  • Si-IGBT elements with a switching frequency of 25 kHz there are elements with an output power of 3.3 kW and a power density of about 0.3 W/cm 3 .
  • SiC-MOS devices with a switching frequency of 160 kHz there are devices with an output power of 5 kW and a power density of about 1.8 W/cm 3 .
  • GaAs-MESFETs Metal semiconductor FETs
  • HEMTs High Electron Mobility Transistors
  • the ceramic substrate according to the embodiment exhibits excellent insulation even when the switching frequency is as high as 8 kHz or higher. Further, even when a semiconductor element with an output power of 1 W or more or a power density of 1 W/cm 3 or more is mounted, excellent insulation properties are exhibited. In other words, the insulation properties of ceramic substrates used in semiconductor devices including high-performance semiconductor elements cannot be appropriately evaluated based on the dielectric breakdown voltage alone.
  • the ratio A/B is 0.3 or more when arc discharge voltage A (kV) and dielectric breakdown voltage B (kV) are measured. This indicates that the arc discharge voltage A is 0.3 times or more the dielectric breakdown voltage B. On the other hand, the fact that the ratio A/B is less than 0.3 indicates that the arc discharge voltage A is lower than 0.3 times the dielectric breakdown voltage B.
  • a ceramic substrate with a ratio A/B of less than 0.3 insulation failure of the ceramic substrate occurs when a semiconductor element with a high switching frequency is mounted and used despite the high dielectric breakdown voltage. There are things to do. That is, a ceramic substrate with a ratio A/B of less than 0.3 may lack long-term reliability.
  • Arc discharge is detected as a pulse current that periodically occurs when an alternating current electric field with a constant frequency is applied between electrodes.
  • the initial arc discharge phenomenon occurs in voids within the ceramic substrate.
  • arc deterioration occurs.
  • dielectric breakdown occurs.
  • arc discharge is a sign of dielectric breakdown. Therefore, by measuring the voltage at which arc discharge occurs, the long-term reliability of the ceramic substrate can be confirmed.
  • a ratio A/B of 0.3 or more indicates that the arc discharge voltage A is higher than that of a conventional ceramic substrate. Therefore, even if the output voltage and power density of the semiconductor element are high, arc discharge is unlikely to occur. By suppressing the occurrence of arc discharge, the number of occurrences of arc discharge can be suppressed even if the switching frequency of the semiconductor element to be mounted is high. In other words, suppressing the occurrence of arc discharge leads to improving the reliability of a semiconductor device in which a semiconductor element with a high switching frequency is mounted.
  • the upper limit of the ratio A/B is 1.0.
  • the number of voids with an area of less than 1 ⁇ m 2 is in the range of 30 to 500, and the number of voids with an area of 1 ⁇ m 2 or more is in the range of 0 to 30. It is preferable that a region of 90 ⁇ m ⁇ 120 ⁇ m exists.
  • voids with an area of less than 1 ⁇ m 2 are referred to as “small voids” (first voids), and voids with an area of 1 ⁇ m 2 or more are referred to as “large voids” (second voids).
  • FIG. 2 is a schematic diagram showing an example of a cross-sectional structure of a ceramic substrate.
  • reference numeral 2 indicates a cross section of the ceramic substrate
  • reference numeral 3 indicates a large void with an area of 1 ⁇ m 2 or more
  • reference numeral 4 indicates a small void with an area of less than 1 ⁇ m 2 .
  • the large voids 3 are shown filled with black
  • the small voids 4 are shown outlined.
  • FIG. 1 An arbitrary cross section of a ceramic substrate is prepared. A polished surface with a surface roughness Ra of 1 ⁇ m or less is used as a cross section. Observe the cross section with a scanning electron microscope (SEM) and take a 1000x enlarged photograph. For the SEM, use JCM-7000, JSM-7200F manufactured by JOEL, or a device having performance equivalent to or higher than that. From the enlarged photograph taken, large voids 3 with an area of 1 ⁇ m 2 or more and small voids 4 with an area of less than 1 ⁇ m 2 are observed.
  • SEM scanning electron microscope
  • the threshold value for binarization a value obtained by the "mode method” or the “discriminant analysis binarization method” is used. If the image analysis software has a discriminant analysis binarization function, the discriminant analysis binarization method of the image analysis software is used. In the discriminant analysis binarization method, the threshold value is uniquely determined by the analysis software. Therefore, it is easy to identify voids. For example, in a SEM photograph, the white area around the void is the boundary between the void and the silicon nitride sintered body. Therefore, the area that appears white around the void should not be counted as a void. Moreover, in the SEM photograph, the silicon nitride sintered body is gray.
  • voids can be represented in black, and the white area around the voids and the silicon nitride sintered body can be represented in white. .
  • the binarized image it is possible to distinguish between voids and other areas that appear in the SEM photograph.
  • the observation area of the SEM is set to a size of 180 ⁇ m x 430 ⁇ m. Three areas are observed, and a 90 ⁇ m x 120 ⁇ m region where the most voids are observed is selected. Note that if an area of 180 ⁇ m x 430 ⁇ m cannot be observed in one field of view, the area of 180 ⁇ m x 430 ⁇ m may be observed multiple times. In that case, the minimum size of the area to be observed is 90 ⁇ m x 120 ⁇ m. Further, the orientation of the sample with respect to the observation area of 180 ⁇ m ⁇ 430 ⁇ m and the area of 90 ⁇ m ⁇ 120 ⁇ m is arbitrary. The orientation of the 180 ⁇ m x 430 ⁇ m observation area and the 90 ⁇ m x 120 ⁇ m region may be adjusted so that the largest number of voids can be observed in any cross section.
  • the number of large voids 3 is in the range of 0 to 30.
  • Large void 3 affects both arc discharge voltage and breakdown voltage.
  • the large void 3 causes a decrease in arc discharge voltage. Therefore, the number of large voids 3 is preferably in the range of 0 to 30, more preferably 0 to 20.
  • the number of small voids 4 is in the range of 30 to 500.
  • the small voids 4 have little effect on the arc discharge voltage and dielectric breakdown voltage. However, if the number of small voids 4 exceeds 500, the arc discharge characteristics will be affected. When the number of small voids is less than 30, insulation properties are improved. On the other hand, in order to manufacture a ceramic substrate in which the number of small voids 4 is less than 30, hot isostatic pressing (HIP) treatment or the like is required, which increases the cost.
  • HIP hot isostatic pressing
  • the presence of small voids 4 can improve the amount of deflection of the ceramic substrate 1.
  • the amount of deflection refers to the amount of "deformation" from a horizontal state when stress is applied to a ceramic substrate placed horizontally. For example, when both ends of a ceramic substrate are fixed and the center is pressed, the amount of deflection is called the "deflection amount.”
  • the ceramic circuit board is fixed with screws or the like. If the amount of deflection is large, damage to the ceramic substrate can be suppressed even when stress is applied for screwing. Therefore, the number of small voids 4 existing in a unit area of 90 ⁇ m ⁇ 120 ⁇ m is preferably in the range of 30 or more and 500 or less, and more preferably in the range of 40 or more and 400 or less.
  • the number of large voids 3 and the number of small voids 4 described above are the numbers counted when observing a 90 ⁇ m x 120 ⁇ m region where the most voids are present in any cross section. Therefore, when observing the cross section, there may be a region in which the number of large voids 3, the number of small voids 4, the area ratio described below, etc. are smaller than a predetermined range. In other words, for the ceramic substrate 1 according to the embodiment, when observing three areas of 180 ⁇ m x 430 ⁇ m, there is at least one area where the number of large voids 3 and the number of small voids 4 are within a predetermined range. There are places.
  • the number of large voids 3 and the number of small voids 4 are greater than a predetermined range.
  • the ratio of arc discharge voltage A/dielectric breakdown voltage B can be controlled. Furthermore, after controlling the number of large voids 3 and the number of small voids 4, the total area ratio of small voids 4 existing in an area of 90 ⁇ m x 120 ⁇ m is within the range of 0.01% to 0.8%. It is preferable that By controlling the area ratio of the small voids 4, it is possible to achieve both insulation and deflection. Furthermore, after controlling the number of large voids 3 and the number of small voids 4, the total area ratio of large voids 3 existing in an area of 90 ⁇ m x 120 ⁇ m is within the range of 0% to 0.6%. It is preferable. Even if the number of large voids 3 is within a predetermined range, if the total area ratio exceeds 0.6%, it may cause a decrease in insulation properties.
  • the area ratio of the large voids 3 and the area ratio of the small voids 4 described above are calculated in a region of 90 ⁇ m ⁇ 120 ⁇ m in which a predetermined number of large voids 3 and small voids 4 exist. That is, in the ceramic substrate 1 according to the embodiment, there is a region in which the number of large voids 3 and small voids 4 is controlled, and the area ratio is also controlled.
  • the maximum diameter of the voids existing in the 90 ⁇ m x 120 ⁇ m area is preferably 15 ⁇ m or less.
  • the "major axis" is the distance between two points on the outer edge of the void that are farthest from each other.
  • the maximum diameter is defined as the "maximum diameter.”
  • the maximum diameter of the void is measured in a region of 90 ⁇ m x 120 ⁇ m where the most voids are observed. More preferably, the maximum diameter of the void in three areas of 180 ⁇ m x 430 ⁇ m is 15 ⁇ m or less. The three areas for measuring the maximum diameter may be the same as the three areas of 180 ⁇ m x 430 ⁇ m observed when counting the number of voids.
  • the number of pairs in which the distance between the large voids 3 is 5 ⁇ m or less is preferably 0 or more and 3 or less.
  • the number of large voids 3 is counted in the 90 ⁇ m ⁇ 120 ⁇ m region where the most voids are observed. If the distance between one large void 3 and another large void 3 is 5 ⁇ m or less, those large voids 3 are counted as one set. If two large voids 3 exist within a range of 5 ⁇ m from one large void 3 serving as a reference, each of the large void 3 serving as a reference and each of the two large voids 3 are counted as two sets.
  • three or more large voids 3 exist within a range of 5 ⁇ m from one large void 3, those large voids 3 are counted as three or more sets. For example, when three large voids 3 are distributed in a triangular shape with a distance of 5 ⁇ m or less from each other, the large voids 3 are counted as three sets.
  • the distance is measured using an enlarged photograph of the observed cross section.
  • a 5 ⁇ m range is set around each observed large void 3, and if another large void 3 exists within that range, the number of pairs is counted. When a 5 ⁇ m range is then set around another large void 3, pairs that have already been counted are not counted again.
  • the large voids 3 are close to each other, there is a possibility that those large voids 3 will have the same function as a larger void.
  • the number of pairs of large voids 3 having a distance of 5 ⁇ m or less from each other is preferably in the range of 0 or more and 3 or less, and more preferably in the range of 0 or more and 1 or less. Note that even if a small void 4 exists near the large void 3, that pair of the large void 3 and the small void 4 is not counted. This is because even if the large void 3 and the small void 4 are close to each other, the adverse effect on insulation is small.
  • only sets of large voids 3 whose distance from each other is 5 ⁇ m or less are counted.
  • Two or more conditions selected from the number of voids, total area ratio, maximum diameter of voids, and number of large voids 3 can be combined. Most preferably, in any cross section, there exists a region in which the number of voids, total area ratio, maximum diameter, and number of large voids 3 are all within the ranges described above.
  • the ceramic substrate 1 is one selected from a silicon nitride substrate, an aluminum nitride substrate, an aluminum oxide substrate, and an aridil substrate.
  • An aridil substrate is a substrate containing both aluminum oxide and zirconium oxide.
  • a silicon nitride substrate is preferred.
  • the thermal conductivity of a silicon nitride substrate is 40 W/m ⁇ K or more, and preferably 80 W/m ⁇ K or more.
  • the three-point bending strength of a silicon nitride substrate is 600 MPa or more, and preferably 700 MPa or more.
  • the thermal conductivity of the aluminum nitride substrate is 160 W/m ⁇ K or more, and further 200 W/m ⁇ K or more.
  • the three-point bending strength of an aluminum nitride substrate is about 300 to 450 MPa.
  • the three-point bending strength of an aluminum oxide substrate is about 300 to 450 MPa, but the aluminum oxide substrate is cheaper than other substrates.
  • the thermal conductivity of the aluminum oxide substrate is about 20 to 30 W/m ⁇ K.
  • the three-point bending strength of the Algyl substrate is high, about 550 MPa, but the thermal conductivity is about 30 to 50 W/m ⁇ K.
  • the thickness of the ceramic substrate 1 is preferably in the range of 0.2 mm or more and 3 mm or less. If the thickness is less than 0.2 mm, the insulation properties of the ceramic substrate 1 may be insufficient. When the thickness exceeds 3 mm, the insulation properties of the ceramic substrate 1 are good, but the heat dissipation properties are reduced.
  • the thickness of the substrate can be set within the range of 0.2 mm or more and 0.8 mm or less, and further within the range of 0.2 mm or more and 0.4 mm or less. Furthermore, by controlling voids, it is possible to achieve both insulation properties and deflection. When two ceramic substrates have the same thickness, the one with a larger amount of deflection is more difficult to break.
  • the arc discharge voltage A of the ceramic substrate 1 guaranteed to have a dielectric breakdown voltage B of 10 kV/mm or more is preferably 5 kV/mm or more.
  • A/B can be made to be 0.3 or more, and even 0.5 or more.
  • the ceramic substrate 1 is preferably a silicon nitride substrate with an arc discharge voltage of 5 kV/mm or more.
  • FIG. 3 is a schematic diagram showing an example of the ceramic circuit board according to the embodiment.
  • reference numeral 1 indicates a ceramic substrate
  • 5 indicates a metal portion
  • 6 indicates a bonding layer
  • 10 indicates a ceramic circuit board.
  • two metal parts 5 are bonded to the front side of the ceramic substrate 1, and one metal part 5 is bonded to the back side of the ceramic substrate 1.
  • the ceramic circuit board 10 according to the embodiment is not limited to such a shape.
  • the required number of metal parts 5 may be provided on the ceramic substrate 1.
  • a metal part 5 used as a circuit is bonded to the front side, and a metal part 5 used as a heat sink is bonded to the back side.
  • the present invention is not limited to this example, and metal parts 5 used as a circuit may be joined to both sides of the ceramic substrate 1.
  • Bonding layer 6 is preferably formed using an active metal brazing material.
  • FIG. 4 is a schematic diagram showing an example of a semiconductor device according to an embodiment.
  • reference numeral 8 indicates a semiconductor element
  • reference numeral 10 indicates a ceramic circuit board
  • reference numeral 20 indicates a semiconductor device.
  • a semiconductor device 20 can be manufactured by mounting a semiconductor element 8 on a metal portion 5 of a ceramic circuit board 10.
  • one semiconductor element 8 is mounted on one metal part 5.
  • a plurality of semiconductor elements 8 may be mounted on the plurality of metal parts 5, respectively.
  • a plurality of semiconductor elements 8 may be mounted on one metal part 5.
  • a lead frame, wire bonding, etc. may be bonded to the metal part 5.
  • the manufacturing method of the ceramic substrate 1 according to the embodiment is not particularly limited as long as it has the above configuration.
  • an example of a method for obtaining the ceramic substrate 1 with high yield will be described.
  • the following example describes a method for manufacturing a silicon nitride substrate.
  • silicon nitride powder and sintering aid powder are prepared as raw materials. Silicon nitride powder produced by the imide decomposition method or the direct nitridation method is used. The average particle size of the silicon nitride powder is preferably in the range of 0.1 ⁇ m to 4 ⁇ m.
  • the sintering aid one or more selected from rare earth elements, titanium (Ti), hafnium (Hf), magnesium (Mg), and calcium (Ca) are used. Compounds of these elements may be used. Examples of compounds include oxides, nitrides, and oxynitrides. Examples of rare earth elements include yttrium (Y) and lanthanoid elements.
  • lanthanoid elements examples include ytterbium (Yb), erbium (Er), europium (Eu), lutetium (Lu), lanthanum (La), cerium (Ce), and dysprosium (Dy).
  • the average particle size of the sintering aid powder is preferably in the range of 0.1 ⁇ m to 4 ⁇ m.
  • the amount of impurities contained in the silicon nitride powder and the sintering aid powder is controlled.
  • Impurities that are controlled include Fe and carbon.
  • a mixture of silicon nitride powder and sintering aid powder is called a raw material mixed powder.
  • the amount of Fe in the raw material mixed powder is preferably 0.05% by mass or less.
  • the carbon content of the raw material mixed powder is preferably 0.5% by mass or less.
  • Fe and carbon present as impurities in the raw material mixed powder lead to the formation of structural defects in the sintered body.
  • Fe dissolves into the liquid phase during sintering and significantly reduces the liquid phase viscosity of the dissolved portion.
  • densification proceeds by grain boundary diffusion.
  • defects such as voids are likely to be generated.
  • iron contained as an impurity tends to cause voids.
  • carbon has a strong reducing effect and tends to generate defects such as voids.
  • the Fe content and carbon content of the raw material mixed powder In order to control the Fe content and carbon content of the raw material mixed powder, it is effective to use silicon nitride powder and sintering aid powder with low Fe content and carbon content. It is also effective to prevent the contamination of impurities during the manufacturing process. When the amount of Fe contained in the raw material mixed powder is large, a method of removing Fe using a magnet is also effective. By controlling the amount of Fe and the amount of carbon, it is possible to obtain a void distribution that does not affect arc discharge characteristics.
  • the total content of fluorine or chlorine in the raw material mixed powder is preferably 0 wtppm or more and 1000 wtppm or less.
  • the total content of fluorine or chlorine in the sintered body is preferably 0 wtppm or more and 1000 wtppm or less.
  • Fluorine and chlorine are elements that are likely to be contained in silicon nitride powder.
  • Silicon nitride powder is mainly produced by imide decomposition method or direct nitriding method.
  • imide decomposition method silicon halide is used as a raw material.
  • direct nitriding method a fluorine compound is used as a catalyst for nitriding metal silicon. Therefore, fluorine or chlorine tends to remain in the silicon nitride powder.
  • the total content of fluorine or chlorine in the raw material mixed powder is preferably 0 wtppm or more and 1000 wtppm or less, and more preferably 0 wtppm or more and 400 wtppm or less.
  • the content of fluorine or chlorine contained in the silicon nitride sintered body can be reduced to 1000 wtppm or less, further from 0 wtppm to 400 wtppm.
  • a mixing step is performed in which silicon nitride powder and sintering aid powder are mixed and further mixed using a pulverizer.
  • the grinder include a ball mill or a bead mill.
  • a binder, a solvent, and the like are added to the silicon nitride powder and the sintering aid powder to prepare a raw material powder slurry. Further, it is preferable that the raw material powder slurry has hysteresis. Controlling thixotropy is effective in imparting hysteresis to the slurry.
  • Thixotropy is a property in which the apparent viscosity decreases over time when a constant shear stress is continuously applied, and the apparent viscosity gradually recovers when the force is removed. It is believed that the apparent viscosity reflects the internal structure of the slurry, such as its agglomerated state. JIS-R-1665 (2005) stipulates the evaluation of thixotropy by measuring the hysteresis of a flow curve.
  • thixotropy index which is an index of thixotropy.
  • TI value is an index of thixotropy.
  • the thixotropy index (TI value) is preferably 1.5 or more and 5 or less.
  • the TI value is measured using a rotational viscometer according to JIS-R-1665 (2005).
  • the shear rate is continuously increased using a rotational viscometer, the viscosity of fluids with cohesion generally decreases.
  • the viscosity ⁇ is measured with the shear rate a set to 4 (1/s), and the viscosity ⁇ is measured with the shear rate b set to 40 (1/s).
  • the TI value is calculated by ⁇ a/ ⁇ b. The closer the TI value is to 1, the closer it is to the behavior of a Newtonian fluid, meaning that it is a highly dispersed slurry with no or very weak coagulation.
  • a TI value of 1.5 or more indicates that the slurry has some cohesiveness. By having cohesion, the distribution of voids in the molded body can be controlled. Furthermore, if the TI value exceeds 5, the cohesiveness may be too strong and there may be too many voids. Therefore, the TI value of the slurry is preferably within the range of 1.5 or more and 5 or less, and more preferably within the range of 2.1 or more and 3.7 or less.
  • a molded body is produced using a slurry whose TI value is controlled. As the molding process, known molding methods such as doctor blade molding and mold molding can be applied. The process of producing a sheet-like molded body is called sheet molding.
  • the constant rate drying period and the decreasing rate drying period are derived from the weight loss behavior of the solvent, and the temperature and time of the drying step are set based on the constant rate drying period and the decreasing rate drying period.
  • the constant rate drying period is a period during which the solvent of the ceramic molded body evaporates at a substantially constant rate through the continuous layer.
  • the lapse rate drying period is a period in which the solvent inside the ceramic molded body evaporates while the continuous layer of the solvent is interrupted.
  • the shrinkage stress applied to the molded body reaches its maximum. For this reason, controlling the constant rate drying period, decreasing rate drying period, and transient period leads to the control of voids.
  • the weight reduction rate of the solvent during the constant rate drying period is preferably 1% by mass/min or more.
  • the upper limit of the weight reduction rate of the solvent during the constant rate drying period is not particularly limited, but is preferably 10% by mass/min or less. If the weight reduction rate exceeds 10% by mass/min, voids may become large. Therefore, the rate of weight loss of the solvent during the constant rate drying period is preferably within the range of 1% by mass/min or more and 10% by mass/min or less.
  • the weight loss rate of the solvent during the decreasing rate drying period is slower than the weight loss rate of the solvent during the constant rate drying period. Further, it is preferable that the ratio of the weight loss rate (weight loss rate of the solvent in the constant rate drying period/weight loss rate of the solvent in the decreasing rate drying period) is greater than 1 and 20 or less. Thereby, the solvent inside the ceramic molded body can be evaporated during the decreasing rate drying period using the evaporation route of the solvent formed during the constant rate drying period. When the weight loss rate ratio (solvent weight loss rate during constant rate drying period/solvent weight loss rate during decreasing rate drying period) exceeds 20, the drying rate is too fast and causes large voids. there is a possibility. If the rate of weight loss during the drying period is slow, manufacturing efficiency will be poor.
  • a degreasing process is performed on the molded body that has undergone the drying process.
  • the degreasing step is preferably carried out at a temperature of 400°C or higher and 800°C or lower.
  • Organic substances such as binders can be removed by the degreasing process. Any remaining solvent is also removed.
  • a sintering process is performed.
  • the sintering step is carried out by heating the molded body in a non-oxidizing atmosphere within a temperature range of 1650° C. or higher and 1950° C. or lower for a period of 4 hours or more and 24 hours or less.
  • a nitrogen gas atmosphere or a reducing atmosphere containing nitrogen gas is preferable.
  • the pressure inside the firing furnace is preferably a pressurized atmosphere. If the molded body is fired at a sintering temperature of less than 1650°C, it is difficult to obtain a dense sintered body.
  • the sintering temperature is preferably controlled within the above range.
  • a heat treatment step is performed during the temperature raising process from the degreasing step to the sintering step.
  • the molded body is maintained at a temperature of 1400° C. or higher and 1650° C. or lower for 1 hour or more and 8 hours or less. This treatment promotes and controls the diffusion of the liquid phase consisting of the sintering aid, leading to control of voids in the sintered body.
  • Example 3 A silicon nitride substrate or an aluminum nitride substrate is manufactured as a ceramic substrate.
  • the mixing ratio is a value when the total of either silicon nitride powder or aluminum nitride powder and sintering aid powder is 100% by mass.
  • the amount of Fe in the raw material mixed powder was 0.05% by mass or less, and the amount of carbon was 0.5% by mass or less. Further, the total amount of fluorine and chlorine in the raw material mixed powder was 1000 wtppm or less.
  • a binder and a solvent were added to the raw powder to prepare a raw powder slurry.
  • the raw powder slurry was mixed in a ball mill.
  • the TI value of each raw powder slurry was adjusted. In the example, the TI value was set to a range of 2.1 to 3.7. In Comparative Examples 1 to 3, the TI value was set to a range of 5.5 to 6.5.
  • the TI value was measured in accordance with JIS-R-1665 (2005). Details of the measurement conditions are as described above.
  • a sheet compact was produced using the obtained raw powder slurry. The doctor blade method was used to produce the sheet compact.
  • the obtained sheet molded body was subjected to a drying process.
  • the weight reduction rate of the solvent during the constant rate drying period was in the range of 1 mass%/min to 10 mass%/min.
  • the weight reduction rate ratio (weight reduction rate of the solvent during the constant rate drying period/weight reduction rate of the solvent during the decreasing rate drying period) was in the range of more than 1 to 20.
  • the weight reduction rate of the solvent during the constant rate drying period was in the range of 0.3 mass%/min to 0.8 mass%/min.
  • the weight reduction rate ratio (weight reduction rate of the solvent during the constant rate drying period/weight reduction rate of the solvent during the decreasing rate drying period) was in the range of more than 1 to 5.
  • the sheet molded body after the drying process was subjected to a degreasing process. The degreasing process was performed in the air at a temperature range of 400°C to 800°C.
  • the obtained degreased body was subjected to a sintering process.
  • the degreased body was held in a non-oxidizing atmosphere at a temperature of 1400° C. or higher and 1650° C. or lower for 1 hour or more and 8 hours or less.
  • the molded body was sintered by holding the molded body at a temperature of 1650° C. or more and 1950° C. or less for 4 hours or more and 24 hours or less.
  • the silicon nitride substrates of the examples and comparative examples were produced by the above process.
  • the silicon nitride substrates obtained had a long side of 100 mm and a short side of 80 mm.
  • the thermal conductivity of the silicon nitride substrate was 40 W/m ⁇ K or more and 95 W/m ⁇ K or less, and the three-point bending strength was 500 MPa or more.
  • the aluminum nitride substrate had a long side of 100 mm and a short side of 80 mm.
  • the thermal conductivity of the aluminum nitride substrate was 150 W/m ⁇ K or more and 250 W/m ⁇ K or less, and the three-point bending strength was 300 MPa or more and 450 MPa or less.
  • each void was measured from three 180 ⁇ m x 430 ⁇ m areas, and the maximum diameter was extracted from among them.
  • Image J was used as the image analysis software.
  • the total amount of fluorine and chlorine in the silicon nitride substrate or the aluminum nitride substrate was measured. The results are shown in Table 2.
  • the number of small voids with an area of less than 1 ⁇ m 2 was 30 or more and 500 or less.
  • the number of large voids with an area of 1 ⁇ m 2 or more was in the range of 0 or more and 30 or less.
  • the methods for measuring arc discharge voltage and dielectric breakdown voltage are as described above.
  • the amount of deflection was determined by placing cylindrical support members with a span width of 30 mm at both ends of the silicon nitride substrate in the short side direction. By adding stress to the center of the board. The length until breakage was determined. The results are shown in Table 3.
  • the ratio of arc discharge voltage A/dielectric breakdown voltage B was 0.3 or more for the silicon nitride substrate and aluminum nitride substrate according to the example.
  • the arc discharge voltage of each silicon nitride substrate and each aluminum nitride substrate according to the embodiment was 5 kV or more, and the dielectric breakdown voltage was 8.5 kV or more.
  • the unit can be expressed as kV/mm. For example, in Example 1, the thickness of the silicon nitride substrate is 0.32 mm, so the dielectric breakdown voltage of the silicon nitride substrate is 30.3 kV/mm.
  • the dielectric breakdown voltage of the aluminum nitride substrate according to the example was 9.3 kV or more. In the examples, good results were also obtained regarding the amount of deflection. Further, as in Example 9, when the amount of voids and the fluorine content were large, A/B was slightly lowered to 0.51.
  • the arc discharge voltage was improved while maintaining the dielectric breakdown voltage of the ceramic substrate. Therefore, the long-term reliability of the insulation properties of the silicon nitride substrate and the aluminum nitride substrate is improved.
  • Embodiments of the invention may include the following features.
  • An AC voltage of 50 Hz or 60 Hz is applied between the front and back surfaces at a voltage increase rate of 200 V/s, and the arc discharge voltage A (kV) when arc discharge is detected is measured.
  • the number of first voids with an area of less than 1 ⁇ m 2 is within the range of 30 to 500, and the number of second voids with an area of 1 ⁇ m 2 or more is within the range of 0 to 30, 90 ⁇ m
  • the thickness is within the range of 0.2 mm or more and 3 mm or less, In any cross section, the number of first voids with an area of less than 1 ⁇ m 2 is within the range of 30 to 500, and the number of second voids with an area of 1 ⁇ m 2 or more is within the range of 0 to 30, 90 ⁇ m A ceramic substrate with an area of ⁇ 120 ⁇ m.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structural Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Products (AREA)

Abstract

実施形態に係るセラミックス基板は、５０Ｈｚまたは６０Ｈｚの交流電圧を、昇圧速度２００Ｖ／ｓで表面と裏面の間に印加して、アーク放電が検出されたときのアーク放電電圧Ａ（ｋＶ）を測定し、ＩＥＣ６７２－２にしたがって前記表面と前記裏面の間の絶縁破壊電圧Ｂ（ｋＶ）を測定した場合に、絶縁破壊電圧Ｂに対するアーク放電電圧Ａの比Ａ／Ｂが０．３以上であることを特徴とする。前記セラミックス基板について、任意の断面において、面積１μｍ２未満である第１ボイドの数が３０以上５００以下の範囲内であり、且つ面積１μｍ２以上である第２ボイドの数が０以上３０以下の範囲内である９０μｍ×１２０μｍの領域が存在することが好ましい。

Description

セラミックス基板、セラミックス回路基板、および半導体装置
　後述する実施形態は、おおむね、セラミックス基板、セラミックス回路基板、および半導体装置に関する。
　近年、産業機器の高性能化に伴い、それに搭載されるパワーモジュールの高出力化が進んでいる。これに伴い、半導体素子の高出力化が進んでいる。半導体素子の動作保証温度は、１２５℃～１５０℃であるが、今後は１７５℃以上に上昇する可能性がある。半導体素子を実装する回路基板としては、セラミックス回路基板が用いられている。セラミックス基板としては、窒化珪素基板、窒化アルミニウム基板、酸化アルミニウム基板などが挙げられる。
　例えば、特許第６２９３７７２号公報（特許文献１）では、熱伝導率５０Ｗ／ｍ・Ｋ以上、３点曲げ強度６００ＭＰａ以上の窒化珪素基板が開示されている。特許文献１では、基板の厚み方向の粒界相の分布が制御されている。特許第５９２８８９６号公報（特許文献２）では、円相当径０．５μｍ以上の空隙の面積率が制御されている。
特許第６２９３７７２号公報 特許第５９２８８９６号公報
　特許文献１および特許文献２に記載された窒化珪素基板は、いずれも優れた絶縁性を有している。一方で、長期信頼性の観点では、未だ改善の余地があった。従来の絶縁性試験では、破壊試験である絶縁耐力が測定されていた。絶縁耐力試験では、セラミックス基板の表面と裏面にそれぞれ電極が配置され、絶縁破壊が起きる電圧が測定される。絶縁耐力が高いにも関わらず、長期信頼性が不足するセラミックス基板が発生することもあった。この原因を追究したところ、絶縁耐力試験で用いられる条件は、実用電界からの乖離が大きく、測定される絶縁耐力は、長期信頼性の指標として適切でない場合もありうることが分かった。例えば、半導体装置の実用電圧は１ｋＶ程度であるのに対し、絶縁耐力試験では９ｋＶ程度の大きな電圧が印加されている。実施形態は、このような課題に対応するためのものであり、絶縁性の長期信頼性を得ることができるセラミックス基板を提供するためのものである。
　実施形態に係るセラミックス基板は、５０Ｈｚまたは６０Ｈｚの交流電圧を、昇圧速度２００Ｖ／ｓで表面と裏面の間に印加して、アーク放電が検出されたときのアーク放電電圧Ａ（ｋＶ）を測定し、ＩＥＣ６７２－２にしたがって前記表面と前記裏面の間の絶縁破壊電圧Ｂ（ｋＶ）を測定した場合に、絶縁破壊電圧Ｂに対するアーク放電電圧Ａの比Ａ／Ｂが０．３以上であることを特徴とする。
実施形態に係るセラミックス基板の一例を示す模式図。 セラミックス基板の断面構造の一例を示す模式図。 実施形態に係るセラミックス回路基板の一例を示す模式図。 実施形態に係る半導体装置の一例を示す模式図。
　実施形態に係るセラミックス基板は、５０Ｈｚまたは６０Ｈｚの交流電圧を、昇圧速度２００Ｖ／ｓで表面と裏面の間に印加して、アーク放電が検出されたときのアーク放電電圧Ａ（ｋＶ）を測定し、ＩＥＣ６７２－２にしたがって前記表面と前記裏面の間の絶縁破壊電圧Ｂ（ｋＶ）を測定した場合に、絶縁破壊電圧Ｂに対するアーク放電電圧Ａの比Ａ／Ｂが０．３以上であることを特徴とする。
　図１は、実施形態に係るセラミックス基板の一例を示す模式図である。図１において、符号１はセラミックス基板を示す。図１では、長方形の基板が例示されている。セラミックス基板１には、円形、楕円形、三角形、正方形、五角形など、様々な形状を適用可能である。必要に応じて、ねじ止め用の穴がセラミックス基板１に設けられてもよい。
　まず、アーク放電電圧の測定方法について説明する。セラミックス基板１の表面と裏面にそれぞれ電極を配置し、一対の電極でセラミックス基板１を挟む。その状態で、電極同士の間に、５０Ｈｚまたは６０Ｈｚの交流電圧を印加する。昇圧速度は、２００Ｖ／ｓに設定する。電極同士の間でアーク放電が検出されたときの電圧を、アーク放電電圧（ｋＶ）として測定する。アーク放電電圧が測定されると、それ以上は電圧を増大させずに、電圧の印加を停止する。
　例えば、電極には、ＪＩＳ－Ｃ－２１１０－１（２０１３）に規定された、先端が直径１０ｍｍの球状電極を使用する。ＪＩＳ－Ｃ－２１１０―１は、ＩＥＣ６０２４３－１に対応している。測定環境について、温度は１０～２５℃、湿度は３０～６０％に管理され、大気中で測定が行われる。または、シリコーンオイルなど、電界に対して安定な絶縁油の中で、アーク放電電圧が測定されても良い。
　一つのセラミックス基板において、任意の３か所でアーク放電電圧を測定し、その平均値をアーク放電電圧Ａ（ｋＶ）として記録する。なお、任意の３箇所は、互いに重複しないように選択される。また、最大電圧は２０ｋＶまでとした。測定されるセラミックス基板１は、容器内に収納し、測定が気流の影響を受けないようにする。測定装置には、計測技術研究所製のＡＣ耐電圧試験機－７４７３を使用することが好ましい。または、それと同等以上のアーク放電検出機能を備えた装置が使用されても良い。アーク放電電圧Ａの単位には、電圧をセラミックス基板の厚さで割った「ｋＶ／ｍｍ」が用いられてもよい。
　絶縁破壊電圧は、ＪＩＳ－Ｃ－２１４１（１９９２）の絶縁破壊の強さ試験に準じて測定される。ＪＩＳ－Ｃ－２１４１は、ＩＥＣ６７２－２に対応している。試験は、２端子法で行われる。セラミックス基板１の表面と裏面にそれぞれ電極を配置し、セラミックス基板１を一対の電極で挟む。その状態で、電極同士の間に５０Ｈｚまたは６０Ｈｚの交流電圧を印加し、昇圧させていく。昇圧速度は、２００Ｖ／ｓに設定する。セラミックス基板１が絶縁破壊したときの電圧を、絶縁破壊電圧Ｂ（ｋＶ）として測定する。
　例えば、電極には、ＪＩＳ－Ｃ－２１１０－１（２０１３）に規定された、先端が直径１０ｍｍの球状電極を使用する。絶縁破壊電圧Ｂを測定するときの電極の条件は、アーク放電電圧Ａを測定するときの電極の条件と同じである。最大電圧は、２０ｋＶとする。絶縁破壊電圧Ｂの単位には、電圧をセラミックス基板１の厚さで割った「ｋＶ／ｍｍ」が用いられてもよい。アーク放電電圧の単位と絶縁破壊電圧の単位は、「ｋＶ」または「ｋＶ／ｍｍ」のどちらかに統一する。
　絶縁破壊電圧の測定時の電極、昇圧速度、及び測定環境は、それぞれ、アーク放電電圧の測定時の電極、昇圧速度、及び測定環境と同じにする。また、セラミックス基板のサイズが小さい場合、そのセラミックス基板１の絶縁破壊電圧として、カタログ値が用いられても良い。サイズの目安として、一辺が５ｍｍ未満の場合は、カタログ値を用いることが好ましい。
　実施形態に係るセラミックス基板１については、上述した方法でアーク放電電圧Ａ（ｋＶ）および絶縁破壊電圧をＢ（ｋＶ）を測定した場合に、比Ａ／Ｂが０．３以上である。
　アーク放電は、一定周波数の交流電界をセラミックス基板１に印加した場合に、周期的に発生するパルス電流として検出される。例えば、アーク放電は、電界集中する構造で生じ易い。セラミックス基板１の内部では、ボイドなどでアーク放電が発生する。セラミックス基板１に電圧を印加したとき、ボイドなどには分担電圧が印加される。これはセラミックスとの抵抗値が異なるために生じる電圧勾配によるもので、ボイドの場合は、その大きさや形状により分担電圧の大きさが変わる。この分担電圧が、ボイドなどにおける放電電圧に達すると、アーク放電の元となる部分放電が発生する。この部分放電により発生するパルス電流が周期的に現れた状態を、アーク放電が発生していると判定する。アーク放電が発生し始めた電圧を、アーク放電電圧Ａとして検知して測定する。
　絶縁破壊電圧としては、セラミックス基板の表面と裏面との間で、電流が導通した電圧を測定する。つまり、セラミックス基板１が短絡する構造破壊電圧を、絶縁破壊電圧Ｂとして測定する。
　近年、半導体素子の高性能化に伴い、スイッチング周波数が高くなっている。パワー半導体素子には、Ｓｉ素子、ＳｉＣ素子、ＧａＮ素子などのものが挙げられる。これらのスイッチング周波数は、数１０Ｈｚ～数１００ｋＨｚまで様々である。また、近年は、スイッチング周波数が１Ｇ程度の半導体素子も存在する。スイッチング周波数に応じて、電流のオンおよびオフが繰り返される。電流のオンおよびオフが繰り返されると、アーク放電が発生する可能性がある。セラミックス基板のアーク放電電圧が低いほど、電流のオンおよびオフが繰り返されたときに、アーク放電が発生し易くなる。アーク放電の発生が繰り返されると、セラミックス基板の絶縁性が劣化していく。このため、長期的なセラミックス基板の絶縁性が維持できない。つまり、絶縁破壊電圧に到達していないにも拘わらず、セラミックス基板の絶縁性が低下する。
　一般的に、Ｓｉ素子の一種であるＳｉ－ＩＧＢＴ素子のスイッチング周波数は、１００Ｈｚ～５０ｋＨｚ程度である。ＳｉＣ－ＭＯＳ素子のスイッチング周波数は、８ｋＨｚ～１ＭＨｚ程度である。スイッチング周波数の増加に伴い、出力電力および電力密度が増加している。例えば、スイッチング周波数２５ｋＨｚのＳｉ－ＩＧＢＴ素子については、出力電力３．３ｋＷ、電力密度０．３Ｗ／ｃｍ３程度の素子が存在する。スイッチング周波数１６０ｋＨｚのＳｉＣ－ＭＯＳ素子については、出力電力５ｋＷ、電力密度１．８Ｗ／ｃｍ３程度の素子が存在する。ＧａＡｓ－ＭＥＳＦＥＴ（Metal semiconductor FET）、ＨＥＭＴ（High Electron Mobility Transistor）については、スイッチング動作周波数が１Ｇ～１０Ｇの素子も存在する。スイッチング周波数の増加は、出力電圧または電力密度の増加につながる。
　実施形態に係るセラミックス基板は、スイッチング周波数が８ｋＨｚ以上と高くなったとしても、優れた絶縁性を示す。また、出力電力が１Ｗ以上または電力密度が１Ｗ／ｃｍ３以上の半導体素子を実装したとしても、優れた絶縁性を示す。言い換えると、高性能化した半導体素子を含む半導体装置に使用されるセラミックス基板については、絶縁破壊電圧だけでは、その絶縁性を適切に評価できない。
　実施形態に係るセラミックス基板１では、アーク放電電圧Ａ（ｋＶ）および絶縁破壊電圧をＢ（ｋＶ）を測定した場合に、比Ａ／Ｂが０．３以上である。これは、アーク放電電圧Ａが、絶縁破壊電圧Ｂの０．３倍以上であることを示している。一方で、比Ａ／Ｂが０．３未満であるということは、アーク放電電圧Ａが、絶縁破壊電圧Ｂの０．３倍よりも低いことを示している。比Ａ／Ｂが０．３未満のセラミックス基板が用いられる場合、絶縁破壊電圧が高いにも拘わらず、スイッチング周波数の高い半導体素子が実装されて使用されたときに、セラミック基板の絶縁不良が発生することがある。すなわち、比Ａ／Ｂが０．３未満のセラミックス基板は、長期信頼性に欠けることがある。
　アーク放電は、電極間に一定周波数の交流電界を印加した場合に、周期的に発生するパルス電流として検出される。初期のアーク放電現象は、セラミックス基板内のボイドなどで起きる。アーク放電を繰返すと、アーク劣化という現象が起きる。アーク劣化が進むと、絶縁破壊が起きる。つまり、アーク放電は、絶縁破壊の予兆である。このため、アーク放電が発生する電圧を測定することにより、セラミックス基板の長期信頼性を確認することができる。
　特に、半導体素子のスイッチング周波数が高くなると、周期的に発生するパルス電流の回数が増える。出力電圧および電力密度が増加すると、セラミックス基板の内部でアーク放電が発生し易くなる。したがって、スイッチング周波数、出力電圧、および電力密度が大きいほど、セラミックス基板が絶縁破壊されていない状態でも、セラミックス基板の内部の絶縁性が、アーク放電によって劣化し易い。その結果、長期的な信頼性の問題が生じうる。
　比Ａ／Ｂが０．３以上であるということは、従来のセラミックス基板に比べて、アーク放電電圧Ａが高いことを示す。したがって、半導体素子の出力電圧および電力密度が大きい場合であっても、アーク放電が発生し難い。アーク放電の発生が抑制されることで、実装される半導体素子のスイッチング周波数が高い場合であっても、アーク放電の発生回数を抑制できる。言い換えれば、アーク放電の発生を抑制することは、スイッチング周波数の高い半導体素子を実装した半導体装置の信頼性を向上させることにつながる。
　比Ａ／Ｂの上限は１.０である。比Ａ／Ｂ＝１．０とは、アーク放電電圧と絶縁破壊電圧が実質的に同じ状態、または実質的にアーク放電が観測されない状態を示す。比Ａ／Ｂ＝１．０は、電極間に一定周波数の交流電界が印加された場合でも、周期的なパルス電流が発生する構造をセラミックス基板が有していないことを示す。セラミックス基板にボイドが実質的に存在しない場合もあるし、ボイドは存在するがアーク放電が検出できない（検出限界以下含む）場合もある。これらの場合は、長期信頼性の予測ができない。このため、比Ａ／Ｂは、０．３以上１．０未満、さらには０．５以上０．９以下の範囲内が好ましい。
　実施形態に係るセラミックス基板には、任意の断面において、面積１μｍ２未満であるボイドの数が３０以上５００以下の範囲内であり、面積１μｍ２以上のボイドの数が０以上３０以下の範囲内である９０μｍ×１２０μｍの領域が存在することが好ましい。ここでは、説明の便宜上、面積１μｍ２未満であるボイドを「小ボイド」（第１ボイド）と呼び、面積１μｍ２以上であるボイドのことを「大ボイド」（第２ボイド）と呼ぶ。
　図２は、セラミックス基板の断面構造の一例を示す模式図である。図２において、符号２はセラミックス基板の断面、符号３は面積１μｍ２以上の大ボイド、符号４は面積１μｍ２未満の小ボイドを示す。図２では、大ボイド３は、黒色に中塗りされて示され、小ボイド４は、白抜きされて示されている。
　断面の観察方法を説明する。まず、セラミックス基板の任意の断面を用意する。表面粗さＲａが１μｍ以下の研磨面を、断面として用いる。断面を走査型電子顕微鏡（ＳＥＭ）で観察し、１０００倍の拡大写真を撮影する。ＳＥＭには、ＪＯＥＬ製ＪＣＭ－７０００、ＪＳＭ－７２００Ｆまたはそれと同等以上の性能を有する装置を用いる。撮影された拡大写真から、面積１μｍ２以上の大ボイド３、面積１μｍ２未満の小ボイド４を観察する。
　ボイドの観察では、ＳＥＭ写真を、画像解析ソフトを用いて解析する。画像解析ソフトとしては、イメージＪまたはそれと同等以上のソフトウェアを用いる。断面のＳＥＭ写真において、ボイドとその他の部分では、コントラストが生じる。例えば、ボイドの色が、ボイド以外の部分の色よりも、より黒く、より濃く見える。このコントラストを利用してＳＥＭ写真を２値化することにより、ボイドとその他の部分とを判別できる。なお、小ボイドとして、０．０１μｍ２以上のボイドをカウントする。面積が０．０１μｍ２未満のボイドは、１０００倍の拡大写真では判別が困難なためである。
　２値化のためのしきい値には、「モード法」あるいは「判別分析２値化法」にて得られる値を用いる。画像解析ソフトが判別分析２値化法の機能を備える場合は、その画像解析ソフトの判別分析２値化法を用いる。判別分析２値化法では、解析ソフトによって一義的にしきい値が決まる。このため、ボイドの判別を行い易い。例えば、ＳＥＭ写真にて、ボイド周辺の白色に見える領域は、ボイドと窒化珪素焼結体の境界である。したがって、ボイド周辺の白色に見える領域はボイドとしてカウントされるべきではない。また、ＳＥＭ写真にて、窒化珪素焼結体はグレーである。「モード法」あるいは「判別分析２値化法」にて得られたしきい値を用いることで、ボイドを黒色で表し、ボイド周辺の白い領域と窒化珪素焼結体を白色で表すことができる。２値化された画像を用いることで、ＳＥＭ写真に写るボイドとその他の領域を判別できる。
　ＳＥＭの観察エリアは、１８０μｍ×４３０μｍのサイズに設定する。３か所のエリアを観察し、その中からボイドが最も多く観察される９０μｍ×１２０μｍの領域を選択する。なお、１視野で１８０μｍ×４３０μｍのエリアが観察できない場合は、複数回に分けて１８０μｍ×４３０μｍのエリアを観察してもよい。その場合、観察されるエリアの最小サイズは、９０μｍ×１２０μｍとする。また、１８０μｍ×４３０μｍの観察エリア、および９０μｍ×１２０μｍの領域に対する試料の向きは任意である。任意の断面において、ボイドが最も多く観察されるように、１８０μｍ×４３０μｍの観察エリアの向き、および９０μｍ×１２０μｍの領域の向きが調整されても良い。
　任意の断面において、大ボイド３の数が０以上３０以下の範囲内である９０μｍ×１２０μｍの領域が存在することが好ましい。大ボイド３は、アーク放電電圧および絶縁破壊電圧の両方に影響を与える。特に、大ボイド３は、アーク放電電圧を低下させる原因となる。このため、大ボイド３の数は、０以上３０以下、さらには０以上２０以下の範囲内が好ましい。
　任意の断面において、小ボイド４の数が３０以上５００以下の範囲内である９０μｍ×１２０μｍの領域が存在することが好ましい。小ボイド４は、アーク放電電圧および絶縁破壊電圧への影響は小さい。しかし、小ボイド４の数が、５００個を超えて多いと、アーク放電特性に影響がでる。小ボイドの数が３０個未満であると絶縁性は改善する。一方、小ボイド４の数が３０個未満よりも少ないセラミックス基板を製造するには、熱間静水圧プレス（ＨＩＰ）処理などが必要であり、コストアップの要因となる。
　また、小ボイド４が存在すると、セラミックス基板１のたわみ量を向上させることができる。たわみ量とは、水平に置かれたセラミックス基板に応力を付加したとき、水平の状態から「変形」する量を示す。例えば、セラミックス基板の両端を固定し、真ん中を押してたわむ長さを「たわみ量」と呼ぶ。セラミックス回路基板は、ねじ止めなどで固定される。たわみ量が大きいと、ねじ止めの応力が付加されたとしても、セラミックス基板が破損することを抑制できる。このため、単位面積９０μｍ×１２０μｍに存在する小ボイド４の数は、３０以上５００以下の範囲内であることが好ましく、４０以上４００以下の範囲内であることがより好ましい。
　上記の大ボイド３の数および小ボイド４の数は、任意の断面において、ボイドが最も多い９０μｍ×１２０μｍの領域を観察したときにカウントされる数である。このため、断面を観察したときに、大ボイド３の数、小ボイド４の数、後述する面積率などが、所定の範囲よりも少ない領域が存在しても良い。言い換えると、実施形態に係るセラミックス基板１については、１８０μｍ×４３０μｍのエリアを３か所観察した場合に、大ボイド３の数および小ボイド４の数が所定の範囲内になる領域が、少なくとも１個所存在する。好ましくは、いずれの９０μｍ×１２０μｍの領域を観察した場合でも、大ボイド３の数および小ボイド４の数が所定の範囲よりも多い箇所は存在しない。例えば、任意の３か所の１８０μｍ×４３０μｍのエリアを観察し、大ボイド３の数および小ボイド４の数が所定の範囲よりも多い箇所が存在しないことを判定してもよい。
　大ボイド３の数および小ボイド４の数を制御することにより、アーク放電電圧Ａ／絶縁破壊電圧Ｂの比を制御することができる。さらに、大ボイド３の数および小ボイド４の数が制御されたうえで、９０μｍ×１２０μｍの領域に存在する小ボイド４の合計面積率は、０．０１％以上０．８％以下の範囲内であることが好ましい。小ボイド４の面積率を制御することにより、絶縁性とたわみ量の両立を図ることができる。また、大ボイド３の数および小ボイド４の数が制御されたうえで、９０μｍ×１２０μｍの領域に存在する大ボイド３の合計面積率は、０％以上０．６％以下の範囲内であることが好ましい。大ボイド３の数が所定の範囲内であったとしても、合計面積率が０．６％を超えて大きいと、絶縁性を低下させる原因となる可能性がある。
　上述した大ボイド３の面積率および小ボイド４の面積率は、大ボイド３および小ボイド４が所定の個数存在する９０μｍ×１２０μｍの領域で計算される。つまり、実施形態に係るセラミックス基板１では、大ボイド３および小ボイド４の数が制御された上で、面積率も制御された領域が存在する。
　９０μｍ×１２０μｍの領域に存在するボイドの最大径は、１５μｍ以下であることが好ましい。まず、断面を観察した際、写真に写る各ボイドの長径を測定とする。「長径」は、ボイドの外縁上に存在する互いに最も離れた２点の間の距離である。複数のボイドの長径のうち、最も大きな値を「最大径」とする。ボイドの最大径を１５μｍ以下とすることにより、セラミックス基板１の絶縁性の低下を抑制できる。
　ボイドの最大径は、ボイドが最も多く観察された９０μｍ×１２０μｍの領域において測定される。より好ましくは、１８０μｍ×４３０μｍの３か所のエリアにおけるボイドの最大径が、１５μｍ以下である。最大径を測定するための３か所のエリアは、ボイドの数をカウントする際に観察された１８０μｍ×４３０μｍの３か所のエリアと同じで良い。
　また、９０μｍ×１２０μｍの領域において、大ボイド３同士の距離が５μｍ以下である組の数は、０以上３以下であることが好ましい。大ボイド３の組数は、ボイドが最も多く観察された９０μｍ×１２０μｍの領域においてカウントされる。１つの大ボイド３と、別の大ボイド３と、の間の距離が５μｍ以下であれば、それらの大ボイド３を１組としてカウントする。基準となる１つの大ボイド３から５μｍの範囲内に、２つの大ボイド３が存在する場合、基準となる大ボイド３と２つの大ボイド３のそれぞれとを２組としてカウントする。１つの大ボイド３から５μｍの範囲内に、３つ以上の大ボイド３が存在する場合、それらの大ボイド３は３つ以上の組としてカウントされる。例えば、互いの距離が５μｍ以下で三角形状に３つの大ボイド３が分布している場合、それらの大ボイド３は、３組としてカウントされる。
　距離は、観察された断面の拡大写真を用いて測定する。観察された各大ボイド３を中心に、５μｍの範囲を設定し、その範囲内に別の大ボイド３が存在する場合、その組の数をカウントする。その後、別の大ボイド３を中心として５μｍの範囲が設定された際、一度カウントされた組は、再度カウントされない。
　大ボイド３同士の距離が近いと、それらの大ボイド３が、より大きなボイドと同様の機能を有してしまう可能性がある。例えば、互いの距離が５μｍ以下である大ボイド３の組の数が３を超えると、アーク放電電圧および絶縁破壊電圧が低下し、セラミックス基板１の絶縁性が低下する可能性がある。このため、互いの距離が５μｍ以下である大ボイド３の組の数は、０以上３以下の範囲内であることが好ましく、０以上１以下の範囲内であることがより好ましい。なお、大ボイド３の近くに小ボイド４が存在していたとしても、大ボイド３と小ボイド４のその組はカウントしない。大ボイド３と小ボイド４が互いに近接していても、絶縁性への悪影響は小さいためである。ここでは、互いの距離が５μｍ以下である大ボイド３の組のみをカウントする。
　ボイドの数、合計面積率、ボイドの最大径、および大ボイド３の組数から選択される２つ以上の条件は、組合せることができる。最も好ましいのは、任意の断面において、ボイドの数、合計面積率、最大径、および大ボイド３の組数のすべてが、上述した範囲内である領域が存在することである。
　セラミックス基板１は、窒化珪素基板、窒化アルミニウム基板、酸化アルミニウム基板、アルジル基板から選ばれる１種である。アルジル基板とは、酸化アルミニウムと酸化ジルコニウムの両方を含有した基板である。セラミックス基板の中では、窒化珪素基板が好ましい。窒化珪素基板の熱伝導率は、４０Ｗ／ｍ・Ｋ以上、さらには８０Ｗ／ｍ・Ｋ以上である。また、窒化珪素基板の３点曲げ強度は、６００ＭＰａ以上、さらには７００ＭＰａ以上である。
　窒化アルミニウム基板の熱伝導率は、１６０Ｗ／ｍ・Ｋ以上、さらには２００Ｗ／ｍ・Ｋ以上である。窒化アルミニウム基板の３点曲げ強度は、３００～４５０ＭＰａ程度である。酸化アルミニウム基板の３点曲げ強度は、３００～４５０ＭＰａ程度であるが、酸化アルミニウム基板は、他の基板に比べて安価である。また、酸化アルミニウム基板の熱伝導率は、２０～３０Ｗ／ｍ・Ｋ程度である。アルジル基板の３点曲げ強度は５５０ＭＰａ程度と高いが、熱伝導率は３０～５０Ｗ／ｍ・Ｋ程度である。
　セラミックス基板１の厚さは、０．２ｍｍ以上３ｍｍ以下の範囲内が好ましい。厚さが０．２ｍｍ未満では、セラミックス基板１の絶縁性が不足する可能性がある。厚さが３ｍｍを超えると、セラミックス基板１の絶縁性は良いものの、放熱性が低下する。
　窒化珪素基板は高い強度を有するため、基板の厚さを０．２ｍｍ以上０．８ｍｍ以下の範囲内、さらには０．２ｍｍ以上０．４ｍｍ以下の範囲内にすることができる。また、ボイドが制御されることにより、絶縁性とたわみ量の両立を図ることができる。２つのセラミックス基板の厚さが互いに同じである場合、たわみ量が大きい方がより割れ難い。
　１０ｋＶ／ｍｍ以上の絶縁破壊電圧Ｂが保証されたセラミックス基板１のアーク放電電圧Ａは、５ｋＶ／ｍｍ以上であることが好ましい。アーク放電圧を５ｋＶ／ｍｍ以上にすることにより、Ａ／Ｂを０．３以上、さらには０．５以上にすることができる。このため、セラミックス基板１は、アーク放電電圧５ｋＶ／ｍｍ以上の窒化珪素基板であることが好ましい。
　以上のようなセラミックス基板は、セラミックス回路基板に適用できる。図３は、実施形態に係るセラミックス回路基板の一例を示す模式図である。図３において、符号１はセラミックス基板、符号５は金属部、符号６は接合層、符号１０はセラミックス回路基板を示す。
　図３に示す例では、セラミックス基板１の表面側に２つの金属部５が接合され、セラミックス基板１の裏面側に１つの金属部５が接合されている。実施形態に係るセラミックス回路基板１０は、このような形状に限定されない。セラミックス基板１には、必要な個数の金属部５が設けられてよい。また、図５に示す例では、表面側に、回路として用いられる金属部５が接合され、裏面側、放熱板として用いられる金属部５が接合されている。この例に限らず、セラミックス基板１の両面に、回路として用いられる金属部５が接合されてもよい。接合層６は、活性金属ろう材を用いて形成されることが好ましい。
　図４は、実施形態に係る半導体装置の一例を示す模式図である。図４において、符号８は半導体素子、符号１０はセラミック回路基板、符号２０は半導体装置を示す。
　図４に示すように、セラミックス回路基板１０の金属部５に、半導体素子８を実装することで、半導体装置２０を作製することができる。図４に示す例では、１つの金属部５に１つの半導体素子８が実装されている。複数の金属部５の上に、複数の半導体素子８がそれぞれ実装されても良い。１つの金属部５に複数の半導体素子８が実装されても良い。半導体素子８以外に、リードフレーム、ワイヤボンディングなどが金属部５に接合されても良い。セラミックス基板１のアーク放電電圧を改善することにより、スイッチング周波数の高い半導体素子８が実装された場合でも、半導体装置２０の絶縁性の長期信頼性を確保することができる。
　次に、実施形態に係るセラミックス基板１の製造方法について説明する。実施形態に係るセラミックス基板１は、上記構成を有していれば、その製造方法は特に限定されない。ここでは、歩留まり良くセラミックス基板１を得るための方法の一例を説明する。以下の例では、窒化珪素基板の製造方法を説明する。
　まず、原料となる窒化珪素粉末および焼結助剤粉末を用意する。イミド分解法または直接窒化法で製造された窒化珪素粉末が用いられる。窒化珪素粉末の平均粒径は、０．１μｍ以上４μｍ以下の範囲内であることが好ましい。焼結助剤として、希土類元素、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、マグネシウム（Ｍｇ）、およびカルシウム（Ｃａ）から選ばれる１種以上が用いられる。これらの元素の化合物が用いられてもよい。化合物としては、酸化物、窒化物、酸窒化物などが挙げられる。希土類元素としては、イットリウム（Ｙ）、ランタノイド元素が挙げられる。ランタノイド元素としては、イッテルビウム（Ｙｂ）、エルビウム（Ｅｒ）、ユウロピウム（Ｅｕ）、ルテチウム（Ｌｕ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ジスプロシウム（Ｄｙ）などが挙げられる。焼結助剤粉末の平均粒径は、０．１μｍ以上４μｍ以下の範囲内が好ましい。
　窒化珪素粉末および焼結助剤粉末に含有される不純物の量が制御されることが好ましい。制御される不純物として、Ｆｅおよび炭素が挙げられる。窒化珪素粉末と焼結助剤粉末を混合したものを、原料混合粉末と呼ぶ。原料混合粉末のＦｅ量は、０．０５質量％以下であることが好ましい。また、原料混合粉末の炭素量は、０．５質量％以下であることが好ましい。
　原料混合粉中に不純物として存在するＦｅおよび炭素は、焼結体の構造欠陥の生成につながる。例えば、Ｆｅは、焼結時に液相へ溶解し、溶解部分の液相粘性を著しく低下させる。液相焼結では、緻密化が粒界拡散によって進行する。液相粘性が低下した部分では、粒界拡散の速度が変わるので、ボイドなどの欠陥が生成されやすい。特に、不純物として含まれる鉄は、ボイドの原因となり易い。また、炭素は、強い還元効果を有し、ボイドなどの欠陥が生成されやすい。
　原料混合粉末のＦｅ量および炭素量を制御するために、Ｆｅ量および炭素量の少ない窒化珪素粉末および焼結助剤粉末を用いることが有効である。製造工程中に不純物の混入を防ぐ方法も有効である。原料混合粉末に含まれるＦｅ量が多い場合には、磁石でＦｅを除去する方法も有効である。Ｆｅ量および炭素量を制御することにより、アーク放電特性への影響がないボイド分布を得ることができる。
　原料混合粉中に不純物として存在するフッ素（Ｆ）または塩素（Ｃｌ）を制御することも有効である。原料混合粉末中のフッ素または塩素の合計含有量は、０ｗｔｐｐｍ以上１０００ｗｔｐｐｍ以下であることが好ましい。焼結体中のフッ素または塩素の合計含有量は、０ｗｔｐｐｍ以上１０００ｗｔｐｐｍ以下であることが好ましい。
　フッ素および塩素は、窒化珪素粉末中に含有されやすい元素である。窒化珪素粉末の製造方法は、主に、イミド分解法または直接窒化法で作られる。イミド分解法では、ハロゲン化珪素が原料として用いられる。直接窒化法では、金属珪素を窒化する触媒として、フッ素化合物が用いられる。このため、窒化珪素粉末中に、フッ素または塩素が残存し易い。
　また、フッ素または塩素の電気陰性度が大きいため、焼結体中で陰イオン欠陥が生じやすい。このため、アーク放電の要因となる可能性がある。従って、原料混合粉末中のフッ素または塩素の合計含有量は、０ｗｔｐｐｍ以上１０００ｗｔｐｐｍ以下であることが好ましく、０ｗｔｐｐｍ以上４００ｗｔｐｐｍ以下であることがより好ましい。これにより、窒化珪素焼結体に含まれるフッ素または塩素の含有量を１０００ｗｔｐｐｍ以下、さらには０ｗｔｐｐｍ以上４００ｗｔｐｐｍ以下にすることができる。
　窒化珪素粉末と焼結助剤粉末を混合し、粉砕機を用いてさらに混合する混合工程を行う。粉砕機として、ボールミルまたはビーズミルが挙げられる。混合工程では、バインダや溶媒等を窒化珪素粉末と焼結助剤粉末に添加し、原料粉末スラリーを作製する。また、原料粉末スラリーにヒステリシスを持たせることが好ましい。スラリーにヒステリシスを持たせるには、チクソトロピー性を制御することが有効である。チクソトロピー性は、一定のせん断応力を与え続けると、見掛け粘度が時間とともに減少し、力を除くと見掛け粘度が徐々に回復する性質である。見掛け粘度は、スラリーの凝集状態などの内部構造を反映していると考えられている。ＪＩＳ－Ｒ－１６６５（２００５）には、流動曲線のヒステリシス測定によるチクソトロピー性の評価が定められている。
　スラリーにヒステリシスを持たせるには、チクソトロピー性の指標となるチクソトロピーインデックス（ＴＩ値）を大きくすることが有効である。チクソトロピーインデックスを大きくするには、例えば、スラリー中の粒子濃度を高くすること、粒子の分散性に対する貧溶媒を併用することが好ましい。スラリーの粒子濃度が高いと、粒子間の相互作用が大きくなり、粒子の分散状態に不均一性を持たせることができる。この結果、成形体中の粒子の分布をある程度不均一かつ疎密にすることができる。焼結時の緻密化にともなう空隙が生じ易くなり、ボイドの分布を制御することができる。チクソトロピーインデックス（ＴＩ値）は、１．５以上５以下が好ましい。
　ＴＩ値は、ＪＩＳ－Ｒ－１６６５（２００５）に準じて、回転粘度計を用いて測定する。回転粘度計で連続的にせん断速度を上げていくと、凝集を持つ流体では、一般的に粘度が低下する。このとき、せん断速度ａにおける粘度ηとせん断速度ｂにおける粘度ηの比がＴＩ値となる。すなわち、ＴＩ値は、下式で表される。
　　ＴＩ値＝ηａ／ηｂ
　せん断速度ａを４（１／ｓ）に設定した状態で粘度ηを測定し、せん断速度ｂを４０（１／ｓ）に設定した状態で粘度ηを測定する。ηａ／ηｂにより、ＴＩ値が計算される。ＴＩ値が１に近づくほど、ニュートン流体の挙動に近くなり、凝集のない、あるいは凝集の極めて弱い高分散のスラリーであることを意味する。
　ＴＩ値が１．５以上であるということは、そのスラリーが若干の凝集性を有することを示す。凝集性を有することにより、成型体の空隙の分布を制御することができる。また、ＴＩ値が５を超えると、凝集性が強すぎて空隙が多くなり過ぎる可能性がある。このため、スラリーのＴＩ値は、１．５以上５以下の範囲内であることが好ましく、さらには２．１以上３．７以下の範囲内であることが好ましい。ＴＩ値を制御したスラリーを用いて成形体を作製する。成型工程として、ドクターブレード、金型成型など公知の成型方法を適用することができる。シート状の成形体を作製することを、シート成型と呼ぶ。
　次に、成形体を乾燥する乾燥工程を行う。恒率乾燥期間と減率乾燥期間を溶媒の重量減少挙動から導き、恒率乾燥期間と減率乾燥期間に基づいて、乾燥工程の温度および時間を設定することが好ましい。
乾燥初期には、セラミックス成形体中に、十分な量の溶媒があり、セラミックス粒子の界面で、溶媒が連続層となっている。恒率乾燥期間は、セラミックス成形体の溶媒が連続層を通してほぼ一定の割合で蒸発する期間である。一方、減率乾燥期間は、溶媒の連続層が途切れた状態で、セラミックス成形体内部の溶媒が蒸発する期間である。恒率乾燥期間から減率乾燥期間への過渡期間で、成形体にかかる収縮応力が最大となる。このために、恒率乾燥期間、減率乾燥期間、および過渡期間の制御が、ボイドの制御につながるのである。
　恒率乾燥期間における溶媒の重量減少速度は、１質量％／ｍｉｎ以上であることが好ましい。恒率乾燥期間の溶媒の重量減少速度の上限は、特に限定されないが、１０質量％／ｍｉｎ以下が好ましい。重量減少速度が１０質量％／ｍｉｎを超えると、ボイドが大きくなる可能性がある。このため、恒率乾燥期間の溶媒の重量減少速度は、１質量％／ｍｉｎ以上１０質量％／ｍｉｎ以下の範囲内が好ましい。
　減率乾燥期間における溶媒の重量減少速度は、恒率乾燥期間における溶媒の重量減少速度よりも遅いことが好ましい。また、重量減少速度の比（恒率乾燥期間における溶媒の重量減少速度／減率乾燥期間における溶媒の重量減少速度）が、１を超えて２０以下であることが好ましい。これにより、恒率乾燥期間において形成された溶媒の蒸発ルートを使って、減率乾燥期間でセラミックス成形体内部の溶媒を蒸発させることができる。重量減少速度の比（恒率乾燥期間における溶媒の重量減少速度／減率乾燥期間における溶媒の重量減少速度）が２０を超えることは、乾燥速度が速すぎることにつながり、大きなボイドの原因となる可能性がある。減率乾燥期間の重量減少速度が遅いと、製造効率が悪くなる。
　乾燥工程を施した成形体に対し、脱脂工程を行う。脱脂工程は、４００℃以上８００℃以下の範囲内で行うことが好ましい。脱脂工程により、バインダなどの有機物を除去させることができる。残存した溶媒も、除去される。
　次に、焼結工程を行う。焼結工程は、非酸化性雰囲気中で、１６５０℃以上１９５０℃以下の温度範囲内において、４時間以上２４時間以下の範囲で成形体を加熱して実施される。非酸化性雰囲気としては、窒素ガス雰囲気、または窒素ガスを含む還元性雰囲気が好ましい。焼成炉内の圧力は、加圧雰囲気であることが好ましい。焼結温度が１６５０℃未満で成形体が焼成されると、緻密な焼結体が得られ難い。一方、焼結温度が１９５０℃より高い温度で成形体が焼成されると、Ｓｉ３Ｎ４の自己分解が起こりやすく、緻密な焼結体が得られ難い。よって、焼結温度は、上記範囲内に制御することが好ましい。
　脱脂工程から焼結工程までの昇温過程において、熱処理工程が実施されることが好ましい。熱処理工程では、１４００℃以上１６５０℃以下の範囲内で、１時間以上８時間以下、成形体が保持される。この処理により、焼結助剤からなる液相の拡散促進と制御がなされ、焼結体のボイドの制御につながる。
（実施例）
（実施例１～９、比較例１～３）
　セラミックス基板として、窒化珪素基板または窒化アルミニウム基板を作製する。原料粉末である窒化珪素粉末と焼結助剤粉末の混合割合は、表１に示した通りである。混合割合は、窒化珪素粉末または窒化アルミニウム粉末のいずれかと、焼結助剤粉末と、の合計を１００質量％としたときの値である。実施例および比較例では、いずれも原料混合粉末中のＦｅ量を０．０５質量％以下、炭素量を０．５質量％以下にした。また、原料混合粉末中のフッ素と塩素の合計量は１０００ｗｔｐｐｍ以下にした。
Figure JPOXMLDOC01-appb-T000001
  
　原料粉末にバインダおよび溶媒を添加し、原料粉末スラリーを調製した。原料粉末スラリーは、ボールミルで混合した。それぞれ原料粉末スラリーのＴＩ値を調整した。実施例では、ＴＩ値を２．１以上３．７以下の範囲内とした。比較例１～３では、ＴＩ値を５．５以上６．５以下の範囲内とした。ＴＩ値は、ＪＩＳ－Ｒ－１６６５（２００５）に準じて測定した。測定条件の詳細は、前述の通りである。得られた原料粉末スラリーを用いて、シート成形体を作製した。シート成形体の作製には、ドクターブレード法を用いた。
　得られたシート成形体に、乾燥工程を施した。実施例では、恒率乾燥期間の溶媒の重量減少速度は、１質量％／ｍｉｎ以上１０質量％／ｍｉｎ以下の範囲内である。また、実施例では、重量減少速度の比（恒率乾燥期間における溶媒の重量減少速度／減率乾燥期間における溶媒の重量減少速度）を、１を超えて２０以下の範囲内とした。比較例では、恒率乾燥期間の溶媒の重量減少速度を０．３質量％／ｍｉｎ以上０．８質量％／ｍｉｎ以下の範囲内とした。また、比較例の重量減少速度の比（恒率乾燥期間における溶媒の重量減少速度／減率乾燥期間における溶媒の重量減少速度）は、１を超えて５以下の範囲内とした。乾燥工程後のシート状の成形体に対して、脱脂工程を施した。脱脂工程は、４００℃以上８００℃以下の範囲内で、大気中で行った。
　得られた脱脂体に対し、焼結工程を施した。昇温過程において、非酸化性雰囲気中で、１４００℃以上１６５０℃以下の範囲で１時間以上８時間以下、脱脂体を保持した。その後、１６５０℃以上１９５０℃以下の範囲内で、４時間以上２４時間以下、成型体を保持することで、成型体を焼結させた。
　以上の工程により、実施例および比較例に係る窒化珪素基板を作製した。得られた窒化珪素基板のサイズは、長辺１００ｍｍ×短辺８０ｍｍである。また、窒化珪素基板の熱伝導率は４０Ｗ／ｍ・Ｋ以上９５Ｗ／ｍ・Ｋ以下であり、３点曲強度は５００ＭＰａ以上であった。また、窒化アルミニウム基板のサイズは、長辺１００ｍｍ×短辺８０ｍｍである。窒化アルミニウム基板の熱伝導率は１５０Ｗ／ｍ・Ｋ以上２５０Ｗ／ｍ・Ｋ以下、３点曲げ強度は３００ＭＰａ以上４５０ＭＰａ以下であった。
　各窒化珪素基板または窒化アルミニウム基板に対し、任意の断面をＳＥＭで観察した。ＳＥＭによる観察では、１０００倍の拡大写真を撮影した。任意の３か所のエリアを観察した。エリアのサイズは、１８０μｍ×４３０μｍである。観察したエリアから、最も多くのボイドを含む９０μｍ×１２０μｍの領域を抽出した。画像解析ソフトを用いて、９０μｍ×１２０μｍの領域におけるボイドの個数および面積率を求めた。ボイドの数が最も多い９０μｍ×１２０μｍの領域の中で、距離が５μｍ以下である大ボイド３の組の数をカウントした。３つの１８０μｍ×４３０μｍのエリアから、各ボイドの長径を測定し、その中から最大径を抽出した。画像解析ソフトには、イメージＪを用いた。また、窒化珪素基板または窒化アルミニウム基板のフッ素および塩素の合計量を測定した。その結果を表２に示す。
Figure JPOXMLDOC01-appb-T000002
  
　表２から分かる通り、実施例に係る窒化珪素基板および窒化アルミニウム基板では、面積１μｍ２未満の小ボイドの数が、３０以上５００以下であった。面積１μｍ２以上の大ボイドの数は、０以上３０以下の範囲内であった。
　次に、アーク放電電圧、絶縁破壊電圧、およびたわみ量を測定した。アーク放電電圧および絶縁破壊電圧の測定方法は、前述の通りである。たわみ量は、窒化珪素基板の短辺方向の両端に、スパン幅３０ｍｍの円柱状の支持部材をそれぞれ配置した。基板の中心部に応力を付加して。破損するまでの長さを求めた。その結果を表３に示した。
Figure JPOXMLDOC01-appb-T000003
  
　表３から分かる通り、実施例に係る窒化珪素基板および窒化アルミニウム基板については、アーク放電電圧Ａ／絶縁破壊電圧Ｂの比が０．３以上であった。実施形態に係る各窒化珪素基板および各窒化アルミニウム基板のアーク放電電圧は、５ｋＶ以上であり、絶縁破壊電圧は８．５ｋＶ以上であった。また、絶縁破壊電圧をセラミックス基板厚さで割れば、単位をｋＶ／ｍｍにすることができる。例えば、実施例１では、窒化珪素基板の厚さが０．３２ｍｍであるので、窒化珪素基板の絶縁破壊電圧は３０．３ｋＶ／ｍｍである。また、実施例に係る窒化アルミニウム基板の絶縁破壊電圧は、９．３ｋＶ以上であった。実施例では、たわみ量に関しても良好な結果が得られた。また、実施例９のように、ボイド量やフッ素含有量が多いと、Ａ／Ｂは０．５１とやや低下した。
　実施例に関して、セラミックス基板の絶縁破壊電圧を維持した上で、アーク放電電圧が改善できていることが分かる。このため、窒化珪素基板および窒化アルミニウム基板の絶縁性の長期信頼性が向上している。
　それに対し、比較例１、比較例２および比較例３では、絶縁破壊電圧が、実施例と同等であるものの、アーク放電電圧が低下した。ボイドの個数、面積率などが、好ましい範囲外のためである。この点からすると、実施例に係る窒化珪素基板および窒化アルミニウム基板は、絶縁性の長期信頼性とコスト抑制の両立を成しえている。
　本発明の実施形態は、以下の特徴を含みうる。
（特徴１）
　５０Ｈｚまたは６０Ｈｚの交流電圧を、昇圧速度２００Ｖ／ｓで表面と裏面の間に印加して、アーク放電が検出されたときのアーク放電電圧Ａ（ｋＶ）を測定し、ＩＥＣ６７２－２にしたがって前記表面と前記裏面の間の絶縁破壊電圧Ｂ（ｋＶ）を測定した場合に、絶縁破壊電圧Ｂに対するアーク放電電圧Ａの比Ａ／Ｂが０．３以上である、セラミックス基板。
（特徴２）
　厚さが０．２ｍｍ以上３ｍｍ以下の範囲内である、請求項１に記載のセラミックス基板。
（特徴３）
　任意の断面において、面積１μｍ２未満である第１ボイドの数が３０以上５００以下の範囲内であり、且つ面積１μｍ２以上である第２ボイドの数が０以上３０以下の範囲内である９０μｍ×１２０μｍの領域が存在する、請求項１または請求項２に記載のセラミックス基板。
（特徴４）
　厚さが０．２ｍｍ以上３ｍｍ以下の範囲内であり、
　任意の断面において、面積１μｍ２未満である第１ボイドの数が３０以上５００以下の範囲内であり、且つ面積１μｍ２以上である第２ボイドの数が０以上３０以下の範囲内である９０μｍ×１２０μｍの領域が存在する、セラミックス基板。
（特徴５）
　９０μｍ×１２０μｍの前記領域において、前記第１ボイドの合計面積率は、０．０１％以上０．８％以下の範囲内である、請求項３または４に記載のセラミックス基板。
（特徴６）
　９０μｍ×１２０μｍの前記領域において、前記第２ボイドの合計面積率は、０％以上０．６％以下の範囲内である、請求項３ないし請求項５のいずれか１つに記載のセラミックス基板。
（特徴７）
　９０μｍ×１２０μｍの前記領域において、ボイドの最大径が１５μｍ以下である、請求項３ないし請求項６のいずれか１つに記載のセラミックス基板。
（特徴８）
　９０μｍ×１２０μｍの前記領域において、距離が５μｍ以下である前記第１ボイドの組の数は、３以下である、請求項３ないし請求項７のいずれか１つに記載のセラミックス基板。
（特徴９）
　アーク放電電圧Ａが５ｋＶ以上の窒化珪素基板である、請求項１ないし請求項８のいずれか１つに記載のセラミックス基板。
（特徴１０）
　厚さ０．２ｍｍ以上３ｍｍ以下の窒化珪素基板である、請求項１ないし請求項９のいずれか１つに記載のセラミックス基板。
（特徴１１）
　請求項１ないし請求項１０のいずれか１つに記載のセラミックス基板と、
　前記セラミックス基板の表面に設けられた金属部と、
　を備えた、セラミックス回路基板。
（特徴１２）
　請求項１１に記載のセラミックス回路基板と、
　前記金属部に実装された半導体素子と、
　を備えた、半導体装置。
　以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
１…セラミックス基板
２…断面
３…面積１μｍ２以上のボイド
４…面積１μｍ２未満のボイド
５…金属部
６…接合層
１０…セラミックス回路基板

Claims (17)

  1. 　５０Ｈｚまたは６０Ｈｚの交流電圧を、昇圧速度２００Ｖ／ｓで表面と裏面の間に印加して、アーク放電が検出されたときのアーク放電電圧Ａ（ｋＶ）を測定し、ＩＥＣ６７２－２にしたがって前記表面と前記裏面の間の絶縁破壊電圧Ｂ（ｋＶ）を測定した場合に、絶縁破壊電圧Ｂに対するアーク放電電圧Ａの比Ａ／Ｂが０．３以上である、セラミックス基板。
  2. 　厚さが０．２ｍｍ以上３ｍｍ以下の範囲内である、請求項１に記載のセラミックス基板。
  3. 　任意の断面において、面積１μｍ２未満である第１ボイドの数が３０以上５００以下の範囲内であり、且つ面積１μｍ２以上である第２ボイドの数が０以上３０以下の範囲内である９０μｍ×１２０μｍの領域が存在する、請求項１に記載のセラミックス基板。
  4. 　厚さが０．２ｍｍ以上３ｍｍ以下の範囲内であり、
    　任意の断面において、面積１μｍ２未満である第１ボイドの数が３０以上５００以下の範囲内であり、且つ面積１μｍ２以上である第２ボイドの数が０以上３０以下の範囲内である９０μｍ×１２０μｍの領域が存在する、セラミックス基板。
  5. 　９０μｍ×１２０μｍの前記領域において、前記第１ボイドの合計面積率は、０．０１％以上０．８％以下の範囲内である、請求項３または４に記載のセラミックス基板。
  6. 　９０μｍ×１２０μｍの前記領域において、前記第２ボイドの合計面積率は、０％以上０．６％以下の範囲内である、請求項５に記載のセラミックス基板。
  7. 　９０μｍ×１２０μｍの前記領域において、ボイドの最大径が１５μｍ以下である、請求項６に記載のセラミックス基板。
  8. 　９０μｍ×１２０μｍの前記領域において、距離が５μｍ以下である前記第１ボイドの組の数は、３以下である、請求項７に記載のセラミックス基板。
  9. 　アーク放電電圧Ａが５ｋＶ以上の窒化珪素基板である、請求項１または請求項４に記載のセラミックス基板。
  10. 　厚さ０．２ｍｍ以上３ｍｍ以下の窒化珪素基板である、請求項３または請求項４に記載のセラミックス基板。
  11. 　厚さ０．２ｍｍ以上３ｍｍ以下の窒化珪素基板である、請求項８に記載のセラミックス基板。
  12. 　請求項１または請求項４に記載のセラミックス基板と、
    　前記セラミックス基板の表面に設けられた金属部と、
    　を備えた、セラミックス回路基板。
  13. 　請求項１０に記載のセラミックス基板と、
    　前記セラミックス基板の表面に設けられた金属部と、
    　を備えた、セラミックス回路基板。
  14. 　請求項１１に記載のセラミックス基板と、
    　前記セラミックス基板の表面に設けられた金属部と、
    　を備えた、セラミックス回路基板。
  15. 　請求項１２に記載のセラミックス回路基板と、
    　前記金属部に実装された半導体素子と、
    　を備えた、半導体装置。
  16. 　請求項１３に記載のセラミックス回路基板と、
    　前記金属部に実装された半導体素子と、
    　を備えた、半導体装置。
  17. 　請求項１４記載のセラミックス回路基板と、
    　前記金属部に実装された半導体素子と、
    　を備えた、半導体装置。
PCT/JP2023/030371 2022-09-20 2023-08-23 セラミックス基板、セラミックス回路基板、および半導体装置 WO2024062832A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-149523 2022-09-20
JP2022149523 2022-09-20

Publications (1)

Publication Number Publication Date
WO2024062832A1 true WO2024062832A1 (ja) 2024-03-28

Family

ID=90454129

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/030371 WO2024062832A1 (ja) 2022-09-20 2023-08-23 セラミックス基板、セラミックス回路基板、および半導体装置

Country Status (1)

Country Link
WO (1) WO2024062832A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298074A (ja) * 2000-02-07 2001-10-26 Ibiden Co Ltd 半導体製造・検査装置用セラミック基板
JP2002185092A (ja) * 2000-12-13 2002-06-28 Toshiba Corp 窒化アルミニウム回路基板およびそれを用いた大電力用モジュール基板
JP2013182983A (ja) * 2012-03-01 2013-09-12 Denki Kagaku Kogyo Kk 窒化けい素回路基板およびそれを用いたモジュール
WO2013146789A1 (ja) * 2012-03-26 2013-10-03 日立金属株式会社 窒化珪素焼結体基板及びその製造方法
JP2014073937A (ja) * 2012-10-04 2014-04-24 Hitachi Metals Ltd 窒化珪素焼結体およびそれを用いた窒化珪素基板並びにその製造方法
WO2016117553A1 (ja) * 2015-01-23 2016-07-28 株式会社東芝 高熱伝導性窒化珪素焼結体、それを用いた窒化珪素基板および窒化珪素回路基板並びに半導体装置
WO2017170247A1 (ja) * 2016-03-28 2017-10-05 日立金属株式会社 窒化ケイ素焼結基板、窒化ケイ素焼結基板片、回路基板および窒化ケイ素焼結基板の製造方法
JP2022010369A (ja) * 2017-09-26 2022-01-14 日立金属株式会社 窒化ケイ素焼結基板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298074A (ja) * 2000-02-07 2001-10-26 Ibiden Co Ltd 半導体製造・検査装置用セラミック基板
JP2002185092A (ja) * 2000-12-13 2002-06-28 Toshiba Corp 窒化アルミニウム回路基板およびそれを用いた大電力用モジュール基板
JP2013182983A (ja) * 2012-03-01 2013-09-12 Denki Kagaku Kogyo Kk 窒化けい素回路基板およびそれを用いたモジュール
WO2013146789A1 (ja) * 2012-03-26 2013-10-03 日立金属株式会社 窒化珪素焼結体基板及びその製造方法
JP2014073937A (ja) * 2012-10-04 2014-04-24 Hitachi Metals Ltd 窒化珪素焼結体およびそれを用いた窒化珪素基板並びにその製造方法
WO2016117553A1 (ja) * 2015-01-23 2016-07-28 株式会社東芝 高熱伝導性窒化珪素焼結体、それを用いた窒化珪素基板および窒化珪素回路基板並びに半導体装置
WO2017170247A1 (ja) * 2016-03-28 2017-10-05 日立金属株式会社 窒化ケイ素焼結基板、窒化ケイ素焼結基板片、回路基板および窒化ケイ素焼結基板の製造方法
JP2022010369A (ja) * 2017-09-26 2022-01-14 日立金属株式会社 窒化ケイ素焼結基板

Similar Documents

Publication Publication Date Title
Song et al. The effect of grain boundary on the energy storage properties of (Ba 0.4 Sr 0.6 M) TiO 3 paraelectric ceramics by varying grain sizes
JP6032022B2 (ja) 誘電体材料
US10322934B2 (en) Silicon nitride substrate and silicon nitride circuit board using the same
JP4424659B2 (ja) 窒化アルミニウム質材料および半導体製造装置用部材
US20180002237A1 (en) High thermal conductive silicon nitride sintered body, and silicon nitride substrate and silicon nitride circuit board and semiconductor apparatus using the same
JP2013032265A (ja) 半導体装置用アルミナジルコニア焼結基板及びその製造方法
TWI728327B (zh) 複合燒結體、半導體製造裝置構件及複合燒結體之製造方法
JP7111257B2 (ja) 複合焼結体、静電チャック部材、静電チャック装置および複合焼結体の製造方法
JP2001064080A (ja) 窒化珪素焼結体及びその製造方法
WO2024062832A1 (ja) セラミックス基板、セラミックス回路基板、および半導体装置
JP4827110B2 (ja) 高耐電圧性アルミナ基焼結体
KR101402501B1 (ko) 이트리아 질산염을 소결조제로 사용한 질화알루미늄 소결체 및 그 제조방법
US9573851B2 (en) Dielectric ceramic composition and composite ceramic structure
KR102552189B1 (ko) 질화 알루미늄 세라믹스 조성물 및 그의 제조방법
JP4807711B2 (ja) スパークプラグの絶縁碍子用アルミナ基焼結体
JP2002293641A (ja) 窒化ケイ素質焼結体
JP6361717B2 (ja) 誘電体材料
WO2024053619A1 (ja) セラミック基板、及びこれを備えた半導体装置用基板
WO2024069888A1 (ja) 半導体装置用基板及びその製造方法
US9505661B2 (en) Dielectric ceramic composition and composite ceramic structure
JP2016160123A (ja) 耐食性部材および静電チャック装置
KR102551215B1 (ko) 세라믹 조성물, 정전척 및 정전척의 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23867956

Country of ref document: EP

Kind code of ref document: A1