WO2024069696A1

WO2024069696A1 - 量子デバイス、量子演算装置及び量子デバイスの製造方法

Info

Publication number: WO2024069696A1
Application number: PCT/JP2022/035697
Authority: WO
Inventors: 真一廣瀬; 悟覚 ▲高▼馬
Original assignee: 富士通株式会社
Priority date: 2022-09-26
Filing date: 2022-09-26
Publication date: 2024-04-04

Abstract

量子デバイスは、基板と、前記基板の上に設けられた第１超伝導体層と、前記第１超伝導体層に電気的に接続された第１配線と、を有し、前記第１超伝導体層は、前記基板に接する第１下面と、前記第１下面に連なる第１側面と、前記第１側面に連なる第１上面と、を有し、前記第１側面は、前記第１上面に連なる第１平面と、前記第１平面及び前記第１下面に連なる第１曲面と、を有し、前記第１曲面の曲率中心は、前記第１曲面からみて前記第１超伝導体層側にあり、前記第１配線は、前記第１上面及び前記第１平面に接触する。

Description

量子デバイス、量子演算装置及び量子デバイスの製造方法

　本開示は、量子デバイス、量子演算装置及び量子デバイスの製造方法に関する。

　量子コンピュータ等の量子演算装置として、超伝導体を用いたものが知られている。超伝導体を用いた量子演算装置では、基板の上に形成された超伝導体層を用いて量子ビット、信号読み出し部、フィルタ部、共振器部等が構成される。使用時に、量子ビット、信号読み出し部、フィルタ部、共振器部等は希釈冷凍機等により極低温に冷却される。

米国特許出願公開第２０２０／０３２８３３８号明細書米国特許出願公開第２０１７／００８４８１３号明細書特開２００８－２１８４３９号公報特開昭６１－４２１７９号公報

　量子演算装置では、超伝導体層の側面の基板の上面との境界の近傍に電界が集中しやすい。超伝導体層に電界集中が生じると、デコヒーレンスが生じやすくなる。また、電界集中を緩和するために超伝導体層の形状を単純に変更しただけでは、超伝導体層に接続される配線に断線が生じるおそれがある。

　本開示の目的は、配線の断線を抑制しながら、超伝導体層での電界集中を緩和することができる量子デバイス、量子演算装置及び量子デバイスの製造方法を提供することにある。

　本開示の一形態によれば、基板と、前記基板の上に設けられた第１超伝導体層と、前記第１超伝導体層に電気的に接続された第１配線と、を有し、前記第１超伝導体層は、前記基板に接する第１下面と、前記第１下面に連なる第１側面と、前記第１側面に連なる第１上面と、を有し、前記第１側面は、前記第１上面に連なる第１平面と、前記第１平面及び前記第１下面に連なる第１曲面と、を有し、前記第１曲面の曲率中心は、前記第１曲面からみて前記第１超伝導体層側にあり、前記第１配線は、前記第１上面及び前記第１平面に接触する量子デバイスが提供される。

　本開示によれば、配線の断線を抑制しながら、超伝導体層での電界集中を緩和することができる。

図１は、第１実施形態に係る量子デバイスを示す平面図である。図２は、第１実施形態に係る量子デバイスを示す断面図である。図３は、第１実施形態に係る量子デバイスの製造方法の第１例を示す断面図（その１）である。図４は、第１実施形態に係る量子デバイスの製造方法の第１例を示す断面図（その２）である。図５は、第１実施形態に係る量子デバイスの製造方法の第１例を示す断面図（その３）である。図６は、第１実施形態に係る量子デバイスの製造方法の第１例を示す断面図（その４）である。図７は、第１実施形態に係る量子デバイスの製造方法の第１例を示す断面図（その５）である。図８は、第１実施形態に係る量子デバイスの製造方法の第１例を示す断面図（その６）である。図９は、第１実施形態に係る量子デバイスの製造方法の第１例を示す断面図（その７）である。図１０は、第１実施形態に係る量子デバイスの製造方法の第１例を示す平面図（その１）である。図１１は、第１実施形態に係る量子デバイスの製造方法の第１例を示す平面図（その２）である。図１２は、第１実施形態に係る量子デバイスの製造方法の第１例を示す平面図（その３）である。図１３は、第１実施形態に係る量子デバイスの製造方法の第２例を示す断面図（その１）である。図１４は、第１実施形態に係る量子デバイスの製造方法の第２例を示す断面図（その２）である。図１５は、第１実施形態に係る量子デバイスの製造方法の第２例を示す断面図（その３）である。図１６は、第１実施形態に係る量子デバイスの製造方法の第２例を示す断面図（その４）である。図１７は、第１実施形態に係る量子デバイスの製造方法の第２例を示す断面図（その５）である。図１８は、第１実施形態に係る量子デバイスの製造方法の第２例を示す断面図（その６）である。図１９は、第２実施形態に係る量子演算装置を示す図である。

　以下、本開示の実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。

　（第１実施形態）
　第１実施形態について説明する。第１実施形態は量子デバイスに関する。図１は、第１実施形態に係る量子デバイスを示す平面図である。図２は、第１実施形態に係る量子デバイスを示す断面図である。図２は、図１中のII-II線に沿った断面図に相当する。

　第１実施形態に係る量子デバイス１は、図１及び図２に示すように、基板１０と、第１超伝導体層２１と、第２超伝導体層２２と、第１配線３１と、第２配線３２とを有する。

　基板１０は、例えばシリコン基板である。第１超伝導体層２１及び第２超伝導体層２２は、基板１０の上に設けられている。第１超伝導体層２１及び第２超伝導体層２２は互いに離れている。第１超伝導体層２１及び第２超伝導体層２２の材料は、例えばニオブである。第１超伝導体層２１及び第２超伝導体層２２の厚さは、例えば２００ｎｍである。

　第１超伝導体層２１は、第１下面２１Ａと、第１上面２１Ｂと、第１側面２１Ｃとを有する。第１下面２１Ａは基板１０に接する。第１側面２１Ｃは第１下面２１Ａに連なる。第１上面２１Ｂは第１側面２１Ｃに連なる。第１下面２１Ａ及び第１上面２１Ｂは、例えば互いに平行な平面である。第１側面２１Ｃは、第１平面５１Ａと、第１曲面５１Ｂとを有する。第１平面５１Ａは第１上面２１Ｂに連なる。第１曲面５１Ｂは第１平面５１Ａ及び第１下面２１Ａに連なる。第１上面２１Ｂと第１平面５１Ａとの境界における第１超伝導体層２１の第１内角θ１は、例えば９０度以上であり、好ましくは９０度以上１００度以下であり、より好ましくは９０度以上９５度以下である。第１曲面５１Ｂの曲率中心は、第１曲面５１Ｂからみて第１超伝導体層２１側にある。従って、第１曲面５１Ｂは外側に凸となる曲面である。例えば、第１曲面５１Ｂの曲率は第１平面５１Ａとの境界から第１下面２１Ａとの境界にかけて連続的に変化している。

　第２超伝導体層２２は、第２下面２２Ａと、第２上面２２Ｂと、第２側面２２Ｃとを有する。第２下面２２Ａは基板１０に接する。第２側面２２Ｃは第２下面２２Ａに連なる。第２上面２２Ｂは第２側面２２Ｃに連なる。第２下面２２Ａ及び第２上面２２Ｂは、例えば互いに平行な平面である。第２側面２２Ｃは、第２平面５２Ａと、第２曲面５２Ｂとを有する。第２平面５２Ａは第２上面２２Ｂに連なる。第２曲面５２Ｂは第２平面５２Ａ及び第２下面２２Ａに連なる。第２上面２２Ｂと第２平面５２Ａとの境界における第２超伝導体層２２の第２内角θ２は９０度以上であり、好ましくは９０度以上１００度以下であり、より好ましくは９０度以上９５度以下である。第２曲面５２Ｂの曲率中心は、第２曲面５２Ｂからみて第２超伝導体層２２側にある。従って、第２曲面５２Ｂは外側に凸となる曲面である。例えば、第２曲面５２Ｂの曲率は第２平面５２Ａとの境界から第２下面２２Ａとの境界にかけて連続的に変化している。

　第１配線３１は、基部３１Ａと、微細配線部３１Ｂとを有する。基部３１Ａは第１超伝導体層２１の第１上面２１Ｂ及び第１平面５１Ａに接触する。第１配線３１は第１超伝導体層２１に電気的に接続されている。基部３１Ａは基板１０にも接触する。基部３１Ａは平面視で略矩形状の平面形状を有する。基部３１Ａの平面形状を矩形に近似したとき、最も短い辺の長さは数μｍである。基部３１Ａは第１超伝導体層２１から第２超伝導体層２２に向けて延びる。微細配線部３１Ｂは基部３１Ａの第２超伝導体層２２側の端部から第２超伝導体層２２に向けて延びる。微細配線部３１Ｂの平面形状を矩形に近似したとき、最も短い辺の長さは数ｎｍである。微細配線部３１Ｂは基板１０に接触する。

　第１配線３１は、金属層３１Ｘと、金属層３１Ｙとを含む。金属層３１Ｘ及び３１Ｙはアルミニウム等の超伝導体から構成されている。金属層３１Ｘ及び３１Ｙの厚さは、いずれも例えば数十ｎｍである。金属層３１Ｘは基部３１Ａ及び微細配線部３１Ｂにわたって設けられている。金属層３１Ｘの表面に、第１超伝導体層２１に接する部分を除いて絶縁体層４１が形成されている。絶縁体層４１は、第１領域４１Ａと、第２領域４１Ｂとを有する。第１領域４１Ａは、金属層３１Ｘの基部３１Ａ内の部分を覆う。第２領域４１Ｂは、金属層３１Ｘの微細配線部３１Ｂ内の部分を覆う。金属層３１Ｙは基部３１Ａ内で第１領域４１Ａの上に設けられている。絶縁体層４１の厚さは数ｎｍ程度である。基部３１Ａ内において、第１領域４１Ａは実質的に金属層３１Ｘと金属層３１Ｙとを電気的に絶縁せず、金属層３１Ｘと金属層３１Ｙとは電気的に接続されている。

　第２配線３２は、基部３２Ａと、微細配線部３２Ｂとを有する。基部３２Ａは第２超伝導体層２２の第２上面２２Ｂ及び第２平面５２Ａに接触する。第２配線３２は第２超伝導体層２２に電気的に接続されている。基部３２Ａは基板１０にも接触する。基部３２Ａは平面視で略矩形状の平面形状を有する。基部３２Ａの平面形状を矩形に近似したとき、最も短い辺の長さは数μｍである。基部３２Ａは第２超伝導体層２２から第１超伝導体層２１に向けて延びる。微細配線部３２Ｂは基部３２Ａの第１超伝導体層２１側の端部の近傍から第１配線３１の微細配線部３１Ｂに向けて延びる。平面視で微細配線部３２Ｂは微細配線部３１Ｂと交差する。微細配線部３２Ｂの平面形状を矩形に近似したとき、最も短い辺の長さは数ｎｍである。微細配線部３２Ｂは基板１０に接触する。

　第２配線３２は、金属層３２Ｘと、金属層３２Ｙとを含む。金属層３２Ｘ及び３２Ｙはアルミニウム等の超伝導体から構成されている。金属層３２Ｘ及び３２Ｙの厚さは、いずれも例えば数十ｎｍである。金属層３２Ｘは基部３１Ａに設けられている。金属層３２Ｘの表面に、第２超伝導体層２２に接する部分を除いて絶縁体層４２が形成されている。金属層３２Ｙは基部３２Ａ及び微細配線部３２Ｂにわたって絶縁体層４２の上に設けられている。絶縁体層４２の厚さは数ｎｍ程度である。絶縁体層４２は実質的に金属層３２Ｘと金属層３２Ｙとを電気的に絶縁せず、金属層３２Ｘと金属層３２Ｙとは電気的に接続されている。

　微細配線部３２Ｂの平面視で微細配線部３１Ｂと交差する部分は、絶縁体層４１の第２領域４１Ｂの上にある。つまり、第２領域４１Ｂの一部は、第１配線３１の微細配線部３１Ｂと第２配線３２の微細配線部３２Ｂとの間に設けられている。微細配線部３１Ｂ及び３２Ｂの互いに第２領域４１Ｂを介して対向する部分が微小であるため、微細配線部３１Ｂと微細配線部３２Ｂとは電気的に接続されず、微細配線部３１Ｂと、絶縁体層４１の第２領域４１Ｂと、微細配線部３２Ｂとからジョセフソン接合５が構成される。

　次に、第１実施形態に係る量子デバイス１の製造方法の第１例について説明する。図３～図９は、第１実施形態に係る量子デバイス１の製造方法の第１例を示す断面図である。図１０～図１２は、第１実施形態に係る量子デバイス１の製造方法の第１例を示す平面図である。図３～図９は、図１中のII-II線に沿った断面の変化を示す。

　まず、図３に示すように、基板１１を準備する。基板１１は、基板１０と、酸化シリコン膜１２とを有する。基板１１は、いわゆる酸化膜付きシリコン基板であり、酸化シリコン膜１２は基板１０の上に形成されている。例えば、基板１１はシリコン基板の熱酸化により形成することができる。基板１１として、市販されている酸化膜付きシリコン基板を用いてもよい。酸化シリコン膜１２の厚さは、例えば３００ｎｍである。酸化シリコン膜１２は犠牲層の一例である。

　次いで、酸化シリコン膜１２の上にフォトレジストのパターン７１を形成する。パターン７１の厚さは、例えば７００ｎｍである。パターン７１はフォトリソグラフィにより形成することができる。パターン７１は、第１超伝導体層２１を形成する領域と、第２超伝導体層２２を形成する領域とを露出するように形成する。パターン７１は第１マスクの一例である。

　その後、図４に示すように、パターン７１をエッチングマスクとした反応性イオンエッチング（reactive ion etching：ＲＩＥ）により、酸化シリコン膜１２を２００ｎｍの厚さで加工する。ＲＩＥでは、例えば平行平板型ＲＩＥ装置を用い、エッチングガスとしてＣＦ_４ガスを用い、ガス流量を１０ｓｃｃｍとし、エッチングパワーを３００Ｗとし、エッチング圧力を０．５Ｐａとする。ＲＩＥは基板１０の上面に垂直な方向から行い、パターン７１に覆われている部分の側面を基板１０の上面に垂直な平面とする。また、ＲＩＥに続けて、パターン７１をエッチングマスクとしたウェットエッチングにより、酸化シリコン膜１２を１００ｎｍの厚さで加工する。ウェットエッチングでは、エッチャントとして、濃度が５質量％の弗酸溶液を用いる。ウェットエッチングにより、基板１０の上面が露出する。酸化シリコン膜１２の残部１２Ａの側面は、基板１０の上面に垂直な第３平面１３Ａと、その下の第３曲面１３Ｂとを有する。

　続いて、図５に示すように、パターン７１を除去する。次いで、基板１０及び酸化シリコン膜１２の残部１２Ａの上に、残部１２Ａよりも薄く超伝導体層２６を形成する。超伝導体層２６の材料は、例えばニオブである。超伝導体層２６の厚さは、例えば２００ｎｍである。超伝導体層２６は、例えばスパッタ法により形成することができる。スパッタ法により超伝導体層２６を形成する場合、例えば、アルゴンガスの流量を２０ｓｃｃｍ、プロセス圧力を０．２５Ｐａとし、直流（ＤＣ）電流値を３Ａとする。

　次いで、図６に示すように、酸化シリコン膜１２の残部１２Ａを除去する。残部１２Ａは、例えば濃度が５質量％の弗酸溶液を用いて除去することができる。残部１２Ａの除去により、残部１２Ａの上面の上の超伝導体層２６が除去される。この結果、第１超伝導体層２１及び第２超伝導体層２２が形成される。第１超伝導体層２１の第１側面２１Ｃは、一方の第３平面１３Ａに倣う第１平面５１Ａと、一方の第３曲面１３Ｂに倣う第１曲面５１Ｂとを有する。第２超伝導体層２２の第２側面２２Ｃは、他方の第３平面１３Ａに倣う第２平面５２Ａと、他方の第３曲面１３Ｂに倣う第２曲面５２Ｂとを有する。

　その後、第１配線３１及び第２配線３２を形成するためのリフトオフ用の成膜マスク（図示せず）を形成する。成膜マスクは、ポリマーマスクと、その上のレジストマスクとを含む二層構造を有する。そして、図７及び図１０に示すように、蒸着法により、金属層３１Ｘ及び３２Ｘを形成する。金属層３１Ｘ及び３２Ｘの形成の際には、図１０に示すように、基板１０の上面に垂直な方向から傾斜した方向から原料８１を供給する。より具体的には、平面視で、微細配線部３１Ｂの基部３１Ａ側の端部から第２超伝導体層２２側の端部へと原料８１が流れるように原料８１を供給する。このような方向から原料８１の供給を行った場合、第２配線３２の微細配線部３２Ｂを形成する領域には原料８１が到達せず、金属層は形成されない。例えば、金属層３１Ｘ及び３２Ｘの成膜速度は０．５ｎｍ／秒とし、金属層３１Ｘ及び３２Ｘの厚さは数十ｎｍとする。図７は、図１０中のVII-VII線に沿った断面図に相当する。

　続いて、図８及び図１１に示すように、金属層３１Ｘ及び３２Ｘの表面を酸化することにより、金属層３１Ｘの表面に絶縁体層４１を形成し、金属層３２Ｘの表面に絶縁体層４２を形成する。絶縁体層４１及び４２の形成では、例えば、金属層３１Ｘ及び３２Ｘの形成に用いた蒸着装置のチャンバ内のプロセス圧力を１Ｔｏｒｒ（約１３３．３２Ｐａ）とし、チャンバ内に酸素ガスを供給する。図８は、図１１中のVIII-VIII線に沿った断面図に相当する。

　次いで、図９及び図１２に示すように、蒸着法により、金属層３１Ｙ及び３２Ｙを形成する。金属層３１Ｙ及び３２Ｙの形成の際には、基板１０の上面に垂直な方向から傾斜した方向から原料８２を供給する。より具体的には、平面視で、微細配線部３２Ｂの基部３２Ａ側の端部から微細配線部３１Ｂ側の端部へと原料８２が流れるように原料８２を供給する。このような方向から原料８２の供給を行った場合、第１配線３１の微細配線部３１Ｂを形成する領域には原料８２が到達せず、金属層は形成されない。例えば、金属層３１Ｙ及び３２Ｙの成膜速度は０．５ｎｍ／秒とし、金属層３１Ｙ及び３２Ｙの厚さは数十ｎｍとする。図９は、図１２中のIX-IX線に沿った断面図に相当する。

　その後、成膜マスクのレジストマスクを除去する。レジストマスクの除去に伴って、レジストマスクの上に形成された金属層も除去される。続いて、成膜マスクのポリマーマスクを除去する。

　このようにして、第１実施形態に係る量子デバイス１を製造することができる。

　次に、第１実施形態に係る量子デバイス１の製造方法の第２例について説明する。図１３～図１８は、第１実施形態に係る量子デバイス１の製造方法の第２例を示す断面図である。図１３～図１８は、図１中のII-II線に沿った断面の変化を示す。

　まず、図１３に示すように、第１例と同様に、基板１１を準備する。基板１１は、基板１０と、酸化シリコン膜１２とを有する。酸化シリコン膜１２の厚さは、例えば３００ｎｍである。次いで、酸化シリコン膜１２の上にフォトレジストのパターン７１を形成する。酸化シリコン膜１２は犠牲層の一例である。パターン７１は第１マスクの一例である。

　その後、図１４に示すように、パターン７１をエッチングマスクとしたウェットエッチングにより、酸化シリコン膜１２を３００ｎｍの厚さで加工する。ウェットエッチングでは、エッチャントとして、濃度が５質量％の弗酸溶液を用いる。ウェットエッチングにより、基板１０の上面が露出する。酸化シリコン膜１２の残部１２Ａの側面は第４曲面１３Ｃを有する。

　続いて、図１５に示すように、パターン７１を除去する。次いで、酸化シリコン膜１２の残部１２Ａの上にステンシルマスク７２を形成する。ステンシルマスク７２は、平面視で残部１２Ａよりも広く形成する。ステンシルマスク７２は、第１超伝導体層２１を形成する領域と、第２超伝導体層２２を形成する領域とを露出するように形成する。ステンシルマスク７２は、基板１０の上面に垂直な側面７２Ａを有する。例えば、平面視でステンシルマスク７２の縁は残部１２Ａの上面の縁よりも１５０ｎｍ外側に位置する。ステンシルマスク７２の材料は、例えばニッケル等の金属である。ステンシルマスク７２は第２マスクの一例である。

　その後、図１６に示すように、基板１０、酸化シリコン膜１２の残部１２Ａ及びステンシルマスク７２の上に、残部１２Ａよりも薄く超伝導体層２６を形成する。超伝導体層２６の厚さは、例えば２００ｎｍである。

　続いて、図１７に示すように、ステンシルマスク７２を除去する。ステンシルマスク７２の除去により、ステンシルマスク７２の上の超伝導体層２６が除去される。この結果、第１超伝導体層２１及び第２超伝導体層２２が形成される。第１超伝導体層２１の第１側面２１Ｃは、ステンシルマスク７２の側面７２Ａに倣う第１平面５１Ａと、一方の第４曲面１３Ｃに倣う第１曲面５１Ｂとを有する。第２超伝導体層２２の第２側面２２Ｃは、ステンシルマスク７２の側面７２Ａに倣う第２平面５２Ａと、他方の第４曲面１３Ｃに倣う第２曲面５２Ｂとを有する。

　次いで、図１８に示すように、酸化シリコン膜１２の残部１２Ａを除去する。残部１２Ａは、例えば濃度が５質量％の弗酸溶液を用いて除去することができる。

　その後、第１例と同様に、第１配線３１及び第２配線３２を形成する。

　第１実施形態に係る量子デバイス１では、第１超伝導体層２１の第１側面２１Ｃが第１平面５１Ａを有し、第１配線３１が第１超伝導体層２１の第１上面２１Ｂ及び第１平面５１Ａに接触する。また、第１上面２１Ｂと第１平面５１Ａとの境界における第１超伝導体層２１の第１内角θ１は９０度以上である。第１内角θ１が９０度未満であると、第１上面２１Ｂと第１平面５１Ａとの境界の近傍にて、第１配線３１に大きな応力が作用し、第１配線３１に断線が生じるおそれがある。これに対し、本実施形態では、第１内角θ１が９０度以上であるため、第１配線３１の断線を抑制することができる。

　また、第１平面５１Ａが基板１０の上面に達する場合、第１平面５１Ａの下端の近傍にて、第１超伝導体層２１に電界集中が生じやすい。これに対し、本実施形態では、第１平面５１Ａが基板１０の上面に達するのではなく、第１平面５１Ａに連なる第１曲面５１Ｂが基板１０の上面に達する。また、第１曲面５１Ｂの曲率中心が第１曲面５１Ｂからみて第１超伝導体層２１側にある。このため、第１超伝導体層２１での電界集中を緩和することができる。

　このように、第１実施形態によれば、第１配線３１の断線を抑制しながら、第１超伝導体層２１での電界集中を緩和することができる。同様に、第２配線３２の断線を抑制しながら、第２超伝導体層２２での電界集中を緩和することができる。

　第１内角θ１は９０度以上であるが、第１内角θ１が大きいほど、第１平面５１Ａと第１曲面５１Ｂとの境界での第１超伝導体層２１の内角が小さくなり、第１内角θ１が過大である場合、この近傍で第１配線３１の断線が生じるおそれがある。第１内角θ１は、好ましくは９０度以上１００度以下であり、より好ましくは９０度以上９５度以下である。同様の理由で、第２内角θ２は、好ましくは９０度以上１００度以下であり、より好ましくは９０度以上９５度以下である。

　また、第１平面５１Ａの第１超伝導体層２１の厚さ方向における寸法Ｌ１が過小である場合、第１平面５１Ａの近傍にて第１配線３１に大きな応力が作用しやすく、断線が生じるおそれがある。寸法Ｌ１は、好ましくは５０ｎｍ以上であり、より好ましくは１００ｎｍ以上である。同様の理由で、第２平面５２Ａの第２超伝導体層２２の厚さ方向における寸法Ｌ２は、好ましくは５０ｎｍ以上であり、より好ましくは１００ｎｍ以上である。

　なお、量子デバイス１が、基板１０の上の超伝導体層を含むフィルタ及び共振器等を含んでもよい。この超伝導体層は、第１超伝導体層２１及び第２超伝導体層２２と同時に形成することができ、第１超伝導体層２１及び第２超伝導体層２２と同様に、その側面が平面と曲面とを含んでいてもよい。

　また、量子デバイス１の製造方法において、基板１１として、市販されている酸化膜付きシリコン基板を用いてもよく、シリコン基板の表面の熱酸化により

　（第２実施形態）
　第２実施形態について説明する。第２実施形態は、ジョセフソン素子を含む量子演算装置に関する。図１９は、第２実施形態に係る量子演算装置を示す図である。

　第２実施形態に係る量子演算装置２は、図１９に示すように、量子ビットチップ８１０と、信号発生器８２０と、信号復調器８３０と、極低温希釈冷凍機８４０とを有する。量子ビットチップ８１０は極低温希釈冷凍機８４０に収容され、１０ｍＫ以下の温度に冷却される。信号発生器８２０がマイクロ波パルス信号を発生し、量子ビットチップ８１０にマイクロ波パルス信号が入力される。量子ビットチップ８１０はマイクロ波パルス信号に応じた信号を出力し、信号復調器８３０が量子ビットチップ８１０から出力された信号を復調する。信号発生器８２０及び信号復調器８３０は、例えば室温程度の温度で使用される。

　量子ビットチップ８１０は複数の超伝導量子ビット８５０を含み、各超伝導量子ビット８５０は、ジョセフソン素子８５１と、ジョセフソン素子８５１に電気的に並列に接続されたキャパシタ８５２とを有する。ジョセフソン素子８５１は、第１実施形態に係る量子デバイス１と同様の構成を有し、ジョセフソン接合５を含み、第１超伝導体層２１と、第２超伝導体層２２とが、キャパシタ８５２に接続される。量子ビットチップ８１０が更にフィルタ及び共振器等を含んでもよい。

　第２実施形態に係る量子演算装置２に含まれるジョセフソン素子８５１が量子デバイス１と同様の構成を有するため、配線の断線を抑制しながら、超伝導体層での電界集中を緩和することができる。従って、デコヒーレンスを抑制し、優れた信頼性の量子計算を行うことができる。

　以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。

　１：量子デバイス
　２：量子演算装置
　５：ジョセフソン接合
　１０：基板
　１２：酸化シリコン膜
　１３Ａ：第３平面
　１３Ｂ：第３曲面
　１３Ｃ：第４曲面
　２１：第１超伝導体層
　２１Ａ：第１下面
　２１Ｂ：第１上面
　２１Ｃ：第１側面
　２２：第２超伝導体層
　２２Ａ：第２下面
　２２Ｂ：第２上面
　２２Ｃ：第２側面
　２６：超伝導体層
　３１：第１配線
　３２：第２配線
　３１Ａ、３２Ａ：基部
　３１Ｂ、３２Ｂ：微細配線部
　３１Ｘ、３１Ｙ、３２Ｘ、３２Ｙ：金属層
　４１、４２：絶縁体層
　５１Ａ：第１平面
　５１Ｂ：第１曲面
　５２Ａ：第２平面
　５２Ｂ：第２曲面
　７１：パターン
　７２：ステンシルマスク
　７２Ａ：側面
　８５０：超伝導量子ビット
　８５１：ジョセフソン素子

Claims

　基板と、
　前記基板の上に設けられた第１超伝導体層と、
　前記第１超伝導体層に電気的に接続された第１配線と、
　を有し、
　前記第１超伝導体層は、
　前記基板に接する第１下面と、
　前記第１下面に連なる第１側面と、
　前記第１側面に連なる第１上面と、
　を有し、
　前記第１側面は、
　前記第１上面に連なる第１平面と、
　前記第１平面及び前記第１下面に連なる第１曲面と、
　を有し、
　前記第１曲面の曲率中心は、前記第１曲面からみて前記第１超伝導体層側にあり、
　前記第１配線は、前記第１上面及び前記第１平面に接触することを特徴とする量子デバイス。
　前記第１配線は、超伝導体から構成されていることを特徴とする請求項１に記載の量子デバイス。
　前記第１配線は、アルミニウムを含むことを特徴とする請求項２に記載の量子デバイス。
　前記第１上面と前記第１平面との境界における前記第１超伝導体層の第１内角は９０度以上１００度以下であることを特徴とする請求項１乃至３のいずれか１項に記載の量子デバイス。
　前記基板の上に設けられた第２超伝導体層と、
　前記第２超伝導体層に電気的に接続された第２配線と、
　を有し、
　前記第２超伝導体層は、
　前記基板に接する第２下面と、
　前記第２下面に連なる第２側面と、
　前記第２側面に連なる第２上面と、
　を有し、
　前記第２側面は、
　前記第２上面に連なる第２平面と、
　前記第２平面及び前記第２下面に連なる第２曲面と、
　を有し、
　前記第２曲面の曲率中心は、前記第２曲面からみて前記第２超伝導体層側にあり、
　前記第２配線は、前記第２上面及び前記第２平面に接触し、
　前記第１配線と前記第２配線との間に設けられた絶縁体層を有することを特徴とする請求項１乃至３のいずれか１項に記載の量子デバイス。
　前記第２配線は、超伝導体から構成されていることを特徴とする請求項５に記載の量子デバイス。
　前記第２配線は、アルミニウムを含むことを特徴とする請求項６に記載の量子デバイス。
　前記第２上面と前記第２平面との境界における前記第２超伝導体層の第２内角は９０度以上１００度以下であることを特徴とする請求項５に記載の量子デバイス。
　請求項１又は２に記載の量子デバイスを含むことを特徴とする量子演算装置。
　基板の上に設けられた犠牲層の上に第１マスクを形成する工程と、
　前記第１マスクを用いて前記犠牲層をエッチングすることにより、前記犠牲層の側面に、前記基板の上面に連なる第３曲面と、前記犠牲層の上面及び前記第３曲面に連なる第３平面と、を形成する工程と、
　前記第３曲面と前記第３平面とを形成する工程の後に、前記第１マスクを除去する工程と、
　前記基板及び前記犠牲層の上に、前記犠牲層よりも薄い第３超伝導体層を形成する工程と、
　前記犠牲層と、前記犠牲層の上面の上の前記第３超伝導体層と、を除去して、前記基板の上に形成された前記第３超伝導体層から第１超伝導体層を形成する工程と、
　前記犠牲層と、前記犠牲層の上面の上の前記第３超伝導体層と、を除去する工程の後に、前記第１超伝導体層に接続される第１配線を形成する工程と、
　を有し、
　前記第１超伝導体層は、
　前記基板に接する第１下面と、
　前記第１下面に連なる第１側面と、
　前記第１側面に連なる第１上面と、
　を有し、
　前記第１側面は、
　前記第３平面に倣い、前記第１上面に連なる第１平面と、
　前記第３曲面に倣い、前記第１平面及び前記第１下面に連なる第１曲面と、
　を有し、
　前記第１曲面の曲率中心は、前記第１曲面からみて前記第１超伝導体層側にあり、
　前記第１配線は、前記第１上面及び前記第１平面に接触することを特徴とする量子デバイスの製造方法。
　基板の上に設けられた犠牲層の上に第１マスクを形成する工程と、
　前記第１マスクを用いて前記犠牲層をエッチングすることにより、前記犠牲層の側面に、前記基板の上面に連なる第４曲面を形成する工程と、
　前記第４曲面を形成する工程の後に、前記第１マスクを除去する工程と、
　前記犠牲層の上に第２マスクを、平面視で前記第２マスクの縁が前記犠牲層の縁よりも外側に位置するように形成する工程と、
　前記基板及び前記第２マスクの上に、前記犠牲層よりも薄い第３超伝導体層を形成する工程と、
　前記第２マスクと、前記第２マスクの上面の上の前記第３超伝導体層と、を除去して、前記基板の上に形成された前記第３超伝導体層から第１超伝導体層を形成する工程と、
　前記第１超伝導体層を形成する工程の後に、前記犠牲層を除去する工程と、
　前記犠牲層を除去する工程の後に、前記第１超伝導体層に接続される第１配線を形成する工程と、
　を有し、
　前記第１超伝導体層は、
　前記基板に接する第１下面と、
　前記第１下面に連なる第１側面と、
　前記第１側面に連なる第１上面と、
　を有し、
　前記第１側面は、
　前記第２マスクの側面７２Ａに倣い、前記第１上面に連なる第１平面と、
　前記第４曲面に倣い、前記第１平面及び前記第１下面に連なる第１曲面と、
　を有し、
　前記第１曲面の曲率中心は、前記第１曲面からみて前記第１超伝導体層側にあり、
　前記第１配線は、前記第１上面及び前記第１平面に接触することを特徴とする量子デバイスの製造方法。