WO2024049183A1 - 세라믹 기판 제조방법 - Google Patents

세라믹 기판 제조방법 Download PDF

Info

Publication number
WO2024049183A1
WO2024049183A1 PCT/KR2023/012841 KR2023012841W WO2024049183A1 WO 2024049183 A1 WO2024049183 A1 WO 2024049183A1 KR 2023012841 W KR2023012841 W KR 2023012841W WO 2024049183 A1 WO2024049183 A1 WO 2024049183A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal layer
ceramic substrate
manufacturing
pattern groove
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2023/012841
Other languages
English (en)
French (fr)
Inventor
이지형
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amogreentech Co Ltd
Original Assignee
Amogreentech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amogreentech Co Ltd filed Critical Amogreentech Co Ltd
Publication of WO2024049183A1 publication Critical patent/WO2024049183A1/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/098—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass

Definitions

  • the present invention relates to a method of manufacturing a ceramic substrate, and more specifically, to a method of manufacturing a ceramic substrate that saves time and cost for forming a metal pattern on an upper metal layer.
  • electric vehicles require an inverter that converts direct current voltage provided by a high-voltage battery into alternating current three-phase voltage to drive the motor.
  • the inverter is assembled with a power module to adjust and supply the high voltage of the driving battery to a state suitable for the motor.
  • the power module may include a semiconductor chip for power conversion and a ceramic substrate on which the semiconductor chip is mounted and connected through wire bonding.
  • the semiconductor chip generates high temperature heat due to high voltage and high current operation. If this heat continues, the semiconductor chip deteriorates and the performance of the power module deteriorates.
  • a ceramic substrate with a thick metal electrode with high thermal conductivity is used. Because the thickness of the metal electrode is thick in this ceramic substrate, the line/space dimensions are relatively larger.
  • a line refers to a pattern that protrudes above a plane and extends in the form of a line
  • space refers to the space between lines
  • the dimension of line/space refers to the width of the line and space in the direction parallel to the plane. .
  • the thickness is 0.3mm
  • a circuit with a line/space of 0.5mm is formed, and the time required for etching is approximately 1 hour.
  • the thickness is 0.8mm, a circuit with a line/space of 1.6mm must be formed, so the etching process takes approximately 24 hours or more, which is very inefficient.
  • the present invention was conceived to solve the above-mentioned problems of the present invention, and the present invention reduces costs and improves mass production efficiency by performing mechanical processing to form an upper pattern groove before the etching process in the patterning process of forming a metal pattern on the metal layer of a ceramic substrate.
  • the purpose is to provide a possible ceramic substrate manufacturing method.
  • a method of manufacturing a ceramic substrate according to an embodiment of the present invention to achieve the above-described object includes preparing an upper metal layer and a lower metal layer disposed on the upper and lower sides of the ceramic substrate, and applying heat and pressure to the upper portion of the upper metal layer. forming an upper pattern groove with a thickness thinner than the thickness of the upper metal layer; forming a photoresist pattern exposing the upper pattern groove on the upper surface of the upper metal layer; and forming an upper pattern groove using the photoresist pattern as an etch mask. It may include etching a portion of the upper metal layer corresponding to.
  • the thickness of the upper pattern groove may be formed to be 50% to 90% of the thickness of the upper metal layer.
  • the method may further include bonding an upper metal layer to the upper part of the ceramic substrate and bonding a lower metal layer to the lower portion of the ceramic substrate.
  • the joining step includes disposing a bonding layer between the upper surface of the ceramic substrate and the lower surface of the upper metal layer, and between the lower surface of the ceramic substrate and the upper surface of the lower metal layer, and melting the bonding layer to bond the ceramic substrate, upper metal layer, and lower metal layer. It may include steps.
  • the method of manufacturing a ceramic substrate according to an embodiment of the present invention may further include etching the exposed portion of the bonding layer until the upper surface of the ceramic substrate is exposed.
  • the step of disposing the bonding layer may include disposing a bonding layer made of a material containing at least one of Ag, AgCu, and AgCuTi by any one of plating, paste application, and foil attachment.
  • the upper metal layer can be separated into a plurality of metal patterns.
  • the width of the portion of the upper metal layer that is etched may be narrower than the width of the upper pattern groove.
  • a step-shaped protrusion may be formed on one side of each metal pattern facing each other.
  • each step forming the steps in the protrusion may have different protruding lengths.
  • the protrusion length of each step forming the protrusion may increase as it approaches the ceramic substrate.
  • one of each step forming the steps in the protrusion may be formed to be concave.
  • the method of manufacturing a ceramic substrate according to an embodiment of the present invention may further include the step of separating the lower metal layer into a plurality of metal patterns.
  • a method of manufacturing a ceramic substrate according to another embodiment of the present invention includes preparing an upper metal layer and a lower metal layer disposed on the upper and lower sides of a ceramic substrate, and cutting the upper portion of the upper metal layer to have a thickness thinner than the upper metal layer. forming a pattern groove, forming a photoresist pattern exposing the upper pattern groove on the upper surface of the upper metal layer, and using the photoresist pattern as an etch mask to etch the portion of the upper metal layer corresponding to the upper pattern groove. It may include steps.
  • the thickness of the upper pattern groove may be formed to be 50% to 90% of the thickness of the upper metal layer.
  • the method may further include bonding an upper metal layer to the upper part of the ceramic substrate and bonding a lower metal layer to the lower portion of the ceramic substrate.
  • the method for manufacturing a ceramic substrate according to an embodiment of the present invention it is possible to save time and cost for forming a metal pattern on the upper metal layer, which not only improves mass production efficiency but also improves the precision and quality of the pattern.
  • a step-shaped protrusion is formed on one side of each metal pattern facing each other to reduce the thickness in the edge area, thereby preventing thermal shock even when there is a sudden temperature change. It is strong and can relieve thermal stress.
  • the upper metal layer is formed of any one material of Cu, Al, and Cu alloy, and is formed to a thickness of 0.8 mm or more, so that high voltage and high current can be passed, It has excellent thermal conductivity and can be applied to high-output power conversion power modules that require high reliability.
  • the lower metal layer is formed of any one of Cu, Al, and Cu alloy, and is formed to a thickness of 0.8 mm or more, so that the high heat dissipation conditions required by the power module are met. can be satisfied, and reliability can be increased as it is resistant to thermal shock and thermal fatigue.
  • Figure 1 is a perspective view showing a ceramic substrate according to an embodiment of the present invention.
  • Figure 2 is a plan view showing a ceramic substrate according to an embodiment of the present invention.
  • FIG. 3 is a cross-sectional view taken along line A-A' in FIG. 2.
  • Figure 4 is a flowchart showing a method of manufacturing a ceramic substrate according to an embodiment of the present invention.
  • Figure 5 is a diagram for explaining the step of forming an upper pattern groove in the method of manufacturing a ceramic substrate according to an embodiment of the present invention.
  • Figure 6 is a diagram for explaining the steps of bonding an upper metal layer to the upper part of a ceramic substrate and bonding a lower metal layer to the lower part of the ceramic substrate in the method of manufacturing a ceramic substrate according to an embodiment of the present invention.
  • Figure 7 is a diagram for explaining the step of forming a photoresist pattern and the step of etching a portion of the upper metal layer in the method of manufacturing a ceramic substrate according to an embodiment of the present invention.
  • Figure 8 is a diagram for explaining the steps of etching a portion of the bonding layer until the upper surface of the ceramic substrate is exposed and removing the photoresist pattern in the method of manufacturing a ceramic substrate according to an embodiment of the present invention.
  • FIG. 9 is a diagram for explaining a modified example in which the etched width of the upper metal layer is narrower than the width of the upper pattern groove in the step of etching the upper metal layer of FIG. 7.
  • FIG. 10 is a diagram illustrating a state in which the portion of the bonding layer exposed in FIG. 9 and the photoresist pattern have been removed.
  • FIG. 11 is a diagram illustrating a modified example in which one of each step forming a step in the protrusion of FIG. 10 is formed concave.
  • Figure 12 is a diagram showing another modified example in which the lower metal layer is separated into a plurality of metal patterns.
  • Figure 13 is a flowchart showing a method of manufacturing a ceramic substrate according to another embodiment of the present invention.
  • Figure 14 is a diagram for explaining the step of forming an upper pattern groove in a method of manufacturing a ceramic substrate according to another embodiment of the present invention.
  • each layer (film), region, pattern or structure is said to be formed “on” or “under” the substrate, each layer (film), region, pad or pattern.
  • “on” and “under” include both being formed “directly” or “indirectly” through another layer.
  • the standards for the top or bottom of each floor are based on the drawing.
  • Figure 1 is a perspective view showing a ceramic substrate according to an embodiment of the present invention
  • Figure 2 is a plan view showing a ceramic substrate according to an embodiment of the present invention
  • Figure 3 is taken along line A-A' in Figure 2. This is a cross-sectional view.
  • the ceramic substrate 1 according to an embodiment of the present invention includes a ceramic substrate 100, an upper metal layer 200 bonded to the upper part of the ceramic substrate 100, and a ceramic substrate ( It may be configured to include a lower metal layer 300 bonded to the lower part of 100).
  • an AMB substrate is used as an example, but a DBC (Direct Bonding Copper) substrate can also be applied.
  • the AMB substrate is most suitable in terms of durability and heat dissipation efficiency.
  • the ceramic substrate 100 may be made of an oxide-based or nitride-based ceramic material.
  • the ceramic substrate 100 may be any one of alumina (Al 2 O 3 ), AlN, SiN, Si 3 N 4 , and Zirconia Toughened Alumina (ZTA), but is not limited thereto.
  • the upper metal layer 200 may be joined to the upper part of the ceramic substrate 100 by brazing through the bonding layer 400.
  • the upper metal layer 200 may be made of any one of Cu, Al, and Cu alloy (CuMo, etc.).
  • the upper metal layer 200 may be divided into a plurality of metal patterns 210 to enable electrical circuit connection with electrodes of semiconductor chips (not shown) such as Si, LED, VCSEL, SiC, and GaN.
  • the shape of the metal pattern 210 can be designed in various ways depending on the number of semiconductor chips to be mounted.
  • the upper metal layer 200 may be formed to have a thickness of 0.8 mm or more.
  • the upper metal layer 200 which connects the semiconductor chip and the circuit, must have high electrical conductivity and high thermal conductivity for heat dissipation.
  • the ceramic substrate 1 according to an embodiment of the present invention has electrical and thermal conductivity because the upper metal layer 200 is formed of any one of Cu, Al, and Cu alloy and is formed to a relatively thick thickness of 0.8 mm or more. It has the advantage of being excellent and applicable to high-output power conversion power modules.
  • the lower metal layer 300 is brazed to the lower part of the ceramic substrate 100 via the bonding layer 400, and may be formed to have a thickness of 0.8 mm or more.
  • the lower metal layer 300 may be made of any one of Cu, Al, and Cu alloy (CuMo, etc.) to increase heat dissipation efficiency.
  • the lower metal layer 300 may be formed as a flat plate to increase the bonding area with a heat sink (not shown), but is not limited to this.
  • the bonding layer 400 may be disposed between the upper surface of the ceramic substrate 100 and the lower surface of the upper metal layer 200, and between the lower surface of the ceramic substrate 100 and the upper surface of the lower metal layer 300, and may be disposed on the ceramic substrate at the brazing temperature. (100) and the upper and lower metal layers (200,300) can be integrally bonded.
  • the brazing temperature may be above 450°C.
  • the bonding layer 400 may be made of a material containing at least one of Ag, AgCu, and AgCuTi. Since materials such as Ag, AgCu, and AgCuTi have a thermal conductivity of about 350 W/m ⁇ K or more, heat dissipation efficiency can be increased by facilitating heat transfer between the ceramic substrate 100 and the upper and lower metal layers 200 and 300. In addition, the ceramic substrate 100 and the upper and lower metal layers 200 and 300 are hermetically bonded to each other through brazing bonding via the bonding layer 400, so that they can have high bonding strength and excellent high-temperature reliability.
  • Figure 4 is a flowchart showing a method of manufacturing a ceramic substrate according to an embodiment of the present invention.
  • the method for manufacturing a ceramic substrate includes preparing an upper metal layer 200 and a lower metal layer 300 disposed on the upper and lower sides of the ceramic substrate 100 (S10). ) and applying heat and pressure to the upper portion of the upper metal layer 200 to form an upper pattern groove 201 with a thickness thinner than the upper metal layer 200 (S20), and forming an upper pattern groove 201 with a thickness thinner than the upper metal layer 200 (S20).
  • the upper metal layer 200 and the lower metal layer 300 are formed of any one material among Cu, Al, and Cu alloy, and have a thickness of 0.8 mm or more. Because it is formed with a relatively thick thickness, it has excellent electrical and thermal conductivity and can be applied to high-output power conversion power modules.
  • the step of forming the upper pattern groove 201 involves applying heat and pressure to the upper portion of the upper metal layer 200 to create a thickness (t2) smaller than the thickness (t1) of the upper metal layer 200.
  • the upper pattern groove 201 can be formed.
  • the upper metal layer 200 is seated on the lower press mold 11, and as pressure is applied by the upper press mold 12, the upper pattern groove 201 may be formed.
  • pressure is applied to the upper metal layer 200 while heated at a high temperature, thereby forming an upper pattern groove 201 having a shape corresponding to the processing protrusion 12a of the upper press mold 12.
  • the upper pattern groove 201 may be formed by NCT (Numerical Control Turret Press).
  • the upper pattern groove 201 may be formed by removing a portion of the upper metal layer 200 in the range of 50% to 90% of the total thickness t1. For example, if the total thickness t1 of the upper metal layer 200 is 10 mm, the upper portion of the upper metal layer 200 may be removed to form the upper pattern groove 201 having a thickness t2 of 7 mm. Additionally, if the total thickness t1 of the upper metal layer 200 is 8 mm, the upper portion of the upper metal layer 200 may be removed to form the upper pattern groove 201 having a thickness t2 of 4 mm.
  • the upper metal layer 200 is bonded to the upper part of the ceramic substrate 100, and the lower metal layer 300 is bonded to the lower part of the ceramic substrate 100.
  • a joining step (S21) may be further included.
  • the bonding step (S21) involves disposing the bonding layer 400 between the upper surface of the ceramic substrate 100 and the lower surface of the upper metal layer 200, and between the lower surface of the ceramic substrate 100 and the upper surface of the lower metal layer 300. It may include a step (S21a) and a step (S21b) of melting the bonding layer 400 to bond the ceramic substrate 100, the upper metal layer 200, and the lower metal layer 300.
  • the step (S21a) of disposing the bonding layer 400 is performed by forming the bonding layer 400 made of a material containing at least one of Ag, AgCu, and AgCuTi by any one of plating, paste application, and foil attachment. It can be placed, and the thickness of the bonding layer 400 may range from about 0.005 mm to 1.0 mm, but is not limited thereto.
  • a step of bonding the ceramic substrate 100, the upper metal layer 200, and the lower metal layer 300 by melting the bonding layer 400 may be performed.
  • the lower metal layer 300, the ceramic substrate 100, and the upper metal layer 200 are stacked, and the bonding layer 400 interposed between each layer is heated at 450°C or higher, preferably at 780 to 900°C. It can be melted and brazed, and at this time, top weight or pressure can be applied to increase the bonding strength.
  • the step (S21) of bonding the upper metal layer 200 to the upper part of the ceramic substrate 100 and the lower metal layer 300 to the lower part of the ceramic substrate 100 includes the upper pattern groove. It may also be performed before the step of forming (201) (S20). That is, depending on the manufacturing environment, the upper metal layer 200 may be bonded to the ceramic substrate 100 before the upper pattern groove 201 is formed, and the upper and lower metal layers 200 and 300 may be bonded to the ceramic substrate 100. An upper pattern groove 201 may be formed in the upper metal layer 200.
  • the step (S30) of forming the photoresist pattern 20 exposing the upper pattern groove 201 on the upper surface of the upper metal layer 200 is a photolithography process on the upper metal layer 200.
  • the photoresist pattern 20 can be formed by performing.
  • the photolithography process may form the photoresist pattern 20 by forming a photoresist layer and then performing an exposure and development process on the photoresist layer.
  • the photoresist pattern 20 may be formed to expose the upper pattern groove 201 in order to etch the portion of the upper metal layer 200 corresponding to the upper pattern groove 201.
  • etching a portion of the upper metal layer 200 corresponding to the upper pattern groove 201 S40
  • the width w2 at which the upper metal layer 200 is etched may be wider than the width w1 of the upper pattern groove 201.
  • the exposed portion of the bonding layer 400 is etched into a ceramic substrate ( A step (S50) of etching until the upper surface of 100) is exposed may be further included.
  • the step of etching the ceramic substrate 100 until the upper surface is exposed (S50) may include etching the material formed by the reaction between the ceramic substrate 100 and the bonding layer 400.
  • the ceramic substrate 100 is a nitride-based material such as AlN or Si 3 N 4
  • TiN may be formed by reacting with Ti of the bonding layer 400, so a step of etching TiN may be included.
  • the step (S50) of etching the ceramic substrate 100 until the upper surface is exposed the step (S60) of removing the photoresist pattern 20 through dry or wet etching is performed, thereby forming a plurality of metal patterns.
  • a ceramic substrate (1) can be manufactured.
  • the portion of the upper metal layer 200 and the portion of the bonding layer 400 corresponding to the upper pattern groove 201 are etched until the upper surface of the ceramic substrate 100 is exposed, thereby forming a plurality of metal patterns separated from each other. (210) can be formed. Since the multiple metal patterns are electrically separated according to the pre-designed circuit pattern, short circuits do not occur when connected to the semiconductor chip and circuit.
  • the ceramic substrate manufacturing method of the present invention has the effect of shortening the chemical etching process time because press processing, a mechanical processing method, is performed in advance to form a plurality of metal patterns. Press processing may form the upper pattern groove 201 in the thickness direction by removing a portion of the upper metal layer 200 in the range of 50% to 90% of the total thickness.
  • the ceramic substrate manufacturing method of the present invention has the advantage of not only enabling efficient patterning but also improving the precision and quality of the pattern.
  • FIG. 9 is a view for explaining a modified example in which the width of the etched portion of the upper metal layer is narrower than the width of the upper pattern groove in the step of etching the portion of the upper metal layer in FIG. 7, and FIG. 10 is a view showing the bonding layer exposed in FIG. 9. This is a drawing showing a state in which parts of and the photoresist pattern have been removed.
  • the width w2 at which the portion of the upper metal layer 200' is etched is the width w1 of the upper pattern groove 201'.
  • the etched portions face each other on the ceramic substrate 1'.
  • a step-shaped protrusion 211' may be formed on one side of each metal pattern 210'.
  • the staircase shape means a multi-stage shape.
  • each step 211a' and 211b' forming the steps in the protrusion 211' may have different protruding lengths. Specifically, each step 211a' and 211b' forming steps in the protrusion 211' may be formed so that the protrusion length increases as it approaches the ceramic substrate 100'. That is, the lower end 211b' may be formed to protrude more than the upper end 211a'. In this way, the thickness of the protrusion 211' is reduced in the edge area, so the energy in the edge area is distributed, thereby relieving thermal stress, and has the advantage of being resistant to thermal shock.
  • FIG. 11 is a diagram illustrating another modified example in which one of each step forming a step in the protrusion of FIG. 10 is formed concave.
  • one of the steps 211a' and 211b' forming steps in the protrusion 211' may be concave.
  • the lower end 211b' may have a curved slope and may be concave in the direction of the ceramic substrate 100'.
  • Figure 12 is a diagram showing another modified example in which the lower metal layer is separated into a plurality of metal patterns.
  • the lower metal layer 300" of the ceramic substrate 1" may be separated into a plurality of metal patterns 310" and bonded to the lower surface of the ceramic substrate 100". That is, the method of manufacturing a ceramic substrate according to an embodiment of the present invention may further include the step of separating the lower metal layer 300" into a plurality of metal patterns 310".
  • the lower metal layer (300") may be formed as a flat plate to increase the bonding area with the heat sink, but depending on the various design forms of the power module, the lower metal layer (300") may be made of Si, LED, VCSEL, SiC, GaN, etc. It may be formed in a pattern that allows for electrical circuit connection with electrodes of a semiconductor chip (not shown).
  • the lower metal layer 300" may be divided into a plurality of metal patterns 310" to reduce the volume difference with the upper metal layer 200". That is, the lower metal layer 300" may be divided into a plurality of metal patterns (310").
  • the volume ratio of the upper metal layer (200) and the lower metal layer (300") is adjusted to be within the range of 0.9 to 1.1, thereby reducing the phenomenon of bending in a high temperature environment.
  • Lower metal layer (300") ) is a thick Cu layer formed to have a thickness of 0.8 mm or more like the upper metal layer (200"), so the process of separating the upper metal layer (200") into a plurality of metal patterns (310") is a process of dividing the upper metal layer (200") into a plurality of metal patterns (210"). It can be carried out in the same way as the separation process. That is, the step of separating the lower metal layer 300" into a plurality of metal patterns 310" involves applying heat and pressure to the lower metal layer 300" to create a lower pattern groove with a thickness thinner than the thickness of the lower metal layer 300".
  • the photoresist pattern is used as an etch mask to etch the portion of the lower metal layer (300") corresponding to the lower pattern groove, and then the exposed bonding layer It may include etching a portion of the ceramic substrate until the lower surface is exposed.
  • the step of separating the lower metal layer 300" into a plurality of metal patterns 310" may include etching the ceramic substrate 100". It may also be performed before the step of bonding the lower metal layer 300" to the lower part.
  • FIG. 13 is a flowchart showing a method of manufacturing a ceramic substrate according to another embodiment of the present invention
  • FIG. 14 is a diagram illustrating the step of forming an upper pattern groove in the method of manufacturing a ceramic substrate according to another embodiment of the present invention. .
  • the ceramic substrate manufacturing method includes preparing an upper metal layer 200 and a lower metal layer 300 disposed on the upper and lower sides of the ceramic substrate 100 (S10'). ), and cutting the upper portion of the upper metal layer 200 to form an upper pattern groove 201 with a thickness thinner than the thickness of the upper metal layer 200 (S20'), and on the upper surface of the upper metal layer 200.
  • a ceramic substrate manufacturing method preparing an upper metal layer 200 and a lower metal layer 300 disposed on the upper and lower sides of the ceramic substrate 100' (S10'), and the upper metal layer 200 ) forming a photoresist pattern 20 exposing the upper pattern groove 201 on the upper surface (S30'), and using the photoresist pattern 20 as an etch mask to correspond to the upper pattern groove 201.
  • the step (S40') of etching the portion of the upper metal layer 200 may be performed in the same manner as in one embodiment.
  • the upper portion of the upper metal layer 200 is cut to form the upper portion.
  • the upper pattern groove 201 may be formed with a thickness thinner than the thickness of the metal layer 200.
  • the cutting process may be performed through milling, which is a physical process, to form the upper pattern groove 201 in the thickness direction.
  • the upper portion of the upper metal layer 200 may be cut by a milling tip 10 such as an end mill rotating around a rotation axis, thereby forming an upper pattern groove 201 in the thickness direction.
  • a milling device (not shown) may be provided to freely form the upper pattern groove 201 with various depths and inclinations while moving the milling tip 10 according to a pre-designed pattern.
  • This mechanical processing method using the milling tip 10 has the advantage of being able to quickly and precisely form the upper pattern groove 201 even if the upper metal layer 200 is formed thick.
  • circuit patterns can be freely designed according to semiconductor chips, product specifications, etc., and since fine patterns can be formed, it is possible to design and manufacture various power modules.
  • the pattern change can be corrected by a computer, allowing flexible response to the changed pattern.
  • the ceramic substrate manufacturing method according to the above-described embodiments of the present invention has the effect of shortening the chemical etching process time by performing mechanical processing such as press processing or cutting processing in advance to form a plurality of electrode patterns.
  • the ceramic substrate manufacturing method of the present invention has the advantage of not only enabling efficient patterning but also improving pattern precision and quality.
  • the method of manufacturing a ceramic substrate according to embodiments of the present invention reduces the thickness in the edge area by forming a step-shaped protrusion on one side of each metal pattern facing each other, thereby preventing thermal shock even during rapid temperature changes. It is strong and can relieve thermal stress.
  • the ceramic substrate of the present invention described above can be applied to various devices requiring high power and high heat dissipation characteristics in addition to single-sided or double-sided cooling power modules.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Structure Of Printed Boards (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)

Abstract

본 발명은 세라믹 기판 제조방법에 관한 것으로, 세라믹 기재의 상하면에 접합되는 상하부 금속층 각각은 0.8mm 이상의 두께로 이루어져 고출력의 파워모듈에 적용 가능하고, 상부 금속층에 복수의 금속패턴을 형성하기 위하여 사전에 기계적 가공 방식인 프레스 가공 또는 절삭 가공을 실시하기 때문에 화학적 식각 공정 시간을 단축시킬 수 있다.

Description

세라믹 기판 제조방법
본 발명은 세라믹 기판 제조방법에 관한 것으로, 더욱 상세하게는 상부 금속층에 금속패턴을 형성하기 위한 시간 및 비용 절약이 가능한 세라믹 기판 제조방법(CERAMIC BOARD MANUFACTURING METHOD)에 관한 것이다.
일반적으로 전기차는 고전압 배터리에서 제공되는 직류 전압을, 모터를 구동하기 위한 교류 3상 전압으로 변환시키는 인버터가 필요하다.
이러한 인버터는 구동용 배터리의 높은 전압을 모터에 적합한 상태로 조절하여 공급하기 위한 파워모듈이 조립된다. 파워모듈은 전력의 변환을 위한 반도체 칩과, 반도체 칩이 실장되어 와이어 본딩으로 연결되는 세라믹 기판을 포함하여 구성될 수 있다. 여기서, 반도체 칩은 고전압 고전류 동작으로 인해 고온의 열이 발생한다. 이러한 열이 지속되면 반도체 칩이 열화되고, 파워모듈의 성능이 저하되는 문제가 있다.
이를 해결하기 위해, 열전도도가 높은 두꺼운 금속 전극이 적용된 세라믹 기판이 사용되는데, 이러한 세라믹 기판은 금속 전극의 두께가 두껍기 때문에 라인/스페이스(Line/Space)의 치수가 상대적으로 더 크다. 여기서, 라인은 평면 위로 돌출되어 라인 형태로 연장된 패턴을 가리키고, 스페이스는 라인들 사이의 공간을 의미하며, 라인/스페이스의 치수는 상기 평면에 평행한 방향으로 라인과 스페이스가 갖는 폭을 의미한다. 일 예로, 두께가 0.3mm이면 라인/스페이스(Line/Space)는 0.5mm인 회로를 형성하며, 이때 에칭 가공에 소요되는 시간은 대략 1시간이다. 반면, 두께가 0.8mm이면 라인/스페이스(Line/Space)는 1.6mm인 회로를 형성해야 하기 때문에 에칭 가공에 소용되는 시간이 대략 24시간 이상 소요되어 매우 비효율적이다.
본 발명의 상술한 문제점을 해결하고자 안출된 것으로서, 본 발명은 세라믹 기판의 금속층에 금속패턴을 형성하는 패터닝 공정에서 에칭 공정 이전에 상부 패턴홈을 형성하는 기계적 가공을 수행하여 원가 절감과 양산 효율화가 가능한 세라믹 기판 제조방법을 제공하는 데 그 목적이 있다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 세라믹 기판 제조방법은, 세라믹 기재의 상하부에 배치되는 상부 금속층과 하부 금속층을 준비하는 단계와, 상부 금속층의 상측 일부분에 열과 압력을 가하여 상부 금속층의 두께보다 얇은 두께의 상부 패턴홈을 형성하는 단계와, 상부 금속층의 상면에 상부 패턴홈을 노출시키는 포토레지스트 패턴을 형성하는 단계와, 포토레지스트 패턴을 식각 마스크로 이용하여 상부 패턴홈에 대응되는 상부 금속층의 부분을 식각하는 단계를 포함할 수 있다.
상부 패턴홈을 형성하는 단계에서, 상부 패턴홈의 두께는 상부 금속층 두께의 50% 이상 90% 이하가 되도록 형성할 수 있다.
상부 패턴홈을 형성하는 단계 이전 또는 이후에, 세라믹 기재의 상부에 상부 금속층을 접합하고, 세라믹 기재의 하부에 하부 금속층을 접합하는 단계를 더 포함할 수 있다.
접합하는 단계는, 세라믹 기재의 상면과 상부 금속층의 하면 사이, 세라믹 기재의 하면과 하부 금속층의 상면 사이에 접합층을 배치하는 단계와, 접합층을 용융시켜 세라믹 기재, 상부 금속층 및 하부 금속층을 접합하는 단계를 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 세라믹 기판 제조방법은, 노출된 접합층의 부분을 세라믹 기재의 상면이 노출될 때까지 식각하는 단계를 더 포함할 수 있다.
접합층을 배치하는 단계는, 도금, 페이스트 도포, 포일(foil) 부착 중 어느 하나의 방법으로 Ag, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어진 접합층을 배치할 수 있다.
식각하는 단계 이후에, 상부 금속층은 복수의 금속패턴으로 분리될 수 있다.
식각하는 단계에서, 상부 금속층의 부분이 식각되는 폭은 상부 패턴홈의 폭보다 좁을 수 있다. 여기서, 서로 마주하는 금속패턴 각각의 일측면은 계단 형태의 돌출부가 형성될 수 있다.
또한, 돌출부에서 계단을 이루는 각각의 단은 돌출되는 길이가 다를 수 있다.
또한, 돌출부에서 계단을 이루는 각각의 단은 세라믹 기재에 가까울수록 돌출 길이가 증가할 수 있다.
또한, 돌출부에서 계단을 이루는 각각의 단 중 어느 하나는 오목하게 형성될 수 있다.
또한, 본 발명의 일 실시예에 따른 세라믹 기판 제조방법은, 하부 금속층을 복수의 금속패턴으로 분리하는 단계를 더 포함할 수 있다.
본 발명의 다른 실시예에 따른 세라믹 기판 제조 방법은, 세라믹 기재의 상하부에 배치되는 상부 금속층과 하부 금속층을 준비하는 단계와, 상부 금속층의 상측 일부분을 절삭 가공하여 상부 금속층의 두께보다 얇은 두께의 상부 패턴홈을 형성하는 단계와, 상부 금속층의 상면에 상부 패턴홈을 노출시키는 포토레지스트 패턴을 형성하는 단계와, 포토레지스트 패턴을 식각 마스크로 이용하여, 상부 패턴홈에 대응되는 상부 금속층의 부분을 식각하는 단계를 포함할 수 있다.
상부 패턴홈을 형성하는 단계에서, 상부 패턴홈의 두께는 상부 금속층 두께의 50% 이상 90% 이하가 되도록 형성할 수 있다.
상부 패턴홈을 형성하는 단계 이전 또는 이후에, 세라믹 기재의 상부에 상부 금속층을 접합하고, 세라믹 기재의 하부에 하부 금속층을 접합하는 단계를 더 포함할 수 있다.
본 발명의 실시예에 따른 세라믹 기판 제조방법에 따르면, 금속층에 금속패턴을 형성하기 위하여 사전에 기계적 가공을 실시하여 상부 패턴홈을 형성하기 때문에, 상부 패턴홈에 대응되는 잔여 부분을 제거하기 위한 화학적 식각 공정의 시간을 단축할 수 있다.
또한, 본 발명의 실시예에 따른 세라믹 기판 제조방법에 따르면, 상부 금속층에 금속패턴을 형성하기 위한 시간 및 비용 절약이 가능하여 양산 효율화가 가능할 뿐만 아니라 패턴의 정밀도와 품질을 높일 수 있다.
또한, 본 발명의 실시예에 따른 세라믹 기판 제조방법에 따르면, 서로 마주하는 금속패턴 각각의 일측면에 계단 형태의 돌출부가 형성되게 하여 에지 영역에서의 두께를 감소시키고, 이를 통해 급격한 온도 변화에서도 열충격에 강하고, 열응력을 완화시킬 수 있다.
또한, 본 발명의 실시예에 따른 세라믹 기판 제조방법에 따르면, 상부 금속층이 Cu, Al, Cu 합금 중 어느 하나의 재료로 형성되고, 0.8mm 이상의 두께로 형성되기 때문에 고전압 고전류가 통전될 수 있고, 열전도성이 우수하여 고신뢰성이 요구되는 고출력의 전력 변환용 파워모듈에 적용 가능하다.
또한, 본 발명의 실시예에 따른 세라믹 기판 제조방법에 따르면, 하부 금속층이 Cu, Al, Cu 합금 중 어느 하나의 재료로 형성되고, 0.8mm 이상의 두께로 형성되기 때문에 파워모듈에서 요구하는 고방열 조건을 만족할 수 있고, 열충격 및 열피로에 강하여 신뢰성을 높일 수 있다.
도 1은 본 발명의 일 실시예에 따른 세라믹 기판을 도시한 사시도이다.
도 2는 본 발명의 일 실시예에 따른 세라믹 기판을 도시한 평면도이다.
도 3은 도 2의 A-A'선에 따른 단면도이다.
도 4는 본 발명의 일 실시예에 따른 세라믹 기판 제조방법을 도시한 흐름도이다.
도 5는 본 발명의 일 실시예에 따른 세라믹 기판 제조방법에서 상부 패턴홈을 형성하는 단계를 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 따른 세라믹 기판 제조방법에서 세라믹 기재의 상부에 상부 금속층을 접합하고, 세라믹 기재의 하부에 하부 금속층을 접합하는 단계를 설명하기 위한 도면이다.
도 7은 본 발명의 일 실시예에 따른 세라믹 기판 제조방법에서 포토레지스트 패턴을 형성하는 단계와 상부 금속층의 부분을 식각하는 단계를 설명하기 위한 도면이다.
도 8은 본 발명의 일 실시예에 따른 세라믹 기판 제조방법에서 접합층의 부분을 세라믹 기재의 상면이 노출될 때까지 식각하는 단계, 포토레지스트 패턴을 제거하는 단계를 설명하기 위한 도면이다.
도 9는 도 7의 상부 금속층의 부분을 식각하는 단계에서 상부 금속층의 부분이 식각되는 폭이 상부 패턴홈의 폭보다 좁은 변형예를 설명하기 위한 도면이다.
도 10은 도 9에서 노출된 접합층의 부분 및 포토레지스트 패턴이 제거된 상태를 도시한 도면이다.
도 11은 도 10의 돌출부에서 계단을 이루는 각각의 단 중 어느 하나가 오목하게 형성된 변형예를 도시한 도면이다.
도 12는 하부 금속층이 복수의 금속패턴으로 분리된 또 다른 변형예를 도시한 도면이다.
도 13은 본 발명의 다른 실시예에 따른 세라믹 기판 제조방법을 도시한 흐름도이다.
도 14는 본 발명의 다른 실시예에 따른 세라믹 기판 제조방법에서 상부 패턴홈을 형성하는 단계를 설명하기 위한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이고, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 또한, 본 명세서에서 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다.
실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드　또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는　"직접(directly)" 또는 "다른 층을 개재하여(indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위　또는 아래에 대한 기준은 도면을 기준으로 하는 것을 원칙으로 한다.
도면은 본 발명의 사상을 이해할 수 있도록 하기 위한 것일 뿐, 도면에 의해서 본 발명의 범위가 제한되는 것으로 해석되지 않아야 한다. 또한 도면에서 상대적인 두께, 길이나 상대적인 크기는 설명의 편의 및 명확성을 위해 과장될 수 있다.
도 1은 본 발명의 일 실시예에 따른 세라믹 기판을 도시한 사시도이고, 도 2는 본 발명의 일 실시예에 따른 세라믹 기판을 도시한 평면도이며, 도 3은 도 2의 A-A'선에 따른 단면도이다.
도 1 내지 도 3에 도시된 바에 의하면, 본 발명의 일 실시예에 따른 세라믹 기판(1)은 세라믹 기재(100), 세라믹 기재(100)의 상부에 접합되는 상부 금속층(200) 및 세라믹 기재(100)의 하부에 접합되는 하부 금속층(300)을 포함하여 구성될 수 있다. 본 실시예에서는 AMB 기판을 예로 들어 설명하나 DBC(Direct Bonding Copper) 기판을 적용할 수도 있다. 여기서, AMB 기판은 내구성 및 방열 효율면에서 가장 적합하다.
세라믹 기재(100)는 산화물계 또는 질화물계 세라믹 재료로 이루어질 수 있다. 예컨대, 세라믹 기재(100)는 알루미나(Al2O3), AlN, SiN, Si3N4, ZTA(Zirconia Toughened Alumina) 중 어느 하나일 수 있으나, 이에 한정되지는 않는다.
상부 금속층(200)은 세라믹 기재(100)의 상부에 접합층(400)을 매개로 브레이징 접합될 수 있다. 상부 금속층(200)은 Cu, Al, Cu 합금(CuMo 등) 중 어느 하나로 이루어질 수 있다. 상부 금속층(200)은 Si, LED, VCSEL, SiC, GaN 등의 반도체 칩(미도시)의 전극과 전기적 회로 연결이 가능하도록 복수의 금속패턴(210)으로 분리될 수 있다. 여기서, 금속패턴(210)의 형태는 실장되는 반도체 칩의 개수 등에 따라 다양하게 설계될 수 있다.
상부 금속층(200)을 복수의 금속패턴으로 분리하기 위한 공정에 대해서는 도 4 내지 도 8을 참조하여 자세히 후술하기로 한다.
상부 금속층(200)은 0.8mm 이상의 두께를 갖도록 형성될 수 있다. 고출력의 전력 변환이 이루어지는 파워모듈의 경우, 반도체 칩과 회로 연결이 이루어지는 상부 금속층(200)은 전기전도도가 높아야 하고, 방열을 위해 열전도도가 높아야 한다. 본 발명의 실시예에 따른 세라믹 기판(1)은 상부 금속층(200)이 Cu, Al, Cu 합금 중 어느 하나의 재료로 형성되고, 0.8mm 이상의 비교적 두꺼운 두께로 형성되기 때문에 전기전도성 및 열전도성이 우수하여 고출력의 전력 변환용 파워모듈에 적용 가능하다는 장점이 있다.
하부 금속층(300)은 세라믹 기재(100)의 하부에 접합층(400)을 매개로 브레이징 접합되는 것으로, 0.8mm 이상의 두께를 갖도록 형성될 수 있다. 하부 금속층(300)은 방열 효율을 높일 수 있도록 Cu, Al, Cu 합금(CuMo 등) 중 어느 하나로 이루어질 수 있다. 하부 금속층(300)은 히트싱크(미도시)와의 접합 면적을 높이도록 평판으로 형성될 수 있으나, 이에 한정되지는 않는다.
접합층(400)은 세라믹 기재(100)의 상면과 상부 금속층(200)의 하면 사이, 세라믹 기재(100)의 하면과 하부 금속층(300)의 상면 사이에 배치될 수 있고, 브레이징 온도에서 세라믹 기재(100)와 상하부 금속층(200,300)을 일체로 접합시킬 수 있다. 브레이징 온도는 450℃ 이상일 수 있다.
접합층(400)은 Ag, AgCu, AgCuTi 중 적어도 하나를 포함하는 재료로 이루어질 수 있다. Ag, AgCu 및 AgCuTi와 같은 재료는 열전도도가 약 350W/m·K 이상이기 때문에 세라믹 기재(100)와 상하부 금속층(200,300) 간의 열 전달을 용이하게 하여 방열 효율을 높일 수 있다. 또한, 세라믹 기재(100)와 상하부 금속층(200,300)은 접합층(400)을 매개로 한 브레이징 접합에 의해 서로 기밀하게 접합되어 높은 접합 강도를 가질 수 있고, 고온 신뢰성이 우수하다.
도 4는 본 발명의 일 실시예에 따른 세라믹 기판 제조방법을 도시한 흐름도이다.
도 4에 도시된 바에 의하면, 본 발명의 일 실시예에 따른 세라믹 기판 제조방법은, 세라믹 기재((100)의 상하부에 배치되는 상부 금속층(200)과 하부 금속층(300)을 준비하는 단계(S10)와, 상부 금속층(200)의 상측 일부분에 열과 압력을 가하여 상부 금속층(200)의 두께보다 얇은 두께의 상부 패턴홈(201)을 형성하는 단계(S20)와, 상부 금속층(200)의 상면에 상부 패턴홈(201)을 노출시키는 포토레지스트 패턴(20)을 형성하는 단계(S30)와, 포토레지스트 패턴(20)을 식각 마스크로 이용하여 상부 패턴홈(201)에 대응되는 상부 금속층(200)의 부분을 식각하는 단계(S40)를 포함할 수 있다.
상부 금속층(200)과 하부 금속층(300)을 준비하는 단계(S10)에서, 상부 금속층(200)과 하부 금속층(300)은 Cu, Al, Cu 합금 중 어느 하나의 재료로 형성되고, 0.8mm 이상의 비교적 두꺼운 두께로 형성되기 때문에 전기전도성 및 열전도성이 우수하여 고출력의 전력 변환용 파워모듈에 적용 가능하다.
도 5를 참조하면, 상부 패턴홈(201)을 형성하는 단계(S20)는, 상부 금속층(200)의 상측 일부분에 열과 압력을 가하여 상부 금속층(200)의 두께(t1)보다 얇은 두께(t2)의 상부 패턴홈(201)을 형성할 수 있다. 여기서, 상부 금속층(200)은 하부 프레스 금형(11)에 안착되고, 상부 프레스 금형(12)에 의해 압력이 가해짐에 따라 상부 패턴홈(201)이 형성될 수 있다. 이때, 상부 금속층(200)은 고온의 가열 상태에서 압력이 가해짐으로써 상부 프레스 금형(12)의 가공 돌기(12a)에 대응되는 형상의 상부 패턴홈(201)이 형성될 수 있다. 한편, 비록 자세히 도시되지는 않았으나, 상부 패턴홈(201)은 NCT(Numerical Control Turret Press)에 의해 형성될 수도 있다.
상부 패턴홈(201)을 형성하는 단계(S20)는, 상부 금속층(200)의 일부분을 전체 두께(t1)의 50% 내지 90% 범위만큼 제거하여 상부 패턴홈(201)을 형성할 수 있다. 예를 들어, 상부 금속층(200)의 전체 두께(t1)가 10mm이면, 상부 금속층(200)의 상측 일부분을 제거하여 두께(t2)가 7mm인 상부 패턴홈(201)을 형성할 수 있다. 또한, 상부 금속층(200)의 전체 두께(t1)가 8mm이면, 상부 금속층(200)의 상측 일부분을 제거하여 두께(t2)가 4mm인 상부 패턴홈(201)을 형성할 수 있다.
도 6을 참조하면, 상부 패턴홈을 형성하는 단계(S20) 이후에, 세라믹 기재(100)의 상부에 상부 금속층(200)을 접합하고, 세라믹 기재(100)의 하부에 하부 금속층(300)을 접합하는 단계(S21)를 더 포함할 수 있다. 접합하는 단계(S21)는, 세라믹 기재(100)의 상면과 상부 금속층(200)의 하면 사이, 세라믹 기재(100)의 하면과 하부 금속층(300)의 상면 사이에 접합층(400)을 배치하는 단계(S21a)와, 접합층(400)을 용융시켜 세라믹 기재(100), 상부 금속층(200) 및 하부 금속층(300)을 접합하는 단계(S21b)를 포함할 수 있다.
접합층(400)을 배치하는 단계(S21a)는, 도금, 페이스트 도포, 포일(foil) 부착 중 어느 하나의 방법으로 Ag, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어진 접합층(400)을 배치할 수 있고, 접합층(400)의 두께는 약 0.005mm 내지 1.0mm 범위일 수 있으나, 이에 한정되지는 않는다.
접합층(400)을 배치하는 단계 이후에, 접합층(400)을 용융시켜 세라믹 기재(100), 상부 금속층(200) 및 하부 금속층(300)을 접합하는 단계를 수행할 수 있다. 접합하는 단계는 하부 금속층(300), 세라믹 기재(100) 및 상부 금속층(200)을 적층한 상태에서 각 층 사이에 개재된 접합층(400)을 450℃ 이상, 바람직하게는 780~900℃에서 용융시켜 브레이징 접합할 수 있고, 이때 접합력을 높이기 위해 상부 중량 또는 가압을 실시할 수 있다.
한편, 비록 도시되지는 않았으나, 세라믹 기재(100)의 상부에 상부 금속층(200)을 접합하고, 세라믹 기재(100)의 하부에 하부 금속층(300)을 접합하는 단계(S21)는, 상부 패턴홈(201)을 형성하는 단계(S20) 이전에 수행할 수도 있다. 즉, 제조 환경에 따라 상부 금속층(200)은 상부 패턴홈(201)이 형성되기 이전에 세라믹 기재(100)에 접합될 수 있고, 상하부 금속층(200,300)이 세라믹 기재(100)에 접합된 상태에서 상부 금속층(200)에 상부 패턴홈(201)을 형성할 수도 있다.
도 7을 참조하면, 상부 금속층(200)의 상면에 상부 패턴홈(201)을 노출시키는 포토레지스트 패턴(20)을 형성하는 단계(S30)는, 상부 금속층(200) 상에서 포토리소그래피(photolithography) 공정을 수행하여 포토레지스트 패턴(20)을 형성할 수 있다. 비록 자세히 도시되지는 않았으나, 포토리소그래피 공정은 포토레지스트 층을 형성한 후, 포토레지스트 층에 노광 및 현상 공정을 수행하여 포토레지스트 패턴(20)을 형성할 수 있다. 여기서, 포토레지스트 패턴(20)은 상부 패턴홈(201)에 대응되는 상부 금속층(200)의 부분을 식각하기 위하여 상부 패턴홈(201)을 노출시키도록 형성될 수 있다.
포토레지스트 패턴(20)을 형성하는 단계(S30) 이후에, 포토레지스트 패턴(20)을 식각 마스크로 이용하여, 상부 패턴홈(201)에 대응되는 상부 금속층(200)의 부분을 식각하는 단계(S40)를 수행할 수 있다. 상부 금속층(200)의 부분을 식각하는 단계(S40)에서, 상부 금속층(200)이 식각되는 폭(w2)은 상부 패턴홈(201)의 폭(w1)보다 넓을 수 있다.
도 8을 참조하면, 본 발명의 일 실시예에 따른 세라믹 기판 제조방법은, 상부 금속층(200)의 부분을 식각하는 단계(S40) 이후에, 노출된 접합층(400)의 부분을 세라믹 기재(100)의 상면이 노출될 때까지 식각하는 단계(S50)를 더 포함할 수 있다. 세라믹 기재(100)의 상면이 노출될 때까지 식각하는 단계(S50)는, 세라믹 기재(100)와 접합층(400)이 반응하여 형성된 물질을 식각하는 단계를 포함할 수 있다. 일례로, 세라믹 기재(100)가 AlN, Si3N4 등의 질화물계 재료일 경우, 접합층(400)의 Ti와 반응하여 TiN이 형성될 수 있으므로 TiN을 식각하는 단계를 포함할 수 있다.
세라믹 기재(100)의 상면이 노출될 때까지 식각하는 단계(S50) 이후에, 포토레지스트 패턴(20)을 건식 또는 습식 식각을 통하여 제거하는 단계(S60)를 수행함으로써, 복수의 금속패턴이 형성된 세라믹 기판(1)을 제조할 수 있다.
이와 같이, 상부 패턴홈(201)에 대응되는 상부 금속층(200)의 부분 및 접합층(400)의 부분을 세라믹 기재(100)의 상면이 노출될 때까지 식각함으로써, 서로 분리된 복수의 금속패턴(210)을 형성할 수 있다. 복수의 금속패턴은 기설계된 회로패턴에 맞게 전기적으로 분리되어 있기 때문에 반도체 칩과 회로 연결 시 쇼트 현상이 발생하지 않는다.
상부 금속층(200)의 두께가 0.8mm 이상으로 두껍게 형성될 경우, 에칭 공정으로만 전극 패턴을 형성하는 것은 에칭 시간이 너무 오래 걸릴 뿐만 아니라 패턴의 정밀도도 좋지 않은 문제점이 있다. 반면, 본 발명의 세라믹 기판 제조방법은 복수의 금속패턴을 형성하기 위하여 사전에 기계적 가공 방식인 프레스 가공을 실시하기 때문에 화학적 식각 공정 시간을 단축시킬 수 있다는 효과가 있다. 프레스 가공은 상부 금속층(200)의 일부분을 전체 두께의 50% 내지 90% 범위만큼 제거하여 두께 방향의 상부 패턴홈(201)을 형성할 수 있다. 따라서, 상부 금속층(200)의 두께가 10mm 정도로 매우 두껍더라도 7mm 두께의 상부 패턴홈(201)을 사전에 형성해 놓으면 상부 금속층(200)의 두께가 3mm로 줄어들어 식각 공정에 소요되는 시간을 획기적으로 줄일 수 있다. 이와 같이, 본 발명의 세라믹 기판 제조방법은 효율적인 패터닝이 가능할 뿐만 아니라 패턴의 정밀도와 품질을 높일 수 있다는 장점이 있다.
도 9는 도 7의 상부 금속층의 부분을 식각하는 단계에서 상부 금속층의 부분이 식각되는 폭이 상부 패턴홈의 폭보다 좁은 변형예를 설명하기 위한 도면이고, 도 10은 도 9에서 노출된 접합층의 부분 및 포토레지스트 패턴이 제거된 상태를 도시한 도면이다.
도 9를 참조하면, 상부 금속층(200')의 부분을 식각하는 단계(S40)에서, 상부 금속층(200')의 부분이 식각되는 폭(w2)은 상부 패턴홈(201')의 폭(w1)보다 좁을 수 있다. 이와 같이 상부 금속층(200')의 부분이 식각되는 폭(w2)이 상부 패턴홈(201')의 폭(w1)보다 좁을 경우, 도 10에 도시된 바와 같이 세라믹 기판(1')에서 서로 마주하는 금속패턴(210') 각각의 일측면은 계단 형태의 돌출부(211')가 형성될 수 있다. 여기서, 계단 형태는 다단을 이루는 형태를 의미한다. 모서리, 가장자리와 같이 응력(stresss)이 집중되는 에지 영역은 열충격에 취약하기 때문에 급격한 온도 변화에서 균열이 발생할 수 있다. 반면, 서로 마주하는 금속패턴(201') 각각의 일측면에 계단 형태의 돌출부(211')가 형성되면, 에지 영역의 두께가 최소화되고, 에지 영역의 에너지가 분산되어 열응력이 완화될 수 있다.
돌출부(211')에서 계단을 이루는 각각의 단(211a',211b')은 돌출되는 길이가 다르게 형성될 수 있다. 구체적으로, 돌출부(211')에서 계단을 이루는 각각의 단(211a',211b')은 세라믹 기재(100')에 가까울수록 돌출 길이가 증가하도록 형성될 수 있다. 즉, 상측 단(211a')에 비해 하측 단(211b')이 더 돌출되게 형성될 수 있다. 이와 같이, 돌출부(211')는 에지 영역에서 두께가 감소하므로 에지 영역의 에너지가 분산되어 열응력이 완화되고, 열충격에 강하다는 장점이 있다.
도 11은 도 10의 돌출부에서 계단을 이루는 각각의 단 중 어느 하나가 오목하게 형성된 다른 변형예를 도시한 도면이다.
도 11을 참조하면, 돌출부(211')에서 계단을 이루는 각각의 단(211a',211b') 중 어느 하나는 오목하게 형성될 수 있다. 예를 들어, 하측 단(211b')은 곡선 형태의 경사를 갖고, 세라믹 기재(100') 방향으로 오목한 형상일 수 있다.
도 12는 하부 금속층이 복수의 금속패턴으로 분리된 또 다른 변형예를 도시한 도면이다.
도 12를 참조하면, 세라믹 기판(1")에서 하부 금속층(300")은 복수의 금속패턴(310")으로 분리되어 세라믹 기재(100)")의 하면에 접합될 수 있다. 즉, 본 발명의 일 실시예에 따른 세라믹 기판 제조방법은, 하부 금속층(300")을 복수의 금속패턴(310")으로 분리하는 단계를 더 포함할 수 있다. 하부 금속층(300")은 히트싱크와의 접합 면적을 높이도록 평판으로 형성될 수 있으나, 파워모듈의 다양한 설계 형태에 따라, 하부 금속층(300")은 Si, LED, VCSEL, SiC, GaN 등의 반도체 칩(미도시)의 전극과 전기적 회로 연결이 가능한 패턴으로 형성될 수도 있다. 또한, 하부 금속층(300")은 상부 금속층(200")과의 부피 차이를 줄이기 위해 복수의 금속패턴(310")으로 분리될 수도 있다. 즉, 하부 금속층(300")이 복수의 금속패턴(310")으로 분리되어 부피가 감소하면, 상부 금속층(200")과 하부 금속층(300")의 부피비가 0.9 내지 1.1 범위 내에 있도록 조절되어 고온 환경에서 휘어지는 현상이 줄어들 수 있다. 하부 금속층(300")은 상부 금속층(200")과 마찬가지로 0.8mm 이상의 두께를 갖도록 형성된 Thick Cu 층이기 때문에 복수의 금속패턴(310")으로 분리하는 공정은 상부 금속층(200")을 복수의 금속패턴(210")으로 분리하는 공정과 동일하게 진행될 수 있다. 즉, 하부 금속층(300")을 복수의 금속패턴(310")으로 분리하는 단계는, 하부 금속층(300")에 열과 압력을 가하여 하부 금속층(300")의 두께보다 얇은 두께의 하부 패턴홈을 형성하고, 하부 패턴홈을 노출시키는 포토레지스트 패턴을 형성한 후, 포토레지스트 패턴을 식각 마스크로 이용하여 하부 패턴홈에 대응되는 하부 금속층(300")의 부분을 식각하고, 이후에 노출된 접합층의 부분을 세라믹 기재의 하면이 노출될 때까지 식각하는 단계를 포함할 수 있다. 또한, 하부 금속층(300")을 복수의 금속패턴(310")으로 분리하는 단계는, 세라믹 기재(100")의 하부에 하부 금속층(300")을 접합하는 단계 이전에 수행할 수도 있다.
도 13은 본 발명의 다른 실시예에 따른 세라믹 기판 제조방법을 도시한 흐름도이고, 도 14는 본 발명의 다른 실시예에 따른 세라믹 기판 제조방법에서 상부 패턴홈을 형성하는 단계를 설명하기 위한 도면이다.
도 13에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 세라믹 기판 제조방법은, 세라믹 기재(100)의 상하부에 배치되는 상부 금속층(200)과 하부 금속층(300)을 준비하는 단계(S10')와, 상부 금속층(200)의 상측 일부분을 절삭 가공하여 상부 금속층(200)의 두께보다 얇은 두께의 상부 패턴홈(201)을 형성하는 단계(S20')와, 상부 금속층(200)의 상면에 상부 패턴홈(201)을 노출시키는 포토레지스트 패턴(20)을 형성하는 단계(S30')와, 포토레지스트 패턴(20)을 식각 마스크로 이용하여, 상부 패턴홈(201)에 대응되는 상부 금속층(200)의 부분을 식각하는 단계(S40')를 포함할 수 있다.
본 발명의 다른 실시예에 따른 세라믹 기판 제조방법에서, 세라믹 기재(100')의 상하부에 배치되는 상부 금속층(200)과 하부 금속층(300)을 준비하는 단계(S10')와, 상부 금속층(200)의 상면에 상부 패턴홈(201)을 노출시키는 포토레지스트 패턴(20)을 형성하는 단계(S30')와, 포토레지스트 패턴(20)을 식각 마스크로 이용하여, 상부 패턴홈(201)에 대응되는 상부 금속층(200)의 부분을 식각하는 단계(S40')는 일 실시예와 동일하게 수행할 수 있다. 본 발명의 다른 실시예에 따른 세라믹 기판 제조방법은, 도 14에 도시된 바와 같이 상부 패턴홈(201)을 형성하는 단계(S20')에서, 상부 금속층(200)의 상측 일부분을 절삭 가공하여 상부 금속층(200)의 두께보다 얇은 두께의 상부 패턴홈(201)을 형성할 수 있다. 여기서, 절삭 가공은 물리적 가공인 밀링(Milling) 가공을 수행하여 두께 방향의 상부 패턴홈(201)을 형성할 수 있다. 여기서, 상부 금속층(200)은 회전축을 중심으로 회전하는 엔드밀과 같은 밀링 팁(10)에 의해 상측 일부분이 절삭되어 두께 방향의 상부 패턴홈(201)이 형성될 수 있다. 비록 도시되지는 않았으나, 밀링 장치(미도시)는 밀링 팁(10)을 기설계된 패턴에 맞게 이동시키면서 다양한 깊이 및 기울기를 가진 상부 패턴홈(201)을 자유롭게 형성하도록 구비될 수 있다. 이러한 밀링 팁(10)을 이용한 기계적 가공 방식은 상부 금속층(200)의 두께가 두껍게 형성되더라도 신속하고 정밀하게 상부 패턴홈(201)을 형성할 수 있다는 장점이 있다. 즉, 반도체 칩, 제품 스펙 등에 따라 자유롭게 회로패턴 설계가 가능하며, 미세 패턴을 형성할 수 있기 때문에 다양한 파워모듈의 설계 및 제작이 가능하다. 또한, 패턴이 바뀌더라도 패턴 변화를 컴퓨터로 교정하여 변화된 패턴에 맞게 유연한 대응이 가능하다.
상술한 본 발명의 실시예들에 따른 세라믹 기판 제조방법은 복수의 전극패턴을 형성하기 위하여 사전에 기계적 가공 방식인 프레스 가공 또는 절삭 가공을 실시하기 때문에 화학적 식각 공정 시간을 단축시킬 수 있다는 효과가 있다. 또한, 본 발명의 세라믹 기판 제조방법은 효율적인 패터닝이 가능할 뿐만 아니라 패턴의 정밀도와 품질도 높일 수 있다는 장점이 있다.
아울러, 본 발명의 실시예들에 따른 세라믹 기판 제조방법은 서로 마주하는 금속패턴 각각의 일측면에 계단 형태의 돌출부가 형성되게 하여 에지 영역에서의 두께를 감소시키고, 이를 통해 급격한 온도 변화에서도 열충격에 강하고, 열응력을 완화시킬 수 있다.
상술한 본 발명의 세라믹 기판은 단면 또는 양면 냉각 파워모듈 외에도 고전력 및 고방열 특성이 필요한 다양한 장치 적용 가능하다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (16)

  1. 세라믹 기재의 상하부에 배치되는 상부 금속층과 하부 금속층을 준비하는 단계;
    상기 상부 금속층의 상측 일부분에 열과 압력을 가하여 상기 상부 금속층의 두께보다 얇은 두께의 상부 패턴홈을 형성하는 단계;
    상기 상부 금속층의 상면에 상기 상부 패턴홈을 노출시키는 포토레지스트 패턴을 형성하는 단계; 및
    상기 포토레지스트 패턴을 식각 마스크로 이용하여 상기 상부 패턴홈에 대응되는 상기 상부 금속층의 부분을 식각하는 단계를 포함하는 세라믹 기판 제조방법.
  2. 제1항에 있어서,
    상기 상부 패턴홈을 형성하는 단계에서,
    상기 상부 패턴홈의 두께는 상기 상부 금속층 두께의 50% 이상 90% 이하가 되도록 형성하는 세라믹 기판 제조방법.
  3. 제1항에 있어서,
    상기 상부 패턴홈을 형성하는 단계 이전 또는 이후에,
    상기 세라믹 기재의 상부에 상기 상부 금속층을 접합하고, 상기 세라믹 기재의 하부에 상기 하부 금속층을 접합하는 단계를 더 포함하는 세라믹 기판 제조방법.
  4. 제3항에 있어서,
    상기 접합하는 단계는,
    상기 세라믹 기재의 상면과 상기 상부 금속층의 하면 사이, 상기 세라믹 기재의 하면과 상기 하부 금속층의 상면 사이에 접합층을 배치하는 단계; 및
    상기 접합층을 용융시켜 상기 세라믹 기재, 상기 상부 금속층 및 상기 하부 금속층을 접합하는 단계를 포함하는 세라믹 기판 제조방법.
  5. 제4항에 있어서,
    노출된 상기 접합층의 부분을 상기 세라믹 기재의 상면이 노출될 때까지 식각하는 단계를 더 포함하는 세라믹 기판 제조방법.
  6. 제4항에 있어서,
    상기 접합층을 배치하는 단계는,
    도금, 페이스트 도포, 포일(foil) 부착 중 어느 하나의 방법으로 Ag, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어진 접합층을 배치하는 세라믹 기판 제조방법.
  7. 제1항에 있어서,
    상기 식각하는 단계 이후에,
    상기 상부 금속층은 복수의 금속패턴으로 분리된 세라믹 기판 제조방법.
  8. 제7항에 있어서,
    상기 식각하는 단계에서,
    상기 상부 금속층의 부분이 식각되는 폭은 상기 상부 패턴홈의 폭보다 좁은 세라믹 기판 제조방법.
  9. 제8항에 있어서,
    서로 마주하는 상기 금속패턴 각각의 일측면은 계단 형태의 돌출부가 형성된 세라믹 기판 제조방법.
  10. 제9항에 있어서,
    상기 돌출부에서 상기 계단을 이루는 각각의 단은 돌출되는 길이가 다른 세라믹 기판 제조방법.
  11. 제9항에 있어서,
    상기 돌출부에서 상기 계단을 이루는 각각의 단은 상기 세라믹 기재에 가까울수록 돌출 길이가 증가하는 세라믹 기판 제조방법.
  12. 제9항에 있어서,
    상기 돌출부에서 상기 계단을 이루는 각각의 단 중 어느 하나는 오목하게 형성된 세라믹 기판 제조방법.
  13. 제1항에 있어서,
    상기 하부 금속층을 복수의 금속패턴으로 분리하는 단계를 더 포함하는 세라믹 기판 제조방법.
  14. 세라믹 기재의 상하부에 배치되는 상부 금속층과 하부 금속층을 준비하는 단계;
    상기 상부 금속층의 상측 일부분을 절삭 가공하여 상기 상부 금속층의 두께보다 얇은 두께의 상부 패턴홈을 형성하는 단계;
    상기 상부 금속층의 상면에 상기 상부 패턴홈을 노출시키는 포토레지스트 패턴을 형성하는 단계; 및
    상기 포토레지스트 패턴을 식각 마스크로 이용하여, 상기 상부 패턴홈에 대응되는 상기 상부 금속층의 부분을 식각하는 단계를 포함하는 세라믹 기판 제조방법.
  15. 제14항에 있어서,
    상기 상부 패턴홈을 형성하는 단계에서,
    상기 상부 패턴홈의 두께는 상기 상부 금속층 두께의 50% 이상 90% 이하가 되도록 형성하는 세라믹 기판 제조방법.
  16. 제14항에 있어서,
    상기 상부 패턴홈을 형성하는 단계 이전 또는 이후에,
    상기 세라믹 기재의 상부에 상기 상부 금속층을 접합하고, 상기 세라믹 기재의 하부에 상기 하부 금속층을 접합하는 단계를 더 포함하는 세라믹 기판 제조방법.
PCT/KR2023/012841 2022-09-02 2023-08-30 세라믹 기판 제조방법 Ceased WO2024049183A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220111358A KR102855258B1 (ko) 2022-09-02 2022-09-02 세라믹 기판 제조방법
KR10-2022-0111358 2022-09-02

Publications (1)

Publication Number Publication Date
WO2024049183A1 true WO2024049183A1 (ko) 2024-03-07

Family

ID=90098266

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2023/012841 Ceased WO2024049183A1 (ko) 2022-09-02 2023-08-30 세라믹 기판 제조방법

Country Status (2)

Country Link
KR (1) KR102855258B1 (ko)
WO (1) WO2024049183A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031718A (ja) * 2001-07-11 2003-01-31 Mitsubishi Electric Corp 電力用半導体装置
JP2005101353A (ja) * 2003-09-25 2005-04-14 Toshiba Corp セラミックス回路基板
KR20190119000A (ko) * 2016-08-30 2019-10-21 주식회사 아모센스 세라믹 기판 및 그 제조방법
KR20190139810A (ko) * 2018-06-08 2019-12-18 이종은 반도체용 방열기판의 제조 방법
KR20220093662A (ko) * 2020-12-28 2022-07-05 주식회사 아모센스 전력반도체 모듈의 제조방법 및 이에 의해 제조된 전력반도체 모듈

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013137214A1 (ja) 2012-03-14 2013-09-19 日本特殊陶業株式会社 セラミック基板およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031718A (ja) * 2001-07-11 2003-01-31 Mitsubishi Electric Corp 電力用半導体装置
JP2005101353A (ja) * 2003-09-25 2005-04-14 Toshiba Corp セラミックス回路基板
KR20190119000A (ko) * 2016-08-30 2019-10-21 주식회사 아모센스 세라믹 기판 및 그 제조방법
KR20190139810A (ko) * 2018-06-08 2019-12-18 이종은 반도체용 방열기판의 제조 방법
KR20220093662A (ko) * 2020-12-28 2022-07-05 주식회사 아모센스 전력반도체 모듈의 제조방법 및 이에 의해 제조된 전력반도체 모듈

Also Published As

Publication number Publication date
KR102855258B1 (ko) 2025-09-04
KR20240032414A (ko) 2024-03-12

Similar Documents

Publication Publication Date Title
WO2019011198A1 (zh) 一种功率半导体集成式封装用陶瓷模块及其制备方法
CN102569223B (zh) 一种功率器件绝缘散热结构及电路板、电源设备
WO2018133069A1 (zh) Igbt模组及其制造方法
WO2020242255A1 (ko) 반도체용 방열기판 및 그 제조 방법
WO2022250358A1 (ko) 인버터 파워모듈
WO2023163439A1 (ko) 세라믹 기판 유닛 및 그 제조방법
WO2011060714A1 (zh) Led发光模组及其制造方法
WO2011111989A2 (ko) 금속접합 세라믹기판
WO2023163423A1 (ko) 세라믹 기판 유닛 및 그 제조방법
WO2023132595A1 (ko) 세라믹 기판 유닛 및 그 제조방법
WO2023055127A1 (ko) 파워모듈용 세라믹 기판, 그 제조방법 및 이를 구비한 파워모듈
WO2022174396A1 (zh) 封装结构、动力电气控制系统及制造方法
WO2023033425A1 (ko) 파워모듈용 세라믹 기판, 그 제조방법 및 이를 구비한 파워모듈
WO2023211106A1 (ko) 세라믹 기판 제조방법
WO2023163438A1 (ko) 세라믹 기판 유닛 및 그 제조방법
WO2022203288A1 (ko) 파워모듈 및 그 제조방법
WO2024049183A1 (ko) 세라믹 기판 제조방법
WO2024063410A1 (ko) 히트싱크 일체형 파워모듈용 기판 및 그 제조방법
WO2026016907A1 (zh) 一种分立功率器件与电容集成结构、电机控制器及汽车
WO2024151029A1 (ko) 방열기판 패키지 제조방법
WO2022211329A1 (ko) 파워모듈의 제조방법
WO2025033775A1 (ko) 세라믹 기판 유닛 및 그 제조방법
WO2018126421A1 (zh) 一种正负分离的led组件、汽车车灯及手电筒
WO2023149774A1 (ko) 세라믹 기판 유닛 및 그 제조방법
WO2024210582A2 (ko) 다층 금속접합 세라믹 기판 및 그 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23860859

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 23860859

Country of ref document: EP

Kind code of ref document: A1