WO2020242255A1 - 반도체용 방열기판 및 그 제조 방법 - Google Patents

반도체용 방열기판 및 그 제조 방법 Download PDF

Info

Publication number
WO2020242255A1
WO2020242255A1 PCT/KR2020/007026 KR2020007026W WO2020242255A1 WO 2020242255 A1 WO2020242255 A1 WO 2020242255A1 KR 2020007026 W KR2020007026 W KR 2020007026W WO 2020242255 A1 WO2020242255 A1 WO 2020242255A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
pattern
semiconductor
electrode metal
insulating
Prior art date
Application number
PCT/KR2020/007026
Other languages
English (en)
French (fr)
Inventor
이종은
Original Assignee
이종은
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020190064286A external-priority patent/KR102055587B1/ko
Application filed by 이종은 filed Critical 이종은
Priority to EP20815097.9A priority Critical patent/EP3979315A4/en
Priority to CN202080050680.1A priority patent/CN114097077A/zh
Priority to US17/615,099 priority patent/US11984326B2/en
Priority to JP2021571351A priority patent/JP7289374B2/ja
Publication of WO2020242255A1 publication Critical patent/WO2020242255A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • C04B37/021—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles in a direct manner, e.g. direct copper bonding [DCB]
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • C04B37/023—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used
    • C04B37/026—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used consisting of metals or metal salts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12—Metallic interlayers
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/36—Non-oxidic
    • C04B2237/365—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/36—Non-oxidic
    • C04B2237/366—Aluminium nitride
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40—Metallic
    • C04B2237/407—Copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements

Definitions

  • the present invention relates to a heat radiating substrate for mounting a semiconductor device, a semiconductor module including the same, and a method of manufacturing the same. More specifically, the present invention provides a method of manufacturing a heat radiation substrate having a thick electrode metal plate suitable for mounting a high power semiconductor device or a high power LED, in a heat sink board that also functions as a heat sink function and a circuit board for semiconductor device mounting, and It relates to structural characteristics accordingly.
  • the core component used here is a power module that utilizes a power device, that is, a power semiconductor module.
  • a power device that is, a power semiconductor module.
  • LED light sources with excellent efficiency and longevity to light sources that require high output such as automobile headlights, street lights, and plant growth lights for smart farms.
  • the current used in these power-based devices is tens to hundreds of amps, and the voltage is high-power with hundreds to thousands of volts, so there is a lot of heat generated by the power module and the device Malfunction and reliability problems may occur. In order to prevent such defects, how to rapidly dissipate heat generated from a power semiconductor device has become a big problem. In the case of high-power LED light source modules, heat dissipation is a decisive factor that determines the life and efficiency of the device.
  • a metal printed circuit board for power semiconductors In the conventional method of manufacturing a metal printed circuit board for power semiconductors, an insulating layer is inserted between a metal substrate having high thermal conductivity and a copper foil, hot pressed at high temperature and high pressure, and then manufactured through a general printed circuit board manufacturing process.
  • the thermal conductivity of a metal printed circuit board (Metal PCB) manufactured by the prior art is generally 3 to 5 W/m.K, and a large heat sink must be attached for sufficient heat dissipation.
  • a general printed circuit board manufacturing process utilizes an etching or plating process to form a circuit electrode pattern on a layer made of copper foil.
  • the etching or plating process has a big problem causing environmental pollution due to the use of toxic chemicals or heavy metals.
  • An object of the present invention is to solve the above-described problems, and to provide a heat dissipating substrate for semiconductors having a thickness of 0.2 mm or more and a method of manufacturing the same.
  • An object of the present invention is to provide a heat dissipating substrate for semiconductors having a structure having a thick electrode metal plate to achieve excellent heat dissipation performance, as well as improved dielectric strength and high peel strength.
  • the method of manufacturing a heat dissipation substrate for semiconductors provides an eco-friendly and efficient method of manufacturing a heat dissipation substrate for semiconductors that can effectively pattern a thick electrode metal plate and provide excellent insulation performance and high peel strength. It has its purpose in providing.
  • a heat radiating substrate for a semiconductor includes an electrode metal layer having an electrode pattern on which a semiconductor element is mounted by a pattern space; A metal base constituting a radiator for diffusing and dissipating heat emitted from the semiconductor device by thermal conduction; An insulating layer having electrical insulation and disposed between the electrode metal layer and the metal base; And a groove formed on at least one of a surface of the metal base in contact with the insulating layer and a surface of the electrode metal layer in contact with the insulating layer, and a reinforcing protrusion in which the inside of the groove is filled with the same material as the insulating layer, the pattern
  • the space includes a portion vertically cut from the surface of the electrode metal layer.
  • the pattern space may be configured to expose the insulating layer by cutting to a depth that is deeper than the bottom surface of the electrode metal layer and shallower than the bottom surface of the insulating layer.
  • the pattern space may further include a portion formed by isotropic etching.
  • the groove and the reinforcing protrusion may have a dovetail shape in cross section.
  • a method of manufacturing a heat dissipation substrate for semiconductors includes an insulating layer formed on a metal base or an electrode metal layer bonded on an insulating ceramic base to form an electrode pattern.
  • a manufacturing method comprising: a cutting step of cutting the electrode metal layer from one surface thereof to a predetermined depth shallower than the thickness of the electrode metal layer and leaving a residual portion to form a groove pattern; And an etching step of forming the electrode pattern by etching the remaining portion remaining along the groove pattern while the electrode metal layer is bonded to the insulating layer or the ceramic base, wherein the etching step includes the remaining portion of the electrode.
  • the metal layer is configured to etch the remaining portion in a bonded state so as to be disposed on the opposite side of a surface bonded to the insulating layer or the ceramic base.
  • a method of manufacturing a heat radiating substrate for a semiconductor according to an embodiment of the present invention includes a bonding step of forming a multilayer heat radiating substrate in which a metal base, an insulating layer, and an electrode metal layer are sequentially laminated; A cutting step of cutting a groove having a depth shallower than the bottom surface of the electrode metal layer from the surface of the electrode metal layer according to the shape of a predesigned electrode pattern to form a groove pattern having a residual portion having a predetermined thickness between adjacent electrode patterns; And an etching step of completely etching the remaining portion to expose the insulating layer to electrically insulate the electrode patterns adjacent to each other.
  • a groove is formed on a surface of the electrode metal layer or the metal base in contact with the insulating layer. It is configured to perform a vacuum hot press process to form a reinforcing protrusion connected to the insulating layer at the same time as bonding.
  • the groove and the reinforcing protrusion may have a dovetail shape in cross section.
  • a method of manufacturing a heat dissipating substrate for a semiconductor includes cutting a groove having a depth shallower than the bottom surface of the electrode metal layer from the surface of the electrode metal layer according to the shape of a predesigned electrode pattern, and forming adjacent electrode patterns.
  • a groove is formed on a surface of the electrode metal layer or the metal base in contact with the insulating layer. It may be configured to perform a vacuum hot press process to form a reinforcing protrusion connected to the insulating layer at the same time as bonding.
  • the groove and the reinforcing protrusion may have a dovetail shape in cross section.
  • the radiating substrate for a semiconductor includes an electrode metal plate having a plurality of electrode patterns electrically insulated from each other by forming a pattern space therebetween; A metal base disposed under the electrode metal plate to diffuse heat conducted from the electrode metal plate; An insulating layer formed between the electrode metal plate and the metal base; And an insulating material charging unit formed to fill the outer periphery of the electrode pattern group composed of the pattern space and the plurality of electrode patterns and directly contact side surfaces of the plurality of electrode patterns to support them. Consists of including.
  • the insulating layer and the insulating material charging unit may be formed of the same electrical insulating resin to form an integrally formed insulating unit.
  • An insulating ceramic mesh embedded in the insulating layer between the electrode metal plate and the metal base may be further included.
  • the metal base further includes a step portion in which a portion under the pattern space and the peripheral portion is cut to be lower than an upper surface located directly under the plurality of electrode patterns, and the insulating material filling portion extends to directly contact the side surface and the bottom surface of the step portion. Can be.
  • a method of manufacturing a heat dissipating substrate for a semiconductor according to an embodiment of the present invention includes a plurality of electrode patterns, a pattern space formed between the plurality of electrode patterns to electrically insulate them, and an electrode pattern composed of the plurality of electrode patterns.
  • the electrode metal plate to form the plurality of electrode patterns is cut from one surface to a predetermined depth shallower than its thickness, and the remaining portion is left in the pattern space and Forming a groove pattern corresponding to the peripheral portion;
  • An insulating resin is printed so that the groove pattern is filled with an insulating material on at least the electrode metal plate side of one surface of the electrode metal plate on which the groove pattern is formed and one surface of the metal base facing the electrode metal plate, and the electrode metal plate and the metal base are insulated Bonding through a resin; And separating the plurality of electrode patterns from each other by removing the residual portion. Consists of including.
  • the residual portion When removing the residual portion, the residual portion may be removed by cutting.
  • an insulating resin may be printed on each of one surface of the electrode metal plate and one surface of the metal base, and an insulating ceramic mesh may be inserted therebetween.
  • a method of manufacturing a heat radiating substrate for a semiconductor includes: forming a multilayer substrate in which a metal base, an insulating layer, and an electrode metal plate are sequentially stacked; By cutting the multilayer substrate from the side of the electrode metal plate to a predetermined depth deeper than the upper surface of the metal base, a pattern space defining a plurality of electrode patterns and a peripheral portion outside the electrode pattern group consisting of the plurality of electrode patterns Forming a groove pattern; And filling the groove pattern with an insulating resin and curing to form an insulating material filling portion. Consists of including.
  • a concave first notch portion may be formed on the side surfaces of the plurality of electrode patterns or a concave second notch portion may be formed on the stepped portion side of the metal base.
  • a heat dissipation substrate for a semiconductor having an electrode metal plate having a thickness of 0.2 mm or more and a manufacturing method capable of efficiently producing the same.
  • a heat dissipating substrate for a semiconductor having a structure having a structure having a thick electrode metal plate it is possible to provide a heat dissipating substrate for a semiconductor having a structure having a structure having a thick electrode metal plate to achieve excellent heat dissipation performance, as well as improved dielectric strength and high peel strength.
  • a method of manufacturing a heat radiating substrate for a semiconductor capable of effectively patterning a thick electrode metal plate and efficiently manufacturing a heat radiating substrate for a semiconductor capable of providing excellent insulation performance and high peel strength.
  • FIG. 1 shows a power semiconductor module according to an embodiment of the present invention.
  • FIG. 2 shows an electrode patterning process of a heat dissipation substrate for a semiconductor according to an embodiment of the present invention.
  • FIG 3 shows an electrode patterning process using a cutting machine as an embodiment of the present invention.
  • FIG. 4 shows a method of manufacturing a heat dissipating substrate for a semiconductor according to an embodiment of the present invention.
  • FIG. 5 shows a method of manufacturing a heat dissipating substrate for a semiconductor according to an embodiment of the present invention.
  • FIG. 6 shows a method of manufacturing a heat dissipating substrate for a semiconductor according to an embodiment of the present invention.
  • FIG. 7 shows a method of manufacturing a heat dissipating substrate for a semiconductor according to an embodiment of the present invention.
  • FIG. 8 shows a method of manufacturing a heat dissipating substrate for a semiconductor according to an embodiment of the present invention.
  • FIG. 9 shows a method of manufacturing a heat dissipating substrate for a semiconductor according to an embodiment of the present invention.
  • FIG. 10 shows a heat dissipation substrate for a semiconductor according to an embodiment of the present invention.
  • FIG. 11 shows a heat radiating substrate for a semiconductor according to an embodiment of the present invention.
  • FIG. 12 shows a power semiconductor module to which a heat dissipation substrate for a semiconductor according to an embodiment of the present invention is applied.
  • FIG. 13 shows a heat dissipation substrate for a semiconductor according to an embodiment of the present invention.
  • FIG. 14 shows a process of manufacturing the heat radiating substrate for the semiconductor of FIG. 13.
  • FIG. 15 shows a heat radiating substrate for a semiconductor according to an embodiment of the present invention.
  • FIG. 16 shows a process of manufacturing the heat dissipating substrate for the semiconductor of FIG. 15.
  • FIG. 17 shows a heat dissipating substrate for a semiconductor according to an embodiment of the present invention.
  • FIG. 18 shows a process of manufacturing the heat radiating substrate for the semiconductor of FIG. 17.
  • FIG. 19 shows a heat radiating substrate for a semiconductor according to an embodiment of the present invention.
  • FIG. 1 shows a power semiconductor module according to an embodiment of the present invention.
  • the power semiconductor module M includes a heat radiating substrate 101 for a semiconductor and a power semiconductor device 301.
  • the power semiconductor device 301 is mounted on the electrode pattern 31 on the upper surface of the semiconductor radiating substrate 101 and is electrically connected through a wire bonding 302.
  • the semiconductor radiating substrate 101 is composed of a metal base 10, an insulating layer 20, and an electrode metal layer 30 from the bottom of the drawing.
  • the metal base 10 may be formed of a metal having excellent thermal conductivity, such as copper or aluminum
  • the insulating layer 20 may include an electrically insulating synthetic resin, oxide, or nitride.
  • the insulating layer 20 is preferably made of a material having excellent thermal conductivity and heat resistance, and may have adhesive or adhesive properties to bond the metal base 10 and the electrode metal layer 30.
  • the electrode metal layer 30 may be formed of a metal having low specific resistance and excellent thermal conductivity, such as copper or a copper-manganese alloy.
  • the electrode pattern 31 is formed by a pattern space 32 exposing the insulating layer 20 by partially removing the electrode metal layer 30 to the bottom.
  • the thickness of the electrode metal layer 30 is 0.2 mm or more.
  • FIG. 2 shows an electrode patterning process of a heat dissipation substrate for a semiconductor according to an embodiment of the present invention.
  • (a) is an example of a mass production process, and a fixed depth cut so that a plurality of circuit patterns corresponding to each semiconductor module are arranged in an array form on the electrode metal layer 30 constituting the upper surface of the large-area multilayer radiating substrate (B). It is shown that the electrode metal layer 30 is patterned with a machine (E).
  • (b) shows the configuration of the fixed-depth cutting machine E in detail (refer to Korean Patent Publication No. 10-1336087 for a detailed description of the configuration).
  • the groove pattern 32E forming the pattern space is formed by cutting while maintaining a constant depth d.
  • FIG 3 shows an electrode patterning process using a cutting machine as an embodiment of the present invention.
  • This drawing shows a method of manufacturing a heat radiating substrate M0 for a semiconductor according to the first embodiment.
  • the insulating layer 20, and the electrode metal layer 30 are sequentially stacked from below, using a fixed depth cutting machine E, the insulating layer is deeper than the thickness of the electrode metal layer 30 ( A pattern space 32 having a depth exposing only 20) is formed.
  • FIG. 4 shows a method of manufacturing a heat dissipating substrate for a semiconductor according to an embodiment of the present invention.
  • This drawing shows a method of manufacturing a semiconductor radiating substrate M1 according to the second embodiment.
  • a metal base 10, an insulating layer 20, and an electrode metal layer 30 are sequentially stacked from the bottom to form a multilayer radiating substrate 101, and the electrode metal layer 30 A mask pattern 41 in the form of an electrode pattern is formed on the upper surface.
  • a groove pattern 32E corresponding to the pattern space is formed in a portion where the mask pattern 41 is not printed using a fixed depth cutting machine E. At this time, the remaining portion of the thickness t of 0.05 mm to 0.1 mm is left on the bottom of the groove pattern 32E.
  • FIG. 5 shows a method of manufacturing a heat dissipating substrate for a semiconductor according to an embodiment of the present invention.
  • This drawing shows a method of manufacturing a semiconductor radiating substrate M1 according to the third embodiment.
  • a groove pattern 32E is formed on the upper surface of the electrode metal layer 30 by using a fixed depth cutting machine E. At this time, the remaining portion 320 of a predetermined thickness t is left on the bottom of the groove pattern 32E.
  • the predetermined thickness t is the same as the embodiment of FIG. 4.
  • the electrode metal layer 30 on which the groove pattern 32E is formed is bonded to the substrate on which the insulating layer 20 is stacked on the upper surface of the metal base 10.
  • a vacuum hot press method can be applied to the bonding. Bonding using an adhesive having excellent thermal conductivity is also possible, and the insulating layer 20 may have a function as an adhesive layer.
  • FIG. 6 shows a method of manufacturing a heat dissipating substrate for a semiconductor according to an embodiment of the present invention.
  • This drawing shows a method of manufacturing a semiconductor radiating substrate M2 according to the fourth embodiment.
  • a groove pattern 32E is formed on the electrode metal layer 30, and the remaining portion 331 of a predetermined thickness t is left.
  • the difference from FIG. 5A is that the opposite side of the mask pattern 42 is processed by a fixed depth cutting machine E. Also separately from this, a substrate on which the insulating layer 20 is stacked on the upper surface of the metal base 10 is prepared.
  • the electrode metal layer 30 on which the groove pattern 32E is formed in (a) above is bonded.
  • the surface on which the groove pattern is formed is in contact with the insulating layer 20, and the surface on which the mask pattern 42 and the remaining portion 331 are formed forms an upper surface.
  • the remaining portion 331 exposed from the surface on which the mask pattern 42 is formed is removed through etching.
  • the remaining portion 320 may be further cut using the fixed depth cutting machine E.
  • the cutting depth of the fixed depth cutting machine E is greater than the thickness t of the remaining portion 331 and does not exceed the depth of the pattern space 32.
  • a structure in which the insulating layer 20 is exposed through the pattern space 32 is formed.
  • FIG. 7 shows a method of manufacturing a heat dissipating substrate for a semiconductor according to an embodiment of the present invention.
  • This drawing shows a method of manufacturing a semiconductor radiating substrate M3 according to the fifth embodiment.
  • a ceramic base 11 is applied as a heat sink.
  • a multilayer radiating substrate having a structure in which the electrode metal layer 30 is bonded on the ceramic base 11 is provided, and a mask pattern 41 is formed on the upper surface of the electrode metal layer 30.
  • the ceramic base 11 may be made of a material such as aluminum nitride (AlN), silicon carbide (SiC), and the like, and direct copper bonding (DCB) and active copper bonding (AMB) are used for bonding the ceramic base 11 and the electrode metal layer 30. Metal Brazing) can be applied.
  • the remaining portion 320 of the predetermined depth t is left.
  • a margin is provided so that the cutting tool does not directly contact the ceramic base 11 through the electrode metal layer 30.
  • FIG. 8 shows a method of manufacturing a heat dissipating substrate for a semiconductor according to an embodiment of the present invention.
  • This drawing shows a method of manufacturing a semiconductor radiating substrate M3 according to the sixth embodiment.
  • a mask pattern 41 is formed on the upper surface of the electrode metal layer 30 and a groove pattern 32E is formed using a fixed depth cutting machine E, the groove pattern The remaining portion 320 of a predetermined thickness t is left on the bottom of 32E.
  • a ceramic base 11 is prepared. The material of the ceramic base 11 is the same as described in the embodiment of FIG. 7.
  • FIG. 9 shows a method of manufacturing a heat dissipation substrate for a semiconductor according to an embodiment of the present invention.
  • This drawing shows a method of manufacturing a heat radiating substrate M4 for a semiconductor according to the seventh embodiment.
  • the groove pattern 32E side faces the ceramic base 11, and the mask pattern 42 and the remaining portion 331 are located on the upper surface opposite to the groove pattern 32E.
  • the ceramic base 11 and the electrode metal layer 30 are bonded together.
  • the bonding technique is as described in the embodiment of FIG. 8.
  • the remaining portion 320 is deleted through etching. Instead of etching, the remaining part 320 may be further cut using the fixed depth cutting machine E. In this case, the cutting depth of the fixed depth cutting machine E is deeper than the thickness t of the remaining portion 331 and does not exceed the depth of the pattern space 32.
  • a radiating substrate for semiconductor (M4) is completed.
  • FIG. 10 shows a heat radiating substrate for a semiconductor according to an embodiment of the present invention.
  • the heat dissipation substrate M5 for semiconductor according to the present embodiment is characterized in that the heat sink structure H is integrally formed on the metal base 12.
  • the electrode metal layer 30 and the insulating layer 20 may be formed in the same manner as in any one of the above-described embodiments of FIGS. 3 to 6. Meanwhile, instead of the metal base 12, a ceramic base in which a heat sink structure is integrally formed may be employed.
  • the cross-sectional profile of the stepped portion forming the boundary between the pattern space 32 and the electrode pattern 31 is from the surface side of the electrode metal layer 30 to the insulating layer 20 or the ceramic base ( 11) is formed perpendicular to or nearly perpendicular to the two surfaces up to the exposed surface.
  • the stepped portion is formed substantially vertically, and shown in FIGS. 4 to 9
  • the thickness t of the residual portion is less than 0.1 mm, which corresponds to a very small portion of the electrode metal layer 30, and therefore, through an isotropic wet etching process.
  • the radius of curvature R of the portion where the stepped portion and the insulating layer 20 or ceramic base 11 meet is formed to be 0.1 mm or less. Accordingly, excellent insulating properties can be obtained between two adjacent electrode patterns 31 with the pattern space 32 interposed therebetween.
  • FIG. 11 shows a heat radiating substrate for a semiconductor according to an embodiment of the present invention.
  • the heat dissipation substrate M6 for a semiconductor according to the present embodiment is formed on either or both of the surface of the metal base 10 in contact with the insulating layer 20 and the surface of the electrode metal layer 30 in contact with the insulating layer 20.
  • Reinforcing protrusions 21 and 23 having a dovetail shape in cross section may be further provided.
  • the reinforcing protrusions 21 and 23 may be formed by filling grooves having a dovetail shape in cross section with the same material as the insulating layer 20 as shown.
  • an epoxy resin having excellent electrical insulation and thermal conductivity may be applied.
  • a dovetail-shaped groove is processed in the metal base 10 and/or the electrode metal layer 30, and the metal base 10 and the electrode metal layer (30)
  • the reinforcing protrusions 21 and 23 can be formed by bonding them through a vacuum hot pressing process with an epoxy resin interposed therebetween.
  • the reinforcing protrusions 21 and 23 formed as described above have a linear expansion coefficient difference between the material constituting the metal base 10 and the material constituting the electrode metal layer 30, so that these layers and the insulating layer 20 It is possible to prevent peeling of the interface between them.
  • FIG. 12 shows a power semiconductor module to which a heat radiating substrate for a semiconductor according to an embodiment of the present invention is applied.
  • the power semiconductor module M7 to which the semiconductor radiating substrate 101 according to an embodiment of the present invention is applied includes a power semiconductor device 301.
  • the power semiconductor device 301 may be mounted on at least one electrode pattern among a plurality of electrode patterns 31 formed on the upper surface of the semiconductor radiating substrate 102, and electrically connected through wire bonding 302.
  • the power semiconductor device may include a plurality of input/output terminals or pad electrodes, and these may be surface mounted (SMT) on the plurality of electrode patterns 31 of the semiconductor radiating substrate 102.
  • the plurality of electrode patterns 31 are formed in the form of an island surrounded by a pattern space 32 between the electrode pattern and the electrode pattern, and an insulator charged in the periphery of the electrode pattern group composed of the plurality of electrode patterns.
  • FIG. 13 shows a heat radiating substrate for a semiconductor according to an embodiment of the present invention.
  • This drawing is a cross-sectional view of a radiating substrate for semiconductors corresponding to the section II-II' of FIG. 12.
  • the semiconductor radiating substrate M7 includes a metal base 10, an insulating portion 21 including an insulating layer 20, and a plurality of electrode patterns 31 formed from the electrode metal plate 30 from the bottom of the drawing. It consists of including.
  • a pattern space 32 is disposed between the plurality of electrode patterns 31 to electrically insulate adjacent electrode patterns from each other.
  • the pattern space 32 and the peripheral portion of the electrode pattern group composed of the plurality of electrode patterns 31 are filled with an insulating material.
  • the metal base 10 is made of a metal having excellent thermal conductivity, such as copper or aluminum.
  • the metal base 10 may be formed of a thick metal plate or a metal block. Meanwhile, although not shown, a heat dissipation fin structure for increasing a heat dissipation effect by expanding a contact area with the outside may be formed on the bottom surface of the metal base 10 or the like.
  • the insulating part 21 is an insulating material charging part filled with an insulator at the periphery of the insulating layer 20 between the metal base 10 and the electrode metal plate 30 and the pattern space 32 and the plurality of pattern electrodes 31 Consists of
  • the insulating layer 20 may be formed of an electrically insulating synthetic resin, oxide or nitride.
  • the insulating layer 20 is preferably made of a material having excellent thermal conductivity and heat resistance, and may have adhesive or adhesive properties and serve to bond the metal base 10 and the electrode metal plate 30.
  • the insulating material charging part may be made of the same material as the insulating layer 20 described above, and the insulating part 21 may be integrally formed.
  • an epoxy-based synthetic resin may be mentioned.
  • the electrode metal plate 30 may be made of a metal having low specific resistance, such as copper, copper-manganese alloy, aluminum, nickel, etc., and excellent in thermal conductivity and workability.
  • the electrode pattern 31 is partitioned by an insulating space 32 exposing the insulating layer 20 by partially removing the electrode metal plate 30 to the bottom.
  • the thickness T of the electrode metal plate 30 is 0.2 mm or more.
  • the thickness of the insulating layer 20 is t1
  • the thickness of the insulator of the peripheral portion and the insulating space 32 is t2
  • the height from the bottom surface of the insulating layer 20 to the top surface of the electrode pattern 31 is H
  • the height of the insulator filled in the above-described peripheral portion and the insulating space 32 is higher than the lower surface of the electrode pattern 31 and lower than or equal to the upper surface of the electrode pattern 31.
  • This structure may improve the dielectric strength between the plurality of electrode patterns 31 as well as the dielectric strength between the semiconductor heat dissipation substrate 101 and the external circuit.
  • the peel strength for the plurality of electrode patterns 31 is improved.
  • FIG. 14 shows a process of manufacturing the heat radiating substrate for the semiconductor of FIG. 13.
  • the depth of the groove pattern 330 is shallower than the thickness of the electrode metal plate 30, so that the remaining portion 331 is left on the bottom of the groove pattern 330.
  • the remaining portion 331 may be left for all portions corresponding to the pattern space and the peripheral portion.
  • the thickness of the remaining portion 331 is less than 0.2mm, and more preferably, it may be formed to have a thickness of 0.05mm to 0.1mm.
  • an insulating resin 200 such as an epoxy resin, is printed on the upper surface of the metal base 10, and the same insulating resin 200 as above is printed on the surface on which the groove pattern 330 is formed. Inverted to the state, the two surfaces on which the insulating resin 200 is applied are disposed to face each other.
  • the members prepared in the above step (b) are joined through a vacuum hot press process.
  • the insulating resin 200 printed on each of the facing surfaces of the two members is integrally cured to form the insulating portion 21.
  • the insulating resin 200 has a sufficient thickness on one of the top surface of the metal base 10 and the surface of the electrode metal plate 30 on which the groove pattern 330 is formed. ) And bond them together.
  • the remaining portion 331 described above that is, the portion where the plurality of electrode patterns 31 partitioned by the groove pattern 330 are connected to each other with a thin thickness is etched.
  • the pattern space 32 is formed by removing through (Etching) or milling.
  • a heat radiating substrate for a semiconductor in a single module unit is completed.
  • FIG. 15 shows a heat radiating substrate for a semiconductor according to an embodiment of the present invention.
  • the semiconductor heat dissipation substrate M8 according to the present embodiment is different from the semiconductor heat dissipation substrate 101 according to the above-described embodiment of FIG.
  • the rest are the same.
  • the insulating mesh 25 may be a solid inorganic insulating material, for example, a mesh made of a ceramic material.
  • the insulating mesh 25 is made of a ceramic material having higher specific resistance and thermal conductivity than the insulating material constituting the rest of the insulating portion 22, and the dielectric strength between the electrode pattern 31 and the metal base 10 and It can contribute to improving the thermal conductivity. In addition, it may contribute to suppressing thermal expansion of the insulating portion 22 or increasing mechanical strength.
  • FIG. 16 shows a process of manufacturing the heat dissipating substrate for the semiconductor of FIG. 15.
  • the insulating resin 200 is printed on the surface of the electrode metal plate 30 on which the groove pattern 330 is formed and the upper surface of the metal base 10, as shown in FIG. 15B. In, a state in which the insulating mesh 25 is disposed between the insulating resin 200 facing each other is shown.
  • FIG. 3 A state in which a plurality of electrode patterns 31, pattern spaces 32, and peripheral portions are formed by removing the remaining portions through the etching or milling process as shown in (d) of FIG. And when it is cut along the cutting line CT, the radiating substrate for semiconductor according to the present embodiment is completed.
  • FIG. 17 shows a heat dissipation substrate for a semiconductor according to an embodiment of the present invention.
  • the heat dissipation substrate M9 for semiconductor comprises a portion forming a pattern space 322 between a plurality of electrode patterns 31 in the insulating portion 23 and a peripheral portion outside the plurality of electrode patterns 31.
  • the part is formed in the following structure.
  • the upper surface of the insulating part 23 is formed at the same height as the upper surface of the plurality of electrode patterns 31.
  • the bottom surface of the insulating portion 23 extends in the thickness direction of the metal base 11 in the corresponding portion. That is, the remaining portions of the metal base 11 except for a portion facing the bottom surface of the electrode pattern 31 are dug to a predetermined depth and filled with an insulator.
  • the thickness of the electrode pattern 31 is T
  • the thickness of the insulating layer between the electrode pattern 31 and the metal base 11 is t1
  • the pattern space 322 and the peripheral part of the insulating part 23 are corresponded.
  • the side surfaces of the electrode patterns 31 are entirely buried in the insulating part 23, and as in the embodiment of FIG. 13, between a plurality of electrode patterns 31 and an external conductor.
  • the peel strength of the electrode pattern 31 is also improved.
  • the pattern space 322 and the peripheral portion of the insulating portion 23 are supported by being engaged with the stepped portion formed on the upper surface of the metal base 11, it is strong against a transverse load, Breakage can also be prevented. Due to this structure, the peel strength between the insulating part 23 and the metal base 11 is also improved.
  • FIG. 18 shows a process of manufacturing the heat dissipating substrate for the semiconductor of FIG. 17.
  • a multilayer substrate in which a metal base 10, an insulating layer 20, and an electrode metal plate 30 are sequentially stacked from below is prepared.
  • the multilayer substrate may be prepared by printing or coating a conductive resin between two opposite surfaces of the metal base 10 and the electrode metal plate 30 and bonding them through a vacuum hot press process.
  • a pattern space 322 between the plurality of electrode patterns 31 and the plurality of A groove pattern is formed by cutting the outer periphery of the electrode pattern group composed of the electrode patterns 31 deeper than the upper surface of the metal base 10. That is, a portion facing the bottom surface of the electrode pattern 31 on the upper portion of the metal base 11 by cutting deeper than the sum of the thickness T of the electrode metal plate 30 and the thickness t1 of the insulating layer 20 A lower step portion 111 is formed.
  • the cut portion of the groove pattern is filled with an insulating resin and cured to form the insulating material filling part 201.
  • the insulating material filling part 201 may be formed of the same insulating material as the insulating layer 20 described above. Through this, the insulating layer 20 and the insulating material charging part 201 are integrally formed in the insulating part 23. Cutting along the cutting line CT completes a semiconductor radiating substrate for one semiconductor module.
  • FIG. 19 shows a heat radiating substrate for a semiconductor according to an embodiment of the present invention.
  • the heat dissipation substrate M10 for semiconductor according to the present embodiment includes a first notch 312 formed on the side of the electrode pattern 31 by cutting and/or a stepped portion of the metal base 12 (121) It is different from the heat dissipation substrate 103 for a semiconductor according to the embodiment of FIG. 6 in that it includes the second notch 122 formed on the side.
  • the remaining configuration of the present embodiment is described above. It is the same as in Example 6.
  • first notch portion 312 and the second notch portion 122 are formed to be concave inward from the side surface perpendicular to the top/bottom of the electrode pattern 31 and the metal base 12.
  • I can.
  • a form tool manufactured according to the shape of the groove pattern and the notch portion is used. And can be formed by cutting.
  • the notch portion may be formed at the same time as the groove pattern, or may be formed after the groove pattern is formed. The cutting process using the form tool may be performed in a direction parallel to the metal base 12.
  • the heat dissipation substrate 104 for semiconductor may include both the first notch 312 and the second notch 122, or may include only one of them.
  • the first notch part 312 and the second notch part 122 have side surfaces of the insulating material charging part 202 engaged with the electrode pattern 31 and the metal base 12, respectively, so that the radiating substrate for semiconductors The peel strength of 104 is greatly improved.
  • the present invention can be used in the manufacture of a heat sink that serves as both a heat sink function and a circuit board for mounting a semiconductor device.
  • the heat dissipation substrate for a semiconductor according to the present invention can be used to manufacture a semiconductor module including a power semiconductor device or a high-power LED.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

두꺼운 전극 금속판에 정밀한 패턴 형성이 가능함은 물론, 절연 내력과 박리 강도(Peel Strength)가 향상된 반도체용 방열기판 및 그 제조 방법이 제공된다. 본 발명의 한 실시 형태에 따른 반도체용 방열기판은, 패턴 스페이스가 사이사이에 형성되어 서로 전기적으로 절연된 다수의 전극 패턴을 갖는 전극 금속판; 상기 전극 금속판 아래에 배치되어 상기 전극 금속판으로부터 전도된 열을 확산시키는 금속 베이스; 상기 전극 금속판과 상기 금속 베이스 사이에 형성된 절연층; 및 상기 패턴 스페이스와 상기 다수의 전극 패턴으로 구성된 전극 패턴 그룹 외측의 주변부를 메우며 상기 다수의 전극 패턴 측면에 직접 접촉되어 이들을 지지하도록 형성된 절연재 충전부; 를 포함하여 구성된다.

Description

반도체용 방열기판 및 그 제조 방법
본 발명은 반도체 소자 실장용 방열기판, 이를 포함하는 반도체 모듈, 그 제조방법에 관한 것이다. 좀 더 구체적으로, 본 발명은 방열판 기능과 반도체 소자 실장용 회로기판의 기능을 겸한 방열기판에 있어서, 고전력 반도체 소자 또는 고출력 LED 등의 실장에 적합하도록 두꺼운 전극 금속판을 구비한 방열기판의 제조방법 및 그에 따른 구조적 특징에 관한 것이다.
최근 전력 산업 분야에서는 태양광 발전이나 풍력 발전 등 신재생 에너지의 생성, 저장 및 활용에 관한 연구 개발이 활발하게 진행되고 있다. 전기자동차의 배터리 및 전력 계통을 비롯하여 다양한 전기/전자기기의 효율 향상과 안전성, 그리고 에너지 절감 문제에 대해서도 활발한 연구 개발이 진행되고 있다. 여기에 사용되는 핵심 부품은 파워 디바이스를 활용한 파워 모듈, 즉 전력 반도체 모듈이다. 조명 분야에서도 자동차 전조등, 가로등, 스마트팜용 식물 생장등과 같이 높은 출력이 필요한 광원에 대해서도 효율성과 수명이 우수한 LED 광원을 적용하는 추세다.
이들 파워계 디바이스에서 사용되는 전류는 수십~수백 암페어(Ampere) 이며, 또한 전압도 수백~수천 볼트(Volt)로 고전력(High-power)이기 때문에 파워 모듈에서 발생하는 열이 많고 그 열에 의한 디바이스의 오동작과 신뢰성에 문제가 발생할 수 있다. 이러한 불량을 방지하기 위해서 전력 반도체 소자에서 발생한 열을 어떻게 신속히 방출시키는가가 큰 문제가 되고 있다. 고출력 LED 광원 모듈의 경우에도 방열은 장치의 수명과 효율성을 판가름하는 결정적인 요소이다.
종래의 전력 반도체용 금속 인쇄회로기판의 제조 방법은 열전도도가 높은 금속 기판과 동박 사이에 절연층을 삽입하고, 고온 고압으로 적층(Hot press) 한 후에 일반적인 인쇄회로기판 제조 공정을 거쳐서 제조한다. 종래 기술로 제조한 금속 인쇄회로기판 (Metal PCB)의 열전도도는 일반적으로 3~5 W/m.K이며 충분한 열 방출을 위해서 커다란 히트싱크를 부착해야 한다. 여기서, 일반적인 인쇄회로기판 제조 공정은 동박으로 이루어진 층에 회로 전극 패턴을 형성하기 위해 에칭 또는 도금 공정을 활용한다.
그런데 고전력 반도체용 방열기판에 종래의 금속 인쇄회로기판 제조 방법을 적용하기에는 무리가 따른다. 고전력 반도체 실장을 위해 전극 금속판의 두께를 두껍게 할 경우 에칭이나 도금 방식으로는 대응하기 어렵기 때문이다. 실제로 해당 기술분야에서 전극 금속판의 두께가 0.3mm 이상이면 에칭이나 도금 방식으로는 채산성을 유지하기 어렵다고 판단되는 실정이다. 이뿐만 아니라, 전극 패턴의 단면 프로파일이 나빠져서 절연파괴가 일어나기 쉽다는 문제점이 있다.
더구나 에칭이나 도금 공정은 유독성 화학 물질이나 중금속 물질의 사용으로 인해 환경오염을 유발하는 큰 문제가 있다. 오염 물질의 배출을 최소화할 수 있는 친환경적 제조 방법과 그에 적합한 방열 기판 구조의 개발이 요구된다.
본 발명은 전술한 문제점을 해결하기 위한 것으로, 두께 0.2mm 이상의 두꺼운 전극 금속판을 갖는 반도체용 방열기판 및 그 제조방법을 제공하는 데에 그 목적이 있다.
본 발명은 두꺼운 전극 금속판을 가져 우수한 방열 성능을 달성함은 물론, 절연 내력이 향상되고, 높은 박리 강도(Peel Strength)를 가지는 구조를 가진 반도체용 방열기판을 제공하는 데에 그 목적이 있다.
또한, 본 발명에 따른 반도체용 방열기판의 제조방법은, 두꺼운 전극 금속판을 효과적으로 패터닝하고, 우수한 절연 성능, 높은 박리 강도를 제공할 수 있는 반도체용 방열기판을 친환경적이면서도 효율적으로 제조할 수 있는 방법을 제공하는 데에 그 목적이 있다.
전술한 과제의 해결을 위하여 본 발명의 한 실시 형태에 따른 반도체용 방열기판은, 패턴 스페이스에 의해 반도체 소자가 실장되는 전극 패턴이 형성된 전극 금속층; 상기 반도체 소자로부터 방출된 열을 열전도에 의해 확산 및 발산하는 방열체를 구성하는 금속 베이스; 전기적 절연성을 띠고, 상기 전극 금속층과 상기 금속 베이스 사이에 배치된 절연층; 및 상기 금속 베이스에서 상기 절연층과 접하는 면과 상기 전극 금속층에서 상기 절연층과 접하는 면 중 적어도 어느 한쪽에 형성된 홈과 상기 홈 내부가 상기 절연층과 동일한 소재로 채워진 보강돌기를 포함하고, 상기 패턴 스페이스는 상기 전극 금속층의 표면으로부터 수직으로 절삭 가공된 부분을 포함하여 구성된다.
상기 패턴 스페이스는 상기 전극 금속층의 바닥면보다 깊고 상기 절연층의 바닥면보다 얕은 깊이로 절삭 가공되어 상기 절연층을 노출시키도록 구성될 수 있다.
상기 패턴 스페이스는 등방성 식각에 의해 형성된 부분을 더 포함할 수 있다.
상기 홈과 상기 보강돌기는 단면이 도브테일 형태일 수 있다.
본 발명의 한 실시 형태에 따른 반도체용 방열기판의 제조 방법은, 금속 베이스 상에 형성된 절연층 또는 절연성의 세라믹 베이스 상에 접합되는 전극 금속층이 전극 패턴을 이루도록 패턴 스페이스를 형성하는 반도체용 방열기판의 제조 방법에 있어서, 상기 전극 금속층을 그 일면으로부터 상기 전극 금속층의 두께보다 얕은 소정의 깊이로 절삭하고 잔여부를 남겨 홈 패턴을 형성하는 절삭 단계; 및 상기 전극 금속층이 상기 절연층 또는 상기 세라믹 베이스와 접합된 상태에서 상기 홈 패턴을 따라 남겨진 상기 잔여부를 에칭하여 상기 전극 패턴을 형성하는 에칭 단계;를 포함하고, 상기 에칭 단계는 상기 잔여부가 상기 전극 금속층에서 이 상기 절연층 또는 상기 세라믹 베이스와 접합되는 면의 반대편에 배치되도록 접합된 상태에서 상기 잔여부를 에칭하도록 구성된다.
본 발명의 한 실시 형태에 따른 반도체용 방열기판의 제조 방법은, 금속 베이스, 절연층, 및 전극 금속층이 순서대로 적층된 형태로 접합된 다층 방열기판을 형성하는 접합 단계; 미리 설계된 전극 패턴의 형태에 따라 상기 전극 금속층의 표면으로부터 상기 전극 금속층의 바닥면보다 얕은 깊이의 홈을 절삭 가공하여 서로 인접한 전극 패턴들 사이에 소정 두께의 잔여부가 남겨진 홈 패턴을 형성하는 절삭 단계; 및 상기 잔여부를 완전히 에칭하여 상기 절연층을 노출시킴으로써 상기 서로 인접한 전극 패턴들을 전기적으로 절연시키는 에칭 단계; 를 포함하고, 상기 접합 단계는 상기 절연층을 매개로 상기 전극 금속층과 상기 금속 베이스를 접합하되, 상기 접합 단계 이전에 상기 전극 금속층 또는 상기 금속 베이스에서 상기 절연층과 접하는 면에 홈을 형성한 후 진공 핫프레스 공정을 진행하여 접합과 동시에 상기 절연층과 연결된 보강돌기를 형성하도록 구성된다.
상기 홈 및 상기 보강돌기는 단면이 도브테일 형태일 수 있다.
본 발명의 한 실시 형태에 따른 반도체용 방열기판의 제조 방법은, 미리 설계된 전극 패턴의 형태에 따라 전극 금속층의 표면으로부터 상기 전극 금속층의 바닥면보다 얕은 깊이의 홈을 절삭 가공하여, 서로 인접한 전극 패턴들 사이에 소정 두께의 잔여부가 남겨진 홈 패턴을 형성하는 절삭 단계; 금속 베이스, 절연층, 및 상기 전극 금속층을 순서대로 적층된 형태로 접합하되, 상기 전극 금속층에서 평평한 상기 바닥면이 상기 절연층과 접하도록 하는 접합 단계; 및 상기 잔여부를 완전히 에칭하여 상기 절연층을 노출시킴으로써 상기 서로 인접한 전극 패턴들을 전기적으로 절연시키는 에칭 단계; 를 포함하고, 상기 접합 단계는 상기 절연층을 매개로 상기 전극 금속층과 상기 금속 베이스를 접합하되, 상기 접합 단계 이전에 상기 전극 금속층 또는 상기 금속 베이스에서 상기 절연층과 접하는 면에 홈을 형성한 후 진공 핫프레스 공정을 진행하여 접합과 동시에 상기 절연층과 연결된 보강돌기를 형성하도록 구성될 수 있다.
상기 홈 및 상기 보강돌기는 단면이 도브테일 형태일 수 있다.
본 발명의 한 실시 형태에 따른 반도체용 방열기판은, 패턴 스페이스가 사이사이에 형성되어 서로 전기적으로 절연된 다수의 전극 패턴을 갖는 전극 금속판; 상기 전극 금속판 아래에 배치되어 상기 전극 금속판으로부터 전도된 열을 확산시키는 금속 베이스; 상기 전극 금속판과 상기 금속 베이스 사이에 형성된 절연층; 및 상기 패턴 스페이스와 상기 다수의 전극 패턴으로 구성된 전극 패턴 그룹 외측의 주변부를 메우며 상기 다수의 전극 패턴 측면에 직접 접촉되어 이들을 지지하도록 형성된 절연재 충전부; 를 포함하여 구성된다.
상기 절연층 및 상기 절연재 충전부는 서로 동일한 전기 절연성 수지로 이루어져 일체로 형성된 절연부를 구성할 수 있다.
상기 전극 금속판과 상기 금속 베이스 사이의 상기 절연층 내에 매립된 절연성 세라믹 메쉬를 더 포함할 수 있다.
상기 금속 베이스는 상기 패턴 스페이스 및 상기 주변부 아래의 부분이 상기 다수의 전극 패턴 바로 아래에 위치한 상면보다 낮게 절삭된 단차부를 더 포함하고, 상기 절연재 충전부는 상기 단차부의 측면 및 바닥면과 직접 접촉하도록 확장될 수 있다.
이때, 상기 다수의 전극 패턴 측면에 오목하게 형성된 제1 노치(notch)부 또는 상기 금속 베이스 단차부의 측면에 오목하게 형성된 제2 노치(notch)부를 더 포함하고, 상기 절연재 충전부는 상기 제1 노치(notch)부 또는 상기 제2 노치부(notch)를 메우도록 형성될 수 있다.
본 발명의 한 실시 형태에 따른 반도체용 방열기판의 제조 방법은, 다수의 전극 패턴, 상기 다수의 전극 패턴 사이사이에 형성되어 이들을 전기적으로 절연시키는 패턴 스페이스, 및 상기 다수의 전극 패턴으로 구성된 전극 패턴 그룹의 외측을 둘러싸는 주변부를 갖는 반도체용 방열기판의 제조 방법에 있어서, 상기 다수의 전극 패턴을 이루게 될 전극 금속판을 그 일면으로부터 그 두께보다 얕은 소정의 깊이로 절삭하고 잔여부를 남겨 상기 패턴 스페이스 및 상기 주변부에 대응되는 홈 패턴을 형성하는 단계; 상기 홈 패턴이 형성된 상기 전극 금속판의 일면 및 그와 대면하는 금속 베이스의 일면 중 적어도 상기 전극 금속판 측에 상기 홈 패턴이 절연재로 충전되도록 절연성 수지를 인쇄하고, 상기 전극 금속판과 상기 금속 베이스를 상기 절연성 수지를 매개로 접합하는 단계; 및 상기 잔여부를 제거하여 상기 다수의 전극 패턴을 서로서로 분리시키는 단계; 를 포함하여 구성된다.
상기 잔여부 제거 시에 상기 잔여부를 절삭 가공하여 제거할 수 있다.
상기 전극 금속판과 상기 금속 베이스의 접합 시에 상기 전극 금속판의 일면 및 상기 금속 베이스의 일면 각각에 절연성 수지를 인쇄하고, 이들 사이에 절연성 세라믹 메쉬를 삽입한 채로 접합할 수 있다.
본 발명의 한 실시 형태에 따른 반도체용 방열기판의 제조 방법은, 금속 베이스, 절연층, 및 전극 금속판이 순서대로 적층된 다층 기판을 형성하는 단계; 상기 다층 기판을 상기 전극 금속판 측에서 상기 금속 베이스의 상면보다 깊은 소정의 깊이로 절삭 가공하여, 다수의 전극 패턴을 정의하는 패턴 스페이스 및 상기 다수의 전극 패턴으로 구성된 전극 패턴 그룹 외측의 주변부에 대응되는 홈 패턴을 형성하는 단계; 및 상기 홈 패턴을 절연성 수지로 충전하고 경화시켜 절연재 충전부를 형성하는 단계; 를 포함하여 구성된다.
상기 홈 패턴 형성 시에, 상기 다수의 전극 패턴 측면에 오목한 형태의 제1 노치(notch)부 또는 상기 금속 베이스의 단차부 측면에 오목한 형태의 제2 노치(notch)부를 형성할 수 있다.
본 발명에 따르면, 두께 0.2mm 이상의 두꺼운 전극 금속판을 갖는 반도체용 방열기판 및 이를 효율적으로 생산할 수 있는 제조방법이 제공된다.
본 발명에 따르면 두꺼운 전극 금속판을 가져 우수한 방열 성능을 달성함은 물론, 절연 내력이 향상되고, 높은 박리 강도(Peel Strength)를 가지는 구조를 가진 반도체용 방열기판을 제공할 수 있다.
또한, 본 발명에 따르면, 두꺼운 전극 금속판을 효과적으로 패터닝하고, 우수한 절연 성능, 높은 박리 강도를 제공할 수 있는 반도체용 방열기판을 효율적으로 제조할 수 있는 반도체용 방열기판의 제조방법이 제공된다.
나아가 본 발명에 따르면, 환경오염을 유발하는 에칭 및 도금 공정을 배제하고 이를 유독성 화합물, 중금속 화합물 등의 사용이나 배출이 없는 기계가공 공정으로 대체함으로써, 친환경적인 공정으로 반도체용 방열기판을 제조할 수 있도록 하는 효과가 있다.
도 1은 본 발명의 한 실시예에 따른 전력 반도체 모듈을 보인다.
도 2는 본 발명의 한 실시예에 따른 반도체용 방열기판의 전극 패터닝 공정을 보인다.
도 3은 본 발명의 한 실시예로서 절삭기계를 이용한 전극 패터닝 공정을 보인다.
도 4는 본 발명의 한 실시예에 따른 반도체용 방열기판의 제조방법을 보인다.
도 5는 본 발명의 한 실시예에 따른 반도체용 방열기판의 제조방법을 보인다.
도 6은 본 발명의 한 실시예에 따른 반도체용 방열기판의 제조방법을 보인다.
도 7은 본 발명의 한 실시예에 따른 반도체용 방열기판의 제조방법을 보인다.
도 8은 본 발명의 한 실시예에 따른 반도체용 방열기판의 제조방법을 보인다.
도 9는 본 발명의 한 실시예에 따른 반도체용 방열기판의 제조방법을 보인다.
도 10은 본 발명의 한 실시예에 따른 반도체용 방열기판을 보인다.
도 11은 본 발명의 한 실시예에 따른 반도체용 방열기판을 보인다.
도 12는 본 발명의 한 실시예에 따른 반도체용 방열기판이 적용된 전력 반도체 모듈을 보인다.
도 13은 본 발명의 한 실시예에 따른 반도체용 방열기판을 보인다.
도 14는 상기 도 13의 반도체용 방열기판을 제조하는 공정을 보인다.
도 15는 본 발명의 한 실시예에 따른 반도체용 방열기판을 보인다.
도 16은 상기 도 15의 반도체용 방열기판을 제조하는 공정을 보인다.
도 17은 본 발명의 한 실시예에 따른 반도체용 방열기판을 보인다.
도 18은 상기 도 17의 반도체용 방열기판을 제조하는 공정을 보인다.
도 19는 본 발명의 한 실시예에 따른 반도체용 방열기판을 보인다.
이하에서는 도면을 참조하여 본 발명의 다양한 실시예를 설명한다. 실시예를 통해 본 발명의 기술적 사상이 좀 더 명확하게 이해될 수 있을 것이다. 또한, 본 발명은 이하에 설명된 실시예에 한정되는 것이 아니라 본 발명이 속한 기술적 사상의 범위 내에서 다양한 형태로 변형될 수 있다. 한편 동일한 도면 부호는 본 발명의 관점에서 공통된 특성을 갖는 구성요소임을 나타내는 것으로서, 한 도면에 관한 설명에서 언급된 것과 동일한 도면 부호를 갖는 구성요소에 대한 설명은 다른 도면에 대한 설명에서는 생략될 수 있다. 본 명세서에서 위, 아래, 상면, 저면 등의 방향은 참조된 도면에 도시된 방향을 기준으로 한다.
도 1은 본 발명의 한 실시예에 따른 전력 반도체 모듈을 보인다.
(a)에서 발명의 한 실시예에 따른 전력 반도체 모듈(M)은 반도체용 방열기판(101)과 전력 반도체 소자(301)를 포함한다. 상기 전력 반도체 소자(301)는 상기 반도체용 방열기판(101) 상면의 전극 패턴(31) 상에 실장되고, 와이어 본딩(302)을 통해 전기적으로 연결된다.
(b)는 상기 (a)에 표시된 I-I' 단면을 보인다. 상기 반도체용 방열기판(101)은 도면의 아래쪽으로부터 금속 베이스(10)와, 절연층(20), 그리고 전극 금속층(30)으로 구성된다. 상기 금속 베이스(10)는 구리, 알루미늄 등의 열전도성이 우수한 금속으로 이루어지고, 상기 절연층(20)은 전기 절연성의 합성수지, 산화물 또는 질화물을 포함하여 구성될 수 있다. 상기 절연층(20)은 전기 절연성 외에도 열전도성 및 내열성이 우수한 소재로 이루어진 것이 바람직하며, 점착 혹은 접착성을 가져 상기 금속 베이스(10)와 상기 전극 금속층(30)을 접합시키는 역할을 겸할 수도 있다. 전극 금속층(30)은 구리, 구리-망간 합금 등 비저항 낮고, 열전도성 우수한 금속으로 이루어질 수 있다. 전극 패턴(31)은 상기 전극 금속층(30)의 일부분이 바닥까지 삭제되어 상기 절연층(20)을 노출시키는 패턴 스페이스(32)에 의해 형성된다. 여기서 상기 전극 금속층(30)의 두께는 0.2mm 이상인 것이 바람직하다.
도 2는 본 발명의 한 실시예에 따른 반도체용 방열기판의 전극 패터닝 공정을 보인다.
(a)는 대량 생산 공정의 예시로서 대면적의 다층 방열기판(B)의 상면을 구성하는 전극 금속층(30)에 각각의 반도체 모듈에 대응되는 회로 패턴이 어레이 형태로 다수 배치되도록, 고정 깊이 절삭기계(E)로 상기 전극 금속층(30)을 패터닝하는 모습을 보인다.
(b)는 고정 깊이 절삭기계(E)의 구성을 상세히 보인다(구체적인 구성에 대한 설명은 대한민국 등록특허공보 제10-1336087호 참조). 일정한 깊이(d)를 유지하며 절삭함으로써 패턴 스페이스를 이루는 홈 패턴(32E)을 형성한다.
도 3은 본 발명의 한 실시예로서 절삭기계를 이용한 전극 패터닝 공정을 보인다.
본 도면은 제1 실시예에 따른 반도체용 방열기판(M0)의 제조방법을 나타낸다. 금속 베이스(10), 절연층(20), 및 전극 금속층(30)이 아래서부터 순서대로 적층된 상태에서 고정 깊이 절삭기계(E)를 이용하여 상기 전극 금속층(30)의 두께보다 깊고 절연층(20)만을 노출시키는 깊이의 패턴 스페이스(32)를 형성한다.
도 4는 본 발명의 한 실시예에 따른 반도체용 방열기판의 제조방법을 보인다. 본 도면은 제2 실시예에 따른 반도체용 방열기판(M1)의 제조방법을 나타낸다.
(a) 도 3의 실시예와 같이 금속 베이스(10), 절연층(20), 및 전극 금속층(30)이 아래서부터 순서대로 적층된 다층 방열기판(101)을 형성하고, 전극 금속층(30) 상면에 전극 패턴 형태의 마스크 패턴(41)을 형성한다.
(b) 고정 깊이 절삭기계(E)를 이용하여 마스크 패턴(41)이 인쇄되지 않은 부분에 패턴 스페이스에 대응되는 홈 패턴(32E)을 형성한다. 이때, 상기 홈 패턴(32E)의 바닥에 0.05mm 내지 0.1mm인 두께(t)의 잔여부를 남긴다.
(c) 에칭을 통해 상기 홈 패턴 바닥의 잔여부를 제거하여, 절연층(20)이 노출되도록 한다. 각 모듈에 대응되도록 다층 방열기판(101)을 절단하면 반도체용 방열기판(M1)이 완성된다.
도 5는 본 발명의 한 실시예에 따른 반도체용 방열기판의 제조방법을 보인다. 본 도면은 제3 실시예에 따른 반도체용 방열기판(M1)의 제조방법을 나타낸다.
(a) 전극 금속층(30) 상면에 고정 깊이 절삭기계(E)를 이용하여 홈 패턴(32E)을 형성한다. 이때, 상기 홈 패턴(32E)의 바닥에 소정 두께(t)의 잔여부(320)을 남긴다. 여기서 소정의 두께(t)는 도 4의 실시예와 같다. 위와 별도로 금속 베이스(10) 상면에 절연층(20)이 적층된 기판을 준비한다.
(b) 위의 (a)에서 홈 패턴(32E)이 형성된 전극 금속층(30)을 금속 베이스(10) 상면에 절연층(20)이 적층된 기판상에 접합한다. 접합에는 진공 핫 프레스 공법이 적용될 수 있다. 열전도성이 우수한 접착제를 이용한 접착도 가능하고, 상기 절연층(20)이 접착층으로서의 기능을 가질 수도 있다.
(c) 에칭을 통해 홈 패턴 바닥의 잔여부(320)을 제거하여, 절연층(20)이 노출되도록 한다. 각 모듈에 대응되도록 방열기판을 절단하면 반도체용 방열기판(M1)이 완성된다.
도 6은 본 발명의 한 실시예에 따른 반도체용 방열기판의 제조방법을 보인다. 본 도면은 제4 실시예에 따른 반도체용 방열기판(M2)의 제조방법을 나타낸다.
(a) 상기 도 5의 실시예와 마찬가지로 전극 금속층(30)에 홈 패턴(32E)을 형성하며 소정 두께(t)의 잔여부(331)을 남긴다. 도 5의 (a)와 다른 점은 마스크 패턴(42)의 반대쪽 면을 고정 깊이 절삭기계(E)로 가공한다는 점이다. 역시 이와 별도로 금속 베이스(10) 상면에 절연층(20)이 적층된 기판을 준비한다.
(b) 금속 베이스(10)와 절연층(20)이 적층된 기판 위에 위의 (a)에서 홈 패턴(32E)이 형성된 전극 금속층(30)을 접합한다. 이때, 상기 홈 패턴이 형성된 면이 절연층(20)과 접하도록 하고, 마스크 패턴(42)과 잔여부(331)가 있는 면이 상면을 이루도록 한다.
(c) 마스크 패턴(42)이 형성된 면으로부터 노출된 잔여부(331)을 에칭을 통해 삭제한다. 에칭 대신 상기 고정 깊이 절삭기계(E)를 이용하여 상기 잔여부(320)를 추가로 절삭할 수도 있다. 이 경우, 상기 고정 깊이 절삭기계(E)의 절삭 깊이는 상기 잔여부(331)의 두께(t)보다 깊고, 상기 패턴 스페이스(32)의 깊이를 넘지 않도록 한다. 그 결과 패턴 스페이스(32)을 통해 절연층(20)이 노출된 구조가 형성된다. 각 모듈에 대응되도록 다층 방열기판을 절단하면 반도체용 방열기판(M2)이 완성된다.
도 7은 본 발명의 한 실시예에 따른 반도체용 방열기판의 제조방법을 보인다. 본 도면은 제5 실시예에 따른 반도체용 방열기판(M3)의 제조방법을 나타낸다.
(a) 히트 싱크로서 세라믹 베이스(11)가 적용된다. 세라믹 베이스(11) 상에 전극 금속층(30)이 접합된 구조의 다층 방열기판을 구비하고, 전극 금속층(30) 상면에 마스크 패턴(41)을 형성한다. 세라믹 베이스(11)는 질화알루미늄(AlN), 탄화실리콘(SiC) 등의 소재로 이루어질 수 있고, 상기 세라믹 베이스(11)와 전극 금속층(30)의 접합에는 DCB(Direct Copper Bonding), AMB(Active Metal Brazing) 등 이미 상용화된 기술이 적용될 수 있다.
고정 깊이 절삭기계(E)를 이용하여 홈 패턴(32E)을 형성할 때, 소정 깊이(t)의 잔여부(320)을 남긴다. 절삭툴이 전극 금속층(30)을 관통하여 세라믹 베이스(11)와 직접 접촉하지 않도록 마진을 둔 것이다.
(b) 상면으로부터의 에칭을 통해 상기 잔여부(320)를 제거하고 패턴 스페이스(32)을 통해 세라믹 베이스(11)가 노출되도록 한다. 각 모듈에 대응되도록 다층 방열기판을 절단하면 반도체용 방열기판(M3)이 완성된다.
도 8은 본 발명의 한 실시예에 따른 반도체용 방열기판의 제조방법을 보인다. 본 도면은 제6 실시예에 따른 반도체용 방열기판(M3)의 제조방법을 나타낸다.
(a) 전술한 도 5의 (a)와 마찬가지로 전극 금속층(30) 상면에 마스크 패턴(41) 형성된 상태로 고정 깊이 절삭기계(E)를 이용하여 홈 패턴(32E)을 형성하되, 상기 홈 패턴(32E)의 바닥에 소정 두께(t)의 잔여부(320)를 남긴다. 이와 별도로 세라믹 베이스(11)를 준비한다. 세라믹 베이스(11)의 소재에 관해서는 상기 도 7의 실시예에서 설명한 바와 같다.
(b) 위의 (a)에서 바닥에 잔여부(320)가 남도록 홈 패턴(32E)이 형성된 전극 금속층(30)을 상기 잔여부(320) 쪽이 세라믹 베이스(11)에 접하도록 하여 서로 접합한다. 접합에는 역시 전술한 DCB 또는 AMB 등의 기술이 적용될 수 있다.
(c) 전술한 도 7의 (b)와 마찬가지로 마스크 패턴(41)이 있는 상면으로부터의 에칭을 통해 잔여부를 제거한다. 각 모듈에 대응되도록 다층 방열기판을 절단하면 반도체용 방열기판(M3)이 완성된다.
도 9는 본 발명의 한 실시예에 따른 반도체용 방열기판의 제조방법을 보인다. 본 도면은 제7 실시예에 따른 반도체용 방열기판(M4)의 제조방법을 나타낸다.
(a) 우선 전술한 도 6의 (a)와 마찬가지로 마스크 패턴(42)의 반대쪽 면을 고정 깊이 절삭기계(E)로 가공하여 전극 금속층(30)에 홈 패턴(32E)을 형성하며 소정 두께(t)의 잔여부(331)을 남긴다. 그와 별도로 세라믹 베이스(11)를 준비한다.
(b) 상기 세라믹 베이스(11) 상에 상기 홈 패턴(32E) 쪽이 세라믹 베이스(11)를 향하고, 그 반대쪽인 상면에 상기 마스크 패턴(42)과 잔여부(331)가 위치한 상태로, 상기 세라믹 베이스(11)와 상기 전극 금속층(30)을 접합한다. 접합 기술은 상기 도 8의 실시예에서 설명한 바와 같다.
(c) 그런 다음, 에칭을 통해 잔여부(320)를 삭제한다. 에칭 대신 상기 고정 깊이 절삭기계(E)를 이용하여 상기 잔여부(320)를 추가로 절삭할 수도 있다. 이 경우, 상기 고정 깊이 절삭기계(E)의 절삭 깊이는 상기 잔여부(331)의 두께(t)보다 깊고, 패턴 스페이스(32)의 깊이를 넘지 않도록 한다. 각 모듈에 대응되도록 다층 방열기판을 절단하면 반도체용 방열기판(M4)이 완성된다.
도 10은 본 발명의 한 실시예에 따른 반도체용 방열기판을 보인다.
본 실시예에 따른 반도체용 방열기판(M5)은 금속 베이스(12)에 히트 싱크 구조물(H)이 일체로 형성된 점에 특징이 있다. 전극 금속층(30) 및 절연층(20)은 전술한 도 3 내지 도 6의 실시예 중 어느 하나와 같은 방법으로 형성될 수 있다. 한편, 상기 금속 베이스(12)를 대신하여 히트 싱크 구조물이 일체로 형성된 세라믹 베이스가 채용될 수도 있다.
한편, 전술한 실시예들에 있어서, 패턴 스페이스(32)와 전극 패턴(31)의 경계를 이루는 단차부의 단면 프로파일은 상기 전극 금속층(30)의 표면 측으로부터 상기 절연층(20) 또는 세라믹 베이스(11)가 노출된 면에 이르기까지 상기 두 면에 대하여 수직이거나 거의 수직에 가깝게 형성된다.
도 3, 도 6, 또는 도 9의 실시예에서 에칭 공정 없이 상기 고정 깊이 절삭기계(E)만으로 패턴 스페이스(32)가 형성된 경우는 상기 단차부가 실질적으로 수직으로 형성되고, 도 4 내지 도 9의 실시예에서 에칭 공정을 통해 잔여부(320,321)를 삭제하는 경우에도 상기 잔여부의 두께(t)가 0.1mm 미만으로서, 전극 금속층(30)의 극히 일부분에 해당하기 때문에, 등방성 습식 에칭 공정을 통해 잔여부를 삭제하더라도 상기 단차부와 상기 절연층(20) 또는 세라믹 베이스(11)가 만나는 부분의 곡률반경(R)은 0.1mm 이하로 형성된다. 따라서, 패턴 스페이스(32)을 사이에 두고 인접한 두 전극 패턴(31) 사이에 우수한 절연특성을 얻을 수 있다.
도 11은 본 발명의 한 실시예에 따른 반도체용 방열기판을 보인다.
본 실시예에 따른 반도체용 방열기판(M6)은 금속 베이스(10)의 절연층(20)과 접하는 면과 전극 금속층(30)의 상기 절연층(20)과 접하는 면 중에서 어느 한쪽 또는 양쪽 모두에 단면이 도브테일 형태인 보강돌기(21,23)가 더 구비할 수 있다. 상기 보강돌기(21,23)는 도시된 바와 같이 단면이 도브테일 형태인 홈이 상기 절연층(20)과 동일한 소재로 채워져 형성될 수 있다. 상기 절연층(20)의 소재로서 전기 절연성 및 열전도성이 우수한 에폭시 수지 등이 적용될 수 있다.
본 실시예에 따른 반도체용 방열기판(M6)의 제조 과정에서 상기 금속 베이스(10) 및/또는 상기 전극 금속층(30)에 도브테일 형태의 홈을 가공하고, 상기 금속 베이스(10)와 상기 전극 금속층(30) 사이에 에폭시 수지를 개입시켜 진공 핫 프레스 공정을 통해 이들을 접합함으로써 상기 보강돌기(21,23)를 형성할 수 있다.
이와 같이 형성된 상기 보강돌기(21,23)는 상기 금속 베이스(10)를 이루는 소재와 상기 전극 금속층(30)을 이루는 소재 사이에 선 팽창계수 차이가 있더라도 그로 인해 이들 층과 상기 절연층(20) 사이의 경계면이 박리되는 것을 방지할 수 있다.
도 12는 본 발명의 한 실시예에 따른 반도체용 방열기판이 적용된 전력 반도체 모듈을 보인다.
발명의 한 실시예에 따른 반도체용 방열기판(101)이 적용된 전력 반도체 모듈(M7)은 전력 반도체 소자(301)를 포함한다. 상기 전력 반도체 소자(301)는 상기 반도체용 방열기판(102) 상면에 형성된 다수의 전극 패턴(31) 중 적어도 하나의 전극 패턴 상에 실장되고, 와이어 본딩(302)을 통해 전기적으로 연결될 수 있다. 한편, 이와 다른 형태의 예로서 전력 반도체 소자는 다수의 입출력 단자 또는 패드 전극을 구비하고, 이들이 상기 반도체용 방열기판(102)의 다수의 전극 패턴(31) 상에 표면실장(SMT) 될 수도 있다. 상기 다수의 전극 패턴(31)은 전극 패턴과 전극 패턴 사이의 패턴 스페이스(32) 및 다수의 전극 패턴으로 구성된 전극 패턴 그룹의 주변부에 충전된 절연체에 의해 둘러싸인 아일랜드 형태로 형성된다.
도 13은 본 발명의 한 실시예에 따른 반도체용 방열기판을 보인다. 본 도면은 상기 도 12의 II-II' 단면에 대응되는 반도체용 방열기판의 단면도이다.
상기 반도체용 방열기판(M7)은 도면의 아래쪽에서부터 금속 베이스(10)와, 절연층(20)을 포함하는 절연부(21), 그리고 전극 금속판(30)으로부터 형성된 다수의 전극 패턴(31)을 포함하여 구성된다. 상기 다수의 전극 패턴(31) 사이에는 인접한 전극 패턴들 사이를 서로 전기적으로 절연시키는 패턴 스페이스(32)가 배치된다. 상기 패턴 스페이스(32) 및 상기 다수의 전극 패턴(31)으로 구성된 전극 패턴 그룹의 주변부는 절연재로 충전된다.
상기 금속 베이스(10)는 구리, 알루미늄 등의 열전도성이 우수한 금속으로 이루어진다. 상기 금속 베이스(10)는 두꺼운 금속판 또는 금속 블록으로 이루어질 수 있다. 한편, 도시되지 않았으나 상기 금속 베이스(10)의 저면 등에는 외부와의 접촉 면적을 확장하여 열 발산 효과를 높이기 위한 방열핀 구조물이 형성될 수 있다.
상기 절연부(21)는 상기 금속 베이스(10)와 상기 전극 금속판(30) 사이의 절연층(20)과 상기 패턴 스페이스(32) 및 다수 패턴 전극(31)의 주변부에 절연체가 충전된 절연재 충전부로 구성된다. 상기 절연층(20)은 전기 절연성의 합성수지, 산화물 또는 질화물을 포함하여 구성될 수 있다. 상기 절연층(20)은 전기 절연성 외에도 열전도성 및 내열성이 우수한 소재로 이루어진 것이 바람직하며, 점착 혹은 접착성을 가져 상기 금속 베이스(10)와 상기 전극 금속판(30)을 접합시키는 역할을 겸할 수도 있다. 상기 절연재 충전부는 전술한 절연층(20)과 동일한 소재로 이루어져 상기 절연부(21)가 일체로 형성될 수 있다. 상기 절연부(21)를 형성하는 것으로서, 위와 같이 전기 절연성과 열전도성 및 내열성 등의 조건을 충족하는 소재로 에폭시 계열의 합성 수지를 들 수 있다.
전극 금속판(30)은 구리, 구리-망간 합금, 알루미늄, 니켈 등 비저항 낮고, 열전도성 및 가공성이 우수한 금속으로 이루어질 수 있다. 상기 전극 패턴(31)은 상기 전극 금속판(30)의 일부분이 바닥까지 삭제되어 상기 절연층(20)을 노출시키는 절연 스페이스(32)에 의해 구획된다.
여기서 상기 전극 금속판(30)의 두께(T)는 0.2mm 이상인 것이 바람직하다. 또한, 상기 절연층(20)의 두께를 t1, 상기 주변부 및 절연 스페이스(32)의 절연체 두께를 t2, 그리고 상기 절연층(20)의 바닥면으로부터 상기 전극 패턴(31) 상면까지의 높이를 H 라고 할 때, 이들은 서로 다음과 같은 관계를 갖는다.
<식1> t1 < t2 ≤ H
다시 말해서, 전술한 주변부 및 절연 스페이스(32)에 충전된 절연체의 높이는 상기 전극 패턴(31)의 저면보다 높고, 상기 전극 패턴(31)의 상면보다 낮거나 같도록 형성되는 것이 바람직하다. 이러한 구조는 상기 다수의 전극 패턴(31)들 사이의 절연 내력은 물론, 반도체용 방열기판(101)과 외부 회로 사이의 절연 내력도 향상시킬 수 있다. 또한, 절연재 충전부에 상기 전극 패턴(31)의 적어도 일부가 매립되어 있는 구조여서 상기 다수의 전극 패턴(31)에 대한 박리 강도를 향상시킨다.
도 14는 상기 도 13의 반도체용 방열기판을 제조하는 공정을 보인다.
먼저, (a)에 도시된 바와 같이, 전극 금속판(30)의 일면에 엔드밀 등의 절삭 툴을 이용한 절삭 가공(밀링)을 통해, 전술한 패턴 스페이스 및 주변부에 대응되는 일정한 깊이의 홈 패턴(330)을 형성한다. 상기 홈 패턴(330)의 깊이는 상기 전극 금속판(30)의 두께보다 얕게 하여, 상기 홈 패턴(330)의 바닥에 잔여부(331)를 남긴다. 상기 잔여부(331)는 평면적으로 볼 때, 상기 패턴 스페이스 및 상기 주변부에 대응되는 부분 전부에 대해 남길 수 있다. 또한, 상기 잔여부(331)의 두께는 0.2mm 미만인 것이 바람직하고, 더 바람직하게는 0.05mm 내지 0.1mm 두께로 형성될 수 있다.
(b)에 도시된 바와 같이, 금속 베이스(10)의 상면에 절연성 수지(200), 예컨대 에폭시 수지를 인쇄하고, 상기 홈 패턴(330)이 형성된 면에 위와 동일한 절연성 수지(200)가 인쇄된 상태로 뒤집어서, 상기 절연성 수지(200)가 도포된 두 면이 서로 마주보게 배치한다.
(c)에 도시된 바와 같이, 위의 (b) 공정에서 준비된 부재들을 진공 핫 프레스 공정을 통해 접합한다. 그 결과 전술한 바와 같이 두 부재의 서로 마주보는 면 각각에 인쇄된 절연성 수지(200)는 일체로 경화되어 절연부(21)를 형성한다.
다만, 상기 (b), (c)의 예시와 달리 상기 금속 베이스(10)의 상면과 상기 전극 금속판(30)에서 홈 패턴(330)이 형성된 면 중 어느 한 면에 충분한 두께로 절연성 수지(200)를 도포하고 이들을 서로 접합할 수도 있다.
다음으로, (d)에 도시된 바와 같이, 전술한 잔여부(331), 즉 전술한 홈 패턴(330)에 의해 구획된 다수의 전극 패턴(31)이 얇은 두께로 서로 연결되어 있는 부분을 에칭(Etching) 또는 밀링(Milling)을 통해 제거하여 패턴 스페이스(32)를 형성한다. 그리고 도면에 표시된 커팅 라인(CT)을 따라 커팅함으로써 단일 모듈 단위의 반도체용 방열기판을 완성한다.
도 15는 본 발명의 한 실시예에 따른 반도체용 방열기판을 보인다.
본 실시예에 따른 반도체용 방열기판(M8)은 절연부(22) 내에 절연성 메쉬(25)를 포함하는 점에서 전술한 도 13의 실시예에 따른 반도체용 방열기판(101)과 차이가 있고, 나머지 부분은 동일하다. 상기 절연성 메쉬(25)는 고형의 무기 절연재, 예컨대 세라믹 재질의 메쉬일 수 있다. 상기 절연성 메쉬(25)는 상기 절연부(22)의 나머지 부분을 이루는 절연성 소재보다 비저항이 높고, 열전도도가 높은 세라믹 재질로 이루어져, 전극 패턴(31)과 금속 베이스(10) 사이의 절연 내력 및 열전도율을 향상시키는 데에 기여할 수 있다. 또한, 상기 절연부(22)의 열팽창을 억제하거나, 기계적 강도를 높이는 데에도 기여할 수 있다.
도 16은 상기 도 15의 반도체용 방열기판을 제조하는 공정을 보인다.
먼저, (a)에는 전술한 도 15의 (b)와 같이, 전극 금속판(30)의 홈 패턴(330)이 형성된 면과 금속 베이스(10)의 상면에 각각 절연성 수지(200)가 인쇄된 상태에서, 마주보는 절연성 수지(200) 사이에 상기 절연성 메쉬(25)를 배치된 상태가 도시된다.
(b)에는 위와 같은 상태로 진공 핫 프레스 공정을 진행하여 상기 절연부(22) 내에 상기 절연성 메쉬(25)가 개입된 채로 상기 전극 금속판과 상기 금속 베이스(10)가 접합되고, 전술한 도 3의 (d)와 같은 에칭 또는 밀링 공정을 통해 잔여부가 제거되어 다수의 전극 패턴(31)과 패턴 스페이스(32) 및 주변부가 형성된 모습이 도시된다. 그리고 커팅 라인(CT)을 따라 커팅되면 본 실시예에 따른 반도체용 방열기판이 완성된다.
도 17은 본 발명의 한 실시예에 따른 반도체용 방열기판을 보인다.
본 실시예에 따른 반도체용 방열기판(M9)은 절연부(23)에서 다수의 전극 패턴(31) 사이의 패턴 스페이스(322)를 이루는 부분과 상기 다수의 전극 패턴(31) 외측의 주변부를 이루는 부분이 다음과 같은 구조로 형성된다. 첫째, 절연부(23)의 상면이 상기 다수의 전극 패턴(31)의 상면과 같은 높이로 형성된다. 둘째, 해당 부분에서 상기 절연부(23)의 바닥면이 상기 금속 베이스(11)의 두께 방향으로 확장된다. 즉, 상기 금속 베이스(11)의 상면에서 상기 전극 패턴(31)의 저면과 대면하는 부분을 제외한 나머지 부분이 소정의 깊이로 파여 절연체로 충전된 구조를 갖는다.
바꿔 말하면, 전극 패턴(31)의 두께를 T, 전극 패턴(31)과 금속 베이스(11) 사이의 절연층 두께를 t1, 그리고 상기 절연부(23) 중 패턴 스페이스(322) 및 상기 주변부에 대응되는 부분의 두께를 t3라고 할 때, 다음 식과 같은 관계가 성립된다.
<식2> T + t1 < t3
이와 같은 구조의 반도체용 방열기판(103)에서는 전극 패턴(31)의 측면이 절연부(23)에 전부 매립되어 전술한 도 13의 실시예와 마찬가지로 다수의 전극 패턴(31) 사이 및 외부 도전체와의 절연 내력이 향상됨은 물론, 전극 패턴(31)의 박리 강도도 향상된다. 또한, 상기 절연부(23)에서 패턴 스페이스(322) 및 주변부가 상기 금속 베이스(11) 상면에 형성된 단차부와 맞물려 지지되므로 횡방향 하중에 강하고, 금속과 절연체 사이의 열팽창율 차이로 인한 변형이나 파손도 방지될 수 있다. 이러한 구조로 인해 상기 절연부(23)와 상기 금속 베이스(11) 사이의 박리 강도도 향상된다.
도 18은 상기 도 17의 반도체용 방열기판을 제조하는 공정을 보인다.
(a)에 도시된 바와 같이, 금속 베이스(10), 절연층(20), 및 전극 금속판(30)이 아래서부터 순서대로 적층된 다층 기판을 준비한다. 이러한 다층 기판은 전술한 실시예와 마찬가지로 금속 베이스(10)와 전극 금속판(30)의 마주보는 두면 사이에 전연성 수지를 인쇄 혹은 도포하고 진공 핫 프레스 공정을 통해 이들을 접합함으로써 마련될 수 있다.
(b)에 도시된 바와 같이, 상기 전극 금속판(30) 표면으로부터 절삭 가공, 예컨대 엔드밀 툴을 이용한 밀링 가공을 수행하여 상기 다수의 전극 패턴(31) 사이의 패턴 스페이스(322) 및 상기 다수의 전극 패턴(31)으로 구성된 전극 패턴 그룹의 외측의 주변부를 상기 금속 베이스(10)의 상면보다 더 깊게 절삭함으로써 홈 패턴을 형성한다. 즉, 상기 전극 금속판(30)의 두께 T와 상기 절연층(20)의 두께 t1을 더한 것보다 더 깊게 절삭하여 상기 금속 베이스(11)의 상부에 상기 전극 패턴(31)의 저면과 대면하는 부분보다 낮은 단차부(111)를 형성한다.
그런 다음, (c)에 도시된 바와 같이, 절삭된 부분인 상기 홈 패턴에 절연성 수지를 충전하고 경화시켜 절연재 충전부(201)를 형성한다. 상기 절연재 충전부(201)는 전술한 절연층(20)과 동일한 절연성 소재로 형성될 수 있다. 이를 통해 절연부(23)에서 상기 절연층(20)과 상기 절연재 충전부(201)는 일체를 이루게 된다. 커팅 라인(CT)을 따라 커팅하면 하나의 반도체 모듈을 위한 반도체용 방열기판이 완성된다.
도 19는 본 발명의 한 실시예에 따른 반도체용 방열기판을 보인다.
본 실시예에 따른 반도체용 방열기판(M10)은 절삭 가공에 의해 상기 전극 패턴(31)의 측면에 형성된 제1 노치부(312)를 포함하는 점 및/또는 상기 금속 베이스(12)의 단차부(121) 측면에 형성된 제2 노치부(122)를 포함하는 점에서 상기 도 6의 실시예에 따른 반도체용 방열기판(103)과 차이가 있다. 이와 함께, 상기 제1 노치부(312) 및/또는 상기 제2 노치부(122)를 채워 형성된 절연재 충전부(202)의 구조에 차이가 있다는 점을 제외하고, 본 실시예의 나머지 구성은 전술한 도 6의 실시예와 동일하다.
여기서, 상기 제1 노치부(312) 및 상기 제2 노치부(122)는 상기 전극 패턴(31) 및 상기 금속 베이스(12)의 상/하면에 수직을 이루는 상기 측면으로부터 안쪽으로 오목하게 형성될 수 있다. 상기 제1 및 제2 노치부(312, 122)는 도 7의 (b)를 참조하여 전술한 절삭 공정에서, 일반적인 엔드밀 대신 홈 패턴 및 노치부의 형상에 맞게 제작된 폼툴(Form Tool)을 사용하여 절삭함으로써 형성할 수 있다. 상기 노치부는 홈 패턴과 동시에 형성될 수도 있고, 홈 패턴 형성 이후에 형성될 수도 있다. 상기 폼툴을 이용한 절삭 가공은 상기 금속 베이스(12)에 평행한 방향으로 진행될 수 있다.
본 실시예에 따른 반도체용 방열기판(104)은 상기 제1 노치부(312) 및 상기 제2 노치부(122)를 둘 다 포함할 수도 있고, 어느 하나만 포함하여 구성될 수도 있다. 상기 제1 노치부(312) 및 상기 제2 노치부(122)는 절연재 충전부(202)의 측면이 각각 상기 전극 패턴(31) 및 상기 금속 베이스(12)에 맞물리도록 함으로써, 상기 반도체용 방열기판(104)의 박리 강도를 크게 향상시킨다.
본 발명은 방열판 기능과 반도체 소자 실장용 회로기판의 기능을 겸한 방열기판의 제조에 이용될 수 있다. 본 발명에 따른 반도체용 방열기판은 전력 반도체 소자 또는 고출력 LED 등이 포함된 반도체 모듈의 제조에 활용될 수 있다.

Claims (19)

  1. 패턴 스페이스에 의해 반도체 소자가 실장되는 전극 패턴이 형성된 전극 금속층;
    상기 반도체 소자로부터 방출된 열을 열전도에 의해 확산 및 발산하는 방열체를 구성하는 금속 베이스;
    전기적 절연성을 띠고, 상기 전극 금속층과 상기 금속 베이스 사이에 배치된 절연층; 및
    상기 금속 베이스에서 상기 절연층과 접하는 면과 상기 전극 금속층에서 상기 절연층과 접하는 면 중 적어도 어느 한쪽에 형성된 홈과 상기 홈 내부가 상기 절연층과 동일한 소재로 채워진 보강돌기를 포함하고,
    상기 패턴 스페이스는 상기 전극 금속층의 표면으로부터 수직으로 절삭 가공된 부분을 포함하는,
    반도체용 방열기판.
  2. 제1항에 있어서,
    상기 패턴 스페이스는 상기 전극 금속층의 바닥면보다 깊고 상기 절연층의 바닥면보다 얕은 깊이로 절삭 가공되어 상기 절연층을 노출시키는,
    반도체용 방열기판.
  3. 제1항에 있어서,
    상기 패턴 스페이스는 등방성 식각에 의해 형성된 부분을 더 포함하는,
    반도체용 방열기판.
  4. 제1항에 있어서,
    상기 홈과 상기 보강돌기는 단면이 도브테일 형태인,
    반도체용 방열기판.
  5. 금속 베이스 상에 형성된 절연층 또는 절연성의 세라믹 베이스 상에 접합되는 전극 금속층이 전극 패턴을 이루도록 패턴 스페이스를 형성하는 반도체용 방열기판의 제조 방법에 있어서,
    상기 전극 금속층을 그 일면으로부터 상기 전극 금속층의 두께보다 얕은 소정의 깊이로 절삭하고 잔여부를 남겨 홈 패턴을 형성하는 절삭 단계; 및
    상기 전극 금속층이 상기 절연층 또는 상기 세라믹 베이스와 접합된 상태에서 상기 홈 패턴을 따라 남겨진 상기 잔여부를 에칭하여 상기 전극 패턴을 형성하는 에칭 단계;를 포함하고,
    상기 에칭 단계는 상기 잔여부가 상기 전극 금속층에서 이 상기 절연층 또는 상기 세라믹 베이스와 접합되는 면의 반대편에 배치되도록 접합된 상태에서 상기 잔여부를 에칭하는,
    반도체용 방열기판의 제조 방법.
  6. 금속 베이스, 절연층, 및 전극 금속층이 순서대로 적층된 형태로 접합된 다층 방열기판을 형성하는 접합 단계;
    미리 설계된 전극 패턴의 형태에 따라 상기 전극 금속층의 표면으로부터 상기 전극 금속층의 바닥면보다 얕은 깊이의 홈을 절삭 가공하여 서로 인접한 전극 패턴들 사이에 소정 두께의 잔여부가 남겨진 홈 패턴을 형성하는 절삭 단계; 및
    상기 잔여부를 완전히 에칭하여 상기 절연층을 노출시킴으로써 상기 서로 인접한 전극 패턴들을 전기적으로 절연시키는 에칭 단계; 를 포함하고,
    상기 접합 단계는 상기 절연층을 매개로 상기 전극 금속층과 상기 금속 베이스를 접합하되, 상기 접합 단계 이전에 상기 전극 금속층 또는 상기 금속 베이스에서 상기 절연층과 접하는 면에 홈을 형성한 후 진공 핫프레스 공정을 진행하여 접합과 동시에 상기 절연층과 연결된 보강돌기를 형성하는,
    반도체용 방열기판의 제조 방법.
  7. 제6항에 있어서,
    상기 홈 및 상기 보강돌기는 단면이 도브테일 형태인,
    반도체용 방열기판의 제조 방법.
  8. 미리 설계된 전극 패턴의 형태에 따라 전극 금속층의 표면으로부터 상기 전극 금속층의 바닥면보다 얕은 깊이의 홈을 절삭 가공하여, 서로 인접한 전극 패턴들 사이에 소정 두께의 잔여부가 남겨진 홈 패턴을 형성하는 절삭 단계;
    금속 베이스, 절연층, 및 상기 전극 금속층을 순서대로 적층된 형태로 접합하되, 상기 전극 금속층에서 평평한 상기 바닥면이 상기 절연층과 접하도록 하는 접합 단계; 및
    상기 잔여부를 완전히 에칭하여 상기 절연층을 노출시킴으로써 상기 서로 인접한 전극 패턴들을 전기적으로 절연시키는 에칭 단계; 를 포함하고,
    상기 접합 단계는 상기 절연층을 매개로 상기 전극 금속층과 상기 금속 베이스를 접합하되, 상기 접합 단계 이전에 상기 전극 금속층 또는 상기 금속 베이스에서 상기 절연층과 접하는 면에 홈을 형성한 후 진공 핫프레스 공정을 진행하여 접합과 동시에 상기 절연층과 연결된 보강돌기를 형성하는,
    반도체용 방열기판의 제조 방법.
  9. 제8항에 있어서,
    상기 홈 및 상기 보강돌기는 단면이 도브테일 형태인,
    반도체용 방열기판의 제조 방법.
  10. 패턴 스페이스가 사이사이에 형성되어 서로 전기적으로 절연된 다수의 전극 패턴을 갖는 전극 금속판;
    상기 전극 금속판 아래에 배치되어 상기 전극 금속판으로부터 전도된 열을 확산시키는 금속 베이스;
    상기 전극 금속판과 상기 금속 베이스 사이에 형성된 절연층; 및
    상기 패턴 스페이스와 상기 다수의 전극 패턴으로 구성된 전극 패턴 그룹 외측의 주변부를 메우며 상기 다수의 전극 패턴 측면에 직접 접촉되어 이들을 지지하도록 형성된 절연재 충전부; 를 포함하는,
    반도체용 방열기판.
  11. 제10항에 있어서,
    상기 절연층 및 상기 절연재 충전부는 서로 동일한 전기 절연성 수지로 이루어져 일체로 형성된 절연부를 구성하는,
    반도체용 방열기판.
  12. 제10항에 있어서,
    상기 전극 금속판과 상기 금속 베이스 사이의 상기 절연층 내에 매립된 절연성 세라믹 메쉬를 더 포함하는,
    반도체용 방열기판.
  13. 제10항에 있어서,
    상기 금속 베이스는 상기 패턴 스페이스 및 상기 주변부 아래의 부분이 상기 다수의 전극 패턴 바로 아래에 위치한 상면보다 낮게 절삭된 단차부를 더 포함하고, 상기 절연재 충전부는 상기 단차부의 측면 및 바닥면과 직접 접촉하도록 확장된,
    반도체용 방열기판.
  14. 제13항에 있어서,
    상기 다수의 전극 패턴 측면에 오목하게 형성된 제1 노치(notch)부 또는 상기 금속 베이스 단차부의 측면에 오목하게 형성된 제2 노치(notch)부를 더 포함하고, 상기 절연재 충전부는 상기 제1 노치(notch)부 또는 상기 제2 노치부(notch)를 메우도록 형성된,
    반도체용 방열기판.
  15. 다수의 전극 패턴, 상기 다수의 전극 패턴 사이사이에 형성되어 이들을 전기적으로 절연시키는 패턴 스페이스, 및 상기 다수의 전극 패턴으로 구성된 전극 패턴 그룹의 외측을 둘러싸는 주변부를 갖는 반도체용 방열기판의 제조 방법에 있어서,
    상기 다수의 전극 패턴을 이루게 될 전극 금속판을 그 일면으로부터 그 두께보다 얕은 소정의 깊이로 절삭하고 잔여부를 남겨 상기 패턴 스페이스 및 상기 주변부에 대응되는 홈 패턴을 형성하는 단계;
    상기 홈 패턴이 형성된 상기 전극 금속판의 일면 및 그와 대면하는 금속 베이스의 일면 중 적어도 상기 전극 금속판 측에 상기 홈 패턴이 절연재로 충전되도록 절연성 수지를 인쇄하고, 상기 전극 금속판과 상기 금속 베이스를 상기 절연성 수지를 매개로 접합하는 단계; 및
    상기 잔여부를 제거하여 상기 다수의 전극 패턴을 서로서로 분리시키는 단계; 를 포함하는,
    반도체용 방열기판의 제조 방법.
  16. 제15항에 있어서,
    상기 잔여부 제거 시에 상기 잔여부를 절삭 가공하여 제거하는,
    반도체용 방열기판의 제조 방법.
  17. 제15항에 있어서,
    상기 전극 금속판과 상기 금속 베이스의 접합 시에 상기 전극 금속판의 일면 및 상기 금속 베이스의 일면 각각에 절연성 수지를 인쇄하고, 이들 사이에 절연성 세라믹 메쉬를 삽입한 채로 접합하는,
    반도체용 방열기판의 제조 방법.
  18. 금속 베이스, 절연층, 및 전극 금속판이 순서대로 적층된 다층 기판을 형성하는 단계;
    상기 다층 기판을 상기 전극 금속판 측에서 상기 금속 베이스의 상면보다 깊은 소정의 깊이로 절삭 가공하여, 다수의 전극 패턴을 정의하는 패턴 스페이스 및 상기 다수의 전극 패턴으로 구성된 전극 패턴 그룹 외측의 주변부에 대응되는 홈 패턴을 형성하는 단계; 및
    상기 홈 패턴을 절연성 수지로 충전하고 경화시켜 절연재 충전부를 형성하는 단계; 를 포함하는,
    반도체용 방열기판의 제조 방법.
  19. 제18항에 있어서,
    상기 홈 패턴 형성 시에, 상기 다수의 전극 패턴 측면에 오목한 형태의 제1 노치(notch)부 또는 상기 금속 베이스의 단차부 측면에 오목한 형태의 제2 노치(notch)부를 형성하는,
    반도체용 방열기판의 제조 방법.
PCT/KR2020/007026 2019-05-31 2020-05-29 반도체용 방열기판 및 그 제조 방법 WO2020242255A1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP20815097.9A EP3979315A4 (en) 2019-05-31 2020-05-29 HEAT-DISSIPATIVE SUBSTRATE FOR SEMICONDUCTORS AND METHOD FOR ITS MANUFACTURE
CN202080050680.1A CN114097077A (zh) 2019-05-31 2020-05-29 半导体用散热基板及其制造方法
US17/615,099 US11984326B2 (en) 2019-05-31 2020-05-29 Heat dissipating substrate for semiconductor and preparation method thereof
JP2021571351A JP7289374B2 (ja) 2019-05-31 2020-05-29 半導体用放熱基板およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020190064286A KR102055587B1 (ko) 2018-06-08 2019-05-31 고전력 반도체용 방열기판, 이를 포함하는 고전력 반도체 모듈, 및 그 제조 방법
KR10-2019-0064286 2019-05-31
KR10-2019-0176073 2019-12-27
KR1020190176073A KR102283906B1 (ko) 2019-12-27 2019-12-27 반도체용 방열기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
WO2020242255A1 true WO2020242255A1 (ko) 2020-12-03

Family

ID=73552398

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/007026 WO2020242255A1 (ko) 2019-05-31 2020-05-29 반도체용 방열기판 및 그 제조 방법

Country Status (6)

Country Link
US (1) US11984326B2 (ko)
EP (1) EP3979315A4 (ko)
JP (1) JP7289374B2 (ko)
KR (1) KR102283906B1 (ko)
CN (1) CN114097077A (ko)
WO (1) WO2020242255A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102283906B1 (ko) 2019-12-27 2021-07-29 이종은 반도체용 방열기판 및 그 제조 방법
KR20230116263A (ko) 2022-01-28 2023-08-04 이종은 방열 장치 일체형 반도체용 방열 기판 및 그 제조 방법
DE102022208357A1 (de) * 2022-08-11 2024-02-22 Zf Friedrichshafen Ag Verfahren zum bilden eines halbleitermoduls
KR20240045029A (ko) 2022-09-29 2024-04-05 이종은 몰딩 케이스 일체형 반도체용 방열기판 및 그 제조 방법
KR20240057095A (ko) 2022-10-24 2024-05-02 (주)이레테크놀로지 특수 기판 제조 방법 및 이를 이용하여 형성되는 특수 기판
KR20240057091A (ko) 2022-10-24 2024-05-02 (주)이레테크놀로지 내전압 및 방열 특성이 개선된 기판 제조 방법 및 이를 이용하여 제조된 기판

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020023667A (ko) * 2000-09-22 2002-03-29 모리시타 요이찌 열전도 기판 및 이를 이용한 반도체 모듈
JP2005116843A (ja) * 2003-10-09 2005-04-28 Hitachi Metals Ltd 回路用金属板およびセラミックス回路基板
KR20110032015A (ko) * 2009-09-22 2011-03-30 대덕전자 주식회사 방열 특성이 개선된 인쇄회로기판 제조 방법
KR101336087B1 (ko) 2011-09-14 2013-12-03 이종은 판의 가공 장치 및 판의 가공 방법
JP2013243238A (ja) * 2012-05-21 2013-12-05 Toyota Central R&D Labs Inc 絶縁積層基板およびパワーモジュール

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3605547B2 (ja) * 1999-06-11 2004-12-22 松下電器産業株式会社 放熱基板及びその製造方法
JP2003297987A (ja) 2003-03-25 2003-10-17 Matsushita Electric Ind Co Ltd 熱伝導性基板の製造方法
JP2004311691A (ja) * 2003-04-07 2004-11-04 Hitachi Metals Ltd 回路用金属板およびセラミックス回路基板
CN101273453B (zh) 2005-09-27 2012-09-26 松下电器产业株式会社 散热布线板及其制造方法以及使用有散热布线板的电气设备
JP5133342B2 (ja) 2007-07-17 2013-01-30 三菱電機株式会社 半導体装置及びその製造方法
JP4843755B2 (ja) 2008-03-24 2011-12-21 Ｄｏｗａホールディングス株式会社 回路基板材料の製造方法
JP5928485B2 (ja) * 2012-02-09 2016-06-15 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5987719B2 (ja) 2013-02-13 2016-09-07 三菱電機株式会社 半導体装置
US9397017B2 (en) * 2014-11-06 2016-07-19 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
KR102055587B1 (ko) * 2018-06-08 2019-12-13 이종은 고전력 반도체용 방열기판, 이를 포함하는 고전력 반도체 모듈, 및 그 제조 방법
KR102283906B1 (ko) 2019-12-27 2021-07-29 이종은 반도체용 방열기판 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020023667A (ko) * 2000-09-22 2002-03-29 모리시타 요이찌 열전도 기판 및 이를 이용한 반도체 모듈
JP2005116843A (ja) * 2003-10-09 2005-04-28 Hitachi Metals Ltd 回路用金属板およびセラミックス回路基板
KR20110032015A (ko) * 2009-09-22 2011-03-30 대덕전자 주식회사 방열 특성이 개선된 인쇄회로기판 제조 방법
KR101336087B1 (ko) 2011-09-14 2013-12-03 이종은 판의 가공 장치 및 판의 가공 방법
JP2013243238A (ja) * 2012-05-21 2013-12-05 Toyota Central R&D Labs Inc 絶縁積層基板およびパワーモジュール

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3979315A4

Also Published As

Publication number Publication date
US20220223435A1 (en) 2022-07-14
KR20210083613A (ko) 2021-07-07
EP3979315A1 (en) 2022-04-06
CN114097077A (zh) 2022-02-25
EP3979315A4 (en) 2023-07-19
JP7289374B2 (ja) 2023-06-09
US11984326B2 (en) 2024-05-14
KR102283906B1 (ko) 2021-07-29
JP2022535783A (ja) 2022-08-10

Similar Documents

Publication Publication Date Title
WO2020242255A1 (ko) 반도체용 방열기판 및 그 제조 방법
KR102055587B1 (ko) 고전력 반도체용 방열기판, 이를 포함하는 고전력 반도체 모듈, 및 그 제조 방법
US8994165B2 (en) Power semiconductor device
WO2019182216A1 (ko) 양면냉각형 파워 모듈 및 그의 제조 방법
WO2021125722A1 (ko) 파워모듈용 세라믹 기판 및 이를 포함하는 파워모듈
CN102017135B (zh) 带有在多个接触平面中的元器件的基板电路模块
WO2010147271A1 (ko) Ｌｅｄ어레이모듈 및 그 제조방법
WO2010011009A1 (ko) 전자부품 모듈용 금속 기판과 이를 포함하는 전자부품 모듈 및 전자부품 모듈용 금속 기판 제조방법
WO2014142396A1 (ko) 방열성능을 향상하고 누설전류를 방지하기 위한 금속회로를 장착한 고광력 ｌｅｄ 광원 구조체
WO2010114238A2 (ko) 회로 기판 및 그 제조 방법
EP3453055B1 (en) Thermal block assembly, light-emitting diode arrangement with the same, and method of manufacturing said thermal block assembly
WO2013133473A1 (ko) Ｌｅｄ 램프 모듈의 방열기판구조 및 그 제조방법
WO2015156522A1 (ko) 인쇄회로기판 및 이를 포함하는 발광장치
CN102569546B (zh) 晶粒结构、其制造方法及其基板结构
WO2014021663A1 (ko) 광디바이스 제조 방법 및 이에 의해 제조된 광디바이스
WO2023163423A1 (ko) 세라믹 기판 유닛 및 그 제조방법
WO2024049183A1 (ko) 세라믹 기판 제조방법
WO2023132595A1 (ko) 세라믹 기판 유닛 및 그 제조방법
KR101220940B1 (ko) 방열 회로 기판 및 그의 제조 방법
WO2023211106A1 (ko) 세라믹 기판 제조방법
US20230187598A1 (en) Light-emitting diode package structure and manufacturing method thereof
WO2024063410A1 (ko) 히트싱크 일체형 파워모듈용 기판 및 그 제조방법
JP2020502804A (ja) ヒートシンクを形成するバスバーを備える電子電力回路および集積方法
WO2023055127A1 (ko) 파워모듈용 세라믹 기판, 그 제조방법 및 이를 구비한 파워모듈
KR20240045029A (ko) 몰딩 케이스 일체형 반도체용 방열기판 및 그 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20815097

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021571351

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020815097

Country of ref document: EP

Effective date: 20220103