WO2024023966A1

WO2024023966A1 - 表示装置

Info

Publication number: WO2024023966A1
Application number: PCT/JP2022/028909
Authority: WO
Inventors: 崇夫林; 淳一山田
Original assignee: Sharp Display Technology Corp
Current assignee: Sharp Display Technology Corp
Priority date: 2022-07-27
Filing date: 2022-07-27
Publication date: 2024-02-01
Anticipated expiration: 2025-01-27
Also published as: US20250311424A1; US12471368B2

Abstract

表示装置（１）は、データ信号線（ＤＬｎ）を含む表示領域（ＤＡ）及び表示領域（ＤＡ）を囲む額縁領域（ＮＤＡ）と、少なくとも額縁領域（ＮＤＡ）に設けられた高電位側電源電圧配線（ＥＬＶＤＤＭ・ＥＬＶＤＤＥｎ）と、を備え、額縁領域（ＮＤＡ）は、データ信号線（ＤＬｎ）の延在方向（Ｄ１）と交差するように設けられた折り曲げ部（ＦＲ）と、データ信号線（ＤＬｎ）と電気的に接続され、折り曲げ部（ＦＲ）を跨ぐビデオ配線（ＶＬｎ）とを含み、データ信号線（ＤＬｎ）は、高電位側電源電圧配線（ＥＬＶＤＤＭ・ＥＬＶＤＤＥｎ）にプルアップ抵抗（Ｒ１）を介して電気的に接続されている。

Description

表示装置

　本開示は、表示装置に関する。

　特許文献１には、表示領域を囲む額縁領域にベンディング領域を設け、額縁領域の幅を縮めることなく、狭額縁化を実現できる表示装置について記載されている。

日本国公開特許公報「特開２０１４－２３２３００」

　しかしながら、特許文献１に記載されている表示装置は、額縁領域に設けられたベンディング領域を曲げることによって、ベンディング領域を跨ぐ信号線に断線が生じ得る。例えば、ベンディング領域を跨ぐ信号線が、表示領域に設けられたデータ信号線と電気的に接続されたビデオ配線である場合、このようなビデオ配線に断線が発生すると、高輝度表示、発熱及び発煙などのように、表示装置にリペアできないレベルの不具合が発生する場合がある。一旦、表示装置に上述したようなリペアできないレベルの不具合が発生してしまうと、ベンディング領域を跨ぐ信号線の断線部分をリペアしても、表示装置は正常駆動できないという問題がある。

　本開示の一態様は、前記の問題点に鑑みてなされたものであり、折り曲げ部を備えることで狭額縁化を実現できるとともに、折り曲げ部を跨ぐビデオ配線に断線が発生しても、高輝度表示、発熱及び発煙などのようなリペアできないレベルの不具合が発生する可能性を低減し、折り曲げ部を跨ぐビデオ配線の断線部分をリペアすることで正常駆動できる可能性を向上させた表示装置を提供することを目的とする。

　本開示の表示装置は、前記の課題を解決するために、
　データ信号線を含む表示領域及び前記表示領域を囲む額縁領域と、
　少なくとも前記額縁領域に設けられた高電位側電源電圧配線と、を備え、
　前記額縁領域は、前記データ信号線の延在方向と交差するように設けられた折り曲げ部と、前記データ信号線と電気的に接続され、前記折り曲げ部を跨ぐビデオ配線とを含み、
　前記データ信号線は、前記高電位側電源電圧配線にプルアップ抵抗を介して電気的に接続されている。

　本開示の一態様は、折り曲げ部を備えることで狭額縁化を実現できるとともに、折り曲げ部を跨ぐビデオ配線に断線が発生しても、高輝度表示、発熱及び発煙などのようなリペアできないレベルの不具合が発生する可能性を低減し、折り曲げ部を跨ぐビデオ配線の断線部分をリペアすることで正常駆動できる可能性を向上させた表示装置を提供できる。

実施形態１の表示装置の概略的な構成を示す平面図である。図１に示す実施形態１の表示装置に備えられた画素回路に電気的に接続された各配線を示す図である。図１に示す実施形態１の表示装置に備えられた画素回路を示す回路図である。図１に示す実施形態１の表示装置においてデータ信号線が高電位側電源電圧配線にプルアップ抵抗を介して電気的に接続されている部分の概略的な構成を示す断面図である。図１に示す実施形態１の表示装置の消費電力を考慮した場合における、プルアップ抵抗の好ましい抵抗値を説明するための図である。図１に示す実施形態１の表示装置のデータ信号線の充電率を考慮した場合における、プルアップ抵抗の好ましい抵抗値を説明するための図である。図１に示す実施形態１の表示装置の１フレーム期間内にデータ信号線を９９％充電することを考慮した場合における、プルアップ抵抗の好ましい抵抗値を説明するための図である。実施形態２の表示装置の概略的な構成を示す図である。実施形態３の表示装置の概略的な構成を示す図である。実施形態４の表示装置の概略的な構成を示す図である。実施形態５の表示装置に備えられた画素回路を示す回路図である。

　本開示の実施の形態について、図１から図１１に基づいて説明すれば、次の通りである。以下、説明の便宜上、特定の実施形態にて説明した構成と同一の機能を有する構成については、同一の符号を付記し、その説明を省略する場合がある。

　〔実施形態１〕
　図１は、実施形態１の表示装置１の概略的な構成を示す平面図である。

　図１に示すように、表示装置１は、複数のデータ信号線ＤＬｎ（ｎは２以上の自然数であり、図１中には、複数のデータ信号線のうち１本のみを図示）と、複数の走査信号線ＧＬｍ（ｍは２以上の自然数であり、図１中には、複数の走査信号線のうち１本のみを図示）とを含む表示領域ＤＡと、表示領域ＤＡを囲む額縁領域ＮＤＡとを備えている。

　本実施形態の表示装置１においては、後述するように、データ信号線ＤＬｎがプルアップ抵抗Ｒ１を介して電気的に接続された第１高電位側電源電圧配線（高電位側電源電圧配線）が、表示領域ＤＡの上端部、左端部及び右端部を囲むように額縁領域ＮＤＡに設けられた第１高電位側電源電圧幹配線ＥＬＶＤＤＭと、第１高電位側電源電圧幹配線ＥＬＶＤＤＭと電気的に接続されているとともに、表示領域ＤＡ及び額縁領域ＮＤＡに設けられた第１高電位側電源電圧枝配線ＥＬＶＤＤＥｎとで構成され、表示領域ＤＡに設けられた後述する画素回路ＧＣ（ｍ、ｎ）に高電位側電源電圧を供給する配線である場合を一例に挙げて説明するがこれに限定されることはない。例えば、図８に基づき実施形態２において後述するように、データ信号線ＤＬｎがプルアップ抵抗Ｒ１を介して電気的に接続された高電位側電源電圧配線は、表示領域ＤＡの上端部、左端部及び右端部を囲むように額縁領域ＮＤＡに設けられた第２高電位側電源電圧配線ＧＶＤＤであり、額縁領域ＮＤＡに設けられた図示していない走査側駆動回路に高電位側電源電圧を供給する配線であってもよい。

　第１高電位側電源電圧幹配線ＥＬＶＤＤＭ及び第１高電位側電源電圧枝配線ＥＬＶＤＤＥｎは、第１高電位側電源電圧幹配線ＥＬＶＤＤＭの一方側の端部が電気的に接続された端子部ＴＲの第１高電位側電源電圧用第１端子と、第１高電位側電源電圧幹配線ＥＬＶＤＤＭの他方側の端部が電気的に接続された端子部ＴＲの第１高電位側電源電圧用第２端子とを用いて、図示していない電源回路から所定の電圧を供給することで、画素回路ＧＣ（ｍ、ｎ）の駆動に必要な高電位側電源電圧に維持される。

　本実施形態においては、図１に示すように、プルアップ抵抗Ｒ１は、折り曲げ部ＦＲから遠い方のデータ信号線ＤＬｎの端部に電気的に接続されており、データ信号線ＤＬｎは、額縁領域ＮＤＡに設けられた第１高電位側電源電圧配線である第１高電位側電源電圧幹配線ＥＬＶＤＤＭにプルアップ抵抗Ｒ１を介して電気的に接続されている場合を一例に挙げて説明するが、これに限定されることはない。データ信号線ＤＬｎは、高電位側電源電圧配線の一例である、例えば、画素回路ＧＣ（ｍ、ｎ）に高電位側電源電圧を供給する配線である第１高電位側電源電圧配線にプルアップ抵抗Ｒ１を介して電気的に接続されていればよく、図示してないが、例えば、データ信号線ＤＬｎはプルアップ抵抗Ｒ１を介して額縁領域ＮＤＡに設けられた第１高電位側電源電圧枝配線ＥＬＶＤＤＥｎに電気的に接続されていてもよく、データ信号線ＤＬｎはプルアップ抵抗Ｒ１を介して表示領域ＤＡに設けられた第１高電位側電源電圧枝配線ＥＬＶＤＤＥｎに電気的に接続されていてもよい。

　図１に示すように、表示装置１の額縁領域ＮＤＡは、データ信号線ＤＬｎの延在方向Ｄ１と交差するように設けられた折り曲げ部ＦＲと、データ信号線ＤＬｎと電気的に接続され、折り曲げ部ＦＲを跨ぐビデオ配線ＶＬｎとを含む。本実施形態においては、折り曲げ部ＦＲが、走査信号線ＧＬｍの延在方向Ｄ２に沿って設けられ、データ信号線ＤＬｎの延在方向Ｄ１と直交する場合を一例に挙げて説明するがこれに限定されることはない。

　本実施形態においては、折り曲げ部ＦＲは、基板２上に、ゲート絶縁膜４と、第１無機絶縁膜６と、第２無機絶縁膜７とがこの順に積層された領域の一部において、無機膜である、ゲート絶縁膜４と、第１無機絶縁膜６と、第２無機絶縁膜７とを除去して開口領域を形成し、この開口領域を第１有機絶縁膜９で埋めて形成している場合を一例に挙げて説明するが（図４参照）、これに限定されることはない。

　なお、本実施形態においては、基板２として、ポリイミドなどの樹脂材料からなる樹脂基板を用いた場合を一例に挙げて説明するが、可撓性基板であれば、樹脂基板に限定されることはない。

　以上のように、表示装置１に備えられた折り曲げ部ＦＲは、樹脂基板である基板２と第１有機絶縁膜９とで構成されているので、表示装置１を折り曲げ部ＦＲで容易に折り曲げることができる。

　また、本実施形態においては、折り曲げ部ＦＲを跨ぐビデオ配線ＶＬｎを、第１有機絶縁膜９上に、データ信号線ＤＬｎと同一材料を用いて、データ信号線ＤＬｎを形成する工程で形成する場合を一例に挙げて説明するが、これに限定されることはない。なお、ビデオ配線ＶＬｎの一方側の端部は、データ信号線ＤＬｎと電気的に接続されており、ビデオ配線ＶＬｎの他方側の端部は、端子部ＴＲのｎ番目のデータ信号供給用端子に電気的に接続されている。端子部ＴＲのｎ番目のデータ信号供給用端子には、図示していない走査側駆動回路から該当するデータ信号が供給される。

　なお、折り曲げ部ＦＲを跨ぐ配線には、上述したビデオ配線ＶＬｎ以外に、第１高電位側電源電圧幹配線ＥＬＶＤＤＭや図示していないローレベル電源電圧ＥＬＶＳＳを供給するための低電位側電源電圧配線などが含まれる。

　図２は、図１に示す実施形態１の表示装置１に備えられた画素回路ＧＣに電気的に接続された各配線を示す図である。

　図２に示すように、表示装置１には、表示領域ＤＡに設けられたｍ×ｎ個の画素に対応して画素回路ＧＣ（１、１）～ＧＣ（ｍ、ｎ）が設けられている。例えば、走査信号線ＧＬｍと、額縁領域ＮＤＡに設けられた第１高電位側電源電圧幹配線ＥＬＶＤＤＭにプルアップ抵抗Ｒ１を介して電気的に接続されているデータ信号線ＤＬｎとが、電気的に接続されている画素回路ＧＣ（ｍ、ｎ）には、この他に、走査信号線ＧＬｍ-１と、画素回路ＧＣ（ｍ、ｎ）の駆動に必要な高電位側電源電圧を供給するための第１高電位側電源電圧枝配線ＥＬＶＤＤＥｎと、発光制御信号を供給するための発光制御配線ＥＭｍと、第１初期化電圧を供給するための第１初期化電圧配線Ｖｉｎｉ１と、第２初期化電圧を供給するための第２初期化電圧配線Ｖｉｎｉ２と、が電気的に接続されている。

　図３は、図１に示す実施形態１の表示装置１に備えられた画素回路ＧＣ（ｍ、ｎ）を示す回路図である。

　図３に示すように、画素回路ＧＣ（ｍ、ｎ）は、発光素子ＬＥＤとしての１個のＯＬＥＤ（有機発光ダイオード）またはＱＬＥＤ（量子ドット発光ダイオード）と、７個のトランジスタＴ１～Ｔ７と、１個の保持キャパシタＣ１とを含む。本実施形態においては、画素回路ＧＣ（ｍ、ｎ）が、１個の発光素子ＬＥＤと、７個のトランジスタＴ１～Ｔ７と、１個の保持キャパシタＣ１とで構成された場合を一例に挙げて説明するが、これに限定されることはない。

　トランジスタＴ１は第１初期化トランジスタであり、トランジスタＴ２は閾値補償トランジスタであり、トランジスタＴ３は書込制御トランジスタであり、トランジスタＴ４は駆動トランジスタであり、トランジスタＴ５は第１発光制御トランジスタであり、トランジスタＴ６は第２発光制御トランジスタであり、トランジスタＴ７は第２初期化トランジスタである。なお、画素回路ＧＣ（ｍ、ｎ）においては、駆動トランジスタであるトランジスタＴ４以外のトランジスタＴ１～Ｔ３及びトランジスタＴ５～Ｔ７はスイッチング素子として機能する。

　本実施形態においては、画素回路ＧＣ（ｍ、ｎ）に含まれるトランジスタＴ１～Ｔ７のそれぞれがＰ型トランジスタであるとともに、Ｐ型トランジスタであるトランジスタＴ１～Ｔ７のそれぞれが半導体層として多結晶シリコン層を備えている場合を一例に挙げて説明するが、これに限定されることはない。例えば、画素回路ＧＣ（ｍ、ｎ）に含まれるトランジスタＴ１～Ｔ７のそれぞれがＮ型トランジスタであるとともに、Ｎ型トランジスタであるトランジスタＴ１～Ｔ７のそれぞれが半導体層として酸化物半導体層を備えていてもよく、画素回路ＧＣ（ｍ、ｎ）に含まれるトランジスタＴ１～Ｔ７のうちの一部のトランジスタがＰ型トランジスタであり、残りのトランジスタがＮ型トランジスタであり、Ｐ型トランジスタである前記一部のトランジスタは半導体層として多結晶シリコン層を備えており、Ｎ型トランジスタである前記残りのトランジスタは半導体層として酸化物半導体層を備えていてもよい。

　図３に示すように、トランジスタＴ２のゲート電極及びトランジスタＴ３のゲート電極には、走査信号線ＧＬｍを介して、図示していない走査側駆動回路から出力されるｍ番目の走査信号が供給される。また、トランジスタＴ５のゲート電極及びトランジスタＴ６のゲート電極には、発光制御配線ＥＭｍを介して、図示していない発光制御回路（エミッションドライバ）から出力されるｍ番目の発光制御信号が供給される。また、ハイレベル電源電圧ＥＬＶＤＤは、高電位側電源電圧配線である図２に示す第１高電位側電源電圧幹配線ＥＬＶＤＤＭ及び第１高電位側電源電圧枝配線ＥＬＶＤＤＥｎを介して図示していない電源回路から供給され、ローレベル電源電圧ＥＬＶＳＳは、図示していない低電位側電源電圧配線を介して図示していない電源回路から供給され、第１初期化電圧は第１初期化電圧配線Ｖｉｎｉ１を介して図示していない電源回路から供給され、第２初期化電圧は第２初期化電圧配線Ｖｉｎｉ２を介して図示していない電源回路から供給される。さらに、トランジスタＴ３のソース電極には、データ信号線ＤＬｎを介して、図示していないデータ側駆動回路から出力されるｎ番目のデータ信号が供給される。

　図３に示すように、トランジスタＴ１のゲート電極には、走査信号線ＧＬｍ-１を介して、図示していない走査側駆動回路から出力されるｍ-１番目の走査信号が供給され、トランジスタＴ１のドレイン電極は保持キャパシタＣ１の一方側の電極とトランジスタＴ４のゲート電極とトランジスタＴ２のソース電極とに接続されており、トランジスタＴ１のソース電極は第１初期化電圧が供給される第１初期化電圧配線Ｖｉｎｉ１に電気的に接続されている。トランジスタＴ２のゲート電極はｍ番目の走査信号が供給される走査信号線ＧＬｍに電気的に接続されており、トランジスタＴ２のドレイン電極はトランジスタＴ４のドレイン電極とトランジスタＴ６のソース電極とに電気的に接続されており、トランジスタＴ２のソース電極はトランジスタＴ４のゲート電極に電気的に接続されている。トランジスタＴ３のゲート電極はｍ番目の走査信号が供給される走査信号線ＧＬｍに電気的に接続されており、トランジスタＴ３のソース電極はｎ番目のデータ信号が供給されるデータ信号線ＤＬｎに電気的に接続されており、トランジスタＴ３のドレイン電極はトランジスタＴ４のソース電極とトランジスタＴ５のドレイン電極とに電気的に接続されている。トランジスタＴ４のゲート電極は保持キャパシタＣ１の一方側の電極とトランジスタＴ２のソース電極とに電気的に接続されており、トランジスタＴ４のソース電極はトランジスタＴ３のドレイン電極とトランジスタＴ５のドレイン電極とに接続されており、トランジスタＴ４のドレイン電極はトランジスタＴ６のソース電極に電気的に接続されている。トランジスタＴ５のゲート電極はｍ番目の発光制御信号が供給される発光制御配線ＥＭｍに電気的に接続されており、トランジスタＴ５のソース電極はハイレベル電源電圧ＥＬＶＤＤが供給される高電位側電源電圧配線に電気的に接続されており、トランジスタＴ５のドレイン電極はトランジスタＴ３のドレイン電極とトランジスタＴ４のソース電極とに電気的に接続されている。トランジスタＴ６のゲート電極はｍ番目の発光制御信号が供給される発光制御配線ＥＭｍに電気的に接続されており、トランジスタＴ６のソース電極はトランジスタＴ４のドレイン電極に電気的に接続されており、トランジスタＴ６のドレイン電極は、発光素子ＬＥＤのアノード電極に電気的に接続されている。トランジスタＴ７のゲート電極はｍ番目の走査信号が供給される走査信号線ＧＬｍに電気的に接続されており、トランジスタＴ７のソース電極は第２初期化電圧が供給される第２初期化電圧配線Ｖｉｎｉ２に電気的に接続されており、トランジスタＴ７のドレイン電極は発光素子ＬＥＤのアノード電極に電気的に接続されている。保持キャパシタＣ１の他方側の電極はハイレベル電源電圧ＥＬＶＤＤが供給される高電位側電源電圧配線に電気的に接続されている。発光素子ＬＥＤのカソード電極はローレベル電源電圧ＥＬＶＳＳが供給される低電位側電源電圧配線に電気的に接続されている。なお、トランジスタＴ１のゲート電極は、ｍ-２番目の走査信号が供給される走査信号線ＧＬｍ-２に電気的に接続されていてもよい。また、本実施形態においては、トランジスタＴ７のゲート電極がｍ番目の走査信号が供給される走査信号線ＧＬｍに電気的に接続されている場合を一例に挙げて説明したが、これに限定されることはなく、トランジスタＴ７のゲート電極は、ｍ番目の放電信号が供給される放電信号線に電気的に接続されていてもよい。

　図１に示す表示装置１の場合、上述した折り曲げ部ＦＲで表示装置１を折り曲げることで、額縁領域ＮＤＡの幅を縮めることなく、額縁領域ＮＤＡを小さくできる狭額縁化を実現できる。しかしながら、折り曲げ部ＦＲで表示装置１を折り曲げる工程において、折り曲げ部ＦＲを跨ぐビデオ配線ＶＬｎには、前記折り曲げる工程において生じたクラック等が原因で断線が生じる場合がある。

　本実施形態の表示装置１においては、図１及び２に示すように、折り曲げ部ＦＲを跨ぐビデオ配線ＶＬｎの１本１本と電気的に接続されたデータ信号線ＤＬｎの１本１本を、プルアップ抵抗Ｒ１を介して額縁領域ＮＤＡに設けられた第１高電位側電源電圧幹配線ＥＬＶＤＤＭに電気的に接続している。したがって、折り曲げ部ＦＲを跨ぐビデオ配線ＶＬｎに断線が生じた場合でも、ビデオ配線ＶＬｎと電気的に接続されたデータ信号線ＤＬｎがフローティング状態とはならない。ビデオ配線ＶＬｎと電気的に接続されたデータ信号線ＤＬｎがフローティング状態とならないことにより、これらの配線に通常想定される電流を大幅に超える電流が流れるのを抑制できるので、表示装置１において、高輝度表示、発熱及び発煙などのようなリペアできないレベルの不具合が発生する可能性を低減でき、折り曲げ部ＦＲを跨ぐビデオ配線ＶＬｎの断線部分をリペアすることで正常駆動できる可能性を向上させた表示装置１を実現できる。

　なお、本実施形態においては、折り曲げ部ＦＲを跨ぐビデオ配線ＶＬｎの１本１本と電気的に接続されたデータ信号線ＤＬｎの１本１本の全てを、プルアップ抵抗Ｒ１を介して額縁領域ＮＤＡに設けられた第１高電位側電源電圧幹配線ＥＬＶＤＤＭに電気的に接続している場合を一例に挙げて説明するが、これに限定されることはなく、折り曲げ部ＦＲを跨ぐビデオ配線ＶＬｎの１本１本と電気的に接続されたデータ信号線ＤＬｎの１本１本のうち１本以上を、プルアップ抵抗Ｒ１を介して額縁領域ＮＤＡに設けられた第１高電位側電源電圧幹配線ＥＬＶＤＤＭに電気的に接続していれば、高輝度表示、発熱及び発煙などのようなリペアできないレベルの不具合が発生する可能性を低減できる。

　一方、従来においては、折り曲げ部ＦＲを跨ぐビデオ配線ＶＬｎの１本１本と電気的に接続されたデータ信号線ＤＬｎの１本１本を、プルアップ抵抗を介して高電位側電源電圧配線に電気的に接続していなかった。したがって、折り曲げ部ＦＲを跨ぐビデオ配線ＶＬｎに断線が生じた場合、データ信号線ＤＬｎと電気的に接続されているビデオ配線ＶＬｎの一部とデータ信号線ＤＬｎとはフローティング状態となってしまう。すなわち、折り曲げ部ＦＲを跨ぐビデオ配線ＶＬｎに断線が発生すると、画素回路ＧＣ（１、ｎ）～ＧＣ（ｍ、ｎ）のそれぞれと電気的に接続されたデータ信号線ＤＬｎがフローティング状態となり、画素回路ＧＣ（１、ｎ）～ＧＣ（ｍ、ｎ）を初期化するために第１初期化電圧が画素回路ＧＣ（１、ｎ）～ＧＣ（ｍ、ｎ）それぞれのトランジスタＴ４のゲート電極に書き込まれた後、画素回路ＧＣ（１、ｎ）～ＧＣ（ｍ、ｎ）それぞれのトランジスタＴ４のゲート電極には、本来書き込まれるべきビデオ電圧（例えば＋２Ｖ～＋７Ｖ）が書き込まれず、画素回路ＧＣ（１、ｎ）～ＧＣ（ｍ、ｎ）それぞれのトランジスタＴ４のゲート電極は第１初期化電圧付近の電圧で維持される。第１初期化電圧は、およそ-４Ｖ～-５Ｖであるため、画素回路ＧＣ（１、ｎ）～ＧＣ（ｍ、ｎ）それぞれのトランジスタＴ４ではソース電極とドレイン電極との間に大電流が流れてしまい、画素回路ＧＣ（１、ｎ）～ＧＣ（ｍ、ｎ）それぞれに備えられた発光素子ＬＥＤでは高輝度表示（高輝度発光）が発生してしまう。したがって、画素回路ＧＣ（１、ｎ）～ＧＣ（ｍ、ｎ）それぞれのハイレベル電源電圧ＥＬＶＤＤからがローレベル電源電圧ＥＬＶＳＳに大電流が流れることになり、ローレベル電源電圧ＥＬＶＳＳを供給する低電位側電源電圧配線が合流する折り曲げ部ＦＲの低電位側電源電圧配線には非常に大きな電流が流れることになる。折り曲げ部ＦＲに設けられる各種配線は、折り曲げるための形状を採用しているため、折り曲げ部ＦＲ以外の領域よりも比較的抵抗が高くなっており、ローレベル電源電圧ＥＬＶＳＳを供給するための低電位側電源電圧配線も同様である。以上の理由から、折り曲げ部ＦＲに設けられた低電位側電源電圧配線が最も大電流の影響を受け、発熱や発煙が起きやすい。また、折り曲げ工程において折り曲げ部ＦＲの低電位側電源電圧配線に断線が発生したり、上述した発煙や発熱の影響で折り曲げ部ＦＲの低電位側電源電圧配線に断線が発生した場合には、折り曲げ部ＦＲの断線していない正常な低電位側電源電圧配線にさらに電流が集中することになり、より発熱や発煙の程度が悪くなってしまう。したがって、折り曲げ部ＦＲを跨ぐビデオ配線ＶＬｎの１本１本と電気的に接続されたデータ信号線ＤＬｎの１本１本を、プルアップ抵抗を介して高電位側電源電圧配線に電気的に接続していない従来の表示装置においては、折り曲げ部ＦＲを跨ぐビデオ配線ＶＬｎに断線が発生した場合に、高輝度表示（高輝度発光）、発熱及び発煙などのようなリペアできないレベルの不具合が発生する可能性を低減できず、折り曲げ部ＦＲを跨ぐビデオ配線ＶＬｎの断線部分をリペアしても、表示装置は正常駆動できない可能性が高くなってしまう。

　図４は、図１に示す実施形態１の表示装置１においてデータ信号線ＤＬｎが高電位側電源電圧配線である第１高電位側電源電圧幹配線ＥＬＶＤＤＭにプルアップ抵抗Ｒ１を介して電気的に接続されている部分の概略的な構成を示す断面図である。

　図１、図２及び図４に示すように、表示装置１は、高電位側電源電圧配線である第１高電位側電源電圧幹配線ＥＬＶＤＤＭと電気的に接続されたシールド部ＳＨＥを備えている。図４に示すように、シールド部ＳＨＥは、高電位側電源電圧配線である第１高電位側電源電圧幹配線ＥＬＶＤＤＭとプルアップ抵抗Ｒ１との間に、プルアップ抵抗Ｒ１の少なくとも一部と重畳するように設けられている。

　以上のように、高電位側電源電圧配線である第１高電位側電源電圧幹配線ＥＬＶＤＤＭと電気的に接続され、第１高電位側電源電圧に維持されるシールド部ＳＨＥを備えることで、他の配線の電界による影響や各種絶縁膜の静電容量による影響をシールド部ＳＨＥによって軽減し、シールド部ＳＨＥからの安定した高電位の影響のみを受ける構成とすることができる。

　本実施形態の表示装置１においては、図４に示すように、高電位側電源電圧配線である第１高電位側電源電圧幹配線ＥＬＶＤＤＭとプルアップ抵抗Ｒ１とを、シールド部ＳＨＥを介して電気的に接続している場合を一例に挙げて説明するが、これに限定されることはなく、高電位側電源電圧配線である第１高電位側電源電圧幹配線ＥＬＶＤＤＭとプルアップ抵抗Ｒ１とは、シールド部ＳＨＥ以外の導電部材を介して電気的に接続されていてもよく、高電位側電源電圧配線である第１高電位側電源電圧幹配線ＥＬＶＤＤＭとプルアップ抵抗Ｒ１とは、直接接していてもよい。

　本実施形態の表示装置１においては、図４に示すように、可撓性基板である基板２上には、半導体層３ａ・３ｂと、ゲート絶縁膜４と、第１導電層５ａ・５ｂと、第１無機絶縁膜６と、第２無機絶縁膜７と、第２導電層８ａ・８ｂ・８ｃ・８ｄ・８ｅと、第１有機絶縁膜９と、データ信号線ＤＬｎ及び第１高電位側電源電圧幹配線ＥＬＶＤＤＭを形成する第３導電層とが、基板２側からこの順に設けられている。

　また、図示してないが、データ信号線ＤＬｎ及び第１高電位側電源電圧幹配線ＥＬＶＤＤＭを形成する第３導電層と第１有機絶縁膜９上には、第２有機絶縁膜が設けられており、表示領域ＤＡにおける第２有機絶縁膜上には、図３に示す発光素子ＬＥＤのアノード電極を形成する第４導電層が設けられており、アノード電極を形成する第４導電層と前記第２有機絶縁膜上には第３有機絶縁膜が設けられている。

　半導体層３ａ・３ｂのうちの、半導体層（第１半導体層）３ａは図３に示す、ソース電極がデータ信号線ＤＬｎに電気的に接続されたトランジスタＴ３に備えられた半導体層であり、半導体層３ｂは図１及び図２に示す、プルアップ抵抗Ｒ１である。

　本実施形態においては、半導体層３ａ・３ｂとして、多結晶シリコン層を用いた場合を一例に挙げて説明するが、これに限定されることはない。このように、多結晶シリコン層を用いてプルアップ抵抗Ｒ１を形成することで、比較的高い抵抗値を有するプルアップ抵抗Ｒ１を設けることができる。

　トランジスタＴ３に備えられた半導体層３ａは、多結晶シリコン層の一部に不純物をドープし、ソース領域及びドレイン領域を形成した半導体層であるが、プルアップ抵抗Ｒ１として機能する半導体層３ｂは、多結晶シリコン層に不純物がドープされていない半導体層であることが好ましい。このように不純物がドープされていない半導体層を用いてプルアップ抵抗Ｒ１を形成することで、さらに高い抵抗値を有するプルアップ抵抗Ｒ１を設けることができる。

　上述したように、本実施形態においては、プルアップ抵抗Ｒ１を形成する半導体層３ｂが、データ信号線ＤＬｎに電気的に接続されたソース電極（第１入力電極）と、半導体層（第１半導体層）３ａとを備えたトランジスタ（第１トランジスタ）Ｔ３に備えられた半導体層（第１半導体層）３ａと同一材料で形成されている場合を一例に挙げて説明したが、これに限定されることはない。例えば、図３に示すように、画素回路ＧＣ（ｍ、ｎ）は、データ信号線ＤＬｎに電気的に接続されたソース電極（第１入力電極）と、半導体層（第１半導体層）３ａとを備えたトランジスタ（第１トランジスタ）Ｔ３と、ソース電極（第２入力電極）と、半導体層（第２半導体層）とを備えたトランジスタ（第２トランジスタ、Ｔ１、Ｔ２、Ｔ４～Ｔ７のうちの一つ）とを含み、プルアップ抵抗Ｒ１を形成する半導体層３ｂは、トランジスタ（第２トランジスタ、Ｔ１、Ｔ２、Ｔ４～Ｔ７のうちの一つ）に備えられた半導体層（第２半導体層）と同一材料で形成されていてもよい。

　図４に示す第１導電層５ａ・５ｂのうちの、第１導電層５ａはトランジスタ（第１トランジスタ）Ｔ３に備えられたゲート電極であり、第１導電層５ｂは配線である。

　図４に示す第２導電層８ａ・８ｂ・８ｃ・８ｄ・８ｅのうちの、第２導電層８ｂはトランジスタ（第１トランジスタ）Ｔ３に備えられたソース電極であり、第２導電層８ｄはデータ信号線ＤＬｎとプルアップ抵抗Ｒ１とを電気的に接続する第１導電部材であり、第２導電層８ｅはプルアップ抵抗Ｒ１と第１高電位側電源電圧幹配線ＥＬＶＤＤＭとを電気的に接続する第２導電部材であるとともにシールド部ＳＨＥであり、第２導電層８ａ及び第２導電層８ｃは配線である。

　本実施形態においては、図４に示すように、第２導電部材であるとともにシールド部ＳＨＥである第２導電層８ｅをゲート絶縁膜４と第１無機絶縁膜６と第２無機絶縁膜７とに形成された第１コンタクトホールＣＯ１にも形成しており、第１導電部材である第２導電層８ｄをゲート絶縁膜４と第１無機絶縁膜６と第２無機絶縁膜７とに形成された第２コンタクトホールＣＯ２にも形成しており、ソース電極である第２導電層８ｂをゲート絶縁膜４と第１無機絶縁膜６と第２無機絶縁膜７とに形成された第３コンタクトホールＣＯ３にも形成している場合を一例に挙げて説明するが、これに限定されることはない。例えば、第１コンタクトホールＣＯ１、第２コンタクトホールＣＯ２及び第３コンタクトホールＣＯ３には、さらに他の導電部材が形成されていてもよい。

　図４に示す第１高電位側電源電圧幹配線ＥＬＶＤＤＭは、第１有機絶縁膜９に設けられた複数の第１スルーホールＴＨ１を介して、第２導電部材であるとともにシールド部ＳＨＥである第２導電層８ｅと接することで、第１高電位側電源電圧幹配線ＥＬＶＤＤＭと第２導電層８ｅとは電気的に接続されている。

　図４に示すデータ信号線ＤＬｎは、第１有機絶縁膜９に設けられた第２スルーホールＴＨ２を介して、第１導電部材である第２導電層８ｄと接することで、データ信号線ＤＬｎと第２導電層８ｄとは電気的に接続されている。また、図４に示すデータ信号線ＤＬｎは、第１有機絶縁膜９に設けられた第３スルーホールＴＨ３を介して、ソース電極である第２導電層８ｂと接することで、データ信号線ＤＬｎと第２導電層８ｂとは電気的に接続されている。

　図５は、図１に示す実施形態１の表示装置１の消費電力を考慮した場合における、プルアップ抵抗Ｒ１の好ましい抵抗値を説明するための図である。

　図５に示すように、表示装置１の消費電力の増加分をできる限り抑える、例えば、１０ｍＷ以下に抑えることを考慮した場合、プルアップ抵抗Ｒ１の抵抗値は、３０ＭΩ以上であることが好ましい。

　図６は、図１に示す実施形態１の表示装置１のデータ信号線ＤＬｎの充電率を考慮した場合における、プルアップ抵抗Ｒ１の好ましい抵抗値を説明するための図である。

　プルアップ抵抗Ｒ１がある場合のデータ信号線ＤＬｎの端子部ＴＲから遠い方の部分及びデータ信号線ＤＬｎの端子部ＴＲから近い方の部分の両方の充電率が、プルアップ抵抗Ｒ１なしの場合の充電率に略等しくなる、すなわち、プルアップ抵抗Ｒ１が充電率を妨げない程度にできることを考慮すると、図６に示すように、プルアップ抵抗Ｒ１の抵抗値は、５０ＭΩ以上であることが好ましい。

　図７は、図１に示す実施形態１の表示装置１の１フレーム期間内にデータ信号線ＤＬｎを９９％充電することを考慮した場合における、プルアップ抵抗Ｒ１の好ましい抵抗値を説明するための図である。

　図７に示すように、表示装置１の１フレーム期間、すなわち、１６．６７ｍｓ以内に、データ信号線ＤＬｎを９９％充電することを考慮した場合、プルアップ抵抗Ｒ１の抵抗値は、８７ＭΩ以下であることが好ましい。

　以上から、プルアップ抵抗Ｒ１の抵抗値は、３０ＭΩ以上、８７ＭΩ以下であることが好ましく、５０ＭΩ以上、８０ＭΩ以下であることがさらに好ましい。

　〔実施形態２〕
　次に、図８に基づき、本開示の実施形態２について説明する。本実施形態の表示装置１ａにおいては、データ信号線ＤＬｎがプルアップ抵抗Ｒ１を介して電気的に接続された高電位側電源電圧配線が第２高電位側電源電圧配線ＧＶＤＤであり、第２高電位側電源電圧配線ＧＶＤＤは額縁領域ＮＤＡに設けられた図示していない走査側駆動回路に高電位側電源電圧を供給する配線である点において、上述した実施形態１の表示装置１とは異なる。その他については実施形態１において説明したとおりである。説明の便宜上、実施形態１の図面に示した部材と同じ機能を有する部材については、同じ符号を付し、その説明を省略する。

　図８は、実施形態２の表示装置１ａの概略的な構成を示す図である。

　図８に示すように、表示装置１ａにおいては、データ信号線ＤＬｎがプルアップ抵抗Ｒ１を介して電気的に接続された高電位側電源電圧配線が第２高電位側電源電圧配線ＧＶＤＤであり、第２高電位側電源電圧配線ＧＶＤＤは額縁領域ＮＤＡに設けられた図示していない走査側駆動回路に高電位側電源電圧を供給する配線である。

　表示装置１ａによれば、折り曲げ部ＦＲを跨ぐビデオ配線ＶＬｎに断線が生じた場合でも、ビデオ配線ＶＬｎと電気的に接続されたデータ信号線ＤＬｎがフローティング状態とはならない。ビデオ配線ＶＬｎと電気的に接続されたデータ信号線ＤＬｎがフローティング状態とならないことにより、これらの配線に通常想定される電流を大幅に超える電流が流れるのを抑制できるので、表示装置１ａにおいて、高輝度表示、発熱及び発煙などのようなリペアできないレベルの不具合が発生する可能性を低減でき、折り曲げ部ＦＲを跨ぐビデオ配線ＶＬｎの断線部分をリペアすることで正常駆動できる可能性を向上させた表示装置１ａを実現できる。

　また、図８に示すように、表示装置１ａは、高電位側電源電圧配線である第２高電位側電源電圧配線ＧＶＤＤと電気的に接続され、第２高電位側電源電圧に維持されるシールド部ＳＨＥを備えることで、他の配線の電界による影響や各種絶縁膜の静電容量による影響をシールド部ＳＨＥによって軽減し、シールド部ＳＨＥからの安定した高電位の影響のみを受ける構成とすることができる。

　〔実施形態３〕
　次に、図９に基づき、本開示の実施形態３について説明する。本実施形態の表示装置１ｂは、高電位側電源電圧配線として、額縁領域ＮＤＡに設けられた第１高電位側電源電圧幹配線ＥＬＶＤＤＭと、表示領域ＤＡ及び額縁領域ＮＤＡに設けられた第１高電位側電源電圧枝配線ＥＬＶＤＤＥｎとを含む第１高電位側電源電圧配線と、額縁領域ＮＤＡに設けられた第２高電位側電源電圧配線ＧＶＤＤとを備えており、プルアップ抵抗として、折り曲げ部ＦＲから遠い方のデータ信号線ＤＬｎの端部に電気的に接続された第１プルアップ抵抗Ｒ１と、第１プルアップ抵抗Ｒ１に直列接続された第２プルアップ抵抗Ｒ２とを備えており、データ信号線ＤＬｎは、上述したプルアップ抵抗を介して第２高電位側電源電圧配線ＧＶＤＤに電気的に接続されている点において、上述した実施形態１及び２の表示装置１・１ａとは異なる。その他については実施形態１及び２において説明したとおりである。説明の便宜上、実施形態１及び２の図面に示した部材と同じ機能を有する部材については、同じ符号を付し、その説明を省略する。

　図９は、実施形態３の表示装置１ｂの概略的な構成を示す図である。

　図９に示すように、表示装置１ｂは、高電位側電源電圧配線として、額縁領域ＮＤＡに設けられた第１高電位側電源電圧幹配線ＥＬＶＤＤＭと、表示領域ＤＡ及び額縁領域ＮＤＡに設けられた第１高電位側電源電圧枝配線ＥＬＶＤＤＥｎとを含む第１高電位側電源電圧配線と、額縁領域ＮＤＡに設けられた第２高電位側電源電圧配線ＧＶＤＤとを備えている。また、表示装置１ｂは、プルアップ抵抗として、折り曲げ部ＦＲから遠い方のデータ信号線ＤＬｎの端部に電気的に接続された第１プルアップ抵抗Ｒ１と、第１プルアップ抵抗Ｒ１に直列接続された第２プルアップ抵抗Ｒ２とを備えており、データ信号線ＤＬｎは、上述したプルアップ抵抗、すなわち、第１プルアップ抵抗Ｒ１及び第２プルアップ抵抗Ｒ２を介して第２高電位側電源電圧配線ＧＶＤＤに電気的に接続されている。なお、第１プルアップ抵抗Ｒ１と第２プルアップ抵抗Ｒ２とが直列接続されたプルアップ抵抗の抵抗値は、第１プルアップ抵抗Ｒ１の抵抗値と第２プルアップ抵抗Ｒ２の抵抗値とを合わせた値となる。

　表示装置１ｂによれば、折り曲げ部ＦＲを跨ぐビデオ配線ＶＬｎに断線が生じた場合でも、ビデオ配線ＶＬｎと電気的に接続されたデータ信号線ＤＬｎがフローティング状態とはならない。ビデオ配線ＶＬｎと電気的に接続されたデータ信号線ＤＬｎがフローティング状態とならないことにより、これらの配線に通常想定される電流を大幅に超える電流が流れるのを抑制できるので、表示装置１ｂにおいて、高輝度表示、発熱及び発煙などのようなリペアできないレベルの不具合が発生する可能性を低減でき、折り曲げ部ＦＲを跨ぐビデオ配線ＶＬｎの断線部分をリペアすることで正常駆動できる可能性を向上させた表示装置１ｂを実現できる。

　図９に示すように、表示装置１ｂは、第２高電位側電源電圧配線ＧＶＤＤと電気的に接続された第１シールド部ＳＨＥ１と、第１高電位側電源電圧配線である第１高電位側電源電圧幹配線ＥＬＶＤＤＭと電気的に接続された第２シールド部ＳＨＥ２とを備えている。第１シールド部ＳＨＥ１は、図４に示す場合と同様に、第２高電位側電源電圧配線ＧＶＤＤと第１プルアップ抵抗Ｒ１との間に、第１プルアップ抵抗Ｒ１の少なくとも一部と重畳するように設けられており、第２シールド部ＣＨＥ２も、図４に示す場合と同様に、第１高電位側電源電圧配線である第１高電位側電源電圧幹配線ＥＬＶＤＤＭと第２プルアップ抵抗Ｒ２との間に、第２プルアップ抵抗Ｒ２の少なくとも一部と重畳するように設けられている。

　図９に示す第２高電位側電源電圧配線ＧＶＤＤと第１プルアップ抵抗Ｒ１とは、図４に示す場合と同様に、第１シールド部ＳＨＥ１を介して電気的に接続されていてもよく、図９に示す第１高電位側電源電圧配線である第１高電位側電源電圧幹配線ＥＬＶＤＤＭと第２プルアップ抵抗Ｒ２とは、図４に示す場合と同様に、第２シールド部ＳＨＥ２を介して電気的に接続されていてもよい。

　表示装置１ｂは、第２高電位側電源電圧配線ＧＶＤＤと電気的に接続され、第２高電位側電源電圧に維持される第１シールド部ＳＨＥ１と、第１高電位側電源電圧配線である第１高電位側電源電圧幹配線ＥＬＶＤＤＭと電気的に接続され、第１高電位側電源電圧に維持される第２シールド部ＳＨＥ２とを備えることで、他の配線の電界による影響や各種絶縁膜の静電容量による影響を第１シールド部ＳＨＥ１及び第２シールド部ＳＨＥ２によって軽減し、第１シールド部ＳＨＥ１及び第２シールド部ＳＨＥ２からの安定した高電位の影響のみを受ける構成とすることができる。

　〔実施形態４〕
　次に、図１０に基づき、本開示の実施形態４について説明する。本実施形態の表示装置１ｃにおいては、データ信号線ＤＬｎは、直列接続された第１プルアップ抵抗Ｒ１と第２プルアップ抵抗Ｒ２とを介して第１高電位側電源電圧配線である第１高電位側電源電圧幹配線ＥＬＶＤＤＭに電気的に接続されている点において、上述した実施形態３の表示装置１ｂとは異なる。その他については実施形態３において説明したとおりである。説明の便宜上、実施形態３の図面に示した部材と同じ機能を有する部材については、同じ符号を付し、その説明を省略する。

　図１０は、実施形態４の表示装置１ｃの概略的な構成を示す図である。

　図１０に示すように、表示装置１ｃは、高電位側電源電圧配線として、額縁領域ＮＤＡに設けられた第１高電位側電源電圧幹配線ＥＬＶＤＤＭと、表示領域ＤＡ及び額縁領域ＮＤＡに設けられた第１高電位側電源電圧枝配線ＥＬＶＤＤＥｎとを含む第１高電位側電源電圧配線と、額縁領域ＮＤＡに設けられた第２高電位側電源電圧配線ＧＶＤＤとを備えている。また、表示装置１ｃは、プルアップ抵抗として、折り曲げ部ＦＲから遠い方のデータ信号線ＤＬｎの端部に電気的に接続された第１プルアップ抵抗Ｒ１と、第１プルアップ抵抗Ｒ１に直列接続された第２プルアップ抵抗Ｒ２とを備えており、データ信号線ＤＬｎは、上述したプルアップ抵抗、すなわち、第１プルアップ抵抗Ｒ１及び第２プルアップ抵抗Ｒ２を介して第１高電位側電源電圧配線である第１高電位側電源電圧幹配線ＥＬＶＤＤＭに電気的に接続されている。

　表示装置１ｃによれば、折り曲げ部ＦＲを跨ぐビデオ配線ＶＬｎに断線が生じた場合でも、ビデオ配線ＶＬｎと電気的に接続されたデータ信号線ＤＬｎがフローティング状態とはならない。ビデオ配線ＶＬｎと電気的に接続されたデータ信号線ＤＬｎがフローティング状態とならないことにより、これらの配線に通常想定される電流を大幅に超える電流が流れるのを抑制できるので、表示装置１ｃにおいて、高輝度表示、発熱及び発煙などのようなリペアできないレベルの不具合が発生する可能性を低減でき、折り曲げ部ＦＲを跨ぐビデオ配線ＶＬｎの断線部分をリペアすることで正常駆動できる可能性を向上させた表示装置１ｃを実現できる。

　図１０に示すように、表示装置１ｃは、第１高電位側電源電圧配線である第１高電位側電源電圧幹配線ＥＬＶＤＤＭと電気的に接続された第１シールド部ＳＨＥ１と、第２高電位側電源電圧配線ＧＶＤＤと電気的に接続された第２シールド部ＳＨＥ２とを備えている。第１シールド部ＳＨＥ１は、図４に示す場合と同様に、第１高電位側電源電圧幹配線ＥＬＶＤＤＭと第１プルアップ抵抗Ｒ１との間に、第１プルアップ抵抗Ｒ１の少なくとも一部と重畳するように設けられており、第２シールド部ＣＨＥ２も、図４に示す場合と同様に、第２高電位側電源電圧配線ＧＶＤＤと第２プルアップ抵抗Ｒ２との間に、第２プルアップ抵抗Ｒ２の少なくとも一部と重畳するように設けられている。

　図１０に示す第１高電位側電源電圧幹配線ＥＬＶＤＤＭと第１プルアップ抵抗Ｒ１とは、図４に示す場合と同様に、第１シールド部ＳＨＥ１を介して電気的に接続されていてもよく、図１０に示す第２高電位側電源電圧配線ＧＶＤＤと第２プルアップ抵抗Ｒ２とは、図４に示す場合と同様に、第２シールド部ＳＨＥ２を介して電気的に接続されていてもよい。

　表示装置１ｃは、第１高電位側電源電圧配線である第１高電位側電源電圧幹配線ＥＬＶＤＤＭと電気的に接続され、第１高電位側電源電圧に維持される第１シールド部ＳＨＥ１と、第２高電位側電源電圧配線ＧＶＤＤと電気的に接続され、第２高電位側電源電圧に維持される第２シールド部ＳＨＥ２とを備えることで、他の配線の電界による影響や各種絶縁膜の静電容量による影響を第１シールド部ＳＨＥ１及び第２シールド部ＳＨＥ２によって軽減し、第１シールド部ＳＨＥ１及び第２シールド部ＳＨＥ２からの安定した高電位の影響のみを受ける構成とすることができる。

　〔実施形態５〕
　次に、図１１に基づき、本開示の実施形態５について説明する。本実施形態の表示装置に備えられた画素回路ＧＣ’（ｍ、ｎ）は、Ｐ型トランジスタであるトランジスタＴ３～Ｔ６と、Ｎ型トランジスタであるトランジスタＴ１・Ｔ２・Ｔ７とを含む点において、Ｐ型トランジスタであるトランジスタＴ１～Ｔ７のみを含む画素回路ＧＣ（ｍ、ｎ）を備えた上述した実施形態１の表示装置１とは異なる。その他については実施形態１において説明したとおりである。説明の便宜上、実施形態１の図面に示した部材と同じ機能を有する部材については、同じ符号を付し、その説明を省略する。

　図１１は、実施形態５の表示装置に備えられた画素回路ＧＣ’（ｍ、ｎ）を示す回路図である。

　図１１に示すように、本実施形態においては、画素回路ＧＣ’（ｍ、ｎ）に含まれる、トランジスタＴ３～Ｔ６がＰ型トランジスタであり、トランジスタＴ１・Ｔ２・Ｔ７がＮ型トランジスタである。Ｐ型トランジスタであるトランジスタＴ３～Ｔ６のそれぞれが半導体層（第１半導体層）として多結晶シリコン層を備えており、Ｎ型トランジスタであるトランジスタＴ１・Ｔ２・Ｔ７のそれぞれが半導体層（第２半導体層）として酸化物半導体層を備えている場合を一例に挙げて説明するが、これに限定されることはない。

　上述したような画素回路ＧＣ’（ｍ、ｎ）を備えた実施形態５の表示装置においては、プルアップ抵抗を形成する半導体層を、上述した多結晶シリコン層または上述した酸化物半導体層と同一材料で形成することができる。

　図１１に示す画素回路ＧＣ’（ｍ、ｎ）においては、Ｎ型トランジスタであるトランジスタＴ１のゲート電極には、ｍ-２番目のＮ型トランジスタ駆動用走査信号がＮ型トランジスタ駆動用走査信号線ＧＬｍ-２’を介して供給され、Ｎ型トランジスタであるトランジスタＴ２のゲート電極には、ｍ番目のＮ型トランジスタ駆動用走査信号がＮ型トランジスタ駆動用走査信号線ＧＬｍ’を介して供給される。

　また、図１１に示す画素回路ＧＣ’（ｍ、ｎ）は、一つの初期化電圧を初期化電圧配線Ｖｉｎｉを介して供給している点において、図３に示す画素回路ＧＣ（ｍ、ｎ）とは異なる。

　なお、図１１に示す、Ｎ１は第１ノードであり、Ｎ２は第２ノードであり、ＶｇはトランジスタＴ４のゲート電極の電圧であり、Ｖａは発光素子ＬＥＤのアノード電極の電圧であり、Ｉ１はトランジスタＴ６に流れる電流である。

　〔付記事項〕
　本開示は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本開示の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。

　本開示は、表示装置に利用することができる。

　１、１ａ、１ｂ、１ｃ　表示装置
　３ａ　　　　　　　　　半導体層（第１半導体層）
　３ｂ　　　　　　　　　半導体層
　ＥＬＶＤＤＭ　　第１高電位側電源電圧幹配線（高電位側電源電圧配線）
　ＥＬＶＤＤＥｎ　第１高電位側電源電圧枝配線（高電位側電源電圧配線）
　ＧＶＤＤ　　　　第２高電位側電源電圧配線（高電位側電源電圧配線）
　ＳＨＥ　　　　　　　　シールド部
　ＳＨＥ１　　　　　　　第１シールド部
　ＳＨＥ２　　　　　　　第２シールド部
　Ｒ１　　　　　　　　　プルアップ抵抗（第１プルアップ抵抗）
　Ｒ２　　　　　　　　　プルアップ抵抗（第２プルアップ抵抗）
　ＤＬｎ　　　　　　　　データ信号線
　ＧＬｍ　　　　　　　　走査信号線
　ＶＬｎ　　　　　　　　ビデオ配線
　ＦＲ　　　　　　　　　折り曲げ部
　ＴＲ　　　　　　　　　端子部
　ＤＡ　　　　　　　　　表示領域
　ＮＤＡ　　　　　　　　額縁領域
　Ｄ１　　　　　　　　　データ信号線の延在方向
　Ｄ２　　　　　　　　　走査信号線の延在方向
　ＧＣ、ＧＣ’　　　　　画素回路
　Ｔ１～Ｔ７　　　　　　トランジスタ
　ＬＥＤ　　　　　　　　発光素子

Claims

　データ信号線を含む表示領域及び前記表示領域を囲む額縁領域と、
　少なくとも前記額縁領域に設けられた高電位側電源電圧配線と、を備え、
　前記額縁領域は、前記データ信号線の延在方向と交差するように設けられた折り曲げ部と、前記データ信号線と電気的に接続され、前記折り曲げ部を跨ぐビデオ配線とを含み、
　前記データ信号線は、前記高電位側電源電圧配線にプルアップ抵抗を介して電気的に接続されている、表示装置。
　前記高電位側電源電圧配線と電気的に接続されたシールド部を備え、
　前記シールド部は、前記高電位側電源電圧配線と前記プルアップ抵抗との間に、前記プルアップ抵抗の少なくとも一部と重畳するように設けられている、請求項１に記載の表示装置。
　前記高電位側電源電圧配線と前記プルアップ抵抗とは、前記シールド部を介して電気的に接続されている、請求項２に記載の表示装置。
　前記高電位側電源電圧配線は、前記表示領域及び前記額縁領域に設けられた第１高電位側電源電圧配線であり、
　前記プルアップ抵抗は、前記折り曲げ部から遠い方の前記データ信号線の端部に電気的に接続されており、
　前記データ信号線は、前記額縁領域に設けられた前記第１高電位側電源電圧配線に前記プルアップ抵抗を介して電気的に接続されている、請求項１から３の何れか１項に記載の表示装置。
　前記高電位側電源電圧配線は、前記額縁領域に設けられた第２高電位側電源電圧配線であり、
　前記プルアップ抵抗は、前記折り曲げ部から遠い方の前記データ信号線の端部に電気的に接続されており、
　前記データ信号線は、前記第２高電位側電源電圧配線に前記プルアップ抵抗を介して電気的に接続されている、請求項１から３の何れか１項に記載の表示装置。
　前記高電位側電源電圧配線は、前記表示領域及び前記額縁領域に設けられた第１高電位側電源電圧配線と、前記額縁領域に設けられた第２高電位側電源電圧配線とを含み、
　前記プルアップ抵抗は、前記折り曲げ部から遠い方の前記データ信号線の端部に電気的に接続された第１プルアップ抵抗と、前記第１プルアップ抵抗に直列接続された第２プルアップ抵抗とを含み、
　前記データ信号線は、前記額縁領域に設けられた前記第１高電位側電源電圧配線または前記額縁領域に設けられた前記第２高電位側電源電圧配線に前記第１プルアップ抵抗及び前記第２プルアップ抵抗を介して電気的に接続されている、請求項１に記載の表示装置。
　前記第１高電位側電源電圧配線及び前記第２高電位側電源電圧配線の一方と電気的に接続された第１シールド部を備え、
　前記第１高電位側電源電圧配線及び前記第２高電位側電源電圧配線の他方と電気的に接続された第２シールド部を備え、
　前記第１シールド部は、前記第１高電位側電源電圧配線及び前記第２高電位側電源電圧配線の前記一方と前記第１プルアップ抵抗との間に、前記第１プルアップ抵抗の少なくとも一部と重畳するように設けられており、
　前記第２シールド部は、前記第１高電位側電源電圧配線及び前記第２高電位側電源電圧配線の前記他方と前記第２プルアップ抵抗との間に、前記第２プルアップ抵抗の少なくとも一部と重畳するように設けられている、請求項６に記載の表示装置。
　前記第１高電位側電源電圧配線及び前記第２高電位側電源電圧配線の前記一方と前記第１プルアップ抵抗とは、前記第１シールド部を介して電気的に接続されており、
　前記第１高電位側電源電圧配線及び前記第２高電位側電源電圧配線の前記他方と前記第２プルアップ抵抗とは、前記第２シールド部を介して電気的に接続されている、請求項７に記載の表示装置。
　前記プルアップ抵抗は、半導体層で形成されている、請求項１から８の何れか１項に記載の表示装置。
　前記表示領域には、第１入力電極及び第１半導体層を備えた第１トランジスタと、第２入力電極及び第２半導体層を備えた第２トランジスタとを含む画素回路が備えられており、
　前記データ信号線は、前記第１入力電極及び前記第２入力電極の何れか一方と電気的に接続されており、
　前記半導体層は、前記第１半導体層または前記第２半導体層と同一材料である、請求項９に記載の表示装置。
　前記第１半導体層は、多結晶シリコン層であり、
　前記第２半導体層は、酸化物半導体層であり、
　前記半導体層は、前記多結晶シリコン層と同一材料である、請求項１０に記載の表示装置。
　前記第１半導体層は、多結晶シリコン層であり、
　前記第２半導体層は、酸化物半導体層であり、
　前記半導体層は、前記酸化物半導体層と同一材料である、請求項１０に記載の表示装置。
　前記半導体層は、不純物がドープされていない半導体層である、請求項９から１２の何れか１項に記載の表示装置。
　前記プルアップ抵抗の抵抗値は、３０ＭΩ以上、８７ＭΩ以下である、請求項１から１３の何れか１項に記載の表示装置。
　前記プルアップ抵抗の抵抗値は、５０ＭΩ以上、８０ＭΩ以下である、請求項１４に記載の表示装置。