CN116419626A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116419626A
CN116419626A CN202211307236.0A CN202211307236A CN116419626A CN 116419626 A CN116419626 A CN 116419626A CN 202211307236 A CN202211307236 A CN 202211307236A CN 116419626 A CN116419626 A CN 116419626A
Authority
CN
China
Prior art keywords
line
layer
display device
light emitting
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211307236.0A
Other languages
English (en)
Inventor
申承焕
郑英敃
曹在亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN116419626A publication Critical patent/CN116419626A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G09F9/335—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes being organic light emitting diodes [OLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing

Abstract

根据本公开的一个方面，一种显示装置包括：基板，在基板中包括发光区域和非发光区域，并且在基板中限定有多个子像素；至少一条栅极线，设置在非发光区域中；至少一条基准线，设置在非发光区域中并且与至少一条栅极线重叠；以及至少一条数据线，设置在非发光区域中并且与至少一条栅极线重叠，其中至少一条栅极线包括在与至少一条数据线和至少一条基准线重叠的区域处分支的第一桥接线和第二桥接线，并且第一桥接线和第二桥接线设置在不同的层上，并通过多个第一接触孔连接。

Description

显示装置
相关申请的交叉引用
本申请要求于2021年12月29日向韩国知识产权局提交的韩国专利申请第10-2021-0190754号的优先权，该申请的公开内容通过引用并入本文。
技术领域
本公开涉及一种显示装置，更具体地，涉及一种能够在高分辨率模型中实现高开口率的显示装置。
背景技术
当前，随着进入全面信息化时代，在视觉上表达电信息信号的显示装置领域得到了快速发展，并且正在继续进行研究以改进各种显示装置的性能，例如薄厚度、轻重量和低功耗。
代表性的显示装置可以包括液晶显示装置(LCD)、场发射显示装置(FED)、电润湿显示装置(EWD)、有机发光显示装置(OLED)等。
在这些显示装置中，有机发光显示装置是自发光显示装置，因此不需要单独的光源，这与液晶显示装置不同。因此，有机发光显示装置可以被制造成具有轻重量和小厚度。此外，由于有机发光显示装置不仅由于低电压驱动而在功耗方面具有优势，而且在色彩实现、响应速度、视角和对比度(CR)方面也具有优势，因此预计将其用于各个领域。
通过在被称为阳极和阴极的两个电极之间设置使用有机材料的发光层来构成有机发光显示装置。当将阳极中的空穴注入发光层并且将阴极中的电子注入发光层时，注入的空穴和电子重新结合并且在发光层中形成激子从而发光。
发明内容
本公开要实现的一个目的是提供一种通过减小设置滤色器的面积来提高开口率的显示装置。
本公开要实现的另一个目的是提供一种通过接触孔移动设计使开口率最大化并且增加发光二极管的寿命的显示装置。
本公开要实现的又一个目的是提供一种能够在通过对孔进行修复确保开口率的同时稳定地执行修复工序的显示装置。
本公开的目的不限于上述目的，本领域技术人员可以通过以下描述清楚地理解上文未提及的其他目的。
为了实现上述目的，根据本公开的一个方面，一种显示装置包括：基板，基板中包括发光区域和非发光区域，并且基板中限定有多个子像素；至少一条栅极线，设置在非发光区域中；至少一条基准线，设置在非发光区域中并且与至少一条栅极线重叠；以及至少一条数据线，设置在非发光区域中并且与至少一条栅极线重叠，其中至少一条栅极线包括在与至少一条数据线和至少一条基准线重叠的区域处分支的第一桥接线和第二桥接线，并且第一桥接线和第二桥接线设置在不同的层上并通过多个第一接触孔连接。
在具体实施方式和附图中包括示例性实施例的其他详细内容。
根据本公开，具有栅极冗余结构的桥接部形成在不同的层上，并且被配置为连接桥接部的接触孔被修复以确保更高的开口率。
根据本公开，可以在减小设置在修复图案上方的滤色器的面积的同时，抑制在修复工序期间可能产生的短路缺陷。
根据本公开，一些接触孔的位置移动以与堤部重叠，并且修复接触孔以减小驱动电路的面积并使开口率最大化。
根据本公开的效果不限于以上例示的内容，本说明书中包括更多的各种效果。
附图说明
本公开的上述和其他方面、特征和其他优点将从以下结合附图的详细描述中更清楚地理解，在附图中：
图1是根据本公开的示例性实施例的显示装置的示意性框图；
图2是根据本公开的示例性实施例的显示装置的子像素的电路图；
图3是根据本公开的示例性实施例的显示装置的放大平面图；
图4是图3的区域A的放大图；
图5是沿图4的线V-V’截取的截面图；
图6是图3的区域B的放大图；
图7是沿图6的线VII-VII’截取的截面图；
图8是图3的区域C的放大图；以及
图9是沿图8的线IX-IX’截取的截面图。
具体实施方式
本公开的优点和特征以及其实现方法将从下面参照附图描述的示例性实施例中更清楚地理解。然而，本公开不限于以下示例性实施例，而是可以以各种不同的形式实施。提供示例性实施例仅是为了使本公开的公开内容完整并向本公开所属领域的普通技术人员充分提供本公开的分类，并且本公开将由所附权利要求限定。
用于描述本公开的示例性实施例的附图中示出的形状、尺寸、比率、角度、数量等仅是示例，并且本公开不限于此。在整个说明书中，相同的附图标记通常表示相同的元件。此外，在本公开的以下描述中，可以省略对已知现有技术的详细解释以避免不必要地模糊本公开的主题。本文中使用的诸如“包括”、“具有”和“由……组成”的术语通常旨在允许添加其他部件，除非这些术语与术语“仅”一起使用。除非另有明确说明，否则对单数的任何引用都可以包括复数。
即使没有明确说明，部件也被解释为包括普通误差范围。
当使用诸如“上”、“上方”、“下方”和“附近”的术语来描述两个部件之间的位置关系时，一个或多个部件可以位于该两个部件之间，除非这些术语与术语“紧靠”或“直接”一起使用。
当一个元件或层被称为在另一个元件或层“上”时，其可以直接在另一个元件或层上，或者可以存在中间元件或层。
尽管术语“第一”、“第二”等用于描述各种部件，但是这些部件不受这些术语的限制。这些术语仅用于将一个部件与其他部件区分开。因此，以下提及的第一部件可以是本公开的技术概念中的第二部件。
在整个说明书中，相同的附图标记表示相同的元件。
由于附图中所示的各部件的尺寸和厚度是为了便于解释而表示的，因此本公开不必限于所示的各部件的尺寸和厚度。
本公开的各个实施例的特征可以彼此部分或全部结合或组合，并且可以在技术上以各种方式关联和操作，并且实施例可以彼此独立或关联地实施。
在下文中，将参照附图详细描述本公开的各种示例性实施例。
用于本公开的显示装置的晶体管可以由N沟道晶体管(NMOS)和P沟道晶体管(PMOS)中的一个或多个晶体管来实现。晶体管可以由具有氧化物半导体作为有源层的氧化物半导体晶体管或具有低温多晶硅(LTPS)作为有源层的LTPS晶体管来实现。晶体管可以至少包括栅极、源极和漏极。晶体管可以实现为显示面板上的薄膜晶体管。在晶体管中，载流子从源极流向漏极。在N沟道晶体管(NMOS)的情况下，由于载流子是电子，为了让电子从源极流向漏极，源极电压可以低于漏极电压。N沟道晶体管(NMOS)中的电流从漏极流向源极，源极可以用作输出端子。在P沟道晶体管(PMOS)的情况下，由于载流子是空穴，为了使空穴从源极流向漏极，源极电压高于漏极电压。在P沟道晶体管(PMOS)中，空穴从源极流向漏极，从而电流从源极流向漏极，漏极用作输出端子。因此，可以根据所施加的电压改变源极和漏极，因此应当注意，晶体管的源极和漏极不是固定的。在本说明书中，假设晶体管是N沟道晶体管(NMOS)，但不限于此，所以可以使用P沟道晶体管并且因此可以改变电路配置。
用作开关元件的晶体管的栅极信号在栅极导通电压和栅极截止电压之间摆动。栅极导通电压被设定为高于晶体管的阈值电压Vth，并且栅极截止电压被设定为低于晶体管的阈值电压Vth。晶体管响应于栅极导通电压而导通并且响应于栅极截止电压而截止。在NMOS的情况下，栅极导通电压是栅极高电压VGH，栅极截止电压是栅极低电压VGL。在PMOS的情况下，栅极导通电压是栅极低电压VGL，栅极截止电压是栅极高电压VGH。
在下文中，将参照附图详细描述本公开的各种示例性实施例。
图1是示意性地示出了根据本公开的示例性实施例的显示装置的框图。参照图1，显示装置100包括显示面板110、栅极驱动器GD、数据驱动器DD和时序控制器TC。
显示面板110是用于显示图像的面板。显示面板110可以包括设置在基板上的各种电路、布线和发光二极管。显示面板110由彼此重叠的多条数据线DL和多条栅极线GL划分并且可以包括连接到多条数据线DL和多条栅极线GL的多个像素PX。显示面板110可以包括由多个像素PX限定的显示区域和形成各种信号线或焊盘的非显示区域。显示面板110可以由用于诸如液晶显示装置、有机发光显示装置或电泳显示装置的各种显示装置中的显示面板110来实现。在下文中，描述了显示面板110是用于有机发光显示装置的面板，但不限于此。
时序控制器TC经由连接到主机系统的诸如LVDS或TMDS接口的接收电路接收诸如垂直同步信号、水平同步信号、数据使能信号或点时钟的时序信号。时序控制器TC基于输入时序信号产生时序控制信号，以控制数据驱动器DD和栅极驱动器GD。
数据驱动器DD向多个子像素SP提供数据电压。数据驱动器DD可以包括多个源极驱动IC(集成电路)。可以向多个源极驱动IC提供数字视频数据和来自时序控制器TC的源极时序控制信号。多个源极驱动IC响应于源极时序控制信号将数字视频数据转换成伽马电压以产生数据电压并通过显示面板110的数据线DL提供该数据电压。多个源极驱动IC可以通过玻璃上芯片(COG)工艺或带式自动接合(TAB)工艺连接到显示面板110的数据线DL。此外，源极驱动IC形成在显示面板110上或形成在单独的PCB基板上并且连接到显示面板110。
栅极驱动器GD向多个子像素SP提供栅极信号。栅极驱动器GD可以包括电平移位器和移位寄存器。电平移位器可以将从时序控制器TC以晶体管-晶体管-逻辑(TTL)电平输入的时钟信号的电平移位，然后将时钟信号提供给移位寄存器。移位寄存器可以通过GIP方式形成在显示面板110的非显示区域中，但不限于此。移位寄存器由响应于时钟信号和驱动信号将待输出的栅极信号移位的多个级构成。包括在移位寄存器中的多个级可以通过多个输出端子依次输出栅极信号。
显示面板110可以包括多个子像素SP。多个子像素SP可以是用于发射不同颜色的光的子像素SP。例如，多个子像素SP可以包括红色子像素、绿色子像素、蓝色子像素和白色子像素，但不限于此。多个子像素SP可以构成像素PX。即，红色子像素、绿色子像素、蓝色子像素和白色子像素构成一个像素PX，并且显示面板110可以包括多个像素PX。
在下文中，将一起参照图2更详细地描述用于驱动一个子像素SP的驱动电路。
图2是根据本公开示例性实施例的显示装置的子像素的电路图。在图2中，示出了显示装置100的多个子像素SP中的一个子像素SP的电路图。
参照图2，子像素SP可以包括开关晶体管SWT、感测晶体管SET、驱动晶体管DT、存储电容器SC和发光二极管160。
发光二极管160可以包括阳极、有机层和阴极。有机层可以包括各种有机层，例如空穴注入层、空穴传输层、有机发光层、电子传输层和电子注入层。发光二极管160的阳极可以连接到驱动晶体管DT的输出端子，并且低电位电压VSS可以施加到阴极。即使在图2中描述了发光二极管160为有机发光二极管，但本公开不限于此，也可以将无机发光二极管(即LED)用作发光二极管160。
参照图2，开关晶体管SWT是将数据电压DATA传输到与驱动晶体管DT的栅极对应的第一节点N1的晶体管。开关晶体管SWT可以包括连接到数据线DL的漏极、连接到栅极线GL的栅极以及连接到驱动晶体管DT的栅极的源极。开关晶体管SWT被从栅极线GL施加的扫描信号SCAN导通，以将从数据线DL提供的数据电压DATA传输到与驱动晶体管DT的栅极对应的第一节点N1。
参照图2，驱动晶体管DT是向发光二极管160提供驱动电流以驱动发光二极管160的晶体管。驱动晶体管DT可以包括与第一节点N1对应的栅极、与第二节点N2和输出端子对应的源极以及与第三节点N3和输入端子对应的漏极。驱动晶体管DT的栅极连接到开关晶体管SWT，漏极通过高电位电压线VDDL被施加高电位电压VDD，并且源极连接到发光二极管160的阳极。
参照图2，存储电容器SC是将与数据电压DATA对应的电压维持一帧的电容器。存储电容器SC的一个电极可以连接到第一节点N1，另一个电极可以连接到第二节点N2。
同时，在显示装置100的情况下，随着各个子像素SP的驱动时间增加，诸如驱动晶体管DT的电路元件可能劣化。因此，可能改变诸如驱动晶体管DT的电路元件的固有特征值。这里，电路元件的固有特征值可以包括驱动晶体管DT的阈值电压Vth、驱动晶体管DT的迁移率α等。电路元件的特征值的变化可能导致相应子像素SP的亮度变化。因此，电路元件的特征值的变化可以用作与子像素SP的亮度变化相同的概念。
此外，各个子像素SP的电路元件之间的特征值的变化程度可以根据各个电路元件的劣化程度而变化。电路元件之间的特征值的变化程度的这种差异可能导致子像素SP之间的亮度偏差。因此，电路元件之间的特征值偏差可以用作与子像素SP之间的亮度偏差相同的概念。电路元件的特征值的变化(即子像素SP的亮度变化)和电路元件之间的特征值偏差(即子像素SP之间的亮度偏差)可能导致例如子像素SP的亮度表现的准确度降低或错误画面的问题。
因此，根据本公开的示例性实施例的显示装置100的子像素SP可以提供感测子像素SP的特征值的感测功能和使用感测结果补偿子像素SP的特征值的补偿功能。
因此，如图2所示，除了开关晶体管SWT、驱动晶体管DT、存储电容器SC和发光二极管160之外，子像素SP还可以包括感测晶体管SET，以有效地控制驱动晶体管DT的源极的电压状态。
参照图2，感测晶体管SET连接在驱动晶体管DT的源极和提供基准电压Vref的基准线RL之间，并且栅极连接到栅极线GL。因此，感测晶体管SET由通过栅极线GL施加的感测信号SENSE导通，以将通过基准线RL提供的基准电压Vref施加到驱动晶体管DT的源极。此外，感测晶体管SET可以用作驱动晶体管DT的源极的电压感测路径之一。
参照图2，子像素SP的开关晶体管SWT和感测晶体管SET可以共享一条栅极线GL。也就是说，开关晶体管SWT和感测晶体管SET连接到同一条栅极线GL以被施加相同的栅极信号。然而，为了便于描述，将施加于开关晶体管SWT的栅极的电压称为扫描信号SCAN，将施加于感测晶体管SET的栅极的电压称为感测信号SENSE。然而，施加到一个子像素SP的扫描信号SCAN和感测信号SENSE是从同一条栅极线GL传输的同一信号。
然而，本公开不限于此，可以仅将开关晶体管SWT连接到栅极线GL并且可以将感测晶体管SET连接到单独的感测线。因此，扫描信号SCAN可以通过栅极线GL施加到开关晶体管SWT，并且感测信号SENSE可以通过感测线施加到感测晶体管SET。
因此，基准电压Vref经由感测晶体管SET施加到驱动晶体管DT的源极。此外，由基准线RL检测用于感测驱动晶体管DT的阈值电压Vth或驱动晶体管DT的迁移率α的电压。此外，数据驱动器DD可以根据驱动晶体管DT的阈值电压Vth或驱动晶体管DT的迁移率α的变化来补偿数据电压DATA。
图3是根据本公开的示例性实施例的显示装置的放大平面图。图4是图3的区域A的放大图。图5是沿图4的线V-V’截取的截面图。图6是图3的区域B的放大图。图7是沿图6的线VII-VII’截取的截面图。图8是图3的区域C的放大图。图9是沿图8的线IX-IX’截取的截面图。为了便于说明，在显示装置的各个部件中，在图4中，仅示出了栅极线GL和数据线DL，并且在图5中，仅示出了从基板110到堤部BNK的部件。
参照图3至图9，根据本公开的示例性实施例的显示装置100包括基板110、栅极线GL、数据线DL、高电位电源线VDDL、基准线RL、发光二极管160、第一晶体管120、第二晶体管130、第三晶体管140、存储电容器150、滤色器170、缓冲层111、栅极绝缘层112、钝化层113和平坦化层114。在图4中，为了便于说明，仅示出了数据线DL和栅极线GL的部件。
首先，参照图3，多个子像素SP包括红色子像素SPR、白色子像素SPW、蓝色子像素SPB和绿色子像素SPG，并且每个子像素SP包括发光区域EA和非发光区域NEA。应理解，“使半导体层导电”包括“使…具有导电性”的含义。例如，基准支线RBL中包括的半导体层的一部分可以是导电部分或变为导电部分。可以通过添加掺杂剂、施加电压或电场或通过其他适当的方法使导电部分导电。因此，基准支线RBL可以被认为设置在半导体层的导电部分(即，使其导电的部分)中。
发光区域EA是独立发射一种颜色的光并且发光二极管160可以设置在其中的区域。红色子像素SPR的发光区域EA是发出红色光的红色发光区域，白色子像素SPW的发光区域EA是发出白色光的白色发光区域，蓝色子像素SPB的发光区域是发出蓝色光的蓝色发光区域，绿色子像素SPG的发光区域是发出绿色光的绿色发光区域。
非发光区域NEA是其中设置有用于驱动多个发光二极管160的驱动电路(例如其中设置有第一晶体管120、第二晶体管130、第三晶体管140和存储器电容器150)的区域。红色子像素SPR、白色子像素SPW、蓝色子像素SPB和绿色子像素SPG的非发光区域可以具有相似的结构。
一起参照图3，在基板110上，在多个子像素SP之间设置有沿列方向(Y轴方向)延伸的多条高电位电源线VDDL、多条数据线DL以及基准线RL。多条高电位电源线VDDL、多条数据线DL和基准线RL设置在基板110的同一层上并且由相同材料形成。例如，多条高电位电源线VDDL、多条数据线DL和基准线RL可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料构成，但不限于此。
多条高电位电源线VDDL是将电源信号传输到多个子像素SP的每一个的线，并且包括第一高电位电源线VDDL1和第二高电位电源线VDDL2。在行方向(X轴方向)上彼此相邻的两个子像素SP可以共享多条高电位电源线VDDL中的一条高电位电源线VDDL。例如，第一高电位电源线VDDL1设置在红色子像素SPR的左侧，以将电源信号传输到红色子像素SPR和白色子像素SPW的第一晶体管120。第二高电位电源线VDDL2设置在绿色子像素SPG的右侧，以将电源信号传输到蓝色子像素SPB和绿色子像素SPG的第一晶体管120。
多条数据线DL是将数据信号传输到多个子像素SP中的每一个的线，并且包括第一数据线DL1、第二数据线DL2、第三数据线DL3和第四数据线DL4。第一数据线DL1设置在红色子像素SPR和白色子像素SPW之间，即，在红色子像素SPR的右侧，以将数据信号传输到红色子像素SPR的第二晶体管130。第二数据线DL2设置在第一数据线DL1和白色子像素SPW之间，即，在白色子像素SPW的左侧，以将数据信号传输到白色子像素SPW的第二晶体管130。第三数据线DL3设置在蓝色子像素SPB和绿色子像素SPG之间，即，在蓝色子像素SPB的右侧，以将数据信号传输到蓝色子像素SPB的第二晶体管130。第四数据线DL4设置在第三数据线DL3和绿色子像素SPG之间，即，在绿色子像素SPG的左侧，以将数据信号传输到绿色子像素SPG的第二晶体管130。
基准线RL将基准信号传输到多个子像素SP中的每一个并且可以设置在白色子像素SPW与蓝色子像素SPB之间。形成一个像素的多个子像素SP可以共享一条基准线RL。基准线RL可以将基准信号传输到红色子像素SPR、白色子像素SPW、蓝色子像素SPB和绿色子像素SPG的第三晶体管140。
缓冲层111可以设置在多条高电位电源线VDDL、多条数据线DL以及基准线RL上。缓冲层111可以减少水分或杂质通过基板110渗透。缓冲层111可以由氧化硅SiOx或氮化硅SiNx的单层或双层构成，但不限于此。然而，根据基板110的类型或薄膜晶体管的类型，可以省略缓冲层111，但不限于此。
第一晶体管120设置在红色子像素SPR、白色子像素SPW、蓝色子像素SPB和绿色子像素SPG中的每一个的非发光区域中。第一晶体管120包括第一栅极121、第一源极122、第一漏极123和第一有源层124。电连接到发光二极管160的第一电极161和高电位电源线VDDL的第一晶体管120可以是驱动晶体管DT。
首先，第一漏极123可以设置在缓冲层111上。第一漏极123电连接到多条高电位电源线VDDL。具体地，红色子像素SPR和白色子像素SPW的第一漏极123通过形成在缓冲层111中的接触孔电连接到第一高电位电源线VDDL1。蓝色子像素SPB和绿色子像素SPG的第一漏极123通过形成在缓冲层111中的接触孔电连接到第二高电位电源线VDDL2。
第一有源层124可以设置在缓冲层111上。第一有源层124可以由诸如氧化物半导体、非晶硅或多晶硅的半导体材料形成，但不限于此。例如，当第一有源层124由氧化物半导体形成时，第一有源层124由沟道区、源极区和漏极区形成，并且源极区和漏极区可以是包含在第一有源层124中的材料变为导电的区域，但不限于此。
同时，红色子像素SPR的第一漏极123和白色子像素SPW的第一漏极123可以一体形成。蓝色子像素SPB和绿色子像素SPG的第一漏极123可以一体形成。具体地，红色子像素SPR的第一漏极123和白色子像素SPW的第一漏极123可以一体形成以共享一条第一高电位电源线VDDL1。例如，来自第一高电位电源线VDDL1的电源信号可以经由红色子像素SPR的第一漏极123传输到白色子像素SPW的第一漏极123。来自第二高电位电源线VDDL2的电源信号可以经由绿色子像素SPG的第一漏极123传输到蓝色子像素SPB的第一漏极123。然而，本公开不限于此，红色子像素SPR的第一漏极123和白色子像素SPW的第一漏极123分开形成。此外，蓝色子像素SPB的第一漏极123和绿色子像素SPG的第一漏极123可以分开形成。
红色子像素SPR、白色子像素SPW、蓝色子像素SPB和绿色子像素SPG中的每一个的第一有源层124和第一漏极123可以通过接触孔连接，如图3所示。然而，不限于此，第一有源层124和第一漏极123可以一体形成。例如，当将电压施加到红色子像素SPR的第一栅极121时，通过接触孔连接到第一有源层124的第一漏极123可以将来自第一高电位电源线VDDL1的电源信号传输到第一有源层124和第一源极122。然而，第一漏极123可以被定义为与第一高电位电源线VDDL1一体形成，但不限于此。
栅极绝缘层112设置在第一有源层124上。栅极绝缘层112可以是使第一栅极121与第一有源层124绝缘的层。栅极绝缘层112可以仅设置在与第一栅极121和由与第一栅极121相同的材料通过同一工序形成的导电层对应的区域中。例如，栅极绝缘层112可以设置在基板110的整个表面上，然后在将设置在栅极绝缘层112上的第一栅极121和导电层图案化时一起去除。例如，栅极绝缘层112可以由诸如氧化硅SiOx或氮化硅SiNx的绝缘材料的单层或双层构成，但不限于此。
第一栅极121可以设置在栅极绝缘层112上以与红色子像素SPR、白色子像素SPW、蓝色子像素SPB和绿色子像素SPG中的每一个中的有源层124重叠。第一栅极121可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料构成，但不限于此。
与第一栅极121间隔开的第一源极122设置在红色子像素SPR、蓝色子像素SPB和绿色子像素SPG中的每一个中的栅极绝缘层112上。第一源极122可以通过形成在栅极绝缘层112中的接触孔电连接到第一有源层124。第一源极122与第一栅极121设置在同一层上并且由相同的材料形成，但不限于此。第一源极122可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料构成，但是不限于此。
第二晶体管130设置在多个子像素SP中的每一个的非发光区域NEA中。第二晶体管130包括第二栅极131、第二源极132、第二漏极133和第二有源层134。电连接到栅极线GL、数据线DL和第一晶体管120的第一栅极121的第二晶体管130可以是开关晶体管SWT。
首先，在多个子像素SP的每一个中，第二漏极133可以设置在基板110和缓冲层111之间。第二漏极133电连接到多条数据线DL中的一条数据线DL。第二漏极133形成为通过接触孔连接到多条数据线DL的连接电极CE，与第一漏极123设置在同一层上并且由相同的材料形成。例如，第二漏极133可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料构成，但不限于此。
第二源极132设置在多个子像素SP的每一个中。第二源极132可以与第一晶体管120的栅极121具有同一节点。第二源极132可以被定义为下面将要描述的辅助金属层，或者被定义为与栅极121同一层，或者被定义为与多条高电位电源线VDDL同一层。
第二有源层134可以设置在多个子像素SP的每一个中的缓冲层111上。第二有源层134可以电连接到第二源极132和第二漏极133。第二有源层134可以由诸如氧化物半导体、非晶硅或多晶硅的半导体材料形成，但不限于此。同时，可以在第二有源层134上的部分区域中进一步设置辅助金属层以形成导体。此时，辅助金属层可以由诸如钼钛(MoTi)的不透明金属层构成。
在多个子像素SP的每一个中，第二栅极131可以设置在栅极绝缘层112上以与第二有源层134重叠。第二栅极131可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料构成，但不限于此。
第二栅极131可以是栅极线GL。也就是说，栅极线GL的一部分可以用作第二栅极131。栅极线GL可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料构成，但不限于此。
栅极线GL将栅极信号传输到多个子像素SP中的每一个并且在行方向上延伸以横穿多个子像素SP。例如，栅极线GL在行方向上在多个子像素SP中的每一个的非发光区域NEA与发光区域EA之间延伸，以与沿列方向延伸的多条高电位电源线VDDL、多条数据线DL以及基准线RL重叠。下面将参照图4和图5详细描述在栅极线GL中形成的栅极冗余结构。
第三晶体管140设置在多个子像素SP中的每一个的非发光区域NEA中。第三晶体管140包括第三栅极141、第三源极142、第三漏极143和第三有源层144。电连接到基准线RL、栅极线GL和存储电容器150的第二电容器电极152的第三晶体管140可以是感测晶体管SET。
首先，在多个子像素SP的每一个中，第三源极142可以设置在基板110和缓冲层111之间。第三源极142与多条高电位电源线VDDL、多条数据线DL和基准线RL设置在同一层上并且由相同的材料形成。第三源极142可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料构成，但不限于此。
此外，第三源极142可以电连接到形成将在下面描述的存储电容器150的第二电容器电极152。
同时，第三源极142可以用作阻挡入射到第一晶体管120的第一有源层124上的光的遮光层。例如，当光照射到第一有源层124上时，产生漏电流使得第一晶体管120的可靠性可能降低。在这种情况下，由不透明的导电材料形成的第三源极142设置在第一有源层124和第一栅极121下方，以阻挡从基板110的下部入射到第一有源层124上的光。因此，可以提高第一晶体管121的可靠性。
第三有源层144可以设置在多个子像素SP的每一个中的缓冲层111上。第三有源层144通过形成在缓冲层111中的接触孔电连接到第三源极142并且可以通过形成在栅极绝缘层112中的接触孔电连接到第三漏极143。此时，第三有源层144通过接触孔连接到与基准线RL连接的第三漏极143，以在行方向上从基准线RL延伸，使得第三有源层可以被称为基准支线RBL。第三有源层144可以由诸如氧化物半导体、非晶硅或多晶硅的半导体材料形成，但不限于此。
在多个子像素SP的每一个中，第三栅极141设置在栅极绝缘层112上以与第三有源层144重叠。第三栅极141可以是栅极线GL。也就是说，栅极线GL的一部分可以用作第三栅极141。第三栅极141可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料构成，但不限于此。
第三漏极143设置在多个子像素SP中的每一个中的栅极绝缘层112上。第三漏极143可以通过形成在栅极绝缘层112中的接触孔电连接到第三有源层144。第三漏极143可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料构成，但不限于此。
第三漏极143电连接到基准线RL。第三漏极143与基准线RL一体形成并且由与基准线RL相同的材料形成。或者，第三漏极143由通过接触孔连接到基准线RL的栅极金属层形成，与第一漏极123设置在同一层上并且由相同的材料形成。因此，第三漏极143可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料构成，但不限于此。
存储电容器150设置在红色子像素SPR、白色子像素SPW、蓝色子像素SPB和绿色子像素SPG中的每一个的非发光区域中。存储电容器150可以存储第一晶体管120的第一栅极121和第一源极122之间的电压，以使发光二极管160能够在一帧内持续保持恒定状态。存储电容器150包括第一电容器电极151和第二电容器电极152。
在红色子像素SPR、蓝色子像素SPB和绿色子像素SPG的每一个中，第一电容器电极151设置在基板110与缓冲层111之间。第一电容器电极151可以设置成在基板110上设置的导电部件中最接近基板110。因此，第一电容器电极151与第二电极163之间的距离增加，使得第一电容器电极151与第二电极163之间可能产生的寄生电容可以被最小化或减小。
第一电容器电极151可以与第二源极132一体形成并且电连接到第二源极132。第一电容器电极151可以通过形成在缓冲层111中的接触孔电连接到第一栅极121。也就是说，第二晶体管130的第二源极132和第一晶体管120的第一栅极121可以通过第一电容器电极151彼此电连接。与第二源极132一体形成的第一电容器电极151可以由与第二源极132相同的材料形成。例如，第一电容器电极151可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料构成，但不限于此。
在这种情况下，第一电容器电极151设置在第一栅极121和第一源极122下方。第一电容器电极151与第一源极122重叠。
在红色子像素SPR、蓝色子像素SPB和绿色子像素SPG的每一个中，第二电容器电极152设置在栅极绝缘层112上。第二电容器电极152可以形成在第一电容器电极151上以与第一电容器电极151重叠。在这种情况下，可以在第二电容器电极152和第一电容器电极151之间设置两个绝缘层，即缓冲层111和栅极绝缘层112。
第二电容器电极152可以抑制红色子像素SPR、白色子像素SPW、蓝色子像素SPB和绿色子像素SPG的非发光区域NEA中的光泄漏。具体地，在红色子像素SPR、蓝色子像素SPB和绿色子像素SPG的发光区域EA中，设置与相应像素对应的滤色器170，以将从发光二极管160发出的白光转换为红光、蓝光或绿光。当从红色子像素SPR、蓝色子像素SPB和绿色子像素SPG的非发光区域NEA发出不期望的光时，从发光区域EA发出的光和非发光区域NEA的光混合，使得每个子像素SP的色坐标可能会扭曲。在这种情况下，第二电容器电极152可以由不透明的导电材料形成并且设置在发光二极管160的下方。因此，即使从红色子像素SPR、蓝色子像素SPB和绿色子像素SPG的电路单元发出非预期的光，也可以通过第二电容器电极152抑制从电路单元发出的光穿过基板110。因此，抑制了电路单元中的光泄漏并且可以改善各个子像素SP中的色纯度。
第二电容器电极152可以与第一源极122一体形成并且电连接到第一源极122。与第一电容器电极151重叠的第一源极122的一部分可以被定义为第二电容器电极152。与第一源极122一体形成的第二电容器电极152由与第一源极122相同的材料形成。例如，第二电容器电极152可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料构成，但不限于此。
综上所述，存储电容器150的第一电容器电极151与第二源极132一体形成，并且电连接到第一晶体管120的第一栅极121和第二晶体管130的第二源极132。第二电容器电极152与第一源极122一体形成，并且电连接到第一晶体管120的第一源极122和第三晶体管140的第三源极142。
接下来，可以在第一晶体管120、第二晶体管130、第三晶体管140、存储电容器150、多条高电位电源线VDDL、多条数据线DL、基准线RL和栅极线GL上设置钝化层113。钝化层113是用于保护位于钝化层113下方的部件的绝缘层。例如，钝化层113可以由氧化硅SiOx或氮化硅SiNx的单层或双层构成，但不限于此。此外，根据示例性实施例，可以省略钝化层113。
多个滤色器170设置在钝化层113上。具体地，多个滤色器170可以设置在平坦化层114和钝化层113之间。多个滤色器170包括第一滤色器171、第二滤色器172和第三滤色器173。例如，第一滤色器171是红色滤色器，第二滤色器172是蓝色滤色器，第三滤色器173是绿色滤色器。
第一滤色器171可以在多个子像素SP中的一个子像素SP的发光区域EA中设置在基板110和平坦化层114之间。第一滤色器171可以在多个子像素SP中的一个子像素SP的非发光区域NEA中设置在第一晶体管120和平坦化层114之间。例如，第一滤色器171可以是红色滤色器。第一滤色器171在红色子像素SPR的发光区域EA中设置在基板110和平坦化层114之间，并且在红色子像素SPR的非发光区域NEA中设置在平坦化层114与第二晶体管130和第三晶体管140之间。具体地，第一滤色器171可以超出发光区域EA以延伸到非发光区域NEA的设置有栅极线GL的部分区域。
第二滤色器172可以在多个子像素SP中的另一个子像素SP的发光区域EA中设置在基板110和平坦化层114之间。第二滤色器172在多个子像素SP中的另一个子像素SP的非发光区域NEA中设置在第一晶体管120和平坦化层114之间，并且在一个子像素SP的非发光区域NEA中设置在第一滤色器171和平坦化层114之间。例如，第二滤色器172是蓝色滤色器。第二滤色器172在蓝色子像素SPB的发光区域EA中设置在基板110和平坦化层114之间，并且在蓝色子像素SPB的非发光区域NEA中设置在平坦化层114与第二晶体管130和第三晶体管140之间。此外，第二滤色器172可以在红色子像素SPR的非发光区域NEA中设置在第一滤色器171和平坦化层114之间。具体地，第二滤色器172可以超出发光区域EA以延伸到非发光区域NEA的设置有栅极线GL的部分区域。
具体地，除了蓝色子像素SPB的非发光区域NEA之外，第二滤色器172可以在红色子像素SPR、白色子像素SPW和绿色子像素SPG中的每一个的每个非发光区域NEA中设置在基板110和平坦化层114之间。
具体地，第二滤色器172也可以设置在包括用于栅极修复的栅极冗余结构的栅极线GL上方。也就是说，第二滤色器172可以设置为与栅极线GL重叠。这是因为在用于栅极修复的激光加工工序期间可能在第二电极163中造成的损坏可以被第二滤色器172阻挡。第二滤色器172和第一滤色器171可以吸收用于修复工序的波长带的激光，使得激光不能到达发光二极管160，或在到达发光二极管160之前严重衰减。因此，可以抑制在发光二极管160中可能引起的短路缺陷。相反，第三滤色器173原样透射修复工序的特定波长带的激光，导致发光二极管160中的缺陷。此外，第一滤色器171可能在用于修复的激光工序期间引起烟雾使得第二滤色器172可以设置在栅极线(GL)修复区域上方，以抑制修复损坏。
此外，设置在多个子像素SP中的每一个的非发光区域NEA中的第一滤色器171和第二滤色器172可以部分重叠。在多个子像素SP中的每一个的非发光区域NEA中，第一滤色器171可以设置在基板110和平坦化层114之间，并且第二滤色器172可以设置在第一滤色器171和平坦化层114之间。因此，在多个子像素SP中的每一个的非发光区域NEA中，第一滤色器171和第二滤色器172可以重叠。具体地，参照图3至图5，在栅极线GL的第一桥接线GBL1区域中，第一滤色器171和第二滤色器172可以彼此重叠以抑制修复工序期间的损坏。
第三滤色器173设置在多个子像素SP中的另一个子像素SP的发光区域EA中。例如，第三滤色器173是绿色滤色器，并且在绿色子像素SPG的发光区域EA中设置在基板110和平坦化层114之间，并且在绿色子像素SPG的非发光区域NEA中设置在平坦化层114与第二晶体管130和第三晶体管140之间。具体地，第三滤色器173可以超出发光区域EA以延伸到非发光区域NEA的设置有栅极线GL的部分区域。在多个子像素SP中的每一个的非发光区域NEA的部分区域中，第三滤色器173可以与第二滤色器172重叠。具体地，参照图3，在栅极线GL的第一桥接线GBL1区域中，第二滤色器172和第三滤色器173可以彼此重叠以抑制修复工序期间的损坏。
同时，滤色器170不设置在白色子像素SPW的发光区域EA中，而是仅设置在非发光NEA中。具体地，发光二极管160发出白光，使得白色子像素SPW不需要用于转换从发光二极管160发出的光的滤色器。因此，在白色子像素SPW的发光区域EA中可以不设置单独的滤色器。
平坦化层114可以设置在钝化层113以及滤色器171和172上。平坦化层114是使其上设置有第一晶体管120、第二晶体管130、第三晶体管140、存储电容器150、多条高电位电源线VDDL、多条数据线DL、基准线RL和栅极线GL的基板110的上部平坦化的绝缘层。平坦化层114可以由有机材料形成，并且例如可以由聚酰亚胺或光丙烯酸的单层或双层构成，但不限于此。
发光二极管160设置在多个子像素SP的每一个中。发光二极管160设置在多个子像素SP中的每一个中的平坦化层114上。发光二极管160包括第一电极161、发光层162和第二电极163。
第一电极161设置在发光区域EA中的平坦化层114上。第一电极161向发光层162提供空穴，使得第一电极161可以由具有高功函数的导电材料形成并且可以被称为阳极。例如，第一电极161可以由诸如氧化铟锡(ITO)和氧化铟锌(IZO)的透明导电材料形成，但不限于此。
同时，当根据本公开的示例性实施例的显示装置100是顶部发光型时，由具有优异反射效率的金属材料(例如铝(Al)或银(Ag))形成的反射层可以添加在第一电极161下方。因此，从发光层162发射的光被反射到第一电极161并且指向上方，即指向第二电极163。相反，当显示装置100为底部发光型时，第一电极161可以仅由透明导电材料形成。在下文中，将在根据本公开的示例性实施例的显示装置100是底部发光型的假设下进行描述。
在发光区域EA和非发光区域NEA中，发光层162设置在第一电极161上。发光层162可以形成为在多个子像素SP上方的一个层。也就是说，多个子像素SP的发光层162彼此连接并且一体形成。发光层162可以被配置为一个发光层162或者可以具有层叠发出不同颜色的光的多个发光层162的结构。发光层162还可以包括有机层，例如空穴注入层、空穴传输层、电子传输层和电子注入层。
在发光区域EA和非发光区域NEA中，第二电极163设置在发光层162上。第二电极163向发光层162提供电子，使得第二电极可以由具有低功函数的导电材料形成并且可以被称为阴极。第二电极163可以形成为多个子像素SP上方的一个层。也就是说，多个子像素SP的第二电极163彼此连接并且一体形成。例如，第二电极163可以由诸如氧化铟锡ITO和氧化铟锌IZO或镱(Yb)合金的透明导电材料形成，并且可以进一步包括金属掺杂层，但不限于此。尽管没有在图3至图5中示出，发光二极管160的第二电极163可以电连接到低电位电源线以被提供低电位电源信号。
发光二极管160包括从第一电极161延伸到非发光区域NEA的延伸部。延伸部从发光区域EA的第一电极161延伸到非发光区域NEA的第一源极122以通过形成在平坦化层114和钝化层113中的接触孔电连接到第一源极122。因此，发光二极管160的第一电极161可以通过延伸部电连接到第一晶体管120的第一源极122和存储电容器150的第二电容器电极152。
接下来，将参照图4和图5描述栅极线GL。栅极线GL是向多个子像素SP中的每一个传输栅极信号并且在行方向上延伸以横穿多个子像素SP的布线。根据时序控制器的控制，向栅极线GL顺序地提供扫描信号，使得栅极线GL可以被称为扫描线。如图3所示，尽管在本公开中将主要描述第二晶体管130和第三晶体管140针对一条栅极线GL工作的一种扫描线结构，但也可以以相同的方式应用具有两条栅极线GL的两条扫描线。
具体地，栅极线GL可以在与诸如多条数据线DL的垂直信号线重叠的区域中使用栅极冗余结构。栅极冗余结构是栅极线GL仅在栅极线GL和多条信号线重叠的区域中分支成两条线的结构。栅极冗余结构包括沿栅极线GL延伸然后相对于Y轴方向向下分支的第一桥接线GBL1和向上分支的第二桥接线GBL2。
栅极线GL的第一桥接线GBL1可以由第一层形成。这里，第一层可以是构成非发光区域的至少一个晶体管的栅极的金属层。也就是说，第一桥接线GBL1可以由与现有技术的栅极线GL相同的材料形成。栅极线GL和第一桥接线GBL1可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料构成，但不限于此。
同时，栅极线GL的第二桥接线GBL2可以与第一桥接线GBLl设置在不同的层上。第二桥接线GBL2可以通过多个第一接触孔CH1连接到第一桥接线GBL1。可以由设置在第一层下方的第二层构成第二桥接线GBL2。这里，第二层可以包括非发光区域的晶体管的半导体层和辅助金属层中的至少一个。此外，由第二层构成的第二桥接线GBL2可以具有非发光区域的晶体管的半导体层和辅助金属层层叠的多层结构。也就是说，栅极线GL的第二桥接线GBL2可以与第二有源层134设置在同一层上并且由相同的材料形成。第二桥接线GBL2的半导体层可以由诸如氧化物半导体、非晶硅或多晶硅的半导体材料形成，但不限于此。第二桥接线GBL2的辅助金属层可以由诸如钼钛(MoTi)的不透明金属层构成。然而，不限于此，栅极线GL的第二桥接线GBL2与栅极线GL形成在同一层上，并且第一桥接线GBL1可以与第二有源层134形成在同一层上。
同时，尽管已经参照图4和图5描述了红色子像素SPR和白色子像素SPW之间的区域，然而图4和图5中所示的红色子像素SPR和白色子像素SPW之间的结构可以以相同的方式应用于白色子像素SPW和蓝色子像素SPB之间的区域、蓝色子像素SPB和绿色子像素SPG之间的区域以及绿色子像素SPG和红色子像素SPR之间的区域。
如上所述，在根据本公开示例性实施例的显示装置100中，在栅极线GL的栅极冗余结构中，第一桥接线GBL1可以由与栅极线GL相同的材料形成。此外，第二桥接线GBL2可以由与第二有源层134相同的半导体层和辅助金属线形成。因此，根据本公开的示例性实施例的显示装置100可以在提高开口率的同时抑制可能在激光工序期间造成的损坏。
在现有技术中，栅极线已经使用栅极冗余结构来抑制在修复工序中由激光在与多条数据线重叠的区域中引起的布线或电极的损坏，并增加修复工序的便利性。栅极冗余结构仅在栅极线与多条数据线重叠的区域中将栅极线分支成两条线。此时，当异质线之间的重叠区域中的异质金属层之间发生短路时，可以通过去除栅极线的分支线之一来解决短路问题。具体地，当栅极线的上桥接线与数据线之间产生短路时，如果通过激光去除上桥接线的数据线的两侧区域，则可以解决短路引起的问题。
然而，当执行用于栅极修复的激光工序时，激光可以穿过栅极金属层到达发光二极管160层叠的部分。当激光到达发光二极管160时，可能在发光二极管160的第一电极161和第二电极163之间造成短路缺陷，从而导致发光二极管160的缺陷。为了抑制这个问题，在现有技术中，已在进行栅极修复的栅极线上方设置修复保护层。这里，修复保护层可以是由吸收蓝色波长带的颜料构成的蓝色滤色器。这是因为在修复工序中，蓝色滤色器和红色滤色器可以吸收具有特定波长带的激光，而绿色滤色器可以照原样透射具有特定波长带的激光。此外，在红色滤色器中，在用于修复的激光工序期间极有可能产生烟雾，因此已将蓝色滤色器设置在栅极线上方作为修复保护层。
然而，随着高分辨率模型的发展，用于驱动像素的栅极线和布线被设置为邻近开口，即，发光区域。因此，存在难以在现有技术的栅极线上方设置修复保护层的问题。当修复保护层设置在发光区域中时，透射率下降，这导致发光区域中的亮度变化并降低发光二极管160的寿命。
因此，在根据本公开的示例性实施例的显示装置100中，第二桥接线GBL2与第二有源层134形成在同一层上并且由相同的材料形成，并且第一桥接线GBL1和多个第一接触孔CH1形成为连接到栅极线GL。因此，在本公开的显示装置100中，被配置为连接第一桥接线GBL1和第二桥接线GBL2的多个第一接触孔CH1经受激光工序以执行修复工序。这被称为孔修复。
具体地，当在第一桥接线GBL1中发生短路缺陷时，将去除栅极线GL的特定波长带的激光照射到第一桥接线GBL1上以执行修复工序。相反，当在第二桥接线GBL2中发生短路缺陷时，构成第二桥接线GBL2的第二层设置在构成第一桥接线GBL1的第一层下方。因此，向多个第一接触孔CH1照射仅去除至第二层的特定波长带的激光以执行修复工序。
也就是说，第二桥接线GBL2由第二层形成，使得修复工序可以通过多个第一接触孔CH1执行，使得修复保护层不需要设置在第二桥接线GBL2上方。因此，修复保护层可以仅设置在第一桥接线GBL1上方。因此，设置修复保护层的区域远离发光区域EA，从而可以提高开口率。
此外，在现有技术中，为了执行栅极修复工序，激光照射在栅极桥接区域中，因此难以确保不影响相邻的其他布线或开口的余量。相反，在根据本公开的示例性实施例的显示装置100中，在将激光照射到多个第一接触孔CH1上的同时执行栅极修复工序，使得执行修复的区域的余量可以相比现有的修复方法增加更多。也就是说，执行孔修复工序，以在确保显示装置100的开口率的同时稳定地执行修复工序。
此外，第二层可以包括非发光区域的晶体管的半导体层和辅助金属层中的至少一个。也就是说，第二层的半导体层可以由诸如氧化物半导体、非晶硅或多晶硅的半导体材料形成。当半导体材料设置在栅极线GL的第二桥接线GBL2中时，由于半导体材料的透射率远高于金属材料的透射率，因此在布线设计上可以保证更多的余量。
接下来，参照图6和图7，图6是图3的区域B的放大图，为了便于说明，仅示出了基准线RL、基准支线RBL和堤部BNK。此外，图7是沿图6的VII-VII’截取的截面图，仅示出了从基板110到发光二极管160的部件。
如上所述，电连接到基准线RL和栅极线GL的第三晶体管140包括第三栅极141、第三源极142、第三漏极143和第三有源层144。
基准线RL将基准信号传输到多个子像素SP中的每一个并且可以设置在白色子像素SPW和蓝色子像素SPB之间。在这种情况下，为了将基准信号传输到多个子像素SP中的每一个，基准线RL可以连接到从基准线RL沿行方向延伸的基准支线RBL。这里，基准支线RBL可以由与第三有源层144相同的材料形成。基准支线RBL可以包括第二层，即，至少一个晶体管的半导体层和辅助金属层中的至少一个。半导体层可以由诸如氧化物半导体、非晶硅或多晶硅的半导体材料形成，但不限于此。辅助金属层可以由诸如钼钛(MoTi)的不透明金属层构成。可以通过使发光区域EA中的第二层中的半导体层导电来构成基准支线RBL，并且基准支线RBL可以被配置为在非发光区域NEA中包括第二层的半导体层和辅助金属层。
基准线RL可以与基板110上的多条高电位电源线VDDL和多条数据线DL形成在同一层上，并且基准支线RBL可以与第一有源层124、第二有源层134和第三有源层144设置在同一层上。辅助基准线RLb可以用于连接基准线RL和基准支线RBL。辅助基准线RLb可以与第一栅极121、第一源极122和第一漏极123设置在同一层上并且可以由相同的材料形成。辅助基准线RLb可以通过设置在基准线RL上的接触孔连接到基准线RL，并且可以通过多个第二接触孔CH2连接到基准支线RBL，即，第三有源层144。
然而，通过将连接到基准支线RBL的多个第二接触孔CH2设置在基准线RL附近，而不是从基准线RL沿行方向延伸的结构，辅助基准线RLb可以设计有缓冲结构而不具有桥接结构。也就是说，基准支线RBL被设置成与基准线RL相邻，从而不需要在行方向上延伸辅助基准线RLb来形成多个第二接触孔CH2。因此，辅助基准线RLb可以包括多个第二接触孔CH2而不具有桥接结构。因此，连接基准支线RBL和辅助基准线RLb的所有多个第二接触孔CH2和辅助基准线RLb可以与堤部BNK重叠。
在现有技术中，辅助基准线被设计为在平面图中具有从基准线沿行方向延伸的结构。也就是说，基准支线被设计成与基准线隔开一定间隔，使得辅助基准线以包括桥部的结构从基准线延伸，该桥部通过在与基准支线重叠的位置形成接触孔而与基准支线连接。这是为了用激光处理辅助基准线的桥接区域，用于基准线修复工序。
然而，在根据本公开的示例性实施例的显示装置100中，经由多个第二接触孔CH2而不是桥接区域来执行修复。因此，删除了辅助基准线RLb的桥接结构，辅助基准线RLb被设计为具有缓冲结构，使得多个第二接触孔CH2与堤部BNK重叠。即，辅助基准线RLb和多个第二接触孔CH2可以被阻挡而不突出到堤部BNK的外部。因此，在本公开的显示装置100中，多个第二接触孔CH2和辅助基准线RLb被设计为与堤部BNK重叠并且仅设置在非发光区域NEA中，从而提高开口率。
在现有技术中，为了通过用激光处理桥接区域来执行修复工序，需要在其上方设置修复保护层以抑制损坏。
然而，在根据本公开的示例性实施例的显示装置100中，激光不照射在桥接区域中，而是通过多个第二接触孔CH2执行基准线RL修复工序，使得可以不设置修复保护层。也就是说，在如同根据本公开示例性实施例的显示装置100中的将激光照射到多个第二接触孔CH2的孔修复的情况下，为了执行基准线RL修复工序，通过将仅去除至基准支线RBL(即第三有源层144)的特定波长带的激光照射到多个第二接触孔CH2来执行修复工序。也就是说，不需要通过孔修复工序在辅助基准线RLb和多个第二接触孔CH2上方设置修复保护层。因此，在根据本公开的示例性实施例的显示装置100中，设置有修复保护层的区域与发光区域EA间隔开，使得可以进一步提高开口率。
接下来，参照图8和图9，图8是图3的区域C的放大图，为了便于说明，仅示出了数据线DL、数据支线DBL、连接电极CE和堤部BNK。图9是沿图8的IX-IX’截取的截面图，仅示出了从基板110到发光二极管160的部件。
如上所述，电连接到数据线DL和栅极线GL的第二晶体管130包括第二栅极131、第二源极132、第二漏极133和第二有源层134。
数据线DL是将数据信号传输到多个子像素SP中的每一个的布线。第一数据线DL1和第二数据线DL2可以设置在红色子像素SPR和白色子像素SPW之间，第三数据线DL3和第四数据线DL4可以设置在蓝色子像素SPB和绿色SPG子像素之间。在这种情况下，为了将数据信号传输到多个子像素SP中的每一个，数据线DL可以连接到从数据线DL沿行方向延伸的数据支线DBL。这里，数据支线DBL可以由与第二有源层134相同的材料形成。数据支线DBL可以包括第二层，即，至少一个晶体管的半导体层和辅助金属层中的至少一个层。半导体层可以由诸如氧化物半导体、非晶硅或多晶硅的半导体材料形成，但不限于此。辅助金属层可以由诸如钼钛(MoTi)的不透明金属层材料构成。可以通过使发光区域中的第二层中的半导体层导电来构成数据支线，并且数据支线可以被配置为在非发光区域中包括第二层的半导体层和辅助金属层。
数据线DL可以与基板110上的多条高电位电源线VDDL和基准线RL形成在同一层上，并且数据支线DBL可以与第一有源层124、第二有源层134和第三有源层144设置在同一层上。连接电极CE可以用于连接数据线DL和数据支线DBL。连接电极CE可以与第一栅极121、第一源极122和第一漏极123设置在同一层上并且可以由相同的材料形成。即，可以由同一层构成连接电极CE和第一层。连接电极CE可以通过多个第三接触孔CH3连接到数据支线DBL，并且连接电极CE可以通过多个第四接触孔CH4连接到数据线DL。
然而，连接电极CE通过多个第四接触孔CH4连接到数据线DL，而不是在行方向上从数据线DL延伸，并且通过设置在多个第四接触孔CH4附近的多个第三接触孔CH3连接到数据支线DBL。因此，连接电极可以设计为具有缓冲结构而不具有桥接结构。也就是说，数据支线DBL与数据线DL相邻设置，从而不需要在行方向上延伸连接电极CE来形成多个第三接触孔CH3。因此，连接电极CE可以包括多个第三接触孔CH3而不具有桥接结构。因此，所有被配置为连接数据支线DBL和连接电极CE的所有多个第三接触孔CH3以及被配置为连接数据线DL和连接电极CE的多个第四接触孔CH4可以与堤部BNK重叠。
在现有技术中，连接电极被设计成在平面图中设置于在行方向上从数据线延伸的位置。也就是说，数据支线被设计成与数据线隔开一定间隔，使得连接电极通过接触孔在从具有包括桥部的结构的数据线延伸的位置中的与数据支线重叠之处连接。这是为了用数据线修复工序用的激光处理数据线在行方向上延伸的桥接区域，。
然而，在根据本公开的示例性实施例的显示装置100中，可以经由多个第三接触孔CH3而不是桥接区域来修复数据线。因此，删除了沿数据线DL的行方向延伸的桥接结构，并且多个第三接触孔CH3和多个第四接触孔CH4通过连接电极CE的缓冲结构设计与堤部BNK重叠。即，连接电极CE、多个第三接触孔CH3和多个第四接触孔CH4可以被阻挡而不突出到堤部BNK的外部区域。因此，在本公开的显示装置100中，多个第三接触孔CH3、多个第四接触孔CH4和连接电极CE被设计为与堤部BNK重叠并且仅设置在非发光区域中NEA，从而提高开口率。
在现有技术中，为了通过用激光处理桥接区域来执行修复工序，需要在其上方设置修复保护层以抑制损坏。
然而，在根据本公开的示例性实施例的显示装置100中，激光没有照射在桥接区域中，而是通过多个第三接触孔CH3执行数据线DL修复工序，使得可以不设置修复保护层。也就是说，在如同根据本公开的示例性实施例的显示装置100中将激光照射到多个第三接触孔CH3的孔修复的情况下，为了执行数据线(DL)修复工序，通过将仅去除至数据支线DBL(即第二有源层134)的特定波长带的激光照射到多个第三接触孔CH3来执行修复工序。也就是说，不需要通过孔修复工序在连接电极CE、多个第三接触孔CH3和多个第四接触孔CH4上方设置修复保护层。因此，设置修复保护层的区域远离发光区域EA，从而可以进一步提高开口率。
本公开的示例性实施例还可以描述如下：
为了实现上述目的，根据本公开的一个方面，一种显示装置包括：基板，基板中包括发光区域和非发光区域，并且基板中限定有多个子像素；至少一条栅极线，设置在非发光区域中；至少一条基准线，设置在非发光区域中并且与至少一条栅极线重叠；以及至少一条数据线，设置在非发光区域中并且与至少一条栅极线重叠，其中至少一条栅极线包括在与至少一条数据线和至少一条基准线重叠的区域处分支的第一桥接线和第二桥接线，并且第一桥接线和第二桥接线设置在不同的层上，并通过多个第一接触孔连接。
第一桥接线可以由第一层形成，第二桥接线可以由设置在第一层下方的第二层形成。
至少一个晶体管可以设置在非发光区域中，第一层可以是形成至少一个晶体管的栅极的金属层，并且第二层包括至少一个晶体管的半导体层和辅助金属层中的至少一个。
辅助金属层可以由不透明金属层形成。
至少一条基准支线可以连接到至少一条基准线，以将基准电压施加到多个子像素。
至少一条基准支线可以由第二层的相同层形成。
至少一条基准支线和至少一条基准线可以通过多个第二接触孔连接，并且多个第二接触孔与堤部重叠。
可以通过使第二层的半导体层导电来形成设置在发光区域中的至少一条基准支线，并且设置在非发光区域中的至少一条基准支线可以被配置为包括第二层的半导体层和辅助金属层。
显示装置还可以包括可以连接到至少一条数据线以将数据电压施加到多个子像素的至少一条数据支线。
显示装置还可以包括被设置为连接至少一条数据线和至少一条数据支线的至少一个连接电极。
至少一条数据支线可以由第二层的相同层形成，并且至少一个连接电极可以由第一层的相同层形成。
至少一条数据支线和至少一个连接电极可以通过多个第三接触孔连接，并且多个第三接触孔与堤部重叠。
至少一条数据线和至少一个连接电极可以通过多个第四接触孔连接，并且多个第四接触孔与堤部重叠。
可以通过使第二层的半导体层导电形成设置在发光区域中的至少一条数据支线，并且设置在非发光区域中的至少一条数据支线可以被设置为包括第二层的半导体层和辅助金属层。
修复方法可以包括第一修复步骤，通过将激光照射到多条桥接线或多个第一接触孔中的任意一个来修复至少一条栅极线。
多条桥接线可以由在与至少一条数据线和至少一条基准线重叠的区域处分支的第一桥接线和第二桥接线构成，第一桥接线可以由第一层形成，第二桥接线可以由设置在第一层下方的第二层形成。
第一层可以由形成晶体管的栅极的金属层构成，并且第二层可以由晶体管的半导体层和辅助金属层形成。
显示装置还可以包括仅在第一桥接线上方的修复保护层，并且在第一修复步骤中，可以在修复保护层和第一桥接线重叠的区域中照射激光。
显示装置还可以包括：至少一条基准支线，可以连接到至少一条基准线以将基准电压施加到多个子像素；多个第二接触孔，被设置为连接至少一条基准支线和至少一条基准线；以及堤部，与多个第二接触孔重叠。
修复方法还可以包括第二修复步骤，通过向多个第二接触孔照射激光进行修复。
显示装置还可以包括：至少一条数据支线，可以连接到至少一条数据线以将数据电压施加到多个子像素；连接电极，被设置为连接至少一条数据线和至少一条数据支线；多个第三接触孔，被设置为连接数据支线和连接电极；以及堤部，与多个第三接触孔重叠。
修复方法还可以包括向多个第三接触孔照射激光来修复的第三修复步骤。
尽管已经参照附图详细描述了本公开的示例性实施例，但是本公开不限于此，并且本公开可以在不背离本公开的技术概念的情况下以许多不同的形式实施。因此，提供本公开的示例性实施例仅用于说明性目的，而不旨在限制本公开的技术概念。本公开的技术概念的范围不限于此。因此，应当理解，上述示例性实施例在所有方面都是说明性的，并不限制本公开。本公开的保护范围应基于所附权利要求来解释，并且其等同范围内的所有技术概念应被理解为落入本公开的范围内。

Claims (20)

1.一种显示装置，包括：
基板，所述基板中包括发光区域和非发光区域，并且所述基板中限定有多个子像素；
至少一条栅极线，设置在所述非发光区域中；
至少一条基准线，设置在所述非发光区域中并且与所述至少一条栅极线重叠；以及
至少一条数据线，设置在所述非发光区域中并且与所述至少一条栅极线重叠，
其中，所述至少一条栅极线包括在与所述至少一条数据线和所述至少一条基准线重叠的区域处分支的第一桥接线和第二桥接线，并且
所述第一桥接线和所述第二桥接线设置在不同的层上并通过多个第一接触孔连接。
2.根据权利要求1所述的显示装置，其中，所述第一桥接线由第一层形成，所述第二桥接线由设置在所述第一层下方的第二层形成。
3.根据权利要求2所述的显示装置，其中，至少一个晶体管设置在所述非发光区域中，所述第一层是形成所述至少一个晶体管的栅极的金属层，并且所述第二层包括所述至少一个晶体管的半导体层和辅助金属层中的至少一个。
4.根据权利要求3所述的显示装置，其中，所述辅助金属层由不透明金属层形成。
5.根据权利要求3所述的显示装置，还包括至少一条基准支线，所述至少一条基准支线连接到所述至少一条基准线，以将基准电压施加到所述多个子像素。
6.根据权利要求5所述的显示装置，其中，所述至少一条基准支线由所述第二层的相同层形成。
7.根据权利要求6所述的显示装置，其中，所述至少一条基准支线和所述至少一条基准线通过多个第二接触孔连接，并且所述多个第二接触孔与堤部重叠。
8.根据权利要求6所述的显示装置，其中，通过使所述第二层的所述半导体层导电来形成设置在所述发光区域中的所述至少一条基准支线，并且设置在所述非发光区域中的所述至少一条基准支线被设置为包括所述第二层的所述半导体层和所述辅助金属层。
9.根据权利要求3所述的显示装置，还包括至少一条数据支线，所述至少一条数据支线连接到所述至少一条数据线以将数据电压施加到所述多个子像素。
10.根据权利要求9所述的显示装置，还包括至少一个连接电极，所述至少一个连接电极被设置为连接所述至少一条数据线和所述至少一条数据支线。
11.根据权利要求10所述的显示装置，其中，所述至少一条数据支线由所述第二层的相同层形成，并且所述至少一个连接电极由所述第一层的相同层形成。
12.根据权利要求11所述的显示装置，其中，所述至少一条数据支线和所述至少一个连接电极通过多个第三接触孔连接，并且所述多个第三接触孔与堤部重叠。
13.根据权利要求12所述的显示装置，其中，所述至少一条数据线和所述至少一个连接电极通过多个第四接触孔连接，并且所述多个第四接触孔与所述堤部重叠。
14.根据权利要求11所述的显示装置，其中，通过使所述第二层的所述半导体层导电来形成设置在所述发光区域中的所述至少一条数据支线，并且设置在所述非发光区域中的所述至少一条数据支线被设置为包括所述第二层的所述半导体层和所述辅助金属层。
15.一种显示装置的修复方法，所述显示装置包括基板，所述基板中设置有至少一条栅极线、与所述至少一条栅极线重叠的至少一条基准线以及与所述至少一条栅极线重叠的至少一条数据线，并且所述至少一条栅极线包括设置在不同层上并且通过多个第一接触孔连接的多条桥接线，所述修复方法包括：
第一修复步骤，通过将激光照射到所述多条桥接线或所述多个第一接触孔中的任意一个来修复所述至少一条栅极线。
16.根据权利要求15所述的显示装置的修复方法，其中，所述多条桥接线由在与所述至少一条数据线和所述至少一条基准线重叠的区域处分支的第一桥接线和第二桥接线构成，所述第一桥接线由第一层形成，所述第二桥接线由设置在所述第一层下方的第二层形成。
17.根据权利要求16所述的显示装置的修复方法，其中，所述第一层由形成晶体管的栅极的金属层构成，并且所述第二层由所述晶体管的半导体层和辅助金属层形成。
18.根据权利要求16所述的显示装置的修复方法，其中，所述显示装置还包括仅在所述第一桥接线上方的修复保护层，并且
在所述第一修复步骤中，在所述修复保护层和所述第一桥接线重叠的区域照射激光。
19.根据权利要求15所述的显示装置的修复方法，其中，所述显示装置还包括：
至少一条基准支线，连接到所述至少一条基准线，以将基准电压施加到多个子像素；
多个第二接触孔，被设置为连接所述至少一条基准支线和所述至少一条基准线；以及
堤部，与所述多个第二接触孔重叠，
所述修复方法还包括第二修复步骤，通过向所述多个第二接触孔照射激光进行修复。
20.根据权利要求15所述的显示装置的修复方法，其中，所述显示装置还包括：
至少一条数据支线，连接到所述至少一条数据线以将数据电压施加到多个子像素；
连接电极，被设置为连接所述至少一条数据线和所述至少一条数据支线；
多个第三接触孔，被设置为连接所述数据支线和所述连接电极；以及
堤部，与所述多个第三接触孔重叠，
所述修复方法还包括向所述多个第三接触孔照射激光来修复的第三修复步骤。
CN202211307236.0A 2021-12-29 2022-10-24 显示装置 Pending CN116419626A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210190754A KR20230101011A (ko) 2021-12-29 2021-12-29 표시 장치
KR10-2021-0190754 2021-12-29

Publications (1)

Publication Number Publication Date
CN116419626A true CN116419626A (zh) 2023-07-11

Family

ID=86693516

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211307236.0A Pending CN116419626A (zh) 2021-12-29 2022-10-24 显示装置

Country Status (4)

Country Link
US (1) US20230209928A1 (zh)
KR (1) KR20230101011A (zh)
CN (1) CN116419626A (zh)
DE (1) DE102022128674A1 (zh)

Also Published As

Publication number Publication date
DE102022128674A1 (de) 2023-06-29
US20230209928A1 (en) 2023-06-29
KR20230101011A (ko) 2023-07-06

Similar Documents

Publication Publication Date Title
US10714561B2 (en) Display device
CN113793861B (zh) 显示装置
US10418430B2 (en) Display device
KR20200100893A (ko) 표시 장치
KR20100049385A (ko) 유기전계 발광소자용 어레이 기판
JP2009175389A (ja) 表示装置
US20230337511A1 (en) Display device having repair structure
CN112599563A (zh) 显示装置
CN111009552A (zh) 显示装置
TWI829365B (zh) 顯示裝置、電源供應裝置以及像素
KR20220038649A (ko) 표시장치
US20230209928A1 (en) Display device
JP5217469B2 (ja) 表示装置
US20230217797A1 (en) Display device
US20230217796A1 (en) Display device
US11929027B2 (en) Display device
US20230380225A1 (en) Touch display device
KR102652076B1 (ko) 표시장치
CN117111760A (zh) 触摸显示装置
CN116419628A (zh) 显示面板和显示装置
CN116390547A (zh) 显示装置及其制造方法
KR20160071880A (ko) 유기발광 표시소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination