WO2024009363A1 - パルス発生回路及びパルス発生装置 - Google Patents

パルス発生回路及びパルス発生装置 Download PDF

Info

Publication number
WO2024009363A1
WO2024009363A1 PCT/JP2022/026623 JP2022026623W WO2024009363A1 WO 2024009363 A1 WO2024009363 A1 WO 2024009363A1 JP 2022026623 W JP2022026623 W JP 2022026623W WO 2024009363 A1 WO2024009363 A1 WO 2024009363A1
Authority
WO
WIPO (PCT)
Prior art keywords
capacitor
current
diode
pulse
saturable transformer
Prior art date
Application number
PCT/JP2022/026623
Other languages
English (en)
French (fr)
Inventor
和幸 米谷
Original Assignee
精電舎電子工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精電舎電子工業株式会社 filed Critical 精電舎電子工業株式会社
Priority to PCT/JP2022/026623 priority Critical patent/WO2024009363A1/ja
Publication of WO2024009363A1 publication Critical patent/WO2024009363A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/53—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback
    • H03K3/57—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback the switching device being a semiconductor device

Definitions

  • the present disclosure relates to a pulse generation circuit and a pulse generation device that generate high voltage pulses with short rise times.
  • FIG. 6 of Non-Patent Document 1 As a pulse generating circuit for generating a high voltage pulse with a short rise time, a circuit using a magnetic compression circuit (MPC) is known, as shown in FIG. 6 of Non-Patent Document 1, for example.
  • the magnetic compression circuit shown in FIG. 6 of Non-Patent Document 1 includes a capacitor (C0) that is charged to a constant voltage by a charger, a semiconductor element for discharging (IGBT), a pulse transformer for boosting (PT), and a pulse transformer for charging and discharging.
  • This is a general two-stage magnetic compression circuit composed of capacitors (C1, C2, CP) and saturable inductors (SI1, SI2).
  • a general two-stage magnetic compression circuit consisting of a first circuit region and a second circuit region shown in FIG. 6 of Non-Patent Document 1 operates as follows.
  • the charge of the capacitor (C0) charged to a predetermined voltage by the charger flows to the primary winding of the step-up pulse transformer (PT) when the discharging semiconductor element (IGBT) switch is turned on.
  • the current flowing through the primary winding of the pulse transformer (PT) generates a boosted current in the secondary winding, and the charging/discharging capacitor (C1) is charged by this generated current.
  • the charging/discharging capacitor (C1) is charged by the current generated in the secondary winding of the step-up pulse transformer (PT), and the saturable inductor (SI1) reaches the magnetic saturation state at the timing when the charging voltage reaches the maximum. Become.
  • the charges stored in the charging/discharging capacitor (C1) whose charging voltage has reached the maximum flow into the charging/discharging capacitor (C2).
  • the timing at which the saturable inductor (SI1) magnetically saturates coincides with the timing at which the charging voltage of the charging/discharging capacitor (C1) reaches its maximum. need to be considered.
  • the timing at which the saturable inductor (SI2) magnetically saturates and the timing at which the saturable inductor (SI2) magnetically saturates needs to coincide with the timing at which the charging voltage of the charging/discharging capacitor (C2) reaches its maximum.
  • the product (voltage-time product) of the time until magnetic saturation of a saturable inductor and the applied voltage (voltage-time product) depends on the core material, core shape, and number of turns of the winding. Therefore, it is not easy to design a saturable inductor so that it magnetically saturates at the timing when the charging/discharging capacitor reaches its maximum voltage.
  • An object of the present disclosure is to provide a pulse generation circuit and a pulse generation device that are easy to design and can freely change the output voltage.
  • the pulse generation circuit of the present disclosure includes: A pulse generation circuit that magnetically compresses a first current discharged from a first capacitor connected in series to a primary winding of a saturable transformer using magnetic saturation of the saturable transformer, A switch that can be controlled to turn on and off based on a control signal, and that can send the first current discharged from the charged first capacitor to the primary winding of the saturable transformer. and, a second capacitor connected in series to the secondary winding of the saturable transformer; The secondary winding and the second capacitor are connected in parallel so that a second current generated in the secondary winding by the first current becomes a forward current.
  • the switch is controlled to be turned on and turned off at a timing when the charging voltage of the second capacitor reaches a maximum after the first current is sent to the primary winding of the saturable transformer;
  • the saturable transformer is a pulse generation circuit characterized in that it operates as a saturable inductor that magnetically saturates at any time after the switch is turned off.
  • FIG. 2 is a diagram illustrating an example of a first pulse generation circuit according to a first embodiment of the present disclosure.
  • FIG. 2 is a diagram showing a state of step 1 of an example of the operation of the first pulse generation circuit according to the first embodiment of the present disclosure.
  • FIG. 6 is a diagram showing a state in step 2 of an example of the operation of the first pulse generation circuit according to the first embodiment of the present disclosure.
  • FIG. 6 is a diagram showing a state of step 4 of an example of the operation of the first pulse generation circuit according to the first embodiment of the present disclosure.
  • FIG. 7 is a diagram showing a state of step 5 of an example of the operation of the first pulse generation circuit according to the first embodiment of the present disclosure.
  • FIG. 7 is a diagram showing a state in step 7 of an example of the operation of the first pulse generation circuit according to the first embodiment of the present disclosure.
  • FIG. 3 is a diagram showing an example of a temporal transition of voltage due to the operation of the first pulse generation circuit according to the first embodiment of the present disclosure.
  • FIG. 7 is a diagram illustrating an example of a second pulse generation circuit according to a second embodiment of the present disclosure.
  • FIG. 7 is a diagram illustrating an example of a current flow due to the operation of a second pulse generation circuit according to a second embodiment of the present disclosure.
  • FIG. 1 shows an example of a first pulse generation circuit 10 according to a first embodiment of the present disclosure.
  • the first pulse generation circuit 10 includes a first circuit area 11 and a second circuit area 12. are electrically connected to each other via a first saturable transformer (ST1) 4.
  • the first circuit region 11 of the first pulse generation circuit 10 is a circuit that generates a pulse current.
  • the second circuit region 12 of the first pulse generation circuit 10 is a circuit that compresses the pulse width of the pulse current generated in the first circuit region 11 and supplies the compressed narrow-width pulse current to the load 9. It is.
  • the first circuit region 11 of the first pulse generating circuit 10 includes a first semiconductor switch (SW1) 1, a first capacitor (C1) 3, and a first saturable transformer (ST1) 4 for the charging circuit.
  • the primary winding 4-1 of the switch is connected in series, and the second semiconductor switch (SW2) 2 is connected in parallel.
  • the first semiconductor switch (SW1) 1 and the second semiconductor switch (SW2) 2 can be controlled to be turned on and off based on a control signal from a control section (not shown).
  • the control unit includes a control signal generation circuit that generates a control signal, and applies the generated control signal to the first semiconductor switch (SW1) and the second semiconductor switch (SW2), thereby generating the first semiconductor switch. (SW1) and the second semiconductor switch (SW2) are controlled to be turned on and off.
  • the second circuit region 12 of the first pulse generating circuit 10 has a second capacitor (C2) 5 connected in series with the secondary winding 4-2 of the first saturable transformer (ST1) 4.
  • the first fast recovery diode (FRD1) 6 is connected in parallel to the series connection of the secondary winding 4-2 of the first saturable transformer (ST1) 4 and the second capacitor (C2) 5.
  • a second fast recovery diode (FRD2) 7 and a third capacitor (C3) 8 are connected in series to the second capacitor (C2) 5 and to the first fast recovery diode (FRD1) 6. connected in parallel.
  • the first fast recovery diode (FRD1) 6 is arranged so that the pulse current generated in the secondary winding 4-2 of the first saturable transformer (ST1) 4 becomes a forward current, and the second fast recovery diode (FRD1) 6
  • the recovery diode (FRD2) 7 is connected in such a direction that the pulse current discharged by the second capacitor (C2) 5 becomes a forward current.
  • the first saturable transformer (ST1) 4 functions as a pulse transformer while transferring energy from the first capacitor (C1) 3 to the second capacitor (C2) 5, and also functions as a pulse transformer while transferring energy from the first capacitor (C1) 3 to the second capacitor (C2) 5.
  • the second circuit region 12 of the first pulse generating circuit 10 is configured as a single stage with the first saturable transformer (ST1) 4, the second capacitor (C2) 5, and the third capacitor (C3) 8. Configured as a magnetic compression circuit.
  • the turns ratio between the primary winding 4-1 and the secondary winding 4-2 of the first saturable transformer (ST1) 4 is that the number of turns of the primary winding 4-1 is larger than that of the secondary winding. Any turn ratio may be used as long as the number of turns is less than the number of turns of wire 4-2.
  • the first circuit region 11 of the first pulse generating circuit 10 controls the first semiconductor switch (SW1) 1 and the second semiconductor switch (SW2) 2 by controlling the ON and OFF states using a control signal.
  • the capacitor (C1) 3 is initially charged to a predetermined voltage by the charging circuit, and after the initial charging is completed, the first semiconductor switch (SW1) 1 is turned off and the second semiconductor switch (SW2) 2 is turned on by a control signal. By controlling, the initially charged first capacitor (C1) 3 starts discharging, and a pulse current is supplied to the primary winding 4-1 of the first saturable transformer (ST1) 4.
  • the first saturable transformer (ST1) 4 is supplied with a pulse current from the initially charged first capacitor (C1) 3 to the primary winding 4-1 of the first saturable transformer (ST1) 4. It is designed to be in a non-saturated state while
  • the second circuit region 12 of the first pulse generating circuit 10 is connected to the first saturable transformer from the first capacitor (C1) 3 via the first saturable transformer (ST1) 4 functioning as a pulse transformer.
  • the pulse current supplied to the primary winding 4-1 of (ST1) 4 induces a pulse current in the secondary winding 4-2, and the second capacitor (C2) 5 is charged.
  • a pulse current is induced in the secondary winding 4-2 by a pulse current in the primary winding 4-1, and a second capacitor (C2) 5 is charged. While it is there, it functions as if it were in a non-saturated state.
  • the first saturable transformer (ST1) 4 is connected to the second capacitor (C2) by the pulse current induced in the secondary winding 4-2. ) 5 after the completion of charging, the inductance of the secondary winding 4-2 of the first saturable transformer (ST1) 4 decreases sharply.
  • the charge stored in the capacitor (C2) moves at high speed to the third capacitor (C3), and the voltage of the third capacitor (C3) rises rapidly.As a result, a voltage with a steep rise is applied to the load 9. applied.
  • the first fast recovery diode (FRD1) 6 and the second fast recovery diode (FRD) 7 of the first pulse generation circuit 10 have the withstand voltages of the second capacitor (C2) 5 and the third capacitor (C3). It is better that the charging voltage is sufficiently higher than the charging voltage of No. 8 and that the reverse recovery time is short.
  • FIGS. 2 to 6 are diagrams illustrating an example of the operation of the first pulse generation circuit 10 according to the first embodiment of the present disclosure.
  • Step 1 As shown in FIG. 2, in the first circuit area 11, the control unit controls the first semiconductor switch (SW1) 1 to turn on and the second semiconductor switch (SW2) 2 to turn off using a control signal. By doing so, the first capacitor (C1) 3 is initially charged to a predetermined voltage by the charging circuit.
  • Step 2 When charging of the first capacitor (C1) 3 is completed, as shown in FIG. )2 is turned on. As a result, the first capacitor (C1) 3 starts to rapidly discharge, and the first current I1 is supplied to the primary winding 4-1 of the first saturable transformer (ST1) 4.
  • Step 3 When the first current I1 is supplied to the primary winding 4-1, the first saturable transformer (ST1) 4 acts as a pulse transformer and the primary winding 4-1 A voltage is generated in the secondary winding 4-2 according to the turns ratio of the secondary winding 4-2.
  • Step 4 Due to the voltage generated in the secondary winding 4-2 of the first saturable transformer (ST1) 4, a second current I2 is generated in the second circuit region 12, as shown in FIG. Then, the second capacitor (C2) 5 is charged. The first fast recovery diode (FRD1) 6 is connected in such a direction that the second current I2 is a forward current.
  • Step 5 When charging of the second capacitor (C2) 5 is completed, as shown in FIG. 5, the control section controls the second semiconductor switch (SW2) 2 to turn off using a control signal. As a result, no current will thereafter flow through the primary winding 4-1 of the first saturable transformer (ST1) 4, and energy can be prevented from flowing back into the first circuit region 11.
  • Step 6 The fully charged second capacitor (C2) 5 performs a minute discharge to the third capacitor (C3) 8 through the secondary winding 4-2 of the saturable transformer (ST) 4. Due to this minute discharge current of the secondary winding 4-2, the first saturable transformer (ST1) 4 becomes magnetically saturated a certain period of time after the first semiconductor switch (SW2) 2 is turned off.
  • Step 7 When the first saturable transformer (ST1) 4 becomes magnetically saturated, as shown in FIG. is supplied to the capacitor (C3) 8.
  • the second fast recovery diode (FRD2) 7 is connected in such a direction that the third current I3 is a forward current.
  • the time it takes for the first saturable transformer (ST1) 4 to become magnetically saturated due to the minute discharge current of the secondary winding 4-2 is the time required for the secondary winding of the first saturable transformer (ST1) 4 Although it changes depending on the charging voltage of 4-2 and the second capacitor (C2), it has no effect on the magnetic compression operation itself. Therefore, the charging voltage of the second capacitor (C2) can be changed freely, and the output voltage applied to the load 9 can be changed freely.
  • FIG. 7 is a diagram illustrating an example of the temporal transition of the voltage at point A and point B due to the operation of the first pulse generation circuit 10 according to the first embodiment of the present disclosure.
  • 7(a) shows the voltage at point A
  • FIG. 7(b) shows the voltage at point B in the flow of the operation from (step 1) to (step 6) of the first pulse generating circuit 10. It shows the transition.
  • the time on the horizontal axis is set to 0, which is the timing when the first semiconductor switch (SW1) 1 is turned on and the second semiconductor switch (SW2) 2 is turned off by the control signal as shown in step 1.
  • the first capacitor (C1) 3 is initially charged to a predetermined voltage until time T0.
  • the first semiconductor switch (SW1) 1 is turned off and the second semiconductor switch (SW2) 2 is turned on by the control signal as shown in (step 2)
  • the first current I1 changes to the first
  • ST1 the primary winding 4-1 of the saturable transformer (ST1) 4
  • a voltage is generated in the secondary winding 4-2 as shown in (step 3), so that the voltage at point A
  • the voltage begins to change (charging of the second capacitor (C2) 5 begins).
  • the voltage at point A becomes maximum (maximum voltage Vt1).
  • the second capacitor (C2) 5 then performs a minute discharge through the secondary winding 4-2 of the saturation transformer (ST) 4, so the voltage at point A begins to gradually decrease. At the same time, the voltage at point B begins to rise gradually.
  • the first saturable transformer (ST1) 4 becomes magnetically saturated at time T2 due to this minute discharge current
  • the second capacitor (C2) 5 starts rapid discharge, and the third current I3 is supplied to the capacitor (C3) 8.
  • the voltage at point A drops all at once, and the voltage at point B rises all at once.
  • the control unit controls the timing when energy transfer from the first capacitor (C1) 3 to the second capacitor (C2) 5 is completed. Since the second semiconductor switch (SW2) 2 is controlled to be turned off, no current flows to the first circuit region 11 after it is turned off, and the first circuit region 11 and the second circuit region 12 are electrically disconnected. can be completely separated and insulated. As a result, the first pulse generating circuit 10 is able to transfer the energy of the second capacitor (C2) 5 to the first capacitor (C2) 5 after energy transfer from the first capacitor (C1) 3 to the second capacitor (C2) 5 is completed. backflow to the circuit area 11 can be prevented.
  • the first saturable transformer (ST1) 4 of the first pulse generating circuit 10 is desaturated only until the energy transfer from the first capacitor (C1) 3 to the second capacitor (C2) 5 is completed. It is not necessary to consider the time from completion of energy transfer to magnetic saturation.
  • a charging circuit connected to the first semiconductor switch (SW1) 1 is used to generate a pulse that supplies a high voltage pulse with a short rise time to the load 9. It may also be configured as a generator. From the above, the first pulse generation circuit 10 and pulse generation device according to the first embodiment of the present disclosure are easy to design and can freely change the output voltage.
  • FIG. 8 shows an example of the second pulse generation circuit 20 according to the second embodiment of the present disclosure.
  • the second pulse generation circuit 20 according to the second embodiment of the present disclosure reverses the output of both ends of the third capacitor (C3) with respect to the first pulse generation circuit 10 according to the first embodiment. It is what makes it polar. Therefore, the second pulse generation circuit 20 according to the second embodiment includes the first saturable transformer (ST1) 4 and the first fast recovery diode (ST1) of the first pulse generation circuit 10 according to the first embodiment. FRD1) 6 and second fast recovery diode (FRD2) 7 are connected to second saturable transformer (ST2) 24, third fast recovery diode (FRD3) 26, and fourth fast recovery diode (FRD4) 27, respectively. The configuration is replaced with that of the first pulse generating circuit 10, and the configuration is otherwise the same as that of the first pulse generating circuit 10.
  • the second saturable transformer (ST2) 24 has the input voltage/output voltage relationship reversed to that of the first saturable transformer (ST1) 4, and the third fast recovery diode (FRD3) 26 has the following: The forward current direction of the first fast recovery diode (FRD1) 6 is reversed, and the fourth fast recovery diode (FRD4) 27 has the forward current direction of the second fast recovery diode (FRD2) 7 reversed. The direction is reversed.
  • FIG. 9 shows an example of the flow of current due to the operation of the second pulse generation circuit 20 according to the second embodiment of the present disclosure. Note that in FIG. 9, the operating states of the first semiconductor switch (SW1) 1 and the second semiconductor switch (SW2) 2 are omitted.
  • the operation of the second pulse generation circuit 20 will be explained below, focusing on the differences from the operation of the first pulse generation circuit 10 from (step 1) to (step 7).
  • the second pulse generating circuit 20 performs an operation corresponding to (step 2) so that the first capacitor (C1) 3 starts rapid discharging, and the first current I1 is transferred to the second saturable transformer ( It is supplied to the primary winding 24-1 of ST2)24.
  • the second pulse generating circuit 20 performs the operation corresponding to (step 3), so that the second saturable transformer (ST2) 24 functions as a transformer, and the primary windings 24-1 and 2 A voltage is generated in the secondary winding 24-2 according to the turns ratio of the secondary winding 24-2.
  • the direction of the voltage generated in the secondary winding 24-2 of the second saturable transformer (ST2) 24 is the same as the direction of the voltage generated in the secondary winding 4-2 of the first saturable transformer (ST1) 4.
  • the direction is opposite to that of the voltage. Therefore, in the operation corresponding to step 4, the second pulse generating circuit 20 generates a fourth current I4 in the opposite direction to the second current I2, and the second capacitor (C2) 5 is charged.
  • the third fast recovery diode (FRD3) 26 is connected in such a direction that the fourth current I4 is a forward current.
  • the second pulse generating circuit 20 generates a fifth current I5 in the opposite direction to the third current I3 in the operation corresponding to (step 6), and the third capacitor (C3) 8 is charged.
  • the fourth fast recovery diode (FRD4) 27 is connected in such a direction that the fifth current I5 is a forward current.
  • the second pulse generating circuit 20 can make the outputs at both ends of the third capacitor (C3) 8 have the opposite polarity with respect to the first pulse generating circuit 10.
  • the second pulse generating circuit 20 including the charging circuit connected to the first semiconductor switch (SW1) 1, generates a high voltage pulse with a short rise time and supplies it to the load 9. It may also be configured as a pulse generator that supplies
  • the second pulse generating circuit 20 of the second embodiment of the present disclosure can have the same effect as the first pulse generating circuit 10 of the first embodiment by having the polarity reversed. .

Landscapes

  • Generation Of Surge Voltage And Current (AREA)

Abstract

本開示のパルス発生回路は、充電された第１のコンデンサーから放電される第１の電流を、可飽和トランスの１次側巻線へ送出可能なスイッチと、可飽和トランスの２次側巻線に直列接続される第２のコンデンサーと、２次側巻線と第２のコンデンサーとの直列接続に対して、２次側巻線に発生する第２の電流が順方向電流となるように並列接続する第１のダイオードと、第１のダイオードに対して、第２の電流によって充電された第２のコンデンサーが放電する第３の電流が順方向電流となるように並列接続する第２のダイオードと、第２のダイオードと直列接続し、かつ前記第１のダイオードと並列接続する第３のコンデンサーとを備える。

Description

パルス発生回路及びパルス発生装置
　本開示は、立ち上がり時間が短く高電圧パルスを発生させるパルス発生回路及びパルス発生装置に関する。
　立ち上がり時間が短く高電圧パルスを発生させるためのパルス発生回路としては、例えば非特許文献１の図６に示されているように、磁気圧縮回路（ＭＰＣ）を用いたものが知られている。
　非特許文献１の図６に示された磁気圧縮回路は、充電器により一定の電圧に充電されるコンデンサー（Ｃ０）、放電用半導体素子（ＩＧＢＴ）、昇圧用パルストランス（ＰＴ）、充放電用コンデンサー（Ｃ１、Ｃ２、ＣＰ）、可飽和インダクタ（ＳＩ１、ＳＩ２）より構成される一般的な２段の磁気圧縮回路である。
佐久川貴志、秋山秀典他「小型高繰り返しパルスパワー発生装置の開発」静電気学会誌、３６、６（２０１１）２６１－２６６
　非特許文献１の図６に示す第１の回路領域と第２の回路領域からなる一般的な２段磁気圧縮回路は、次の通りに動作する。
　充電器により所定の電圧で充電されたコンデンサー（Ｃ０）の電荷は、放電用半導体素子（ＩＧＢＴ）スイッチがオンされると昇圧用パルストランス（ＰＴ）の１次側巻線に流れる。
　パルストランス（ＰＴ）の１次側巻線に流れた電流は、昇圧された電流を２次側巻線に発生させ、この発生した電流により充放電用コンデンサー（Ｃ１）が充電される。
　充放電用コンデンサー（Ｃ１）は、昇圧用パルストランス（ＰＴ）の２次側巻線で発生した電流により充電され、充電電圧が最大になったタイミングで可飽和インダクタ（ＳＩ１）が磁気飽和状態となる。その結果充電電圧が最大になった充放電用コンデンサー（Ｃ１）に蓄えられていた電荷が、充放電用コンデンサー（Ｃ２）に流れ込む。以上のように、可飽和インダクタ（ＳＩ１）が磁気飽和するタイミングは、充放電用コンデンサー（Ｃ１）の充電電圧が最大となるタイミングと一致するように、コア材質、コア形状、巻線の巻数等を考慮する必要がある。
　仮に、可飽和インダクタ（ＳＩ１）が磁気飽和するタイミングが、充放電用コンデンサー（Ｃ１）の充電電圧が最大となるタイミングより早い場合、充放電用コンデンサー（Ｃ１）の充電が完了しないうちに充放電用コンデンサー（Ｃ２）へ電流が流れ始めるため、充放電用コンデンサー（Ｃ２）を高電圧で充電することができなくなるという問題がある。
　一方可飽和インダクタ（ＳＩ１）の磁気飽和するタイミングが、充放電用コンデンサー（Ｃ１）の充電電圧が最大となるタイミングより遅い場合、充放電用コンデンサー（Ｃ１）に充電された電荷が、昇圧用パルストランス（ＰＴ）の２次側巻線に流れ出し、その結果昇圧用パルストランス（ＰＴ）の１次側巻線に電流が発生し、エネルギーが第１の回路領域に逆流してしまうという問題がある。
　可飽和インダクタ（ＳＩ２）が磁気飽和するタイミングに関しても同様であり、磁気飽和するタイミングは、充放電用コンデンサー（Ｃ２）の充電電圧が最大となるタイミングと一致している必要がある。
　一般的に可飽和インダクタの、磁気飽和するまでの時間と印加される電圧との積（電圧時間積）は、コア材質、コア形状、巻線の巻数に依存する。このため可飽和インダクタを、充放電用コンデンサーが最大電圧になるタイミングに合わせて磁気飽和するように設計することは、容易ではないという課題があった。
　また可飽和インダクタが磁気飽和するまでの時間を充放電用コンデンサーの充電電圧が最大になるタイミングに合わせると、可飽和インダクタに印加される電圧は決められた設計電圧となり、その結果磁気圧縮回路の出力電圧を自由に変えることが出来ないという課題があった。
　本開示では、設計が容易で出力電圧を自由に変えることが可能なパルス発生回路及びパルス発生装置を提供することを課題とする。
　本開示のパルス発生回路は、
　可飽和トランスの１次側巻線に直列接続された第１のコンデンサーから放電される第１の電流を、前記可飽和トランスの磁気飽和を利用して磁気圧縮するパルス発生回路において、
　制御信号に基づいてオン及びオフにする制御が可能であり、充電された前記第１のコンデンサーから放電される前記第１の電流を、前記可飽和トランスの１次側巻線へ送出可能なスイッチと、
　前記可飽和トランスの２次側巻線に直列接続される第２のコンデンサーと、
前記２次側巻線と前記第２のコンデンサーとの直列接続に対して、前記第１の電流によって前記２次側巻線に発生する第２の電流が順方向電流となるように並列接続する第１のダイオードと、
　前記第１のダイオードに対して、前記第２の電流によって充電された第２のコンデンサーが放電する第３の電流が順方向電流となるように並列接続する第２のダイオードと、
　前記第２のダイオードと直列接続し、かつ前記第１のダイオードと並列接続する第３のコンデンサーと、
を備え、
　前記スイッチは、オンに制御して前記第１の電流を前記可飽和トランスの１次側巻線に送出した以降前記第２のコンデンサーの充電電圧が最大となったタイミングでオフに制御し、前記可飽和トランスは、前記スイッチがオフした以降の任意の時間に磁気飽和する可飽和インダクタとして動作することを特徴とするパルス発生回路である。
　設計が容易で出力電圧を自由に変えることが可能なパルス発生回路及びパルス発生装置を提供することが可能となる。
本開示の第１の実施形態に係る第１のパルス発生回路の一例を示す図である。 本開示の第１の実施形態に係る第１のパルス発生回路の動作の一例のステップ１の状態を示す図である。 本開示の第１の実施形態に係る第１のパルス発生回路の動作の一例のステップ２の状態を示す図である。 本開示の第１の実施形態に係る第１のパルス発生回路の動作の一例のステップ４の状態を示す図である。 本開示の第１の実施形態に係る第１のパルス発生回路の動作の一例のステップ５の状態を示す図である。 本開示の第１の実施形態に係る第１のパルス発生回路の動作の一例のステップ７の状態を示す図である。 本開示の第１の実施形態に係る第１のパルス発生回路の動作による電圧の時間的遷移の一例を示す図である。 本開示の第２の実施形態に係る第２のパルス発生回路の一例を示す図である。 本開示の第２の実施形態に係る第２のパルス発生回路の動作による電流の流れの一例を示す図である。
　以下、本開示に係るパルス発生回路及びパルス発生装置の実施の形態について、図面を参照しながら説明する。
（本開示の第１の実施形態）
　図１に、本開示の第１の実施形態に係る第１のパルス発生回路１０の一例を示す。
　本開示の第１の実施形態に係る第１のパルス発生回路１０は、第１の回路領域１１と第２の回路領域１２とを備え、第１の回路領域１１と第２の回路領域１２とは、第１の可飽和トランス（ＳＴ１）４を介して互いに電気的に接続されている。
　第１のパルス発生回路１０の第１の回路領域１１は、パルス電流を発生させる回路である。一方第１のパルス発生回路１０の第２の回路領域１２は、第１の回路領域１１で発生したパルス電流のパルス幅を圧縮し、圧縮した狭幅のパルス電流を、負荷９に供給する回路である。
　第１のパルス発生回路１０の第１の回路領域１１は、充電回路に対して第１の半導体スイッチ（ＳＷ１）１、第１のコンデンサー（Ｃ１）３及び第１の可飽和トランス（ＳＴ１）４の１次側巻線４－１を直列接続し、第２の半導体スイッチ（ＳＷ２）２を並列接続して構成される。第１の半導体スイッチ（ＳＷ１）１と第２の半導体スイッチ（ＳＷ２）２は、図示しない制御部からの制御信号に基づいてオン及びオフにする制御が可能である。制御部は、制御信号を生成する制御信号生成回路を有し、生成した制御信号を第１の半導体スイッチ（ＳＷ１）及び第２の半導体スイッチ（ＳＷ２）に印加することで、第１の半導体スイッチ（ＳＷ１）及び第２の半導体スイッチ（ＳＷ２）をオン及びオフにする制御を行う。
　第１のパルス発生回路１０の第２の回路領域１２は、第２のコンデンサー（Ｃ２）５を第１の可飽和トランス（ＳＴ１）４の２次側巻線４－２に対して直列接続し、第１の可飽和トランス（ＳＴ１）４の２次側巻線４－２と第２のコンデンサー（Ｃ２）５との直列接続に対して、第１のファーストリカバリーダイオード（ＦＲＤ１）６を並列接続し、さらに第２のファーストリカバリーダイオード（ＦＲＤ２）７及び第３のコンデンサー（Ｃ３）８を、第２のコンデンサー（Ｃ２）５に対して直列接続かつ第１のファーストリカバリーダイオード（ＦＲＤ１）６に対して並列接続して構成される。
　第１のファーストリカバリーダイオード（ＦＲＤ１）６は、第１の可飽和トランス（ＳＴ１）４の２次側巻線４－２に発生するパルス電流が順方向電流となる向きに、また第２のファーストリカバリーダイオード（ＦＲＤ２）７は、第２のコンデンサー（Ｃ２）５が放電するパルス電流が順方向電流となる向きに接続されている。
　第１の可飽和トランス（ＳＴ１）４は、第１のコンデンサー（Ｃ１）３から第２のコンデンサー（Ｃ２）５へエネルギー転送を行う間はパルストランスとして機能するとともに、第１の半導体スイッチ（ＳＷ１）１及び第２の半導体スイッチ（ＳＷ２）２をオフに制御することで第１の回路領域１１の１次側巻線４－１を開放状態にした以降は、第２の回路領域１２の２次側巻線４－２において可飽和インダクタとして機能する。これにより第１のパルス発生回路１０の第２の回路領域１２は、第１の可飽和トランス（ＳＴ１）４、第２のコンデンサー（Ｃ２）５、第３のコンデンサー（Ｃ３）８とで一段の磁気圧縮回路として構成される。
　第１の可飽和トランス（ＳＴ１）４の１次側巻線４－１と２次側巻線４－２の巻数比は、１次側巻線４－１の巻数の方が２次側巻線４－２の巻数よりも少ない数であれば、どのような巻数比であってもよい。第１のパルス発生回路１０の第１の回路領域１１は、制御信号により第１の半導体スイッチ（ＳＷ１）１をオン及び第２の半導体スイッチ（ＳＷ２）２をオフに制御することで、第１のコンデンサー（Ｃ１）３が充電回路により所定の電圧まで初期充電され、初期充電完了後、制御信号により第１の半導体スイッチ（ＳＷ１）１をオフ及び第２の半導体スイッチ（ＳＷ２）２をオンに制御することで、初期充電された第１のコンデンサー（Ｃ１）３が放電を開始し、第１の可飽和トランス（ＳＴ１）４の１次側巻線４－１にパルス電流が供給される。
　第１の可飽和トランス（ＳＴ１）４は、この初期充電された第１のコンデンサー（Ｃ１）３から第１の可飽和トランス（ＳＴ１）４の１次側巻線４－１にパルス電流が供給されている間は、非飽和状態にあるように設計されている。
　第１のパルス発生回路１０の第２の回路領域１２は、パルストランスとして機能する第１の可飽和トランス（ＳＴ１）４を介して、第１のコンデンサー（Ｃ１）３から第１の可飽和トランス（ＳＴ１）４の１次側巻線４－１に供給されたパルス電流により２次側巻線４－２にパルス電流が誘起され、第２のコンデンサー（Ｃ２）５が充電される。
　第１の可飽和トランス（ＳＴ１）４は、１次側巻線４－１のパルス電流により２次側巻線４－２にパルス電流が誘起され第２のコンデンサー（Ｃ２）５が充電されている間は、非飽和状態にあるように機能する。
　さらに第１のパルス発生回路１０の第２の回路領域１２は、第１の可飽和トランス（ＳＴ１）４が、２次側巻線４－２に誘起されたパルス電流により第２のコンデンサー（Ｃ２）５の充電が完了後以降のタイミングに非飽和状態から磁気飽和状態に遷移すると、第１の可飽和トランス（ＳＴ１）４の２次側巻線４－２のインダクタンスが激減するため、第２のコンデンサー（Ｃ２）に充電されていた電荷が第３のコンデンサー（Ｃ３）に高速で移動し、第３のコンデンサー（Ｃ３）の電圧が急激に上昇、その結果負荷９に立ち上がりが急峻な電圧が印加される。
　第１のパルス発生回路１０の第１のファーストリカバリーダイオード（ＦＲＤ１）６及び第２のファーストリカバリーダイオード（ＦＲＤ）７は、耐圧電圧が第２のコンデンサー（Ｃ２）５及び第３のコンデンサー（Ｃ３）８の充電電圧より十分に高くかつ逆回復時間が小さいものほどよい。
　次に、図２から図６を用いて本開示の第１の実施形態に係る第１のパルス発生回路１０の動作について説明する。
　図２から図６は、本開示の第１の実施形態に係る第１のパルス発生回路１０の動作の一例を示す図である。
　（ステップ１）図２に示すように、第１の回路領域１１において、制御部は制御信号により第１の半導体スイッチ（ＳＷ１）１をオン及び第２の半導体スイッチ（ＳＷ２）２をオフに制御することで、充電回路により第１のコンデンサー（Ｃ１）３を所定の電圧まで初期充電する。
　（ステップ２）第１のコンデンサー（Ｃ１）３の充電が完了すると、図３に示すように、制御部は制御信号により第１の半導体スイッチ（ＳＷ１）１をオフ及び第２の半導体スイッチ（ＳＷ２）２をオンに制御する。これにより第１のコンデンサー（Ｃ１）３は、急激な放電を開始し第１の電流Ｉ１が第１の可飽和トランス（ＳＴ１）４の１次側巻線４－１に供給される。
　（ステップ３）１次側巻線４－１に第１の電流Ｉ１が供給されると、第１の可飽和トランス（ＳＴ１）４は、パルストランスとしての機能により１次側巻線４－１と２次側巻線４－２の巻数比に応じて２次側巻線４－２に電圧を発生させる。
　（ステップ４）第１の可飽和トランス（ＳＴ１）４の２次側巻線４－２に発生した電圧により、図４に示すように、第２の回路領域１２において第２の電流Ｉ２が発生し、第２のコンデンサー（Ｃ２）５が充電される。第１のファーストリカバリーダイオード（ＦＲＤ１）６は、第２の電流Ｉ２が順方向電流となる向きに接続されている。
　（ステップ５）第２のコンデンサー（Ｃ２）５の充電が完了すると、図５に示すように、制御部は制御信号により第２の半導体スイッチ（ＳＷ２）２をオフに制御する。これにより、以降第１の可飽和トランス（ＳＴ１）４の１次側巻線４－１に電流が流れることはなく、エネルギーが第１の回路領域１１に逆流することを防ぐことができる。
　（ステップ６）充電が完了した第２のコンデンサー（Ｃ２）５は、可飽和トランス（ＳＴ）４の２次側巻線４－２を通じて第３のコンデンサー（Ｃ３）８へ微小な放電を行う。この２次側巻線４－２の微小な放電電流により第１の可飽和トランス（ＳＴ１）４は、第１の半導体スイッチ（ＳＷ２）２をオフに制御した以降一定時間経過すると磁気飽和する。
　（ステップ７）第１の可飽和トランス（ＳＴ１）４が磁気飽和すると、図６に示すように、第２のコンデンサー（Ｃ２）５は、急激な放電を開始し第３の電流Ｉ３が第３のコンデンサー（Ｃ３）８に供給される。第２のファーストリカバリーダイオード（ＦＲＤ２）７は、第３の電流Ｉ３が順方向電流となる向きに接続されている。
　以上の動作により第３のコンデンサー（Ｃ３）の両端は、第３の電流Ｉ３によりパルス電圧が出力され負荷９に印加される。
　２次側巻線４－２の微小な放電電流により、第１の可飽和トランス（ＳＴ１）４が磁気飽和するまでの時間は、第１の可飽和トランス（ＳＴ１）４の２次側巻線４－２や第２のコンデンサー（Ｃ２）の充電電圧によって変化するが、磁気圧縮動作そのものへは全く影響がない。したがって第２のコンデンサー（Ｃ２）の充電電圧は自由に変更することが可能となり、負荷９に印加する出力電圧を自由に変えることができる。
　次に第１のパルス発生回路１０の（ステップ１）から（ステップ７）の動作の流れにおいて、図２から図６に示すＡ点及びＢ点における電圧の時間的遷移の一例を示す。
　図７は、本開示の第１の実施形態に係る第１のパルス発生回路１０の動作によるＡ点及びＢ点での電圧の時間的遷移の一例を示す図である。
　図７（ａ）は第１のパルス発生回路１０の（ステップ１）から（ステップ６）の動作の流れにおけるＡ点の、図７（ｂ）はＢ点の、それぞれの地点における電圧の時間的遷移の様子を示している。なお横軸の時間は、ステップ１で示すように制御信号により第１の半導体スイッチ（ＳＷ１）１をオン及び第２の半導体スイッチ（ＳＷ２）２をオフに制御したタイミングを０としている。
　ステップ１に示すように第１のコンデンサー（Ｃ１）３は、時刻Ｔ０までの間に所定の電圧まで初期充電される。
　時刻Ｔ０において、（ステップ２）に示すように制御信号により第１の半導体スイッチ（ＳＷ１）１をオフ及び第２の半導体スイッチ（ＳＷ２）２をオンに制御すると、第１の電流Ｉ１が第１の可飽和トランス（ＳＴ１）４の１次側巻線４－１に供給されることにより、（ステップ３）に示すように２次側巻線４－２に電圧が発生するため、Ａ点における電圧が変化し始める（第２のコンデンサー（Ｃ２）５の充電が開始される）。
　時刻Ｔ１において、第２のコンデンサー（Ｃ２）５の充電が完了すると、Ａ点における電圧は最大（最大電圧Ｖｔ１）となる。
　ステップ６に示すように、その後第２のコンデンサー（Ｃ２）５は、飽和トランス（ＳＴ）４の２次側巻線４－２を通じて微小な放電を行うため、Ａ点における電圧は徐々に下がり始めるとともに、Ｂ点における電圧は徐々に上がり始める。
　この微小な放電電流により、第１の可飽和トランス（ＳＴ１）４が時刻Ｔ２において磁気飽和すると、第２のコンデンサー（Ｃ２）５は、急激な放電を開始し、第３の電流Ｉ３が第３のコンデンサー（Ｃ３）８に供給される。これによりＡ点における電圧は、一気に降下するとともに、Ｂ点における電圧は一気に上昇する。
　第３の電流Ｉ３により第２のコンデンサー（Ｃ２）５から第３のコンデンサー（Ｃ３）８に充電が完了すると、Ａ点における電圧は０となりＢ点における電圧は最大（最大電圧Ｖｔ３）となる。
　以上のように本開示の第１の実施形態に係る第１のパルス発生回路１０は、制御部が第１のコンデンサー（Ｃ１）３から第２のコンデンサー（Ｃ２）５にエネルギー転送が完了したタイミングで第２の半導体スイッチ（ＳＷ２）２をオフに制御するため、オフした以降は第１の回路領域１１に電流が流れず、第１の回路領域１１と第２の回路領域１２とを電気的に完全に分離・絶縁することができる。これにより第１のパルス発生回路１０は、第１のコンデンサー（Ｃ１）３から第２のコンデンサー（Ｃ２）５にエネルギー転送が完了した以降で、第２のコンデンサー（Ｃ２）５のエネルギーが第１の回路領域１１に逆流することを防ぐことができる。
　さらに第１のパルス発生回路１０の第１の可飽和トランス（ＳＴ１）４は、第１のコンデンサー（Ｃ１）３から第２のコンデンサー（Ｃ２）５にエネルギー転送が完了するまでの間のみ非飽和状態であればよく、エネルギー転送の完了以降磁気飽和するまでの時間は考慮する必要はない。
　なお図１に示すように、第１のパルス発生回路１０に加え、第１の半導体スイッチ（ＳＷ１）１に接続する充電回路を含めて、立ち上がり時間が短く高電圧パルスを負荷９に供給するパルス発生装置として構成してもよい。
　以上のことから本開示の第１の実施形態に係る第１のパルス発生回路１０及びパルス発生装置は、設計が容易で出力電圧を自由に変えることが可能となる。
（本開示の第２の実施形態）
　図８に、本開示の第２の実施形態に係る第２のパルス発生回路２０の一例を示す。
　本開示の第２の実施形態に係る第２のパルス発生回路２０は、第１の実施形態に係る第１のパルス発生回路１０に対して、第３のコンデンサー（Ｃ３）の両端の出力を逆極性にするものである。そのため第２の実施形態に係る第２のパルス発生回路２０は、第１の実施形態に係る第１のパルス発生回路１０の第１の可飽和トランス（ＳＴ１）４、第１のファーストリカバリーダイオード（ＦＲＤ１）６、第２のファーストリカバリーダイオード（ＦＲＤ２）７を、それぞれ第２の可飽和トランス（ＳＴ２）２４、第３のファーストリカバリーダイオード（ＦＲＤ３）２６、第４のファーストリカバリーダイオード（ＦＲＤ４）２７に置き替えて構成され、それ以外は第１のパルス発生回路１０と同一のままで構成されている。
　第２の可飽和トランス（ＳＴ２）２４は、第１の可飽和トランス（ＳＴ１）４の入力電圧／出力電圧の関係の逆にしたものであり、第３のファーストリカバリーダイオード（ＦＲＤ３）２６は、第１のファーストリカバリーダイオード（ＦＲＤ１）６の順方向電流の向きを逆にしたものであり、第４のファーストリカバリーダイオード（ＦＲＤ４）２７は、第２のファーストリカバリーダイオード（ＦＲＤ２）７の順方向電流の向きを逆にしたものである。
　図９に、本開示の第２の実施形態に係る第２のパルス発生回路２０の動作による電流の流れの一例を示す。なお図９において、第１の半導体スイッチ（ＳＷ１）１と第２の半導体スイッチ（ＳＷ２）２の動作状態は省略している。
　以下第２のパルス発生回路２０の動作を、第１のパルス発生回路１０の（ステップ１）から（ステップ７）までの動作との差異部分を中心に説明する。
　第２のパルス発生回路２０は、（ステップ２）に相当する動作を行うことで第１のコンデンサー（Ｃ１）３が急激な放電を開始し、第１の電流Ｉ１が第２の可飽和トランス（ＳＴ２）２４の１次側巻線２４－１に供給される。
　これにより第２のパルス発生回路２０は、（ステップ３）に相当する動作を行うことで、第２の可飽和トランス（ＳＴ２）２４がトランスとしての機能により１次側巻線２４－１と２次側巻線２４－２の巻数比に応じて２次側巻線２４－２に電圧を発生させる。
　ただし第２の可飽和トランス（ＳＴ２）２４の２次側巻線２４－２に発生する電圧の向きは、第１の可飽和トランス（ＳＴ１）４の２次側巻線４－２に発生する電圧の向きと逆向きである。このため第２のパルス発生回路２０は、（ステップ４）に相当する動作において第２の電流Ｉ２と逆向きの第４の電流Ｉ４が発生し、第２のコンデンサー（Ｃ２）５が充電される。第３のファーストリカバリーダイオード（ＦＲＤ３）２６は、第４の電流Ｉ４が順方向電流となる向きに接続されている。
　同様に第２のパルス発生回路２０は、（ステップ６）に相当する動作において第３の電流Ｉ３と逆向きの第５の電流Ｉ５が発生し、第３のコンデンサー（Ｃ３）８が充電される。第４のファーストリカバリーダイオード（ＦＲＤ４）２７は、第５の電流Ｉ５が順方向電流となる向きに接続されている。
　以上の動作により第２のパルス発生回路２０は、第１のパルス発生回路１０に対して、第３のコンデンサー（Ｃ３）８の両端の出力を逆極性にすることができる。なお第２のパルス発生回路２０においても、第１のパルス発生回路１０と同様に、第１の半導体スイッチ（ＳＷ１）１に接続する充電回路を含めて、立ち上がり時間が短く高電圧パルスを負荷９に供給するパルス発生装置として構成してもよい。
　以上のことから本開示の第２の実施形態の第２のパルス発生回路２０は、第１の実施形態の第１のパルス発生回路１０と極性を逆にして、同様の効果を奏することができる。
　本開示のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。
１：第１の半導体スイッチ（ＳＷ１）
２：第２の半導体スイッチ（ＳＷ２）
３：第１のコンデンサー（Ｃ１）
４：第１の可飽和トランス（ＳＴ１）
４－１：１次側巻線
４－２：２次側巻線
５：第２のコンデンサー（Ｃ２）
６：第１のファーストリカバリーダイオード（ＦＲＤ１）
７：第２のファーストリカバリーダイオード（ＦＲＤ２）
８：第３のコンデンサー（Ｃ３）
９：負荷
 
１０：第１のパルス発生回路
１１：第１の回路領域
１２：第２の回路領域
 
２０：第２のパルス発生回路
 
２４：第２の可飽和トランス（ＳＴ２）
２４－１：１次側巻線
２４－２：２次側巻線
２６：第３のファーストリカバリーダイオード（ＦＲＤ３）
２７：第４のファーストリカバリーダイオード（ＦＲＤ４）

 

Claims (4)

  1. 　可飽和トランスの１次側巻線に直列接続された第１のコンデンサーから放電される第１の電流を、前記可飽和トランスの磁気飽和を利用して磁気圧縮するパルス発生回路において、
    　制御信号に基づいてオン及びオフにする制御が可能であり、充電された前記第１のコンデンサーから放電される前記第１の電流を、前記可飽和トランスの１次側巻線へ送出可能なスイッチと、
    　前記可飽和トランスの２次側巻線に直列接続される第２のコンデンサーと、
    前記２次側巻線と前記第２のコンデンサーとの直列接続に対して、前記第１の電流によって前記２次側巻線に発生する第２の電流が順方向電流となるように並列接続する第１のダイオードと、
    　前記第１のダイオードに対して、前記第２の電流によって充電された第２のコンデンサーが放電する第３の電流が順方向電流となるように並列接続する第２のダイオードと、
    　前記第２のダイオードと直列接続し、かつ前記第１のダイオードと並列接続する第３のコンデンサーと、
    を備え、
    　前記スイッチは、オンに制御して前記第１の電流を前記可飽和トランスの１次側巻線に送出した以降前記第２のコンデンサーの充電電圧が最大となったタイミングでオフに制御し、前記可飽和トランスは、前記スイッチがオフした以降の任意の時間に磁気飽和する可飽和インダクタとして動作することを特徴とするパルス発生回路。
  2. 　前記スイッチは、オフに制御して前記第１のコンデンサーの充電を行い、前記第１のコンデンサーの充電が完了後にオンに制御して前記第１の電流を前記可飽和トランスの１次側巻線に送出する請求項１に記載のパルス発生回路。
  3. 　前記第１のダイオード及び前記第２のダイオードの耐圧電圧は、前記第２のコンデンサー及び前記第３のコンデンサーの耐圧電圧より高い請求項１または２に記載のパルス発生回路。
  4. 　高電圧パルスを負荷に供給するパルス発生装置において、
    　充電回路により充電される第１のコンデンサーと、
    　可飽和トランスの１次側巻線に直列接続された前記第１のコンデンサーから放電される第１の電流を、前記可飽和トランスの磁気飽和を利用して磁気圧縮するパルス発生回路と、
    を備え、
    　前記パルス発生回路は、
    制御信号に基づいてオン及びオフにする制御が可能であり、充電された前記第１のコンデンサーから放電される前記第１の電流を、前記可飽和トランスの１次側巻線へ送出可能なスイッチと、
    　前記可飽和トランスの２次側巻線に直列接続される第２のコンデンサーと、
    前記２次側巻線と前記第２のコンデンサーとの直列接続に対して、前記第１の電流によって前記２次側巻線に発生する第２の電流が順方向電流となるように並列接続する第１のダイオードと、
    　前記第１のダイオードに対して、前記第２の電流によって充電された第２のコンデンサーが放電する第３の電流が順方向電流となるように並列接続する第２のダイオードと、
    　前記第２のダイオードと直列接続し、かつ前記第１のダイオードと並列接続する第３のコンデンサーと、
    を備え、
    　前記スイッチは、オンに制御して前記第１の電流を前記可飽和トランスの１次側巻線に送出した以降前記第２のコンデンサーの充電電圧が最大となったタイミングでオフに制御し、前記可飽和トランスは、前記スイッチがオフした以降の任意の時間に磁気飽和する可飽和インダクタとして動作することを特徴とするパルス発生装置。
PCT/JP2022/026623 2022-07-04 2022-07-04 パルス発生回路及びパルス発生装置 WO2024009363A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/026623 WO2024009363A1 (ja) 2022-07-04 2022-07-04 パルス発生回路及びパルス発生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/026623 WO2024009363A1 (ja) 2022-07-04 2022-07-04 パルス発生回路及びパルス発生装置

Publications (1)

Publication Number Publication Date
WO2024009363A1 true WO2024009363A1 (ja) 2024-01-11

Family

ID=89452937

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/026623 WO2024009363A1 (ja) 2022-07-04 2022-07-04 パルス発生回路及びパルス発生装置

Country Status (1)

Country Link
WO (1) WO2024009363A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05145157A (ja) * 1991-11-22 1993-06-11 Meidensha Corp 可飽和トランスを用いた完全固体素子化磁気パルス圧縮電源回路
JP2002034245A (ja) * 2000-07-11 2002-01-31 Sony Corp スイッチング電源回路
KR20060076362A (ko) * 2004-12-29 2006-07-04 한국전기연구원 인덕터 에너지 저장 방식의 고속 펄스 발생장치
US20090224813A1 (en) * 2005-04-22 2009-09-10 University Of Southern California High voltage nanosecond pulse generator using fast recovery diodes for cell electro-manipulation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05145157A (ja) * 1991-11-22 1993-06-11 Meidensha Corp 可飽和トランスを用いた完全固体素子化磁気パルス圧縮電源回路
JP2002034245A (ja) * 2000-07-11 2002-01-31 Sony Corp スイッチング電源回路
KR20060076362A (ko) * 2004-12-29 2006-07-04 한국전기연구원 인덕터 에너지 저장 방식의 고속 펄스 발생장치
US20090224813A1 (en) * 2005-04-22 2009-09-10 University Of Southern California High voltage nanosecond pulse generator using fast recovery diodes for cell electro-manipulation

Similar Documents

Publication Publication Date Title
US7209373B2 (en) High voltage pulse generator
US4675797A (en) Current-fed, forward converter switching at zero current
US4868730A (en) DC to DC converter current pump
US4007413A (en) Converter utilizing leakage inductance to control energy flow and improve signal waveforms
JP4692154B2 (ja) Ｄｃ／ｄｃコンバータ
US5514918A (en) Pulse generator
US5172308A (en) DC-DC converter with transformer having a single secondary winding
US20030002300A1 (en) Dc-dc converter with reduced input current ripples
US6744647B2 (en) Parallel connected converters apparatus and methods using switching cycle with energy holding state
JP2014075943A (ja) コンバータ及び双方向コンバータ
JP2010144534A (ja) 内燃機関の点火装置
US7768243B2 (en) Aid for the switching of a switched-mode converter
US5920473A (en) Dc-to-Dc power converter with integrated magnetic power transformer
JP6482009B2 (ja) 多入力コンバータ及び双方向コンバータ
WO2024009363A1 (ja) パルス発生回路及びパルス発生装置
JPH01310169A (ja) 点火装置
US4247880A (en) Ignition device for oil burners
JP6673801B2 (ja) ゲートパルス発生回路およびパルス電源装置
JPH07122979A (ja) パルス電源
US20050094419A1 (en) High voltage charging circuit for charging a high voltage capacitor
JP4038927B2 (ja) パルス電源
JP3687424B2 (ja) パルス電源装置
JP3371960B2 (ja) 直流−直流変換器
JP2008022594A (ja) Ｄｃ／ｄｃコンバータ
JPH06165534A (ja) パルス電源

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22950158

Country of ref document: EP

Kind code of ref document: A1