WO2023241303A1 - 一种布线基板、背板和电子装置 - Google Patents

一种布线基板、背板和电子装置 Download PDF

Info

Publication number
WO2023241303A1
WO2023241303A1 PCT/CN2023/095044 CN2023095044W WO2023241303A1 WO 2023241303 A1 WO2023241303 A1 WO 2023241303A1 CN 2023095044 W CN2023095044 W CN 2023095044W WO 2023241303 A1 WO2023241303 A1 WO 2023241303A1
Authority
WO
WIPO (PCT)
Prior art keywords
sub
pad
pads
connection
electronic components
Prior art date
Application number
PCT/CN2023/095044
Other languages
English (en)
French (fr)
Inventor
吴信涛
许邹明
王杰
金枝
徐佳伟
罗宁雨
韩停伟
Original Assignee
京东方科技集团股份有限公司
合肥京东方瑞晟科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 合肥京东方瑞晟科技有限公司 filed Critical 京东方科技集团股份有限公司
Publication of WO2023241303A1 publication Critical patent/WO2023241303A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present disclosure relates to the field of display technology, and in particular, to a wiring substrate, a backplane and an electronic device.
  • a wiring substrate including: a substrate, a plurality of connection traces and a pad group provided on one side of the substrate.
  • a plurality of connection traces are provided on one side of the substrate, at least one of the plurality of connection traces includes a first connection end, at least another connection trace includes a second connection end, and the first connection end and The second connecting ends are arranged oppositely.
  • the pad group is located in the area where the first connection terminal and the second connection terminal are located.
  • the pad group includes at least one first sub-pad and at least two second sub-pads; at least one first sub-pad is located in the area where the first connection terminal is. area, at least two second sub-pads are located in the area where the second connection end is located, and at least one first sub-pad and at least two second sub-pads are spaced apart from each other.
  • One of the at least one first sub-pad and one of the at least two second sub-pads are arranged adjacent to each other along the first direction, and the first sub-pad is connected to the at least two second sub-pads.
  • Another second sub-pad among the sub-pads is arranged adjacently in the second direction; the first direction intersects the second direction.
  • the first sub-bonding pad and the second sub-bonding pad that are adjacently arranged in the first direction are separated by a first distance
  • the first sub-bonding pad and the second sub-bonding pad that are adjacently arranged in the second direction are separated from each other by a first distance.
  • the disks are separated by a second distance, and the first distance is 0.9 to 1.1 times the second distance.
  • the substrate is a parallelogram, and the first direction is parallel to the longer side of the substrate.
  • edges of the first connecting end and the second connecting end that are close to each other have the same shape.
  • edges of the first connecting end and the second connecting end that are close to each other have a stepped structure.
  • any first sub-pad in the at least one first sub-pad is not in contact with other first sub-pads in the at least one first sub-pad in the first direction and/or the second direction. Neighbor setting.
  • any one of the at least two second sub-pads is not bonded to other second sub-pads of the at least two second sub-pads in the first direction and/or the second direction.
  • the disks are arranged adjacent to each other.
  • each of the plurality of connection traces includes a main body portion, with the first connection end and the second Among the two connection traces with opposite connection ends, the main body portion of one connection trace extends along the first direction, and the main body portion of the other connection trace extends along the second direction.
  • a backplane includes: the wiring substrate according to any of the above embodiments and a plurality of electronic components.
  • a plurality of electronic components are arranged on one side of the pad group of the wiring substrate, and the electronic components are at least adjacent to a first sub-pad and a second sub-pad in the pad group along the first direction or the second direction. connect.
  • the plurality of electronic components includes at least two electronic components, at least one of the two electronic components, and a first sub-pad and a second sub-pad in the pad group arranged along the first direction. Electrical connection. Another electronic component among at least two electronic components is electrically connected to the first sub-bonding pad and the second sub-bonding pad arranged along the second direction in the pad group.
  • the number of electronic components electrically connected to the first sub-pad and the second sub-pad arranged along the second direction in the pad group is greater than the number of electronic components electrically connected to the first sub-pad in the pad group along the second direction.
  • the plurality of pad groups include a passivation layer, a plurality of openings are provided on the passivation layer, a plurality of electronic components are disposed on a side of the passivation layer away from the substrate, and the electrodes of each electronic component pass through The opening is electrically connected to the pad set.
  • the backplane also includes a protective adhesive layer, which is disposed on the side of the plurality of electronic components away from the wiring substrate. The protective adhesive layer fills the gaps between adjacent electronic components, as well as those of the plurality of openings that are not covered by the electronic components.
  • an electronic device includes the backplane according to any one of the above embodiments.
  • Figure 1 is a structural diagram of a display device provided by some embodiments of the present disclosure.
  • Figure 2 is a structural diagram of a backplane provided by some embodiments of the present disclosure.
  • Figure 3 is a cross-sectional view along the A-A direction in Figure 2;
  • Figure 5 is another layout diagram of a wiring substrate on a motherboard provided by some embodiments of the present disclosure.
  • Figure 6 is a structural diagram of a wiring substrate provided by some embodiments of the present disclosure.
  • Figure 7 is an enlarged view of area C in Figure 6;
  • Figure 8 is a structural diagram of a partial area of a circuit layer provided by some embodiments of the present disclosure.
  • Figure 9 is a structural diagram of another wiring substrate provided by some embodiments of the present disclosure.
  • Figure 10 is an enlarged view of area D in Figure 9;
  • Figure 11 is a structural diagram of another partial area of the circuit layer provided by some embodiments of the present disclosure.
  • Figure 12 is a structural diagram of another local area of the circuit layer provided by some embodiments of the present disclosure.
  • Figure 13 is a structural diagram of a first connection end and a second connection end provided by some embodiments of the present disclosure
  • Figure 14 is a structural diagram of another first connection end and a second connection end provided by some embodiments of the present disclosure.
  • Figure 15 is a structural diagram of yet another first connection end and a second connection end provided by some embodiments of the present disclosure.
  • Figure 16 is a structural diagram of another electronic device provided by some embodiments of the present disclosure.
  • Figure 17 is an enlarged view of the chip area G in Figure 16;
  • Figure 20 is a structural diagram of another backplane provided by some embodiments of the present disclosure.
  • Figure 21 is a cross-sectional view along the E-E direction in Figure 20;
  • Figure 22 is a structural diagram of another backplane provided by some embodiments of the present disclosure.
  • Figure 24 is a structural diagram of another backplane provided by some embodiments of the present disclosure.
  • first and second are used for descriptive purposes only and cannot be understood as indicating or implying relative importance or implicitly indicating the quantity of indicated technical features. Therefore, features defined as “first” and “second” may explicitly or implicitly include one or more of these features. In the description of the embodiments of the present disclosure, unless otherwise specified, "plurality" means two or more.
  • Example embodiments are described herein with reference to cross-sectional illustrations and/or plan views that are idealized illustrations.
  • the thickness of layers and the areas of regions are exaggerated for clarity. Accordingly, variations from the shapes in the drawings due, for example, to manufacturing techniques and/or tolerances are contemplated. Therefore, the exemplary embodiments should not be construed as limited to those shown herein.
  • the shape of the region but includes shape deviations due to, for example, manufacturing. For example, an etched area shown as a rectangle will typically have curved features. Accordingly, the regions shown in the figures are schematic in nature and their shapes are not intended to illustrate the actual shapes of regions of the device and are not intended to limit the scope of the exemplary embodiments.
  • the electronic device may be a display device using a liquid crystal display, such as a television, a laptop, a tablet, a mobile phone, a personal digital assistant (Personal Digital Assistant, PDA), a navigator, a wearable device, Augmented Reality (AR) equipment, virtual reality (VR) equipment, and any other products or components with display functions.
  • a display device using a liquid crystal display such as a television, a laptop, a tablet, a mobile phone, a personal digital assistant (Personal Digital Assistant, PDA), a navigator, a wearable device, Augmented Reality (AR) equipment, virtual reality (VR) equipment, and any other products or components with display functions.
  • PDA Personal Digital Assistant
  • AR Augmented Reality
  • VR virtual reality
  • the electronic device 2000 shown in FIG. 1 is a mobile phone using a liquid crystal display 1000.
  • the wiring substrate 100 includes a substrate 10 , a circuit layer 20 and an insulating layer 30 that are stacked in sequence.
  • the substrate 10 can be a glass substrate, a quartz substrate, or a sapphire substrate. , any one of ceramic substrates, etc.; or semiconductor substrates such as single crystal semiconductor substrates or polycrystalline semiconductor substrates made of silicon or silicon carbide, compound semiconductor substrates such as silicon germanium, SOI (Silicon On Insulator; any of silicon-on-insulator) substrates, etc.
  • the substrate 10 may also include an organic resin material such as epoxy, triazine, silicone, or polyimide.
  • substrate 10 may be an FR4 type printed circuit board (PCB), or may be a flexible PCB that is easily deformed.
  • substrate 10 may include a ceramic material such as silicon nitride, AIN, or Al2O3, or a metal or metal compound, or any of a metal core printed circuit board (MCPCB) or a metal copper clad laminate (MCCL) kind.
  • the circuit layer 20 includes wires for transmitting electrical signals.
  • the insulating layer 30 is provided with an opening 40.
  • the opening 40 exposes at least part of the end of the wire as a pad to be bonded to the electronic component 200; the insulating layer 30 is used to isolate traces in the circuit layer 20 that do not have electrical connections, and to protect the surface of some traces on the side away from the substrate 10 .
  • the wiring substrate 100 may have a quadrilateral structure, and a plurality of electronic components 200 may be arranged in an array on the wiring substrate 100, where the electronic components 200 may be micro light-emitting diodes.
  • the wiring layer of the wiring substrate 100 includes a plurality of connection traces L. As shown in FIG. 8 , any one of the plurality of connection traces L includes a main body part 21 and a connection terminal D, where the main body part 21 is used for Ensure that the signal transmission speed, power consumption and other electrical properties of the connecting trace L meet the design requirements.
  • the line widths everywhere in the main part 21 are basically the same.
  • the connecting end D can be the end area of the connecting trace L, and the line width is not larger than that of the main part. line width.
  • connection traces L there are two connection traces L close to each other, that is, the two connection traces L each include two Connecting terminals D that are close to each other.
  • the two connection traces L each include two Connecting terminals D that are close to each other.
  • at least one of the plurality of connecting wires L includes a first connecting terminal D1
  • at least another connecting wire L includes a second connecting terminal D2.
  • the first connection end D1 and the second connection end D2 are close to each other, for example, arranged oppositely.
  • each opening 40 of the plurality of openings 40 on the substrate 10 is the same as the orthographic projection of one first sub-pad 51 or second sub-pad 52 in the pad group 50 on the substrate 10 overlapping.
  • the first sub-pad 51 and the second sub-pad 52 exposed by the adjacent first connection terminal D1 and the second connection terminal D2 form a pad group 50 .
  • the master 300 is cut into a plurality of wiring substrates 100, and a nickel-gold bonding process, a white oil coating process, an electronic component bonding process, etc. are performed on each wiring substrate 100, and then the wiring of the electronic components is bound.
  • the substrate 100 is subjected to secondary cutting and edge grinding to form a single panel SP (single panel).
  • a single panel SP single panel
  • one master 300 can be cut into six wiring substrates 100 , and each wiring substrate 100 can be cut into two single-panel SPs, or, as shown in FIG. 5 , the master 300 can be cut into There are eight wiring boards 100, and each wiring board 100 can be cut into one single-panel SP. The more single-panel SPs included in each wiring substrate 100, the higher the efficiency and the lower the cost in subsequent processes.
  • the arrangement rules and orientations of the micro light-emitting diodes arranged on the wiring substrate 100 are consistent. As shown in FIGS. 4 and 5 , a first sub-pad 51 and a second sub-pad 52 in the pad group 50 are spaced apart from each other along the long side direction of the wiring substrate 100 , then The long side extension direction of the micro light emitting diode to be connected to one pad group 50 is parallel to the long side direction of the wiring substrate 100 on which the micro light emitting diode is located.
  • the equipment In the process of using equipment for die bonding on the wiring substrate 100, in order to improve efficiency, multiple micro light emitting diodes are usually die bonded at one time.
  • the equipment has a bar-shaped bracket (Gantry), and the bracket can be used to achieve a certain direction at a time.
  • Multiple micro light-emitting diodes arranged on the die Therefore, when the wiring substrate 100 includes multiple micro light-emitting diodes arranged in an array, the gantry needs to be displaced multiple times to achieve the solidification of all micro light-emitting diodes.
  • the arrangement direction of the first sub-pad and the second sub-pad in the pad group is inconsistent with the long side direction of the wiring substrate 100 due to the common mask. That is to say, The solidification direction of the micro light-emitting diode during solidification is different from the optimal solidification direction T.
  • the arrangement direction of the first sub-pad 51 and the second sub-pad 52 in the pad group is parallel to the short side direction of the wiring substrate 100.
  • bracket each time the bracket is used to align with the wiring substrate 100 If multiple micro light-emitting diodes are arranged parallel to the extension direction of the short sides for die bonding, the bracket needs to be displaced more times, resulting in a decrease in efficiency; at the same time, the accumulation of process errors will further lead to a decrease in yield.
  • the wiring substrate 100 also includes a pad group 50.
  • the pad group 50 includes at least one first sub-pad 51 and at least two second sub-pads 52.
  • the at least one first sub-pad 51 is located in the area where the first connection terminal D1 is located.
  • at least two second sub-pads 52 are located in the area where the second connection terminal D2 is located, and at least one first sub-pad 51 and at least two second sub-pads 52 are spaced apart from each other.
  • a pad group 50 one of at least one first sub-pad 51 and one of at least two second sub-pads 52 are The disks 52 are arranged adjacently along the first direction X, and the first sub-weld The pad 51 is arranged adjacent to the other second sub-pad 52 of the at least two second sub-pads 52 in the second direction Y, where the first direction X intersects the second direction Y.
  • a plurality of pad groups 50 are arranged in an array on the wiring substrate 100 , and each pad group 50 may include at least one first sub-pad 51 and at least two second sub-pads 52 .
  • At least one first sub-pad 51 is located in the area where the first connection terminal D1 is located, that is, the area where the insulating layer 30 covers the first connection terminal D1 is provided with at least one opening 40 , and each opening 40 exposes a portion of the first connection terminal D1 is a first sub-pad 51.
  • At least two second sub-pads 52 are located in the area where the second connection terminal D2 is located. That is, the area where the insulating layer 30 covers the second connection terminal D2 is provided with at least two openings 40. Each opening exposes the second connection terminal D2.
  • the portion is a second sub-pad 52 .
  • any one of the at least one first sub-pad 51 is arranged with one of the at least two second sub-pads 52 in the first direction X, and in the second The other second sub-pad 52 of the at least two second sub-pads 52 is arranged in the direction Y.
  • “covering” in this disclosure means that the orthographic projections of the two on the substrate overlap, and the two can be in direct contact or isolated from each other.
  • “covering” in the insulating layer 30 covering the first connection end D1 means that the orthographic projection of the insulating layer 30 on the substrate overlaps with the orthographic projection of the first connection end D1 on the substrate.
  • the first sub-pad 51 and one second sub-pad 52 are arranged in the first direction X, and the first sub-pad 51 and the other second sub-pad 52 are arranged in the second direction Y. Therefore, the electronic component having two pins provided on the wiring substrate can be electrically connected to the first sub-pad 51 and the second sub-pad 52 arranged along the first direction X, or can be electrically connected to the first sub-pad 51 and the second sub-pad 52 arranged along the second direction Y.
  • the first sub-pad 51 and the second sub-pad 52 are electrically connected, so that one of the two directions can be selected to arrange the electronic components.
  • the first direction X and the second direction Y intersect.
  • a pad group 50 includes a first sub-pad 51 located in the area where the first connection terminal D1 is located, and two second sub-pads 51 located in the area where the second connection terminal D2 is located. 52.
  • the first sub-pad 51 and one second sub-pad 52 are arranged in the first direction X
  • the first sub-pad 51 and the other second sub-pad 52 are arranged in the second direction Y.
  • the first pin of the micro light-emitting diode is electrically connected to a first sub-pad 51
  • the second pin of the micro light-emitting diode is electrically connected to a first sub-pad 51.
  • the second sub-pad 52 is electrically connected, so that the micro light-emitting diodes are arranged along the first direction X, that is, the solid crystal direction of the micro light-emitting diodes is the same as the first direction
  • the bonding pads 52 are electrically connected, so that the micro light emitting diodes are arranged along the second direction Y, that is, the solidification direction of the micro light emitting diodes is the same as the second direction Y.
  • the first direction X and the second direction Y may be orthogonal.
  • each of the at least one first sub-pad 51 and two of the at least two second sub-pads 52 are The bonding pads 52 are arranged adjacently in the first direction X and the second direction Y respectively.
  • a pad group of 50 is also available It includes two or more first sub-pads 51 and two or more second sub-pads 52 .
  • each first sub-pad 51 is arranged adjacent to one second sub-pad 52 in the first direction X and adjacent to another second sub-pad 52 in the second direction Y.
  • a pad group 50 shown in FIG. 11 includes two first sub-pads 51 .
  • the first first sub-pad 51' is arranged with a second sub-pad 52 in both the first direction X and the second direction Y, and the second first sub-pad 51" is arranged in the first direction X and the second direction Y.
  • Each Y is disposed with a second sub-pad 52 .
  • the number of at least one first sub-pad 51 is N
  • the number of at least two second sub-pads 52 is M
  • N and M It is a positive integer, N ⁇ 1.
  • N M-1.
  • the number of at least one first sub-pad 51 in one pad group 50 may be 1, 2 or 3.
  • the number of the first sub-pad 51 shown in Figure 8 is one, and there are two second sub-pads 52: the first second sub-pad 52' and the second second sub-pad 52".
  • the first sub-pad 51 and the second sub-pad 52" are arranged in the first direction X, and the first sub-pad 51 and the first second sub-pad 52' are arranged in the second direction Y.
  • the two first sub-pads 51 are: the first first sub-pad 51 ′ and the second first sub-pad 51 ′.
  • Pad 51" correspondingly, there are three second sub-pads 52: the first second sub-pad 52', the second second sub-pad 52" and the third second sub-pad 52"' , the first first sub-pad 51' and the first second sub-pad 52' are arranged in the second direction Y, the first first sub-pad 51' and the second second sub-pad 52 "Arranged in the first direction X; the second first sub-pad 51" and the third second sub-pad 52" are arranged in the first direction X, the second first sub-pad 51" and The second second sub-pad 52′′ is arranged in the second direction Y.
  • the three first sub-pads 51 are: the first first sub-pad 51', the second first sub-pad 51'. Pad 51" and the third first sub-pad 51"'.
  • the first first sub-pad 51' and the first second sub-pad 52' are arranged in the second direction Y
  • the first first sub-pad 51' and the second second sub-pad 51' are arranged in the second direction Y.
  • the second first sub-pad 51" and the third second sub-pad 52"' are arranged in the first direction X, and the second first sub-pad 51" and the second second sub-pad 52" are arranged in the second direction Y; the third first sub-pad 51"' and the fourth second sub-pad 52"" are arranged in the first direction X, The third first sub-pad 51"' and the third second sub-pad 52"' are arranged in the second direction Y.
  • the first sub-pad 51 and the second sub-pad 52 that are adjacently arranged in the first direction X are separated by a first distance X1
  • the first sub-bonding pad 51 and the second sub-bonding pad 52 that are adjacently arranged in the direction Y are separated by a second distance X2
  • the first distance X1 is 0.9 to 1.1 times the second distance X2.
  • the first distance X1 refers to the distance between the edges of the first sub-pad 51 and the edge of the second sub-pad 51 in the first direction The closest distance.
  • the second distance X2 refers to the shortest distance in the second direction Y between the edge of the first sub-pad 51 and the edge of the second sub-pad 52 among the adjacent first sub-pad 51 and the second sub-pad 52 .
  • the electrodes of the electronic component are electrically connected to the first sub-pad 51 and the second sub-pad 52 in the first direction X, or to the first sub-pad 51 and the second sub-pad 52 in the second direction Y.
  • Pad 52 is electrically connected. in the first direction X
  • the first sub-pad 51 and the second sub-pad 52, and the first sub-pad 51 and the second sub-pad 52 in the second direction Y are connected to the same type of electronic components, and the distance between the electrodes of the electronic components is maintained.
  • the first distance X1 and the second distance X2 should remain the same or substantially the same to ensure that the electrodes are accurately connected to the corresponding pads when the layout direction of the same type of electronic components is changed.
  • the first distance X1 is 0.9 to 1.1 times the second distance X2.
  • the first distance X1 is 0.9 times the distance X2
  • the first distance X1 is 1.0 times the second distance X2
  • the first distance X1 is 1.1 times the second distance X2.
  • the edges of the first connection end D1 and the second connection end D2 that are close to each other have the same shape.
  • edges where the first connection end D1 and the second connection end D2 are close to each other have a stepped structure.
  • the edge of the first connection end D1 close to the second connection end D2 is the first edge 23.
  • the first edge 23 includes at least one first sub-edge 231 arranged along the first direction X and at least one first sub-edge 231 arranged along the second direction Y. Second sub-edge 232. And at least one first sub-edge 231 and at least one second sub-edge 232 are arranged alternately and connected in sequence.
  • the edge of the second connection end D2 close to the first connection end D1 is a second edge 24.
  • the second edge 24 includes at least one third sub-edge 241 arranged along the first direction X and at least one fourth edge 241 arranged along the second direction Y. Sub-edge 242. And at least one third sub-edge 241 and at least one fourth sub-edge 242 are arranged alternately and connected in sequence.
  • any one of the at least one first sub-pad 51 is not in contact with the first direction X and/or the second direction Y.
  • the other first sub-pads 51 of the at least one first sub-pad 51 are arranged adjacent to each other.
  • the first connection end D1 includes two first sub-pads 51
  • the first edge 23 includes two first sub-edges 231 and two second sub-edges 232 .
  • the first sub-edges 231 and the two second sub-edges 232 are alternately arranged and connected in sequence to form a ladder-like structure, in which each first sub-edge 231 and a second sub-edge 232 intersect to form a first corner area Ar1 , that is, two first sub-edges 231 and two second sub-edges 232 form two first corner areas Ar1.
  • the two first corner areas Ar1 are arranged along the third direction Z, and each first corner area Ar1 is provided with One first sub-pad 51, that is, two first sub-pads 51 are arranged along the third direction Z. Therefore, one of the two first sub-pads 51 is in the first direction Z. It is not arranged adjacent to another first sub-pad 51 in X and/or the second direction Y, where the third direction Z intersects the first direction X and the second direction Y.
  • any one of the at least two second sub-pads 52 in the first direction X and/or the second direction Y is not in contact with any one of the at least two second sub-pads 52
  • Other second sub-pads 52 are arranged adjacently.
  • the first connection terminal D1 includes two first sub-pads 51
  • the second connection terminal D2 includes three second sub-pads 52
  • the second edge 24 It includes three third sub-edges 241 and three fourth sub-edges 242.
  • the three third sub-edges 241 and the three fourth sub-edges 242 are arranged alternately and connected in sequence.
  • the edge 242 forms three second corner areas Ar2.
  • the three second corner areas Ar2 are arranged along the third direction Z.
  • Each second corner area Ar2 is provided with a second sub-pad 52, that is, three second corner areas Ar2 are arranged on the third direction Z.
  • the two sub-bonding pads 52 are arranged along the third direction Z. Therefore, one second sub-bonding pad 52 among the three second sub-bonding pads 52 is not connected with the other two in the first direction X and/or the second direction Y.
  • the two sub-pads 52 are arranged adjacently.
  • the first sub-pads 51 and the second sub-pads 52 are arranged along the third direction Z, so that one second sub-pad 52 and one first sub-pad 51 are arranged in the first direction X while being opposite to the other one.
  • the adjacent first sub-pad 51 is arranged in the second direction Y. That is to say, one first sub-pad 51 and two second sub-pads 52 can enable electronic components to be arranged in any one of a first direction X and a second direction Y.
  • the pad 51 and the three second sub-pads 52 allow the electronic components to be arranged in any one of the two first directions X and the two second directions Y, and so on, with each additional first sub-pad 51 and a second sub-pad 52, that is, the electronic component can be added with a first arrangement position in the X direction and a second arrangement position in the Y direction.
  • This arrangement of the first sub-pad 51 and the second sub-pad 52 can realize that at least one sub-pad in a pad group is shared, so that when the number of sub-pads is constant, the number of solder pads can be increased as much as possible.
  • the number of the first sub-pads 51 and the second sub-pads 52 in the pad group arranged in pairs in the first direction X or the second direction Y can reduce the complexity of the process and improve the flexibility of the arrangement of electronic components on the wiring substrate. sex.
  • multiple electronic components 200 are arranged on the wiring substrate 100 along the first direction X or the second direction Y, and the orientations of the multiple electronic components 200 on the wiring substrate 100 are consistent. If one of the electronic components 200 needs to be replaced, in the pad group corresponding to the electronic component 200, the first sub-pad and/or the second sub-pad electrically connected to the replaced electronic component 200 are the same as those of the replaced electronic component 200. The first sub-pad and/or the second sub-pad that are electrically connected to the previous electronic component are different. In a pad group, there are at least two first sub-pads and second sub-pads arranged in pairs in the first direction X or the second direction Y.
  • the orientation of the replaced electronic component can be consistent with the replacement.
  • the orientation of the electronic component before replacement is consistent.
  • the first pin of the electronic component before replacement can be electrically connected to the first first sub-pad 51'
  • the second pin can be electrically connected to the first sub-pad 51'.
  • the second sub-pad 52' is electrically connected.
  • the first pin of the replaced electronic component can be electrically connected to the second first sub-pad 51
  • the second pin can be electrically connected to the second second sub-pad 52" so that the replaced electronic component
  • the orientation of the electronic components is the same as before replacement.
  • the electronic components before replacement are arranged with other electronic components at equal intervals along the row or column direction, and the electronic components after replacement are slightly staggered in position relative to the row or column of the electronic components before replacement.
  • a plurality of electronic components 200B are arranged in a row along the second direction Y. Any one of the plurality of electronic components 200B is replaced with an electronic component 200C.
  • the orientation of the replaced electronic component 200C is consistent with the orientation of the electronic component 200B.
  • the position of the replaced electronic component 200C is relatively staggered in a row formed by the plurality of electronic components 200B.
  • orientation of the newly fixed electronic component 200C is consistent with the orientation of the electronic component 200B, which means that in the same type of electronic components, a certain edge of all the electronic components is arranged in a fixed direction.
  • the electronic components may be micro light emitting diodes, and a plurality of micro light emitting diode arrays are arranged on the wiring substrate and may serve as a light emitting backplane of a liquid crystal display.
  • the positions of the replaced micro-light-emitting diodes are relatively staggered in a row formed by multiple micro-light-emitting diodes; the staggered position is small and does not affect the normal display of the LCD screen, so the staggered arrangement structure is acceptable.
  • each connection trace L among the plurality of connection traces L includes a main body part 21 , opposite to the first connection end D1 and the second connection end D2 Among the two connecting wires L provided, the main body portion 21 of one connecting wire L extends along the first direction X, and the main body portion 21 of the other connecting wire L extends along the second direction Y. It can be understood that, in some embodiments, the extension direction of the main body portion 21 of a connecting wire L and the first connection end D1 and the second connection end D2 of the connection wire L are different.
  • a plurality of electronic components are arranged on the wiring substrate, wherein Q electronic components among the plurality of electronic components are connected in series in sequence, and Q is a positive integer greater than 1.
  • the first sub-pad 51 and the second sub-pad 52 are only arranged in one direction, for example , the first sub-pad 51 and the second sub-pad 52 are arranged only in the first direction X or the first sub-pad 51 and the second sub-pad 52 are arranged only in the second direction Y, in order to satisfy the series Q
  • the arrangement directions of the electronic components are all in the first direction X or the second direction Y, and the Q electronic components are arranged in an array on the array substrate, and the main body of each connection trace is along the first direction X or along the second direction Y.
  • first connection line L1 is the first connection end
  • second connection line L2 is One end of is the second connection end, the first connection end of the first connection trace L and the second connection end of the second connection trace L are arranged oppositely;
  • the other end of the second connection trace L2 is the first connection end, one end of the third connection line L3 is the second connection end, the first connection end of the second connection line L2 is opposite to the second connection end of the third connection line L3, and so on, the fourth The other end of the connecting trace L4 is the second connecting end, the one end of the fifth connecting trace L5 is the first connecting end, the first connecting end of the fifth connecting trace L5 and the fourth connecting trace
  • the second connection ends of L4 are arranged oppositely. It should be noted that the other end of the first connection line L1 is electrically connected to the first power supply voltage line VLED, and the other end of the fifth connection line L5 is electrically connected to the chip area G.
  • some embodiments of the present disclosure also provide a backplane 1100, as shown in Figures 20 and 21, wherein Figure 21 is a cross-sectional view along the E-E direction in Figure 20.
  • the backplane 1100 includes the wiring substrate 100 provided in any of the above embodiments and a plurality of electronic components.
  • the plurality of electronic components are disposed on one side of the pad group of the wiring substrate 100.
  • the electronic components are at least along the first direction with the pad group.
  • a first sub-pad and a second sub-pad that are adjacently arranged in the X or second direction Y are connected.
  • the electronic component may be a micro light-emitting diode.
  • the insulating layer 30 is also provided with a reflective layer 60 on the side away from the substrate.
  • the reflective layer 60 plays a role in reflecting light.
  • the material of the reflective layer 60 includes photosensitive white ink or Heatset white ink.
  • the arrangement direction of the first sub-pad and the second sub-pad on the wiring substrate is inconsistent with the optimal die-bonding direction T, and the die-bonding direction of the micro light-emitting diode is inconsistent with the The optimal solid crystal direction T is inconsistent.
  • the first pin of the micro light-emitting diode shown in Figure 22 is electrically connected to a first sub-pad of the pad group, and the second pin is electrically connected to a second sub-pad of the first sub-pad arranged in the second direction Y.
  • the disks are electrically connected.
  • a plurality of micro light-emitting diodes are arranged along the second direction Y along the long side extension direction.
  • the plurality of electronic components includes at least two electronic components 200 , one electronic component 200A of the at least two electronic components 200 , and the first electronic component 200A of the pad group disposed along the first direction X.
  • the first sub-pad is electrically connected to the second sub-pad.
  • the other electronic component 200B of the at least two electronic components 200 is electrically connected to the first sub-pad and the second sub-pad arranged along the second direction Y in the pad group.
  • the wiring substrate 100 includes a plurality of pad groups, each of which is provided with an electronic component 200 .
  • electrodes of the electronic component 200 are connected to first electrodes arranged along the first direction X.
  • the sub-pads and the second sub-pads are electrically connected; in another part of the pad group, the electrodes of the electronic component 200 are electrically connected to the first sub-pads and the second sub-pads arranged along the second direction Y.
  • the electronic component 200 may be a micro light emitting diode.
  • the micro light emitting diode includes a first pin and a Two pins, each micro light-emitting diode is electrically connected to a pad group.
  • the first pin of the first type of micro light-emitting diode among the plurality of micro light-emitting diodes is electrically connected to a first sub-pad of the pad group.
  • the second pin is electrically connected to the second sub-pad arranged in the first direction arrangement.
  • the first pin of the second type of micro light-emitting diode among the plurality of micro light-emitting diodes is electrically connected to a first sub-pad of the pad group, and the second pin and the first sub-pad are arranged in the second direction Y.
  • the second sub-pad is electrically connected.
  • the long-side extension direction of the plurality of micro-light-emitting diodes is arranged along the second direction Y.
  • a pad group includes multiple sets of first sub-pads and second sub-pads arranged in pairs, when resetting electronic components, a different first sub-pad can be selected. and/or the second sub-pad completes the die bonding.
  • the orientation of the reset electronic components may be different from the orientation of the original electronic components, for example, they may be perpendicular to each other. It can be understood that the proportion of electronic components with the above-mentioned bad problems on the entire backplane is very low. Therefore, the number of electronic components arranged in a certain direction on the backplane should be much larger than the number of electronic components arranged in another direction. .
  • more than two first sub-pads and second sub-pads can be used as spare pads in the repair process when electronic components have poor solidification, which facilitates reliable solidification of electronic components again and greatly improves the yield rate.
  • the backplane 1100 further includes a protective adhesive layer 400 , which is disposed on the side of the plurality of electronic components 200 away from the wiring substrate 100 .
  • the protective glue layer 400 covers the electronic component 200 to form protection.
  • a protective glue layer 400 is provided on the side of the plurality of electronic components 200 away from the substrate.
  • the protective glue layer 400 can cover the plurality of electronic components 200 and fill the gaps between adjacent electronic components 200 .
  • the protective adhesive layer 400 can protect the electronic component 200 and prevent water and oxygen from corroding the backplane 1100 from the pins of the electronic component 200 .
  • the protective glue layer 400 can be a transparent protective glue
  • the transparent protective glue covers the micro light emitting diodes on the wiring substrate 100 and can fill the gaps between the micro light emitting diodes.
  • some embodiments of the present disclosure further provide an electronic device.
  • the electronic device includes the backplane of any one of the above embodiments.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本公开涉及显示技术领域，尤其涉及一种布线基板、背板和电子装置；为提供电子元件在布线基板上更多的固定方式，提供一种布线基板，包括：衬底、设置于衬底一侧的多条连接走线和焊盘组。其中，设置于衬底一侧的多条连接走线，多条连接走线中的至少一条连接走线包括第一连接端，至少另一条连接走线包括第二连接端，第一连接端和第二连接端相对设置。焊盘组位于第一连接端和第二连接端所在区域，焊盘组包括至少一个第一子焊盘和至少两个第二子焊盘；至少一个第一子焊盘位于第一连接端所在区域，至少两个第二子焊盘位于第二连接端所在区域，至少一个第一子焊盘和至少两个第二子焊盘相互间隔设置。

Description

一种布线基板、背板和电子装置
本申请要求于2022年06月13日提交的、申请号为202210663553.X的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本公开涉及显示技术领域，尤其涉及一种布线基板、背板和电子装置。
背景技术
微型发光二极管(Mini Light-Emitting Diode，Mini LED)，其尺寸大约小于500μm，由于其具有更小的尺寸和超高的亮度、寿命长等优势，因此在显示领域使用趋势明显增大。
发明公开内容
一方面，提供一种布线基板，包括：衬底、设置于衬底一侧的多条连接走线和焊盘组。其中，设置于衬底一侧的多条连接走线，多条连接走线中的至少一条连接走线包括第一连接端，至少另一条连接走线包括第二连接端，第一连接端和第二连接端相对设置。焊盘组位于第一连接端和第二连接端所在区域，焊盘组包括至少一个第一子焊盘和至少两个第二子焊盘；至少一个第一子焊盘位于第一连接端所在区域，至少两个第二子焊盘位于第二连接端所在区域，至少一个第一子焊盘和至少两个第二子焊盘相互间隔设置。
至少一个第一子焊盘中的一个第一子焊盘与至少两个第二子焊盘中一个第二子焊盘沿第一方向相邻设置，第一子焊盘与至少两个第二子焊盘中的另一个第二子焊盘在第二方向上相邻设置；第一方向与第二方向相交。
在一些实施例中，至少一个第一子焊盘中的每个第一子焊盘与至少两个第二子焊盘中的两个第二子焊盘分别在第一方向和第二方向相邻设置。
在一些实施例中，在第一方向上相邻设置的第一子焊盘和第二子焊盘相距第一距离，在第二方向上相邻设置的第一子焊盘和第二子焊盘相距第二距离，第一距离是第二距离的0.9～1.1倍。
在一些实施例中，至少一个第一子焊盘的个数为N，至少两个第二子焊盘的个数为M，N和M为正整数，N≥1，N＝M-1。
在一些实施例中，所衬底为平行四边形，第一方向与衬底的较长边平行。
在一些实施例中，第一连接端和第二连接端相互靠近的边缘具有相同的形状。
在一些实施例中，第一连接端和第二连接端相互靠近的边缘具有阶梯状结构。
在一些实施例中，至少一个第一子焊盘中的任一第一子焊盘在第一方向和/或第二方向不与至少一个第一子焊盘中的其他第一子焊盘相邻设置。
在一些实施例中，至少两个第二子焊盘中的任一第二子焊盘在第一方向和/或第二方向不与至少两个第二子焊盘中的其他第二子焊盘相邻设置。
在一些实施例中，多条连接走线中的每条连接走线包括主体部，在第一连接端和第二 连接端相对设置的两条连接走线中，一条连接走线的主体部沿第一方向延伸，另一条连接走线的主体部沿第二方向延伸。
在一些实施例中，多个焊盘组远离衬底一侧设置有钝化层，钝化层上设置有多个开口，多个开口中的每个开口在衬底上的正投影与焊盘组中的一个第一子焊盘或第二子焊盘在衬底上的正投影重叠。
另一方面，一种背板，背板包括：如上述任一项实施例的布线基板和多个电子元件。其中，多个电子元件设置于布线基板的焊盘组一侧，电子元件至少与焊盘组中沿第一方向或第二方向相邻设置的一个第一子焊盘和一个第二子焊盘连接。
在一些实施例中，多个电子元件包括至少两个电子元件，至少两个电子元件中的一个电子元件，与焊盘组中沿第一方向设置的第一子焊盘和第二子焊盘电连接。至少两个电子元件中的另一个电子元件，与焊盘组中沿第二方向设置的第一子焊盘和第二子焊盘电连接。
在一些实施例中，多个电子元件中，与焊盘组中沿第二方向设置的第一子焊盘和第二子焊盘电连接的电子元件的数量，大于与焊盘组中沿第一方向设置的第一子焊盘和第二子焊盘电连接的电子元件的数量。
在一些实施例中，多个焊盘组包括钝化层，钝化层上设置有多个开口，多个电子元件设置于钝化层远离衬底的一侧，且每个电子元件的电极通过开口与焊盘组电连接。背板还包括保护胶层，保护胶层设置于多个电子元件远离布线基板一侧。保护胶层填充相邻电子元件之间的间隙，以及多个开口中未被电子元件覆盖的开口。
再一方面，一种电子装置，包括如上述任一项实施例的背板。
附图说明
为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。
图1为本公开的一些实施例提供的一种显示装置的结构图；
图2为本公开的一些实施例提供的一种背板的结构图；
图3为图2中A-A方向的截面图；
图4为本公开的一些实施例提供的布线基板在母版上的一种布置图；
图5为本公开的一些实施例提供的布线基板在母版上的另一种布置图；
图6为本公开的一些实施例提供的一种布线基板的结构图；
图7为图6中区域C的放大图；
图8为本公开的一些实施例提供的一种线路层局部区域的结构图；
图9为本公开的一些实施例提供的另一种布线基板的结构图；
图10为图9中区域D的放大图；
图11为本公开的一些实施例提供的另一种线路层局部区域的结构图；
图12为本公开的一些实施例提供的又一种线路层局部区域的结构图；
图13为本公开的一些实施例提供的一种第一连接端和第二连接端的结构图；
图14为本公开的一些实施例提供的另一种第一连接端和第二连接端的结构图；
图15为本公开的一些实施例提供的又一种第一连接端和第二连接端的结构图；
图16为本公开的一些实施例提供的另一种电子装置的结构图；
图17为图16中芯片区G的放大图；
图18为本公开的一些实施例提供的功能区的一种连接走线的结构图；
图19为本公开的一些实施例提供的功能区的另一种连接走线的结构图；
图20为本公开的一些实施例提供的另一种背板的结构图；
图21为图20中E-E方向的截面图；
图22为本公开的一些实施例提供的又一种背板的结构图；
图23为本公开的一些实施例提供的再一种背板的结构图；
图24为本公开的一些实施例提供的另外一种背板的结构图。
具体实施方式
下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。
除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。术语“连接”应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或成一体；可以是直接相连，也可以通过中间媒介间接相连。术语“耦接”例如表明两个或两个以上部件有直接物理接触或电接触。术语“耦接”或“通信耦合(communicatively coupled)”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。
“A、B和C中的至少一个”与“A、B或C中的至少一个”具有相同含义，均包括以下A、B和C的组合：仅A，仅B，仅C，A和B的组合，A和C的组合，B和C的组合，及A、B和C的组合。
“A和/或B”，包括以下三种组合：仅A，仅B，及A和B的组合。
如本文中所使用，根据上下文，术语“如果”任选地被解释为意思是“当……时”或“在……时”或“响应于确定”或“响应于检测到”。类似地，根据上下文，短语“如果确定……”或“如果检测到[所陈述的条件或事件]”任选地被解释为是指“在确定……时”或“响应于确定……”或“在检测到[所陈述的条件或事件]时”或“响应于检测到[所陈述的条件或事件]”。
本文中“适用于”或“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。
另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。
如本文所使用的那样，“约”、“大致”或“近似”包括所阐述的值以及处于特定值的可接受偏差范围内的平均值，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。
如本文所使用的那样，“平行”、“垂直”、“相等”包括所阐述的情况以及与所阐述的情况相近似的情况，该相近似的情况的范围处于可接受偏差范围内，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。例如，“平行”包括绝对平行和近似平行，其中近似平行的可接受偏差范围例如可以是5°以内偏差；“垂直”包括绝对垂直和近似垂直，其中近似垂直的可接受偏差范围例如也可以是5°以内偏差。“相等”包括绝对相等和近似相等，其中近似相等的可接受偏差范围内例如可以是相等的两者之间的差值小于或等于其中任一者的5％。
应当理解的是，当层或元件被称为在另一层或基板上时，可以是该层或元件直接在另一层或基板上，或者也可以是该层或元件与另一层或基板之间存在中间层。
本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层的厚度和区域的面积。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的 区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。
本公开的一些实施例提供一种电子装置，该电子装置是一种包括布线基板和多个电子元件的电子设备，其中，电子元件通过焊接与布线基板实现电连接和相固定。
在一些示例中，电子装置可以为一种采用液晶显示器的显示装置，例如可以为电视机、笔记本电脑、平板电脑、手机、个人数字助理(Personal Digital Assistant，PDA)、导航仪、可穿戴设备、增强现实(Augmented Reality，AR)设备、虚拟现实(Virtual Reality，VR)设备等任何具有显示功能的产品或者部件。例如，图1示出的电子装置2000是一种采用液晶显示器1000的手机。
在一些实施例中，上述电子装置可以包括背板和与背板固定的外壳等部件。其中，如图2所示，背板1100包括布线基板100和设置于布线基板100上的多个电子元件200。
如图2和图3所示，其中，图3是图2中A-A方向的截面图。背板1100包括布线基板100以及安装在布线基板100上的集成电路(Integrated Circuit，IC)芯片、电容器、电阻器、电感器、传感器以及微型发光二极管等电子元件200。
在一些实施例中，如图3所示，布线基板100包括依次层叠设置的衬底10、线路层20和绝缘层30，其中，衬底10可以为玻璃衬底、石英衬底、蓝宝石衬底、陶瓷衬底等中的任一种；或者半导体衬底诸如以硅或碳化硅等为材料的单晶半导体衬底或多晶半导体衬底、硅锗等的化合物半导体衬底、SOI(Silicon On Insulator；绝缘体上硅)衬底等中的任一种。衬底10还可以包括诸如环氧树脂、三嗪、硅树脂或聚酰亚胺的有机树脂材料。在一些示例中，衬底10可以是FR4类型印刷电路板(PCB)，或者可以是易于变形的柔性PCB。在一些示例中，衬底10可以包括诸如氮化硅、AlN或Al2O3的陶瓷材料，或者金属或金属化合物，或者金属芯印刷电路板(MCPCB)或金属覆铜层压板(MCCL)中的任一种。线路层20包括走线，用于传输电信号，绝缘层30上设置有开口40，开口40至少暴露出部分走线的端部以作为焊盘，待与电子元件200实现绑定连接；绝缘层30用于对线路层20中不存在电连接关系的走线实现隔绝，以及保护位于部分走线远离衬底10一侧的表面。
在一些示例中，布线基板100可以为四边形结构，布线基板100上阵列布置有多个电子元件200，其中，电子元件200可以为微型发光二极管。布线基板100的走线层包括多条连接走线L，如图8所示，多条连接走线L中的任一条连接走线L包括主体部21和连接端D，其中主体部21用于确保连接走线L的信号传输速度、功耗等电气性能满足设计要求，主体部21各处的线宽基本相同，连接端D可以为连接走线L的端部区域，线宽不大于主体部的线宽。
多条连接走线L中存在相互靠近的两条连接走线L，即两条连接走线L分别包括两个 相互靠近的连接端D，示例性地，所述多条连接走线L中的至少一条连接走线L包括第一连接端D1，至少另一条连接走线L包括第二连接端D2，所述第一连接端D1和所述第二连接端D2相互靠近，例如相对设置。
示例性地，绝缘层30上设置有开口40，开口40至少暴露出部分走线的端部以作为焊盘。绝缘层30的材料包括氧化硅、氮化硅以及氮氧化硅中的至少一种。例如，相互靠近的两条连接走线L中，一条连接走线L包括第一连接端D1，另一条连接走线L包括第二连接端D2，第一连接端D1的部分区域被绝缘层30的一个开口40暴露以构成第一子焊盘51，第二连接端D2的部分区域被绝缘层30的另一个开口40暴露以构成第二子焊盘52。相应地，多个开口40中的每个开口40在衬底10上的正投影与焊盘组50中的一个第一子焊盘51或第二子焊盘52在衬底10上的正投影重叠。其中，相靠近的第一连接端D1和第二连接端D2暴露出的第一子焊盘51、第二子焊盘52构成一个焊盘组50。
在一些实施例中，如图2和图3所示，微型发光二极管包括第一引脚和第二引脚，其中第一引脚与第一子焊盘51电连接，第二引脚与第二子焊盘52电连接。
在一些实施例中，如图4和图5所示，一个待与多个微型发光二极管连接的布线基板100由母版300切割得到，示例性地，为了降低生产成本，提高生产效率，一种实现方式为，提供母基板，母基板例如可以是以玻璃、石英、蓝宝石、陶瓷为材料的基板，或者以硅或碳化硅等为材料的晶圆片，或者印刷电路板、柔性印刷电路板，或者以金属或金属化合物为材料的基板等。在母基板上进行材料成膜以及图案化等工艺步骤，从而待切割形成多个布线基板的多个区域中的每个区域中形成走线图案以及覆盖走线图案的绝缘层。
接着，将母版300切割为多个布线基板100，在每个布线基板100上进行焊盘化镍金工艺、白油涂覆工艺、绑定电子元件工艺等，之后将绑定电子元件的布线基板100进行二次切割以及磨边构成一个单面板SP(single panel)。示例性地，如图4所示，一个母版300可以切割为6个布线基板100，每个布线基板100可以切割为2个单面板SP，或者，如图5所示，母版300可以切割为8个布线基板100，每个布线基板100可以切割为1个单面板SP。每个布线基板100中包含的单面板SP越多，后续工艺中的效率相对越高、成本越低。
如图4和图5所示，为突出各个结构的朝向和排布规律，图中仅放大示意出一个焊盘组50，焊盘组50包括相互间隔的一个第一子焊盘51和一个第二子焊盘52。以电子元件是微型发光二极管为例，每个单面板SP上微型发光二极管的排布规律和朝向是相同的，而微型发光二极管是将母版切割形成布线基板后，再进行固晶的，所以一个布线基板100上包括的所有焊盘组50，包括排列方向一致的第一子焊盘51和第二子焊盘52，布线基板100上布置的微型发光二极管的排布规律和朝向一致。如图4和图5中示出的焊盘组50中的一个第一子焊盘51和一个第二子焊盘52沿布线基板100的长边方向相互间隔设置，则 待与一个焊盘组50连接的微型发光二极管的长边延伸方向，与微型发光二极管所在的布线基板100的长边方向平行。
对布线基板100采用设备进行固晶的过程中，为了提高效率，通常一次性实现多个微型发光二极管的固晶，例如设备具有条形支架(Gantry)，利用支架可以实现每次沿某一个方向上排布的多个微型发光二极管的固晶。因此布线基板100上包括阵列排布的多个微型发光二极管时，支架(Gantry)需要位移多次实现所有微型发光二极管的固晶，然而，支架在位移过程中不可避免地存在位移误差，位移次数增多，会降低微型发光二极管的固晶精度，不利于提高产品质量，生产效率也随之下降。
相对而言，微型发光二极管在布线基板100上固晶过程中，若微型发光二极管的两个引脚的排布朝向与布线基板100的长边的延伸方向一致，且每次利用支架对沿与布线基板100的长边的延伸方向平行的方向上排布的多个微型发光二极管进行固晶(后文简称为最佳固晶方向T)，为效率最高的方式。沿最佳固晶方向T在布线基板100上固晶，具有固晶效率高、固晶的精度高的优点。
在一些相关技术中，如图4中示出的母版300与图5中示出的母版300在膜层制备的过程中，可以共用一套掩膜版(Mask)对各个区域进行曝光，需要根据母版上走线和焊盘的实际分布情况来布置布线基板100和单面板SP的排列。
需要说明的是，可能存在因共用掩膜版，使焊盘组中第一子焊盘和第二子焊盘的排列方向，与所在布线基板100的长边方向不一致的情况，也就是说，微型发光二极管在固晶时的固晶方向与最佳固晶方向T不同。例如，可能存在焊盘组中第一子焊盘51和第二子焊盘52的排列方向，与所在布线基板100的短边方向平行的情况，此时每次利用支架对沿与布线基板100的短边的延伸方向平行的方向上排布的多个微型发光二极管进行固晶，则支架需要位移次数增多，导致效率下降；同时会因为工艺误差累积，进一步导致良率下降的问题发生。
基于此，一方面，本公开的一些实施例提供一种布线基板，该布线基板包括衬底、线路层和绝缘层，其中衬底、线路层和绝缘层的排列结构在上述实施例中详细阐述，此处不做赘述。
如图6、图7和图8所示，其中，图7为图6中区域C的放大图，图8为部分线路层20的结构图。布线基板100还包括焊盘组50，焊盘组50包括至少一个第一子焊盘51和至少两个第二子焊盘52，至少一个第一子焊盘51位于第一连接端D1所在区域，至少两个第二子焊盘52位于第二连接端D2所在区域，至少一个第一子焊盘51和至少两个第二子焊盘52相互间隔设置。
如图7和图8所示，在一个焊盘组50中，至少一个第一子焊盘51中的一个第一子焊盘51与至少两个第二子焊盘52中一个第二子焊盘52沿第一方向X相邻设置，第一子焊 盘51与至少两个第二子焊盘52中的另一个第二子焊盘52在第二方向Y上相邻设置，其中，第一方向X与第二方向Y相交。
在一些示例中，布线基板100上阵列布置有多个焊盘组50，每个焊盘组50可以包括至少一个第一子焊盘51和至少两个第二子焊盘52。至少一个第一子焊盘51位于第一连接端D1所在区域，即绝缘层30覆盖第一连接端D1的区域设置有至少一个开口40，每个开口40暴露出的第一连接端D1的部分为一个第一子焊盘51。至少两个第二子焊盘52位于第二连接端D2所在区域，即绝缘层30覆盖第二连接端D2的区域设置有至少两个开口40，每个开口暴露出的第二连接端D2的部分为一个第二子焊盘52。其中，至少一个第一子焊盘51中的任一第一子焊盘51在第一方向X上布置有至少两个第二子焊盘52中的一个第二子焊盘52，在第二方向Y上布置有至少两个第二子焊盘52中的另一个第二子焊盘52。
需要说明的是，本公开的“覆盖”是指两者在衬底上的正投影有重叠，该两者可以直接接触也可以相互隔绝。例如，覆盖第一连接端D1的绝缘层30中的“覆盖”是指，绝缘层30在衬底上的正投影，与第一连接端D1在衬底上的正投影有重叠。
其中，第一子焊盘51和一个第二子焊盘52在第一方向X上布置，第一子焊盘51和另一个第二子焊盘52在第二方向Y上布置。因此，布线基板上设置的具有两个引脚的电子元件，可以与沿第一方向X布置的第一子焊盘51和第二子焊盘52电连接，或者可以与沿第二方向Y布置的第一子焊盘51和第二子焊盘52电连接，如此可以在两个方向中选择一个以布置电子元件。其中，第一方向X和第二方向Y相交。
示例性地，如图8所示，一个焊盘组50包括一个位于第一连接端D1所在区域的第一子焊盘51，和两个位于第二连接端D2所在区域的第二子焊盘52。其中，第一子焊盘51和一个第二子焊盘52在第一方向X上布置，第一子焊盘51和另一个第二子焊盘52在第二方向Y上布置。
以布线基板上设置的具有两个引脚的电子元件为微型发光二极管为例，微型发光二极管的第一引脚与一个第一子焊盘51电连接，微型发光二极管的第二引脚与一个第二子焊盘52电连接，如此，微型发光二极管沿第一方向X布置，即微型发光二极管的固晶方向与第一方向X相同；微型发光二极管的第二引脚与另一个第二子焊盘52电连接，如此，微型发光二极管沿第二方向Y布置，即微型发光二极管的固晶方向与第二方向Y相同。其中，第一方向X和第二方向Y可以为正交。
在一些实施例中，如图8和图11所示，至少一个第一子焊盘51中的每个第一子焊盘51与至少两个第二子焊盘52中的两个第二子焊盘52分别在第一方向X和第二方向Y相邻设置。
示例性地，若在一个焊盘组50中，某个第一子焊盘51或某个第二子焊盘52出现损坏或者脱落的情况，则无法与对应的电子元件形成电连接，因此，一个焊盘组50中，还可 以包括两个以及两个以上的第一子焊盘51，和两个以及两个以上的第二子焊盘52。例如，每个第一子焊盘51与一个第二子焊盘52在第一方向X相邻布置，与另一个第二子焊盘52在第二方向Y上相邻布置。例如，图11示出的一个焊盘组50中，包括两个第一子焊盘51。第一个第一子焊盘51'在第一方向X和第二方向Y均布置有一个第二子焊盘52，第二个第一子焊盘51”在第一方向X和第二方向Y均布置有一个第二子焊盘52。
在一些实施例中，如图8、图11和图12所示，至少一个第一子焊盘51的个数为N，至少两个第二子焊盘52的个数为M，N和M为正整数，N≥1。在一些实施例中，N＝M-1。
在一些示例中，一个焊盘组50中的至少一个第一子焊盘51的数量可以为1、2或3个。图8示出的第一子焊盘51的个数为一个，第二子焊盘52有两个：第一个第二子焊盘52'和第二个第二子焊盘52”，第一子焊盘51和第二个第二子焊盘52”在第一方向X上布置，第一子焊盘51和第一个第二子焊盘52'在第二方向Y上布置。
在另一些示例中，如图11所示，第一子焊盘51为两个时，两个第一子焊盘51为：第一个第一子焊盘51'和第二个第一子焊盘51”，相应地，第二子焊盘52有三个：第一个第二子焊盘52'、第二个第二子焊盘52”和第三个第二子焊盘52”'，第一个第一子焊盘51'和第一个第二子焊盘52'在第二方向Y上布置，第一个第一子焊盘51'和第二个第二子焊盘52”在第一方向X上布置；第二个第一子焊盘51”和第三个第二子焊盘52”'在第一方向X上布置，第二个第一子焊盘51”和第二个第二子焊盘52”在第二方向Y上布置。
在又一些示例中，如图12所示，第一子焊盘51为三个时，三个第一子焊盘51为：第一个第一子焊盘51'、第二个第一子焊盘51”和第三个第一子焊盘51”'，相应地，第二子焊盘52有四个：第一个第二子焊盘52'、第二个第二子焊盘52”、第三个第二子焊盘52”'和第四个第二子焊盘52””。其中，第一个第一子焊盘51'和第一个第二子焊盘52'在第二方向Y上布置，第一个第一子焊盘51'和第二个第二子焊盘52”在第一方向X上布置；第二个第一子焊盘51”和第三个第二子焊盘52”'在第一方向X上布置，第二个第一子焊盘51”和第二个第二子焊盘52”在第二方向Y上布置；第三个第一子焊盘51”'和第四个第二子焊盘52””在第一方向X上布置，第三个第一子焊盘51”'和第三个第二子焊盘52”'在第二方向Y上布置。
在一些实施例中，如图7、图9和图10所示，在第一方向X上相邻设置的第一子焊盘51和第二子焊盘52相距第一距离X1，在第二方向Y上相邻设置的第一子焊盘51和第二子焊盘52相距第二距离X2，第一距离X1是第二距离X2的0.9～1.1倍。其中，第一距离X1是指，相邻的第一子焊盘51和第二子焊盘52中，第一子焊盘51的边缘和第二子焊盘的边缘在第一方向X上的最近距离。第二距离X2是指，相邻的第一子焊盘51和第二子焊盘52中，第一子焊盘51的边缘和第二子焊盘的边缘在第二方向Y上的最近距离。
在一些示例中，电子元件的电极与第一方向X上的第一子焊盘51和第二子焊盘52电连接，或者与第二方向Y上的第一子焊盘51和第二子焊盘52电连接。在第一方向X的 第一子焊盘51和第二子焊盘52、在第二方向Y上的第一子焊盘51和第二子焊盘52连接同一类电子元件，在电子元件的电极之间的距离保持稳定时，第一距离X1和第二距离X2应保持相同或基本相同，以满足同一类电子元件在改变布置方向时，电极与对应焊盘准确连接。在实际工艺中，第一子焊盘51和第二子焊盘52的位置均存在一定偏差，即第一距离X1是第二距离X2的0.9～1.1倍，例如，第一距离X1是第二距离X2的0.9倍，第一距离X1是第二距离X2的1.0倍或第一距离X1是第二距离X2的1.1倍。
需要说明的是，在第一距离X1与第二距离X2存在0.9～1.1倍的偏差时，设置于该焊盘组50的电子元件的电极与对应的第一子焊盘51和第二子焊盘52电连接。
在一些实施例中，如图13、图14或图15所示，第一连接端D1和第二连接端D2相互靠近的边缘具有相同的形状。
在一些示例中，第一连接端D1和第二连接端D2相互靠近的边缘具有阶梯状结构。其中，第一连接端D1靠近第二连接端D2的边缘为第一边缘23，第一边缘23包括至少一条沿第一方向X设置的第一子边缘231和至少一条沿第二方向Y设置的第二子边缘232。且至少一条第一子边缘231和至少一条第二子边缘232依次交替设置且依次相连。
第二连接端D2靠近第一连接端D1的边缘为第二边缘24，第二边缘24包括至少一条沿第一方向X设置的第三子边缘241和至少一条沿第二方向Y设置的第四子边缘242。且至少一条第三子边缘241和至少一条第四子边缘242依次交替设置且依次相连。
在一些实施例中，如图13、图14或图15所示，至少一个第一子焊盘51中的任一第一子焊盘51在第一方向X和/或第二方向Y不与至少一个第一子焊盘51中的其他第一子焊盘51相邻设置。
示例性地，如图11和图14所示，第一连接端D1包括两个第一子焊盘51，第一边缘23包括两条第一子边缘231和两条第二子边缘232，两条第一子边缘231和两条第二子边缘232依次交替设置且依次相连形成阶梯状结构，其中，每条第一子边缘231和一条第二子边缘232相交形成的一个第一拐角区域Ar1，即两条第一子边缘231和两条第二子边缘232形成两个第一拐角区域Ar1，两个第一拐角区域Ar1沿第三方向Z排列，每个第一拐角区域Ar1上设置有一个第一子焊盘51，也就是说，两个第一子焊盘51沿第三方向Z排列，因此，两个第一子焊盘51中的一个第一子焊盘51在第一方向X和/或第二方向Y上不与另一个第一子焊盘51相邻设置，其中，第三方向Z与第一方向X、第二方向Y相交。
在一些实施例中，至少两个第二子焊盘52中的任一第二子焊盘52在第一方向X和/或第二方向Y不与至少两个第二子焊盘52中的其他第二子焊盘52相邻设置。
示例性地，如图11和图14所示，第一连接端D1包括两个第一子焊盘51，相应地，第二连接端D2包括三个第二子焊盘52，第二边缘24包括三条第三子边缘241和三条第四子边缘242，三条第三子边缘241和三条第四子边缘242依次交替设置且依次相连形成 阶梯状结构，其中，每个第三子边缘241和第四子边缘242相交形成的第二拐角区域Ar2上设置有一个第二子焊盘52，即三条第三子边缘241和三条第四子边缘242形成三个第二拐角区域Ar2，三个第二拐角区域Ar2沿第三方向Z排列，每个第二拐角区域Ar2上设置有一个第二子焊盘52，也就是说，三个第二子焊盘52沿第三方向Z排列，因此，三个第二子焊盘52中的一个第二子焊盘52在第一方向X和/或第二方向Y上不与另外两个第二子焊盘52相邻设置。
第一子焊盘51和第二子焊盘52沿第三方向Z排列，可以使一个第二子焊盘52与一个第一子焊盘51在第一方向X上布置，同时与另一个相邻的第一子焊盘51在第二方向Y上布置。也就是说，一个第一子焊盘51和两个第二子焊盘52可以使电子元件在一个第一方向X和一个第二方向Y上中选择任一个方向进行布置，两个第一子焊盘51和三个第二子焊盘52可以使电子元件在两个第一方向X和两个第二方向Y中选择任一种方向进行布置，依次类推，每增加一个第一子焊盘51和一个第二子焊盘52，即可使电子元件增加一个第一方向X布置的位置和一个第二方向Y布置的位置。第一子焊盘51和第二子焊盘52的这种排布方式可以实现一个焊盘组中至少有一个子焊盘被共用，从而在子焊盘数量一定的情况下，尽可能增加焊盘组中的第一子焊盘51和第二子焊盘52在第一方向X或第二方向Y成对布置的数量，可减少工艺的复杂度，提升电子元件在布线基板上的布置灵活性。
在一些示例中，如图23所示，布线基板100上沿第一方向X或第二方向Y布置有多个电子元件200，多个电子元件200在布线基板100上的朝向一致。若需要更换其中某个电子元件200，则在与该电子元件200对应的焊盘组中，与更换后的电子元件200电连接的第一子焊盘和/或第二子焊盘，与更换前的电子元件电连接的第一子焊盘和/或第二子焊盘不同。在一个焊盘组中，第一方向X或第二方向Y成对布置的第一子焊盘和第二子焊盘在数量至少有两个，因此，更换后的电子元件的朝向可以与更换前的电子元件的朝向一致，例如，如图12所示，更换前的电子元件的第一引脚可以与第一个第一子焊盘51'电连接，第二引脚可以与第一个第二子焊盘52'电连接。更换后的电子元件的第一引脚可以与第二个第一子焊盘51”电连接，第二引脚可以与第二个第二子焊盘52”电连接，使更换后的电子元件与更换前的电子元件朝向一致。
可以理解的是，更换前的电子元件与其它电子元件沿行或列方向依次等间距排列，更换后的电子元件相对更换前的电子元件所在行或列，在位置上稍微错开。例如图23所示，多个电子元件200B沿第二方向Y成列布置，多个电子元件200B中的任一个更换为电子元件200C，更换后的电子元件200C的朝向与电子元件200B的朝向一致，更换后的电子元件200C在所在的多个电子元件200B形成的一列上，位置相对错开。
需要说明的是，新固定的电子元件200C的朝向与电子元件200B的朝向一致是指，同一类电子元件中，所有电子元件的某个边沿一个固定的方向排列。
在一些示例中，电子元件可以为微型发光二极管，多个微型发光二极管阵列布置于布线基板上，可以作为液晶显示器的发光背板。更换后的微型发光二极管在所在的多个微型发光二极管形成的一列上，位置相对错开；错开的位置较小，不影响液晶显示器画面的正常显示，因此该错开布置的结构可被接受。
在一些实施例中，如图13、图14或图15所示，多条连接走线L中的每条连接走线L包括主体部21，在第一连接端D1和第二连接端D2相对设置的两条连接走线L中，一条连接走线L的主体部21沿所述第一方向X延伸，另一条连接走线L的主体部沿所述第二方向Y延伸。可以理解的是，在一些实施例中，一条连接走线L的主体部21与该连接走线L的第一连接端D1和第二连接端D2的延伸方向不同。
在一些实施例中，如图16和图18、图19所示，布线基板100包括多个阵列布置的功能区H、芯片区G和多条信号线，每个功能区H一侧布置有一个芯片区G。其中，功能区H包括至少一个焊盘组，一个焊盘组可以和一个电子元件电连接，如图17所示，每个芯片区G包括有多个芯片焊盘53，多个芯片焊盘53可以为：第一芯片焊盘54、第二芯片焊盘55、第三芯片焊盘56和第四芯片焊盘57。每个芯片区G中的芯片焊盘53与一个驱动芯片电连接，其中，设置于布线基板上的多个驱动芯片中的若干个级联。多条信号线例如可以为：第一电源电压走线VLED和第二电源电压走线GND、第三电源电压信号线PWR、寻址信号线Addr和反馈信号线FB。
结合图16和图17所示，每个功能区H的与第一电源电压走线VLED电连接，每个功能区H还与该功能区H对应的芯片区G的第二芯片焊盘55电连接。位于布线基板100上的多个芯片区G中的若干个依次电连接，即前一个芯片区G的第二芯片焊盘55与后一个芯片区G的第一芯片焊盘54电连接，其中，依次电连接的多个芯片区G中的第一个芯片区G的第一芯片焊盘54与寻址信号线Addr电连接，最后一个芯片区G的第二芯片焊盘55与反馈信号线FB电连接。每个芯片区G的第三芯片焊盘56与第三电源电压信号线PWR电连接，每个芯片区G的第四芯片焊盘57与第二电源电压走线GND电连接。
其中，第一电源电压走线VLED被配置为向功能区H传输第一电平信号，第二电源电压走线GND被配置为向芯片区G传输第二电平信号，第三电源电压信号线PWR被配置为向芯片区G传输第三电平信号，寻址信号线Addr被配置为传输寻址信号，反馈信号线FB被配置为接收芯片区G输出的反馈信号并传输至上级芯片。
第一电平信号和第三电平信号可以是电压不同或相同的高电平信号，第二电平信号可以低电平信号。在本公开中，“高电平信号”表示电路中一个节点、一个接线端或一个输出端的接收或输出的电信号的电位大小，例如，高电平信号可以为3.3V或5V。“低电平信号”表示电路中一个节点、一个接线端或一个输出端的接收或输出的电信号的电位大小，例如，低电平信号可以指接地信号，具体地，低电平信号可以为0V。
多个电子元件设置于布线基板上，其中，多个电子元件中的Q个电子元件依次串联，Q为大于1的正整数。在一些实施例中，如图18示出的一种功能区H的结构图，在一个焊盘组50中，第一子焊盘51和第二子焊盘52仅在一个方向上布置，例如，第一子焊盘51和第二子焊盘52仅在第一方向X上布置或者第一子焊盘51和第二子焊盘52仅在第二方向Y上布置，为满足串联的Q个电子元件的排列方向均为第一方向X或第二方向Y，且Q个电子元件在阵列基板上呈阵列布置，每条连接走线的主体部沿第一方向X或沿第二方向Y延伸，例如，第一连接端D1和第二连接端D2相对设置的两条连接走线L中，一条连接走线L的主体部沿第一方向X布置，另一条连接走线L的主体部沿所述第二方向Y布置；或者，一条连接走线L的主体部沿第二方向Y布置，另一条连接走线L的主体部沿所述第一方向X布置。在图18中，每个焊盘组50仅包括一个第一子焊盘51和一个第二子焊盘52，且各焊盘组50的第一子焊盘51和第二子焊盘52在同一方向上排布，即图18所示的布线基板中仅保留单一固晶方向，例如该固晶方向为最佳固晶方向，在一些情况下(例如在固晶过程中无需改变固晶方向)能够匹配最佳固晶效率。
在另一些实施例中，如图19示出的另一种功能区H的结构图，在一个焊盘组50中，包括一个第一子焊盘51和两个第二子焊盘52，且第一子焊盘51和一个第二子焊盘52在第一方向X上布置，和另一个第二子焊盘52在第二方向Y上布置，该焊盘组50对应的电子元件可以在第一方向X或第二方向Y排列。连接走线L的主体部沿第一方向X或沿第二方向Y延伸，具体地，第一连接端D1和第二连接端D2相对设置的两条连接走线L中，一条连接走线L的主体部沿第一方向X布置，另一条连接走线L的主体部沿所述第二方向Y布置；或者，一条连接走线L的主体部沿第二方向Y布置，另一条连接走线L的主体部沿所述第一方向X布置。该方案中，在一个焊盘组50中包括一个第一子焊盘51和两个第二子焊盘52，通过预留增加另一方向固晶所需的子焊盘，可兼顾实际固晶方向需求，来选择改变电子元件的固晶方向，以便实现实际固晶工序中电子元件固晶效率的最大化。
焊盘组50中的第一子焊盘或第二子焊盘的数量以及布置位置的改变，不影响第一连接端D1和第二连接端D2相对设置的两条连接走线L的主体部的延伸方向。
示例性地，如图18和图19所示，在布线基板中，多条连接走线L分为多组，每组包括N条连接走线，N条连接走线依次排列，前一条连接走线的连接端与后一条走线的连接端相对设置，例如一组连接走线包括5条连接走线，第一条连接走线L1的一端为第一连接端，第二条连接走线L2的一端为第二连接端，第一条连接走线L的第一连接端和第二条连接走线L的第二连接端相对设置；第二条连接走线L2的另一端为第一连接端，第三条连接走线L3的一端为第二连接端，第二条连接走线L2的第一连接端与第三条连接走线L3的第二连接端相对设置，依次类推，第四条连接走线L4的另一端为第二连接端，第五条连接走线L5的一端为第一连接端，第五条连接走线L5的第一连接端与第四条连接走线 L4的第二连接端相对设置。需要说明的是，第一条连接走线L1的另一端与第一电源电压走线VLED电连接，第五条连接走线L5的另一端与芯片区G电连接。
每个焊盘组50中的第一子焊盘51位于第一连接端D1所在区域，第二子焊盘52位于第二连接端D2所在区域。每个焊盘组50位于两条连接走线L的相对设置的第一连接端和所述第二连接端所在区域。5条连接走线对应四个焊盘组。
图18和图19示出的四个焊盘组50中，与所述四个焊盘组50一一对应的四个电子元件依次串联。在四个焊盘组50中，第一个焊盘组50中的第一子焊盘51所在的连接走线L，与第一电源电压走线VLED电连接并可以构成一体结构；最后一个焊盘组50中的第二子焊盘电连接的连接走线L，与芯片区G之间的中间走线LL电连接并可以构成一体结构。每个焊盘组50上设置有一个电子元件，使得Q个电子元件依次串联。
如图19所示，每条连接走线的主体部大致沿第一方向或沿第二方向延伸，例如，以图19示意出的第三条连接走线L3和第四条连接走线L4为例，第三条连接走线L3的第一连接端D1和第四条连接走线L4的第二连接端D2相对设置，第三条连接走线L3的主体部大致沿第一方向X布置(例如其可以具有弯折的局部)，第四条连接走线L4的主体部大致沿所述第二方向Y布置(例如其可以具有弯折的局部)。或者，图19示意出的第二条连接走线L2和第三条连接走线L3为例，第二条连接走线L2的第一连接端D1和第三条连接走线L3的第二连接端D2相对设置，第二条连接走线L2的主体部沿第二方向Y布置，第三条连接走线L3的主体部大致沿所述第一方向X布置(例如其可以具有弯折的局部)。也就是说，在焊盘组50中包括至少一个第一子焊盘和至少一个第二子焊盘时，连接走线的主体部的延伸方向相对于图18中第一子焊盘51和第二子焊盘52仅在一个方向上布置的设计无变动，在改变电子元件的布置方向的同时，可以减少对布线基板的走线层整体设计的改变，对生产工艺的影响可降至最低。
另一方面，本公开的一些实施例还提供一种背板1100，如图20和图21所示，其中，图21为图20中E-E方向的截面图。背板1100包括如上述任一项实施例提供的布线基板100以及多个电子元件，多个电子元件设置于布线基板100的焊盘组一侧，电子元件至少与焊盘组中沿第一方向X或第二方向Y相邻设置的一个第一子焊盘和一个第二子焊盘连接。
在一些示例中，背板1100包括布线基板以及设置于布线基板100上的多个电子元件。上述布线基板100包括多个焊盘组，每个焊盘组包括沿第一方向X和第二方向Y设置的至少一个第一子焊盘和至少两个第二子焊盘。每个电气元件的电极通过布线基板100上的开口与对应的一个焊盘组电连接。也就是说，电子元件可以与沿第一方向X设置的第一子焊盘和第二子焊盘电连接，或者电子元件可以与沿第二方向Y设置的第一子焊盘和第二子焊盘电连接。
示例性地，电子元件可以为微型发光二极管，绝缘层30远离衬底一侧还设置有反射层60，反射层60起到反射光线的作用，例如，反射层60的材料包括感光型白色油墨或者热固型白色油墨。
反射层60上设置有可以暴露出第一子焊盘51和第二子焊盘52至少一部分的反射层开口70，也就是说，反射层开口70在衬底10上的正投影与绝缘层30的开口40在衬底10上的正投影有重叠。对于未与电子元件的引脚连接的第一子焊盘51和第二子焊盘52，其对应的绝缘层30的开口40可以被反射层60覆盖，防止裸露的子焊盘成为水氧侵蚀布线基板的入口。
示例性地，如图20或图22所示，电子元件200可以为微型发光二极管，微型发光二极管包括第一引脚和第二引脚，每个微型发光二极管与一个焊盘组电连接。微型发光二极管在固晶过程中，为减少固晶支架的换行次数，提高固晶效率，微型发光二极管的采用最佳固晶方向T固晶。例如，图22示出的微型发光二极管的第一引脚与焊盘组的一个第一子焊盘电连接，第二引脚与该第一子焊盘在第一方向X排列的第二子焊盘电连接，相应地，在布线基板100上，多个微型发光二极管长边延伸方向沿第一方向X排列，即微型发光二极管采用最佳固晶方向T固晶。
在一些实施例中，可能因共用一套掩膜版，布线基板上的第一子焊盘和第二子焊盘的排列方向与最佳固晶方向T不一致，微型发光二极管的固晶方向与最佳固晶方向T不一致。例如图22示出的微型发光二极管的第一引脚与焊盘组的一个第一子焊盘电连接，第二引脚与该第一子焊盘在第二方向Y排列的第二子焊盘电连接，相应地，在布线基板上，多个微型发光二极管长边延伸方向沿第二方向Y排列。
与该第一子焊盘在第二方向Y排列的第二子焊盘可以为电子元件提供第二个布置方向，例如可以微型发光二极管提供第二个布置方向，这样能兼顾实际固晶方向需求，在一些需要改变微型发光二极管的固晶方向的工艺中，选择合适的焊盘组以适应实际固晶方向，提高效率。
在一些实施例中，如图23所示，多个电子元件包括至少两个电子元件200，至少两个电子元件200中的一个电子元件200A，与焊盘组中沿第一方向X设置的第一子焊盘和第二子焊盘电连接。至少两个电子元件200中的另一个电子元件200B，与焊盘组中沿第二方向Y设置的第一子焊盘和第二子焊盘电连接。
在一些示例中，布线基板100包括多个焊盘组，每个焊盘组各设置有一个电子元件200，在一部分焊盘组中，电子元件200的电极与沿第一方向X布置的第一子焊盘和第二子焊盘电连接；在另一部分焊盘组中，电子元件200的电极与沿第二方向Y布置的第一子焊盘和第二子焊盘电连接。
示例性地，电子元件200可以为微型发光二极管。微型发光二极管包括第一引脚和第 二引脚，每个微型发光二极管与一个焊盘组电连接，例如，多个微型发光二极管中的第一类微型发光二极管的第一引脚与焊盘组的一个第一子焊盘电连接，第二引脚与该第一子焊盘在第一方向X排列的第二子焊盘电连接，相应地，在布线基板上，第一类微型发光二极管长边延伸方向沿第一方向X排列。多个微型发光二极管中的第二类微型发光二极管的第一引脚与焊盘组的一个第一子焊盘电连接，第二引脚与该第一子焊盘在第二方向Y排列的第二子焊盘电连接，相应地，在布线基板上，多个微型发光二极管长边延伸方向沿第二方向Y排列。
在一些实施例中，如图23所示，多个电子元件200中，与焊盘组中沿第二方向Y设置的第一子焊盘和第二子焊盘电连接的电子元件200的数量，大于与焊盘组中沿第一方向X设置的第一子焊盘和第二子焊盘电连接的电子元件的数量。
在一些示例中，电子元件200为微型发光二极管，为降低微型发光二极管固晶过程中固晶支架的换行次数，提高固晶效率，因此微型发光二极管采用最佳固晶方向固晶。也就是说，在布线基板100上，布线基板100的长边方向为第一方向X，多个微型发光二极管的长边延伸方向均与第一方向一致；或者，布线基板100的长边方向为第二方向Y，多个微型发光二极管的长边延伸方向均与第二方向Y一致。
若出现电子元件与子焊盘之间出现虚焊或短路或连接位置偏移等不良时，需要施加侧向的剪切力以将电子元件去除并重新牢固连接在正确的位置，在去除电子元件的过程中可能会损坏子焊盘，导致该子焊盘无法再次实现与电子元件的可靠连接。采用本公开提供的实施例，由于一个焊盘组中包括多组成对设置的第一子焊盘和第二子焊盘，在重新设置电子元件时，可以选择与之前不同的第一子焊盘和/或第二子焊盘完成固晶。在一些情况下，重新设置的电子元件的朝向，与原有电子元件的布置朝向可以不同，例如相互垂直。可以理解的是，整个背板上出现上述不良问题的电子元件数目占比很低，因此，背板上沿某个朝向设置的电子元件的数目应远大于沿另一朝向设置的电子元件的数目。
即两个以上第一子焊盘和第二子焊盘可以在电子元件出现固晶不良时，在修复工艺中作为备用焊盘使用，方便再次对电子元件进行可靠固晶，极大提高良率。
在一些实施例中，如图24所示，背板1100还包括保护胶层400，保护胶层400设置于多个电子元件200远离布线基板100一侧。保护胶层400将电子元件200覆盖以形成保护。
在一些示例中，多个电子元件200远离衬底一侧设置有保护胶层400，保护胶层400可以包覆多个电子元件200，且填充相邻电子元件200之间的间隙。
保护胶层400可以对电子元件200形成保护，防止水氧自电子元件200的引脚处对背板1100形成腐蚀。
示例性地，以电子元件200为微型发光二极管为例，保护胶层400可以为透明保护胶， 透明保护胶将布线基板100上的微型发光二极管包覆，同时可以填充微型发光二极管之间的间隙。
再一方面，本公开的一些实施例还提供一种电子装置，电子装置包括上述另一方面中任一项实施例的背板。
本实施例提供的电子装置采用上述实施例提供的背板，具有与上述实施例所述的背板相同的作用和优点，此处不做赘述。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (16)

  1. 一种布线基板，其中，包括：
    衬底；
    设置于衬底一侧的多条连接走线，所述多条连接走线中的至少一条连接走线包括第一连接端，至少另一条连接走线包括第二连接端，所述第一连接端和所述第二连接端相对设置；
    焊盘组，位于所述第一连接端和所述第二连接端所在区域，所述焊盘组包括至少一个第一子焊盘和至少两个第二子焊盘；所述至少一个第一子焊盘位于所述第一连接端所在区域，至少两个第二子焊盘位于所述第二连接端所在区域；所述至少一个第一子焊盘和至少两个第二子焊盘相互间隔设置；
    所述至少一个第一子焊盘中的一个第一子焊盘与所述至少两个第二子焊盘中一个第二子焊盘沿第一方向相邻设置，所述第一子焊盘与所述至少两个第二子焊盘中的另一个第二子焊盘在第二方向上相邻设置；所述第一方向与所述第二方向相交。
  2. 根据权利要求1所述的布线基板，其中，所述至少一个第一子焊盘中的每个第一子焊盘与所述至少两个第二子焊盘中的两个第二子焊盘分别在所述第一方向和所述第二方向相邻设置。
  3. 根据权利要求1或2所述的布线基板，其中，在所述第一方向上相邻设置的所述第一子焊盘和所述第二子焊盘相距第一距离，在所述第二方向上相邻设置的所述第一子焊盘和所述第二子焊盘相距第二距离，所述第一距离是第二距离的0.9～1.1倍。
  4. 根据权利要求1至3任一项所述的布线基板，其中，所述至少一个第一子焊盘的个数为N，所述至少两个第二子焊盘的个数为M，N和M为正整数，N≥1，N＝M-1。
  5. 根据权利要求1至4任一项所述的布线基板，其中，所述衬底为平行四边形，所述第一方向与所述衬底的较长边平行。
  6. 根据权利要求1至5任一项所述的布线基板，其中，所述第一连接端和所述第二连接端相互靠近的边缘具有相同的形状。
  7. 根据权利要求6所述的布线基板，其中，所述第一连接端和所述第二连接端相互靠近的边缘具有阶梯状结构。
  8. 根据权利要求7所述的布线基板，其中，所述至少一个第一子焊盘中的任一第一子焊盘在所述第一方向和/或所述第二方向不与所述至少一个第一子焊盘中的其他第一子焊盘相邻设置。
  9. 根据权利要求8所述的布线基板，其中，所述至少两个第二子焊盘中的任一第二子焊盘在所述第一方向和/或所述第二方向不与所述至少两个第二子焊盘中的其他第二子焊盘相邻设置。
  10. 根据权利要求9所述的布线基板，其中，所述多条连接走线中的每条连接走线包 括主体部，在所述第一连接端和所述第二连接端相对设置的两条连接走线中，一条连接走线的主体部沿所述第一方向延伸，另一条连接走线的主体部沿所述第二方向延伸。
  11. 根据权利要求1至10任一项所述的布线基板，其中，所述多个焊盘组远离所述衬底一侧设置有钝化层，所述钝化层上设置有多个开口，所述多个开口中的每个开口在所述衬底上的正投影与所述焊盘组中的一个第一子焊盘或第二子焊盘在所述衬底上的正投影重叠。
  12. 一种背板，其中，所述背板包括：
    如上述权利要求1至11任一项所述的布线基板，
    多个电子元件，设置于所述布线基板的焊盘组一侧，所述电子元件至少与所述焊盘组中沿第一方向或第二方向相邻设置的一个第一子焊盘和一个第二子焊盘连接。
  13. 根据权利要求12所述的背板，其中，所述多个电子元件包括至少两个电子元件，所述至少两个电子元件中的一个电子元件，与所述焊盘组中沿所述第一方向设置的所述第一子焊盘和所述第二子焊盘电连接；
    所述至少两个电子元件中的另一个电子元件，与所述焊盘组中沿所述第二方向设置的所述第一子焊盘和所述第二子焊盘电连接。
  14. 根据权利要求13所述的背板，其中，所述多个电子元件中，与所述焊盘组中沿所述第二方向设置的所述第一子焊盘和所述第二子焊盘电连接的电子元件的数量，大于与所述焊盘组中沿所述第一方向设置的所述第一子焊盘和所述第二子焊盘电连接的电子元件的数量。
  15. 根据权利要求14所述的背板，其中，所述多个焊盘组包括钝化层，所述钝化层上设置有多个开口，所述多个电子元件设置于所述钝化层远离所述衬底的一侧，且每个所述电子元件的电极通过所述开口与所述焊盘组电连接；
    所述背板还包括保护胶层，所述保护胶层设置于所述多个电子元件远离所述布线基板一侧；
    所述保护胶层填充相邻所述电子元件之间的间隙，以及所述多个开口中未被所述电子元件覆盖的开口。
  16. 一种电子装置，其中，包括如上述权利要求12至15任一项所述的背板。
PCT/CN2023/095044 2022-06-13 2023-05-18 一种布线基板、背板和电子装置 WO2023241303A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210663553.X 2022-06-13
CN202210663553.XA CN115084345A (zh) 2022-06-13 2022-06-13 一种布线基板、背板和电子装置

Publications (1)

Publication Number Publication Date
WO2023241303A1 true WO2023241303A1 (zh) 2023-12-21

Family

ID=83250716

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2023/095044 WO2023241303A1 (zh) 2022-06-13 2023-05-18 一种布线基板、背板和电子装置

Country Status (2)

Country Link
CN (1) CN115084345A (zh)
WO (1) WO2023241303A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115084345A (zh) * 2022-06-13 2022-09-20 合肥京东方瑞晟科技有限公司 一种布线基板、背板和电子装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6403895B1 (en) * 1999-02-10 2002-06-11 Sharp Kabushiki Kaisha Wiring substance and semiconductor
CN111308815A (zh) * 2020-02-28 2020-06-19 上海中航光电子有限公司 阵列基板及显示面板
CN112102725A (zh) * 2020-09-21 2020-12-18 昆山国显光电有限公司 阵列基板、显示面板及显示模组
CN112242476A (zh) * 2019-07-16 2021-01-19 佛山市国星光电股份有限公司 一种led显示单元组及显示面板
CN113126375A (zh) * 2021-04-29 2021-07-16 厦门天马微电子有限公司 显示模组及显示装置
CN114280841A (zh) * 2020-09-27 2022-04-05 合肥鑫晟光电科技有限公司 一种发光基板及显示装置
CN115084345A (zh) * 2022-06-13 2022-09-20 合肥京东方瑞晟科技有限公司 一种布线基板、背板和电子装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6403895B1 (en) * 1999-02-10 2002-06-11 Sharp Kabushiki Kaisha Wiring substance and semiconductor
CN112242476A (zh) * 2019-07-16 2021-01-19 佛山市国星光电股份有限公司 一种led显示单元组及显示面板
CN111308815A (zh) * 2020-02-28 2020-06-19 上海中航光电子有限公司 阵列基板及显示面板
CN112102725A (zh) * 2020-09-21 2020-12-18 昆山国显光电有限公司 阵列基板、显示面板及显示模组
CN114280841A (zh) * 2020-09-27 2022-04-05 合肥鑫晟光电科技有限公司 一种发光基板及显示装置
CN113126375A (zh) * 2021-04-29 2021-07-16 厦门天马微电子有限公司 显示模组及显示装置
CN115084345A (zh) * 2022-06-13 2022-09-20 合肥京东方瑞晟科技有限公司 一种布线基板、背板和电子装置

Also Published As

Publication number Publication date
CN115084345A (zh) 2022-09-20

Similar Documents

Publication Publication Date Title
KR100321883B1 (ko) 반도체소자의실장구조및실장방법과,액정표시장치
KR100598032B1 (ko) 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 디스플레이패널 어셈블리
JP2008283195A (ja) アラインマーク、該アラインマークを具備する半導体チップ、該半導体チップを具備する半導体パッケージ並びに該半導体チップ及び該半導体パッケージの製造方法
TW200812448A (en) Flexible electronic assembly
CN110568681B (zh) 显示面板及液晶显示器
WO2023241303A1 (zh) 一种布线基板、背板和电子装置
KR102322539B1 (ko) 반도체 패키지 및 이를 포함하는 디스플레이 장치
WO2021062630A1 (zh) 背板以及玻璃基线路板
US7508073B2 (en) Wiring board, semiconductor device using the same, and method for manufacturing wiring board
US6483042B2 (en) Substrate for mounting semiconductor integrated circuit device
WO2023005610A1 (zh) 驱动基板及其制备方法、发光装置
US20220330430A1 (en) Bonding pad structure
US6853080B2 (en) Electronic device and method of manufacturing the same, and electronic instrument
CN114585173A (zh) 一种显示装置及其制备方法
TWI361476B (en) Semiconductor package and display apparatus
JP4488073B2 (ja) 電気接続装置
TWI832687B (zh) 側面電路結構及其製造方法
TWI796799B (zh) 顯示裝置
WO2023184505A1 (zh) 阵列基板及其制备方法、显示装置
WO2024036636A1 (zh) 基板和电子装置
TWI728438B (zh) 半導體裝置
WO2024031371A1 (zh) 基板和电子装置
WO2024031563A1 (zh) 显示面板、显示装置及拼接显示装置
WO2024031372A1 (zh) 基板和电子装置
JP2989271B2 (ja) ベアチップ搭載ボード、ベアチップ搭載ボードの製造方法及びベアチップの電極形成方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23822873

Country of ref document: EP

Kind code of ref document: A1