WO2023171573A1 - 基板の検出方法及びロードポート - Google Patents

基板の検出方法及びロードポート Download PDF

Info

Publication number
WO2023171573A1
WO2023171573A1 PCT/JP2023/008114 JP2023008114W WO2023171573A1 WO 2023171573 A1 WO2023171573 A1 WO 2023171573A1 JP 2023008114 W JP2023008114 W JP 2023008114W WO 2023171573 A1 WO2023171573 A1 WO 2023171573A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
imaging
substrate
imaging data
double
Prior art date
Application number
PCT/JP2023/008114
Other languages
English (en)
French (fr)
Inventor
圭悟 佐藤
裕司 宮下
克己 安田
光敏 落合
Original Assignee
シンフォニアテクノロジー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シンフォニアテクノロジー株式会社 filed Critical シンフォニアテクノロジー株式会社
Publication of WO2023171573A1 publication Critical patent/WO2023171573A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations

Definitions

  • the present application relates to a technology for detecting a semiconductor substrate (hereinafter abbreviated as "substrate”) housed in a container.
  • substrate a semiconductor substrate housed in a container.
  • Patent Document 1 discloses a door unit that is integrally provided in a door portion that moves up and down between a closed position that closes an opening communicating with a container that accommodates a plurality of wafers in multiple stages, which is an example of a substrate, and an open position that opens it.
  • the mapping sensor includes a light emitting unit that emits imaging light toward the wafer, and an image within the illumination area illuminated by the light emitting unit to obtain a captured image.
  • a load port having an imaging section is described.
  • FIG. 9 shows a state in which there are variations in the mounting positions of the slots SL for storing wafers in the container, and the imaging position of the camera 20 is shifted above the position of the wafer to be photographed.
  • the camera 20 takes an image of the double wafer W3 in this state, the lower wafer W3B is hidden behind the upper wafer W3A, and only the upper wafer W3A appears in the captured image. Therefore, if image analysis is performed on this captured image, it will be determined that the wafer W3 is housed singly in the container, resulting in an error in the determination.
  • the purpose of the present application is to provide a technology that makes it possible to accurately detect the accommodation state of substrates in a container.
  • the substrate detection method of the present application uses first imaging data obtained by imaging a substrate accommodated in a slot in a container from a first height, and imaging data obtained by imaging the same substrate at a second height.
  • the present invention is characterized in that the accommodated state of the substrate is detected based on the second image data obtained by capturing the image from above.
  • the upper board may be protruding from the lower board, or conversely, the lower board may be protruding from the upper board. Even in this case, both the upper substrate and the lower substrate are captured in at least one of the first imaging data and the second imaging data. Therefore, by performing, for example, image analysis based on the first imaging data and the second imaging data, it is possible to accurately detect the accommodated state of the board, particularly the double state.
  • the first imaging data is obtained by imaging at a position within the upper limit of the variation range within the container from the accommodation position of the substrate to be imaged
  • the second imaging data is obtained by imaging the substrate to be imaged at a position within the range of variation within the container.
  • the image may be obtained by imaging at a position within the lower limit of the variation range within the container from the storage position.
  • the first imaging data and the second imaging data are obtained by imaging the same board at different heights, and the board is doubled based on the first imaging data and the second imaging data. It is possible to accurately detect the state of
  • the first imaging data is obtained by imaging at a storage position of a board stored a predetermined stage before the board to be imaged
  • the second imaging data is obtained by imaging at a storage position of a board stored at a predetermined stage after the board to be imaged.
  • the image may be obtained by taking an image at the accommodated position of the substrate.
  • the first imaging data is obtained by imaging the board to be detected in the double state from above
  • the second imaging data is obtained by imaging the board to be detected in the double state from below. Therefore, it is possible to accurately detect that the board is in a double state based on the first imaging data and the second imaging data.
  • the first and second imaging data are acquired by an imaging device integrally provided with a door that moves up and down between a closed position where the opening provided in the container is closed and an open position where the opening is opened.
  • the imaging position of the imaging device may be calculated based on position information for the door detected while the door is moving up and down.
  • the substrate detection method of the present application is a substrate detection method for detecting the accommodation state of a substrate accommodated in a slot in a container, the substrate is imaged from a first height, and the substrate is imaged from a first height. a step of acquiring one imaged data, a step of imaging the same board from a second height and acquiring second imaged data, a step of detecting the number of boards reflected in the first and second imaged data, The method is characterized in that it includes a step of determining whether there is an abnormality in the number of substrates captured in the first and second image data.
  • the load port of the present application includes a container that accommodates substrates in multiple stages, an imaging device that images the substrates accommodated in the container, and a device that controls the imaging device to move the substrates to a first height.
  • the board is imaged from above, and the board is also imaged from a second height, and first and second imaging data are acquired from the imaging device, respectively, and the accommodated state of the board is determined based on the acquired first and second imaging data.
  • the present invention is characterized by comprising a controller for detecting.
  • FIG. 2 is a side sectional view of a load port according to an embodiment of the present application.
  • FIG. 2 is a side sectional view showing a state in which the door portion of the FOUP is moved downward together with the lid portion of the FOUP from the state shown in FIG. 1;
  • FIG. 2 is a diagram showing an example of the positional relationship between the camera, the illumination, and the wafer to be photographed in FIG. 1;
  • FIG. 2 is a block diagram showing a control configuration of the load port in FIG. 1.
  • FIG. 5 is a flowchart showing the procedure of a first double wafer detection process executed by the controller in FIG. 4, particularly the CPU.
  • FIG. 6 is a schematic diagram showing how the first double wafer detection process in FIG. 5 is being executed.
  • FIG. 5 is a flowchart showing the procedure of a second double wafer detection process executed by the controller in FIG. 4, particularly the CPU.
  • FIG. 8 is a schematic diagram showing how the second double wafer detection process in FIG. 7 is being executed.
  • FIG. 6 is a diagram for explaining a case where a conventional load port cannot detect a double wafer.
  • FIG. 1 shows a side cross section of a load port 3 according to an embodiment of the present application.
  • the load port 3 is installed and used in semiconductor manufacturing equipment (not shown) that performs various processes on wafers, and is used between a FOUP (Front-Opening Unified Pod) 7 that accommodates multiple wafers and the semiconductor manufacturing equipment. It plays the role of an interface part.
  • FOUP Front-Opening Unified Pod
  • a panel 31 is vertically erected from the rear of legs 35 to which casters and installation legs are attached, and a horizontal base 33 is provided forward from a height position of about 60% of this panel 31. There is.
  • a mounting table 34 for mounting the FOUP 7 is provided on the upper part of the horizontal base 33.
  • the FOUP 7 is composed of a main body 71 having an internal space Sf for accommodating the wafer W, and a lid part 72 that can close an opening 71a provided on one surface of the main body 71 to serve as a loading/unloading entrance for the wafer W.
  • the cover 72 When the cover 72 is correctly placed on the mounting table 34, the cover 72 faces the panel 31. Note that the mounting table 34 can be moved in the front and rear directions with the FOUP 7 mounted thereon.
  • the load port 3 is equipped with an opening/closing mechanism 6 for opening and closing the opening 42.
  • the opening/closing mechanism 6 includes a door portion 61 for opening and closing the opening 42, a support frame 63 for supporting the door portion 61, and a movable block that supports the support frame 63 so as to be movable in the front-rear direction via a slide support means 64. 65, and a slide rail 66 that supports the movable block 65 so as to be movable in the vertical direction relative to the panel main body 31b.
  • the support frame 63 supports the rear lower part of the door part 61, and after extending downward, passes through the slit-shaped insertion hole 31d provided in the panel body 31b and extends to the front of the panel body 31b. It has a roughly crank-shaped shape that extends toward the front.
  • a slide support means 64, a movable block 65, and a slide rail 66 for supporting the support frame 63 are provided in front of the panel body 31b.
  • actuators 5 for moving the door section 61 in the front-rear direction and in the up-down direction are provided in each direction, and drive commands are given to these from the controller 11. This allows the door portion 61 to be moved in the front-back direction and the up-down direction.
  • the door section 61 is equipped with a connecting means (not shown) for performing a latch operation for opening and closing the lid section 72 of the FOUP 7 and for holding the lid section 72.
  • a connecting means (not shown) for performing a latch operation for opening and closing the lid section 72 of the FOUP 7 and for holding the lid section 72.
  • the lid part 72 can be made openable by suctioning the lid part 72, and the lid part 72 can be connected to the door part 61 to form an integrated state. Conversely, it is also possible to release the connection between the lid part 72 and the door part and attach the lid part 72 to the main body 71 to bring it into the closed state.
  • the suction of the lid part 72 is released and the lid part 72 can be removed from the main body 71, and the lid part 72 is held integrally by the door part 61. From this state, the door portion 61 is moved rearward together with the support frame 63. By doing so, the lid portion 72 of the FOUP 7 can be separated from the main body 71 to open the internal space Sf.
  • the door portion 61 is moved downward together with the support frame 63.
  • the rear of the opening 71a serving as the loading/unloading entrance of the FOUP 7 can be largely opened, and the wafer can be moved between the FOUP 7 and the semiconductor manufacturing apparatus.
  • the operation when opening the opening 71a of the FOUP 7 has been described above, but when closing the opening 71a of the FOUP 7, the operation opposite to the above operation may be performed.
  • the camera 20 and the lighting 21 are integrally fixed to the upper edge of the door 61.
  • the camera 20 is located on the right side of the upper edge of the door portion 61 from the center in the left-right direction perpendicular to the front-rear direction, and the illumination 21 is placed on the left side of the center, such as by known fastening means. (not shown) or the like. Therefore, when the door 61 closes the opening 42, that is, when the opening 71a of the FOUP 7 closes, the camera 20 and the illumination 21 detect the wafers W accommodated in the FOUP 7 (see FIG. 6). ), the wafer W is placed above the wafer W accommodated in the uppermost position.
  • the camera 20 is disposed facing in a direction to take an image of the wafer W from an oblique angle.
  • One reason for arranging the camera 20 in this manner is that if the wafer W is imaged from the front, the reflected light from the side wall of the FOUP 7 will be reflected in the image data, making it difficult to image the wafer W properly.
  • Another reason is that if the wafer W is imaged from the front, the distance between the wafer W and the camera 20 is too short and it is difficult to focus. This is to increase the distance and make it easier to focus.
  • the illumination 21 is formed into a wide shape using, for example, an LED tape. The illumination 21 irradiates the wafer W housed in the FOUP 7 with light so that the wafer W is captured in image data obtained by imaging the wafer W with the camera 20 in a recognizable state.
  • the camera 20 is controlled by the controller 11 to photograph each wafer W housed in the FOUP 7 when the door section 61 moves horizontally toward the rear and then moves toward the bottom.
  • FIG. 4 shows the control configuration of the load port 3.
  • the load port 3 includes a control device 10, and the control device 10 includes a controller 11 and a motor driver 12.
  • the controller 11 is connected to a motor driver 12, and the motor driver 12 is connected to an electromagnetic motor 51 that constitutes the actuator 5. Further, the controller 11 is connected to a camera 20.
  • the controller 11 has a CPU 11A and a memory 11B.
  • the memory 11B includes, for example, RAM, ROM, flash memory, etc., and stores information related to control and processing.
  • the memory 11B also stores control programs for executing various control processes including first and second double wafer detection processes (see FIGS. 5 and 7), which will be described later.
  • the CPU 11A performs various controls on the load port 3 by executing various control programs stored in the memory 11B.
  • the controller 11 controls the electromagnetic motor 51 via the motor driver 12 in the process of performing various controls on the load port 3.
  • the electromagnetic motor 51 is used as a power source when the actuator 5 moves the door portion 61 in the vertical direction.
  • the controller 11 supplies pulse signals to the motor driver 12.
  • the motor driver 12 controls the rotation axis of the stepping motor so that the rotation angle corresponds to the number of pulses of the input pulse signal. Therefore, the controller 11 can indirectly know the current vertical position of the door portion 61 by integrating the number of pulses of the pulse signals supplied to the motor driver 12 (including integration of negative values).
  • the controller 11 can also know the current position of the camera 20, so the camera 20 can take an image at any position from when the door 61 changes the opening 42 from the fully closed state to the fully open state. becomes.
  • Imaging data obtained by imaging by the camera 20 is transmitted from the camera 20 to the controller 11.
  • the controller 11 temporarily stores the imaging data received from the camera 20 in the memory 11B. Then, the controller 11 performs image processing on the image data stored in the memory 11B, and determines whether each wafer W accommodated in each slot SL is a double wafer.
  • FIG. 5 shows the procedure of the first double wafer detection process executed by the controller 11, particularly the CPU 11A.
  • the first double wafer detection process is started at a predetermined timing such as before the transfer of the wafer W from the FOUP 7 begins, for example, at the timing when the door 61 of the load port 3 is raised and lowered in order to open the lid 72 of the FOUP 7. .
  • a step will be denoted as "S".
  • the CPU 11A first sets a counter m to an initial value "1" for counting the wafers W housed in the FOUP 7 one by one from the top (S10).
  • the CPU 11A determines whether the imaging position of the camera 20 has reached the upper limit position U of the wafer Wm (S12).
  • the upper limit position U is the upper limit position caused by variations in the mounting positions of the slots SL. In other words, it shows the upper limit of the position that is shifted upward due to variations from the designed mounting position. Note that the range of variation is predefined, so if the designed mounting position is known, the upper limit position caused by the variation can be specified.
  • the system waits until the imaging position of the camera 20 reaches the upper limit position U of the wafer Wm. (S12: YES), the CPU 11A instructs the camera 20 to take an image at that position (S14). and.
  • the CPU 11A acquires the image data mU obtained by the camera 20 from the camera 20 (S16), and temporarily stores it in the memory 11B, for example.
  • FIG. 6A shows the camera 20 reaching the upper limit position U of the wafer W3 housed in the third slot SL from the top and taking an image at that position.
  • the CPU 11A determines whether the imaging position of the camera 20 has reached the lower limit position L of the wafer Wm (S18).
  • This lower limit position L is a lower limit position caused by variations in the mounting positions of the slots SL. Then, if the imaging position of the camera 20 has not yet reached the lower limit position L of the wafer Wm (S18: NO), the CPU 11A waits until the imaging position of the camera 20 reaches the lower limit position L of the wafer Wm ( S18: YES), instructs the camera 20 to take an image at that position (S20), acquires the image data mL obtained by the image taken by the camera 20 from the camera 20 (S22), and temporarily stores it in the memory 11B, for example. save.
  • FIG. 6(b) shows the camera 20 reaching the lower limit position L of the wafer W3 stored in the third slot SL from the top and taking an image at that position.
  • the CPU 11A determines whether or not the imaging of all wafers Wm housed in the FOUP 7 has been completed. It is determined whether the imaging at the lower limit position has been completed (S26). Since the number of stages of wafers W that can be accommodated in the FOUP 7 is known, the determination in S26 is easy by comparing the value of the counter m and the number of stages. In this judgment, if there are still wafers W to be imaged (S26: NO), the CPU 11A returns the process to S12 and repeats the process from S12 onwards. On the other hand, if imaging for all wafers Wm has been completed (S26: YES), the CPU 11A advances the process to S28.
  • the CPU 11A detects the double wafer of the wafer Wn based on the image data nU and image data nL temporarily stored in the memory 11B. If the wafer Wn is a double wafer, and the upper wafer Wn is wafer WnA and the lower wafer Wn is wafer WnB, then the upper wafer WnA is protruding closer to the camera 20 than the lower wafer WnB. Conversely, it is conceivable that the lower wafer WnB is protruding closer to the camera 20 than the upper wafer WnA.
  • the example in FIG. 6 shows a state in which the upper wafer W3A protrudes closer to the camera 20 than the lower wafer W3B. In the example of FIG.
  • the upper wafer WnA and the lower wafer WnB are both captured in at least one of the imaged data nU and the imaged data nL. Therefore, by analyzing the image data nU and nL, it is possible to detect that the wafer Wn is a double wafer.
  • the upper limit position and the lower limit position of the wafer Wn to be detected are captured while changing the detection target to obtain the captured image data nU and the captured image data nL, and after the imaging of all the wafers W is completed, the final Double wafers are detected from the upper wafer W to the lowermost wafer W. Therefore, a plurality of double wafers W may be detected.
  • the CPU 11A determines whether or not a double wafer has been detected (S30), and if a double wafer has been detected (S30: YES), the CPU 11A determines in which slot SL the wafer W in which the double wafer has been detected is accommodated. After specifying whether the double wafer is present and notifying it (S32), the first double wafer detection process ends.
  • a method of notifying for example, a method of displaying on a display or a method of notifying by voice can be considered, but any method may be adopted.
  • the accommodated wafers W It becomes possible to accurately detect that the wafer is a double wafer.
  • images are taken when the imaging position of the camera 20 accurately reaches the upper limit position U and the lower limit position L of each wafer W, but the present invention is not limited to this. Even if the position is slightly below U or slightly above the lower limit position L, a double wafer can be detected using at least one of the imaging data U and imaging data L obtained by imaging at that position. All you have to do is take an image.
  • FIG. 7 shows the procedure of the second double wafer detection process executed by the controller 11, particularly the CPU 11A.
  • the second double wafer detection process is designed to accurately detect whether or not the wafer W accommodated in the FOUP 7 is a double wafer.
  • This process differs from the double wafer detection process No. 1 in that the number of times the camera 20 takes images of the wafer W is reduced.
  • the first double wafer detection process and the second double wafer detection process are not performed in parallel, and whether or not the wafer W accommodated in the FOUP 7 is a double wafer can be detected by either one of them. You only need to do one.
  • the timing for starting the second double wafer detection process may be the same as the timing for starting the first double wafer detection process.
  • the CPU 11A first sets the counter m to the initial value "0" (S40).
  • This counter m functions similarly to the counter m defined in the first double wafer detection process.
  • the initial value of the counter m is different from the initial value in the first double wafer detection process.
  • the CPU 11A determines whether the wafer Wm has reached the accommodation position (S42).
  • the accommodation position of the wafer Wm is the position where the wafer Wm is accommodated when the slot SL is attached to the designed attachment position.
  • the system waits until the imaging position of the camera 20 reaches the housing position of the wafer Wm (S42). :YES), the CPU 11A instructs the camera 20 to take an image at that position (S44).
  • the angle of view of the camera 20 may be within the range in which the wafer Wm+ ⁇ accommodated in the first slot SL is imaged.
  • the angle of view of 20 needs to be in a range where three wafers Wm-1 to Wm+1 or more of wafers W accommodated in slots SL of three or more stages are imaged.
  • the CPU 11A obtains the image data m captured by the camera 20 from the camera 20 (S46), and temporarily stores it in the memory 11B, for example.
  • FIG. 8A shows the camera 20 reaching the storage position of the wafer W2 stored in the second slot SL from the top and taking an image at that position.
  • the CPU 11A increments the count value of the counter m by "1" (S48), and then determines whether imaging of all wafers Wm+1 housed in the FOUP 7 has been completed (S50).
  • all the wafers Wm+1 mean a virtual wafer W one stage after the wafer W at the bottom stage.
  • the CPU 11A returns the process to S42 and repeats the process from S42 onwards.
  • the CPU 11A advances the process to S52. In this way, in the second double wafer detection process, an image is also captured at the virtual accommodating position of the wafer W one stage after the lowest wafer W, and the captured image data m is obtained.
  • the CPU 11A selects the image data based on the image data n-1 and the image data n+1 among all the image data including the image data of two images at the virtual storage position of the wafer W, which is temporarily stored in the memory 11B. Then, the double wafer of wafer Wn is detected.
  • the image data n-1 obtained by detecting the double wafer of wafer Wn at the accommodation position of the wafer Wn-1, which is accommodated in the slot SL one stage before, and the slot SL one stage after it. This is performed based on the imaging data n+1 obtained by imaging at the accommodation position of the wafer Wn+1 accommodated in the SL.
  • FIG. 8(b) shows the camera 20 reaching the storage position of the wafer W4 stored in the fourth slot SL from the top and taking an image at that position. Then, based on the imaging data 2 obtained by imaging at the imaging position of FIG. 8(a) and the imaging data 4 obtained by imaging at the imaging position of FIG. 8(b), the double Wafer is being detected. As shown in FIG. 8, imaging data 2 shows the state in which the wafer W3 is imaged by the camera 20 from above, and imaging data 4 shows the state in which the wafer W3 is imaged by the camera 20 from below. Therefore, if the wafer W3 is a double wafer as in the example of FIG. The lower wafer W3B becomes a blind spot of the upper wafer W3A and is not photographed.
  • the lower wafer W3B is not in the blind spot of the upper wafer W3A, and both wafers W3A and W3B are captured. Contrary to the example in FIG. 8, if the lower wafer W3B is protruding closer to the camera 20 than the upper wafer W3A, only the lower wafer W3B is captured in the image data 4, and the upper wafer W3B is The wafer W3A is not photographed because it is a blind spot of the lower wafer W3B. On the other hand, in image data 2, the lower wafer W3B is not in the blind spot of the upper wafer W3A, and both wafers W3A and W3B are captured.
  • the upper wafer WmA and the lower wafer WmB are both captured in at least one of the imaged data n-1 and the imaged data n+1. Therefore, by image-analyzing the image data n-1 and the image data n+1, it is possible to detect that the wafer Wn is a double wafer.
  • the accommodated wafers W It becomes possible to accurately detect that the wafer is a double wafer.
  • the number of image data is twice the number of wafers W accommodated in the FOUP 7 (even in the case of double wafers, it is counted as one)
  • the number of image data is the number of wafers W accommodated in the FOUP 7 (even in the case of double wafers, it is counted as one) + 2. Therefore, the number of times of imaging in the second double wafer detection process is smaller than the number of times of imaging in the first double wafer detection process.
  • the method for detecting the wafer W of the present embodiment uses the first imaging data obtained by imaging the wafer W accommodated in the slot SL in the FOUP 7 from above, and the first imaging data obtained by imaging the wafer W from below. It is detected that the wafer W is a double wafer based on the second imaging data obtained.
  • the wafer W is an example of a "substrate.”
  • FOUP7 is an example of a "container”.
  • the upper part is an example of the "first height.”
  • the lower part is an example of the "second height.”
  • Double wafer is an example of a "contained state”.
  • the upper wafer WA may protrude from the lower wafer WB, or conversely, the lower wafer WB may protrude from the upper wafer WA. Even in this state, both the upper wafer WA and the lower wafer WB are captured in at least one of the first image data and the second image data. Therefore, double wafers can be accurately detected for each wafer W by, for example, image analysis based on the first imaging data and the second imaging data.
  • the imaging data mU is obtained by imaging at the upper limit position U within the range in which the accommodation position of the wafer W to be imaged varies within the FOUP 7, and the imaging data mL is obtained by imaging the accommodation position of the wafer W to be imaged. is obtained by imaging at the lower limit position L within the range of variation within the FOUP 7.
  • the imaging data mU is an example of "first imaging data.”
  • the upper limit position U is an example of "a position within the upper limit”.
  • the imaging data mL is an example of "second imaging data”.
  • the lower limit position L is an example of "a position within the lower limit.”
  • the imaging data mU is obtained by imaging each wafer from above, and the imaging data mL is obtained by imaging each wafer W from below. Double wafers can be accurately detected for each wafer W based on the mL.
  • the imaging data n-1 is obtained by imaging at a storage position of a wafer stored one stage before the wafer W to be imaged
  • the imaging data n+1 is obtained by imaging at a storage position of a wafer one stage before the wafer W to be imaged. This image was obtained by taking an image at a later storage position.
  • the imaging data n-1 is an example of "first imaging data.”
  • Imaging data n+1 is an example of "second imaging data.”
  • the first stage is an example of a "predetermined stage.”
  • imaging data n-1 is obtained by imaging the wafer to be detected in the double wafer from above
  • imaging data n+1 is obtained by imaging the wafer to be detected in the double wafer from below.
  • double wafers can be accurately detected for each wafer W based on the image data n-1 and image data n+1.
  • the first and second imaging data are obtained by a camera 20 provided integrally with the door 61 that moves up and down between a closed position where the opening 71a provided in the FOUP 7 is closed and an open position where the opening 71a is opened.
  • the imaging position of the camera 20 is calculated based on the position information for the door 61 detected while the door 61 is moving up and down.
  • the opening 71a is an example of an "opening”.
  • the camera 20 is an example of an "imaging device.”
  • the imaging position of the camera 20 can be known without using any special means or method for detecting only the imaging position of the camera 20, so that the imaging device can be accurately positioned at the imaging position while suppressing the manufacturing cost of the device. It becomes possible to take images according to the
  • the FOUP 7 is used as a container for storing the wafer W, but other containers such as a FOSB (Front Opening Shipping Box) may be used.
  • FOSB Front Opening Shipping Box
  • a stepping motor was used as an example of the electromagnetic motor 51, but the electromagnetic motor 51 is not limited to this, and a servo motor may be used.
  • the current position of the door section 61 in the vertical direction may be indirectly known based on the information acquired from the encoder. Furthermore, if a sensor or the like is provided that directly detects the current position of the door section 61 in the vertical direction, the current position of the camera 20 is calculated based on the output from the sensor. Good too.
  • the camera 20 and the illumination 21 are configured separately, but the present invention is not limited to this.
  • a mapping sensor including the camera and the illumination may be used, and the mapping sensor may be used to The image may be taken.
  • the present invention was explained using the wafer W as an example of the detection target, but the present invention is not limited to this, and the present invention can be applied to square substrates such as glass substrates, resin substrates, and liquid crystal substrates. Good too.
  • the camera 20 is moved from top to bottom to image the wafer W, but the order of imaging is not limited to this. Alternatively, the order may be set arbitrarily by the operator.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

ウエハＷの検出方法は、ＦＯＵＰ７内のスロットＳＬに収容されたウエハＷを上方から撮像して得られた第１撮像データと、同ウエハＷを下方から撮像して得られた第２撮像データとに基づいて、ウエハＷについてダブルウエハであることを検出する。ウエハＷがダブルウエハである場合、上側のウエハＷＡが下側のウエハＷＢより飛び出している状態と、逆に下側のウエハＷＢが上側のウエハＷＡより飛び出している状態とが考えられるが、いずれの状態であっても、第１撮像データと第２撮像データのうち、少なくともいずれか一方には、上側のウエハＷＡと下側のウエハＷＢがともに写ることになる。したがって、第１撮像データ及び第２撮像データに基づいて、例えば画像解析することにより、各ウエハＷに対してダブルウエハを正確に検出することができる。

Description

基板の検出方法及びロードポート
　本願は、容器内に収容された半導体基板（以下「基板」と略す）を検出する技術に関するものである。
　特許文献１には、基板の一例である複数のウエハを多段に収容する容器内に連通する開口部を閉塞する閉塞位置と開放する開放位置との間で昇降移動するドア部に一体的に設けられ、ウエハの状態を検出するマッピングセンサを備え、マッピングセンサは、ウエハに向けて撮像用の光を照射する発光部と、発光部によって照明された照明領域内を撮像して撮像画像を取得する撮像部を有するロードポートが記載されている。
特開２０１９－１０２７５３号公報
　しかし、特許文献１に記載のロードポートでは、容器内に収容された各基板をマッピングセンサによって撮像するときに、容器内における各基板の上下方向の収容位置のばらつきを考慮していないので、実際には１スロットに２枚の基板（「ダブルの状態」ともいう）が収容されているにも拘わらず、単体で収容されていると判断してしまうことがある。
　図９は、ウエハを容器内に収容するためのスロットＳＬの取付位置にばらつきがあり、カメラ２０の撮像位置が被撮影対象のウエハの位置より上方にずれている状態を示している。この状態でカメラ２０がダブルウエハになっているウエハＷ３を撮像すると、下側のウエハＷ３Ｂが上側のウエハＷ３Ａの陰に隠れ、撮像画像には、上側のウエハＷ３Ａのみが写ることになる。したがって、この撮像画像に対して画像解析を行うと、ウエハＷ３は、容器内に単体で収容されていると判断され、判断に誤りが生ずることになる。
　本願は、容器内の基板の収容状態を正確に検出することが可能となる技術を提供することを目的とする。
　上記目的を達成するため、本願の基板の検出方法は、容器内のスロットに収容された基板を第１の高さから撮像して得られた第１撮像データと、同基板を第２の高さから撮像して得られた第２撮像データとに基づいて、基板の収容状態を検出することを特徴とする。
　基板がダブルの状態である場合、上側の基板が下側の基板より飛び出している状態と、逆に下側の基板が上側の基板より飛び出している状態とが考えられるが、いずれの状態であっても、第１撮像データと第２撮像データのうち、少なくともいずれか一方には、上側の基板と下側の基板がともに写ることになる。したがって、第１撮像データ及び第２撮像データに基づいて、例えば画像解析することにより、基板の収容状態、特にダブルの状態を正確に検出することができる。
　また、第１撮像データは、撮像対象の基板の収容位置から容器内でばらつく範囲内の上限以内までの位置で撮像して得られたものであり、第２撮像データは、撮像対象の基板の収容位置から容器内でばらつく範囲内の下限以内までの位置で撮像して得られたものであるようにしてもよい。
　これにより、第１撮像データと第２撮像データとは、同じ基板を、高さを変えて撮像して得られたものとなって、第１撮像データ及び第２撮像データに基づいて基板がダブルの状態であることを正確に検出することができる。
　また、第１撮像データは、撮像対象の基板より所定段前に収容された基板の収容位置で撮像して得られたものであり、第２撮像データは、撮像対象の基板より所定段後に収容された基板の収容位置で撮像して得られたものであるようにしてもよい。
　これにより、第１撮像データは、ダブルの状態の検出対象となる基板を上方から撮像して得られたものとなり、第２撮像データは、ダブルの状態の検出対象となる基板を下方から撮像して得られたものとなって、第１撮像データ及び第２撮像データに基づいて基板がダブルの状態であることを正確に検出することができる。
　また、第１及び第２撮像データは、容器に設けられた開口部を閉塞する閉塞位置と開口部を開放する開放位置との間で昇降移動する扉部に一体的に設けられた撮像装置により撮像して得られたものであり、撮像装置の撮像位置は、扉部が昇降移動しているときに検知した扉部のための位置情報に基づいて算出するようにしてもよい。
　これにより、撮像装置の撮像位置だけを検知するための特別な手段や方法を用いずに、その撮像位置を知ることができるので、装置の製造コストを抑制しつつ、撮像装置を正確に撮像位置に合わせて撮像することが可能となる。
　上記目的を達成するため、本願の基板の検出方法は、容器内のスロットに収容された基板の収容状態を検出する基板の検出方法であって、第１の高さから基板を撮像し、第１撮像データを取得するステップと、第２の高さから同基板を撮像し、第２撮像データを取得するステップと、第１及び第２撮像データに写った基板の枚数を検知するステップと、第１及び第２撮像データに写った基板の枚数に異常があるか否かを判断するステップと、を含むことを特徴とする。
　これにより、基板の収容状態、特にダブルの状態を正確に検出することができるとともに、検出結果に基づいて異常があるか否かの判断まで行うことができる。
　上記目的を達成するため、本願のロードポートは、基板を多段に収容する容器と、容器内に収容された基板を撮像する撮像装置と、撮像装置を制御することにより、基板を第１の高さから撮像するとともに同基板を第２の高さから撮像し、それぞれ第１及び第２撮像データとして撮像装置から取得し、取得した第１及び第２撮像データに基づいて、基板の収容状態を検出するコントローラと、を備えたことを特徴とする。
　これにより、基板の収容状態、特にダブルの状態を正確に検出することができる。
本願の一実施形態に係るロードポートの側断面図である。 図１の状態よりＦＯＵＰの蓋部とともに扉部を下方に移動させた状態を示す側断面図である。 図１中のカメラと照明と被撮影対象のウエハとの位置関係の一例を示す図である。 図１のロードポートの制御構成を示すブロック図である。 図４のコントローラ、特にＣＰＵが実行する第１のダブルウエハ検出処理の手順を示すフローチャートである。 図５の第１のダブルウエハの検出処理を実行している様子を示す模式図である。 図４のコントローラ、特にＣＰＵが実行する第２のダブルウエハ検出処理の手順を示すフローチャートである。 図７の第２のダブルウエハの検出処理を実行している様子を示す模式図である。 従来のロードポートがダブルウエハを検出できない場合を説明するための図である。
　以下、本願の実施の形態を図面に基づいて詳細に説明する。
　図１は、本願の一実施形態に係るロードポート３の側断面を示している。ロードポート３は、ウエハに対して各種処理を行う半導体製造装置（図示せず）に組み付けられて使用され、複数のウエハを収容するＦＯＵＰ（Front-Opening Unified Pod）７と半導体製造装置との間のインターフェース部分の役割を果たしている。なお、各図において、方向に言及するときには、各図に示される矢印の方向を用いるものとする。
　ロードポート３は、キャスタ及び設置脚の取り付けられる脚部３５の後方よりパネル３１を垂直に起立させ、このパネル３１の約６０％程度の高さ位置より前方に向けて水平基部３３が設けられている。そして、この水平基部３３の上部には、ＦＯＵＰ７を載置するための載置台３４が設けられている。
　ＦＯＵＰ７は、ウエハＷを収容するための内部空間Ｓｆを備えた本体７１と、ウエハＷの搬出入口となるべく本体７１の一面に設けられた開口７１ａを閉止可能な蓋部７２とから構成されており、載置台３４に正しく載置された場合には蓋部７２がパネル３１と対向するようになっている。なお、載置台３４は、ＦＯＵＰ７を載置した状態で、前後方向に移動することが可能となっている。
　ロードポート３は開口４２を開閉するための開閉機構６を備えている。開閉機構６は、開口４２を開閉するための扉部６１と、これを支持するための支持フレーム６３と、この支持フレーム６３をスライド支持手段６４を介して前後方向に移動可能に支持する可動ブロック６５と、この可動ブロック６５をパネル本体３１ｂに対して上下方向に移動可能に支持するスライドレール６６を備えている。支持フレーム６３は、扉部６１の後部下方を支持するものであり、下方に向かって延在した後に、パネル本体３１ｂに設けられたスリット状の挿通孔３１ｄを通過してパネル本体３１ｂの前方に向かって張り出した略クランク状の形状をしている。そして、この支持フレーム６３を支持するためのスライド支持手段６４、可動ブロック６５及びスライドレール６６はパネル本体３１ｂの前方に設けられている。
　さらに、扉部６１の前後方向への移動及び上下方向への移動を行わせるためのアクチュエータ５（図４参照）が、各方向毎に設けられており、これらにコントローラ１１からの駆動指令を与えることで、扉部６１を前後方向及び上下方向に移動させることができるようになっている。
　扉部６１は、ＦＯＵＰ７の蓋部７２を開閉するためのラッチ操作や、蓋部７２の保持を行うための連結手段（図示せず）を備えている。この連結手段では、蓋部７２の吸着を行うことで蓋部７２を開放可能な状態とするとともに、蓋部７２を扉部６１に連結して一体化した状態とすることができる。また、これとは逆に、蓋部７２と扉部との連結を解除するとともに、蓋部７２を本体７１に取付けて閉止状態とすることもできる。
　さらに、連結手段を動作させることで、蓋部７２の吸着を解消して本体７１より取り外し可能とするとともに、扉部６１により蓋部７２を一体的に保持させた状態とする。この状態より、支持フレーム６３とともに扉部６１を後方に向かって移動させる。こうすることで、ＦＯＵＰ７の蓋部７２を本体７１より離間させて内部空間Ｓｆを開放することができる。
　そして、図２に示すように、支持フレーム６３とともに扉部６１を下方に移動させる。こうすることで、ＦＯＵＰ７の搬出入口としての開口７１ａの後方を大きく開放することができ、ＦＯＵＰ７と上記半導体製造装置との間でウエハの移動を行うことが可能となる。以上、ＦＯＵＰ７の開口７１ａを開放する際の動作を説明したが、ＦＯＵＰ７の開口７１ａを閉止する際には、以上の動作と逆の動作を行わせればよい。
　扉部６１の上端縁部には、図３に示すように、カメラ２０及び照明２１が、扉部６１と一体的に固定されている。具体的には、カメラ２０は、扉部６１の上端縁部のうち、前後方向に直交する左右方向の中央部より右側に、また、照明２１は、中央部より左側に、例えば公知の締結手段（図示せず）等によって固定されている。したがって、カメラ２０及び照明２１は、扉部６１が開口４２を閉止状態としているとき、つまりＦＯＵＰ７の開口７１ａが閉止状態となっているとき、ＦＯＵＰ７に収容されている複数のウエハＷ（図６参照）のうち、最上位に収容されているウエハＷよりも上方に配置されている。また、カメラ２０は、ウエハＷを斜めから撮像する方向に向いて配置されている。このようにカメラ２０を配置する１つの理由は、ウエハＷを正面から撮像すると、撮像データ内にＦＯＵＰ７の側壁からの反射光が映り込んでしまい、うまく撮像できないからである。もう１つの理由は、ウエハＷを正面から撮像すると、ウエハＷとカメラ２０との距離が近すぎて、ピントを合わせ難いので、ウエハＷを斜めから撮像することで、ウエハＷとカメラ２０との距離を延ばして、ピントを合わせ易くするためである。これらの効果は、ウエハＷ以外の矩形基板でも同様である。照明２１は、本実施形態では、例えばＬＥＤテープを用いて幅広状に形成されている。照明２１は、ＦＯＵＰ７内に収容されたウエハＷに光を照射し、カメラ２０でウエハＷを撮像して得られた撮像データ内に、ウエハＷが画像認識可能な状態で写るようにしている。
　カメラ２０は、扉部６１が後方に向けて水平移動し、その後に下方に向けて移動するときに、コントローラ１１によりＦＯＵＰ７内に収容された各ウエハＷを撮影するように制御されている。
　図４は、ロードポート３の制御構成を示している。ロードポート３は、制御装置１０を備え、制御装置１０は、コントローラ１１と、モータドライバ１２とを備えている。コントローラ１１は、モータドライバ１２と接続され、モータドライバ１２は、アクチュエータ５を構成する電磁モータ５１と接続されている。また、コントローラ１１は、カメラ２０と接続されている。
　コントローラ１１は、ＣＰＵ１１Ａとメモリ１１Ｂを有する。メモリ１１Ｂは、例えば、ＲＡＭ、ＲＯＭ、フラッシュメモリなどを含み、制御や処理に係わる情報を保存等する。また、メモリ１１Ｂは、後述する第１及び第２のダブルウエハ検出処理（図５及び図７参照）を含む各種制御処理を実行する制御プログラムなどを記憶している。ＣＰＵ１１Ａは、メモリ１１Ｂに記憶された各種制御プログラムを実行することにより、ロードポート３の各種制御を行う。
　コントローラ１１は、ロードポート３の各種制御を行う過程で、モータドライバ１２を介して電磁モータ５１を制御する。電磁モータ５１は、本実施形態では、アクチュエータ５が扉部６１を上下方向へ移動させる際の動力源として使用される。電磁モータ５１として、例えば、ステッピングモータを採用した場合、コントローラ１１は、モータドライバ１２に対してパルス信号を供給する。モータドライバ１２は、入力されたパルス信号のパルス数に応じた回転角度となるようにステッピングモータの回転軸を制御する。したがって、コントローラ１１は、モータドライバ１２に供給したパルス信号のパルス数を積算すれば（マイナス値の積算も含む）、扉部６１の上下方向の現在位置を間接的に知ることができる。これにより、コントローラ１１は、カメラ２０の現在位置も知ることができるので、カメラ２０による撮像を、扉部６１が開口４２を全閉状態から全開状態にするまでの任意の位置で行うことが可能となる。
　カメラ２０が撮像して得た撮像データは、カメラ２０からコントローラ１１へ送信される。コントローラ１１は、カメラ２０から受信した撮像データをメモリ１１Ｂに一時的に保存する。そして、コントローラ１１は、メモリ１１Ｂに保存された撮像データに対して画像処理を行い、各スロットＳＬに収容された各ウエハＷがダブルウエハであるか否かを判定する。
　以上のように構成されたロードポート３が実行する制御処理を、図５～図８に基づいて詳細に説明する。図５は、コントローラ１１、特にＣＰＵ１１Ａが実行する第１のダブルウエハ検出処理の手順を示している。第１のダブルウエハ検出処理は、ＦＯＵＰ７からウエハＷの搬送が始まる前などの所定のタイミング、例えば、ＦＯＵＰ７の蓋部７２を開けるためにロードポート３の扉部６１が昇降するタイミングで開始される。以降、各処理の手順の説明において、ステップを「Ｓ」と表記する。
　図５において、まずＣＰＵ１１Ａは、ＦＯＵＰ７内に収容されているウエハＷを上段から順に１段ずつ数えていくためのカウンタｍを初期値“１”に設定する（Ｓ１０）。
　次にＣＰＵ１１Ａは、カメラ２０の撮像位置がウエハＷｍの上限位置Ｕに到達したか否かを判断する（Ｓ１２）。ここで、ウエハＷｍとは、現在のカウンタｍが指示する段のスロットＳＬに収容されているウエハＷを示している。つまり、ｍ＝１の場合、ウエハＷｍはウエハＷ１となり、最上段のスロットＳＬに収容されているウエハＷを示している。そして、上限位置Ｕとは、スロットＳＬの取付位置のばらつきにより生ずる上限の位置である。つまり、設計上の取付位置からばらつきにより上方にずれた位置の上限を示している。なお、ばらつく範囲は、予め規定されているので、設計上の取付位置が分かれば、ばらつきにより生ずる上限位置は特定される。
　上記Ｓ１２の判断において、カメラ２０の撮像位置がまだウエハＷｍの上限位置Ｕに到達しなければ（Ｓ１２：ＮＯ）到達するまで待機し、カメラ２０の撮像位置がウエハＷｍの上限位置Ｕに到達すると（Ｓ１２：ＹＥＳ）、ＣＰＵ１１Ａは、その位置でカメラ２０に対して撮像を指示する（Ｓ１４）。そして。ＣＰＵ１１Ａは、カメラ２０が撮像して得た撮像データｍＵをカメラ２０から取得し（Ｓ１６）、例えば、メモリ１１Ｂに一時的に保存する。図６（ａ）は、カメラ２０が上から３段目のスロットＳＬに収納されているウエハＷ３の上限位置Ｕに到達し、その位置で撮像している様子を示している。
　次にＣＰＵ１１Ａは、カメラ２０の撮像位置がウエハＷｍの下限位置Ｌに到達したか否かを判断する（Ｓ１８）。この下限位置Ｌは、スロットＳＬの取付位置のばらつきにより生ずる下限の位置である。そして、ＣＰＵ１１Ａは、カメラ２０の撮像位置がまだウエハＷｍの下限位置Ｌに到達しなければ（Ｓ１８：ＮＯ）到達するまで待機し、カメラ２０の撮像位置がウエハＷｍの下限位置Ｌに到達すると（Ｓ１８：ＹＥＳ）、その位置でカメラ２０に対して撮像を指示し（Ｓ２０）、カメラ２０が撮像して得た撮像データｍＬをカメラ２０から取得し（Ｓ２２）、例えば、メモリ１１Ｂに一時的に保存する。図６（ｂ）は、カメラ２０が上から３段目のスロットＳＬに収納されているウエハＷ３の下限位置Ｌに到達し、その位置で撮像している様子を示している。
　次にＣＰＵ１１Ａは、カウンタｍのカウント値を“１”だけ進めた（Ｓ２４）後、ＦＯＵＰ７内に収容されている全ウエハＷｍに対する撮像が終了したか否か、換言すると、最下段のウエハＷの下限位置の撮像が終了したか否かを判断する（Ｓ２６）。ＦＯＵＰ７内に収容可能なウエハＷの段数は既知であるため、カウンタｍの値と段数とを比較することにより、Ｓ２６の判断は容易である。この判断において、まだ撮像すべきウエハＷが残っている場合には（Ｓ２６：ＮＯ）、ＣＰＵ１１Ａは、処理を上記Ｓ１２に戻して、Ｓ１２以降の処理を繰り返す。一方、全ウエハＷｍに対する撮像が終了した場合には（Ｓ２６：ＹＥＳ）、ＣＰＵ１１Ａは、処理をＳ２８に進める。
　Ｓ２８では、ＣＰＵ１１Ａは、メモリ１１Ｂに一時的に保存されている撮像データｎＵと撮像データｎＬに基づいて、ウエハＷｎのダブルウエハを検出する。ウエハＷｎがダブルウエハである場合、上側のウエハＷｎをウエハＷｎＡとし、下側のウエハＷｎをウエハＷｎＢとすると、上側のウエハＷｎＡが下側のウエハＷｎＢよりカメラ２０寄りに飛び出している状態と、逆に下側のウエハＷｎＢが上側のウエハＷｎＡよりカメラ２０寄りに飛び出している状態とが考えられる。図６の例は、上側のウエハＷ３Ａが下側のウエハＷ３Ｂよりカメラ２０寄りに飛び出している状態を示している。図６の例では、撮像データ３Ｕには、上側のウエハＷ３Ａのみが写り、下側のウエハＷ３Ｂは、上側のウエハＷ３Ａの死角となって写らない。一方、撮像データ３Ｌは、カメラ２０がウエハＷ３の下限位置Ｌで撮像したものであるため、下側のウエハＷ３Ｂは上側のウエハＷ３Ａの死角にはならず、両ウエハＷ３Ａ，Ｗ３Ｂがともに写る。図６の例とは逆に、下側のウエハＷ３Ｂが上側のウエハＷ３Ａよりカメラ２０寄りに飛び出している状態では、撮像データ３Ｌには、下側のウエハＷ３Ｂのみが写り、上側のウエハＷ３Ａは、下側のウエハＷ３Ｂの死角となって写らない。一方、撮像データ３Ｕは、カメラ２０がウエハＷ３の上限位置Ｕで撮像したものであるため、下側のウエハＷ３Ｂは上側のウエハＷ３Ａの死角にはならず、両ウエハＷ３Ａ，Ｗ３Ｂともに写ることになる。このように、ウエハＷｎがダブルウエハである場合、撮像データｎＵと撮像データｎＬのうち、少なくともいずれか一方には、上側のウエハＷｎＡと下側のウエハＷｎＢがともに写ることになる。したがって、撮像データｎＵ及び撮像データｎＬを画像解析することにより、ウエハＷｎがダブルウエハであることを検出することができる。
　なお、Ｓ２８の処理では、検出対象とするウエハＷｎを変動させながらその上限位置及び下限位置を撮像して撮像データｎＵ及び撮像データｎＬを取得し、全ウエハＷについての撮像が完了した後、最上段のウエハＷから最下段のウエハＷまでダブルウエハを検出する。したがって、ダブルウエハとなっているウエハＷが複数検出されることがある。
　次にＣＰＵ１１Ａは、ダブルウエハが検出されたか否かを判断し（Ｓ３０）、ダブルウエハが検出された場合（Ｓ３０：ＹＥＳ）、ＣＰＵ１１Ａは、ダブルウエハが検出されたウエハＷがどのスロットＳＬに収容されているものであるかを特定して報知した（Ｓ３２）後、第１のダブルウエハ検出処理を終了する。なお、報知する方法としては、例えば、ディスプレイに表示する方法や音声で知らせる方法などが考えられるが、どのようなものを採用してもよい。
　一方、Ｓ３２の判断において、ダブルウエハが検出されなかった場合（Ｓ３０：ＮＯ）、ＣＰＵ１１Ａは、第１のダブルウエハ検出処理を終了する。
　このように第１のダブルウエハ検出処理によれば、ＦＯＵＰ７内のスロットＳＬの取付位置にばらつきがあることにより、ウエハＷの上下方向の収容位置にばらつきがあったとしても、収容されたウエハＷがダブルウエハであることを正確に検出することが可能となる。なお、第１のダブルウエハ検出処理では、カメラ２０の撮像位置が各ウエハＷの上限位置Ｕ及び下限位置Ｌに正確に到達したときに撮像するようにしているが、これに限らず、上限位置Ｕより若干下の位置でも、あるいは下限位置Ｌより若干上の位置でも、その位置で撮像して得られた撮像データＵ及び撮像データＬのうち、少なくともいずれか一方により、ダブルウエハが検出できる位置で撮像すればよい。
　図７は、コントローラ１１、特にＣＰＵ１１Ａが実行する第２のダブルウエハ検出処理の手順を示している。第２のダブルウエハ検出処理は、第１のダブルウエハ検出処理と同様に、ＦＯＵＰ７内に収容されたウエハＷがダブルウエハであるか否かを正確に検出するようにしたものであるが、第１のダブルウエハ検出処理と比較し、カメラ２０によるウエハＷの撮像回数を減少させている点が異なっている。なお、第１のダブルウエハ検出処理と第２のダブルウエハ検出処理とは、並行して行うものではなく、ＦＯＵＰ７内に収容されたウエハＷがダブルウエハであるか否かの検出は、いずれか一方のみを行うだけでよい。第２のダブルウエハ検出処理を開始するタイミングは、第１のダブルウエハ検出処理を開始するタイミングと同じでよい。
　図７において、まずＣＰＵ１１Ａは、カウンタｍを初期値“０”に設定する（Ｓ４０）。このカウンタｍは、第１のダブルウエハ検出処理で定義したカウンタｍと同様の働きをするものである。ただし、カウンタｍの初期値が、第１のダブルウエハ検出処理での初期値と異なっている。
　次にＣＰＵ１１Ａは、ウエハＷｍの収容位置に到達したか否かを判断する（Ｓ４２）。ここで、ウエハＷｍの収容位置とは、スロットＳＬが設計上の取付位置に取り付けられているとしたときにウエハＷｍが収容される位置である。そして、ｍ＝０の場合のウエハＷ０の収容位置は、最上段のウエハＷ１の収容位置より１段前の仮想的な収容位置を意味する。
　上記Ｓ４２の判断において、カメラ２０の撮像位置がまだウエハＷｍの収容位置に到達しなければ（Ｓ４２：ＮＯ）到達するまで待機し、カメラ２０の撮像位置がウエハＷｍの収容位置に到達すると（Ｓ４２：ＹＥＳ）、ＣＰＵ１１Ａは、その位置でカメラ２０に対して撮像を指示する（Ｓ４４）。上記第１のダブルウエハ検出処理のＳ１４あるいはＳ２０の撮像指示では、カメラ２０の画角は１段のスロットＳＬに収容されたウエハＷｍ＋αが撮像される範囲でよいのに対して、Ｓ４４では、カメラ２０の画角は３段分以上のスロットＳＬに収容された３枚のウエハＷｍ－１～Ｗｍ＋１以上のウエハＷが撮像される範囲である必要がある。
　そして、ＣＰＵ１１Ａは、カメラ２０が撮像して得た撮像データｍをカメラ２０から取得し（Ｓ４６）、例えば、メモリ１１Ｂに一時的に保存する。図８（ａ）は、カメラ２０が上から２段目のスロットＳＬに収納されているウエハＷ２の収容位置に到達し、その位置で撮像している様子を示している。
　次にＣＰＵ１１Ａは、カウンタｍのカウント値を“１”だけ進めた（Ｓ４８）後、ＦＯＵＰ７内に収容されている全ウエハＷｍ＋１に対する撮像が終了したか否かを判断する（Ｓ５０）。ここで、全ウエハＷｍ＋１とは、最下段のウエハＷより１段後の仮想的なウエハＷを意味する。Ｓ５０の判断において、まだ撮像すべきウエハＷが残っている場合には（Ｓ５０：ＮＯ）、ＣＰＵ１１Ａは、処理を上記Ｓ４２に戻して、Ｓ４２以降の処理を繰り返す。一方、全ウエハＷｍ＋１に対する撮像が終了した場合には（Ｓ５０：ＹＥＳ）、ＣＰＵ１１Ａは、処理をＳ５２に進める。このように第２のダブルウエハ検出処理では、最下段のウエハＷより１段後の仮想的なウエハＷの収容位置においても撮像し、その撮像データｍを取得するようにしている。
　Ｓ５２では、ＣＰＵ１１Ａは、メモリ１１Ｂに一時的に保存されている、ウエハＷの仮想的な収容位置における２枚の撮像データを含む全撮像データのうち、撮像データｎ－１と撮像データｎ＋１に基づいて、ウエハＷｎのダブルウエハを検出する。つまり、ウエハＷｎのダブルウエハの検出を、その１段前のスロットＳＬに収容されているウエハＷｎ－１の収容位置で撮像して得られた撮像データｎ－１と、その１段後のスロットＳＬに収容されているウエハＷｎ＋１の収容位置で撮像して得られた撮像データｎ＋１とに基づいて行うようにしている。
　図８（ｂ）は、カメラ２０が上から４段目のスロットＳＬに収納されているウエハＷ４の収容位置に到達し、その位置で撮像している様子を示している。そして、上記図８（ａ）の撮像位置で撮像して得られた撮像データ２と、図８（ｂ）の撮像位置で撮像して得られた撮像データ４とに基づいて、ウエハＷ３のダブルウエハを検出している。図８に示すように、ウエハＷ３は、撮像データ２にはカメラ２０がウエハＷ３の上方から撮像した状態が写り、撮像データ４にはカメラ２０がウエハＷ３の下方から撮像した状態が写る。したがって、図８の例のようにウエハＷ３がダブルウエハであり、上側のウエハＷ３Ａが下側のウエハＷ３Ｂよりカメラ２０寄りに飛び出している状態である場合、撮像データ２には、上側のウエハＷ３Ａのみが写り、下側のウエハＷ３Ｂは、上側のウエハＷ３Ａの死角となって写らない。これに対して、撮像データ４には、下側のウエハＷ３Ｂは上側のウエハＷ３Ａの死角にはならず、両ウエハＷ３Ａ，Ｗ３Ｂともに写ることになる。図８の例とは逆に、下側のウエハＷ３Ｂが上側のウエハＷ３Ａよりカメラ２０寄りに飛び出している状態である場合には、撮像データ４には、下側のウエハＷ３Ｂのみが写り、上側のウエハＷ３Ａは、下側のウエハＷ３Ｂの死角となって写らない。これに対して、撮像データ２には、下側のウエハＷ３Ｂは上側のウエハＷ３Ａの死角にはならず、両ウエハＷ３Ａ，Ｗ３Ｂともに写ることになる。このように、ウエハＷｎがダブルウエハである場合、撮像データｎ－１と撮像データｎ＋１のうち、少なくともいずれか一方には、上側のウエハＷｍＡと下側のウエハＷｍＢがともに写ることになる。したがって、撮像データｎ－１及び撮像データｎ＋１を画像解析することにより、ウエハＷｎがダブルウエハであることを検出することができる。
　なお、Ｓ５２の処理では、撮像対象とするウエハＷｎを変動させながらウエハＷｎを含む１段上～１段下以上のウエハＷｎ－１～Ｗｎ＋１以上の範囲を撮像して撮像データｎを取得し、全ウエハＷについての撮像が完了した後、最上段のウエハＷから最下段のウエハＷまでダブルウエハを検出する。したがって、ダブルウエハとなっているウエハＷが複数検出されることがある。
　続くＳ５４及びＳ５６の処理は、上記第１のダブルウエハ検出処理のＳ３０及びＳ３２の処理と同様であるので、その処理の説明は省略する。
　このように第２のダブルウエハ検出処理によれば、ＦＯＵＰ７内のスロットＳＬの取付位置にばらつきがあることにより、ウエハＷの上下方向の収容位置にばらつきがあったとしても、収容されたウエハＷがダブルウエハであることを正確に検出することが可能となる。なお、上記第１のダブルウエハ検出処理では、撮像データの個数はＦＯＵＰ７に収容されたウエハＷの枚数（ダブルウエハの場合でも１枚とカウントする）の２倍であるのに対して、第２のダブルウエハ検出処理では、撮像データの個数はＦＯＵＰ７に収容されたウエハＷの枚数（ダブルウエハの場合でも１枚とカウントする）＋２枚である。したがって、第２のダブルウエハ検出処理における撮像回数は、第１のダブルウエハ検出処理における撮像回数より減少している。
　以上説明したように、本実施形態のウエハＷの検出方法は、ＦＯＵＰ７内のスロットＳＬに収容されたウエハＷを上方から撮像して得られた第１撮像データと、同ウエハＷを下方から撮像して得られた第２撮像データとに基づいて、ウエハＷについてダブルウエハであることを検出する。ちなみに、本実施形態において、ウエハＷは、「基板」の一例である。ＦＯＵＰ７は、「容器」の一例である。上方は、「第１の高さ」の一例である。下方は、「第２の高さ」の一例である。ダブルウエハは、「収容状態」の一例である。
　ウエハＷがダブルウエハである場合、上側のウエハＷＡが下側のウエハＷＢより飛び出している状態と、逆に下側のウエハＷＢが上側のウエハＷＡより飛び出している状態とが考えられるが、いずれの状態であっても、第１撮像データと第２撮像データのうち、少なくともいずれか一方には、上側のウエハＷＡと下側のウエハＷＢがともに写ることになる。したがって、第１撮像データ及び第２撮像データに基づいて、例えば画像解析することにより、各ウエハＷに対してダブルウエハを正確に検出することができる。
　また、撮像データｍＵは、撮像対象のウエハＷの収容位置がＦＯＵＰ７内でばらつく範囲内の上限位置Ｕで撮像して得られたものであり、撮像データｍＬは、撮像対象のウエハＷの収容位置がＦＯＵＰ７内でばらつく範囲内の下限位置Ｌで撮像して得られたものである。ちなみに、撮像データｍＵは、「第１撮像データ」の一例である。上限位置Ｕは、「上限以内までの位置」の一例である。撮像データｍＬは、「第２撮像データ」の一例である。下限位置Ｌは、「下限以内までの位置」の一例である。
　これにより、撮像データｍＵは、各ウエハを上方から撮像して得られたものとなり、撮像データｍＬは、各ウエハＷを下方から撮像して得られたものとなって、撮像データｍＵ及び撮像データｍＬに基づいて各ウエハＷに対してダブルウエハを正確に検出することができる。
　また、撮像データｎ－１は、撮像対象のウエハＷより１段前に収容されたウエハの収容位置で撮像して得られたものであり、撮像データｎ＋１は、撮像対象のウエハＷより１段後に収容された収容位置で撮像して得られたものである。ちなみに、撮像データｎ－１は、「第１撮像データ」の一例である。撮像データｎ＋１は、「第２撮像データ」の一例である。１段は、「所定段」の一例である。
　これにより、撮像データｎ－１は、ダブルウエハの検出対象となるウエハを上方から撮像して得られたものとなり、撮像データｎ＋１は、ダブルウエハの検出対象となるウエハを下方から撮像して得られたものとなって、撮像データｎ－１及び撮像データｎ＋１に基づいて各ウエハＷに対してダブルウエハを正確に検出することができる。
　また、第１及び第２撮像データは、ＦＯＵＰ７に設けられた開口７１ａを閉塞する閉塞位置と開口７１ａを開放する開放位置との間で昇降移動する扉部６１に一体的に設けられたカメラ２０により撮像して得られたものであり、カメラ２０の撮像位置は、扉部６１が昇降移動しているときに検知した扉部６１のための位置情報に基づいて算出する。ちなみに、開口７１ａは、「開口部」の一例である。カメラ２０は、「撮像装置」の一例である。
　これにより、カメラ２０の撮像位置だけを検知するための特別な手段や方法を用いずに、その撮像位置を知ることができるので、装置の製造コストを抑制しつつ、撮像装置を正確に撮像位置に合わせて撮像することが可能となる。
　なお、本発明は上記実施形態に限定されるものでなく、その趣旨を逸脱しない範囲で様々な変更が可能である。
　（１）上記実施形態では、ウエハＷを収容する容器として、ＦＯＵＰ７を用いたが、例えば、ＦＯＳＢ（Front Opening Shipping Box）等の他の容器であってもよい。
　（２）上記実施形態では、電磁モータ５１として、ステッピングモータを例に挙げて説明したが、これに限らず、サーボモータを採用してもよい。この場合、エンコーダから取得した情報に基づいて、扉部６１の上下方向の現在位置を間接的に知るようにすればよい。また、扉部６１の上下方向の現在位置を直接的に検知する、例えばセンサ等が設けられている場合には、そのセンサからの出力に基づいて、カメラ２０の現在位置を算出するようにしてもよい。
　（３）上記実施形態では、カメラ２０と照明２１とを別体で構成したが、これに限らず、カメラと照明とを含むマッピングセンサを採用し、マッピングセンサを用いて、ＦＯＵＰ７内のウエハＷを撮像するようにしてもよい。
　（４）上記実施形態では、ＦＯＵＰ７内の各スロットＳＬには、ウエハＷが収容されていることを前提としているが、これに限らず、ウエハＷが収容されていないスロットＳＬについても同様にカメラ２０による撮像を行い、その撮像データにウエハＷが写っていないことを検出すると、そのスロットＳＬを特定して報知するようにしてもよい。
　（５）上記実施形態では、検出対象としてウエハＷを例に挙げて本発明を説明したが、これに限らず、ガラス基板や樹脂基板、液晶基板などの角型基板に本発明を適用してもよい。
　（６）上記実施形態では、カメラ２０を上から下へ移動させてウエハＷを撮像するようにしたが、撮像の順序はこれに限らず、下から上に移動させて撮像するようにしてもよいし、順序を操作者が任意に設定できるようにしてもよい。
　３…ロードポート、５…アクチュエータ、６…開閉機構、７…ＦＯＵＰ、１０…制御装置、１１…コントローラ、１１Ａ…ＣＰＵ、１１Ｂ…メモリ、１２…モータドライバ、２０…カメラ、２１…照明、５１…電磁モータ、６１…扉部、７２…蓋部、ＳＬ…スロット、Ｗ…ウエハ。

Claims (6)

  1. 　容器内のスロットに収容された基板を第１の高さから撮像して得られた第１撮像データと、前記同基板を第２の高さから撮像して得られた第２撮像データとに基づいて、前記基板の収容状態を検出する、基板の検出方法。
  2. 　前記第１撮像データは、撮像対象の基板の収容位置から前記容器内でばらつく範囲内の上限以内までの位置で撮像して得られたものであり、
    　前記第２撮像データは、撮像対象の基板の収容位置から前記容器内でばらつく範囲内の下限以内までの位置で撮像して得られたものである、
    請求項１に記載の基板の検出方法。
  3. 　前記第１撮像データは、撮像対象の基板より所定段前に収容された基板の収容位置で撮像して得られたものであり、
    　前記第２撮像データは、撮像対象の基板より前記所定段後に収容された基板の収容位置で撮像して得られたものである、
    請求項１に記載の基板の検出方法。
  4. 　前記第１及び第２撮像データは、前記容器に設けられた開口部を閉塞する閉塞位置と前記開口部を開放する開放位置との間で昇降移動する扉部に一体的に設けられた撮像装置により撮像して得られたものであり、
    　前記撮像装置の撮像位置は、前記扉部が昇降移動しているときに検知した前記扉部のための位置情報に基づいて算出する、
    請求項１～３のいずれか１項に記載の基板の検出方法。
  5. 　容器内のスロットに収容された基板の収容状態を検出する基板の検出方法であって、
    　第１の高さから前記基板を撮像し、第１撮像データを取得するステップと、
    　第２の高さから前記同基板を撮像し、第２撮像データを取得するステップと、
    　前記第１及び第２撮像データに写った前記基板の枚数を検知するステップと、
    　前記第１及び第２撮像データに写った前記基板の枚数に異常があるか否かを判断するステップと、
    を含む基板の検出方法。
  6. 　基板を多段に収容する容器と、
    　前記容器内に収容された基板を撮像する撮像装置と、
    　前記撮像装置を制御することにより、前記基板を第１の高さから撮像するとともに前記同基板を第２の高さから撮像し、それぞれ第１及び第２撮像データとして前記撮像装置から取得し、取得した前記第１及び第２撮像データに基づいて、前記基板の収容状態を検出するコントローラと、
    を備えたロードポート。
PCT/JP2023/008114 2022-03-11 2023-03-03 基板の検出方法及びロードポート WO2023171573A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022037793A JP2023132455A (ja) 2022-03-11 2022-03-11 基板の検出方法及びロードポート
JP2022-037793 2022-03-11

Publications (1)

Publication Number Publication Date
WO2023171573A1 true WO2023171573A1 (ja) 2023-09-14

Family

ID=87935020

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/008114 WO2023171573A1 (ja) 2022-03-11 2023-03-03 基板の検出方法及びロードポート

Country Status (3)

Country Link
JP (1) JP2023132455A (ja)
TW (1) TW202342972A (ja)
WO (1) WO2023171573A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064515A (ja) * 2003-08-15 2005-03-10 Asm Internatl Nv 閉じたウェハカセットの内部に配置されたウェハのマッピングのための方法および装置
JP2010087340A (ja) * 2008-10-01 2010-04-15 Kawasaki Heavy Ind Ltd 基板検出装置および方法
JP2020136395A (ja) * 2019-02-15 2020-08-31 Tdk株式会社 ロードポート

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064515A (ja) * 2003-08-15 2005-03-10 Asm Internatl Nv 閉じたウェハカセットの内部に配置されたウェハのマッピングのための方法および装置
JP2010087340A (ja) * 2008-10-01 2010-04-15 Kawasaki Heavy Ind Ltd 基板検出装置および方法
JP2020136395A (ja) * 2019-02-15 2020-08-31 Tdk株式会社 ロードポート

Also Published As

Publication number Publication date
JP2023132455A (ja) 2023-09-22
TW202342972A (zh) 2023-11-01

Similar Documents

Publication Publication Date Title
KR100688840B1 (ko) 피처리체 기판을 수용한 복수 종류의 카세트를 수납가능한 로드 포트
JP5796279B2 (ja) ロードポート装置、並びにその蓋体着脱装置及びマッピング装置の各昇降機構の制御方法
JP3380147B2 (ja) 基板処理装置
WO2023171573A1 (ja) 基板の検出方法及びロードポート
CN113555297B (zh) 板状对象物的排列检测装置和装载端口
JP5903562B2 (ja) 部品供給装置及び部品搭載装置
JP4401616B2 (ja) 電子部品検査装置
TWI770389B (zh) 裝載機台
JPH09148404A (ja) 基板搬送装置
US20240137628A1 (en) Mapping device and substrate accommodation state determination method
JP2023176295A (ja) 角型基板の判定方法及びマッピング機構
TW202418457A (zh) 映射裝置和基板容納狀態確定方法
JPH0817199B2 (ja) ウエハ移送装置
US20240128104A1 (en) Load port module and driving method thereof
JP3501785B2 (ja) 基板収納容器の蓋を開閉する装置および基板処理装置
JP3501786B2 (ja) 基板収納容器の蓋を開閉する装置および基板処理装置
JP4139591B2 (ja) カセット蓋着脱装置
JP2500205B2 (ja) ウエハ移送装置
JPH11111810A (ja) カセット室
KR20240054137A (ko) 로드포트모듈 및 그 구동 방법
JP4024216B2 (ja) 基板収納容器の蓋を開閉する装置および基板処理装置
JP2003234395A (ja) 基板検出方法およびその装置、並びに基板処理装置
JP2019212795A (ja) 部品供給方法及び部品供給装置
JP2011040569A (ja) 基板搬送装置
JP2002093888A (ja) 基板処理装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23766749

Country of ref document: EP

Kind code of ref document: A1