WO2023145271A1 - 面発光素子、光源装置及び面発光素子の製造方法 - Google Patents

面発光素子、光源装置及び面発光素子の製造方法 Download PDF

Info

Publication number
WO2023145271A1
WO2023145271A1 PCT/JP2022/045300 JP2022045300W WO2023145271A1 WO 2023145271 A1 WO2023145271 A1 WO 2023145271A1 JP 2022045300 W JP2022045300 W JP 2022045300W WO 2023145271 A1 WO2023145271 A1 WO 2023145271A1
Authority
WO
WIPO (PCT)
Prior art keywords
light
emitting device
surface emitting
substrate
emitting element
Prior art date
Application number
PCT/JP2022/045300
Other languages
English (en)
French (fr)
Inventor
晃一 佐藤
昭悦 長根
達史 濱口
賢太郎 林
英次 仲山
Original Assignee
ソニーグループ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーグループ株式会社 filed Critical ソニーグループ株式会社
Publication of WO2023145271A1 publication Critical patent/WO2023145271A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]

Definitions

  • a surface light-emitting device having a light-emitting layer and a concave mirror is known (see Patent Document 1, for example).
  • the light emitting region (current injection region) of the light emitting layer and the concave mirror are overlapped during manufacture.
  • the opaque portion may consist of dielectric or metal.
  • the second structure may include a photosensitive material provided between the other surface and the concave mirror.
  • a convex structure may be provided on the other surface, and the concave mirror may be provided along the convex structure.
  • There are a plurality of sets of the first and second structures the distances between the centers of gravity of the plurality of sets of the first and second structures in plan view are substantially the same, and the plurality of sets of sets in plan view.
  • the separation directions of the centers of gravity of the first and second structures may be substantially the same.
  • the first structure may include a reflector arranged on the opposite side of the light-emitting layer from the concave mirror side.
  • FIG. 48A and 48B are cross-sectional views for each step of an example of a method for manufacturing the surface emitting device of FIG. 41.
  • FIG. 49A and 49B are cross-sectional views for each step of an example of a method for manufacturing the surface emitting device of FIG. 41.
  • FIG. 50A and 50B are cross-sectional views for each step of an example of a method for manufacturing the surface emitting device of FIG. 41.
  • FIG. 51A and 51B are cross-sectional views for each step of an example of a method for manufacturing the surface emitting device of FIG. 41.
  • FIG. It is a sectional view of the surface emitting element concerning Example 5 of one embodiment of this art.
  • 53A is a plan view of the surface emitting device of FIG. 52.
  • FIG. 53A is a plan view of the surface emitting device of FIG. 52.
  • FIG. 68B is a cross-sectional view of a light source device including a surface emitting element according to Modification 1 of Example 6 of one embodiment of the present technology.
  • FIG. 69A is a cross-sectional view showing a state before flip-chip connection of a light source device including a surface emitting element according to Modification 2 of Example 6 of one embodiment of the present technology.
  • FIG. 69B is a cross-sectional view of a light source device including a surface emitting element according to Modification 2 of Example 6 of one embodiment of the present technology.
  • FIG. FIG. 70A is a cross-sectional view of a surface emitting device of a comparative example.
  • FIG. 70B is a diagram for explaining problems of conventional exposure.
  • FIG. 1 is a cross-sectional view of a surface emitting device 10-1 according to Example 1 of one embodiment of the present technology.
  • 2A is a plan view of the surface emitting device of FIG. 1.
  • FIG. 2B is a view of the second structure of the surface emitting device of FIG. 1 viewed from the first structure side.
  • FIG. 1 is a cross-sectional view taken along line PP of FIGS. 2A and 2B.
  • the XYZ three-dimensional orthogonal coordinate system shown in FIGS. 2A and 2B and the like will be used as appropriate.
  • the upper side in the cross-sectional views such as FIG.
  • the surface light-emitting element 10-1 includes a substrate 50, a first structure ST1 including a light-emitting layer 101 provided on one surface (upper surface) of the substrate 50, and the substrate 50. and a second structure ST2 including a concave mirror 201a as a second reflecting mirror provided on the surface (lower surface).
  • the first structure ST1 further includes a reflecting mirror 102 as a first reflecting mirror arranged on the opposite side (upper side) of the light emitting layer 101 to the concave mirror 201a side (lower side).
  • the first structure ST1 further includes an anode electrode 103, a first transparent conductive film 104, a second transparent conductive film 105 and an insulating layer .
  • the insulating layer 106 is annularly provided on the surface (upper surface) of the light emitting layer 101 so as to surround the lower portion of the first transparent conductive film 104 .
  • the insulating layer 106 has a refractive index difference with respect to the first transparent conductive film 104 and functions as a light confinement section.
  • the insulating layer 106 is made of a dielectric material such as SiO 2 , SiN, or SiON.
  • the second structure ST2 further includes a cathode electrode 202 provided on the back surface (lower surface) of the substrate 50. As shown in FIG.
  • the second structure ST2 further has a support substrate 203 attached to the concave mirror 201a with wax 204 interposed therebetween.
  • the concave mirror 201a having a positive power as the second reflecting mirror By using the concave mirror 201a having a positive power as the second reflecting mirror, the light from the light emitting layer 101 can be reflected and focused on the light emitting layer 101 regardless of the length of the resonator (horizontal direction light field confinement effect can be obtained) and diffraction loss can be reduced.
  • the concave mirror 201a consists of a dielectric multilayer film reflector as an example.
  • the dielectric multilayer reflector is made of, for example, Ta 2 O 5 /SiO 2 , SiO 2 /SiN, SiO 2 /Nb 2 O 5 or the like.
  • the substrate 50 is transparent to a predetermined wavelength (exposure wavelength, which will be described later).
  • the first structure ST1 has a transparent portion and an opaque portion with respect to the predetermined wavelength.
  • the anode electrode 103 is made of, for example, a metal that is opaque to the predetermined wavelength.
  • the first and second transparent conductive films 104 and 105 are transparent to the predetermined wavelength.
  • Reflector 102 is made of, for example, a dielectric that is opaque to the predetermined wavelength.
  • the current confinement region 300 is, for example, transparent to the predetermined wavelength. That is, the first structure ST1 functions as a mask having a mask pattern having a light shielding portion that shields the light of the predetermined wavelength and a light transmitting portion that transmits the light.
  • the distance between the center of the light emitting region (current injection region) of the light emitting layer 101 and the center of the concave mirror 201a (the center of the first convex structure 50a) is the center of gravity G1, G2 of the first and second structures ST1, ST2. shorter than the distance ⁇ d between the center of the light emitting region (current injection region) of the light emitting layer 101 and the center of the concave mirror 201a (the center of the first convex structure 50a) is the center of gravity G1, G2 of the first and second structures ST1, ST2. shorter than the distance ⁇ d between
  • a current confinement region 300 is formed (see FIG. 4B). Specifically, first, a protective film made of resist, SiO 2 or the like that covers a portion other than the portion where the current confinement region 300 is to be formed (the portion where the current injection region is to be formed) of the laminate. to form At this time, the protective film is formed so that the center of the current injection region is located at a position shifted by ⁇ d in the +X direction from the center of gravity G1 of the first structure ST1 in plan view. Next, using the protective film as a mask, ions (for example, B ++ ) are implanted into the laminate from the light emitting layer 101 side. At this time, the implantation depth of the ion implantation is, for example, until it reaches the inside of the substrate 50 .
  • ions for example, B ++
  • the temporary support substrate TSB is attached to the side of the first structure ST1 (see FIG. 8B). Specifically, a temporary support substrate TSB (for example, a sapphire substrate) is attached to the first structure ST1 side with wax W interposed therebetween.
  • a temporary support substrate TSB for example, a sapphire substrate
  • the substrate 50 is thinned (see FIG. 9A). Specifically, the back surface of the substrate 50 is ground by, for example, a CMP (Chemical Mechanical Polishing) apparatus to thin the substrate 50 .
  • CMP Chemical Mechanical Polishing
  • the distance between the center of the light emitting region (current injection region) of the light emitting layer 101 and the center of the concave mirror 201a is shorter than the distance between the centers of gravity G1 and G2 of the first and second structures ST1 and ST2.
  • the distance between the centers of gravity G1 and G2 of the first and second structures ST1 and ST2 in plan view is relatively long, the distance between the center of the light emitting region of the light emitting layer 101 and the center of the concave mirror 201a in plan view can be shortened.
  • the anode electrode 103 which is an opaque portion, has first and second electrode pads 103a and 103b arranged in the in-plane direction.
  • the anode electrode 103 as a light shielding pattern can have a simple structure.
  • one surface of a substrate 50 transparent to a predetermined wavelength is provided with an opaque portion and a transparent portion with respect to the predetermined wavelength.
  • applying a photosensitive material to the other surface of the substrate 50 obliquely exposing light of a predetermined wavelength from the first structure ST1 side; and forming the second structure ST2 including the concave mirror 201a using the pattern formed in (the photosensitive material).
  • the concave mirror 201a can be formed by oblique exposure using the first structure ST1 including the light emitting layer 101 as a mask. That is, according to the method for manufacturing the surface light emitting device 10-1, it is possible to manufacture a surface light emitting device having a configuration capable of suppressing an increase in misalignment between the current injection region of the light emitting layer 101 and the concave mirror 201a. .
  • a method for manufacturing the surface light emitting device 10-2 will be described below with reference to the flowchart of FIG. 24 and the like.
  • a plurality of surface light emitting devices 10-2 are simultaneously produced on a single wafer (semiconductor substrate (eg, n-GaN substrate)) that serves as the base material of the substrate 50.
  • a plurality of surface emitting elements 10-2 integrated in series are separated from each other to obtain chip-shaped surface emitting elements 10-2 (surface emitting element chips).
  • the light emitting layer 101 (active layer) is laminated on the substrate 50 (see FIG. 4A). Specifically, the light-emitting layer 101 is laminated on the substrate 50 in a growth chamber by the metal organic chemical vapor deposition method (MOCVD method) or the molecular beam epitaxy method (MBE method) to form a laminate.
  • MOCVD method metal organic chemical vapor deposition method
  • MBE method molecular beam epitaxy method
  • a current confinement region 300 is formed (see FIG. 4B). Specifically, first, a protective film made of resist, SiO 2 or the like that covers a portion other than the portion where the current confinement region 300 is to be formed (the portion where the current injection region is to be formed) of the laminate. to form At this time, the protective film is formed so that the center of the current injection region is located at a position shifted by ⁇ d in the +X direction from the center of gravity G1 of the first structure ST1 in plan view. Next, using the protective film as a mask, ions (for example, B ++ ) are implanted into the laminate from the light emitting layer 101 side. At this time, the implantation depth of the ion implantation is, for example, until it reaches the inside of the substrate 50 .
  • ions for example, B ++
  • the anode electrode 103 is formed (see FIG. 6B). Specifically, first and second electrode pads 103a and 103b of the anode electrode 103 are formed using, for example, a lift-off method. At this time, the first electrode pad 103a is formed so that the center of the through hole 103a1 of the first electrode pad 103a and the center of the current injection region substantially coincide with each other in plan view.
  • a film of an electrode material for the anode electrode 103 is formed by, for example, a vacuum deposition method, a sputtering method, or the like.
  • the reflector 102 as the first reflector is formed by lift-off (see FIG. 25A). Specifically, first, a resist is formed to cover a portion where the reflecting mirror 102 (for example, a flat mirror) is not formed. Next, a dielectric multilayer film, which is the material of the reflecting mirror 102, is formed on the entire surface by, for example, a vacuum deposition method, a sputtering method, a CVD method, or the like. Next, the resist and the dielectric multilayer film on the resist are removed. As a result, reflector 102 is formed.
  • the substrate 50 is thinned (see FIG. 26A). Specifically, the back surface of the substrate 50 is ground by, for example, a CMP (Chemical Mechanical Polishing) apparatus to thin the substrate 50 .
  • CMP Chemical Mechanical Polishing
  • a resist R for example, positive photoresist
  • the back surface of the substrate 50 is coated with a resist R in a solid manner.
  • oblique exposure is performed using the first structure ST1 as a mask (see FIG. 27A).
  • the exposure light of the predetermined wavelength exposure wavelength
  • the exposure light is obliquely incident along the XZ plane (see FIG. 23A) at a predetermined incident angle ⁇ from the first structure ST1 side by the exposure device.
  • the exposure light is blocked by the anode electrode 103 and the reflecting mirror 102, which are opaque to the predetermined wavelength, and passes through the first transparent conductive film 104, which is transparent to the predetermined wavelength.
  • a latent image corresponding to the mask pattern of the first structure ST1 is formed on the resist R.
  • the resist R is immersed in a developer to reveal the latent image.
  • a resist pattern RP composed of portions not irradiated with the exposure light is formed.
  • This resist pattern RP is substantially similar in shape to the first structure ST1 in plan view, and the center of gravity does not match.
  • the incident angle ⁇ corresponding to the distances D and ⁇ d is selected. It is preferable to set the incident angle ⁇ while directly measuring the incident angle of the exposure light emitted from the exposure device and incident on the first structure ST1.
  • the cathode electrode 202 is formed (see FIG. 28B). Specifically, the cathode electrode 202 is formed on the back surface of the substrate 50 using, for example, a lift-off method. At this time, the film of the electrode material of the cathode electrode 202 is formed by, for example, a vacuum deposition method, a sputtering method, or the like.
  • a film of material for the concave mirror 201a as the second reflecting mirror is deposited (see FIG. 29A).
  • a dielectric multilayer film which is the material of the concave mirror 201a, is formed on the entire surface by, for example, a vacuum deposition method, a sputtering method, a CVD method, or the like.
  • the cathode electrode 202 is exposed (see FIG. 29B). Specifically, the dielectric multilayer film on the cathode electrode 202 is removed by dry etching, for example.
  • the support substrate 203 is attached to the side of the second structure ST2 (see FIG. 30A). Specifically, the support substrate 203 is attached to the second structure ST2 side with the wax 204 interposed therebetween.
  • the temporary support substrate TSB is removed (see FIG. 30B). Specifically, the temporary support substrate TSB and the wax W are removed by melting the wax W by heating. As a result, a plurality of surface emitting devices 10-2 are produced on the wafer (semiconductor substrate (eg, n-GaN substrate)). After that, a plurality of integrated surface light emitting elements 10-2 are separated by dicing to obtain chip-shaped surface light emitting elements 10-2 (surface light emitting element chips).
  • the configuration can be simplified. According to the manufacturing method of the surface emitting device 10-2, since the reflecting mirror 102 is formed by lift-off, damage to the first transparent conductive film 104 can be reduced, and electrical characteristics and yield can be improved. Furthermore, since the step of etching the reflecting mirror 102 and the step of forming the second transparent conductive film 105 can be omitted, the manufacturing cost can be reduced.
  • FIG. 31 is a cross-sectional view of a surface emitting device 10-3 according to Example 3 of one embodiment of the present technology.
  • 32A is a plan view of the surface emitting device of FIG. 31.
  • FIG. 32B is a diagram of the second structure of the surface emitting device of FIG. 31 viewed from the first structure side.
  • FIG. 31 is a cross-sectional view taken along line PP of FIGS. 32A and 32B.
  • the surface light-emitting element 10-3 is not provided with the second convex structure 50b, and the first convex structure 50a constitutes a large-diameter convex structure. Except for the point that the anode electrode 103 has a connecting portion 103c connecting the first and second electrode pads 103a and 103b, it has substantially the same configuration as the surface emitting device 10-2 according to the second embodiment.
  • a plurality of (eg, four) connecting portions 103c connecting the first and second electrode pads 103a and 103b are arranged radially (eg, four) from the first electrode pad 103a to the second electrode pad 103b. four directions) (see FIG. 32A). That is, in the surface emitting element 10-3, the anode electrode 103 is composed of a single electrode pad in which the first and second electrode pads 103a and 103b are connected via a plurality of connecting portions 103c.
  • the surface emitting element 10-3 operates in substantially the same manner as the surface emitting element 10-1 according to the first embodiment.
  • a method of manufacturing the surface light emitting device 10-3 will be described below with reference to the flow chart of FIG. 33 and the like.
  • a plurality of surface light emitting devices 10-3 are simultaneously produced on a single wafer (semiconductor substrate (eg, n-GaN substrate)) that serves as the base material of the substrate 50.
  • a plurality of surface light emitting elements 10-3 integrated in series are separated from each other to obtain chip-shaped surface light emitting elements 10-3 (surface light emitting element chips).
  • the light-emitting layer 101 (active layer) is laminated on the substrate 50 (see FIG. 4A). Specifically, the light-emitting layer 101 is laminated on the substrate 50 in a growth chamber by the metal organic chemical vapor deposition method (MOCVD method) or the molecular beam epitaxy method (MBE method) to form a laminate.
  • MOCVD method metal organic chemical vapor deposition method
  • MBE method molecular beam epitaxy method
  • a current confinement region 300 is formed (see FIG. 4B). Specifically, first, a protective film made of resist, SiO 2 or the like that covers a portion other than the portion where the current confinement region 300 is to be formed (the portion where the current injection region is to be formed) of the laminate. to form At this time, the protective film is formed so that the center of the current injection region is located at a position shifted by ⁇ d in the +X direction from the center of gravity G1 of the first structure ST1 in plan view. Next, using the protective film as a mask, ions (for example, B ++ ) are implanted into the laminate from the light emitting layer 101 side. At this time, the implantation depth of the ion implantation is, for example, until it reaches the inside of the substrate 50 .
  • ions for example, B ++
  • the first transparent conductive film 104 is formed (see FIG. 6A). Specifically, first, a transparent conductive film, which is the material of the first transparent conductive film 104, is formed on the entire surface by, for example, vacuum deposition, sputtering, or the like. Next, by photolithography, the peripheral portion of the transparent conductive film is removed to form the first transparent conductive film 104 .
  • the anode electrode 103 is formed (see FIG. 34A). Specifically, for example, the lift-off method is used to integrally form the first and second electrode pads 103a and 103b constituting the anode electrode 103 and the connecting portion 103c. At this time, the anode electrode 103 is formed so that the center of the through-hole 103a1 and the center of the current injection region substantially coincide in plan view.
  • a film of an electrode material for the anode electrode 103 is formed by, for example, a vacuum deposition method, a sputtering method, or the like.
  • the reflector 102 as the first reflector is formed by lift-off (see FIG. 34B). Specifically, first, a resist is formed to cover a portion where the reflecting mirror 102 (for example, a flat mirror) is not formed. Next, a dielectric multilayer film, which is the material of the reflecting mirror 102, is formed on the entire surface by, for example, a vacuum deposition method, a sputtering method, a CVD method, or the like. Next, the resist and the dielectric multilayer film on the resist are removed. As a result, reflector 102 is formed.
  • the substrate 50 is thinned (see FIG. 35B). Specifically, the back surface of the substrate 50 is ground by, for example, a CMP (Chemical Mechanical Polishing) apparatus to thin the substrate 50 .
  • CMP Chemical Mechanical Polishing
  • a resist pattern RP composed of portions not irradiated with the exposure light is formed.
  • This resist pattern RP is substantially similar in shape to the first structure ST1 in plan view, and the center of gravity does not match.
  • the incident angle ⁇ corresponding to the distances D and ⁇ d is selected. It is preferable to set the incident angle ⁇ while directly measuring the incident angle of the exposure light emitted from the exposure device and incident on the first structure ST1.
  • FIG. 41 is a cross-sectional view of a surface emitting device 10-4 according to Example 4 of one embodiment of the present technology.
  • 42A is a plan view of the surface emitting device of FIG. 40.
  • FIG. 42B is a diagram of the second structure of the surface emitting device of FIG. 41 viewed from the first structure side.
  • FIG. 41 is a cross-sectional view taken along line PP of FIGS. 42A and 42B.
  • the surface emitting device 10-4 has the second electrode pad 103b not surrounding the first electrode pad 103a and the anode electrode 103 having the first and second electrode pads 103a. , 103b.
  • a current confinement region 300 is formed (see FIG. 4B). Specifically, first, a protective film made of resist, SiO 2 or the like that covers a portion other than the portion where the current confinement region 300 is to be formed (the portion where the current injection region is to be formed) of the laminate. to form At this time, the protective film is formed so that the center of the current injection region is located at a position shifted by ⁇ d in the +X direction from the center of gravity G1 of the first structure ST1 in plan view. Next, using the protective film as a mask, ions (for example, B ++ ) are implanted into the laminate from the light emitting layer 101 side. At this time, the implantation depth of the ion implantation is, for example, until it reaches the inside of the substrate 50 .
  • ions for example, B ++
  • the temporary support substrate TSB is attached to the side of the first structure ST1 (see FIG. 46A). Specifically, a temporary support substrate TSB (for example, a sapphire substrate) is attached to the first structure ST1 side with wax W interposed therebetween.
  • a temporary support substrate TSB for example, a sapphire substrate
  • the support substrate 203 is attached to the second structure ST2 side (see FIG. 50B). Specifically, the support substrate 203 is attached to the second structure ST2 side with the wax 204 interposed therebetween.
  • the lower part of the anode electrode 103 is arranged between the first transparent conductive film 104 and the insulating layer .
  • the surface emitting element 10-5 operates in substantially the same manner as the surface emitting element 10-1 according to the first embodiment.
  • the light-emitting layer 101 (active layer) is laminated on the substrate 50 (see FIG. 4A). Specifically, the light-emitting layer 101 is laminated on the substrate 50 in a growth chamber by the metal organic chemical vapor deposition method (MOCVD method) or the molecular beam epitaxy method (MBE method) to form a laminate.
  • MOCVD method metal organic chemical vapor deposition method
  • MBE method molecular beam epitaxy method
  • a current confinement region 300 is formed (see FIG. 4B). Specifically, first, a protective film made of resist, SiO 2 or the like that covers a portion other than the portion where the current confinement region 300 is to be formed (the portion where the current injection region is to be formed) of the laminate. to form At this time, the protective film is formed so that the center of the current injection region is located at a position shifted by ⁇ d in the +X direction from the center of gravity G1 of the first structure ST1 in plan view. Next, using the protective film as a mask, ions (for example, B ++ ) are implanted into the laminate from the light emitting layer 101 side. At this time, the implantation depth of the ion implantation is, for example, until it reaches the inside of the substrate 50 .
  • ions for example, B ++
  • the anode electrode 103 is formed (see FIG. 56B). Specifically, the anode electrode 103 is formed using, for example, a lift-off method. At this time, the anode electrode 103 is formed so that the center of the through-hole 103a1 of the anode electrode 103 and the center of the current injection region substantially coincide in plan view.
  • a film of an electrode material for the anode electrode 103 is formed by, for example, a vacuum deposition method, a sputtering method, or the like.
  • the first temporary support substrate TSB1 is attached to the side of the first structure ST1 (see FIG. 58A). Specifically, a first temporary support substrate TSB1 (for example, a sapphire substrate) is attached to the first structure ST1 side via wax W1.
  • a first temporary support substrate TSB1 for example, a sapphire substrate
  • the second temporary support substrate TSB2 is attached to the side of the second structure ST2 (see FIG. 62A). Specifically, the second temporary support substrate TSB2 is attached to the side of the second structure ST2 via wax W2.
  • the first temporary support substrate TSB1 is removed (see FIG. 62B). Specifically, the wax W1 is melted by heating to remove the first temporary support substrate TSB1 and the wax W1.
  • the second temporary support substrate TSB2 is removed. Specifically, the wax W2 is melted by heating to remove the second temporary support substrate TSB2 and the wax W2. As a result, a plurality of surface emitting devices 10-5 are produced on the wafer (semiconductor substrate (eg, n-GaN substrate)). Thereafter, a plurality of integrated surface light emitting elements 10-5 are separated by dicing to obtain chip-shaped surface light emitting elements 10-5 (surface light emitting element chips).
  • the surface emitting element 10-6 is the same as the surface emitting element 10-5 according to Example 5, except that the conductive bumps BP1 are provided in the first structure ST1 instead of the conductive paste 107 and the support substrate 203. has a configuration of The conductive bump BP1 is made of Au, for example.
  • Each of the surface emitting elements 10-6 performs substantially the same operation as the surface emitting element 10-1 according to the first embodiment.
  • FIG. 72 is a cross-sectional view of a surface light emitting device 10-1-1 according to a modification of Example 1 of one embodiment of the present technology.
  • the surface light-emitting device 10-1-1 has the same configuration as the surface light-emitting device 10-1 according to the first embodiment, except that the resist pattern RP is used as the base of the concave mirror 201a instead of the first convex structure 50a.
  • the second structure ST2 includes a resist pattern RP as a photosensitive material provided between the back surface of the substrate 50 and the concave mirror 201a.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

発光層の電流注入領域と凹面鏡との重ね合わせずれが大きくなることを抑制可能な構成を有する面発光素子を提供する。　本技術は、基板と、前記基板の一面に設けられた、発光層を含む第１構造と、前記基板の他面に設けられた、凹面鏡を含む第２構造と、を備え、前記基板は、所定波長に対して透明であり、前記第１構造は、前記所定波長に対して不透明な部分及び透明な部分を有し、前記第１及び第２構造は、平面視において、略相似形であり、且つ、重心が一致していない、面発光素子を提供する。

Description

面発光素子、光源装置及び面発光素子の製造方法
　本開示に係る技術（以下「本技術」とも呼ぶ）は、面発光素子、光源装置及び面発光素子の製造方法に関する。
　従来、発光層と凹面鏡とを備える面発光素子が知られている（例えば特許文献１参照）。この面発光素子では、製造時に発光層の発光領域（電流注入領域）と凹面鏡とが重ね合わせられる。
国際公開第２０１８／０８３８７７号
　しかしながら、従来の面発光素子では、発光層の発光領域と凹面鏡との重ね合わせずれが大きくなるおそれがあった。
　そこで、本技術は、発光層の発光領域と凹面鏡との重ね合わせずれが大きくなることを抑制可能な構成を有する面発光素子を提供することを主目的とする。
　本技術は、基板と、
　前記基板の一面に設けられた、発光層を含む第１構造と、
　前記基板の他面に設けられた、凹面鏡を含む第２構造と、
　を備え、
　前記基板は、所定波長に対して透明であり、
　前記第１構造は、前記所定波長に対して不透明な部分及び透明な部分を有し、
　前記第１及び第２構造は、平面視において、略相似形であり、且つ、重心が一致していない、面発光素子を提供する。
　平面視において、前記発光層の発光領域の中心と前記凹面鏡の中心との距離は、前記第１及び第２構造の重心間の距離よりも短くてもよい。
　平面視における、前記第１及び第２構造の重心間の距離は、５０ｎｍ以上であってもよい。
　平面視における、前記発光層の発光領域の中心と前記凹面鏡の中心との距離は、５００ｎｍ以下であってもよい。
　前記第２構造の平面視形状は、前記第１構造の平面視形状のフーリエ変換形状であってもよい。
　前記第２構造の平面視形状は、前記第１構造の平面視形状のフーリエ変換形状の相似形であり、決定係数が７０％以上であってもよい。
　前記不透明な部分は、面内方向に配置された第１及び第２部分 を有していてもよい。　前記第２部分は、前記第１部分を取り囲んでいてもよい。
　前記不透明な部分は、前記第１及び第２部分を連結する連結部を有していてもよい。　前記連結部は、前記第１及び第２部分の少なくとも一方に重なっていてもよい。
　前記第１構造は、前記不透明な部分及び／又は前記透明な部分に導電材料を介して接合された支持基板を含んでいてもよい。
　前記不透明な部分は、誘電体又は金属からなってもよい。
　前記第２構造は、前記他面と前記凹面鏡との間に設けられた感光材を含んでいてもよい。
　前記他面に凸面構造が設けられ、前記凹面鏡は、前記凸面構造に沿って設けられていてもよい。
　前記第１及び第２構造の組が複数組あり、平面視における、前記複数組の前記第１及び第２構造の重心間の距離が略一致し、且つ、平面視における、前記複数組の前記第１及び第２構造の重心の離間方向が略一致していてもよい。
　前記第１構造は、前記発光層の前記凹面鏡側とは反対側に配置された反射鏡を含んでいてもよい。
　本技術は、前記面発光素子と、
　前記面発光素子の第１構造と導電バンプを介して接合されたレーザドライバと、
　を備える、光源装置も提供する。
　本技術は、所定波長に対して透明な基板の一面に、前記所定波長に対して不透明な部分及び透明な部分を有する、発光層を含む第１構造を形成する工程と、
　前記基板の他面に感光材を塗布する工程と、
　前記第１構造側から前記所定波長の光を斜め露光する工程と、
　前記感光材に形成されたパターンを用いて凹面鏡を含む第２構造を形成する工程と、　を含む、面発光素子の製造方法も提供する。
　前記第１構造は、前記発光層の発光領域を設定する電流狭窄領域を含み、前記第１構造を形成する工程では、前記斜め露光する工程での露光条件、及び、前記第１構造の厚さと前記基板の厚さの合計に応じた位置に前記発光領域が位置するように前記電流狭窄領域を形成してもよい。
　前記露光条件は前記合計に基づいて設定される、又は、前記合計は前記露光条件に基づいて設定されてもよい。
本技術の一実施形態の実施例１に係る面発光素子の断面図である。 図２Ａは、図１の面発光素子の平面図である。図２Ｂは、図１の面発光素子の第２構造を第１構造側から見た図である。 図１の面発光素子の製造方法の第１例を説明するためのフローチャートである。 図４Ａ及び図４Ｂは、図１の面発光素子の製造方法の第１例の工程毎の断面図である。 図５Ａ及び図５Ｂは、図１の面発光素子の製造方法の第１例の工程毎の断面図である。 図６Ａ及び図６Ｂは、図１の面発光素子の製造方法の第１例の工程毎の断面図である。 図７Ａ及び図７Ｂは、図１の面発光素子の製造方法の第１例の工程毎の断面図である。 図８Ａ及び図８Ｂは、図１の面発光素子の製造方法の第１例の工程毎の断面図である。 図９Ａ及び図９Ｂは、図１の面発光素子の製造方法の第１例の工程毎の断面図である。 図１０Ａ及び図１０Ｂは、図１の面発光素子の製造方法の第１例の工程毎の断面図である。 図１１Ａ及び図１１Ｂは、図１の面発光素子の製造方法の第１例の工程毎の断面図である。 図１２Ａ及び図１２Ｂは、図１の面発光素子の製造方法の第１例の工程毎の断面図である。 図１３Ａ及び図１３Ｂは、図１の面発光素子の製造方法の第１例の工程毎の断面図である。 図１の面発光素子の製造方法の第２例を説明するためのフローチャートである。 図１５Ａ及び図１５Ｂは、図１の面発光素子の製造方法の第２例の工程毎の断面図である。 図１６Ａ及び図１６Ｂは、図１の面発光素子の製造方法の第２例の工程毎の断面図である。 図１７Ａ及び図１７Ｂは、図１の面発光素子の製造方法の第２例の工程毎の断面図である。 図１８Ａ及び図１８Ｂは、図１の面発光素子の製造方法の第２例の工程毎の断面図である。 図１９Ａ及び図１９Ｂは、図１の面発光素子の製造方法の第２例の工程毎の断面図である。 図２０Ａ及び図２０Ｂは、図１の面発光素子の製造方法の第２例の工程毎の断面図である。 図１の面発光素子の製造方法の第２例の工程毎の断面図である。 本技術の一実施形態の実施例２に係る面発光素子の断面図である。 図２３Ａは、図２２の面発光素子の平面図である。図２３Ｂは、図２２の面発光素子の第２構造を第１構造側から見た図である。 図２２の面発光素子の製造方法の一例を説明するためのフローチャートである。 図２５Ａ及び図２５Ｂは、図２２の面発光素子の製造方法の一例の工程毎の断面図である。 図２６Ａ及び図２６Ｂは、図２２の面発光素子の製造方法の一例の工程毎の断面図である。 図２７Ａ及び図２７Ｂは、図２２の面発光素子の製造方法の一例の工程毎の断面図である。 図２８Ａ及び図２８Ｂは、図２２の面発光素子の製造方法の一例の工程毎の断面図である。 図２９Ａ及び図２９Ｂは、図２２の面発光素子の製造方法の一例の工程毎の断面図である。 図３０Ａ及び図３０Ｂは、図２２の面発光素子の製造方法の一例の工程毎の断面図である。 本技術の一実施形態の実施例３に係る面発光素子の断面図である。 図３２Ａは、図３１の面発光素子の平面図である。図３２Ｂは、図３１の面発光素子の第２構造を第１構造側から見た図である。 図３１の面発光素子の製造方法の一例を説明するためのフローチャートである。 図３４Ａ及び図３４Ｂは、図３１の面発光素子の製造方法の一例の工程毎の断面図である。 図３５Ａ及び図３５Ｂは、図３１の面発光素子の製造方法の一例の工程毎の断面図である。 図３６Ａ及び図３６Ｂは、図３１の面発光素子の製造方法の一例の工程毎の断面図である。 図３７Ａ及び図３７Ｂは、図３１の面発光素子の製造方法の一例の工程毎の断面図である。 図３８Ａ及び図３８Ｂは、図３１の面発光素子の製造方法の一例の工程毎の断面図である。 図３９Ａ及び図３９Ｂは、図３１の面発光素子の製造方法の一例の工程毎の断面図である。 図３１の面発光素子の製造方法の一例の工程毎の断面図である。 本技術の一実施形態の実施例４に係る面発光素子の断面図である。 図４２Ａは、図４１の面発光素子の平面図である。図４２Ｂは、図４１の面発光素子の第２構造を第１構造側から見た図である。 図４１の面発光素子の製造方法の一例を説明するためのフローチャートである。 図４４Ａ及び図４４Ｂは、図４１の面発光素子の製造方法の一例の工程毎の断面図である。 図４５Ａ及び図４５Ｂは、図４１の面発光素子の製造方法の一例の工程毎の断面図である。 図４６Ａ及び図４６Ｂは、図４１の面発光素子の製造方法の一例の工程毎の断面図である。 図４７Ａ及び図４７Ｂは、図４１の面発光素子の製造方法の一例の工程毎の断面図である。 図４８Ａ及び図４８Ｂは、図４１の面発光素子の製造方法の一例の工程毎の断面図である。 図４９Ａ及び図４９Ｂは、図４１の面発光素子の製造方法の一例の工程毎の断面図である。 図５０Ａ及び図５０Ｂは、図４１の面発光素子の製造方法の一例の工程毎の断面図である。 図５１Ａ及び図５１Ｂは、図４１の面発光素子の製造方法の一例の工程毎の断面図である。 本技術の一実施形態の実施例５に係る面発光素子の断面図である。 図５３Ａは、図５２の面発光素子の平面図である。図５３Ｂは、図５２の面発光素子の第２構造を第１構造側から見た図である。 図５２の面発光素子の製造方法の一例を説明するためのフローチャートである。 図５５Ａ及び図５５Ｂは、図５２の面発光素子の製造方法の一例の工程毎の断面図である。 図５６Ａ及び図５６Ｂは、図５２の面発光素子の製造方法の一例の工程毎の断面図である。 図５７Ａ及び図５７Ｂは、図５２の面発光素子の製造方法の一例の工程毎の断面図である。 図５８Ａ及び図５８Ｂは、図５２の面発光素子の製造方法の一例の工程毎の断面図である。 図５９Ａ及び図５９Ｂは、図５２の面発光素子の製造方法の一例の工程毎の断面図である。 図６０Ａ及び図６０Ｂは、図５２の面発光素子の製造方法の一例の工程毎の断面図である。 図６１Ａ及び図６１Ｂは、図５２の面発光素子の製造方法の一例の工程毎の断面図である。 図６２Ａ及び図６２Ｂは、図５２の面発光素子の製造方法の一例の工程毎の断面図である。 図６３Ａ及び図６３Ｂは、図５２の面発光素子の製造方法の一例の工程毎の断面図である。 図６４Ａは、本技術の一実施形態の実施例６に係る面発光素子を備える光源装置のフリップチップ接続前の状態を示す断面図である。図６４Ｂは、本技術の一実施形態の実施例６に係る面発光素子を備える光源装置の断面図である。 図６４Ｂの光源装置の製造方法の一例を説明するためのフローチャートである。 平面視における第１及び第２構造の重心のずれを求める方法を説明するための図である。 図６７Ａは、本技術の一実施形態に係る面発光素子がアレイ状に複数配置された面発光素子アレイの平面構成例を示す図である。図６７Ｂは、該面発光素子アレイの第２構造を第１構造側から見た図である。 図６８Ａは、本技術の一実施形態の実施例６の変形例１に係る面発光素子を備える光源装置のフリップチップ接続前の状態を示す断面図である。図６８Ｂは、本技術の一実施形態の実施例６の変形例１に係る面発光素子を備える光源装置の断面図である。 図６９Ａは、本技術の一実施形態の実施例６の変形例２に係る面発光素子を備える光源装置のフリップチップ接続前の状態を示す断面図である。図６９Ｂは、本技術の一実施形態の実施例６の変形例２に係る面発光素子を備える光源装置の断面図である。 図７０Ａは、比較例の面発光素子の断面図である。図７０Ｂは、従来の露光の問題点を説明するための図である。 本技術の一実施形態の変形例に係る面発光素子の断面図である。 本技術の一実施形態の実施例１の変形例に係る面発光素子の断面図である。 本技術に係る面発光素子の距離測定装置への適用例を示す図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 距離測定装置の設置位置の一例を示す説明図である。
　以下に添付図面を参照しながら、本技術の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。以下に説明する実施形態は、本技術の代表的な実施形態を示したものであり、これにより本技術の範囲が狭く解釈されることはない。本明細書において、本技術に係る面発光素子、光源装置及び面発光素子の製造方法が複数の効果を奏することが記載される場合でも、本技術に係る面発光素子、光源装置及び面発光素子の製造方法は、少なくとも１つの効果を奏すればよい。本明細書に記載された効果はあくまで例示であって限定されるものではなく、また他の効果があってもよい。
　また、以下の順序で説明を行う。
０．導入
１．本技術の一実施形態の実施例１に係る面発光素子
２．本技術の一実施形態の実施例２に係る面発光素子
３．本技術の一実施形態の実施例３に係る面発光素子
４．本技術の一実施形態の実施例４に係る面発光素子
５．本技術の一実施形態の実施例５に係る面発光素子
６．本技術の一実施形態の実施例６に係る面発光素子及び該面発光素子を備える光源装置７．本技術の一実施形態に係る面発光素子がアレイ状に複数配置された面発光素子アレイ８．本技術の一実施形態の実施例６の変形例１に係る面発光素子
９．本技術の一実施形態の実施例６の変形例２に係る面発光素子
１０．本技術の一実施形態の変形例に係る面発光素子
１１．本技術の一実施形態の実施例１の変形例に係る面発光素子
１２．本技術のその他の変形例
１３．電子機器への応用例
１４．面発光素子を距離測定装置に適用した例
１５．距離測定装置を移動体に搭載した例
＜０．導入＞
　従来、例えば垂直共振器型面発光レーザ（ＶＣＳＥＬ）等の面発光素子において、横方向の光場閉じ込めによる、回折損失の無効化の方法として発光層の片側に凹面鏡を導入する技術が提案されている（特許文献１参照）。この面発光素子では、製造時の露光工程において、平面視において発光層の電流注入領域と凹面鏡の中心とを一致させるために、基板越しに、基板表面に形成されているアライメントマークとフォトマスクのアライメントマークとの重ね合わせを行う必要がある。その際に、種々の事情によりアライメントマークの重ね合わせずれが発生する。例えば、基板と空気の屈折率差により基板のアライメントマークの中心とフォトマスクのアライメントマークの中心とがずれてしまい、この状態で露光を行うと露光装置の仕様以上の重ね合わせずれが発生する。また、露光装置内の光源、ミラーの傾きによって露光が斜めになる場合（図７０Ｂ参照）にも、電流注入領域と凹面鏡との重ね合わせずれが大きくなる（図７０Ａ参照）。よって、それに合わせた露光用のマスクが必要になる。電流注入領域と凹面鏡との重ね合わせずれが大きくなると、しきい値電流が高くなる原因や歩留りの悪化の原因になる。また、基板越しの露光に対応する露光装置が少ないため、重ね合わせ精度の向上には多額の費用を投資する必要がある。重ね合わせずれを測定する場合も、基板越しで測定を行う必要があるため、測定誤差が大きくなり、精確な測定ができないおそれがある。これは、歩留まりの悪化、開発遅延の原因、ひいては開発コストの増加にもつながる。
　そこで、発明者らは、鋭意検討の末、発光層の電流注入領域（発光領域）と凹面鏡との重ね合わせずれが大きくなることを抑制可能な構成を有する面発光素子として、本技術に係る面発光素子の開発に成功した。
　以下、本技術に係る面発光素子の一実施形態を幾つかの実施例を挙げて詳細に説明する。
＜１．本技術の一実施形態の実施例１に係る面発光素子＞
　以下、本技術の一実施形態の実施例１に係る面発光素子について、図面を用いて説明する。
≪面発光素子の素子構成≫
　図１は、本技術の一実施形態の実施例１に係る面発光素子１０－１の断面図である。図２Ａは、図１の面発光素子の平面図である。図２Ｂは、図１の面発光素子の第２構造を第１構造側から見た図である。図１は、図２Ａ及び図２ＢのＰ－Ｐ線断面図である。以下では、図２Ａ及び図２Ｂ等に示すＸＹＺ３次元直交座標系を適宜用いて説明する。便宜上、図１等の断面図における上方を上、下方を下として説明する。
　面発光素子１０－１は、以下に具体的に説明するように、発光層を第１及び第２反射鏡で挟んだ垂直共振器構造を有する垂直共振器型面発光レーザ（ＶＣＳＥＬ）である。面発光素子１０－１は、一例として、レーザドライバにより駆動される。
　面発光素子１０－１は、一例として、図１に示すように、基板５０と、該基板５０の一面（上面）に設けられた、発光層１０１を含む第１構造ＳＴ１と、基板５０の他面（下面）に設けられた、第２反射鏡としての凹面鏡２０１ａを含む第２構造ＳＴ２とを備える。
［第１構造］
　第１構造ＳＴ１は、さらに、発光層１０１の凹面鏡２０１ａ側（下側）とは反対側（上側）に配置された、第１反射鏡としての反射鏡１０２を含む。第１構造ＳＴ１は、さらに、アノード電極１０３、第１透明導電膜１０４、第２透明導電膜１０５及び絶縁層１０６を含む。
（発光層）
　発光層１０１は、一例として、基板５０の一面（表面、上面）上に配置されている。発光層１０１は、一例として、Ｉｎ０．０４Ｇａ０．９６Ｎ層（障壁層）とＩｎ０．１６Ｇａ０．８４Ｎ層（井戸層）とが積層された５重の多重量子井戸構造から成る。発光層１０１は、「活性層」とも呼ばれる。
　発光層１０１の周辺部には、電流狭窄領域３００が設けられている。発光層１０１の電流狭窄領域３００に取り囲まれた領域が電流注入領域（発光領域）である。なお、電流狭窄領域３００は、発光層１０１の外部に設けられてもよい。この場合には、発光層１０１の、電流狭窄領域３００に取り囲まれた領域に対応する領域が電流注入領域（発光領域）となる。すなわち、電流狭窄領域３００は、発光層１０１の発光領域を設定する領域である。
　電流狭窄領域３００は、例えばイオン注入領域である。イオン注入領域は、高濃度のイオン（例えばＢ＋＋等）が注入された領域である。イオン注入領域は、該イオン注入領域により取り囲まれた電流注入領域よりも高抵抗である（キャリアの伝導性が低い）。イオン注入領域による電流狭窄径は、数μｍ（例えば４μｍ以下）とすることができる。
［基板］
　基板５０は、例えばｎ－ＧａＮ基板からなる。基板５０の他面（裏面、下面）には、第１凸面構造５０ａと、該第１凸面構造５０ａを取り囲む第２凸面構造５０ｂとが設けられている。第１凸面構造５０ａは、例えば下方に突出する略半球状であり、電流注入領域に対応する位置に位置している。第２凸面構造５０ｂは、第１凸面構造５０ａを取り囲む部分が、例えば断面略半円形の環状である。一例として、平面視において、第１凸面構造５０ａの中心は、電流注入領域に重なっている。第１凸面構造５０ａの曲率半径は、例えば５０μｍである。
（アノード電極）
　アノード電極１０３は、第１電極パッド１０３ａと、該第１電極パッド１０３ａを取り囲む第２電極パッド１０３ｂとを含む（図２Ａ参照）。第１及び第２電極パッド１０３ａ、１０３ｂの間隔は、例えば１０μｍである。第１電極パッド１０３ａの外径は、例えば３０μｍである。第１及び第２電極パッド１０３ａ、１０３ｂは、第２透明導電膜１０５を介して電気的に接続されている。第１電極パッド１０３ａは、電流注入領域に対応する位置に貫通孔１０３ａ１を有する。貫通孔１０３ａ１は、発光層１０１からの光が通過する領域である。すなわち、第１電極パッド１０３ａは、発光層１０１からの光を貫通孔１０３ａ１内に閉じ込める光閉じ込め部としても機能する。一例として、平面視において、貫通孔１０３ａ１の中心は、第１構造ＳＴ１の重心Ｇ１から＋Ｘ方向にΔｄだけずれている（図２Ａ参照）。第２電極パッド１０３ｂがレーザドライバの陽極側との電気的接点になっている。
　アノード電極１０３は、例えばＡｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｎｉ、Ｔｉ、Ｖ、Ｗ、Ｃｒ、Ａｌ、Ｃｕ、Ｚｎ、Ｓｎ及びＩｎからなる群から選択された少なくとも１種類の金属（合金を含む）によって構成されている。アノード電極１０３が積層構造である場合は、例えばＴｉ／Ａｕ、Ｔｉ／Ａｌ、Ｔｉ／Ａｌ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕ、Ｎｉ／Ａｕ、Ｎｉ／Ａｕ／Ｐｔ、Ｎｉ／Ｐｔ、Ｐｄ／Ｐｔ、Ａｇ／Ｐｄ等の材料で構成される。アノード電極１０３は、レーザドライバの陽極（正極）に接続される。
（反射鏡）
　反射鏡１０２は、一例として、平面鏡である。反射鏡１０２は、アノード電極１０３の第１電極パッド１０３ａ上に配置された部分と、第１電極パッド１０３ａの貫通孔１０３ａ１内に配置された部分とを有する。反射鏡１０２は、例えば誘電体多層膜反射鏡からなる。当該誘電体多層膜反射鏡は、例えばＴａ２Ｏ５／ＳｉＯ２、ＳｉＮ／ＳｉＯ２等からなる。第１反射鏡としての反射鏡１０２の反射率は、一例として、第２反射鏡としての凹面鏡２０１ａの反射率よりも若干低く設定されている。反射鏡１０２が出射側の反射鏡である。すなわち、面発光素子１０－１は、基板５０の表面（上面）側へ光を出射する表面出射型の面発光レーザである。なお、反射鏡１０２は、凹面鏡であってもよい。
（第１透明導電膜）
　第１透明導電膜１０４は、一例として、発光層１０１とアノード電極１０３との間に配置されている。第１透明導電膜１０４は、第１電極パッド１０３ａに対応する第１部分１０４ａと、第２電極パッド１０３ｂに対応し、第１部分１０４ａを取り囲む第２部分１０４ｂとを有する。第１及び第２部分１０４ａ、１０４ｂは、第２透明導電膜１０５を介して電気的に接続されている。第１透明導電膜１０４は、発光層１０１への正孔注入効率を高めるとともに、リークを防止するバッファ層として機能する。第１透明導電膜１０４は、例えばＩＴＯ、ＩＴｉＯ、ＡＺＯ、ＺｎＯ、ＳｎＯ、ＳｎＯ２、ＳｎＯ３、ＴｉＯ、ＴｉＯ２、グラフェン等からなる。
（第２透明導電膜）
　第２透明導電膜１０５は、一例として、反射鏡１０２、アノード電極１０３の第１電極パッド１０３ａ及び第１透明導電膜１０４の第１部分１０４ａを発光層１０１側（下側）とは反対側（上側）から覆うように設けられている。第２透明導電膜１０５は、発光層１０１への正孔注入効率を高めるとともに、リークを防止するバッファ層として機能する。第２透明導電膜１０５は、例えばＩＴＯ、ＩＴｉＯ、ＡＺＯ、ＺｎＯ、ＳｎＯ、ＳｎＯ２、ＳｎＯ３、ＴｉＯ、ＴｉＯ２、グラフェン等からなる。第２透明導電膜１０５は、第１透明導電膜１０４と同一の材料からなってもよいし、異なる材料からなってもよい。
（絶縁層１０６）
　絶縁層１０６は、一例として、発光層１０１の表面（上面）上に第１透明導電膜１０４の下部を取り囲むように環状に設けられている。絶縁層１０６は、第１透明導電膜１０４に対して屈折率差を有しており、光閉じ込め部として機能する。絶縁層１０６は、例えばＳｉＯ２、ＳｉＮ、ＳｉＯＮ等の誘電体からなる。
［第２構造］
　第２構造ＳＴ２は、さらに、基板５０の裏面（下面）に設けられたカソード電極２０２を含む。第２構造ＳＴ２は、さらに、ワックス２０４を介して凹面鏡２０１ａに貼り付けられた支持基板２０３を有している。
　一例として、平面視において、第２構造ＳＴ２の重心Ｇ２は、第１構造ＳＴ１の重心Ｇ１から＋Ｘ方向にΔｄだけずれている。すなわち、一例として、平面視において、第２構造ＳＴ２の重心Ｇ２は、第１電極パッド１０３ａの貫通孔１０３ａ１の中心と略一致している。
（凹面鏡）
　第２反射鏡に正のパワーを有する凹面鏡２０１ａを用いることにより、共振器長に関わらず、発光層１０１からの光を反射して発光層１０１に集光させることができ（横方向の光場閉じ込め効果を得ることができ）、回折損失を低減することができる。
　凹面鏡２０１ａは、第１凸面構造５０ａの表面に沿って設けられている。すなわち、凹面鏡２０１ａは、第１凸面構造５０ａに倣った形状を有している。
　凹面鏡２０１ａは、一例として、誘電体多層膜反射鏡からなる。当該誘電体多層膜反射鏡は、例えばＴａ２Ｏ５／ＳｉＯ２、ＳｉＯ２／ＳｉＮ、ＳｉＯ２／Ｎｂ２Ｏ５等からなる。
　凹面鏡２０１ａは、例えば略半球殻状であり、少なくとも頂部が電流注入領域に対応する位置（発光層１０１からの光の光路上）に位置している。凹面鏡２０１ａは、少なくとも頂部の表面が曲面（例えば球面、放物面等）で構成されている。なお、凹面鏡２０１ａは、頂部以外の部分の表面が平面で構成されてもよい。
　第２凸面構造５０ｂの表面に沿って、凹面鏡２０１ａを構成する誘電体多層膜と同一の誘電体多層膜２０１ｂが設けられている。
（カソード電極）
　カソード電極２０２は、例えばＡｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｎｉ、Ｔｉ、Ｖ、Ｗ、Ｃｒ、Ａｌ、Ｃｕ、Ｚｎ、Ｓｎ及びＩｎからなる群から選択された少なくとも１種類の金属（合金を含む）によって構成されている。カソード電極２０２が積層構造である場合は、例えばＴｉ／Ａｕ、Ｔｉ／Ａｌ、Ｔｉ／Ａｌ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕ、Ｎｉ／Ａｕ、Ｎｉ／Ａｕ／Ｐｔ、Ｎｉ／Ｐｔ、Ｐｄ／Ｐｔ、Ａｇ／Ｐｄ等の材料で構成される。カソード電極２０２は、レーザドライバの陰極（負極）に接続される。
≪本技術の特徴的な構成≫
　以下、本技術の特徴的な構成について説明する。
　基板５０は、所定波長（後述する露光波長）に対して透明である。
　第１構造ＳＴ１は、上記所定波長に対して透明な部分と不透明な部分とを有する。具体的には、アノード電極１０３は、一例として、上記所定波長に対して不透明な金属からなる。第１及び第２透明導電膜１０４、１０５は、一例として、上記所定波長に対して透明である。反射鏡１０２は、一例として、上記所定波長に対して不透明な誘電体からなる。電流狭窄領域３００は、一例として、上記所定波長に対して透明である。すなわち、第１構造ＳＴ１は、上記所定波長の光を遮光する遮光部及び透過させる透過部を有するマスクパターンを持つマスクとしての機能を有する。
　第１構造ＳＴ１の不透明な部分であるアノード電極１０３は、面内方向に配置された第１部分である第１電極パッド１０３ａ及び第２部分である第２電極パッド１０３ｂを有する。一例として、第２部分である第２電極パッド１０３ｂは、第１部分である第１電極パッド１０３ａを取り囲んでいる。
　第１及び第２構造ＳＴ１、ＳＴ２は、平面視において、略相似形であり、且つ、重心が一致していない（図１、図２Ａ及び図２Ｂ参照）。
　平面視において、発光層１０１の発光領域（電流注入領域）の中心と凹面鏡２０１ａの中心（第１凸面構造５０ａの中心）との距離は、第１及び第２構造ＳＴ１、ＳＴ２の重心Ｇ１、Ｇ２間の距離Δｄよりも短い。
　一例として、平面視における、第１及び第２構造ＳＴ１、ＳＴ２の重心Ｇ１、Ｇ２間の距離は、５０ｎｍ以上であることが好ましい。一例として、平面視における、発光層１０１の発光領域（電流注入領域）の中心と凹面鏡２０１ａの中心との距離は、５００ｎｍ以下であってもよい。
　第２構造ＳＴ２の平面視形状は、第１構造ＳＴ１の平面視形状のフーリエ変換形状であってもよい。また、第２構造ＳＴ２の平面視形状は、第１構造ＳＴ１の平面視形状のフーリエ変換形状の相似形であり、決定係数が７０％以上であってもよい。
≪面発光素子の動作≫
　以下、面発光素子１０－１の動作について説明する。
　面発光素子１０－１では、レーザドライバによりアノード電極１０３とカソード電極２０２との間に駆動電圧が印加されると、レーザドライバの陽極側からアノード電極１０３を介して流入された電流が第１透明導電膜１０４を介して電流狭窄領域３００で狭窄されつつ発光層１０１へ注入される。このとき、発光層１０１が発光し、その光が凹面鏡２０１ａと反射鏡１０２との間を第１電極パッド１０３ａの貫通孔１０３ａ１内に閉じ込められつつ且つ発光層１０１で増幅されつつ往復し（この際、光は、凹面鏡２０１ａで例えば発光領域付近に集光されつつ反射され、反射鏡１０２で平行光又は弱拡散光として発光層１０１に向けて反射される）、発振条件を満たしたときに反射鏡１０２から第２透明導電膜１０５を介してレーザ光として出射される。発光層１０１に注入された電流は、基板５０を介してカソード電極２０２からレーザドライバの陰極側へ流出される。
≪面発光素子の製造方法の第１例≫
　以下、面発光素子１０－１の製造方法の第１例について図３のフローチャート等を参照して説明する。ここでは、一例として、基板５０の基材となる１枚のウェハ（半導体基板（例えばｎ－ＧａＮ基板））上に複数の面発光素子１０－１を複数同時に生成する。次いで、一連一体の複数の面発光素子１０－１を互いに分離して、チップ状の面発光素子１０－１（面発光素子チップ）を得る。
　最初のステップＳ１では、基板５０上に発光層１０１（活性層）を積層する（図４Ａ参照）。具体的には、有機金属気層成長法（ＭＯＣＶＤ法）又は分子線エピタキシー法（ＭＢＥ法）により、成長室において基板５０上に発光層１０１を積層して積層体を生成する。
　次のステップＳ２では、電流狭窄領域３００を形成する（図４Ｂ参照）。具体的には、先ず、積層体の電流狭窄領域３００が形成されることとなる部分以外の部分（電流注入領域が形成されることとなる部分）を覆う、レジスト、ＳｉＯ２等からなる保護膜を形成する。この際、平面視において電流注入領域の中心が第１構造ＳＴ１の重心Ｇ１から＋Ｘ方向にΔｄだけずれた位置に位置するように保護膜を形成する。次いで、該保護膜をマスクとして積層体に発光層１０１側からイオン（例えばＢ＋＋）を注入する。この際、イオン注入の注入深さは例えば基板５０内に達するまでとする。
　次のステップＳ３では、絶縁層１０６を形成する。具体的には、先ず、絶縁層１０６を例えば真空蒸着法、スパッタ等により全面に成膜する（図５Ａ参照）。次いで、フォトリソグラフィーにより、絶縁層１０６の中央部を除去して環状の絶縁層１０６を形成する（図５Ｂ参照）。
　次のステップＳ４では、第１透明導電膜１０４を形成する（図６Ａ参照）。具体的には、先ず、第１透明導電膜１０４の材料である透明導電膜を例えば真空蒸着法、スパッタ等により全面に成膜する。次いで、フォトリソグラフィーにより、透明導電膜の周辺部を除去して第１透明導電膜１０４を形成する。
　次のステップＳ５では、アノード電極１０３を形成する（図６Ｂ参照）。具体的には、例えばリフトオフ法を用いて、アノード電極１０３の第１及び第２電極パッド１０３ａ、１０３ｂを形成する。この際、平面視において、第１電極パッド１０３ａの貫通孔１０３ａ１の中心と電流注入領域の中心とが略一致するように第１電極パッド１０３ａを形成する。アノード電極１０３の電極材料の成膜は、例えば真空蒸着法、スパッタ法等により行う。
　次のステップＳ６では、第１反射鏡としての反射鏡１０２の材料を成膜する（図７Ａ参照）。具体的には、反射鏡１０２（例えば平面鏡）の材料である誘電体多層膜を例えば真空蒸着法、スパッタ法、ＣＶＤ法等により全面に成膜する。
　次のステップＳ７では、第１反射鏡としての反射鏡１０２を形成する（図７Ｂ参照）。具体的には、誘電体多層膜の反射鏡１０２となる部分以外の部分を例えばドライエッチングにより除去して反射鏡１０２を形成する。この際、第１透明導電膜１０４の対応する部分も除去される。
　次のステップＳ８では、第２透明導電膜１０５を形成する（図８Ａ参照）。具体的には、先ず、第２透明導電膜１０５の材料である透明導電膜を例えば真空蒸着法、スパッタ等により全面に成膜する。次いで、フォトリソグラフィーにより、透明導電膜の周辺部を除去して第２透明導電膜１０５を形成する。
　次のステップＳ９では、第１構造ＳＴ１側に仮支持基板ＴＳＢを貼り付ける（図８Ｂ参照）。具体的には、第１構造ＳＴ１側にワックスＷを介して仮支持基板ＴＳＢ（例えばサファイア基板）を貼り付ける。
　次のステップＳ１０では、基板５０を薄膜化する（図９Ａ参照）。具体的には、例えばＣＭＰ（化学機械研磨）装置により、基板５０の裏面を研削して、基板５０を薄膜化する。
　次のステップＳ１１では、基板５０の裏面にレジストＲ（例えばポジ型のフォトレジスト）を塗布する（図９Ｂ参照）。具体的には、基板５０の裏面にレジストＲをベタ状に塗布する。
　次のステップＳ１２では、第１構造ＳＴ１をマスクとして斜め露光する（図１０Ａ参照）。具体的には、先ず、露光装置により第１構造ＳＴ１側から上記所定波長（露光波長）の露光光をＸＺ平面（図２Ａ参照）に沿って所定の入射角θ（図６６参照）で斜入射させる。このとき、露光光は、上記所定波長に対して不透明な部分であるアノード電極１０３及び反射鏡１０２で遮光され、上記所定波長に対して透明な部分である第１及び第２透明導電膜１０４、１０５を透過する。これにより、レジストＲに第１構造ＳＴ１のマスクパターンに対応する潜像が形成される。次いで、レジストＲを現像液に浸して潜像を顕在化させる（露光部を溶解させる）。これにより、露光光が照射されなかった部分（非露光部）による像で構成されるレジストパターンＲＰが形成される。このレジストパターンＲＰは、平面視において、第１構造ＳＴ１と略相似形であり、且つ、重心が一致していない。
　ここで、第１構造ＳＴ１及びレジストパターンＲＰの重心のずれ量（重ね合わせずれ量）は、図６６に示す、露光光の入射角θと、基板５０の裏面（下面）と仮支持基板ＴＳＢの表面（上面）との距離Ｄとにより決まる。なお、距離Ｄは、第１構造ＳＴ１の厚さと基板５０の厚さの合計である。
　具体的には、距離Ｄが３０μｍのとき、入射角θを０．９５°とすると、上記重心のずれ量が０．５μｍとなる。距離Ｄが１０μｍのとき、入射角θを２．８６°とすると、上記重心のずれ量が０．５μｍとなる。
　距離Ｄが３０μｍのとき、入射角θを０．５７°とすると、上記重心のずれ量が０．３μｍとなる。距離Ｄが１０μｍのとき、入射角θを１．７２°とすると、上記重心のずれ量が０．３μｍとなる。
　距離Ｄが３０μｍのとき、入射角θを０．１９°とすると、上記重心のずれ量が０．１μｍとなる。距離Ｄが１０μｍのとき、入射角θを０．５７°とすると、上記重心のずれ量が０．１μｍとなる。
　距離Ｄが３０μｍのとき、入射角θを０．１０°とすると、上記重心のずれ量が０．０５μｍとなる。距離Ｄが１０μｍのとき、入射角θを０．２９°とすると、上記重心のずれ量が０．０５μｍとなる。
　以上の説明から分かるように、距離Ｄに応じて入射角θを設定することにより、又は、入射角θに応じて距離Ｄを設定することにより、上記重心のずれ量を所望の値にすることができる。すなわち、距離Ｄに応じて上記重心のずれ量を所望の値にする入射角θを選択することができ、又は、入射角θに応じて上記重心のずれ量を所望の値にする距離Ｄを選択することができる。ここでは、平面視において、レジストパターンＲＰの重心を第１構造ＳＴ１の重心Ｇ１から＋Ｘ方向にΔｄだけずらすために、距離Ｄ及びΔｄに対応する入射角θを選択する。入射角θは、露光装置から出射され第１構造ＳＴ１に入射される露光光の入射角を直接測定しながら設定することが好ましい。入射角θは、例えば露光装置内のミラーの角度を変更することにより調整することが可能である（図７０Ｂ参照）。
　露光方法の具体例を説明する。例えば距離Ｄが３０μｍの場合に基板５０の（０００－１）面上に塗布したフォトレジストを（０００１）面からアライナー（露光装置）によって露光しパターニングを行う。このとき、アライナーは装置内のミラーの傾きによって紫外線が（０００－１）面から［－１２－１０）方向へ０．９５°傾いたものを用いる。その際、第１電極パッド１０３ａの貫通孔１０３ａ１を第１透明導電膜１０４の中心から［－１２－１０］方向へ０．５μｍずらした位置に形成する。このように、露光の方向（入射方向）が分かれば距離Ｄ次第で貫通孔１０３ａ１とレジストパターンＲＰとのずれを補正でき、素子のメンテナンスの必要がなくなるメリットがある。
　次のステップＳ１３では、リフローを行う（図１０Ｂ参照）。具体的には、リフロー（例えば２００℃）によりレジストパターンをボールアップして略半球状の凸面形状に成形する（図１０Ｂ参照）。
　次のステップＳ１４では、基板５０の裏面に第１及び第２凸面構造５０ａ、５０ｂを形成する（図１１Ａ参照）。具体的には、ボールアップされたレジストパターンＲＰをマスクとして基板５０をエッチング（例えばドライエッチング）することにより、第１及び第２凸面構造５０ａ、５０ｂを形成する。
　次のステップＳ１５では、カソード電極２０２を形成する（図１１Ｂ参照）。具体的には、例えばリフトオフ法を用いて、カソード電極２０２を基板５０の裏面に形成する。この際、カソード電極２０２の電極材料の成膜は、例えば真空蒸着法、スパッタ法等により行う。
　次のステップＳ１６では、第２反射鏡としての凹面鏡２０１ａの材料を成膜する（図１２Ａ参照）。具体的には、凹面鏡２０１ａの材料である誘電体多層膜を例えば真空蒸着法、スパッタ法、ＣＶＤ法等により全面に成膜する。
　次のステップＳ１７では、カソード電極２０２を露出させる（図１２Ｂ参照）。具体的には、例えばドライエッチングにより、カソード電極２０２上の誘電体多層膜を除去する。
　次のステップＳ１８では、第２構造ＳＴ２側に支持基板２０３を貼り付ける（図１３Ａ参照）。具体的には、第２構造ＳＴ２側にワックス２０４を介して支持基板２０３を貼り付ける。
　最後のステップＳ１９では、仮支持基板ＴＳＢを除去する（図１３Ｂ参照）。具体的には、加熱によりワックスＷを溶解させて、仮支持基板ＴＳＢ及びワックスＷを除去する。これにより、ウェハ（半導体基板（例えばｎ－ＧａＮ基板））上に複数の面発光素子１０－１が生成される。その後、一連一体の複数の面発光素子１０－１をダイシングにより分離して、チップ状の面発光素子１０－１（面発光素子チップ）を得る。
≪面発光素子の製造方法の第２例≫
　以下、面発光素子１０－１の製造方法の第２例について図１４のフローチャート等を参照して説明する。ここでは、一例として、基板５０の基材となる１枚のウェハ（半導体基板（例えばｎ－ＧａＮ基板））上に複数の面発光素子１０－１を複数同時に生成する。次いで、一連一体の複数の面発光素子１０－１を互いに分離して、チップ状の面発光素子１０－１（面発光素子チップ）を得る。
　最初のステップＳ４１では、基板５０に第１仮支持基板ＴＳＢ１を貼り付ける（図１５Ａ参照）。具体的には、基板５０に例えばワックスを介して第１仮支持基板ＴＳＢ１（例えばサファイア基板）を貼り付ける。
　次のステップＳ４２では、基板５０を薄膜化する（図１５Ｂ参照）。具体的には、例えばＣＭＰ（化学機械研磨）装置により、基板５０の裏面を研削して、基板５０を薄膜化する。
　次のステップＳ４３では、基板５０上に発光層１０１（活性層）を積層する（図１６Ａ参照）。具体的には、有機金属気層成長法（ＭＯＣＶＤ法）又は分子線エピタキシー法（ＭＢＥ法）により、成長室において基板５０上に発光層１０１を積層して積層体を生成する。
　次のステップＳ４４では、電流狭窄領域３００を形成する（図１６Ｂ参照）。具体的には、先ず、積層体の電流狭窄領域３００が形成されることとなる部分以外の部分（電流注入領域が形成されることとなる部分）を覆う、レジスト、ＳｉＯ２等からなる保護膜を形成する。この際、平面視において電流注入領域の中心が第１構造ＳＴ１の重心Ｇ１から＋Ｘ方向にΔｄだけずれた位置に位置するように保護膜を形成する。次いで、該保護膜をマスクとして積層体に発光層１０１側からイオン（例えばＢ＋＋）を注入する。この際、イオン注入の注入深さは例えば基板５０内に達するまでとする。
　次のステップＳ４５では、絶縁層１０６を形成する。具体的には、先ず、絶縁層１０６を例えば真空蒸着法、スパッタ等により全面に成膜する（図１７Ａ参照）。次いで、フォトリソグラフィーにより、絶縁層１０６の中央部を除去して環状の絶縁層１０６を形成する（図１７Ｂ参照）。
　次のステップＳ４６では、第１透明導電膜１０４を形成する（図１８Ａ参照）。具体的には、先ず、第１透明導電膜１０４の材料である透明導電膜を例えば真空蒸着法、スパッタ等により全面に成膜する。次いで、フォトリソグラフィーにより、透明導電膜の周辺部を除去して第１透明導電膜１０４を形成する。
　次のステップＳ４７では、アノード電極１０３を形成する（図１８Ｂ参照）。具体的には、例えばリフトオフ法を用いて、アノード電極１０３の第１及び第２電極パッド１０３ａ、１０３ｂを形成する。この際、平面視において、第１電極パッド１０３ａの貫通孔１０３ａ１の中心と電流注入領域の中心とが略一致するように第１電極パッド１０３ａを形成する。アノード電極１０３の電極材料の成膜は、例えば真空蒸着法、スパッタ法等により行う。
　次のステップＳ４８では、第１反射鏡としての反射鏡１０２の材料を成膜する（図１９Ａ参照）。具体的には、反射鏡１０２（例えば平面鏡）の材料である誘電体多層膜を例えば真空蒸着法、スパッタ法、ＣＶＤ法等により全面に成膜する。
　次のステップＳ４９では、第１反射鏡としての反射鏡１０２を形成する（図１９Ｂ参照）。具体的には、誘電体多層膜の反射鏡１０２となる部分以外の部分を例えばドライエッチングにより除去して反射鏡１０２を形成する。この際、第１透明導電膜１０４の対応する部分も除去される。
　次のステップＳ５０では、第２透明導電膜１０５を形成する（図２０Ａ参照）。具体的には、先ず、第２透明導電膜１０５の材料である透明導電膜を例えば真空蒸着法、スパッタ等により全面に成膜する。次いで、フォトリソグラフィーにより、透明導電膜の周辺部を除去して第２透明導電膜１０５を形成する。
　次のステップＳ５０．１では、第１構造ＳＴ１側に第２仮支持基板ＴＳＢ２を貼り付ける（図２０Ｂ参照）。具体的には、第１構造ＳＴ１側にワックスＷを介して第２仮支持基板ＴＳＢ２を貼り付ける。
　次のステップＳ５０．２では、第１仮支持基板ＴＳＢ１を除去する（図２１参照）。具体的には、基板５０と第１仮支持基板ＴＳＢ１とを接着するワックスを加熱して第１仮支持基板ＴＳＢ１を除去する。
　次のステップＳ５１では、基板５０の裏面にレジストＲ（例えばポジ型のフォトレジスト）を塗布する（図９Ｂ参照）。具体的には、基板５０の裏面にレジストＲをベタ状に塗布する。
　次のステップＳ５２では、第１構造ＳＴ１をマスクとして斜め露光する（図１０Ａ参照）。具体的には、先ず、露光装置により第１構造ＳＴ１側から上記所定波長（露光波長）の露光光をＸＺ平面（図２Ａ参照）に沿って所定の入射角θ（図６６参照）で斜入射させる。このとき、露光光は、上記所定波長に対して不透明な部分であるアノード電極１０３及び反射鏡１０２で遮光され、上記所定波長に対して透明な部分である第１及び第２透明導電膜１０４、１０５を透過する。これにより、レジストＲに第１構造ＳＴ１のマスクパターンに対応する潜像が形成される。次いで、レジストＲを現像液に浸して潜像を顕在化させる。これにより、露光光が照射されなかった部分で構成されるレジストパターンＲＰが形成される。このレジストパターンＲＰは、平面視において、第１構造ＳＴ１と略相似形であり、且つ、重心が一致していない。ここでは、平面視において、レジストパターンＲＰの重心を第１構造ＳＴ１の重心Ｇ１から＋Ｘ方向にΔｄだけずらすために、距離Ｄ及びΔｄに対応する入射角θを選択する。入射角θは、露光装置から出射され第１構造ＳＴ１に入射される露光光の入射角を直接測定しながら設定されることが好ましい。
　次のステップＳ５３では、リフローを行う（図１０Ｂ参照）。具体的には、リフロー（例えば２００℃）によりレジストパターンをボールアップして略半球状の凸面形状に成形する（図１０Ｂ参照）。
　次のステップＳ５４では、基板５０の裏面に第１及び第２凸面構造５０ａ、５０ｂを形成する（図１１Ａ参照）。具体的には、ボールアップされたレジストパターンＲＰをマスクとして基板５０をエッチング（例えばドライエッチング）することにより、第１及び第２凸面構造５０ａ、５０ｂを形成する。
　次のステップＳ５５では、カソード電極２０２を形成する（図１１Ｂ参照）。具体的には、例えばリフトオフ法を用いて、カソード電極２０２を基板５０の裏面に形成する。この際、カソード電極２０２の電極材料の成膜は、例えば真空蒸着法、スパッタ法等により行う。
　次のステップＳ５６では、第２反射鏡としての凹面鏡２０１ａの材料を成膜する（図１２Ａ参照）。具体的には、凹面鏡２０１ａの材料である誘電体多層膜を例えば真空蒸着法、スパッタ法、ＣＶＤ法等により全面に成膜する。
　次のステップＳ５７では、カソード電極２０２を露出させる（図１２Ｂ参照）。具体的には、例えばドライエッチングにより、カソード電極２０２上の誘電体多層膜を除去する。
　次のステップＳ５８では、第２構造ＳＴ２側に支持基板２０３を貼り付ける（図１３Ａ参照）。具体的には、第２構造ＳＴ２側にワックス２０４を介して支持基板２０３を貼り付ける。
　最後のステップＳ５９では、第２仮支持基板ＴＳＢ２を除去する（図１３Ｂ参照）。具体的には、加熱によりワックスＷを溶解させて、第２仮支持基板ＴＳＢ２（図１３Ｂでは符号ＴＳＢ）及びワックスＷを除去する。これにより、ウェハ（半導体基板（例えばｎ－ＧａＮ基板））上に複数の面発光素子１０－１が生成される。その後、一連一体の複数の面発光素子１０－１をダイシングにより分離して、チップ状の面発光素子１０－１（面発光素子チップ）を得る。
　≪面発光素子及びその製造方法の効果≫
　以下、本技術の一実施形態の実施例１に係る面発光素子１０－１及びその製造方法の効果について説明する。
　本技術の一実施形態の実施例１に係る面発光素子１０－１は、基板５０と、基板５０の一面に設けられた、発光層１０１を含む第１構造ＳＴ１と、基板５０の他面に設けられた、凹面鏡２０１ａを含む第２構造ＳＴ２と、を備え、基板５０は、所定波長（露光波長）に対して透明であり、第１構造ＳＴ１は、上記所定波長に対して不透明な部分であるアノード電極１０３及び透明な部分である第１及び第２透明導電膜１０４、１０５を有し、第１及び第２構造ＳＴ１、ＳＴ２は、平面視において、略相似形であり、且つ、重心が一致していない。
　面発光素子１０－１は、発光層１０１を含む第１構造ＳＴ１をマスクとして斜め露光することにより凹面鏡２０１ａを形成可能な構成を有している。すなわち、面発光素子１０－１によれば、発光層１０１の電流注入領域と凹面鏡２０１ａとの重ね合わせずれが大きくなることを抑制可能な構成を有する面発光素子を提供することができる。当該重ね合わせずれが大きくなることを抑制できることにより、しきい値電流が高くなることや歩留まりの悪化を抑制できる。
　平面視において、発光層１０１の発光領域（電流注入領域）の中心と凹面鏡２０１ａの中心との距離は、第１及び第２構造ＳＴ１、ＳＴ２の重心Ｇ１、Ｇ２間の距離よりも短い。これにより、平面視における第１及び第２構造ＳＴ１、ＳＴ２の重心Ｇ１、Ｇ２間の距離を比較的長くしても、平面視における発光層１０１の発光領域の中心と凹面鏡２０１ａの中心との距離を短くすることができる。
　平面視における第１及び第２構造ＳＴ１、ＳＴ２の重心Ｇ１、Ｇ２間の距離は、５０ｎｍ以上である。これにより、例えば平面視において重心Ｇ１、Ｇ２を一致させるようにアライメントマークを用いて第１及び第２構造ＳＴ１、ＳＴ２を重ね合わせする場合において発生する重ね合わせずれ（例えば５０ｎｍ未満のずれ）よりも重心Ｇ１、Ｇ２のずれを大きくした状態で、その場合よりも電流注入領域と凹面鏡２０１ａとの重ね合わせずれを抑制することができる。
　平面視における、発光層１０１の発光領域の中心と凹面鏡２０１ａの中心との距離は、５００ｎｍ以下である。これにより、しきい値電流が高くなることや歩留まりの悪化を効果的に抑制できる。
　第２構造ＳＴ２の平面視形状は、第１構造ＳＴ１の平面視形状のフーリエ変換形状であってもよい。これにより、重ね合わせ精度を担保することができる。
　第２構造ＳＴ２の平面視形状は、第１構造ＳＴ１の平面視形状のフーリエ変換形状の相似形であり、決定係数が７０％以上であってもよい。これにより、重ね合わせずれを実用上問題のない範囲に留めることができる。
　不透明な部分であるアノード電極１０３は、面内方向に配置された第１及び第２電極パッド１０３ａ、１０３ｂを有する。これにより、遮光パターンとしてのアノード電極１０３を簡素な構成とすることができる。
　第２電極パッド１０３ｂは、第１電極パッド１０３ａを取り囲んでいる。これにより、アノード電極１０３において、レーザドライバとの電気的接続のための接点を周回状に配置することができる。
　不透明な部分であるアノード電極１０３は金属からなり、不透明な部分である反射鏡１０２は誘電体からなる。これにより、面発光素子に一般に用いられる材料を用いて遮光パターンを形成することができる。
　基板５０の他面に第１凸面構造５０ａが設けられ、凹面鏡２０１ａは、第１凸面構造５０ａに沿って設けられている。これにより、凹面鏡２０１ａの形状安定性を確保することができる。
　第１構造ＳＴ１は、発光層１０１の凹面鏡２０１ａ側とは反対側に配置された反射鏡１０２を含む。これにより、面発光素子１０－１は、面発光レーザを構成することができる。
　面発光素子１０－１の製造方法の第１例及び第２例は、所定波長（露光波長）に対して透明な基板５０の一面に、前記所定波長に対して不透明な部分及び透明な部分を有する、発光層１０１を含む第１構造ＳＴ１を形成する工程と、基板５０の他面に感光材を塗布する工程と、第１構造ＳＴ１側から所定波長の光を斜め露光する工程と、レジストＲ（感光材）に形成されたパターンを用いて凹面鏡２０１ａを含む第２構造ＳＴ２を形成する工程と、を含む。
　面発光素子１０－１の製造方法の第１例及び第２例によれば、発光層１０１を含む第１構造ＳＴ１をマスクとして斜め露光することにより凹面鏡２０１ａを形成することができる。すなわち、面発光素子１０－１の製造方法によれば、発光層１０１の電流注入領域と凹面鏡２０１ａとの重ね合わせずれが大きくなることを抑制可能な構成を有する面発光素子を製造することができる。
　第１構造ＳＴ１は、発光層１０１の発光領域を設定する電流狭窄領域３００を含み、第１構造ＳＴ１を形成する工程では、斜め露光する工程での露光条件（例えば第１構造ＳＴ１への露光光の入射方向）、及び、第１構造ＳＴ１の厚さと基板５０の厚さの合計に応じた位置に発光領域が位置するように電流狭窄領域３００を形成することが好ましい。これにより、発光領域（電流注入領域）と凹面鏡２０１ａとを精度よく重ね合わせることができる。
　露光条件は上記合計に基づいて設定される、又は、上記合計は露光条件に基づいて設定されることが好ましい。これにより、発光領域（電流注入領域）と凹面鏡２０１ａとをより精度よく重ね合わせることができる。
　面発光素子１０－１の製造方法の第２例では、基板５０が割れる可能性が高い薄膜化工程を序盤に行うので、基板５０が割れてしまった際の製造コストの削減を図ることができる。
　以上の説明から明らかなように、面発光素子１０－１によれば、以下の効果も得ることができる。
・素子に特別な機能を付与することなく重ね合わせ精度を向上させることが可能となる。
・基板５０表面側の重ね合わせ精度で電流注入領域と凹面鏡２０１ａを重ね合わせてパターニングすることができる。
・基板５０の薄膜化時の基板５０の伸び縮みの影響を受けずにパターニングすることができる。
・重ね合わせずれが低減されることにより、電気特性、光特性及び歩留まりが改善する。
・第１構造ＳＴ１がマスクとして機能することにより、別途マスクを製造する必要がなく、製造コストを削減できる。
・例えば部分的に露光用のマスクを製造する場合にも、製造コストを削減できる。
・アライメント工程及び露光装置を簡略化することにより製造コストを削減できる。
・第１電極パッド１０３ａの外径を制御することにより、第１凸面構造５０ａの径を制御することができるため、横モードの制御が可能となる。
・レジストＲの外周のパターンがぼやけるのでレジストＲにテーパを付けることができる。これにより、曲率半径を大きくすることや、狭ピッチ化を図ることができる。
・素子のメンテナンス頻度を抑制できる。
・第１構造ＳＴ１の厚さと基板５０の厚さの合計、及び／又は、露光光の入射方向を制御することで電流注入領域と凹面鏡２０１ａとの重ね合わせずれを抑制できる。
＜２．本技術の一実施形態の実施例２に係る面発光素子＞
　以下、本技術の一実施形態の実施例２に係る面発光素子について、図面を用いて説明する。
≪面発光素子の素子構成≫
　図２２は、本技術の一実施形態の実施例２に係る面発光素子１０－２の断面図である。図２３Ａは、図２２の面発光素子の平面図である。図２３Ｂは、図２２の面発光素子の第２構造を第１構造側から見た図である。図２２は、図２３Ａ及び図２３ＢのＰ－Ｐ線断面図である。面発光素子１０－２は、図２２、図２３Ａ及び図２３Ｂに示すように、第２透明導電膜１０５が設けられていない点を除いて、実施例１に係る面発光素子１０－１と同様の構成を有する。
≪面発光素子の動作≫
　面発光素子１０－２は、実施例１に係る面発光素子１０－１の動作と概ね同様の動作を行う。
≪面発光素子の製造方法≫
　以下、面発光素子１０－２の製造方法について図２４のフローチャート等を参照して説明する。ここでは、一例として、基板５０の基材となる１枚のウェハ（半導体基板（例えばｎ－ＧａＮ基板））上に複数の面発光素子１０－２を複数同時に生成する。次いで、一連一体の複数の面発光素子１０－２を互いに分離して、チップ状の面発光素子１０－２（面発光素子チップ）を得る。
　最初のステップＳ２１では、基板５０上に発光層１０１（活性層）を積層する（図４Ａ参照）。具体的には、有機金属気層成長法（ＭＯＣＶＤ法）又は分子線エピタキシー法（ＭＢＥ法）により、成長室において基板５０上に発光層１０１を積層して積層体を生成する。
　次のステップＳ２２では、電流狭窄領域３００を形成する（図４Ｂ参照）。具体的には、先ず、積層体の電流狭窄領域３００が形成されることとなる部分以外の部分（電流注入領域が形成されることとなる部分）を覆う、レジスト、ＳｉＯ２等からなる保護膜を形成する。この際、平面視において電流注入領域の中心が第１構造ＳＴ１の重心Ｇ１から＋Ｘ方向にΔｄだけずれた位置に位置するように保護膜を形成する。次いで、該保護膜をマスクとして積層体に発光層１０１側からイオン（例えばＢ＋＋）を注入する。この際、イオン注入の注入深さは例えば基板５０内に達するまでとする。
　次のステップＳ２３では、絶縁層１０６を形成する。具体的には、先ず、絶縁層１０６を例えば真空蒸着法、スパッタ等により全面に成膜する（図５Ａ参照）。次いで、フォトリソグラフィーにより、絶縁層１０６の中央部を除去して環状の絶縁層１０６を形成する（図５Ｂ参照）。
　次のステップＳ２４では、第１透明導電膜１０４を形成する（図６Ａ参照）。具体的には、先ず、第１透明導電膜１０４の材料である透明導電膜を例えば真空蒸着法、スパッタ等により全面に成膜する。次いで、フォトリソグラフィーにより、透明導電膜の周辺部を除去して第１透明導電膜１０４を形成する。
　次のステップＳ２５では、アノード電極１０３を形成する（図６Ｂ参照）。具体的には、例えばリフトオフ法を用いて、アノード電極１０３の第１及び第２電極パッド１０３ａ、１０３ｂを形成する。この際、平面視において、第１電極パッド１０３ａの貫通孔１０３ａ１の中心と電流注入領域の中心とが略一致するように第１電極パッド１０３ａを形成する。アノード電極１０３の電極材料の成膜は、例えば真空蒸着法、スパッタ法等により行う。
　次のステップＳ２６では、第１反射鏡としての反射鏡１０２をリフトオフで形成する（図２５Ａ参照）。具体的には、先ず、反射鏡１０２（例えば平面鏡）を形成しない箇所を覆うレジストを形成する。次いで、反射鏡１０２の材料である誘電体多層膜を例えば真空蒸着法、スパッタ法、ＣＶＤ法等により全面に成膜する。次いで、レジスト及び該レジスト上の誘電体多層膜を除去する。この結果、反射鏡１０２が形成される。
　次のステップＳ２７では、第１構造ＳＴ１側に仮支持基板ＴＳＢを貼り付ける（図２５Ｂ参照）。具体的には、第１構造ＳＴ１側にワックスＷを介して仮支持基板ＴＳＢ（例えばサファイア基板）を貼り付ける。
　次のステップＳ２８では、基板５０を薄膜化する（図２６Ａ参照）。具体的には、例えばＣＭＰ（化学機械研磨）装置により、基板５０の裏面を研削して、基板５０を薄膜化する。
　次のステップＳ２９では、基板５０の裏面にレジストＲ（例えばポジ型のフォトレジスト）を塗布する（図２６Ｂ参照）。具体的には、基板５０の裏面にレジストＲをベタ状に塗布する。
　次のステップＳ３０では、第１構造ＳＴ１をマスクとして斜め露光する（図２７Ａ参照）。具体的には、先ず、露光装置により第１構造ＳＴ１側から上記所定波長（露光波長）の露光光をＸＺ平面（図２３Ａ参照）に沿って所定の入射角θで斜入射させる。このとき、露光光は、上記所定波長に対して不透明な部分であるアノード電極１０３及び反射鏡１０２で遮光され、上記所定波長に対して透明な部分である第１透明導電膜１０４を透過する。これにより、レジストＲに第１構造ＳＴ１のマスクパターンに対応する潜像が形成される。次いで、レジストＲを現像液に浸して潜像を顕在化させる。これにより、露光光が照射されなかった部分で構成されるレジストパターンＲＰが形成される。このレジストパターンＲＰは、平面視において、第１構造ＳＴ１と略相似形であり、且つ、重心が一致していない。ここでは、平面視において、レジストパターンＲＰの重心を第１構造ＳＴ１の重心Ｇ１から＋Ｘ方向にΔｄだけずらすために、距離Ｄ及びΔｄに対応する入射角θを選択する。なお、入射角θは、露光装置から出射され第１構造ＳＴ１に入射される露光光の入射角を直接測定しながら設定することが好ましい。
　次のステップＳ３１では、リフローを行う（図２７Ｂ参照）。具体的には、リフロー（例えば２００℃）によりレジストパターンをボールアップして略半球状の凸面形状に成形する。
　次のステップＳ３２では、基板５０の裏面に第１及び第２凸面構造５０ａ、５０ｂを形成する（図２８Ａ参照）。具体的には、ボールアップされたレジストパターンＲＰをマスクとして基板５０をエッチング（例えばドライエッチング）することにより、第１及び第２凸面構造５０ａ、５０ｂを形成する。
　次のステップＳ３３では、カソード電極２０２を形成する（図２８Ｂ参照）。具体的には、例えばリフトオフ法を用いて、カソード電極２０２を基板５０の裏面に形成する。この際、カソード電極２０２の電極材料の成膜は、例えば真空蒸着法、スパッタ法等により行う。
　次のステップＳ３４では、第２反射鏡としての凹面鏡２０１ａの材料を成膜する（図２９Ａ参照）。具体的には、凹面鏡２０１ａの材料である誘電体多層膜を例えば真空蒸着法、スパッタ法、ＣＶＤ法等により全面に成膜する。
　次のステップＳ３５では、カソード電極２０２を露出させる（図２９Ｂ参照）。具体的には、例えばドライエッチングにより、カソード電極２０２上の誘電体多層膜を除去する。
　次のステップＳ３６では、第２構造ＳＴ２側に支持基板２０３を貼り付ける（図３０Ａ参照）。具体的には、第２構造ＳＴ２側にワックス２０４を介して支持基板２０３を貼り付ける。
　最後のステップＳ３７では、仮支持基板ＴＳＢを除去する（図３０Ｂ参照）。具体的には、加熱によりワックスＷを溶解させて、仮支持基板ＴＳＢ及びワックスＷを除去する。これにより、ウェハ（半導体基板（例えばｎ－ＧａＮ基板））上に複数の面発光素子１０－２が生成される。その後、一連一体の複数の面発光素子１０－２をダイシングにより分離して、チップ状の面発光素子１０－２（面発光素子チップ）を得る。
≪面発光素子及びその製造方法の効果≫
　面発光素子１０－２によれば、第２透明導電膜１０５を有しないので、構成を簡素化できる。面発光素子１０－２の製造方法によれば、反射鏡１０２をリフトオフにより形成するので、第１透明導電膜１０４へのダメージを減らすことができ、電気特性及び歩留まりを改善できる。さらに、反射鏡１０２をエッチングする工程及び第２透明導電膜１０５を形成する工程を省略できるので、製造コストを削減できる。
＜３．本技術の一実施形態の実施例３に係る面発光素子＞
　以下、本技術の一実施形態の実施例３に係る面発光素子について、図面を用いて説明する。
≪面発光素子の素子構成≫
　図３１は、本技術の一実施形態の実施例３に係る面発光素子１０－３の断面図である。図３２Ａは、図３１の面発光素子の平面図である。図３２Ｂは、図３１の面発光素子の第２構造を第１構造側から見た図である。図３１は、図３２Ａ及び図３２ＢのＰ－Ｐ線断面図である。
　面発光素子１０－３は、図３１、図３２Ａ及び図３２Ｂに示すように、第２凸面構造５０ｂが設けられておらず第１凸面構造５０ａが大径の凸面構造を構成している点及びアノード電極１０３が第１及び第２電極パッド１０３ａ、１０３ｂを連結する連結部１０３ｃを有している点を除いて、実施例２に係る面発光素子１０－２と概ね同様の構成を有する。
　面発光素子１０－３では、一例として、第１及び第２電極パッド１０３ａ、１０３ｂを連結する複数（例えば４つ）の連結部１０３ｃが第１電極パッド１０３ａから第２電極パッド１０３ｂへ放射状（例えば四方）に延びている（図３２Ａ参照）。すなわち、面発光素子１０－３では、アノード電極１０３が、第１及び第２電極パッド１０３ａ、１０３ｂが複数の連結部１０３ｃを介して連結された単一の電極パッドで構成されている。
　面発光素子１０－３では、一例として、第２反射鏡としての凹面鏡２０１が第１凸面構造５０ａの略全域に設けられた誘電体多層膜で構成されている。
≪面発光素子の動作≫
　面発光素子１０－３は、実施例１に係る面発光素子１０－１の動作と概ね同様の動作を行う。
≪面発光素子の製造方法≫
　以下、面発光素子１０－３の製造方法について図３３のフローチャート等を参照して説明する。ここでは、一例として、基板５０の基材となる１枚のウェハ（半導体基板（例えばｎ－ＧａＮ基板））上に複数の面発光素子１０－３を複数同時に生成する。次いで、一連一体の複数の面発光素子１０－３を互いに分離して、チップ状の面発光素子１０－３（面発光素子チップ）を得る。
　最初のステップＳ６１では、基板５０上に発光層１０１（活性層）を積層する（図４Ａ参照）。具体的には、有機金属気層成長法（ＭＯＣＶＤ法）又は分子線エピタキシー法（ＭＢＥ法）により、成長室において基板５０上に発光層１０１を積層して積層体を生成する。
　次のステップＳ６２では、電流狭窄領域３００を形成する（図４Ｂ参照）。具体的には、先ず、積層体の電流狭窄領域３００が形成されることとなる部分以外の部分（電流注入領域が形成されることとなる部分）を覆う、レジスト、ＳｉＯ２等からなる保護膜を形成する。この際、平面視において電流注入領域の中心が第１構造ＳＴ１の重心Ｇ１から＋Ｘ方向にΔｄだけずれた位置に位置するように保護膜を形成する。次いで、該保護膜をマスクとして積層体に発光層１０１側からイオン（例えばＢ＋＋）を注入する。この際、イオン注入の注入深さは例えば基板５０内に達するまでとする。
　次のステップＳ６３では、絶縁層１０６を形成する。具体的には、先ず、絶縁層１０６を例えば真空蒸着法、スパッタ等により全面に成膜する（図５Ａ参照）。次いで、フォトリソグラフィーにより、絶縁層１０６の中央部を除去して環状の絶縁層１０６を形成する（図５Ｂ参照）。
　次のステップＳ６４では、第１透明導電膜１０４を形成する（図６Ａ参照）。具体的には、先ず、第１透明導電膜１０４の材料である透明導電膜を例えば真空蒸着法、スパッタ等により全面に成膜する。次いで、フォトリソグラフィーにより、透明導電膜の周辺部を除去して第１透明導電膜１０４を形成する。
　次のステップＳ６５では、アノード電極１０３を形成する（図３４Ａ参照）。具体的には、例えばリフトオフ法を用いて、アノード電極１０３を構成する第１及び第２電極パッド１０３ａ、１０３ｂと連結部１０３ｃとを一体に形成する。この際、平面視において、貫通孔１０３ａ１の中心と電流注入領域の中心とが略一致するようにアノード電極１０３を形成する。アノード電極１０３の電極材料の成膜は、例えば真空蒸着法、スパッタ法等により行う。
　次のステップＳ６６では、第１反射鏡としての反射鏡１０２をリフトオフで形成する（図３４Ｂ参照）。具体的には、先ず、反射鏡１０２（例えば平面鏡）を形成しない箇所を覆うレジストを形成する。次いで、反射鏡１０２の材料である誘電体多層膜を例えば真空蒸着法、スパッタ法、ＣＶＤ法等により全面に成膜する。次いで、レジスト及び該レジスト上の誘電体多層膜を除去する。この結果、反射鏡１０２が形成される。
　次のステップＳ６７では、第１構造ＳＴ１側に仮支持基板ＴＳＢを貼り付ける（図３５Ａ参照）。具体的には、第１構造ＳＴ１側にワックスＷを介して仮支持基板ＴＳＢ（例えばサファイア基板）を貼り付ける。
　次のステップＳ６８では、基板５０を薄膜化する（図３５Ｂ参照）。具体的には、例えばＣＭＰ（化学機械研磨）装置により、基板５０の裏面を研削して、基板５０を薄膜化する。
　次のステップＳ６９では、基板５０の裏面にレジストＲ（例えばポジ型のフォトレジスト）を塗布する（図３６Ａ参照）。具体的には、基板５０の裏面にレジストＲをベタ状に塗布する。
　次のステップＳ７０では、第１構造ＳＴ１をマスクとして斜め露光する（図３６Ｂ参照）。具体的には、先ず、露光装置により第１構造ＳＴ１側から上記所定波長（露光波長）の露光光をＸＺ平面（図３２Ａ参照）に沿って所定の入射角θで斜入射させる。このとき、露光光は、上記所定波長に対して不透明な部分であるアノード電極１０３及び反射鏡１０２で遮光され、上記所定波長に対して透明な部分である第１透明導電膜１０４を透過する。これにより、レジストＲに第１構造ＳＴ１のマスクパターンに対応する潜像が形成される。次いで、レジストＲを現像液に浸して潜像を顕在化させる。これにより、露光光が照射されなかった部分で構成されるレジストパターンＲＰが形成される。このレジストパターンＲＰは、平面視において、第１構造ＳＴ１と略相似形であり、且つ、重心が一致していない。ここでは、平面視において、レジストパターンＲＰの重心を第１構造ＳＴ１の重心Ｇ１から＋Ｘ方向にΔｄだけずらすために、距離Ｄ及びΔｄに対応する入射角θを選択する。なお、入射角θは、露光装置から出射され第１構造ＳＴ１に入射される露光光の入射角を直接測定しながら設定することが好ましい。
　次のステップＳ７１では、リフローを行う（図３７Ａ参照）。具体的には、リフロー（例えば２００℃）によりレジストパターンをボールアップして大径の凸面形状に成形する。
　次のステップＳ７２では、基板５０の裏面に第１凸面構造５０ａを形成する（図３７Ｂ参照）。具体的には、ボールアップされたレジストパターンＲＰをマスクとして基板５０をエッチング（例えばドライエッチング）することにより、大径の第１凸面構造５０ａを形成する。
　次のステップＳ７３では、カソード電極２０２を形成する（図３８Ａ参照）。具体的には、例えばリフトオフ法を用いて、カソード電極２０
２を基板５０の裏面に形成する。この際、カソード電極２０２の電極材料の成膜は、例えば真空蒸着法、スパッタ法等により行う。
　次のステップＳ７４では、第２反射鏡としての凹面鏡２０１の材料を成膜する（図３８Ｂ参照）。具体的には、凹面鏡２０１ａの材料である誘電体多層膜を例えば真空蒸着法、スパッタ法、ＣＶＤ法等により全面に成膜する。
　次のステップＳ７５では、カソード電極２０２を露出させる（図３９Ａ参照）。具体的には、例えばドライエッチングにより、カソード電極２０２上の誘電体多層膜を除去する。
　次のステップＳ７６では、第２構造ＳＴ２側に支持基板２０３を貼り付ける（図３９Ｂ参照）。具体的には、第２構造ＳＴ２側にワックス２０４を介して支持基板２０３を貼り付ける。
　最後のステップＳ７７では、仮支持基板ＴＳＢを除去する（図４０参照）。具体的には、加熱によりワックスＷを溶解させて、仮支持基板ＴＳＢ及びワックスＷを除去する。これにより、ウェハ（半導体基板（例えばｎ－ＧａＮ基板））上に複数の面発光素子１０－３が生成される。その後、一連一体の複数の面発光素子１０－３をダイシングにより分離して、チップ状の面発光素子１０－３（面発光素子チップ）を得る。
≪面発光素子の効果≫
　面発光素子１０－３によれば、アノード電極１０３が、第１及び第２電極パッド１０３ａ、１０３ｂが連結部１０３ｃを介して連結された単一の電極パッドで構成されているので、第１透明導電膜１０４における電流密度を低減でき、ひいては信頼性の向上及び電気特性の改善を図ることができる。また、第１凸面構造５０ａの大径化（大曲率半径化）により、横モードの低次化を図ることもできる。
＜４．本技術の一実施形態の実施例４に係る面発光素子＞
　以下、本技術の一実施形態の実施例４に係る面発光素子について、図面を用いて説明する。
≪面発光素子の素子構成≫
　図４１は、本技術の一実施形態の実施例４に係る面発光素子１０－４の断面図である。図４２Ａは、図４０の面発光素子の平面図である。図４２Ｂは、図４１の面発光素子の第２構造を第１構造側から見た図である。図４１は、図４２Ａ及び図４２ＢのＰ－Ｐ線断面図である。
　面発光素子１０－４は、図４１、図４２Ａ及び図４２Ｂに示すように、第２電極パッド１０３ｂが第１電極パッド１０３ａを取り囲んでいない点及びアノード電極１０３が第１及び第２電極パッド１０３ａ、１０３ｂを連結する連結部１０３ｃを有する点を除いて、実施例２に係る面発光素子１０－２と概ね同様の構成を有する。
　面発光素子１０－４では、一例として、連結部１０３ｃが第１及び第２電極パッド１０３ａ、１０３ｂの少なくとも一方（例えば両方）に重なっている。連結部１０３ｃは、第１及び第２電極パッド１０３ａ、１０３ｂとは別体である。連結部１０３ｃは、第１及び第２電極パッド１０３ａ、１０３ｂを構成する電極材料と同一の電極材料で構成されてもよいし、異なる電極材料で構成されてもよい。
≪面発光素子の動作≫
　面発光素子１０－４は、実施例１に係る面発光素子１０－１の動作と概ね同様の動作を行う。
≪面発光素子の製造方法≫
　以下、面発光素子１０－４の製造方法について図４３のフローチャート等を参照して説明する。ここでは、一例として、基板５０の基材となる１枚のウェハ（半導体基板（例えばｎ－ＧａＮ基板））上に複数の面発光素子１０－４を同時に生成する。次いで、一連一体の複数の面発光素子１０－４を互いに分離して、チップ状の面発光素子１０－４（面発光素子チップ）を得る。
　最初のステップＳ８１では、基板５０上に発光層１０１（活性層）を積層する（図４Ａ参照）。具体的には、有機金属気層成長法（ＭＯＣＶＤ法）又は分子線エピタキシー法（ＭＢＥ法）により、成長室において基板５０上に発光層１０１を積層して積層体を生成する。
　次のステップＳ８２では、電流狭窄領域３００を形成する（図４Ｂ参照）。具体的には、先ず、積層体の電流狭窄領域３００が形成されることとなる部分以外の部分（電流注入領域が形成されることとなる部分）を覆う、レジスト、ＳｉＯ２等からなる保護膜を形成する。この際、平面視において電流注入領域の中心が第１構造ＳＴ１の重心Ｇ１から＋Ｘ方向にΔｄだけずれた位置に位置するように保護膜を形成する。次いで、該保護膜をマスクとして積層体に発光層１０１側からイオン（例えばＢ＋＋）を注入する。この際、イオン注入の注入深さは例えば基板５０内に達するまでとする。
　次のステップＳ８３では、絶縁層１０６を形成する。具体的には、先ず、絶縁層１０６を例えば真空蒸着法、スパッタ等により全面に成膜する（図５Ａ参照）。次いで、フォトリソグラフィーにより、絶縁層１０６の中央部を除去して環状の絶縁層１０６を形成する（図４４Ａ参照）。
　次のステップＳ８４では、第１透明導電膜１０４を形成する（図４４Ｂ参照）。具体的には、先ず、第１透明導電膜１０４の材料である透明導電膜を例えば真空蒸着法、スパッタ等により全面に成膜する。次いで、フォトリソグラフィーにより、透明導電膜の周辺部を除去して第１透明導電膜１０４を形成する。
　次のステップＳ８５では、アノード電極１０３の第１及び第２電極パッド１０３ａ、１０３ｂを形成する（図４５Ａ参照）。具体的には、例えばリフトオフ法を用いて、アノード電極１０３の第１及び第２電極パッド１０３ａ、１０３ｂを形成する。この際、平面視において、第１電極パッド１０３ａの貫通孔１０３ａ１の中心と電流注入領域の中心とが略一致するように第１電極パッド１０３ａを形成する。アノード電極１０３の電極材料の成膜は、例えば真空蒸着法、スパッタ法等により行う。
　次のステップＳ８６では、第１反射鏡としての反射鏡１０２をリフトオフで形成する（図４５Ｂ参照）。具体的には、先ず、反射鏡１０２（例えば平面鏡）を形成しない箇所を覆うレジストを形成する。次いで、反射鏡１０２の材料である誘電体多層膜を例えば真空蒸着法、スパッタ法、ＣＶＤ法等により全面に成膜する。次いで、レジスト及び該レジスト上の誘電体多層膜を除去する。この結果、反射鏡１０２が形成される。
　次のステップＳ８７では、第１構造ＳＴ１側に仮支持基板ＴＳＢを貼り付ける（図４６Ａ参照）。具体的には、第１構造ＳＴ１側にワックスＷを介して仮支持基板ＴＳＢ（例えばサファイア基板）を貼り付ける。
　次のステップＳ８８では、基板５０を薄膜化する（図４６Ｂ参照）。具体的には、例えばＣＭＰ（化学機械研磨）装置により、基板５０の裏面を研削して、基板５０を薄膜化する。
　次のステップＳ８９では、基板５０の裏面にレジストＲ（例えばポジ型のフォトレジスト）を塗布する（図４７Ａ参照）。具体的には、基板５０の裏面にレジストＲをベタ状に塗布する。
　次のステップＳ９０では、第１構造ＳＴ１をマスクとして斜め露光する（図４７Ｂ参照）。具体的には、先ず、露光装置により第１構造ＳＴ１側から上記所定波長（露光波長）の露光光をＸＺ平面（図４２Ａ参照）に沿って所定の入射角θで斜入射させる。このとき、露光光は、上記所定波長に対して不透明な部分であるアノード電極１０３及び反射鏡１０２で遮光され、上記所定波長に対して透明な部分である第１透明導電膜１０４を透過する。これにより、レジストＲに第１構造ＳＴ１のマスクパターンに対応する潜像が形成される。次いで、レジストＲを現像液に浸して潜像を顕在化させる。これにより、露光光が照射されなかった部分で構成されるレジストパターンＲＰが形成される。このレジストパターンＲＰは、平面視において、第１構造ＳＴ１と略相似形であり、且つ、重心が一致していない。ここでは、平面視において、レジストパターンＲＰの重心を第１構造ＳＴ１の重心Ｇ１から＋Ｘ方向にΔｄだけずらすために、距離Ｄ及びΔｄに対応する入射角θを選択する。なお、入射角θは、露光装置から出射され第１構造ＳＴ１に入射される露光光の入射角を直接測定しながら設定することが好ましい。
　次のステップＳ９１では、リフローを行う（図４８Ａ参照）。具体的には、リフロー（例えば２００℃）によりレジストパターンＲＰをボールアップして凸面形状に成形する。
　次のステップＳ９２では、基板５０の裏面に第１及び第２凸面構造５０ａ、５０ｂを形成する（図４８Ｂ参照）。具体的には、ボールアップされたレジストパターンＲＰをマスクとして基板５０をエッチング（例えばドライエッチング）することにより、第１及び第２凸面構造５０ａ、５０ｂを形成する。
　次のステップＳ９３では、カソード電極２０２を形成する（図４９Ａ参照）。具体的には、例えばリフトオフ法を用いて、カソード電極２０２を基板５０の裏面に形成する。この際、カソード電極２０２の電極材料の成膜は、例えば真空蒸着法、スパッタ法等により行う。
　次のステップＳ９４では、第２反射鏡としての凹面鏡２０１の材料を成膜する（図４９Ｂ参照）。具体的には、凹面鏡２０１ａの材料である誘電体多層膜を例えば真空蒸着法、スパッタ法、ＣＶＤ法等により全面に成膜する。
　次のステップＳ９５では、カソード電極２０２を露出させる（図５０Ａ参照）。具体的には、例えばドライエッチングにより、カソード電極２０２上の誘電体多層膜を除去する。
　次のステップＳ９６では、第２構造ＳＴ２側に支持基板２０３を貼り付ける（図５０Ｂ参照）。具体的には、第２構造ＳＴ２側にワックス２０４を介して支持基板２０３を貼り付ける。
　次のステップＳ９７では、仮支持基板ＴＳＢを除去する（図５１Ａ参照）。具体的には、加熱によりワックスＷを溶解させて、仮支持基板ＴＳＢ及びワックスＷを除去する。これにより、ウェハ（半導体基板（例えばｎ－ＧａＮ基板））上に複数の面発光素子１０－４が生成される。その後、一連一体の複数の面発光素子１０－４をダイシングにより分離して、チップ状の面発光素子１０－４（面発光素子チップ）を得る。
　最後のステップＳ９８では、アノード電極１０３の連結部１０３ｃを形成する（図５１Ｂ参照）。具体的には、例えばリフトオフにより、連結部１０３ｃを構成する電極材料を第１及び第２電極パッド１０３ａ、１０３ｂの間隙を埋め、且つ、第１及び第２電極パッド１０３ａ、１０３ｂ上に跨るように形成する。
≪面発光素子の効果≫
　面発光素子１０－４によれば、第２電極パッド１０３ｂを小さくしているので素子面積を減少させることができ、収率アップを図ることができる。さらに、面発光素子１０－４によれば、配線抵抗を低減できるので、発光効率の向上（しきい値電流の低減）を図ることができる。
＜５．本技術の一実施形態の実施例５に係る面発光素子＞
　以下、本技術の一実施形態の実施例５に係る面発光素子について、図面を用いて説明する。
≪面発光素子の素子構成≫
　図５２は、本技術の一実施形態の実施例５に係る面発光素子１０－５の断面図である。図５３Ａは、図５２の面発光素子の平面図である。図５３Ｂは、図５２の面発光素子の第２構造を第１構造側から見た図である。図５２は、図５３Ａ及び図５３ＢのＰ－Ｐ線断面図である。
　面発光素子１０－５は、図５２、図５３Ａ及び図５３Ｂに示すように、アノード電極１０３が第１電極パッドのみで構成されている点、第２透明導電膜１０５が設けられていない点、上記所定波長に対して不透明な部分及び／又は透明な部分に導電ペースト１０７（導電材料）を介して支持基板２０３が貼り付けられている点及び第２凸面構造５０ｂが設けられていない点を除いて、実施例１に係る面発光素子１０－１と概ね同様の構成を有する。
　導電ペースト１０７としては、例えばＡｇペースト、Ｃｕペースト、Ａｕペースト等が挙げられる。
　面発光素子１０－５は、基板５０の裏面（下面）側へ光を出射する裏面出射型の面発光レーザである。
　面発光素子１０－５では、一例として、第１凸面構造５０ａの頂部付近に凹面鏡２０１が設けられている。基板５０の裏面の、凹面鏡２０１が設けられた領域の周辺の領域にカソード電極２０２が設けられている。
　面発光素子１０－５では、一例として、アノード電極１０３の下部が第１透明導電膜１０４と絶縁層１０６との間に配置されている。
≪面発光素子の動作≫
　面発光素子１０－５は、実施例１に係る面発光素子１０－１の動作と概ね同様の動作を行う。
≪面発光素子の製造方法≫
　以下、面発光素子１０－５の製造方法について図５４のフローチャート等を参照して説明する。ここでは、一例として、基板５０の基材となる１枚のウェハ（半導体基板（例えばｎ－ＧａＮ基板））上に複数の面発光素子１０－５を複数同時に生成する。次いで、一連一体の複数の面発光素子１０－５を互いに分離して、チップ状の面発光素子１０－５（面発光素子チップ）を得る。
　最初のステップＳ１０１では、基板５０上に発光層１０１（活性層）を積層する（図４Ａ参照）。具体的には、有機金属気層成長法（ＭＯＣＶＤ法）又は分子線エピタキシー法（ＭＢＥ法）により、成長室において基板５０上に発光層１０１を積層して積層体を生成する。
　次のステップＳ１０２では、電流狭窄領域３００を形成する（図４Ｂ参照）。具体的には、先ず、積層体の電流狭窄領域３００が形成されることとなる部分以外の部分（電流注入領域が形成されることとなる部分）を覆う、レジスト、ＳｉＯ２等からなる保護膜を形成する。この際、平面視において電流注入領域の中心が第１構造ＳＴ１の重心Ｇ１から＋Ｘ方向にΔｄだけずれた位置に位置するように保護膜を形成する。次いで、該保護膜をマスクとして積層体に発光層１０１側からイオン（例えばＢ＋＋）を注入する。この際、イオン注入の注入深さは例えば基板５０内に達するまでとする。
　次のステップＳ１０３では、絶縁層１０６を形成する。具体的には、先ず、絶縁層１０６を例えば真空蒸着法、スパッタ等により全面に成膜する（図５Ａ参照）。次いで、フォトリソグラフィーにより、絶縁層１０６の中央部を除去して環状の絶縁層１０６を形成する（図５５Ａ参照）。
　次のステップＳ１０４では、第１透明導電膜１０４を形成する。具体的には、先ず、第１透明導電膜１０４の材料である透明導電膜を例えば真空蒸着法、スパッタ等により全面に成膜する（図５５Ｂ参照）。次いで、フォトリソグラフィーにより、該透明導電膜の周辺部を除去して第１透明導電膜１０４を形成する（図５６Ａ参照）。このとき、第１透明導電膜１０４と絶縁層１０６との間にギャップが形成されるように透明導電膜の周辺部を除去する。
　次のステップＳ１０５では、アノード電極１０３を形成する（図５６Ｂ参照）。具体的には、例えばリフトオフ法を用いて、アノード電極１０３を形成する。この際、平面視において、アノード電極１０３の貫通孔１０３ａ１の中心と電流注入領域の中心とが略一致するようにアノード電極１０３を形成する。アノード電極１０３の電極材料の成膜は、例えば真空蒸着法、スパッタ法等により行う。
　次のステップＳ１０６では、第１反射鏡としての反射鏡１０２の材料を成膜する（図５７Ａ参照）。具体的には、反射鏡１０２（例えば平面鏡）の材料である誘電体多層膜を例えば真空蒸着法、スパッタ法、ＣＶＤ法等により全面に成膜する。
　次のステップＳ１０７では、第１反射鏡としての反射鏡１０２を形成する（図５７Ｂ参照）。具体的には、フォトリソグラフィーにより、誘電体多層膜の反射鏡１０２となる部分以外の部分を除去して反射鏡１０２を形成する。この際、対応する絶縁層１０６の一部も除去される。
　次のステップＳ１０８では、第１構造ＳＴ１側に第１仮支持基板ＴＳＢ１を貼り付ける（図５８Ａ参照）。具体的には、第１構造ＳＴ１側にワックスＷ１を介して第１仮支持基板ＴＳＢ１（例えばサファイア基板）を貼り付ける。
　次のステップＳ１０９では、基板５０を薄膜化する（図５８Ｂ参照）。具体的には、例えばＣＭＰ（化学機械研磨）装置により、基板５０の裏面を研削して、基板５０を薄膜化する。
　次のステップＳ１１０では、基板５０の裏面にレジストＲ（例えばポジ型のフォトレジスト）を塗布する（図５９Ａ参照）。具体的には、基板５０の裏面にレジストＲをベタ状に塗布する。
　次のステップＳ１１１では、第１構造ＳＴ１をマスクとして斜め露光する（図５９Ｂ参照）。具体的には、先ず、露光装置により第１構造ＳＴ１側から上記所定波長（露光波長）の露光光をＸＺ平面（図５３Ａ参照）に沿って所定の入射角θで斜入射させる。このとき、露光光は、上記所定波長に対して不透明な部分であるアノード電極１０３及び反射鏡１０２で遮光され、上記所定波長に対して透明な部分である第１透明導電膜１０４を透過する。これにより、レジストＲに第１構造ＳＴ１のマスクパターンに対応する潜像が形成される。次いで、レジストＲを現像液に浸して潜像を顕在化させる。これにより、露光光が照射されなかった部分で構成されるレジストパターンＲＰが形成される。このレジストパターンＲＰは、平面視において、第１構造ＳＴ１と略相似形であり、且つ、重心が一致していない。ここでは、平面視において、レジストパターンＲＰの重心を第１構造ＳＴ１の重心Ｇ１から＋Ｘ方向にΔｄだけずらすために、距離Ｄ及びΔｄに対応する入射角θを選択する。なお、入射角θは、露光装置から出射され第１構造ＳＴ１に入射される露光光の入射角を直接測定しながら設定することが好ましい。
　次のステップＳ１１２では、リフローを行う（図６０Ａ参照）。具体的には、リフロー（例えば２００℃）によりレジストパターンをボールアップして略半球状の凸面形状に成形する。
　次のステップＳ１１３では、基板５０の裏面に第１凸面構造５０ａを形成する（図６０Ｂ参照）。具体的には、ボールアップされたレジストパターンＲＰをマスクとして基板５０をエッチング（例えばドライエッチング）することにより、第１凸面構造５０ａを形成する。
　次のステップＳ１１４では、第２反射鏡としての凹面鏡２０１を形成する（図６１Ａ参照）。具体的には、先ず、凹面鏡２０１の材料である誘電体多層膜を例えば真空蒸着法、スパッタ法、ＣＶＤ法等により全面に成膜する。次いで、フォトリソグラフィーにより、第１凸面構造５０ａの頂部の周辺の誘電体多層膜を除去する。
　次のステップＳ１１５では、カソード電極２０２を形成する（図６１Ｂ参照）。具体的には、例えばリフトオフ法を用いて、カソード電極２０２を基板５０の裏面の凹面鏡２０１の周辺に形成する。この際、カソード電極２０２の電極材料の成膜は、例えば真空蒸着法、スパッタ法等により行う。
　次のステップＳ１１６では、第２構造ＳＴ２側に第２仮支持基板ＴＳＢ２を貼り付ける（図６２Ａ参照）。具体的には、第２構造ＳＴ２側にワックスＷ２を介して第２仮支持基板ＴＳＢ２を貼り付ける。
　次のステップＳ１１７では、第１仮支持基板ＴＳＢ１を除去する（図６２Ｂ参照）。具体的には、加熱によりワックスＷ１を溶解させて、第１仮支持基板ＴＳＢ１及びワックスＷ１を除去する。
　次のステップＳ１１８では、上記所定波長に対して不透明な部分及び／又は透明な部分に導電ペースト１０７を介して支持基板２０３を貼り付ける（図６３Ａ参照）。
　最後のステップＳ１１９では、第２仮支持基板ＴＳＢ２を除去する。具体的には、加熱によりワックスＷ２を溶解させて、第２仮支持基板ＴＳＢ２及びワックスＷ２を除去する。これにより、ウェハ（半導体基板（例えばｎ－ＧａＮ基板））上に複数の面発光素子１０－５が生成される。その後、一連一体の複数の面発光素子１０－５をダイシングにより分離して、チップ状の面発光素子１０－５（面発光素子チップ）を得る。
≪面発光素子の効果≫
　面発光素子１０－５によれば、上記所定波長に対して不透明な部分及び／又は透明部分と支持基板２０３とが導電ペースト１０７を介して接合されているので、発光層１０１で発生した熱の放熱性を向上することができる。
＜６．本技術の一実施形態の実施例６に係る面発光素子及び該面発光素子を備える光源装置＞
　以下、本技術の一実施形態の実施例６に係る面発光素子及び該面発光素子を備える光源装置について、図面を用いて説明する。
≪面発光素子及び光源装置の構成≫
　図６４Ａは、本技術の一実施形態の実施例６に係る面発光素子１０－６を備える光源装置１のフリップチップ接続前の状態を示す断面図である。図６４Ｂは、本技術の一実施形態の実施例６に係る面発光素子１０－６を備える光源装置１の断面図である。
　光源装置１は、アレイ状に配置された複数の面発光素子１０－６（図６４Ａ及び図６４Ｂでは便宜上１つの面発光素子１０－６のみを図示）と、該複数の面発光素子１０－６の第１構造ＳＴ１の各々と導電バンプを介して接合されたレーザドライバ５００とを備える。
　面発光素子１０－６は、第１構造ＳＴ１に、導電ペースト１０７及び支持基板２０３の代わりに導電バンプＢＰ１が設けられている点を除いて、実施例５に係る面発光素子１０－５と同様の構成を有する。導電バンプＢＰ１は、例えばＡｕからなる。
　レーザドライバ５００のドライバＩＣには、導電バンプＢＰ２が設けられている。導電バンプＢＰ２は、導電バンプＢＰ１と同じ材料（例えばＡｕ）からなる。
　面発光素子１０－６は、導電バンプＢＰ１、ＢＰ２を金属接合（例えばＡｕ－Ａｕ接合）することによりフリップチップ実装（ジャンクションダウン実装）される（図６４Ａ及び図６４Ｂ参照）。
≪面発光素子の動作≫
　各面発光素子１０－６は、実施例１に係る面発光素子１０－１の動作と概ね同様の動作を行う。
≪面発光素子の製造方法≫
　以下、面発光素子１０－６を備える光源装置１の製造方法について図６５のフローチャート等を参照して説明する。ここでは、一例として、基板５０の基材となる１枚のウェハ（半導体基板（例えばｎ－ＧａＮ基板））上に複数の面発光素子１０－６を同時に生成する（図６５のステップＳ１１１～Ｓ１２７（図５４のステップＳ１０１～Ｓ１１７と同様））。次いで、複数の面発光素子１０－６の各々の第１構造ＳＴ１とレーザドライバ５００とを導電バンプＢＰ１、ＢＰ２を介して接合する（ステップＳ１２８、図６４Ａ参照）。最後に第２仮支持基板ＴＳＢ２を除去する（ステップＳ１２８、図６４Ｂ参照）。
≪光源装置の効果≫
　光源装置１によれば、複数の面発光素子１０－６の各々がジャンクションダウン実装されているので個別駆動が可能である。
＜７．本技術の一実施形態に係る面発光素子がアレイ状に複数配置された面発光素子アレイ＞
　以下、本技術の一実施形態に係る面発光素子がアレイ状に複数配置された面発光素子アレイについて、図面を用いて説明する。
　図６７Ａは、本技術の一実施形態に係る面発光素子がアレイ状に複数配置された面発光素子アレイの平面構成例を示す図である。図６７Ｂは、該面発光素子アレイの第２構造を第１構造側から見た図である。
　当該面発光素子アレイは、第１及び第２構造ＳＴ1の組が複数組あり、平面視における、複数組の第１及び第２構造ＳＴ１、ＳＴ２の重心間の距離が略一致し、且つ、平面視における、複数組の第１及び第２構造の重心の離間方向が略一致している。
　当該面発光素子アレイの製造方法の一例について簡単に説明する。例えば厚さ３０μｍの面発光素子アレイの（０００－１）面上に塗布したフォトレジストを（０００１）面からアライナーによって露光しパターニングを行う。このとき、アライナーは装置内のミラーの傾きによって紫外線が（０００－１）面から［－１２－１０］方向へ０．９５°傾いたものを用いる。その際、すべての面内において露光の角度（入射角）は一定であるため、各面発光素子のアノード電極１０３の貫通孔１０３ａ１を第１透明導電膜１０４の中心から［－１２－１０］方向へ０．５μｍずらした位置に形成することができる。
　当該面発光素子アレイによれば、各面発光素子の重心のずらし方（ずれ量及びずれ方向）を揃えることができるので、各面発光素子の性能（レーザ特性）の均一化を図ることができる。
＜８．本技術の一実施形態の実施例６の変形例１に係る面発光素子＞
　図６８Ａは、本技術の一実施形態の実施例６の変形例１に係る面発光素子１０－６－１を備える光源装置のフリップチップ接続前の状態を示す断面図である。図６８Ｂは、本技術の一実施形態の実施例６の変形例１に係る面発光素子１０－６－１を備える光源装置２の断面図である。
　面発光素子１０－６－１を備える光源装置２は、図６８Ａ及び図６８Ｂに示すように、接合前に面発光素子１０－６－１のみに導電バンプＢＰが設けられる点を除いて、実施例６に係る面発光素子１０－６を備える光源装置１と同様の構成を有する。
＜９．本技術の一実施形態の実施例６の変形例２に係る面発光素子＞
　図６９Ａは、本技術の一実施形態の実施例６の変形例２に係る面発光素子１０－６－２を備える光源装置のフリップチップ接続前の状態を示す断面図である。図６９Ｂは、本技術の一実施形態の実施例６の変形例２に係る面発光素子１０－６－２を備える光源装置２の断面図である。
　面発光素子１０－６－２を備える光源装置３は、図６９Ａ及び図６９Ｂに示すように、接合前にレーザドライバ５００のみに導電バンプＢＰが設けられる点を除いて、実施例６に係る面発光素子１０－６を備える光源装置１と同様の構成を有する。
＜１０．本技術の一実施形態の変形例に係る面発光素子＞
　図７１は、本技術の一実施形態の変形例に係る面発光素子２０の断面図である。面発光素子２０は、反射鏡１０２を有しない点を除いて、本技術の一実施形態に係る面発光素子と概ね同様の構成を有する。すなわち、面発光素子２０は、ＬＥＤ（発光ダイオード）である。図７１において、符号１０８は、ワックスである。面発光素子２０では、発光層１０１に電流が注入されると、発光層１０１から上方に出射された光は、貫通孔１０３ａ１を介して外部へ放射され、発光層１０１から下方に出射された光は、基板５０を介して凹面鏡２０１ａで例えば第１透明導電膜１０４又は貫通孔１０３ａ１に集光され、貫通孔１０３ａ１を介して外部に放射される。この際、貫通孔１０３ａ１がアパーチャとして機能するため、発光層１０１から上下に出射された光をブロードな光として外部に放射することが可能である。
＜１１．本技術の一実施形態の実施例１の変形例に係る面発光素子＞
　図７２は、本技術の一実施形態の実施例１の変形例に係る面発光素子１０－１－１の断面図である。面発光素子１０－１－１では、第１凸面構造５０ａに代えてレジストパターンＲＰを凹面鏡２０１ａの下地としている点を除いて、実施例１に係る面発光素子１０－１と同様の構成を有する。すなわち、面発光素子１０－１－１は、第２構造ＳＴ２が、基板５０の裏面と凹面鏡２０１ａとの間に設けられた感光材としてのレジストパターンＲＰを含む。
　面発光素子１０－１－１によれば、第１凸面構造５０ａを形成する必要がないため、製造プロセスを簡略化でき、製造コストの低下を図ることができる。
＜１２．本技術のその他の変形例＞
　本技術は、上記各実施例及び各変形例に限定されることなく、種々の変形が可能である。
　上記各実施例及び各変形例では、面発光素子の製造において、ポジ型のレジストを用いているが、第１構造ＳＴ１の所定波長に対して透明な部分と不透明な部分とが逆になるように構成することにより、ネガ型のレジストを使用することも可能である。
　上記各実施例及び各変形例では、面発光素子の製造において、感光材として、レジストを用いているが、例えば光硬化樹脂を用いてもよい。
　上記各実施例及び各変形例では、基板５０として、ＧａＮ基板を用いているが、これに限らず、例えばＧａＡｓ基板を用いてもよいし、ＩｎＰ基板を用いてもよい。基板５０にＧａＡｓ基板を用いる場合には、電流狭窄領域として、例えば酸化狭窄領域を用いてもよい。
　各実施例及び各変形例に係る面発光素子の構成層の導電型（ｐ型及びｎ型）を入れ替えてもよい。
　上記各実施例及び各変形例の面発光素子の構成の一部を相互に矛盾しない範囲内で組み合わせてもよい。
　以上説明した各実施例及び変形例において、面発光素子を構成する各構成要素の材質、厚み、幅、長さ、形状、大きさ、配置等は、面発光素子として機能する範囲内で適宜変更可能である。
＜１３．電子機器への応用例＞
　本開示に係る技術（本技術）は、様々な製品（電子機器）へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置（例えば測距装置、形状認識装置等）として実現されてもよい。
　本技術に係る面発光素子は、例えば、レーザ光により画像を形成又は表示する機器（例えばレーザプリンタ、レーザ複写機、プロジェクタ、ヘッドマウントディスプレイ、ヘッドアップディスプレイ等）の光源あるいはディスプレイそのものとしても応用可能である。
＜１４．面発光素子を距離測定装置に適用した例＞
　以下に、上記各実施形態及び各変形例に係る面発光素子の適用例について説明する。
　図７３は、本技術に係る電子機器の一例としての、面発光素子１０－１を備えた距離測定装置１０００（測距装置）の概略構成の一例を表したものである。距離測定装置１０００は、ＴＯＦ（Time Of Flight）方式により被検体Ｓまでの距離を測定するものである。距離測定装置１０００は、光源として面発光素子１０－１を備えている。距離測定装置１０００は、例えば、面発光素子１０－１、受光装置１２５、レンズ１１７、１３０、信号処理部１４０、制御部１５０、表示部１６０および記憶部１７０を備えている。
　面発光素子１０－１は、レーザドライバにより駆動される。該レーザドライバは、面発光素子１０－１のアノード電極及びカソード電極にそれぞれ配線又は導電バンプを介して接続される陽極端子及び陰極端子を有する。該レーザドライバは、例えばコンデンサ、トランジスタ等の回路素子を含んで構成されている。
　受光装置１２５は、被検体Ｓで反射された光を検出する。レンズ１１７は、面発光素子１０－１から出射された光を平行光化するためのレンズであり、コリメートレンズである。レンズ１３０は、被検体Ｓで反射された光を集光し、受光装置１２５に導くためのレンズであり、集光レンズである。
　信号処理部１４０は、受光装置１２５から入力された信号と、制御部１５０から入力された参照信号との差分に対応する信号を生成するための回路である。制御部１５０は、例えば、Time to Digital Converter (TDC)を含んで構成されている。参照信号は、制御部１５０から入力される信号であってもよいし、面発光素子１０－１の出力を直接検出する検出部の出力信号であってもよい。制御部１５０は、例えば、面発光素子１０－１、受光装置１２５、信号処理部１４０、表示部１６０および記憶部１７０を制御するプロセッサである。制御部１５０は、信号処理部１４０で生成された信号に基づいて、被検体Ｓまでの距離を計測する回路である。制御部１５０は、被検体Ｓまでの距離についての情報を表示するための映像信号を生成し、表示部１６０に出力する。表示部１６０は、制御部１５０から入力された映像信号に基づいて、被検体Ｓまでの距離についての情報を表示する。制御部１５０は、被検体Ｓまでの距離についての情報を記憶部１７０に格納する。
　本適用例において、面発光素子１０－１に代えて、上記面発光素子１０－２、１０－３、１０－４、１０－５、１０－６、１０－６－１、１０－６－２、２０、１０－１－１、光源装置１、２、３のいずれかを距離測定装置１０００に適用することもできる。
＜１５．距離測定装置を移動体に搭載した例＞
　図７４は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図７４に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、距離測定装置１２０３１が接続される。距離測定装置１２０３１には、上述の距離測定装置１０００が含まれる。車外情報検出ユニット１２０３０は、距離測定装置１２０３１に車外の物体（被検体Ｓ）との距離を計測させ、それにより得られた距離データを取得する。車外情報検出ユニット１２０３０は、取得した距離データに基づいて、人、車、障害物、標識等の物体検出処理を行ってもよい。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図７４の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図７５は、距離測定装置１２０３１の設置位置の例を示す図である。
　図７５では、車両１２１００は、距離測定装置１２０３１として、距離測定装置１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　距離測定装置１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる距離測定装置１２１０１及び車室内のフロントガラスの上部に備えられる距離測定装置１２１０５は、主として車両１２１００の前方のデータを取得する。サイドミラーに備えられる距離測定装置１２１０２，１２１０３は、主として車両１２１００の側方のデータを取得する。リアバンパ又はバックドアに備えられる距離測定装置１２１０４は、主として車両１２１００の後方のデータを取得する。距離測定装置１２１０１及び１２１０５で取得される前方のデータは、主として先行車両又は、歩行者、障害物、信号機、交通標識等の検出に用いられる。
　なお、図７５には、距離測定装置１２１０１ないし１２１０４の検出範囲の一例が示されている。検出範囲１２１１１は、フロントノーズに設けられた距離測定装置１２１０１の検出範囲を示し、検出範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた距離測定装置１２１０２，１２１０３の検出範囲を示し、検出範囲１２１１４は、リアバンパ又はバックドアに設けられた距離測定装置１２１０４の検出範囲を示す。
　例えば、マイクロコンピュータ１２０５１は、距離測定装置１２１０１ないし１２１０４から得られた距離データを基に、検出範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、距離測定装置１２１０１ないし１２１０４から得られた距離データを元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　以上、本開示に係る技術が適用され得る移動体制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、距離測定装置１２０３１に適用され得る。
　また、本技術は、以下のような構成をとることもできる。
（１）基板と、
　前記基板の一面に設けられた、発光層を含む第１構造と、
　前記基板の他面に設けられた、凹面鏡を含む第２構造と、
　を備え、
　前記基板は、所定波長に対して透明であり、
　前記第１構造は、前記所定波長に対して不透明な部分及び透明な部分を有し、
　前記第１及び第２構造は、平面視において、略相似形であり、且つ、重心が一致していない、面発光素子。
（２）平面視において、前記発光層の発光領域の中心と前記凹面鏡の中心との距離は、前記第１及び第２構造の重心間の距離よりも短い、（１）に記載の面発光素子。
（３）平面視における、前記第１及び第２構造の重心間の距離は、５０ｎｍ以上である、（１）又は（２）に記載の面発光素子。
（４）平面視における、前記発光層の発光領域の中心と前記凹面鏡の中心との距離は、５００ｎｍ以下である、（１）～（３）のに記載の面発光素子。
（５）前記第２構造の平面視形状は、前記第１構造の平面視形状のフーリエ変換形状である、（１）～（４）のいずれか１つに記載の面発光素子。
（６）前記第２構造の平面視形状は、前記第１構造の平面視形状のフーリエ変換形状の相似形であり、決定係数が７０％以上である、（１）～（５）のいずれか１つに記載の面発光素子。
（７）前記不透明な部分は、面内方向に配置された第１及び第２部分を有する、（１）～（６）のいずれか１つに記載の面発光素子。
（８）前記第２部分は、前記第１部分を取り囲んでいる、（７）に記載の面発光素子。
（９）前記不透明な部分は、前記第１及び第２部分を連結する連結部を有する、（７）又は（８）に記載の面発光素子。
（１０）前記連結部は、前記第１及び第２部分の少なくとも一方に重なっている、（９）に記載の面発光素子。
（１１）前記第１構造は、前記不透明な部分及び／又は前記透明な部分に導電材料を介して接合された支持基板を含む、（１）～（１０）のいずれか１つに記載の面発光素子。
（１２）前記不透明な部分は、誘電体又は金属からなる、（１）～（１１）のいずれか１つに記載の面発光素子。
（１３）前記第２構造は、前記他面と前記凹面鏡との間に設けられた感光材を含む、（１）～（１２）のいずれか１つに記載の面発光素子。
（１４）前記他面に凸面構造が設けられ、前記凹面鏡は、前記凸面構造に沿って設けられている、（１）～（１３）のいずれか１つに記載の面発光素子。
（１５）前記第１及び第２構造の組が複数組あり、平面視における、前記複数組の前記第１及び第２構造の重心間の距離が略一致し、且つ、平面視における、前記複数組の前記第１及び第２構造の重心の離間方向が略一致している、（１）に記載の面発光素子。
（１６）前記第１構造は、前記発光層の前記凹面鏡側とは反対側に配置された反射鏡を含む、（１）～（１５）のいずれか１つに記載の面発光素子。
（１７）（１）～（１６）のいずれか１つに記載の面発光素子と、
　前記面発光素子の第１構造と導電バンプを介して接合されたレーザドライバと、
　を備える、光源装置。
（１８）所定波長に対して透明な基板の一面に、前記所定波長に対して不透明な部分及び透明な部分を有する、発光層を含む第１構造を形成する工程と、
　前記基板の他面に感光材を塗布する工程と、
　前記第１構造側から前記所定波長の光を斜め露光する工程と、
　前記感光材に形成されたパターンを用いて凹面鏡を含む第２構造を形成する工程と、
　を含む、面発光素子の製造方法。
（１９）前記第１構造は、前記発光層の発光領域を設定する電流狭窄領域を含み、前記第１構造を形成する工程では、前記斜め露光する工程での露光条件、及び、前記第１構造の厚さと前記基板の厚さの合計に応じた位置に前記発光領域が位置するように前記電流狭窄領域を形成する、（１８）に記載の面発光素子の製造方法。
（２０）前記露光条件は前記合計に基づいて設定されている、又は、前記合計は前記露光条件に基づいて設定されている、（１９）に記載の面発光素子の製造方法。
　１０－１、１０－１－１、１０－２、１０－３、１０－４、１０－５、１０－６、１０－６－１、１０－６－２、２０：面発光素子、５０：基板、５０ａ：第１凸面構造、１０１：発光層、１０２：反射鏡（不透明な部分）、１０３：アノード電極（不透明な部分）、１０３ａ：第１電極パッド（第１部分）、１０３ｂ：第２電極パッド（第２部分）、１０３ｃ：連結部、１０４：第１透明導電膜（透明な部分）、１０５：第２透明導電膜（透明な部分）、１０７：導電ペースト（導電材料）、２０１、２０１ａ：凹面鏡、２０３：支持基板、３００：電流狭窄領域、ＳＴ１：第１構造、ＳＴ２：第２構造、Ｇ１：第１構造の重心、Ｇ２：第２構造の重心、ＲＰ：レジストパターン（感光材）。 

Claims (20)

  1. 　基板と、
    　前記基板の一面に設けられた、発光層を含む第１構造と、
    　前記基板の他面に設けられた、凹面鏡を含む第２構造と、
    　を備え、
    　前記基板は、所定波長に対して透明であり、
    　前記第１構造は、前記所定波長に対して不透明な部分及び透明な部分を有し、
    　前記第１及び第２構造は、平面視において、略相似形であり、且つ、重心が一致していない、面発光素子。
  2. 　平面視において、前記発光層の発光領域の中心と前記凹面鏡の中心との距離は、前記第１及び第２構造の重心間の距離よりも短い、請求項１に記載の面発光素子。
  3. 　平面視における、前記第１及び第２構造の重心間の距離は、５０ｎｍ以上である、請求項１に記載の面発光素子。
  4. 　平面視における、前記発光層の発光領域の中心と前記凹面鏡の中心との距離は、５００ｎｍ以下である、請求項１に記載の面発光素子。
  5. 　前記第２構造の平面視形状は、前記第１構造の平面視形状のフーリエ変換形状である、請求項１に記載の面発光素子。
  6. 　前記第２構造の平面視形状は、前記第１構造の平面視形状のフーリエ変換形状の相似形であり、決定係数が７０％以上である、請求項１に記載の面発光素子。
  7. 　前記不透明な部分は、面内方向に配置された第１及び第２部分を有する、請求項１に記載の面発光素子。
  8. 　前記第２部分は、前記第１部分を取り囲んでいる、請求項７に記載の面発光素子。
  9. 　前記不透明な部分は、前記第１及び第２部分を連結する連結部を有する、請求項７に記載の面発光素子。
  10. 　前記連結部は、前記第１及び第２部分の少なくとも一方に重なっている、請求項９に記載の面発光素子。
  11. 　前記第１構造は、前記不透明な部分及び／又は前記透明な部分に導電材料を介して接合された支持基板を含む、請求項１に記載の面発光素子。
  12. 　前記不透明な部分は、誘電体又は金属からなる、請求項１に記載の面発光素子。
  13. 　前記第２構造は、前記他面と前記凹面鏡との間に設けられた感光材を含む、請求項１に記載の面発光素子。
  14. 　前記他面に凸面構造が設けられ、
    　前記凹面鏡は、前記凸面構造に沿って設けられている、請求項１に記載の面発光素子。
  15. 　前記第１及び第２構造の組が複数組あり、
    　平面視における、前記複数組の前記第１及び第２構造の重心間の距離が略一致し、且つ、平面視における、前記複数組の前記第１及び第２構造の重心の離間方向が略一致している、請求項１に記載の面発光素子。
  16. 　前記第１構造は、前記発光層の前記凹面鏡側とは反対側に配置された反射鏡を含む、請求項１に記載の面発光素子。
  17. 　請求項１に記載の面発光素子と、
    　前記面発光素子の第１構造と導電バンプを介して接合されたレーザドライバと、
    　を備える、光源装置。
  18. 　所定波長に対して透明な基板の一面に、前記所定波長に対して不透明な部分及び透明な部分を有する、発光層を含む第１構造を形成する工程と、
    　前記基板の他面に感光材を塗布する工程と、
    　前記第１構造側から前記所定波長の光を斜め露光する工程と、
    　前記感光材に形成されたパターンを用いて凹面鏡を含む第２構造を形成する工程と、
    　を含む、面発光素子の製造方法。
  19. 　前記第１構造は、前記発光層の発光領域を設定する電流狭窄領域を含み、
    　前記第１構造を形成する工程では、前記斜め露光する工程での露光条件、及び、前記第１構造の厚さと前記基板の厚さの合計に応じた位置に前記発光領域が位置するように前記電流狭窄領域を形成する、請求項１８に記載の面発光素子の製造方法。
  20. 　前記露光条件は前記合計に基づいて設定される、又は、前記合計は前記露光条件に基づいて設定される、請求項１９に記載の面発光素子の製造方法。 
PCT/JP2022/045300 2022-01-27 2022-12-08 面発光素子、光源装置及び面発光素子の製造方法 WO2023145271A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-011249 2022-01-27
JP2022011249 2022-01-27

Publications (1)

Publication Number Publication Date
WO2023145271A1 true WO2023145271A1 (ja) 2023-08-03

Family

ID=87471598

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/045300 WO2023145271A1 (ja) 2022-01-27 2022-12-08 面発光素子、光源装置及び面発光素子の製造方法

Country Status (1)

Country Link
WO (1) WO2023145271A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013541854A (ja) * 2010-11-03 2013-11-14 コーニンクレッカ フィリップス エヌ ヴェ 垂直外部キャビティ面発光レーザに対する光学素子
WO2018221042A1 (ja) * 2017-05-31 2018-12-06 ソニー株式会社 発光素子および発光素子の製造方法
US20200366067A1 (en) * 2019-04-30 2020-11-19 Aurelien David Optical Devices and Methods of Manufacture and Operation
WO2020246280A1 (ja) * 2019-06-04 2020-12-10 ソニー株式会社 発光素子、発光素子アレイ及び発光素子アレイの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013541854A (ja) * 2010-11-03 2013-11-14 コーニンクレッカ フィリップス エヌ ヴェ 垂直外部キャビティ面発光レーザに対する光学素子
WO2018221042A1 (ja) * 2017-05-31 2018-12-06 ソニー株式会社 発光素子および発光素子の製造方法
US20200366067A1 (en) * 2019-04-30 2020-11-19 Aurelien David Optical Devices and Methods of Manufacture and Operation
WO2020246280A1 (ja) * 2019-06-04 2020-12-10 ソニー株式会社 発光素子、発光素子アレイ及び発光素子アレイの製造方法

Similar Documents

Publication Publication Date Title
EP4020724A1 (en) Surface-emitting laser device
WO2023145271A1 (ja) 面発光素子、光源装置及び面発光素子の製造方法
WO2022239322A1 (ja) 面発光レーザ素子、電子機器及び面発光レーザ素子の製造方法
US20230352906A1 (en) Surface emitting laser device, electronic device, and manufacturing method for surface emitting laser device
WO2023199645A1 (ja) 面発光レーザ
WO2023105973A1 (ja) 面発光素子及び個体認証装置
WO2023171148A1 (ja) 面発光レーザ、面発光レーザアレイ及び面発光レーザの製造方法
WO2024095620A1 (ja) 面発光レーザ
WO2023149087A1 (ja) 面発光レーザ、面発光レーザアレイ及び光源装置
WO2023181658A1 (ja) 面発光レーザ、光源装置及び電子機器
WO2023132139A1 (ja) 面発光レーザ
WO2024161986A1 (ja) 光源装置
WO2022176483A1 (ja) 面発光素子、光学特性検知方法及び光学特性調整方法
WO2024142624A1 (ja) 面発光レーザ
WO2023053484A1 (ja) 面発光素子及び光源装置
WO2024135133A1 (ja) 面発光レーザ
WO2023162463A1 (ja) 発光デバイスおよびＶｏＳ（ＶＣＳＥＬ ｏｎ Ｓｉｌｉｃｏｎ）デバイス
WO2023079934A1 (ja) 発光装置及び測距装置
US20240146024A1 (en) Surface emitting laser, light source device, electronic device, and method for manufacturing surface emitting laser
EP4266356A1 (en) Surface-emitting laser device
WO2023162488A1 (ja) 面発光レーザ、光源装置及び測距装置
WO2024122178A1 (en) Optical apparatus and method for manufacturing optical apparatus
WO2022185765A1 (ja) 面発光レーザ及び電子機器
WO2024202680A1 (ja) 面発光レーザ
WO2024122207A1 (ja) 照明装置及び測距装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22924122

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE