WO2020246280A1 - 発光素子、発光素子アレイ及び発光素子アレイの製造方法 - Google Patents

発光素子、発光素子アレイ及び発光素子アレイの製造方法 Download PDF

Info

Publication number
WO2020246280A1
WO2020246280A1 PCT/JP2020/020451 JP2020020451W WO2020246280A1 WO 2020246280 A1 WO2020246280 A1 WO 2020246280A1 JP 2020020451 W JP2020020451 W JP 2020020451W WO 2020246280 A1 WO2020246280 A1 WO 2020246280A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
layer
compound semiconductor
base surface
emitting element
Prior art date
Application number
PCT/JP2020/020451
Other languages
English (en)
French (fr)
Inventor
達史 濱口
賢太郎 林
仁道 伊藤
弥樹博 横関
倫太郎 幸田
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to US17/613,816 priority Critical patent/US20220247149A1/en
Priority to JP2021524765A priority patent/JPWO2020246280A1/ja
Priority to DE112020002694.9T priority patent/DE112020002694T5/de
Publication of WO2020246280A1 publication Critical patent/WO2020246280A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0206Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207Substrates having a special shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18386Details of the emission surface for influencing the near- or far-field, e.g. a grating on the surface
    • H01S5/18388Lenses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0425Electrodes, e.g. characterised by the structure
    • H01S5/04252Electrodes, e.g. characterised by the structure characterised by the material
    • H01S5/04253Electrodes, e.g. characterised by the structure characterised by the material having specific optical properties, e.g. transparent electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18341Intra-cavity contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361Structure of the reflectors, e.g. hybrid mirrors
    • H01S5/18369Structure of the reflectors, e.g. hybrid mirrors based on dielectric materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/34Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/40Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42Arrays of surface emitting lasers
    • H01S5/423Arrays of surface emitting lasers having a vertical cavity

Definitions

  • the present disclosure relates to a light emitting element, a light emitting element array, and a method for manufacturing a light emitting element array.
  • a surface emitting laser element composed of a surface emitting laser element (VCSEL)
  • laser oscillation generally occurs by resonating laser light between two light reflecting layers (Distributed Bragg Reflector layer and DBR layer).
  • a surface emitting laser having a laminated structure in which an n-type compound semiconductor layer (first compound semiconductor layer), an active layer (light emitting layer) made of a compound semiconductor, and a p-type compound semiconductor layer (second compound semiconductor layer) are laminated.
  • a second electrode made of a transparent conductive material is formed on a p-type compound semiconductor layer, and a second light reflecting layer made of a laminated structure of an insulating material is formed on the second electrode.
  • a first light reflecting layer composed of a laminated structure of an insulating material and The first electrode is formed on the n-type compound semiconductor layer (on the exposed surface of the substrate when the n-type compound semiconductor layer is formed on the conductive substrate), a first light reflecting layer composed of a laminated structure of an insulating material
  • a structure in which the first light reflecting layer also functions as a concave mirror is disclosed in, for example, WO2018 / 083877A1.
  • a convex portion is formed on the n-type compound semiconductor layer based on the active layer, and the first light reflecting layer is formed on the convex portion. Has been done.
  • the convex portion 21 rises from the flat first compound semiconductor layer 21 as shown in FIG. 67 as a schematic partial end view.
  • the rising portion of the convex portion is indicated by an arrow “A” in FIG. 67.
  • the reference numbers in FIG. 67 will be described in Examples. Therefore, when an external force is applied to the light emitting element for some reason, the stress is concentrated on the rising portion of the convex portion, and the first compound semiconductor layer or the like may be damaged.
  • an object of the present disclosure is to provide a light emitting element having a structure and structure that is not easily damaged even when an external force is applied, a light emitting element array provided with such a light emitting element, and a method for manufacturing a light emitting element array provided with such a light emitting element.
  • the light emitting element array according to the first to second aspects of the present disclosure for achieving the above object is composed of a plurality of light emitting elements arranged.
  • Each light emitting element A first compound semiconductor layer having a first surface and a second surface facing the first surface, The active layer facing the second surface of the first compound semiconductor layer, and A second compound semiconductor layer having a first surface facing the active layer and a second surface facing the first surface, Laminated structure, The first light reflecting layer formed on the base surface located on the first surface side of the first compound semiconductor layer, and A second light reflecting layer formed on the second surface side of the second compound semiconductor layer and having a flat shape, Is equipped with.
  • the base surface extends into a peripheral region surrounded by a plurality of light emitting elements.
  • the base surface is uneven and differentiable.
  • the portion of the base surface on which the first light reflecting layer is formed is referred to as the first portion of the base surface
  • the portion of the base surface extending from a part of the first portion of the base surface is referred to as the second portion of the base surface.
  • a line segment connecting the center of the first portion of the base plane and the center of the second portion of the base plane is orthogonal to the orthophoto projection image of the first compound semiconductor layer on the first plane, and the first portion of the base plane.
  • the cross-sectional shape of the first portion of the base surface when cut in a virtual plane parallel to the virtual ⁇ plane with reference to the second surface of the first compound semiconductor layer has an upwardly convex shape and is differentiated. It is possible, and the cross-sectional shape of the second portion of the base surface has an upwardly convex shape and is differentiable.
  • the first portion of the base surface and the second portion of the base surface are smoothly connected.
  • the light emitting element for achieving the above object is A first compound semiconductor layer having a first surface and a second surface facing the first surface, The active layer facing the second surface of the first compound semiconductor layer, and A second compound semiconductor layer having a first surface facing the active layer and a second surface facing the first surface, Laminated structure, The first light reflecting layer formed on the base surface located on the first surface side of the first compound semiconductor layer, and A second light reflecting layer formed on the second surface side of the second compound semiconductor layer and having a flat shape, Is equipped with.
  • the base surface extends to the surrounding area and The base surface is uneven and differentiable.
  • the portion of the base surface on which the first light reflecting layer is formed is referred to as the first portion of the base surface
  • the portion of the base surface extending from a part of the first portion of the base surface is referred to as the second portion of the base surface.
  • a line segment connecting the center of the first portion of the base plane and the center of the second portion of the base plane is orthogonal to the orthophoto projection image of the first compound semiconductor layer on the first plane, and the first portion of the base plane.
  • the cross-sectional shape of the first portion of the base surface when cut in a virtual plane parallel to the virtual ⁇ plane with reference to the second surface of the first compound semiconductor layer has an upwardly convex shape and is differentiated. It is possible, and the cross-sectional shape of the second portion of the base surface has an upwardly convex shape and is differentiable.
  • the first portion of the base surface and the second portion of the base surface are smoothly connected.
  • the base surface extends into a peripheral region surrounded by a plurality of light emitting elements.
  • the base surface is a method for manufacturing a light emitting element array composed of a plurality of light emitting elements which are uneven and differentiable. After forming the laminated structure, a second light reflecting layer is formed on the second surface side of the second compound semiconductor layer, and then a second light reflecting layer is formed.
  • the surface of the first sacrificial layer is made convex, and then A second sacrificial layer is formed on the second portion of the base surface exposed between the first sacrificial layer and the first sacrificial layer and on the first sacrificial layer to make the surface of the second sacrificial layer uneven. , Then By etching back the second sacrificial layer and the first sacrificial layer and further etching back from the base surface toward the inside, the first portion of the base surface is formed with the second surface of the first compound semiconductor layer as a reference. After forming the convex part and forming at least the concave part in the second part of the base surface, A first light-reflecting layer is formed on the first portion of the base surface, Each process is provided.
  • the base surface extends into a peripheral region surrounded by a plurality of light emitting elements.
  • the base surface is a method for manufacturing a light emitting element array composed of a plurality of light emitting elements which are uneven and differentiable. After forming the laminated structure, a second light reflecting layer is formed on the second surface side of the second compound semiconductor layer, and then a second light reflecting layer is formed.
  • the surface of the first sacrificial layer is made convex, and then By etching back the first sacrificial layer and further etching back from the base surface toward the inside, a convex portion is formed in the first portion of the base surface with reference to the second surface of the first compound semiconductor layer. , Then After forming the second sacrificial layer on the base surface, the second sacrificial layer is etched back, and further etched back from the base surface toward the inside, so that the base portion is based on the second surface of the first compound semiconductor layer. After forming a convex portion in the first portion of the surface and at least a concave portion in the second portion of the base surface, A first light-reflecting layer is formed on the first portion of the base surface, Each process is provided.
  • the method for manufacturing a light emitting device array according to the third aspect of the present disclosure further comprises.
  • the portion of the base surface on which the first light reflecting layer is formed is referred to as the first portion of the base surface
  • the portion of the base surface extending from a part of the first portion of the base surface is referred to as the second portion of the base surface.
  • a line segment connecting the center of the first portion of the base plane and the center of the second portion of the base plane is orthogonal to the orthophoto projection image of the first compound semiconductor layer on the first plane, and the first portion of the base plane.
  • a second light reflecting layer is formed on the second surface side of the second compound semiconductor layer, and then a second light reflecting layer is formed.
  • the first sacrificial layer is formed on the first portion of the base surface on which the first light reflection layer should be formed, and also extends from the first sacrificial layer on the second portion of the base surface.
  • a second sacrificial layer thinner than the first sacrificial layer is formed, after which the first and second sacrificial layers are convex, and then By etching back the first sacrificial layer and the second sacrificial layer and further etching back from the base surface toward the inside, a virtual plane parallel to the virtual ⁇ plane with reference to the second surface of the first compound semiconductor layer.
  • the cross-sectional shape of the first portion of the base surface when cut with is upwardly convex and differentiable, and the cross-sectional shape of the second portion of the base surface is upwardly convex.
  • FIG. 1 is a schematic partial end view of the light emitting element of the first embodiment.
  • FIG. 2 is a schematic partial end view of a modified example (modified example-1) of the light emitting element of the first embodiment.
  • FIG. 3 is a schematic partial end view of a modified example (modified example-2) of the light emitting element of the first embodiment.
  • FIG. 4 is a schematic partial end view of the light emitting element array of the first embodiment.
  • FIG. 5 is a schematic partial end view of the light emitting element array of the first embodiment.
  • FIG. 6 is a schematic partial end view of the light emitting element array of the first embodiment.
  • FIG. 7 is a schematic plan view showing the arrangement of the first portion and the second portion of the base surface in the light emitting element array of the first embodiment.
  • FIG. 8 is a schematic plan view showing the arrangement of the first light reflecting layer and the first electrode in the light emitting element array of the first embodiment.
  • FIG. 9 is a schematic plan view showing the arrangement of the first portion and the second portion of the base surface in the light emitting element array of the first embodiment.
  • FIG. 10 is a schematic plan view showing the arrangement of the first light reflecting layer and the first electrode in the light emitting element array of the first embodiment.
  • 11A and 11B are schematic partial end views of a laminated structure or the like for explaining the method of manufacturing the light emitting element of the first embodiment.
  • FIG. 12 is a schematic partial end view of a laminated structure or the like for explaining the method of manufacturing the light emitting element of the first embodiment, following FIG. 11B.
  • FIG. 11A and 11B are schematic partial end views of a laminated structure or the like for explaining the method of manufacturing the light emitting element of the first embodiment, following FIG. 11B.
  • FIG. 11A and 11B are schematic partial end views of a laminated structure or
  • FIG. 13 is a schematic partial end view of a laminated structure or the like for explaining the method of manufacturing the light emitting element of the first embodiment, following FIG. 12.
  • 14A and 14B are schematic partial end views of the first compound semiconductor layer and the like for explaining the method for manufacturing the light emitting device array of the first embodiment, following FIG. 13.
  • 15A, 15B, and 15C are schematic partial end views of the first compound semiconductor layer and the like for explaining the method for manufacturing the light emitting device array of the first embodiment, following FIG. 14B.
  • 16A and 16B are schematic partial end views of the first compound semiconductor layer and the like for explaining the method for manufacturing the light emitting device array of the first embodiment, following FIG. 15C.
  • FIG. 17 is a schematic partial end view of the light emitting element of the second embodiment.
  • FIG. 18 is a schematic partial end view of the light emitting element array of the second embodiment.
  • FIG. 19 is a schematic plan view showing the arrangement of the first portion and the second portion of the base surface in the light emitting element array of the second embodiment.
  • FIG. 20 is a schematic plan view showing the arrangement of the first light reflecting layer and the first electrode in the light emitting element array of the second embodiment.
  • FIG. 21 is a schematic plan view showing the arrangement of the first portion and the second portion of the base surface in the light emitting element array of the second embodiment.
  • FIG. 22 is a schematic plan view showing the arrangement of the first light reflecting layer and the first electrode in the light emitting element array of the second embodiment.
  • FIG. 23A and 23B are schematic partial end views of the first compound semiconductor layer and the like for explaining the method for manufacturing the light emitting device array of the second embodiment.
  • 24A and 24B are schematic partial end views of the first compound semiconductor layer and the like for explaining the method for manufacturing the light emitting device array of the second embodiment, following FIG. 23B.
  • 25A and 25B are schematic partial end views of the first compound semiconductor layer and the like for explaining the method of manufacturing the light emitting device array of the second embodiment, following FIG. 24B.
  • FIG. 26 is a schematic partial end view of the light emitting element array of the third embodiment.
  • FIG. 27 is a schematic partial end view of the light emitting element array of the third embodiment.
  • FIG. 28 is a schematic plan view showing the arrangement of the first portion and the second portion of the base surface in the light emitting element array of the third embodiment.
  • 29A and 29B are schematic plan views showing the arrangement of the first portion and the second portion of the base surface in the light emitting element array of the fourth embodiment.
  • FIG. 30 is a schematic partial end view of the light emitting element of the fifth embodiment.
  • FIG. 31 is a schematic partial end view of the light emitting element of the sixth embodiment.
  • FIG. 32 is a schematic partial end view of a modified example of the light emitting element of the sixth embodiment.
  • 33A, 33B, and 33C are schematic partial end views of a laminated structure or the like for explaining the method of manufacturing the light emitting element of the seventh embodiment.
  • FIG. 34A, 34B and 34C are schematic partial end views of a laminated structure or the like for explaining the method of manufacturing the light emitting element of the ninth embodiment.
  • FIG. 35 is a schematic partial end view of the light emitting element of the tenth embodiment.
  • FIG. 36 is a schematic partial end view of the light emitting element of the tenth embodiment.
  • FIG. 37 is a schematic partial end view of the light emitting element of the tenth embodiment.
  • FIG. 38 is a schematic partial end view of the light emitting element array of the tenth embodiment.
  • FIG. 39 is a schematic partial end view of the light emitting element array of the tenth embodiment.
  • FIG. 40 is a schematic partial end view of the light emitting element array of the tenth embodiment.
  • FIG. 41 is a diagram showing an arrangement state of the first portion and the second portion of the base surface in the light emitting element array of the tenth embodiment.
  • 42A, 42B, and 42C are schematic partial end views of the first compound semiconductor layer and the like along arrows AA, BB, and CC of FIG. 41, respectively.
  • FIG. 43 is a schematic partial end view which is an enlarged part of FIG. 42A.
  • FIG. 44 shows the arrangement state of the first sacrificial layer and the second sacrificial layer for forming the first portion and the second portion of the base surface in the light emitting element array of the tenth embodiment.
  • FIG. 45 shows the arrangement state of the first sacrificial layer and the second sacrificial layer for forming the first portion and the second portion of the base surface in the light emitting element array of the tenth embodiment.
  • 46A and 46B show the arrangement state of the first sacrificial layer and the second sacrificial layer for forming the first portion and the second portion of the base surface in the light emitting device array of the tenth embodiment, and
  • FIG. 47 shows the arrangement state of the first sacrificial layer and the second sacrificial layer for forming the first portion and the second portion of the base surface in the light emitting element array of the tenth embodiment.
  • 48A, 48B and 48C are first compound semiconductors along arrows AA, BB and CC of FIG. 44 for explaining the method of manufacturing the light emitting device array of Example 10. It is a schematic partial end view of a layer or the like. 49A, 49B and 49C, following FIGS. 48A, 48B and 48C, are arrows AA, BB and arrows BB of FIG. 44 for explaining the method of manufacturing the light emitting element array of the tenth embodiment. It is a schematic partial end view of the first compound semiconductor layer and the like along the arrow CC.
  • FIG. 50A and 50B show the arrangement state of the first sacrificial layer and the second sacrificial layer for forming the first portion and the second portion of the base surface in the light emitting device array of the eleventh embodiment, and the first compound. It is a schematic partial end view of a semiconductor layer and the like.
  • FIG. 51 is a schematic partial end view of the light emitting element of the thirteenth embodiment.
  • 52A and 52B are schematic partial end views of a laminated structure or the like for explaining the method of manufacturing the light emitting element of the thirteenth embodiment.
  • (A), (B), and (C) of FIG. 53 are conceptual diagrams showing the light field intensities of the conventional light emitting element, the light emitting element of Example 13, and the light emitting element of Example 18, respectively.
  • FIG. 54 is a schematic partial end view of the light emitting element of Example 14.
  • FIG. 55 is a schematic partial end view of the light emitting element of the fifteenth embodiment.
  • 56A and 56B are a schematic partial end view of the light emitting element of Example 16 and a schematic partial cross-sectional view of a main part of the light emitting element of Example 16, respectively.
  • FIG. 57 is a schematic partial end view of the light emitting element of Example 17.
  • FIG. 58 is a schematic partial end view of the light emitting element of Example 18.
  • FIG. 59 is a schematic partial cross-sectional view of the light emitting element of Example 19.
  • FIG. 60 is a diagram in which a schematic partial cross-sectional view of the light emitting element of Example 19 and two vertical modes of vertical mode A and vertical mode B are superimposed.
  • FIG. 61 is a schematic partial cross-sectional view of the light emitting element of the 22nd embodiment.
  • FIG. 62 is a conceptual diagram assuming a Fabry-Perot type resonator sandwiched between two concave mirror portions having the same radius of curvature.
  • FIG. 63 is a graph showing the relationship between the value of ⁇ 0, the value of the resonator length L OR , and the value of the radius of curvature R 1 of the concave mirror portion of the first light reflecting layer.
  • FIG. 64 is a graph showing the relationship between the value of ⁇ 0, the value of the resonator length L OR , and the value of the radius of curvature R 1 of the concave mirror portion of the first light reflecting layer.
  • 65A and 65B are diagrams schematically showing the condensed state of the laser beam when the value of ⁇ 0 is “positive” and the laser beam when the value of ⁇ 0 is “negative”, respectively. It is a figure which shows typically the condensing state of.
  • 66A and 66B are conceptual diagrams schematically showing the longitudinal modes existing in the gain spectrum determined by the active layer.
  • FIG. 67 is a schematic partial end view of a conventional light emitting element.
  • 68A and 68B are diagrams showing a schematic cross-sectional shape of a resist material layer (corresponding to a sacrificial layer) obtained in the prior art.
  • Example 1 (a method for manufacturing a light emitting element according to the first aspect of the present disclosure, a light emitting element array according to the first aspect of the present disclosure, and a light emitting element array according to the first aspect of the present disclosure, and Light emitting element of 1 configuration, light emitting element of 1st configuration, light emitting element of 2nd configuration) 3. 3.
  • Example 2 (Modification of Example 1, light emitting element having the first 1-B configuration) 4.
  • Example 3 (Another variant of Example 1, a light emitting device having a 1-C configuration) 5.
  • Example 4 (Another variant of Example 1) 6.
  • Example 5 (Modifications of Examples 1 to 4, light emitting element having a third configuration) 7.
  • Example 6 (Modifications of Examples 1 to 4, light emitting element having a fourth configuration) 8.
  • Example 7 (Modification of Example 6) 9.
  • Example 8 (Modifications of Examples 1 to 7) 10.
  • Example 9 (Method for manufacturing a light emitting device array according to the second aspect of the present disclosure) 11.
  • Example 10 (a method for manufacturing a light emitting element according to a second aspect of the present disclosure, a light emitting element array according to a second aspect of the present disclosure, and a light emitting element array according to a third aspect of the present disclosure, and a third method.
  • Example 11 (Modification of Example 10) 13.
  • Example 12 (Modifications of Examples 1 to 11, light emitting element having a fifth configuration) 14.
  • Example 13 (Modifications of Examples 1 to 12, light emitting elements having the sixth-A configuration) 15.
  • Example 14 (Modification of Example 13, light emitting device having the sixth-B configuration) 16.
  • Example 15 (Modifications of Examples 13 to 14, light emitting elements having the sixth-C configuration) 17.
  • Example 16 (Modifications of Examples 13 to 15, Light emitting element having a 6-D configuration) 18.
  • Example 17 (Modifications of Examples 13 to 16) 19.
  • Example 18 (Modifications of Examples 1 to 17, light emitting element of 7-A configuration, light emitting element of 7-B configuration, light emitting element of 7-C configuration and light emitting element of 7-D configuration) 20.
  • Example 19 (Modifications of Examples 1 to 18, light emitting element having the eighth configuration) 21.
  • Example 20 (Modification of Example 19) 22.
  • Example 21 (Another variant of Example 19) 23.
  • Example 22 (Modifications of Examples 19 to 21)
  • the light emitting elements according to the first to second aspects of the present disclosure, the light emitting element array according to the first to second aspects of the present disclosure, and the first to third aspects of the present disclosure Description of manufacturing method and general of the light emitting element array A method for manufacturing a light emitting element according to the first aspect of the present disclosure, a light emitting element constituting the light emitting element array according to the first aspect of the present disclosure, and a light emitting element array according to the first to second aspects of the present disclosure.
  • the light emitting elements obtained in the above may be collectively referred to as "light emitting elements and the like according to the first aspect of the present disclosure".
  • a method for manufacturing a light emitting element according to the second aspect of the present disclosure a light emitting element constituting the light emitting element array according to the second aspect of the present disclosure, and a light emitting element array according to the third aspect of the present disclosure.
  • the light emitting elements may be generically referred to as "light emitting elements and the like according to the second aspect of the present disclosure”.
  • the light emitting elements and the like according to the first to second aspects of the present disclosure may be generically referred to as "the light emitting elements and the like of the present disclosure”.
  • the first sacrificial layer is formed on the first portion of the base surface on which the first light reflecting layer should be formed, and also extends from the first sacrificial layer on the second portion of the base surface.
  • the process of forming the second sacrificial layer thinner than the first sacrificial layer is After forming the sacrificial layer / material layer on the base surface A step of exposing the sacrificial layer / material layer by the exposure apparatus by setting the formation pitch of the first portion of the base surface on which the first light reflection layer should be formed to be smaller than the pattern formation limit width of the exposure apparatus to be used. It can be in a form including.
  • Examples of the exposure device include a stepper, an aligner, and an electron beam drawing device.
  • Examples of the light source of the exposure apparatus include g-line (wavelength 436 nm), i-line (wavelength 465 nm), KrF excimer laser (wavelength 248 nm), and AfF excimer laser (wavelength 193 nm).
  • the first A second sacrificial layer thinner than one sacrificial layer can be formed.
  • the first light reflection layer is formed on the first portion of the base surface, but the first light reflection is formed on the second portion of the base surface occupying the peripheral region.
  • the extending portion of the layer is formed, and in other cases, the extending portion of the first light reflecting layer is not formed in the second portion.
  • the base surface can be in a smooth form.
  • smooth is an analytical term. For example, if the real-valued function f (x) is differentiable in a ⁇ x ⁇ b and f'(x) is continuous, it can be said that it is continuously differentiable in terms of grammar, and it is smooth. Be expressed.
  • the first portion of the base surface on which the first light reflecting layer is formed is based on the second surface of the first compound semiconductor layer. It can be configured to have an upwardly convex shape.
  • the light emitting element or the like according to the first aspect of the present disclosure having such a configuration is referred to as a "light emitting element having the first configuration".
  • the boundary between the first portion and the second portion is (1) When the first light reflecting layer does not extend to the peripheral region, the outer peripheral portion of the first light reflecting layer (2) When the first light reflecting layer extends to the peripheral region, the first portion It can be defined as the part where the inflection point exists on the base surface extending from the second part to the second part.
  • the second portion of the base surface occupying the peripheral region can be configured to have a downwardly convex shape with reference to the second surface of the first compound semiconductor layer.
  • the light emitting device or the like according to the first aspect of the present disclosure having such a configuration is referred to as a “light emitting device having a 1-A configuration”.
  • the central portion of the first portion of the base surface can be configured to be located on the apex of the square lattice, or also the apex of the equilateral triangle lattice. It can be configured to be located above.
  • the central part of the second part of the base surface can be located on the apex of the square grid, and in the latter case, the central part of the second part of the base surface is an equilateral triangular grid. It can be configured to be located on the apex of.
  • the shape of [from the peripheral portion to the central portion of the first portion / the second portion] is (A) [Convex upward shape / Convex downward shape] (B) [Convex upward shape / Convex downward shape continues to line segment] (C) [Convex upward shape / Convex upward shape to convex downward] (D) [Convex upward shape / Convex upward shape to convex downward shape, continuing to line segment] (E) [Convex upward shape / line segment continues to convex downward shape] (F) [Convex upward shape / line segment to convex downward shape, line segment]
  • the base surface may be terminated at the central portion of the second portion.
  • the second portion of the base surface occupying the peripheral region with reference to the second surface of the first compound semiconductor layer is convex downward toward the central portion of the peripheral region. It can be configured to have a shape and an upwardly convex shape extending from a downwardly convex shape.
  • the light emitting element or the like according to the first aspect of the present disclosure having such a configuration is referred to as a “light emitting element having a 1-B configuration”. Then, in the light emitting device having the first 1-B configuration, the distance from the second surface of the first compound semiconductor layer to the center of the first portion of the base surface is L 1 , and the distance from the second surface to the base of the first compound semiconductor layer is L 1 .
  • L 2 When the distance to the center of the second part of the surface is L 2 .
  • L 2 > L 1
  • the radius of curvature of the center of the first portion of the base surface (that is, the radius of curvature of the first light reflecting layer) is R 1 , and the center of the second portion of the base surface is satisfied.
  • R 1 > R 2 Can be configured to satisfy.
  • the value of L 2 / L 1 is not limited, but 1 ⁇ L 2 / L 1 ⁇ 100
  • R 1 / R 2 are not limited, but 1 ⁇ R 1 / R 2 ⁇ 100 Can be mentioned.
  • the central portion of the first portion of the base surface can be configured to be located on the apex of the square lattice, and in this case, the first portion of the base surface.
  • the central portion of the second portion can be configured to be located on the apex of the square grid.
  • the center of the first portion of the base surface can be configured to be located on the apex of the equilateral triangle grid, in which case the center of the second portion of the base surface is of the equilateral triangle grid. It can be configured to be located on the apex.
  • the shape of [from the peripheral portion to the central portion of the first portion / the second portion] is (A) [Convex upward shape / Convex downward shape continues to convex upward] (B) [Convex upwards / convex upwards, convex downwards, convex upwards] (C) [Convex shape upwards / convex downwards, then convex upwards] There are cases such as.
  • the second portion of the base surface that occupies the peripheral region with respect to the second surface of the first compound semiconductor layer is an annular convex that surrounds the first portion of the base surface. It can have a shape and a downwardly convex shape extending from the annular convex shape toward the first portion of the base surface.
  • the light emitting device or the like according to the first aspect of the present disclosure having such a configuration is referred to as a “light emitting device having a 1-C configuration”.
  • the distance from the second surface of the first compound semiconductor layer to the center of the first portion of the base surface is L 1
  • the distance from the second surface to the base surface of the first compound semiconductor layer is L 1
  • the distance to the top of the annular convex shape of the second part is L 2 ', L 2 '> L 1
  • the radius of curvature of the central portion of the first portion of the base surface (that is, the radius of curvature of the first light reflecting layer) is R 1
  • the ring shape of the second portion of the base surface is satisfied.
  • L 2 '/ L 1 is not limited, but 1 ⁇ L 2 '/ L 1 ⁇ 100 Can be exemplified, as the value of R 1 / R 2 ', but are not limited to, 1 ⁇ R 1 / R 2 ' ⁇ 100 Can be mentioned.
  • the shape of [from the peripheral portion to the central portion of the first portion / second portion] is (A) [Convex upwards / convex downwards, convex upwards, convex downwards] (B) [Convex upwards / convex downwards to convex upwards, convex downwards, and continues to line segments] (C) [Convex upwards / convex upwards to convex downwards, convex upwards, convex downwards] (D) [Convex upward / Convex upward to convex downward, convex upward, convex downward, line segment] (E) [Convex upward shape / convex downward shape, convex upward shape, convex downward shape, and so on] (F) [Convex upward shape / convex downward shape, convex upward shape, convex downward shape, and so on to the line segment]
  • the base surface may be
  • a bump may be disposed on the portion on the two-sided side.
  • the light emitting element faces the central portion of the first portion of the base surface.
  • Bumps may be disposed on the portion of the second compound semiconductor layer on the second surface side.
  • the bumps include gold (Au) bumps, solder bumps, and indium (In) bumps, and the method of arranging the bumps can be a well-known method.
  • the bump is provided on the second pad electrode (described later) provided on the second electrode, or is also provided on the extending portion of the second pad electrode.
  • a brazing material can be used instead of the bump.
  • the brazing material for example, In (indium: melting point 157 ° C); indium-gold-based low melting point alloy; Sn 80 Ag 20 (melting point 220 to 370 ° C), Sn 95 Cu 5 (melting point 227 to 370 ° C).
  • Tin (Sn) -based high-temperature solder such as Pb 97.5 Ag 2.5 (melting point 304 ° C), Pb 94.5 Ag 5.5 (melting point 304-365 ° C), Pb 97.5 Ag 1.5 Sn 1.0 (melting point 309 ° C), etc.
  • Pb) -based high-temperature solder tin (Zn) -based high-temperature solder such as Zn 95 Al 5 (melting point 380 ° C); Sn 5 Pb 95 (melting point 300 to 314 ° C), Sn 2 Pb 98 (melting point 316 to 322 ° C) ) And other tin-lead standard solders; brazing materials such as Au 88 Ga 12 (melting point 381 ° C) (all of the above subscripts represent atomic%) can be exemplified.
  • the formation pitch of the light emitting element is 3 ⁇ m or more and 50 ⁇ m or less, preferably 5 ⁇ m or more, 30 ⁇ m or less, and more preferably 8 ⁇ m or more. , 25 ⁇ m or less is desirable.
  • the radius of curvature R 1 of the center portion of the first portion of the base surface is 1 It is desirable that it is ⁇ 10 -5 m or more, preferably 3 ⁇ 10 -5 m or more. Further, it may be 3 ⁇ 10 -4 m or more. However, in any case, the value of R 1 is larger than the value of the resonator length L OR .
  • the laminated structure is at least one type selected from the group consisting of GaN-based compound semiconductors, InP-based compound semiconductors, and GaAs-based compound semiconductors. It can be composed of the following materials.
  • the laminated structure (A) Structure made of GaN-based compound semiconductor (b) Structure made of InP-based compound semiconductor (c) Structure made of GaAs-based compound semiconductor (d) Structure made of GaN-based compound semiconductor and InP-based compound semiconductor (e) GaN-based Configuration of compound semiconductors and GaAs-based compound semiconductors (f) Configuration of InP-based compound semiconductors and GaAs-based compound semiconductors (g) Configuration of GaN-based compound semiconductors, InP-based compound semiconductors and GaAs-based compound semiconductors. ..
  • the first surface of the base surface is parallel to the thickness direction of the laminated structure.
  • a virtual plane that passes through the center of part 1 and is orthogonal to the virtual ⁇ plane is called a virtual ⁇ plane
  • the first portion of the base surface when the first portion and the second portion of the base surface are cut in a virtual ⁇ plane has an upwardly convex shape. It has a downwardly convex shape in the boundary region with the second portion and its vicinity, and the second portion of the base surface is downwardly convex in the boundary region with the first portion and its vicinity. It can be in the form of.
  • the base surface in the boundary region between the first portion and the second portion and the vicinity thereof can be specifically in the form of a saddle portion.
  • the central portion of the first portion of the base surface can be configured to be located on the apex of the square lattice. Alternatively, it can be configured to be located on the vertices of an equilateral triangle grid.
  • various printing methods including a screen printing method, an inkjet printing method, and a metal mask printing method; a spin coating method; a mold, etc. Transfer method used; Nanoimprint method; 3D printing technology (eg, 3D printing technology using an optical modeling 3D printer or a two-photon absorbing micro 3D printer); Physical vapor deposition method (for example, electron beam deposition method or thermal filament deposition) Vacuum deposition method such as method, sputtering method, ion plating method, PVD method including laser ablation method); various chemical vapor deposition methods (CVD method); lift-off method; fine processing technology by pulse laser, etc. can be mentioned. However, a combination of these methods and an etching method can also be mentioned.
  • 3D printing technology eg, 3D printing technology using an optical modeling 3D printer or a two-photon absorbing micro 3D printer
  • Physical vapor deposition method for example, electron beam deposition method or thermal filament deposition
  • Vacuum deposition method such as method, sputtering
  • the first portion of the base surface when the base surface is cut in a virtual plane including the stacking direction of the laminated structure is The figure to be drawn is also the first portion of the base surface when the first portion of the base surface is cut in the virtual ⁇ plane in the light emitting element or the like according to the second aspect of the present disclosure including the preferred form and configuration described above.
  • the region having a convex shape in the portion 1 can be configured to be a part of a circle, a part of a parabola, a part of a sine curve, a part of an ellipse, and a part of a catenary curve.
  • a shape may not be exactly part of a circle, it may not be part of a parabola, it may not be part of a sine curve, it may be strictly an ellipse. It may not be part of, or it may not be strictly part of the catenary curve. That is, it may be part of a circle, part of a parabola, part of a sine curve, part of an ellipse, or part of a catenary curve. It is included in "a figure is a part of a circle, a part of a parabola, a part of a sine curve, a part of an ellipse, a part of a catenary curve". Some of these curves may be replaced by line segments.
  • the first surface of the first compound semiconductor layer may form a base surface.
  • a light emitting element having such a configuration is referred to as a "light emitting element having a second configuration" for convenience.
  • the compound semiconductor substrate may be arranged between the first surface of the first compound semiconductor layer and the first light reflecting layer, and the base surface may be composed of the surface of the compound semiconductor substrate. it can.
  • a light emitting element having such a configuration is referred to as a "light emitting element having a third configuration" for convenience.
  • the compound semiconductor substrate can be configured to consist of a GaN substrate.
  • any of a polar substrate, a semipolar substrate, and a non-polar substrate may be used.
  • the thickness of the compound semiconductor substrate can be 5 ⁇ 10 -5 m to 1 ⁇ 10 -4 m, but the thickness is not limited to such a value.
  • a base material is arranged between the first surface of the first compound semiconductor layer and the first light reflecting layer, or the first surface and the first light reflecting layer of the first compound semiconductor layer A compound semiconductor substrate and a base material are arranged between them, and the base surface can be configured to be composed of the surface of the base material.
  • a light emitting element having such a configuration is referred to as a "fourth light emitting element" for convenience.
  • the material constituting the base material include transparent dielectric materials such as TiO 2 , Ta 2 O 5 , and SiO 2 , silicone-based resins, and epoxy-based resins.
  • the value of the thermal conductivity of the laminated structure shall be higher than the value of the thermal conductivity of the first light reflecting layer. Can be done.
  • the value of the thermal conductivity of the dielectric material constituting the first light reflecting layer is generally about 10 watts / (m ⁇ K) or less.
  • the value of the thermal conductivity of the GaN-based compound semiconductor constituting the laminated structure is about 50 watts / (m ⁇ K) to about 100 watts / (m ⁇ K).
  • the light emitting device and the like of the present disclosure including the preferable forms and configurations described above, it is a material that constitutes various compound semiconductor layers (including a compound semiconductor substrate) located between the active layer and the first light reflecting layer. Therefore, it is preferable that there is no modulation of the refractive index of 10% or more (there is no difference in the refractive index of 10% or more based on the average refractive index of the laminated structure), whereby the light field in the resonator The occurrence of turbulence can be suppressed.
  • a surface emitting laser element (vertical resonator laser, VCSEL) that emits laser light through the first light reflecting layer can be configured by the light emitting element of the present disclosure including the preferable form and configuration described above.
  • a surface emitting laser element that emits laser light via a second light reflecting layer can also be configured.
  • the light emitting element manufacturing substrate (described later) may be removed.
  • the laminated structure may be composed of, for example, an AlInGaN-based compound semiconductor.
  • AlInGaN-based compound semiconductor more specifically, GaN, AlGaN, InGaN, and AlInGaN can be mentioned.
  • these compound semiconductors may contain a boron (B) atom, a thallium (Tl) atom, an arsenic (As) atom, a phosphorus (P) atom, and an antimony (Sb) atom, if desired. ..
  • the active layer preferably has a quantum well structure.
  • the active layer having a quantum well structure has a structure in which at least one well layer and a barrier layer are laminated, but as a combination of (compound semiconductors constituting the well layer and compound semiconductors constituting the barrier layer), ( In y Ga (1-y) N, GaN), (In y Ga (1-y) N, In z Ga (1-z) N) [However, y> z], (In y Ga (1-y) ) N, AlGaN) can be exemplified.
  • the first compound semiconductor layer is composed of a first conductive type (for example, n type) compound semiconductor
  • the second compound semiconductor layer is made of a second conductive type (for example, p type) compound semiconductor different from the first conductive type.
  • the first compound semiconductor layer and the second compound semiconductor layer are also referred to as a first clad layer and a second clad layer.
  • the first compound semiconductor layer and the second compound semiconductor layer may be a layer having a single structure, a layer having a multilayer structure, or a layer having a superlattice structure. Further, the layer may be provided with a composition gradient layer and a concentration gradient layer.
  • gallium (Ga), indium (In), and aluminum (Al) can be mentioned as group III atoms constituting the laminated structure
  • arsenic (As) can be mentioned as the group V atoms constituting the laminated structure.
  • the quantum well structure examples include a two-dimensional quantum well structure, a one-dimensional quantum well structure (quantum wire), and a zero-dimensional quantum well structure (quantum dot).
  • Materials constituting the quantum well include, for example, Si; Se; calcopyrite compounds CIGS (CuInGaSe), CIS (CuInSe 2 ), CuInS 2 , CuAlS 2 , CuAlSe 2 , CuGaS 2 , CuGaSe 2 , AgAlS 2 , AgAlSe.
  • Perovskite-based material Perovskite-based material; Group III-V compounds GaAs, GaP, InP, AlGaAs, InGaP, AlGaInP, InGaAsP, GaN, InAs, InGaAs, GaInNAs, GaSb, GaAsSb; CdSe, CdSe, Cd , CdTe, In 2 Se 3 , In 2 S 3 , Bi 2 Se 3 , Bi 2 S 3 , ZnSe, ZnTe, ZnS, HgTe, HgS, PbSe, PbS, TiO 2, etc., but are limited to these. It is not something to do.
  • the laminated structure is formed on the second surface of the light emitting device manufacturing substrate, or is also formed on the second surface of the compound semiconductor substrate.
  • the second surface of the light emitting device manufacturing substrate faces the first surface of the first compound semiconductor layer
  • the first surface of the light emitting element manufacturing substrate faces the second surface of the light emitting element manufacturing substrate.
  • the second surface of the compound semiconductor substrate faces the first surface of the first compound semiconductor layer
  • the first surface of the compound semiconductor substrate faces the second surface of the compound semiconductor substrate.
  • GaN substrate As substrates for manufacturing light emitting elements, GaN substrate, sapphire substrate, GaAs substrate, SiC substrate, alumina substrate, ZnS substrate, ZnO substrate, AlN substrate, LiMgo substrate, LiGaO 2 substrate, MgAl 2 O 4 substrate, InP substrate, Si substrate, Examples thereof include those having a base layer and a buffer layer formed on the surface (main surface) of these substrates, but the use of a GaN substrate is preferable because the defect density is low. Further, as the compound semiconductor substrate, a GaN substrate can be mentioned.
  • any main surface (second surface) of the GaN substrate can be used for forming a compound semiconductor layer. ..
  • the main surface of the GaN substrate depending on the crystal structure (for example, cubic type, hexagonal type, etc.), names such as so-called A-plane, B-plane, C-plane, R-plane, M-plane, N-plane, S-plane, etc. It is also possible to use the crystal plane orientation referred to by, or a plane in which these are turned off in a specific direction.
  • an organic metal chemical vapor deposition method MOCVD method, Metal Organic-Chemical Vapor Deposition method, MOVPE method, Metal Organic-Vapor Phase Epitaxy method
  • MOCVD method Metal Organic-Chemical Vapor Deposition method
  • MOVPE method Metal Organic-Vapor Phase Epitaxy method
  • MBE method molecule Linear epitaxy method
  • HVPE method hydride vapor phase growth method in which halogen contributes to transport or reaction
  • ALD method Atomic Layer Deposition method
  • MEE method migration enhanced epitaxy method
  • MEE method MEE method, Migration-Enhanced Epitaxy method
  • PPD method plasma assisted physical vapor deposition method
  • the GaAs and InP materials also have a sphalerite structure.
  • the main surface of the compound semiconductor substrate composed of these materials include surfaces turned off in a specific direction in addition to surfaces such as (100), (111) AB, (211) AB, and (311) AB. it can.
  • "AB” means that the 90 ° off direction is different, and whether the main material of the surface is group III or group V is determined by this off direction.
  • the film forming method the MBE method, the MOCVD method, the MEE method, the ALD method and the like are generally used as in the GaN system, but the film forming method is not limited to these methods.
  • examples of the organic gallium source gas in the MOCVD method include trimethylgallium (TMG) gas and triethylgallium (TEG) gas, and examples of the nitrogen source gas include ammonia gas and hydrazine gas.
  • TMG trimethylgallium
  • TMG triethylgallium
  • nitrogen source gas include ammonia gas and hydrazine gas.
  • silicon (Si) may be added as an n-type impurity (n-type dopant), or a GaN-based compound semiconductor having a p-type conductive type may be added.
  • magnesium (Mg) may be added as a p-type impurity (p-type dopant).
  • trimethylaluminum (TMA) gas may be used as the Al source, or trimethylindium (TMI) gas may be used as the In source.
  • TMA trimethylaluminum
  • TMI trimethylindium
  • monosilane gas (SiH 4 gas) may be used as the Si source
  • biscyclopentadienyl magnesium gas, methylcyclopentadienyl magnesium, or biscyclopentadienyl magnesium (Cp 2 Mg) may be used as the Mg source. Good.
  • n-type impurities n-type dopants
  • p-type impurities p-type dopants
  • Mg, Zn, Cd, Be, Ca, Ba, C, Hg, and Sr can be mentioned.
  • the organometallic raw materials such as TMGa, TEGa, TMIn, and TMAl are generally used as the group III raw materials.
  • group V raw material arsine gas (AsH 3 gas), phosphine gas (PH 3 gas), ammonia (NH 3 ) and the like are used.
  • group V raw material an organic metal raw material may be used, and examples thereof include tertiary butylarsine (TBAs), tertiary butylphosphine (TBP), dimethylhydrazine (DMHy), and trimethylantimony (TMSb). Can be done.
  • n-type dopant monosilane (SiH 4 ) is used as the Si source, hydrogen selenide (H 2 Se) or the like is used as the Se source.
  • p-type dopant dimethylzinc (DMZn), biscyclopentadienyl magnesium (Cp 2 Mg) and the like are used.
  • DMZn dimethylzinc
  • Cp 2 Mg biscyclopentadienyl magnesium
  • the support substrate for fixing the second light reflecting layer may be composed of, for example, various substrates exemplified as a substrate for manufacturing a light emitting element, or an insulating substrate made of AlN or the like, Si, SiC, Ge. Although it can be composed of a semiconductor substrate, a metal substrate, an alloy substrate, etc., it is preferable to use a conductive substrate, or mechanical properties, elastic deformation, plastic deformation, heat dissipation, etc. From the viewpoint, it is preferable to use a metal substrate or an alloy substrate. As the thickness of the support substrate, for example, 0.05 mm to 1 mm can be exemplified.
  • solder bonding method As a method for fixing the second light reflecting layer to the support substrate, known methods such as a solder bonding method, a room temperature bonding method, a bonding method using an adhesive tape, a bonding method using a wax bonding, and a method using an adhesive are used. Although it can be used, it is desirable to adopt a solder bonding method or a room temperature bonding method from the viewpoint of ensuring conductivity.
  • a silicon semiconductor substrate which is a conductive substrate
  • the bonding temperature may be 400 ° C. or higher.
  • the substrate for manufacturing the light emitting device may be left as it is, or the active layer, the second compound semiconductor layer, the second electrode, and the second light reflecting layer may be left on the first compound semiconductor layer. May be sequentially formed, and then the light emitting element manufacturing substrate may be removed. Specifically, an active layer, a second compound semiconductor layer, a second electrode, and a second light reflecting layer were sequentially formed on the first compound semiconductor layer, and then the second light reflecting layer was fixed to a support substrate. After that, the substrate for manufacturing the light emitting element may be removed to expose the first compound semiconductor layer (the first surface of the first compound semiconductor layer).
  • an alkaline aqueous solution such as sodium hydroxide aqueous solution or potassium hydroxide aqueous solution, ammonia solution + hydrogen peroxide solution, sulfuric acid solution + hydrogen peroxide solution, hydrochloric acid solution + hydrogen peroxide solution, or phosphoric acid solution.
  • + Wet etching method using hydrogen peroxide solution chemical mechanical polishing method (CMP method), mechanical polishing method, dry etching method such as reactive ion etching (RIE) method, lift-off method using laser, etc.
  • CMP method chemical mechanical polishing method
  • RIE reactive ion etching
  • the first electrode electrically connected to the first compound semiconductor layer is common to a plurality of light emitting elements
  • the second electrode electrically connected to the second compound semiconductor layer is common to a plurality of light emitting elements. Yes, or it can be in the form of being individually provided in a plurality of light emitting elements.
  • the first electrode may be formed on the first surface facing the second surface of the light emitting element manufacturing substrate, or may be formed on the second surface of the compound semiconductor substrate. It may be formed on the first surface facing the surface.
  • the light emitting element manufacturing substrate is not left, it may be formed on the first surface of the first compound semiconductor layer constituting the laminated structure.
  • the first electrode since the first light reflecting layer is formed on the first surface of the first compound semiconductor layer, for example, the first electrode may be formed so as to surround the first light reflecting layer.
  • the first electrode is, for example, gold (Au), silver (Ag), palladium (Pd), platinum (Pt), nickel (Ni), Ti (titanium), vanadium (V), tungsten (W), chromium (Cr). ), Al (aluminum), Cu (copper), Zn (zinc), tin (Sn) and indium (In), including at least one metal (including alloy) selected from the group. It is desirable to have a multi-layer structure, specifically, for example, Ti / Au, Ti / Al, Ti / Al / Au, Ti / Pt / Au, Ni / Au, Ni / Au / Pt, Ni / Pt, Pd.
  • the first electrode can be formed by a PVD method such as a vacuum vapor deposition method or a sputtering method.
  • the first electrode When the first electrode is formed so as to surround the first light reflecting layer, the first light reflecting layer and the first electrode can be in contact with each other. Alternatively, the first light reflecting layer and the first electrode can be separated from each other. In some cases, a state in which the first electrode is formed on the edge of the first light reflecting layer and a state in which the first light reflecting layer is formed on the edge of the first electrode are mentioned. You can also.
  • the second electrode can be made of a transparent conductive material.
  • an indium-based transparent conductive material specifically, for example, indium-tin oxide (ITO, Indium Tin Oxide, Sn-doped In 2 O 3 , crystalline ITO and Including amorphous ITO), indium-zinc oxide (IZO, Indium Zinc Oxide), indium-gallium oxide (IGO), indium-doped gallium-zinc oxide (IGZO, In-GaZnO 4 ), IFO (F-doped) in 2 O 3) of, ITiO (Ti-doped in 2 O 3), InSn, InSnZnO], the tin-based transparent conductive material [specifically, for example, tin oxide (SnO X), SnO of ATO (Sb-doped 2 ), FTO (F-doped SnO 2 )], zinc-based transparent conductive material [specifically, for example, zinc
  • Dope zinc oxide (GZO), AlMgZnO (aluminum oxide and magnesium oxide-doped zinc oxide)], NiO, TiO X , graphene can be exemplified.
  • a transparent conductive film having a gallium oxide, titanium oxide, niobium oxide, antimonic oxide, nickel oxide or the like as a base layer can be mentioned, and a spinel-type oxide, YbFe 2
  • a transparent conductive material such as an oxide having an O 4 structure can also be mentioned.
  • the material constituting the second electrode depends on the arrangement state of the second light reflecting layer and the second electrode, but is not limited to the transparent conductive material, and palladium (Pd), platinum (Pt), and the like.
  • the second electrode may be composed of at least one of these materials.
  • the second electrode can be formed by a PVD method such as a vacuum vapor deposition method or a sputtering method.
  • a low-resistance semiconductor layer can be used as the transparent electrode layer, and in this case, specifically, an n-type GaN-based compound semiconductor layer can also be used.
  • the electrical resistance at the interface can be reduced by joining the two via a tunnel junction.
  • a first pad electrode and a second pad electrode are provided on the first electrode and the second electrode in order to electrically connect to an external electrode or circuit (hereinafter, may be referred to as "external circuit or the like"). You may.
  • the pad electrode is a single layer containing at least one metal selected from the group consisting of Ti (titanium), aluminum (Al), Pt (platinum), Au (gold), Ni (nickel), Pd (palladium). It is desirable to have a configuration or a multi-layer configuration.
  • the pad electrode may have a Ti / Pt / Au multilayer configuration, a Ti / Au multilayer configuration, a Ti / Pd / Au multilayer configuration, a Ti / Pd / Au multilayer configuration, a Ti / Ni / Au multilayer configuration, a Ti / Ni / Au multilayer configuration, The multilayer configuration exemplified by the multilayer configuration of Ti / Ni / Au / Cr / Au can also be used.
  • a cover metal layer made of, for example, Ni / TiW / Pd / TiW / Ni is formed on the surface of the first electrode, and a cover metal layer is formed on the cover metal layer.
  • the light reflecting layer (distributed Bragg reflector layer, distributed Bragg Reflector layer, DBR layer) constituting the first light reflecting layer and the second light reflecting layer is composed of, for example, a semiconductor multilayer film or a dielectric multilayer film.
  • the dielectric material for example, Si, Mg, Al, Hf , Nb, Zr, Sc, Ta, Ga, Zn, Y, B, oxides such as Ti, nitrides (e.g., SiN X, AlN X, AlGaN X , GaN X , BN X, etc.), or fluoride and the like.
  • the light reflecting layer can be obtained by alternately laminating two or more kinds of dielectric films made of dielectric materials having different refractive indexes among these dielectric materials.
  • each dielectric film may be appropriately selected.
  • the thickness of each dielectric film, a material or the like to be used, as appropriate, can be adjusted, the oscillation wavelength (emission wavelength) lambda 0, is determined by the refractive index n of the oscillation wavelength lambda 0 of the material used. Specifically, it is preferably an odd multiple of ⁇ 0 / (4n).
  • the light-emitting element of the oscillation wavelength lambda 0 is 410 nm
  • when forming the light reflecting layer from SiO X / NbO Y it may be exemplified about 40nm to 70 nm.
  • the number of layers can be exemplified by 2 or more, preferably about 5 to 20.
  • As the thickness of the entire light reflecting layer for example, about 0.6 ⁇ m to 1.7 ⁇ m can be exemplified. Further, it is desirable that the light reflectance of the light reflecting layer is 95% or more.
  • the light reflecting layer can be formed based on a well-known method, and specifically, for example, a vacuum vapor deposition method, a sputtering method, a reactive sputtering method, an ECR plasma sputtering method, a magnetron sputtering method, an ion beam assisted vapor deposition method, and the like.
  • PVD method such as ion plating method, laser ablation method; various CVD methods; coating method such as spray method, spin coating method, dip method; method of combining two or more of these methods; these methods and whole or partial Pretreatment, irradiation of inert gas (Ar, He, Xe, etc.) or plasma, irradiation of oxygen gas, ozone gas, plasma, oxidation treatment (heat treatment), exposure treatment, etc. Can be mentioned.
  • inert gas Ar, He, Xe, etc.
  • plasma irradiation of oxygen gas, ozone gas, plasma, oxidation treatment (heat treatment), exposure treatment, etc.
  • the size and shape of the light reflecting layer are not particularly limited as long as they cover the current injection region or the element region (these will be described later).
  • the planar shape of the first light reflecting layer is not limited, and specific examples thereof include polygons (triangles, quadrangles, hexagons, etc.) including circles, ellipses, rectangles, and regular polygons. .. Further, as the planar shape of the first portion of the base surface, a planar shape similar to or similar to the planar shape of the first light reflecting layer can be mentioned.
  • the shape of the boundary between the current injection region and the current non-injection / inner region, the shape of the boundary between the current non-injection / inner region and the current non-injection / outer region, and the polygonal shape of the opening provided in the element region or the current constriction region include polygons (triangles, quadrangles, hexagons, etc.) including circles, ellipses, rectangles, and regular polygons. It is desirable that the shape of the boundary between the current injection region and the current non-injection / inner region and the shape of the boundary between the current non-injection / inner region and the current non-injection / outer region are similar.
  • the "element region” is a region in which a narrowed current is injected, a region in which light is confined due to a difference in refractive index, or is sandwiched between a first light reflecting layer and a second light reflecting layer. It refers to a region in which laser oscillation occurs, or a region sandwiched between the first light reflecting layer and the second light reflecting layer, which actually contributes to laser oscillation.
  • the side surface or the exposed surface of the laminated structure may be covered with a coating layer (insulating film).
  • the coating layer (insulating film) can be formed based on a well-known method.
  • the refractive index of the material constituting the coating layer (insulating film) is preferably smaller than the refractive index of the material constituting the laminated structure.
  • the material constituting the coating layer (insulating film) illustrated SiO X based material containing SiO 2, SiN X-based material, SiO Y N Z material, TaO X, ZrO X, AlN X, AlO X, a GaO X
  • an organic material such as a polyimide resin can be mentioned.
  • a method for forming the coating layer (insulating film) for example, a PVD method such as a vacuum vapor deposition method or a sputtering method, a CVD method, or a coating method can be used for forming the coating layer (insulating film).
  • a PVD method such as a vacuum vapor deposition method or a sputtering method, a CVD method, or a coating method can be used for forming the coating layer (insulating film).
  • the first embodiment relates to a method for manufacturing a light emitting element according to the first aspect of the present disclosure, a light emitting element array according to the first aspect of the present disclosure, and a light emitting element array according to the first aspect of the present disclosure.
  • the present invention relates to a light emitting element having a first configuration, a light emitting element having a first 1-A configuration, and a light emitting element having a second configuration.
  • the light emitting element of Example 1 the light emitting element constituting the light emitting element array of Example 1
  • the light emitting element obtained by the method for manufacturing the light emitting element array of Example 1 hereinafter, these light emitting elements are collectively referred to as a light emitting element).
  • FIGS. 4, 5 and 6 The figures are shown in FIGS. 4, 5 and 6.
  • FIGS. 7 and 9 which are schematic plan views, and the first portion in the light emitting element array of the first embodiment is shown.
  • FIGS. 8 and 10 The arrangement of the light reflecting layer and the first electrode is shown in FIGS. 8 and 10 which are schematic plan views.
  • schematic partial end views of the first compound semiconductor layer and the like for explaining the method for manufacturing the light emitting device array of the first embodiment are shown in FIGS. 11A, 11B, 12, 13, 14, 14A, and 14B. , 15A, 15B, 15C, 16A and 16B.
  • the light emitting element of the first embodiment is A first compound semiconductor layer 21 having a first surface 21a and a second surface 21b facing the first surface 21a, The active layer (light emitting layer) 23 facing the second surface 21b of the first compound semiconductor layer 21, and A second compound semiconductor layer 22 having a first surface 22a facing the active layer 23 and a second surface 22b facing the first surface 22a, Laminated structure 20 in which The first light reflecting layer 41 formed on the base surface 90 located on the first surface side of the first compound semiconductor layer 21, and The second light reflecting layer 42, which is formed on the second surface side of the second compound semiconductor layer 22 and has a flat shape, Is equipped with The base surface 90 extends to the peripheral area 99. The base surface 90 is uneven and is differentiable.
  • the first compound semiconductor layer 21 has a first conductive type (specifically, n type), and the second compound semiconductor layer 22 has a second conductive type different from the first conductive type. It has a type (specifically, p type).
  • the light emitting elements of Examples 1 to 22 are composed of a surface emitting laser element (vertical resonator laser, VCSEL) that emits laser light.
  • the light emitting element array of the first embodiment is formed by arranging a plurality of light emitting elements. Each light emitting element is composed of the light emitting element 10A of the first embodiment described above.
  • the base surface 90 extends to the peripheral region 99.
  • the base surface 90 is analytically smooth.
  • the first portion 91 of the base surface 90 on which the first light reflecting layer 41 is formed has an upwardly convex shape, and the first compound semiconductor.
  • the second portion 92 of the base surface 90 occupying the peripheral region 99 has a downwardly convex shape.
  • Center 91 c of the first portion 91 of the base surface 90 is located on the vertices of a square grid (see FIG. 7), or alternatively, located on the vertices of an equilateral triangle lattice (see FIG. 9).
  • the first light reflecting layer 41 is formed in the first portion 91 of the base surface 90, but the extending portion of the first light reflecting layer 41 is formed in the second portion 92 of the base surface 90 occupying the peripheral region 99. In some cases, the extending portion of the first light reflecting layer 41 is not formed in the second portion 92. In the first embodiment, the extending portion of the first light reflecting layer 41 is not formed on the second portion 92 of the base surface 90 occupying the peripheral region 99.
  • the boundary 90 bd between the first portion 91 and the second portion 92 is (1) When the first light reflecting layer 41 does not extend to the peripheral region 99, or when the first light reflecting layer 41 extends to the outer peripheral portion (2) peripheral region 99 of the first light reflecting layer 41. , It can be defined as a portion where an inflection point exists in the base surface 90 extending from the first portion 91 to the second portion 92.
  • the light emitting element 10A of the first embodiment specifically corresponds to the case (1).
  • the shape of [from the peripheral portion to the central portion of the first portion 91 / the second portion 92] is (A) [Convex upward shape / Convex downward shape] (B) [Convex upward shape / Convex downward shape continues to line segment] (C) [Convex upward shape / Convex upward shape to convex downward] (D) [Convex upward shape / Convex upward shape to convex downward shape, continuing to line segment] (E) [Convex upward shape / line segment continues to convex downward shape] (F) [Convex upward shape / line segment to convex downward shape, line segment]
  • the light emitting element 10A of the first embodiment specifically corresponds to the case of (A).
  • the first surface 21a of the first compound semiconductor layer 21 constitutes the base surface 90.
  • the figure drawn by the first portion 91 of the base surface 90 when the base surface 90 is cut in a virtual plane including the stacking direction of the laminated structure 20 is differentiable, and more specifically, a part of a circle. It can be part of a parabola, part of a sine curve, part of an ellipse, part of a catenary curve, or a combination of these curves, or part of these curves may be replaced by a line segment. ..
  • the figure drawn by the second part 92 is also differentiateable, and more specifically, a part of a circle, a part of a parabola, a part of a sine curve, a part of an ellipse, or a part of a catenary curve. Alternatively, it may be a combination of these curves, or a part of these curves may be replaced with a line segment. That is, the figure drawn by the top of the first portion 91 of the base surface 90 is a part of a circle, a part of a parabola, a part of a sine curve, a part of an ellipse, a part of a catenary curve, and the base surface 90.
  • the figure drawn by the hem portion of the first portion 91 of the above may be configured to be a line segment.
  • the figure drawn by the bottom of the second portion 92 of the base surface 90 is a part of a circle, a part of a parabola, a part of a sine curve, a part of an ellipse, a part of a cathedral curve, and is a base surface.
  • the figure drawn by the portion above the bottom of the second portion 92 of the 90 may be a line segment, or the figure drawn by the bottom of the second portion 92 of the base surface 90 may be a line segment.
  • the figure drawn by the part above the bottom of the second part 92 of the base surface 90 is a part of a circle, a part of a parabola, a part of a sine curve, a part of an ellipse, and a part of a catenary curve. It can also be configured as a line segment. Furthermore, the boundary between the first portion 91 and the second portion 92 of the base surface 90 is also differentiable.
  • the formation pitch of the light emitting elements is preferably 3 ⁇ m or more and 50 ⁇ m or less, preferably 5 ⁇ m or more and 30 ⁇ m or less, more preferably 8 ⁇ m or more and 25 ⁇ m or less. Further, it is desirable that the radius of curvature R 1 of the central portion 91 c of the first portion 91 of the base surface 90 is 1 ⁇ 10 -5 m or more.
  • the resonator length L OR preferably satisfies 1 ⁇ 10 -5 m ⁇ L OR .
  • the parameters of the light emitting element 10A are as shown in Table 1 below.
  • the diameter of the first light reflecting layer 41 is indicated by D 1
  • the height of the first portion 91 of the base surface 90 is indicated by H 1
  • the radius is indicated by R 2 .
  • the height H 1 of the first portion 91 is the distance L 1 from the second surface 21 b of the first compound semiconductor layer 21 to the central portion 91 c of the first portion 91 of the base surface 90.
  • H 1 L 1- L 2 It is represented by.
  • the specifications of the light emitting element 10A of the first embodiment shown in FIGS. 7 and 8 and 9 and 10 are shown in Tables 2 and 3 below.
  • the "number of light emitting elements" is the number of light emitting elements constituting one light emitting element array.
  • the laminated structure 20 can be composed of at least one material selected from the group consisting of a GaN-based compound semiconductor, an InP-based compound semiconductor, and a GaAs-based compound semiconductor. Specifically, in the first embodiment, the laminated structure 20 is made of a GaN-based compound semiconductor.
  • the first compound semiconductor layer 21 is composed of an n-GaN layer, and the active layer 23 is a five-layered multiple quantum well in which an In 0.04 Ga 0.96 N layer (barrier layer) and an In 0.16 Ga 0.84 N layer (well layer) are laminated.
  • the second compound semiconductor layer 22 is composed of a p-GaN layer.
  • the first electrode 31 made of Ti / Pt / Au is electrically connected to an external circuit or the like via, for example, a first pad electrode (not shown) made of Ti / Pt / Au or V / Pt / Au.
  • the second electrode 32 is formed on the second compound semiconductor layer 22, and the second light reflecting layer 42 is formed on the second electrode 32.
  • the second light reflecting layer 42 on the second electrode 32 has a flat shape.
  • the second electrode 32 is made of a transparent conductive material, specifically ITO.
  • a second electrode made of Pd / Ti / Pt / Au, Ti / Pd / Au, Ti / Ni / Au for electrically connecting to an external circuit or the like.
  • the pad electrode 33 may be formed or connected (see FIGS. 2 and 3).
  • the first light reflecting layer 41 and the second light reflecting layer 42 have a laminated structure of a Ta 2 O 5 layer and a SiO 2 layer, or a laminated structure of a SiN layer and a SiO 2 layer.
  • the second electrode 32 is common to the light emitting element 10A constituting the light emitting element array, and the second electrode is an external circuit or the like via the first pad electrode (not shown). Connected to.
  • the first electrode 31 is also common to the light emitting elements 10A constituting the light emitting element array, and is connected to an external circuit or the like via the first pad electrode (not shown). In the light emitting element 10A shown in FIGS. 1 and 4, light may be emitted to the outside through the first light reflecting layer 41, or light may be emitted to the outside through the second light reflecting layer 42. You may.
  • the second electrode 32 is individually formed in the light emitting element 10A constituting the light emitting element array, and is connected to an external circuit or the like via the second pad electrode 33. Will be done.
  • the first electrode 31 is common to the light emitting elements 10A constituting the light emitting element array, and is connected to an external circuit or the like via the first pad electrode (not shown).
  • light may be emitted to the outside through the first light reflecting layer 41, or light may be emitted to the outside through the second light reflecting layer 42. You may.
  • the second electrode 32 is individually formed in the light emitting element 10A constituting the light emitting element array, and the second pad electrode formed on the second electrode 32.
  • a bump 35 is formed on the 33, and is connected to an external circuit or the like via the bump 35.
  • the first electrode 31 is common to the light emitting elements 10A constituting the light emitting element array, and is connected to an external circuit or the like via the first pad electrode (not shown).
  • the bump 35 is arranged on the second surface side portion of the second compound semiconductor layer 22 facing the central portion 91 c of the first portion 91 of the base surface 90, and covers the second light reflecting layer 42. There is.
  • the bump 35 As the bump 35, a gold (Au) bump, a solder bump, and an indium (In) bump can be exemplified, and the method of arranging the bump 35 can be a well-known method.
  • the light emitting element 10A shown in FIGS. 3 and 6 light is emitted to the outside through the first light reflecting layer 41.
  • the bump 35 may be provided in the light emitting element 10A shown in FIG. Examples of the shape of the bump 35 include a cylindrical shape, an annular shape, and a hemispherical shape.
  • the value of the thermal conductivity of the laminated structure 20 is higher than the value of the thermal conductivity of the first light reflecting layer 41.
  • the value of the thermal conductivity of the dielectric material constituting the first light reflecting layer 41 is about 10 watts / (m ⁇ K) or less.
  • the value of the thermal conductivity of the GaN-based compound semiconductor constituting the laminated structure 20 is about 50 watts / (m ⁇ K) to about 100 watts / (m ⁇ K).
  • the second light reflecting layer 42 is formed on the second surface side of the second compound semiconductor layer 22.
  • Step-100 Specifically, on the second surface 11b of the compound semiconductor substrate 11 having a thickness of about 0.4 mm, A first compound semiconductor layer 21 having a first surface 21a and a second surface 21b facing the first surface 21a, The active layer (light emitting layer) 23 facing the second surface 21b of the first compound semiconductor layer 21, and A second compound semiconductor layer 22 having a first surface 22a facing the active layer 23 and a second surface 22b facing the first surface 22a, A laminated structure 20 made of a GaN-based compound semiconductor is formed. More specifically, the first compound semiconductor layer 21, the active layer 23, and the second compound semiconductor layer 22 are sequentially formed on the second surface 11b of the compound semiconductor substrate 11 based on the well-known epitaxial growth method by the MOCVD method. By doing so, the laminated structure 20 can be obtained (see FIG. 11A).
  • an opening 34A is provided on the second surface 22b of the second compound semiconductor layer 22 based on a combination of a film forming method such as a CVD method, a sputtering method, or a vacuum vapor deposition method and a wet etching method or a dry etching method.
  • An insulating layer (current constriction layer) 34 made of SiO 2 is formed (see FIG. 11B).
  • the insulating layer 34 having the opening 34A defines a current constriction region (current injection region 61A and current non-injection region 61B). That is, the opening 34A defines the current injection region 61A.
  • an insulating material between the second electrode 32 and the second compound semiconductor layer 22 e.g., SiO X and SiN X, AlO X
  • the second compound semiconductor layer 22 may be etched by the RIE method or the like to form a mesa structure, or a part of the laminated second compound semiconductor layer 22 may be formed.
  • the current constriction region may be formed by partially oxidizing from the lateral direction, or an impurity may be ion-injected into the second compound semiconductor layer 22 to form a region having reduced conductivity, or these. May be combined as appropriate.
  • the second electrode 32 needs to be electrically connected to the portion of the second compound semiconductor layer 22 through which a current flows due to current constriction.
  • the second electrode 32 and the second light reflecting layer 42 are formed on the second compound semiconductor layer 22.
  • the second electrode 32 is mounted on the insulating layer 34 from the second surface 22b of the second compound semiconductor layer 22 exposed on the bottom surface of the opening 34A (current injection region 61A), for example, based on the lift-off method.
  • the second pad electrode 33 is formed based on a combination of a film forming method such as a sputtering method or a vacuum vapor deposition method and a patterning method such as a wet etching method or a dry etching method, if desired.
  • the second light reflecting layer is laid over the second electrode 32 and over the second pad electrode 33, based on a combination of a film forming method such as a sputtering method or a vacuum vapor deposition method and a patterning method such as a wet etching method or a dry etching method.
  • a film forming method such as a sputtering method or a vacuum vapor deposition method
  • a patterning method such as a wet etching method or a dry etching method.
  • the second light reflecting layer 42 on the second electrode 32 has a flat shape. In this way, the structure shown in FIG. 12 can be obtained.
  • the bump 35 may be arranged on the second surface side portion of the second compound semiconductor layer 22 facing the central portion 91 c of the first portion 91 of the base surface 90.
  • the bump 35 may be formed on the second pad electrode 33 (see FIGS. 3 and 4B) formed on the second electrode 32 so as to cover the second light reflecting layer 42.
  • the second light reflecting layer 42 is fixed to the support substrate 49 via the bonding layer 48 (see FIG. 13). Specifically, the second light reflecting layer 42 (or bump 35) is fixed to the support substrate 49 made of a sapphire substrate by using a bonding layer 48 made of an adhesive.
  • the first sacrificial layer 81 was formed on the first portion 91 of the base surface 90 (specifically, the first surface 21a of the first compound semiconductor layer 21) on which the first light reflecting layer 41 should be formed. After that, the surface of the first sacrificial layer is made convex. Specifically, the first resist material layer is formed on the first surface 21a of the first compound semiconductor layer 21, and the first resist material layer is left on the first portion 91. By patterning the resist material layer, the first sacrificial layer 81 shown in FIG. 14A is obtained, and then the first sacrificial layer 81 is heat-treated to obtain the structure shown in FIG. 14B.
  • the first 1 Prevents damage, deformation, etc. from occurring in the sacrificial layer 81'.
  • a second sacrificial layer 82 is formed on the second portion 92 of the base surface 90 exposed between the first sacrificial layer 81'and the first sacrificial layer 81'and on the first sacrificial layer 81'.
  • the surface of the second sacrificial layer 82 is made uneven (see FIG. 15A).
  • a second sacrificial layer 82 made of a second resist material layer having an appropriate thickness is formed on the entire surface.
  • the average film thickness of the second sacrificial layer 82 is 2 ⁇ m
  • the average film thickness of the second sacrificial layer 82 is 5 ⁇ m.
  • the materials constituting the first sacrificial layer 81 and the second sacrificial layer 82 are not limited to resist materials, but oxide materials (for example, SiO 2 , SiN, TiO 2 and the like) and semiconductor materials (for example, Si, GaN, InP) , GaAs, etc.), metal materials (for example, Ni, Au, Pt, Sn, Ga, In, Al, etc.) and the like, an appropriate material for the first compound semiconductor layer 21 may be selected.
  • the thickness of the first sacrificial layer 81 and the thickness of the second sacrificial layer 82 can be obtained.
  • the value of the radius of curvature of the base surface 90 and the shape of the unevenness of the base surface 90 (for example, diameter D 1 and height H 1 ) can be determined. The desired value and shape can be obtained.
  • the second sacrificial layer 82 and the first sacrificial layer 81' are etched back, and further inside from the base surface 90 (that is, from the first surface 21a of the first compound semiconductor layer 21 to the inside of the first compound semiconductor layer 21).
  • a convex portion 91A is formed on the first portion 91 of the base surface 90 with reference to the second surface 21b of the first compound semiconductor layer 21, and the second portion 92 of the base surface 90 is formed.
  • At least a recess (recess 92A in the first embodiment) is formed in. In this way, the structure shown in FIG. 15B can be obtained.
  • Etching back can be performed based on a dry etching method such as the RIE method, or can be performed based on a wet etching method using hydrochloric acid, nitric acid, hydrofluoric acid, phosphoric acid, a mixture thereof, or the like.
  • the first light reflecting layer 41 is formed on the first portion 91 of the base surface 90. Specifically, the first light reflecting layer 41 is formed on the entire surface of the base surface 90 based on a film forming method such as a sputtering method or a vacuum vapor deposition method (see FIG. 15C), and then the first light reflecting layer 41 is patterned. As a result, the first light reflecting layer 41 can be obtained on the first portion 91 of the base surface 90 (see FIG. 16A). After that, a first electrode 31 common to each light emitting element is formed on the second portion 92 of the base surface 90 (see FIG. 16B). From the above, the light emitting element array or the light emitting element 10A of Example 1 can be obtained. By projecting the first electrode 31 from the first light reflecting layer 41, the first light reflecting layer 41 can be protected.
  • a film forming method such as a sputtering method or a vacuum vapor deposition method (see FIG. 15C)
  • the first light reflecting layer 41 is patterned.
  • the support substrate 49 is peeled off, and the light emitting element array is separated individually. Then, it may be electrically connected to an external electrode or circuit (circuit that drives the light emitting element array).
  • the first compound semiconductor layer 21 is connected to an external circuit or the like via the first electrode 31 and the first pad electrode (not shown), and the second compound is connected via the second pad electrode 33 or the bump 35.
  • the semiconductor layer 22 may be connected to an external circuit or the like.
  • the light emitting element array of Example 1 is completed by packaging and sealing.
  • the base surface is uneven and differentiable. Therefore, when an external force is applied to the light emitting element for some reason, stress is concentrated on the rising portion of the convex portion. It is possible to reliably avoid the problem in the conventional technique such as the above, and there is no possibility that the first compound semiconductor layer or the like is damaged.
  • bumps are used to connect and join to an external circuit or the like, but at the time of joining, it is necessary to apply a large load (for example, about 50 MPa) to the light emitting element array. In the light emitting element array of the first embodiment, even if such a large load is applied, there is no possibility that the light emitting element array will be damaged. Further, since the base surface is uneven, the generation of stray light can be suppressed, and the generation of optical crosstalk between the light emitting elements can be prevented.
  • the pitch cannot exceed the footprint diameter of the first sacrificial layer. Therefore, in order to narrow the pitch of the light emitting element array, it is necessary to reduce the footprint diameter.
  • the radius of curvature R 1 at the center of the first portion of the base surface has a positive correlation with the footprint diameter. That is, as the footprint diameter becomes smaller as the pitch becomes narrower, the radius of curvature R 1 tends to become smaller as a result. For example, with respect to the footprint diameter 24 [mu] m, the radius of curvature R 1 of about 30 ⁇ m have been reported. Further, the emission angle of the light emitted from the light emitting element has a negative correlation with the footprint diameter.
  • the radiation angle which may be several degrees or more.
  • the light emitted from the light emitting element may be required to have a narrow emission angle of 2 to 3 degrees or less.
  • the first portion is formed on the base surface based on the first sacrificial layer and the second sacrificial layer, there is no distortion even when the light emitting elements are arranged at a narrow pitch.
  • a first light reflecting layer having a large radius of curvature R 1 can be obtained. Therefore, the emission angle of the light emitted from the light emitting element can be as narrow as 2 to 3 degrees or less, or as narrow as possible, and the light emitting element having a narrow FFP has high orientation. It is possible to provide a light emitting element and a light emitting element having high beam quality. Further, since a wide light emitting region can be obtained, the light output of the light emitting element can be increased and the luminous efficiency can be improved, and the light output of the light emitting element can be increased and the efficiency can be improved.
  • the height (thickness) of the first portion can be lowered (thin), when connecting / joining with an external circuit or the like using a bump in the light emitting element array, a cavity (void) is formed in the bump. It is less likely to occur, thermal conductivity can be improved, and mounting becomes easy.
  • the first light reflecting layer since the first light reflecting layer also functions as a concave mirror, it is diffracted and spread from the active layer as a starting point, and the light incident on the first light reflecting layer is directed toward the active layer. It can be reliably reflected and focused on the active layer. Therefore, it is possible to avoid an increase in diffraction loss, to reliably perform laser oscillation, and to avoid the problem of thermal saturation due to having a long resonator. Moreover, since the resonator length can be lengthened, the tolerance of the manufacturing process of the light emitting element is increased, and as a result, the yield can be improved.
  • the "diffraction loss” generally refers to a phenomenon in which the laser light reciprocating in the resonator gradually dissipates to the outside of the resonator because the light tends to spread due to the diffraction effect.
  • stray light can be suppressed, and optical crosstalk between light emitting elements can be suppressed.
  • the light emitted by a certain light emitting element flies to the adjacent light emitting element and is absorbed by the active layer of the adjacent light emitting element, or is coupled to the resonance mode, the light emitting operation of the adjacent light emitting element is affected. It gives and causes noise.
  • Such a phenomenon is called optical crosstalk.
  • the top of the protruding portion is, for example, a spherical surface, the effect of lateral light confinement is surely exhibited.
  • a GaN substrate is used in the manufacturing process of the light emitting device, but a GaN-based compound semiconductor is not formed based on a method such as the ELO method for epitaxial growth in the lateral direction. Therefore, as the GaN substrate, not only a polar GaN substrate but also a semi-polar GaN substrate and a non-polar GaN substrate can be used. When a polar GaN substrate is used, the luminous efficiency tends to decrease due to the effect of the piezo electric field in the active layer, but when a non-polar GaN substrate or a semi-polar GaN substrate is used, such a problem can be solved or alleviated. It is possible to do.
  • Example 2 is a modification of Example 1, and relates to a light emitting device having a 1-B configuration.
  • FIG. 17 shows a schematic partial end view of the light emitting element 10B of the second embodiment
  • FIG. 18 shows a schematic partial end view of the light emitting element array of the second embodiment.
  • FIG. 19 and FIG. 21 show schematic plan views of the arrangement of the first portion and the second portion of the base surface in the light emitting element array of the second embodiment, and the first light in the light emitting element array of the second embodiment is shown.
  • a schematic plan view of the arrangement of the reflective layer and the first electrode is shown in FIGS. 20 and 22.
  • schematic partial end views of the first compound semiconductor layer and the like for explaining the method for manufacturing the light emitting device array of the second embodiment are shown in FIGS. 23A, 23B, 24A, 24B, 25A and 25B. Shown in.
  • the second portion 92 of the base surface 90 occupying the peripheral region 99 with reference to the second surface 21b of the first compound semiconductor layer 21 toward the central portion of the peripheral region 99. It has a downwardly convex shape and an upwardly convex shape extending from the downwardly convex shape.
  • L 1 the distance to the center 91 c of the first portion 91 of the base surface 90 from the second surface 21b of the first compound semiconductor layer 21, base surface from the second surface 21b of the first compound semiconductor layer 21 90
  • L 2 > L 1 To be satisfied.
  • the radius of curvature of the central portion 91 c of the first portion 91 of the base surface 90 (that is, the radius of curvature of the first light reflecting layer 41) is R 1
  • the central portion 92 c of the second portion 92 of the base surface 90 is R 1
  • the value of L 2 / L 1 is not limited, but 1 ⁇ L 2 / L 1 ⁇ 100
  • the center 91 c of the first portion 91 of the base surface 90 is located on the vertices of a square grid, a second portion of the case, base surface 90
  • the central portion 92 c of 92 (shown as a circle in FIG. 19) is located on the apex of the square grid.
  • the central portion 91 c of the first portion 91 of the base surface 90 is located on the vertices of an equilateral triangle lattice (see FIG. 21), the center of this case, the second portion 92 of the base surface 90 92 c (indicated by a circle in FIG. 21) is located on the apex of the equilateral triangle grid.
  • the second portion 92 of the base surface 90 that occupies the peripheral region 99 has a shape that is convex downward toward the central portion of the peripheral region 99, and this region is referred to as a reference number in FIGS. 19 and 21. It is shown by 92 b .
  • the shape of [from the peripheral portion to the central portion of the first portion 91 / the second portion 92] is (A) [Convex upward shape / Convex downward shape continues to convex upward] (B) [Convex upwards / convex upwards, convex downwards, convex upwards] (C) [Convex shape upwards / convex downwards, then convex upwards]
  • the light emitting element 10B of the second embodiment specifically corresponds to the case (A).
  • the bump 35 is arranged on the second surface side portion of the second compound semiconductor layer 22 facing the convex-shaped portion of the second portion 92 of the base surface 90. ..
  • the second electrode 32 is common to the light emitting elements 10B constituting the light emitting element array, or is individually formed as shown in FIG. 18, and is external via the bump 35. It is connected to the circuit of.
  • the first electrode 31 is common to the light emitting elements 10B constituting the light emitting element array, and is connected to an external circuit or the like via the first pad electrode (not shown).
  • the bump 35 is formed on the second surface side portion of the second compound semiconductor layer 22 facing the convex-shaped portion 92 c in the second portion 92 of the base surface 90. In the light emitting element 10B shown in FIGS.
  • light may be emitted to the outside through the first light reflecting layer 41, or light may be emitted to the outside through the second light reflecting layer 42. It may be emitted to.
  • the shape of the bump 35 include a cylindrical shape, an annular shape, and a hemispherical shape.
  • the radius of curvature R 2 of the central portion 92 c of the second portion 92 of the base surface 90 is 1 ⁇ 10 -6 m or more, preferably 3 ⁇ 10 -6 m or more, more preferably 5 ⁇ 10 -6 m or more.
  • the parameters of the light emitting element 10B are as shown in Table 4 below. Further, the specifications of the light emitting element 10B of the second embodiment shown in FIGS. 19 and 20 and 21 and 22 are shown in Tables 5 and 6 below.
  • the height H 1 of the first portion 91 is the distance L 1 from the second surface 21 b of the first compound semiconductor layer 21 to the central portion 91 c of the first portion 91 of the base surface 90.
  • FIGS. 23A, 23B, 24A, 24B, 25A, and 25B A schematic partial end view of the first compound semiconductor layer or the like for explaining the method for manufacturing the light emitting device array of the second embodiment is shown in FIGS. 23A, 23B, 24A, 24B, 25A, and 25B.
  • the method for manufacturing the light emitting element array of Example 2 can be substantially the same as the method for manufacturing the light emitting device array of Example 1, detailed description thereof will be omitted.
  • reference numeral 83 in FIG. 23A, FIG. 23B, reference numeral 83 in FIG. 24A ' shows a portion of the first sacrificial layer for forming the central portion 92 c of the second portion 92. As the size (diameter) of the first sacrificial layer decreases, the height of the first sacrificial layer after the heat treatment increases.
  • a large load for example, about 50 MPa
  • the bump 35 and the convex-shaped portion 92 c in the second portion 92 of the base surface 90 are vertically aligned. Since they are arranged on the line, it is possible to surely prevent damage to the light emitting element array.
  • Example 3 is also a modification of Example 1 or Example 2, and relates to a light emitting device having a 1-C configuration.
  • a schematic partial end plan of the light emitting element array of the third embodiment is shown in FIGS. 26 and 27, and the arrangement of the first portion and the second portion of the base surface in the light emitting element array of the third embodiment is schematically shown.
  • a plan view is shown in FIG. 28.
  • the second electrode 32 is individually formed in each light emitting element, and in the example shown in FIG. 27, the second electrode 32 is commonly formed in each light emitting element. Further, in FIGS. 26 and 27, the illustration of the first electrode is omitted.
  • the second portion 92 of the base surface 90 occupying the peripheral region 99 with reference to the second surface 21b of the first compound semiconductor layer 21 is the first portion 91 of the base surface 90. It has an annular convex shape 93 that surrounds it, and a downwardly convex shape 94A that extends from the annular convex shape 93 toward the first portion 91 of the base surface 90.
  • the region surrounded by the annular convex shape 93 is indicated by reference numeral 94B.
  • L 1 the distance to the center 91 c of the first portion 91 of the base surface 90 from the second surface 21b of the first compound semiconductor layer 21, the first compound semiconductor layer 21 second
  • L 2 ' the distance from the second surface 21b to the top of the annular convex shape 93 of the second portion 92 of the base surface 90
  • R 1 the radius of curvature of the central portion 91 c of the first portion 91 of the base surface 90
  • R 1 the annular convex of the second portion 92 of the base surface 90.
  • the shape of [from the peripheral portion to the central portion of the first portion 91 / the second portion 92] is (A) [Convex upwards / convex downwards, convex upwards, convex downwards] (B) [Convex upwards / convex downwards to convex upwards, convex downwards, and continues to line segments] (C) [Convex upwards / convex upwards to convex downwards, convex upwards, convex downwards] (D) [Convex upward / Convex upward to convex downward, convex upward, convex downward, line segment] (E) [Convex upward shape / convex downward shape, convex upward shape, convex downward shape, and so on] (F) [Convex upward shape / convex downward shape, convex upward shape, convex downward shape, and so on to the line segment]
  • bumps 35 are formed on the second surface side portion of the second compound semiconductor layer 22 facing the portion of the annular convex shape 93 in the second portion 92 of the base surface 90.
  • the shape of the bump 35 is preferably an annular shape facing the annular convex shape 93. Cylindrical, annular, and hemispherical shapes can be exemplified.
  • the bump 35 is formed on the second surface side portion of the second compound semiconductor layer 22 facing the convex-shaped portion 92 c in the second portion 92 of the base surface 90.
  • the second electrode 32 is individually formed in the light emitting element 10C constituting the light emitting element array, and is connected to an external circuit or the like via the bump 35.
  • the first electrode 31 is common to the light emitting elements 10C constituting the light emitting element array, and is connected to an external circuit or the like via the first pad electrode (not shown).
  • the second electrode 32 is common in the light emitting element 10C constituting the light emitting element array, and is connected to an external circuit or the like via the bump 35.
  • the first electrode 31 is common to the light emitting elements 10C constituting the light emitting element array, and is connected to an external circuit or the like via the first pad electrode (not shown).
  • light may be emitted to the outside through the first light reflecting layer 41, or light may be emitted to the outside through the second light reflecting layer 42. You may.
  • the parameters of the light emitting element 10C are as shown in Table 7 below.
  • the specifications of the light emitting element 10C of Example 3 shown in FIG. 28 are shown in Table 8 below.
  • the height H 1 of the first portion 91 is the distance L 1 from the second surface 21 b of the first compound semiconductor layer 21 to the central portion 91 c of the first portion 91 of the base surface 90.
  • H 1 L 1- L 2
  • H 2 L 2- L 2
  • D 2 indicates the diameter of the annular convex shape 93.
  • Example 3 Since the method for manufacturing the light emitting element array of Example 3 can be substantially the same as the method for manufacturing the light emitting element array of Example 1 or Example 2, detailed description thereof will be omitted.
  • Example 4 is a modification of Example 1.
  • 29A and 29B show a schematic plan view of the arrangement of the first portion and the second portion of the base surface in the light emitting device array of the fourth embodiment.
  • the light emitting element array for example, the light emitting elements of Example 1 are arranged in a row.
  • the schematic partial end view along the arrows AA of FIG. 29A is the same as that shown in FIG.
  • the light emitting element array for example, light emitting elements having a planar shape longer than that of the light emitting element of the first embodiment are arranged in a row.
  • the schematic partial end view along the arrows AA of FIG. 29B is the same as that shown in FIG.
  • the parameters of the light emitting element are as shown in Table 9 below, and the specifications of the light emitting element are shown in Table 10 below.
  • the parameters of the light emitting element are as shown in Table 11 below, and the specifications of the light emitting element are shown in Table 12 below.
  • the shape of the base surface shown in FIG. 29B is a part of a cylindrical shape or a part of a semi-cylindrical shape.
  • Example 5 is a modification of Examples 1 to 4, and relates to a light emitting element having a third configuration.
  • the compound semiconductor substrate 11 is arranged between the first surface 21a of the first compound semiconductor layer 21 and the first light reflecting layer 41. (Remaining), the base surface 90 is composed of the surface (first surface 11a) of the compound semiconductor substrate 11.
  • the compound semiconductor substrate 11 is thinned and mirror-finished in the same process as in [Step-140] of Example 1.
  • the value of the surface roughness Ra of the first surface 11a of the compound semiconductor substrate 11 is preferably 10 nm or less.
  • the surface roughness Ra is specified in JIS B-610: 2001, and specifically, it can be measured based on observation based on AFM or cross-sectional TEM.
  • the first sacrificial layer 81 in [Step-150] of Example 1 is formed on the exposed surface (first surface 11a) of the compound semiconductor substrate 11, and hereinafter, [Step-150] and subsequent steps of Example 1 are formed.
  • the compound semiconductor substrate 11 is provided with a base surface 90 composed of a first portion 91 and a second portion, and a light emitting element or a light emitting device is provided.
  • the element array may be completed.
  • Example 5 can be the same as the configuration and structure of the light emitting element of Examples 1 to 4, so detailed description thereof will be omitted.
  • the sixth embodiment is also a modification of the first to fourth embodiments, and relates to a light emitting device having a fourth configuration.
  • a base material 95 is arranged between the first surface 21a of the first compound semiconductor layer 21 and the first light reflecting layer 41.
  • the base surface 90 is composed of the surface of the base material 95.
  • the material constituting the base material 95 include transparent dielectric materials such as TiO 2 , Ta 2 O 5 , and SiO 2 , silicone-based resins, and epoxy-based resins.
  • the compound semiconductor substrate 11 was removed in the same step as in [Step-140] of Example 1, and the compound semiconductor substrate 11 was placed on the first surface 21a of the first compound semiconductor layer 21.
  • a base material 95 having a base surface 90 is formed. Specifically, for example, a dio 2 layer or a Ta 2 O 5 layer is formed on the first surface 21a of the first compound semiconductor layer 21, and then a TiO 2 layer or a TiO 2 layer or a first portion 91 to be formed.
  • a patterned resist layer is formed on the Ta 2 O 5 layer, and the resist layer is heated to reflow the resist layer to obtain a resist pattern.
  • the resist pattern is given the same shape (or similar shape) as the shape of the first portion.
  • the first portion 91 and the second portion 92 are provided on the first surface 21a of the first compound semiconductor layer 21.
  • the base material 95 can be obtained.
  • the first light reflecting layer 41 may be formed on the desired region of the base material 95 based on a well-known method.
  • the compound semiconductor substrate 11 is thinned and mirror-finished in the same step as in [Step-140] of Example 1, and then the compound semiconductor substrate 11 is formed.
  • a base material 95 having a base surface 90 is formed on the exposed surface (first surface 11a) of the above.
  • the compound onto the exposed surface of the semiconductor substrate 11 (first surface 11a) for example, to form a TiO 2 layer or Ta 2 O 5 layer, then, TiO 2 to form the first portion 91
  • a patterned resist layer is formed on the layer or the Ta 2 O 5 layer, and the resist layer is heated to reflow the resist layer to obtain a resist pattern.
  • the resist pattern is given the same shape (or similar shape) as the shape of the first portion. Then, by etching back the resist pattern and the TiO 2 layer or the Ta 2 O 5 layer, the first portion 91 and the second portion 92 are formed on the exposed surface (first surface 11a) of the compound semiconductor substrate 11.
  • the provided base material 95 can be obtained.
  • the first light reflecting layer 41 may be formed on the desired region of the base material 95 based on a well-known method.
  • Example 6 can be the same as the configuration and structure of the light emitting element of Examples 1 to 4, and detailed description thereof will be omitted.
  • Example 7 is a modification of Example 6.
  • the schematic partial end view of the light emitting element of Example 7 is substantially the same as that of FIG. 32, and the configuration and structure of the light emitting element of Example 7 are substantially the same as those of FIG. 32. Since the configuration and structure of the above can be the same, detailed description thereof will be omitted.
  • the unevenness 96 for forming the base surface 90 is formed on the second surface 11b of the light emitting element manufacturing substrate 11 (see FIG. 33). Then, after forming the first light reflecting layer 41 made of a multilayer film on the second surface 11b of the light emitting element manufacturing substrate 11 (see FIG. 33B), it is flat on the first light reflecting layer 41 and the second surface 11b. The conversion film 97 is formed, and the flattening film 97 is subjected to a flattening treatment (see FIG. 33C).
  • the laminated structure 20 is formed on the flattening film 97 of the light emitting device manufacturing substrate 11 including the first light reflecting layer 41 based on the lateral growth by using a method such as the ELO method for epitaxial growth in the lateral direction. Form.
  • [Step-110] and [Step-120] of Example 1 are executed.
  • the light emitting element manufacturing substrate 11 is removed, and the first electrode 31 is formed on the exposed flattening film 97.
  • the first electrode 31 is formed on the first surface 11a of the light emitting element manufacturing substrate 11 without removing the light emitting element manufacturing substrate 11.
  • the light emitting element in the light emitting element array of Example 8 having the same configuration and structure as those shown in FIGS. 7 and 8 and FIGS. 9 and 10 (provided that the laminated structure 20 is composed of a GaAs-based compound semiconductor).
  • the parameters are shown in Table 16 below, and the specifications of the light emitting element are shown in Tables 17 and 18 below.
  • the parameters of the light emitting device in the light emitting element array of Example 8 having the same configurations and structures as those shown in FIGS. 19 and 20 and FIGS. 21 and 22 (provided that the laminated structure 20 is composed of an InP-based compound semiconductor) are Table 19 below shows the specifications of the light emitting element, and Tables 20 and 21 below show the specifications.
  • the parameters of the light emitting element in the light emitting element array of Example 8 having the same configurations and structures as those shown in FIGS. 19 and 20 and FIGS. 21 and 22 (provided that the laminated structure 20 is composed of a GaAs-based compound semiconductor) are Table 22 below shows the specifications of the light emitting element, and Tables 23 and 24 below show the specifications.
  • Table 25 below shows the parameters of the light emitting device in the light emitting device array of Example 8 having the same structure and structure as shown in FIG. 28 (however, the laminated structure 20 is composed of an InP-based compound semiconductor).
  • the specifications of the light emitting element are shown in Table 26 below.
  • the parameters of the light emitting device in the light emitting device array of Example 8 having the same configuration and structure as those shown in FIGS. 29A and 29B (provided that the laminated structure 20 is composed of an InP-based compound semiconductor) are shown in Tables 29 and 29 below. 31 is shown, and the specifications of the light emitting element are shown in Tables 30 and 32 below.
  • the parameters of the light emitting device in the light emitting device array of Example 8 having the same configuration and structure as those shown in FIGS. 29A and 29B (provided that the laminated structure 20 is composed of a GaAs-based compound semiconductor) are shown in Tables 33 and Table below. It is as shown in 35, and the specifications of the light emitting element are shown in Tables 34 and 36 below.
  • Example 9 is a method for manufacturing a light emitting element array according to the second aspect of the present disclosure.
  • Step-910 Next, after forming the first sacrificial layer 81 on the first surface 21a of the first compound semiconductor layer 21, the surface of the first sacrificial layer 81 is made convex (see FIGS. 14A and 14B), and then the first sacrificial layer 81 is formed. By etching back the sacrificial layer 81'and further etching back the first compound semiconductor layer 21 from the first surface 21a toward the inside, the convex portion is based on the second surface 21b of the first compound semiconductor layer 21. Form 91'. In this way, the structure shown in FIG. 34A can be obtained.
  • the resonators have the same radius of curvature. It can be extended to a Fabry-Perot type cavity sandwiched between two concave mirrors (see schematic view of FIG. 62). At this time, the resonator length of the virtual Fabry-Perot type cavity is twice the resonator length L OR .
  • the graphs showing the relationship between the value of ⁇ 0, the value of the resonator length L OR , and the value of the radius of curvature R 1 of the first light reflecting layer are shown in FIGS. 63 and 64.
  • a value of ⁇ 0 of "positive” indicates that the laser beam is schematically in the state of FIG. 65A
  • a value of ⁇ 0 of "negative” indicates that the laser beam is schematically in the state of FIG. It shows that it is in the state of FIG. 65B.
  • the state of the laser beam may be the state shown in FIG. 65A or the state shown in FIG. 65B.
  • the virtual Fabry-Perot type resonator having two concave mirror portions when the radius of curvature R 1 becomes smaller than the resonator length L OR , the state shown in FIG. 65B occurs, the confinement becomes excessive, and diffraction loss occurs.
  • the radius of curvature R 1 is larger than the cavity length L OR , which is the state shown in FIG. 65A.
  • the active layer is arranged close to a flat light reflecting layer, specifically, a second light reflecting layer among the two light reflecting layers, the light field is more focused in the active layer. That is, it strengthens the light field confinement in the active layer and facilitates laser oscillation.
  • the position of the active layer i.e., as the distance from the surface of the second light reflecting layer facing the second compound semiconductor layer to the active layer, but not limited to, can be exemplified lambda 0/2 to 10 [lambda] 0 ..
  • the light emitting element of the fifth configuration is A mode loss action site, which is provided on the second surface of the second compound semiconductor layer and constitutes a mode loss action region that acts on an increase or decrease in oscillation mode loss.
  • the second electrode formed from the second surface of the second compound semiconductor layer over the mode loss action site, and First electrode, which is electrically connected to the first compound semiconductor layer, Is further equipped with
  • the second light reflecting layer is formed on the second electrode and
  • the laminated structure is formed with a current injection region, a current non-injection / inner region surrounding the current injection region, and a current non-injection / outer region surrounding the current non-injection / inner region.
  • the normal projection image in the mode loss action region and the normal projection image in the current non-injection / outer region can be configured to overlap.
  • the configuration can satisfy 0 ⁇ r 1 ⁇ 10 ⁇ ⁇ 0 .
  • r 1 ⁇ 1 ⁇ 10 -4 m preferably, can be exemplified r 1 ⁇ 5 ⁇ 10 -5 m .
  • the height of the base surface (thickness and height of the first portion of the base surface) h 1 h 1 ⁇ 5 ⁇ 10 -5 m can be exemplified.
  • the light emitting device having the fifth configuration including such a preferable configuration can be configured to satisfy DCI ⁇ ⁇ 0 .
  • the light emitting element and the like of the present disclosure including the above-mentioned preferable form and configuration
  • a mode loss action site which is provided on the second surface of the second compound semiconductor layer and constitutes a mode loss action region that acts on an increase or decrease in oscillation mode loss.
  • the second electrode formed from the second surface of the second compound semiconductor layer over the mode loss action site, and First electrode, which is electrically connected to the first compound semiconductor layer, Is further equipped with
  • the second light reflecting layer is formed on the second electrode and
  • the laminated structure is formed with a current injection region, a current non-injection / inner region surrounding the current injection region, and a current non-injection / outer region surrounding the current non-injection / inner region.
  • the normal projection image in the mode loss action region and the normal projection image in the current non-injection / outer region can be configured to overlap.
  • a light emitting element having such a configuration is referred to as a "sixth light emitting element" for convenience.
  • the light emitting device and the like of the present disclosure including the above-mentioned preferable form and configuration may be used.
  • the first light reflecting layer is formed from the first surface of the first compound semiconductor layer over the mode loss acting site.
  • the laminated structure is formed with a current injection region, a current non-injection / inner region surrounding the current injection region, and a current non-injection / outer region surrounding the current non-injection / inner region.
  • the normal projection image in the mode loss action region and the normal projection image in the current non-injection / outer region can be configured to overlap.
  • a light emitting element having such a configuration is referred to as a "seventh light emitting element" for convenience.
  • the provisions of the light emitting element having the seventh configuration can be applied to the light emitting element having the fifth configuration.
  • a current non-injection region (general term for current non-injection / inner region and current non-injection / outer region) is formed in the laminated structure, but the current is not injected.
  • the injection region may be formed in the region on the second electrode side of the second compound semiconductor layer in the thickness direction, may be formed in the entire second compound semiconductor layer, or may be formed in the entire second compound semiconductor layer. It may be formed in the two-compound semiconductor layer and the active layer, or may be formed over a part of the first compound semiconductor layer from the second compound semiconductor layer.
  • the normal projection image of the mode loss action region and the normal projection image of the current non-injection / outer region overlap, but in the region sufficiently distant from the current injection region, the normal projection image and the current non-injection / outside of the mode loss action region It does not have to overlap with the orthophoto image of the area.
  • the current non-injection / outer region can be configured to be located below the mode loss acting region.
  • the current non-implanted / inner region and the current non-implanted / outer region are formed by ion implantation into the laminated structure.
  • the light emitting elements having such a configuration are referred to as "light emitting elements having the sixth-A configuration" and "light emitting elements having the seventh-A configuration".
  • the ion species is at least one ion (ie, one ion or) selected from the group consisting of boron, proton, phosphorus, arsenic, carbon, nitrogen, fluorine, oxygen, germanium, zinc and silicon. It can be configured to be two or more types of ions).
  • the current non-injection / inner region and the current non-injection / outer region are formed on the second surface of the second compound semiconductor layer.
  • the configuration may be formed by plasma irradiation, an ashing treatment on the second surface of the second compound semiconductor layer, or a reactive ion etching treatment on the second surface of the second compound semiconductor layer.
  • the light emitting elements having such a configuration are referred to as "light emitting elements having the 6th-B configuration" and "light emitting elements having the 7th-B configuration".
  • the current non-injection / inner region and the current non-injection / outer region are exposed to plasma particles, so that the conductivity of the second compound semiconductor layer deteriorates, and the current non-injection / inner region and current The non-injection / outer region becomes a high resistance state. That is, the current non-injection / inner region and the current non-injection / outer region can be formed by exposure of the second surface of the second compound semiconductor layer to the plasma particles.
  • the plasma particles include argon, oxygen, nitrogen and the like.
  • the second light reflecting layer transfers the light from the first light reflecting layer to the first light reflecting layer and the second light.
  • the configuration may have a region that reflects or scatters toward the outside of the resonator structure composed of the reflective layer.
  • the light emitting elements having such a configuration are referred to as "light emitting elements having the 6th-C configuration" and "light emitting elements having the 7th-C configuration”.
  • the region of the second light reflecting layer located above the side wall of the mode loss acting site has a forward taper-like inclination, or is also the first.
  • the first light reflecting layer transfers the light from the second light reflecting layer to the first light reflecting layer and the second light.
  • the configuration may have a region that reflects or scatters toward the outside of the resonator structure composed of the reflective layer.
  • a forward-tapered slope may be formed in a part of the region of the first light-reflecting layer, or a convex curved portion may be formed toward the second light-reflecting layer, or also.
  • the region of the first light reflecting layer located above the side wall of the mode loss acting site has a forward taper slope, or also has a second light reflecting layer. It may be configured to have a region curved in a convex shape toward. Further, by scattering light at the boundary (side wall edge portion) between the top surface of the mode loss action site and the side wall of the opening provided in the mode loss action site, the first light reflection layer and the second light reflection layer cause the light to scatter. It is also possible to have a configuration in which light is scattered toward the outside of the configured resonator structure.
  • the 6-A configuration light emitting element, the 6-B configuration light emitting element, or the 6-C configuration light emitting element described above from the active layer in the current injection region to the second surface of the second compound semiconductor layer.
  • the optical distance is OL 2
  • the optical distance from the active layer in the mode loss action region to the top surface of the mode loss action site is OL 0
  • OL 0 > OL 2 Can be configured to satisfy.
  • the light emitting element having the 7-A configuration, the light emitting element having the 7-B configuration, or the light emitting element having the 7-C configuration described above the first surface from the active layer to the first compound semiconductor layer in the current injection region.
  • OL 0 ' When the optical distance to is OL 1 ', and the optical distance from the active layer in the mode loss action region to the top surface of the mode loss action site is OL 0 ', OL 0 '> OL 1 ' Can be configured to satisfy. Further, a light emitting element having a sixth-A configuration, a light emitting element having a seventh-A configuration, a light emitting element having a sixth-B configuration, a light emitting element having a seventh-B configuration, and the like, which include these configurations, are described above.
  • the light having the higher-order mode generated in the light-emitting element having the 6-C configuration or the light-emitting element having the 7-C configuration is resonated by the first light reflecting layer and the second light reflecting layer due to the mode loss action region.
  • the configuration can be such that the oscillation mode loss is increased by being dissipated toward the outside of the vessel structure. That is, the resulting light field intensities of the basic mode and the higher-order mode decrease as the distance from the Z axis increases in the normal projection image of the mode loss acting region due to the presence of the mode loss acting region acting on the increase / decrease of the oscillation mode loss.
  • the mode loss of the higher-order mode is larger than the decrease of the light field intensity of the mode, the basic mode can be further stabilized, and the mode loss can be suppressed as compared with the case where the current non-injection / inner region does not exist. Therefore, the threshold current can be reduced.
  • the axis passing through the center of the resonator formed by the two light reflecting layers is referred to as the Z axis, and the virtual plane orthogonal to the Z axis is referred to as the XY plane.
  • the mode loss acting site may be composed of a dielectric material, a metal material, or an alloy material.
  • the dielectric material SiO X , SiN X , AlN X , AlO X , TaO X , ZrO X can be exemplified, and as the metal material or alloy material, titanium, gold, platinum or an alloy thereof can be exemplified. However, it is not limited to these materials.
  • Mode loss can be controlled by disturbing the phase without directly absorbing light.
  • the mode loss action site is made of a dielectric material
  • the optical thickness t 0 of the mode loss action site is a value deviating from an integral multiple of 1/4 of the wavelength ⁇ 0 of the light generated in the light emitting element. be able to. That is, it is possible to destroy the standing wave by disturbing the phase of the light that circulates in the resonator and forms the standing wave at the mode loss acting site, and to give a corresponding mode loss.
  • the mode loss action site is made of a dielectric material
  • the optical thickness t 0 of the mode loss action site (refractive index is n 0 ) is an integer of 1/4 of the wavelength ⁇ 0 of the light generated in the light emitting element. It can be configured to be double. That is, the optical thickness t 0 of the mode loss acting portion can be configured to have a thickness that does not disturb the phase of the light generated in the light emitting element and does not destroy the standing wave. However, it does not have to be exactly an integral multiple of 1/4.
  • the mode loss action site by forming the mode loss action site to be made of a dielectric material, a metal material, or an alloy material, the light passing through the mode loss action site can be disturbed or absorbed in phase by the mode loss action site.
  • the oscillation mode loss can be controlled with a higher degree of freedom, and the design freedom of the light emitting element can be further increased.
  • a convex portion is formed on the second surface side of the second compound semiconductor layer.
  • the mode loss action site can be configured to be formed on the region of the second surface of the second compound semiconductor layer surrounding the convex portion.
  • a light emitting element having such a configuration is referred to as a "light emitting element having a sixth-D configuration" for convenience.
  • the convex portion occupies the current injection region and the current non-injection / inner region. In this case, the optical distance from the active layer in the current injection region to the second surface of the second compound semiconductor layer is OL 2 , and the optical distance from the active layer in the mode loss action region to the top surface of the mode loss action site is OL 2.
  • the generated light having a higher-order mode is confined in the current injection region and the current non-injection / inner region by the mode loss action region, and thus oscillates.
  • the mode loss can be reduced. That is, the resulting light field intensities of the basic mode and the higher-order mode increase in the normal projection image of the current injection region and the current non-injection / inner region due to the presence of the mode loss action region acting on the increase / decrease of the oscillation mode loss.
  • the mode loss action site may be composed of a dielectric material, a metal material or an alloy material.
  • the dielectric material, the metal material, or the alloy material the above-mentioned various materials can be mentioned.
  • a convex portion is formed on the first surface side of the first compound semiconductor layer.
  • the mode loss action site is formed on the region of the first surface of the first compound semiconductor layer surrounding the convex portion, or the mode loss action site is composed of a region of the first compound semiconductor layer surrounding the convex portion.
  • a light emitting element having such a configuration is referred to as a “7th-D light emitting element”.
  • the convex portion coincides with the normal projection image of the current injection region and the current non-injection / inner region.
  • the optical distance from the active layer in the current injection region to the first surface of the first compound semiconductor layer is OL 1 ', and the optical distance from the active layer in the mode loss action region to the top surface of the mode loss action site is set.
  • the modulo-loss acting site can be configured to consist of a dielectric material, a metal material or an alloy material.
  • the dielectric material, the metal material, or the alloy material the above-mentioned various materials can be mentioned.
  • the laminated structure including the second electrode has at least two light absorbing material layers parallel to the virtual plane occupied by the active layer. Can be formed.
  • a light emitting element having such a configuration is referred to as an "eighth light emitting element" for convenience.
  • the light emitting device having the eighth configuration it is preferable that at least four light absorbing material layers are formed.
  • the oscillation wavelength (the wavelength of the light mainly emitted from the light emitting element, which is the desired oscillation wavelength) is ⁇ 0
  • the two light absorption material layers The equivalent refractive index of the entire laminated structure located between the light absorbing material layer and the light absorbing material layer is n eq
  • the distance between the light absorbing material layer and the light absorbing material layer is L Abs .
  • n i n eq ⁇ (t i ⁇ n i) / ⁇ (t i) It is represented by.
  • n eq may be calculated based on the known refractive index of each constituent material and the thickness obtained by the observation by observing the constituent materials by observing the cross section of the light emitting element with an electron microscope or the like.
  • m 1, the distance between adjacent light-absorbing material layers is such that in all the plurality of light-absorbing material layers.
  • the distance between adjacent light absorbing material layers is 0.9 ⁇ ⁇ 0 / (2 ⁇ n eq ) ⁇ ⁇ L Abs ⁇ 1.1 ⁇ ⁇ 0 / (2 ⁇ n eq ) ⁇ To be satisfied.
  • the distance between adjacent light-absorbing material layers is 0.9 ⁇ ⁇ 0 / (2 ⁇ n eq ) ⁇ ⁇ L Abs ⁇ 1.1 ⁇ ⁇ 0 / (2 ⁇ n eq ) ⁇
  • the distance between adjacent light-absorbing material layers is 0.9 ⁇ ⁇ (m' ⁇ ⁇ 0 ) / (2 ⁇ n eq ) ⁇ ⁇ L Abs ⁇ 1.1 ⁇ ⁇ (m' ⁇ ⁇ 0 ) / (2 ⁇ n eq ) ⁇
  • m' is an arbitrary integer of 2 or more.
  • the distance between the adjacent light absorbing material layers is the distance between the centers of gravity of the adjacent light absorbing material layers. That is, in reality, it is the distance between the centers of each light absorbing material layer when cut in a virtual plane along the thickness direction of the active layer.
  • the thickness of the light absorbing material layer is preferably ⁇ 0 / (4 ⁇ n eq ) or less. 1 nm can be exemplified as the lower limit of the thickness of the light absorption material layer.
  • the light absorbing material layer is located at the minimum amplitude portion generated in the standing wave of light formed inside the laminated structure. Can be.
  • the active layer can be located at the maximum amplitude portion generated in the standing wave of light formed inside the laminated structure. ..
  • the light absorption material layer has a configuration having a light absorption coefficient of twice or more the light absorption coefficient of the compound semiconductor constituting the laminated structure. be able to.
  • the light absorption coefficient of the light absorption material layer and the light absorption coefficient of the compound semiconductors constituting the laminated structure are observed for each constituent material by observing the constituent materials from an electron microscope observation of the cross section of the light emitting element. It can be obtained by inferring from the known evaluation results.
  • the light absorbing material layer is a compound semiconductor material having a narrower bandgap than the compound semiconductor constituting the laminated structure, or a compound semiconductor material doped with impurities. It can be configured to be composed of at least one material selected from the group consisting of a transparent conductive material and a light reflecting layer constituent material having light absorption characteristics.
  • a compound semiconductor material having a narrower bandgap than the compound semiconductor constituting the laminated structure for example, when the compound semiconductor constituting the laminated structure is GaN, InGaN can be mentioned and impurities are doped.
  • Examples of the compound semiconductor material include Si-doped n-GaN and B-doped n-GaN, and examples of the transparent conductive material include a transparent conductive material constituting an electrode described later.
  • a light reflection layer-forming material having a light absorption property it may be mentioned the material constituting the later-described light-reflecting layer (e.g., SiO X, SiN X, TaO X , etc.). All of the light absorbing material layers may be composed of one of these materials. Alternatively, each of the light absorbing material layers may be composed of various materials selected from these materials, but one light absorbing material layer may be composed of one kind of material. , Preferable from the viewpoint of simplifying the formation of the light absorbing material layer.
  • the light absorbing material layer may be formed in the first compound semiconductor layer, in the second compound semiconductor layer, or in the first light reflecting layer. , It may be formed in the second light reflection layer, or it may be any combination thereof. Alternatively, the light absorbing material layer can also be used as an electrode made of a transparent conductive material described later.
  • the tenth embodiment relates to a method for manufacturing a light emitting element according to a second aspect of the present disclosure, a light emitting element array according to the second aspect of the present disclosure, and a light emitting element array according to the third aspect of the present disclosure.
  • the present invention relates to light emitting elements having the first configuration and the second configuration.
  • the light emitting element of Example 10 the light emitting element constituting the light emitting element array of Example 10, and the light emitting element obtained by the method for manufacturing the light emitting element array of Example 10 (hereinafter, these light emitting elements are collectively referred to as "light emitting”.
  • a schematic partial end view of the (referred to as element 10F) when cut in the above-mentioned virtual ⁇ plane is shown in FIGS. 35, 36 and 37, and the above-mentioned virtual of the light emitting element array of the tenth embodiment is shown.
  • Schematic partial end views when cut in the ⁇ plane are shown in FIGS. 38, 39 and 40.
  • FIGS. 35, 36 and 37 is substantially the same as the configuration of the light emitting element of the first embodiment shown in FIGS. 1, 2 and 3.
  • the configuration of the light emitting element array shown in FIGS. 39 and 40 is substantially the same as the configuration of the light emitting element array of the first embodiment shown in FIGS. 4, 5 and 6.
  • FIG. 41 the arrangement state of the first portion and the second portion of the base surface in the light emitting element array of the tenth embodiment is shown in FIG. 41, along the arrows AA, BB and CC of FIG. 41.
  • a schematic partial end view of the first compound semiconductor layer and the like is shown in FIGS. 42A, 42B and 42C, and a schematic partial end view obtained by enlarging a part of FIG. 42A is shown in FIG. 43. Shown.
  • FIGS. 44, 45, 46A and 46A the arrangement states of the first sacrificial layer and the second sacrificial layer for forming the first portion and the second portion of the base surface in the light emitting element array of the tenth embodiment are shown in FIGS. 44, 45, 46A and 46A.
  • a schematic partial end view of the first compound semiconductor layer or the like shown in FIG. 47 and for explaining the method of manufacturing the light emitting device array of the tenth embodiment is shown in FIGS. 48A, 48B and 48C, and 46
  • the light emitting element 10F of the tenth embodiment is A first compound semiconductor layer 21 having a first surface 21a and a second surface 21b facing the first surface 21a, The active layer (light emitting layer) 23 facing the second surface 21b of the first compound semiconductor layer 21, and A second compound semiconductor layer 22 having a first surface 22a facing the active layer 23 and a second surface 22b facing the first surface 22a, Laminated structure 20 in which The first light reflecting layer 41 formed on the base surface 190 located on the first surface side of the first compound semiconductor layer 21, and The second light reflecting layer 42, which is formed on the second surface side of the second compound semiconductor layer 22 and has a flat shape, Is equipped with.
  • the portion of the base surface 190 on which the first light reflecting layer 41 is formed is the first portion 191 of the base surface, and the portion of the base surface extending from a part of the first portion 191 of the base surface is the base surface.
  • the second part 192 Orthophoto image of the line segment connecting the center of the first portion 191 of the base surface and the center of the second portion 192 of the base surface to the first surface of the first compound semiconductor layer (for example, orthophoto extending in the ⁇ direction).
  • a virtual plane orthogonal to the image passing through the center of the first portion 191 of the base surface, and parallel to the thickness direction of the laminated structure 20, is called a virtual ⁇ plane.
  • the height of the first portion 191 of the base surface is higher than the height of the second portion 192 of the base surface.
  • the cross-sectional shape of the first portion 191 of the base surface when cut in a virtual plane parallel to the virtual ⁇ plane with reference to the second surface 21b of the first compound semiconductor layer 21 has an upwardly convex shape.
  • the cross-sectional shape of the second portion 192 of the base surface has an upwardly convex shape and is differentiable.
  • the first portion 191 of the base surface and the second portion 192 of the base surface are smoothly connected.
  • the center of the first portion 191 of the base surface refers to the center of these figures when the planar shape of the first portion 191 of the base surface is circular, elliptical, rectangular, or regular polygon.
  • the planar shape of the first portion 191 of the above is another irregular shape, it refers to the area center of gravity point of the first portion 191 of the base surface.
  • the center of the second portion 192 of the base surface refers to the center of the cross-sectional shape of the second portion 192 of the base surface when cut in a virtual plane parallel to the virtual ⁇ plane. Further, in FIGS.
  • a part of the first portion 191 of the base surface is indicated by a dotted line
  • the first surface 21a of the first compound semiconductor layer 21 is indicated by a alternate long and short dash line
  • the first portion 191 of the base surface is shown.
  • the boundary between and the second part 192 is indicated by a chain double-dashed line.
  • the first compound semiconductor layer 21 When a virtual plane parallel to the thickness direction of the laminated structure 20 and passing through the center of the first portion 191 of the base surface and orthogonal to the virtual ⁇ plane is called a virtual ⁇ plane, the first compound semiconductor layer 21 With reference to the second surface 21b, the central portion (top) of the first portion 191 of the base surface when the first portion 191 and the second portion 192 of the base surface are cut in the virtual ⁇ plane is convex upward. It has a shape and has a downwardly convex shape in and in the vicinity of the boundary region 191'with the second portion 192, and the second portion 192 of the base surface has a boundary with the first portion 191. It has a downwardly convex shape in and near region 192'.
  • the base surface 190 in the boundary region between the first portion 191 and the second portion 192 and its vicinity has the shape of a saddle portion.
  • the second portion 192 of the base surface when the second portion 192 of the base surface is cut in the virtual ⁇ plane is convex downward in the example shown in FIG. 42A in a region sufficiently distant from the boundary region 192'. It has a shape or a flat shape.
  • the central portion of the first portion 191 of the base surface is located on the apex of the square grid (see FIG. 41) or also on the apex of the equilateral triangle grid (base obtained from FIG. 47). See the center of the first portion 191 of the face).
  • the first light reflecting layer 41 is formed on at least a part of the first portion 191 of the base surface, while is not formed on the second portion 192 of the base surface, but is not limited thereto. Absent.
  • the first surface 21a of the first compound semiconductor layer 21 is exposed in the region where the first portion 191 of the base surface and the second portion 192 of the base surface are not formed.
  • the boundary region 191A between the first portion 191 of the base surface and the exposed surface of the first surface 21a of the first compound semiconductor layer 21 it is expressed as slogan that continuous differentiation is not possible and it is not smooth. Will be done.
  • the slogan cannot be continuously differentiated and is not smooth. It is also expressed as not.
  • a region having a convex shape is formed in the central portion (top) of the first portion 191 of the base surface when the first portion 191 of the base surface is cut in the virtual ⁇ plane.
  • the figure to be drawn is divisible, and more specifically, it should be a part of a circle, a part of a parabola, a sine curve, a part of an ellipse, a part of a catenary curve, or a combination of these curves. And some of these curves may be replaced by line segments.
  • the figure drawn by the boundary area 191'with the second part 192 and the figure drawn by the boundary area 192'with the first part 191 are also differentiateable, and more specifically, a part of a circle and a parabola. Part of, part of sine curve, part of ellipse, part of catenary curve, or a combination of these curves, and part of these curves is replaced by a line segment. May be good. Furthermore, the boundary between the first portion 191 and the second portion 192 of the base surface is also differentiable.
  • the planar shape of the first portion 191 of the base surface is circular, but the present invention is not limited to this, and the planar shape of the second portion 192 of the base surface is substantially rectangular ( (Strip), but it is not limited to this.
  • the formation pitch P of the light emitting elements is 3 ⁇ m or more and 50 ⁇ m or less, preferably 5 ⁇ m or more and 30 ⁇ m or less, more preferably 8 ⁇ m or more and 25 ⁇ m or less. desirable. Further, it is desirable that the radius of curvature R 1 (see FIG. 43) of the central portion (top) of the first portion 191 of the base surface is 1 ⁇ 10 -5 m or more.
  • the resonator length L OR preferably satisfies 1 ⁇ 10 -5 m ⁇ L OR .
  • the diameter of the first light reflecting layer 41 is indicated by D 1
  • the diameter of the first portion 191 is indicated by D 1 '
  • the height of the first portion 191 is indicated by H 1 .
  • the radius of curvature of the center of the second portion 192 in the central portion of the second portion 192 of the base surface connecting the two light emitting elements is indicated by R 2 .
  • the height H 1 of the first portion 191 is the distance L 1 from the second surface 21b of the first compound semiconductor layer 21 to the center of the first portion 191 of the base surface 190, and the first compound semiconductor.
  • H 1 L 1- L 2 It is represented by.
  • the specifications of the light emitting element 10F of the tenth embodiment shown in FIGS. 41, 46A and 47 are shown in Tables 38, 39 and 40 below.
  • the "number of light emitting elements" is the number of light emitting elements constituting one light emitting element array.
  • the laminated structure 20 can be composed of at least one material selected from the group consisting of a GaN-based compound semiconductor, an InP-based compound semiconductor, and a GaAs-based compound semiconductor.
  • the laminated structure 20 similar to the first embodiment is made of a GaN-based compound semiconductor. That is, the first compound semiconductor layer 21 is composed of an n-GaN layer, and the active layer 23 is a quintuple of multiple layers in which an In 0.04 Ga 0.96 N layer (barrier layer) and an In 0.16 Ga 0.84 N layer (well layer) are laminated. It has a quantum well structure, and the second compound semiconductor layer 22 is composed of a p-GaN layer.
  • the configuration and structure of the first electrode 31, the first pad electrode, the second electrode 32, the second pad electrode 33, and the insulating layer (current constriction layer) 34 can be the same as those described in the first embodiment.
  • the second electrode 32 is common to the light emitting element 10F constituting the light emitting element array, and the second electrode is an external circuit or the like via the first pad electrode (not shown).
  • the first electrode 31 is also common to the light emitting elements 10F constituting the light emitting element array, and is connected to an external circuit or the like via the first pad electrode (not shown).
  • light may be emitted to the outside through the first light reflecting layer 41, or light may be emitted to the outside through the second light reflecting layer 42. You may.
  • the second electrode 32 is individually formed in the light emitting element 10F constituting the light emitting element array, and is connected to an external circuit or the like via the second pad electrode 33. Will be done.
  • the first electrode 31 is common to the light emitting elements 10F constituting the light emitting element array, and is connected to an external circuit or the like via the first pad electrode (not shown).
  • light may be emitted to the outside through the first light reflecting layer 41, or light may be emitted to the outside through the second light reflecting layer 42. You may.
  • the second electrode 32 is individually formed in the light emitting element 10F constituting the light emitting element array, and the second pad electrode formed on the second electrode 32.
  • a bump 35 is formed on the 33, and is connected to an external circuit or the like via the bump 35.
  • the first electrode 31 is common to the light emitting elements 10F constituting the light emitting element array, and is connected to an external circuit or the like via the first pad electrode (not shown).
  • the bumps 35 are arranged on the second surface side portion of the second compound semiconductor layer 22 facing the central portion of the first portion 191 of the base surface, and cover the second light reflecting layer 42.
  • the bump 35 gold (Au) bump, solder bump, and indium (In) bump can be exemplified, and the method of arranging the bump 35 can be a well-known method.
  • the light emitting element 10F shown in FIGS. 37 and 40 light is emitted to the outside through the first light reflecting layer 41.
  • the bump 35 may be provided in the light emitting element 10F shown in FIG. 35. Examples of the shape of the bump 35 include a cylindrical shape, an annular shape, and a hemispherical shape.
  • FIGS. 44, 45, 46A and 47, and FIG. 44 show the arrangement state of the first sacrificial layer and the second sacrificial layer for forming the first portion and the second portion of the base surface.
  • 48A, 48B, 48C, 49A, 49B, and FIGS. 48A which are schematic partial end views of the first compound semiconductor layer and the like along the arrows AA, BB, and CC.
  • a method for manufacturing the light emitting device array of the tenth embodiment will be described with reference to 49C and FIG. 46B, which is a schematic partial end view of the first compound semiconductor layer and the like along the arrows BB of FIG. 46A. ..
  • the schematic partial end view of the first compound semiconductor layer and the like along the arrows AA of FIG. 46A is substantially the same as that of FIGS. 48A and 49A, and is along the arrows CC of FIG. 46A.
  • Schematic partial end views of the first compound semiconductor layer and the like are substantially the same as those in FIGS. 48C and 49C.
  • the schematic partial end view of the first compound semiconductor layer and the like along the arrow AA of FIG. 47 is substantially the same as that of FIGS. 48A and 49A, and is along the arrow BB of FIG. 47.
  • the schematic partial end view of the first compound semiconductor layer or the like is substantially the same as that of FIGS. 48B and 49B, and the schematic part of the first compound semiconductor layer or the like along the arrows CC in FIG. 47.
  • the end view is substantially the same as in FIGS. 48C and 49C.
  • a second light reflecting layer 42 is provided on the second surface side of the second compound semiconductor layer 22.
  • the first sacrificial layer 181 is formed on the first portion 191 of the base surface on which the first light reflecting layer 41 should be formed, and the first sacrifice layer 181 is formed on the second portion 192 of the base surface. It extends from layer 181 and forms a second sacrificial layer 182 that is thinner than the first sacrificial layer 181 (see FIGS. 44, 45, 46A and 47).
  • the planar shape of the first sacrificial layer 181' is circular, but the present invention is not limited to this, and the second sacrificial layer 182'is approximately rectangular (see FIGS. 44, 46A, 47) or rounded. (See FIG. 45), but the shape is not limited to this, and may be a polygon, an ellipse, or the like.
  • a schematic partial end view of the first compound semiconductor layer and the like along arrows AA, BB, and CC of FIG. 44 is shown in FIGS. 48A, 48B, 48C, 49A, and FIG. 49B and 49C are shown, and a schematic partial end view of the first compound semiconductor layer and the like along the arrows BB of FIG. 46A is shown in FIG. 46B.
  • a sacrificial layer / material layer made of a resist material is formed on the entire surface based on the spin coating method. Then, the sacrificial layer / material layer is exposed using the exposure mask.
  • the exposure energy for the region of the sacrificial layer / material layer on which the first sacrificial layer 181'is to be formed is 1.00
  • the exposure energy for the region of the sacrificial layer / material layer on which the second sacrificial layer 182'is to be formed is set to 1.00. For example, it may be 0.3.
  • the development time for the region of the sacrificial layer / material layer to form the first sacrificial layer 181' is 1.00
  • the development for the region of the sacrificial layer / material layer to form the second sacrificial layer 182' The time may be, for example, 0.5.
  • the exposure mask may be designed so that such conditions can be obtained. In this way, the sacrificial layer / material layer is exposed and then developed. In this way, the structures shown in FIGS. 48A, 48B and 48C can be obtained.
  • the sacrificial layer / material layer is subjected to, for example, heat treatment at a temperature equal to or higher than the melting point of the resist material (for example, heat treatment at 160 ° C., reflow treatment).
  • a second sacrificial layer 182 which is thinner than the first sacrificial layer 181, can be obtained (see FIGS. 49A, 49B, 49C, 46B).
  • a halftone mask or a gray tone mask may be used as an exposure mask to expose the sacrificial layer / material layer.
  • Halftone mask so that the exposure to the area of the sacrificial layer / material layer to form the first sacrificial layer 181'and the exposure to the area of the sacrificial layer / material layer to form the second sacrificial layer 182'are different.
  • a gray tone mask may be designed. Then, by exposing the sacrificial layer / material layer and then developing it, the structures shown in FIGS. 48A, 48B, and 48C can be obtained.
  • a second sacrificial layer 182'made of a resist material is formed on the entire surface based on the spin coating method. Then, when the surface of the second sacrificial layer 182'is subjected to an ashing treatment (plasma irradiation treatment), the surface of the second sacrificial layer 182' is altered, and the first sacrificial layer 181'is formed in the next step, It prevents the second sacrificial layer 182'from being damaged or deformed.
  • an ashing treatment plasma irradiation treatment
  • a first sacrificial layer / cambium made of a resist material is formed on the second sacrificial layer 182'based on the spin coating method, and the first sacrificial layer / cambium is patterned by a well-known method.
  • One sacrificial layer 181'and a second sacrificial layer 182' can be obtained (see FIGS. 48A, 48B, 48C).
  • the first sacrificial layer 181'and the second sacrificial layer 182' are subjected to heat treatment at a temperature equal to or higher than the melting point of the resist material (for example, heat treatment at 160 ° C., reflow treatment).
  • a second sacrificial layer 182 which is thinner than the first sacrificial layer 181, can be obtained (see FIGS. 49A, 49B, 49C, 46B).
  • the first sacrificial layer 181'and the second sacrificial layer 182' can be formed based on the nanoimprint method, and the first sacrificial layer 181'and the second sacrificial layer 182'are formed using a 3D printer. You can also do it.
  • a second sacrificial layer 182' was formed on the first surface 21a of the exposed first compound semiconductor layer 21 shown in FIGS. 44, 45, 46A and 47. Even in this case, such a second sacrificial layer 182'is absorbed by the second sacrificial layer 182 by its surface tension, and the first surface 21a of the first compound semiconductor layer 21 is exposed.
  • the resist material may be a negative type or a positive type, and is based on the resist material using the exposure mask. It should be designed appropriately.
  • the materials constituting the first sacrificial layer 181 and the second sacrificial layer 182 are not limited to the resist material, but are oxide materials (for example, SiO 2 , SiN, TiO 2 and the like), semiconductor materials (for example, Si, GaN). , InP, GaAs, etc.), metal materials (for example, Ni, Au, Pt, Sn, Ga, In, Al, etc.) and the like, an appropriate material for the first compound semiconductor layer 21 may be selected.
  • the thickness of the first sacrificial layer 181 and the thickness of the second sacrificial layer 182 can be obtained.
  • the value of the radius of curvature of the base surface 190 and the shape of the unevenness of the base surface 90 (for example, the radius of curvature R 1 , R 2 and the diameter D 1 ' , Height H 1 ) can be a desired value and shape.
  • the first sacrificial layer 181 and the second sacrificial layer 182 are etched back, and further, from the base surface 190 to the inside (that is, from the first surface 21a of the first compound semiconductor layer 21 to the inside of the first compound semiconductor layer 21).
  • the first portion 191 and the second portion 192 of the base surface can be obtained with reference to the second surface 21b of the first compound semiconductor layer 21.
  • the cross-sectional shape of the first portion 191 of the base surface when cut in a virtual plane parallel to the virtual ⁇ plane with reference to the second surface 21a of the first compound semiconductor layer 21 is convex upward.
  • the cross-sectional shape of the second portion 192 of the base surface has an upwardly convex shape and is differentiable with the first portion 191 of the base surface. It is possible to obtain a base surface 190 that is smoothly connected to the second portion 192 of the base surface. Etching back can be performed based on a dry etching method such as the RIE method, or can be performed based on a wet etching method using hydrochloric acid, nitric acid, hydrofluoric acid, phosphoric acid, a mixture thereof, or the like.
  • the etching rates of the first sacrificial layer 181 and the second sacrificial layer 182 are equal to the etching rates of the first compound semiconductor layer 21. That is, it is preferable that the value (etching selectivity) of (etching rate of the first compound semiconductor layer 21) / (etching rate of the first sacrificial layer 181 and the second sacrificial layer 182) at the time of etching back is 1.
  • the first light reflecting layer 41 is formed on the first portion 191 of the base surface. Specifically, the same steps as in [Step-180] to [Step-190] of Example 1 are executed. In this way, the light emitting element array of Example 10 is completed.
  • the boundary region between the first portion and the second portion of the base surface is uneven and differentiable, and the base surface is smooth. Even when an external force is applied to the light emitting element for some reason, problems in the conventional technique such as stress concentration on the rising portion of the convex portion can be surely avoided, and the first compound semiconductor layer or the like is damaged. There is no risk of it occurring.
  • bumps are used to connect and join to an external circuit or the like, but at the time of joining, it is necessary to apply a large load (for example, about 50 MPa) to the light emitting element array. In the light emitting element array of the tenth embodiment, there is no possibility that the light emitting element array will be damaged even if such a large load is applied.
  • the resist material layer may not have a desired cross-sectional shape, and as a result, a first light reflecting layer having a desired cross-sectional shape may not be obtained.
  • FIGS. 68A and 68B a schematic partial cross-sectional view shows that the edge portion of the resist material layer is raised and the central portion is recessed (concave shape), or the resist material. The top surface of the layer becomes flat. For example, in the state shown in FIG.
  • ⁇ -1 capillary length
  • ⁇ -1 ⁇ ( ⁇ / ( ⁇ ⁇ g) ⁇ 1/2
  • is the surface tension (N / m) of the interface
  • is the density difference between the density of the resist material and the density of the first compound semiconductor layer (kg / m 3 )
  • g is the gravitational acceleration (m / s). 2 ).
  • the contact angle obtained is limited due to the influence of the surface tension between the surface of the first compound semiconductor layer 21 and the resist material layer. Therefore, a small contact angle cannot be obtained, and the shape of the resist material layer becomes flat or concave.
  • the light output and high-density array of one light-emitting element it is necessary to increase the light output and high-density array of one light-emitting element.
  • the light output region may be widened, and for that purpose, the radius of curvature of the first light reflecting layer may be increased.
  • many light emitting elements may be densely arranged in a small area.
  • the light emitting elements having the first light reflecting layer having a small diameter value of the first light reflecting layer and a large radius of curvature at a narrow formation pitch it is required to arrange the light emitting elements having the first light reflecting layer having a small diameter value of the first light reflecting layer and a large radius of curvature at a narrow formation pitch.
  • the prior art as described above, there is a theoretical limit to the production of the first light reflecting layer.
  • the height of the resist material layer is calculated from the following formula.
  • the radius is 124 nm.
  • the contact angle between the first compound semiconductor layer 21 and the resist material layer is 0.7 degrees.
  • t Thickness of resist material layer before heat treatment
  • s Thickness of resist material layer after heat treatment
  • ⁇ so Surface tension of the first compound semiconductor layer (force to expand the resist material layer)
  • ⁇ sl Surface tension between the first compound semiconductor layer and the resist material layer (force to prevent the interface between the first compound semiconductor layer and the resist material layer from expanding and increasing the energy)
  • Surface tension of resist material layer
  • ⁇ E Contact angle
  • the shape after reflow does not become spherical, but becomes flat or concave.
  • the contact angle between the resist material layer used and the first compound semiconductor layer is usually about 15 degrees, which is significantly different from the required contact angle of 0.7 degrees.
  • the footprint diameter of the first sacrificial layer cannot exceed the formation pitch of the light emitting elements. Therefore, in order to narrow the formation pitch of the light emitting element array, it is necessary to reduce the footprint diameter as described in the first embodiment.
  • the specifications of the first portion 191 and the second portion 192 of the base surface are as shown in Table 37.
  • the cross-sectional shape of the first portion 191 of the base surface on which the first light reflecting layer should be formed has an upwardly convex shape, and the base surface is shown. Is not provided with a second portion 192, and the region other than the first portion 191 of the base surface is flat), and it can be seen that a radius of curvature R 1 larger than that obtained by the light emitting element can be obtained. ..
  • Example 11 to Example 10 or below so forming a projecting portion on the base surface based on the first sacrificial layer and the second sacrificial layer (first portion 191), a smaller diameter D 1 ', low high is H 1, it is possible to form the protruding portion having a large radius of curvature R 1 (first portion 191 of the base surface).
  • a first light reflecting layer having a small diameter, a low height, and a large radius of curvature without distortion, and it is possible to obtain a light emitting element array in which light emitting elements are arranged at a high density.
  • various effects described in Example 1 can be achieved.
  • Example 10 The configuration and structure of the light emitting element or the light emitting element array in the first, fourth, fifth to eighth, and modified examples described in these examples will be described in Example 10 or the following. It can be applied to the light emitting element or the light emitting element array of Example 11.
  • the method for manufacturing the light emitting element array in Example 11 is a modification of the method for manufacturing the light emitting element array in Example 10.
  • the first sacrificial layer 281' is formed on the first portion 191 of the base surface on which the first light reflecting layer 41 is to be formed, and the base portion is also formed.
  • the step of forming a second sacrificial layer 282'extending from the first sacrificial layer 281'and thinner than the first sacrificial layer 281'on the second portion 192 of the surface is After forming the sacrificial layer / material layer on the base surface
  • the formation pitch of the first portion 191 of the base surface on which the first light reflecting layer 41 should be formed is set to be smaller than the pattern formation limit width of the exposure apparatus to be used, and the sacrificial layer / material layer is exposed by the exposure apparatus. Includes steps.
  • the exposure apparatus include an aligner. Then, the formation pitch of the first portion 191 of the base surface on which the first light reflection layer 41 should be formed is set to be smaller than the pattern formation limit width of the exposure apparatus to be used, and the sacrificial layer / material layer made of the resist material is set.
  • a second sacrificial layer 182 thinner than the first sacrificial layer 181 can be finally obtained.
  • the pattern formation limit width the gap between the first portion 191 of the base surface on which the first light reflecting layer 41 should be formed and the first portion 191 of the adjacent base surface
  • 1 ⁇ m or 2 ⁇ m can be mentioned. it can.
  • FIG. 50A shows the arrangement state of the first sacrificial layer 281'and the second sacrificial layer 282' obtained by this step. That is, the region between the first sacrificial layer 281'and the first sacrificial layer 281' is in the state shown in FIGS. 50A and 50B, unlike the tenth embodiment.
  • the first sacrificial layer 281'and the second sacrificial layer 282' are heat-treated to make the first sacrificial layer 281'and the second sacrificial layer 282' convex.
  • the schematic partial end views of the first sacrificial layer 281'and the second sacrificial layer 282' at this time are substantially the schematic partial views shown in FIGS.
  • the first sacrificial layer 181 and the second sacrificial layer 182 can be obtained.
  • the second sacrificial layer 282'(see FIG. 50B) formed on the first surface 21a of the first compound semiconductor layer 21 exposed by the heat treatment is classified into the second sacrificial layer 182 by its surface tension. After being absorbed, the arrangement state of the first sacrificial layer and the second sacrificial layer similar to that shown in FIG. 44 is obtained, and the first surface 21a of the first compound semiconductor layer 21 is exposed.
  • the method for manufacturing the light emitting device array in Example 11 can be the same as the method for manufacturing the light emitting device array in Example 10. Therefore, detailed description thereof will be omitted, and light emission in Example 11 will be omitted.
  • the light emitting element and the light emitting element array obtained by the method for manufacturing the element array have the same configuration and structure as the light emitting element and the light emitting element array obtained by the method for manufacturing the light emitting element array of the tenth embodiment. Omit.
  • the twelfth embodiment is a modification of the first to eleventh embodiments, and relates to a light emitting device having a fifth configuration.
  • the insulating layer 34 having the opening 34A defines the current constriction region (current injection region 61A and current non-injection region 61B). That is, the opening 34A defines the current injection region 61A.
  • the second compound semiconductor layer 22 is provided with the current injection region 61A and the current non-injection region 61B surrounding the current injection region 61A, and the area of the current injection region 61A. from the center of gravity, the shortest distance D CI to the boundary of the current injection region 61A and a current non-injection region 61B, satisfies the aforementioned equation (1-1) and (1-2).
  • the radius r 1 of the first portion 91 of the base surface 90 is ⁇ 0 ⁇ r 1 ⁇ 20 ⁇ ⁇ 0
  • DCI ⁇ ⁇ 0 is satisfied.
  • R 1 ⁇ 1 ⁇ 10 -3 m is satisfied.
  • OR 50 ⁇ m
  • 8 ⁇ m can be exemplified as the diameter of the opening 34A.
  • the GaN substrate As the GaN substrate, a substrate whose main surface is a surface whose c-plane is tilted by about 75 degrees in the m-axis direction is used. That is, the GaN substrate has a ⁇ 20-21 ⁇ surface which is a semi-polar surface as a main surface. It should be noted that such a GaN substrate can also be used in other examples.
  • the deviation between the central axis (Z axis) of the first portion 91 of the base surface 90 and the current injection region 61A in the XY plane direction causes deterioration of the characteristics of the light emitting element.
  • Lithography techniques are often used for both the patterning for forming the first portion 91 and the patterning for forming the opening 34A, but in this case, the positional relationship between the two depends on the performance of the exposure apparatus. Often shifts in the XY plane.
  • the opening 34A (current injection region 61A) is aligned and positioned from the side of the second compound semiconductor layer 22.
  • the first portion 91 is positioned by aligning from the side of the compound semiconductor substrate 11.
  • the opening 34A (current injection region 61) is formed larger than the region where the light is focused by the first portion 91, so that the central axis (Z) of the first portion 91 is formed.
  • a structure is realized in which the oscillation characteristics are not affected even if a deviation occurs between the shaft) and the current injection region 61A in the XY plane direction.
  • Example 13 is a modification of Examples 1 to 12, and relates to a light emitting element having a sixth configuration, specifically, a light emitting element having a sixth-A configuration.
  • FIG. 51 shows a schematic partial end view of the light emitting element of the thirteenth embodiment.
  • a current non-injection region is formed so as to surround the current injection region.
  • a current non-injection region surrounding the current injection region is formed by oxidizing the active layer from the outside along the XY plane. Can be done.
  • the region of the oxidized active layer (current non-injection region) has a lower refractive index than the non-oxidized region (current injection region).
  • the optical path length of the resonator (represented by the product of the refractive index and the physical distance) is shorter in the current non-injection region than in the current injection region.
  • a kind of "lens effect” is generated, and the action of confining the laser light in the central portion of the surface emitting laser element is brought about.
  • the laser beam reciprocating in the resonator gradually dissipates to the outside of the resonator (diffraction loss), which causes an adverse effect such as an increase in threshold current. ..
  • the lens effect compensates for this diffraction loss, it is possible to suppress an increase in the threshold current and the like.
  • an insulating layer 34 made of SiO 2 having an opening is formed on the second compound semiconductor layer 22, and the second compound semiconductor is exposed at the bottom of the opening 34A.
  • a second electrode 32 made of a transparent conductive material is formed on the insulating layer 34 from the layer 22, and a second light reflecting layer 42 made of a laminated structure of the insulating material is formed on the second electrode 32.
  • the resonator length in the region where the insulating layer 34 is formed is the region where the insulating layer 34 is not formed (current injection region). It is longer than the resonator length in 61A) by the optical thickness of the insulating layer 34. Therefore, the laser beam reciprocating in the resonator formed by the two light reflecting layers 41 and 42 of the surface emitting laser element (light emitting element) is diverged and dissipated to the outside of the resonator. For convenience, such an action is called a "reverse lens effect". As a result, oscillation mode loss may occur in the laser beam, the threshold current may increase, or the slope efficiency may deteriorate.
  • the "oscillation mode loss” is a physical quantity that increases or decreases the light field intensity of the basic mode and the higher-order mode in the oscillating laser light, and different oscillation mode losses are defined for each mode.
  • the "light field intensity” is a light field intensity with the distance L from the Z axis in the XY plane as a function. Generally, in the basic mode, the light field intensity decreases monotonically as the distance L increases, but in the higher-order mode. As the distance L increases, the increase / decrease is repeated once or a plurality of times to decrease (see the conceptual diagram of (A) in FIG. 53). In FIG. 53, the solid line shows the light field intensity distribution in the basic mode, and the broken line shows the light field intensity distribution in the higher-order mode. Further, in FIG. 53, the first light reflecting layer 41 is displayed in a flat state for convenience, but actually has a concave mirror shape.
  • the light emitting elements of Example 13 or the light emitting elements of Examples 14 to 17 described later are (A) A first compound semiconductor layer 21 having a first surface 21a and a second surface 21b facing the first surface 21a, The active layer (light emitting layer) 23 facing the second surface 21b of the first compound semiconductor layer 21 and A second compound semiconductor layer 22 having a first surface 22a facing the active layer 23 and a second surface 22b facing the first surface 22a, Layered structure 20 made of a GaN-based compound semiconductor in which (B) A mode loss action site (mode loss action layer) 54, which is provided on the second surface 22b of the second compound semiconductor layer 22 and constitutes a mode loss action region 55 that acts on an increase or decrease in oscillation mode loss.
  • a mode loss action site (mode loss action layer) 54 which is provided on the second surface 22b of the second compound semiconductor layer 22 and constitutes a mode loss action region 55 that acts on an increase or decrease in oscillation mode loss.
  • the second electrode 32 formed over the mode loss action site 54 from above the second surface 22b of the second compound semiconductor layer 22.
  • D A second light reflecting layer 42 formed on the second electrode 32,
  • E The first light reflecting layer 41 provided on the first surface 21a side of the first compound semiconductor layer 21, and
  • F The first electrode 31, which is electrically connected to the first compound semiconductor layer 21, Is equipped with.
  • the laminated structure 20 is formed with a current injection region 51, a current non-injection / inner region 52 surrounding the current injection region 51, and a current non-injection / outer region 53 surrounding the current non-injection / inner region 52. Therefore, the normal projection image of the mode loss action region 55 and the normal projection image of the current non-injection / outer region 53 overlap. That is, the current non-injection / outer region 53 is located below the mode loss acting region 55. In a region sufficiently distant from the current injection region 51 into which the current is injected, the normal projection image of the mode loss action region 55 and the normal projection image of the current non-injection / outer region 53 do not have to overlap.
  • the laminated structure 20 is formed with current non-injection regions 52 and 53 in which no current is injected.
  • the second compound semiconductor layer 22 to the first compound semiconductor layer 21 are formed in the thickness direction. It is formed over a part of.
  • the current non-injection regions 52 and 53 may be formed in the region on the second electrode side of the second compound semiconductor layer 22 in the thickness direction, or may be formed in the entire second compound semiconductor layer 22. Alternatively, it may be formed on the second compound semiconductor layer 22 and the active layer 23.
  • the mode loss action site (mode loss action layer) 54 is made of a dielectric material such as SiO 2, and in the light emitting elements of Example 13 or Examples 14 to 17 described later, the second electrode 32 and the second compound semiconductor layer 22 It is formed between and.
  • the optical thickness of the mode loss action site 54 can be set to a value deviating from an integral multiple of 1/4 of the wavelength ⁇ 0 of the light generated in the light emitting element.
  • the optical thickness t 0 of the mode loss acting portion 54 can be an integral multiple of 1/4 of the wavelength ⁇ 0 of the light generated in the light emitting element.
  • the optical thickness t 0 of the mode loss acting portion 54 can be set to a thickness that does not disturb the phase of the light generated in the light emitting element and does not destroy the standing wave. However, it does not have to be exactly an integral multiple of 1/4. ( ⁇ 0 / 4n 0 ) x m- ( ⁇ 0 / 8n 0 ) ⁇ t 0 ⁇ ( ⁇ 0 / 4n 0 ) x 2m + ( ⁇ 0 / 8n 0 ) You just have to be satisfied.
  • the optical thickness t 0 of the mode loss acting portion 54 is preferably about 25 to 250 when the value of 1/4 of the wavelength of the light generated by the light emitting element is “100”.
  • phase difference control the phase difference
  • the oscillation mode loss can be controlled with a higher degree of freedom, and the design freedom of the light emitting element can be further increased.
  • the optical distance from the active layer 23 to the second surface of the second compound semiconductor layer 22 in the current injection region 51 is set to OL 2 .
  • the optical distance from the active layer 23 in the mode loss action region 55 to the top surface (the surface facing the second electrode 32) of the mode loss action site 54 is OL 0 , OL 0 > OL 2 To be satisfied.
  • OL 0 / OL 2 1.5 And said.
  • the generated laser light having the higher-order mode is dissipated toward the outside of the resonator structure composed of the first light reflecting layer 41 and the second light reflecting layer 42 by the mode loss acting region 55. Therefore, the oscillation mode loss increases.
  • the resulting light field intensities of the basic mode and the higher-order mode decrease as the distance from the Z axis increases in the normal projection image of the mode loss action region 55 due to the presence of the mode loss action region 55 acting on the increase / decrease of the oscillation mode loss.
  • the decrease in the light field intensity in the higher-order mode is larger than the decrease in the light field intensity in the basic mode, and the basic mode can be further stabilized.
  • the threshold current can be reduced and the relative light field intensity in the basic mode can be increased.
  • the influence of the reverse lens effect can be reduced. Can be planned. In the first place, if the mode loss action portion 54 made of SiO 2 is not provided, oscillation modes are mixed.
  • the first compound semiconductor layer 21 is composed of an n-GaN layer, and the active layer 23 is a five-layered multiple quantum well in which an In 0.04 Ga 0.96 N layer (barrier layer) and an In 0.16 Ga 0.84 N layer (well layer) are laminated.
  • the second compound semiconductor layer 22 is composed of a p-GaN layer.
  • the first electrode 31 is made of Ti / Pt / Au, and the second electrode 32 is made of a transparent conductive material, specifically ITO.
  • a circular opening 54A is formed in the mode loss action site 54, and the second compound semiconductor layer 22 is exposed at the bottom of the opening 54A.
  • a first pad electrode (not shown) made of, for example, Ti / Pt / Au or V / Pt / Au is formed on the edge of the first electrode 31 for electrically connecting to an external circuit or the like. Or it is connected.
  • a second pad electrode 33 made of, for example, Ti / Pd / Au or Ti / Ni / Au for electrically connecting to an external circuit or the like is formed or connected on the edge of the second electrode 32.
  • the first light reflecting layer 41 and the second light reflecting layer 42 have a laminated structure of a SiN layer and a SiO 2 layer (total number of dielectric films laminated: 20 layers).
  • the current non-implanted inner region 52 and the current non-implanted outer region 53 are formed by ion implantation into the laminated structure 20.
  • boron was selected as the ion species, but the ion species is not limited to boron ions.
  • Step-1300 In the production of the light emitting element of the thirteenth embodiment, first, the same steps as in the [step-100] of the first embodiment are executed.
  • Step-1310 Next, based on the ion implantation method using boron ions, the current non-implanted inner region 52 and the current non-implanted outer region 53 are formed in the laminated structure 20.
  • the light emitting element of Example 13 can be obtained by executing the same steps as the steps after [Step-120] of Example 1.
  • the structure obtained in the middle of the same process as in [Step-120] is shown in FIG. 52B.
  • the laminated structure is formed with a current injection region, a current non-injection / inner region surrounding the current injection region, and a current non-injection / outer region surrounding the current non-injection / inner region. Therefore, the normal projection image in the mode loss action region and the normal projection image in the current non-injection / outer region overlap. That is, the current injection region and the mode loss action region are separated (separated) by the current non-injection / inner region. Therefore, as shown in FIG. 53 (B) of the conceptual diagram, it is possible to increase or decrease the oscillation mode loss (specifically, increase in the thirteenth embodiment) in a desired state.
  • the oscillation mode loss in a desired state it is possible to increase or decrease the oscillation mode loss in a desired state by appropriately determining the positional relationship between the current injection region and the mode loss action region, the thickness of the mode loss action portion constituting the mode loss action region, and the like. It becomes.
  • problems in the conventional light emitting element such as an increase in the threshold current and a deterioration in the slope efficiency.
  • the threshold current can be reduced by reducing the oscillation mode loss in the basic mode.
  • the region where the oscillation mode loss is given and the region where the current is injected and contributes to light emission can be controlled independently, that is, the control of the oscillation mode loss and the control of the light emitting state of the light emitting element are performed independently.
  • the degree of freedom in control and the degree of freedom in designing the light emitting element can be increased. Specifically, by setting the current injection region, the current non-injection region, and the mode loss action region in the above-mentioned predetermined arrangement relationship, the magnitude relation of the oscillation mode loss given by the mode loss action region with respect to the basic mode and the higher-order mode.
  • the basic mode can be further stabilized by making the oscillation mode loss given to the higher-order mode relatively large with respect to the oscillation mode loss given to the basic mode.
  • the light emitting element of the thirteenth embodiment has the first portion 91, the occurrence of diffraction loss can be suppressed more reliably.
  • Example 14 is a modification of Example 13, and relates to a light emitting element having a sixth-B configuration.
  • FIG. 54 a schematic partial cross-sectional view shows, in the light emitting element of Example 14, the current non-injection / inner region 52 and the current non-injection / outer region 53 are the second surfaces of the second compound semiconductor layer 22. Is formed by plasma irradiation, an ashing treatment on the second surface of the second compound semiconductor layer 22, or a reactive ion etching (RIE) treatment on the second surface of the second compound semiconductor layer 22.
  • RIE reactive ion etching
  • the conductivity of the second compound semiconductor layer 22 is increased. Deterioration occurs, and the current non-injection / inner region 52 and the current non-injection / outer region 53 are in a high resistance state. That is, the current non-injection / inner region 52 and the current non-injection / outer region 53 are formed by exposure of the second surface 22b of the second compound semiconductor layer 22 to plasma particles.
  • the illustration of the first light reflecting layer 41 is omitted.
  • the shape of the boundary between the current injection region 51 and the current non-injection / inner region 52 is circular (diameter: 10 ⁇ m), and the boundary between the current non-injection / inner region 52 and the current non-injection / outer region 53.
  • Example 14 instead of [Step-1310] of Example 13, plasma irradiation of the second surface of the second compound semiconductor layer 22 or the second surface of the second compound semiconductor layer 22 is performed.
  • the current non-injection / inner region 52 and the current non-injection / outer region 53 may be formed in the laminated structure 20 based on the ashing treatment or the reactive ion etching treatment on the second surface of the second compound semiconductor layer 22. ..
  • the configuration and structure of the light emitting element of Example 14 can be the same as the configuration and structure of the light emitting element of Example 13, so detailed description thereof will be omitted.
  • the basic mode and the higher-order mode can be obtained by setting the current injection region, the current non-injection region, and the mode loss action region in the above-mentioned predetermined arrangement relationship.
  • the magnitude relationship of the oscillation mode loss given by the mode loss working region can be controlled, and the basic mode is further stabilized by making the oscillation mode loss given to the higher-order mode relatively larger than the oscillation mode loss given to the basic mode. Can be made to.
  • Example 15 is a modification of Examples 13 to 14, and relates to a light emitting device having a 6-C configuration.
  • FIG. 55 a schematic partial cross-sectional view shows, in the light emitting element of the fifteenth embodiment, the second light reflecting layer 42 receives the light from the first light reflecting layer 41 with the first light reflecting layer 41. It has a region that is reflected or scattered toward the outside of the resonator structure composed of the two light reflecting layers 42 (that is, toward the mode loss acting region 55).
  • the portion of the second light reflection layer 42 located above the side wall (side wall of the opening 54B) of the mode loss action site (mode loss action layer) 54 has a forward-tapered inclined portion 42A, or It also has a region that is convexly curved toward the first light reflecting layer 41.
  • Example 15 the shape of the boundary between the current injection region 51 and the current non-injection / inner region 52 is circular (diameter: 8 ⁇ m), and the boundary between the current non-injection / inner region 52 and the current non-injection / outer region 53 The shape was circular (diameter: 10 ⁇ m to 20 ⁇ m).
  • Example 15 in the same step as in [Step-1320] of Example 13, when the mode loss action site (mode loss action layer) 54 having the opening 54B and made of SiO 2 is formed, the taper is forward.
  • the opening 54B having a shaped side wall may be formed. Specifically, a resist layer is formed on the mode loss acting layer formed on the second surface 22b of the second compound semiconductor layer 22, and a photolithography technique is applied to a portion of the resist layer on which the opening 54B should be formed. An opening is provided based on this. Based on a well-known method, the side wall of this opening is tapered forward. Then, by performing etch back, an opening 54B having a forward-tapered side wall can be formed at the mode loss action site (mode loss action layer) 54. Further, by forming the second electrode 32 and the second light reflection layer 42 on the mode loss action site (mode loss action layer) 54, the second light reflection layer 42 has a forward-tapered inclined portion 42A. Can be given.
  • the 16th embodiment is a modification of the 13th to 15th embodiments, and relates to a light emitting device having a 6-D configuration.
  • FIG. 56A for a schematic partial cross-sectional view of the light emitting device of Example 16
  • FIG. 56B for a schematic partial cross-sectional view obtained by cutting out a main part
  • the second surface of the second compound semiconductor layer 22 As shown in FIG. 56A for a schematic partial cross-sectional view of the light emitting device of Example 16 and FIG. 56B for a schematic partial cross-sectional view obtained by cutting out a main part, the second surface of the second compound semiconductor layer 22.
  • a convex portion 22A is formed on the 22b side.
  • the mode loss action site (mode loss action layer) 54 is formed on the region 22B of the second surface 22b of the second compound semiconductor layer 22 surrounding the convex portion 22A.
  • the convex portion 22A occupies the current injection region 51, the current injection region 51, and the current non-injection / inner region 52.
  • the mode loss action site (mode loss action layer) 54 is made of a dielectric material such as SiO 2 as in Example 13.
  • the region 22B is provided with a current non-injection / outer region 53.
  • the optical distance from the active layer 23 in the current injection region 51 to the second surface of the second compound semiconductor layer 22 is OL 2 , and the optical distance from the active layer 23 in the mode loss action region 55 to the top surface of the mode loss action site 54 (with the second electrode 32).
  • OL 0 When the optical distance to the facing surface) is OL 0 , OL 0 ⁇ OL 2 To be satisfied.
  • OL 2 / OL 0 1.5 And said. This produces a lens effect on the light emitting element.
  • the generated laser light having a higher-order mode is confined in the current injection region 51 and the current non-injection / inner region 52 by the mode loss action region 55, so that the oscillation mode loss is caused. Decrease. That is, the resulting light field intensities of the basic mode and the higher-order mode increase in the normal projection image of the current injection region 51 and the current non-injection / inner region 52 due to the presence of the mode loss action region 55 acting on the increase / decrease of the oscillation mode loss. ..
  • Example 16 the shape of the boundary between the current injection region 51 and the current non-injection / inner region 52 is circular (diameter: 8 ⁇ m), and the boundary between the current non-injection / inner region 52 and the current non-injection / outer region 53 The shape was circular (diameter: 30 ⁇ m).
  • a part of the second compound semiconductor layer 22 is removed from the second surface 22b side between [step-1310] and [step-1320] of the thirteenth embodiment to be convex.
  • the portion 22A may be formed.
  • the configuration and structure of the light emitting element of Example 16 can be the same as the configuration and structure of the light emitting element of Example 13, so detailed description thereof will be omitted.
  • the light emitting element of the 16th embodiment it is possible to suppress the oscillation mode loss given by the mode loss acting region for various modes, not only oscillate the transverse mode in multiple modes, but also reduce the threshold value of laser oscillation.
  • the resulting light field intensities of the basic mode and the higher-order mode are increased / decreased in the oscillation mode loss (specifically, decreased in the 16th embodiment). Due to the presence of the acting mode loss working region, it can be increased in the orthophoto image of the current injection region and the current non-injection / inner region.
  • Example 17 is a modification of Examples 13 to 16. More specifically, the light emitting element of Example 17 or Example 18 described later is a surface emitting laser element (light emitting) that emits laser light from the top surface of the first compound semiconductor layer 21 via the first light reflecting layer 41. Element) (vertical resonator laser, VCSEL).
  • the mode loss action region can be set for the basic mode and the higher-order mode.
  • the magnitude relationship of the given oscillation mode loss can be controlled, and the basic mode can be further stabilized by making the oscillation mode loss given to the higher-order mode relatively large with respect to the oscillation mode loss given to the basic mode.
  • the end portion of the first electrode 31 is separated from the first light reflecting layer 41.
  • the structure is not limited to this, and the end portion of the first electrode 31 may be in contact with the first light reflection layer 41, and the end portion of the first electrode 31 may be in contact with the first light reflection layer 41. It may be formed over the edge.
  • Example 18 is a modification of Examples 1 to 17, but relates to a light emitting element having a seventh configuration, specifically, a light emitting element having a seventh-A configuration. More specifically, the light emitting element of Example 18 is a surface emitting laser element (light emitting element) (vertical resonator) that emits laser light from the top surface of the first compound semiconductor layer 21 via the first light reflecting layer 41. Laser, VCSEL).
  • a surface emitting laser element light emitting element
  • VCSEL vertical resonator
  • Example 18 The light emitting element of Example 18 whose schematic partial end view is shown in FIG. 58
  • a first compound semiconductor layer 21 composed of a GaN-based compound semiconductor and having a first surface 21a and a second surface 21b facing the first surface 21a.
  • the active layer (light emitting layer) 23 which is composed of a GaN-based compound semiconductor and is in contact with the second surface 21b of the first compound semiconductor layer 21, and
  • the second compound semiconductor layer 22, which is made of a GaN-based compound semiconductor, has a first surface 22a and a second surface 22b facing the first surface 22a, and the first surface 22a is in contact with the active layer 23.
  • Laminated structure 20, which is made by laminating (B) A second electrode 32 formed on the second surface 22b of the second compound semiconductor layer 22.
  • a second light reflecting layer 42 formed on the second electrode 32 (C) A second light reflecting layer 42 formed on the second electrode 32, (D) A mode loss action site 64, which is provided on the first surface 21a of the first compound semiconductor layer 21 and constitutes a mode loss action region 65 that acts on an increase or decrease in oscillation mode loss. (E) The first light reflecting layer 41 formed over the mode loss action site 64 from above the first surface 21a of the first compound semiconductor layer 21, and (F) The first electrode 31, which is electrically connected to the first compound semiconductor layer 21. Is equipped with. In the light emitting device of Example 18, the first electrode 31 is formed on the first surface 21a of the first compound semiconductor layer 21.
  • the laminated structure 20 is formed with a current injection region 61, a current non-injection / inner region 62 surrounding the current injection region 61, and a current non-injection / outer region 63 surrounding the current non-injection / inner region 62. Therefore, the normal projection image of the mode loss action region 65 and the normal projection image of the current non-injection / outer region 63 overlap.
  • the current non-injection regions 62 and 63 are formed in the laminated structure 20, but in the illustrated example, the second compound semiconductor layer 22 extends over a part of the first compound semiconductor layer 21 in the thickness direction. It is formed.
  • the current non-injection regions 62 and 63 may be formed in the region on the second electrode side of the second compound semiconductor layer 22 in the thickness direction, or may be formed in the entire second compound semiconductor layer 22. Alternatively, it may be formed on the second compound semiconductor layer 22 and the active layer 23.
  • the configurations of the laminated structure 20, the second pad electrode 33, the first light reflecting layer 41, and the second light reflecting layer 42 can be the same as those in the thirteenth embodiment, and the configurations of the bonding layer 48 and the support substrate 49 are the same. , The same as in Example 17.
  • a circular opening 64A is formed in the mode loss action site 64, and the first surface 21a of the first compound semiconductor layer 21 is exposed at the bottom of the opening 64A.
  • the mode loss action site (mode loss action layer) 64 is made of a dielectric material such as SiO 2 and is formed on the first surface 21a of the first compound semiconductor layer 21.
  • the optical thickness t 0 of the mode loss action site 64 can be a value deviating from an integral multiple of 1/4 of the wavelength ⁇ 0 of the light generated in the light emitting element.
  • the optical thickness t 0 of the mode loss action site 64 can be an integral multiple of 1/4 of the wavelength ⁇ 0 of the light generated in the light emitting element. That is, the optical thickness t 0 of the mode loss acting portion 64 can be set to a thickness that does not disturb the phase of the light generated in the light emitting element and does not destroy the standing wave.
  • the optical thickness t 0 of the mode loss action site 64 may be about 25 to 250 when the value of 1/4 of the wavelength ⁇ 0 of the light generated in the light emitting element is “100”. preferable. Then, by adopting these configurations, it is possible to change the phase difference (control the phase difference) between the laser light passing through the mode loss action site 64 and the laser light passing through the current injection region 61.
  • the oscillation mode loss can be controlled with a higher degree of freedom, and the design freedom of the light emitting element can be further increased.
  • the optical distance from the active layer 23 in the current injection region 61 to the first surface of the first compound semiconductor layer 21 is OL 1 ', and the optical distance from the active layer 23 in the mode loss action region 65 to the mode loss action site 64.
  • the optical distance to the top surface is OL 0 '
  • OL 0 '/ OL 1 ' 1.01
  • the generated laser light having the higher-order mode is dissipated toward the outside of the resonator structure composed of the first light reflecting layer 41 and the second light reflecting layer 42 by the mode loss acting region 65. Therefore, the oscillation mode loss increases.
  • the resulting light field intensities of the basic mode and the higher-order mode decrease as the distance from the Z axis increases in the normal projection image of the mode loss action region 65 due to the presence of the mode loss action region 65 that acts on the increase / decrease of the oscillation mode loss.
  • the decrease in the light field intensity in the higher-order mode is larger than the decrease in the light field intensity in the basic mode, and the basic mode can be further stabilized.
  • the threshold current can be reduced and the relative light field intensity in the basic mode can be increased.
  • the current non-implanted inner region 62 and the current non-implanted outer region 63 are formed by ion implantation into the laminated structure 20 as in Example 13.
  • boron was selected as the ion species, but the ion species is not limited to boron ions.
  • the laminated structure 20 can be obtained by executing the same steps as in [Step-1300] of Example 13. Next, by executing the same steps as in [Step-1310] of Example 13, the current non-injection / inner region 62 and the current non-injection / outer region 63 can be formed in the laminated structure 20.
  • the second electrode 32 is formed on the second surface 22b of the second compound semiconductor layer 22 by, for example, a lift-off method, and the second pad electrode 33 is further formed by a well-known method. After that, the second electrode 32 is laid over the second pad electrode 33 to form the second light reflecting layer 42 based on a well-known method.
  • the light emitting device manufacturing substrate 11 is removed to expose the first surface 21a of the first compound semiconductor layer 21. Specifically, first, the thickness of the light emitting element manufacturing substrate 11 is reduced based on the mechanical polishing method, and then the remaining portion of the light emitting element manufacturing substrate 11 is removed based on the CMP method. In this way, the first surface 21a of the first compound semiconductor layer 21 is exposed, and then the base surface 90 having the first portion 91 and the second portion 92 is formed on the first surface 21a of the first compound semiconductor layer 21. To do.
  • Step-1840 Then, based on a well-known method, an opening 64A is provided on the first surface 21a of the first compound semiconductor layer 21 (specifically, on the second portion 92 of the base surface 90), and SiO 2 is provided. A mode loss action site (mode loss action layer) 64 composed of the same is formed.
  • the first light reflecting layer 41 is formed on the first portion 91 of the first surface 21a of the first compound semiconductor layer 21 exposed at the bottom of the opening 64A of the mode loss acting site 64, and further, the first The electrode 31 is formed. A part of the first electrode 31 penetrates the mode loss action site (mode loss action layer) 64 in a region (not shown) and reaches the first compound semiconductor layer 21. In this way, the light emitting device of Example 18 having the structure shown in FIG. 58 can be obtained.
  • the laminated structure has a current injection region, a current non-injection / inner region surrounding the current injection region, and a current non-injection / outer region surrounding the current non-injection / inner region. It is formed, and the normal projection image of the mode loss action region and the normal projection image of the current non-injection / outer region overlap. Therefore, as shown in FIG. 53 (B) of the conceptual diagram, it is possible to increase or decrease the oscillation mode loss (specifically, increase in Example 18) in a desired state. Moreover, since the control of the oscillation mode loss and the control of the light emitting state of the light emitting element can be performed independently, the degree of freedom of control and the degree of freedom of designing the light emitting element can be increased.
  • the magnitude relationship of the oscillation mode loss given by the mode loss action region with respect to the basic mode and the higher-order mode can be further stabilized by making the oscillation mode loss given to the higher-order mode relatively large with respect to the oscillation mode loss given to the basic mode. It is also possible to reduce the influence of the reverse lens effect. Moreover, since the light emitting element of Example 18 has the first portion 91, the occurrence of diffraction loss can be suppressed more reliably.
  • Example 18 the current non-injection / inner region 62 and the current non-injection / outer region 63 are plasma-irradiated to the second surface of the second compound semiconductor layer 22 or the second surface. It can be formed by an ashing treatment on the second surface of the two-compound semiconductor layer 22 or a reactive ion etching (RIE) treatment on the second surface of the second compound semiconductor layer 22 (light emission of the 7-B configuration). element).
  • RIE reactive ion etching
  • the conductivity of the second compound semiconductor layer 22 deteriorates, and the current non-injection / inner region 62 and the current The non-injection / outer region 63 is in a high resistance state. That is, the current non-injection / inner region 62 and the current non-injection / outer region 63 are formed by exposure of the second surface 22b of the second compound semiconductor layer 22 to plasma particles.
  • the second light reflecting layer 42 has a resonator structure in which the light from the first light reflecting layer 41 is composed of the first light reflecting layer 41 and the second light reflecting layer 42. It is also possible to have a configuration having a region that reflects or scatters outward (that is, toward the mode loss acting region 65) (light emitting element of the 7th-C configuration).
  • the mode loss action site (mode loss action layer) 64 may be formed (light emitting element having the 7th-D configuration).
  • the mode loss action site (mode loss action layer) 64 may be formed on the region of the first surface 21a of the first compound semiconductor layer 21 surrounding the convex portion.
  • the convex portion occupies the current injection region 61, the current injection region 61, and the current non-injection / inner region 62.
  • the generated laser light having the higher-order mode is confined in the current injection region 61 and the current non-injection / inner region 62 by the mode loss action region 65, and thus the oscillation mode loss is reduced.
  • the resulting light field intensities of the basic mode and the higher-order mode increase in the normal projection image of the current injection region 61 and the current non-injection / inner region 62 due to the presence of the mode loss action region 65 acting on the increase / decrease of the oscillation mode loss. ..
  • the oscillation mode loss given by the mode loss action region 65 for various modes is suppressed, and not only the transverse mode is oscillated in multiple modes but also the laser oscillation is performed. Threshold can be reduced. Further, as shown in FIG.
  • the conceptual diagram shows the resulting light field intensities of the basic mode and the higher-order mode in the increase / decrease of the oscillation mode loss (specifically, the modification of the light emitting element of the 18th embodiment). Therefore, due to the presence of the mode loss action region 65 acting on the decrease), it can be increased in the normal projection image of the current injection region and the current non-injection / inner region.
  • the resonator length L OR in the laminated structure composed of the two DBR layers and the laminated structure formed between them has an equivalent refractive index of n eq of the entire laminated structure, and a surface emitting laser element (light emitting element).
  • L (m ⁇ ⁇ 0 ) / (2 ⁇ n eq ) It is represented by.
  • m is a positive integer.
  • the wavelength that can be oscillated in the surface emitting laser element (light emitting element) is determined by the resonator length L OR .
  • the individual oscillation modes that can oscillate are called longitudinal modes.
  • the one that matches the gain spectrum determined by the active layer can oscillate by laser.
  • the interval ⁇ in the longitudinal mode is when the effective refractive index is n eff . ⁇ 0 2 / (2n eff ⁇ L) It is represented by. That is, the longer the cavity length L OR , the narrower the interval ⁇ in the longitudinal mode. Therefore, when the resonator length L OR is long, a plurality of longitudinal modes can exist in the gain spectrum, so that a plurality of longitudinal modes can oscillate.
  • the equivalent refractive index n eq and the effective refractive index n eff have the following relationship when the oscillation wavelength is ⁇ 0 .
  • n eff n eq - ⁇ 0 ⁇ (dn eq / d ⁇ 0 )
  • the cavity length L OR is usually as short as 1 ⁇ m or less, and one type (1) of longitudinal mode laser light emitted from the surface emitting laser element. Wavelength (see conceptual diagram of FIG. 66A). Therefore, it is possible to accurately control the oscillation wavelength of the laser light in the longitudinal mode emitted from the surface emitting laser element.
  • the cavity length L OR is usually several times as long as the wavelength of the laser light emitted from the surface emitting laser element. Therefore, there are a plurality of types of vertical mode laser light that can be emitted from the surface emitting laser element (see the conceptual diagram of FIG. 66B), and the oscillation wavelength of the laser light that can be emitted from the surface emitting laser element is accurately controlled. Becomes difficult.
  • FIG. 59 a schematic partial cross-sectional view of the light emitting element of Example 19 or the light emitting elements of Examples 20 to 22 described later, the laminated structure 20 including the second electrode 32 In parallel with the virtual plane occupied by the active layer 23, at least two light absorbing material layers 71, preferably at least four light absorbing material layers 71, specifically, in Example 19. Twenty layers of light absorbing material layers 71 are formed. In order to simplify the drawing, only the two light absorption material layers 71 are shown in the drawing.
  • the oscillation wavelength (desirable oscillation wavelength emitted from the light emitting element) ⁇ 0 is 450 nm.
  • the 20-layer light absorbing material layer 71 is made of a compound semiconductor material having a narrower bandgap than the compound semiconductor constituting the laminated structure 20, specifically, n—In 0.2 Ga 0.8 N, and is composed of the first compound semiconductor layer 21. It is formed inside the.
  • the thickness of the light absorbing material layer 71 is ⁇ 0 / (4 ⁇ n eq ) or less, specifically 3 nm.
  • the light absorption coefficient of the light absorption material layer 71 is more than twice, specifically, 1 ⁇ 10 3 times the light absorption coefficient of the first compound semiconductor layer 21 composed of the n—GaN layer.
  • the light absorption material layer 71 is located in the minimum amplitude portion generated in the standing wave of light formed inside the laminated structure, and the maximum amplitude generated in the standing wave of light formed inside the laminated structure.
  • the active layer 23 is located in the portion. The distance between the center in the thickness direction of the active layer 23 and the center in the thickness direction of the light absorbing material layer 71 adjacent to the active layer 23 is 46.5 nm. Further, the two layers of the light absorbing material layer 71 and the portion of the laminated structure located between the light absorbing material layer 71 and the light absorbing material layer 71 (specifically, in Example 19).
  • n eq 0.9 ⁇ ⁇ 0 / (2 ⁇ n eq ) ⁇ ⁇ L Abs ⁇ 1.1 ⁇ ⁇ 0 / (2 ⁇ n eq ) ⁇ To be satisfied.
  • m may be an arbitrary integer of 2 or more.
  • the laminated structure 20 is formed in the same process as in [Step-100] of Example 1, but at this time, 20 is formed inside the first compound semiconductor layer 21.
  • the light absorbing material layer 71 of the layer is also formed. Except for this point, the light emitting element of Example 19 can be manufactured based on the same method as that of the light emitting element of Example 1.
  • FIG. 60 When a plurality of longitudinal modes occur in the gain spectrum determined by the active layer 23, this is schematically shown in FIG. 60.
  • two vertical modes a vertical mode A and a vertical mode B, are shown.
  • the light absorbing material layer 71 is located in the minimum amplitude portion of the longitudinal mode A and is not located in the minimum amplitude portion of the longitudinal mode B. Then, the mode loss in the vertical mode A is minimized, but the mode loss in the vertical mode B is large.
  • the mode loss portion of the longitudinal mode B is schematically shown by a solid line. Therefore, the longitudinal mode A is more likely to oscillate than the longitudinal mode B.
  • the light emitting element of the nineteenth embodiment since at least two light absorbing material layers are formed inside the laminated structure, a plurality of longitudinal mode lasers that can be emitted from the surface emitting laser element. Of the light, it is possible to suppress the oscillation of laser light in the undesired longitudinal mode. As a result, it becomes possible to accurately control the oscillation wavelength of the emitted laser light. Moreover, since the light emitting element of Example 19 has the first portion 91, the occurrence of diffraction loss can be reliably suppressed.
  • Example 20 is a modification of Example 19.
  • the light absorption material layer 71 was made of a compound semiconductor material having a narrower bandgap than the compound semiconductor constituting the laminated structure 20.
  • the 10 layers of the light absorbing material layer 71 are a compound semiconductor material doped with impurities, specifically, a compound semiconductor having an impurity concentration (impurity: Si) of 1 ⁇ 10 19 / cm 3. It was composed of a material (specifically, n-GaN: Si). Further, in Example 20, the oscillation wavelength ⁇ 0 was set to 515 nm.
  • the composition of the active layer 23 is In 0.3 Ga 0.7 N.
  • Example 20 1, the value of L Abs is 107 nm, and the center in the thickness direction of the active layer 23 and the center in the thickness direction of the light absorbing material layer 71 adjacent to the active layer 23. The distance between them is 53.5 nm, and the thickness of the light absorbing material layer 71 is 3 nm. Except for the above points, the configuration and structure of the light emitting element of Example 20 can be the same as the configuration and structure of the light emitting element of Example 19, so detailed description thereof will be omitted. Of the 10 light absorbing material layers 71, in some of the light absorbing material layers 71, m may be an arbitrary integer of 2 or more.
  • Example 21 is also a modification of Example 19.
  • the five light absorbing material layers (referred to as “first light absorbing material layer” for convenience) have the same configuration as the light absorbing material layer 71 of Example 19, that is, n—In 0.3. It consisted of Ga 0.7 N.
  • one light absorbing material layer (referred to as a “second light absorbing material layer” for convenience) is made of a transparent conductive material. Specifically, the second light absorbing material layer is also used as the second electrode 32 made of ITO.
  • the value of L Abs is 93.0 nm, which is between the center of the active layer 23 in the thickness direction and the center of the first light absorbing material layer adjacent to the active layer 23 in the thickness direction.
  • the distance is 46.5 nm
  • the light absorption coefficient of the second light absorbing material layer which also serves as the second electrode 32, is 2000 cm -1 , the thickness is 30 nm, and the distance from the active layer 23 to the second light absorbing material layer is 139. It is 5 nm. Except for the above points, the configuration and structure of the light emitting element of Example 21 can be the same as the configuration and structure of the light emitting element of Example 19, so detailed description thereof will be omitted.
  • m may be an arbitrary integer of 2 or more.
  • the number of the light absorbing material layers 71 can be set to 1.
  • the positional relationship between the second light absorbing material layer that also serves as the second electrode 32 and the light absorbing material layer 71 must satisfy the following equation. 0.9 ⁇ ⁇ (m ⁇ ⁇ 0 ) / (2 ⁇ n eq ) ⁇ ⁇ L Abs ⁇ 1.1 ⁇ ⁇ (m ⁇ ⁇ 0 ) / (2 ⁇ n eq ) ⁇
  • Example 22 is a modification of Examples 19 to 21. More specifically, the light emitting element of the 22nd embodiment is a surface emitting laser element (vertical resonator laser, VCSEL) that emits laser light from the top surface of the first compound semiconductor layer 21 via the first light reflecting layer 41. Consists of.
  • VCSEL vertical resonator laser
  • the second light reflecting layer 42 is composed of a gold (Au) layer or a solder layer containing tin (Sn). It is fixed to a support substrate 49 composed of a silicon semiconductor substrate via a bonding layer 48 based on a solder bonding method.
  • the light emitting device of Example 22 is the same as that of Example 1, except that 20 layers of the light absorbing material layer 71 are formed inside the first compound semiconductor layer 21 and the support substrate 49 is not removed. It can be manufactured based on the same method as the light emitting element.
  • the present disclosure has been described above based on preferred examples, the present disclosure is not limited to these examples.
  • the configuration and structure of the light emitting element described in the examples are examples, and can be appropriately changed, and the manufacturing method of the light emitting element can also be appropriately changed.
  • by appropriately selecting the bonding layer and the support substrate it is possible to obtain a surface emitting laser device that emits light from the top surface of the second compound semiconductor layer through the second light reflecting layer.
  • through holes leading to the first compound semiconductor layer are formed in the regions of the second compound semiconductor layer and the active layer that do not affect light emission, and the through holes are insulated from the second compound semiconductor layer and the active layer. It is also possible to form a first electrode.
  • the first light reflecting layer may extend to the second portion of the base surface.
  • the first light reflecting layer on the base surface may be composed of a so-called solid film. Then, in this case, a through hole may be formed in the first light reflecting layer extending to the second portion of the base surface, and a first electrode connected to the first compound semiconductor layer may be formed in the through hole. .. Further, the base surface can be formed by providing the sacrificial layer based on the nanoimprint method.
  • the base surface may be formed from the surface of the second sacrificial layer. Then, in this case, the first light reflecting layer may be formed on the second sacrificial layer above the first sacrificial layer or on a part of the second sacrificial layer above the first sacrificial layer.
  • the wavelength conversion material layer (color conversion material layer) can be provided in the region where the light of the light emitting element is emitted. Then, in this case, the white light can be emitted through the wavelength conversion material layer (color conversion material layer).
  • a wavelength conversion material layer (color conversion material layer) is placed on the light emitting side of the first light reflecting layer. It may be formed, and when the light emitted from the active layer is emitted to the outside through the second light reflecting layer, the wavelength conversion material layer (color conversion material layer) is placed on the light emitting side of the second light reflecting layer. Should be formed.
  • white light can be emitted through the wavelength conversion material layer by adopting the following form.
  • [A] By using a wavelength conversion material layer that converts blue light emitted from the light emitting layer into yellow light, white light in which blue and yellow are mixed is obtained as the light emitted from the wavelength conversion material layer.
  • [B] By using a wavelength conversion material layer that converts blue light emitted from the light emitting layer into orange light, white light in which blue and orange are mixed is obtained as the light emitted from the wavelength conversion material layer.
  • [C] By using a wavelength conversion material layer that converts blue light emitted from the light emitting layer into green light and a wavelength conversion material layer that converts red light into red light, blue and green are used as the light emitted from the wavelength conversion material layer. And obtain white light mixed with red.
  • white light can be emitted through the wavelength conversion material layer by adopting the following form.
  • [D] By using a wavelength conversion material layer that converts ultraviolet light emitted from the light emitting layer into blue light and a wavelength conversion material layer that converts yellow light, blue and blue light emitted from the wavelength conversion material layer are used. Obtains white light mixed with yellow.
  • [E] By using a wavelength conversion material layer that converts ultraviolet light emitted from the light emitting layer into blue light and a wavelength conversion material layer that converts orange light, blue and blue light emitted from the wavelength conversion material layer are used. Obtains white light mixed with orange.
  • a wavelength conversion material by using a wavelength conversion material layer that converts ultraviolet light emitted from a light emitting layer into blue light, a wavelength conversion material layer that converts green light, and a wavelength conversion material layer that converts red light. As the light emitted from the layer, white light in which blue, green and red are mixed is obtained.
  • (ME: Eu) S As a wavelength conversion material that is excited by blue light and emits red light, specifically, red-emitting phosphor particles, more specifically, (ME: Eu) S [However, “ME” is It means at least one kind of atom selected from the group consisting of Ca, Sr and Ba, and the same applies to the following], (M: Sm) x (Si, Al) 12 (O, N) 16 [However, “M” means at least one atom selected from the group consisting of Li, Mg and Ca], the same applies hereinafter], ME 2 Si 5 N 8 : Eu, (Ca: Eu) SiN 2 , (Ca: Eu) AlSiN 3 can be mentioned.
  • a wavelength conversion material that is excited by blue light and emits green light specifically, green light emitting phosphor particles, more specifically, (ME: Eu) Ga 2 S 4 , (M: RE).
  • x (Si, Al) 12 (O, N) 16 [However, "RE” means Tb and Yb], (M: Tb) x (Si, Al) 12 (O, N) 16 , (M) : Yb) x (Si, Al) 12 (O, N) 16 , Si 6-Z Al Z O Z N 8-Z : Eu can be mentioned.
  • wavelength conversion material that is excited by blue light and emits yellow light
  • specific examples include yellow-emitting phosphor particles, and more specifically, YAG (yttrium aluminum garnet) -based phosphor particles.
  • the wavelength conversion material may be one type or a mixture of two or more types. Further, by using a mixture of two or more kinds of wavelength conversion materials, it is possible to configure the emission light of a color other than yellow, green, and red to be emitted from the wavelength conversion material mixture.
  • green luminescent phosphor particles for example, LaPO 4 : Ce, Tb, BaMgAl 10 O 17 : Eu, Mn, Zn 2 SiO 4.
  • BaMgAl 10 O 17 : Eu, BaMg 2 Al 16 O 27 : Eu, Sr 2 P 2 O 7 : Eu, Sr 5 (PO 4 ) 3 Cl: Eu, (Sr, Ca, Ba, Mg) 5 (PO 4 ) 3 Cl: Eu, CaWO 4 , CaWO 4 : A mixture of Pb) and Pb may be used.
  • red light emitting phosphor particles more specifically, Y 2 O 3 : Eu, YVO 4 : Eu, Y (P, V) O 4: Eu, 3.5MgO ⁇ 0.5MgF 2 ⁇ Ge 2: Mn, CaSiO 3: Pb, Mn, Mg 6 AsO 11: Mn, (Sr, Mg) 3 (PO 4) 3: Sn, La 2 O 2 S: Eu and Y 2 O 2 S: Eu can be mentioned.
  • green light emitting phosphor particles more specifically, LaPO 4 : Ce, Tb, BaMgAl 10 O 17 : Eu, Mn, Zn 2 SiO 4 : Mn, MgAl 11 O 19 : Ce, Tb, Y 2 SiO 5 : Ce, Tb, MgAl 11 O 19 : CE, Tb, Mn, Si 6-Z Al Z O Z N 8-Z : Eu Can be mentioned.
  • wavelength conversion material that is excited by ultraviolet rays and emits blue light
  • blue emitting phosphor particles more specifically, BaMgAl 10 O 17 : Eu, BaMg 2 Al 16 O 27 : Eu.
  • Sr 2 P 2 O 7 Eu
  • Sr 5 (PO 4 ) 3 Cl Eu
  • CaWO 4 , CaWO 4 : Pb can be done.
  • examples of the wavelength conversion material that is excited by ultraviolet rays and emits yellow light include yellow-emitting phosphor particles, and more specifically, YAG-based phosphor particles.
  • the wavelength conversion material may be one type or a mixture of two or more types.
  • the emission light of a color other than yellow, green, and red it is possible to configure the emission light of a color other than yellow, green, and red to be emitted from the wavelength conversion material mixture.
  • it may be configured to emit cyan color, and in this case, a mixture of the above-mentioned green emitting phosphor particles and blue emitting phosphor particles may be used.
  • the wavelength conversion material is not limited to phosphor particles, and for example, in an indirect transition type silicon-based material, in order to efficiently convert carriers into light as in the direct transition type, carriers are used.
  • quantum dots can be mentioned as described above.
  • the size (diameter) of the quantum dots decreases, the bandgap energy increases and the wavelength of the light emitted from the quantum dots decreases. That is, the smaller the size of the quantum dot, the shorter the wavelength of light (light on the blue light side), and the larger the size of the quantum dot, the longer the light having a wavelength (red light side). Therefore, by using the same material for forming the quantum dots and adjusting the size of the quantum dots, it is possible to obtain quantum dots that emit light having a desired wavelength (color conversion to a desired color).
  • the quantum dots preferably have a core-shell structure.
  • Materials constituting the quantum dots include, for example, Si; Se; calcopyrite compounds CIGS (CuInGaSe), CIS (CuInSe 2 ), CuInS 2 , CuAlS 2 , CuAlSe 2 , CuGaS 2 , CuGaSe 2 , AgAlS 2 , AgAlSe.
  • Perovskite-based material Perovskite-based material; Group III-V compounds GaAs, GaP, InP, InAs, InGaAs, AlGaAs, InGaP, AlGaInP, InGaAsP, GaN; CdSe, CdSeS, CdS, CdTe, In 2 Se 3 , In 2 S 3 , Bi 2 Se 3 , Bi 2 S 3 , ZnSe, ZnTe, ZnS, HgTe, HgS, PbSe, PbS, TiO 2, and the like, but are not limited thereto.
  • the present disclosure may also have the following configuration.
  • ⁇ Light emitting element array first aspect >> A plurality of light emitting elements are arranged in an array, Each light emitting element A first compound semiconductor layer having a first surface and a second surface facing the first surface, The active layer facing the second surface of the first compound semiconductor layer, and A second compound semiconductor layer having a first surface facing the active layer and a second surface facing the first surface, Laminated structure, The first light reflecting layer formed on the base surface located on the first surface side of the first compound semiconductor layer, and A second light reflecting layer formed on the second surface side of the second compound semiconductor layer and having a flat shape, Is equipped with The base surface extends into a peripheral region surrounded by a plurality of light emitting elements.
  • a light emitting element array whose base surface is uneven and is differentiable.
  • ⁇ Light emitting element of first configuration >> The light emitting element array according to [A01] or [A02], wherein the first portion of the base surface on which the first light reflecting layer is formed has an upwardly convex shape with reference to the second surface of the first compound semiconductor layer. .. [A04] ⁇ Light emitting element having 1-A configuration >> The light emitting element array according to [A03], wherein the second portion of the base surface occupying the peripheral region with respect to the second surface of the first compound semiconductor layer has a downwardly convex shape.
  • [A10] The light emitting element array according to any one of [A07] to [A09], wherein the central portion of the first portion of the base surface is located on the apex of a square lattice.
  • [A11] The light emitting element array according to [A10], wherein the central portion of the second portion of the base surface is located on the apex of a square grid.
  • [A12] The light emitting element array according to any one of [A07] to [A09], wherein the central portion of the first portion of the base surface is located on the apex of the equilateral triangle lattice.
  • the second portion of the base surface that occupies the peripheral region has an annular convex shape that surrounds the first portion of the base surface, and an annular convex shape to the base.
  • the distance from the second surface of the first compound semiconductor layer to the center of the first portion of the base surface is L 1 , and the annular shape of the second portion of the base surface from the second surface of the first compound semiconductor layer is annular.
  • the radius of curvature R 1 (that is, the radius of curvature of the first light reflecting layer) at the center of the first portion of the base surface is 1 ⁇ 10 -5 m or more, preferably 3 ⁇ 10 -5 m or more.
  • the light emitting element array according to any one of [A01] to [A21]. [A23] Described in any one of [A01] to [A22], wherein the laminated structure is made of at least one material selected from the group consisting of a GaN-based compound semiconductor, an InP-based compound semiconductor, and a GaAs-based compound semiconductor. Light emitting element array.
  • Each light emitting element A first compound semiconductor layer having a first surface and a second surface facing the first surface, The active layer facing the second surface of the first compound semiconductor layer, and A second compound semiconductor layer having a first surface facing the active layer and a second surface facing the first surface, Laminated structure, The first light reflecting layer formed on the base surface located on the first surface side of the first compound semiconductor layer, and A second light reflecting layer formed on the second surface side of the second compound semiconductor layer and having a flat shape, Is equipped with The portion of the base surface on which the first light reflecting layer is formed is referred to as the first portion of the base surface, and the portion of the base surface extending from a part of the first portion of the base surface is referred to as the second portion of the base surface.
  • a line segment connecting the center of the first portion of the base plane and the center of the second portion of the base plane is orthogonal to the orthophoto projection image of the first compound semiconductor layer on the first plane, and the first portion of the base plane.
  • the virtual ⁇ plane When the virtual plane that passes through the center of and is parallel to the thickness direction of the laminated structure is called the virtual ⁇ plane, The height of the first portion of the base surface is higher than the height of the second portion of the base surface.
  • the cross-sectional shape of the first portion of the base surface when cut in a virtual plane parallel to the virtual ⁇ plane with reference to the second surface of the first compound semiconductor layer has an upwardly convex shape and is differentiated.
  • the cross-sectional shape of the second portion of the base surface has an upwardly convex shape and is differentiable.
  • [A28] The light emitting element array according to [A27], wherein the boundary region between the first portion and the second portion and the base surface in the vicinity thereof have the shape of a saddle portion.
  • [A29] The light emitting element array according to any one of [A26] to [A28], wherein the central portion of the first portion of the base surface is located on the apex of the square lattice.
  • [A30] The light emitting element array according to any one of [A26] to [A28], wherein the central portion of the first portion of the base surface is located on the apex of the equilateral triangle lattice. [A31] The distance from the second surface of the first compound semiconductor layer to the center of the first portion of the base surface is from the second surface of the first compound semiconductor layer to the center of the second portion of the base surface.
  • the radius of curvature of the center of the first portion of the base surface (that is, the radius of curvature of the first light reflecting layer) is R 1
  • the radius of curvature of the center of the second portion of the base surface is R 2 .
  • R 1 > R 2 The light emitting device array according to any one of [A26] to [A31], which satisfies the above.
  • the light emitting element array according to.
  • [A34] The light emission according to any one of [A26] to [A33], wherein the formation pitch of the light emitting element is 3 ⁇ m or more and 50 ⁇ m or less, preferably 5 ⁇ m or more, 30 ⁇ m or less, more preferably 8 ⁇ m or more and 25 ⁇ m or less.
  • the radius of curvature R 1 (that is, the radius of curvature of the first light reflecting layer) at the center of the first portion of the base surface is 1 ⁇ 10 -5 m or more, preferably 3 ⁇ 10 -5 m or more.
  • the light emitting element array according to any one of [A26] to [A34].
  • the laminated structure is made of at least one material selected from the group consisting of a GaN-based compound semiconductor, an InP-based compound semiconductor, and a GaAs-based compound semiconductor.
  • Light emitting element array [A37] The light emitting device array according to any one of [A26] to [A36], which satisfies 1 ⁇ 10 -5 m ⁇ L OR when the resonator length is L OR . [A38] The figure drawn by the central portion of the first portion of the base surface when the base surface is cut in a virtual plane including the stacking direction of the laminated structure is a part of a circle or a part of a parabola [A26].
  • a base material is arranged between the first surface of the first compound semiconductor layer and the first light reflecting layer, or between the first surface of the first compound semiconductor layer and the first light reflecting layer.
  • the light emitting element array according to any one of [A01] to [A38], wherein the compound semiconductor substrate and the base material are arranged, and the base surface is composed of the surface of the base material.
  • the material constituting the base material is at least one material selected from the group consisting of transparent dielectric materials such as TiO 2 , Ta 2 O 5 , SiO 2 , and silicone resins and epoxy resins.
  • [A43] The light emitting element array according to any one of [A01] to [A42], wherein the first light reflecting layer is formed on the base surface.
  • [A44] The light emitting element array according to any one of [A01] to [A43], wherein the value of the thermal conductivity of the laminated structure is higher than the value of the thermal conductivity of the first light reflecting layer.
  • [B01] ⁇ Light emitting element array having a fifth configuration >>
  • the second compound semiconductor layer is provided with a current injection region and a current non-injection region surrounding the current injection region.
  • a mode loss action site which is provided on the second surface of the second compound semiconductor layer and constitutes a mode loss action region that acts on an increase or decrease in oscillation mode loss.
  • the second light reflecting layer is formed on the second electrode and
  • the laminated structure is formed with a current injection region, a current non-injection / inner region surrounding the current injection region, and a current non-injection / outer region surrounding the current non-injection / inner region.
  • the radius r 1 of the first portion is ⁇ 0 ⁇ r 1 ⁇ 20 ⁇ ⁇ 0
  • [B04] The light emitting device array according to any one of [B01] to [B03], which satisfies DCI ⁇ ⁇ 0 .
  • [B05] The light emitting device array according to any one of [B01] to [B04], which satisfies R 1 ⁇ 1 ⁇ 10 -3 m.
  • C01] Sixth configuration light emitting element array >> A mode loss action site, which is provided on the second surface of the second compound semiconductor layer and constitutes a mode loss action region that acts on an increase or decrease in oscillation mode loss.
  • the second light reflecting layer is formed on the second electrode and
  • the laminated structure is formed with a current injection region, a current non-injection / inner region surrounding the current injection region, and a current non-injection / outer region surrounding the current non-injection / inner region.
  • the light emitting element array according to any one of [A01] to [A44], wherein the normal projection image in the mode loss action region and the normal projection image in the current non-injection / outer region overlap.
  • [C02] The light emitting device array according to [C01], wherein the current non-injection / outer region is located below the mode loss acting region.
  • [C03] When the area of the normal projection image in the current injection region is S 1 and the area of the normal projection image in the current non-injection / inner region is S 2 . 0.01 ⁇ S 1 / (S 1 + S 2 ) ⁇ 0.7 The light emitting device array according to [C01] or [C02].
  • [C04] The light emitting device array according to any one of [C01] to [C03], wherein the current non-implanted / inner region and the current non-implanted / outer region are formed by ion implantation into a laminated structure.
  • [C05] The light emitting device array according to [C04], wherein the ion species is at least one ion selected from the group consisting of boron, proton, phosphorus, arsenic, carbon, nitrogen, fluorine, oxygen, germanium and silicon.
  • [C06] ⁇ Light emitting element array of 6-B configuration >> The current non-injection / inner region and the current non-injection / outer region are subjected to plasma irradiation on the second surface of the second compound semiconductor layer, ashing treatment on the second surface of the second compound semiconductor layer, or the second compound.
  • the generated light having a higher-order mode is dissipated toward the outside of the resonator structure composed of the first light reflecting layer and the second light reflecting layer by the mode loss acting region, and thus oscillates.
  • the mode loss action site is made of a dielectric material.
  • the mode loss action site is made of a dielectric material.
  • the light emitting device array according to any one of [C01] to [C03], wherein the mode loss action site is formed on the region of the second surface of the second compound semiconductor layer surrounding the convex portion.
  • the optical distance from the active layer to the second surface of the second compound semiconductor layer in the current injection region is OL 2
  • the optical distance from the active layer to the top surface of the mode loss acting site in the mode loss acting region is OL 0 .
  • [C15] The light having the higher-order mode generated is confined in the current injection region and the current non-injection / inner region by the mode loss acting region, and thus the oscillation mode loss is reduced according to [C13] or [C14].
  • Light emitting element array [C16] The light emitting device array according to any one of [C13] to [C15], wherein the mode loss action site is made of a dielectric material, a metal material, or an alloy material.
  • [C17] The light emitting element array according to any one of [C01] to [C16], wherein the second electrode is made of a transparent conductive material.
  • the laminated structure is formed with a current injection region, a current non-injection / inner region surrounding the current injection region, and a current non-injection / outer region surrounding the current non-injection / inner region.
  • the second light reflecting layer has a region that reflects or scatters the light from the first light reflecting layer toward the outside of the resonator structure composed of the first light reflecting layer and the second light reflecting layer [D01]. ] To [D05]. The light emitting element array according to any one of the items. [D07] The optical distance from the active layer to the first surface of the first compound semiconductor layer in the current injection region is OL 1 ', and the optical distance from the active layer to the top surface of the mode loss acting site in the mode loss acting region is OL 0.
  • the mode loss action site is made of a dielectric material.
  • the mode loss action site is made of a dielectric material.
  • ⁇ Light emitting element array of 7-D configuration >> A convex portion is formed on the first surface side of the first compound semiconductor layer.
  • the optical distance from the active layer to the first surface of the first compound semiconductor layer in the current injection region is OL 1 ', and the optical distance from the active layer to the top surface of the mode loss acting site in the mode loss acting region is OL 0.
  • OL 0 ' ⁇ OL 1 ' The light emitting device array according to [D12].
  • a convex portion is formed on the first surface side of the first compound semiconductor layer.
  • [D15] The generated light having a higher-order mode is confined in the current injection region and the current non-injection / inner region by the mode loss acting region, and thus the oscillation mode loss is reduced by any one of [D12] to [D14].
  • [D17] The light emitting element array according to any one of [D01] to [D16], wherein the second electrode is made of a transparent conductive material. [E01] ⁇ Eighth light emitting element array >> Item 8. Light emission according to any one of [A01] to [D17], wherein at least two light absorbing material layers are formed in the laminated structure including the second electrode in parallel with the virtual plane occupied by the active layer. Element array. [E02] The light emitting device array according to [E01], wherein at least four light absorbing material layers are formed.
  • the oscillation wavelength is ⁇ 0
  • the equivalent refractive index of the entire portion of the laminated structure located between the two light absorption material layers and the light absorption material layer and the light absorption material layer is n eq , and light.
  • the distance between the absorbent material layer and the light absorbing material layer is L Abs , 0.9 ⁇ ⁇ (m ⁇ ⁇ 0 ) / (2 ⁇ n eq ) ⁇ ⁇ L Abs ⁇ 1.1 ⁇ ⁇ (m ⁇ ⁇ 0 ) / (2 ⁇ n eq ) ⁇
  • m is 1 or any integer of 2 or more including 1.
  • [E04] The light emitting device array according to any one of [E01] to [E03], wherein the thickness of the light absorbing material layer is ⁇ 0 / (4 ⁇ n eq ) or less.
  • [E05] The light emitting element array according to any one of [E01] to [E04], wherein the light absorbing material layer is located at the minimum amplitude portion generated in the standing wave of light formed inside the laminated structure.
  • [E06] The light emitting element array according to any one of [E01] to [E05], wherein the active layer is located at the maximum amplitude portion generated in the standing wave of light formed inside the laminated structure.
  • the light absorbing material layer is a compound semiconductor material having a narrower bandgap than the compound semiconductor constituting the laminated structure, a compound semiconductor material doped with impurities, a transparent conductive material, and a light reflecting layer having light absorption characteristics.
  • the light emitting element array according to any one of [E01] to [E07] which is composed of at least one kind of material selected from the group consisting of constituent materials.
  • Second aspect A first compound semiconductor layer having a first surface and a second surface facing the first surface, The active layer facing the second surface of the first compound semiconductor layer, and A second compound semiconductor layer having a first surface facing the active layer and a second surface facing the first surface, Laminated structure, The first light reflecting layer formed on the base surface located on the first surface side of the first compound semiconductor layer, and A second light reflecting layer formed on the second surface side of the second compound semiconductor layer and having a flat shape, Is equipped with The portion of the base surface on which the first light reflecting layer is formed is referred to as the first portion of the base surface, and the portion of the base surface extending from a part of the first portion of the base surface is referred to as the second portion of the base surface.
  • a line segment connecting the center of the first portion of the base plane and the center of the second portion of the base plane is orthogonal to the orthophoto projection image of the first compound semiconductor layer on the first plane, and the first portion of the base plane.
  • the virtual ⁇ plane When the virtual plane that passes through the center of and is parallel to the thickness direction of the laminated structure is called the virtual ⁇ plane, The height of the first portion of the base surface is higher than the height of the second portion of the base surface.
  • the cross-sectional shape of the first portion of the base surface when cut in a virtual plane parallel to the virtual ⁇ plane with reference to the second surface of the first compound semiconductor layer has an upwardly convex shape and is differentiated.
  • the cross-sectional shape of the second portion of the base surface has an upwardly convex shape and is differentiable.
  • the base surface is a method for manufacturing a light emitting element array composed of a plurality of light emitting elements which are uneven and differentiable.
  • a second light reflecting layer is formed on the second surface side of the second compound semiconductor layer, and then a second light reflecting layer is formed.
  • the surface of the first sacrificial layer is made convex, and then A second sacrificial layer is formed on the second portion of the base surface exposed between the first sacrificial layer and the first sacrificial layer and on the first sacrificial layer to make the surface of the second sacrificial layer uneven.
  • the first portion of the base surface is formed with the second surface of the first compound semiconductor layer as a reference.
  • a first light-reflecting layer is formed on the first portion of the base surface, A method for manufacturing a light emitting element array including each process.
  • a second light reflecting layer is formed on the second surface side of the second compound semiconductor layer, and then a second light reflecting layer is formed.
  • the surface of the first sacrificial layer is made convex, and then By etching back the first sacrificial layer and further etching back from the base surface toward the inside, a convex portion is formed in the first portion of the base surface with reference to the second surface of the first compound semiconductor layer.
  • the second sacrificial layer is etched back, and further etched back from the base surface toward the inside, so that the base portion is based on the second surface of the first compound semiconductor layer.
  • a first light-reflecting layer is formed on the first portion of the base surface, A method for manufacturing a light emitting element array including each process.
  • a line segment connecting the center of the first portion of the base plane and the center of the second portion of the base plane is orthogonal to the orthophoto projection image of the first compound semiconductor layer on the first plane, and the first portion of the base plane.
  • the virtual ⁇ plane A method of manufacturing a light emitting element array in which the height of the first portion of the base surface is higher than the height of the second portion of the base surface.
  • the first sacrificial layer is formed on the first portion of the base surface on which the first light reflection layer should be formed, and also extends from the first sacrificial layer on the second portion of the base surface.
  • a second sacrificial layer thinner than the first sacrificial layer is formed, after which the first and second sacrificial layers are convex, and then By etching back the first sacrificial layer and the second sacrificial layer and further etching back from the base surface toward the inside, a virtual plane parallel to the virtual ⁇ plane with reference to the second surface of the first compound semiconductor layer.
  • the cross-sectional shape of the first portion of the base surface when cut with is upwardly convex and differentiable, and the cross-sectional shape of the second portion of the base surface is upwardly convex.
  • the process of forming a second sacrificial layer that is present and thinner than the first sacrificial layer is After forming the sacrificial layer / material layer on the base surface A step of exposing the sacrificial layer / material layer by the exposure apparatus by setting the formation pitch of the first portion of the base surface on which the first light reflection layer should be formed to be smaller than the pattern formation limit width of the exposure apparatus to be used.
  • the method for manufacturing a light emitting element array according to [G03].
  • Nanoimprint method A first compound semiconductor layer having a first surface and a second surface facing the first surface, The active layer facing the second surface of the first compound semiconductor layer, and A second compound semiconductor layer having a first surface facing the active layer and a second surface facing the first surface, Laminated structure, The first light reflecting layer formed on the base surface located on the first surface side of the first compound semiconductor layer, and A second light reflecting layer formed on the second surface side of the second compound semiconductor layer and having a flat shape, Is equipped with The base surface extends into a peripheral region surrounded by a plurality of light emitting elements.
  • the base surface is a method for manufacturing a light emitting element array composed of a plurality of light emitting elements which are uneven and differentiable. Prepare a mold with a surface complementary to the base surface, After forming the laminated structure, a second light reflecting layer is formed on the second surface side of the second compound semiconductor layer, and then a second light reflecting layer is formed.
  • the shape of the surface complementary to the base surface of the mold is transferred to the sacrificial layer, and after forming an uneven portion on the sacrificial layer, By etching back the sacrificial layer and further etching back from the base surface toward the inside, a convex portion is formed in the first portion of the base surface with reference to the second surface of the first compound semiconductor layer, and the base portion is formed. After forming at least a recess in the second part of the surface A first light-reflecting layer is formed on the first portion of the base surface, A method for manufacturing a light emitting element array including each process.
  • 10A, 10B, 10C, 10D, 10E, 10F Light emitting element (surface emitting element, surface emitting laser element), 11 ... Compound semiconductor substrate (light emitting element array manufacturing substrate), 11a ... First compound 1st surface of compound semiconductor substrate (base for manufacturing light emitting element array) facing the semiconductor layer, 11b ... 2nd surface of compound semiconductor substrate (board for manufacturing light emitting element array) facing the first compound semiconductor layer, 20 ... Laminated structure, 21 ... 1st compound semiconductor layer, 21a ... 1st surface of 1st compound semiconductor layer, 21b ... 2nd surface of 1st compound semiconductor layer, 22 ... 2 compound semiconductor layer, 22a ... 1st surface of 2nd compound semiconductor layer, 22b ...
  • 2nd surface of 2nd compound semiconductor layer, 23 ... active layer (light emitting layer), 31 ... 1st Electrodes, 32 ... 2nd electrode, 33 ... 2nd pad electrode, 34 ... Insulating layer (current constriction layer), 34A ... Opening provided in insulation layer (current constriction layer), 35 ... Bump, 41 ... 1st light reflecting layer, 42 ... 2nd light reflecting layer, 42A ... Forward tapered inclined portion formed on the 2nd light reflecting layer, 48 ... Joining Layer, 49 ... Support substrate, 51, 61 ... Current injection region, 61A ... Current injection region, 61B ... Current non-injection region, 52, 62 ... Current non-injection / inner region, 53 , 63 ...
  • Mode loss action site (mode loss action layer), 54A, 54B, 64A ... Openings formed in the mode loss action site, 55, 65 ... -Mode loss action region, 71 ... light absorbing material layer, 81, 81', 181, 181', 281' ... first sacrificial layer, 82, 182, 182', 282' ... second sacrificial layer , 83, 83'... the part of the first sacrificial layer for forming the central part of the second part, 90, 190 ... the base surface, 90 bd ... the first part and the second part. Boundary with, 91, 191 ... First portion of base surface, 91'...
  • Boundary area with the first part in the second part 192A ... Boundary area between the second part of the base surface and the exposed surface of the first surface of the first compound semiconductor layer.
  • 93 An annular convex shape surrounding the first portion of the base surface, 94A ... A downwardly convex shape extending from the annular convex shape toward the first portion of the base surface, 94B ... A region surrounded by an annular convex shape in the second portion of the base surface, 95 ... base material, 96 ... unevenness for forming the base surface, 97 ... flattening film, 99. ⁇ ⁇ ⁇ Peripheral area

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

発光素子アレイは、発光素子10Aが、複数、配列されて成り;各発光素子10Aは、第1面21a及び第2面21bを有する第1化合物半導体層21、第1化合物半導体層21の第2面21bと面する活性層23、並びに、第1面22a及び第2面22bを有する第2化合物半導体層22が積層された積層構造体20;第1化合物半導体層21の第1面側に位置する基部面90の上に形成された第1光反射層41、並びに;第2化合物半導体層22の第2面側に形成され、平坦な形状を有する第2光反射層42を備えており、基部面90は、複数の発光素子によって囲まれた周辺領域99に延在しており、基部面90は、凹凸状であり、且つ、微分可能である。

Description

発光素子、発光素子アレイ及び発光素子アレイの製造方法
 本開示は、発光素子、発光素子アレイ及び発光素子アレイの製造方法に関する。
 面発光レーザ素子(VCSEL)から成る発光素子においては、一般に、2つの光反射層(Distributed Bragg Reflector 層、DBR層)の間でレーザ光を共振させることによってレーザ発振が生じる。そして、n型化合物半導体層(第1化合物半導体層)、化合物半導体から成る活性層(発光層)及びp型化合物半導体層(第2化合物半導体層)が積層された積層構造体を有する面発光レーザ素子においては、一般に、p型化合物半導体層上に透明導電性材料から成る第2電極を形成し、第2電極の上に絶縁材料の積層構造から成る第2光反射層を形成する。また、n型化合物半導体層上に(導電性の基板上にn型化合物半導体層が形成されている場合には基板の露出面上に)、絶縁材料の積層構造から成る第1光反射層及び第1電極を形成する。
 第1光反射層が凹面鏡としても機能する構造が、例えば、WO2018/083877A1に開示されている。ここで、この国際公開公報に開示された技術にあっては、活性層を基準として、例えば、n型化合物半導体層に凸部が形成されており、凸部上に第1光反射層が形成されている。
WO2018/083877A1
 ところで、この国際公開公報に開示された技術にあっては、図67に模式的な一部端面図を示すように、平坦な第1化合物半導体層21から凸部21’が立ち上がっている。尚、凸部の立ち上がり部分を図67においては、矢印「A」で示す。また、図67における参照番号に関しては、実施例において説明する。従って、何らかの原因によって発光素子に外力が加わった場合、凸部の立ち上がり部分に応力が集中し、第1化合物半導体層等に損傷が発生する虞がある。
 従って、本開示の目的は、外力が加わっても損傷し難い構成、構造の発光素子、係る発光素子を備えた発光素子アレイ、及び、係る発光素子を備えた発光素子アレイの製造方法を提供することにある。
 上記の目的を達成するための本開示の第1の態様~第2の態様に係る発光素子アレイは、発光素子が、複数、配列されて成り、
 各発光素子は、
 第1面、及び、第1面と対向する第2面を有する第1化合物半導体層、
 第1化合物半導体層の第2面と面する活性層、並びに、
 活性層と面する第1面、及び、第1面と対向する第2面を有する第2化合物半導体層、
が積層された積層構造体、
 第1化合物半導体層の第1面側に位置する基部面の上に形成された第1光反射層、並びに、
 第2化合物半導体層の第2面側に形成され、平坦な形状を有する第2光反射層、
を備えている。
 そして、本開示の第1の態様に係る発光素子アレイにおいて、
 基部面は、複数の発光素子によって囲まれた周辺領域に延在しており、
 基部面は、凹凸状であり、且つ、微分可能である。
 また、本開示の第2の態様に係る発光素子アレイにおいて、
 第1光反射層が形成される基部面の部分を基部面の第1の部分、基部面の第1の部分の一部から延在する基部面の部分を基部面の第2の部分と呼び、
 基部面の第1の部分の中心と基部面の第2の部分の中心とを結ぶ線分の第1化合物半導体層の第1面への正射影像に直交し、基部面の第1の部分の中心を通り、積層構造体の厚さ方向と平行な仮想平面を仮想ηξ平面と呼ぶとき、
 基部面の第1の部分の高さは、基部面の第2の部分の高さよりも高く、
 第1化合物半導体層の第2面を基準として、仮想ηξ平面と平行な仮想平面で切断したときの基部面の第1の部分の断面形状は上に凸状の形状を有し、且つ、微分可能であり、基部面の第2の部分の断面形状は上に凸状の形状を有し、且つ、微分可能であり、
 基部面の第1の部分と基部面の第2の部分とは滑らかに繋がっている。
 ここで、基部面をz=f(x,y)で表すとき、基部面における微分値は、
∂z/∂x=[∂f(x,y)/∂x]y
∂z/∂y=[∂f(x,y)/∂y]x
で得ることができる。
 上記の目的を達成するための本開示の第1の態様~第2の態様に係る発光素子は、
 第1面、及び、第1面と対向する第2面を有する第1化合物半導体層、
 第1化合物半導体層の第2面と面する活性層、並びに、
 活性層と面する第1面、及び、第1面と対向する第2面を有する第2化合物半導体層、
が積層された積層構造体、
 第1化合物半導体層の第1面側に位置する基部面の上に形成された第1光反射層、並びに、
 第2化合物半導体層の第2面側に形成され、平坦な形状を有する第2光反射層、
を備えている。
 そして、本開示の第1の態様に係る発光素子において、
 基部面は、周辺領域に延在しており、
 基部面は、凹凸状であり、且つ、微分可能である。
 また、本開示の第2の態様に係る発光素子において、
 第1光反射層が形成される基部面の部分を基部面の第1の部分、基部面の第1の部分の一部から延在する基部面の部分を基部面の第2の部分と呼び、
 基部面の第1の部分の中心と基部面の第2の部分の中心とを結ぶ線分の第1化合物半導体層の第1面への正射影像に直交し、基部面の第1の部分の中心を通り、積層構造体の厚さ方向と平行な仮想平面を仮想ηξ平面と呼ぶとき、
 基部面の第1の部分の高さは、基部面の第2の部分の高さよりも高く、
 第1化合物半導体層の第2面を基準として、仮想ηξ平面と平行な仮想平面で切断したときの基部面の第1の部分の断面形状は上に凸状の形状を有し、且つ、微分可能であり、基部面の第2の部分の断面形状は上に凸状の形状を有し、且つ、微分可能であり、
 基部面の第1の部分と基部面の第2の部分とは滑らかに繋がっている。
 上記の目的を達成するための本開示の第1の態様~第3の態様に係る発光素子アレイの製造方法は、
 第1面、及び、第1面と対向する第2面を有する第1化合物半導体層、
 第1化合物半導体層の第2面と面する活性層、並びに、
 活性層と面する第1面、及び、第1面と対向する第2面を有する第2化合物半導体層、
が積層された積層構造体、
 第1化合物半導体層の第1面側に位置する基部面の上に形成された第1光反射層、並びに、
 第2化合物半導体層の第2面側に形成され、平坦な形状を有する第2光反射層、
を備えている発光素子アレイの製造方法である。
 そして、本開示の第1の態様に係る発光素子アレイの製造方法は、更に、
 基部面は、複数の発光素子によって囲まれた周辺領域に延在しており、
 基部面は、凹凸状であり、且つ、微分可能である発光素子の複数から構成された発光素子アレイの製造方法であって、
 積層構造体を形成した後、第2化合物半導体層の第2面側に第2光反射層を形成し、次いで、
 第1光反射層を形成すべき基部面の第1の部分の上に第1犠牲層を形成した後、第1犠牲層の表面を凸状とし、その後、
 第1犠牲層と第1犠牲層との間に露出した基部面の第2の部分の上及び第1犠牲層の上に第2犠牲層を形成して第2犠牲層の表面を凹凸状とし、次いで、
 第2犠牲層及び第1犠牲層をエッチバックし、更に、基部面から内部に向けてエッチバックすることで、第1化合物半導体層の第2面を基準として、基部面の第1の部分に凸部を形成し、基部面の第2の部分に少なくとも凹部を形成した後、
 基部面の第1の部分の上に第1光反射層を形成する、
各工程を備えている。
 また、本開示の第2の態様に係る発光素子アレイの製造方法は、更に、
 基部面は、複数の発光素子によって囲まれた周辺領域に延在しており、
 基部面は、凹凸状であり、且つ、微分可能である発光素子の複数から構成された発光素子アレイの製造方法であって、
 積層構造体を形成した後、第2化合物半導体層の第2面側に第2光反射層を形成し、次いで、
 第1光反射層を形成すべき基部面の第1の部分の上に第1犠牲層を形成した後、第1犠牲層の表面を凸状とし、その後、
 第1犠牲層をエッチバックし、更に、基部面から内部に向けてエッチバックすることで、第1化合物半導体層の第2面を基準として、基部面の第1の部分に凸部を形成し、次いで、
 基部面に第2犠牲層を形成した後、第2犠牲層をエッチバックし、更に、基部面から内部に向けてエッチバックすることで、第1化合物半導体層の第2面を基準として、基部面の第1の部分に凸部を形成し、基部面の第2の部分に少なくとも凹部を形成した後、
 基部面の第1の部分の上に第1光反射層を形成する、
各工程を備えている。
 更には、本開示の第3の態様に係る発光素子アレイの製造方法は、更に、
 第1光反射層が形成される基部面の部分を基部面の第1の部分、基部面の第1の部分の一部から延在する基部面の部分を基部面の第2の部分と呼び、
 基部面の第1の部分の中心と基部面の第2の部分の中心とを結ぶ線分の第1化合物半導体層の第1面への正射影像に直交し、基部面の第1の部分の中心を通り、積層構造体の厚さ方向と平行な仮想平面を仮想ηξ平面と呼ぶとき、
 基部面の第1の部分の高さは、基部面の第2の部分の高さよりも高い発光素子アレイの製造方法であって、
 積層構造体を形成した後、第2化合物半導体層の第2面側に第2光反射層を形成し、次いで、
 第1光反射層を形成すべき基部面の第1の部分の上に第1犠牲層を形成し、併せて、基部面の第2の部分の上に、第1犠牲層から延在し、第1犠牲層よりも薄い第2犠牲層を形成し、その後、第1犠牲層及び第2犠牲層を凸状とし、次いで、
 第1犠牲層及び第2犠牲層をエッチバックし、更に、基部面から内部に向けてエッチバックすることで、第1化合物半導体層の第2面を基準として、仮想ηξ平面と平行な仮想平面で切断したときの基部面の第1の部分の断面形状は上に凸状の形状を有し、且つ、微分可能であり、基部面の第2の部分の断面形状は上に凸状の形状を有し、且つ、微分可能であり、基部面の第1の部分と基部面の第2の部分とは滑らかに繋がっている基部面を得た後、
 基部面の第1の部分の上に第1光反射層を形成する、
各工程を備えている。
図1は、実施例1の発光素子の模式的な一部端面図である。 図2は、実施例1の発光素子の変形例(変形例-1)の模式的な一部端面図である。 図3は、実施例1の発光素子の変形例(変形例-2)の模式的な一部端面図である。 図4は、実施例1の発光素子アレイの模式的な一部端面図である。 図5は、実施例1の発光素子アレイの模式的な一部端面図である。 図6は、実施例1の発光素子アレイの模式的な一部端面図である。 図7は、実施例1の発光素子アレイにおける基部面の第1の部分及び第2の部分の配置を示す模式的な平面図である。 図8は、実施例1の発光素子アレイにおける第1光反射層及び第1電極の配置を示す模式的な平面図である。 図9は、実施例1の発光素子アレイにおける基部面の第1の部分及び第2の部分の配置を示す模式的な平面図である。 図10は、実施例1の発光素子アレイにおける第1光反射層及び第1電極の配置を示す模式的な平面図である。 図11A及び図11Bは、実施例1の発光素子の製造方法を説明するための積層構造体等の模式的な一部端面図である。 図12は、図11Bに引き続き、実施例1の発光素子の製造方法を説明するための積層構造体等の模式的な一部端面図である。 図13は、図12に引き続き、実施例1の発光素子の製造方法を説明するための積層構造体等の模式的な一部端面図である。 図14A及び図14Bは、図13に引き続き、実施例1の発光素子アレイの製造方法を説明するための第1化合物半導体層等の模式的な一部端面図である。 図15A、図15B及び図15Cは、図14Bに引き続き、実施例1の発光素子アレイの製造方法を説明するための第1化合物半導体層等の模式的な一部端面図である。 図16A及び図16Bは、図15Cに引き続き、実施例1の発光素子アレイの製造方法を説明するための第1化合物半導体層等の模式的な一部端面図である。 図17は、実施例2の発光素子の模式的な一部端面図である。 図18は、実施例2の発光素子アレイの模式的な一部端面図である。 図19は、実施例2の発光素子アレイにおける基部面の第1の部分及び第2の部分の配置を示す模式的な平面図である。 図20は、実施例2の発光素子アレイにおける第1光反射層及び第1電極の配置を示す模式的な平面図である。 図21は、実施例2の発光素子アレイにおける基部面の第1の部分及び第2の部分の配置を示す模式的な平面図である。 図22は、実施例2の発光素子アレイにおける第1光反射層及び第1電極の配置を示す模式的な平面図である。 図23A及び図23Bは、実施例2の発光素子アレイの製造方法を説明するための第1化合物半導体層等の模式的な一部端面図である。 図24A及び図24Bは、図23Bに引き続き、実施例2の発光素子アレイの製造方法を説明するための第1化合物半導体層等の模式的な一部端面図である。 図25A及び図25Bは、図24Bに引き続き、実施例2の発光素子アレイの製造方法を説明するための第1化合物半導体層等の模式的な一部端面図である。 図26は、実施例3の発光素子アレイの模式的な一部端面図である。 図27は、実施例3の発光素子アレイの模式的な一部端面図である。 図28は、実施例3の発光素子アレイにおける基部面の第1の部分及び第2の部分の配置を示す模式的な平面図である。 図29A及び図29Bは、実施例4の発光素子アレイにおける基部面の第1の部分及び第2の部分の配置を示す模式的な平面図である。 図30は、実施例5の発光素子の模式的な一部端面図である。 図31は、実施例6の発光素子の模式的な一部端面図である。 図32は、実施例6の発光素子の変形例の模式的な一部端面図である。 図33A、図33B及び図33Cは、実施例7の発光素子の製造方法を説明するための積層構造体等の模式的な一部端面図である。 図34A図34B及び図34Cは、実施例9の発光素子の製造方法を説明するための積層構造体等の模式的な一部端面図である。 図35は、実施例10の発光素子の模式的な一部端面図である。 図36は、実施例10の発光素子の模式的な一部端面図である。 図37は、実施例10の発光素子の模式的な一部端面図である。 図38は、実施例10の発光素子アレイの模式的な一部端面図である。 図39は、実施例10の発光素子アレイの模式的な一部端面図である。 図40は、実施例10の発光素子アレイの模式的な一部端面図である。 図41は、実施例10の発光素子アレイにおける基部面の第1の部分及び第2の部分の配置状態を示す図である。 図42A、図42B及び図42Cは、それぞれ、図41の矢印A-A、矢印B-B及び矢印C-Cに沿った第1化合物半導体層等の模式的な一部端面図である。 図43は、図42Aの一部を拡大した模式的な一部端面図である。 図44は、実施例10の発光素子アレイにおける基部面の第1の部分及び第2の部分を形成するための第1犠牲層及び第2犠牲層の配置状態である。 図45は、実施例10の発光素子アレイにおける基部面の第1の部分及び第2の部分を形成するための第1犠牲層及び第2犠牲層の配置状態である。 図46A並びに図46Bは、それぞれ、実施例10の発光素子アレイにおける基部面の第1の部分及び第2の部分を形成するための第1犠牲層及び第2犠牲層の配置状態、並びに、図46Aの矢印B-Bに沿った第1化合物半導体層等の模式的な一部端面図である。 図47は、実施例10の発光素子アレイにおける基部面の第1の部分及び第2の部分を形成するための第1犠牲層及び第2犠牲層の配置状態である。 図48A、図48B及び図48Cは、実施例10の発光素子アレイの製造方法を説明するための、図44の矢印A-A、矢印B-B及び矢印C-Cに沿った第1化合物半導体層等の模式的な一部端面図である。 図49A、図49B及び図49Cは、図48A、図48B及び図48Cに引き続き、実施例10の発光素子アレイの製造方法を説明するための、図44の矢印A-A、矢印B-B及び矢印C-Cに沿った第1化合物半導体層等の模式的な一部端面図である。 図50A並びに図50Bは、実施例11の発光素子アレイにおける基部面の第1の部分及び第2の部分を形成するための第1犠牲層及び第2犠牲層の配置状態、並びに、第1化合物半導体層等の模式的な一部端面図である。 図51は、実施例13の発光素子の模式的な一部端面図である。 図52A及び図52Bは、実施例13の発光素子の製造方法を説明するための積層構造体等の模式的な一部端面図である。 図53の(A)、(B)及び(C)は、それぞれ、従来の発光素子、実施例13の発光素子及び実施例18の発光素子における光場強度を示す概念図である。 図54は、実施例14の発光素子の模式的な一部端面図である。 図55は、実施例15の発光素子の模式的な一部端面図である。 図56A及び図56Bは、それぞれ、実施例16の発光素子の模式的な一部端面図、及び、実施例16の発光素子の要部を切り出した模式的な一部断面図である。 図57は、実施例17の発光素子の模式的な一部端面図である。 図58は、実施例18の発光素子の模式的な一部端面図である。 図59は、実施例19の発光素子の模式的な一部断面図である。 図60は、実施例19の発光素子の模式的な一部断面図と、縦モードAと縦モードBの2つの縦モードを重ね合わせた図である。 図61は、実施例22の発光素子の模式的な一部断面図である。 図62は、同一の曲率半径を有する2つの凹面鏡部で挟まれたファブリペロー型共振器を想定したときの概念図である。 図63は、ω0の値と共振器長LORの値と第1光反射層の凹面鏡部の曲率半径R1の値の関係を示すグラフである。 図64は、ω0の値と共振器長LORの値と第1光反射層の凹面鏡部の曲率半径R1の値の関係を示すグラフである。 図65A及び図65Bは、それぞれ、ω0の値が「正」であるときのレーザ光の集光状態を模式的に示す図、及び、ω0の値が「負」であるときのレーザ光の集光状態を模式的に示す図である。 図66A及び図66Bは、活性層によって決まるゲインスペクトル内に存在する縦モードを模式的に示す概念図である。 図67は、従来の発光素子の模式的な一部端面図である。 図68A及び図68Bは、従来の技術において得られるレジスト材料層(犠牲層に相当する)の模式的な断面形状を示す図である。
 以下、図面を参照して、実施例に基づき本開示を説明するが、本開示は実施例に限定されるものではなく、実施例における種々の数値や材料は例示である。尚、説明は、以下の順序で行う。
1.本開示の発光素子、本開示の発光素子アレイ、及び、本開示の第1の態様~第2の態様に係る発光素子アレイの製造方法、全般に関する説明
2.実施例1(本開示の第1の態様に係る発光素子、本開示の第1の態様に係る発光素子アレイ、及び、本開示の第1の態様に係る発光素子アレイの製造方法、並びに、第1構成の発光素子、第1-A構成の発光素子、第2構成の発光素子)
3.実施例2(実施例1の変形、第1-B構成の発光素子)
4.実施例3(実施例1の別の変形、第1-C構成の発光素子)
5.実施例4(実施例1の更に別の変形)
6.実施例5(実施例1~実施例4の変形、第3構成の発光素子)
7.実施例6(実施例1~実施例4の変形、第4構成の発光素子)
8.実施例7(実施例6の変形)
9.実施例8(実施例1~実施例7の変形)
10.実施例9(本開示の第2の態様に係る発光素子アレイの製造方法)
11.実施例10(本開示の第2の態様に係る発光素子、本開示の第2の態様に係る発光素子アレイ、及び、本開示の第3の態様に係る発光素子アレイの製造方法、並びに、第2構成の発光素子及び第2構成の発光素子)
12.実施例11(実施例10の変形)
13.実施例12(実施例1~実施例11の変形、第5構成の発光素子)
14.実施例13(実施例1~実施例12の変形、第6-A構成の発光素子)
15.実施例14(実施例13の変形、第6-B構成の発光素子)
16.実施例15(実施例13~実施例14の変形、第6-C構成の発光素子)
17.実施例16(実施例13~実施例15の変形、第6-D構成の発光素子)
18.実施例17(実施例13~実施例16の変形)
19.実施例18(実施例1~実施例17の変形、第7-A構成の発光素子、第7-B構成の発光素子、第7-C構成の発光素子及び第7-D構成の発光素子)
20.実施例19(実施例1~実施例18の変形、第8構成の発光素子)
21.実施例20(実施例19の変形)
22.実施例21(実施例19の別の変形)
23.実施例22(実施例19~実施例21の変形)
24.その他
〈本開示第1の態様~第2の態様に係る発光素子、本開示の第1の態様~第2の態様に係る発光素子アレイ、及び、本開示の第1の態様~第3の態様に係る発光素子アレイの製造方法、全般に関する説明〉
 本開示の第1の態様に係る発光素子、本開示の第1の態様に係る発光素子アレイを構成する発光素子、本開示の第1の態様~第2の態様に係る発光素子アレイの製造方法によって得られた発光素子を総称して、『本開示の第1の態様に係る発光素子等』と呼ぶ場合がある。また、本開示の第2の態様に係る発光素子、本開示の第2の態様に係る発光素子アレイを構成する発光素子、本開示の第3の態様に係る発光素子アレイの製造方法によって得られた発光素子を総称して、『本開示の第2の態様に係る発光素子等』と呼ぶ場合がある。更には、本開示の第1の態様~第2の態様に係る発光素子等を総称して、『本開示の発光素子等』と呼ぶ場合がある。
 本開示の第3の態様に係る発光素子アレイの製造方法において、
 第1光反射層を形成すべき基部面の第1の部分の上に第1犠牲層を形成し、併せて、基部面の第2の部分の上に、第1犠牲層から延在し、第1犠牲層よりも薄い第2犠牲層を形成する工程は、
 基部面の上に犠牲層・材料層を形成した後、
 第1光反射層を形成すべき基部面の第1の部分の形成ピッチを、使用する露光装置のパターン形成限界幅よりも小さく設定して、犠牲層・材料層を露光装置によって露光する工程を含む形態とすることができる。露光装置として、ステッパやアライナ、電子ビーム描画装置を挙げることができる。露光装置の光源として、例えば、g線(波長436nm)、i線(波長465nm)、KrFエキシマレーザ(波長248nm)、AfFエキシマレーザ(波長193nm)を例示することができる。第1光反射層を形成すべき基部面の第1の部分の形成ピッチを、使用する露光装置のパターン形成限界幅よりも小さく設定して、犠牲層・材料層を露光装置によって露光することで、第1犠牲層を形成すべき犠牲層・材料層の領域に対する露光条件と、第2犠牲層を形成すべき犠牲層・材料層の領域に対する露光条件とが相違する結果、最終的に、第1犠牲層よりも薄い第2犠牲層を形成することができる。
 本開示の第1の態様に係る発光素子等において、第1光反射層は基部面の第1の部分に形成されているが、周辺領域を占める基部面の第2の部分に第1光反射層の延在部が形成されている場合もあるし、第2の部分に第1光反射層の延在部が形成されていない場合もある。
 本開示の第1の態様に係る発光素子等において、基部面は滑らかである形態とすることができる。本開示の第1の態様~第2の態様に係る発光素子等において、「滑らかである」とは、解析学上の用語である。例えば、実変数関数f(x)がa<x<bにおいて微分可能で、且つ、f’(x)が連続ならば、標語的に連続的微分可能であると云えるし、滑らかであるとも表現される。
 上記の好ましい形態を含む本開示の第1の態様に係る発光素子等において、第1化合物半導体層の第2面を基準として、第1光反射層が形成された基部面の第1の部分は上に凸の形状を有する構成とすることができる。係る構成の本開示の第1の態様に係る発光素子等を、『第1構成の発光素子』と呼ぶ。
 第1構成の発光素子において、第1の部分と第2の部分との境界は、
(1)周辺領域に第1光反射層が延在していない場合、第1光反射層の外周部
(2)周辺領域に第1光反射層が延在している場合、第1の部分から第2の部分に亙る基部面における変曲点が存在する部分
であると規定することができる。
 第1構成の発光素子において、第1化合物半導体層の第2面を基準として、周辺領域を占める基部面の第2の部分は下に凸の形状を有する構成とすることができる。係る構成の本開示の第1の態様に係る発光素子等を、『第1-A構成の発光素子』と呼ぶ。そして、第1-A構成の発光素子において、基部面の第1の部分の中心部は、正方形の格子の頂点上に位置する構成とすることができるし、あるいは又、正三角形の格子の頂点上に位置する構成とすることができる。前者の場合、基部面の第2の部分の中心部は正方形の格子の頂点上に位置する構成とすることができ、後者の場合、基部面の第2の部分の中心部は正三角形の格子の頂点上に位置する構成とすることができる。
 第1-A構成の発光素子において、[第1の部分/第2の部分の周辺部から中心部まで]の形状は、
(A)[上に凸の形状/下に凸の形状]
(B)[上に凸の形状/下に凸の形状から線分へと続く]
(C)[上に凸の形状/上に凸の形状から下に凸の形状へと続く]
(D)[上に凸の形状/上に凸の形状から下に凸の形状、線分へと続く]
(E)[上に凸の形状/線分から下に凸の形状へと続く]
(F)[上に凸の形状/線分から下に凸の形状、線分へと続く]
といったケースがある。尚、発光素子においては、第2の部分の中心部で基部面が終端している場合もある。
 あるいは又、第1構成の発光素子において、第1化合物半導体層の第2面を基準として、周辺領域を占める基部面の第2の部分は、周辺領域の中心部に向かって、下に凸の形状、及び、下に凸の形状から延びる上に凸の形状を有する構成とすることができる。係る構成の本開示の第1の態様に係る発光素子等を、『第1-B構成の発光素子』と呼ぶ。そして、第1-B構成の発光素子において、第1化合物半導体層の第2面から基部面の第1の部分の中心部までの距離をL1、第1化合物半導体層の第2面から基部面の第2の部分の中心部までの距離をL2としたとき、
2>L1
を満足する構成とすることができ、また、基部面の第1の部分の中心部の曲率半径(即ち、第1光反射層の曲率半径)をR1、基部面の第2の部分の中心部の曲率半径をR2としたとき、
1>R2
を満足する構成とすることができる。尚、L2/L1の値として、限定するものではないが、
1<L2/L1≦100
を挙げることができるし、R1/R2の値として、限定するものではないが、
1<R1/R2≦100
を挙げることができる。
 上記の好ましい構成を含む第1-B構成の発光素子において、基部面の第1の部分の中心部は正方形の格子の頂点上に位置する構成とすることができ、この場合、基部面の第2の部分の中心部は正方形の格子の頂点上に位置する構成とすることができる。あるいは又、基部面の第1の部分の中心部は正三角形の格子の頂点上に位置する構成とすることができ、この場合、基部面の第2の部分の中心部は正三角形の格子の頂点上に位置する構成とすることができる。
 第1-B構成の発光素子において、[第1の部分/第2の部分の周辺部から中心部まで]の形状は、
(A)[上に凸の形状/下に凸の形状から上に凸の形状へと続く]
(B)[上に凸の形状/上に凸の形状から下に凸の形状、上に凸の形状へと続く]
(C)[上に凸の形状/線分から下に凸の形状、上に凸の形状へと続く]
といったケースがある。
 あるいは又、第1構成の発光素子において、第1化合物半導体層の第2面を基準として、周辺領域を占める基部面の第2の部分は、基部面の第1の部分を取り囲む環状の凸の形状、及び、環状の凸の形状から基部面の第1の部分に向かって延びる下に凸の形状を有する構成とすることができる。係る構成の本開示の第1の態様に係る発光素子等を、『第1-C構成の発光素子』と呼ぶ。
 第1-C構成の発光素子において、第1化合物半導体層の第2面から基部面の第1の部分の中心部までの距離をL1、第1化合物半導体層の第2面から基部面の第2の部分の環状の凸の形状の頂部までの距離をL2’としたとき、
2’>L1
を満足する構成とすることができ、また、基部面の第1の部分の中心部の曲率半径(即ち、第1光反射層の曲率半径)をR1、基部面の第2の部分の環状の凸の形状の頂部の曲率半径をR2’としたとき、
1>R2
を満足する構成とすることができる。尚、L2’/L1の値として、限定するものではないが、
1<L2’/L1≦100
を挙げることができるし、R1/R2’の値として、限定するものではないが、
1<R1/R2’≦100
を挙げることができる。
 第1-C構成の発光素子において、[第1の部分/第2の部分の周辺部から中心部まで]の形状は、
(A)[上に凸の形状/下に凸の形状から上に凸の形状、下に凸の形状へと続く]
(B)[上に凸の形状/下に凸の形状から上に凸の形状、下に凸の形状、線分へと続く]
(C)[上に凸の形状/上に凸の形状から下に凸の形状、上に凸の形状、下に凸の形状へと続く]
(D)[上に凸の形状/上に凸の形状から下に凸の形状、上に凸の形状、下に凸の形状、線分へと続く]
(E)[上に凸の形状/線分から下に凸の形状、上に凸の形状、下に凸の形状へと続く]
(F)[上に凸の形状/線分から下に凸の形状、上に凸の形状、下に凸の形状、線分へと続く]
といったケースがある。尚、発光素子においては、第2の部分の中心部で基部面が終端している場合もある。
 以上に説明した好ましい構成を含む第1-B構成の発光素子あるいは第1-C構成の発光素子において、基部面の第2の部分における凸の形状の部分に対向した第2化合物半導体層の第2面側の部分には、バンプが配設されている構成とすることができる。あるいは又、以上に説明した好ましい構成を含む第1-A構成の発光素子において、あるいは又、本開示の第2の態様に係る発光素子等において、基部面の第1の部分の中心部に対向した第2化合物半導体層の第2面側の部分には、バンプが配設されている構成とすることができる。バンプとして、金(Au)バンプ、半田バンプ、インジウム(In)バンプを例示することができるし、バンプの配設方法は周知の方法とすることができる。バンプは、具体的には、第2電極上に設けられた第2パッド電極(後述する)の上に設けられており、あるいは又、第2パッド電極の延在部上に設けられている。
 あるいは又、バンプの代わりにロウ材を用いることもできる。ロウ材として、例えば、In(インジウム:融点157゜C);インジウム-金系の低融点合金;Sn80Ag20(融点220~370゜C)、Sn95Cu5(融点227~370゜C)等の錫(Sn)系高温はんだ;Pb97.5Ag2.5(融点304゜C)、Pb94.5Ag5.5(融点304~365゜C)、Pb97.5Ag1.5Sn1.0(融点309゜C)等の鉛(Pb)系高温はんだ;Zn95Al5(融点380゜C)等の亜鉛(Zn)系高温はんだ;Sn5Pb95(融点300~314゜C)、Sn2Pb98(融点316~322゜C)等の錫-鉛系標準はんだ;Au88Ga12(融点381゜C)等のろう材(以上の添字は全て原子%を表す)を例示することができる。
 更には、以上に説明した好ましい形態、構成を含む本開示の第1の態様~第2の態様に係る発光素子アレイにおいて、あるいは又、以上に説明した好ましい形態、構成を含む本開示の第1の態様~第3の態様に係る発光素子アレイの製造方法によって得られた発光素子アレイにおいて、発光素子の形成ピッチは、3μm以上、50μm以下、好ましくは5μm以上、30μm以下、より好ましくは8μm以上、25μm以下であることが望ましい。
 更には、以上に説明した好ましい形態、構成を含む本開示の第1の態様~第2の態様に係る発光素子等において、基部面の第1の部分の中心部の曲率半径R1は、1×10-5m以上、好ましくは3×10-5m以上であることが望ましい。更には、3×10-4m以上であってもよい。但し、いずれの場合も、R1の値は共振器長LORの値よりも大きい。
 また、以上に説明した好ましい形態、構成を含む本開示の第1の態様に係る発光素子等において、基部面の第2の部分の中心部の曲率半径R2は、1×10-6m以上、好ましくは3×10-6m以上、より好ましくは5×10-6m以上であることが望ましいし、基部面の第2の部分の環状の凸の形状の頂部の曲率半径R2’は、1×10-6m以上、好ましくは3×10-6m以上、より好ましくは5×10-6m以上であることが望ましい。
 更には、以上に説明した好ましい形態、構成を含む本開示の発光素子等において、積層構造体は、GaN系化合物半導体、InP系化合物半導体及びGaAs系化合物半導体から成る群から選択された少なくとも1種類の材料から成る構成とすることができる。具体的には、積層構造体は、
(a)GaN系化合物半導体から成る構成
(b)InP系化合物半導体から成る構成
(c)GaAs系化合物半導体から成る構成
(d)GaN系化合物半導体及びInP系化合物半導体から成る構成
(e)GaN系化合物半導体及びGaAs系化合物半導体から成る構成
(f)InP系化合物半導体及びGaAs系化合物半導体から成る構成
(g)GaN系化合物半導体、InP系化合物半導体及びGaAs系化合物半導体から成る構成
を挙げることができる。
 上記の好ましい形態に基づき製造された発光素子アレイを構成する発光素子を含む本開示の第2の態様に係る発光素子等において、積層構造体の厚さ方向と平行であって、基部面の第1の部分の中心を通り、仮想ηξ平面と直交する仮想平面を仮想ζξ平面と呼ぶとき、
 第1化合物半導体層の第2面を基準として、仮想ζξ平面で基部面の第1の部分及び第2の部分を切断したときの基部面の第1の部分は、上に凸状の形状を有し、第2の部分との境界領域及びその近傍において下に凸状の形状を有し、基部面の第2の部分は、第1の部分との境界領域及びその近傍において下に凸状の形状を有する形態とすることができる。そして、この場合、第1の部分と第2の部分との境界領域及びその近傍における基部面は、具体的には、鞍部の形状を有する形態とすることができる。
 以上に説明した好ましい形態を含む本開示の第2の態様に係る発光素子等において、基部面の第1の部分の中心部は、正方形の格子の頂点上に位置する構成とすることができるし、あるいは又、正三角形の格子の頂点上に位置する構成とすることができる。
 基部面の第1の部分及び第2の部分を形成するための犠牲層の形成方法として、スクリーン印刷法、インクジェット印刷法、メタルマスク印刷法を含む各種印刷法;スピンコート法;金型等を用いた転写法;ナノインプリント法;3Dプリンティング技術(例えば、光造形3Dプリンタあるいは2光子吸収マイクロ3Dプリンタを用いた3Dプリンティング技術);物理的気相成長法(例えば、電子ビーム蒸着法や熱フィラメント蒸着法といった真空蒸着法、スパッタリング法、イオンプレーティング法、レーザアブレーション法を含むPVD法);各種化学的気相成長法(CVD法);リフトオフ法;パルスレーザによる微細加工技術等を挙げることができるし、これらの方法とエッチング法との組合せを挙げることもできる。
 以上に説明した好ましい形態、構成を含む本開示の発光素子等において、共振器長をLORとしたとき、1×10-5m≦LORを満足することが好ましい。
 以上に説明した好ましい形態、構成を含む本開示の第1の態様に係る発光素子等において、積層構造体の積層方向を含む仮想平面で基部面を切断したときの基部面の第1の部分が描く図形は、また、以上に説明した好ましい形態、構成を含む本開示の第2の態様に係る発光素子等において、仮想ζξ平面で基部面の第1の部分を切断したときの基部面の第1の部分において凸状の形状を有する領域は、円の一部、放物線の一部、サイン曲線の一部、楕円の一部、カテナリー曲線の一部である構成とすることができる。図形は、厳密には円の一部ではない場合もあるし、厳密には放物線の一部ではない場合もあるし、厳密にはサイン曲線の一部ではない場合もあるし、厳密には楕円の一部ではない場合もあるし、厳密にはカテナリー曲線の一部ではない場合もある。即ち、概ね円の一部である場合、概ね放物線の一部である場合、概ねサイン曲線の一部である場合、概ね楕円の一部である場合、概ねカテナリー曲線の一部である場合も、「図形は、円の一部、放物線の一部、サイン曲線の一部、概ね楕円の一部である、概ねカテナリー曲線の一部である」ことに包含される。これらの曲線の一部が線分で置き変えられていてもよい。即ち、基部面の第1の部分の頂部が描く図形は、円の一部、放物線の一部、サイン曲線の一部、楕円の一部、カテナリー曲線の一部であり、基部面の第1の部分の裾の部分が描く図形は線分である構成とすることもできる。基部面が描く図形は、基部面の形状を計測器で計測し、得られたデータを最小自乗法に基づき解析することで求めることができる。
 更には、以上に説明した好ましい形態、構成を含む本開示の発光素子等において、第1化合物半導体層の第1面が基部面を構成する形態とすることができる。このような構成の発光素子を、便宜上、『第2構成の発光素子』と呼ぶ。あるいは又、第1化合物半導体層の第1面と第1光反射層との間には化合物半導体基板が配されており、基部面は化合物半導体基板の表面から構成されている構成とすることができる。このような構成の発光素子を、便宜上、『第3構成の発光素子』と呼ぶ。この場合、例えば、化合物半導体基板はGaN基板から成る構成とすることができる。GaN基板として、極性基板、半極性基板、無極性基板のいずれを用いてもよい。化合物半導体基板の厚さとして、5×10-5m乃至1×10-4mを例示することができるが、このような値に限定するものではない。あるいは又、第1化合物半導体層の第1面と第1光反射層との間には基材が配されており、あるいは又、第1化合物半導体層の第1面と第1光反射層との間には化合物半導体基板及び基材が配されており、基部面は基材の表面から構成されている構成とすることができる。このような構成の発光素子を、便宜上、『第4構成の発光素子』と呼ぶ。基材を構成する材料として、TiO2、Ta25、SiO2等の透明な誘電体材料、シリコーン系樹脂、エポキシ系樹脂を例示することができる。
 更には、以上に説明した好ましい形態、構成を含む本開示の発光素子等において、積層構造体の熱伝導率の値は、第1光反射層の熱伝導率の値よりも高い構成とすることができる。第1光反射層を構成する誘電体材料の熱伝導率の値は、一般に、10ワット/(m・K)程度あるいはそれ以下である。一方、積層構造体を構成するGaN系化合物半導体の熱伝導率の値は、50ワット/(m・K)程度乃至100ワット/(m・K)程度である。
 以上に説明した好ましい形態、構成を含む本開示の発光素子等において、活性層と第1光反射層との間に位置する各種の化合物半導体層(化合物半導体基板を含む)を構成する材料にあっては、10%以上の屈折率の変調が無いこと(積層構造体の平均屈折率を基準として、10%以上の屈折率差が無いこと)が好ましく、これによって、共振器内の光場の乱れ発生を抑制することができる。
 以上に説明した好ましい形態、構成を含む本開示の発光素子等によって、第1光反射層を介してレーザ光を出射する面発光レーザ素子(垂直共振器レーザ、VCSEL)を構成することができるし、あるいは又、第2光反射層を介してレーザ光を出射する面発光レーザ素子を構成することもできる。場合によっては、発光素子製造用基板(後述する)を除去してもよい。
 本開示の発光素子等において、積層構造体は、具体的には、前述したとおり、例えば、AlInGaN系化合物半導体から成る構成とすることができる。ここで、AlInGaN系化合物半導体として、より具体的には、GaN、AlGaN、InGaN、AlInGaNを挙げることができる。更には、これらの化合物半導体に、所望に応じて、ホウ素(B)原子やタリウム(Tl)原子、ヒ素(As)原子、リン(P)原子、アンチモン(Sb)原子が含まれていてもよい。活性層は、量子井戸構造を有することが望ましい。具体的には、単一量子井戸構造(SQW構造)を有していてもよいし、多重量子井戸構造(MQW構造)を有していてもよい。量子井戸構造を有する活性層は、井戸層及び障壁層が、少なくとも1層、積層された構造を有するが、(井戸層を構成する化合物半導体,障壁層を構成する化合物半導体)の組合せとして、(InyGa(1-y)N,GaN)、(InyGa(1-y)N,InzGa(1-z)N)[但し、y>z]、(InyGa(1-y)N,AlGaN)を例示することができる。第1化合物半導体層を第1導電型(例えば、n型)の化合物半導体から構成し、第2化合物半導体層を第1導電型とは異なる第2導電型(例えば、p型)の化合物半導体から構成することができる。第1化合物半導体層、第2化合物半導体層は、第1クラッド層、第2クラッド層とも呼ばれる。第1化合物半導体層、第2化合物半導体層は、単一構造の層であってもよいし、多層構造の層であってもよいし、超格子構造の層であってもよい。更には、組成傾斜層、濃度傾斜層を備えた層とすることもできる。
 あるいは又、積層構造体を構成するIII族原子として、ガリウム(Ga)、インジウム(In)、アルミニウム(Al)を挙げることができるし、積層構造体を構成するV族原子として、ヒ素(As)、リン(P)、アンチモン(Sb)、窒素(N)を挙げることができる。具体的には、AlAs、GaAs、AlGaAs、AlP、GaP、GaInP、AlInP、AlGaInP、AlAsP、GaAsP、AlGaAsP、AlInAsP、GaInAsP、AlInAs、GaInAs、AlGaInAs、AlAsSb、GaAsSb、AlGaAsSb、AlN、GaN、InN、AlGaN、GaNAs、GaInNAsを挙げることができるし、活性層を構成する化合物半導体として、GaAs、AlGaAs、GaInAs、GaInAsP、GaInP、GaSb、GaAsSb、GaN、InN、GaInN、GaInNAs、GaInNAsSbを挙げることができる。
 量子井戸構造として、2次元量子井戸構造、1次元量子井戸構造(量子細線)、0次元量子井戸構造(量子ドット)を挙げることができる。量子井戸を構成する材料として、例えば、Si;Se;カルコパイライト系化合物であるCIGS(CuInGaSe)、CIS(CuInSe2)、CuInS2、CuAlS2、CuAlSe2、CuGaS2、CuGaSe2、AgAlS2、AgAlSe2、AgInS2、AgInSe2;ペロブスカイト系材料;III-V族化合物であるGaAs、GaP、InP、AlGaAs、InGaP、AlGaInP、InGaAsP、GaN、InAs、InGaAs、GaInNAs、GaSb、GaAsSb;CdSe、CdSeS、CdS、CdTe、In2Se3、In23、Bi2Se3、Bi23、ZnSe、ZnTe、ZnS、HgTe、HgS、PbSe、PbS、TiO2等を挙げることができるが、これらに限定するものではない。
 積層構造体は、発光素子製造用基板の第2面上に形成され、あるいは又、化合物半導体基板の第2面上に形成される。尚、発光素子製造用基板の第2面は第1化合物半導体層の第1面と対向しており、発光素子製造用基板の第1面は発光素子製造用基板の第2面と対向している。また、化合物半導体基板の第2面は第1化合物半導体層の第1面と対向しており、化合物半導体基板の第1面は化合物半導体基板の第2面と対向している。発光素子製造用基板として、GaN基板、サファイア基板、GaAs基板、SiC基板、アルミナ基板、ZnS基板、ZnO基板、AlN基板、LiMgO基板、LiGaO2基板、MgAl24基板、InP基板、Si基板、これらの基板の表面(主面)に下地層やバッファ層が形成されたものを挙げることができるが、GaN基板の使用が欠陥密度の少ないことから好ましい。また、化合物半導体基板として、GaN基板を挙げることができる。GaN基板は成長面によって、極性/無極性/半極性と特性が変わることが知られているが、GaN基板のいずれの主面(第2面)も化合物半導体層の形成に使用することができる。また、GaN基板の主面に関して、結晶構造(例えば、立方晶型や六方晶型等)によっては、所謂A面、B面、C面、R面、M面、N面、S面等の名称で呼ばれる結晶面方位、あるいは、これらを特定方向にオフさせた面等を用いることもできる。発光素子を構成する各種の化合物半導体層の形成方法として、例えば、有機金属化学的気相成長法(MOCVD法,Metal Organic-Chemical Vapor Deposition 法、MOVPE法,Metal Organic-Vapor Phase Epitaxy 法)や分子線エピタキシー法(MBE法)、ハロゲンが輸送あるいは反応に寄与するハイドライド気相成長法(HVPE法)、原子層堆積法(ALD法, Atomic Layer Deposition 法)、マイグレーション・エンハンスト・エピタキシー法(MEE法, Migration-Enhanced Epitaxy 法)、プラズマアシステッド物理的気相成長法(PPD法)等を挙げることができるが、これらに限定するものではない。
 GaAs、InP材料は同じく閃亜鉛鉱構造である。これらの材料から構成された化合物半導体基板の主面として、(100)、(111)AB、(211)AB、(311)AB等の面に加え、特定方向にオフさせた面を挙げることができる。尚、「AB」は90°オフ方向が異なることを意味しており、このオフ方向により面の主材料がIII族になるかV族になるかが決まる。これらの結晶面方位及び成膜条件を制御することにより、組成ムラやドット形状を制御することが可能となる。成膜方法として、GaN系と同じく、MBE法、MOCVD法、MEE法、ALD法等の成膜方法が一般に用いられるが、これらの方法に限定するものではない。
 ここで、MOCVD法における有機ガリウム源ガスとして、トリメチルガリウム(TMG)ガスやトリエチルガリウム(TEG)ガスを挙げることができるし、窒素源ガスとして、アンモニアガスやヒドラジンガスを挙げることができる。n型の導電型を有するGaN系化合物半導体層の形成においては、例えば、n型不純物(n型ドーパント)としてケイ素(Si)を添加すればよいし、p型の導電型を有するGaN系化合物半導体層の形成においては、例えば、p型不純物(p型ドーパント)としてマグネシウム(Mg)を添加すればよい。GaN系化合物半導体層の構成原子としてアルミニウム(Al)あるいはインジウム(In)が含まれる場合、Al源としてトリメチルアルミニウム(TMA)ガスを用いればよいし、In源としてトリメチルインジウム(TMI)ガスを用いればよい。更には、Si源としてモノシランガス(SiH4ガス)を用いればよいし、Mg源としてビスシクロペンタジエニルマグネシウムガスやメチルシクロペンタジエニルマグネシウム、ビスシクロペンタジエニルマグネシウム(Cp2Mg)を用いればよい。尚、n型不純物(n型ドーパント)として、Si以外に、Ge、Se、Sn、C、Te、S、O、Pd、Poを挙げることができるし、p型不純物(p型ドーパント)として、Mg以外に、Zn、Cd、Be、Ca、Ba、C、Hg、Srを挙げることができる。
 積層構造体をInP系化合物半導体あるいはGaAs系化合物半導体から構成する場合、III族原料に関しては、有機金属原料であるTMGa、TEGa、TMIn、TMAl等が一般的に用いられる。また、V族原料に関しては、アルシンガス(AsH3ガス)、ホスフィンガス(PH3ガス)、アンモニア(NH3)等が用いられる。尚、V族原料に関しては有機金属原料が用いられる場合もあり、例えば、ターシャリーブチルアルシン(TBAs)、ターシャリーブチルホスフィン(TBP)、ジメチルヒドラジン(DMHy)、トリメチルアンチモン(TMSb)等を挙げることができる。これらの材料は低温で分解するため、低温成長において有効である。n型ドーパントとして、Si源としてモノシラン(SiH4)、Se源としてセレン化水素(H2Se)等が用いられる。また、p型ドーパントとして、ジメチル亜鉛(DMZn)、ビスシクロペンタジエニルマグネシウム(Cp2Mg)等が用いられる。ドーパント材料としては、GaN系と同様の材料が候補となる。
 第2光反射層を固定するための支持基板は、例えば、発光素子製造用基板として例示した各種の基板から構成すればよいし、あるいは又、AlN等から成る絶縁性基板、Si、SiC、Ge等から成る半導体基板、金属製基板や合金製基板から構成することもできるが、導電性を有する基板を用いることが好ましく、あるいは又、機械的特性、弾性変形、塑性変形性、放熱性等の観点から金属製基板や合金製基板を用いることが好ましい。支持基板の厚さとして、例えば、0.05mm乃至1mmを例示することができる。第2光反射層の支持基板への固定方法として、半田接合法、常温接合法、粘着テープを用いた接合法、ワックス接合を用いた接合法、接着剤を用いた方法等、既知の方法を用いることができるが、導電性の確保という観点からは半田接合法あるいは常温接合法を採用することが望ましい。例えば導電性基板であるシリコン半導体基板を支持基板として使用する場合、熱膨張係数の違いによる反りを抑制するために、400゜C以下の低温で接合可能な方法を採用することが望ましい。支持基板としてGaN基板を使用する場合、接合温度が400゜C以上であってもよい。
 本開示の発光素子等の製造においては、発光素子製造用基板を残したままとしてもよいし、第1化合物半導体層上に活性層、第2化合物半導体層、第2電極、第2光反射層を、順次、形成した後、発光素子製造用基板を除去してもよい。具体的には、第1化合物半導体層上に活性層、第2化合物半導体層、第2電極、第2光反射層を、順次、形成し、次いで、第2光反射層を支持基板に固定した後、発光素子製造用基板を除去して、第1化合物半導体層(第1化合物半導体層の第1面)を露出させればよい。発光素子製造用基板の除去は、水酸化ナトリウム水溶液や水酸化カリウム水溶液等のアルカリ水溶液、アンモニア溶液+過酸化水素水、硫酸溶液+過酸化水素水、塩酸溶液+過酸化水素水、リン酸溶液+過酸化水素水等を用いたウェットエッチング法や、ケミカル・メカニカル・ポリッシング法(CMP法)、機械研磨法、反応性イオンエッチング(RIE)法等のドライエッチング法、レーザを用いたリフトオフ法等によって、あるいは、これらの組合せによって、発光素子製造用基板の除去を行うことができる。
 第1化合物半導体層に電気的に接続された第1電極は、複数の発光素子において共通であり、第2化合物半導体層に電気的に接続された第2電極は、複数の発光素子において共通であり、あるいは又、複数の発光素子において個別に設けられている形態とすることができる。
 第1電極は、発光素子製造用基板が残されている場合、発光素子製造用基板の第2面と対向する第1面上に形成すればよいし、あるいは又、化合物半導体基板の第2面と対向する第1面上に形成すればよい。また、発光素子製造用基板が残されていない場合、積層構造体を構成する第1化合物半導体層の第1面上に形成すればよい。尚、この場合、第1化合物半導体層の第1面には第1光反射層が形成されるので、例えば、第1光反射層を取り囲むように第1電極を形成すればよい。第1電極は、例えば、金(Au)、銀(Ag)、パラジウム(Pd)、白金(Pt)、ニッケル(Ni)、Ti(チタン)、バナジウム(V)、タングステン(W)、クロム(Cr)、Al(アルミニウム)、Cu(銅)、Zn(亜鉛)、錫(Sn)及びインジウム(In)から成る群から選択された少なくとも1種類の金属(合金を含む)を含む、単層構成又は多層構成を有することが望ましく、具体的には、例えば、Ti/Au、Ti/Al、Ti/Al/Au、Ti/Pt/Au、Ni/Au、Ni/Au/Pt、Ni/Pt、Pd/Pt、Ag/Pdを例示することができる。尚、多層構成における「/」の前の層ほど、より活性層側に位置する。以下の説明においても同様である。第1電極は、例えば、真空蒸着法やスパッタリング法等のPVD法にて成膜することができる。
 第1光反射層を取り囲むように第1電極を形成する場合、第1光反射層と第1電極とは接している構成とすることができる。あるいは又、第1光反射層と第1電極とは離間している構成とすることができる。場合によっては、第1光反射層の縁部の上にまで第1電極が形成されている状態、第1電極の縁部の上にまで第1光反射層が形成されている状態を挙げることもできる。
 第2電極は透明導電性材料から成る構成とすることができる。第2電極を構成する透明導電性材料として、インジウム系透明導電性材料[具体的には、例えば、インジウム-錫酸化物(ITO,Indium Tin Oxide,SnドープのIn23、結晶性ITO及びアモルファスITOを含む)、インジウム-亜鉛酸化物(IZO,Indium Zinc Oxide)、インジウム-ガリウム酸化物(IGO)、インジウム・ドープのガリウム-亜鉛酸化物(IGZO,In-GaZnO4)、IFO(FドープのIn23)、ITiO(TiドープのIn23)、InSn、InSnZnO]、錫系透明導電性材料[具体的には、例えば、酸化錫(SnOX)、ATO(SbドープのSnO2)、FTO(FドープのSnO2)]、亜鉛系透明導電性材料[具体的には、例えば、酸化亜鉛(ZnO、AlドープのZnO(AZO)やBドープのZnOを含む)、ガリウム・ドープの酸化亜鉛(GZO)、AlMgZnO(酸化アルミニウム及び酸化マグネシウム・ドープの酸化亜鉛)]、NiO、TiOX、グラフェンを例示することができる。あるいは又、第2電極として、ガリウム酸化物、チタン酸化物、ニオブ酸化物、アンチモン酸化物、ニッケル酸化物等を母層とする透明導電膜を挙げることができるし、スピネル型酸化物、YbFe24構造を有する酸化物といった透明導電性材料を挙げることもできる。但し、第2電極を構成する材料として、第2光反射層と第2電極との配置状態に依存するが、透明導電性材料に限定するものではなく、パラジウム(Pd)、白金(Pt)、ニッケル(Ni)、金(Au)、コバルト(Co)、ロジウム(Rh)等の金属を用いることもできる。第2電極は、これらの材料の少なくとも1種類から構成すればよい。第2電極は、例えば、真空蒸着法やスパッタリング法等のPVD法にて成膜することができる。あるいは又、透明電極層として低抵抗な半導体層を用いることもでき、この場合、具体的には、n型のGaN系化合物半導体層を用いることもできる。更には、n型GaN系化合物半導体層と隣接する層がp型である場合、両者をトンネルジャンクションを介して接合することで、界面の電気抵抗を下げることもできる。第2電極を透明導電性材料から構成することで、電流を横方向(第2化合物半導体層の面内方向)に広げることができ、効率良く、電流注入領域(後述する)に電流を供給することができる。
 第1電極及び第2電極上に、外部の電極あるいは回路(以下、『外部の回路等』と呼ぶ場合がある)と電気的に接続するために、第1パッド電極及び第2パッド電極を設けてもよい。パッド電極は、Ti(チタン)、アルミニウム(Al)、Pt(白金)、Au(金)、Ni(ニッケル)、Pd(パラジウム)から成る群から選択された少なくとも1種類の金属を含む、単層構成又は多層構成を有することが望ましい。あるいは又、パッド電極を、Ti/Pt/Auの多層構成、Ti/Auの多層構成、Ti/Pd/Auの多層構成、Ti/Pd/Auの多層構成、Ti/Ni/Auの多層構成、Ti/Ni/Au/Cr/Auの多層構成に例示される多層構成とすることもできる。第1電極をAg層あるいはAg/Pd層から構成する場合、第1電極の表面に、例えば、Ni/TiW/Pd/TiW/Niから成るカバーメタル層を形成し、カバーメタル層の上に、例えば、Ti/Ni/Auの多層構成あるいはTi/Ni/Au/Cr/Auの多層構成から成るパッド電極を形成することが好ましい。
 第1光反射層及び第2光反射層を構成する光反射層(分布ブラッグ反射鏡層、Distributed Bragg Reflector 層、DBR層)は、例えば、半導体多層膜や誘電体多層膜から構成される。誘電体材料としては、例えば、Si、Mg、Al、Hf、Nb、Zr、Sc、Ta、Ga、Zn、Y、B、Ti等の酸化物、窒化物(例えば、SiNX、AlNX、AlGaNX、GaNX、BNX等)、又は、フッ化物等を挙げることができる。具体的には、SiOX、TiOX、NbOX、ZrOX、TaOX、ZnOX、AlOX、HfOX、SiNX、AlNX等を例示することができる。そして、これらの誘電体材料の内、屈折率が異なる誘電体材料から成る2種類以上の誘電体膜を交互に積層することにより、光反射層を得ることができる。例えば、SiOX/SiNY、SiOX/TaOX、SiOX/NbOY、SiOX/ZrOY、SiOX/AlNY等の多層膜が好ましい。所望の光反射率を得るために、各誘電体膜を構成する材料、膜厚、積層数等を、適宜、選択すればよい。各誘電体膜の厚さは、用いる材料等により、適宜、調整することができ、発振波長(発光波長)λ0、用いる材料の発振波長λ0での屈折率nによって決定される。具体的には、λ0/(4n)の奇数倍とすることが好ましい。例えば、発振波長λ0が410nmの発光素子において、光反射層をSiOX/NbOYから構成する場合、40nm乃至70nm程度を例示することができる。積層数は、2以上、好ましくは5乃至20程度を例示することができる。光反射層全体の厚さとして、例えば、0.6μm乃至1.7μm程度を例示することができる。また、光反射層の光反射率は95%以上であることが望ましい。
 光反射層は、周知の方法に基づき形成することができ、具体的には、例えば、真空蒸着法、スパッタリング法、反応性スパッタリング法、ECRプラズマスパッタリング法、マグネトロンスパッタリング法、イオンビームアシスト蒸着法、イオンプレーティング法、レーザアブレーション法等のPVD法;各種CVD法;スプレー法、スピンコート法、ディップ法等の塗布法;これらの方法の2種以上を組み合わせる方法;これらの方法と、全体又は部分的な前処理、不活性ガス(Ar、He、Xe等)又はプラズマの照射、酸素ガスやオゾンガス、プラズマの照射、酸化処理(熱処理)、露光処理のいずれか1種以上とを組み合わせる方法等を挙げることができる。
 光反射層は、電流注入領域あるいは素子領域(これらに関しては後述する)を覆う限り、大きさ及び形状は特に限定されない。第1光反射層の平面形状として、限定するものではないが、具体的には、円形、楕円形、矩形、正多角形を含む多角形(三角形、四角形、六角形等)を挙げることができる。また、基部面の第1の部分の平面形状として、第1光反射層の平面形状と相似形あるいは近似形の平面形状を挙げることができる。電流注入領域と電流非注入・内側領域との境界の形状、電流非注入・内側領域と電流非注入・外側領域との境界の形状、素子領域や電流狭窄領域に設けられた開口部の平面形状として、具体的には、円形、楕円形、矩形、正多角形を含む多角形(三角形、四角形、六角形等)を挙げることができる。電流注入領域と電流非注入・内側領域との境界の形状、及び、電流非注入・内側領域と電流非注入・外側領域との境界の形状は、相似形であることが望ましい。ここで、「素子領域」とは、狭窄された電流が注入される領域、あるいは又、屈折率差等により光が閉じ込められる領域、あるいは又、第1光反射層と第2光反射層で挟まれた領域の内、レーザ発振が生じる領域、あるいは又、第1光反射層と第2光反射層で挟まれた領域の内、実際にレーザ発振に寄与する領域を指す。
 積層構造体の側面や露出面を被覆層(絶縁膜)で被覆してもよい。被覆層(絶縁膜)の形成は、周知の方法に基づき行うことができる。被覆層(絶縁膜)を構成する材料の屈折率は、積層構造体を構成する材料の屈折率よりも小さいことが好ましい。被覆層(絶縁膜)を構成する材料として、SiO2を含むSiOX系材料、SiNX系材料、SiOYZ系材料、TaOX、ZrOX、AlNX、AlOX、GaOXを例示することができるし、あるいは又、ポリイミド樹脂等の有機材料を挙げることもできる。被覆層(絶縁膜)の形成方法として、例えば真空蒸着法やスパッタリング法といったPVD法、あるいは、CVD法を挙げることができるし、塗布法に基づき形成することもできる。
 実施例1は、本開示の第1の態様に係る発光素子、本開示の第1の態様に係る発光素子アレイ、及び、本開示の第1の態様に係る発光素子アレイの製造方法に関し、具体的には、第1構成の発光素子、第1-A構成の発光素子、第2構成の発光素子に関する。実施例1の発光素子、実施例1の発光素子アレイを構成する発光素子、実施例1の発光素子アレイの製造方法によって得られた発光素子(以下、これらの発光素子を総称して、発光素子10Aと呼ぶ)の模式的な一部端面図を図1、図2(変形例-1)及び図3(変形例-2)に示し、実施例1の発光素子アレイの模式的な一部端面図を図4、図5及び図6に示す。また、実施例1の発光素子アレイにおける基部面の第1の部分及び第2の部分の配置を模式的な平面図である図7及び図9に示し、実施例1の発光素子アレイにおける第1光反射層及び第1電極の配置を模式的な平面図である図8及び図10に示す。更には、実施例1の発光素子アレイの製造方法を説明するための第1化合物半導体層等の模式的な一部端面図を図11A、図11B、図12、図13、図14A、図14B、図15A、図15B、図15C、図16A及び図16Bに示す。
 尚、図14A、図14B、図15A、図15B、図15C、図16A及び図16B、並びに、図23A、図23B、図24A、図24B、図25A、図25B、図33A、図33B、図33C、図34A、図34B及び図34Cにおいては活性層や第2化合物半導体層、第2光反射層等の図示を省略する。また、図7、図9、図19、図21、図28、図29A及び図29Bには、基部面の第1の部分を、明確化のため実線の円あるいは長円で示し、基部面の第2の部分の中心部を、明確化のため実線の円で示し、基部面の第2の部分の環状の凸の形状の頂部の部分を、明確化のため実線のリングで示す。
 実施例1の発光素子は、
 第1面21a、及び、第1面21aと対向する第2面21bを有する第1化合物半導体層21、
 第1化合物半導体層21の第2面21bと面する活性層(発光層)23、並びに、
 活性層23と面する第1面22a、及び、第1面22aと対向する第2面22bを有する第2化合物半導体層22、
が積層された積層構造体20、
 第1化合物半導体層21の第1面側に位置する基部面90の上に形成された第1光反射層41、並びに、
 第2化合物半導体層22の第2面側に形成され、平坦な形状を有する第2光反射層42、
を備えており、
 基部面90は、周辺領域99に延在しており、
 基部面90は、凹凸状であり、且つ、微分可能である。
 実施例1~実施例22において、第1化合物半導体層21は第1導電型(具体的には、n型)を有し、第2化合物半導体層22は第1導電型とは異なる第2導電型(具体的には、p型)を有する。また、実施例1~実施例22の発光素子は、レーザ光を出射する面発光レーザ素子(垂直共振器レーザ、VCSEL)から成る。
 また、実施例1の発光素子アレイは、発光素子が、複数、配列されて成り、
 各発光素子は、上記の実施例1の発光素子10Aから構成されている。尚、基部面90は、周辺領域99に延在している。
 あるいは又、実施例1の発光素子10Aにおいて、基部面90は解析学的に滑らかである。
 そして、第1化合物半導体層21の第2面21bを基準として、第1光反射層41が形成された基部面90の第1の部分91は上に凸の形状を有するし、第1化合物半導体層21の第2面21bを基準として、周辺領域99を占める基部面90の第2の部分92は下に凸の形状を有する。基部面90の第1の部分91の中心部91cは、正方形の格子の頂点上に位置し(図7参照)、あるいは又、正三角形の格子の頂点上に位置する(図9参照)。
 第1光反射層41は基部面90の第1の部分91に形成されているが、周辺領域99を占める基部面90の第2の部分92に第1光反射層41の延在部が形成されている場合もあるし、第2の部分92に第1光反射層41の延在部が形成されていない場合もある。実施例1においては、周辺領域99を占める基部面90の第2の部分92に第1光反射層41の延在部は形成されていない。
 実施例1の発光素子10Aにおいて、第1の部分91と第2の部分92との境界90bdは、
(1)周辺領域99に第1光反射層41が延在していない場合、第1光反射層41の外周部
(2)周辺領域99に第1光反射層41が延在している場合、第1の部分91から第2の部分92に亙る基部面90における変曲点が存在する部分
であると規定することができる。ここで、実施例1の発光素子10Aは、具体的には、(1)のケースに該当する。
 また、実施例1の発光素子10Aにおいて、[第1の部分91/第2の部分92の周辺部から中心部まで]の形状は、
(A)[上に凸の形状/下に凸の形状]
(B)[上に凸の形状/下に凸の形状から線分へと続く]
(C)[上に凸の形状/上に凸の形状から下に凸の形状へと続く]
(D)[上に凸の形状/上に凸の形状から下に凸の形状、線分へと続く]
(E)[上に凸の形状/線分から下に凸の形状へと続く]
(F)[上に凸の形状/線分から下に凸の形状、線分へと続く]
といったケースがあるが、実施例1の発光素子10Aは、具体的には(A)のケースに該当する。
 実施例1の発光素子10Aにおいては、第1化合物半導体層21の第1面21aが基部面90を構成する。積層構造体20の積層方向を含む仮想平面で基部面90を切断したときの基部面90の第1の部分91が描く図形は、微分可能であり、より具体的には、円の一部、放物線の一部、サイン曲線、楕円の一部、又は、カテナリー曲線の一部、あるいはこれらの曲線の組合せとすることができるし、これらの曲線の一部が線分で置き換えられていてもよい。第2の部分92が描く図形も、微分可能であり、より具体的には、円の一部、放物線の一部、サイン曲線の一部、楕円の一部、又は、カテナリー曲線の一部、あるいはこれらの曲線の組合せとすることができるし、これらの曲線の一部が線分で置き換えられていてもよい。即ち、基部面90の第1の部分91の頂部が描く図形は、円の一部、放物線の一部、サイン曲線の一部、楕円の一部、カテナリー曲線の一部であり、基部面90の第1の部分91の裾の部分が描く図形は線分である構成とすることもできる。また、基部面90の第2の部分92の最底部が描く図形は、円の一部、放物線の一部、サイン曲線の一部、楕円の一部、カテナリー曲線の一部であり、基部面90の第2の部分92の最底部よりも上方の部分が描く図形は線分である構成とすることもできるし、基部面90の第2の部分92の最底部が描く図形は線分であり、基部面90の第2の部分92の最底部よりも上方の部分が描く図形は、円の一部、放物線の一部、サイン曲線の一部、楕円の一部、カテナリー曲線の一部であり、線分である構成とすることもできる。更には、基部面90の第1の部分91と第2の部分92との境界も微分可能である。
 発光素子アレイにおいて、発光素子の形成ピッチは、3μm以上、50μm以下、好ましくは5μm以上、30μm以下、より好ましくは8μm以上、25μm以下であることが望ましい。また、基部面90の第1の部分91の中心部91cの曲率半径R1は、1×10-5m以上であることが望ましい。共振器長LORは、1×10-5m≦LORを満足することが好ましい。図7及び図8並びに図9及び図10に示す実施例1の発光素子アレイにおいて、発光素子10Aのパラメータは以下の表1のとおりである。尚、第1光反射層41の直径をD1で示し、基部面90の第1の部分91の高さをH1で示し、基部面90の第2の部分92の中心部92cの曲率半径をR2で示す。ここで、第1の部分91の高さH1は、第1化合物半導体層21の第2面21bから基部面90の第1の部分91の中心部91cまでの距離をL1、第1化合物半導体層21の第2面21bから基部面90の第2の部分92の中心部92cまでの距離をL2としたとき、
1=L1-L2
で表される。また、図7及び図8並びに図9及び図10に示す実施例1の発光素子10Aの仕様を、以下の表2及び表3に示す。尚、「発光素子数」とは、1つの発光素子アレイを構成する発光素子の数である。
 積層構造体20は、GaN系化合物半導体、InP系化合物半導体及びGaAs系化合物半導体から成る群から選択された少なくとも1種類の材料から成る構成とすることができる。実施例1にあっては、具体的には、積層構造体20はGaN系化合物半導体から成る。
 第1化合物半導体層21はn-GaN層から成り、活性層23はIn0.04Ga0.96N層(障壁層)とIn0.16Ga0.84N層(井戸層)とが積層された5重の多重量子井戸構造から成り、第2化合物半導体層22はp-GaN層から成る。Ti/Pt/Auから成る第1電極31は、例えばTi/Pt/Au又はV/Pt/Auから成る第1パッド電極(図示せず)を介して外部の回路等と電気的に接続されている。一方、第2電極32は、第2化合物半導体層22の上に形成されており、第2光反射層42は第2電極32上に形成されている。第2電極32の上の第2光反射層42は平坦な形状を有する。第2電極32は、透明導電性材料、具体的には、ITOから成る。第2電極32の縁部の上には、外部の回路等と電気的に接続するための、例えば、Pd/Ti/Pt/AuやTi/Pd/Au、Ti/Ni/Auから成る第2パッド電極33が形成あるいは接続されていてもよい(図2、図3参照)。第1光反射層41及び第2光反射層42は、Ta25層とSiO2層との積層構造や、SiN層とSiO2層との積層構造から成る。第1光反射層41及び第2光反射層42はこのように多層構造を有するが、図面の簡素化のため、1層で表している。第1電極31、第1光反射層41、第2光反射層42、絶縁層(電流狭窄層)34に設けられた開口部34Aのそれぞれの平面形状は円形である。
 図1及び図4に示すように、第2電極32は、発光素子アレイを構成する発光素子10Aにおいて共通であり、第2電極は第1パッド電極(図示せず)を介して外部の回路等に接続される。第1電極31も、発光素子アレイを構成する発光素子10Aにおいて共通であり、第1パッド電極(図示せず)を介して外部の回路等に接続される。図1及び図4に示す発光素子10Aにあっては、第1光反射層41を介して光が外部に出射されてもよいし、第2光反射層42を介して光が外部に出射されてもよい。
 あるいは又、図2及び図5に示すように、第2電極32は、発光素子アレイを構成する発光素子10Aにおいて個別に形成されており、第2パッド電極33を介して外部の回路等に接続される。第1電極31は、発光素子アレイを構成する発光素子10Aにおいて共通であり、第1パッド電極(図示せず)を介して外部の回路等に接続される。図2及び図5に示す発光素子10Aにあっては、第1光反射層41を介して光が外部に出射されてもよいし、第2光反射層42を介して光が外部に出射されてもよい。
 あるいは又、図3及び図6に示すように、第2電極32は、発光素子アレイを構成する発光素子10Aにおいて個別に形成されており、第2電極32の上に形成された第2パッド電極33の上にはバンプ35が形成されており、バンプ35を介して外部の回路等に接続される。第1電極31は、発光素子アレイを構成する発光素子10Aにおいて共通であり、第1パッド電極(図示せず)を介して外部の回路等に接続される。バンプ35は、基部面90の第1の部分91の中心部91cに対向した第2化合物半導体層22の第2面側の部分に配設されており、第2光反射層42を覆っている。バンプ35として、金(Au)バンプ、半田バンプ、インジウム(In)バンプを例示することができるし、バンプ35の配設方法は周知の方法とすることができる。図3及び図6に示す発光素子10Aにあっては、第1光反射層41を介して光が外部に出射される。尚、図1に示した発光素子10Aにおいてバンプ35を設けてもよい。バンプ35の形状として、円柱形、環状、半球形を例示することができる。
 積層構造体20の熱伝導率の値は、第1光反射層41の熱伝導率の値よりも高い。第1光反射層41を構成する誘電体材料の熱伝導率の値は、10ワット/(m・K)程度あるいはそれ以下である。一方、積層構造体20を構成するGaN系化合物半導体の熱伝導率の値は、50ワット/(m・K)程度乃至100ワット/(m・K)程度である。
〈表1〉
        図7及び図8参照  図9及び図10参照
形成ピッチ    25μm      20μm
曲率半径R1   100μm     200μm
直径D1      20μm      15μm
高さH1       2μm       2μm
曲率半径R2     2μm       3μm
〈表2〉 図7及び図8参照
第2光反射層42     SiO2/Ta25(11.5ペア)
第2電極32       ITO(厚さ:22nm)
第2化合物半導体層22  p-GaN
活性層23        InGaN(多重量子井戸構造)
第1化合物半導体層21  n-GaN
第1光反射層41     SiO2/Ta25(14ペア)

共振器長LOR       25μm
発振波長(発光波長)λ0  445nm
発光素子数        100×100
〈表3〉 図9及び図10参照
第2光反射層42     SiO2/SiN(9ペア)
第2電極32       ITO(厚さ:22nm)
第2化合物半導体層22  p-GaN
活性層23        InGaN(多重量子井戸構造)
第1化合物半導体層21  n-GaN
第1光反射層41     SiO2/Ta25(14ペア)

共振器長LOR       25μm
発振波長(発光波長)λ0  488nm
発光素子数        1000×1000
 以下、第1化合物半導体層等の模式的な一部端面図である図11A、図11B、図12、図13、図14A、図14B、図15A、図15B、図15C、図16A及び図16Bを参照して、実施例1の発光素子アレイの製造方法を説明する。
 先ず、積層構造体20を形成した後、第2化合物半導体層22の第2面側に第2光反射層42を形成する。
  [工程-100]
 具体的には、厚さ0.4mm程度の化合物半導体基板11の第2面11b上に、
 第1面21a、及び、第1面21aと対向する第2面21bを有する第1化合物半導体層21、
 第1化合物半導体層21の第2面21bと面する活性層(発光層)23、並びに、
 活性層23と面する第1面22a、及び、第1面22aと対向する第2面22bを有する第2化合物半導体層22、
が積層された、GaN系化合物半導体から成る積層構造体20を形成する。より具体的には、周知のMOCVD法によるエピタキシャル成長法に基づき、第1化合物半導体層21、活性層23及び第2化合物半導体層22を、化合物半導体基板11の第2面11b上に、順次、形成することで、積層構造体20を得ることができる(図11A参照)。
  [工程-110]
 次いで、第2化合物半導体層22の第2面22b上に、CVD法やスパッタリング法、真空蒸着法といった成膜法とウェットエッチング法やドライエッチング法との組合せに基づき、開口部34Aを有し、SiO2から成る絶縁層(電流狭窄層)34を形成する(図11B参照)。開口部34Aを有する絶縁層34によって、電流狭窄領域(電流注入領域61A及び電流非注入領域61B)が規定される。即ち、開口部34Aによって電流注入領域61Aが規定される。
 電流狭窄領域を得るためには、第2電極32と第2化合物半導体層22との間に絶縁材料(例えば、SiOXやSiNX、AlOX)から成る絶縁層(電流狭窄層)を形成してもよいし、あるいは又、第2化合物半導体層22をRIE法等によりエッチングしてメサ構造を形成してもよいし、あるいは又、積層された第2化合物半導体層22の一部の層を横方向から部分的に酸化して電流狭窄領域を形成してもよいし、第2化合物半導体層22に不純物をイオン注入して導電性が低下した領域を形成してもよいし、あるいは、これらを、適宜、組み合わせてもよい。但し、第2電極32は、電流狭窄により電流が流れる第2化合物半導体層22の部分と電気的に接続されている必要がある。
  [工程-120]
 その後、第2化合物半導体層22上に第2電極32及び第2光反射層42を形成する。具体的には、開口部34A(電流注入領域61A)の底面に露出した第2化合物半導体層22の第2面22bから絶縁層34の上に亙り、例えば、リフトオフ法に基づき第2電極32を形成し、更に、所望に応じて、スパッタリング法や真空蒸着法といった成膜法とウェットエッチング法やドライエッチング法といったパターニング法との組合せに基づき第2パッド電極33を形成する。次いで、第2電極32の上から第2パッド電極33の上に亙り、スパッタリング法や真空蒸着法といった成膜法とウェットエッチング法やドライエッチング法といったパターニング法との組合せに基づき第2光反射層42を形成する。第2電極32の上の第2光反射層42は平坦な形状を有する。こうして、図12に示す構造を得ることができる。その後、所望に応じて、基部面90の第1の部分91の中心部91cに対向した第2化合物半導体層22の第2面側の部分にバンプ35を配設してもよい。具体的には、第2電極32の上に形成された第2パッド電極33(図3、図4B参照)の上に、第2光反射層42を覆うようにバンプ35を形成してもよく、バンプ35を介して第2電極32は外部の回路等に接続される。
  [工程-130]
 次いで、第2光反射層42を、接合層48を介して支持基板49に固定する(図13参照)。具体的には、第2光反射層42(あるいはバンプ35)を、接着剤から成る接合層48を用いて、サファイア基板から構成された支持基板49に固定する。
  [工程-140]
 次いで、化合物半導体基板11を、機械研磨法やCMP法に基づき薄くし、更に、エッチングを行うことで、化合物半導体基板11を除去する。
  [工程-150]
 その後、第1光反射層41を形成すべき基部面90(具体的には、第1化合物半導体層21の第1面21a)の第1の部分91の上に第1犠牲層81を形成した後、第1犠牲層の表面を凸状とする。具体的には、第1のレジスト材料層を第1化合物半導体層21の第1面21aの上に形成し、第1の部分91の上に第1のレジスト材料層を残すように第1のレジスト材料層をパターニングすることで、図14Aに示す第1犠牲層81を得た後、第1犠牲層81に加熱処理を施すことで、図14Bに示す構造を得ることができる。次いで、第1犠牲層81’の表面にアッシング処理を施し(プラズマ照射処理を施し)、第1犠牲層81’の表面を変質させ、次の工程で第2犠牲層82を形成したとき、第1犠牲層81’に損傷や変形等が発生することを防止する。
  [工程-160]
 次いで、第1犠牲層81’と第1犠牲層81’との間に露出した基部面90の第2の部分92の上及び第1犠牲層81’の上に第2犠牲層82を形成して第2犠牲層82の表面を凹凸状とする(図15A参照)。具体的には、全面に適切な厚さを有する第2のレジスト材料層から成る第2犠牲層82を成膜する。尚、図7に示した例では、第2犠牲層82の平均膜厚は2μmであり、図9に示した例では、第2犠牲層82の平均膜厚は5μmである。
 基部面90の第1の部分91の曲率半径R1を一層大きくする必要がある場合、[工程-150]及び[工程-160]を繰り返せばよい。
 第1犠牲層81、第2犠牲層82を構成する材料は、レジスト材料に限定されず、酸化物材料(例えば、SiO2、SiN、TiO2等)、半導体材料(例えば、Si、GaN、InP、GaAs等)、金属材料(例えば、Ni、Au、Pt、Sn、Ga、In、Al等)等、第1化合物半導体層21に対して適切な材料を選択すればよい。また、第1犠牲層81、第2犠牲層82を構成するレジスト材料として適切な粘度を有するレジスト材料を用いることで、また、第1犠牲層81の厚さ、第2犠牲層82の厚さ、第1犠牲層81’の直径等を適切に設定、選択することで、基部面90の曲率半径の値や基部面90の凹凸の形状(例えば、直径D1や高さH1)を、所望の値、形状とすることができる。
  [工程-170]
 その後、第2犠牲層82及び第1犠牲層81’をエッチバックし、更に、基部面90から内部(即ち、第1化合物半導体層21の第1面21aから第1化合物半導体層21の内部)に向けてエッチバックすることで、第1化合物半導体層21の第2面21bを基準として、基部面90の第1の部分91に凸部91Aを形成し、基部面90の第2の部分92に少なくとも凹部(実施例1にあっては、凹部92A)を形成する。こうして、図15Bに示す構造を得ることができる。エッチバックは、RIE法等のドライエッチング法に基づき行うこともできるし、塩酸、硝酸、フッ酸、リン酸やこれらの混合物等を用いてウェットエッチング法に基づき行うこともできる。
  [工程-180]
 次に、基部面90の第1の部分91の上に第1光反射層41を形成する。具体的には、基部面90の全面に、スパッタリング法や真空蒸着法といった成膜法に基づき第1光反射層41を成膜した後(図15C参照)、第1光反射層41をパターニングすることで、基部面90の第1の部分91の上に第1光反射層41を得ることができる(図16A参照)。その後、基部面90の第2の部分92の上に、各発光素子に共通な第1電極31を形成する(図16B参照)。以上によって、実施例1の発光素子アレイあるいは発光素子10Aを得ることができる。第1電極31を第1光反射層41よりも突出させることで、第1光反射層41を保護することができる。
  [工程-190]
 その後、支持基板49を剥離し、発光素子アレイを個別に分離する。そして、外部の電極あるいは回路(発光素子アレイを駆動する回路)と電気的に接続すればよい。具体的には、第1電極31及び図示しない第1パッド電極を介して第1化合物半導体層21を外部の回路等に接続し、また、第2パッド電極33あるいはバンプ35を介して第2化合物半導体層22を外部の回路等に接続すればよい。次いで、パッケージや封止することで、実施例1の発光素子アレイを完成させる。
 実施例1の発光素子にあっては、基部面は、凹凸状であり、且つ、微分可能であるが故に、何らかの原因によって発光素子に外力が加わった場合、凸部の立ち上がり部分に応力が集中するといった従来の技術における問題を確実に回避することができ、第1化合物半導体層等に損傷が発生する虞がない。特に、発光素子アレイにあっては、バンプを用いて外部の回路等と接続・接合するが、接合時、発光素子アレイに大きな荷重(例えば、50MPa程度)を加える必要がある。実施例1の発光素子アレイにあっては、このような大きな荷重が加わっても、発光素子アレイに損傷が生じる虞がない。また、基部面が凹凸状であるが故に、迷光の発生が抑制され、発光素子間における光クロストークの発生を防止することができる。
 発光素子アレイにおいて発光素子を狭いピッチで配設した場合、そのピッチは、第1犠牲層のフットプリント径を超えることができない。従って、発光素子アレイの狭ピッチ化を図るためには、フットプリント径を縮小させる必要がある。ところで、基部面の第1の部分の中心部の曲率半径R1は、フットプリント径とは正の相関がある。つまり、狭ピッチ化に伴いフットプリント径が小さくなると、その結果、曲率半径R1が小さくなる傾向がある。例えば、フットプリント径24μmに対して、30μm程度の曲率半径R1が報告されている。また、発光素子から出射される光の放射角は、フットプリント径とは負の相関がある。つまり、狭ピッチ化に伴いフットプリント径が小さくなると、その結果、曲率半径R1が小さくなり、FFP(Far Field Pattern)が拡大する傾向がある。30μm未満の曲率半径R1では、放射角は数度以上となる場合がある。発光素子アレイの応用分野によっては、発光素子から出射される光には2乃至3度以下の狭い放射角を求められることがある。
 実施例1にあっては、第1犠牲層及び第2犠牲層に基づき基部面に第1の部分を形成するので、発光素子を狭いピッチで配設した場合であっても、歪みの無い、大きな曲率半径R1を有する第1光反射層を得ることができる。それ故、発光素子から出射される光の放射角を2乃至3度以下の狭い放射角、あるいは、出来る限り狭い放射角とすることが可能となり、狭いFFPを有する発光素子、高い配向性を有する発光素子、高ビーム品質を有する発光素子を提供することができる。更には、広い光出射領域を得ることができるので、発光素子の光出力の増加及び発光効率の改善を図ることができるし、発光素子の光出力の増加及び効率の改善を図ることができる。
 しかも、第1の部分の高さ(厚さ)を低く(薄く)することができるので、発光素子アレイにおいてバンプを用いて外部の回路等と接続・接合するとき、バンプに空洞(ボイド)が発生し難くなり、熱伝導性の向上を図ることができるし、実装が容易となる。
 また、実施例1の発光素子において、第1光反射層は凹面鏡としても機能するので、活性層を起点に回折して広がり、そして、第1光反射層に入射した光を活性層に向かって確実に反射し、活性層に集光することができる。従って、回折損失が増加することを回避することができ、確実にレーザ発振を行うことができるし、長い共振器を有することから熱飽和の問題を回避することが可能となる。しかも、共振器長を長くすることができるが故に、発光素子の製造プロセスの許容度が高くなる結果、歩留りの向上を図ることができる。尚、「回折損失」とは、一般に、光は回折効果に起因して広がろうとするため、共振器を往復するレーザ光は、次第に、共振器外へと散逸してしまう現象を指す。加えて、迷光を抑制することができるし、発光素子間の光クロストークを抑制することができる。ここで、或る発光素子において発光した光が、隣接する発光素子に飛来し、隣接発光素子の活性層に吸収され、あるいは又、共振モードにカップリングすると、隣接発光素子の発光動作に影響を与えるし、ノイズ発生の原因になる。このような現象を、光クロストークと呼ぶ。しかも、突出部の頂部は、例えば、球面であるので、横方向光閉じ込めの効果を確実に発揮する。
 また、後述する実施例7を除き、発光素子の製造プロセスにあっては、GaN基板を用いるが、ELO法等の横方向にエピタキシャル成長させる方法に基づきGaN系化合物半導体を形成してはいない。従って、GaN基板として、極性GaN基板だけでなく、半極性GaN基板や無極性GaN基板を用いることができる。極性GaN基板を使用すると、活性層におけるピエゾ電界の効果のために発光効率が低下する傾向があるが、無極性GaN基板や半極性GaN基板を用いれば、このような問題を解決したり、緩和することが可能である。
 実施例2は、実施例1の変形であり、第1-B構成の発光素子に関する。実施例2の発光素子10Bの模式的な一部端面図を図17に示し、実施例2の発光素子アレイの模式的な一部端面図を図18に示す。また、実施例2の発光素子アレイにおける基部面の第1の部分及び第2の部分の配置を模式的な平面図を図19及び図21に示し、実施例2の発光素子アレイにおける第1光反射層及び第1電極の配置の模式的な平面図を図20及び図22に示す。更には、実施例2の発光素子アレイの製造方法を説明するための第1化合物半導体層等の模式的な一部端面図を図23A、図23B、図24A、図24B、図25A及び図25Bに示す。
 実施例2の発光素子10Bにおいて、第1化合物半導体層21の第2面21bを基準として、周辺領域99を占める基部面90の第2の部分92は、周辺領域99の中心部に向かって、下に凸の形状、及び、下に凸の形状から延びる上に凸の形状を有する。そして、第1化合物半導体層21の第2面21bから基部面90の第1の部分91の中心部91cまでの距離をL1、第1化合物半導体層21の第2面21bから基部面90の第2の部分92の中心部92cまでの距離をL2としたとき、
2>L1
を満足する。また、基部面90の第1の部分91の中心部91cの曲率半径(即ち、第1光反射層41の曲率半径)をR1、基部面90の第2の部分92の中心部92cの曲率半径をR2としたとき、
1>R2
を満足する。尚、L2/L1の値として、限定するものではないが、
1<L2/L1≦100
を挙げることができるし、R1/R2の値として、限定するものではないが、
1<R1/R2≦100
を挙げることができ、具体的には、例えば、
2/L1=1.05
1/R2=10
である。
 実施例2の発光素子10Bにおいて、基部面90の第1の部分91の中心部91cは正方形の格子の頂点上に位置し(図19参照)、この場合、基部面90の第2の部分92の中心部92c(図19においては円形で示す)は正方形の格子の頂点上に位置する。あるいは又、基部面90の第1の部分91の中心部91cは正三角形の格子の頂点上に位置し(図21参照)、この場合、基部面90の第2の部分92の中心部92c(図21においては円形で示す)は正三角形の格子の頂点上に位置する。また、周辺領域99を占める基部面90の第2の部分92は、周辺領域99の中心部に向かって、下に凸の形状を有するが、この領域を図19及び図21においては、参照番号92bで示す。
 実施例2の発光素子10Bにおいて、[第1の部分91/第2の部分92の周辺部から中心部まで]の形状は、
(A)[上に凸の形状/下に凸の形状から上に凸の形状へと続く]
(B)[上に凸の形状/上に凸の形状から下に凸の形状、上に凸の形状へと続く]
(C)[上に凸の形状/線分から下に凸の形状、上に凸の形状へと続く]
といったケースがあるが、実施例2の発光素子10Bは、具体的には(A)のケースに該当する。
 実施例2の発光素子10Bにおいて、基部面90の第2の部分92における凸の形状の部分に対向した第2化合物半導体層22の第2面側の部分に、バンプ35が配設されている。
 図17に示すように、第2電極32は、発光素子アレイを構成する発光素子10Bにおいて共通であり、あるいは又、図18に示すように、個別に形成されており、バンプ35を介して外部の回路等に接続される。第1電極31は、発光素子アレイを構成する発光素子10Bにおいて共通であり、第1パッド電極(図示せず)を介して外部の回路等に接続される。バンプ35は、基部面90の第2の部分92における凸の形状の部分92cに対向した第2化合物半導体層22の第2面側の部分に形成されている。図17、図18A、図18Bに示す発光素子10Bにあっては、第1光反射層41を介して光が外部に出射されてもよいし、第2光反射層42を介して光が外部に出射されてもよい。バンプ35の形状として、円柱形、環状、半球形を例示することができる。
 また、基部面90の第2の部分92の中心部92cの曲率半径R2は、1×10-6m以上、好ましくは3×10-6m以上、より好ましくは5×10-6m以上であることが望ましく、具体的には、
曲率半径R2=3μm
である。
 図19及び図20並びに図21及び図22に示す実施例2の発光素子アレイにおいて、発光素子10Bのパラメータは以下の表4のとおりである。また、図19及び図20並びに図21及び図22に示す実施例2の発光素子10Bの仕様を、以下の表5及び表6に示す。ここで、第1の部分91の高さH1は、第1化合物半導体層21の第2面21bから基部面90の第1の部分91の中心部91cまでの距離をL1、第1化合物半導体層21の第2面21bから基部面90の第2の部分92における最も深い凹部の部分92bまでの距離をL2”としたとき、
1=L1-L2
で表され、第2の部分92の中心部92cの高さH2は、
2=L2-L2
で表される。
〈表4〉
        図19及び図20参照  図21及び図22参照
形成ピッチ    25μm        25μm
曲率半径R1   150μm       150μm
直径D1      20μm        20μm
高さH1       2μm         2μm
曲率半径R2     2μm         2μm
高さH2       2.5μm       2.5μm
〈表5〉 図19及び図20参照
第2光反射層42     SiO2/Ta25(11.5ペア)
第2電極32       ITO(厚さ:30nm)
第2化合物半導体層22  p-GaN
活性層23        InGaN(多重量子井戸構造)
第1化合物半導体層21  n-GaN
第1光反射層41     SiO2/Ta25(14ペア)

共振器長LOR       25μm
発振波長(発光波長)λ0  445nm
発光素子数        100×100
〈表6〉 図21及び図22参照
第2光反射層42     SiO2/Ta25(11.5ペア)
第2電極32       ITO(厚さ:30nm)
第2化合物半導体層22  p-GaN
活性層23        InGaN(多重量子井戸構造)
第1化合物半導体層21  n-GaN
第1光反射層41     SiO2/Ta25(14ペア)

共振器長LOR       25μm
発振波長(発光波長)λ0  445nm
発光素子数        100×100
 実施例2の発光素子アレイの製造方法を説明するための第1化合物半導体層等の模式的な一部端面図を、図23A、図23B、図24A、図24B、図25A及び図25Bに示すが、実施例2の発光素子アレイの製造方法は、実質的に実施例1の発光素子アレイの製造方法と同様とすることができるので、詳細な説明は省略する。尚、図23Aにおける参照番号83、図23B、図24Aにおける参照番号83’は、第2の部分92の中心部92cを形成するための第1犠牲層の部分を示す。尚、第1犠牲層のサイズ(直径)が小さくなるに従い、加熱処理を施した後の第1犠牲層の高さは高くなる。
 実施例2あるいは後述する実施例3の発光素子アレイにあっても、バンプ35を用いて外部の回路等と接続・接合する場合、接合時、発光素子アレイに大きな荷重(例えば、50MPa程度)を加える必要がある。実施例2の発光素子アレイにあっては、このような大きな荷重が加わっても、バンプ35と、基部面90の第2の部分92における凸の形状の部分92cとは、垂直方向に一直線上に配列されているので、発光素子アレイに損傷が生じることを確実に防止することができる。
 実施例3も、実施例1あるいは実施例2の変形であり、第1-C構成の発光素子に関する。実施例3の発光素子アレイの模式的な一部端面図を図26及び図27に示し、また、実施例3の発光素子アレイにおける基部面の第1の部分及び第2の部分の配置を模式的な平面図を図28に示す。尚、図26に示す例では、第2電極32は各発光素子に個別に形成されており、図27に示す例では、第2電極32は各発光素子に共通に形成されている。また、図26及び図27においては、第1電極の図示を省略している。
 実施例3の発光素子10Cにおいて、第1化合物半導体層21の第2面21bを基準として、周辺領域99を占める基部面90の第2の部分92は、基部面90の第1の部分91を取り囲む環状の凸の形状93、及び、環状の凸の形状93から基部面90の第1の部分91に向かって延びる下に凸の形状94Aを有する。周辺領域99を占める基部面90の第2の部分92において、環状の凸の形状93によって囲まれた領域を参照番号94Bで示す。
 実施例3の発光素子10Cにおいて、第1化合物半導体層21の第2面21bから基部面90の第1の部分91の中心部91cまでの距離をL1、第1化合物半導体層21の第2面21bから基部面90の第2の部分92の環状の凸の形状93の頂部までの距離をL2’としたとき、
2’>L1
を満足する。また、基部面90の第1の部分91の中心部91cの曲率半径(即ち、第1光反射層41の曲率半径)をR1、基部面90の第2の部分92の環状の凸の形状93の頂部の曲率半径をR2’としたとき、
1>R2
を満足する。尚、L2’/L1の値として、限定するものではないが、
1<L2’/L1≦100
を挙げることができ、具体的には、例えば、
2’/L1=1.1
である。また、R1/R2’の値として、限定するものではないが、
1<R1/R2’≦100
を挙げることができ、具体的には、例えば、
1/R2’=50
である。
 実施例3の発光素子10Cにおいて、[第1の部分91/第2の部分92の周辺部から中心部まで]の形状は、
(A)[上に凸の形状/下に凸の形状から上に凸の形状、下に凸の形状へと続く]
(B)[上に凸の形状/下に凸の形状から上に凸の形状、下に凸の形状、線分へと続く]
(C)[上に凸の形状/上に凸の形状から下に凸の形状、上に凸の形状、下に凸の形状へと続く]
(D)[上に凸の形状/上に凸の形状から下に凸の形状、上に凸の形状、下に凸の形状、線分へと続く]
(E)[上に凸の形状/線分から下に凸の形状、上に凸の形状、下に凸の形状へと続く]
(F)[上に凸の形状/線分から下に凸の形状、上に凸の形状、下に凸の形状、線分へと続く]
といったケースがあるが、実施例3の発光素子10Cは、具体的には(A)のケースに該当する。
 また、実施例3の発光素子10Cにおいて、基部面90の第2の部分92における環状の凸の形状93の部分に対向した第2化合物半導体層22の第2面側の部分には、バンプ35が配設されている。バンプ35の形状として、環状の凸の形状93と対向した環状とすることが好ましい。円柱形、環状、半球形を例示することができる。バンプ35は、基部面90の第2の部分92における凸の形状の部分92cに対向した第2化合物半導体層22の第2面側の部分に形成されている。
 図26に示すように、第2電極32は、発光素子アレイを構成する発光素子10Cにおいて個別に形成されており、バンプ35を介して外部の回路等に接続される。第1電極31は、発光素子アレイを構成する発光素子10Cにおいて共通であり、第1パッド電極(図示せず)を介して外部の回路等に接続される。あるいは又、図27に示すように、第2電極32は、発光素子アレイを構成する発光素子10Cにおいて共通であり、バンプ35を介して外部の回路等に接続される。第1電極31は、発光素子アレイを構成する発光素子10Cにおいて共通であり、第1パッド電極(図示せず)を介して外部の回路等に接続される。図26、図27に示す発光素子10Cにあっては、第1光反射層41を介して光が外部に出射されてもよいし、第2光反射層42を介して光が外部に出射されてもよい。
 また、基部面90の第2の部分92の環状の凸の形状93の曲率半径R2’は、1×10-6m以上、好ましくは3×10-6m以上、より好ましくは5×10-6m以上であることが望ましく、具体的には、
曲率半径R2’=5μm
である。
 図28に示す実施例3の発光素子アレイにおいて、発光素子10Cのパラメータは以下の表7のとおりである。また、図28に示す実施例3の発光素子10Cの仕様を、以下の表8に示す。ここで、第1の部分91の高さH1は、第1化合物半導体層21の第2面21bから基部面90の第1の部分91の中心部91cまでの距離をL1、第1化合物半導体層21の第2面21bから基部面90の第2の部分92における最も深い凹部の部分92bまでの距離をL2”としたとき、
1=L1-L2
で表され、第2の部分92の環状の凸の形状93の高さH2は、
2=L2-L2
で表される。また、直径D2は、環状の凸の形状93の直径を示す。
〈表7〉
        図28参照
形成ピッチ    25μm
曲率半径R1   150μm
直径D1      15μm
高さH1       2μm
曲率半径R2     3μm
直径D2      19μm(内径18μm/外径20μm)
高さH2       3μm
〈表8〉 図28参照
第2光反射層42     SiO2/Ta25(7ペア)
第2電極32       ITO(厚さ:25nm)
第2化合物半導体層22  p-GaN
活性層23        InGaN(多重量子井戸構造)
第1化合物半導体層21  n-GaN
第1光反射層41     SiO2/Ta25(14ペア)

共振器長LOR       20μm
発振波長(発光波長)λ0  405nm
発光素子数        1000×1000
 実施例3の発光素子アレイの製造方法は、実質的に実施例1あるいは実施例2の発光素子アレイの製造方法と同様とすることができるので、詳細な説明は省略する。
 実施例4は、実施例1の変形である。図29A及び図29Bに、実施例4の発光素子アレイにおける基部面の第1の部分及び第2の部分の配置を模式的な平面図で示す。図29Aに示す例では、発光素子アレイは、例えば、実施例1の発光素子が一列に配列されている。図29Aの矢印A-Aに沿った模式的な一部端面図は、図1に示したと同様である。図29Bに示す例では、発光素子アレイは、例えば、平面形状が実施例1の発光素子よりも細長い発光素子が一列に配列されている。図29Bの矢印A-Aに沿った模式的な一部端面図は、図1に示したと同様である。図29Aに示す実施例4の発光素子アレイにおいて、発光素子のパラメータは以下の表9のとおりであるし、発光素子の仕様を、以下の表10に示す。また、図29Bに示す実施例4の発光素子アレイにおいて、発光素子のパラメータは以下の表11のとおりであるし、発光素子の仕様を、以下の表12に示す。尚、図29Bに示す基部面の形状は、シリンドリカル形状の一部あるいは蒲鉾型形状の一部である。
〈表9〉
        図29A参照
形成ピッチ    25μm
曲率半径R1   100μm
直径D1      20μm
高さH1       2μm
〈表10〉 図29A参照
第2光反射層42     SiO2/Ta25(11.5ペア)
第2電極32       ITO(厚さ:22nm)
第2化合物半導体層22  p-GaN
活性層23        InGaN(多重量子井戸構造)
第1化合物半導体層21  n-GaN
第1光反射層41     SiO2/Ta25(14ペア)

共振器長LOR       25μm
発振波長(発光波長)λ0  445nm
発光素子数        1000×1
〈表11〉
          図29B参照
形成ピッチ      25μm(図29Bの矢印Bに沿ったピッチ)
曲率半径R1     100μm(図29Bの矢印Bの方向の曲率半径)
第1の部分の大きさ  長さ400μm×幅20μm
高さH1         2μm
〈表12〉 図29B参照
第2光反射層42     SiO2/Ta25(11.5ペア)
第2電極32       ITO(厚さ:22nm)
第2化合物半導体層22  p-GaN
活性層23        InGaN(多重量子井戸構造)
第1化合物半導体層21  n-GaN
第1光反射層41     SiO2/Ta25(14ペア)

共振器長LOR       25μm
発振波長(発光波長)λ0  445nm
発光素子数        512×1
 実施例5は、実施例1~実施例4の変形であり、第3構成の発光素子に関する。模式的な一部端面図を図30に示す実施例5の発光素子10Dにおいて、第1化合物半導体層21の第1面21aと第1光反射層41との間には化合物半導体基板11が配されており(残されており)、基部面90は化合物半導体基板11の表面(第1面11a)から構成されている。
 実施例5の発光素子10Dは、実施例1の[工程-140]と同様の工程において、化合物半導体基板11を薄くし、鏡面仕上げを施す。化合物半導体基板11の第1面11aの表面粗さRaの値は10nm以下であることが好ましい。表面粗さRaは、JIS B-610:2001に規定されており、具体的には、AFMや断面TEMに基づく観察に基づき測定することができる。その後、化合物半導体基板11の露出面(第1面11a)の上に、実施例1の[工程-150]における第1犠牲層81を形成し、以下、実施例1の[工程-150]以降の工程と同様の工程を実行し、実施例1における第1化合物半導体層21の代わりに化合物半導体基板11に第1の部分91及び第2の部分から成る基部面90を設け、発光素子あるいは発光素子アレイを完成させればよい。
 以上の点を除き、実施例5の発光素子の構成、構造は、実施例1~実施例4の発光素子の構成、構造と同様とすることができるので、詳細な説明は省略する。
 実施例6も、実施例1~実施例4の変形であり、第4構成の発光素子に関する。模式的な一部端面図を図31に示す実施例6の発光素子10Eにおいて、第1化合物半導体層21の第1面21aと第1光反射層41との間には基材95が配されており、基部面90は基材95の表面から構成されている。あるいは又、模式的な一部端面図を図32に示す実施例6の発光素子10Eの変形例において、第1化合物半導体層21の第1面21aと第1光反射層41との間には化合物半導体基板11及び基材95が配されており、基部面90は基材95の表面から構成されている。基材95を構成する材料として、TiO2、Ta25、SiO2等の透明な誘電体材料、シリコーン系樹脂、エポキシ系樹脂等を挙げることができる。
 図31に示す実施例6の発光素子10Eは、実施例1の[工程-140]と同様の工程において、化合物半導体基板11を除去し、第1化合物半導体層21の第1面21aの上に基部面90を有する基材95を形成する。具体的には、第1化合物半導体層21の第1面21aの上に、例えば、TiO2層又はTa25層を形成し、次いで、第1の部分91を形成すべきTiO2層又はTa25層の上にパターニングされたレジスト層を形成し、レジスト層を加熱することでレジスト層をリフローさせて、レジストパターンを得る。レジストパターンには第1の部分の形状と同じ形状(あるいは類似した形状)が付与される。そして、レジストパターン及びTiO2層又はTa25層をエッチバックすることによって、第1化合物半導体層21の第1面21aの上に、第1の部分91及び第2の部分92が設けられた基材95を得ることができる。次いで、基材95の所望の領域の上に周知の方法に基づき第1光反射層41を形成すればよい。
 あるいは又、図32に示す実施例6の発光素子10Eは、実施例1の[工程-140]と同様の工程において、化合物半導体基板11を薄くし、鏡面仕上げを施した後、化合物半導体基板11の露出面(第1面11a)の上に基部面90を有する基材95を形成する。具体的には、化合物半導体基板11の露出面(第1面11a)の上に、例えば、TiO2層又はTa25層を形成し、次いで、第1の部分91を形成すべきTiO2層又はTa25層の上にパターニングされたレジスト層を形成し、レジスト層を加熱することでレジスト層をリフローさせて、レジストパターンを得る。レジストパターンには第1の部分の形状と同じ形状(あるいは類似した形状)が付与される。そして、レジストパターン及びTiO2層又はTa25層をエッチバックすることによって、化合物半導体基板11の露出面(第1面11a)の上に、第1の部分91及び第2の部分92が設けられた基材95を得ることができる。次いで、基材95の所望の領域の上に周知の方法に基づき第1光反射層41を形成すればよい。
 以上の点を除き、実施例6の発光素子の構成、構造は、実施例1~実施例4の発光素子の構成、構造と同様とすることができるので、詳細な説明は省略する。
 実施例7は、実施例6の変形である。実施例7の発光素子の模式的な一部端面図は、実質的に、図32と同様であるし、実施例7の発光素子の構成、構造は、実質的に、実施例6の発光素子の構成、構造と同様とすることができるので、詳細な説明は省略する。
 実施例7にあっては、先ず、発光素子製造用基板11の第2面11bに、基部面90を形成するための凸凹部96を形成する(図33参照)。そして、発光素子製造用基板11の第2面11bに、多層膜から成る第1光反射層41を形成した後(図33B参照)、第1光反射層41及び第2面11bの上に平坦化膜97を形成し、平坦化膜97に平坦化処理を施す(図33C参照)。
 次に、第1光反射層41を含む発光素子製造用基板11の平坦化膜97の上に、ELO法等の横方向にエピタキシャル成長させる方法を用いて、横方向成長に基づき積層構造体20を形成する。その後、実施例1の[工程-110]及び[工程-120]を実行する。そして、発光素子製造用基板11を除去し、露出した平坦化膜97に第1電極31を形成する。あるいは又、発光素子製造用基板11を除去すること無く、発光素子製造用基板11の第1面11aに第1電極31を形成する。
 実施例8は、実施例1~実施例7の変形である。実施例1~実施例7にあっては、積層構造体20をGaN系化合物半導体から構成した。一方、実施例8にあっては、積層構造体20を、InP系化合物半導体あるいはGaAs系化合物半導体から構成する。
 図7及び図8並びに図9及び図10に示したと同様の構成、構造を有する実施例8の発光素子アレイ(但し、積層構造体20をInP系化合物半導体から構成した)における発光素子のパラメータは以下の表13のとおりであるし、発光素子の仕様を、以下の表14及び表15に示す。
〈表13〉
        図7及び図8参照  図9及び図10参照
形成ピッチ    25μm      20μm
曲率半径R1   100μm     200μm
直径D1      20μm      15μm
高さH1       2μm       2μm
曲率半径R2     4μm       5μm
〈表14〉 図7及び図8参照
第2光反射層42     SiO2/Ta25(11.5ペア)
第2電極32       ITO(厚さ:22nm)
第2化合物半導体層22  p-InP
活性層23        InGaAs(多重量子井戸構造)、又は、
             AlInGaAsP(多重量子井戸構造)、又は、
             InAs量子ドット
第1化合物半導体層21  n-InP
第1光反射層41     SiO2/Ta25(14ペア)

共振器長LOR       25μm
発振波長(発光波長)λ0  1.6μm
発光素子数        100×100
〈表15〉 図9及び図10参照
第2光反射層42     SiO2/SiN(9ペア)
第2電極32       ITO(厚さ:22nm)
第2化合物半導体層22  p-InP
活性層23        InGaAs(多重量子井戸構造)、又は、
             AlInGaAsP(多重量子井戸構造)、又は、
             InAs量子ドット
第1化合物半導体層21  n-InP
第1光反射層41     SiO2/Ta25(14ペア)

共振器長LOR       25μm
発振波長(発光波長)λ0  1.6μm
発光素子数        1000×1000
 また、図7及び図8並びに図9及び図10に示したと同様の構成、構造を有する実施例8の発光素子アレイ(但し、積層構造体20をGaAs系化合物半導体から構成した)における発光素子のパラメータは以下の表16のとおりであるし、発光素子の仕様を、以下の表17及び表18に示す。
〈表16〉
        図7及び図8参照  図9及び図10参照
形成ピッチ    25μm      20μm
曲率半径R1   100μm     200μm
直径D1      20μm      15μm
高さH1       2μm       2μm
曲率半径R2     5μm      10μm
〈表17〉 図7及び図8参照
第2光反射層42     SiO2/Ta25(11.5ペア)
第2電極32       ITO(厚さ:22nm)
第2化合物半導体層22  p-GaAs
活性層23        InGaAs(多重量子井戸構造)、又は、
             GaInNAs(多重量子井戸構造)、又は、
             InAs量子ドット
第1化合物半導体層21  n-GaAs
第1光反射層41     SiO2/Ta25(14ペア)

共振器長LOR       25μm
発振波長(発光波長)λ0  0.94μm
発光素子数        100×100
〈表18〉 図9及び図10参照
第2光反射層42     SiO2/SiN(9ペア)
第2電極32       ITO(厚さ:22nm)
第2化合物半導体層22  p-GaAs
活性層23        InGaAs(多重量子井戸構造)、又は、
             GaInNAs(多重量子井戸構造)、又は、
             InAs量子ドット
第1化合物半導体層21  n-GaAs
第1光反射層41     SiO2/Ta25(14ペア)

共振器長LOR       25μm
発振波長(発光波長)λ0  0.94μm
発光素子数        1000×1000
 図19及び図20並びに図21及び図22に示したと同様の構成、構造を有する実施例8の発光素子アレイ(但し、積層構造体20をInP系化合物半導体から構成した)における発光素子のパラメータは以下の表19のとおりであるし、発光素子の仕様を、以下の表20及び表21に示す。
〈表19〉
        図19及び図20参照  図21及び図22参照
形成ピッチ    25μm       25μm
曲率半径R1   150μm      150μm
直径D1      20μm       20μm
高さH1       2μm        2μm
曲率半径R2     2μm        8μm
高さH2       2.5μm      2.5μm
〈表20〉 図19及び図20参照
第2光反射層42     SiO2/Ta25(11.5ペア)
第2電極32       ITO(厚さ:30nm)
第2化合物半導体層22  p-InP
活性層23        InGaAs(多重量子井戸構造)、又は、
             AlInGaAsP(多重量子井戸構造)、又は、
             InAs量子ドット
第1化合物半導体層21  n-InP
第1光反射層41     SiO2/Ta25(14ペア)

共振器長LOR       25μm
発振波長(発光波長)λ0  1.6μm
発光素子数        100×100
〈表21〉 図21及び図22参照
第2光反射層42     SiO2/Ta25(11.5ペア)
第2電極32       ITO(厚さ:30nm)
第2化合物半導体層22  p-InP
活性層23        InGaAs(多重量子井戸構造)、又は、
             AlInGaAsP(多重量子井戸構造)、又は、
             InAs量子ドット
第1化合物半導体層21  n-InP
第1光反射層41     SiO2/Ta25(14ペア)

共振器長LOR       25μm
発振波長(発光波長)λ0  1.6μm
発光素子数        100×100
 図19及び図20並びに図21及び図22に示したと同様の構成、構造を有する実施例8の発光素子アレイ(但し、積層構造体20をGaAs系化合物半導体から構成した)における発光素子のパラメータは以下の表22のとおりであるし、発光素子の仕様を、以下の表23及び表24に示す。
〈表22〉
        図19及び図20参照  図21及び図22参照
形成ピッチ    25μm       25μm
曲率半径R1   150μm      150μm
直径D1      20μm       20μm
高さH1       2μm        2μm
曲率半径R2     6μm        4μm
高さH2       2.5μm      2.5μm
〈表23〉 図19及び図20参照
第2光反射層42     SiO2/Ta25(11.5ペア)
第2電極32       ITO(厚さ:30nm)
第2化合物半導体層22  p-GaAs
活性層23        InGaAs(多重量子井戸構造)、又は、
             GaInNAs(多重量子井戸構造)、又は、
             InAs量子ドット
第1化合物半導体層21  n-GaAs
第1光反射層41     SiO2/Ta25(14ペア)

共振器長LOR       25μm
発振波長(発光波長)λ0  0.94μm
発光素子数        100×100
〈表24〉 図21及び図22参照
第2光反射層42     SiO2/Ta25(11.5ペア)
第2電極32       ITO(厚さ:30nm)
第2化合物半導体層22  p-GaAs
活性層23        InGaAs(多重量子井戸構造)、又は、
             GaInNAs(多重量子井戸構造)、又は、
             InAs量子ドット
第1化合物半導体層21  n-GaAs
第1光反射層41     SiO2/Ta25(14ペア)

共振器長LOR       25μm
発振波長(発光波長)λ0  0.94μm
発光素子数        100×100
 図28に示したと同様の構成、構造を有する実施例8の発光素子アレイ(但し、積層構造体20をInP系化合物半導体から構成した)における発光素子のパラメータは以下の表25のとおりであるし、発光素子の仕様を、以下の表26に示す。
〈表25〉
        図28参照
形成ピッチ    25μm
曲率半径R1   150μm
直径D1      15μm
高さH1       2μm
曲率半径R2     3μm
直径D2      19μm(内径18μm/外径20μm)
高さH2       3μm
〈表26〉 図28参照
第2光反射層42     SiO2/Ta25(7ペア)
第2電極32       ITO(厚さ:25nm)
第2化合物半導体層22  p-InP
活性層23        InGaAs(多重量子井戸構造)、又は、
             AlInGaAsP(多重量子井戸構造)、又は、
             InAs量子ドット
第1化合物半導体層21  n-InP
第1光反射層41     SiO2/Ta25(14ペア)

共振器長LOR       20μm
発振波長(発光波長)λ0  1.6μm
発光素子数        1000×1000
 図28に示したと同様の構成、構造を有する実施例8の発光素子アレイ(但し、積層構造体20をGaAs系化合物半導体から構成した)における発光素子のパラメータは以下の表27のとおりであるし、発光素子の仕様を、以下の表28に示す。
〈表27〉
        図28参照
形成ピッチ    25μm
曲率半径R1   150μm
直径D1      15μm
高さH1       2μm
曲率半径R2     3μm
直径D2      19μm(内径18μm/外径20μm)
高さH2       3μm
〈表28〉 図28参照
第2光反射層42     SiO2/Ta25(7ペア)
第2電極32       ITO(厚さ:25nm)
第2化合物半導体層22  p-GaAs
活性層23        InGaAs(多重量子井戸構造)、又は、
             GaInNAs(多重量子井戸構造)、又は、
             InAs量子ドット
第1化合物半導体層21  n-GaAs
第1光反射層41     SiO2/Ta25(14ペア)

共振器長LOR       20μm
発振波長(発光波長)λ0  0.94μm
発光素子数        1000×1000
 図29A及び図29Bに示したと同様の構成、構造を有する実施例8の発光素子アレイ(但し、積層構造体20をInP系化合物半導体から構成した)における発光素子のパラメータは以下の表29及び表31のとおりであるし、発光素子の仕様を、以下の表30及び表32に示す。
〈表29〉
        図29A参照
形成ピッチ    25μm
曲率半径R1   100μm
直径D1      20μm
高さH1       2μm
〈表30〉 図29A参照
第2光反射層42     SiO2/Ta25(11.5ペア)
第2電極32       ITO(厚さ:22nm)
第2化合物半導体層22  p-InP
活性層23        InGaAs(多重量子井戸構造)
第1化合物半導体層21  n-InP
第1光反射層41     SiO2/Ta25(14ペア)

共振器長LOR       25μm
発振波長(発光波長)λ0  1.6μm
発光素子数        1000×1
〈表31〉
          図29B参照
形成ピッチ      25μm(図29Bの矢印Bに沿ったピッチ)
曲率半径R1     100μm(図29Bの矢印Bの方向の曲率半径)
第1の部分の大きさ  長さ400μm×幅20μm
高さH1         2μm
〈表32〉 図29B参照
第2光反射層42     SiO2/Ta25(11.5ペア)
第2電極32       ITO(厚さ:22nm)
第2化合物半導体層22  p-InP
活性層23        InGaAs(多重量子井戸構造)、又は、
             AlInGaAsP(多重量子井戸構造)、又は、
             InAs量子ドット
第1化合物半導体層21  n-InP
第1光反射層41     SiO2/Ta25(14ペア)

共振器長LOR       25μm
発振波長(発光波長)λ0  1.6μm
発光素子数        512×1
 図29A及び図29Bに示したと同様の構成、構造を有する実施例8の発光素子アレイ(但し、積層構造体20をGaAs系化合物半導体から構成した)における発光素子のパラメータは以下の表33及び表35のとおりであるし、発光素子の仕様を、以下の表34及び表36に示す。
〈表33〉
        図29A参照
形成ピッチ    25μm
曲率半径R1   100μm
直径D1      20μm
高さH1       2μm
〈表34〉 図29A参照
第2光反射層42     SiO2/Ta25(11.5ペア)
第2電極32       ITO(厚さ:22nm)
第2化合物半導体層22  p-GaAs
活性層23        InGaAs(多重量子井戸構造)、又は、
             GaInNAs(多重量子井戸構造)、又は、
             InAs量子ドット
第1化合物半導体層21  n-GaAs
第1光反射層41     SiO2/Ta25(14ペア)

共振器長LOR       25μm
発振波長(発光波長)λ0  0.94μm
発光素子数        1000×1
〈表35〉
          図29B参照
形成ピッチ      25μm(図29Bの矢印Bに沿ったピッチ)
曲率半径R1     100μm(図29Bの矢印Bの方向の曲率半径)
第1の部分の大きさ  長さ400μm×幅20μm
高さH1         2μm
〈表36〉 図29B参照
第2光反射層42     SiO2/Ta25(11.5ペア)
第2電極32       ITO(厚さ:22nm)
第2化合物半導体層22  p-GaAs
活性層23        InGaAs(多重量子井戸構造)、又は、
             GaInNAs(多重量子井戸構造)、又は、
             InAs量子ドット
第1化合物半導体層21  n-GaAs
第1光反射層41     SiO2/Ta25(14ペア)

共振器長LOR       25μm
発振波長(発光波長)λ0  0.94μm
発光素子数        512×1
 実施例9は、本開示の第2の態様に係る発光素子アレイの製造方法である。
  [工程-900]
 実施例9の発光素子アレイの製造方法にあっては、積層構造体20を形成した後、第2化合物半導体層22の第2面側に第2光反射層42を形成する。具体的には、先ず、実施例1の[工程-100]~[工程-140]と同様の工程を実行する。
  [工程-910]
 次いで、第1化合物半導体層21の第1面21aの上に第1犠牲層81を形成した後、第1犠牲層81の表面を凸状とし(図14A及び図14B参照)、その後、第1犠牲層81’をエッチバックし、更に、第1化合物半導体層21を第1面21aから内部に向けてエッチバックすることで、第1化合物半導体層21の第2面21bを基準として、凸部91’を形成する。こうして、図34Aに示す構造を得ることができる。
  [工程-920]
 その後、全面に第2犠牲層82を形成した後(図34B参照)、第2犠牲層82をエッチバックし、更に、第1化合物半導体層21を内部に向けてエッチバックすることで、第1化合物半導体層21の第2面21bを基準として、基部面90の第1の部分91に凸部を形成し、基部面90の第2の部分92に少なくとも凹部を形成する(図34C参照)。
 基部面90の第1の部分91の曲率半径R1を一層大きくする必要がある場合、[工程-920]を繰り返せばよい。
  [工程-930]
 その後、実施例1の[工程-180]~[工程-190]と同様の工程を実行すればよい。
 以下、実施例1~実施例9の発光素子、前述した好ましい形態、構成を含む本開示の発光素子等の各種変形例を説明し、次いで、実施例10~実施例22を説明する。
 以上に説明した好ましい形態、構成を含む本開示の発光素子等において、
 第2化合物半導体層には、電流注入領域及び電流注入領域を取り囲む電流非注入領域が設けられており、
 電流注入領域の面積重心点から、電流注入領域と電流非注入領域の境界までの最短距離DCIは、以下の式を満足する構成とすることができる。ここで、このような構成の発光素子を、便宜上、『第5構成の発光素子』と呼ぶ。尚、以下の式の導出は、例えば,H.  Kogelnik and T. Li, "Laser Beams and Resonators", Applied Optics/Vol. 5, No. 10/ October 1966 を参照のこと。また、ω0はビームウェスト半径とも呼ばれる。
CI≧ω0/2                (1-1)
但し、
ω0 2≡(λ0/π){LOR(R1-LOR)}1/2  (1-2)
ここで、
λ0 :発光素子から主に出射される所望の光の波長(発振波長)
OR:共振器長
1 :基部面の第1の部分の中心部の曲率半径(即ち、第1光反射層の曲率半径)
 ここで、本開示の発光素子等は、第1光反射層のみが凹面鏡形状を有するが、第2光反射層の平板な鏡に対する対称性を考えれば、共振器は、同一の曲率半径を有する2つの凹面鏡部で挟まれたファブリペロー型共振器へと拡張することができる(図62の模式図を参照)。このとき、仮想的なファブリペロー型共振器の共振器長は、共振器長LORの2倍となる。ω0の値と共振器長LORの値と第1光反射層の曲率半径R1の値の関係を示すグラフを、図63及び図64に示す。尚、ω0の値が「正」であるとは、レーザ光が模式的に図65Aの状態にあることを示し、ω0の値が「負」であるとは、レーザ光が模式的に図65Bの状態にあることを示す。レーザ光の状態は、図65Aに示す状態であってもよいし、図65Bに示す状態であってもよい。但し、2つの凹面鏡部を有する仮想的なファブリペロー型共振器は、曲率半径R1が共振器長LORよりも小さくなると、図65Bに示す状態となり、閉じ込めが過剰になり回折損失を生じる。それ故、曲率半径R1が共振器長LORよりも大きい、図65Aに示す状態であることが好ましい。尚、活性層を、2つの光反射層のうち、平坦な光反射層、具体的には、第2光反射層に近づけて配置すると、光場は活性層においてより集光される。即ち、活性層における光場閉じ込めを強め、レーザ発振を容易ならしめる。活性層の位置、即ち、第2化合物半導体層に面する第2光反射層の面から活性層までの距離として、限定するものではないが、λ0/2乃至10λ0を例示することができる。
 ところで、第1光反射層によって反射される光が集光される領域が、電流注入によって活性層が利得を持つ領域に対応する電流注入領域に含まれない場合、キャリアから光の誘導放出が阻害され、ひいては、レーザ発振が阻害される虞がある。上式(1-1)及び(1-2)を満足することで、第1光反射層によって反射される光が集光される領域が電流注入領域に含まれることを保証することができ、レーザ発振を確実に達成することができる。
 そして、第5構成の発光素子は、
 第2化合物半導体層の第2面上に設けられ、発振モードロスの増減に作用するモードロス作用領域を構成するモードロス作用部位、
 第2化合物半導体層の第2面上からモードロス作用部位上に亙り形成された第2電極、及び、
 第1化合物半導体層に電気的に接続された第1電極、
を更に備えており、
 第2光反射層は第2電極上に形成されており、
 積層構造体には、電流注入領域、電流注入領域を取り囲む電流非注入・内側領域、及び、電流非注入・内側領域を取り囲む電流非注入・外側領域が形成されており、
 モードロス作用領域の正射影像と電流非注入・外側領域の正射影像とは重なり合っている構成とすることができる。
 そして、このような好ましい構成を含む第5構成の発光素子において、第1光反射層の半径r1(=D1/2)は、ω0≦r1≦20・ω0、好ましくは、ω0≦r1≦10・ω0を満足する構成とすることができる。あるいは又、r1の値として、r1≦1×10-4m、好ましくは、r1≦5×10-5mを例示することができる。また、基部面の高さ(基部面の第1の部分の厚さ、高さ)h1として、h1≦5×10-5mを例示することができる。更には、このような好ましい構成を含む第5構成の発光素子において、DCI≧ω0を満足する構成とすることができる。更には、このような好ましい構成を含む第5構成の発光素子において、R1≦1×10-3m、好ましくは、1×10-5m≦R1≦1×10-3m、より好ましくは、1×10-5m≦R1≦1×10-4mを満足する構成とすることができる。
 また、上記の好ましい形態、構成を含む本開示の発光素子等は、
 第2化合物半導体層の第2面上に設けられ、発振モードロスの増減に作用するモードロス作用領域を構成するモードロス作用部位、
 第2化合物半導体層の第2面上からモードロス作用部位上に亙り形成された第2電極、及び、
 第1化合物半導体層に電気的に接続された第1電極、
を更に備えており、
 第2光反射層は第2電極上に形成されており、
 積層構造体には、電流注入領域、電流注入領域を取り囲む電流非注入・内側領域、及び、電流非注入・内側領域を取り囲む電流非注入・外側領域が形成されており、
 モードロス作用領域の正射影像と電流非注入・外側領域の正射影像とは重なり合っている構成とすることができる。ここで、このような構成の発光素子を、便宜上、『第6構成の発光素子』と呼ぶ。
 あるいは又、上記の好ましい形態、構成を含む本開示の発光素子等は、
 第2化合物半導体層の第2面上に形成された第2電極、
 第2電極上に形成された第2光反射層、
 第1化合物半導体層の第1面上に設けられ、発振モードロスの増減に作用するモードロス作用領域を構成するモードロス作用部位、並びに、
 第1化合物半導体層に電気的に接続された第1電極、
を更に備えており、
 第1光反射層は、第1化合物半導体層の第1面上からモードロス作用部位上に亙り形成されており、
 積層構造体には、電流注入領域、電流注入領域を取り囲む電流非注入・内側領域、及び、電流非注入・内側領域を取り囲む電流非注入・外側領域が形成されており、
 モードロス作用領域の正射影像と電流非注入・外側領域の正射影像とは重なり合っている構成とすることができる。ここで、このような構成の発光素子を、便宜上、『第7構成の発光素子』と呼ぶ。尚、第7構成の発光素子の規定を、第5構成の発光素子に適用することができる。
 第6構成の発光素子又は第7構成の発光素子において、積層構造体には電流非注入領域(電流非注入・内側領域及び電流非注入・外側領域の総称)が形成されているが、電流非注入領域は、具体的には、厚さ方向、第2化合物半導体層の第2電極側の領域に形成されていてもよいし、第2化合物半導体層全体に形成されていてもよいし、第2化合物半導体層及び活性層に形成されていてもよいし、第2化合物半導体層から第1化合物半導体層の一部に亙り形成されていてもよい。モードロス作用領域の正射影像と電流非注入・外側領域の正射影像とは重なり合っているが、電流注入領域から充分に離れた領域においては、モードロス作用領域の正射影像と電流非注入・外側領域の正射影像とは重なり合っていなくともよい。
 第6構成の発光素子において、電流非注入・外側領域はモードロス作用領域の下方に位置している構成とすることができる。
 上記の好ましい構成を含む第6構成の発光素子において、電流注入領域の正射影像の面積をS1、電流非注入・内側領域の正射影像の面積をS2としたとき、
0.01≦S1/(S1+S2)≦0.7
を満足する構成とすることができる。また、第7構成の発光素子において、電流注入領域の正射影像の面積をS1’、電流非注入・内側領域の正射影像の面積をS2’としたとき、
0.01≦S1’/(S1’+S2’)≦0.7
を満足する構成とすることができる。但し、S1/(S1’+S2)の範囲、S1’/(S1’+S2’)の範囲は、上記の範囲に限定あるいは制限されるものではない。
 上記の好ましい構成を含む第6構成の発光素子又は第7構成の発光素子において、電流非注入・内側領域及び電流非注入・外側領域は、積層構造体へのイオン注入によって形成される構成とすることができる。このような構成の発光素子を、便宜上、『第6-A構成の発光素子』、『第7-A構成の発光素子』と呼ぶ。そして、この場合、イオン種は、ボロン、プロトン、リン、ヒ素、炭素、窒素、フッ素、酸素、ゲルマニウム、亜鉛及びシリコンから成る群から選択された少なくとも1種類のイオン(即ち、1種類のイオン又は2種類以上のイオン)である構成とすることができる。
 あるいは又、上記の好ましい構成を含む第6構成の発光素子又は第7構成の発光素子において、電流非注入・内側領域及び電流非注入・外側領域は、第2化合物半導体層の第2面へのプラズマ照射、又は、第2化合物半導体層の第2面へのアッシング処理、又は、第2化合物半導体層の第2面への反応性イオンエッチング処理によって形成される構成とすることができる。このような構成の発光素子を、便宜上、『第6-B構成の発光素子』、『第7-B構成の発光素子』と呼ぶ。これらの処理にあっては、電流非注入・内側領域及び電流非注入・外側領域はプラズマ粒子に晒されるので、第2化合物半導体層の導電性に劣化が生じ、電流非注入・内側領域及び電流非注入・外側領域は高抵抗状態となる。即ち、電流非注入・内側領域及び電流非注入・外側領域は、第2化合物半導体層の第2面のプラズマ粒子への暴露によって形成される構成とすることができる。プラズマ粒子として、具体的には、アルゴン、酸素、窒素等を挙げることができる。
 あるいは又、上記の好ましい構成を含む第6構成の発光素子又は第7構成の発光素子において、第2光反射層は、第1光反射層からの光を、第1光反射層と第2光反射層とによって構成される共振器構造の外側に向かって反射あるいは散乱する領域を有する構成とすることができる。このような構成の発光素子を、便宜上、『第6-C構成の発光素子』、『第7-C構成の発光素子』と呼ぶ。具体的には、モードロス作用部位の側壁(モードロス作用部位に設けられた開口部の側壁)の上方に位置する第2光反射層の領域は、順テーパー状の傾斜を有し、あるいは又、第1光反射層に向かって凸状に湾曲した領域を有する。あるいは又、上記の好ましい構成を含む第6構成の発光素子又は第7構成の発光素子において、第1光反射層は、第2光反射層からの光を、第1光反射層と第2光反射層とによって構成される共振器構造の外側に向かって反射あるいは散乱する領域を有する構成とすることができる。具体的には、第1光反射層の一部の領域に、順テーパー状の傾斜を形成し、あるいは、第2光反射層に向かって凸状の湾曲部を形成すればよいし、あるいは又、モードロス作用部位の側壁(モードロス作用部位に設けられた開口部の側壁)の上方に位置する第1光反射層の領域は、順テーパー状の傾斜を有し、あるいは又、第2光反射層に向かって凸状に湾曲した領域を有する構成とすればよい。また、モードロス作用部位の頂面と、モードロス作用部位に設けられた開口部の側壁との境界(側壁エッジ部)において光を散乱させることで、第1光反射層と第2光反射層とによって構成される共振器構造の外側に向かって光を散乱させる構成とすることもできる。
 以上に説明した第6-A構成の発光素子、第6-B構成の発光素子あるいは第6-C構成の発光素子において、電流注入領域における活性層から第2化合物半導体層の第2面までの光学的距離をOL2、モードロス作用領域における活性層からモードロス作用部位の頂面までの光学的距離をOL0としたとき、
OL0>OL2
を満足する構成とすることができる。また、以上に説明した第7-A構成の発光素子、第7-B構成の発光素子あるいは第7-C構成の発光素子において、電流注入領域における活性層から第1化合物半導体層の第1面までの光学的距離をOL1’、モードロス作用領域における活性層からモードロス作用部位の頂面までの光学的距離をOL0’としたとき、
OL0’>OL1
を満足する構成とすることができる。更には、これらの構成を含む、以上に説明した第6-A構成の発光素子、第7-A構成の発光素子、第6-B構成の発光素子、第7-B構成の発光素子、第6-C構成の発光素子あるいは第7-C構成の発光素子において、生成した高次モードを有する光は、モードロス作用領域により、第1光反射層と第2光反射層とによって構成される共振器構造の外側に向かって散逸させられ、以て、発振モードロスが増加する構成とすることができる。即ち、生じる基本モード及び高次モードの光場強度が、発振モードロスの増減に作用するモードロス作用領域の存在によって、モードロス作用領域の正射影像内において、Z軸から離れるほど、減少するが、基本モードの光場強度の減少よりも高次モードのモードロスの方が多く、基本モードを一層安定化させることができるし、電流非注入・内側領域が存在しない場合に比べるとモードロスを抑制することができるので、閾値電流の低下を図ることができる。尚、便宜上、2つの光反射層によって形成される共振器の中心を通る軸線をZ軸とし、Z軸と直交する仮想平面をXY平面と呼ぶ。
 また、以上に説明した第6-A構成の発光素子、第7-A構成の発光素子、第6-B構成の発光素子、第7-B構成の発光素子、第6-C構成の発光素子あるいは第7-C構成の発光素子において、モードロス作用部位は、誘電体材料、金属材料又は合金材料から成る構成とすることができる。誘電体材料として、SiOX、SiNX、AlNX、AlOX、TaOX、ZrOXを例示することができるし、金属材料あるいは合金材料として、チタン、金、白金あるいはこれらの合金を例示することができるが、これらの材料に限定するものではない。これらの材料から構成されたモードロス作用部位により光を吸収させ、モードロスを増加させることができる。あるいは直接的に光を吸収しなくても、位相を乱すことでモードロスを制御することができる。この場合、モードロス作用部位は誘電体材料から成り、モードロス作用部位の光学的厚さt0は、発光素子において生成した光の波長λ0の1/4の整数倍から外れる値である構成とすることができる。即ち、共振器内を周回し定在波を形成する光の位相を、モードロス作用部位においては位相を乱すことで定在波を破壊し、それに相応するモードロスを与えることができる。あるいは又、モードロス作用部位は誘電体材料から成り、モードロス作用部位(屈折率をn0とする)の光学的厚さt0は、発光素子において生成した光の波長λ0の1/4の整数倍である構成とすることができる。即ち、モードロス作用部位の光学的厚さt0は、発光素子において生成した光の位相を乱さず定在波を破壊しないような厚さである構成とすることができる。但し、厳密に1/4の整数倍である必要はなく、
(λ0/4n0)×m-(λ0/8n0)≦t0≦(λ0/4n0)×2m+(λ0/8n0
を満足すればよい。あるいは又、モードロス作用部位を、誘電体材料、金属材料又は合金材料から成る構成とすることで、モードロス作用部位を通過する光がモードロス作用部位によって、位相を乱されたり、吸収させることができる。そして、これらの構成を採用することで、発振モードロスの制御を一層高い自由度をもって行うことができるし、発光素子の設計自由度を一層高くすることができる。
 あるいは又、上記の好ましい構成を含む第6構成の発光素子において、
 第2化合物半導体層の第2面側には凸部が形成されており、
 モードロス作用部位は、凸部を囲む第2化合物半導体層の第2面の領域上に形成されている構成とすることができる。このような構成の発光素子を、便宜上、『第6-D構成の発光素子』と呼ぶ。凸部は、電流注入領域及び電流非注入・内側領域を占めている。そして、この場合、電流注入領域における活性層から第2化合物半導体層の第2面までの光学的距離をOL2、モードロス作用領域における活性層からモードロス作用部位の頂面までの光学的距離をOL0としたとき、
OL0<OL2
を満足する構成とすることができ、更には、これらの場合、生成した高次モードを有する光は、モードロス作用領域により、電流注入領域及び電流非注入・内側領域に閉じ込められ、以て、発振モードロスが減少する構成とすることができる。即ち、生じる基本モード及び高次モードの光場強度が、発振モードロスの増減に作用するモードロス作用領域の存在によって、電流注入領域及び電流非注入・内側領域の正射影像内において増加する。更には、これらの場合、モードロス作用部位は、誘電体材料、金属材料又は合金材料から成る構成とすることができる。ここで、誘電体材料、金属材料又は合金材料として、上述した各種の材料を挙げることができる。
 あるいは又、上記の好ましい構成を含む第7構成の発光素子において、
 第1化合物半導体層の第1面側には凸部が形成されており、
 モードロス作用部位は、凸部を囲む第1化合物半導体層の第1面の領域上に形成されており、あるいは又、モードロス作用部位は、凸部を囲む第1化合物半導体層の領域から構成されている構成とすることができる。このような構成の発光素子を、便宜上、『第7-D構成の発光素子』と呼ぶ。凸部は、電流注入領域及び電流非注入・内側領域の正射影像と一致する。そして、この場合、電流注入領域における活性層から第1化合物半導体層の第1面までの光学的距離をOL1’、モードロス作用領域における活性層からモードロス作用部位の頂面までの光学的距離をOL0’としたとき、
OL0’<OL1
を満足する構成とすることができ、更には、これらの場合、生成した高次モードを有する光は、モードロス作用領域により、電流注入領域及び電流非注入領域に閉じ込められ、以て、発振モードロスが減少する構成とすることができ、更には、これらの場合、モードロス作用部位は、誘電体材料、金属材料又は合金材料から成る構成とすることができる。ここで、誘電体材料、金属材料又は合金材料として、上述した各種の材料を挙げることができる。
 更には、以上に説明した好ましい形態、構成を含む本開示の発光素子等において、第2電極を含む積層構造体には、活性層が占める仮想平面と平行に、少なくとも2層の光吸収材料層が形成されている構成とすることができる。ここで、このような構成の発光素子を、便宜上、『第8構成の発光素子』と呼ぶ。
 第8構成の発光素子にあっては、少なくとも4層の光吸収材料層が形成されていることが好ましい。
 上記の好ましい構成を含む第8構成の発光素子において、発振波長(発光素子から主に出射される光の波長であり、所望の発振波長である)をλ0、2層の光吸収材料層、及び、光吸収材料層と光吸収材料層との間に位置する積層構造体の部分の全体の等価屈折率をneq、光吸収材料層と光吸収材料層との間の距離をLAbsとしたとき、
0.9×{(m・λ0)/(2・neq)}≦LAbs≦1.1×{(m・λ0)/(2・neq)}
を満足することが好ましい。ここで、mは、1、又は、1を含む2以上の任意の整数である。等価屈折率neqとは、2層の光吸収材料層、及び、光吸収材料層と光吸収材料層との間に位置する積層構造体の部分を構成する各層のそれぞれの厚さをti、それぞれの屈折率をniとしたとき、
eq=Σ(ti×ni)/Σ(ti
で表される。但し、i=1,2,3・・・,Iであり、「I」は、2層の光吸収材料層、及び、光吸収材料層と光吸収材料層との間に位置する積層構造体の部分を構成する層の総数であり、「Σ」はi=1からi=Iまでの総和を取ることを意味する。等価屈折率neqは、発光素子断面の電子顕微鏡観察等から構成材料を観察し、それぞれの構成材料に対して既知の屈折率及び観察により得た厚さを基に算出すればよい。mが1の場合、隣接する光吸収材料層の間の距離は、全ての複数の光吸収材料層において、
0.9×{λ0/(2・neq)}≦LAbs≦1.1×{λ0/(2・neq)}
を満足する。また、mが1を含む2以上の任意の整数であるとき、一例として、m=1,2とすれば、一部の光吸収材料層において、隣接する光吸収材料層の間の距離は、
0.9×{λ0/(2・neq)}≦LAbs≦1.1×{λ0/(2・neq)}
を満足し、残りの光吸収材料層において、隣接する光吸収材料層の間の距離は、
0.9×{(2・λ0)/(2・neq)}≦LAbs≦1.1×{(2・λ0)/(2・neq)}
を満足する。広くは、一部の光吸収材料層において、隣接する光吸収材料層の間の距離は、
0.9×{λ0/(2・neq)}≦LAbs≦1.1×{λ0/(2・neq)}
を満足し、残りの種々の光吸収材料層において、隣接する光吸収材料層の間の距離は、
0.9×{(m’・λ0)/(2・neq)}≦LAbs≦1.1×{(m’・λ0)/(2・neq)}
を満足する。ここで、m’は、2以上の任意の整数である。また、隣接する光吸収材料層の間の距離とは、隣接する光吸収材料層の重心と重心との間の距離である。即ち、実際には、活性層の厚さ方向に沿った仮想平面で切断したときの、各光吸収材料層の中心と中心との間の距離である。
 更には、上記の各種の好ましい構成を含む第8構成の発光素子において、光吸収材料層の厚さは、λ0/(4・neq)以下であることが好ましい。光吸収材料層の厚さの下限値として1nmを例示することができる。
 更には、上記の各種の好ましい構成を含む第8構成の発光素子にあっては、積層構造体の内部において形成される光の定在波に生じる最小振幅部分に光吸収材料層が位置する構成とすることができる。
 更には、上記の各種の好ましい構成を含む第8構成の発光素子において、積層構造体の内部において形成される光の定在波に生じる最大振幅部分に活性層が位置する構成とすることができる。
 更には、上記の各種の好ましい構成を含む第8構成の発光素子において、光吸収材料層は、積層構造体を構成する化合物半導体の光吸収係数の2倍以上の光吸収係数を有する構成とすることができる。ここで、光吸収材料層の光吸収係数や積層構造体を構成する化合物半導体の光吸収係数は、発光素子断面の電子顕微鏡観察等から構成材料を観察し、それぞれの構成材料に対して観察された既知の評価結果より類推することで求めることができる。
 更には、上記の各種の好ましい構成を含む第8構成の発光素子において、光吸収材料層は、積層構造体を構成する化合物半導体よりもバンドギャップの狭い化合物半導体材料、不純物をドープした化合物半導体材料、透明導電性材料、及び、光吸収特性を有する光反射層構成材料から成る群から選択された少なくとも1種類の材料から構成されている構成とすることができる。ここで、積層構造体を構成する化合物半導体よりもバンドギャップの狭い化合物半導体材料として、例えば、積層構造体を構成する化合物半導体をGaNとする場合、InGaNを挙げることができるし、不純物をドープした化合物半導体材料として、Siをドープしたn-GaN、Bをドープしたn-GaNを挙げることができるし、透明導電性材料として、後述する電極を構成する透明導電性材料を挙げることができるし、光吸収特性を有する光反射層構成材料として、後述する光反射層を構成する材料(例えば、SiOX、SiNX、TaOX等)を挙げることができる。光吸収材料層の全てがこれらの材料の内の1種類の材料から構成されていてもよい。あるいは又、光吸収材料層のそれぞれがこれらの材料の内から選択された種々の材料から構成されていてもよいが、1層の光吸収材料層は1種類の材料から構成されていることが、光吸収材料層の形成の簡素化といった観点から好ましい。光吸収材料層は、第1化合物半導体層内に形成されていてもよいし、第2化合物半導体層内に形成されていてもよいし、第1光反射層内に形成されていてもよいし、第2光反射層内に形成されていてもよいし、これらの任意の組み合わせとすることもできる。あるいは又、光吸収材料層を、後述する透明導電性材料から成る電極と兼用することもできる。
 実施例10は、本開示の第2の態様に係る発光素子、本開示の第2の態様に係る発光素子アレイ、及び、本開示の第3の態様に係る発光素子アレイの製造方法に関し、具体的には、第1構成及び第2構成の発光素子に関する。
 実施例10の発光素子、実施例10の発光素子アレイを構成する発光素子、実施例10の発光素子アレイの製造方法によって得られた発光素子(以下、これらの発光素子を総称して、『発光素子10F』と呼ぶ)の、前述した仮想ζξ平面で切断したときの模式的な一部端面図を、図35、図36及び図37に示し、実施例10の発光素子アレイの、前述した仮想ζξ平面で切断したときの模式的な一部端面図を、図38、図39及び図40に示す。尚、図35、図36及び図37に示した発光素子の構成は、実質的に、図1、図2及び図3に示した実施例1の発光素子の構成と同じであるし、図38、図39及び図40に示した発光素子アレイの構成は、実質的に、図4、図5及び図6に示した実施例1の発光素子アレイの構成と同じである。
 また、実施例10の発光素子アレイにおける基部面の第1の部分及び第2の部分の配置状態を図41に示し、図41の矢印A-A、矢印B-B及び矢印C-Cに沿った第1化合物半導体層等の模式的な一部端面図を、図42A、図42B及び図42Cに示し、更には、図42Aの一部を拡大した模式的な一部端面図を図43に示す。また、実施例10の発光素子アレイにおける基部面の第1の部分及び第2の部分を形成するための第1犠牲層及び第2犠牲層の配置状態を、図44、図45、図46A及び図47に示し、実施例10の発光素子アレイの製造方法を説明するための第1化合物半導体層等の模式的な一部端面図を図48A、図48B及び図48C、並びに、図46Bに示す。
 実施例10の発光素子10Fは、
 第1面21a、及び、第1面21aと対向する第2面21bを有する第1化合物半導体層21、
 第1化合物半導体層21の第2面21bと面する活性層(発光層)23、並びに、
 活性層23と面する第1面22a、及び、第1面22aと対向する第2面22bを有する第2化合物半導体層22、
が積層された積層構造体20、
 第1化合物半導体層21の第1面側に位置する基部面190の上に形成された第1光反射層41、並びに、
 第2化合物半導体層22の第2面側に形成され、平坦な形状を有する第2光反射層42、
を備えている。
 そして、第1光反射層41が形成される基部面190の部分を基部面の第1の部分191、基部面の第1の部分191の一部から延在する基部面の部分を基部面の第2の部分192と呼び、
 基部面の第1の部分191の中心と基部面の第2の部分192の中心とを結ぶ線分の第1化合物半導体層の第1面への正射影像(例えば、ζ方向に延びる正射影像)に直交し、基部面の第1の部分191の中心を通り、積層構造体20の厚さ方向と平行な仮想平面を仮想ηξ平面と呼ぶとき、
 基部面の第1の部分191の高さは、基部面の第2の部分192の高さよりも高く、
 第1化合物半導体層21の第2面21bを基準として、仮想ηξ平面と平行な仮想平面で切断したときの基部面の第1の部分191の断面形状は上に凸状の形状を有し、且つ、微分可能であり、基部面の第2の部分192の断面形状は上に凸状の形状を有し、且つ、微分可能であり、
 基部面の第1の部分191と基部面の第2の部分192とは滑らかに繋がっている。
 尚、基部面の第1の部分191の中心とは、基部面の第1の部分191の平面形状が円形や楕円形、矩形、正多角形の場合、これらの図形の中心を指し、基部面の第1の部分191の平面形状がそれ以外の異形形状である場合、基部面の第1の部分191の面積重心点を指す。また、基部面の第2の部分192の中心とは、仮想ηξ平面と平行な仮想平面で切断したときの基部面の第2の部分192の断面形状の中心を指す。また、図42A及び図43において、基部面の第1の部分191の一部を点線で示し、第1化合物半導体層21の第1面21aを一点鎖線で示し、基部面の第1の部分191と第2の部分192の境界を二点鎖線で示す。
 実施例10の発光素子アレイは、発光素子が、複数、配列されて成り、各発光素子は、上記の実施例10の発光素子10Fから構成されている。
 積層構造体20の厚さ方向と平行であって、基部面の第1の部分191の中心を通り、仮想ηξ平面と直交する仮想平面を仮想ζξ平面と呼ぶとき、第1化合物半導体層21の第2面21bを基準として、仮想ζξ平面で基部面の第1の部分191及び第2の部分192を切断したときの基部面の第1の部分191の中心部(頂部)は、上に凸状の形状を有し、第2の部分192との境界領域191’及びその近傍において下に凸状の形状を有し、基部面の第2の部分192は、第1の部分191との境界領域192’及びその近傍において下に凸状の形状を有する。より具体的には、第1の部分191と第2の部分192との境界領域及びその近傍における基部面190は、鞍部の形状を有する。また、仮想ζξ平面で基部面の第2の部分192を切断したときの基部面の第2の部分192は、境界領域192’から充分に離れた領域において、図42Aに示し例では下に凸状の形状を有し、あるいは又、平坦な形状を有する。
 そして、基部面の第1の部分191の中心部は、正方形の格子の頂点上に位置し(図41参照)、あるいは又、正三角形の格子の頂点上に位置する(図47から得られる基部面の第1の部分191の中心部を参照)。第1光反射層41は、基部面の第1の部分191の少なくとも一部分の上に形成されている一方、基部面の第2の部分192には形成されていないが、これに限定するものではない。
 基部面の第1の部分191及び基部面の第2の部分192が形成されていない領域には、第1化合物半導体層21の第1面21aが露出している。基部面の第1の部分191と第1化合物半導体層21の第1面21aの露出面との境界領域191Aにあっては、標語的に連続的微分不可能であるし、滑らかではないとも表現される。同様に、基部面の第2の部分192と第1化合物半導体層21の第1面21aの露出面との境界領域192Aにあっては、標語的に連続的微分不可能であるし、滑らかではないとも表現される。
 実施例10の発光素子10Fにおいては、仮想ζξ平面で基部面の第1の部分191を切断したときの基部面の第1の部分191の中心部(頂部)において凸状の形状を有する領域が描く図形は、微分可能であり、より具体的には、円の一部、放物線の一部、サイン曲線、楕円の一部、又は、カテナリー曲線の一部、あるいはこれらの曲線の組合せとすることができるし、これらの曲線の一部が線分で置き換えられていてもよい。また、第2の部分192との境界領域191’が描く図形、第1の部分191との境界領域192’が描く図形も、微分可能であり、より具体的には、円の一部、放物線の一部、サイン曲線の一部、楕円の一部、又は、カテナリー曲線の一部、あるいはこれらの曲線の組合せとすることができるし、これらの曲線の一部が線分で置き換えられていてもよい。更には、基部面の第1の部分191と第2の部分192との境界も微分可能である。
 実施例10の発光素子10Fにおいては、基部面の第1の部分191の平面形状を円形としたが、これに限定するものではないし、基部面の第2の部分192の平面形状を概ね矩形(帯状)としたが、これに限定するものでもない。
 発光素子アレイにおいて、発光素子の形成ピッチP(図41、図46A、図47参照)は、3μm以上、50μm以下、好ましくは5μm以上、30μm以下、より好ましくは8μm以上、25μm以下であることが望ましい。また、基部面の第1の部分191の中心部(頂部)の曲率半径R1(図43参照)は、1×10-5m以上であることが望ましい。共振器長LORは、1×10-5m≦LORを満足することが好ましい。図41に示す実施例10の発光素子アレイにおいて、あるいは、図46A及び図47に示す第1犠牲層181及び第2犠牲層182の配置状態から最終的に得られる実施例10の発光素子アレイにおいて、発光素子10Fのパラメータは以下の表37のとおりである。尚、図43に示すように、第1光反射層41の直径をD1で示し、第1の部分191の直径をD1’で示し、第1の部分191の高さをH1で示し、2つの発光素子を連結する基部面の第2の部分192の中央部分(第2の部分192を二等分する部分)における第2の部分192の中心の曲率半径をR2で示す。ここで、第1の部分191の高さH1は、第1化合物半導体層21の第2面21bから基部面190の第1の部分191の中心部までの距離をL1、第1化合物半導体層21の第2面21bから基部面190の第2の部分192の中心部までの距離をL2としたとき、
1=L1-L2
で表される。また、図41、図46A及び図47に示す実施例10の発光素子10Fの仕様を、以下の表38、表39及び表40に示す。尚、「発光素子数」とは、1つの発光素子アレイを構成する発光素子の数である。
 積層構造体20は、GaN系化合物半導体、InP系化合物半導体及びGaAs系化合物半導体から成る群から選択された少なくとも1種類の材料から成る構成とすることができる。実施例10にあっては、具体的には、実施例1と同様の積層構造体20はGaN系化合物半導体から成る。即ち、第1化合物半導体層21はn-GaN層から成り、活性層23はIn0.04Ga0.96N層(障壁層)とIn0.16Ga0.84N層(井戸層)とが積層された5重の多重量子井戸構造から成り、第2化合物半導体層22はp-GaN層から成る。第1電極31、第1パッド電極、第2電極32、第2パッド電極33、絶縁層(電流狭窄層)34の構成、構造も、実施例1において説明したと同様とすることができる。
 図35及び図38に示すように、第2電極32は、発光素子アレイを構成する発光素子10Fにおいて共通であり、第2電極は第1パッド電極(図示せず)を介して外部の回路等に接続される。第1電極31も、発光素子アレイを構成する発光素子10Fにおいて共通であり、第1パッド電極(図示せず)を介して外部の回路等に接続される。図35及び図38に示す発光素子10Fにあっては、第1光反射層41を介して光が外部に出射されてもよいし、第2光反射層42を介して光が外部に出射されてもよい。
 あるいは又、図36及び図39に示すように、第2電極32は、発光素子アレイを構成する発光素子10Fにおいて個別に形成されており、第2パッド電極33を介して外部の回路等に接続される。第1電極31は、発光素子アレイを構成する発光素子10Fにおいて共通であり、第1パッド電極(図示せず)を介して外部の回路等に接続される。図36及び図39に示す発光素子10Fにあっては、第1光反射層41を介して光が外部に出射されてもよいし、第2光反射層42を介して光が外部に出射されてもよい。
 あるいは又、図37及び図40に示すように、第2電極32は、発光素子アレイを構成する発光素子10Fにおいて個別に形成されており、第2電極32の上に形成された第2パッド電極33の上にはバンプ35が形成されており、バンプ35を介して外部の回路等に接続される。第1電極31は、発光素子アレイを構成する発光素子10Fにおいて共通であり、第1パッド電極(図示せず)を介して外部の回路等に接続される。バンプ35は、基部面の第1の部分191の中心部に対向した第2化合物半導体層22の第2面側の部分に配設されており、第2光反射層42を覆っている。バンプ35として、金(Au)バンプ、半田バンプ、インジウム(In)バンプを例示することができるし、バンプ35の配設方法は周知の方法とすることができる。図37及び図40に示す発光素子10Fにあっては、第1光反射層41を介して光が外部に出射される。尚、図35に示した発光素子10Fにおいてバンプ35を設けてもよい。バンプ35の形状として、円柱形、環状、半球形を例示することができる。
〈表37〉
Figure JPOXMLDOC01-appb-I000001
〈表38〉 図41参照
第2光反射層42     SiO2/Ta25(11.5ペア)
第2電極32       ITO(厚さ:22nm)
第2化合物半導体層22  p-GaN
活性層23        InGaN(多重量子井戸構造)
第1化合物半導体層21  n-GaN
第1光反射層41     SiO2/Ta25(14ペア)

共振器長LOR       25μm
発振波長(発光波長)λ0  445nm
発光素子数        100×100
〈表39〉 図46A参照
第2光反射層42     SiO2/SiN(9ペア)
第2電極32       ITO(厚さ:22nm)
第2化合物半導体層22  p-GaN
活性層23        InGaN(多重量子井戸構造)
第1化合物半導体層21  n-GaN
第1光反射層41     SiO2/Ta25(14ペア)

共振器長LOR       25μm
発振波長(発光波長)λ0  488nm
発光素子数        1000×1000
〈表40〉 図47参照
第2光反射層42     SiO2/SiN(9ペア)
第2電極32       ITO(厚さ:22nm)
第2化合物半導体層22  p-GaN
活性層23        InGaN(多重量子井戸構造)
第1化合物半導体層21  n-GaN
第1光反射層41     SiO2/Ta25(14ペア)

共振器長LOR       25μm
発振波長(発光波長)λ0  488nm
発光素子数        1000×1000
 以下、基部面の第1の部分及び第2の部分を形成するための第1犠牲層及び第2犠牲層の配置状態を示す、図44、図45、図46A及び図47、並びに、図44の矢印A-A、矢印B-B及び矢印C-Cに沿った第1化合物半導体層等の模式的な一部端面図である図48A、図48B、図48C、図49A、図49B及び図49C、並びに、図46Aの矢印B-Bに沿った第1化合物半導体層等の模式的な一部端面図である図46Bを参照して、実施例10の発光素子アレイの製造方法を説明する。
 尚、図46Aの矢印A-Aに沿った第1化合物半導体層等の模式的な一部端面図は、図48A及び図49Aと概ね同様であるし、図46Aの矢印C-Cに沿った第1化合物半導体層等の模式的な一部端面図は、図48C及び図49Cと概ね同様である。また、図47の矢印A-Aに沿った第1化合物半導体層等の模式的な一部端面図は、図48A及び図49Aと概ね同様であるし、図47の矢印B-Bに沿った第1化合物半導体層等の模式的な一部端面図は、図48B及び図49Bと概ね同様であるし、図47の矢印C-Cに沿った第1化合物半導体層等の模式的な一部端面図は、図48C及び図49Cと概ね同様である。
 先ず、実施例1の[工程-100]~[工程-140]と同様にして、積層構造体20を形成した後、第2化合物半導体層22の第2面側に第2光反射層42を形成する。
 その後、第1光反射層41を形成すべき基部面の第1の部分191の上に第1犠牲層181を形成し、併せて、基部面の第2の部分192の上に、第1犠牲層181から延在し、第1犠牲層181よりも薄い第2犠牲層182を形成する(図44、図45、図46A及び図47を参照)。
 第1犠牲層181’の平面形状を円形としたが、これに限定するものではないし、第2犠牲層182’を、概ね矩形(図44、図46A、図47参照)とし、あるいは又、丸みを帯びた形状(図45参照)としたが、これに限定するものではなく、多角形や楕円形等とすることもできる。尚、図44の矢印A-A、矢印B-B及び矢印C-Cに沿った第1化合物半導体層等の模式的な一部端面図を図48A、図48B、図48C、図49A、図49B及び図49Cに示すし、図46Aの矢印B-Bに沿った第1化合物半導体層等の模式的な一部端面図を図46Bに示す。
 具体的には、例えば、レジスト材料から成る犠牲層・材料層をスピンコート法に基づき全面に形成する。そして、露光用マスクを用いて犠牲層・材料層を露光する。第1犠牲層181’を形成すべき犠牲層・材料層の領域に対する露光エネルギーを1.00としたとき、第2犠牲層182’を形成すべき犠牲層・材料層の領域に対する露光エネルギーを、例えば、0.3とすればよい。あるいは又、第1犠牲層181’を形成すべき犠牲層・材料層の領域に対する現像時間を1.00としたとき、第2犠牲層182’を形成すべき犠牲層・材料層の領域に対する現像時間を、例えば、0.5とすればよい。尚、このような条件が得られるように、露光用マスクを設計すればよい。このようにして犠牲層・材料層を露光し、次いで、現像する。こうして、図48A、図48B、図48Cに示す構造を得ることができる。そして、その後、犠牲層・材料層に、例えば、レジスト材料の融点以上の温度による熱処理(例えば、160゜Cの熱処理、リフロー処理)を施す。こうして、最終的に、第1犠牲層181よりも薄い第2犠牲層182を得ることができる(図49A、図49B、図49C、図46B参照)。
 あるいは又、具体的には、ハーフトーンマスク又はグレイトーンマスクを露光用マスクとして用いて、犠牲層・材料層を露光してもよい。第1犠牲層181’を形成すべき犠牲層・材料層の領域に対する露光と、第2犠牲層182’を形成すべき犠牲層・材料層の領域に対する露光とが相違するように、ハーフトーンマスク又はグレイトーンマスクを設計すればよい。そして、犠牲層・材料層を露光し、次いで、現像することで、図48A、図48B、図48Cに示す構造を得ることができる。
 あるいは又、具体的には、例えば、レジスト材料から成る第2犠牲層182’をスピンコート法に基づき全面に形成する。そして、第2犠牲層182’の表面にアッシング処理を施し(プラズマ照射処理を施し)、第2犠牲層182’の表面を変質させ、次の工程で第1犠牲層181’を形成したとき、第2犠牲層182’に損傷や変形等が発生することを防止する。次いで、第2犠牲層182’の上に、レジスト材料から成る第1犠牲層・形成層をスピンコート法に基づき形成し、第1犠牲層・形成層を周知の方法でパターニングすることで、第1犠牲層181’及び第2犠牲層182’を得ることができる(図48A、図48B、図48C参照)。そして、その後、第1犠牲層181’及び第2犠牲層182’に、例えば、レジスト材料の融点以上の温度による熱処理(例えば、160゜Cの熱処理、リフロー処理)を施す。こうして、最終的に、第1犠牲層181よりも薄い第2犠牲層182を得ることができる(図49A、図49B、図49C、図46B参照)。
 あるいは又、例えば、ナノインプリント法に基づき第1犠牲層181’及び第2犠牲層182’を形成することもできるし、3Dプリンタを用いて第1犠牲層181’及び第2犠牲層182’を形成することもできる。
 尚、加熱処理によって、図44、図45、図46A及び図47において示す露出した第1化合物半導体層21の第1面21aの上に、たとえ、第2犠牲層182’が形成されてしまった場合であっても、このような第2犠牲層182’は、その表面張力によって、第2犠牲層182に、一種、吸収され、第1化合物半導体層21の第1面21aが露出する。
 第1犠牲層181、第2犠牲層182をレジスト材料から構成する場合、レジスト材料は、ネガ型であってもよいし、ポジ型であってもよく、露光用マスクを使用するレジスト材料に基づき適切に設計すればよい。尚、第1犠牲層181、第2犠牲層182を構成する材料は、レジスト材料に限定されず、酸化物材料(例えば、SiO2、SiN、TiO2等)、半導体材料(例えば、Si、GaN、InP、GaAs等)、金属材料(例えば、Ni、Au、Pt、Sn、Ga、In、Al等)等、第1化合物半導体層21に対して適切な材料を選択すればよい。また、第1犠牲層181、第2犠牲層182を構成するレジスト材料として適切な粘度を有するレジスト材料を用いることで、また、第1犠牲層181の厚さ、第2犠牲層182の厚さ、第1犠牲層181の直径等を適切に設定、選択することで、基部面190の曲率半径の値や基部面90の凹凸の形状(例えば、曲率半径R1,R2や直径D1’、高さH1)を、所望の値、形状とすることができる。
 その後、第1犠牲層181及び第2犠牲層182をエッチバックし、更に、基部面190から内部(即ち、第1化合物半導体層21の第1面21aから第1化合物半導体層21の内部)に向けてエッチバックすることで、第1化合物半導体層21の第2面21bを基準として、基部面の第1の部分191及び第2の部分192を得ることができる。具体的には、第1化合物半導体層21の第2面21aを基準として、仮想ηξ平面と平行な仮想平面で切断したときの基部面の第1の部分191の断面形状は上に凸状の形状を有し、且つ、微分可能であり、基部面の第2の部分192の断面形状は上に凸状の形状を有し、且つ、微分可能であり、基部面の第1の部分191と基部面の第2の部分192とは滑らかに繋がっている基部面190を得ることができる。エッチバックは、RIE法等のドライエッチング法に基づき行うこともできるし、塩酸、硝酸、フッ酸、リン酸やこれらの混合物等を用いてウェットエッチング法に基づき行うこともできる。第1犠牲層181及び第2犠牲層182のエッチングレートと、第1化合物半導体層21のエッチングレートは、等しいことが好ましい。即ち、エッチバック時の(第1化合物半導体層21のエッチング速度)/(第1犠牲層181及び第2犠牲層182のエッチング速度)の値(エッチング選択比)を、1とすることが好ましい。
 次に、基部面の第1の部分191の上に第1光反射層41を形成する。具体的には、実施例1の[工程-180]~[工程-190]と同様の工程を実行する。こうして、実施例10の発光素子アレイを完成させる。
 実施例10の発光素子にあっても、基部面の第1の部分と第2の部分との境界領域は、凹凸状であり、且つ、微分可能であり、基部面は滑らかであるが故に、何らかの原因によって発光素子に外力が加わった場合であっても、凸部の立ち上がり部分に応力が集中するといった従来の技術における問題を確実に回避することができ、第1化合物半導体層等に損傷が発生する虞がない。特に、発光素子アレイにあっては、バンプを用いて外部の回路等と接続・接合するが、接合時、発光素子アレイに大きな荷重(例えば、50MPa程度)を加える必要がある。実施例10の発光素子アレイにあっては、このような大きな荷重が加わっても、発光素子アレイに損傷が生じる虞がない。
 ところで、第1化合物半導体層21と犠牲層を構成するレジスト材料層との間の濡れ性、表面張力、重力の影響等によって、あるいは又、第1光反射層41に要求される仕様に依っては、レジスト材料層の断面形状が所望の形状にならず、その結果、所望の断面形状を有する第1光反射層が得られない場合がある。具体的には、例えば、模式的な一部断面図を図68A、図68Bに示すように、レジスト材料層の縁部が盛り上がり、中央部が凹んだ状態(凹形状)となったり、レジスト材料層の頂面が平坦になったりする。例えば、図68Bに示す状態において、κ-1(毛管長)の値は、
κ-1={(γ/(Δρ・g)}1/2
で求めることができる。ここで、γは界面の表面張力(N/m)であり、Δρはレジスト材料の密度と第1化合物半導体層の密度との密度差(kg/m3)、gは重力加速度(m/s2)である。そして、レジスト材料層の半径をrResistとしたとき、
Resist>κ-1
の場合、レジスト材料層の頂面は平坦となる。
 また、レジスト材料層を薄くした場合、第1化合物半導体層21の表面とレジスト材料層の間の表面張力の影響から、得られる接触角に限界がある。そのため小さい接触角が得られず、レジスト材料層の形状が平坦若しくは凹形状になる。高出力の発光素子を製造するためには、1つの発光素子の高光出力化と高密度アレイ化が必要である。1つの発光素子の高光出力化には光出力領域を広げればよく、そのためには、第1光反射層の曲率半径を大きくすればよい。また、高密度アレイ化を達成するためには、小さな領域に多くの発光素子を密に配列すればよい。即ち、第1光反射層の直径の値が小さく、曲率半径の大きな第1光反射層を有する発光素子を狭い形成ピッチで配列することが求められる。しかしながら、従来技術では、上記のように、第1光反射層の作製には理論的な限界がある。例えば、従来技術によって、直径20μm、曲率半径400μmの形状を有するレジスト材料層の形成を試みた場合、加熱処理前後のレジスト材料層の体積が等しいと仮定すると以下の式から、レジスト材料層の高さは124nmとなる。そして、この場合、第1化合物半導体層21とレジスト材料層との接触角は0.7度となる。
(π/4)×D2×t={(π・s)/24}(3D2+4s2
 ここで、
D:加熱処理前のレジスト材料層の直径(=加熱処理後のレジスト材料層の直径)
t:加熱処理前のレジスト材料層の厚さ
s:加熱処理後のレジスト材料層の厚さ
 然るに、このような形状を有するレジスト材料層を得るための材料の入手は極めて困難である。これは、理論的には、完全な濡れ性を有する条件、あるいは又、完全な濡れ性と不完全な濡れ性を有する条件の互いの境界近傍の限られた系でしか実現できない。特に後者の場合、ヤング-デュプレ(Young-Dupre)の法則より接触角0.7度を満たすためには第1化合物半導体層、レジスト材料層、空気の関係から成る3方向の張力の関係が、
(γso-γsl)/γ=cos(θE)=0.9999
という極めて限定的な条件を満たさなければならない。ここで、
γso:第1化合物半導体層の表面張力(レジスト材料層を拡げようとする力)
γsl:第1化合物半導体層とレジスト材料層との間の表面張力(第1化合物半導体層とレジスト材料層との間の界面が拡がってエネルギーが高くなることを阻止しようとする力)
γ :レジスト材料層の表面張力
θE :接触角
 そのため、多くの材料系ではリフロー後の形状が球面にならず、平坦若しくは凹形状になる。例えば、通常、使用されるレジスト材料層と第1化合物半導体層との間の接触角は15度程度であり、要求される接触角0.7度とは大きな乖離がある。
 エッチバック時の(第1化合物半導体層のエッチング速度)/(レジスト材料層のエッチング速度)の値(エッチング選択比)を1未満として、エッチバック後の第1化合物半導体層の曲率半径を大きくする手法がある。しかしながら、エッチング用マスクであるレジスト材料層の方が早くエッチングされるため、エッチバック中の第1化合物半導体層のエッチャントに対する露出時間が増加し、エッチバック後の第1化合物半導体層の表面粗さの値が大きくなるといった問題がある。表面粗さの値が大きくなると、光損失が増加し、発光素子の閾値電流の増加、発光効率の低下、出力低下等が生じるため、好ましくない。エッチング選択比とエッチバック後の第1化合物半導体層の表面粗さRqの値を求めた結果を、以下の表41に示す。第1化合物半導体層の表面粗さRqの値を小さくすることで、発光素子の散乱損失を抑制し、共振器の性能を改善することができ、ひいては、発光素子の閾値低減、消費電力低減、光出力の改善、発光効率の改善、発光素子の信頼性の向上を図ることができる。
〈表41〉
エッチング選択比  Rq
 0.56     1.7nm
 0.91     0.47nm
 また、発光素子アレイにおいて発光素子を配設する場合、第1犠牲層のフットプリント径は発光素子の形成ピッチを超えることができない。従って、発光素子アレイの狭形成ピッチ化を図るためには、実施例1において説明したと同様に、フットプリント径を縮小させる必要がある。実施例10にあっては、基部面の第1の部分191、第2の部分192の諸元を表37に示したとおりとした。
 基部面の第1の部分91における直径D1’と曲率半径R1の関係を調べた。その結果を以下の表42に示すが、従来の技術(即ち、第1光反射層を形成すべき基部面の第1の部分191の断面形状は上に凸状の形状を有し、基部面には第2の部分192が設けられておらず、基部面の第1の部分191以外の領域は平坦である)によって得られた発光素子よりも大きな曲率半径R1を得ることができることが判る。
〈表42〉
          直径D1’    曲率半径R1
実施例10     19μm    46μm
従来の技術(1)  16μm    19μm
従来の技術(2)  20μm    20μm
 実施例10あるいは後述する実施例11にあっては、第1犠牲層及び第2犠牲層に基づき基部面に突出部(第1の部分191)を形成するので、小さな直径D1’、低い高さH1、大きな曲率半径R1を有する突出部(基部面の第1の部分191)を形成することができる。その結果、小さな直径、低い高さ、歪みの無い大きな曲率半径を有する第1光反射層を得ることができるし、発光素子を高密度に配置した発光素子アレイを得ることができる。加えて、実施例1において説明した種々の効果を達成することができる。
 尚、実施例1、実施例4、実施例5~実施例8、及び、これらの実施例において説明した変形例における発光素子あるいは発光素子アレイの構成、構造を、実施例10あるいは次に述べる実施例11の発光素子あるいは発光素子アレイに適用することができる。
 実施例11における発光素子アレイの製造方法は、実施例10の発光素子アレイの製造方法の変形である。
 実施例11の発光素子アレイの製造方法にあっては、第1光反射層41を形成すべき基部面の第1の部分191の上に第1犠牲層281’を形成し、併せて、基部面の第2の部分192の上に、第1犠牲層281’から延在し、第1犠牲層281’よりも薄い第2犠牲層282’を形成する工程は、
 基部面の上に犠牲層・材料層を形成した後、
 第1光反射層41を形成すべき基部面の第1の部分191の形成ピッチを、使用する露光装置のパターン形成限界幅よりも小さく設定して、犠牲層・材料層を露光装置によって露光する工程を含む。
 露光装置として、具体的には、例えば、アライナを挙げることができる。そして、第1光反射層41を形成すべき基部面の第1の部分191の形成ピッチを、使用する露光装置のパターン形成限界幅よりも小さく設定して、レジスト材料から成る犠牲層・材料層を露光装置によって露光することで、第1犠牲層281’を形成すべき犠牲層・材料層の領域に対する露光条件と、第2犠牲層282’を形成すべき犠牲層・材料層の領域に対する露光条件とが相違する結果、最終的に、第1犠牲層181よりも薄い第2犠牲層182を得ることができる。パターン形成限界幅(第1光反射層41を形成すべき基部面の第1の部分191と、隣接する基部面の第1の部分191との隙間)として、例えば、1μmあるいは2μmを挙げることができる。
 この工程によって得られる、第1犠牲層281’及び第2犠牲層282’の配置状態を図50Aに示す。即ち、第1犠牲層281’と第1犠牲層281’との間の領域は、実施例10と異なり、図50A、図50Bに示す状態となる。次いで、第1犠牲層281’及び第2犠牲層282’に対して加熱処理を施すことで、第1犠牲層281’及び第2犠牲層282’を凸状とする。このときの第1犠牲層281’及び第2犠牲層282’の模式的な一部端面図は、実質的に、実施例10における図49A、図49B、図49Cに示した模式的な一部端面図と同様であり、第1犠牲層181及び第2犠牲層182を得ることができる。加熱処理によって、露出した第1化合物半導体層21の第1面21aの上に形成された第2犠牲層282’(図50B参照)は、その表面張力によって、第2犠牲層182に、一種、吸収され、図44に示すと同様の第1犠牲層及び第2犠牲層の配置状態が得られ、第1化合物半導体層21の第1面21aが露出する。
 以上の点を除き、実施例11における発光素子アレイの製造方法は、実施例10の発光素子アレイの製造方法と同様とすることができるので、詳細な説明は省略するし、実施例11における発光素子アレイの製造方法によって得られた発光素子、発光素子アレイは、実施例10の発光素子アレイの製造方法によって得られた発光素子、発光素子アレイと同じ構成、構造を有するので、詳細な説明は省略する。
 実施例12は、実施例1~実施例11の変形であり、第5構成の発光素子に関する。前述したとおり、開口部34Aを有する絶縁層34によって、電流狭窄領域(電流注入領域61A及び電流非注入領域61B)が規定される。即ち、開口部34Aによって電流注入領域61Aが規定される。即ち、実施例12の発光素子にあっては、第2化合物半導体層22には、電流注入領域61A及び電流注入領域61Aを取り囲む電流非注入領域61Bが設けられており、電流注入領域61Aの面積重心点から、電流注入領域61Aと電流非注入領域61Bの境界までの最短距離DCIは、前述した式(1-1)及び式(1-2)を満足する。
 実施例12の発光素子にあっては、基部面90の第1の部分91の半径r1は、
ω0≦r1≦20・ω0
を満足する。また、DCI≧ω0を満足する。更には、R1≦1×10-3mを満足する。具体的には、
CI=4μm
ω0 =1.5μm
OR=50μm
1 =60μm
λ0 =525nm
を例示することができる。また、開口部34Aの直径として8μmを例示することができる。GaN基板として、c面をm軸方向に約75度傾けた面を主面とする基板を用いる。即ち、GaN基板は、主面として、半極性面である{20-21}面を有する。尚、このようなGaN基板を、他の実施例において用いることもできる。
 基部面90の第1の部分91の中心軸(Z軸)と、XY平面方向における電流注入領域61Aとの間のズレは、発光素子の特性を悪化させる原因となる。第1の部分91の形成のためのパターニング、開口部34Aの形成のためのパターニングのいずれも、リソグラフィ技術を用いることが多いが、この場合、両者の位置関係は、露光装置の性能に応じてXY平面内で屡々ずれる。特に、開口部34A(電流注入領域61A)は、第2化合物半導体層22の側からアライメントを行って位置決めされる。一方、第1の部分91は、化合物半導体基板11の側からアライメントを行って位置決めされる。そこで、実施例12の発光素子では、開口部34A(電流注入領域61)を、第1の部分91によって光が絞られる領域よりも大きく形成することで、第1の部分91の中心軸(Z軸)と、XY平面方向における電流注入領域61Aとの間にズレが生じても、発振特性に影響が出ない構造を実現している。
 即ち、第1光反射層によって反射される光が集光される領域が、電流注入によって活性層が利得を持つ領域に対応する電流注入領域に含まれない場合、キャリアから光の誘導放出が阻害され、ひいては、レーザ発振が阻害される虞がある。然るに、上式(1-1)及び(1-2)を満足することで、第1光反射層によって反射される光が集光される領域が電流注入領域に含まれることを保証することができ、レーザ発振を確実に達成することができる。
 実施例13は、実施例1~実施例12の変形であり、且つ、第6構成の発光素子、具体的には、第6-A構成の発光素子に関する。実施例13の発光素子の模式的な一部端面図を図51に示す。
 ところで、第1電極と第2電極との間を流れる電流の流路(電流注入領域)を制御するために、電流注入領域を取り囲むように電流非注入領域を形成する。GaAs系面発光レーザ素子(GaAs系化合物半導体から構成された面発光レーザ素子)においては、活性層をXY平面に沿って外側から酸化することで電流注入領域を取り囲む電流非注入領域を形成することができる。酸化された活性層の領域(電流非注入領域)は、酸化されない領域(電流注入領域)に比べて屈折率が低下する。その結果、共振器の光路長(屈折率と物理的な距離の積で表される)は、電流注入領域よりも電流非注入領域の方が短くなる。そして、これによって、一種の「レンズ効果」が生じ、面発光レーザ素子の中心部にレーザ光を閉じ込める作用をもたらす。一般に、光は回折効果に起因して広がろうとするため、共振器を往復するレーザ光は、次第に、共振器外へと散逸してしまい(回折損失)、閾値電流の増加等の悪影響が生じる。しかしながら、レンズ効果は、この回折損失を補償するので、閾値電流の増加等を抑制することができる。
 然るに、GaN系化合物半導体から構成された発光素子においては、材料の特性上、活性層をXY平面に沿って外部から(横方向から)酸化することが難しい。それ故、実施例1~実施例12において説明したとおり、第2化合物半導体層22上に開口部を有するSiO2から成る絶縁層34を形成し、開口部34Aの底部に露出した第2化合物半導体層22から絶縁層34上に亙り透明導電性材料から成る第2電極32を形成し、第2電極32上に絶縁材料の積層構造から成る第2光反射層42を形成する。このように、絶縁層34を形成することで電流非注入領域61Bが形成される。そして、絶縁層34に設けられた開口部34A内に位置する第2化合物半導体層22の部分が電流注入領域61Aとなる。
 第2化合物半導体層22上に絶縁層34を形成した場合、絶縁層34が形成された領域(電流非注入領域61B)における共振器長は、絶縁層34が形成されていない領域(電流注入領域61A)における共振器長よりも、絶縁層34の光学的厚さ分だけ長くなる。それ故、面発光レーザ素子(発光素子)の2つの光反射層41,42によって形成される共振器を往復するレーザ光が共振器外へと発散・散逸する作用が生じてしまう。このような作用を、便宜上、『逆レンズ効果』と呼ぶ。そして、その結果、レーザ光に発振モードロスが生じ、閾値電流が増加したり、スロープ効率が悪化する虞が生じる。ここで、『発振モードロス』とは、発振するレーザ光における基本モード及び高次モードの光場強度に増減を与える物理量であり、個々のモードに対して異なる発振モードロスが定義される。尚、『光場強度』は、XY平面におけるZ軸からの距離Lを関数とした光場強度であり、一般に、基本モードにおいては距離Lが増加するに従い単調に減少するが、高次モードにおいては距離Lが増加するに従い増減を一度若しくは複数回繰り返しながら減少に至る(図53の(A)の概念図を参照)。尚、図53において、実線は基本モードの光場強度分布、破線は高次モードの光場強度分布を示す。また、図53において、第1光反射層41を、便宜上、平坦状態で表示しているが、実際には凹面鏡形状を有する。
 実施例13の発光素子あるいは後述する実施例14~実施例17の発光素子は、
 (A)第1面21a、及び、第1面21aと対向する第2面21bを有する第1化合物半導体層21、
 第1化合物半導体層21の第2面21bと面する活性層(発光層)23、及び、
 活性層23と面する第1面22a、及び、第1面22aと対向する第2面22bを有する第2化合物半導体層22、
が積層された、GaN系化合物半導体から成る積層構造体20、
 (B)第2化合物半導体層22の第2面22b上に設けられ、発振モードロスの増減に作用するモードロス作用領域55を構成するモードロス作用部位(モードロス作用層)54、
 (C)第2化合物半導体層22の第2面22bの上からモードロス作用部位54の上に亙り形成された第2電極32、
 (D)第2電極32の上に形成された第2光反射層42、
 (E)第1化合物半導体層21の第1面21a側に設けられた第1光反射層41、並びに、
 (F)第1化合物半導体層21に電気的に接続された第1電極31、
を備えている。
 そして、積層構造体20には、電流注入領域51、電流注入領域51を取り囲む電流非注入・内側領域52、及び、電流非注入・内側領域52を取り囲む電流非注入・外側領域53が形成されており、モードロス作用領域55の正射影像と電流非注入・外側領域53の正射影像とは重なり合っている。即ち、電流非注入・外側領域53はモードロス作用領域55の下方に位置している。尚、電流が注入される電流注入領域51から充分に離れた領域においては、モードロス作用領域55の正射影像と電流非注入・外側領域53の正射影像とは重なり合っていなくともよい。ここで、積層構造体20には、電流が注入されない電流非注入領域52,53が形成されているが、図示した例では、厚さ方向、第2化合物半導体層22から第1化合物半導体層21の一部に亙り形成されている。但し、電流非注入領域52,53は、厚さ方向、第2化合物半導体層22の第2電極側の領域に形成されていてもよいし、第2化合物半導体層22全体に形成されていてもよいし、第2化合物半導体層22及び活性層23に形成されていてもよい。
 モードロス作用部位(モードロス作用層)54は、SiO2といった誘電体材料から成り、実施例13あるいは後述する実施例14~実施例17の発光素子においては、第2電極32と第2化合物半導体層22との間に形成されている。モードロス作用部位54の光学的厚さは、発光素子において生成した光の波長λ0の1/4の整数倍から外れる値とすることができる。あるいは又、モードロス作用部位54の光学的厚さt0は、発光素子において生成した光の波長λ0の1/4の整数倍とすることもできる。即ち、モードロス作用部位54の光学的厚さt0は、発光素子において生成した光の位相を乱さず、定在波を破壊しないような厚さとすることができる。但し、厳密に1/4の整数倍である必要はなく、
(λ0/4n0)×m-(λ0/8n0)≦t0≦(λ0/4n0)×2m+(λ0/8n0
を満足すればよい。具体的には、モードロス作用部位54の光学的厚さt0は、発光素子において生成した光の波長の1/4の値を「100」としたとき、25乃至250程度とすることが好ましい。そして、これらの構成を採用することで、モードロス作用部位54を通過するレーザ光と、電流注入領域51を通過するレーザ光との間の位相差を変える(位相差を制御する)ことができ、発振モードロスの制御を一層高い自由度をもって行うことができるし、発光素子の設計自由度を一層高くすることができる。
 実施例13において、電流注入領域51と電流非注入・内側領域52との境界の形状を円形(直径:8μm)とし、電流非注入・内側領域52と電流非注入・外側領域53との境界の形状を円形(直径:12μm)とした。即ち、電流注入領域51の正射影像の面積をS1、電流非注入・内側領域52の正射影像の面積をS2としたとき、
0.01≦S1/(S1+S2)≦0.7
を満足する。具体的には、
1/(S1+S2)=82/122=0.44
である。
 実施例13あるいは後述する実施例14~実施例15、実施例17の発光素子において、電流注入領域51における活性層23から第2化合物半導体層22の第2面までの光学的距離をOL2、モードロス作用領域55における活性層23からモードロス作用部位54の頂面(第2電極32と対向する面)までの光学的距離をOL0としたとき、
OL0>OL2
を満足する。具体的には、
OL0/OL2=1.5
とした。そして、生成した高次モードを有するレーザ光は、モードロス作用領域55により、第1光反射層41と第2光反射層42とによって構成される共振器構造の外側に向かって散逸させられ、以て、発振モードロスが増加する。即ち、生じる基本モード及び高次モードの光場強度が、発振モードロスの増減に作用するモードロス作用領域55の存在によって、モードロス作用領域55の正射影像内において、Z軸から離れるほど、減少するが(図53の(B)の概念図を参照)、基本モードの光場強度の減少よりも高次モードの光場強度の減少の方が多く、基本モードを一層安定化させることができるし、閾値電流の低下を図ることができるし、基本モードの相対的な光場強度を増加させることができる。しかも、高次モードの光場強度の裾の部分は、電流注入領域から、従来の発光素子(図53の(A)参照)よりも一層遠くに位置するので、逆レンズ効果の影響の低減を図ることができる。尚、そもそも、SiO2から成るモードロス作用部位54を設けない場合、発振モード混在が発生してしまう。
 第1化合物半導体層21はn-GaN層から成り、活性層23はIn0.04Ga0.96N層(障壁層)とIn0.16Ga0.84N層(井戸層)とが積層された5重の多重量子井戸構造から成り、第2化合物半導体層22はp-GaN層から成る。また、第1電極31はTi/Pt/Auから成り、第2電極32は、透明導電性材料、具体的には、ITOから成る。モードロス作用部位54には円形の開口部54Aが形成されており、この開口部54Aの底部に第2化合物半導体層22が露出している。第1電極31の縁部の上には、外部の回路等と電気的に接続するための、例えばTi/Pt/Au又はV/Pt/Auから成る第1パッド電極(図示せず)が形成あるいは接続されている。第2電極32の縁部の上には、外部の回路等と電気的に接続するための、例えばTi/Pd/Au又はTi/Ni/Auから成る第2パッド電極33が形成あるいは接続されている。第1光反射層41及び第2光反射層42は、SiN層とSiO2層の積層構造(誘電体膜の積層総数:20層)から成る。
 実施例13の発光素子において、電流非注入・内側領域52及び電流非注入・外側領域53は、積層構造体20へのイオン注入によって形成される。イオン種として、例えば、ボロンを選択したが、ボロンイオンに限定するものではない。
 以下、実施例13の発光素子の製造方法の概要を説明する。
  [工程-1300]
 実施例13の発光素子の製造にあっては、先ず、実施例1の[工程-100]と同様の工程を実行する。
  [工程-1310]
 次いで、ボロンイオンを用いたイオン注入法に基づき、電流非注入・内側領域52及び電流非注入・外側領域53を積層構造体20に形成する。
  [工程-1320]
 その後、実施例1の[工程-110]と同様の工程において、第2化合物半導体層22の第2面22b上に、周知の方法に基づき、開口部54Aを有し、SiO2から成るモードロス作用部位(モードロス作用層)54を形成する(図52A参照)。
  [工程-1330]
 その後、実施例1の[工程-120]以降の工程と同様の工程を実行することで、実施例13の発光素子を得ることができる。尚、[工程-120]と同様の工程の途中において得られた構造を図52Bに示す。
 実施例13の発光素子において、積層構造体には、電流注入領域、電流注入領域を取り囲む電流非注入・内側領域、及び、電流非注入・内側領域を取り囲む電流非注入・外側領域が形成されており、モードロス作用領域の正射影像と電流非注入・外側領域の正射影像とは重なり合っている。即ち、電流注入領域とモードロス作用領域とは、電流非注入・内側領域によって隔てられている(切り離されている)。それ故、概念図を図53の(B)に示すように、発振モードロスの増減(具体的には、実施例13にあっては増加)を所望の状態とすることが可能となる。あるいは又、電流注入領域とモードロス作用領域との位置関係、モードロス作用領域を構成するモードロス作用部位の厚さ等を、適宜、決定することで、発振モードロスの増減を所望の状態とすることが可能となる。そして、その結果、例えば、閾値電流が増加したり、スロープ効率が悪化するといった従来の発光素子における問題を解決することができる。例えば、基本モードにおける発振モードロスを減少させることによって、閾値電流の低下を図ることができる。しかも、発振モードロスが与えられる領域と電流が注入され発光に寄与する領域とを独立して制御することができるので、即ち、発振モードロスの制御と発光素子の発光状態の制御とを独立して行うことができるので、制御の自由度、発光素子の設計自由度を高くすることができる。具体的には、電流注入領域、電流非注入領域及びモードロス作用領域を上記の所定の配置関係とすることで、基本モードとより高次のモードに対してモードロス作用領域が与える発振モードロスの大小関係を制御することができ、高次モードに与える発振モードロスを基本モードに与える発振モードロスに対して相対的に大きくすることで、基本モードを一層安定化させることができる。しかも、尚、実施例13の発光素子にあっては第1の部分91を有するので、回折損失の発生を一層確実に抑制することができる。
 実施例14は、実施例13の変形であり、第6-B構成の発光素子に関する。模式的な一部断面図を図54に示すように、実施例14の発光素子において、電流非注入・内側領域52及び電流非注入・外側領域53は、第2化合物半導体層22の第2面へのプラズマ照射、又は、第2化合物半導体層22の第2面へのアッシング処理、又は、第2化合物半導体層22の第2面への反応性イオンエッチング(RIE)処理によって形成される。そして、このように電流非注入・内側領域52及び電流非注入・外側領域53はプラズマ粒子(具体的には、アルゴン、酸素、窒素等)に晒されるので、第2化合物半導体層22の導電性に劣化が生じ、電流非注入・内側領域52及び電流非注入・外側領域53は高抵抗状態となる。即ち、電流非注入・内側領域52及び電流非注入・外側領域53は、第2化合物半導体層22の第2面22bのプラズマ粒子への暴露によって形成される。尚、図54、図55、図56A、図56Bにおいては、第1光反射層41の図示を省略した。
 実施例14においても、電流注入領域51と電流非注入・内側領域52との境界の形状を円形(直径:10μm)とし、電流非注入・内側領域52と電流非注入・外側領域53との境界の形状を円形(直径:15μm)とした。即ち、電流注入領域51の正射影像の面積をS1、電流非注入・内側領域52の正射影像の面積をS2としたとき、
0.01≦S1/(S1+S2)≦0.7
を満足する。具体的には、
1/(S1+S2)=102/152=0.44
である。
 実施例14にあっては、実施例13の[工程-1310]の代わりに、第2化合物半導体層22の第2面へのプラズマ照射、又は、第2化合物半導体層22の第2面へのアッシング処理、又は、第2化合物半導体層22の第2面への反応性イオンエッチング処理に基づき、電流非注入・内側領域52及び電流非注入・外側領域53を積層構造体20に形成すればよい。
 以上の点を除き、実施例14の発光素子の構成、構造は、実施例13の発光素子と構成、構造と同様とすることができるので、詳細な説明は省略する。
 実施例14あるいは後述する実施例15の発光素子にあっても、電流注入領域、電流非注入領域及びモードロス作用領域を前述した所定の配置関係とすることで、基本モードとより高次のモードに対してモードロス作用領域が与える発振モードロスの大小関係を制御することができ、高次モードに与える発振モードロスを基本モードに与える発振モードロスに対して相対的に大きくすることで、基本モードを一層安定化させることができる。
 実施例15は、実施例13~実施例14の変形であり、第6-C構成の発光素子に関する。模式的な一部断面図を図55に示すように、実施例15の発光素子において、第2光反射層42は、第1光反射層41からの光を、第1光反射層41と第2光反射層42とによって構成される共振器構造の外側に向かって(即ち、モードロス作用領域55に向かって)反射あるいは散乱する領域を有する。具体的には、モードロス作用部位(モードロス作用層)54の側壁(開口部54Bの側壁)の上方に位置する第2光反射層42の部分は、順テーパー状の傾斜部42Aを有し、あるいは又、第1光反射層41に向かって凸状に湾曲した領域を有する。
 実施例15において、電流注入領域51と電流非注入・内側領域52との境界の形状を円形(直径:8μm)とし、電流非注入・内側領域52と電流非注入・外側領域53との境界の形状を円形(直径:10μm乃至20μm)とした。
 実施例15にあっては、実施例13の[工程-1320]と同様の工程において、開口部54Bを有し、SiO2から成るモードロス作用部位(モードロス作用層)54を形成するとき、順テーパー状の側壁を有する開口部54Bを形成すればよい。具体的には、第2化合物半導体層22の第2面22b上に形成されたモードロス作用層の上にレジスト層を形成し、開口部54Bを形成すべきレジスト層の部分に、フォトリソグラフィ技術に基づき開口を設ける。周知の方法に基づき、この開口の側壁を順テーパー状とする。そして、エッチバックを行うことで、モードロス作用部位(モードロス作用層)54に順テーパー状の側壁を有する開口部54Bを形成することができる。更には、このようなモードロス作用部位(モードロス作用層)54の上に、第2電極32、第2光反射層42を形成することで、第2光反射層42に順テーパー状の傾斜部42Aを付与することができる。
 以上の点を除き、実施例15の発光素子の構成、構造は、実施例13~実施例14の発光素子と構成、構造と同様とすることができるので、詳細な説明は省略する。
 実施例16は、実施例13~実施例15の変形であり、第6-D構成の発光素子に関する。実施例16の発光素子の模式的な一部断面図を図56Aに示し、要部を切り出した模式的な一部断面図を図56Bに示すように、第2化合物半導体層22の第2面22b側には凸部22Aが形成されている。そして、図56A及び図56Bに示すように、モードロス作用部位(モードロス作用層)54は、凸部22Aを囲む第2化合物半導体層22の第2面22bの領域22Bの上に形成されている。凸部22Aは、電流注入領域51、電流注入領域51及び電流非注入・内側領域52を占めている。モードロス作用部位(モードロス作用層)54は、実施例13と同様に、例えば、SiO2といった誘電体材料から成る。領域22Bには、電流非注入・外側領域53が設けられている。電流注入領域51における活性層23から第2化合物半導体層22の第2面までの光学的距離をOL2、モードロス作用領域55における活性層23からモードロス作用部位54の頂面(第2電極32と対向する面)までの光学的距離をOL0としたとき、
OL0<OL2
を満足する。具体的には、
OL2/OL0=1.5
とした。これによって、発光素子にはレンズ効果が生じる。
 実施例16の発光素子にあっては、生成した高次モードを有するレーザ光は、モードロス作用領域55により、電流注入領域51及び電流非注入・内側領域52に閉じ込められ、以て、発振モードロスが減少する。即ち、生じる基本モード及び高次モードの光場強度が、発振モードロスの増減に作用するモードロス作用領域55の存在によって、電流注入領域51及び電流非注入・内側領域52の正射影像内において増加する。
 実施例16において、電流注入領域51と電流非注入・内側領域52との境界の形状を円形(直径:8μm)とし、電流非注入・内側領域52と電流非注入・外側領域53との境界の形状を円形(直径:30μm)とした。
 実施例16にあっては、実施例13の[工程-1310]と[工程-1320]との間において、第2化合物半導体層22の一部を第2面22b側から除去することで、凸部22Aを形成すればよい。
 以上の点を除き、実施例16の発光素子の構成、構造は、実施例13の発光素子と構成、構造と同様とすることができるので、詳細な説明は省略する。実施例16の発光素子にあっては、種々のモードに対してモードロス作用領域が与える発振モードロスを抑制し、横モードを多モード発振させるのみならず、レーザ発振の閾値を低減することができる。また、概念図を図53の(C)に示すように、生じる基本モード及び高次モードの光場強度を、発振モードロスの増減(具体的には、実施例16にあっては、減少)に作用するモードロス作用領域の存在によって、電流注入領域及び電流非注入・内側領域の正射影像内において増加させることができる。
 実施例17は、実施例13~実施例16の変形である。実施例17あるいは後述する実施例18の発光素子は、より具体的には、第1化合物半導体層21の頂面から第1光反射層41を介してレーザ光を出射する面発光レーザ素子(発光素子)(垂直共振器レーザ、VCSEL)から成る。
 実施例17の発光素子にあっては、模式的な一部断面図を図57に示すように、第2光反射層42は、金(Au)層あるいは錫(Sn)を含む半田層から成る接合層48を介して、シリコン半導体基板から構成された支持基板49に半田接合法に基づき固定されている。実施例17の発光素子の製造にあっては、支持基板49の除去を除き、即ち、支持基板49を除去すること無く、例えば、実施例13の[工程-1300]~[工程-1330]と同様の工程を実行すればよい。
 実施例17の発光素子にあっても、電流注入領域、電流非注入領域及びモードロス作用領域を前述した所定の配置関係とすることで、基本モードとより高次のモードに対してモードロス作用領域が与える発振モードロスの大小関係を制御することができ、高次モードに与える発振モードロスを基本モードに与える発振モードロスに対して相対的に大きくすることで、基本モードを一層安定化させることができる。
 以上に説明し、図57に示した発光素子の例では、第1電極31の端部は第1光反射層41から離間している。但し、このような構造に限定するものではなく、第1電極31の端部が第1光反射層41と接していてもよいし、第1電極31の端部が第1光反射層41の縁部の上に亙り形成されていてもよい。
 また、例えば、実施例13の[工程-1300]~[工程-1330]と同様の工程を実行した後、発光素子製造用基板11を除去して第1化合物半導体層21の第1面21aを露出させ、次いで、第1化合物半導体層21の第1面21a上に第1光反射層41、第1電極31を形成してもよい。
 実施例18は、実施例1~実施例17の変形であるが、第7構成の発光素子、具体的には、第7-A構成の発光素子に関する。実施例18の発光素子は、より具体的には、第1化合物半導体層21の頂面から第1光反射層41を介してレーザ光を出射する面発光レーザ素子(発光素子)(垂直共振器レーザ、VCSEL)から成る。
 模式的な一部端面図を図58に示す実施例18の発光素子は、
 (a)GaN系化合物半導体から成り、第1面21a、及び、第1面21aと対向する第2面21bを有する第1化合物半導体層21、
 GaN系化合物半導体から成り、第1化合物半導体層21の第2面21bと接する活性層(発光層)23、及び、
 GaN系化合物半導体から成り、第1面22a、及び、第1面22aと対向する第2面22bを有し、第1面22aが活性層23と接する第2化合物半導体層22、
が積層されて成る積層構造体20、
 (b)第2化合物半導体層22の第2面22b上に形成された第2電極32、
 (c)第2電極32上に形成された第2光反射層42、
 (d)第1化合物半導体層21の第1面21a上に設けられ、発振モードロスの増減に作用するモードロス作用領域65を構成するモードロス作用部位64、
 (e)第1化合物半導体層21の第1面21aの上からモードロス作用部位64の上に亙り形成された第1光反射層41、並びに、
 (f)第1化合物半導体層21に電気的に接続された第1電極31、
を備えている。尚、実施例18の発光素子において、第1電極31は、第1化合物半導体層21の第1面21aの上に形成されている。
 そして、積層構造体20には、電流注入領域61、電流注入領域61を取り囲む電流非注入・内側領域62、及び、電流非注入・内側領域62を取り囲む電流非注入・外側領域63が形成されており、モードロス作用領域65の正射影像と電流非注入・外側領域63の正射影像とは重なり合っている。ここで、積層構造体20には電流非注入領域62,63が形成されているが、図示した例では、厚さ方向、第2化合物半導体層22から第1化合物半導体層21の一部に亙り形成されている。但し、電流非注入領域62,63は、厚さ方向、第2化合物半導体層22の第2電極側の領域に形成されていてもよいし、第2化合物半導体層22全体に形成されていてもよいし、第2化合物半導体層22及び活性層23に形成されていてもよい。
 積層構造体20、第2パッド電極33、第1光反射層41及び第2光反射層42の構成は、実施例13と同様とすることができるし、接合層48及び支持基板49の構成は、実施例17と同様とすることができる。モードロス作用部位64には円形の開口部64Aが形成されており、この開口部64Aの底部に第1化合物半導体層21の第1面21aが露出している。
 モードロス作用部位(モードロス作用層)64は、SiO2といった誘電体材料から成り、第1化合物半導体層21の第1面21a上に形成されている。モードロス作用部位64の光学的厚さt0は、発光素子において生成した光の波長λ0の1/4の整数倍から外れる値とすることができる。あるいは又、モードロス作用部位64の光学的厚さt0は、発光素子において生成した光の波長λ0の1/4の整数倍とすることもできる。即ち、モードロス作用部位64の光学的厚さt0は、発光素子において生成した光の位相を乱さず、定在波を破壊しないような厚さとすることができる。但し、厳密に1/4の整数倍である必要はなく、
(λ0/4n0)×m-(λ0/8n0)≦t0≦(λ0/4n0)×2m+(λ0/8n0
を満足すればよい。具体的には、モードロス作用部位64の光学的厚さt0は、発光素子において生成した光の波長λ0の1/4の値を「100」としたとき、25乃至250程度とすることが好ましい。そして、これらの構成を採用することで、モードロス作用部位64を通過するレーザ光と、電流注入領域61を通過するレーザ光との間の位相差を変える(位相差を制御する)ことができ、発振モードロスの制御を一層高い自由度をもって行うことができるし、発光素子の設計自由度を一層高くすることができる。
 実施例18において、電流注入領域61と電流非注入・内側領域62との境界の形状を円形(直径:8μm)とし、電流非注入・内側領域62と電流非注入・外側領域63との境界の形状を円形(直径:15μm)とした。即ち、電流注入領域61の正射影像の面積をS1’、電流非注入・内側領域62の正射影像の面積をS2’としたとき、
0.01≦S1’/(S1’+S2’)≦0.7
を満足する。具体的には、
1’/(S1’+S2’)=82/152=0.28
である。
 実施例18の発光素子において、電流注入領域61における活性層23から第1化合物半導体層21の第1面までの光学的距離をOL1’、モードロス作用領域65における活性層23からモードロス作用部位64の頂面(第1電極31と対向する面)までの光学的距離をOL0’としたとき、
OL0’>OL1
を満足する。具体的には、
OL0’/OL1’=1.01
とした。そして、生成した高次モードを有するレーザ光は、モードロス作用領域65により、第1光反射層41と第2光反射層42とによって構成される共振器構造の外側に向かって散逸させられ、以て、発振モードロスが増加する。即ち、生じる基本モード及び高次モードの光場強度が、発振モードロスの増減に作用するモードロス作用領域65の存在によって、モードロス作用領域65の正射影像内において、Z軸から離れるほど、減少するが(図53の(B)の概念図を参照)、基本モードの光場強度の減少よりも高次モードの光場強度の減少の方が多く、基本モードを一層安定化させることができるし、閾値電流の低下を図ることができるし、基本モードの相対的な光場強度を増加させることができる。
 実施例18の発光素子において、電流非注入・内側領域62及び電流非注入・外側領域63は、実施例13と同様に、積層構造体20へのイオン注入によって形成される。イオン種として、例えば、ボロンを選択したが、ボロンイオンに限定するものではない。
 以下、実施例18の発光素子の製造方法を説明する。
  [工程-1800]
 先ず、実施例13の[工程-1300]と同様の工程を実行することで、積層構造体20を得ることができる。次いで、実施例13の[工程-1310]と同様の工程を実行することで、電流非注入・内側領域62及び電流非注入・外側領域63を積層構造体20に形成することができる。
  [工程-1810]
 次いで、第2化合物半導体層22の第2面22bの上に、例えば、リフトオフ法に基づき第2電極32を形成し、更に、周知の方法に基づき第2パッド電極33を形成する。その後、第2電極32の上から第2パッド電極33の上に亙り、周知の方法に基づき第2光反射層42を形成する。
  [工程-1820]
 その後、第2光反射層42を、接合層48を介して支持基板49に固定する。
  [工程-1830]
 次いで、発光素子製造用基板11を除去して、第1化合物半導体層21の第1面21aを露出させる。具体的には、先ず、機械研磨法に基づき、発光素子製造用基板11の厚さを薄くし、次いで、CMP法に基づき、発光素子製造用基板11の残部を除去する。こうして、第1化合物半導体層21の第1面21aを露出させ、次いで、第1化合物半導体層21の第1面21aに、第1の部分91及び第2の部分92を有する基部面90を形成する。
  [工程-1840]
 その後、第1化合物半導体層21の第1面21a上に(具体的には、基部面90の第2の部分92の上に)、周知の方法に基づき、開口部64Aを有し、SiO2から成るモードロス作用部位(モードロス作用層)64を形成する。
  [工程-1850]
 次に、モードロス作用部位64の開口部64Aの底部に露出した第1化合物半導体層21の第1面21aの第1の部分91の上に第1光反射層41を形成し、更に、第1電極31を形成する。尚、第1電極31の一部は、図示しない領域において、モードロス作用部位(モードロス作用層)64を貫通し、第1化合物半導体層21に達している。こうして、図58に示した構造を有する実施例18の発光素子を得ることができる。
 実施例18の発光素子にあっても、積層構造体には、電流注入領域、電流注入領域を取り囲む電流非注入・内側領域、及び、電流非注入・内側領域を取り囲む電流非注入・外側領域が形成されており、モードロス作用領域の正射影像と電流非注入・外側領域の正射影像とは重なり合っている。それ故、概念図を図53の(B)に示すように、発振モードロスの増減(具体的には、実施例18にあっては増加)を所望の状態とすることが可能となる。しかも、発振モードロスの制御と発光素子の発光状態の制御とを独立して行うことができるので、制御の自由度、発光素子の設計自由度を高くすることができる。具体的には、電流注入領域、電流非注入領域及びモードロス作用領域を前述した所定の配置関係とすることで、基本モードとより高次のモードに対してモードロス作用領域が与える発振モードロスの大小関係を制御することができ、高次モードに与える発振モードロスを基本モードに与える発振モードロスに対して相対的に大きくすることで、基本モードを一層安定化させることができる。また、逆レンズ効果の影響の低減を図ることもできる。しかも、尚、実施例18の発光素子にあっては第1の部分91を有するので、回折損失の発生を一層確実に抑制することができる。
 実施例18にあっても、実施例14と同様に、電流非注入・内側領域62及び電流非注入・外側領域63を、第2化合物半導体層22の第2面へのプラズマ照射、又は、第2化合物半導体層22の第2面へのアッシング処理、又は、第2化合物半導体層22の第2面への反応性イオンエッチング(RIE)処理によって形成することができる(第7-B構成の発光素子)。このように電流非注入・内側領域62及び電流非注入・外側領域63をプラズマ粒子に暴露することで、第2化合物半導体層22の導電性に劣化が生じ、電流非注入・内側領域62及び電流非注入・外側領域63は高抵抗状態となる。即ち、電流非注入・内側領域62及び電流非注入・外側領域63は、第2化合物半導体層22の第2面22bのプラズマ粒子への暴露によって形成される。
 また、実施例15と同様に、第2光反射層42は、第1光反射層41からの光を、第1光反射層41と第2光反射層42とによって構成される共振器構造の外側に向かって(即ち、モードロス作用領域65に向かって)反射あるいは散乱する領域を有する構成とすることもできる(第7-C構成の発光素子)。
 また、実施例16と同様に、モードロス作用部位(モードロス作用層)64を形成してもよい(第7-D構成の発光素子)。モードロス作用部位(モードロス作用層)64は、凸部を囲む第1化合物半導体層21の第1面21aの領域の上に形成すればよい。凸部は、電流注入領域61、電流注入領域61及び電流非注入・内側領域62を占める。そして、これによって、生成した高次モードを有するレーザ光は、モードロス作用領域65により、電流注入領域61及び電流非注入・内側領域62に閉じ込められ、以て、発振モードロスが減少する。即ち、生じる基本モード及び高次モードの光場強度が、発振モードロスの増減に作用するモードロス作用領域65の存在によって、電流注入領域61及び電流非注入・内側領域62の正射影像内において増加する。このような構成の実施例18の発光素子の変形例にあっても、種々のモードに対してモードロス作用領域65が与える発振モードロスを抑制し、横モードを多モード発振させるのみならず、レーザ発振の閾値を低減することができる。また、概念図を図53の(C)に示すように、生じる基本モード及び高次モードの光場強度を、発振モードロスの増減(具体的には、実施例18の発光素子の変形例にあっては、減少)に作用するモードロス作用領域65の存在によって、電流注入領域及び電流非注入・内側領域の正射影像内において増加させることができる。
 実施例19は、実施例1~実施例18の変形であり、第8構成の発光素子に関する。
 ところで、2つのDBR層及びその間に形成された積層構造体によって構成された積層構造体における共振器長LORは、積層構造体全体の等価屈折率をneq、面発光レーザ素子(発光素子)から出射すべきレーザ光の波長をλ0としたとき、
L=(m・λ0)/(2・neq
で表される。ここで、mは、正の整数である。そして、面発光レーザ素子(発光素子)において、発振可能な波長は共振器長LORによって決まる。発振可能な個々の発振モードは縦モードと呼ばれる。そして、縦モードの内、活性層によって決まるゲインスペクトルと合致するものが、レーザ発振し得る。縦モードの間隔Δλは、実効屈折率をneffとしたとき、
λ0 2/(2neff・L)
で表される。即ち、共振器長LORが長いほど、縦モードの間隔Δλは狭くなる。よって、共振器長LORが長い場合、複数の縦モードがゲインスペクトル内に存在し得るため、複数の縦モードが発振し得る。尚、等価屈折率neqと実効屈折率neffとの間には、発振波長をλ0としたとき、以下の関係がある。
eff=neq-λ0・(dneq/dλ0
 ここで、積層構造体をGaAs系化合物半導体層から構成する場合、共振器長LORは、通常、1μm以下と短く、面発光レーザ素子から出射される縦モードのレーザ光は、1種類(1波長)である(図66Aの概念図を参照)。従って、面発光レーザ素子から出射される縦モードのレーザ光の発振波長を正確に制御することが可能である。一方、積層構造体をGaN系化合物半導体層から構成する場合、共振器長LORは、通常、面発光レーザ素子から出射されるレーザ光の波長の数倍と長い。従って、面発光レーザ素子から出射され得る縦モードのレーザ光が複数種となってしまい(図66Bの概念図を参照)、面発光レーザ素子から出射され得るレーザ光の発振波長を正確に制御することが困難となる。
 模式的な一部断面図を図59に示すように、実施例19の発光素子、あるいは又、後述する実施例20~実施例22の発光素子において、第2電極32を含む積層構造体20には、活性層23が占める仮想平面と平行に、少なくとも2層の光吸収材料層71が、好ましくは、少なくとも4層の光吸収材料層71が、具体的には、実施例19にあっては20層の光吸収材料層71が、形成されている。尚、図面を簡素化するため、図面では2層の光吸収材料層71のみを示した。
 実施例19において、発振波長(発光素子から出射される所望の発振波長)λ0は450nmである。20層の光吸収材料層71は、積層構造体20を構成する化合物半導体よりもバンドギャップの狭い化合物半導体材料、具体的には、n-In0.2Ga0.8Nから成り、第1化合物半導体層21の内部に形成されている。光吸収材料層71の厚さはλ0/(4・neq)以下、具体的には、3nmである。また、光吸収材料層71の光吸収係数は、n-GaN層から成る第1化合物半導体層21の光吸収係数の2倍以上、具体的には、1×103倍である。
 また、積層構造体の内部において形成される光の定在波に生じる最小振幅部分に光吸収材料層71が位置するし、積層構造体の内部において形成される光の定在波に生じる最大振幅部分に活性層23が位置する。活性層23の厚さ方向中心と、活性層23に隣接した光吸収材料層71の厚さ方向中心との間の距離は、46.5nmである。更には、2層の光吸収材料層71、及び、光吸収材料層71と光吸収材料層71との間に位置する積層構造体の部分(具体的には、実施例19にあっては、第1化合物半導体層21)の全体の等価屈折率をneq、光吸収材料層71と光吸収材料層71との間の距離をLAbsとしたとき、
0.9×{(m・λ0)/(2・neq)}≦LAbs≦1.1×{(m・λ0)/(2・neq)}
を満足する。ここで、mは、1、又は、1を含む2以上の任意の整数である。但し、実施例19においては、m=1とした。従って、隣接する光吸収材料層71の間の距離は、全ての複数の光吸収材料層71(20層の光吸収材料層71)において、
0.9×{λ0/(2・neq)}≦LAbs≦1.1×{λ0/(2・neq)}
を満足する。等価屈折率neqの値は、具体的には、2.42であり、m=1としたとき、具体的には、
Abs=1×450/(2×2.42)
   =93.0nm
である。尚、20層の光吸収材料層71の内、一部の光吸収材料層71にあっては、mを、2以上の任意の整数とすることもできる。
 実施例19の発光素子の製造にあっては、実施例1の[工程-100]と同様の工程において、積層構造体20を形成するが、このとき、第1化合物半導体層21の内部に20層の光吸収材料層71を併せて形成する。この点を除き、実施例19の発光素子は、実施例1の発光素子と同様の方法に基づき製造することができる。
 活性層23によって決まるゲインスペクトル内に複数の縦モードが発生する場合、これを模式的に表すと図60のようになる。尚、図60においては、縦モードAと縦モードBの2つの縦モードを図示する。そして、この場合、光吸収材料層71が、縦モードAの最小振幅部分に位置し、且つ、縦モードBの最小振幅部分には位置しないとする。とすると、縦モードAのモードロスは最小化されるが、縦モードBのモードロスは大きい。図60において、縦モードBのモードロス分を模式的に実線で示す。従って、縦モードAの方が、縦モードBよりも発振し易くなる。それ故、このような構造を用いることで、即ち、光吸収材料層71の位置や周期を制御することで、特定の縦モードを安定化させることができ、発振し易くすることができる。その一方で、望ましくないそれ以外の縦モードに対するモードロスを増加させることができるので、望ましくないそれ以外の縦モードの発振を抑制することが可能となる。
 以上のとおり、実施例19の発光素子にあっては、少なくとも2層の光吸収材料層が積層構造体の内部に形成されているので、面発光レーザ素子から出射され得る複数の縦モードのレーザ光の内、不所望の縦モードのレーザ光の発振を抑制することができる。その結果、出射されるレーザ光の発振波長を正確に制御することが可能となる。しかも、尚、実施例19の発光素子にあっては第1の部分91を有するので、回折損失の発生を確実に抑制することができる。
 実施例20は、実施例19の変形である。実施例19においては、光吸収材料層71を、積層構造体20を構成する化合物半導体よりもバンドギャップの狭い化合物半導体材料から構成した。一方、実施例20においては、10層の光吸収材料層71を、不純物をドープした化合物半導体材料、具体的には、1×1019/cm3の不純物濃度(不純物:Si)を有する化合物半導体材料(具体的には、n-GaN:Si)から構成した。また、実施例20にあっては、発振波長λ0を515nmとした。尚、活性層23の組成は、In0.3Ga0.7Nである。実施例20にあっては、m=1とし、LAbsの値は107nmであり、活性層23の厚さ方向中心と、活性層23に隣接した光吸収材料層71の厚さ方向中心との間の距離は53.5nmであり、光吸収材料層71の厚さは3nmである。以上の点を除き、実施例20の発光素子の構成、構造は、実施例19の発光素子の構成、構造と同様とすることができるので、詳細な説明は省略する。尚、10層の光吸収材料層71の内、一部の光吸収材料層71にあっては、mを、2以上の任意の整数とすることもできる。
 実施例21も、実施例19の変形である。実施例21においては、5層の光吸収材料層(便宜上、『第1の光吸収材料層』と呼ぶ)を、実施例19の光吸収材料層71と同様の構成、即ち、n-In0.3Ga0.7Nから構成した。更には、実施例21にあっては、1層の光吸収材料層(便宜上、『第2の光吸収材料層』と呼ぶ)を透明導電性材料から構成した。具体的には、第2の光吸収材料層を、ITOから成る第2電極32と兼用した。実施例21にあっては、発振波長λ0を450nmとした。また、m=1及び2とした。m=1にあっては、LAbsの値は93.0nmであり、活性層23の厚さ方向中心と、活性層23に隣接した第1の光吸収材料層の厚さ方向中心との間の距離は46.5nmであり、5層の第1の光吸収材料層の厚さは3nmである。即ち、5層の第1の光吸収材料層にあっては、
0.9×{λ0/(2・neq)}≦LAbs≦1.1×{λ0/(2・neq)}
を満足する。また、活性層23に隣接した第1の光吸収材料層と、第2の光吸収材料層とは、m=2とした。即ち、
0.9×{(2・λ0)/(2・neq)}≦LAbs≦1.1×{(2・λ0)/(2・neq)}
を満足する。第2電極32を兼用する1層の第2の光吸収材料層の光吸収係数は2000cm-1、厚さは30nmであり、活性層23から第2の光吸収材料層までの距離は139.5nmである。以上の点を除き、実施例21の発光素子の構成、構造は、実施例19の発光素子の構成、構造と同様とすることができるので、詳細な説明は省略する。尚、5層の第1の光吸収材料層の内、一部の第1の光吸収材料層にあっては、mを、2以上の任意の整数とすることもできる。尚、実施例19と異なり、光吸収材料層71の数を1とすることもできる。この場合にも、第2電極32を兼ねた第2の光吸収材料層と光吸収材料層71の位置関係は、以下の式を満たす必要がある。
0.9×{(m・λ0)/(2・neq)}≦LAbs≦1.1×{(m・λ0)/(2・neq)}
 実施例22は、実施例19~実施例21の変形である。実施例22の発光素子は、より具体的には、第1化合物半導体層21の頂面から第1光反射層41を介してレーザ光を出射する面発光レーザ素子(垂直共振器レーザ、VCSEL)から成る。
 実施例22の発光素子にあっては、模式的な一部断面図を図61に示すように、第2光反射層42は、金(Au)層あるいは錫(Sn)を含む半田層から成る接合層48を介して、シリコン半導体基板から構成された支持基板49に半田接合法に基づき固定されている。
 実施例22の発光素子は、第1化合物半導体層21の内部に20層の光吸収材料層71を併せて形成する点を除き、また、支持基板49の除去しない点を除き、実施例1の発光素子と同様の方法に基づき製造することができる。
 以上、本開示を好ましい実施例に基づき説明したが、本開示はこれらの実施例に限定するものではない。実施例において説明した発光素子の構成、構造は例示であり、適宜、変更することができるし、発光素子の製造方法も、適宜、変更することができる。場合によっては、接合層や支持基板を適切に選択することで、第2化合物半導体層の頂面から第2光反射層を介して光を出射する面発光レーザ素子とすることができる。場合によっては、発光に影響を与えない第2化合物半導体層及び活性層の領域に第1化合物半導体層に至る貫通孔を形成し、この貫通孔内に第2化合物半導体層及び活性層と絶縁された第1電極を形成することもできる。第1光反射層は、基部面の第2の部分に延在していてもよい。即ち、基部面上における第1光反射層は、所謂ベタ膜から構成してもよい。そして、この場合、基部面の第2の部分に延在した第1光反射層に貫通孔を形成し、この貫通孔内に第1化合物半導体層に接続された第1電極を形成すればよい。また、ナノインプリント法に基づき犠牲層を設けることで、基部面を形成することもできる。
 第2犠牲層の表面から基部面を構成してもよい。そして、この場合、第1犠牲層上方の第2犠牲層の上に、あるいは又、第1犠牲層上方の第2犠牲層の一部分の上に、第1光反射層を形成すればよい。
 発光素子の光を出射する領域に波長変換材料層(色変換材料層)が設けられている形態とすることができる。そして、この場合、波長変換材料層(色変換材料層)を介して白色光を出射する形態とすることができる。具体的には、活性層で発光した光が第1光反射層を介して外部に出射される場合、第1光反射層の光出射側の上に波長変換材料層(色変換材料層)を形成すればよいし、活性層で発光した光が第2光反射層を介して外部に出射される場合、第2光反射層の光出射側の上に波長変換材料層(色変換材料層)を形成すればよい。
 発光層から青色光が出射される場合、以下の形態を採用することで、波長変換材料層を介して白色光を出射する形態とすることができる。
[A]発光層から出射された青色光を黄色光に変換する波長変換材料層を用いることで、波長変換材料層から出射される光として、青色及び黄色が混ざった白色光を得る。
[B]発光層から出射された青色光を橙色光に変換する波長変換材料層を用いることで、波長変換材料層から出射される光として、青色及び橙色が混ざった白色光を得る。
[C]発光層から出射された青色光を緑色光に変換する波長変換材料層及び赤色光に変換する波長変換材料層を用いることで、波長変換材料層から出射される光として、青色、緑色及び赤色が混ざった白色光を得る。
 あるいは又、発光層から紫外線が出射される場合、以下の形態を採用することで、波長変換材料層を介して白色光を出射する形態とすることができる。
[D]発光層から出射された紫外線の光を青色光に変換する波長変換材料層及び黄色光に変換する波長変換材料層を用いることで、波長変換材料層から出射される光として、青色及び黄色が混ざった白色光を得る。
[E]発光層から出射された紫外線の光を青色光に変換する波長変換材料層及び橙色光に変換する波長変換材料層を用いることで、波長変換材料層から出射される光として、青色及び橙色が混ざった白色光を得る。
[F]発光層から出射された紫外線の光を青色光に変換する波長変換材料層、緑色光に変換する波長変換材料層及び赤色光に変換する波長変換材料層を用いることで、波長変換材料層から出射される光として、青色、緑色及び赤色が混ざった白色光を得る。
 ここで、青色光によって励起され、赤色光を出射する波長変換材料として、具体的には、赤色発光蛍光体粒子、より具体的には、(ME:Eu)S[但し、「ME」は、Ca、Sr及びBaから成る群から選択された少なくとも1種類の原子を意味し、以下においても同様である]、(M:Sm)x(Si,Al)12(O,N)16[但し、「M」は、Li、Mg及びCaから成る群から選択された少なくとも1種類の原子を意味し、以下においても同様である]、ME2Si58:Eu、(Ca:Eu)SiN2、(Ca:Eu)AlSiN3を挙げることができる。また、青色光によって励起され、緑色光を出射する波長変換材料として、具体的には、緑色発光蛍光体粒子、より具体的には、(ME:Eu)Ga24、(M:RE)x(Si,Al)12(O,N)16[但し、「RE」は、Tb及びYbを意味する]、(M:Tb)x(Si,Al)12(O,N)16、(M:Yb)x(Si,Al)12(O,N)16、Si6-ZAlZZ8-Z:Euを挙げることができる。更には、青色光によって励起され、黄色光を出射する波長変換材料として、具体的には、黄色発光蛍光体粒子、より具体的には、YAG(イットリウム・アルミニウム・ガーネット)系蛍光体粒子を挙げることができる。尚、波長変換材料は、1種類であってもよいし、2種類以上を混合して用いてもよい。更には、波長変換材料を2種類以上を混合して用いることで、黄色、緑色、赤色以外の色の出射光が波長変換材料混合品から出射される構成とすることもできる。具体的には、例えば、シアン色を発光する構成としてもよく、この場合には、緑色発光蛍光体粒子(例えば、LaPO4:Ce,Tb、BaMgAl1017:Eu,Mn、Zn2SiO4:Mn、MgAl1119:Ce,Tb、Y2SiO5:Ce,Tb、MgAl1119:CE,Tb,Mn)と青色発光蛍光体粒子(例えば、BaMgAl1017:Eu、BaMg2Al1627:Eu、Sr227:Eu、Sr5(PO43Cl:Eu、(Sr,Ca,Ba,Mg)5(PO43Cl:Eu、CaWO4、CaWO4:Pb)とを混合したものを用いればよい。
 また、紫外線によって励起され、赤色光を出射する波長変換材料として、具体的には、赤色発光蛍光体粒子、より具体的には、Y23:Eu、YVO4:Eu、Y(P,V)O4:Eu、3.5MgO・0.5MgF2・Ge2:Mn、CaSiO3:Pb,Mn、Mg6AsO11:Mn、(Sr,Mg)3(PO43:Sn、La22S:Eu、Y22S:Euを挙げることができる。また、紫外線によって励起され、緑色光を出射する波長変換材料として、具体的には、緑色発光蛍光体粒子、より具体的には、LaPO4:Ce,Tb、BaMgAl1017:Eu,Mn、Zn2SiO4:Mn、MgAl1119:Ce,Tb、Y2SiO5:Ce,Tb、MgAl1119:CE,Tb,Mn、Si6-ZAlZZ8-Z:Euを挙げることができる。更には、紫外線によって励起され、青色光を出射する波長変換材料として、具体的には、青色発光蛍光体粒子、より具体的には、BaMgAl1017:Eu、BaMg2Al1627:Eu、Sr227:Eu、Sr5(PO43Cl:Eu、(Sr,Ca,Ba,Mg)5(PO43Cl:Eu、CaWO4、CaWO4:Pbを挙げることができる。更には、紫外線によって励起され、黄色光を出射する波長変換材料として、具体的には、黄色発光蛍光体粒子、より具体的には、YAG系蛍光体粒子を挙げることができる。尚、波長変換材料は、1種類であってもよいし、2種類以上を混合して用いてもよい。更には、波長変換材料を2種類以上を混合して用いることで、黄色、緑色、赤色以外の色の出射光が波長変換材料混合品から出射される構成とすることもできる。具体的には、シアン色を発光する構成としてもよく、この場合には、上記の緑色発光蛍光体粒子と青色発光蛍光体粒子を混合したものを用いればよい。
 但し、波長変換材料(色変換材料)は、蛍光体粒子に限定されず、例えば、間接遷移型のシリコン系材料において、直接遷移型のように、キャリアを効率良く光へ変換させるために、キャリアの波動関数を局所化し、量子効果を用いた、2次元量子井戸構造、1次元量子井戸構造(量子細線)、0次元量子井戸構造(量子ドット)等の量子井戸構造を適用した発光粒子を挙げることもできるし、半導体材料に添加された希土類原子は殻内遷移により鋭く発光することが知られており、このような技術を適用した発光粒子を挙げることもできる。
 波長変換材料(色変換材料)として、上記のとおり、量子ドットを挙げることができる。量子ドットの大きさ(直径)が小さくなるに従い、バンドギャップエネルギーが大きくなり、量子ドットから出射される光の波長は短くなる。即ち、量子ドットの大きさが小さいほど短い波長を有する光(青色光側の光)を発光し、大きさが大きいほど長い波長を有する光(赤色光側の光)を発光する。それ故、量子ドットを構成する材料を同じとし、量子ドットの大きさを調整することで、所望の波長を有する光を出射する(所望の色に色変換する)量子ドットを得ることができる。具体的には、量子ドットは、コア-シェル構造を有することが好ましい。量子ドットを構成する材料として、例えば、Si;Se;カルコパイライト系化合物であるCIGS(CuInGaSe)、CIS(CuInSe2)、CuInS2、CuAlS2、CuAlSe2、CuGaS2、CuGaSe2、AgAlS2、AgAlSe2、AgInS2、AgInSe2;ペロブスカイト系材料;III-V族化合物であるGaAs、GaP、InP、InAs、InGaAs、AlGaAs、InGaP、AlGaInP、InGaAsP、GaN;CdSe、CdSeS、CdS、CdTe、In2Se3、In23、Bi2Se3、Bi23、ZnSe、ZnTe、ZnS、HgTe、HgS、PbSe、PbS、TiO2等を挙げることができるが、これらに限定するものではない。
 尚、本開示は、以下のような構成を取ることもできる。
[A01]《発光素子アレイ:第1の態様》
 発光素子が、複数、配列されて成り、
 各発光素子は、
 第1面、及び、第1面と対向する第2面を有する第1化合物半導体層、
 第1化合物半導体層の第2面と面する活性層、並びに、
 活性層と面する第1面、及び、第1面と対向する第2面を有する第2化合物半導体層、
が積層された積層構造体、
 第1化合物半導体層の第1面側に位置する基部面の上に形成された第1光反射層、並びに、
 第2化合物半導体層の第2面側に形成され、平坦な形状を有する第2光反射層、
を備えており、
 基部面は、複数の発光素子によって囲まれた周辺領域に延在しており、
 基部面は、凹凸状であり、且つ、微分可能である発光素子アレイ。
[A02]基部面は滑らかである[A01]に記載の発光素子アレイ。
[A03]《第1構成の発光素子》
 第1化合物半導体層の第2面を基準として、第1光反射層が形成された基部面の第1の部分は上に凸の形状を有する[A01]又は[A02]に記載の発光素子アレイ。
[A04]《第1-A構成の発光素子》
 第1化合物半導体層の第2面を基準として、周辺領域を占める基部面の第2の部分は下に凸の形状を有する[A03]に記載の発光素子アレイ。
[A05]基部面の第1の部分の中心部は正方形の格子の頂点上に位置する[A04]に記載の発光素子アレイ。
[A06]基部面の第1の部分の中心部は正三角形の格子の頂点上に位置する[A04]に記載の発光素子アレイ。
[A07]《第1-B構成の発光素子》
 第1化合物半導体層の第2面を基準として、周辺領域を占める基部面の第2の部分は、周辺領域の中心部に向かって、下に凸の形状、及び、下に凸の形状から延びる上に凸の形状を有する[A03]に記載の発光素子アレイ。
[A08]第1化合物半導体層の第2面から基部面の第1の部分の中心部までの距離をL1、第1化合物半導体層の第2面から基部面の第2の部分の中心部までの距離をL2としたとき、
2>L1
を満足する[A07]に記載の発光素子アレイ。
[A09]基部面の第1の部分の中心部の曲率半径(即ち、第1光反射層の曲率半径)をR1、基部面の第2の部分の中心部の曲率半径をR2としたとき、
1>R2
を満足する[A07]又は[A08]に記載の発光素子アレイ。
[A10]基部面の第1の部分の中心部は正方形の格子の頂点上に位置する[A07]乃至[A09]のいずれか1項に記載の発光素子アレイ。
[A11]基部面の第2の部分の中心部は正方形の格子の頂点上に位置する[A10]に記載の発光素子アレイ。
[A12]基部面の第1の部分の中心部は正三角形の格子の頂点上に位置する[A07]乃至[A09]のいずれか1項に記載の発光素子アレイ。
[A13]基部面の第2の部分の中心部は正三角形の格子の頂点上に位置する[A12]に記載の発光素子アレイ。
[A14]基部面の第2の部分の中心部の曲率半径R2は、1×10-6m以上、好ましくは3×10-6m以上、より好ましくは5×10-6m以上である[A07]乃至[A13]のいずれか1項に記載の発光素子アレイ。
[A15]《第1-C構成の発光素子》
 第1化合物半導体層の第2面を基準として、周辺領域を占める基部面の第2の部分は、基部面の第1の部分を取り囲む環状の凸の形状、及び、環状の凸の形状から基部面の第1の部分に向かって延びる下に凸の形状を有する[A03]に記載の発光素子アレイ。
[A16]第1化合物半導体層の第2面から基部面の第1の部分の中心部までの距離をL1、第1化合物半導体層の第2面から基部面の第2の部分の環状の凸の形状の頂部までの距離をL2’としたとき、
2’>L1
を満足する[A15]に記載の発光素子アレイ。
[A17]基部面の第1の部分の中心部の曲率半径(即ち、第1光反射層の曲率半径)をR1、基部面の第2の部分の環状の凸の形状の頂部の曲率半径をR2’としたとき、
1>R2
を満足する[A15]又は[A16]に記載の発光素子アレイ。
[A18]基部面の第2の部分の環状の凸の形状の頂部の曲率半径R2’は、1×10-6m以上、好ましくは3×10-6m以上、より好ましくは5×10-6m以上である[A15]乃至[A17]のいずれか1項に記載の発光素子アレイ。
[A19]基部面の第2の部分における凸の形状の部分に対向した第2化合物半導体層の第2面側の部分には、バンプが配設されている[A07]乃至[A18]のいずれか1項に記載の発光素子アレイ。
[A20]基部面の第1の部分の中心部に対向した第2化合物半導体層の第2面側の部分には、バンプが配設されている[A04]乃至[A06]のいずれか1項に記載の発光素子アレイ。
[A21]発光素子の形成ピッチは、3μm以上、50μm以下、好ましくは5μm以上、30μm以下、より好ましくは8μm以上、25μm以下である[A01]乃至[A20]のいずれか1項に記載の発光素子アレイ。
[A22]基部面の第1の部分の中心部の曲率半径R1(即ち、第1光反射層の曲率半径)は、1×10-5m以上、好ましくは3×10-5m以上である[A01]乃至[A21]のいずれか1項に記載の発光素子アレイ。
[A23]積層構造体は、GaN系化合物半導体、InP系化合物半導体及びGaAs系化合物半導体から成る群から選択された少なくとも1種類の材料から成る[A01]乃至[A22]のいずれか1項に記載の発光素子アレイ。
[A24]共振器長をLORとしたとき、1×10-5m≦LORを満足する[A01]乃至[A23]のいずれか1項に記載の発光素子アレイ。
[A25]積層構造体の積層方向を含む仮想平面で基部面を切断したときの基部面の第1の部分が描く図形は、円の一部又は放物線の一部である[A01]乃至[A24]のいずれか1項に記載の発光素子アレイ。
[A26]《発光素子アレイ:第2の態様》
 発光素子が、複数、配列されて成る発光素子アレイであって、
 各発光素子は、
 第1面、及び、第1面と対向する第2面を有する第1化合物半導体層、
 第1化合物半導体層の第2面と面する活性層、並びに、
 活性層と面する第1面、及び、第1面と対向する第2面を有する第2化合物半導体層、
が積層された積層構造体、
 第1化合物半導体層の第1面側に位置する基部面の上に形成された第1光反射層、並びに、
 第2化合物半導体層の第2面側に形成され、平坦な形状を有する第2光反射層、
を備えており、
 第1光反射層が形成される基部面の部分を基部面の第1の部分、基部面の第1の部分の一部から延在する基部面の部分を基部面の第2の部分と呼び、
 基部面の第1の部分の中心と基部面の第2の部分の中心とを結ぶ線分の第1化合物半導体層の第1面への正射影像に直交し、基部面の第1の部分の中心を通り、積層構造体の厚さ方向と平行な仮想平面を仮想ηξ平面と呼ぶとき、
 基部面の第1の部分の高さは、基部面の第2の部分の高さよりも高く、
 第1化合物半導体層の第2面を基準として、仮想ηξ平面と平行な仮想平面で切断したときの基部面の第1の部分の断面形状は上に凸状の形状を有し、且つ、微分可能であり、基部面の第2の部分の断面形状は上に凸状の形状を有し、且つ、微分可能であり、
 基部面の第1の部分と基部面の第2の部分とは滑らかに繋がっている発光素子アレイ。
[A27]積層構造体の厚さ方向と平行であって、基部面の第1の部分の中心を通り、仮想ηξ平面と直交する仮想平面を仮想ζξ平面と呼ぶとき、
 第1化合物半導体層の第2面を基準として、仮想ζξ平面で基部面の第1の部分及び第2の部分を切断したときの基部面の第1の部分は、上に凸状の形状を有し、第2の部分との境界領域及びその近傍において下に凸状の形状を有し、基部面の第2の部分は、第1の部分との境界領域及びその近傍において下に凸状の形状を有する[A26]に記載の発光素子アレイ。
[A28]第1の部分と第2の部分との境界領域及びその近傍における基部面は、鞍部の形状を有する[A27]に記載の発光素子アレイ。
[A29]基部面の第1の部分の中心部は正方形の格子の頂点上に位置する[A26]乃至[A28]のいずれか1項に記載の発光素子アレイ。
[A30]基部面の第1の部分の中心部は正三角形の格子の頂点上に位置する[A26]乃至[A28]のいずれか1項に記載の発光素子アレイ。
[A31]第1化合物半導体層の第2面から基部面の第1の部分の中心部までの距離は、第1化合物半導体層の第2面から基部面の第2の部分の中心部までの距離よりも長い[A26]乃至[A30]のいずれか1項に記載の発光素子アレイ。
[A32]基部面の第1の部分の中心部の曲率半径(即ち、第1光反射層の曲率半径)をR1、基部面の第2の部分の中心部の曲率半径をR2としたとき、
1>R2
を満足する[A26]乃至[A31]のいずれか1項に記載の発光素子アレイ。
[A33]基部面の第1の部分の中心部に対向した第2化合物半導体層の第2面側の部分には、バンプが配設されている[A26]乃至[A32]のいずれか1項に記載の発光素子アレイ。
[A34]発光素子の形成ピッチは、3μm以上、50μm以下、好ましくは5μm以上、30μm以下、より好ましくは8μm以上、25μm以下である[A26]乃至[A33]のいずれか1項に記載の発光素子アレイ。
[A35]基部面の第1の部分の中心部の曲率半径R1(即ち、第1光反射層の曲率半径)は、1×10-5m以上、好ましくは3×10-5m以上である[A26]乃至[A34]のいずれか1項に記載の発光素子アレイ。
[A36]積層構造体は、GaN系化合物半導体、InP系化合物半導体及びGaAs系化合物半導体から成る群から選択された少なくとも1種類の材料から成る[A26]乃至[A35]のいずれか1項に記載の発光素子アレイ。
[A37]共振器長をLORとしたとき、1×10-5m≦LORを満足する[A26]乃至[A36]のいずれか1項に記載の発光素子アレイ。
[A38]積層構造体の積層方向を含む仮想平面で基部面を切断したときの基部面の第1の部分の中心部が描く図形は、円の一部又は放物線の一部である[A26]乃至[A37]のいずれか1項に記載の発光素子アレイ。
[A39]《第2構成の発光素子》
 第1化合物半導体層の第1面が基部面を構成する[A01]乃至[A38]のいずれか1項に記載の発光素子アレイ。
[A40]《第3構成の発光素子》
 第1化合物半導体層の第1面と第1光反射層との間には化合物半導体基板が配されており、基部面は化合物半導体基板の表面から構成されている[A01]乃至[A38]のいずれか1項に記載の発光素子アレイ。
[A41]《第4構成の発光素子》
 第1化合物半導体層の第1面と第1光反射層との間には基材が配されており、あるいは又、第1化合物半導体層の第1面と第1光反射層との間には化合物半導体基板及び基材が配されており、基部面は基材の表面から構成されている[A01]乃至[A38]のいずれか1項に記載の発光素子アレイ。
[A42]基材を構成する材料は、TiO2、Ta25、SiO2等の透明な誘電体材料、シリコーン系樹脂及びエポキシ系樹脂から成る群から選択された少なくとも1種類の材料である[A41]に記載の発光素子アレイ。
[A43]基部面上に第1光反射層が形成されている[A01]乃至[A42]のいずれか1項に記載の発光素子アレイ。
[A44]積層構造体の熱伝導率の値は、第1光反射層の熱伝導率の値よりも高い[A01]乃至[A43]のいずれか1項に記載の発光素子アレイ。
[B01]《第5構成の発光素子アレイ》
 第2化合物半導体層には、電流注入領域及び電流注入領域を取り囲む電流非注入領域が設けられており、
 電流注入領域の面積重心点から、電流注入領域と電流非注入領域の境界までの最短距離DCIは、以下の式を満足する[A01]乃至[A44]のいずれか1項に記載の発光素子アレイ。
CI≧ω0/2
但し、
ω0 2≡(λ0/π){LOR(R1-LOR)}1/2
ここで、
λ0 :発光素子から主に出射される所望の光の波長(発振波長)
OR:共振器長
1 :基部面の第1の部分の中心部の曲率半径(即ち、第1光反射層の曲率半径)
[B02]第2化合物半導体層の第2面上に設けられ、発振モードロスの増減に作用するモードロス作用領域を構成するモードロス作用部位、
 第2化合物半導体層の第2面上からモードロス作用部位上に亙り形成された第2電極、及び、
 第1化合物半導体層に電気的に接続された第1電極、
を更に備えており、
 第2光反射層は第2電極上に形成されており、
 積層構造体には、電流注入領域、電流注入領域を取り囲む電流非注入・内側領域、及び、電流非注入・内側領域を取り囲む電流非注入・外側領域が形成されており、
 モードロス作用領域の正射影像と電流非注入・外側領域の正射影像とは重なり合っている[B01]に記載の発光素子アレイ。
[B03]第1の部分の半径r1は、
ω0≦r1≦20・ω0
を満足する[B01]又は[B02]に記載の発光素子アレイ。
[B04]DCI≧ω0を満足する[B01]乃至[B03]のいずれか1項に記載の発光素子アレイ。
[B05]R1≦1×10-3mを満足する[B01]乃至[B04]のいずれか1項に記載の発光素子アレイ。
[C01]《第6構成の発光素子アレイ》
 第2化合物半導体層の第2面上に設けられ、発振モードロスの増減に作用するモードロス作用領域を構成するモードロス作用部位、
 第2化合物半導体層の第2面上からモードロス作用部位上に亙り形成された第2電極、及び、
 第1化合物半導体層に電気的に接続された第1電極、
を更に備えており、
 第2光反射層は第2電極上に形成されており、
 積層構造体には、電流注入領域、電流注入領域を取り囲む電流非注入・内側領域、及び、電流非注入・内側領域を取り囲む電流非注入・外側領域が形成されており、
 モードロス作用領域の正射影像と電流非注入・外側領域の正射影像とは重なり合っている[A01]乃至[A44]のいずれか1項に記載の発光素子アレイ。
[C02]電流非注入・外側領域はモードロス作用領域の下方に位置している[C01]に記載の発光素子アレイ。
[C03]電流注入領域の正射影像の面積をS1、電流非注入・内側領域の正射影像の面積をS2としたとき、
0.01≦S1/(S1+S2)≦0.7
を満足する[C01]又は[C02]に記載の発光素子アレイ。
[C04]電流非注入・内側領域及び電流非注入・外側領域は、積層構造体へのイオン注入によって形成される[C01]乃至[C03]のいずれか1項に記載の発光素子アレイ。
[C05]イオン種は、ボロン、プロトン、リン、ヒ素、炭素、窒素、フッ素、酸素、ゲルマニウム及びシリコンから成る群から選択された少なくとも1種類のイオンである[C04]に記載の発光素子アレイ。
[C06]《第6-B構成の発光素子アレイ》
 電流非注入・内側領域及び電流非注入・外側領域は、第2化合物半導体層の第2面へのプラズマ照射、又は、第2化合物半導体層の第2面へのアッシング処理、又は、第2化合物半導体層の第2面への反応性イオンエッチング処理によって形成される[C01]乃至[C05]のいずれか1項に記載の発光素子アレイ。
[C07]《第6-C構成の発光素子アレイ》
 第2光反射層は、第1光反射層からの光を、第1光反射層と第2光反射層とによって構成される共振器構造の外側に向かって反射あるいは散乱する領域を有する[C01]乃至[C06]のいずれか1項に記載の発光素子アレイ。
[C08]電流注入領域における活性層から第2化合物半導体層の第2面までの光学的距離をOL2、モードロス作用領域における活性層からモードロス作用部位の頂面までの光学的距離をOL0としたとき、
OL0>OL2
を満足する[C01]乃至[C07]のいずれか1項に記載の発光素子アレイ。
[C09]生成した高次モードを有する光は、モードロス作用領域により、第1光反射層と第2光反射層とによって構成される共振器構造の外側に向かって散逸させられ、以て、発振モードロスが増加する[C01]乃至[C08]のいずれか1項に記載の発光素子アレイ。
[C10]モードロス作用部位は、誘電体材料、金属材料又は合金材料から成る[C01]乃至[C09]のいずれか1項に記載の発光素子アレイ。
[C11]モードロス作用部位は誘電体材料から成り、
 モードロス作用部位の光学的厚さは、発光素子アレイにおいて生成した光の波長の1/4の整数倍から外れる値である[C10]に記載の発光素子アレイ。
[C12]モードロス作用部位は誘電体材料から成り、
 モードロス作用部位の光学的厚さは、発光素子アレイにおいて生成した光の波長の1/4の整数倍である[C10]に記載の発光素子アレイ。
[C13]《第6-D構成の発光素子アレイ》
 第2化合物半導体層の第2面側には凸部が形成されており、
 モードロス作用部位は、凸部を囲む第2化合物半導体層の第2面の領域上に形成されている[C01]乃至[C03]のいずれか1項に記載の発光素子アレイ。
[C14]電流注入領域における活性層から第2化合物半導体層の第2面までの光学的距離をOL2、モードロス作用領域における活性層からモードロス作用部位の頂面までの光学的距離をOL0としたとき、
OL0<OL2
を満足する[C13]に記載の発光素子アレイ。
[C15]生成した高次モードを有する光は、モードロス作用領域により、電流注入領域及び電流非注入・内側領域に閉じ込められ、以て、発振モードロスが減少する[C13]又は[C14]に記載の発光素子アレイ。
[C16]モードロス作用部位は、誘電体材料、金属材料又は合金材料から成る[C13]乃至[C15]のいずれか1項に記載の発光素子アレイ。
[C17]第2電極は、透明導電性材料から成る[C01]乃至[C16]のいずれか1項に記載の発光素子アレイ。
[D01]《第7構成の発光素子アレイ》
 第2化合物半導体層の第2面上に形成された第2電極、
 第2電極上に形成された第2光反射層、
 第1化合物半導体層の第1面上に設けられ、発振モードロスの増減に作用するモードロス作用領域を構成するモードロス作用部位、並びに、
 第1化合物半導体層に電気的に接続された第1電極、
を更に備えており、
 第1光反射層は、第1化合物半導体層の第1面上からモードロス作用部位上に亙り形成されており、
 積層構造体には、電流注入領域、電流注入領域を取り囲む電流非注入・内側領域、及び、電流非注入・内側領域を取り囲む電流非注入・外側領域が形成されており、
 モードロス作用領域の正射影像と電流非注入・外側領域の正射影像とは重なり合っている[A01]乃至[A44]のいずれか1項に記載の発光素子アレイ。
[D02]電流注入領域の正射影像の面積をS1、電流非注入・内側領域の正射影像の面積をS2としたとき、
0.01≦S1’/(S1’+S2’)≦0.7
を満足する[D01]に記載の発光素子アレイ。
[D03]《第7-A構成の発光素子アレイ》
 電流非注入・内側領域及び電流非注入・外側領域は、積層構造体へのイオン注入によって形成される[D01]又は[D02]に記載の発光素子アレイ。
[D04]イオン種は、ボロン、プロトン、リン、ヒ素、炭素、窒素、フッ素、酸素、ゲルマニウム及びシリコンから成る群から選択された少なくとも1種類のイオンである[D03]に記載の発光素子アレイ。
[D05]《第7-B構成の発光素子アレイ》
 電流非注入・内側領域及び電流非注入・外側領域は、第2化合物半導体層の第2面へのプラズマ照射、又は、第2化合物半導体層の第2面へのアッシング処理、又は、第2化合物半導体層の第2面への反応性イオンエッチング処理によって形成される[D01]乃至[D04]のいずれか1項に記載の発光素子アレイ。
[D06]《第7-C構成の発光素子アレイ》
 第2光反射層は、第1光反射層からの光を、第1光反射層と第2光反射層とによって構成される共振器構造の外側に向かって反射あるいは散乱する領域を有する[D01]乃至[D05]のいずれか1項に記載の発光素子アレイ。
[D07]電流注入領域における活性層から第1化合物半導体層の第1面までの光学的距離をOL1’、モードロス作用領域における活性層からモードロス作用部位の頂面までの光学的距離をOL0’としたとき、
OL0’>OL1
を満足する[D01]乃至[D06]のいずれか1項に記載の発光素子アレイ。
[D08]生成した高次モードを有する光は、モードロス作用領域により、第1光反射層と第2光反射層とによって構成される共振器構造の外側に向かって散逸させられ、以て、発振モードロスが増加する[D01]乃至[D07]のいずれか1項に記載の発光素子アレイ。
[D09]モードロス作用部位は、誘電体材料、金属材料又は合金材料から成る[D01]乃至[D08]のいずれか1項に記載の発光素子アレイ。
[D10]モードロス作用部位は誘電体材料から成り、
 モードロス作用部位の光学的厚さは、発光素子アレイにおいて生成した光の波長の1/4の整数倍から外れる値である[D09]に記載の発光素子アレイ。
[D11]モードロス作用部位は誘電体材料から成り、
 モードロス作用部位の光学的厚さは、発光素子アレイにおいて生成した光の波長の1/4の整数倍である[D09]に記載の発光素子アレイ。
[D12]《第7-D構成の発光素子アレイ》
 第1化合物半導体層の第1面側には凸部が形成されており、
 モードロス作用部位は、凸部を囲む第1化合物半導体層の第1面の領域上に形成されている[D01]又は[D02]に記載の発光素子アレイ。
[D13]電流注入領域における活性層から第1化合物半導体層の第1面までの光学的距離をOL1’、モードロス作用領域における活性層からモードロス作用部位の頂面までの光学的距離をOL0’としたとき、
OL0’<OL1
を満足する[D12]に記載の発光素子アレイ。
[D14]第1化合物半導体層の第1面側には凸部が形成されており、
 モードロス作用部位は、凸部を囲む第1化合物半導体層の第1面の領域から構成されている[D01]又は[D02]に記載の発光素子アレイ。
[D15]生成した高次モードを有する光は、モードロス作用領域により、電流注入領域及び電流非注入・内側領域に閉じ込められ、以て、発振モードロスが減少する[D12]乃至[D14]のいずれか1項に記載の発光素子アレイ。
[D16]モードロス作用部位は、誘電体材料、金属材料又は合金材料から成る[D12]乃至[D15]のいずれか1項に記載の発光素子アレイ。
[D17]第2電極は、透明導電性材料から成る[D01]乃至[D16]のいずれか1項に記載の発光素子アレイ。
[E01]《第8構成の発光素子アレイ》
 第2電極を含む積層構造体には、活性層が占める仮想平面と平行に、少なくとも2層の光吸収材料層が形成されている[A01]乃至[D17]のいずれか1項に記載の発光素子アレイ。
[E02]少なくとも4層の光吸収材料層が形成されている[E01]に記載の発光素子アレイ。
[E03]発振波長をλ0、2層の光吸収材料層、及び、光吸収材料層と光吸収材料層との間に位置する積層構造体の部分の全体の等価屈折率をneq、光吸収材料層と光吸収材料層との間の距離をLAbsとしたとき、
0.9×{(m・λ0)/(2・neq)}≦LAbs≦1.1×{(m・λ0)/(2・neq)}
を満足する[E01]又は[E02]に記載の発光素子アレイ。
但し、mは、1、又は、1を含む2以上の任意の整数である。
[E04]光吸収材料層の厚さは、λ0/(4・neq)以下である[E01]乃至[E03]のいずれか1項に記載の発光素子アレイ。
[E05]積層構造体の内部において形成される光の定在波に生じる最小振幅部分に光吸収材料層が位置する[E01]乃至[E04]のいずれか1項に記載の発光素子アレイ。
[E06]積層構造体の内部において形成される光の定在波に生じる最大振幅部分に活性層が位置する[E01]乃至[E05]のいずれか1項に記載の発光素子アレイ。
[E07]光吸収材料層は、積層構造体を構成する化合物半導体の光吸収係数の2倍以上の光吸収係数を有する[E01]乃至[E06]のいずれか1項に記載の発光素子アレイ。
[E08]光吸収材料層は、積層構造体を構成する化合物半導体よりもバンドギャップの狭い化合物半導体材料、不純物をドープした化合物半導体材料、透明導電性材料、及び、光吸収特性を有する光反射層構成材料から成る群から選択された少なくとも1種類の材料から構成されている[E01]乃至[E07]のいずれか1項に記載の発光素子アレイ。
[F01]《発光素子;第1の態様》
 第1面、及び、第1面と対向する第2面を有する第1化合物半導体層、
 第1化合物半導体層の第2面と面する活性層、並びに、
 活性層と面する第1面、及び、第1面と対向する第2面を有する第2化合物半導体層、
が積層された積層構造体、
 第1化合物半導体層の第1面側に位置する基部面の上に形成された第1光反射層、並びに、
 第2化合物半導体層の第2面側に形成され、平坦な形状を有する第2光反射層、
を備えており、
 基部面は、周辺領域に延在しており、
 基部面は、凹凸状であり、且つ、微分可能である発光素子。
[F02]《発光素子:第2の態様》
 第1面、及び、第1面と対向する第2面を有する第1化合物半導体層、
 第1化合物半導体層の第2面と面する活性層、並びに、
 活性層と面する第1面、及び、第1面と対向する第2面を有する第2化合物半導体層、
が積層された積層構造体、
 第1化合物半導体層の第1面側に位置する基部面の上に形成された第1光反射層、並びに、
 第2化合物半導体層の第2面側に形成され、平坦な形状を有する第2光反射層、
を備えており、
 第1光反射層が形成される基部面の部分を基部面の第1の部分、基部面の第1の部分の一部から延在する基部面の部分を基部面の第2の部分と呼び、
 基部面の第1の部分の中心と基部面の第2の部分の中心とを結ぶ線分の第1化合物半導体層の第1面への正射影像に直交し、基部面の第1の部分の中心を通り、積層構造体の厚さ方向と平行な仮想平面を仮想ηξ平面と呼ぶとき、
 基部面の第1の部分の高さは、基部面の第2の部分の高さよりも高く、
 第1化合物半導体層の第2面を基準として、仮想ηξ平面と平行な仮想平面で切断したときの基部面の第1の部分の断面形状は上に凸状の形状を有し、且つ、微分可能であり、基部面の第2の部分の断面形状は上に凸状の形状を有し、且つ、微分可能であり、
 基部面の第1の部分と基部面の第2の部分とは滑らかに繋がっている発光素子。
[G01]《発光素子アレイの製造方法:第1の態様》
 第1面、及び、第1面と対向する第2面を有する第1化合物半導体層、
 第1化合物半導体層の第2面と面する活性層、並びに、
 活性層と面する第1面、及び、第1面と対向する第2面を有する第2化合物半導体層、
が積層された積層構造体、
 第1化合物半導体層の第1面側に位置する基部面の上に形成された第1光反射層、並びに、
 第2化合物半導体層の第2面側に形成され、平坦な形状を有する第2光反射層、
を備えており、
 基部面は、複数の発光素子によって囲まれた周辺領域に延在しており、
 基部面は、凹凸状であり、且つ、微分可能である発光素子の複数から構成された発光素子アレイの製造方法であって、
 積層構造体を形成した後、第2化合物半導体層の第2面側に第2光反射層を形成し、次いで、
 第1光反射層を形成すべき基部面の第1の部分の上に第1犠牲層を形成した後、第1犠牲層の表面を凸状とし、その後、
 第1犠牲層と第1犠牲層との間に露出した基部面の第2の部分の上及び第1犠牲層の上に第2犠牲層を形成して第2犠牲層の表面を凹凸状とし、次いで、
 第2犠牲層及び第1犠牲層をエッチバックし、更に、基部面から内部に向けてエッチバックすることで、第1化合物半導体層の第2面を基準として、基部面の第1の部分に凸部を形成し、基部面の第2の部分に少なくとも凹部を形成した後、
 基部面の第1の部分の上に第1光反射層を形成する、
各工程を備えている発光素子アレイの製造方法。
[G02]《発光素子アレイの製造方法:第2の態様》
 第1面、及び、第1面と対向する第2面を有する第1化合物半導体層、
 第1化合物半導体層の第2面と面する活性層、並びに、
 活性層と面する第1面、及び、第1面と対向する第2面を有する第2化合物半導体層、
が積層された積層構造体、
 第1化合物半導体層の第1面側に位置する基部面の上に形成された第1光反射層、並びに、
 第2化合物半導体層の第2面側に形成され、平坦な形状を有する第2光反射層、
を備えており、
 基部面は、複数の発光素子によって囲まれた周辺領域に延在しており、
 基部面は、凹凸状であり、且つ、微分可能である発光素子の複数から構成された発光素子アレイの製造方法であって、
 積層構造体を形成した後、第2化合物半導体層の第2面側に第2光反射層を形成し、次いで、
 第1光反射層を形成すべき基部面の第1の部分の上に第1犠牲層を形成した後、第1犠牲層の表面を凸状とし、その後、
 第1犠牲層をエッチバックし、更に、基部面から内部に向けてエッチバックすることで、第1化合物半導体層の第2面を基準として、基部面の第1の部分に凸部を形成し、次いで、
 基部面に第2犠牲層を形成した後、第2犠牲層をエッチバックし、更に、基部面から内部に向けてエッチバックすることで、第1化合物半導体層の第2面を基準として、基部面の第1の部分に凸部を形成し、基部面の第2の部分に少なくとも凹部を形成した後、
 基部面の第1の部分の上に第1光反射層を形成する、
各工程を備えている発光素子アレイの製造方法。
[G03]《発光素子アレイの製造方法:第3の態様》
 第1面、及び、第1面と対向する第2面を有する第1化合物半導体層、
 第1化合物半導体層の第2面と面する活性層、並びに、
 活性層と面する第1面、及び、第1面と対向する第2面を有する第2化合物半導体層、
が積層された積層構造体、
 第1化合物半導体層の第1面側に位置する基部面の上に形成された第1光反射層、並びに、
 第2化合物半導体層の第2面側に形成され、平坦な形状を有する第2光反射層、
を備えており、
 第1光反射層が形成される基部面の部分を基部面の第1の部分、基部面の第1の部分の一部から延在する基部面の部分を基部面の第2の部分と呼び、
 基部面の第1の部分の中心と基部面の第2の部分の中心とを結ぶ線分の第1化合物半導体層の第1面への正射影像に直交し、基部面の第1の部分の中心を通り、積層構造体の厚さ方向と平行な仮想平面を仮想ηξ平面と呼ぶとき、
 基部面の第1の部分の高さは、基部面の第2の部分の高さよりも高い発光素子アレイの製造方法であって、
 積層構造体を形成した後、第2化合物半導体層の第2面側に第2光反射層を形成し、次いで、
 第1光反射層を形成すべき基部面の第1の部分の上に第1犠牲層を形成し、併せて、基部面の第2の部分の上に、第1犠牲層から延在し、第1犠牲層よりも薄い第2犠牲層を形成し、その後、第1犠牲層及び第2犠牲層を凸状とし、次いで、
 第1犠牲層及び第2犠牲層をエッチバックし、更に、基部面から内部に向けてエッチバックすることで、第1化合物半導体層の第2面を基準として、仮想ηξ平面と平行な仮想平面で切断したときの基部面の第1の部分の断面形状は上に凸状の形状を有し、且つ、微分可能であり、基部面の第2の部分の断面形状は上に凸状の形状を有し、且つ、微分可能であり、基部面の第1の部分と基部面の第2の部分とは滑らかに繋がっている基部面を得た後、
 基部面の第1の部分の上に第1光反射層を形成する、
各工程を備えている発光素子アレイの製造方法。
[G04]第1光反射層を形成すべき基部面の第1の部分の上に第1犠牲層を形成し、併せて、基部面の第2の部分の上に、第1犠牲層から延在し、第1犠牲層よりも薄い第2犠牲層を形成する工程は、
 基部面の上に犠牲層・材料層を形成した後、
 第1光反射層を形成すべき基部面の第1の部分の形成ピッチを、使用する露光装置のパターン形成限界幅よりも小さく設定して、犠牲層・材料層を露光装置によって露光する工程を含む[G03]に記載の発光素子アレイの製造方法。
[G05]《発光素子アレイの製造方法:ナノインプリント法》
 第1面、及び、第1面と対向する第2面を有する第1化合物半導体層、
 第1化合物半導体層の第2面と面する活性層、並びに、
 活性層と面する第1面、及び、第1面と対向する第2面を有する第2化合物半導体層、
が積層された積層構造体、
 第1化合物半導体層の第1面側に位置する基部面の上に形成された第1光反射層、並びに、
 第2化合物半導体層の第2面側に形成され、平坦な形状を有する第2光反射層、
を備えており、
 基部面は、複数の発光素子によって囲まれた周辺領域に延在しており、
 基部面は、凹凸状であり、且つ、微分可能である発光素子の複数から構成された発光素子アレイの製造方法であって、
 基部面と相補的な面を有する型を準備しておき、
 積層構造体を形成した後、第2化合物半導体層の第2面側に第2光反射層を形成し、次いで、
 第1光反射層を形成すべき基部面の上に犠牲層を形成した後、型の基部面と相補的な面の形状を犠牲層に転写し、犠牲層に凹凸部を形成した後、
 犠牲層をエッチバックし、更に、基部面から内部に向けてエッチバックすることで、第1化合物半導体層の第2面を基準として、基部面の第1の部分に凸部を形成し、基部面の第2の部分に少なくとも凹部を形成した後、
 基部面の第1の部分の上に第1光反射層を形成する、
各工程を備えている発光素子アレイの製造方法。
10A,10B,10C,10D,10E,10F・・・発光素子(面発光素子、面発光レーザ素子)、11・・・化合物半導体基板(発光素子アレイ製造用基板)、11a・・・第1化合物半導体層と面する化合物半導体基板(発光素子アレイ製造用基板)の第1面、11b・・・第1化合物半導体層と面する化合物半導体基板(発光素子アレイ製造用基板)の第2面、20・・・積層構造体、21・・・第1化合物半導体層、21a・・・第1化合物半導体層の第1面、21b・・・第1化合物半導体層の第2面、22・・・第2化合物半導体層、22a・・・第2化合物半導体層の第1面、22b・・・第2化合物半導体層の第2面、23・・・活性層(発光層)、31・・・第1電極、32・・・第2電極、33・・・第2パッド電極、34・・・絶縁層(電流狭窄層)、34A・・・絶縁層(電流狭窄層)に設けられた開口部、35・・・バンプ、41・・・第1光反射層、42・・・第2光反射層、42A・・・第2光反射層に形成された順テーパー状の傾斜部、48・・・接合層、49・・・支持基板、51,61・・・電流注入領域、61A・・・電流注入領域、61B・・・電流非注入領域、52,62・・・電流非注入・内側領域、53,63・・・電流非注入・外側領域、54,64・・・モードロス作用部位(モードロス作用層)、54A,54B,64A・・・モードロス作用部位に形成された開口部、55,65・・・モードロス作用領域、71・・・光吸収材料層、81,81’,181,181’,281’・・・第1犠牲層、82,182,182’,282’・・・第2犠牲層、83,83’・・・第2の部分の中心部を形成するための第1犠牲層の部分、90,190・・・基部面、90bd・・・第1の部分と第2の部分との境界、91,191・・・基部面の第1の部分、91’・・・基部面の第1の部分に形成された凸部、91A・・・基部面の第1の部分に形成された凸部、91c・・・基部面の第1の部分の中心部、191’・・・第1の部分における第2の部分との境界領域、191A・・・基部面の第1の部分と第1化合物半導体層の第1面の露出面との境界領域、92,192・・・基部面の第2の部分、92A・・・基部面の第2の部分に形成された凹部、92c・・・基部面の第2の部分の中心部、92b・・・基部面の第2の部分の下に凸の形状を有する部分、192’・・・第2の部分における第1の部分との境界領域、192A・・・基部面の第2の部分と第1化合物半導体層の第1面の露出面との境界領域、93・・・基部面の第1の部分を取り囲む環状の凸の形状、94A・・・環状の凸の形状から基部面の第1の部分に向かって延びる下に凸の形状、94B・・・基部面の第2の部分における環状の凸の形状によって囲まれた領域、95・・・基材、96・・・基部面を形成するための凸凹部、97・・・平坦化膜、99・・・周辺領域

Claims (23)

  1.  発光素子が、複数、配列されて成る発光素子アレイであって、
     各発光素子は、
     第1面、及び、第1面と対向する第2面を有する第1化合物半導体層、
     第1化合物半導体層の第2面と面する活性層、並びに、
     活性層と面する第1面、及び、第1面と対向する第2面を有する第2化合物半導体層、
    が積層された積層構造体、
     第1化合物半導体層の第1面側に位置する基部面の上に形成された第1光反射層、並びに、
     第2化合物半導体層の第2面側に形成され、平坦な形状を有する第2光反射層、
    を備えており、
     基部面は、複数の発光素子によって囲まれた周辺領域に延在しており、
     基部面は、凹凸状であり、且つ、微分可能である発光素子アレイ。
  2.  基部面は滑らかである請求項1に記載の発光素子アレイ。
  3.  第1化合物半導体層の第2面を基準として、第1光反射層が形成された基部面の第1の部分は上に凸の形状を有する請求項1に記載の発光素子アレイ。
  4.  第1化合物半導体層の第2面を基準として、周辺領域を占める基部面の第2の部分は下に凸の形状を有する請求項3に記載の発光素子アレイ。
  5.  基部面の第1の部分の中心部は正方形の格子の頂点上に位置する請求項4に記載の発光素子アレイ。
  6.  基部面の第1の部分の中心部は正三角形の格子の頂点上に位置する請求項4に記載の発光素子アレイ。
  7.  第1化合物半導体層の第2面を基準として、周辺領域を占める基部面の第2の部分は、周辺領域の中心部に向かって、下に凸の形状、及び、下に凸の形状から延びる上に凸の形状を有する請求項3に記載の発光素子アレイ。
  8.  第1化合物半導体層の第2面から基部面の第1の部分の中心部までの距離をL1、第1化合物半導体層の第2面から基部面の第2の部分の中心部までの距離をL2としたとき、
    2>L1
    を満足する請求項7に記載の発光素子アレイ。
  9.  基部面の第1の部分の中心部は正方形の格子の頂点上に位置する請求項7に記載の発光素子アレイ。
  10.  基部面の第2の部分の中心部は正方形の格子の頂点上に位置する請求項7に記載の発光素子アレイ。
  11.  基部面の第1の部分の中心部は正三角形の格子の頂点上に位置する請求項7に記載の発光素子アレイ。
  12.  基部面の第2の部分の中心部は正三角形の格子の頂点上に位置する請求項11に記載の発光素子アレイ。
  13.  第1化合物半導体層の第2面を基準として、周辺領域を占める基部面の第2の部分は、基部面の第1の部分を取り囲む環状の凸の形状、及び、環状の凸の形状から基部面の第1の部分に向かって延びる下に凸の形状を有する請求項3に記載の発光素子アレイ。
  14.  基部面の第2の部分における凸の形状の部分に対向した第2化合物半導体層の第2面側の部分には、バンプが形成されている請求項7に記載の発光素子アレイ。
  15.  発光素子の形成ピッチは3μm以上、50μm以下である請求項1に記載の発光素子アレイ。
  16.  積層構造体は、GaN系化合物半導体、InP系化合物半導体及びGaAs系化合物半導体から成る群から選択された少なくとも1種類の材料から成る請求項1に記載の発光素子アレイ。
  17.  発光素子が、複数、配列されて成る発光素子アレイであって、
     各発光素子は、
     第1面、及び、第1面と対向する第2面を有する第1化合物半導体層、
     第1化合物半導体層の第2面と面する活性層、並びに、
     活性層と面する第1面、及び、第1面と対向する第2面を有する第2化合物半導体層、
    が積層された積層構造体、
     第1化合物半導体層の第1面側に位置する基部面の上に形成された第1光反射層、並びに、
     第2化合物半導体層の第2面側に形成され、平坦な形状を有する第2光反射層、
    を備えており、
     第1光反射層が形成される基部面の部分を基部面の第1の部分、基部面の第1の部分の一部から延在する基部面の部分を基部面の第2の部分と呼び、
     基部面の第1の部分の中心と基部面の第2の部分の中心とを結ぶ線分の第1化合物半導体層の第1面への正射影像に直交し、基部面の第1の部分の中心を通り、積層構造体の厚さ方向と平行な仮想平面を仮想ηξ平面と呼ぶとき、
     基部面の第1の部分の高さは、基部面の第2の部分の高さよりも高く、
     第1化合物半導体層の第2面を基準として、仮想ηξ平面と平行な仮想平面で切断したときの基部面の第1の部分の断面形状は上に凸状の形状を有し、且つ、微分可能であり、基部面の第2の部分の断面形状は上に凸状の形状を有し、且つ、微分可能であり、
     基部面の第1の部分と基部面の第2の部分とは滑らかに繋がっている発光素子アレイ。
  18.  第1面、及び、第1面と対向する第2面を有する第1化合物半導体層、
     第1化合物半導体層の第2面と面する活性層、並びに、
     活性層と面する第1面、及び、第1面と対向する第2面を有する第2化合物半導体層、
    が積層された積層構造体、
     第1化合物半導体層の第1面側に位置する基部面の上に形成された第1光反射層、並びに、
     第2化合物半導体層の第2面側に形成され、平坦な形状を有する第2光反射層、
    を備えており、
     基部面は、周辺領域に延在しており、
     基部面は、凹凸状であり、且つ、微分可能である発光素子。
  19.  第1面、及び、第1面と対向する第2面を有する第1化合物半導体層、
     第1化合物半導体層の第2面と面する活性層、並びに、
     活性層と面する第1面、及び、第1面と対向する第2面を有する第2化合物半導体層、
    が積層された積層構造体、
     第1化合物半導体層の第1面側に位置する基部面の上に形成された第1光反射層、並びに、
     第2化合物半導体層の第2面側に形成され、平坦な形状を有する第2光反射層、
    を備えており、
     第1光反射層が形成される基部面の部分を基部面の第1の部分、基部面の第1の部分の一部から延在する基部面の部分を基部面の第2の部分と呼び、
     基部面の第1の部分の中心と基部面の第2の部分の中心とを結ぶ線分の第1化合物半導体層の第1面への正射影像に直交し、基部面の第1の部分の中心を通り、積層構造体の厚さ方向と平行な仮想平面を仮想ηξ平面と呼ぶとき、
     基部面の第1の部分の高さは、基部面の第2の部分の高さよりも高く、
     第1化合物半導体層の第2面を基準として、仮想ηξ平面と平行な仮想平面で切断したときの基部面の第1の部分の断面形状は上に凸状の形状を有し、且つ、微分可能であり、基部面の第2の部分の断面形状は上に凸状の形状を有し、且つ、微分可能であり、
     基部面の第1の部分と基部面の第2の部分とは滑らかに繋がっている発光素子。
  20.  第1面、及び、第1面と対向する第2面を有する第1化合物半導体層、
     第1化合物半導体層の第2面と面する活性層、並びに、
     活性層と面する第1面、及び、第1面と対向する第2面を有する第2化合物半導体層、
    が積層された積層構造体、
     第1化合物半導体層の第1面側に位置する基部面の上に形成された第1光反射層、並びに、
     第2化合物半導体層の第2面側に形成され、平坦な形状を有する第2光反射層、
    を備えており、
     基部面は、複数の発光素子によって囲まれた周辺領域に延在しており、
     基部面は、凹凸状であり、且つ、微分可能である発光素子の複数から構成された発光素子アレイの製造方法であって、
     積層構造体を形成した後、第2化合物半導体層の第2面側に第2光反射層を形成し、次いで、
     第1光反射層を形成すべき基部面の第1の部分の上に第1犠牲層を形成した後、第1犠牲層の表面を凸状とし、その後、
     第1犠牲層と第1犠牲層との間に露出した基部面の第2の部分の上及び第1犠牲層の上に第2犠牲層を形成して第2犠牲層の表面を凹凸状とし、次いで、
     第2犠牲層及び第1犠牲層をエッチバックし、更に、基部面から内部に向けてエッチバックすることで、第1化合物半導体層の第2面を基準として、基部面の第1の部分に凸部を形成し、基部面の第2の部分に少なくとも凹部を形成した後、
     基部面の第1の部分の上に第1光反射層を形成する、
    各工程を備えている発光素子アレイの製造方法。
  21.  第1面、及び、第1面と対向する第2面を有する第1化合物半導体層、
     第1化合物半導体層の第2面と面する活性層、並びに、
     活性層と面する第1面、及び、第1面と対向する第2面を有する第2化合物半導体層、
    が積層された積層構造体、
     第1化合物半導体層の第1面側に位置する基部面の上に形成された第1光反射層、並びに、
     第2化合物半導体層の第2面側に形成され、平坦な形状を有する第2光反射層、
    を備えており、
     基部面は、複数の発光素子によって囲まれた周辺領域に延在しており、
     基部面は、凹凸状であり、且つ、微分可能である発光素子の複数から構成された発光素子アレイの製造方法であって、
     積層構造体を形成した後、第2化合物半導体層の第2面側に第2光反射層を形成し、次いで、
     第1光反射層を形成すべき基部面の第1の部分の上に第1犠牲層を形成した後、第1犠牲層の表面を凸状とし、その後、
     第1犠牲層をエッチバックし、更に、基部面から内部に向けてエッチバックすることで、第1化合物半導体層の第2面を基準として、基部面の第1の部分に凸部を形成し、次いで、
     基部面に第2犠牲層を形成した後、第2犠牲層をエッチバックし、更に、基部面から内部に向けてエッチバックすることで、第1化合物半導体層の第2面を基準として、基部面の第1の部分に凸部を形成し、基部面の第2の部分に少なくとも凹部を形成した後、
     基部面の第1の部分の上に第1光反射層を形成する、
    各工程を備えている発光素子アレイの製造方法。
  22.  第1面、及び、第1面と対向する第2面を有する第1化合物半導体層、
     第1化合物半導体層の第2面と面する活性層、並びに、
     活性層と面する第1面、及び、第1面と対向する第2面を有する第2化合物半導体層、
    が積層された積層構造体、
     第1化合物半導体層の第1面側に位置する基部面の上に形成された第1光反射層、並びに、
     第2化合物半導体層の第2面側に形成され、平坦な形状を有する第2光反射層、
    を備えており、
     第1光反射層が形成される基部面の部分を基部面の第1の部分、基部面の第1の部分の一部から延在する基部面の部分を基部面の第2の部分と呼び、
     基部面の第1の部分の中心と基部面の第2の部分の中心とを結ぶ線分の第1化合物半導体層の第1面への正射影像に直交し、基部面の第1の部分の中心を通り、積層構造体の厚さ方向と平行な仮想平面を仮想ηξ平面と呼ぶとき、
     基部面の第1の部分の高さは、基部面の第2の部分の高さよりも高い発光素子アレイの製造方法であって、
     積層構造体を形成した後、第2化合物半導体層の第2面側に第2光反射層を形成し、次いで、
     第1光反射層を形成すべき基部面の第1の部分の上に第1犠牲層を形成し、併せて、基部面の第2の部分の上に、第1犠牲層から延在し、第1犠牲層よりも薄い第2犠牲層を形成し、その後、第1犠牲層及び第2犠牲層を凸状とし、次いで、
     第1犠牲層及び第2犠牲層をエッチバックし、更に、基部面から内部に向けてエッチバックすることで、第1化合物半導体層の第2面を基準として、仮想ηξ平面と平行な仮想平面で切断したときの基部面の第1の部分の断面形状は上に凸状の形状を有し、且つ、微分可能であり、基部面の第2の部分の断面形状は上に凸状の形状を有し、且つ、微分可能であり、基部面の第1の部分と基部面の第2の部分とは滑らかに繋がっている基部面を得た後、
     基部面の第1の部分の上に第1光反射層を形成する、
    各工程を備えている発光素子アレイの製造方法。
  23.  第1光反射層を形成すべき基部面の第1の部分の上に第1犠牲層を形成し、併せて、基部面の第2の部分の上に、第1犠牲層から延在し、第1犠牲層よりも薄い第2犠牲層を形成する工程は、
     基部面の上に犠牲層・材料層を形成した後、
     第1光反射層を形成すべき基部面の第1の部分の形成ピッチを、使用する露光装置のパターン形成限界幅よりも小さく設定して、犠牲層・材料層を露光装置によって露光する工程を含む請求項22に記載の発光素子アレイの製造方法。
PCT/JP2020/020451 2019-06-04 2020-05-25 発光素子、発光素子アレイ及び発光素子アレイの製造方法 WO2020246280A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/613,816 US20220247149A1 (en) 2019-06-04 2020-05-25 Light emitting element, light emitting element array, and method of manufacturing light emitting element array
JP2021524765A JPWO2020246280A1 (ja) 2019-06-04 2020-05-25
DE112020002694.9T DE112020002694T5 (de) 2019-06-04 2020-05-25 Lichtemittierendes element und verfahren zum herstellen eines arrays aus lichtemittierenden elementen

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019104380 2019-06-04
JP2019-104380 2019-06-04
JP2020083889 2020-05-12
JP2020-083889 2020-05-12

Publications (1)

Publication Number Publication Date
WO2020246280A1 true WO2020246280A1 (ja) 2020-12-10

Family

ID=73652112

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/020451 WO2020246280A1 (ja) 2019-06-04 2020-05-25 発光素子、発光素子アレイ及び発光素子アレイの製造方法

Country Status (4)

Country Link
US (1) US20220247149A1 (ja)
JP (1) JPWO2020246280A1 (ja)
DE (1) DE112020002694T5 (ja)
WO (1) WO2020246280A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022176434A1 (ja) * 2021-02-22 2022-08-25 ソニーグループ株式会社 レーザ素子、レーザ素子アレイ及びレーザ素子の製造方法
WO2023145271A1 (ja) * 2022-01-27 2023-08-03 ソニーグループ株式会社 面発光素子、光源装置及び面発光素子の製造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002374045A (ja) * 2001-04-25 2002-12-26 Commissariat A L'energie Atomique 異なる波長に対応する複数の異なる長さの共振空洞を有する光学装置
WO2008026490A1 (fr) * 2006-08-30 2008-03-06 Hitachi Maxell, Ltd. Feuille de matrice de microlentilles utilisée pour un dispositif de rétroéclairage et plaque de laminage pour fabriquer la feuille de matrice de microlentilles
JP2009510496A (ja) * 2005-09-30 2009-03-12 リモ パテントフェルヴァルトゥング ゲーエムベーハー ウント コー.カーゲー 光を均質化するための装置
KR20120134495A (ko) * 2011-06-02 2012-12-12 제일모직주식회사 마이크로렌즈 어레이 시트
JP2013541854A (ja) * 2010-11-03 2013-11-14 コーニンクレッカ フィリップス エヌ ヴェ 垂直外部キャビティ面発光レーザに対する光学素子
WO2018083877A1 (ja) * 2016-11-02 2018-05-11 ソニー株式会社 発光素子及びその製造方法
WO2018190030A1 (ja) * 2017-04-14 2018-10-18 ソニー株式会社 発光素子および発光装置
WO2019003627A1 (ja) * 2017-06-28 2019-01-03 ソニー株式会社 発光素子及びその製造方法
WO2019017044A1 (ja) * 2017-07-18 2019-01-24 ソニー株式会社 発光素子及び発光素子アレイ
WO2019038365A1 (en) * 2017-08-23 2019-02-28 Koninklijke Philips N.V. VCSEL NETWORK WITH OPTICAL DEVICE INTEGRATED ON COMMON WAFER
EP3561553A1 (en) * 2018-04-25 2019-10-30 Koninklijke Philips N.V. Laser arrangement with reduced scattering loss

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002374045A (ja) * 2001-04-25 2002-12-26 Commissariat A L'energie Atomique 異なる波長に対応する複数の異なる長さの共振空洞を有する光学装置
JP2009510496A (ja) * 2005-09-30 2009-03-12 リモ パテントフェルヴァルトゥング ゲーエムベーハー ウント コー.カーゲー 光を均質化するための装置
WO2008026490A1 (fr) * 2006-08-30 2008-03-06 Hitachi Maxell, Ltd. Feuille de matrice de microlentilles utilisée pour un dispositif de rétroéclairage et plaque de laminage pour fabriquer la feuille de matrice de microlentilles
JP2013541854A (ja) * 2010-11-03 2013-11-14 コーニンクレッカ フィリップス エヌ ヴェ 垂直外部キャビティ面発光レーザに対する光学素子
KR20120134495A (ko) * 2011-06-02 2012-12-12 제일모직주식회사 마이크로렌즈 어레이 시트
WO2018083877A1 (ja) * 2016-11-02 2018-05-11 ソニー株式会社 発光素子及びその製造方法
WO2018190030A1 (ja) * 2017-04-14 2018-10-18 ソニー株式会社 発光素子および発光装置
WO2019003627A1 (ja) * 2017-06-28 2019-01-03 ソニー株式会社 発光素子及びその製造方法
WO2019017044A1 (ja) * 2017-07-18 2019-01-24 ソニー株式会社 発光素子及び発光素子アレイ
WO2019038365A1 (en) * 2017-08-23 2019-02-28 Koninklijke Philips N.V. VCSEL NETWORK WITH OPTICAL DEVICE INTEGRATED ON COMMON WAFER
EP3561553A1 (en) * 2018-04-25 2019-10-30 Koninklijke Philips N.V. Laser arrangement with reduced scattering loss

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022176434A1 (ja) * 2021-02-22 2022-08-25 ソニーグループ株式会社 レーザ素子、レーザ素子アレイ及びレーザ素子の製造方法
WO2023145271A1 (ja) * 2022-01-27 2023-08-03 ソニーグループ株式会社 面発光素子、光源装置及び面発光素子の製造方法

Also Published As

Publication number Publication date
DE112020002694T5 (de) 2022-02-17
JPWO2020246280A1 (ja) 2020-12-10
US20220247149A1 (en) 2022-08-04

Similar Documents

Publication Publication Date Title
JP6962330B2 (ja) 発光素子及びその製造方法
JP7078045B2 (ja) 発光素子及び発光素子アレイ
JP7014179B2 (ja) 発光素子
US20080112453A1 (en) Group-III nitride based laser diode and method for fabricating same
EP3648266B1 (en) Light-emitting element and method for manufacturing same
WO2015163057A1 (ja) 半導体光デバイス及び表示装置
US11728625B2 (en) Light emitting element
WO2020246280A1 (ja) 発光素子、発光素子アレイ及び発光素子アレイの製造方法
WO2021140803A1 (ja) 発光素子
WO2020075428A1 (ja) 発光素子
JPWO2019171864A1 (ja) 発光素子
WO2020184148A1 (ja) 発光素子及びその製造方法
WO2021140802A1 (ja) 発光素子
WO2021140822A1 (ja) 発光素子及びその製造方法、並びに、発光素子アレイ
WO2021181952A1 (ja) 発光素子
US20230352910A1 (en) Light emitting element, light emitting element unit, electronic device, light emitting device, sensing device, and communication device
WO2020084942A1 (ja) 発光素子及びその製造方法
WO2021261207A1 (ja) 発光装置
US20230299560A1 (en) Semiconductor-laser element
JP4661929B2 (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20818809

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021524765

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 20818809

Country of ref document: EP

Kind code of ref document: A1