WO2023121134A1 - 안테나들의 활성화에 따른 임피던스 매칭을 수행하기 위한 전자 장치 및 그 방법 - Google Patents

안테나들의 활성화에 따른 임피던스 매칭을 수행하기 위한 전자 장치 및 그 방법 Download PDF

Info

Publication number
WO2023121134A1
WO2023121134A1 PCT/KR2022/020391 KR2022020391W WO2023121134A1 WO 2023121134 A1 WO2023121134 A1 WO 2023121134A1 KR 2022020391 W KR2022020391 W KR 2022020391W WO 2023121134 A1 WO2023121134 A1 WO 2023121134A1
Authority
WO
WIPO (PCT)
Prior art keywords
node
impedance matching
matching circuit
electronic device
state
Prior art date
Application number
PCT/KR2022/020391
Other languages
English (en)
French (fr)
Inventor
윤힘찬
김준우
이경재
김보명
박성구
황순호
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220013534A external-priority patent/KR20230097926A/ko
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to US18/153,064 priority Critical patent/US20230208379A1/en
Publication of WO2023121134A1 publication Critical patent/WO2023121134A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/18—Networks for phase shifting
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/03—Constructional details, e.g. casings, housings
    • H04B1/034—Portable transmitters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits

Definitions

  • the present disclosure relates to an electronic device and method for performing impedance matching according to activation of antennas. More specifically, the present disclosure may relate to an electronic device that adjusts the phase and/or impedance of at least one of a plurality of antennas using a power division circuit connected to the plurality of antennas.
  • An electronic device may transmit and/or receive a radio frequency (RF) signal including a voice signal and/or data (eg, a message, photo, video, music file, or game) using one or more antennas.
  • RF radio frequency
  • the number and/or type of antennas included in the electronic device may be designed according to the form factor of the electronic device.
  • performance of the antenna may be degraded by a factor that impedes performance of antenna-based wireless communication.
  • the electronic device may adjust the phase and/or impedance of at least one of the plurality of antennas by using a power division circuit connected to the plurality of antennas.
  • An electronic device includes a first antenna, a first phase shifting circuitry corresponding to the first antenna, a second antenna, and a second impedance matching corresponding to the second antenna. circuit, a switch connected to the first impedance matching circuit and the second impedance matching circuit, and a processor controlling the switch.
  • the processor in a first state in which the first antenna and the second antenna are activated based on a designated phase, controls the switch to determine the impedances of the first impedance matching circuit and the second impedance matching circuit. It can be configured to adjust with impedance.
  • the processor in a second state in which the first antenna of the first antenna and the second antenna is activated, controls the switch to set the impedance of the first impedance matching circuit to a second impedance different from the first impedance. It can be configured to adjust to .
  • a method of an electronic device may include an operation of identifying a distance between a first antenna and a second antenna supporting communication between the electronic device and an external electronic device.
  • the method includes activating a first impedance matching circuit of the first antenna and a second impedance matching circuit of the second antenna based on a specified phase and a first impedance in a first state in which the distance is less than a specified threshold. Actions may be included.
  • the method and in a second state in which the distance exceeds the specified threshold, the first impedance matching circuit and the second impedance matching circuit, based on a second impedance different from the first impedance, It may include an operation to selectively activate.
  • an electronic device includes a sensor, a first antenna, a first impedance matching circuit corresponding to the first antenna, a second antenna, and a second impedance matching circuit corresponding to the second antenna. and a switch connected to the first impedance matching circuit and the second impedance matching circuit, and a processor controlling the switch based on the sensor.
  • the processor in a first state in which all of the first antenna and the second antenna are activated, controls the switch to set all of the first impedance matching circuit and the second impedance matching circuit to a specified phase and a first impedance.
  • the processor can be configured to activate based on The processor, and in the first state, in response to identifying an external object in contact with the electronic device using the sensor, from the first state, the first impedance matching circuit and the second impedance matching circuit It may be configured to switch the impedance of any one of the circuits to a second state in which the switch is controlled to adjust the second impedance different from the first impedance.
  • a method of an electronic device includes a first impedance matching circuit corresponding to the first antenna and the second antenna in a first state in which all of the first and second antennas of the electronic device are activated. and activating both the first impedance matching circuit and the second impedance matching circuit based on the first impedance by controlling a switch connected to the corresponding second impedance matching circuit.
  • the method and in the first state, in response to identifying an external object in contact with the electronic device using a sensor of the electronic device, from the first state, the first impedance matching circuit and the second impedance matching circuit.
  • the electronic device may reduce an insertion loss of a power splitting circuit based on impedance matching based on an activated antenna.
  • An electronic device may reduce performance deterioration of a plurality of antennas due to a factor impairing antenna-based wireless communication performance.
  • FIG. 1 is a block diagram of an electronic device in a network environment, according to an embodiment.
  • FIG. 2 is a diagram illustrating an unfolded state of an electronic device according to an exemplary embodiment.
  • FIG. 3 is a diagram illustrating a folded state of an electronic device according to an exemplary embodiment.
  • FIGS. 4A to 4B are perspective views illustrating an example of an electronic device in a completely unfolded state or an partially unfolded intermediate state, according to an exemplary embodiment.
  • 5 is a block diagram of an electronic device, according to an embodiment.
  • 6A to 6C are exemplary block diagrams of a power splitting circuit included in an electronic device according to an embodiment.
  • 7A to 7D are exemplary circuit diagrams of the power splitting circuit of FIG. 6A.
  • FIG. 8A-8B are exemplary circuit diagrams of the power splitting circuit of FIG. 6B.
  • 9A-9B are exemplary circuit diagrams of the power splitting circuit of FIG. 6C.
  • 10A and 10B are exemplary graphs for explaining insertion loss in a power divider circuit included in an electronic device according to an embodiment.
  • 11A and 11B are exemplary diagrams for describing arrangement of antennas included in an electronic device according to an embodiment.
  • FIG. 12 is an exemplary diagram for explaining arrangement of antennas included in an electronic device according to an exemplary embodiment.
  • FIG. 13 is an exemplary diagram for explaining arrangement of antennas included in an electronic device according to an exemplary embodiment.
  • FIG. 14 is an exemplary diagram for explaining arrangement of antennas included in an electronic device according to an exemplary embodiment.
  • 15 is an exemplary diagram for explaining arrangement of antennas included in an electronic device according to an embodiment.
  • 16 is a flowchart illustrating an operation performed by an electronic device to control antennas according to an exemplary embodiment.
  • 17A and 17B are graphs for explaining that the electronic device improves the performance of antennas based on a power splitting circuit according to an embodiment.
  • 18A and 18B are graphs for explaining that the electronic device improves the performance of antennas based on a power splitting circuit according to an embodiment.
  • a component surface may refer to one or more surfaces.
  • a (e.g., first) element When a (e.g., first) element is referred to as being "(functionally or communicatively) coupled to" or “connected to" another (e.g., second) element, that element refers to the other (e.g., second) element. It may be directly connected to the component or connected through another component (eg, a third component).
  • module used in this document includes a unit composed of hardware, software, or firmware, and may be used interchangeably with terms such as logic, logic block, component, or circuit, for example.
  • a module may be an integral part or a minimum unit or part thereof that performs one or more functions.
  • the module may be composed of an application-specific integrated circuit (ASIC).
  • ASIC application-specific integrated circuit
  • FIG. 1 is a block diagram of an electronic device 101 within a network environment 100, according to various embodiments.
  • an electronic device 101 communicates with an electronic device 102 through a first network 198 (eg, a short-range wireless communication network) or through a second network 199. It is possible to communicate with the electronic device 104 or the server 108 through (eg, a long-distance wireless communication network). According to one embodiment, the electronic device 101 may communicate with the electronic device 104 through the server 108 .
  • the electronic device 101 includes a processor 120, a memory 130, an input module 150, an audio output module 155, a display module 160, an audio module 170, a sensor module ( 176), interface 177, connection terminal 178, haptic module 179, camera module 180, power management module 188, battery 189, communication module 190, subscriber identification module 196 , or the antenna module 197 may be included.
  • at least one of these components eg, the connection terminal 178) may be omitted or one or more other components may be added.
  • some of these components eg, sensor module 176, camera module 180, or antenna module 197) are integrated into a single component (eg, display module 160). It can be.
  • the processor 120 for example, executes software (eg, the program 140) to cause at least one other component (eg, hardware or software component) of the electronic device 101 connected to the processor 120. It can control and perform various data processing or calculations. According to one embodiment, as at least part of data processing or operation, the processor 120 transfers instructions or data received from other components (e.g., sensor module 176 or communication module 190) to volatile memory 132. , processing commands or data stored in the volatile memory 132 , and storing resultant data in the non-volatile memory 134 .
  • software eg, the program 140
  • the processor 120 transfers instructions or data received from other components (e.g., sensor module 176 or communication module 190) to volatile memory 132. , processing commands or data stored in the volatile memory 132 , and storing resultant data in the non-volatile memory 134 .
  • the processor 120 may include a main processor 121 (eg, a central processing unit or an application processor) or a secondary processor 123 (eg, a graphic processing unit, a neural network processing unit ( NPU: neural processing unit (NPU), image signal processor, sensor hub processor, or communication processor).
  • a main processor 121 eg, a central processing unit or an application processor
  • a secondary processor 123 eg, a graphic processing unit, a neural network processing unit ( NPU: neural processing unit (NPU), image signal processor, sensor hub processor, or communication processor.
  • NPU neural network processing unit
  • the secondary processor 123 may be implemented separately from or as part of the main processor 121 .
  • the secondary processor 123 may, for example, take the place of the main processor 121 while the main processor 121 is in an inactive (eg, sleep) state, or the main processor 121 is active (eg, running an application). ) state, together with the main processor 121, at least one of the components of the electronic device 101 (eg, the display module 160, the sensor module 176, or the communication module 190) It is possible to control at least some of the related functions or states.
  • the auxiliary processor 123 eg, image signal processor or communication processor
  • the auxiliary processor 123 may include a hardware structure specialized for processing an artificial intelligence model.
  • AI models can be created through machine learning. Such learning may be performed, for example, in the electronic device 101 itself where artificial intelligence is performed, or may be performed through a separate server (eg, the server 108).
  • the learning algorithm may include, for example, supervised learning, unsupervised learning, semi-supervised learning or reinforcement learning, but in the above example Not limited.
  • the artificial intelligence model may include a plurality of artificial neural network layers.
  • Artificial neural networks include deep neural networks (DNNs), convolutional neural networks (CNNs), recurrent neural networks (RNNs), restricted boltzmann machines (RBMs), deep belief networks (DBNs), bidirectional recurrent deep neural networks (BRDNNs), It may be one of deep Q-networks or a combination of two or more of the foregoing, but is not limited to the foregoing examples.
  • the artificial intelligence model may include, in addition or alternatively, software structures in addition to hardware structures.
  • the memory 130 may store various data used by at least one component (eg, the processor 120 or the sensor module 176) of the electronic device 101 .
  • the data may include, for example, input data or output data for software (eg, program 140) and commands related thereto.
  • the memory 130 may include volatile memory 132 or non-volatile memory 134 .
  • the program 140 may be stored as software in the memory 130 and may include, for example, an operating system 142 , middleware 144 , or an application 146 .
  • the input module 150 may receive a command or data to be used by a component (eg, the processor 120) of the electronic device 101 from the outside of the electronic device 101 (eg, a user).
  • the input module 150 may include, for example, a microphone, a mouse, a keyboard, a key (eg, a button), or a digital pen (eg, a stylus pen).
  • the sound output module 155 may output sound signals to the outside of the electronic device 101 .
  • the sound output module 155 may include, for example, a speaker or a receiver.
  • the speaker can be used for general purposes such as multimedia playback or recording playback.
  • a receiver may be used to receive an incoming call. According to one embodiment, the receiver may be implemented separately from the speaker or as part of it.
  • the display module 160 may visually provide information to the outside of the electronic device 101 (eg, a user).
  • the display module 160 may include, for example, a display, a hologram device, or a projector and a control circuit for controlling the device.
  • the display module 160 may include a touch sensor set to detect a touch or a pressure sensor set to measure the intensity of force generated by the touch.
  • the audio module 170 may convert sound into an electrical signal or vice versa. According to one embodiment, the audio module 170 acquires sound through the input module 150, the sound output module 155, or an external electronic device connected directly or wirelessly to the electronic device 101 (eg: Sound may be output through the electronic device 102 (eg, a speaker or a headphone).
  • the audio module 170 acquires sound through the input module 150, the sound output module 155, or an external electronic device connected directly or wirelessly to the electronic device 101 (eg: Sound may be output through the electronic device 102 (eg, a speaker or a headphone).
  • the sensor module 176 detects an operating state (eg, power or temperature) of the electronic device 101 or an external environmental state (eg, a user state), and generates an electrical signal or data value corresponding to the detected state. can do.
  • the sensor module 176 may include, for example, a gesture sensor, a gyro sensor, an air pressure sensor, a magnetic sensor, an acceleration sensor, a grip sensor, a proximity sensor, a color sensor, an IR (infrared) sensor, a bio sensor, It may include a temperature sensor, humidity sensor, or light sensor.
  • the interface 177 may support one or more designated protocols that may be used to directly or wirelessly connect the electronic device 101 to an external electronic device (eg, the electronic device 102).
  • the interface 177 may include, for example, a high definition multimedia interface (HDMI), a universal serial bus (USB) interface, an SD card interface, or an audio interface.
  • HDMI high definition multimedia interface
  • USB universal serial bus
  • SD card interface Secure Digital Card interface
  • audio interface audio interface
  • connection terminal 178 may include a connector through which the electronic device 101 may be physically connected to an external electronic device (eg, the electronic device 102).
  • the connection terminal 178 may include, for example, an HDMI connector, a USB connector, an SD card connector, or an audio connector (eg, a headphone connector).
  • the haptic module 179 may convert electrical signals into mechanical stimuli (eg, vibration or motion) or electrical stimuli that a user may perceive through tactile or kinesthetic senses.
  • the haptic module 179 may include, for example, a motor, a piezoelectric element, or an electrical stimulation device.
  • the camera module 180 may capture still images and moving images. According to one embodiment, the camera module 180 may include one or more lenses, image sensors, image signal processors, or flashes.
  • the power management module 188 may manage power supplied to the electronic device 101 .
  • the power management module 188 may be implemented as at least part of a power management integrated circuit (PMIC), for example.
  • PMIC power management integrated circuit
  • the battery 189 may supply power to at least one component of the electronic device 101 .
  • the battery 189 may include, for example, a non-rechargeable primary cell, a rechargeable secondary cell, or a fuel cell.
  • the communication module 190 is a direct (eg, wired) communication channel or a wireless communication channel between the electronic device 101 and an external electronic device (eg, the electronic device 102, the electronic device 104, or the server 108). Establishment and communication through the established communication channel may be supported.
  • the communication module 190 may include one or more communication processors that operate independently of the processor 120 (eg, an application processor) and support direct (eg, wired) communication or wireless communication.
  • the communication module 190 is a wireless communication module 192 (eg, a cellular communication module, a short-range wireless communication module, or a global navigation satellite system (GNSS) communication module) or a wired communication module 194 (eg, : a local area network (LAN) communication module or a power line communication module).
  • a wireless communication module 192 eg, a cellular communication module, a short-range wireless communication module, or a global navigation satellite system (GNSS) communication module
  • GNSS global navigation satellite system
  • wired communication module 194 eg, : a local area network (LAN) communication module or a power line communication module.
  • a corresponding communication module is a first network 198 (eg, a short-range communication network such as Bluetooth, wireless fidelity (WiFi) direct, or infrared data association (IrDA)) or a second network 199 (eg, legacy It may communicate with the external electronic device 104 through a cellular network, a 5G network, a next-generation communication network, the Internet, or a telecommunications network such as a computer network (eg, a LAN or a WAN).
  • a telecommunications network such as a computer network (eg, a LAN or a WAN).
  • These various types of communication modules may be integrated as one component (eg, a single chip) or implemented as a plurality of separate components (eg, multiple chips).
  • the wireless communication module 192 uses subscriber information (eg, International Mobile Subscriber Identifier (IMSI)) stored in the subscriber identification module 196 within a communication network such as the first network 198 or the second network 199.
  • subscriber information eg, International Mobile Subscriber Identifier (IMSI)
  • IMSI International Mobile Subscriber Identifier
  • the electronic device 101 may be identified or authenticated.
  • the wireless communication module 192 may support a 5G network after a 4G network and a next-generation communication technology, for example, NR access technology (new radio access technology).
  • NR access technologies include high-speed transmission of high-capacity data (enhanced mobile broadband (eMBB)), minimization of terminal power and access of multiple terminals (massive machine type communications (mMTC)), or high reliability and low latency (ultra-reliable and low latency (URLLC)).
  • eMBB enhanced mobile broadband
  • mMTC massive machine type communications
  • URLLC ultra-reliable and low latency
  • -latency communications can be supported.
  • the wireless communication module 192 may support a high frequency band (eg, mmWave band) to achieve a high data rate, for example.
  • the wireless communication module 192 uses various technologies for securing performance in a high frequency band, such as beamforming, massive multiple-input and multiple-output (MIMO), and full-dimensional multiplexing. Technologies such as input/output (FD-MIMO: full dimensional MIMO), array antenna, analog beam-forming, or large scale antenna may be supported.
  • the wireless communication module 192 may support various requirements defined for the electronic device 101, an external electronic device (eg, the electronic device 104), or a network system (eg, the second network 199).
  • the wireless communication module 192 is a peak data rate for eMBB realization (eg, 20 Gbps or more), a loss coverage for mMTC realization (eg, 164 dB or less), or a U-plane latency for URLLC realization (eg, Example: downlink (DL) and uplink (UL) each of 0.5 ms or less, or round trip 1 ms or less) may be supported.
  • eMBB peak data rate for eMBB realization
  • a loss coverage for mMTC realization eg, 164 dB or less
  • U-plane latency for URLLC realization eg, Example: downlink (DL) and uplink (UL) each of 0.5 ms or less, or round trip 1 ms or less
  • the antenna module 197 may transmit or receive signals or power to the outside (eg, an external electronic device).
  • the antenna module 197 may include an antenna including a radiator formed of a conductor or a conductive pattern formed on a substrate (eg, PCB).
  • the antenna module 197 may include a plurality of antennas (eg, an array antenna). In this case, at least one antenna suitable for a communication method used in a communication network such as the first network 198 or the second network 199 is selected from the plurality of antennas by the communication module 190, for example. can be chosen A signal or power may be transmitted or received between the communication module 190 and an external electronic device through the selected at least one antenna.
  • other components eg, a radio frequency integrated circuit (RFIC) may be additionally formed as a part of the antenna module 197 in addition to the radiator.
  • RFIC radio frequency integrated circuit
  • the antenna module 197 may form a mmWave antenna module.
  • the mmWave antenna module includes a printed circuit board, an RFIC disposed on or adjacent to a first surface (eg, a lower surface) of the printed circuit board and capable of supporting a designated high frequency band (eg, mmWave band); and a plurality of antennas (eg, array antennas) disposed on or adjacent to a second surface (eg, a top surface or a side surface) of the printed circuit board and capable of transmitting or receiving signals of the designated high frequency band. can do.
  • peripheral devices eg, a bus, general purpose input and output (GPIO), serial peripheral interface (SPI), or mobile industry processor interface (MIPI)
  • signal e.g. commands or data
  • commands or data may be transmitted or received between the electronic device 101 and the external electronic device 104 through the server 108 connected to the second network 199 .
  • Each of the external electronic devices 102 or 104 may be the same as or different from the electronic device 101 .
  • all or part of operations executed in the electronic device 101 may be executed in one or more external electronic devices among the external electronic devices 102 , 104 , or 108 .
  • the electronic device 101 when the electronic device 101 needs to perform a certain function or service automatically or in response to a request from a user or another device, the electronic device 101 instead of executing the function or service by itself.
  • one or more external electronic devices may be requested to perform the function or at least part of the service.
  • One or more external electronic devices receiving the request may execute at least a part of the requested function or service or an additional function or service related to the request, and deliver the execution result to the electronic device 101 .
  • the electronic device 101 may provide the result as at least part of a response to the request as it is or additionally processed.
  • cloud computing distributed computing, mobile edge computing (MEC), or client-server computing technology may be used.
  • the electronic device 101 may provide an ultra-low latency service using, for example, distributed computing or mobile edge computing.
  • the external electronic device 104 may include an internet of things (IoT) device.
  • Server 108 may be an intelligent server using machine learning and/or neural networks. According to one embodiment, the external electronic device 104 or server 108 may be included in the second network 199 .
  • the electronic device 101 may be applied to intelligent services (eg, smart home, smart city, smart car, or health care) based on 5G communication technology and IoT-related technology.
  • FIG. 2 is a diagram illustrating an unfolded state of an electronic device according to an exemplary embodiment.
  • FIG. 3 is a diagram illustrating a folded state of an electronic device according to an exemplary embodiment.
  • FIGS. 4A to 4B are perspective views illustrating an example of an electronic device in a completely unfolded state or an partially unfolded intermediate state, according to an exemplary embodiment.
  • the electronic device 200 of FIGS. 2 to 4 is an example of the electronic device 101 shown in FIG. 1 , and may be a foldable or bendable electronic device.
  • X axes may represent the width direction of the electronic device
  • Y axis may represent the length direction of the electronic device
  • Z axis may represent the height (or thickness) direction of the electronic device.
  • 'first direction' may mean a direction parallel to the Z-axis.
  • the electronic device 200 includes a foldable housing 201 and a flexible or foldable device disposed in a space formed by the foldable housing 201.
  • a (foldable) display 250 (hereinafter referred to as “display” 250 for short) (eg, display device 160 of FIG. 1 ) may be included.
  • the surface on which the display 250 is disposed (or the surface on which the display 250 is viewed from the outside of the electronic device 200) may be defined as the front of the electronic device 200.
  • a surface opposite to the front surface may be defined as a rear surface of the electronic device 200 .
  • a surface surrounding a space between the front and rear surfaces may be defined as a side surface of the electronic device 200 .
  • the foldable housing 201 includes a first housing structure 210, a second housing structure 220 including a sensor area 222, a first rear cover 215, and a second housing structure 220.
  • a rear cover 225 and a hinge structure 230 may be included.
  • the hinge structure 230 may include a hinge cover covering a foldable portion of the foldable housing 201 .
  • the foldable housing 201 of the electronic device 200 is not limited to the shape and combination shown in FIGS. 2 and 3 , and may be implemented by other shapes or combinations and/or combinations of parts.
  • the first housing structure 210 and the first rear cover 215 may be integrally formed
  • the second housing structure 220 and the second rear cover 225 may be integrally formed. can be formed
  • the first housing structure 210 is coupled to the hinge structure 230 and includes a first surface facing in a first direction and a second surface facing in a second direction opposite to the first direction. can do.
  • the second housing structure 220 is connected to the hinge structure 230 and may include a third surface facing in a third direction and a fourth surface facing in a fourth direction opposite to the third direction.
  • the second housing structure 220 can rotate relative to the first housing structure 210 about the hinge structure 230 .
  • the electronic device 200 may change to a folded state or an unfolded state.
  • the first surface of the electronic device 200 may face the third surface in a fully folded state, and the third direction may face the third surface in a fully unfolded state. It may be the same as the first direction.
  • the first housing structure 210 and the second housing structure 220 may be disposed on both sides of the folding axis A and have a generally symmetrical shape with respect to the folding axis A. .
  • the first housing structure 210 and the second housing structure 220 determine whether the electronic device 200 is in an unfolded state, in a folded state, or partially unfolded (or Depending on whether they are in an intermediate state (partially folded), the angle or distance they form may vary.
  • the second housing structure 220 unlike the first housing structure 210, additionally includes the sensor area 222 where various sensors are disposed, but has a mutually symmetrical shape in other areas. can have
  • the first housing structure 210 and the second housing structure 220 may together form a recess accommodating the display 200 .
  • the recess may have two or more different widths in a direction perpendicular to the folding axis A.
  • the recess is formed at the edge of the first portion 210a parallel to the folding axis A of the first housing structure 210 and the sensor area 222 of the second housing structure 220.
  • the recess may have a first width w1 between the first portion 220a, and the recess may have a sensor area between the second portion 210b of the first housing structure 210 and the second housing structure 220.
  • the second width w2 may be longer than the first width w1.
  • the first part 220a and the second part 220b of the second housing structure 220 may have different distances from the folding axis A.
  • the width of the recess is not limited to the illustrated example. In another embodiment, the recess may have a plurality of widths due to the shape of the sensor area 222 or the asymmetrical shapes of the first housing structure 210 and the second housing structure 220 .
  • the sensor area 222 may be formed to have a predetermined area adjacent to one corner of the second housing structure 220 .
  • the arrangement, shape, and size of the sensor area 222 are not limited to the illustrated example.
  • the sensor area 222 may be provided in another corner of the second housing structure 220 or an arbitrary area between the top corner and the bottom corner.
  • components for performing various functions embedded in the electronic device 200 are electronically transmitted through the sensor area 222 or through one or more openings provided in the sensor area 222. It may be exposed on the front surface of the device 200 .
  • the components may include various types of sensors.
  • the sensor may include, for example, at least one of a front camera, a receiver, and a proximity sensor.
  • the sensor area 222 in the second housing structure 220 may be omitted or may be formed at a location different from that shown in the drawings.
  • At least a portion of the first housing structure 210 and the second housing structure 220 may be formed of a metal material or a non-metal material having a rigidity of a size selected to support the display 250 .
  • At least a portion formed of the metal material may provide a ground plane of the electronic device 200, and is electrically connected to a ground line formed on a printed circuit board disposed inside the foldable housing 201. can be connected
  • the first rear cover 215 is disposed on one side of the folding axis A on the rear surface of the electronic device 200, and has, for example, a substantially rectangular periphery. may have, and the edge may be surrounded by the first housing structure 210 .
  • the second rear cover 225 may be disposed on the other side of the folding axis A on the rear side of the electronic device 200, and its edge may be wrapped by the second housing structure 220. .
  • the first rear cover 215 and the second rear cover 225 may have substantially symmetrical shapes around the folding axis A.
  • the first rear cover 215 and the second rear cover 225 do not necessarily have symmetrical shapes, and in another embodiment, the electronic device 200 includes various shapes of the first rear cover 215 and A second rear cover 225 may be included.
  • the first rear cover 215 may be integrally formed with the first housing structure 210
  • the second rear cover 225 may be integrally formed with the second housing structure 220. there is.
  • the first rear cover 215, the second rear cover 225, the first housing structure 210, and the second housing structure 220 are various parts of the electronic device 200 ( For example: a printed circuit board, or a battery) may be formed.
  • one or more components may be disposed or visually exposed on the rear surface of the electronic device 200 .
  • at least a portion of the sub display may be visually exposed through the first rear area 216 of the first rear cover 215 .
  • one or more parts or sensors may be visually exposed through the second rear area 226 of the second rear cover 225 .
  • the sensor may include a proximity sensor and/or a rear camera.
  • the rear camera exposed through may include one or a plurality of lenses, an image sensor, and/or an image signal processor.
  • the flash may include, for example, a light emitting diode or a xenon lamp.
  • two or more lenses (infrared camera, wide-angle and telephoto lenses) and image sensors may be disposed on one side of the electronic device 200 .
  • the hinge cover may be disposed between the first housing structure 210 and the second housing structure 220 to cover internal components (eg, the hinge structure 230).
  • the hinge structure 230 is configured to include a first housing structure according to a state (an unfolded state, an intermediate state, or a folded state) of the electronic device 200 .
  • 310 and part of the second housing structure 320 may be covered or exposed to the outside.
  • the hinge structure 230 when the electronic device 200 is in an unfolded state (eg, a fully unfolded state), the hinge structure 230 is a first housing structure ( 210) and the second housing structure 220 may not be exposed.
  • the hinge structure 230 when the electronic device 200 is in a folded state (eg, fully folded state), the hinge structure 230 is the first housing structure 210 And it may be exposed to the outside between the second housing structure 220 .
  • the hinge structure 230 is the first housing structure A portion may be exposed to the outside between the structure 210 and the second housing structure 220 .
  • the exposed area may be smaller than the completely folded state.
  • the hinge structure 230 may include a curved surface.
  • the display 250 may be disposed on a space formed by the foldable housing 201 .
  • the display 250 is seated on a recess formed by the foldable housing 201 and can be seen from the outside through the front of the electronic device 200 .
  • the display 250 may constitute most of the front surface of the electronic device 200 .
  • the front surface of the electronic device 200 may include the display 250 and a partial area of the first housing structure 210 adjacent to the display 250 and a partial area of the second housing structure 220 .
  • the rear surface of the electronic device 200 includes the first rear cover 215, a partial area of the first housing structure 210 adjacent to the first rear cover 215, the second rear cover 225, and the second rear cover. A portion of the second housing structure 220 adjacent to 225 may be included.
  • the display 250 may refer to a display in which at least a partial area may be deformed into a flat or curved surface.
  • the display 250 has a folding area 253 and a first area 251 disposed on one side (eg, the left side of the folding area 253 shown in FIG. 2) based on the folding area 253. ) and a second region 252 disposed on the other side (eg, the right side of the folding region 253 shown in FIG. 2).
  • the division of regions of the display 250 shown in FIG. 2 is exemplary, and the display 250 may be divided into a plurality of regions (eg, four or more or two regions) according to a structure or function.
  • the area of the display 200 may be divided by the folding area 203 extending in parallel to the folding axis A, but in another embodiment, the display 200 Areas may be divided based on another folding axis (eg, a folding axis parallel to the width direction of the electronic device).
  • the display 250 may be combined with or disposed adjacent to a touch panel equipped with a touch sensing circuit and a pressure sensor capable of measuring the intensity (pressure) of a touch.
  • a touch panel the display 250 may be combined with or disposed adjacent to a touch panel that detects a stylus pen of an electromagnetic resonance (EMR) method.
  • EMR electromagnetic resonance
  • the first region 251 and the second region 252 may have generally symmetrical shapes around the folding region 253 .
  • the second area 252 may include a notch cut according to the presence of the sensor area 222, but in other areas, the first It may have a shape symmetrical to that of region 251 .
  • the first region 251 and the second region 252 may include a portion having a symmetrical shape and a portion having a shape asymmetrical to each other.
  • the edge thickness of the first region 251 and the second region 252 may be formed to be different from that of the folding region 253 .
  • the thickness of the edge of the folding region 253 may be smaller than that of the first region 251 and the second region 252 .
  • the first region 251 and the second region 252 may have an asymmetrical shape when the first region 251 and the second region 252 are viewed in cross section.
  • the edge of the first region 251 may be formed to have a first radius of curvature
  • the edge of the second region 252 may be formed to have a second radius of curvature different from the first radius of curvature. .
  • the first region 251 and the second region 252 may have a symmetrical shape when the first region 251 and the second region 252 are viewed in a cross section. It will be described in detail later through the embodiment disclosed in the drawings below in FIG. 10A.
  • first housing structure 210 and the second housing structure 220 according to the state of the electronic device 200 (eg, a folded state, an unfolded state, or an intermediate state) ) and each area of the display 250 will be described.
  • the first housing structure 210 and the second housing structure 220 form an angle of 180 degrees and are identical. It can be placed facing the direction.
  • the surface of the first area 251 and the surface of the second area 252 of the display 250 form 180 degrees to each other and may face the same direction (eg, the front direction of the electronic device).
  • the folding region 253 may form the same plane as the first region 251 and the second region 252 .
  • the first housing structure 210 and the second housing structure 220 may face each other. there is.
  • the surface of the first area 251 and the surface of the second area 252 of the display 250 form a narrow angle (eg, between 0 degrees and 10 degrees) and may face each other.
  • At least a portion of the folding region 253 may be formed of a curved surface having a predetermined curvature.
  • the first housing structure 210 and the second housing structure 220 are disposed at a certain angle to each other.
  • the surface of the first region 251 and the surface of the second region 252 of the display 250 may form an angle greater than that of the folded state and smaller than that of the unfolded state.
  • At least a portion of the folding region 253 may be formed of a curved surface having a predetermined curvature, and the curvature at this time may be smaller than that in a folded state.
  • FIG. 4A may indicate a fully unfolded state of the electronic device 200
  • FIG. 4B may indicate an intermediate state in which the electronic device 200 is partially unfolded.
  • the electronic device 200 may change to a folded state or an unfolded state.
  • the electronic device 200 is 'in-folding' in which the front surface of the electronic device 200 is folded to form an acute angle when viewed in the direction of a folding axis (eg, axis A in FIG. 2 ).
  • a folding axis eg, axis A in FIG. 2
  • ' and 'out-folding' in which the front surface of the electronic device 200 is folded to form an obtuse angle.
  • the electronic device 200 may face the first surface of the first housing structure 210 to the third surface of the second housing structure 220 in a folded state in an in-folding manner.
  • the first surface of the first housing structure 210 and the third surface of the second housing structure 220 face the same direction (eg, a direction parallel to the Z axis).
  • the second surface of the first housing structure 210 may face the fourth surface of the second housing structure 220 .
  • the electronic device 200 may include a plurality of hinge axes (eg, two hinge axes parallel to each other including axis A in FIG. 2 and another axis parallel to the axis A).
  • the electronic device 200 may be folded in a 'multi-folding' method in which the in-folding method and the out-folding method are combined.
  • the in-folding type may refer to a state in which the display 250 is not exposed to the outside in a fully folded state.
  • the out-folding type may refer to a state in which the display 250 is exposed to the outside in a fully folded state.
  • 4B shows an intermediate state in which the electronic device 200 is partially unfolded in the process of being in-folded.
  • the electronic device 200 is mainly described in a folded state in an in-folding method, but these descriptions also apply to a state in which the electronic device 200 is folded in an out-folding method. It should be noted that it can be
  • the electronic device 101 of FIG. 5 may be an example of the electronic device 101 of FIG. 1 .
  • the block diagram of the electronic device 101 of FIG. 5 may be at least a part of the communication module 190 and/or the antenna module 197 of FIG. 1 .
  • a circuit included in the electronic device 101 according to an embodiment to activate at least one of the first antenna 580 and the second antenna 585 will be described with reference to FIG. 5 .
  • an electronic device 101 includes a communication processor 505, a radio frequency integrated circuit (RFIC) 570, a radio frequency front-end (RFFE) 560, and a power splitting circuit. 510, phase difference compensation circuit 535, first diplexer 540, second diplexer 545, first signal path 550, second signal path 555, At least one of the first antenna 580 and the second antenna 585 may be included. According to an embodiment, the electronic device 101 is in a first state in which both the first antenna 580 and the second antenna 585 are simultaneously activated, or which one of the first antenna 580 and the second antenna 585 is activated.
  • RFIC radio frequency integrated circuit
  • RFFE radio frequency front-end
  • impedance matching based on the power divider circuit 510 may be performed.
  • a structure of the power splitting circuit 510 of the electronic device 101 according to an embodiment will be described later with reference to FIGS. 6A to 6C, 7A to 7D, 8A to 8B, and 9A to 9B.
  • the electronic device 101 may include a posture of the electronic device 101, one or more external objects in contact with the electronic device 101, and/or a hardware component included in the electronic device 101 (eg, a drawing). Based on at least one of the states of the receiver included in the sound output module 155 of 1, it is possible to switch between the first state and the second state (may switches).
  • the electronic device 101 performs impedance matching based on the power divider circuit 510, the impedance mismatch generated by the difference in impedance in each of the first state and the second state Insertion loss of the first antenna 580 and the second antenna 585 caused by this may be reduced. Reduction of the insertion loss according to impedance matching by the power divider circuit 510 will be described later with reference to FIGS. 10A and 10B.
  • the communication processor 505 of the electronic device 101 is configured to transmit and/or receive a wireless signal between the electronic device 101 and one or more external electronic devices. , may control circuits connected to the communication processor 505. For example, in response to receiving a request to transmit data to an external electronic device from an application processor (AP) (eg, the processor 120 of FIG. 1 ), the communication processor 505 based on the data
  • the RFIC 570 may output an electrical signal (eg, a digital data signal) having a base-band frequency band.
  • the baseband is a frequency band used by the communication processor 505 to transmit and receive electrical signals, and may mean a frequency band including, for example, 0 GHz.
  • the RFIC 570 of the electronic device 101 converts a baseband electrical signal received from the communication processor 505 into an RF signal of a designated frequency band used in a cellular network.
  • the cellular network is a legacy network including 2nd generation (2G), 3rd generation (3G), 4th generation (4G), and/or long term evolution (LTE) networks, and/or defined by 3GPP. May include 5G networks.
  • the designated frequency band is a low band (LB) band between 600 MHz and 700 MHz (eg, B71, B12, B13, B14, B17, B28, B29, B44, B67, B68, B85), 1 It may include a Mid Band (MB) band between GHz and 2 GHz and/or a High Band (HB) band between 2 GHz and 3 GHz.
  • LB low band
  • MB Mid Band
  • HB High Band
  • the RFFE 560 of the electronic device 101 preprocesses an electrical signal to be transmitted from the RFIC 570 to at least one of the first antenna 580 and the second antenna 585. It may include a first amplifier 562 for preprocessing (eg, amplification).
  • the RFFE 560 of the electronic device 101 includes a second amplifier for preprocessing an electrical signal from at least one of the first antenna 580 and the second antenna 585 to the RFIC 570 ( 564) may be included.
  • the first amplifier 562 may include a cascade amplifier in which a plurality of amplifiers are connected in series.
  • the second amplifier 564 may include a low-noise amplifier (LNA).
  • LNA low-noise amplifier
  • the RFFE 560 may include switches 566 and 568 for selectively adding a first amplifier 562 or a second amplifier 564 to a signal path.
  • the switches 566 and 568 may include a first amplifier 562 and a second amplifier ( 564), a signal path including the first amplifier 562 may be formed to amplify the electric signal output from the RFIC 570 using the first amplifier 562.
  • the switches 566 and 568 may include a first amplifier 562 and a second amplifier ( 564), an electrical signal input to the RFFE 560 may be amplified using the second amplifier 564 by forming a signal path including the second amplifier 564.
  • the switches 566 and 568 are controlled so that the RFIC 570 and the power divider circuit 510 are electrically connected through the second amplifier 564, the electrical signal amplified by the second amplifier 564 is generated by the RFIC It can be output as 570.
  • a signal path formed by the switches 566 and 568 in the RFFE 560 may be formed between the RFIC 570 and the power splitting circuit 510 .
  • the power splitting circuit 510 of the electronic device 101 generates an RFFE 560 according to conditions in which at least one of the first antenna 580 and the second antenna 585 is selectively activated.
  • the electrical signal received through may be transmitted through at least one of the first antenna 580 and the second antenna 585 .
  • the electrical signal is divided into the first antenna 580 and the second antenna 585, respectively.
  • a ratio between the powers of the electrical signals that become the signal may be selected from among different ratios depending on the embodiment.
  • the ratio may be any one of a plurality of ratios including 1:1, 2:1, and 1:2.
  • a ratio between powers of electrical signals divided into each of the first antenna 580 and the second antenna 585 is 1:1 will be described, but the embodiment is not limited thereto.
  • the power splitting circuit 510 of the electronic device 101 is electrically connected to the first node 510-1 and the first antenna 580 connected to the RFFE 560. It may include a connected second node 510-2 and a third node 510-3 electrically connected to the second antenna 585.
  • the power splitting circuit 510 may include a switch 515 connected to the RFFE 560 through the first node 510-1.
  • the switch 515 of the power splitting circuit 510 is a processor included in the electronic device 101 (eg, the communication processor 505 of FIG. 5 and/or the processor 120 of FIG. 1) ) can be controlled by An operation in which the switch 515 of the power splitting circuit 510 is controlled by a processor included in the electronic device 101 according to an embodiment will be described later with reference to FIG. 15 .
  • the power splitting circuit 510 is disposed between the switch 515 and the second node 510-2, and transmits the electrical signal transmitted from the switch 515 to the second node 510-2.
  • a first impedance matching circuit 520 for adjusting phase and/or impedance may be included.
  • the power splitting circuit 510 is disposed between the switch 515 and the third node 510-3, and transmits an electrical signal transmitted from the switch 515 to the third node 510-3.
  • a second impedance matching circuit 525 for adjusting the phase may be included. Referring to FIG. 5 , each of the first impedance matching circuit 520 and the second impedance matching circuit 525 may include a plurality of nodes connected to a switch 515 .
  • the plurality of nodes included in each of the first impedance matching circuit 520 and the second impedance matching circuit 525 and connected to the switch 515 are selectively connected to the node 510-1 through the switch 515. may be selectively connected to. As the plurality of nodes are selectively connected to the first node 510-1 through the switch 515, the first node 510-1, and the second node 510-2 to the third node 510 -3) The impedance between can be changed. Impedance between the first node 510-1 to the third node 510-3 improves transmission characteristics of electrical signals between the first node 510-1 to the third node 510-3, can be changed.
  • the plurality of nodes included in each of the first impedance matching circuit 520 and the second impedance matching circuit 525 and connected to the switch 515 will be described later with reference to FIGS. 6A to 6C.
  • the second node 510-2 of the power splitting circuit 510 may be connected to the first antenna 580 through the first diplexer 540 and the first signal path 550. there is.
  • the third node 510 - 3 of the power splitting circuit 510 according to an embodiment, through the phase difference compensation circuit 535 , the second diplexer 545 and the second signal path 555 It may be coupled to an antenna 585.
  • the first diplexer 540 and the second diplexer 545 use a low-pass filter (LPF) and a high-pass filter (HPF) to generate electrical signals. can be filtered.
  • LPF low-pass filter
  • HPF high-pass filter
  • the first signal path 550 of the power splitting circuit 510 includes a first antenna 580 and a first diplexer 540 formed on a first portion of a housing of the electronic device 101. It may include hardware (eg, FRC (Flexible RF cable) and / or FRC connector) that connects.
  • the second signal path 555 of the power splitting circuit 510 includes a second antenna 585 formed on a second part different from the first part in the housing of the electronic device 101 and a second signal path 555. It may include hardware (eg, a conductive line) connecting the 2 diplexers 545 . As in the examples of FIGS. 11A to 11B and FIGS.
  • the first antenna 580 and the second antenna 585 are configured according to the form factor of the electronic device 101 . ) may be formed on distinct portions of. As the first antenna 580 and the second antenna 585 are formed on different parts, the lengths and/or materials of the first signal path 550 and the second signal path 555 may be different from each other. . For example, the difference between the lengths of the first signal path 550 and the second signal path 555 is the same after the same electrical signal is input to the first signal path 550 and the second signal path 555. A phase difference between electrical signals output from each of the first signal path 550 and the second signal path 555 may occur.
  • the phase difference compensation circuit 535 of FIG. 5 may be included in the electronic device 101 to compensate for the phase difference.
  • the first antenna 580 and the second antenna 585 may transmit radio signals based on electrical signals divided by the power splitting circuit 510 .
  • the first antenna 580 and the second antenna 585 are formed on a side surface of the housing of the electronic device 101 (eg, at least one surface between the front surface of the electronic device 101 where the display is disposed and the rear surface opposite to the front surface). ) may include a conductive pattern formed on at least a portion of.
  • the first antenna 580 may be referred to as a main antenna.
  • the second antenna 585 may be referred to as a sub antenna.
  • the electronic device 101 operates the first antenna 580 and the second antenna 580 and the second antenna 580 and the second antenna 580 and the second antenna 580 in each of the states distinguished by each activation.
  • At least one activated antenna among the first impedance matching circuit 520 and the second impedance matching circuit 525 and the impedance of the impedance matching circuit corresponding to so that the performance of at least one activated antenna among the antennas 585 is improved.
  • the states may include a first state in which both the first antenna 580 and the second antenna 585 are activated and operate based on the same phase.
  • the first state may be referred to as an equivalent phase antenna (EPA) state.
  • the states are different from the first state and may include a second state in which one of the first antenna 580 and the second antenna 585 is selectively activated and the other is deactivated. there is.
  • the second state may be referred to as an antenna switched diversity (ASDiv) state.
  • ASDiv antenna switched diversity
  • the second state may mean a state in which a sub-antenna among the main and sub-antennas is activated.
  • a state in which the main antenna is activated among the main antenna and sub-antennas may be referred to as a third state. there is.
  • the switching of the electronic device 101 between the first state and the third state is caused by radiation efficiency caused by an external object (eg, a human body) contacting the electronic device 101. efficiency) can be performed to compensate for the degradation.
  • the switch 515 based on the control signal transmitted to the switch 515 (eg, the control signal transmitted from the communication processor 505), the first impedance Impedance matching based on the current state among the first to third states by adjusting the impedance between the input node of at least one of the matching circuit 520 and the second impedance matching circuit 525 and the output node. can be performed.
  • Impedance matching performed based on the switch 515 may be performed to compensate for impedance mismatch due to the change in the number of antennas connected to the RFIC 570 according to the first to third states.
  • a first impedance matching circuit 520 for performing impedance matching a first impedance matching circuit 520 for performing impedance matching, a second Structures of the impedance matching circuit 525 and the switch 515 are described.
  • FIGS. 6A to 6C are exemplary block diagrams of a power splitting circuit 510 included in an electronic device according to an embodiment.
  • the electronic device of FIGS. 6A to 6C may be an example of the electronic device 101 of FIGS. 1 and/or 5 .
  • the power splitting circuit 510 of FIGS. 6A-6C may be different examples of the power splitting circuit 510 of FIG. 5 .
  • a component commonly illustrated in at least two of FIGS. 6A to 6C may have the same reference numeral.
  • the switch 515 included in the power splitting circuit 510 connects the first node 510-1 to four different nodes 610-1, 620-1, and 615-1.
  • , 625-1) may be a single pole 4 throw (SP4T) type switch connected to at least one of them.
  • the node 610 - 1 may be referred to as a first node 610 - 1 connected to the second impedance matching circuit 525 .
  • the node 620-1 may be referred to as a second node 620-1 connected to the second impedance matching circuit 525.
  • the node 615 - 1 may be referred to as a third node 615 - 1 connected to the first impedance matching circuit 520 .
  • the node 625 - 1 may be referred to as a fourth node 625 - 1 connected to the first impedance matching circuit 520 .
  • four nodes 610-1, 620-1, 615-1, and 625-1 may be connected to a first impedance matching circuit 520 and a second impedance matching circuit 525. .
  • the nodes 615-1 and 625-1 are electrically connected to the first impedance matching circuit 520 and the nodes 610-1 and 620-1 are electrically connected to the second impedance matching circuit 525.
  • the first impedance matching circuit 520 includes a first block 615 for shifting the phase of an electrical signal applied to the third node 615-1 by a specified phase (eg, 90 degrees).
  • the first impedance matching circuit 520 is an input node and an output node of the first impedance matching circuit 520 based on the electric signal applied to the fourth node 625-1 connected to the first impedance matching circuit 520. It may include a second block 625 for adjusting the impedance between.
  • the first impedance matching circuit 520 may include a node 635 connected to all of the blocks 615 and 615 . Node 635 may be matched to second node 510 - 2 of power splitting circuit 510 .
  • each of the blocks 610 and 620 and the node 630 of the second impedance matching circuit 525 is the block 615 and 625 of the first impedance matching circuit 520 and the node 635 ) can be similar to
  • a block of the impedance matching circuits 520 and 525 may represent a group of at least one circuit element included in the impedance matching circuits 520 and 525 .
  • blocks of the impedance matching circuits 520 and 525 may be referred to as parts of the impedance matching circuits 520 and 525 .
  • the first block 610 of the second impedance matching circuit 525 changes the phase of the electrical signal applied to the first node 610-1 connected to the second impedance matching circuit 525 by the specified phase. It may include one or more circuit elements for shifting.
  • the second block 620 of the second impedance matching circuit 525 performs second impedance matching based on an electrical signal applied to the second node 620-1 connected to the second impedance matching circuit 525. At least one circuit element for adjusting the impedance of the circuit 525 may be included.
  • the node 630 connected to the third node 510 - 3 of the power splitting circuit 510 may be electrically connected to all of the blocks 610 and 620 of the second impedance matching circuit 525 .
  • the power splitting circuit 510 divides the electrical connection between the nodes 510-1, 610-1, 615-1, 620-1, and 625-1 in the switch 515. States related to the antennas (eg, the first antenna 580 and the second antenna 585 of FIG. 5) connected to the second node 510-2 and the third node 510-3 of the circuit 510, respectively. can optionally be changed based on For example, in a first state (or EPA state) in which all of the antennas are activated according to a designated phase, the power splitting circuit 510 connects the first node 510-1 to nodes 610-1 and 615.
  • a first state or EPA state
  • the impedances of the blocks 610 and 615 may have a first impedance to satisfy an impedance matching condition in the first state.
  • Each of the first impedance matching circuit 520 and the second impedance matching circuit 525 has an impedance of the blocks 610 and 615 having the first impedance and is different from that of the blocks 610 and 615 , 625 is electrically opened, the impedances of all of the first impedance matching circuit 520 and the second impedance matching circuit 525 may be adjusted to the first impedance.
  • the power splitting circuit 510 may perform a first The node 510-1 may be connected to all nodes of the impedance matching circuit corresponding to the activated antenna among the nodes 610-1, 615-1, 620-1, and 625-1.
  • the power splitting circuit 510 connects the first node 510-1 to the second impedance matching circuit 525 connected to the second antenna. It can be electrically connected to all of the nodes 610-1 and 620-1 connected to it.
  • the input of the second impedance matching circuit 525 may have a composite impedance of all blocks 610 and 620 .
  • the impedance between the input node and the output node of the second impedance matching circuit 525 is adjusted to a second impedance different from the first impedance of the first block 610 of the second impedance matching circuit 525. It can be.
  • the impedance of the first impedance matching circuit 520 is such that the first node 510-1 is connected to the nodes 615-1 of the first impedance matching circuit 520. 1, 625-1), it can be adjusted to the second impedance different from the first impedance of the first block 615 of the first impedance matching circuit 520.
  • the second impedance when a specific impedance matching circuit among the first impedance matching circuit 520 and the second impedance matching circuit 525 is selectively activated, to satisfy the impedance matching condition, the specific impedance matching circuit It can mean the impedance that has.
  • the second impedance may be referred to as Z 0 .
  • the first impedance in order to satisfy the impedance matching condition when all of the first impedance matching circuit 520 and the second impedance matching circuit 525 are activated, the first impedance matching circuit 520 and the second impedance matching circuit 520 It may mean the impedance each of the impedance matching circuits 525 has.
  • the first impedance is, for performing power division of the electrical signal by the power division circuit 510 in which both the first impedance matching circuit 520 and the second impedance matching circuit 525 are activated, can be referred to as
  • the impedances of the blocks 620 and 625 of the first impedance matching circuit 520 and the second impedance matching circuit 525 are the first impedance matching circuit 520 and the second impedance matching circuit 525 ) of the synthesized impedance (eg, the second impedance) is required to satisfy the impedance matching condition when either the first impedance matching circuit 520 or the second impedance matching circuit 525 is selectively activated.
  • the switch 515 included in the power splitting circuit 510 may include single pole double throw (SPDT) type sub-switches 650 and 660 .
  • SPDT single pole double throw
  • the first node 510-1 is connected to the first impedance matching circuit 520 and the second impedance matching circuit 525, respectively.
  • 615-1) can be optionally connected.
  • the ground node 640 is connected to the first impedance matching circuit 520 and the second impedance matching circuit 525, respectively. 1) can be optionally connected.
  • the first block 615 of the first impedance matching circuit 520 of FIG. 6B specifies the phase of the electrical signal applied to the third node 615-1. It may include one or more circuit elements for shifting by a phase (eg, 90 degrees). Similar to the second block 625 of FIG. 6A , the second block 625 of the first impedance matching circuit 520 converts the impedance of the first impedance matching circuit 520 to the first impedance matching circuit 520 and one or more circuit elements for adjusting the second impedance that satisfies an impedance matching condition in an activated state of the first impedance matching circuit 520 among the second impedance matching circuits 525 .
  • Blocks 615 and 625 of the first impedance matching circuit 520 may be connected to each other through a path 636 .
  • the path 631 and the blocks 610 and 620 connected to each other through the path 631 are connected to the path 636 and the blocks 615 of the first impedance matching circuit 520. 625) may be similar to each.
  • the power splitting circuit 510 connects electrical connections in the sub-switches 650 and 660 to the second node 510-2 and the third node 510-2 of the power splitting circuit 510. 3) Among the antennas connected to each, it can be selectively changed based on the number and/or type of activated antennas. For example, in a first state (or EPA state), power splitting circuit 510, within first sub-switch 650, connects first node 510-1 to nodes 610-1, 615. -1) You can connect to everything. In the first state, the power splitting circuit 5210 may electrically insulate all of the nodes 640, 620-1, and 625-1 included in the second sub-switch 660 (may electronically insulate).
  • the blocks 620 and 625 connected to the nodes 620 - 1 and 625 - 1 may be electrically open.
  • the first impedance matching circuit 520 and the second impedance matching circuit 525 each have a first impedance matching circuit that is the impedance of the blocks 610 and 615. 1 impedance.
  • the power splitting circuit 510 when switching to another state different from the first state (eg, a second state or a third state referred to as the ASDiv state), performs impedance matching corresponding to an activated antenna. Nodes of the circuit may be connected to each of the first node 510 - 1 and the ground node 640 .
  • the power splitting circuit 510 within the first sub-switch 650, the first node 510-1 and the first impedance matching circuit 520 ) and electrically connect the third node 615-1 connected to, and electrically insulate the first node 610-1 connected to the first node 510-1 and the second impedance matching circuit 525. there is.
  • the power splitting circuit 510 electrically connects the ground node 640 and the fourth node 625-1 in the second sub-switch 660, and the ground node 640 and the second node 620-1 may be electrically insulated.
  • the impedance of the first impedance matching circuit 520 is It can be adjusted to a second impedance, different from the first impedance of 615.
  • the second impedance may satisfy an impedance matching condition when only the first impedance matching circuit 520 is activated.
  • the switch 515 included in the power splitting circuit 510 may be an SPDT type switch.
  • the fourth node 625-1 of the first block 615 of the first impedance matching circuit 520 of the power splitting circuit 510 independently of the switch 515 first It can be connected to node 510-1.
  • the fourth node 625-1 is connected to the first node 510-1 independently of the switch 515, the first impedance matching circuit 520 generates an electrical signal of the first node 510-1. can be continuously received.
  • the first block 615 of the first impedance matching circuit 520 connected to the first node 510-1 of the power splitting circuit 510 through the fourth node 625-1 may shift the phase of the electrical signal applied to the first node 510-1 by a specified phase, similar to the first block 615 of FIGS. 6A and 6B.
  • the second block 625 of the first impedance matching circuit 520 similar to the second block 625 of FIGS. 6A to 6B, is a third node 615-1 of the first impedance matching circuit 520. In a state of receiving an electrical signal through , the impedance of the first impedance matching circuit 520 may be changed to the second impedance different from the first impedance of the first block 615 .
  • Blocks 615 and 625 of the first impedance matching circuit 520 may be connected to each other at a node 635 of the power dividing circuit 510 .
  • the second node 510 - 2 of the power splitting circuit 510 may extend from node 635 or be connected to node 635 .
  • the first block 610 of the second impedance matching circuit 525 may be similar to the first block 615 of the first impedance matching circuit 520 .
  • the power splitting circuit 510 may form an electrical connection within the switch 515 based on whether to activate an antenna connected to the third node 510 - 3 .
  • the power splitting circuit 510 in the switch 515, the first node 510-1 ) and the first node 610 - 1 connected to the second impedance matching circuit 525 may be electrically connected.
  • the power splitting circuit 510 electrically connects the first node 510-1 and the third node 615-1 extending from the second block 625 of the first impedance matching circuit 525. can be insulated.
  • the same phase shift as that generated in the first block 615 of the first impedance matching circuit 520 may occur.
  • the electrical signals output from the second node 510-2 and the third node 510-3 are shifted by the same phase (eg, 90 degrees) as the electrical signal of the first node 510-1. may have a position.
  • the power splitting circuit 510 When switched to a third state different from the first state, the power splitting circuit 510 electrically insulates the first node 510-1 and the node 610-1 connected to the second impedance matching circuit 525.
  • the power splitting circuit 510 may electrically connect the first node 510 - 1 and the third node 615 - 1 connected to the first impedance matching circuit 520 .
  • the second block 625 As the first node 510-1 and the third node 615-1 are electrically connected, the second block 625 is activated by the electrical signal transmitted from the first node 510-1, An impedance between an input node and an output node of the first impedance matching circuit 520 may be adjusted to the second impedance.
  • impedance matching by the power dividing circuit 510 may be performed.
  • the switch 515 of the power splitting circuit 510 forms the aforementioned electrical connection, impedance matching in the power splitting circuit 510 is maintained despite switching between distinct states according to the activation of the antennas. It can be.
  • An example in which the power divider circuit 510 of FIG. 6C is implemented based on a lumped integer element will be described later with reference to FIGS. 9A and 9B.
  • FIGS. 7A-7C are exemplary circuit diagrams of the power splitting circuit 510 of FIG. 6A according to one embodiment.
  • the electronic devices of FIGS. 7A to 7D may be examples of the electronic device 101 of FIGS. 1 and/or 5 .
  • the power splitting circuit 510 of FIGS. 7A to 7D may be an example of the power splitting circuit 510 of FIGS. 5 and/or 6A. Elements commonly shown in at least two of FIGS. 6A and 7A to 7D may have the same reference numerals.
  • blocks 610 and 615 of the power splitting circuit 510 may have a topology based on a high pass filter.
  • the power divider circuit 510 may include a capacitor 720 and inductors 730 and 740 connected in the form.
  • one end of an inductor 730 may be connected to one end 752 of a capacitor 720 .
  • the other end of the inductor 730 may be grounded.
  • one end 752 of the capacitor 720 may be electrically connected to the first node 610 - 1 included in the switch 515 .
  • one end of an inductor 740 may be connected to the other end 754 of a capacitor 720 .
  • the other end of the inductor 740 may be grounded.
  • the other end 754 of capacitor 720 is connected to node 630 of second impedance matching circuit 525 and/or third node 510- of power splitting circuit 510 . 3) can be matched.
  • FIG. 7a An embodiment of a power splitting circuit 510 including two inductors 730 and 740 connected in parallel based on shape is shown, but the embodiment is not limited thereto.
  • the embodiment is not limited thereto.
  • more than two inductors may be connected in parallel.
  • the number of inductors and/or capacitors included in the blocks 610 and 615 may vary depending on embodiments based on losses of the inductors and capacitors.
  • the second block 620 of the second impedance matching circuit 525 has one end connected to the second node 620-1 included in the switch 515 and connected to the node 630. A capacitor including the other end may be included.
  • the structure of the first impedance matching circuit 520 may be similar to the structure of the above-described second impedance matching circuit 525 . Among the descriptions of the structure of the first impedance matching circuit 520, a description overlapping with the structure of the second impedance matching circuit 525 will be omitted.
  • blocks 610 and 615 of power splitting circuit 510 are high pass filters
  • the cutoff frequency of the high pass filter is
  • the impedance of each of the blocks 610 and 615 is Z
  • the phase change in the blocks 610 and 615 is
  • the capacitors (eg, capacitor 720) and inductors (eg, inductors 730 and 740) included in the blocks 610 and 615 have capacitance C and inductance L of Equation 1.
  • the ratio of power can be 1:1.
  • the power splitting circuit 510 is designed to operate in a frequency band between 600 MHz and 1 GHz, perform a phase shift based on 90o, and split power based on a 1:1 ratio
  • the inductance L of Equation 1 is within the range of about 5.6 nH to about 27 nH (eg, 22 nH), and the capacitance C of Equation 1 is within the range of about 1.5 pF to about 5.6 pF (eg, 3.3 pF ) can be set.
  • the impedance of the blocks 610 and 615 is the first impedance ( ), and since the phase change in the blocks 610 and 615 is 90 degrees, the capacitors included in the blocks 610 and 615 (eg, the capacitor 720) and the inductors (eg, the inductors 730, 740)) may have capacitance C and inductance L of Equation 2.
  • the power splitting circuit 510 includes antennas connected to the second node 510-2 and the third node 510-3 (eg, the first antenna 580 of FIG. 5 and the second node 510-3).
  • a first state or EPA state in which all of the antennas 585 are activated
  • a first node connected to the first node 510-1 and the second impedance matching circuit 525 as described above in FIG. 6A.
  • An electrical connection 712 between 610-1 and an electrical connection 716 between the first node 510-1 and the third node 615-1 may be activated.
  • the power splitting circuit 510 has an electrical connection 714 between the first node 510-1 and the second node 620-1, and the first node 510-1 and The electrical connection 718 between the fourth nodes 625-1 may be deactivated.
  • blocks 610 and 615 that are high pass filters of the first impedance matching circuit 520 and the second impedance matching circuit 525 are formed by the activated electrical connections 712 and 716 .
  • the power splitting circuit 510 connects electrical connections 712, 714, 716, and 718 to the first state.
  • the power splitting circuit 510 deactivates the electrical connections 716 and 718, and the third node 510-3 All electrical connections 712 and 714 related to the nodes 610-1 and 620-1 of the second impedance matching circuit 525 connected to ) may be activated.
  • the capacitor 725 included in the second block 620 of the second impedance matching circuit 525 and having a capacitance C m may be further activated.
  • the cut-off frequency of the second impedance matching circuit 525 including the blocks 610 and 620 a change in phase , for impedance Z, Equation 3 can be established.
  • Equation 4 the impedance of the second impedance matching circuit 525 is adjusted to the second impedance Z 0 , and since L in Equation 3 is the inductance of the inductors 730 and 740, Equation 2 is the same as Therefore, from the equivalence relationship between L in Equation 3 and L in Equation 2, can be achieved. , of the relationship, and of Equation 2 From , C + Cm in Equation 3 can be established as in Equation 4.
  • the capacitance C m of the capacitor included in the second block 620 of the second impedance matching circuit 525 is half (C/2) of the capacitance C of the capacitor 720, 2
  • the impedance of the impedance matching circuit 525 may satisfy the impedance matching condition in the second state.
  • the capacitance of the capacitor included in the second block 625 of the first impedance matching circuit 520 is, It may be half of the capacitance of the capacitor included in the first block 615 of the first impedance matching circuit 520.
  • a phase shift of 70 degrees may occur in the second impedance matching circuit 525 .
  • the blocks 610 and 615 of the power splitting circuit 510 may have a topology based on a low-pass filter.
  • the power divider circuit 510 may include an inductor 760 and capacitors 770 and 780 .
  • the inductor One end of 760 and one end of capacitor 770 may be connected.
  • the other terminal of the capacitor 770 may be grounded.
  • the other end of the inductor 760 and one end of the capacitor 780 Ends can be connected.
  • the other terminal of the capacitor 780 may be grounded.
  • blocks 620 and 625 of the power splitting circuit 510 are configured to adjust the impedance of the corresponding impedance matching circuit.
  • Inductor 765 may be included.
  • the structure of the first impedance matching circuit 520 may be similar to the structure of the above-described second impedance matching circuit 525 .
  • power splitting circuit 510 connects electrical connections 712 , 714 , 716 , 718 based on different states of activating the antennas. You can control it.
  • the cutoff frequency of the low pass filter is , the impedance of the first block 610 is Z, and the phase change in the first block 610
  • the capacitance of the capacitor 760 Satisfies, and the inductance of the inductors 770 and 780 can be satisfied.
  • the impedance of the first block 610 is the first impedance ( ), and a phase shift of 90 degrees occurs in the first block 610, the above-described capacitance C and inductance L may satisfy Equation 2.
  • the inductor of the second block 620 In the second state of selectively activating the second impedance matching circuit 525, as the inductor of the second block 620 is activated, in the second impedance matching circuit 525, the inductor of the second block 620 and An inductor 760 may be connected in parallel.
  • a phase shift of 70 degrees may occur in the second impedance matching circuit 525 .
  • the inductance of the inductor included in the second block 625 is also included in the first block 615. It can be twice the inductance of the inductor.
  • Inductors 732 and 742 connected in the form may further include a capacitor 722 .
  • Inductors 740 and 732 may be combined into a single inductor according to an embodiment.
  • an equivalent circuit 705 of the power splitting circuit 510 is shown, according to one embodiment.
  • the power divider circuit 510 may have a structure based on a Wilkinson power divider.
  • the impedance Za of the equivalent circuit 705 is within the first impedance matching circuit 520 of the power dividing circuit 510.
  • Equivalent impedances of the capacitor Ca and the inductors La may be represented.
  • the impedance Zb of the equivalent circuit 705 is within the second impedance matching circuit 525 of the power dividing circuit 510.
  • Equivalent impedances of the capacitor Cb and the inductors Lb connected in the form may be represented.
  • the impedance Zd of the equivalent circuit 705 is within the second impedance matching circuit 525 of the power dividing circuit 510. Equivalent impedance of the capacitor Cd and the inductors Ld connected in the form may be represented. A circuit element in the power splitting circuit 510 corresponding to the impedance Zc of the equivalent circuit 705 divides power into the second node 510-2 and the third node 510-3 at a 1:N ratio, respectively. In this case, it can be omitted according to the 50 ⁇ impedance matching condition.
  • the resistor R of the equivalent circuit 705 is for isolation between the outputs Po1 and Po2 of the Wilkinson power divider, and may be omitted within the power divider circuit 510.
  • the impedances Za, Zb, Zc, and Zd respectively, when the ratio between the outputs Po1 and Po2 is 1:N, based on the impedance matching condition in the Wilkinson power divider, Table It can be set as 1.
  • FIG. 7D is graphs 796 and 798 showing loss (eg, s-parameter) due to impedance adjustment by the power divider circuit 510 of FIG. 7C.
  • the graph 798 shows that the electronic device including the power splitting circuit 510 of FIG. 7C, among the antennas corresponding to the first impedance matching circuit 520 and the second impedance matching circuit 525, respectively, the second The s-parameter when only the first block 610 among the blocks 610 and 620 of the second impedance matching circuit 525 is activated while the antenna corresponding to the impedance matching circuit 525 is selectively activated. represented in the frequency domain.
  • the graph 796 shows that the electronic device including the power splitting circuit 510 of FIG.
  • the s-parameter when all of the blocks 610 and 620 of ) are activated in the frequency domain. Comparing the graphs 796 and 798, as the second block 620 of FIG. 7C is additionally activated in the overall frequency domain, the s-parameter can be improved.
  • the power As the divider circuit 510 is implemented based on lumped integer elements such as inductors and capacitors, the power divider circuit 510 can be simplified.
  • the power splitting circuit 510 adjusts the electrical connections 712, 714, 716, and 718 using the switch 515 to perform impedance matching based on the active state of the antennas.
  • the electronic device including the power splitting circuit 510 changes the posture of the electronic device (eg, the posture of the electronic device having a foldable form factor described later), and/or Alternatively, at least one of the antennas may be selectively activated based on one or more external objects (eg, a hand gripping the electronic device or a part of the human body such as an ear contacting the electronic device).
  • the electronic device may perform impedance matching based on the at least one selectively activated antenna using the power splitting circuit 510 . As the impedance matching is performed, the electronic device can improve insertion loss, radiation efficiency, and/or transmission performance of at least one selectively activated antenna.
  • FIGS. 8A-8B are exemplary circuit diagrams of the power splitting circuit 510 of FIG. 6B according to one embodiment.
  • the electronic device of FIGS. 8A and 8B may be an example of the electronic device 101 of FIGS. 1 and/or 5 .
  • the power splitting circuit 510 of FIGS. 8A to 8B may be an example of the power splitting circuit 510 of FIGS. 5 and/or 6B.
  • Components commonly shown in at least two drawings of FIGS. 6B and 8A to 8B may have the same reference numerals.
  • the blocks 610 and 615 of the power splitting circuit 510 may have a topology based on a low-pass filter.
  • the power divider circuit 510 may include a capacitor 840 and inductors 820 and 830 connected in a Y shape.
  • the node 831 of the first block 610 one end of the capacitor 840, one end of the inductor 820, and one end of the inductor 830 may be connected.
  • Node 831 may be at least a portion of path 631 in FIG. 6B.
  • the other end of the capacitor 840 may be grounded.
  • the other end of the inductor 830 may be connected to the third node 510 - 3 of the power splitting circuit 510 .
  • the other end of the inductor 820 may be connected to the first node 610 - 1 extending toward the first sub-switch 650 .
  • blocks 610 and 620 of the second impedance matching circuit 525 may be connected to each other through a path 631 .
  • the second block 620 includes a capacitor 845 having one end connected to the second node 620-1 extending toward the second sub-switch 660 and the other end connected to the node 635. can do.
  • the structure of the first impedance matching circuit 520 may be similar to the structure of the above-described second impedance matching circuit 525 . Among the descriptions of the structure of the first impedance matching circuit 520, a description overlapping with the structure of the second impedance matching circuit 525 will be omitted.
  • the power splitting circuit 510 in the first state (or EPA state), as described above with reference to FIG. 6B, the first node 510-1 and the second impedance matching circuit 525 An electrical connection 812 between the first node 610-1 connected to and an electrical connection 816 between the first node 510-1 and the third node 615-1 may be activated. .
  • the power splitting circuit 510 establishes an electrical connection 814 between the second node 620-1 and the ground node 640, and the fourth node 625-1 and the ground node 640. ) It is possible to disable the electrical connection 818 between.
  • blocks 610 and 615 among the blocks 610, 615, 620, and 625 of the first impedance matching circuit 520 and the second impedance matching circuit 525 are selectively activated, and the first impedance matching circuit 525 is activated. All of the impedances of the circuit 520 and the second impedance matching circuit 525 are the first impedance ( ) and is transmitted from the first node 510-1 to the nodes 510-2 and 510-3, respectively, a phase shift of 90 degrees may commonly occur.
  • the cutoff frequency of the low pass filter is , the impedance of the first block 610 is Z, and the phase change in the first block 610
  • the capacitance of the capacitor 840 Satisfies, and the inductance of the inductors 820 and 830 can be satisfied.
  • the impedance of the first block 610 is the first impedance ( ), and a phase shift of 90 degrees occurs in the first block 610, the above-described capacitance C and inductance L may satisfy Equation 2.
  • the power splitting circuit 510 in another state distinct from the first state, as described above with reference to FIG. 6B, is connected to a specific antenna activated in the other state. Electrical connections related to the corresponding impedance matching circuit may be selectively activated. For example, in the second state of activating the antenna connected to the third node 510-3, the power splitting circuit 510 among the electrical connections 812, 814, 816, and 818, the second impedance matching circuit Electrical connections 812 and 814 related to 525 may be activated, and other electrical connections 816 and 818 may be deactivated.
  • the impedance of the second impedance matching circuit 525 of the second block 620 having a capacitance C m can be controlled by a capacitor.
  • the equivalent impedance of 610 and 620 may have a second impedance Z 0 .
  • a phase shift of 70 degrees may occur in the second impedance matching circuit 525 .
  • the capacitance of the capacitor included in the second block 625 is also included in the first block 615. It may be 1/3 of the capacitance of the capacitor.
  • blocks 610 and 615 of the power splitting circuit 510 may have a topology based on a high pass filter.
  • the power divider circuit 510 may include an inductor 880 and capacitors 860 and 870 .
  • the inductor 880 At the node 831 of the first block 610, one end of the inductor 880, one end of the capacitor 860, and one end of the capacitor 870 may be connected.
  • the other end of the inductor 880 may be grounded.
  • the other end of the capacitor 860 may be connected to the first node 610 - 1 extending toward the first sub-switch 650 of the power splitting circuit 510 .
  • the other terminal of the capacitor 870 may be connected to the third node 510 - 3 of the power splitting circuit 510 .
  • the second block 620 connected through the node 831 has one end connected to the node 831 and the other end connected to the second node 620-1 extending toward the second sub-switch 660.
  • An inductor may be included.
  • the structure of the first impedance matching circuit 520 of FIG. 8B may be similar to the structure of the above-described second impedance matching circuit 525 .
  • power splitting circuit 510 connects electrical connections 812 , 814 , 816 , 818 based on different states of activating the antennas. You can control it.
  • the cutoff frequency of the low pass filter is , the impedance of the first block 610 is Z, and the phase change in the first block 610
  • the capacitance of the capacitors 860 and 870 Satisfies, and the inductance of the inductors 880 can be satisfied.
  • the impedance of the first block 610 is the first impedance ( ), and a phase shift of 90 degrees occurs in the first block 610, the above-described capacitance C and inductance L may satisfy Equation 2.
  • the inductor of the second block 620 is activated, unlike the first state, the inductor of the first block 610 is connected to the node 831. can be additionally connected.
  • the equivalent impedance of the blocks 610 and 620 may have a second impedance Z 0 .
  • a phase shift of 70 degrees may occur in the second impedance matching circuit 525 .
  • the inductance of the inductor included in the second block 625 is also included in the first block 615. It can be three times the inductance of the inductor.
  • FIGS. 9A-9B are exemplary circuit diagrams of the power splitting circuit of FIG. 6C according to one embodiment.
  • the electronic devices of FIGS. 9A and 9B may be examples of the electronic device 101 of FIGS. 1 and/or 5 .
  • the power splitting circuit 510 of FIGS. 9A to 9B may be an example of the power splitting circuit 510 of FIGS. 5 and/or 6C. Components commonly shown in at least two of FIGS. 6C and 9A to 9B may have the same reference numerals.
  • blocks 610 and 615 of the power splitting circuit 510 may have a topology based on a high pass filter.
  • the power dividing circuit 510 may include a capacitor 920 and inductors 930 and 940 .
  • a node 952 that matches the first node 610 - 1 extending toward the switch 515 one end of the capacitor 920 and one end of the inductor 930 may be connected. The other end of the inductor 930 may be grounded.
  • the first block 615 of the first impedance matching circuit 520 may have a structure similar to that of the first block 610 of the second impedance matching circuit 525 described above.
  • the second block 625 of the first impedance matching circuit 520 includes the first impedance matching circuit 520 among the first impedance matching circuit 520 and the second impedance matching circuit 525. ) is activated in an activated state (eg, the third state), and the impedance of the first impedance matching circuit 520 can be adjusted to the second impedance.
  • the power divider circuit 510 may include a capacitor. One end of the capacitor of the second block 625 may be connected to a third node 615 - 1 extending toward the switch 515 . The other end of the capacitor of the second block 625 may be connected to the node 635 .
  • the power splitting circuit 510 is connected to a first antenna (eg, the first antenna 580 of FIG. 5) connected to the second node 510-2 and a third node 510-3.
  • a second antenna eg, second antenna 585 in FIG. 5
  • the power splitting circuit 510 is connected to a first node 510-1, and a second impedance matching circuit 525 within the switch 515. All of the first block 615 of the first impedance matching circuit 520 and the first block 610 of the second impedance matching circuit 525 by activating the electrical connection 912 between the nodes 610-1. can be activated.
  • the power splitting circuit 510 may deactivate the electrical connection 914 between the first node 510-1 and the third node 615-1.
  • the blocks 610 and 615 among the blocks 610, 615, and 625 are activated, all of the impedances of the first impedance matching circuit 520 and the second impedance matching circuit 525 become the first impedance. can be adjusted with
  • the power splitting circuit 510 electrically connects ( 912) may be deactivated, and electrical connection 914 may be activated.
  • electrical connection 914 As the electrical connection 914 is activated, all of the blocks 615 and 625 of the first impedance matching circuit 520 are activated, so that the impedance of the first impedance matching circuit 520 is changed from the first impedance to the second impedance. Impedance can be adjusted.
  • the capacitance of the second block 625 may be half of the capacitance of the capacitor included in the first block 615.
  • the first impedance matching circuit 520 may shift the phase of the electrical signal input through the first node 510-1 by 70 degrees. .
  • the blocks 610 and 615 of the power splitting circuit 510 may have a topology based on a low-pass filter.
  • the power dividing circuit 510 may include capacitors 970 and 980 and an inductor 960 .
  • the capacitors 970 and 980 may be connected at a node 992 matching the first node 610 - 1 extending toward the switch 515 .
  • one end of the inductor 960 and one end of the capacitor 970 may be connected.
  • the other terminal of the capacitor 970 may be grounded.
  • the other end of the inductor 960 and one end of the capacitor 980 may be connected.
  • the other terminal of the capacitor 980 may be grounded.
  • the first block 615 of the first impedance matching circuit 520 may have a structure similar to that of the first block 610 of the second impedance matching circuit 525 described above.
  • the second block 625 of the first impedance matching circuit 520 may include an inductor for adjusting the impedance of the first impedance matching circuit 520 to the second impedance.
  • the inductor of the second block 625 has one end connected to the third node 615-1 extending toward the switch 515 and the other end connected to the node 635 of the first impedance matching circuit 520.
  • Electrical connections 912 and 914 between the first node 510-1 and the nodes 610-1 and 615-1 are formed by the power splitting circuit 510, similar to the above with reference to FIG. 9A. can be controlled
  • both the first impedance matching circuit 520 and the second impedance matching circuit 525 operate at 90 It is possible to perform a phase shift as many as degrees.
  • all of the first impedance matching circuit 520 and the second impedance matching circuit 525 may have a first impedance.
  • the impedance of the first impedance matching circuit 520 increases. It can be adjusted from 1 impedance to 2 impedance.
  • the inductance of the second block 625 may be twice the inductance of the first block 615, as described above with reference to FIG. 7B. there is.
  • the first impedance matching circuit 520 may shift the phase of the electrical signal input through the first node 510-1 by 70 degrees.
  • the power splitting circuit 510 of the electronic device includes a relatively small number of passive elements. Based on this, it may be controlled to satisfy different impedance matching conditions of different states (eg, the above-described first to third states). According to an embodiment, the electronic device may selectively activate antennas by switching between different states using the power splitting circuit 510 .
  • FIGS. 10A and 10B are exemplary graphs illustrating insertion loss in a power splitting circuit included in an electronic device according to an embodiment.
  • the electronic device of FIGS. 10A and 10B may be an example of the electronic device 101 of FIGS. 1 and/or 5 .
  • the power splitting circuit of FIGS. 10A to 10B may be an example of the power splitting circuit 510 of FIGS. 5 and/or 6A to 6C.
  • a graph 1010 showing insertion loss of the power splitting circuit included in the electronic device according to the embodiment of FIG. 7A is shown in different states.
  • a graph 1020 showing insertion loss of the power splitting circuit included in the electronic device according to the embodiment of FIG. 7B is shown in different states.
  • the frequency band 1005 of FIGS. 10A and 10B may include a frequency of a radio signal transmitted and/or received by an electronic device using a power divider circuit, according to an embodiment.
  • line 1012 of graph 1010 represents the insertion loss of the power divider circuit in the first state (or EPA state).
  • a line 1014 of the graph 1010 indicates an antenna (e.g., FIG. 5
  • the first block 615 for performing a phase shift of a specified angle (eg, 90 degrees) related to the first antenna 580 of the power division circuit in an activated state is shown.
  • a line 1016 of the graph 1010 indicates that an antenna connected to the second node 510-2 among antennas connected to the second node 510-2 and the third node 510-3 of FIG. 7A is activated.
  • the insertion loss of the power divider circuit in the third state is shown.
  • lines 1014 and 1016 represent a differentiated insertion loss based on activation of the second block 625 when only the antenna connected to the second node 510-2 of FIG. 7A is used. can
  • the power divider circuit 510 As described above, as the blocks 615 and 625 among the blocks 610, 615, 620, and 625 of the power divider circuit 510 of FIG. 7A are activated in the third state, the power divider circuit 510 The impedance of may be changed to a second impedance different from the first impedance in the first state. Comparing the lines 1014 and 1016 in FIG. 10A , the insertion loss of the third state represented by the line 1016 in the entire frequency range included in the frequency band 1005 is the state represented by the line 1014 (eg , the state in which only the first block 615 of the first impedance matching circuit 520 is activated among the blocks 615 and 625 of FIG. 7A) can be reduced than the insertion loss.
  • the line 1014 eg , the state in which only the first block 615 of the first impedance matching circuit 520 is activated among the blocks 615 and 625 of FIG. 7A
  • the blocks 610 and 615 of the power splitting circuit 510 of FIG. 7A have a topology based on a high pass filter, within the frequency band 1005, as the frequency decreases, the lines 1014 and 1016 The difference between them can increase. For example, at a relatively low frequency, insertion loss may be relatively further reduced by impedance matching of the power divider circuit 510 .
  • line 1022 of the graph 1020 represents the insertion loss of the power divider circuit in the first state (or EPA state).
  • the line 1024 of the graph 1020 shows the insertion of the power splitting circuit when the first block 615 of the blocks 610, 615, 620, and 625 of the power splitting circuit 510 of FIG. 7B is activated. represents a loss.
  • Line 1026 of graph 1020 represents the insertion loss of the power divider circuit in a third state different from the first state.
  • lines 1024 and 1026 may represent insertion loss that varies based on activation of the second block 625 when only the antenna connected to the second node 510-2 of FIG. 7B is used.
  • the impedance of the power divider circuit 510 increases. It may be adjusted to a second impedance different from the first impedance in the first state. Comparing the lines 1024 and 1016 in FIG. 10B, the insertion loss of the third state represented by the line 1026 in the entire frequency range included in the frequency band 1005 is the state represented by the line 1024 (eg , can be reduced than the insertion loss of the state in which only the first block 615 of the first impedance matching circuit 520 is activated among the blocks 615 and 625 of FIG. 7B.
  • the blocks 610 and 615 of the power splitting circuit 510 of FIG. 7B have a topology based on a low pass filter, within the frequency band 1005, as the frequency increases, the lines 1024 and 1026 The difference between them can increase.
  • the electronic device according to an embodiment may relatively further reduce insertion loss by using a power divider circuit.
  • the electronic device selectively activates at least one of the antennas (eg, the first antenna 580 and the second antenna 585 of FIG. 5 ) using a power splitting circuit.
  • impedance matching is performed in each of the different states (eg, the first state to the third state)
  • communication with an external electronic device may be performed based on a relatively reduced insertion loss in each of the states.
  • the transition between the states is caused by an environment that affects the transmission efficiency of at least one of the antennas (eg, a distance between the antennas and/or one or more external objects in contact with an electronic device including the antennas). can be performed based on
  • FIGS. 11A to 11B and 12 to 15 an operation of switching between the different states of the electronic device according to an embodiment will be described.
  • FIGS. 11A and 11B are exemplary diagrams illustrating the arrangement of antennas 580 and 585 included in the electronic device 101 according to an embodiment.
  • the electronic device 101 of FIGS. 11A and 11B may be an example of the electronic device 101 of FIGS. 1 and/or 5 .
  • the electronic device 101 includes a first housing structure 1130 and a second housing structure rotatably connected by a hinge assembly. 1140) may be included.
  • a first housing structure 1130 an application processor (eg, the processor 120 of FIG. 1) and/or a power division circuit (eg, the power division circuit 510 of FIG. 5) are disposed in the first housing structure 1130.
  • an application processor eg, the processor 120 of FIG. 1
  • a power division circuit eg, the power division circuit 510 of FIG. 5
  • It may contain a PCB (eg a PCB referred to as the main board).
  • the first housing structure 1130 may be referred to as a main housing structure
  • the second housing structure 1140 may be referred to as a sub-housing structure.
  • a foldable electronic device 101 may be formed by the hinge structure.
  • the electronic device 101 may include a flexible display 1150 formed across the first surface of the first housing structure 1130 and the first surface of the second housing structure 1140.
  • the angle between the first housing structure 1130, the hinge structure, and the second housing structure 1140 is a flat angle (eg, 180 degrees), and the unfolded state ( unfolded state).
  • the shape of the flexible display 1150 may be a flat plane.
  • the shape of the flexible display 1150 may be a bent shape at a portion corresponding to the hinge structure between the first housing structure 1130 and the second housing structure 1140 .
  • the first surface of the first housing structure 1130 on which the flexible display 1150 is formed and the first surface of the second housing structure 1140 face each other and may be folded (in-folding).
  • the embodiment is not limited thereto.
  • FIGS. 11A and 11B distinct examples of antennas disposed in the first housing structure 1130 and the second housing structure 1140 are illustrated.
  • the antennas included in the electronic device 101 are different from the first surface of the first housing structure 1130 and the first surface of the second housing structure 1140 on which the flexible display 1150 is disposed (1130). ) and a conductive member disposed on the second surface of the second housing structure 1140 .
  • the second face of the first housing structure 1130 is substantially perpendicular to the first face of the first housing structure 1130 and all of the third faces parallel to the first face of the first housing structure 1130.
  • the second face of the second housing structure 1140 is the first face of the second housing structure 1140 and all of the third face parallel to the first face of the second housing structure 1140. It may be substantially vertical.
  • the first surface, the second surface, and the third surface of the first housing structure 1130 and the second housing structure 1140 may be referred to as front, side, and rear surfaces, respectively.
  • conductive member may form the second antenna 585 of the electronic device 101 .
  • a conductive member formed on a portion parallel to the folding axis A may form the first antenna 580 of the electronic device 101 .
  • one or more conductive members formed on a portion including a corner among the corners of the side surface of the first housing structure 1130 are configured to form a second antenna 585 of the electronic device 101. ) can be formed. Referring to FIG. 11A,
  • a corner of the second housing structure 1140 is controlled by the folding axis A of the first housing structure 1130 and the second housing structure 1140 by the hinge structure.
  • One or more conductive members formed on a portion including one corner symmetrical with one corner of the first housing structure 1130 where the two antennas 585 are formed may form the first antenna 580 of the electronic device 101.
  • the first antenna 580 and the second antenna 585 may overlap at least a portion when viewed from the top of the third surface in a folded state.
  • the electronic device 101 may activate antennas based on a first state (or EPA state).
  • a first state or EPA state
  • radio signals having the same phase may be simultaneously radiated from the antennas 580 and 585.
  • the electronic device ( 101) may communicate with an external electronic device using antennas 580 and 585.
  • the electronic device 101 In the unfolding state (eg, state 1110), according to an embodiment, the electronic device 101 is in a different state (eg, ASDiv state or the first antenna 580) distinct from the first state. In the third state only activated), the electronic device 101 may selectively activate one of the antennas. For example, in response to identifying the transition from the folded state to the unfolded state, the electronic device 101 switches from the first state to the second state and/or the third state, and the antennas 580 and 585 Any of them can be disabled. The electronic device 101 that has deactivated one of the antennas 580 and 585 can keep the other one of the antennas 580 and 585 active. The transition between the folded state and the unfolded state may be detected by a hall sensor included in the electronic device 101 in one embodiment.
  • the electronic device 101 switches to the other state in response to identifying an external object (eg, a hand) contacting the electronic device 101, and among the antennas Either one can be selectively activated.
  • an external object eg, a hand
  • the electronic device 101 in response to identifying an external object that is in contact with the second housing structure 1140 in the unfolded state and/or the folded state, the electronic device 101 is directed to the first housing structure 1130 disposed thereon. 2 can switch to the second state of activating the antenna 585.
  • Detecting an external object such as a hand may be performed by, for example, a grip sensor included in the electronic device 101, a receiver 1115, and/or a communication processor (e.g., the communication processor 505 of FIG. 5). ) can be performed.
  • the electronic device 101 may identify an external object contacting the first antenna 580. For example, in response to identifying the activation of the receiver 1115 according to a call setup between the electronic device 101 and the external electronic device, the electronic device 101 contacts the external device 1115. An object (eg, the user's head) can be identified.
  • the electronic device 101 uses a power splitting circuit (eg, the power splitting circuit 510 of FIG. 5 ) in switching between the first state and the third state. Impedance mismatch that occurs can be compensated for. As the impedance mismatch is compensated for, the electronic device 101 can secure the performance of the antennas based on the external object and the posture of the electronic device 101 such as an unfolded state or a folded state. For example, from a third state in which the electronic device 101 activates the first antenna 580 based on an external object contacting the first antenna 580, a second state in which the second antenna 585 is activated By switching to the state, the insertion loss can be reduced.
  • a power splitting circuit eg, the power splitting circuit 510 of FIG. 5
  • the electronic device 101-1 of FIG. 12 may be an example of the electronic device 101 of FIGS. 1 and/or 5 and/or an example of the electronic device 200 of FIGS. 2 to 4 .
  • the electronic device 101-1 includes a first housing structure 210 and a second housing structure 220 rotatably connected to each other by a hinge structure including a folding axis A. can do.
  • the unfolded state means a state in which the angle between the first housing structure 210, the hinge structure, and the second housing structure 220 substantially coincides with 180 degrees.
  • the folded state may mean a state in which the front surface of the first housing structure 210 and the front surface of the second housing structure 220 face each other. Since the electronic device 101-1 of FIG. 12 corresponds to an example of the electronic device 200 of FIGS. 2 to 4 , a description overlapping with that of FIGS. 2 to 4 will be omitted.
  • the electronic device 101-1 includes a combination of a first antenna 580-1 and a second antenna 585-1 corresponding to the first antenna 580-1, or Other combinations of the first antenna 580-2 and the second antenna 585-2 corresponding to the first antenna 580-2 may be included.
  • the electronic device 101 - 1 may activate antennas based on the first state (or EPA state). For example, in response to identifying switching from a folded state to an unfolded state or identifying an external object contacting at least one of antennas of the electronic device 101-1 in a folded state, the electronic device 101 may switch to another state (eg, a second state and/or a third state) distinct from the first state. As another example, in response to identifying the switching from the unfolded state to the folded state, the electronic device 101 can switch to the first state and activate all of the corresponding antennas.
  • the first state or EPA state
  • the power division circuit included in the electronic device 101-1 (eg, the power division circuit 510 of FIG. 5)
  • the impedance of the power divider circuit may be adjusted to an impedance that satisfies an impedance matching condition in a state after switching among the first state to the third state.
  • FIG. 13 is an exemplary diagram illustrating the arrangement of antennas 580 and 585 included in the electronic device 101-2 according to an embodiment.
  • the electronic device 101 - 2 of FIG. 13 may be an example of the electronic device 101 of FIGS. 1 and/or 5 .
  • an electronic device 101-2 having the form of glasses and/or a wearable device such as a head-mounted device (HMD) may be formed.
  • HMD head-mounted device
  • the electronic device 101-2 may include a first antenna 580 formed on a portion of a housing corresponding to a temple of eyeglasses.
  • the electronic device 101-2 may include a second antenna 585 overlapping a first antenna 580 on a portion of the housing.
  • the second antenna 585 may be connected to the electronic device 101 - 2 through the feed point 1310 .
  • each of the first antenna 580 and the second antenna 585 may be formed at any one of tips, rims, and/or temples of eyeglasses.
  • the electronic device 101-2 may selectively activate and/or simultaneously control the first antenna 580 and the second antenna 585 (e.g., the power splitting circuit of FIG. 5).
  • a division circuit 510) may be included.
  • the electronic device 101-2 operates on the second antenna 585.
  • the electronic device 101 - 2 may switch to a third state in which the first antenna 580 is activated among the first antenna 580 and the second antenna 585 .
  • the electronic device 101-2 controls a power divider circuit to compensate for impedance mismatch caused by switching from the first state to the third state. can do.
  • the electronic device 101 - 3 of FIG. 14 may be an example of the electronic device 101 of FIGS. 1 and/or 5 .
  • an electronic device 101 - 3 may include a first housing structure 1430 and a second housing structure 1440 .
  • the first housing structure 1430 can have acceptable dimensions within the opening of the second housing structure 1440 .
  • the electronic device 101 - 3 may include a flexible display 1450 disposed on one surface of the second housing structure 1440 and one surface of the first housing structure 1430 .
  • the volume of the inner space of the first housing structure 1430 and the second housing structure 1440 may increase.
  • the area of the flexible display 1450 exposed to the outside may increase.
  • the first housing structure 1430 may move in the +y direction or -y direction of FIG. 14 within a specified distance from the second housing structure 1440 .
  • the first housing structure 1430 included in the second housing structure 1440 As a state in which a portion of is maximized, it can be referred to as a slide-in state.
  • the slide-in state may refer to a state in which the first housing structure 1430 cannot slide into the second housing structure 1440 any longer due to the structure of the electronic device 101 - 3 .
  • State 1420 is a state in which a portion of the first housing structure 1430 included in the second housing structure 1440 is minimized as the first housing structure 1430 moves in the +y direction of FIG. 14 . As a result, it can be referred to as a slide-out state.
  • the slide-in state In the slide-in state, the area of the flexible display 1450 exposed to the outside can be minimized.
  • the slide-out state may refer to a state in which the first housing structure 1430 cannot slide any further away from the second housing structure 1440 due to the structure of the electronic device 101 - 3 . In the slide-out state, the area of the flexible display 1450 exposed to the outside can be maximized.
  • the electronic device 101-3 may have an intermediate state between the slide-in state and the slide-out state.
  • the electronic device 101 - 3 is a side surface of the second housing structure 1440 (eg, the front surface of the second housing structure 1440 where the flexible display 1450 is exposed). It may include a first antenna 580 formed on a portion of a surface perpendicular to the . According to an embodiment, the electronic device 101 - 3 may include a second antenna 585 formed on a portion of a side surface of the first housing structure 1430 . The electronic device 101 - 3 may include feed points 1460 and 1465 for providing electrical signals to the first antenna 580 and the second antenna 585 , respectively. Feed points 1460 and 1465 may be included in the first signal path 550 and the second signal path 555 of FIG. 5 .
  • a portion of the side surface of the first housing structure 1430 on which the second antenna 585 is formed is in a slide-in state 1410, and the second housing structure on which the first antenna 580 is formed ( 1440) may overlap a portion of the side.
  • a portion of the side surface of the first housing structure 1430 on which the second antenna 585 is formed is a portion of the side surface of the second housing structure 1440 on which the first antenna 580 is formed. It does not overlap and may be spaced apart from a part of the side surface of the second housing structure 1440 on which the first antenna 580 is formed.
  • the electronic device 101 - 3 uses a power splitting circuit (eg, the power splitting circuit 510 of FIG. 5 ), and the first antenna 580 in a slide-in state and/or a slide-out state. ) and the second antenna 585, impedance matching dependent on the positional relationship may be performed.
  • a power splitting circuit eg, the power splitting circuit 510 of FIG. 5
  • the electronic device 101 - 3 may activate both the first antenna 580 and the second antenna 585 based on the first state (or EPA state).
  • the electronic device 101-3 In the slide-in state, in response to identifying an external object in contact with the first antenna 580 or identifying activation of the receiver, the electronic device 101-3 operates the first antenna 580 and the second antenna ( 585), the second antenna 585 may be switched to a third state in which it is activated.
  • the electronic device 101-3 sets the impedance of the power dividing circuit to a first impedance corresponding to the first state ( ) to the second impedance (Z 0 ). Similar to the impedance matching in the switching between the unfolded state and the folded state in FIGS. 11A and 11B , the electronic device 101-3 uses a power splitting circuit to identify switching between the slide-in state and the slide-out state. In response to doing, impedance matching may be performed.
  • the electronic device 101 - 3 of FIG. 15 may be an example of the electronic device 101 of FIGS. 1 and/or 5 .
  • an electronic device 101 - 4 may include a first housing structure 1530 and a second housing structure 1540 .
  • the first housing structure 1530 may have a shape movable into the inner space of the second housing structure 1540 .
  • the electronic device 101 - 4 may include a flexible display 1550 covering one surface of the second housing structure 1540 and one surface of the first housing structure 1530 .
  • the first housing structure 1530 may move in the +x direction or -x direction of FIG. 15 within a specified distance from the second housing structure 1540 .
  • states 1510 and 1520 that are distinguished by movement of the first housing structure 1530 in the +x direction or the -x direction of FIG. 15 are shown.
  • the state 1510 is a state in which the first housing structure 1530 is maximally inserted into the second housing structure 1540 as the first housing structure 1530 moves in the -x direction of FIG. 15 , and may be referred to as a slide-in state.
  • the state 1520 is a state in which the first housing structure 1530 is pulled out of the second housing structure 1540 as much as possible as it moves in the +x direction of FIG. 15, and will be referred to as a slide-out state.
  • the electronic device 101-4 may have an intermediate state between the slide-in state and the slide-out state.
  • the electronic device 101 - 4 is a side surface of the second housing structure 1540 (eg, the front surface of the second housing structure 1540 where the flexible display 1550 is exposed). It may include a first antenna 580 formed on a portion of one surface perpendicular to the . According to an embodiment, the electronic device 101 - 4 may include a second antenna 585 formed on a portion of a side surface of the first housing structure 1530 . The electronic device 101 - 4 may include feed points 1560 and 1565 for providing electrical signals to the first antenna 580 and the second antenna 585 , respectively. Feed points 1560 and 1565 may be included in the first signal path 550 and the second signal path 555 of FIG. 5 .
  • the electronic device 101-4 uses a power splitting circuit (eg, the power splitting circuit 510 of FIG. 5 ), The positional relationship of the first antenna 580 and the second antenna 585 (e.g., the distance between the first antenna 580 and the second antenna 585 that varies depending on the slide-in state and/or the slide-out state), and / or Selective activation of antennas based on an external object (eg, the user's hand and / or head) in contact with at least one of the first antenna 580 and the second antenna 585, and / or performing impedance matching can do.
  • a power splitting circuit e.g, the power splitting circuit 510 of FIG. 5
  • the positional relationship of the first antenna 580 and the second antenna 585 e.g., the distance between the first antenna 580 and the second antenna 585 that varies depending on the slide-in state and/or the slide-out state
  • Selective activation of antennas based on an external object eg, the user's hand and / or head
  • the electronic device 101-4 is based on a third state in which the first antenna 580 is activated among the first antenna 580 and the second antenna 585.
  • the power divider circuit can be controlled.
  • the electronic device 101-4 when switching from the slide-out state to the slide-in state 1510, the electronic device 101-4 is in the first state in which both the first antenna 580 and the second antenna 585 are activated. Based on the power splitting circuit can be controlled.
  • the impedance of the power divider circuit changes from the second impedance (Z 0 ) to the first impedance ( ) can be changed.
  • the electronic device may selectively activate at least one of the antennas based on an environment affecting the performance of the antennas.
  • an electronic device may include a power splitting circuit (eg, the power splitting circuit 510 of FIG. 5 ).
  • a power splitting circuit eg, the power splitting circuit 510 of FIG. 5
  • FIG. 16 an exemplary operation of controlling the power splitting circuit based on an environment in which an electronic device affects performance of antennas according to an embodiment will be described.
  • FIG. 16 is a flowchart illustrating an operation performed by an electronic device to control antennas according to an embodiment.
  • the electronic device of FIG. 16 may be an example of the electronic device 101 of FIGS. 1 and/or 5 .
  • the operation of FIG. 16 may be performed by the communication processor 505 of FIG. 5 and/or the processor 120 of FIG. 1 .
  • the electronic device may obtain data representing a state of the electronic device.
  • the data may include data representing the posture of the electronic device, such as a folded state, an unfolded state, a slide-in state, and/or a slide-out state.
  • the data may be used to identify one or more external objects (e.g., the user's hand and/or head) in contact with the electronic device, such as antenna gain, data indicating the state of the receiver, and/or sensor data of a grip sensor. may contain data.
  • the electronic device may perform operation 1610 based on a designated period.
  • the electronic device performs operation 1610 of a request to communicate with an external electronic device that is different from the electronic device (eg, a request to establish a call connection, a session for data communication, and/or a request to establish a session with a web browser). In response to identifying a request generated by running the same application).
  • an external electronic device e.g, a request to establish a call connection, a session for data communication, and/or a request to establish a session with a web browser.
  • the electronic device may identify whether the posture of the electronic device is in a folded state. Identification of the folding state may be performed based on the above description in FIGS. 2, 11A to 11B, and/or 12 .
  • the folded state may indicate a posture of an electronic device in which a plurality of antennas included in the electronic device overlap a designated area or more. 14 and 15 based on a slideable electronic device, the electronic device may identify whether the electronic device is in a slide-in state.
  • the electronic device may activate all of its antennas, according to an embodiment. For example, the electronic device may transmit and/or receive a signal having a designated phase using all of the antennas.
  • the antennas activated by the electronic device may include the first antenna 580 and the second antenna 585 of FIG. 5 .
  • Activating all of the antennas by the electronic device may include radiating radio signals having the same phase from the antennas, such as EPA.
  • Operation 1630 may be an example of the first state (or EPA state) described above.
  • the electronic device may adjust the impedance of the power splitting circuit to a first impedance corresponding to the first state. For example, as the impedance of the power divider circuit is adjusted to the first impedance, a phase shift based on 90 degrees may occur in the power divider circuit, and an impedance matching condition in the first state may be satisfied.
  • the electronic device may identify an external object contacting the electronic device.
  • the unfolded state may indicate a posture of an electronic device in which a plurality of antennas included in the electronic device overlap less than a designated area.
  • the electronic device may identify an external object in contact with the electronic device in response to identifying that the electronic device's posture is different from that in the slide-in state.
  • the electronic device may identify an external object contacting the electronic device based on at least one of the antenna gains of each of the antennas detected by the grip sensor and the communication processor (eg, the communication processor 505 of FIG. 5 ). .
  • the electronic device may identify contact of an external object. For example, based on a first sensor disposed adjacent to a first antenna in the electronic device, the electronic device may identify an external object.
  • the electronic device may identify whether a receiver of the electronic device is activated, according to an embodiment.
  • the electronic device may activate the receiver based on the establishment of the voice call. Activation of the receiver may cause a user of the electronic device to make contact between the electronic device and the user's head. For example, activation of the receiver may mean that contact between the electronic device and the user's head has occurred. For example, based on a second sensor disposed adjacent to a receiver and/or a second antenna in the electronic device, the electronic device may identify whether the receiver is activated.
  • the electronic device may activate a first antenna (or main antenna) among antennas.
  • Operation 1650 may be an example of the above-described third state.
  • the electronic device may deactivate a second antenna different from the first antenna among the antennas. Since any one of the antennas is selectively activated, the electronic device may adjust the impedance of the power splitting circuit to a second impedance different from the first impedance corresponding to a first state in which all of the antennas are activated. As the impedance of the power splitting circuit is adjusted to the second impedance, a phase shift based on another angle (eg, 70 degrees) different from 90 degrees occurs in the power splitting circuit, and the impedance matching condition in the third state is satisfied.
  • another angle eg, 70 degrees
  • the electronic device In response to the existence of an external object contacting the electronic device (1640-yes) and identifying an activated receiver (1660-no), in operation 1670, the electronic device, according to an embodiment, connects the antennas Among them, the second antenna (or sub-antenna) can be activated. For example, when the user responds to a voice call, the user may attach the electronic device to the head using the hand holding the electronic device. In the above example, the electronic device may activate the second antenna based on operation 1670. Operation 1670 may be an example of the above-described second state (or ASDiv state). In operation 1670, the electronic device may adjust the impedance of the power splitting circuit to the second impedance. As the impedance of the power splitting circuit is adjusted to the second impedance, the phase shift of the power splitting circuit and satisfaction of the impedance matching condition are as described above in operation 1650 .
  • 17A and 17B are graphs illustrating that an electronic device improves performance of antennas based on a power splitting circuit according to an exemplary embodiment.
  • FIGS. 17A to 17B and 18A to 18B are graphs illustrating that an electronic device improves performance of antennas based on a power splitting circuit according to an embodiment.
  • the electronic device of FIGS. 17A to 17B and 18A to 18B may be an example of the electronic device 101 of FIG. 1 .
  • the electronic devices of FIGS. 17A to 17B and 18A to 18B may include the power splitting circuit 510 of FIG. 5 .
  • FIGS. 17A to 17B and 18A to 18B in an electronic device foldable by housings, a plurality of antennas are provided by a power splitting circuit according to an embodiment. Graphs are shown for explaining the improvement in performance by adjusting the impedance related to the .
  • the x-axis of the graphs of FIGS. 17A to 17B and 18A to 18B may indicate frequency based on MHz, and the y-axis may indicate total radiation efficiency of the electronic device based on dB.
  • total radiation performance measured in a state in which a carrier aggregation (CA) function based on B71 and B2 of the LB band and B66 of the MB band is activated is shown.
  • FIGS. 17B and 18B the total radiation performance measured in each state in which the CA function based on B13 of the LB band and B66 of the MB band is activated is shown.
  • CA carrier aggregation
  • FIGS. 17A and 17B graphs measured according to whether an external object is in contact with the electronic device in a fully unfolded state are shown.
  • the graphs 1710, 1720, and 1740 show that the electronic device uses all of the frequency bands B2 and B66 only with the main antenna (eg, the first antenna 580 in FIG. 5).
  • the main antenna eg, the first antenna 580 in FIG. 5
  • the graphs 1714, 1724, and 1744 are based on a sub-antenna (eg, the second antenna 585 of FIG. 5) that is different from the main antenna for the frequency band of B71 based on the power splitting circuit according to an embodiment.
  • the total radiation performance in the frequency band of B71 can be maximized when the electronic device uses the frequency band of B71 based on the sub-antenna. Comparing each of the graphs 1724 and 1744 with the graph 1714, radiation performance when using the B71 band based on the sub-antenna in a state in which an external object is in contact with the electronic device can be relatively improved.
  • a graph 1730 represents total radiation performance when an electronic device uses an LB band (eg, B2 or B71) based on a main antenna.
  • a graph 1735 represents total radiation performance when the electronic device uses the LB band (eg, B2 and B71) based on the sub-antenna.
  • the graphs 1750, 1760, and 1780 show total radiation in a state in which the electronic device uses the frequency band of B66 based on the main antenna (eg, the first antenna 580 in FIG. 5). represents performance.
  • Graphs 1752, 1762, and 1782 show total radiation performance in a state in which the electronic device uses only the main antenna (eg, the first antenna 580 in FIG. 5) for all of the frequency bands B13 and B66. .
  • the graphs 1754, 1764, and 1784 are based on a sub-antenna (eg, the second antenna 585 of FIG. 5) that is different from the main antenna for the frequency band of B13 based on the power splitting circuit according to an embodiment.
  • the total radiation performance in the frequency band of B13 can be maximized when the electronic device uses the frequency band of B13 based on the sub-antenna. Comparing the graphs 1764 and 1784 with the graph 1754, radiation performance when using the B13 band based on the sub-antenna in a state in which an external object is in contact with the electronic device can be relatively improved.
  • a graph 1770 represents total radiation performance when the electronic device uses the LB band (eg, B13 band) based on the main antenna.
  • a graph 1775 represents total radiation performance when the electronic device uses the LB band (eg, B13 band) based on the sub-antenna.
  • FIGS. 18A and 18B graphs measured according to whether an external object is in contact with the electronic device in a completely folded state are shown.
  • graphs 1810, 1820, and 1830 show that the electronic device uses all of the frequency bands of B2 and B66 only with the main antenna (eg, the first antenna 580 in FIG. 5).
  • the graphs 1812, 1822, and 1832 show the total radiation performance in a state in which the electronic device uses only the main antenna (eg, the first antenna 580 in FIG. 5) for all of the frequency bands B71, B2, and B66.
  • the graphs 1814, 1824, and 1834 are based on a sub-antenna (eg, the second antenna 585 of FIG. 5) that is different from the main antenna for the frequency band of B71 based on the power splitting circuit according to an embodiment.
  • the total radiation performance in the frequency band of B71 can be maximized when the electronic device uses the frequency band of B71 based on the sub-antenna. For example, as the electronic device uses the frequency band of B71 by switching from the main antenna to the sub antenna based on the power splitting circuit according to an embodiment, the total radiation performance in the frequency band of B71 can be improved. .
  • the graphs 1840, 1850, and 1860 show that the electronic device uses the frequency band of B66 based on the main antenna (eg, the first antenna 580 of FIG. 5).
  • the main antenna eg, the first antenna 580 of FIG. 5
  • the graphs 1842, 1852, and 1862 show total radiation performance in a state in which the electronic device uses only the main antenna (eg, the first antenna 580 in FIG. 5) for all of the frequency bands B13 and B66.
  • the graphs 1844, 1854, and 1864 are based on a sub-antenna (eg, the second antenna 585 of FIG. 5) that is different from the main antenna for the frequency band of B13 based on the power splitting circuit according to an embodiment.
  • the total radiation performance in the frequency band of B13 is based on the sub-antenna in which the electronic device is activated using the power splitting circuit according to an embodiment. Thus, when using the frequency band of B13, it can be maximized. Comparing the graphs 1854 and 1864 with the graph 1844, as the electronic device switches the antenna corresponding to the B13 band to the sub-antenna based on identifying an external object contacting the electronic device, the total radiation can improve performance.
  • an electronic device e.g., the electronic device 101 of FIG. 1 and/or FIG. 5 according to an embodiment includes a first antenna (e.g., the first antenna 580 of FIG. 5). )), a first impedance matching circuit corresponding to the first antenna (eg, the first phase shifting circuit 520 of FIG. 5 ), a second antenna (eg, the second antenna 585 of FIG. 5 ) )), a second impedance matching circuit corresponding to the second antenna (eg, the second phase shift circuit 525 of FIG. 5), a switch connected to the first impedance matching circuit and the second impedance matching circuit (eg, The switch 515 of FIG. 5 ) and a processor controlling the switch (eg, the communication processor 505 of FIG.
  • the processor in a first state in which the first antenna and the second antenna are activated based on a designated phase, controls the switch to determine the impedances of the first impedance matching circuit and the second impedance matching circuit. It can be configured to adjust with impedance.
  • the processor and in a second state in which the first antenna of the first antenna and the second antenna is activated, controls the switch to change the impedance of the first impedance matching circuit to a second impedance different from the first impedance. It can be configured to adjust with impedance.
  • the electronic device further includes an amplifier, and the switch, in the first state, operates the amplifier (eg, the first amplifier and/or the second amplifier 564 of FIG. 5 ), electrically connected to the first node of the first node and the second node of the first impedance matching circuit, and electrically connecting the amplifier to the third node of the second impedance matching circuit, and in the second state,
  • the amplifier may be electrically connected to all of the first node and the second node, and electrically insulate the amplifier and the second impedance matching circuit (may electronically insulate).
  • the first impedance matching circuit may be disposed between the first node and a fourth node electrically connected to at least one filter for filtering an electrical signal related to the first antenna, such that the first node and A first block (eg, the first block 615 of FIGS. 6A to 6C) adjusting the phase of an electric signal transmitted between the fourth node according to the designated phase, and the second node and the fourth node A second block disposed between nodes and adjusting the impedance of the first impedance matching circuit to the second impedance based on the electrical connection between the amplifier and the second node in the second state (eg, The second block 625 of FIGS. 6A to 6C).
  • a first block eg, the first block 615 of FIGS. 6A to 6C
  • a second block disposed between nodes and adjusting the impedance of the first impedance matching circuit to the second impedance based on the electrical connection between the amplifier and the second node in the second state (eg, The second block 625 of FIGS. 6A
  • the first block of the first impedance matching circuit may include a first capacitor including one end connected to the first node and the other end connected to the fourth node, one end connected to the first node, and a second inductor including a first inductor including a grounded other end, one end connected to the fourth node, and a grounded other end, wherein the second block of the first impedance matching circuit comprises: It may include a second capacitor including one terminal connected to node 2 and the other terminal connected to the fourth node, and having a capacitance that is half of the capacitance of the first capacitor.
  • the first block of the first impedance matching circuit may include a first inductor including one end connected to the first node and the other end connected to the fourth node, one end connected to the first node, and a first capacitor including the other end grounded, one end connected to the fourth node, and a second capacitor including the other end grounded, wherein the second block of the first impedance matching circuit comprises the A second inductor including one end connected to node 2 and the other end connected to the fourth node and having an inductance that is a multiple of the inductance of the first inductor may be included.
  • the electronic device further includes an amplifier, and the switch electrically connects the amplifier to a first node of the first impedance matching circuit in the second state, and the first impedance matching circuit.
  • a second node of the circuit may be electrically connected to a ground node, electrically insulate the amplifier and the second impedance matching circuit, and electrically insulate the second node and the ground node in the first state.
  • the first impedance matching circuit may be disposed between the first node and a fourth node electrically connected to at least one filter for filtering an electrical signal related to the first antenna, such that the first node and A first block that adjusts a phase of an electrical signal transmitted between the fourth nodes according to the specified phase, and disposed between the second node and a fifth node of the first block, wherein the first block in the second state A second block for adjusting the impedance of the first impedance matching circuit to the second impedance based on the electrical connection between the amplifier and the second node may be included.
  • the first block of the first impedance matching circuit may include a first inductor including one end connected to the first node and the other end connected to the fifth node, one end connected to the fifth node, and the other end connected to the fifth node.
  • a second block of the first impedance matching circuit includes a second inductor including the other end connected to a fourth node, and a first capacitor including one end connected to the fifth node and the other end grounded, A second capacitor including one end connected to the second node and the other end connected to the fifth node, and having a capacitance that is 1/3 of the capacitance of the first capacitor.
  • the first block of the first impedance matching circuit may include a first capacitor including one end connected to the first node and the other end connected to the fifth node, one end connected to the fifth node, and the other end connected to the fifth node.
  • a second block of the first impedance matching circuit includes a second capacitor including the other end connected to a fourth node, and a first inductor including one end connected to the fifth node and the other end grounded, A second inductor including one end connected to the second node and the other end connected to the fifth node, and having an inductance that is a multiple of the inductance of the first inductor.
  • the electronic device may include a first housing, a second housing, disposed between the first housing and the second housing, and rotatably connecting the first housing and the second housing by a folding shaft. (rotatably connecting), further comprising a hinge assembly, wherein the first antenna is disposed at an edge of the first housing separated in parallel from the hinge assembly, and the second antenna may be disposed at an edge of the second housing spaced apart in parallel with the hinge assembly.
  • the processor controls the switch based on the first state in response to identifying that a distance between an edge of the first housing and an edge of the second housing is within a specified range, and While controlling the switch based on the first state, the electronic device may switch from the first state to the second state in response to identifying an external object in contact with the electronic device.
  • the processor may control the switch based on the second state in response to identifying that a distance between an edge of the first housing and an edge of the second housing exceeds a specified threshold. there is.
  • the method of the electronic device may include an operation of identifying a distance between a first antenna and a second antenna supporting communication between the electronic device and an external electronic device.
  • the method includes activating a first impedance matching circuit of the first antenna and a second impedance matching circuit of the second antenna based on a specified phase and a first impedance in a first state in which the distance is less than a specified threshold. Actions may be included.
  • the method and in a second state in which the distance exceeds the specified threshold, the first impedance matching circuit and the second impedance matching circuit, based on a second impedance different from the first impedance, It may include an operation to selectively activate.
  • the operation of selectively activating any one of the first impedance matching circuit and the second impedance matching circuit may cause a receiver of the electronic device to detect an external object in contact with the electronic device. identifying whether the receiver is activated, and selectively activating the second impedance matching circuit among the first impedance matching circuit and the second impedance matching circuit based on the second impedance in a third state in which the receiver is activated.
  • the act of activating the first impedance matching circuit and the second impedance matching circuit based on the specified phase and the first impedance may include a first node and a second node of the first impedance matching circuit.
  • An operation of electrically connecting a third node among a first node, a third node, and a fourth node of the second impedance matching circuit to an amplifier, wherein in the third state, the first node, the The method may further include electrically isolating the second node and the amplifier, and electrically connecting all of the third node and the fourth node to the amplifier in the third state.
  • the identifying operation may be performed using a sensor included in the electronic device and detecting an angle between a first housing including the first antenna and a second housing including the second antenna, An operation of identifying the distance may be further included.
  • an electronic device includes a sensor, a first antenna (eg, the first antenna 580 in FIG. 5 ), and a first impedance matching circuit corresponding to the first antenna. (eg, the first impedance matching circuit 520 in FIG. 5 ), a second antenna (eg, the second antenna 585 in FIG. 5 ), and a second impedance matching circuit corresponding to the second antenna (eg, the second antenna 585 in FIG. 5 ).
  • a second impedance matching circuit 525 of), a switch connected to the first impedance matching circuit and the second impedance matching circuit (eg, the switch 515 of FIG. 5), and the switch based on the sensor may include a processor (eg, the communication processor 505 of FIG.
  • the processor in a first state in which all of the first antenna and the second antenna are activated, controls the switch to set all of the first impedance matching circuit and the second impedance matching circuit to a specified phase and a first impedance. It can be configured to activate based on The processor may, in the first state, in response to identifying an external object in contact with the electronic device using the sensor, from among the first impedance matching circuit and the second impedance matching circuit. It may be configured to switch the impedance of any one circuit to a second state in which the switch is controlled to adjust the second impedance to a second impedance different from the first impedance.
  • the electronic device further includes a receiver, and the processor is configured to identify whether the receiver is activated in response to identifying the external object, and to identify that the receiver is enabled. Based on, adjusting the impedance of the first impedance matching circuit of the first impedance matching circuit and the second impedance matching circuit to the second impedance, and based on identifying that the receiver is disabled, the Among the first impedance matching circuit and the second impedance matching circuit, an impedance of the second impedance matching circuit may be adjusted to the second impedance.
  • the first impedance matching circuit may include a first node electrically connected to an amplifier by the switch in the first state, a second node connected to a diplexer of the first antenna, and the A third node electrically connected to the amplifier in the second state by the switch controlled by the processor and electrically insulated from the amplifier in the first state may be included.
  • the first impedance matching circuit includes one end connected to the second node and the other end connected to the third node, and is electrically connected to the amplifier in the second state. It may include at least one circuit element for adjusting the impedance of the impedance matching circuit from the first impedance to the second impedance for impedance matching in the second state.
  • a method of an electronic device includes a first impedance matching circuit corresponding to the first antenna and a first impedance matching circuit corresponding to the first antenna in a first state in which all of the first and second antennas of the electronic device are activated. and activating both the first impedance matching circuit and the second impedance matching circuit based on the first impedance by controlling a switch connected to the second impedance matching circuit corresponding to the second antenna.
  • the method and in the first state, in response to identifying an external object in contact with the electronic device using a sensor of the electronic device, from the first state, the first impedance matching circuit and the second impedance matching circuit.
  • devices and components described in the embodiments include processors, controllers, arithmetic logic units (ALUs), digital signal processors, microcomputers, field programmable gate arrays (FPGAs), and programmable PLUs. logic unit), microprocessor, or any other device capable of executing and responding to instructions, one or more general purpose or special purpose computers.
  • the processing device may run an operating system (OS) and one or more software applications running on the operating system.
  • a processing device may also access, store, manipulate, process, and generate data in response to execution of software.
  • the processing device includes a plurality of processing elements and/or a plurality of types of processing elements. It can be seen that it can include.
  • a processing device may include a plurality of processors or a processor and a controller. Other processing configurations are also possible, such as parallel processors.
  • Software may include a computer program, code, instructions, or a combination of one or more of the foregoing, which configures a processing device to operate as desired or processes independently or collectively. You can command the device.
  • the software and/or data may be embodied in any tangible machine, component, physical device, computer storage medium or device to be interpreted by or to provide instructions or data to a processing device. there is.
  • Software may be distributed on networked computer systems and stored or executed in a distributed manner.
  • Software and data may be stored on one or more computer readable media.
  • the method according to an embodiment may be implemented in the form of program instructions that can be executed through various computer means and recorded on a computer readable medium.
  • the medium may continuously store a program executable by a computer or temporarily store the program for execution or download.
  • the medium may be various recording means or storage means in the form of a single or combined hardware, but is not limited to a medium directly connected to a certain computer system, and may be distributed on a network. Examples of the medium include magnetic media such as hard disks, floppy disks and magnetic tapes, optical recording media such as CD-ROM and DVD, magneto-optical media such as floptical disks, and ROM, RAM, flash memory, etc. configured to store program instructions.
  • examples of other media include recording media or storage media managed by an app store that distributes applications, a site that supplies or distributes various other software, and a server.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Telephone Set Structure (AREA)

Abstract

일 실시예에 따른 전자 장치(electronic device)는, 제1 안테나, 상기 제1 안테나에 대응하는 제1 임피던스 매칭 회로(phase shifting circuitry), 제2 안테나, 상기 제2 안테나에 대응하는 제2 임피던스 매칭 회로, 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로에 연결된 스위치, 및 상기 스위치를 제어하는 프로세서를 포함하고, 상기 프로세서는, 상기 제1 안테나 및 상기 제2 안테나가 지정된 위상에 기반하여 활성화되는 제1 상태에서, 상기 스위치를 제어하여 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로의 임피던스를, 제1 임피던스로 조절하고, 및 상기 제1 안테나 및 상기 제2 안테나 중 상기 제1 안테나가 활성화되는 제2 상태에서, 상기 스위치를 제어하여 상기 제1 임피던스 매칭 회로의 임피던스를, 상기 제1 임피던스와 상이한 제2 임피던스로 조절할 수 있다. 이외에 다양한 실시 예들이 가능할 수 있다.

Description

안테나들의 활성화에 따른 임피던스 매칭을 수행하기 위한 전자 장치 및 그 방법
본 개시는 안테나들의 활성화에 따른 임피던스 매칭을 수행하기 위한 전자 장치 및 그 방법에 관한 것이다. 보다 구체적으로, 본 개시는, 복수의 안테나들에 연결된 전력 분할 회로를 이용하여 복수의 안테나들 중 적어도 하나의 위상, 및/또는 임피던스를 조절하는 전자 장치와 관련될 수 있다.
무선 통신 기술의 발전에 따라, 전자 장치에 포함된 안테나(antenna)의 개수 및/또는 형태가 다양화되고 있다(is diversified). 전자 장치는 하나 이상의 안테나들을 이용하여, 음성 신호 및/또는 데이터(예, 메시지, 사진, 동영상, 음악 파일 또는 게임)를 포함하는 RF(Radio Frequency) 신호를 송신 및/또는 수신할 수 있다. 전자 장치에 포함된 안테나의 개수 및/또는 형태는, 전자 장치의 폼 팩터(form factor)에 따라 설계될 수 있다.
전자 장치가 복수의 안테나에 동시에 전력 공급 시, 전력이 공급되는 안테나 개수에 따라 임피던스 매칭을 가변할 경우 삽입 손실이 발생하여 안테나의 성능이 저하될 수 있다.
전자 장치가 복수의 안테나들을 포함함에 따라, 안테나에 기반하는 무선 통신 성능을 저해하는 요인에 의해 안테나의 성능이 저하될 수 있다.
일 실시예(an embodiment)에 따른, 전자 장치는 복수의 안테나들에 연결된 전력 분할 회로를 이용하여 복수의 안테나들 중 적어도 하나의 위상, 및/또는 임피던스를 조절할 수 있다.
본 문서에서 이루고자 하는 기술적 과제는 상술한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
일 실시예(an embodiment)에 따른 전자 장치는, 제1 안테나, 상기 제1 안테나에 대응하는 제1 임피던스 매칭 회로(phase shifting circuitry), 제2 안테나, 상기 제2 안테나에 대응하는 제2 임피던스 매칭 회로, 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로에 연결된 스위치, 및 상기 스위치를 제어하는 프로세서를 포함할 수 있다. 상기 프로세서는, 상기 제1 안테나 및 상기 제2 안테나가 지정된 위상에 기반하여 활성화되는 제1 상태에서, 상기 스위치를 제어하여 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로의 임피던스를, 제1 임피던스로 조절하도록, 구성될 수 있다. 상기 프로세서는, 상기 제1 안테나 및 상기 제2 안테나 중 상기 제1 안테나가 활성화되는 제2 상태에서, 상기 스위치를 제어하여 상기 제1 임피던스 매칭 회로의 임피던스를, 상기 제1 임피던스와 상이한 제2 임피던스로 조절하도록, 구성될 수 있다.
일 실시예에 따른, 전자 장치의 방법은, 상기 전자 장치 및 외부 전자 장치 사이의 통신을 지원하는 제1 안테나 및 제2 안테나 사이의 거리를 식별하는 동작을 포함할 수 있다. 상기 방법은, 상기 거리가 지정된 임계치 미만인 제1 상태에서, 상기 제1 안테나의 제1 임피던스 매칭 회로, 및 상기 제2 안테나의 제2 임피던스 매칭 회로를, 지정된 위상 및 제1 임피던스에 기반하여 활성화하는 동작을 포함할 수 있다. 상기 방법은, 및 상기 거리가 상기 지정된 임계치를 초과하는 제2 상태에서, 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로 중 어느 한 회로를, 상기 제1 임피던스와 상이한 제2 임피던스에 기반하여 선택적으로 활성화하는 동작을 포함할 수 있다.
일 실시예에 따른, 전자 장치(electronic device)는, 센서, 제1 안테나, 상기 제1 안테나에 대응하는 제1 임피던스 매칭 회로, 제2 안테나, 상기 제2 안테나에 대응하는 제2 임피던스 매칭 회로를 포함하고, 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로에 연결된 스위치, 및 상기 센서에 기반하여 상기 스위치를 제어하는 프로세서를 포함할 수 있다. 상기 프로세서는, 상기 제1 안테나 및 상기 제2 안테나 전부가 활성화된 제1 상태에서, 상기 스위치를 제어하여, 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로 전부를 지정된 위상 및 제1 임피던스에 기반하여 활성화하도록, 구성될 수 있다. 상기 프로세서는, 및 상기 제1 상태에서, 상기 센서를 이용하여 상기 전자 장치에 접촉된 외부 객체를 식별하는 것에 응답하여, 상기 제1 상태로부터, 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로 중 어느 한 회로의 임피던스를, 상기 스위치를 제어하여, 상기 제1 임피던스와 상이한 제2 임피던스로 조절하는 제2 상태로 전환하도록, 구성될 수 있다.
일 실시예에 따른, 전자 장치의 방법은, 상기 전자 장치의 제1 안테나 및 제2 안테나 전부가 활성화된 제1 상태에서, 상기 제1 안테나에 대응하는 제1 임피던스 매칭 회로 및 상기 제2 안테나에 대응하는 제2 임피던스 매칭 회로에 연결된 스위치를 제어하여, 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로 전부를 제1 임피던스에 기반하여 활성화하는 동작을 포함할 수 있다. 상기 방법은, 및 상기 제1 상태에서, 상기 전자 장치의 센서를 이용하여 상기 전자 장치에 접촉된 외부 객체를 식별하는 것에 응답하여, 상기 제1 상태로부터, 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로 중 어느 한 회로의 임피던스를, 상기 스위치를 제어하여, 상기 제1 임피던스와 상이한 제2 임피던스로 조절하는 제2 상태로 전환하는 동작을 포함할 수 있다.
일 실시예에 따른 전자 장치는, 복수의 안테나들을 제어함에 있어서, 활성화된 안테나에 기반하는 임피던스 매칭에 기반하여 전력 분할 회로의 삽입 손실을 감소시킬 수 있다.
일 실시예에 따른 전자 장치는, 안테나에 기반하는 무선 통신 성능을 저해하는 요인에 의한 복수의 안테나들의 성능의 저하를 감소시킬 수 있다.
본 개시에서 얻을 수 있는 효과는 상술한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은, 일 실시예에 따른, 네트워크 환경 내의 전자 장치의 블록도이다.
도 2는 일 실시예에 따른, 전자 장치의 펼쳐진 상태를 도시한 도면이다.
도 3은 일 실시예에 따른, 전자 장치의 접힌 상태를 도시한 도면이다.
도 4a 내지 도 4b는, 일 실시예에 따른, 전자 장치의 완전히 펼쳐진 상태(unfolded status) 또는 일부 펼쳐진 중간 상태(intermediate status)의 일 예를 나타내는 사시도이다.
도 5는, 일 실시예(an embodiment)에 따른, 전자 장치의 블록도이다.
도 6a 내지 도 6c는 일 실시예에 따른 전자 장치에 포함된 전력 분할 회로의 예시적인 블록도들이다.
도 7a 내지 도 7d는 도 6a의 전력 분할 회로의 예시적인 회로도이다.
도 8a 내지 도 8b는 도 6b의 전력 분할 회로의 예시적인 회로도이다.
도 9a 내지 도 9b는 도 6c의 전력 분할 회로의 예시적인 회로도이다.
도 10a 내지 도 10b는 일 실시예에 따른 전자 장치에 포함된 전력 분할 회로에서의 삽입 손실(insertion loss)을 설명하기 위한 예시적인 그래프이다.
도 11a 내지 도 11b는 일 실시예에 따른 전자 장치에 포함된 안테나들의 배치를 설명하기 위한 예시적인 도면들이다.
도 12는 일 실시예에 따른 전자 장치에 포함된 안테나들의 배치를 설명하기 위한 예시적인 도면이다.
도 13은 일 실시예에 따른 전자 장치에 포함된 안테나들의 배치를 설명하기 위한 예시적인 도면이다.
도 14는 일 실시예에 따른 전자 장치에 포함된 안테나들의 배치를 설명하기 위한 예시적인 도면이다.
도 15는 일 실시예에 따른 전자 장치에 포함된 안테나들의 배치를 설명하기 위한 예시적인 도면이다.
도 16은 일 실시예에 따른 전자 장치가 안테나들을 제어하기 위하여 수행하는 동작을 설명하기 위한 흐름도이다.
도 17a 내지 도 17b는, 일 실시예에 따른 전자 장치가 전력 분할 회로에 기반하여 안테나들의 성능을 개선함을 설명하기 위한 그래프들이다.
도 18a 내지 도 18b는, 일 실시예에 따른 전자 장치가 전력 분할 회로에 기반하여 안테나들의 성능을 개선함을 설명하기 위한 그래프들이다.
이하, 본 문서의 다양한 실시예들이 첨부된 도면을 참조하여 설명된다.
단수 형 "a", "an" 및 "the"는, 문맥이 명백하게 달리 지시하지 않는 한, 복수 지시 대상을 참조하는 것으로 이해되어야 한다. 따라서, 예를 들어 "구성요소 표면(a component surface)"은 하나 이상의 표면들을 참조할 수 있다.
본 문서의 다양한 실시 예들 및 이에 사용된 용어들은 개시된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 및/또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및/또는 B 중 적어도 하나", "A, B 또는 C" 또는 "A, B 및/또는 C 중 적어도 하나" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", "첫째" 또는 "둘째" 등의 표현들은 해당 구성요소들을, 순서 또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에 "(기능적으로 또는 통신적으로) 연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제 3 구성요소)를 통하여 연결될 수 있다.
본 문서에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구성된 유닛을 포함하며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로 등의 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 모듈은 ASIC(application-specific integrated circuit)으로 구성될 수 있다.
이하, 본 개시의 다양한 실시예들이 첨부된 도면을 참조하여 기재될 수 있다
도 1은, 다양한 실시예들에 따른, 네트워크 환경(100) 내의 전자 장치(101)의 블록도이다.
도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제 1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제 2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 모듈(150), 음향 출력 모듈(155), 디스플레이 모듈(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 연결 단자(178), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 연결 단자(178))가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들(예: 센서 모듈(176), 카메라 모듈(180), 또는 안테나 모듈(197))은 하나의 구성요소(예: 디스플레이 모듈(160))로 통합될 수 있다.
프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 저장하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일실시예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치(101)가 메인 프로세서(121) 및 보조 프로세서(123)를 포함하는 경우, 보조 프로세서(123)는 메인 프로세서(121)보다 저전력을 사용하거나, 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다. 일실시예에 따르면, 보조 프로세서(123)(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능이 수행되는 전자 장치(101) 자체에서 수행될 수 있고, 별도의 서버(예: 서버(108))를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다.
메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서 모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.
프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들 웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.
입력 모듈(150)은, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈(150)은, 예를 들면, 마이크, 마우스, 키보드, 키(예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다.
음향 출력 모듈(155)은 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 모듈(155)은, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.
디스플레이 모듈(160)은 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈(160)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일실시예에 따르면, 디스플레이 모듈(160)은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다.
오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일실시예에 따르면, 오디오 모듈(170)은, 입력 모듈(150)을 통해 소리를 획득하거나, 음향 출력 모듈(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102))(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다.
센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일실시예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(177)는 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일실시예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일실시예에 따르면, 연결 단자(178)는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일실시예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일실시예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일실시예에 따르면, 전력 관리 모듈(188)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.
배터리(189)는 전자 장치(101)의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일실시예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108)) 간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일실시예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(198)(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워크) 또는 제 2 네트워크(199)(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치(104)와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 또는 인증할 수 있다.
무선 통신 모듈(192)은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈(192)은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈(192)은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈(192)은 전자 장치(101), 외부 전자 장치(예: 전자 장치(104)) 또는 네트워크 시스템(예: 제 2 네트워크(199))에 규정되는 다양한 요구사항을 지원할 수 있다. 일실시예에 따르면, 무선 통신 모듈(192)은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다.
안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일실시예에 따르면, 안테나 모듈(197)은 기판(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일실시예에 따르면, 안테나 모듈(197)은 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈(197)의 일부로 형성될 수 있다.
다양한 실시예에 따르면, 안테나 모듈(197)은 mmWave 안테나 모듈을 형성할 수 있다. 일실시예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 1 면(예: 아래 면)에 또는 그에 인접하여 배치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제 2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다.
상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일실시예에 따르면, 명령 또는 데이터는 제 2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일실시예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치(101)는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시예에 있어서, 외부의 전자 장치(104)는 IoT(internet of things) 기기를 포함할 수 있다. 서버(108)는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일실시예에 따르면, 외부의 전자 장치(104) 또는 서버(108)는 제 2 네트워크(199) 내에 포함될 수 있다. 전자 장치(101)는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다.
도 2는 일 실시예에 따른, 전자 장치의 펼쳐진 상태를 도시한 도면이다.
도 3은 일 실시예에 따른, 전자 장치의 접힌 상태를 도시한 도면이다.
도 4a 내지 도 4b는, 일 실시예에 따른, 전자 장치의 완전히 펼쳐진 상태(unfolded status) 또는 일부 펼쳐진 중간 상태(intermediate status)의 일 예를 나타내는 사시도이다.
도 2 내지 도 4의 전자 장치(200)는, 도 1에 도시된 전자 장치(101)의 일 예시로서, 접힘 가능한(foldable or bendable) 전자 장치일 수 있다.
도 4a 내지 도 4b를 참고하면, 서로에 대하여 직교하는 X축, Y축 및 Z축으로 정의되는 공간 좌표계가 도시된다. 여기서 X축은 전자 장치의 폭 방향, Y축은 전자 장치의 길이 방향, Z축은 전자 장치의 높이(또는 두께) 방향을 나타낼 수 있다. 이하 후술하는 설명에서 '제 1 방향'이라 함은 상기 Z축과 평행한 방향을 의미할 수 있다.
도 2 및 도 3을 참조하면, 일 실시 예에서, 전자 장치(200)는, 폴더블 하우징(201), 및 상기 폴더블 하우징(201)에 의해 형성된 공간 내에 배치된 플렉서블(flexible) 또는 폴더블(foldable) 디스플레이(250)(이하, 줄여서, "디스플레이"(250))(예: 도 1의 표시 장치(160))를 포함할 수 있다. 일 실시예에 따르면, 상기 디스플레이(250)가 배치된 면(또는 디스플레이(250)가 전자 장치(200)의 외부에서 보여지는 면)을 전자 장치(200)의 전면으로 정의할 수 있다. 그리고, 상기 전면의 반대 면을 전자 장치(200)의 후면으로 정의할 수 있다. 또한, 전면과 후면 사이의 공간을 둘러싸는 면을 전자 장치(200)의 측면으로 정의할 수 있다.
다양한 실시예들에 따르면, 상기 폴더블 하우징(201)은, 제 1 하우징 구조(210), 센서 영역(222)을 포함하는 제 2 하우징 구조(220), 제 1 후면 커버(215), 제 2 후면 커버(225) 및 힌지 구조(230, hinge structure)를 포함할 수 있다. 여기서, 힌지 구조(230)는 상기 폴더블 하우징(201)의 접힘 가능한 부분을 커버하는 힌지 커버를 포함할 수 있다. 전자 장치(200)의 폴더블 하우징(201)은 도 2 및 도 3에 도시된 형태 및 결합으로 제한되지 않으며, 다른 형상이나 부품의 조합 및/또는 결합에 의해 구현될 수 있다. 예를 들어, 다른 실시 예에서는, 제 1 하우징 구조(210)와 제 1 후면 커버(215)가 일체로 형성될 수 있고, 제 2 하우징 구조(220)와 제 2 후면 커버(225)가 일체로 형성될 수 있다.
다양한 실시예들에 따르면, 제 1 하우징 구조(210)는 힌지 구조(230)에 연결되며, 제 1 방향으로 향하는 제 1 면, 및 제 1 방향과 반대인 제 2 방향으로 향하는 제 2 면을 포함할 수 있다. 제 2 하우징 구조(220)는 힌지 구조(230)에 연결되며, 제 3 방향으로 향하는 제 3 면, 및 상기 제 3 방향과 반대인 제 4 방향으로 향하는 제 4 면을 포함할 수 있다. 제 2 하우징 구조(220)는 힌지 구조(230)를 중심으로 제 1 하우징 구조(210)에 대해 회전할 수 있다. 전자 장치(200)는 접힌 상태(folded status) 또는 펼쳐진 상태(unfolded status)로 가변할 수 있다.
일 실시예에 따르면, 상기 전자 장치(200)는 완전히 접힌(fully folded) 상태에서 상기 제 1 면이 상기 제 3 면에 대면할 수 있으며, 완전히 펼쳐진(fully unfolded) 상태에서 상기 제 3 방향이 상기 제 1 방향과 동일할 수 있다.
다양한 실시예들에 따르면, 제 1 하우징 구조(210)와 제 2 하우징 구조(220)는 폴딩 축(A)을 중심으로 양측에 배치되고, 상기 폴딩 축 A에 대하여 전체적으로 대칭인 형상을 가질 수 있다. 후술하는 바와 같이, 제 1 하우징 구조(210) 및 제 2 하우징 구조(220)는 전자 장치(200)의 상태가 펼쳐진 상태(unfolded status)인지, 접힌 상태(folded status)인지, 또는 일부 펼쳐진(또는 일부 접힌) 중간 상태(intermediate status)인지 여부에 따라 서로 이루는 각도나 거리가 달라질 수 있다. 일 실시예에 따르면, 제 2 하우징 구조(220)는, 제 1 하우징 구조(210)와 달리, 다양한 센서들이 배치되는 상기 센서 영역(222)을 추가로 포함하지만, 이외의 영역에서는 상호 대칭적인 형상을 가질 수 있다.
다양한 실시예들에 따르면, 도 2에 도시된 것과 같이, 제 1 하우징 구조(210)와 제 2 하우징 구조(220)는 디스플레이(200)를 수용하는 리세스를 함께 형성할 수 있다. 일 실시예에 따르면, 상기 센서 영역(222)으로 인해, 상기 리세스는 폴딩 축(A)에 대해 수직한 방향으로 서로 다른 2개 이상의 폭을 가질 수 있다. 일 실시예에 따르면, 상기 리세스는 제 1 하우징 구조(210) 중 폴딩 축(A)에 평행한 제 1 부분(210a)과 제 2 하우징 구조(220) 중 센서 영역(222)의 가장자리에 형성되는 제 1 부분(220a) 사이의 제 1 폭(w1)을 가질 수 있다, 상기 리세스는, 제 1 하우징 구조(210)의 제 2 부분(210b)과 제 2 하우징 구조(220) 중 센서 영역(222)에 해당하지 않으면서 폴딩 축 A에 평행한 제 2 부분(220b)에 의해 형성되는 제 2 폭(w2)을 가질 수 있다. 이 경우, 제 2 폭(w2)은 제 1 폭(w1)보다 길게 형성될 수 있다. 일 실시예에 따르면, 상기 제 2 하우징 구조(220)의 제 1 부분(220a) 및 제 2 부분(220b)은 상기 폴딩 축 A로부터의 거리가 서로 상이할 수 있다. 상기 리세스의 폭은 도시된 예시로 한정되지 아니한다. 또 다른 실시예에서, 상기 센서 영역(222)의 형태 또는 제 1 하우징 구조(210) 및 제 2 하우징 구조(220)의 비대칭 형상을 갖는 부분에 의해 리세스는 복수 개의 폭을 가질 수 있다. 다양한 실시예들에 따르면, 상기 센서 영역(222)은 제 2 하우징 구조(220)의 일 코너에 인접하여 소정 영역을 가지도록 형성될 수 있다. 다만 센서 영역(222)의 배치, 형상, 및 크기는 도시된 예시에 한정되지 아니한다. 예를 들어, 다른 실시 예에서 센서 영역(222)은 제 2 하우징 구조(220)의 다른 코너 혹은 상단 코너와 하단 코너 사이의 임의의 영역에 제공될 수 있다. 일 실시 예에서, 전자 장치(200)에 내장된 다양한 기능을 수행하기 위한 부품들(components)이 센서 영역(222)을 통해, 또는 센서 영역(222)에 마련된 하나 이상의 개구(opening)를 통해 전자 장치(200)의 전면에 노출될 수 있다. 다양한 실시 예에서, 상기 부품들은 다양한 종류의 센서들을 포함할 수 있다. 상기 센서는, 예를 들어, 전면 카메라, 리시버 또는 근접 센서 중 적어도 하나를 포함할 수 있다. 다양한 실시예들에 따르면 제 2 하우징 구조(220)에서 센서 영역(222)은 생략되거나, 도면에 도시된 바와 다른 위치에 형성될 수도 있다.
다양한 실시예들에 따르면, 제 1 하우징 구조(210) 및 제 2 하우징 구조(220)의 적어도 일부는 디스플레이(250)를 지지하기 위해 선택된 크기의 강성을 갖는 금속 재질이나 비금속 재질로 형성될 수 있다. 상기 금속 재질로 형성된 적어도 일부분은 전자 장치(200)의 그라운드 면(ground plane)을 제공할 수 있으며, 폴더블 하우징(201) 내부에 배치된 인쇄 회로 기판에 형성된 그라운드 라인(ground line)과 전기적으로 연결될 수 있다.
다양한 실시예들에 따르면, 상기 제 1 후면 커버(215)는 상기 전자 장치(200)의 후면에 상기 폴딩 축(A)의 일편에 배치되고, 예를 들어, 실질적으로 직사각형인 가장자리(periphery)를 가질 수 있으며, 제 1 하우징 구조(210)에 의해 상기 가장자리가 감싸질 수 있다. 유사하게, 상기 제 2 후면 커버(225)는 상기 전자 장치(200)의 후면의 상기 폴딩 축(A)의 다른편에 배치되고, 제 2 하우징 구조(220)에 의해 그 가장자리가 감싸질 수 있다.
다양한 실시예들에 따르면, 상기 제 1 후면 커버(215) 및 제 2 후면 커버(225)는 상기 폴딩 축(A)을 중심으로 실질적으로 대칭적인 형상을 가질 수 있다. 다만, 제 1 후면 커버(215) 및 제 2 후면 커버(225)가 반드시 상호 대칭적인 형상을 가지는 것은 아니며, 다른 실시 예에서, 전자 장치(200)는 다양한 형상의 제 1 후면 커버(215) 및 제 2 후면 커버(225)를 포함할 수 있다. 또 다른 실시 예에서, 제 1 후면 커버(215)는 제 1 하우징 구조(210)와 일체로 형성될 수 있고, 제 2 후면 커버(225)는 제 2 하우징 구조(220)과 일체로 형성될 수 있다.
다양한 실시예들에 따르면, 제 1 후면 커버(215), 제 2 후면 커버(225), 제 1 하우징 구조(210), 및 제 2 하우징 구조(220)는 전자 장치(200)의 다양한 부품들(예: 인쇄 회로 기판, 또는 배터리)이 배치될 수 있는 공간을 형성할 수 있다. 일 실시예에 따르면, 전자 장치(200)의 후면에는 하나 이상의 부품(components)이 배치되거나 시각적으로 노출될 수 있다. 예를 들어, 제 1 후면 커버(215)의 제 1 후면 영역(216)을 통해 서브 디스플레이의 적어도 일부가 시각적으로 노출될 수 있다. 다른 실시 예에서, 제 2 후면 커버(225)의 제 2 후면 영역(226)을 통해 하나 이상의 부품 또는 센서가 시각적으로 노출될 수 있다. 다양한 실시 예에서 상기 센서는 근접 센서 및/또는 후면 카메라를 포함할 수 있다.
다양한 실시예들에 따르면, 센서 영역(222)에 마련된 하나 이상의 개구(opening)를 통해 전자 장치(200)의 전면에 노출된 전면 카메라 또는 제 2 후면 커버(225)의 제 2 후면 영역(226)을 통해 노출된 후면 카메라는 하나 또는 복수의 렌즈들, 이미지 센서, 및/또는 이미지 시그널 프로세서를 포함할 수 있다. 플래시는, 예를 들어, 발광 다이오드 또는 제논 램프(xenon lamp)를 포함할 수 있다. 어떤 실시예에서는, 2개 이상의 렌즈들 (적외선 카메라, 광각 및 망원 렌즈) 및 이미지 센서들이 전자 장치(200)의 한 면에 배치될 수 있다.
도 3을 참조하면, 힌지 커버는, 제 1 하우징 구조(210)와 제 2 하우징 구조(220) 사이에 배치되어, 내부 부품(예: 힌지 구조(230))을 가릴 수 있도록 구성될 수 있다. 일 실시예에 따르면, 힌지 구조(230)는, 상기 전자 장치(200)의 상태(펼쳐진 상태(unfolded status), 중간 상태(intermediate status) 또는 접힌 상태(folded status))에 따라, 제 1 하우징 구조(310) 및 제 2 하우징 구조(320)의 일부에 의해 가려지거나, 외부로 노출될 수 있다.
일 실시예에 따르면, 도 2에 도시된 바와 같이, 상기 전자 장치(200)가 펼쳐진 상태(예: 완전 펼쳐진 상태(fully unfolded status))인 경우, 상기 힌지 구조(230)는 제 1 하우징 구조(210) 및 제 2 하우징 구조(220)에 의해 가려져 노출되지 않을 수 있다. 또 다른 예로, 도 3에 도시된 바와 같이, 상기 전자 장치(200)가 접힌 상태(예: 완전 접힌 상태(fully folded status))인 경우, 상기 힌지 구조(230)는 제 1 하우징 구조(210) 및 제 2 하우징 구조(220) 사이에서 외부로 노출될 수 있다. 또 다른 예로, 제 1 하우징 구조(210) 및 제 2 하우징 구조(220)이 소정의 각도를 이루는(folded with a certain angle) 중간 상태(intermediate status)인 경우, 힌지 구조(230)는 제 1 하우징 구조(210) 및 제 2 하우징 구조(220)의 사이에서 외부로 일부 노출될 수 있다. 다만 이 경우 노출되는 영역은 완전히 접힌 상태보다 적을 수 있다. 일 실시 예에서, 힌지 구조(230)는 곡면을 포함할 수 있다.
다양한 실시예들에 따르면, 디스플레이(250)는, 폴더블 하우징(201)에 의해 형성된 공간 상에 배치될 수 있다. 예를 들어, 디스플레이(250)는 폴더블 하우징(201)에 의해 형성되는 리세스(recess) 상에 안착되며, 전자 장치(200)의 전면을 통해 외부에서 보여질 수 있다. 예를 들어 디스플레이(250)는 전자 장치(200)의 전면의 대부분을 구성할 수 있다. 따라서, 전자 장치(200)의 전면은 디스플레이(250) 및 디스플레이(250)에 인접한 제 1 하우징 구조(210)의 일부 영역 및 제 2 하우징 구조(220)의 일부 영역을 포함할 수 있다. 그리고, 전자 장치(200)의 후면은 제 1 후면 커버(215), 제 1 후면 커버(215)에 인접한 제 1 하우징 구조(210)의 일부 영역, 제 2 후면 커버(225) 및 제 2 후면 커버(225)에 인접한 제 2 하우징 구조(220)의 일부 영역을 포함할 수 있다.
다양한 실시예들에 따르면, 상기 디스플레이(250)는, 적어도 일부 영역이 평면 또는 곡면으로 변형될 수 있는 디스플레이를 의미할 수 있다. 일 실시예예 따르면, 상기 디스플레이(250)는 폴딩 영역(253), 폴딩 영역(253)을 기준으로 일측(예: 도 2에 도시된 폴딩 영역(253)의 좌측)에 배치되는 제 1 영역(251) 및 타측(예: 도 2에 도시된 폴딩 영역(253)의 우측)에 배치되는 제 2 영역(252)을 포함할 수 있다.
다만, 상기 도 2에 도시된 디스플레이(250)의 영역 구분은 예시적인 것이며, 디스플레이(250)는 구조 또는 기능에 따라 복수 (예를 들어, 4 개 이상 혹은 2 개)의 영역으로 구분될 수도 있다. 예를 들어, 도 2에 도시된 실시 예에서는 폴딩 축(A)에 평행하게 연장되는 폴딩 영역(203)에 의해 디스플레이(200)의 영역이 구분될 수 있으나, 다른 실시 예에서 디스플레이(200)는 다른 폴딩 축(예: 전자 장치의 폭 방향에 평행한 폴딩 축)을 기준으로 영역이 구분될 수도 있다.
다양한 실시예들에 따르면, 상기 디스플레이(250)는, 터치 감지 회로, 터치의 세기(압력)를 측정할 수 있는 압력 센서가 구비된 터치 패널과 결합되거나 인접하여 배치될 수 있다. 예를 들면, 디스플레이(250)는 터치 패널의 일 예시로서, 전자기 공진(electromagnetic resonance, EMR) 방식의 스타일러스 펜을 검출하는 터치 패널과 결합되거나 인접하여 배치될 수 있다.
다양한 실시예들에 따르면, 제 1 영역(251)과 제 2 영역(252)은 폴딩 영역(253)을 중심으로 전체적으로 대칭인 형상을 가질 수 있다. 다만, 제 2 영역(252)은, 제 1 영역(251)과 달리, 센서 영역(222)의 존재에 따라 컷(cut)된 노치(notch)를 포함할 수 있으나, 이외의 영역에서는 상기 제 1 영역(251)과 대칭적인 형상을 가질 수 있다. 다시 말해서, 제 1 영역(251)과 제 2 영역(252)은 서로 대칭적인 형상을 갖는 부분과, 서로 비대칭적인 형상을 갖는 부분을 포함할 수 있다.
다양한 실시예들에 따르면, 제 1 영역(251)과 제 2 영역(252)의 엣지 두께는 폴딩 영역(253)의 엣지 두께와 다르게 형성될 수 있다. 폴딩 영역(253)의 엣지 두께는 제 1 영역(251) 및 제 2 영역(252)의 두께보다 얇게 형성될 수 있다. 두께측면에서 제 1 영역(251) 및 제 2 영역(252)은 상기 제 1 영역(251) 및 제 2 영역(252)을 그 단면에서 볼 때, 비대칭 형상을 가질 수 있다. 예를 들면, 제 1 영역(251)의 엣지는 제 1 곡률 반경을 갖도록 형성될 수 있으며, 제 2 영역(252)의 엣지는 상기 제 1 곡률 반경과 다른 제 2 곡률 반경을 갖도록 형성될 수 있다. 다른 실시 예에서, 두께측면에서 제 1 영역(251) 및 제 2 영역(252)은 상기 제 1 영역(251) 및 제 2 영역(252)을 그 단면에서 볼 때, 대칭 형상을 가질 수 있다. 도 10A 이하의 도면에 개시된 실시예를 통해 상세히 후술한다.
이하, 전자 장치(200)의 상태(예: 접힌 상태(folded status), 펼쳐진 상태(unfolded status), 또는 중간 상태(intermediate status))에 따른 제 1 하우징 구조(210) 및 제 2 하우징 구조(220)의 동작과 디스플레이(250)의 각 영역을 설명한다.
다양한 실시예들에 따르면, 전자 장치(200)가 펼쳐진 상태(unfolded status)(예: 도 2)인 경우, 제 1 하우징 구조(210) 및 제 2 하우징 구조(220)는 180도의 각도를 이루며 동일 방향을 향하도록 배치될 수 있다. 디스플레이(250)의 제 1 영역(251)의 표면과 제 2 영역(252)의 표면은 서로 180도를 형성하며, 동일한 방향(예: 전자 장치의 전면 방향)을 향할 수 있다. 폴딩 영역(253)은 제 1 영역(251) 및 제 2 영역(252)과 동일 평면을 형성할 수 있다.
다양한 실시예들에 따르면, 전자 장치(200)가 접힌 상태(folded status)(예: 도 3)인 경우, 제 1 하우징 구조(210) 및 제 2 하우징 구조(220)는 서로 마주보게 배치될 수 있다. 디스플레이(250)의 제 1 영역(251)의 표면과 제 2 영역(252)의 표면은 서로 좁은 각도(예: 0도에서 10도 사이)를 형성하며, 서로 마주볼 수 있다. 폴딩 영역(253)은 적어도 일부가 소정의 곡률을 가지는 곡면으로 이루어질 수 있다.
다양한 실시예들에 따르면, 전자 장치(200)가 중간 상태(intermediate status)인 경우, 제 1 하우징 구조(210) 및 제 2 하우징 구조(220)는 서로 소정의 각도(a certain angle)로 배치될 수 있다. 디스플레이(250)의 제 1 영역(251)의 표면과 제 2 영역(252)의 표면은 접힌 상태보다 크고 펼쳐진 상태보다 작은 각도를 형성할 수 있다. 폴딩 영역(253)은 적어도 일부가 소정의 곡률을 가지는 곡면으로 이루어질 수 있으며, 이 때의 곡률은 접힌 상태(folded status)인 경우보다 작을 수 있다.
도 4a는 전자 장치(200)의 완전히 펼쳐진 상태(unfolding status)를 나타내고, 도 4b는 전자 장치(200)가 일부 펼쳐진 중간 상태(intermediate status)를 나타낼 수 있다. 전술한 바와 같이 전자 장치(200)는 접힌 상태(folded status) 또는 펼쳐진 상태(unfolded status)로 가변할 수 있다. 일 실시예에 따르면, 전자 장치(200)는, 폴딩축 방향(예: 도 2의 A축)에서 볼 때, 전자 장치(200)의 전면이 예각을 이루도록 접히는 '인-폴딩(in-folding)'과 전자 장치(200)의 전면이 둔각을 이루도록 접히는 '아웃-폴딩(out-folding)'의 두 가지 방식으로 접힐 수 있다. 예를 들면, 상기 전자 장치(200)는 인-폴딩 방식으로 접힌 상태(folded status)에서 제 1 하우징 구조(210)의 제 1 면이 제 2 하우징 구조(220)의 제 3 면에 대면할 수 있으며, 완전히 펼쳐진 상태(unfolded status)에서 제 1 하우징 구조(210)의 제 1 면과 제 2 하우징 구조(220)의 제 3 면은 동일한 방향(예: Z축과 평행한 방향을)을 바라볼 수 있다.
또 한 예를 들면, 전자 장치(200)는 아웃-폴딩 방식으로 접힌 상태에서 제 1 하우징 구조(210)의 제 2 면이 제 2 하우징 구조(220)의 제 4 면을 대면할 수 있다.
또한, 전자 장치(200)는, 도면에 도시되진 않았으나 복수 개의 힌지축을 포함(예: 도 2의 A축 및 상기 A축과 평행한 다른 축을 포함한 두 개의 서로 평행한 힌지 축)할 수도 있으며, 이 경우 전자 장치(200)는 상기 인-폴딩과 상기 아웃-폴딩 방식이 조합된 '멀티 폴딩' 방식으로 접힐 수도 있다.
상기 인 폴딩 방식(in folding type)은 완전 접힌 상태(fully folded status)에서 디스플레이(250)가 외부로 노출되지 않는 상태를 의미할 수 있다. 상기 아웃 폴딩 방식(out folding type)은 완전 접힌 상태(fully folded status)에서 디스플레이(250)가 외부로 노출된 상태를 의미할 수 있다. 도 4b는 전자 장치(200)가 인-폴딩되는 과정에서 일부 펼쳐진 중간 상태(intermediate status)를 나타낸다.
이하에서는 편의상 전자 장치(200)가 인-폴딩(in-folding) 방식으로 접힌 상태를 중심으로 설명하나, 이러한 설명들은 전자 장치(200)가 아웃-폴딩(out-folding) 방식으로 접히는 상태에도 준용될 수 있음을 유의해야 한다.
도 5는, 일 실시예(an embodiment)에 따른, 전자 장치(101)의 블록도이다. 도 5의 전자 장치(101)는 도 1의 전자 장치(101)의 일 예일 수 있다. 예를 들어, 도 5의 전자 장치(101)의 블록도는, 도 1의 통신 모듈(190) 및/또는 안테나 모듈(197)의 적어도 일부분일 수 있다. 이하에서는 도 5를 참고하여, 제1 안테나(580) 또는 제2 안테나(585) 중 적어도 하나를 활성화하기 위하여 일 실시예에 따른 전자 장치(101)에 포함된 회로가 설명된다.
도 5를 참고하면, 일 실시예에 따른, 전자 장치(101)는 커뮤니케이션 프로세서(505), RFIC(radio frequency integrated circuit)(570), RFFE(radio frequency front-end)(560), 전력 분할 회로(510), 위상 차이 보상 회로(535), 제1 다이플렉서(diplexer)(540), 제2 다이플렉서(545), 제1 신호 경로(550), 제2 신호 경로(555), 제1 안테나(580), 또는 제2 안테나(585) 중 적어도 하나를 포함할 수 있다. 일 실시예에 따른, 전자 장치(101)는 제1 안테나(580) 및 제2 안테나(585) 전부를 동시에 활성화하는 제1 상태, 또는 제1 안테나(580) 또는 제2 안테나(585) 중 어느 하나를 선택적으로 활성화하는 제2 상태 각각에서, 전력 분할 회로(510)에 기반하는 임피던스 매칭을 수행할 수 있다. 일 실시예에 따른, 전자 장치(101)의 전력 분할 회로(510)의 구조는 도 6a 내지 도 6c, 도 7a 내지 도 7d, 도 8a 내지 도 8b, 도 9a 내지 도 9b를 참고하여 후술된다.
일 실시예 따른, 전자 장치(101)는 전자 장치(101)의 자세, 전자 장치(101)에 접촉된 하나 이상의 외부 객체들, 및/또는 전자 장치(101)에 포함된 하드웨어 컴포넌트(예, 도 1의 음향 출력 모듈(155)에 포함된 리시버)의 상태 중 적어도 하나에 기반하여, 상기 제1 상태 및 상기 제2 상태 사이를 전환할 수 있다(may switches). 일 실시예에 따른, 전자 장치(101)가 전력 분할 회로(510)에 기반하는 임피던스 매칭을 수행함에 따라, 상기 제1 상태 및 상기 제2 상태 각각에서의 임피던스의 차이에 의해 발생되는 임피던스 부정합에 의해 야기되는, 제1 안테나(580) 및 제2 안테나(585)의 삽입 손실(insertion loss)이 줄어들 수 있다. 전력 분할 회로(510)에 의한 임피던스 매칭에 따른 상기 삽입 손실의 감소는, 도 10a 내지 도 10b를 참고하여 후술된다.
도 5를 참고하면, 일 실시예에 따른, 전자 장치(101)의 커뮤니케이션 프로세서(505)는 전자 장치(101) 및 하나 이상의 외부 전자 장치들 사이의 무선 신호의 송신 및/또는 수신을 수행하기 위하여, 커뮤니케이션 프로세서(505)에 연결된 회로를 제어할 수 있다. 예를 들어, 어플리케이션 프로세서(application processor, AP)(예, 도 1의 프로세서(120))로부터 외부 전자 장치로 데이터를 송신하라는 요청을 수신하는 것에 응답하여, 커뮤니케이션 프로세서(505)는 상기 데이터에 기반하는 기저 대역(base-band)의 주파수 대역을 가지는 전기 신호(예, 디지털 데이터 신호)를, RFIC(570)로 출력할 수 있다. 이하에서, 상기 기저 대역은, 커뮤니케이션 프로세서(505)에서 전기 신호의 송신 및 수신을 위해 이용하는 주파수 대역으로써, 예를 들어, 0 GHz를 포함하는 주파수 대역을 의미할 수 있다.
도 5를 참고하면, 일 실시예에 따른 전자 장치(101)의 RFIC(570)는 커뮤니케이션 프로세서(505)로부터 수신된 기저 대역의 전기 신호를, 셀룰러 네트워크에서 사용되는 지정된 주파수 대역의 RF 신호로 변환할 수 있다. 예를 들어, 상기 셀룰러 네트워크는, 2세대(2G), 3세대(3G), 4세대(4G), 및/또는 long term evolution(LTE) 네트워크를 포함하는 레거시 네트워크, 및/또는 3GPP에서 정의하는 5G 네트워크를 포함할 수 있다. 예를 들어, 상기 지정된 주파수 대역은, 600 MHz 내지 700 MHz 사이의 LB(Low Band) 대역(예, B71, B12, B13, B14, B17, B28, B29, B44, B67, B68, B85), 1 GHz 내지 2 GHz 사이의 MB(Mid Band) 대역, 및/또는 2 GHz 내지 3GHz 사이의 HB(High Band) 대역을 포함할 수 있다.
도 5를 참고하면, 일 실시예에 따른 전자 장치(101)의 RFFE(560)는, RFIC(570)로부터 제1 안테나(580) 또는 제2 안테나(585) 중 적어도 하나로 송신될 전기 신호를 전처리(preprocess)(예, 증폭)하기 위한 제1 증폭기(562)를 포함할 수 있다. 일 실시예에 따른 전자 장치(101)의 RFFE(560)는, 제1 안테나(580) 또는 제2 안테나(585) 중 적어도 하나로부터 RFIC(570)로 향하는 전기 신호를 전처리하기 위한 제2 증폭기(564)를 포함할 수 있다. 예를 들어, 제1 증폭기(562)는 복수의 증폭기들이 직렬로 연결된 캐스케이드(cascade) 증폭기를 포함할 수 있다. 예를 들어, 제2 증폭기(564)는, 저-잡음 증폭기(Low-Noise Amplifier, LNA)를 포함할 수 있다.
도 5를 참고하면, RFFE(560)는, 제1 증폭기(562) 또는 제2 증폭기(564)를 신호 경로에 선택적으로 추가하기 위한, 스위치들(566, 568)을 포함할 수 있다. 예를 들어, 제1 안테나(580), 및/또는 제2 안테나(585)를 이용하여 무선 신호를 송신하는 상태에서, 스위치들(566, 568)은 제1 증폭기(562) 및 제2 증폭기(564) 중에서 제1 증폭기(562)를 포함하는 신호 경로를 형성하여, RFIC(570)로부터 출력된 전기 신호를, 제1 증폭기(562)를 이용하여 증폭할 수 있다. 예를 들어, 제1 안테나(580), 및/또는 제2 안테나(585)를 이용하여 무선 신호를 수신한 상태에서, 스위치들(566, 568)은 제1 증폭기(562) 및 제2 증폭기(564) 중에서 제2 증폭기(564)를 포함하는 신호 경로를 형성하여, RFFE(560)로 입력된 전기 신호를 제2 증폭기(564)를 이용하여 증폭할 수 있다. RFIC(570)와 전력 분할 회로(510)가 제2 증폭기(564)를 통해 전기적으로 연결되도록 스위치들(566, 568)이 제어됨에 따라, 제2 증폭기(564)에 의하여 증폭된 전기 신호는 RFIC(570)로 출력될 수 있다.
도 5를 참고하면, RFFE(560)에서 스위치들(566, 568)에 의해 형성된 신호 경로는, RFIC(570) 및 전력 분할 회로(510) 사이에서 형성될 수 있다. 일 실시예에 따른, 전자 장치(101)의 전력 분할 회로(510)는, 제1 안테나(580) 또는 제2 안테나(585) 중 적어도 하나를 선택적으로 활성화하는 상태들에 따라, RFFE(560)를 통해 수신된 전기 신호를, 제1 안테나(580) 또는 제2 안테나(585) 중 적어도 하나로 송신할 수 있다. 상기 전기 신호가 전력 분할 회로(510)를 통해 제1 안테나(580) 및 제2 안테나(585) 전부로 송신되는 제1 상태에서, 제1 안테나(580) 및 제2 안테나(585) 각각으로 분할되는 전기 신호들의 전력들 사이의 비율은, 실시예에 따라 상이한 비율들 중에서 선택될 수 있다. 예를 들어, 상기 비율은, 1:1, 2:1, 1:2을 포함하는 복수의 비율들 중 어느 하나일 수 있다. 이하에서는, 제1 안테나(580), 및 제2 안테나(585) 각각으로 분할되는 전기 신호들의 전력들 사이의 비율이 1:1인 일 실시예가 설명되지만, 실시예가 이에 제한되는 것은 아니다.
도 5를 참고하면, 일 실시예에 따른, 전자 장치(101)의 전력 분할 회로(510)는, RFFE(560)에 연결된 제1 노드(510-1), 제1 안테나(580)와 전기적으로 연결된 제2 노드(510-2), 및 제2 안테나(585)와 전기적으로 연결된 제3 노드(510-3)를 포함할 수 있다. 일 실시예에 따른, 전력 분할 회로(510)는 제1 노드(510-1)를 통해 RFFE(560)에 연결된 스위치(515)를 포함할 수 있다. 일 실시예에 따른, 전력 분할 회로(510)의 스위치(515)는, 전자 장치(101)에 포함된 프로세서(예, 도 5의 커뮤니케이션 프로세서(505), 및/또는 도 1의 프로세서(120))에 의해 제어될 수 있다. 일 실시예에 따른, 전력 분할 회로(510)의 스위치(515)가 전자 장치(101)에 포함된 프로세서에 의해 제어되는 동작은, 도 15를 참고하여 후술된다.
일 실시예에 따른, 전력 분할 회로(510)는 스위치(515) 및 제2 노드(510-2) 사이에 배치되어, 스위치(515)로부터 제2 노드(510-2)로 송신되는 전기 신호의 위상 및/또는 임피던스를 조절하는 제1 임피던스 매칭 회로(520)를 포함할 수 있다. 일 실시예에 따른, 전력 분할 회로(510)는 스위치(515) 및 제3 노드(510-3) 사이에 배치되어, 스위치(515)로부터 제3 노드(510-3)로 송신되는 전기 신호의 위상을 조절하는 제2 임피던스 매칭 회로(525)를 포함할 수 있다. 도 5를 참고하면, 제1 임피던스 매칭 회로(520) 및 제2 임피던스 매칭 회로(525) 각각은 스위치(515)에 연결된 복수의 노드들을 포함할 수 있다. 제1 임피던스 매칭 회로(520) 및 제2 임피던스 매칭 회로(525) 각각에 포함되고, 스위치(515)에 연결된, 상기 복수의 노드들은, 스위치(515)를 통해 노드(510-1)에 선택적으로 연결될 수 있다(may selectively connected to). 상기 복수의 노드들이 스위치(515)를 통해 제1 노드(510-1)에 선택적으로 연결됨에 따라, 제1 노드(510-1), 및 제2 노드(510-2) 내지 제3 노드(510-3) 사이의 임피던스가 변경될 수 있다. 제1 노드(510-1) 내지 제3 노드(510-3) 사이의 임피던스가, 제1 노드(510-1) 내지 제3 노드(510-3) 사이에서 전기 신호의 전송 특성을 개선하도록, 변경될 수 있다. 제1 임피던스 매칭 회로(520) 및 제2 임피던스 매칭 회로(525) 각각에 포함되고, 스위치(515)에 연결된, 상기 복수의 노드들은 도 6a 내지 도 6c를 참고하여 후술된다.
일 실시예에 따른, 전력 분할 회로(510)의 제2 노드(510-2)는, 제1 다이플렉서(540) 및 제1 신호 경로(550)를 통해 제1 안테나(580)에 연결될 수 있다. 일 실시예에 따른 전력 분할 회로(510)의 제3 노드(510-3)는, 위상 차이 보상 회로(535), 제2 다이플렉서(545) 및 제2 신호 경로(555)를 통해 제2 안테나(585)에 연결될 수 있다. 제1 다이플렉서(540) 및 제2 다이플렉서(545)는, 저대역 통과 필터(Low-Pass Filter, LPF) 및 고대역 통과 필터(High-Pass Filter, HPF)를 이용하여, 전기 신호를 필터링할 수 있다. 예를 들어, 제1 다이플렉서(540) 및 제2 다이플렉서(545)가 동일한 필터들을 포함함에 따라, 전자 장치(101)는 동일한 대역에서 제1 안테나(580) 및 제2 안테나(585)를 제어할 수 있다.
일 실시예에 따른, 전력 분할 회로(510)의 제1 신호 경로(550)는 전자 장치(101)의 하우징의 제1 부분 상에 형성된 제1 안테나(580) 및 제1 다이플렉서(540)를 연결하는 하드웨어(예, FRC(Flexible RF cable) 및/또는 FRC 커넥터)를 포함할 수 있다. 도 5를 참고하면, 전력 분할 회로(510)의 제2 신호 경로(555)는 전자 장치(101)의 하우징에서, 상기 제1 부분과 상이한 제2 부분 상에 형성된 제2 안테나(585) 및 제2 다이플렉서(545)를 연결하는 하드웨어(예, 도전성 라인(conductive line))를 포함할 수 있다. 도 11a 내지 도 11b, 도 12 내지 도 15의 예시들과 같이, 제1 안테나(580) 및 제2 안테나(585)는, 전자 장치(101)의 폼 팩터(form factor)에 따라 전자 장치(101)의 상이한 일부분들(distinct portions) 상에 형성될 수 있다. 제1 안테나(580) 및 제2 안테나(585)가 상이한 일부분들 상에 형성됨에 따라, 제1 신호 경로(550) 및 제2 신호 경로(555)의 길이, 및/또는 소재가 서로 달라질 수 있다. 예를 들어, 제1 신호 경로(550) 및 제2 신호 경로(555)의 길이의 차이는, 동일한 전기 신호가 제1 신호 경로(550) 및 제2 신호 경로(555)에 입력된 이후, 제1 신호 경로(550) 및 제2 신호 경로(555) 각각으로부터 출력되는 전기 신호들 사이의 위상 차이를 야기할 수 있다. 도 5의 위상 차이 보상 회로(535)는, 상기 위상 차이를 보상하기 위하여, 전자 장치(101) 내에 포함될 수 있다.
일 실시예에 따른, 제1 안테나(580) 및 제2 안테나(585)는 전력 분할 회로(510)에 의해 분할된 전기 신호에 기반하는 무선 신호를 송신할 수 있다. 제1 안테나(580) 및 제2 안테나(585)는, 전자 장치(101)의 하우징의 측면(예, 디스플레이가 배치된 전자 장치(101)의 전면 및 상기 전면에 반대되는 후면 사이의 적어도 일 면)의 적어도 일부분에 형성된 도전성 패턴(conductive pattern)을 포함할 수 있다. 일 실시예에서, 제1 안테나(580)는 메인 안테나(main antenna)로 참조될 수 있다. 제1 안테나(580)가 메인 안테나로 참조되는 일 실시예에서, 제2 안테나(585)는 서브 안테나(sub antenna)로 참조될 수 있다.
일 실시예에 따른, 전자 장치(101)는 제1 안테나(580) 또는 제2 안테나(585) 각각의 활성화에 따라 구분되는(distinguished by) 상태들 각각에서, 제1 안테나(580) 및 제2 안테나(585) 중에서 활성화된 적어도 하나의 안테나의 성능이 향상되도록, 제1 임피던스 매칭 회로(520) 및 제2 임피던스 매칭 회로(525) 중에서 활성화된 적어도 하나의 안테나와 에 대응하는 임피던스 매칭 회로의 임피던스(예, 임피던스 매칭 회로의 입력 노드, 및 출력 노드 사이의 임피던스)를 조절할 수 있다. 예를 들어, 상기 상태들은, 제1 안테나(580) 및 제2 안테나(585) 전부가 활성화되어, 동일한 위상에 기반하여 작동하는 제1 상태를 포함할 수 있다. 이하에서, 상기 제1 상태는, EPA(equivalent phase antenna) 상태로 참조될 수 있다. 예를 들어, 상기 상태들은, 상기 제1 상태와 상이하고, 제1 안테나(580) 및 제2 안테나(585) 중 어느 하나를 선택적으로 활성화하고, 다른 하나를 비활성화한 제2 상태를 포함할 수 있다. 이하에서, 상기 제2 상태는 ASDiv(antenna switched diversity) 상태로 참조될 수 있다. 제1 안테나(580)가 메인 안테나로 참조되고, 제2 안테나(585)가 서브 안테나로 참조되는 일 실시예에서, 상기 제2 상태는 주 안테나 및 서브 안테나 중에서 서브 안테나가 활성화된 상태를 의미할 수 있다. 제1 안테나(580)가 메인 안테나로 참조되고, 제2 안테나(585)가 서브 안테나로 참조되는 일 실시예에서, 메인 안테나 및 서브 안테나 중에서 메인 안테나가 활성화된 상태가 제3 상태로 참조될 수 있다.
일 실시예에 따른, 전자 장치(101)가 제1 상태 내지 제3 상태 사이에서 스위칭 하는 것은, 전자 장치(101)에 접촉된 외부 객체(예, 인체(human body))에 의한 방사 효율(radiation efficiency)의 저하를 보상하기 위해 수행될 수 있다. 제1 상태 내지 제3 상태 사이에서 스위칭하는 시점에서, 스위치(515)는, 스위치(515)로 송신되는 제어 신호(예, 커뮤니케이션 프로세서(505)로부터 송신된 제어 신호)에 기반하여, 제1 임피던스 매칭 회로(520) 또는 제2 임피던스 매칭 회로(525) 중 적어도 하나의 입력 노드, 및 출력 노드 사이의 임피던스를 조절하여, 제1 상태 내지 제3 상태 중에서 현재 상태(current state)에 기반하는 임피던스 매칭을 수행할 수 있다. 스위치(515)에 기반하여 수행되는 임피던스 매칭은, RFIC(570)에 연결된 안테나들의 개수가 상기 제1 상태 내지 상기 제3 상태를 따라 변경됨에 따른 임피던스 부정합을 보상하기 위하여 수행될 수 있다.
이하에서는, 도 6a 내지 도 6c를 참고하여, 일 실시예에 따른 전자 장치(101)에 포함된 전력 분할 회로(510)에서, 임피던스 매칭을 수행하기 위한 제1 임피던스 매칭 회로(520), 제2 임피던스 매칭 회로(525) 및 스위치(515)의 구조가 설명된다.
도 6a 내지 도 6c는 일 실시예에 따른 전자 장치에 포함된 전력 분할 회로(510)의 예시적인 블록도들이다. 도 6a 내지 도 6c의 전자 장치는 도 1, 및/또는 도 5의 전자 장치(101)의 일 예일 수 있다. 도 6a 내지 도 6c의 전력 분할 회로(510)는 도 5의 전력 분할 회로(510)의 상이한 예시들일 수 있다. 도 6a 내지 도 6c 중 적어도 두 도면들에서 공통적으로 도시된 구성 요소(a component commonly illustrated in)는 동일한 참조 부호를 가질 수 있다.
도 6a를 참고하면, 일 실시예에 따른, 전력 분할 회로(510)의 일 예가 도시된다. 도 6a의 일 실시예에서, 전력 분할 회로(510)에 포함된 스위치(515)는, 제1 노드(510-1)를, 상이한 4 개의 노드들(610-1, 620-1, 615-1, 625-1) 중 적어도 하나에 연결하는 SP4T(single pole 4 throw) 타입의 스위치일 수 있다. 이하에서, 노드(610-1)는, 제2 임피던스 매칭 회로(525)에 연결된 제1 노드(610-1)로 참조될 수 있다. 노드(620-1)는, 제2 임피던스 매칭 회로(525)에 연결된 제2 노드(620-1)로 참조될 수 있다. 노드(615-1)는, 제1 임피던스 매칭 회로(520)에 연결된 제3 노드(615-1)로 참조될 수 있다. 노드(625-1)는, 제1 임피던스 매칭 회로(520)에 연결된 제4 노드(625-1)로 참조될 수 있다. 도 6a를 참고하면, 4 개의 노드들(610-1, 620-1, 615-1, 625-1)은, 제1 임피던스 매칭 회로(520) 및 제2 임피던스 매칭 회로(525)와 연결될 수 있다. 예를 들어, 노드들(615-1, 625-1)은 제1 임피던스 매칭 회로(520)에, 노드들(610-1, 620-1)은 제2 임피던스 매칭 회로(525)에 전기적으로 연결될 수 있다.
일 실시예에 따른, 제1 임피던스 매칭 회로(520)는 제3 노드(615-1)에 인가되는 전기 신호의 위상을 지정된 위상(예, 90 도) 만큼 쉬프트하기 위한 제1 블록(615)을 포함할 수 있다. 제1 임피던스 매칭 회로(520)는 제1 임피던스 매칭 회로(520)에 연결된 제4 노드(625-1)에 인가되는 전기 신호에 기반하여 제1 임피던스 매칭 회로(520)의 입력 노드, 및 출력 노드 사이의 임피던스를 조절하기 위한 제2 블록(625)을 포함할 수 있다. 제1 임피던스 매칭 회로(520)는 블록들(615, 615) 전부에 연결되는 노드(635)를 포함할 수 있다. 노드(635)는 전력 분할 회로(510)의 제2 노드(510-2)에 매칭될 수 있다.
일 실시예에 따른, 제2 임피던스 매칭 회로(525)의 블록들(610, 620) 및 노드(630) 각각은, 제1 임피던스 매칭 회로(520)의 블록들(615, 625) 및 노드(635)와 유사할 수 있다. 이하에서, 임피던스 매칭 회로들(520, 525)의 블록은, 임피던스 매칭 회로들(520, 525)에 포함된 적어도 하나의 회로 요소들의 그룹을 나타낼 수 있다. 이하에서, 임피던스 매칭 회로들(520, 525)의 블록은, 임피던스 매칭 회로들(520, 525)의 부분으로 참조될 수 있다. 예를 들어, 제2 임피던스 매칭 회로(525)의 제1 블록(610)은 제2 임피던스 매칭 회로(525)에 연결된 제1 노드(610-1)에 인가되는 전기 신호의 위상을 상기 지정된 위상 만큼 쉬프트하기 위한 하나 이상의 회로 요소들(circuit elements)을 포함할 수 있다. 예를 들어, 제2 임피던스 매칭 회로(525)의 제2 블록(620)은 제2 임피던스 매칭 회로(525)에 연결된 제2 노드(620-1)에 인가되는 전기 신호에 기반하여 제2 임피던스 매칭 회로(525)의 임피던스를 조절하기 위한 적어도 하나의 회로 요소를 포함할 수 있다. 전력 분할 회로(510)의 제3 노드(510-3)에 연결되는 노드(630)는 제2 임피던스 매칭 회로(525)의 블록들(610, 620) 전부에 전기적으로 연결될 수 있다.
일 실시예에 따른, 전력 분할 회로(510)는 스위치(515)에서 노드들(510-1, 610-1, 615-1, 620-1, 625-1) 사이의 전기적인 연결을, 전력 분할 회로(510)의 제2 노드(510-2) 및 제3 노드(510-3) 각각에 연결된 안테나들(예, 도 5의 제1 안테나(580) 및 제2 안테나(585))과 관련된 상태들에 기반하여 선택적으로 변경할 수 있다. 예를 들어, 상기 안테나들 전부를 지정된 위상에 따라 활성화하는 제1 상태(또는 EPA 상태)에서, 전력 분할 회로(510)는 제1 노드(510-1)를, 노드들(610-1, 615-1, 620-1, 625-1) 중에서, 제1 임피던스 매칭 회로 (520) 및 제2 임피던스 매칭 회로(525) 각각에서 지정된 위상에 따른 위상 천이가 수행되는 블록들(610, 615)에 연결된, 노드들(610-1, 615-1)에 전기적으로 연결할 수 있다. 예를 들어, 블록들(610, 615)의 임피던스는, 상기 제1 상태에서의 임피던스 매칭 조건을 만족하기 위한 제1 임피던스를 가질 수 있다. 블록들(610, 615)의 임피던스가 상기 제1 임피던스를 가지고, 블록들(610, 615)과 상이한 제1 임피던스 매칭 회로(520) 및 제2 임피던스 매칭 회로(525) 각각의 블록들(620, 625)이 전기적으로 개방됨(electronically opened)에 따라, 제1 임피던스 매칭 회로(520) 및 제2 임피던스 매칭 회로(525) 전부의 임피던스는 상기 제1 임피던스로 조절될 수 있다.
예를 들어, 상기 제1 상태와 상이한, 상기 안테나들 중 어느 하나를 활성화하는 다른 상태(예, ASDiv 상태로 참조되는 제2 상태, 또는 제3 상태)에서, 전력 분할 회로(510)는 제1 노드(510-1)를, 노드들(610-1, 615-1, 620-1, 625-1) 중에서, 활성화된 안테나에 대응하는 임피던스 매칭 회로의 노드들 전부에 연결할 수 있다. 예를 들어, 제2 안테나를 활성화하는 제2 상태(또는 ASDiv 상태)에서, 전력 분할 회로(510)는 제1 노드(510-1)를, 상기 제2 안테나에 연결된 제2 임피던스 매칭 회로(525)에 연결된 노드들(610-1, 620-1) 전부에 전기적으로 연결할 수 있다. 이 경우, 제2 임피던스 매칭 회로(525)의 블록들(610, 620) 전부가 제1 노드(510-1)로부터 수신된 전기 신호에 의해 활성화됨에 따라, 제2 임피던스 매칭 회로(525)의 입력 노드, 및 출력 노드 사이의 임피던스는, 블록들(610, 620) 전부의 합성 임피던스를 가질 수 있다. 예를 들어, 제2 임피던스 매칭 회로(525)의 입력 노드, 및 출력 노드 사이의 임피던스는, 제2 임피던스 매칭 회로(525)의 제1 블록(610)의 제1 임피던스와 상이한 제2 임피던스로 조절될 수 있다.
또 다른 예로, 제1 안테나를 활성화하는 제3 상태에서, 제1 임피던스 매칭 회로(520)의 임피던스는, 제1 노드(510-1)가 제1 임피던스 매칭 회로(520)의 노드들(615-1, 625-1) 전부에 전기적으로 연결됨에 따라, 제1 임피던스 매칭 회로(520)의 제1 블록(615)의 제1 임피던스와 상이한 상기 제2 임피던스로 조절될 수 있다. 이하에서, 제2 임피던스는, 제1 임피던스 매칭 회로(520) 또는 제2 임피던스 매칭 회로(525) 중 특정 임피던스 매칭 회로가 선택적으로 활성화되었을 때, 임피던스 매칭 조건을 만족하기 위하여, 상기 특정 임피던스 매칭 회로가 가지는 임피던스를 의미할 수 있다. 예를 들어, 제2 임피던스는, Z0로 참조될 수 있다. 이하에서, 제1 임피던스는, 제1 임피던스 매칭 회로(520) 및 제2 임피던스 매칭 회로(525) 전부가 활성화되었을 때, 임피던스 매칭 조건을 만족하기 위하여, 제1 임피던스 매칭 회로(520) 및 제2 임피던스 매칭 회로(525) 각각이 가지는 임피던스를 의미할 수 있다. 제1 임피던스는, 제1 임피던스 매칭 회로(520) 및 제2 임피던스 매칭 회로(525) 전부가 활성화된 전력 분할 회로(510)에 의한 전기 신호의 전력 분할의 수행을 위하여,
Figure PCTKR2022020391-appb-img-000001
로 참조될 수 있다.
일 실시예에서, 제1 임피던스 매칭 회로(520) 및 제2 임피던스 매칭 회로(525)의 블록들(620, 625)의 임피던스는, 제1 임피던스 매칭 회로(520) 및 제2 임피던스 매칭 회로(525)의 합성 임피던스(예, 상기 제2 임피던스)가, 제1 임피던스 매칭 회로(520) 또는 제2 임피던스 매칭 회로(525) 중 어느 하나가 선택적으로 활성화되었을 때의 임피던스 매칭 조건을 만족하기 위해 요구되는 임피던스를 가질 수 있다. 도 6a의 전력 분할 회로(510)가 집중 정수 소자(lumped element)에 기반하여 구현된 일 예가, 도 7a 내지 도 7c를 참고하여 후술된다.
도 6b를 참고하면, 일 실시예에 따른, 전력 분할 회로(510)의 다른 일 예가 도시된다. 도 6b의 일 실시예에서, 전력 분할 회로(510)에 포함된 스위치(515)는 SPDT(single pole double throw) 타입의 서브-스위치들(650, 660)을 포함할 수 있다. 예를 들어, 제1 서브-스위치(650)는, 제1 노드(510-1)를 제1 임피던스 매칭 회로(520) 및 제2 임피던스 매칭 회로(525) 각각에 연결된 노드들(610-1, 615-1)에 선택적으로 연결할 수 있다. 예를 들어, 제2 서브-스위치(660)는, 접지 노드(640)를, 제1 임피던스 매칭 회로(520) 및 제2 임피던스 매칭 회로(525) 각각에 연결된 노드들(620-1, 625-1)에 선택적으로 연결할 수 있다.
도 6b의 제1 임피던스 매칭 회로(520)의 제1 블록(615)은, 도 6a의 제1 블록(615)과 유사하게, 제3 노드(615-1)에 인가되는 전기 신호의 위상을 지정된 위상(예, 90 도) 만큼 쉬프트하기 위한 하나 이상의 회로 요소들을 포함할 수 있다. 제1 임피던스 매칭 회로(520)의 제2 블록(625)은, 도 6a의 제2 블록(625)과 유사하게, 제1 임피던스 매칭 회로(520)의 임피던스를, 제1 임피던스 매칭 회로(520) 및 제2 임피던스 매칭 회로(525) 중에서 제1 임피던스 매칭 회로(520)가 활성화된 상태에서의 임피던스 매칭 조건을 만족하는 상기 제2 임피던스로 조절하기 위한 하나 이상의 회로 요소들을 포함할 수 있다. 제1 임피던스 매칭 회로(520)의 블록들(615, 625)은 경로(636)를 통해 서로 연결될 수 있다. 제2 임피던스 매칭 회로(525)에서 경로(631), 및 경로(631)를 통해 서로 연결된 블록들(610, 620)은 제1 임피던스 매칭 회로(520)의 경로(636) 및 블록들(615, 625) 각각과 유사할 수 있다.
일 실시예에 따른, 전력 분할 회로(510)는 서브-스위치들(650, 660) 내 전기적인 연결을, 전력 분할 회로(510)의 제2 노드(510-2) 및 제3 노드(510-3) 각각에 연결된 안테나들 중에서, 활성화된 안테나의 개수 및/또는 타입에 기반하여 선택적으로 변경할 수 있다. 예를 들어, 제1 상태(또는 EPA 상태)에서, 전력 분할 회로(510)는, 제1 서브-스위치(650) 내에서, 제1 노드(510-1)를 노드들(610-1, 615-1) 전부에 연결할 수 있다. 상기 제1 상태에서, 전력 분할 회로(5210)는, 제2 서브-스위치(660)에 포함된 노드들(640, 620-1, 625-1) 전부를 전기적으로 절연할 수 있다(may electronically insulate). 노드들(640, 620-1, 625-1) 전부가 전기적으로 절연됨에 따라, 노드들(620-1, 625-1) 각각에 연결된 블록들(620, 625)이 전기적으로 개방될 수 있다. 상기 제1 상태에서, 블록들(620, 625)이 전기적으로 개방됨에 따라, 제1 임피던스 매칭 회로(520) 및 제2 임피던스 매칭 회로(525) 각각은 블록들(610, 615)의 임피던스인 제1 임피던스를 가질 수 있다.
일 실시예에 따르면, 제1 상태와 상이한 다른 상태(예, ASDiv 상태로 참조되는 제2 상태, 또는 제3 상태)로 스위칭되는 경우, 전력 분할 회로(510)는 활성화된 안테나에 대응하는 임피던스 매칭 회로의 노드들을, 제1 노드(510-1) 및 접지 노드(640) 각각에 연결할 수 있다. 예를 들어, 제1 안테나를 활성화하는 제3 상태에서, 전력 분할 회로(510)는, 제1 서브-스위치(650) 내에서, 제1 노드(510-1) 및 제1 임피던스 매칭 회로(520)에 연결된 제3 노드(615-1)를 전기적으로 연결하고, 제1 노드(510-1) 및 제2 임피던스 매칭 회로(525)에 연결된 제1 노드(610-1)를 전기적으로 절연할 수 있다. 상기 제3 상태에서, 전력 분할 회로(510)는, 제2 서브-스위치(660) 내에서, 접지 노드(640) 및 제4 노드(625-1)를 전기적으로 연결하고, 접지 노드(640) 및 제2 노드(620-1)를 전기적으로 절연할 수 있다. 상기 제3 상태에서, 전류가 접지 노드(640)에 연결된 제2 블록(625)에 인가됨에 따라, 제1 임피던스 매칭 회로(520)의 임피던스가, 제1 임피던스 매칭 회로(520)의 제1 블록(615)의 제1 임피던스와 상이한, 제2 임피던스로 조절될 수 있다. 상기 제2 임피던스는 제1 임피던스 매칭 회로(520) 만이 활성화되었을 때의 임피던스 매칭 조건을 만족할 수 있다. 도 6b의 전력 분할 회로(510)가 집중 정수 소자에 기반하여 구현된 일 예가, 도 8a 내지 도 8b를 참고하여 후술된다.
도 6c를 참고하면, 일 실시예에 따른, 전력 분할 회로(510)의 또 다른 일 예가 도시된다. 도 6c의 일 실시예에서, 전력 분할 회로(510)에 포함된 스위치(515)는 SPDT 타입의 스위치일 수 있다. 도 6c의 일 실시예에서, 전력 분할 회로(510)의 제1 임피던스 매칭 회로(520)의 제1 블록(615)의 제4 노드(625-1)는, 스위치(515)와 독립적으로 제1 노드(510-1)에 연결될 수 있다. 제4 노드(625-1)가 스위치(515)와 독립적으로 제1 노드(510-1)에 연결됨에 따라, 제1 임피던스 매칭 회로(520)는, 제1 노드(510-1)의 전기 신호를 연속적으로(continuously) 수신할 수 있다.
도 6c의 일 실시예에서, 제4 노드(625-1)를 통하여 전력 분할 회로(510)의 제1 노드(510-1)에 연결된 제1 임피던스 매칭 회로(520)의 제1 블록(615)은, 도 6a 내지 도 6b의 제1 블록(615)과 유사하게, 제1 노드(510-1)에 인가되는 전기 신호의 위상을 지정된 위상 만큼 쉬프트할 수 있다. 제1 임피던스 매칭 회로(520)의 제2 블록(625)은, 도 6a 내지 도 6b의 제2 블록(625)과 유사하게, 제1 임피던스 매칭 회로(520)의 제3 노드(615-1)를 통해 전기 신호를 수신하는 상태에서, 제1 임피던스 매칭 회로(520)의 임피던스를, 제1 블록(615)의 제1 임피던스와 상이한 상기 제2 임피던스로 변경할 수 있다. 제1 임피던스 매칭 회로(520)의 블록들(615, 625)은 전력 분할 회로(510)의 노드(635)에서 서로 연결될 수 있다. 도 6c의 일 실시예에서, 전력 분할 회로(510)의 제2 노드(510-2)는 노드(635)로부터 연장되거나, 또는 노드(635)와 연결될 수 있다. 제2 임피던스 매칭 회로(525)의 제1 블록(610)은, 제1 임피던스 매칭 회로(520)의 제1 블록(615)과 유사할 수 있다.
일 실시예에 따른, 전력 분할 회로(510)는 스위치(515) 내 전기적인 연결을, 제3 노드(510-3)에 연결된 안테나를 활성화할지 여부에 기반하여, 형성할 수 있다. 예를 들어, 제1 상태(또는 EPA 상태)에서, 제3 노드(510-3)에 연결된 안테나가 활성화되므로, 전력 분할 회로(510)는, 스위치(515) 내에서 제1 노드(510-1) 및 제2 임피던스 매칭 회로(525)에 연결된 제1 노드(610-1)를 전기적으로 연결할 수 있다. 상기 제1 상태에서, 전력 분할 회로(510)는 제1 노드(510-1) 및 제1 임피던스 매칭 회로(525)의 제2 블록(625)으로부터 연장된 제3 노드(615-1)를 전기적으로 절연할 수 있다. 제1 노드(510-1) 및 제2 임피던스 매칭 회로(525)에 연결된 제1 노드(610-1)가 전기적으로 연결됨에 따라, 제2 임피던스 매칭 회로(525)의 제1 블록(610)에서, 제1 임피던스 매칭 회로(520)의 제1 블록(615)에서 발생되는 위상 천이와 동일한 위상 천이가 발생될 수 있다. 이 경우, 제2 노드(510-2) 및 제3 노드(510-3)에서 출력되는 전기 신호들은, 제1 노드(510-1)의 전기 신호 대비 동일한 위상(예, 90 도) 만큼 쉬프트된 위상을 가질 수 있다.
제1 상태와 상이한 제3 상태로 스위칭 되는 경우, 전력 분할 회로(510)는 제1 노드(510-1) 및 제2 임피던스 매칭 회로(525)에 연결된 노드(610-1)를 전기적으로 절연할 수 있다. 상기 제3 상태에서, 전력 분할 회로(510)는 제1 노드(510-1) 및 제1 임피던스 매칭 회로(520)에 연결된 제3 노드(615-1)를 전기적으로 연결할 수 있다. 제1 노드(510-1) 및 상기 제3 노드(615-1)가 전기적으로 연결됨에 따라, 제2 블록(625)이 제1 노드(510-1)로부터 송신된 전기 신호에 의해 활성화되어, 제1 임피던스 매칭 회로(520)의 입력 노드, 및 출력 노드 사이의 임피던스가, 상기 제2 임피던스로 조절될 수 있다. 제1 임피던스 매칭 회로(520)의 입력 노드, 및 출력 노드 사이의 임피던스가 상기 제2 임피던스로 조절됨에 따라, 전력 분할 회로(510)에 의한 임피던스 매칭이 수행될 수 있다. 전력 분할 회로(510)의 스위치(515)가 상술한 전기적인 연결을 형성함에 따라, 안테나들의 활성화에 따라 구별되는 상태들 사이의 스위칭에도 불구하고, 전력 분할 회로(510)에서의 임피던스 매칭이 유지될 수 있다. 도 6c의 전력 분할 회로(510)가 집중 정수 소자에 기반하여 구현된 일 예가, 도 9a 내지 도 9b를 참고하여 후술된다.
도 7a 내지 도 7c는 일 실시예에 따른 도 6a의 전력 분할 회로(510)의 예시적인 회로도이다. 도 7a 내지 도 7d의 전자 장치는 도 1, 및/또는 도 5의 전자 장치(101)의 일 예일 수 있다. 도 7a 내지 도 7d의 전력 분할 회로(510)는 도 5, 및/또는 도 6a의 전력 분할 회로(510)의 일 예일 수 있다. 도 6a, 도 7a 내지 도 7d 중 적어도 두 도면들에서 공통적으로 도시된 구성 요소는 동일한 참조 부호를 가질 수 있다.
도 7a의 일 실시예를 참고하면, 전력 분할 회로(510)의 블록들(610, 615)은, 고대역 통과 필터에 기반하는 토폴로지를 가질 수 있다. 예를 들어, 제2 임피던스 매칭 회로(525)의 제1 블록(610)에서, 전력 분할 회로(510)는
Figure PCTKR2022020391-appb-img-000002
형태로 연결된 커패시터(720) 및 인덕터들(730, 740)을 포함할 수 있다. 도 7a를 참고하면, 커패시터(720)의 일 단(752)에, 인덕터(730)의 일 단이 연결될 수 있다. 인덕터(730)의 타 단은 접지될 수 있다. 도 7a의 일 실시예에서, 커패시터(720)의 일 단(752)은, 스위치(515)에 포함된 제1 노드(610-1)에 전기적으로 연결될 수 있다. 도 7a를 참고하면, 커패시터(720)의 타 단(754)에, 인덕터(740)의 일 단이 연결될 수 있다. 인덕터(740)의 타 단은 접지될 수 있다. 도 7a의 일 실시예에서, 커패시터(720)의 타 단(754)은, 제2 임피던스 매칭 회로(525)의 노드(630), 및/또는 전력 분할 회로(510)의 제3 노드(510-3)에 매칭될 수 있다.
도 7a를 참고하면,
Figure PCTKR2022020391-appb-img-000003
형태에 기반하여 병렬로 연결된 두 개의 인덕터들(730, 740)을 포함하는 전력 분할 회로(510)의 일 실시예가 도시되지만, 실시예가 이에 제한되는 것은 아니다. 예를 들어, 제2 임피던스 매칭 회로(525)의 제1 블록(610) 내에서, 두 개를 초과하는 수의 인덕터들이 병렬로 연결될 수 있다. 블록들(610, 615)에 포함된 인덕터들, 및/또는 커패시터는, 인덕터, 및 커패시터가 가지는 손실에 기반하여 실시예에 따라 다른 개수로 구현될 수 있다.
일 실시예에서, 전력 분할 회로(510)의 블록들(620, 625)은, 블록들(620, 625)이 활성화된 상태에서, 블록들(620, 625) 각각을 포함하는 임피던스 매칭 회로들의 임피던스를 조절하기 위한 집중 정수 소자를 포함할 수 있다. 도 7a를 참고하면, 제2 임피던스 매칭 회로(525)의 제2 블록(620)은, 스위치(515)에 포함된 제2 노드(620-1)에 연결된 일 단, 및 노드(630)에 연결된 타 단을 포함하는 커패시터를 포함할 수 있다. 도 7a를 참고하면, 제1 임피던스 매칭 회로(520)의 구조는 상술한 제2 임피던스 매칭 회로(525)의 구조와 유사할 수 있다. 제1 임피던스 매칭 회로(520)의 구조에 대한 설명 중에서 제2 임피던스 매칭 회로(525)의 구조와 중복되는 설명은 생략한다.
전력 분할 회로(510)의 블록들(610, 615)이 고대역 통과 필터인, 도 7a의 일 실시예에서, 고대역 통과 필터의 차단 주파수가
Figure PCTKR2022020391-appb-img-000004
이고, 블록들(610, 615) 각각의 임피던스가 Z이고, 블록들(610, 615)에서의 위상의 변화를
Figure PCTKR2022020391-appb-img-000005
라 할 때에, 블록들(610, 615)에 포함된 커패시터(예, 커패시터(720)) 및 인덕터들(예, 인덕터들(730, 740))은, 수학식 1의 커패시턴스 C 및 인덕턴스 L을 가질 수 있다.
Figure PCTKR2022020391-appb-img-000006
도 7a를 참고하면, 전력 분할 회로(510)의 블록들(610, 615, 620, 625)에 포함된 인덕터들의 인덕턴스들(L1, L2, L3, L4)에 대하여, 도 7a의 회로도에서 인덕턴스들이 대칭을 이룰 때에(예, L1 = L3이고, L2 = L4인 경우), 전력 분할 회로(510)에서 제2 노드(510-2) 및 제3 노드(510-3) 각각으로 분할되는 전력 신호들의 전력의 비율이 1:1을 이룰 수 있다. 전력 분할 회로(510)가 600 MHz 내지 1 GHz 사이의 주파수 대역에서 동작하고, 90 º에 기반하는 위상 천이를 수행하고, 1:1의 비율에 기반하여 전력을 분할하도록 설계되는 일 실시예에서, 수학식 1의 인덕턴스 L은 약 5.6 nH 내지 약 27 nH 사이의 범위 내에서(예, 22 nH), 수학식 1의 커패시턴스 C는 약 1.5 pF 내지 약 5.6 pF 사이의 범위 내에서(예, 3.3 pF) 설정될 수 있다.
이하에서는, 상기 인덕턴스들(L1, L2, L3, L4)이 수학식 1의 인덕턴스 L에 대응하는 일 실시예가 설명된다.
도 6a에서 상술한 바와 같이, 블록들(610, 615)의 임피던스는 제1 임피던스(
Figure PCTKR2022020391-appb-img-000007
)이고, 블록들(610, 615)에서의 위상의 변화는 90 도이므로, 블록들(610, 615)에 포함된 커패시터(예, 커패시터(720)) 및 인덕터들(예, 인덕터들(730, 740))은, 수학식 2의 커패시턴스 C 및 인덕턴스 L을 가질 수 있다.
Figure PCTKR2022020391-appb-img-000008
일 실시예에 따른, 전력 분할 회로(510)는, 제2 노드(510-2) 및 제3 노드(510-3)에 연결된 안테나들(예, 도 5의 제1 안테나(580) 및 제2 안테나(585)) 전부를 활성화하는 제1 상태(또는 EPA 상태)에서, 도 6a에서 상술한 바와 같이, 제1 노드(510-1), 및 제2 임피던스 매칭 회로(525)에 연결된 제1 노드(610-1) 사이의 전기적인 연결(712), 및 제1 노드(510-1) 및 제3 노드(615-1) 사이의 전기적인 연결(716)을 활성화할 수 있다. 상기 제1 상태에서, 전력 분할 회로(510)는, 제1 노드(510-1) 및 제2 노드(620-1) 사이의 전기적인 연결(714), 및 제1 노드(510-1) 및 제4 노드(625-1) 사이의 전기적인 연결(718)을 비활성화할 수 있다. 도 7a를 참고하면, 활성화된 전기적인 연결들(712, 716)에 의하여, 제1 임피던스 매칭 회로(520) 및 제2 임피던스 매칭 회로(525)의 고대역 통과 필터인 블록들(610, 615)이 선택적으로 활성화되어, 제1 임피던스 매칭 회로(520) 및 제2 임피던스 매칭 회로(525)의 임피던스들 전부가 제1 임피던스(
Figure PCTKR2022020391-appb-img-000009
)로 조절되고, 90 도 만큼의 위상 천이가 제1 임피던스 매칭 회로(520) 및 제2 임피던스 매칭 회로(525) 전부에서 수행될 수 있다.
일 실시예에 따르면, 상기 제1 상태와 구별되는 다른 상태에서, 도 6a에서 상술한 바와 같이, 전력 분할 회로(510)는 전기적인 연결들(712, 714, 716, 718)을 제1 상태와 다르게 조절할 수 있다. 예를 들어, 제3 노드(510-3)에 연결된 안테나를 활성화하는 제2 상태에서, 전력 분할 회로(510)는 전기적인 연결들(716, 718)을 비활성화하고, 제3 노드(510-3)에 연결된 제2 임피던스 매칭 회로(525)의 노드들(610-1, 620-1)과 관련된 전기적인 연결들(712, 714) 전부를 활성화할 수 있다. 전기적인 연결들(712, 714) 전부가 활성화됨에 따라, 제2 임피던스 매칭 회로(525)의 제2 블록(620)에 포함되고, 커패시턴스 Cm을 가지는 커패시터(725)가 더 활성화될 수 있다. 이 경우, 커패시터(720) 및 제2 블록(620)의 커패시터가 병렬로 연결됨에 따라, 블록들(610, 620)을 포함하는 제2 임피던스 매칭 회로(525)의 차단 주파수
Figure PCTKR2022020391-appb-img-000010
, 위상의 변화
Figure PCTKR2022020391-appb-img-000011
, 임피던스 Z에 대하여, 수학식 3이 성립될 수 있다.
Figure PCTKR2022020391-appb-img-000012
상기 제2 상태에서, 제2 임피던스 매칭 회로(525)의 임피던스는 제2 임피던스(Z0)로 조절되고, 수학식 3의 L은, 인덕터들(730, 740)의 인덕턴스이므로, 수학식 2의
Figure PCTKR2022020391-appb-img-000013
과 동일하다. 따라서, 수학식 3의 L 및 수학식 2의 L의 등가 관계로부터,
Figure PCTKR2022020391-appb-img-000014
가 성립될 수 있다.
Figure PCTKR2022020391-appb-img-000015
,
Figure PCTKR2022020391-appb-img-000016
의 관계, 및 수학식 2의
Figure PCTKR2022020391-appb-img-000017
로부터, 수학식 3의 C + Cm이 수학식 4와 같이 성립될 수 있다.
Figure PCTKR2022020391-appb-img-000018
수학식 4를 참고하면, 제2 임피던스 매칭 회로(525)의 제2 블록(620)에 포함된 커패시터의 커패시턴스 Cm이, 커패시터(720)의 커패시턴스 C의 절반(C/2)이 되면, 제2 임피던스 매칭 회로(525)의 임피던스가, 제2 상태에서의 임피던스 매칭 조건을 만족할 수 있다. 제1 임피던스 매칭 회로(520)에서, 제2 임피던스 매칭 회로(525)에 기반하여 상술한 바와 유사하게, 제1 임피던스 매칭 회로(520)의 제2 블록(625)에 포함된 커패시터의 커패시턴스는, 제1 임피던스 매칭 회로(520)의 제1 블록(615)에 포함된 커패시터의 커패시턴스의 절반일 수 있다. 제2 임피던스 매칭 회로(525)의 제2 블록(620)이 추가적으로 활성화됨에 따라, 제2 임피던스 매칭 회로(525)에서 70 도 만큼의 위상 천이가 발생될 수 있다.
도 7b의 일 실시예를 참고하면, 전력 분할 회로(510)의 블록들(610, 615)은, 저대역 통과 필터에 기반하는 토폴로지를 가질 수 있다. 예를 들어, 제2 임피던스 매칭 회로(525)의 제1 블록(610)에서, 전력 분할 회로(510)는 인덕터(760) 및 커패시터들(770, 780)을 포함할 수 있다. 도 7b를 참고하면, 스위치(515)를 향하여 연장되고, 제2 임피던스 매칭 회로(525)에 연결된 제1 노드(610-1)에 매칭되는 제1 블록(610)의 노드(792)에서, 인덕터(760)의 일 단 및 커패시터(770)의 일 단이 연결될 수 있다. 커패시터(770)의 타 단은 접지될 수 있다. 전력 분할 회로(510)의 제3 노드(510-3) 및 노드(640)에 매칭되는 제1 블록(610)의 노드(794)에서, 인덕터(760)의 타 단 및 커패시터(780)의 일 단이 연결될 수 있다. 커패시터(780)의 타 단은 접지될 수 있다.
블록들(610, 615)이 저대역 통과 필터에 기반하는 토폴로지를 가지는 일 실시예에서, 전력 분할 회로(510)의 블록들(620, 625)은, 대응하는 임피던스 매칭 회로의 임피던스를 조절하기 위한 인덕터(765)를 포함할 수 있다. 도 7b를 참고하면, 제1 임피던스 매칭 회로(520)의 구조는 상술한 제2 임피던스 매칭 회로(525)의 구조와 유사할 수 있다. 도 7b의 일 실시예에서, 도 7a의 일 실시예와 유사하게, 전력 분할 회로(510)는 전기적인 연결들(712, 714, 716, 718)을, 안테나들을 활성화하는 상이한 상태들에 기반하여 제어할 수 있다.
도 7b의 일 실시예에서, 저대역 통과 필터의 차단 주파수가
Figure PCTKR2022020391-appb-img-000019
이고, 제1 블록(610)의 임피던스가 Z이고, 제1 블록(610)에서의 위상의 변화를
Figure PCTKR2022020391-appb-img-000020
라 할 때에, 커패시터(760)의 커패시턴스
Figure PCTKR2022020391-appb-img-000021
를 만족하고, 인덕터들(770, 780)의 인덕턴스
Figure PCTKR2022020391-appb-img-000022
를 만족할 수 있다. 제1 블록(610)의 임피던스가 제1 임피던스(
Figure PCTKR2022020391-appb-img-000023
)를 가지고, 제1 블록(610)에서 90 도 만큼의 위상 천이가 발생하므로, 상술한 커패시턴스 C 및 인덕턴스 L은 수학식 2를 만족할 수 있다. 제2 임피던스 매칭 회로(525)를 선택적으로 활성화하는 제2 상태에서, 제2 블록(620)의 인덕터가 활성화됨에 따라, 제2 임피던스 매칭 회로(525)에서, 제2 블록(620)의 인덕터 및 인덕터(760)가 병렬로 연결될 수 있다. 이 경우, 수학식 3 내지 수학식 4에서 상술한 바와 유사하게, 제2 블록(620)의 인덕터의 인덕턴스 Lm이 인덕터들(770, 780)의 인덕턴스의 두 배가 되어야(즉, Lm = 2L), 활성화된 블록들(610, 620)의 등가 임피던스가 제2 임피던스(Z0)를 가질 수 있다. 제2 블록(620)이 추가적으로 활성화됨에 따라, 제2 임피던스 매칭 회로(525)에서 70 도 만큼의 위상 천이가 발생될 수 있다. 제1 임피던스 매칭 회로(520)에서, 제2 임피던스 매칭 회로(525)에 기반하여 상술한 바와 유사하게, 제2 블록(625)에 포함된 인덕터의 인덕턴스 또한, 제1 블록(615)에 포함된 인덕터의 인덕턴스의 두 배일 수 있다.
도 7c의 일 실시예를 참고하면, 일 실시예에 따른, 전력 분할 회로(510)의 제2 임피던스 매칭 회로(525)는,
Figure PCTKR2022020391-appb-img-000024
형태로 연결된 인덕터들(732, 742), 및 커패시터(722)를 더 포함할 수 있다. 인덕터들(740, 732)은 실시예에 따라 단일 인덕터로 병합될 수 있다.
도 7c를 참고하면, 일 실시예에 따른, 전력 분할 회로(510)의 등가 회로(705)가 도시된다. 등가 회로(705)를 참고하면, 일 실시예에 따른, 전력 분할 회로(510)는 윌킨슨 전력 분배기에 기반하는 구조를 가질 수 있다. 등가 회로(705)의 임피던스 Za는, 전력 분할 회로(510)의 제1 임피던스 매칭 회로(520) 내에서
Figure PCTKR2022020391-appb-img-000025
형태로 연결된 커패시터(Ca), 및 인덕터들(La)의 등가 임피던스를 나타낼 수 있다. 등가 회로(705)의 임피던스 Zb는, 전력 분할 회로(510)의 제2 임피던스 매칭 회로(525) 내에서
Figure PCTKR2022020391-appb-img-000026
형태로 연결된 커패시터(Cb), 및 인덕터들(Lb)의 등가 임피던스를 나타낼 수 있다. 등가 회로(705)의 임피던스 Zd는, 전력 분할 회로(510)의 제2 임피던스 매칭 회로(525) 내에서
Figure PCTKR2022020391-appb-img-000027
형태로 연결된 커패시터(Cd), 및 인덕터들(Ld)의 등가 임피던스를 나타낼 수 있다. 등가 회로(705)의 임피던스 Zc에 대응하는 전력 분할 회로(510) 내 회로 요소는, 제2 노드(510-2), 및 제3 노드(510-3) 각각으로 1:N 비율로 전력을 분할하는 경우, 50 Ω의 임피던스 매칭 조건에 의하여 생략될 수 있다. 등가 회로(705)의 저항 R은, 윌킨슨 전력 분배기의 출력들(Po1, Po2) 사이의 절연(isolation)을 위한 것으로, 전력 분할 회로(510) 내에서 생략될 수 있다.
등가 회로(705) 내에서, 임피던스들 Za, Zb, Zc, Zd 각각은, 출력들(Po1, Po2) 사이의 비율이 1:N인 경우, 윌킨슨 전력 분배기에서의 임피던스 매칭 조건에 기반하여, 표 1과 같이 설정될 수 있다.
Figure PCTKR2022020391-appb-img-000028
표 1을 참고하면, 등가 회로(705) 내 임피던스들 Za, Zb, Zc, 또는 Zd가, 임피던스 매칭 조건을 만족하기 위하여 서로 종속될 수 있다. 등가 회로(705)에 대응하는 전력 분할 회로(510)가 제2 노드(510-2), 및 제3 노드(510-3) 각각으로 1:2 비율로 전력을 분할하는 것으로 가정한다. 이경우, 표 1의 N = 2일 수 있다. 한편, 등가 회로(705)의 임피던스 Zc가, 전력 분할 회로(510) 내에서 생략되기 위한 조건(Zc = 50 Ω)을 적용하면, 표 1 로부터, Za = 61.2 Ω, Zb = 122.4 Ω, Zd = 70.7 Ω가 획득될 수 있다. 획득된 임피던스들 Za 내지 Zd에 기반하여, 도 7c의 인덕턴스들(La, Lb, Ld) 및 커패시턴스들(Ca, Cb, Cd, Cm1, Cm2)은 표 2와 같이 설정될 수 있다.
시정수 값
Ca 3.9 pF
La 15 nH
Cb 2.2 pF
Lb 27 nH
Cd 3.3 pF
Ld 18 nH
Cm1 3.3 pF
Cm2 2.7 pF
도 7d는, 도 7c의 전력 분할 회로(510)에 의한 임피던스의 조절에 의한 손실(예, s-파라미터)을 나타낸 그래프들(796, 798)이다. 그래프(798)는, 도 7c의 전력 분할 회로(510)를 포함하는 전자 장치가, 제1 임피던스 매칭 회로(520), 및 제2 임피던스 매칭 회로(525) 각각에 대응하는 안테나들 중에서, 제2 임피던스 매칭 회로(525)에 대응하는 안테나를 선택적으로 활성화한 상태에서, 제2 임피던스 매칭 회로(525)의 블록들(610, 620) 중 제1 블록(610) 만을 활성화하였을 때의 s-파라미터를 주파수 영역에서 나타낸다. 그래프(796)는, 도 7c의 전력 분할 회로(510)를 포함하는 전자 장치가, 제2 임피던스 매칭 회로(525)에 대응하는 안테나를 선택적으로 활성화한 상기 상태에서, 제2 임피던스 매칭 회로(525)의 블록들(610, 620) 전부를 활성화하였을 때의 s-파라미터를 주파수 영역에서 나타낸다. 그래프들(796,798)을 비교하면, 주파수 영역 전반에서, 도 7c의 제2 블록(620)이 추가적으로 활성화 됨에 따라, s-파라미터가 개선될 수 있다.상술한 바와 같이, 일 실시예에 따른, 전력 분할 회로(510)가, 인덕터, 커패시터와 같은 집중 정수 소자에 기반하여 구현됨에 따라, 전력 분할 회로(510)가 단순화될 수 있다. 일 실시예에 따른, 전력 분할 회로(510)는, 스위치(515)를 이용하여 전기적인 연결들(712, 714, 716, 718)을 조절하여, 안테나들의 활성 상태에 기반하는 임피던스 매칭을 수행할 수 있다. 안테나들의 활성 상태에 기반하는 임피던스 매칭이 수행됨에 따라, 전력 분할 회로(510)를 포함하는 전자 장치는, 전자 장치의 자세(예, 후술되는 폴더블 폼 팩터를 가지는 전자 장치의 자세), 및/또는 하나 이상의 외부 객체들(예, 전자 장치를 쥔(grip) 손, 또는 전자 장치에 접촉된 귀와 같은 인체의 일부분)에 기반하여 안테나들 중 적어도 하나를 선택적으로 활성화할 수 있다. 안테나들 중 적어도 하나를 선택적으로 활성화하면서, 전자 장치는 전력 분할 회로(510)를 이용하여, 선택적으로 활성화된 적어도 하나의 안테나에 기반하는 임피던스 매칭을 수행할 수 있다. 상기 임피던스 매칭이 수행됨에 따라, 전자 장치는 선택적으로 활성화된 적어도 하나의 안테나의 삽입 손실, 방사 효율, 및/또는 전송 성능을 개선할 수 있다.
도 8a 내지 도 8b는 일 실시예에 따른 도 6b의 전력 분할 회로(510)의 예시적인 회로도이다. 도 8a 내지 도 8b의 전자 장치는 도 1, 및/또는 도 5의 전자 장치(101)의 일 예일 수 있다. 도 8a 내지 도 8b의 전력 분할 회로(510)는 도 5, 및/또는 도 6b의 전력 분할 회로(510)의 일 예일 수 있다. 도 6b, 도 8a 내지 도 8b 중 적어도 두 도면들에서 공통적으로 도시된 구성 요소는 동일한 참조 부호를 가질 수 있다.
도 8a의 일 실시예를 참고하면, 전력 분할 회로(510)의 블록들(610, 615)은, 저대역 통과 필터에 기반하는 토폴로지를 가질 수 있다. 예를 들어, 제2 임피던스 매칭 회로(525)의 제1 블록(610)에서, 전력 분할 회로(510)는 Y 형태로 연결된 커패시터(840) 및 인덕터들(820, 830)을 포함할 수 있다. 도 8a를 참고하면, 제1 블록(610)의 노드(831)에서, 커패시터(840)의 일 단, 인덕터(820)의 일 단 및 인덕터(830)의 일 단이 연결될 수 있다. 노드(831)는, 도 6b의 경로(631)의 적어도 일부분일 수 있다. 커패시터(840)의 타 단은 접지될 수 있다. 인덕터(830)의 타 단은 전력 분할 회로(510)의 제3 노드(510-3)에 연결될 수 있다. 인덕터(820)의 타 단은 제1 서브-스위치(650)를 향하여 연장된 제1 노드(610-1)에 연결될 수 있다.
도 6b에서 상술한 바와 같이, 제2 임피던스 매칭 회로(525)의 블록들(610, 620)은 경로(631)를 통해 서로 연결될 수 있다. 제2 블록(620)은 제2 서브-스위치(660)를 향하여 연장된 제2 노드(620-1)에 연결된 일 단, 및 노드(635)에 연결된 타 단을 포함하는 커패시터(845)를 포함할 수 있다. 도 8a를 참고하면, 제1 임피던스 매칭 회로(520)의 구조는 상술한 제2 임피던스 매칭 회로(525)의 구조와 유사할 수 있다. 제1 임피던스 매칭 회로(520)의 구조에 대한 설명 중에서, 제2 임피던스 매칭 회로(525)의 구조와 중복되는 설명은 생략한다.
일 실시예에 따른, 전력 분할 회로(510)는, 제1 상태(또는 EPA 상태)에서, 도 6b에서 상술한 바와 같이, 제1 노드(510-1), 및 제2 임피던스 매칭 회로(525)에 연결된 제1 노드(610-1) 사이의 전기적인 연결(812), 및 제1 노드(510-1) 및 제3 노드(615-1) 사이의 전기적인 연결(816)을 활성화할 수 있다. 상기 제1 상태에서, 전력 분할 회로(510)는 제2 노드(620-1) 및 접지 노드(640) 사이의 전기적인 연결(814), 및 제4 노드(625-1) 및 접지 노드(640) 사이의 전기적인 연결(818)을 비활성화할 수 있다. 이 경우, 제1 임피던스 매칭 회로(520) 및 제2 임피던스 매칭 회로(525)의 블록들(610, 615, 620, 625) 중에서 블록들(610, 615)이 선택적으로 활성화되어, 제1 임피던스 매칭 회로(520) 및 제2 임피던스 매칭 회로(525)의 임피던스들 전부가 제1 임피던스(
Figure PCTKR2022020391-appb-img-000029
)로 조절되고, 제1 노드(510-1)로부터 노드들(510-2, 510-3) 각각으로 송신되는 전기 신호에서, 90 도 만큼의 위상 천이가 공통적으로 발생될 수 있다.
도 8a의 일 실시예에서, 저대역 통과 필터의 차단 주파수가
Figure PCTKR2022020391-appb-img-000030
이고, 제1 블록(610)의 임피던스가 Z이고, 제1 블록(610)에서의 위상의 변화를
Figure PCTKR2022020391-appb-img-000031
라 할 때에, 커패시터(840)의 커패시턴스
Figure PCTKR2022020391-appb-img-000032
를 만족하고, 인덕터들(820, 830)의 인덕턴스
Figure PCTKR2022020391-appb-img-000033
를 만족할 수 있다. 제1 블록(610)의 임피던스가 제1 임피던스(
Figure PCTKR2022020391-appb-img-000034
)를 가지고, 제1 블록(610)에서 90 도 만큼의 위상 천이가 발생하므로, 상술한 커패시턴스 C 및 인덕턴스 L은 수학식 2를 만족할 수 있다.
상기 제1 상태와 구별되는 다른 상태에서, 도 6b에서 상술한 바와 같이, 전력 분할 회로(510)는 전기적인 연결들(812, 814, 816, 818) 중에서, 상기 다른 상태에서 활성화되는 특정 안테나에 대응하는 임피던스 매칭 회로와 관련된 전기적인 연결들을 선택적으로 활성화할 수 있다. 예를 들어, 제3 노드(510-3)에 연결된 안테나를 활성화하는 제2 상태에서, 전력 분할 회로(510)는 전기적인 연결들(812, 814, 816, 818) 중에서, 제2 임피던스 매칭 회로(525)와 관련된 전기적인 연결들(812, 814)을 활성화하고, 다른 전기적인 연결들(816, 818)을 비활성화할 수 있다. 이 경우, 제2 블록(620)의 커패시터가 노드(635) 및 접지 노드(640)에 연결됨에 따라, 제2 임피던스 매칭 회로(525)의 임피던스가 커패시턴스 Cm을 가지는 제2 블록(620)의 커패시터에 의해 조절될 수 있다. 이 경우, 수학식 3 내지 수학식 4에서 상술한 바를 참고하면, 상기 커패시턴스 Cm이 커패시터(840)의 커패시턴스의 1/3이 되어야(즉, Cm = C/3), 활성화된 블록들(610, 620)의 등가 임피던스가 제2 임피던스(Z0)를 가질 수 있다. 제2 블록(620)이 추가적으로 활성화됨에 따라, 제2 임피던스 매칭 회로(525)에서 70 도 만큼의 위상 천이가 발생될 수 있다. 제1 임피던스 매칭 회로(520)에서, 제2 임피던스 매칭 회로(525)에 기반하여 상술한 바와 유사하게, 제2 블록(625)에 포함된 커패시터의 커패시턴스 또한, 제1 블록(615)에 포함된 커패시터의 커패시턴스의 1/3일 수 있다.
도 8b의 일 실시예를 참고하면, 전력 분할 회로(510)의 블록들(610, 615)은 고대역 통과 필터에 기반하는 토폴로지를 가질 수 있다. 예를 들어, 제2 임피던스 매칭 회로(525)의 제1 블록(610)에서, 전력 분할 회로(510)는 인덕터(880) 및 커패시터들(860, 870)을 포함할 수 있다. 제1 블록(610)의 노드(831)에서, 인덕터(880)의 일 단, 커패시터(860)의 일 단, 및 커패시터(870)의 일 단이 연결될 수 있다. 인덕터(880)의 타 단은 접지될 수 있다. 커패시터(860)의 타 단은 전력 분할 회로(510)의 제1 서브-스위치(650)를 향하여 연장된 제1 노드(610-1)에 연결될 수 있다. 커패시터(870)의 타 단은 전력 분할 회로(510)의 제3 노드(510-3)에 연결될 수 있다. 노드(831)를 통해 연결된 제2 블록(620)은, 노드(831)에 연결된 일 단, 및 제2 서브-스위치(660)를 향하여 연장된 제2 노드(620-1)에 연결된 타 단을 포함하는 인덕터를 포함할 수 있다. 도 8b의 제1 임피던스 매칭 회로(520)의 구조는 상술한 제2 임피던스 매칭 회로(525)의 구조와 유사할 수 있다. 도 8b의 일 실시예에서, 도 8a의 일 실시예와 유사하게, 전력 분할 회로(510)는 전기적인 연결들(812, 814, 816, 818)을, 안테나들을 활성화하는 상이한 상태들에 기반하여 제어할 수 있다.
도 8b의 일 실시예에서, 저대역 통과 필터의 차단 주파수가
Figure PCTKR2022020391-appb-img-000035
이고, 제1 블록(610)의 임피던스가 Z이고, 제1 블록(610)에서의 위상의 변화를
Figure PCTKR2022020391-appb-img-000036
라 할 때에, 커패시터들(860, 870)의 커패시턴스
Figure PCTKR2022020391-appb-img-000037
를 만족하고, 인덕터들(880)의 인덕턴스
Figure PCTKR2022020391-appb-img-000038
를 만족할 수 있다. 제1 블록(610)의 임피던스가 제1 임피던스(
Figure PCTKR2022020391-appb-img-000039
)를 가지고, 제1 블록(610)에서 90 도 만큼의 위상 천이가 발생하므로, 상술한 커패시턴스 C 및 인덕턴스 L은 수학식 2를 만족할 수 있다. 제2 임피던스 매칭 회로(525)를 선택적으로 활성화하는 제2 상태에서, 제2 블록(620)의 인덕터가 활성화됨에 따라, 제1 상태와 달리, 노드(831)에 제1 블록(610)의 인덕터가 추가적으로 연결될 수 있다. 이 경우, 수학식 3 내지 수학식 4에서 상술한 바와 유사하게, 제2 블록(620)의 인덕터의 인덕턴스 Lm이 인덕터(880)의 인덕턴스의 세 배가 되어야(즉, Lm = 3L), 활성화된 블록들(610, 620)의 등가 임피던스가 제2 임피던스(Z0)를 가질 수 있다. 제2 블록(620)이 추가적으로 활성화됨에 따라, 제2 임피던스 매칭 회로(525)에서 70 도 만큼의 위상 천이가 발생될 수 있다. 제1 임피던스 매칭 회로(520)에서, 제2 임피던스 매칭 회로(525)에 기반하여 상술한 바와 유사하게, 제2 블록(625)에 포함된 인덕터의 인덕턴스 또한, 제1 블록(615)에 포함된 인덕터의 인덕턴스의 3 배일 수 있다.
도 9a 내지 도 9b는 일 실시예에 따른 도 6c의 전력 분할 회로의 예시적인 회로도이다. 도 9a 내지 도 9b의 전자 장치는 도 1, 및/또는 도 5의 전자 장치(101)의 일 예일 수 있다. 도 9a 내지 도 9b의 전력 분할 회로(510)는 도 5, 및/또는 도 6c의 전력 분할 회로(510)의 일 예일 수 있다. 도 6c, 도 9a 내지 도 9b 중 적어도 두 도면들에서 공통적으로 도시된 구성 요소는 동일한 참조 부호를 가질 수 있다.
도 9a의 일 실시예를 참고하면, 전력 분할 회로(510)의 블록들(610, 615)은, 고대역 통과 필터에 기반하는 토폴로지를 가질 수 있다. 예를 들어, 제2 임피던스 매칭 회로(525)의 제1 블록(610)에서, 전력 분할 회로(510)는 커패시터(920) 및 인덕터들(930, 940)을 포함할 수 있다. 스위치(515)를 향하여 연장된 제1 노드(610-1)에 매칭되는 노드(952)에서, 커패시터(920)의 일 단 및 인덕터(930)의 일 단이 연결될 수 있다. 인덕터(930)의 타 단은 접지될 수 있다. 전력 분할 회로(510)의 제3 노드(510-3)에 매칭되는 노드(954)에서, 커패시터(920)의 타 단 및 인덕터(940)의 일 단이 연결될 수 있다. 인덕터(940)의 타 단은 접지될 수 있다. 제1 임피던스 매칭 회로(520)의 제1 블록(615)은, 상술한 제2 임피던스 매챙 회로(525)의 제1 블록(610)과 유사한 구조를 가질 수 있다.
도 6c에서 상술한 바와 같이, 제1 임피던스 매칭 회로(520)의 제2 블록(625)은, 제1 임피던스 매칭 회로(520) 및 제2 임피던스 매칭 회로(525) 중에서 제1 임피던스 매칭 회로(520)가 활성화된 상태(예, 제3 상태)에서 활성화되어, 제1 임피던스 매칭 회로(520)의 임피던스를 제2 임피던스로 조절할 수 있다. 도 9a를 참고하면, 제2 블록(625)에서, 전력 분할 회로(510)는 커패시터를 포함할 수 있다. 제2 블록(625)의 커패시터의 일 단은 스위치(515)를 향하여 연장된 제3 노드(615-1)에 연결될 수 있다. 제2 블록(625)의 커패시터의 타 단은 노드(635)에 연결될 수 있다.
일 실시예에 따른, 전력 분할 회로(510)는 제2 노드(510-2)에 연결된 제1 안테나(예, 도 5의 제1 안테나(580)) 및 제3 노드(510-3)에 연결된 제2 안테나(예, 도 5의 제2 안테나(585))를, 상이한 상태들에 기반하여 선택적으로 활성화할 수 있다. 예를 들어, 제1 상태(또는 EPA 상태)에서, 전력 분할 회로(510)는 스위치(515) 내에서, 제1 노드(510-1), 및 제2 임피던스 매칭 회로(525)에 연결된 제1 노드(610-1) 사이의 전기적인 연결(912)을 활성화하여, 제1 임피던스 매칭 회로(520)의 제1 블록(615) 및 제2 임피던스 매칭 회로(525)의 제1 블록(610) 전부를 활성화할 수 있다. 제1 상태에서, 전력 분할 회로(510)는 제1 노드(510-1) 및 제3 노드(615-1) 사이의 전기적인 연결(914)을 비활성화할 수 있다. 이 경우, 블록들(610, 615, 625) 중에서 블록들(610, 615)이 활성화됨에 따라, 제1 임피던스 매칭 회로(520) 및 제2 임피던스 매칭 회로(525)의 임피던스들 전부는 제1 임피던스로 조절될 수 있다.
일 실시예에서, 상기 제1 상태와 구별되는 다른 상태(예, 제2 노드(510-2)에 연결된 제1 안테나 만 활성화된 제3 상태)에서, 전력 분할 회로(510)는 전기적인 연결(912)을 비활성화하고, 전기적인 연결(914)을 활성화할 수 있다. 전기적인 연결(914)이 활성화됨에 따라, 제1 임피던스 매칭 회로(520)의 블록들(615, 625) 전부가 활성화되어, 제1 임피던스 매칭 회로(520)의 임피던스가 상기 제1 임피던스로부터 제2 임피던스로 조절될 수 있다. 제2 블록(625)의 커패시턴스는, 수학식 4에서 상술한 바와 같이, 제1 블록(615)에 포함된 커패시터의 커패시턴스의 절반일 수 있다. 블록들(615, 625) 전부가 활성화된 상기 다른 상태에서, 제1 임피던스 매칭 회로(520)는 제1 노드(510-1)를 통해 입력되는 전기 신호의 위상을, 70 도 만큼 쉬프트할 수 있다.
도 9b의 일 실시예를 참고하면, 전력 분할 회로(510)의 블록들(610, 615)은 저대역 통과 필터에 기반하는 토폴로지를 가질 수 있다. 제2 임피던스 매칭 회로(525)의 제1 블록(610)에서, 전력 분할 회로(510)는 커패시터들(970, 980) 및 인덕터(960)를 포함할 수 있다. 스위치(515)를 향하여 연장된 제1 노드(610-1)에 매칭되는 노드(992)에서, 인덕터(960)의 일 단, 및 커패시터(970)의 일 단이 연결될 수 있다. 커패시터(970)의 타 단은 접지될 수 있다. 전력 분할 회로(510)의 제3 노드(510-3)에 매칭되는 노드(994)에서, 인덕터(960)의 타 단, 및 커패시터(980)의 일 단이 연결될 수 있다. 커패시터(980)의 타 단은 접지될 수 있다.
도 9b를 참고하면, 제1 임피던스 매칭 회로(520)의 제1 블록(615)은, 상술한 제2 임피던스 매칭 회로(525)의 제1 블록(610)과 유사한 구조를 가질 수 있다. 제1 임피던스 매칭 회로(520)의 제2 블록(625)은, 제1 임피던스 매칭 회로(520)의 임피던스를 제2 임피던스로 조절하기 위한, 인덕터를 포함할 수 있다. 제2 블록(625)의 인덕터는, 스위치(515)를 향하여 연장된 제3 노드(615-1)에 연결된 일 단, 및 제1 임피던스 매칭 회로(520)의 노드(635)에 연결된 타 단을 포함할 수 있다.
제1 노드(510-1) 및 노드들(610-1, 615-1) 사이의 전기적인 연결들(912, 914)은, 도 9a에서 상술한 바와 유사하게, 전력 분할 회로(510)에 의하여 제어될 수 있다. 예를 들어, 제1 상태에서, 전기적인 연결들(912, 914) 중에서 전기적인 연결(912)이 활성화됨에 따라, 제1 임피던스 매칭 회로(520) 및 제2 임피던스 매칭 회로(525) 전부는 90 도 만큼의 위상 천이를 수행할 수 있다. 제1 상태에서, 제1 임피던스 매칭 회로(520) 및 제2 임피던스 매칭 회로(525) 전부가 제1 임피던스를 가질 수 있다. 예를 들어, 상기 제1 상태와 상이한 제3 상태에서, 전기적인 연결들(912, 914) 중에서 전기적인 연결(914)이 활성화됨에 따라, 제1 임피던스 매칭 회로(520)의 임피던스가, 상기 제1 임피던스로부터 제2 임피던스로 조절될 수 있다. 제1 임피던스 매칭 회로(520)의 임피던스를 상기 제2 임피던스로 조절하기 위하여, 제2 블록(625)의 인덕턴스는, 도 7b에서 상술한 바와 같이, 제1 블록(615)의 인덕턴스의 두 배일 수 있다. 상기 제3 상태에서, 제1 임피던스 매칭 회로(520)는 제1 노드(510-1)를 통해 입력되는 전기 신호의 위상을, 70 도 만큼 쉬프트할 수 있다.
도 7a 내지 도 7b, 도 8a 내지 도 8b, 및 도 9a 내지 도 9b에서 상술한 바와 같이, 일 실시예에 따른, 전자 장치의 전력 분할 회로(510)는, 상대적으로 적은 수의 수동 소자들에 기반하여, 상이한 상태들(예, 상술한 제1 상태 내지 제3 상태)의 상이한 임피던스 매칭 조건들을 만족하도록 제어될 수 있다. 일 실시예에 따른, 전자 장치는 전력 분할 회로(510)를 이용하여, 상이한 상태들 사이를 스위칭하여, 안테나들을 선택적으로 활성화할 수 있다.
이하에서는 도 10a 내지 도 10b를 참고하여, 일 실시예에 따른, 전력 분할 회로(510)를 포함하는 전자 장치가, 상이한 상태들 사이를 스위칭할 때의 삽입 손실이 설명된다.
도 10a 내지 도 10b는 일 실시예에 따른 전자 장치에 포함된 전력 분할 회로에서의 삽입 손실(insertion loss)을 도시한 예시적인 그래프들이다. 도 10a 내지 도 10b의 전자 장치는 도 1, 및/또는 도 5의 전자 장치(101)의 일 예일 수 있다. 도 10a 내지 도 10b의 전력 분할 회로는 도 5, 및/또는 도 6a 내지 도 6c의 전력 분할 회로(510)의 일 예일 수 있다.
도 10a를 참고하면, 도 7a의 일 실시예에 따른, 전자 장치에 포함된 전력 분할 회로의 상이한 상태들에서, 상기 전력 분할 회로의 삽입 손실을 나타낸 그래프(1010)가 도시된다. 도 10b를 참고하면, 도 7b의 일 실시예에 따른, 전자 장치에 포함된 전력 분할 회로의 상이한 상태들에서, 상기 전력 분할 회로의 삽입 손실을 나타낸 그래프(1020)가 도시된다. 도 10a 내지 도 10b의 주파수 대역(1005)은, 일 실시예에 따른, 전자 장치가 전력 분할 회로를 이용하여 송신, 및/또는 수신하는 무선 신호의 주파수를 포함할 수 있다.
도 10a를 참고하면, 그래프(1010)의 선(1012)은, 제1 상태(또는 EPA 상태)에서 전력 분할 회로의 삽입 손실을 나타낸다. 그래프(1010)의 선(1014)은, 도 7a의 전력 분할 회로(510)의 블록들(610, 615, 620, 625) 중에서, 제2 노드(510-2)에 연결된 안테나(예, 도 5의 제1 안테나(580))와 관련된 지정된 각도(예, 90 도)의 위상 천이를 수행하기 위한 제1 블록(615)이 활성화된 상태에서의 전력 분할 회로의 삽입 손실을 나타낸다. 그래프(1010)의 선(1016)은, 도 7a의 제2 노드(510-2) 및 제3 노드(510-3)에 연결된 안테나들 중에서 제2 노드(510-2)에 연결된 안테나가 활성화된 제3 상태에서의 전력 분할 회로의 삽입 손실을 나타낸다. 예를 들어, 선들(1014, 1016)은, 도 7a의 제2 노드(510-2)에 연결된 안테나만 이용될 때에, 제2 블록(625)의 활성화에 기반하여 달라지는(differentiated) 삽입 손실을 나타낼 수 있다.
상술한 바와 같이, 상기 제3 상태에서 도 7a의 전력 분할 회로(510)의 블록들(610, 615, 620, 625) 중 블록들(615, 625)이 활성화됨에 따라, 전력 분할 회로(510)의 임피던스가, 상기 제1 상태에서의 제1 임피던스와 상이한 제2 임피던스로 변경될 수 있다. 도 10a의 선들(1014, 1016)을 비교하면, 주파수 대역(1005)에 포함된 주파수 전반에서, 선(1016)에 의해 나타나는 상기 제3 상태의 삽입 손실이 선(1014)에 의해 나타나는 상태(예, 도 7a의 블록들(615, 625) 중에서 제1 임피던스 매칭 회로(520)의 제1 블록(615)만 활성화된 상태)의 삽입 손실보다 감소될 수 있다. 도 7a의 전력 분할 회로(510)의 블록들(610, 615)이 고대역 통과 필터에 기반하는 토폴로지를 가짐에 따라, 주파수 대역(1005) 내에서, 주파수가 감소될수록, 선들(1014, 1016) 사이의 차이가 증가될 수 있다. 예를 들어, 상대적으로 낮은 주파수에서, 삽입 손실이 전력 분할 회로(510)의 임피던스 매칭에 의해 상대적으로 더 감소될 수 있다.
도 7b의 일 실시예에서 측정된 삽입 손실을 나타낸 도 10b를 참고하면, 그래프(1020)의 선(1022)은, 제1 상태(또는 EPA 상태)에서 전력 분할 회로의 삽입 손실을 나타낸다. 그래프(1020)의 선(1024)은, 도 7b의 전력 분할 회로(510)의 블록들(610, 615, 620, 625) 중 제1 블록(615)이 활성화된 상태에서의 전력 분할 회로의 삽입 손실을 나타낸다. 그래프(1020)의 선(1026)은, 상기 제1 상태와 상이한 제3 상태에서의 전력 분할 회로의 삽입 손실을 나타낸다. 예를 들어, 선들(1024, 1026)은, 도 7b의 제2 노드(510-2)에 연결된 안테나만 이용될 때에, 제2 블록(625)의 활성화에 기반하여 달라지는 삽입 손실을 나타낼 수 있다.
상술한 바와 같이, 상기 제3 상태에서, 도 7b의 블록들(610, 615, 620, 625) 중 블록들(615, 625)이 활성화됨에 따라, 전력 분할 회로(510)의 임피던스가, 상기 제1 상태에서의 제1 임피던스와 상이한 제2 임피던스로 조절될 수 있다. 도 10b의 선들(1024, 1016)을 비교하면, 주파수 대역(1005)에 포함된 주파수 전반에서, 선(1026)에 의해 나타나는 상기 제3 상태의 삽입 손실이 선(1024)에 의해 나타나는 상태(예, 도 7b의 블록들(615, 625) 중에서 제1 임피던스 매칭 회로(520)의 제1 블록(615)만 활성화된 상태)의 삽입 손실보다 감소될 수 있다. 도 7b의 전력 분할 회로(510)의 블록들(610, 615)이 저대역 통과 필터에 기반하는 토폴로지를 가짐에 따라, 주파수 대역(1005) 내에서, 주파수가 증가할수록, 선들(1024, 1026) 사이의 차이가 증가될 수 있다. 예를 들어, 상대적으로 높은 주파수에서, 일 실시예에 따른, 전자 장치는 전력 분할 회로를 이용하여 삽입 손실을 상대적으로 더 감소할 수 있다.
상술한 바와 같이, 일 실시예에 따른 전자 장치는, 전력 분할 회로를 이용하여, 안테나들(예, 도 5의 제1 안테나(580) 및 제2 안테나(585)) 중 적어도 하나를 선택적으로 활성화하는 상이한 상태들(예, 상기 제1 상태 내지 상기 제3 상태) 각각에서의 임피던스 매칭을 수행함에 따라, 상기 상태들 각각에서 상대적으로 감소된 삽입 손실에 기반하여 외부 전자 장치와 통신할 수 있다. 상기 상태들 사이의 전환은, 상기 안테나들 중 적어도 하나의 전송 효율에 영향을 미치는 환경(예, 상기 안테나들 사이의 거리, 및/또는 상기 안테나들을 포함하는 전자 장치에 접촉된 하나 이상의 외부 객체)에 기반하여 수행될 수 있다. 이하에서는 도 11a 내지 도 11b, 도 12 내지 도 15를 참고하여, 일 실시예에 따른 전자 장치가 상기 상이한 상태들 사이를 스위칭하는 동작이 설명된다.
도 11a 내지 도 11b는 일 실시예에 따른 전자 장치(101)에 포함된 안테나들(580, 585)의 배치를 도시한 예시적인 도면들이다. 도 11a 내지 도 11b의 전자 장치(101)는 도 1 및/또는 도 5의 전자 장치(101)의 일 예일 수 있다.
도 11a 내지 도 11b를 참고하면, 일 실시예에 따른, 전자 장치(101)는 힌지 구조(hinge assembly)에 의해 접힘 가능하게 연결된(rotatably connected) 제1 하우징 구조(1130) 및 제2 하우징 구조(1140)를 포함할 수 있다. 예를 들어, 상기 제1 하우징 구조(1130)는, 어플리케이션 프로세서(예, 도 1의 프로세서(120)), 및/또는 전력 분할 회로(예, 도 5의 전력 분할 회로(510))가 배치된 PCB(예, 메인 보드로 참조되는 PCB)를 포함할 수 있다. 상기 예시에서, 상기 제1 하우징 구조(1130)는 메인 하우징 구조로 참조되고, 제2 하우징 구조(1140)은 서브 하우징 구조로 참조될 수 있다.
일 실시예에서, 상기 힌지 구조에 의하여, 접힘 가능한(foldable) 전자 장치(101)가 형성될 수 있다. 일 실시예에 따른, 전자 장치(101)는 제1 하우징 구조(1130)의 제1 면 및 제2 하우징 구조(1140)의 제1 면을 가로질러 형성되는 플렉서블 디스플레이(1150)를 포함할 수 있다. 도 11a 내지 도 11b의 상태(1110)는, 제1 하우징 구조(1130), 힌지 구조, 및 제2 하우징 구조(1140) 사이의 각도가 평각(예, 180 도)인 상태로써, 언폴딩 상태(unfolded state)로 참조될 수 있다. 언폴딩 상태에서, 플렉서블 디스플레이(1150)의 형태는 편평한 평면(flat plane)일 수 있다. 도 11a 내지 도 11b의 상태(1120)는, 제1 하우징 구조(1130), 힌지 구조, 및 제2 하우징 구조(1140) 사이의 각도가 최소(예, 실질적으로 0 도)인 상태로써, 폴딩 상태(folded state)로 참조될 수 있다. 폴딩 상태에서, 플렉서블 디스플레이(1150)의 형태는, 제1 하우징 구조(1130) 및 제2 하우징 구조(1140) 사이의 힌지 구조에 대응하는 일부분에서 굽어진(bent) 형상일 수 있다. 폴딩 상태에서, 플렉서블 디스플레이(1150)가 형성된 제1 하우징 구조(1130)의 제1 면 및 제2 하우징 구조(1140)의 제1 면이 마주보며 접힐 수 있다(in-folding). 그러나 실시예가 이에 제한되는 것은 아니다.
도 11a 내지 도 11b를 참고하면, 제1 하우징 구조(1130) 및 제2 하우징 구조(1140) 각각에 배치된 안테나들의 구별되는 예시들이 도시된다. 전자 장치(101)에 포함된 안테나들은, 플렉서블 디스플레이(1150)가 배치된 제1 하우징 구조(1130)의 제1 면 및 제2 하우징 구조(1140)의 제1 면과 상이한 제1 하우징 구조(1130)의 제2 면 및 제2 하우징 구조(1140)의 제2 면 상에 배치된 도전성 부재(conductive member)를 포함할 수 있다. 제1 하우징 구조(1130)의 제2 면은, 제1 하우징 구조(1130)의 상기 제1 면, 및 제1 하우징 구조(1130)의 상기 제1 면과 평행한 제3 면 전부와 실질적으로 수직일 수 있다. 유사하게, 제2 하우징 구조(1140)의 제2 면은, 제2 하우징 구조(1140)의 상기 제1 면, 및 제2 하우징 구조(1140)의 상기 제1 면과 평행한 제3 면 전부와 실질적으로 수직일 수 있다. 이하에서, 제1 하우징 구조(1130) 및 제2 하우징 구조(1140)의 상기 제1 면, 상기 제2 면 및 상기 제3 면 각각은, 전면, 측면 및 후면으로 참조될 수 있다.
도 11a의 일 실시예에서, 제1 하우징 구조(1130)의 측면에서, 힌지 구조에 의한 제1 하우징 구조(1130) 및 제2 하우징 구조(1140)의 폴딩 축(A)과 평행한 일부분에 형성된 도전성 부재가, 전자 장치(101)의 제2 안테나(585)를 형성할 수 있다. 제2 하우징 구조(1140)의 측면에서, 폴딩 축(A)과 평행한 일부분에 형성된 도전성 부재가, 전자 장치(101)의 제1 안테나(580)를 형성할 수 있다. 도 11b의 일 실시예에서, 제1 하우징 구조(1130)의 측면의 모서리들 중 일 모서리(a corner)를 포함하는 일부분에 형성된 하나 이상의 도전성 부재들이, 전자 장치(101)의 제2 안테나(585)를 형성할 수 있다. 도 11b를 참고하면, 제2 하우징 구조(1140)의 일 모서리(a corner)로써, 힌지 구조에 의한 제1 하우징 구조(1130) 및 제2 하우징 구조(1140)의 폴딩 축(A)에 의해 제2 안테나(585)가 형성된 제1 하우징 구조(1130)의 일 모서리와 대칭인 일 모서리를 포함하는 일부분에 형성된 하나 이상의 도전성 부재들이, 전자 장치(101)의 제1 안테나(580)를 형성할 수 있다. 예를 들어, 제1 안테나(580)와 제2 안테나(585)는 폴딩 상태에서, 제3 면의 위에서 볼 때, 적어도 일부가 중첩될 수 있다.
도 11a 내지 도 11b의 일 실시예에서, 폴딩 상태(예, 상태(1120))에서, 전자 장치(101)는 제1 상태(또는 EPA 상태)에 기반하여 안테나들을 활성화할 수 있다. 도 11a를 참고하면, 전자 장치(101)가 안테나들(580, 585)을 제1 상태에 기반하여 활성화함에 따라, 안테나들(580, 585)로부터 동일한 위상을 가지는 무선 신호들이 동시에 방사될 수 있다. 이 경우, 안테나들(580, 585)의 거리가 언폴딩 상태(예, 상태(1110))의 안테나들(580, 585) 사이의 거리 보다 감소된 것에 의해 야기되는 간섭에도 불구하고, 전자 장치(101)는 안테나들(580, 585)을 이용하여 외부 전자 장치와 통신할 수 있다.
언폴딩 상태(예, 상태(1110))에서, 일 실시예에 따른, 전자 장치(101)는 상기 제1 상태와 구별되는 다른 상태(예, ASDiv 상태인 제2 상태 또는 제1 안테나(580)만 활성화된 제3 상태)에서, 전자 장치(101)는 안테나들 중 어느 하나를 선택적으로 활성화할 수 있다. 예를 들어, 폴딩 상태로부터 언폴딩 상태로 전환됨을 식별하는 것에 응답하여, 전자 장치(101)는 제1 상태로부터, 제2 상태 및/또는 제3 상태로 전환하여, 안테나들(580, 585) 중 어느 하나를 비활성화할 수 있다. 안테나들(580, 585) 중 어느 하나를 비활성화한 전자 장치(101)는 안테나들(580, 585) 중 다른 하나의 활성화를 유지할 수 있다. 폴딩 상태 및 언폴딩 상태 사이의 전환은, 일 실시 예에서, 전자 장치(101)에 포함된 홀 센서(hall sensor)에 의해 탐지될 수 있다.
폴딩 상태에서, 일 실시예에 따른, 전자 장치(101)는, 전자 장치(101)에 접촉된 외부 객체(예, 손)를 식별하는 것에 응답하여, 상기 다른 상태로 스위칭하여, 상기 안테나들 중 어느 하나를 선택적으로 활성화할 수 있다. 예를 들어, 언폴딩 상태 및/또는 폴딩 상태에서, 제2 하우징 구조(1140)에 접촉된 외부 객체를 식별하는 것에 응답하여, 전자 장치(101)는 제1 하우징 구조(1130)에 배치된 제2 안테나(585)를 활성화하는 제2 상태로 스위칭할 수 있다. 손과 같은 외부 객체를 탐지하는 것은, 예를 들어, 전자 장치(101)에 포함된 그립 센서(grip sensor), 리시버(1115), 및/또는 커뮤니케이션 프로세서(예, 도 5의 커뮤니케이션 프로세서(505))에 의하여 수행될 수 있다. 예를 들어, 커뮤니케이션 프로세서에 기반하여, 제1 안테나(580)의 안테나 이득의 감소를 식별하는 것에 응답하여, 전자 장치(101)는 제1 안테나(580)에 접촉된 외부 객체를 식별할 수 있다. 예를 들어, 전자 장치(101) 및 외부 전자 장치 사이의 호 연결(call setup)에 따른 리시버(1115)의 활성화를 식별하는 것에 응답하여, 전자 장치(101)는 리시버(1115)에 접촉된 외부 객체(예, 사용자의 머리)를 식별할 수 있다.
상술한 바와 같이, 일 실시예에 따른, 전자 장치(101)는 전력 분할 회로(예, 도 5의 전력 분할 회로(510))를 이용하여, 상기 제1 상태 내지 상기 제3 상태 사이의 스위칭에서 발생하는 임피던스 부정합을 보상할 수 있다. 임피던스 부정합이 보상됨에 따라, 전자 장치(101)는 상기 외부 객체, 및 언폴딩 상태 또는 폴딩 상태와 같은 전자 장치(101)의 자세에 기반하여 안테나들의 성능을 확보할 수 있다. 예를 들어, 제1 안테나(580)에 접촉된 외부 객체에 기반하여, 전자 장치(101)가 제1 안테나(580)를 활성화한 제3 상태로부터, 제2 안테나(585)를 활성화한 제2 상태로 스위칭함에 따라, 삽입 손실이 감소될 수 있다.
도 12는 일 실시예에 따른 전자 장치(101-1)에 포함된 안테나들의 배치를 도시한 예시적인 도면이다. 도 12의 전자 장치(101-1)는 도 1 및/또는 도 5의 전자 장치(101)의 일 예이거나, 및/또는 도 2 내지 도 4의 전자 장치(200)의 일 예일 수 있다.
도 12를 참고하면, 일 실시예에 따른, 전자 장치(101-1)의 후면이 도시된다. 도 12의 일 실시예에서, 전자 장치(101-1)는 폴딩 축(A)을 포함하는 힌지 구조에 의하여 서로 회전 가능하게 연결된 제1 하우징 구조(210) 및 제2 하우징 구조(220)를 포함할 수 있다. 도 11에서 상술한 바와 같이, 예를 들어, 언폴딩 상태는, 제1 하우징 구조(210), 힌지 구조, 및 제2 하우징 구조(220) 사이의 각도가 180 도와 실질적으로 일치하는 상태를 의미할 수 있다. 예를 들어, 폴딩 상태는, 제1 하우징 구조(210)의 전면 및 제2 하우징 구조(220)의 전면이 마주 보는 상태를 의미할 수 있다. 도 12의 전자 장치(101-1)가 도 2 내지 도 4의 전자 장치(200)의 일 예에 대응함에 기반하여, 도 2 내지 도 4의 설명과 중복되는 설명은 생략한다.
도 12를 참고하면, 제1 하우징 구조(210) 및 제2 하우징 구조(220) 각각에 배치된 안테나들의 조합의 예시들이 도시된다. 전자 장치(101-1)에 포함된 안테나들은, 제1 하우징 구조(210) 및 제2 하우징 구조(220)의 모서리들을 포함하는 측면의 일부분에 형성될 수 있다. 일 실시예에 따른 전자 장치(101-1)는, 제1 안테나(580-1) 및 제1 안테나(580-1)에 대응하는 제2 안테나(585-1)의 일 조합을 포함하거나, 또는 제1 안테나(580-2) 및 제1 안테나(580-2)에 대응하는 제2 안테나(585-2)의 다른 조합을 포함할 수 있다.
일 실시예에 따르면, 폴딩 상태에서, 도 11a 내지 도 11b에서 상술한 바와 같이, 전자 장치(101-1)는 제1 상태(또는 EPA 상태)에 기반하여 안테나들을 활성화할 수 있다. 예를 들어, 폴딩 상태로부터 언폴딩 상태로 스위칭됨을 식별하거나, 또는 폴딩 상태에서 전자 장치(101-1)의 안테나들 중 적어도 하나에 접촉된 외부 객체를 식별하는 것에 응답하여, 전자 장치(101)는 상기 제1 상태와 구별되는 다른 상태(예, 제2 상태 및/또는 제3 상태)로 스위칭할 수 있다. 또 다른 예로, 언폴딩 상태로부터 폴딩 상태로 스위칭됨을 식별하는 것에 응답하여, 전자 장치(101)는 상기 제1 상태로 스위칭하여, 안테나들 중 대응하는 안테나들을 전부를 활성화할 수 있다. 전자 장치(101-1)는 상기 제1 상태 내지 상기 제3 상태 사이를 스위칭할 때에, 전자 장치(101-1)에 포함된 전력 분할 회로(예, 도 5의 전력 분할 회로(510))를 제어하여, 상기 전력 분할 회로의 임피던스를, 상기 제1 상태 내지 상기 제3 상태 중에서 스위칭된 이후의 상태에서의 임피던스 매칭 조건을 만족하는 임피던스로 조절할 수 있다
도 13은 일 실시예에 따른 전자 장치(101-2)에 포함된 안테나들(580, 585)의 배치를 도시한 예시적인 도면이다. 도 13의 전자 장치(101-2)는 도 1 및/또는 도 5의 전자 장치(101)의 일 예일 수 있다. 도 13의 일 실시예를 참고하면, 안경, 및/또는 HMD(Head-Mount Device)와 같은 웨어러블 디바이스의 형태를 가지는 전자 장치(101-2)가 형성될 수 있다.
일 실시예에 따른, 전자 장치(101-2)는 안경의 템플(temple)에 대응하는 하우징의 일부분 상에 형성된 제1 안테나(580)를 포함할 수 있다. 도 13을 참고하면, 일 실시예에 따른, 전자 장치(101-2)는 상기 하우징의 일부분 상에서, 제1 안테나(580) 상에 중첩된 제2 안테나(585)를 포함할 수 있다. 제2 안테나(585)는 급전점(1310)을 통해 전자 장치(101-2)에 연결될 수 있다. 제1 안테나(580) 및 제2 안테나(580) 전부가 안경의 템플들 중 어느 하나에 배치된 일 실시예가 도시되었으나, 실시예가 이에 제한되는 것은 아니다. 예를 들어, 제1 안테나(580) 및 제2 안테나(585) 각각은, 안경의 팁들(tips), 림들(rims), 및/또는 템플들 중 어느 하나에서 형성될 수 있다.
일 실시예에 따른, 전자 장치(101-2)는 제1 안테나(580) 및 제2 안테나(585)를 선택적으로 활성화하거나, 및/또는 동시에 제어하기 위한 전력 분할 회로(예, 도 5의 전력 분할 회로(510))를 포함할 수 있다. 예를 들어, 제1 상태에 기반하여, 제1 안테나(580) 및 제2 안테나(585) 각각에서 동일한 위상을 가지는 무선 신호들을 방사하는 동안, 전자 장치(101-2)는 제2 안테나(585)에 접촉된 외부 객체(예, 손)를 식별할 수 있다. 상기 외부 객체를 식별하는 것에 응답하여, 전자 장치(101-2)는 제1 안테나(580) 및 제2 안테나(585) 중에서 제1 안테나(580)를 활성화하는 제3 상태로 스위칭할 수 있다. 상기 제1 상태로부터 상기 제3 상태로 스위칭하는 시점에서, 전자 장치(101-2)는 전력 분할 회로를 제어하여, 상기 제1 상태로부터 상기 제3 상태로 스위칭하는 것에 의해 야기되는 임피던스 부정합을 보상할 수 있다.
도 14는 일 실시예에 따른 전자 장치(101-3)에 포함된 안테나들(580, 585)의 배치를 도시한 예시적인 도면이다. 도 14의 전자 장치(101-3)는 도 1 및/또는 도 5의 전자 장치(101)의 일 예일 수 있다.
도 14를 참고하면, 일 실시예에 따른, 전자 장치(101-3)는 제1 하우징 구조(1430) 및 제2 하우징 구조(1440)를 포함할 수 있다. 제1 하우징 구조(1430)는 제2 하우징 구조(1440)의 개구(opening) 내에 수용 가능한 규격(accommodatable dimension)을 가질 수 있다. 일 실시예에 따른, 전자 장치(101-3)는 제2 하우징 구조(1440)의 일 면 및 제1 하우징 구조(1430)의 일 면에 배치되는 플렉서블 디스플레이(1450)를 포함할 수 있다. 예를 들어, 제1 하우징 구조(1430)가 도 14의 +y 방향으로 이동함에 따라, 제1 하우징 구조(1430) 및 제2 하우징 구조(1440)의 내부 공간의 부피가 증가될 수 있다. 또 다른 예로, 제1 하우징 구조(1430)가 도 14의 +y 방향으로 이동함에 따라, 외부로 노출된 플렉서블 디스플레이(1450)의 면적이 증가될 수 있다. 제1 하우징 구조(1430)는, 제2 하우징 구조(1440)로부터 지정된 거리 미만에서, 도 14의 +y 방향 또는 -y 방향으로 이동할 수 있다.
도 14를 참고하면, 상태(1410)는, 제1 하우징 구조(1430)가 도 14의 -y 방향으로 이동함에 따라, 제2 하우징 구조(1440)의 내부에 포함된 제1 하우징 구조(1430)의 일부분이 최대화된 상태로써, 슬라이드 인 상태로 참조될 수 있다. 슬라이드 인 상태는, 전자 장치(101-3)의 구조에 의해, 제1 하우징 구조(1430)가 제2 하우징 구조(1440)의 내부로 더 이상 슬라이드 이동할 수 없는 상태를 의미할 수 있다. 상태(1420)는, 제1 하우징 구조(1430)가 도 14의 +y 방향으로 이동함에 따라, 제2 하우징 구조(1440)의 내부에 포함된 제1 하우징 구조(1430)의 일부분이 최소화된 상태로써, 슬라이드 아웃 상태로 참조될 수 있다. 슬라이드 인 상태에서, 외부로 노출된 플렉서블 디스플레이(1450)의 면적이 최소화될 수 있다. 슬라이드 아웃 상태는, 전자 장치(101-3)의 구조에 의해, 제1 하우징 구조(1430)가 제2 하우징 구조(1440)으로부터 멀어지는 방향으로 더 이상 슬라이드 이동할 수 없는 상태를 의미할 수 있다. 슬라이드 아웃 상태에서, 외부로 노출된 플렉서블 디스플레이(1450)의 면적이 최대화될 수 있다. 비록 도시되지 않았지만, 전자 장치(101-3)는, 상기 슬라이드 인 상태 및 상기 슬라이드 아웃 상태 사이의 중간 상태를 가질 수 있다.
도 14를 참고하면, 일 실시예에 따른, 전자 장치(101-3)는, 제2 하우징 구조(1440)의 측면(예, 플렉서블 디스플레이(1450)가 노출된 제2 하우징 구조(1440)의 전면에 수직인 일 면)의 일부분에 형성된 제1 안테나(580)를 포함할 수 있다. 일 실시예에 따른, 전자 장치(101-3)는, 제1 하우징 구조(1430)의 측면의 일부분에 형성된 제2 안테나(585)를 포함할 수 있다. 전자 장치(101-3)는 제1 안테나(580) 및 제2 안테나(585) 각각에 전기 신호를 제공하기 위한 급전점들(1460, 1465)을 포함할 수 있다. 급전점들(1460, 1465)은, 도 5의 제1 신호 경로(550), 및 제2 신호 경로(555)에 포함될 수 있다.
도 14를 참고하면, 제2 안테나(585)가 형성된 제1 하우징 구조(1430)의 측면의 일부분은, 슬라이드 인 상태인 상태(1410)에서, 제1 안테나(580)가 형성된 제2 하우징 구조(1440)의 측면의 일부분에 중첩될 수 있다. 슬라이드 아웃 상태인 상태(1420)에서, 제2 안테나(585)가 형성된 제1 하우징 구조(1430)의 측면의 일부분은, 제1 안테나(580)가 형성된 제2 하우징 구조(1440)의 측면의 일부분과 중첩되지 않고, 제1 안테나(580)가 형성된 제2 하우징 구조(1440)의 측면의 일부분으로부터 이격될 수 있다.
일 실시예에 따른, 전자 장치(101-3)는 전력 분할 회로(예, 도 5의 전력 분할 회로(510))를 이용하여, 슬라이드 인 상태 및/또는 슬라이드 아웃 상태에서의 제1 안테나(580) 및 제2 안테나(585) 사이의 위치 관계에 종속적인 임피던스 매칭을 수행할 수 있다. 예를 들어, 슬라이드 인 상태에서, 전자 장치(101-3)는 제1 상태(또는 EPA 상태)에 기반하여, 제1 안테나(580) 및 제2 안테나(585) 전부를 활성화할 수 있다. 슬라이드 인 상태에서, 제1 안테나(580)에 접촉된 외부 객체를 식별하거나, 또는 리시버의 활성화를 식별하는 것에 응답하여, 전자 장치(101-3)는 제1 안테나(580) 및 제2 안테나(585) 중 제2 안테나(585)를 활성화하는 제3 상태로 스위칭할 수 있다. 제1 상태로부터 제3 상태로 스위칭함에 따라, 전자 장치(101-3)는 전력 분할 회로의 임피던스를, 상기 제1 상태에 대응하는 제1 임피던스(
Figure PCTKR2022020391-appb-img-000040
) 로부터 제2 임피던스(Z0)로 조절할 수 있다. 도 11a 내지 도 11b의 언폴딩 상태 및 폴딩 상태 사이의 스위칭에서의 임피던스 매칭과 유사하게, 전자 장치(101-3)는 전력 분할 회로를 이용하여, 슬라이드 인 상태 및 슬라이드 아웃 상태 사이의 스위칭을 식별하는 것에 응답하여, 임피던스 매칭을 수행할 수 있다.
도 15는 일 실시예에 따른 전자 장치(101-4)에 포함된 안테나들(580, 585)의 배치를 도시한 예시적인 도면이다. 도 15의 전자 장치(101-3)는 도 1 및/또는 도 5의 전자 장치(101)의 일 예일 수 있다.
도 15를 참고하면, 일 실시예에 따른, 전자 장치(101-4)는 제1 하우징 구조(1530) 및 제2 하우징 구조(1540)를 포함할 수 있다. 제1 하우징 구조(1530)는 제2 하우징 구조(1540)의 내부 공간으로 이동 가능한 형태를 가질 수 있다. 일 실시예에 따른, 전자 장치(101-4)는 제2 하우징 구조(1540)의 일 면 및 제1 하우징 구조(1530)의 일 면을 덮는 플렉서블 디스플레이(1550)를 포함할 수 있다.
제1 하우징 구조(1530)는, 제2 하우징 구조(1540)로부터 지정된 거리 미만에서, 도 15의 +x 방향 또는 -x 방향으로 이동할 수 있다. 도 15를 참고하면, 제1 하우징 구조(1530)가 도 15의 +x 방향 또는 -x 방향으로 이동함에 기반하여 구분되는(distinguished by), 상태들(1510, 1520)이 도시된다. 상태(1510)는, 제1 하우징 구조(1530)가 도 15의 -x 방향으로 이동함에 따라, 제2 하우징 구조(1540)의 내부로 최대한 삽입된 상태로써, 슬라이드 인 상태로 참조될 수 있다. 상태(1520)는, 제1 하우징 구조(1530)가 도 15의 +x 방향으로 이동함에 따라, 제2 하우징 구조(1540)의 외부로 최대한 인출된(pulled) 상태로써, 슬라이드 아웃 상태로 참조될 수 있다. 비록 도시되지 않았지만, 전자 장치(101-4)는, 상기 슬라이드 인 상태 및 상기 슬라이드 아웃 상태 사이의 중간 상태를 가질 수 있다.
도 15를 참고하면, 일 실시예에 따른, 전자 장치(101-4)는, 제2 하우징 구조(1540)의 측면(예, 플렉서블 디스플레이(1550)가 노출된 제2 하우징 구조(1540)의 전면에 수직인 일면)의 일부분에 형성된 제1 안테나(580)를 포함할 수 있다. 일 실시예에 따른, 전자 장치(101-4)는, 제1 하우징 구조(1530)의 측면의 일부분에 형성된 제2 안테나(585)를 포함할 수 있다. 전자 장치(101-4)는 제1 안테나(580) 및 제2 안테나(585) 각각에 전기 신호를 제공하기 위한 급전점들(1560, 1565)을 포함할 수 있다. 급전점들(1560, 1565)은 도 5의 제1 신호 경로(550), 및 제2 신호 경로(555)에 포함될 수 있다.
도 14에서 상술한 바와 같이, 일 실시예에 따른, 전자 장치(101-4)는 전력 분할 회로(예, 도 5의 전력 분할 회로(510))를 이용하여, 전자 장치(101-4)의 제1 안테나(580) 및 제2 안테나(585)의 위치 관계(예, 슬라이드 인 상태 및/또는 슬라이드 아웃 상태에 따라 달라지는 제1 안테나(580) 및 제2 안테나(585) 사이의 거리), 및/또는 제1 안테나(580) 또는 제2 안테나(585) 중 적어도 하나에 접촉된 외부 객체(예, 사용자의 손 및/또는 머리)에 기반하는 안테나들의 선택적인 활성화, 및/또는 임피던스 매칭을 수행할 수 있다. 예를 들어, 슬라이드 아웃 상태인 상태(1520)에서, 전자 장치(101-4)는 제1 안테나(580) 및 제2 안테나(585) 중에서 제1 안테나(580)를 활성화한 제3 상태에 기반하여, 전력 분할 회로를 제어할 수 있다. 상기 예시에서, 슬라이드 아웃 상태로부터 슬라이드 인 상태인 상태(1510)로 스위칭 됨에 따라, 전자 장치(101-4)는 제1 안테나(580) 및 제2 안테나(585) 전부를 활성화한 제1 상태에 기반하여 전력 분할 회로를 제어할 수 있다. 제3 상태로부터 제1 상태로 스위칭함에 따라, 전력 분할 회로의 임피던스가, 제2 임피던스(Z0)로부터 제1 임피던스(
Figure PCTKR2022020391-appb-img-000041
)로 변경될 수 있다.
상술한 바와 같이, 일 실시예에 따른, 전자 장치는 안테나들의 성능에 영향을 주는 환경에 기반하여 안테나들 중 적어도 하나를 선택적으로 활성화할 수 있다. 안테나들을 동적으로 활성화함에 따른 임피던스 부정합을 보상하기 위하여, 일 실시예에 따른, 전자 장치는 전력 분할 회로(예, 도 5의 전력 분할 회로(510))를 포함할 수 있다. 이하에서는 도 16을 참고하여, 일 실시예에 따른, 전자 장치가 안테나들의 성능에 영향을 주는 환경에 기반하여 상기 전력 분할 회로를 제어하는 예시적인 동작이 설명된다.
도 16은 일 실시예에 따른 전자 장치가 안테나들을 제어하기 위하여 수행하는 동작을 도시한 흐름도이다. 도 16의 전자 장치는 도 1 및/또는 도 5의 전자 장치(101)의 일 예일 수 있다. 도 16의 동작은, 도 5의 커뮤니케이션 프로세서(505), 및/또는 도 1의 프로세서(120)에 의해 수행될 수 있다.
도 16을 참고하면, 동작(1610)에서, 일 실시예에 따른, 전자 장치는, 전자 장치의 상태를 나타내는 데이터를 획득할 수 있다. 상기 데이터는, 폴딩 상태, 언폴딩 상태, 슬라이드 인 상태, 및/또는 슬라이드 아웃 상태와 같은 전자 장치의 자세를 나타내는 데이터를 포함할 수 있다. 상기 데이터는, 안테나 이득, 리시버의 상태를 나타내는 데이터, 및/또는 그립 센서의 센서 데이터와 같이, 전자 장치에 접촉된 하나 이상의 외부 객체들(예, 사용자의 손 및/또는 머리)을 식별하기 위한 데이터를 포함할 수 있다. 일 실시예에 따른, 전자 장치는 동작(1610)을, 지정된 주기에 기반하여 수행할 수 있다. 일 실시예에 따른, 전자 장치는 동작(1610)을, 전자 장치와 상이한 외부 전자 장치와 통신하기 위한 요청(예, 호 연결, 데이터 통신을 위한 세션을 수립하기 위한 요청, 및/또는 웹 브라우저와 같은 어플리케이션을 실행함에 따라 발생된 요청)을 식별하는 것에 응답하여, 수행할 수 있다.
도 16을 참고하면, 동작(1620)에서, 일 실시예에 따른, 전자 장치는, 전자 장치 자세가, 폴딩 상태인지 여부를 식별할 수 있다. 상기 폴딩 상태의 식별은, 도 2, 도 11a 내지 도 11b, 및/또는 도 12에서 상술한 바에 기반하여 수행될 수 있다. 예를 들어, 상기 폴딩 상태는, 전자 장치에 포함된 복수의 안테나들이 지정된 영역 이상 중첩된 전자 장치의 자세를 나타낼 수 있다. 슬라이드 가능한(slidable) 전자 장치에 기반하는 도 14 내지 도 15의 일 실시예에서, 전자 장치는, 전자 장치의 자세가 슬라이드 인 상태인지 여부를 식별할 수 있다.
전자 장치의 자세가 폴딩 상태임을 식별하는 것에 응답하여(1620-예), 동작(1630)에서, 일 실시예에 따른, 전자 장치는, 안테나들 전부를 활성화할 수 있다. 예를 들어, 전자 장치는 안테나들 전부를 이용하여, 지정된 위상을 가지는 신호를 송신, 및/또는 수신할 수 있다. 전자 장치가 활성화하는 상기 안테나들은, 도 5의 제1 안테나(580) 및 제2 안테나(585)를 포함할 수 있다. 전자 장치가 안테나들 전부를 활성화하는 것은, EPA와 같이, 동일한 위상을 가지는 무선 신호들이 상기 안테나들에서 방사되는 것을 포함할 수 있다. 동작(1630)은, 상술한 제1 상태(또는 EPA 상태)의 일 예일 수 있다. 동작(1630)에서, 일 실시예에 따른, 전자 장치는 전력 분할 회로의 임피던스를, 상기 제1 상태에 대응하는 제1 임피던스로 조절할 수 있다. 예를 들어, 전력 분할 회로의 임피던스가 제1 임피던스로 조절됨에 따라, 전력 분할 회로에서, 90 도에 기반하는 위상 천이가 발생하고, 제1 상태에서의 임피던스 매칭 조건이 만족될 수 있다.
전자 장치의 자세가 언폴딩 상태임을 식별하는 것에 응답하여(1620-아니오), 동작(1640)에서, 일 실시예에 따른, 전자 장치는, 전자 장치에 접촉된 외부 객체를 식별할 수 있다. 상기 언폴딩 상태는, 전자 장치에 포함된 복수의 안테나들이 지정된 영역 미만으로 중첩된 전자 장치의 자세를 나타낼 수 있다. 도 14 내지 도 15의 일 실시예에서, 전자 장치는, 전자 장치의 자세가 슬라이드 인 상태에서의 자세와 상이한 자세임을 식별하는 것에 응답하여, 전자 장치에 접촉된 외부 객체를 식별할 수 있다. 전자 장치는, 그립 센서, 커뮤니케이션 프로세서(예, 도 5의 커뮤니케이션 프로세서(505))에 의해 탐지되는 안테나들 각각의 안테나 이득 중 적어도 하나에 기반하여, 전자 장치에 접촉된 외부 객체를 식별할 수 있다. 예를 들어, 안테나들 중 적어도 하나의 안테나 이득이 지정된 임계치 미만인 경우, 전자 장치는 외부 객체의 접촉을 식별할 수 있다. 예를 들어, 전자 장치 내에서 제1 안테나에 인접하여 배치된 제1 센서에 기반하여, 전자 장치는 외부 객체를 식별할 수 있다.
전자 장치에 접촉된 외부 객체를 식별하는 것에 응답하여(1640-예), 동작(1660)에서, 일 실시예에 따른, 전자 장치는, 전자 장치의 리시버가 활성화되었는지 여부를 식별할 수 있다. 전자 장치는, 음성 통화의 수립에 기반하여, 리시버를 활성화할 수 있다. 리시버의 활성화는, 전자 장치의 사용자로 하여금, 전자 장치 및 상기 사용자의 머리 사이의 접촉을 야기할 수 있다. 예를 들어, 리시버가 활성화된 것은, 전자 장치 및 사용자의 머리 사이의 접촉이 발생되었음을 의미할 수 있다. 예를 들어, 전자 장치 내에서 리시버, 및/또는 제2 안테나에 인접하여 배치된 제2 센서에 기반하여, 전자 장치는, 리시버가 활성화되었는지 여부를 식별할 수 있다.
전자 장치에 접촉된 외부 객체가 존재하지 않거나(1640-아니오), 또는 비활성화된 리시버(예, 도 11a 내지 도 11b의 리시버(1115))를 식별하는 것에 응답하여(1660-예), 동작(1650)에서, 일 실시예에 따른, 전자 장치는, 안테나들 중에서 제1 안테나(또는 메인 안테나)를 활성화할 수 있다. 동작(1650)은, 상술한 제3 상태의 일 예일 수 있다. 동작(1650)에서, 전자 장치는 안테나들 중 제1 안테나와 상이한 제2 안테나를 비활성화할 수 있다. 안테나들 중 어느 하나를 선택적으로 활성화하므로, 전자 장치는 전력 분할 회로의 임피던스를, 안테나들 전부가 활성화된 제1 상태에 대응하는 제1 임피던스와 상이한 제2 임피던스로 조절될 수 있다. 전력 분할 회로의 임피던스가 제2 임피던스로 조절됨에 따라, 전력 분할 회로에서, 90 도와 상이한 다른 각도(예, 70 도)에 기반하는 위상 천이가 발생하고, 제3 상태에서의 임피던스 매칭 조건이 만족될 수 있다.
전자 장치에 접촉된 외부 객체가 존재하고(1640-예), 및 활성화된 리시버를 식별하는 것에 응답하여(1660-아니오), 동작(1670)에서, 일 실시예에 따른, 전자 장치는, 안테나들 중에서 제2 안테나(또는 서브 안테나)를 활성화할 수 있다. 예를 들어, 사용자가 음성 통화에 반응하는 경우, 사용자는 전자 장치를 쥔 손을 이용하여, 전자 장치를 머리에 붙일 수 있다. 상기 예시에서, 전자 장치는 동작(1670)에 기반하여 제2 안테나를 활성화할 수 있다. 동작(1670)은, 상술한 제2 상태(또는 ASDiv 상태)의 일 예일 수 있다. 동작(1670)에서, 전자 장치는 전력 분할 회로의 임피던스를, 상기 제2 임피던스로 조절할 수 있다. 전력 분할 회로의 임피던스가 제2 임피던스로 조절됨에 따른, 전력 분할 회로의 위상 천이 및 임피던스 매칭 조건의 만족은, 동작(1650)에서 상술한 바와 같다.
도 17a 내지 도 17b는, 일 실시예에 따른 전자 장치가 전력 분할 회로에 기반하여 안테나들의 성능을 개선함을 도시한 그래프들이다.
도 18a 내지 도 18b는, 일 실시예에 따른 전자 장치가 전력 분할 회로에 기반하여 안테나들의 성능을 개선함을 도시한 그래프들이다. 도 17a 내지 도 17b, 및 도 18a 내지 도 18b의 전자 장치는 도 1의 전자 장치(101)의 일 예일 수 있다. 예를 들어, 도 17a 내지 도 17b, 및 도 18a 내지 도 18b의 전자 장치는, 도 5의 전력 분할 회로(510)를 포함할 수 있다.
도 17a 내지 도 17b, 및 도 18a 내지 도 18b를 참고하면, 도 11a 내지 도 11b와 같이, 하우징들에 의해 접힘 가능한(foldable) 전자 장치에서, 일 실시예에 따른 전력 분할 회로에 의하여 복수의 안테나들과 관련된 임피던스를 조절함에 따른 성능의 개선을 설명하기 위한 그래프들이 도시된다. 도 17a 내지 도 17b, 및 도 18a 내지 도 18b의 그래프의 x 축은 MHz에 기반하여 나타낸 주파수를 의미하고, y 축은 dB에 기반하는 전자 장치의 총 방사 성능(total radiation efficiency)을 나타낼 수 있다. 도 17a 및 도 18a를 참고하면, LB 대역의 B71, B2 및 MB 대역의 B66에 기반하는 주파수 병합(carrier aggregation, CA) 기능이 활성화된 상태에서 측정된 총 방사 성능이 도시된다. 도 17b 및 도 18b를 참고하면, LB 대역의 B13 및 MB 대역의 B66에 기반하는 CA 기능이 활성화된 상태 각각에서 측정된 총 방사 성능이 도시된다.
도 17a 내지 도 17b을 참고하면, 전자 장치가 완전히 펼쳐진 상태에서, 외부 객체의 접촉 여부에 따라 측정된 그래프들이 도시된다.
도 17a를 참고하면, 그래프들(1710, 1720, 1740)은, 전자 장치가 B2, 및 B66의 주파수 대역들 전부를, 메인 안테나(예, 도 5의 제1 안테나(580)) 만으로 이용하는 상태에서의 총 방사 성능을 나타낸다. 그래프들(1712, 1722, 1742)은, 전자 장치가 B71, B2, 및 B66의 주파수 대역들 전부를, 메인 안테나(예, 도 5의 제1 안테나(580)) 만으로 이용하는 상태에서의 총 방사 성능을 나타낸다. 그래프들(1714, 1724, 1744)은, 일 실시예에 따른, 전력 분할 회로에 기반하여, B71의 주파수 대역을 메인 안테나와 상이한 서브 안테나(예, 도 5의 제제2 안테나(585))에 기반하여 이용하는 상태에서의 총 방사 성능을 나타낸다. 그래프들(1714, 1724, 1744)을 참고하면, 각 상태에서, B71의 주파수 대역에서의 총 방사 성능이, 전자 장치가 서브 안테나에 기반하여 B71의 주파수 대역을 이용할 때에 최대화될 수 있다. 그래프들(1724, 1744) 각각을 그래프(1714)와 비교하면, 외부 객체가 전자 장치에 접촉된 상태에서, 서브 안테나에 기반하여 B71 대역을 이용할 때의 방사 성능이 상대적으로 더 향상될 수 있다.
도 17a를 참고하면, 그래프(1730)는, 전자 장치가 메인 안테나에 기반하여 LB 대역(예, B2, B71)을 이용할 때의 총 방사 성능을 나타낸다. 그래프(1735)는, 전자 장치가 서브 안테나에 기반하여 LB 대역(예, B2, B71)을 이용할 때의 총 방사 성능을 나타낸다.
도 17b를 참고하면, 그래프들(1750, 1760, 1780)은, 전자 장치가 B66의 주파수 대역을, 메인 안테나(예, 도 5의 제1 안테나(580))에 기반하여 이용하는 상태에서의 총 방사 성능을 나타낸다. 그래프들(1752, 1762, 1782)은, 전자 장치가 B13, 및 B66의 주파수 대역들 전부를, 메인 안테나(예, 도 5의 제1 안테나(580)) 만으로 이용하는 상태에서의 총 방사 성능을 나타낸다. 그래프들(1754, 1764, 1784)은, 일 실시예에 따른, 전력 분할 회로에 기반하여, B13의 주파수 대역을 메인 안테나와 상이한 서브 안테나(예, 도 5의 제제2 안테나(585))에 기반하여 이용하는 상태에서의 총 방사 성능을 나타낸다. 그래프들(1754, 1764, 1784)을 참고하면, 각 상태에서, B13의 주파수 대역에서의 총 방사 성능이, 전자 장치가 서브 안테나에 기반하여 B13의 주파수 대역을 이용할 때에 최대화될 수 있다. 그래프들(1764, 1784)을 그래프(1754)와 비교하면, 외부 객체가 전자 장치에 접촉된 상태에서, 서브 안테나에 기반하여 B13 대역을 이용할 때의 방사 성능이 상대적으로 더 향상될 수 있다.
도 17b를 참고하면, 그래프(1770)는, 전자 장치가 메인 안테나에 기반하여 LB 대역(예, B13 대역)을 이용할 때의 총 방사 성능을 나타낸다. 그래프(1775)는, 전자 장치가 서브 안테나에 기반하여 LB 대역(예, B13 대역)을 이용할 때의 총 방사 성능을 나타낸다.
도 18a 내지 도 18b를 참고하면, 전자 장치가 완전히 접힌 상태에서, 외부 객체의 접촉 여부에 따라 측정된 그래프들이 도시된다.
도 18a를 참고하면, 그래프들(1810, 1820, 1830)은, 전자 장치가 B2, 및 B66의 주파수 대역들 전부를, 메인 안테나(예, 도 5의 제1 안테나(580)) 만으로 이용하는 상태에서의 총 방사 성능을 나타낸다. 그래프들(1812, 1822, 1832)은, 전자 장치가 B71, B2, 및 B66의 주파수 대역들 전부를, 메인 안테나(예, 도 5의 제1 안테나(580)) 만으로 이용하는 상태에서의 총 방사 성능을 나타낸다. 그래프들(1814, 1824, 1834)은, 일 실시예에 따른, 전력 분할 회로에 기반하여, B71의 주파수 대역을 메인 안테나와 상이한 서브 안테나(예, 도 5의 제제2 안테나(585))에 기반하여 이용하는 상태에서의 총 방사 성능을 나타낸다. 그래프들(1814, 1824, 1834)을 참고하면, 각 상태에서, B71의 주파수 대역에서의 총 방사 성능이, 전자 장치가 서브 안테나에 기반하여 B71의 주파수 대역을 이용할 때에 최대화될 수 있다. 예를 들어, 전자 장치가 일 실시예에 따른 전력 분할 회로에 기반하여, 메인 안테나로부터 서브 안테나로 스위칭하여 B71의 주파수 대역을 이용함에 따라, B71의 주파수 대역에서의 총 방사 성능이 향상될 수 있다.
유사하게, 도 18b를 참고하면, 그래프들(1840, 1850, 1860)은, 전자 장치가 B66의 주파수 대역을, 메인 안테나(예, 도 5의 제1 안테나(580))에 기반하여 이용하는 상태에서의 총 방사 성능을 나타낸다. 그래프들(1842, 1852, 1862)은, 전자 장치가 B13, 및 B66의 주파수 대역들 전부를, 메인 안테나(예, 도 5의 제1 안테나(580)) 만으로 이용하는 상태에서의 총 방사 성능을 나타낸다. 그래프들(1844, 1854, 1864)은, 일 실시예에 따른, 전력 분할 회로에 기반하여, B13의 주파수 대역을 메인 안테나와 상이한 서브 안테나(예, 도 5의 제제2 안테나(585))에 기반하여 이용하는 상태에서의 총 방사 성능을 나타낸다. 그래프들(1844, 1854, 1864)을 참고하면, 각 상태에서, B13의 주파수 대역에서의 총 방사 성능이, 전자 장치가, 일 실시예에 따른 전력 분할 회로를 이용하여 활성화된, 서브 안테나에 기반하여 B13의 주파수 대역을 이용할 때에, 최대화될 수 있다. 그래프들(1854, 1864)을 그래프(1844)와 비교하면, 전자 장치에 접촉된 외부 객체를 식별하는 것에 기반하여, 전자 장치가 B13 대역에 대응하는 안테나를, 서브 안테나로 스위칭함에 따라, 총 방사 성능을 향상시킬 수 있다.
상술한 바와 같은, 일 실시예에 따른 전자 장치(electronic device)(예, 도 1, 및/또는 도 5의 전자 장치(101))는, 제1 안테나(예, 도 5의 제1 안테나(580)), 상기 제1 안테나에 대응하는 제1 임피던스 매칭 회로(phase shifting circuitry)(예, 도 5의 제1 위상 천이 회로(520)), 제2 안테나(예, 도 5의 제2 안테나(585)), 상기 제2 안테나에 대응하는 제2 임피던스 매칭 회로(예, 도 5의 제2 위상 천이 회로(525)), 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로에 연결된 스위치(예, 도 5의 스위치(515)), 및 상기 스위치를 제어하는 프로세서(예, 도 5의 커뮤니케이션 프로세서(505), 및/또는 도 1의 프로세서(120))를 포함할 수 있다. 상기 프로세서는, 상기 제1 안테나 및 상기 제2 안테나가 지정된 위상에 기반하여 활성화되는 제1 상태에서, 상기 스위치를 제어하여 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로의 임피던스를, 제1 임피던스로 조절하도록, 구성될 수 있다. 상기 프로세서는, 및 상기 제1 안테나 및 상기 제2 안테나 중 상기 제1 안테나가 활성화되는 제2 상태에서 , 상기 스위치를 제어하여 상기 제1 임피던스 매칭 회로의 임피던스를, 상기 제1 임피던스와 상이한 제2 임피던스로 조절하도록, 구성될 수 있다.
예를 들어, 상기 전자 장치는, 증폭기를 더 포함하고, 상기 스위치는, 상기 제1 상태에서, 상기 증폭기(예, 도 5의 제1 증폭기, 및/또는 제2 증폭기(564))를, 상기 제1 임피던스 매칭 회로의 제1 노드 및 제2 노드 중 제1 노드와 전기적으로 연결하고, 상기 증폭기를, 상기 제2 임피던스 매칭 회로의 제3 노드와 전기적으로 연결하고, 및 상기 제2 상태에서, 상기 증폭기를, 상기 제1 노드 및 상기 제2 노드 전부와 전기적으로 연결하고, 상기 증폭기 및 상기 제2 임피던스 매칭 회로를 전기적으로 절연할 수 있다(may electronically insulate).
예를 들어, 상기 제1 임피던스 매칭 회로는, 상기 제1 노드, 및 상기 제1 안테나와 관련된 전기 신호를 필터링하는 적어도 하나의 필터와 전기적으로 연결된 제4 노드 사이에 배치되어, 상기 제1 노드 및 상기 제4 노드 사이에서 송신되는 전기 신호의 위상을, 상기 지정된 위상에 따라 조절하는 제1 블록(예, 도 6a 내지 도 6c의 제1 블록(615)), 및 상기 제2 노드 및 상기 제4 노드 사이에 배치되어, 상기 제2 상태에서 상기 증폭기 및 상기 제2 노드 사이의 전기적인 연결에 기반하여, 상기 제1 임피던스 매칭 회로의 임피던스를 상기 제2 임피던스로 조절하는 제2 블록(예, 도 6a 내지 도 6c의 제2 블록(625))을 포함할 수 있다.
예를 들어, 상기 제1 임피던스 매칭 회로의 제1 블록은, 상기 제1 노드에 연결된 일 단, 및 상기 제4 노드에 연결된 타 단을 포함하는 제1 커패시터, 상기 제1 노드에 연결된 일 단, 및 접지된 타 단을 포함하는 제1 인덕터, 상기 제4 노드에 연결된 일 단, 및 접지된 타 단을 포함하는 제2 인덕터를 포함하고, 상기 제1 임피던스 매칭 회로의 제2 블록은, 상기 제2 노드에 연결된 일 단, 및 상기 제4 노드에 연결된 타 단을 포함하고, 상기 제1 커패시터의 커패시턴스의 절반인 커패시턴스를 가지는, 제2 커패시터를 포함할 수 있다.
예를 들어, 상기 제1 임피던스 매칭 회로의 제1 블록은, 상기 제1 노드에 연결된 일 단, 및 상기 제4 노드에 연결된 타 단을 포함하는 제1 인덕터, 상기 제1 노드에 연결된 일 단, 및 접지된 타 단을 포함하는 제1 커패시터, 상기 제4 노드에 연결된 일 단, 및 접지된 타 단을 포함하는 제2 커패시터를 포함하고, 상기 제1 임피던스 매칭 회로의 제2 블록은, 상기 제2 노드에 연결된 일 단, 및 상기 제4 노드에 연결된 타 단을 포함하고, 상기 제1 인덕터의 인덕턴스의 배수인 인덕턴스를 가지는, 제2 인덕터를 포함할 수 있다.
예를 들어, 상기 전자 장치는, 증폭기를 더 포함하고, 상기 스위치는, 상기 제2 상태에서, 상기 증폭기를, 상기 제1 임피던스 매칭 회로의 제1 노드와 전기적으로 연결하고, 상기 제1 임피던스 매칭 회로의 제2 노드를 접지 노드와 전기적으로 연결하고, 상기 증폭기 및 상기 제2 임피던스 매칭 회로를 전기적으로 절연하고, 및 상기 제1 상태에서, 상기 제2 노드 및 상기 접지 노드를 전기적으로 절연할 수 있다.
예를 들어, 상기 제1 임피던스 매칭 회로는, 상기 제1 노드, 및 상기 제1 안테나와 관련된 전기 신호를 필터링하는 적어도 하나의 필터와 전기적으로 연결된 제4 노드 사이에 배치되어, 상기 제1 노드 및 상기 제4 노드 사이에서 송신되는 전기 신호의 위상을, 상기 지정된 위상에 따라 조절하는 제1 블록, 및 상기 제2 노드 및 상기 제1 블록의 제5 노드 사이에 배치되어, 상기 제2 상태에서 상기 증폭기 및 상기 제2 노드 사이의 전기적인 연결에 기반하여, 상기 제1 임피던스 매칭 회로의 임피던스를 상기 제2 임피던스로 조절하는 제2 블록을 포함할 수 있다.
예를 들어, 상기 제1 임피던스 매칭 회로의 제1 블록은, 상기 제1 노드에 연결된 일 단 및 상기 제5 노드에 연결된 타 단을 포함하는 제1 인덕터, 상기 제5 노드에 연결된 일 단 및 상기 제4 노드에 연결된 타 단을 포함하는 제2 인덕터, 및 상기 제5 노드에 연결된 일 단 및 접지된 타 단을 포함하는 제1 커패시터를 포함하고, 상기 제1 임피던스 매칭 회로의 제2 블록은, 상기 제2 노드에 연결된 일 단 및 상기 제5 노드에 연결된 타 단을 포함하고, 상기 제1 커패시터의 커패시턴스의 1/3인 커패시턴스를 가지는, 제2 커패시터를 포함할 수 있다.
예를 들어, 상기 제1 임피던스 매칭 회로의 제1 블록은, 상기 제1 노드에 연결된 일 단 및 상기 제5 노드에 연결된 타 단을 포함하는 제1 커패시터, 상기 제5 노드에 연결된 일 단 및 상기 제4 노드에 연결된 타 단을 포함하는 제2 커패시터, 및 상기 제5 노드에 연결된 일 단 및 접지된 타 단을 포함하는 제1 인덕터를 포함하고, 상기 제1 임피던스 매칭 회로의 제2 블록은, 상기 제2 노드에 연결된 일 단 및 상기 제5 노드에 연결된 타 단을 포함하고, 상기 제1 인덕터의 인덕턴스의 배수인 인덕턴스를 가지는, 제2 인덕터를 포함할 수 있다.
예를 들어, 상기 전자 장치는, 제1 하우징, 제2 하우징, 상기 제1 하우징 및 상기 제2 하우징 사이에 배치되고, 폴딩 축에 의하여 상기 제1 하우징 및 상기 제2 하우징을 회전 가능하게 연결하는(rotatably connecting), 힌지 조립체(hinge ssembly)를 더 포함하고, 상기 제1 안테나는, 상기 힌지 조립체와 평행하게 이격된(separated in parallel) 상기 제1 하우징의 가장자리에 배치되고, 및 상기 제2 안테나는, 상기 힌지 조립체와 평행하게 이격된 상기 제2 하우징의 가장자리에 배치될 수 있다.
예를 들어, 상기 프로세서는, 상기 제1 하우징의 가장자리 및 상기 제2 하우징의 가장자리 사이의 거리가 지정된 범위 내에 포함됨을 식별하는 것에 응답하여, 상기 제1 상태에 기반하여 상기 스위치를 제어하고, 및 상기 제1 상태에 기반하여 상기 스위치를 제어하는 동안, 상기 전자 장치에 접촉된 외부 객체를 식별하는 것에 응답하여, 상기 제1 상태로부터 상기 제2 상태로 전환할 수 있다.
예를 들어, 상기 프로세서는, 상기 제1 하우징의 가장자리 및 상기 제2 하우징의 가장자리 사이의 거리가 지정된 임계치를 초과함을 식별하는 것에 응답하여, 상기 제2 상태에 기반하여 상기 스위치를 제어할 수 있다.
상술한 바와 같은, 일 실시예에 따른, 전자 장치의 방법은, 상기 전자 장치 및 외부 전자 장치 사이의 통신을 지원하는 제1 안테나 및 제2 안테나 사이의 거리를 식별하는 동작을 포함할 수 있다. 상기 방법은, 상기 거리가 지정된 임계치 미만인 제1 상태에서, 상기 제1 안테나의 제1 임피던스 매칭 회로, 및 상기 제2 안테나의 제2 임피던스 매칭 회로를, 지정된 위상 및 제1 임피던스에 기반하여 활성화하는 동작을 포함할 수 있다. 상기 방법은, 및 상기 거리가 상기 지정된 임계치를 초과하는 제2 상태에서, 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로 중 어느 한 회로를, 상기 제1 임피던스와 상이한 제2 임피던스에 기반하여 선택적으로 활성화하는 동작을 포함할 수 있다.
예를 들어, 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로 중 어느 한 회로를 선택적으로 활성화하는 동작은, 상기 전자 장치에 접촉된 외부 객체를 식별하는 것에 응답하여, 상기 전자 장치의 리시버가 활성화되었는지 여부를 식별하는 동작, 상기 리시버가 활성화된 제3 상태에서, 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로 중 상기 제2 임피던스 매칭 회로를, 상기 제2 임피던스에 기반하여 선택적으로 활성화하는 동작, 상기 제3 상태와 상이한 제4 상태에서, 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로 중 상기 제1 임피던스 매칭 회로를, 상기 제2 임피던스에 기반하여 선택적으로 활성화하는 동작, 및 상기 전자 장치에 접촉된 상기 외부 객체를 식별하지 못하는 것에 응답하여, 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로 중 상기 제1 임피던스 매칭 회로를, 상기 제2 임피던스에 기반하여 선택적으로 활성화하는 동작을 더 포함할 수 있다.
예를 들어, 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로를 상기 지정된 위상 및 상기 제1 임피던스에 기반하여 활성화하는 동작은, 상기 제1 임피던스 매칭 회로의 제1 노드, 및 제2 노드 중에서 제1 노드, 및 상기 제2 임피던스 매칭 회로의 제3 노드, 및 제4 노드 중에서 제3 노드를, 증폭기에 전기적으로 연결하는 동작을 더 포함하고, 상기 제3 상태에서, 상기 제1 노드, 상기 제2 노드 및 상기 증폭기를 전기적으로 절연하는 동작, 상기 제3 상태에서, 상기 제3 노드 및 상기 제4 노드 전부를 상기 증폭기에 전기적으로 연결하는 동작을 더 포함할 수 있다.
예를 들어, 상기 식별하는 동작은, 상기 전자 장치에 포함되고, 상기 제1 안테나를 포함하는 제1 하우징, 및 상기 제2 안테나를 포함하는 제2 하우징 사이의 각도를 탐지하는 센서를 이용하여, 상기 거리를 식별하는 동작을 더 포함할 수 있다.
상술한 바와 같은, 일 실시예에 따른, 전자 장치(electronic device)는, 센서, 제1 안테나(예, 도 5의 제1 안테나(580)), 상기 제1 안테나에 대응하는 제1 임피던스 매칭 회로(예, 도 5의 제1 임피던스 매칭 회로(520)), 제2 안테나(예, 도 5의 제2 안테나(585)), 상기 제2 안테나에 대응하는 제2 임피던스 매칭 회로(예, 도 5의 제2 임피던스 매칭 회로(525))를 포함하고, 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로에 연결된 스위치(예, 도 5의 스위치(515)), 및 상기 센서에 기반하여 상기 스위치를 제어하는 프로세서(예, 도 5의 커뮤니케이션 프로세서(505), 및/또는 도 1의 프로세서(120))를 포함할 수 있다. 상기 프로세서는, 상기 제1 안테나 및 상기 제2 안테나 전부가 활성화된 제1 상태에서, 상기 스위치를 제어하여, 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로 전부를 지정된 위상 및 제1 임피던스에 기반하여 활성화하도록, 구성될 수 있다. 상기 프로세서는, 상기 제1 상태에서, 상기 센서를 이용하여 상기 전자 장치에 접촉된 외부 객체를 식별하는 것에 응답하여, 상기 제1 상태로부터, 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로 중 어느 한 회로의 임피던스를, 상기 스위치를 제어하여, 상기 제1 임피던스와 상이한 제2 임피던스로 조절하는 제2 상태로 전환하도록, 구성될 수 있다.
예를 들어, 상기 전자 장치는, 리시버를 더 포함하고, 상기 프로세서는, 상기 외부 객체를 식별하는 것에 응답하여, 상기 리시버가 활성화되었는지 여부를 식별하고, 상기 리시버가 활성화됨을(enabled) 식별하는 것에 기반하여, 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로 중 상기 제1 임피던스 매칭 회로의 임피던스를 상기 제2 임피던스로 조절하고, 및 상기 리시버가 비활성화됨을(disabled) 식별하는 것에 기반하여, 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로 중 상기 제2 임피던스 매칭 회로의 임피던스를 상기 제2 임피던스로 조절할 수 있다.
예를 들어, 상기 제1 임피던스 매칭 회로는, 상기 제1 상태에서 상기 스위치에 의하여 증폭기와 전기적으로 연결되는 제1 노드, 상기 제1 안테나의 다이플렉서(diplexer)에 연결된 제2 노드, 및 상기 제2 상태에서, 상기 프로세서에 의해 제어되는 상기 스위치에 의하여 상기 증폭기와 전기적으로 연결되고, 상기 제1 상태에서 상기 증폭기와 전기적으로 절연되는 제3 노드를 포함할 수 있다.
예를 들어, 상기 제1 임피던스 매칭 회로는, 상기 제2 노드에 연결된 일 단 및 상기 제3 노드에 연결된 타 단을 포함하고, 상기 제2 상태에서 상기 증폭기와 전기적으로 연결됨에 따라, 상기 제1 임피던스 매칭 회로의 임피던스를, 상기 제1 임피던스로부터 상기 제2 상태에서의 임피던스 매칭을 위한 상기 제2 임피던스로 조절하기 위한 적어도 하나의 회로 요소(circuit element)를 포함할 수 있다.
상술한 바와 같은, 일 실시예에 따른, 전자 장치의 방법은, 상기 전자 장치의 제1 안테나 및 제2 안테나 전부가 활성화된 제1 상태에서, 상기 제1 안테나에 대응하는 제1 임피던스 매칭 회로 및 상기 제2 안테나에 대응하는 제2 임피던스 매칭 회로에 연결된 스위치를 제어하여, 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로 전부를 제1 임피던스에 기반하여 활성화하는 동작을 포함할 수 있다. 상기 방법은, 및 상기 제1 상태에서, 상기 전자 장치의 센서를 이용하여 상기 전자 장치에 접촉된 외부 객체를 식별하는 것에 응답하여, 상기 제1 상태로부터, 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로 중 어느 한 회로의 임피던스를, 상기 스위치를 제어하여, 상기 제1 임피던스와 상이한 제2 임피던스로 조절하는 제2 상태로 전환하는 동작을 포함할 수 있다.
이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPGA(field programmable gate array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 어플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 컴퓨터 저장 매체 또는 장치에 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
일 실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 이때, 매체는 컴퓨터로 실행 가능한 프로그램을 계속 저장하거나, 실행 또는 다운로드를 위해 임시 저장하는 것일 수도 있다. 또한, 매체는 단일 또는 수 개의 하드웨어가 결합된 형태의 다양한 기록수단 또는 저장수단일 수 있는데, 어떤 컴퓨터 시스템에 직접 접속되는 매체에 한정되지 않고, 네트워크 상에 분산 존재하는 것일 수도 있다. 매체의 예시로는, 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체, CD-ROM 및 DVD와 같은 광기록 매체, 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical medium), 및 ROM, RAM, 플래시 메모리 등을 포함하여 프로그램 명령어가 저장되도록 구성된 것이 있을 수 있다. 또한, 다른 매체의 예시로, 어플리케이션을 유통하는 앱 스토어나 기타 다양한 소프트웨어를 공급 내지 유통하는 사이트, 서버 등에서 관리하는 기록매체 내지 저장매체도 들 수 있다.
이상과 같이 일 실시예가 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구의 범위와 균등한 것들도 후술하는 특허청구의 범위의 범위에 속한다.

Claims (15)

  1. 전자 장치(electronic device)에 있어서,
    제1 안테나;
    상기 제1 안테나에 대응하는 제1 임피던스 매칭 회로(phase shifting circuitry);
    제2 안테나;
    상기 제2 안테나에 대응하는 제2 임피던스 매칭 회로;
    상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로에 연결된 스위치; 및
    상기 스위치를 제어하는 프로세서를 포함하고,
    상기 프로세서는,
    상기 제1 안테나 및 상기 제2 안테나가 지정된 위상에 기반하여 활성화되는 제1 상태에서, 상기 스위치를 제어하여 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로의 임피던스를, 제1 임피던스로 조절하고; 및
    상기 제1 안테나 및 상기 제2 안테나 중 상기 제1 안테나가 활성화되는 제2 상태에서, 상기 스위치를 제어하여 상기 제1 임피던스 매칭 회로의 임피던스를, 상기 제1 임피던스와 상이한 제2 임피던스로 조절하는 전자 장치.
  2. 제1항에 있어서,
    증폭기를 더 포함하고,
    상기 스위치는,
    상기 제1 상태에서, 상기 증폭기를, 상기 제1 임피던스 매칭 회로의 제1 노드 및 제2 노드 중 제1 노드와 전기적으로 연결하고, 상기 증폭기를, 상기 제2 임피던스 매칭 회로의 제3 노드와 전기적으로 연결하고, 및
    상기 제2 상태에서, 상기 증폭기를, 상기 제1 노드 및 상기 제2 노드 전부와 전기적으로 연결하고, 상기 증폭기 및 상기 제2 임피던스 매칭 회로를 전기적으로 절연하는(electronically insulating) 전자 장치.
  3. 제2항에 있어서,
    상기 제1 임피던스 매칭 회로는,
    상기 제1 노드, 및 상기 제1 안테나와 관련된 전기 신호를 필터링하는 적어도 하나의 필터와 전기적으로 연결된 제4 노드 사이에 배치되어, 상기 제1 노드 및 상기 제4 노드 사이에서 송신되는 전기 신호의 위상을, 상기 지정된 위상에 따라 조절하는 제1 블록; 및
    상기 제2 노드 및 상기 제4 노드 사이에 배치되어, 상기 제2 상태에서 상기 증폭기 및 상기 제2 노드 사이의 전기적인 연결에 기반하여, 상기 제1 임피던스 매칭 회로의 임피던스를 상기 제2 임피던스로 조절하는 제2 블록을 포함하는 전자 장치.
  4. 제3항에 있어서,
    상기 제1 임피던스 매칭 회로의 제1 블록은,
    상기 제1 노드에 연결된 일 단, 및 상기 제4 노드에 연결된 타 단을 포함하는 제1 커패시터;
    상기 제1 노드에 연결된 일 단, 및 접지된 타 단을 포함하는 제1 인덕터;
    상기 제4 노드에 연결된 일 단, 및 접지된 타 단을 포함하는 제2 인덕터를 포함하고,
    상기 제1 임피던스 매칭 회로의 제2 블록은,
    상기 제2 노드에 연결된 일 단, 및 상기 제4 노드에 연결된 타 단을 포함하고, 상기 제1 커패시터의 커패시턴스의 절반인 커패시턴스를 가지는, 제2 커패시터를 포함하는 전자 장치.
  5. 제3항에 있어서,
    상기 제1 임피던스 매칭 회로의 제1 블록은,
    상기 제1 노드에 연결된 일 단, 및 상기 제4 노드에 연결된 타 단을 포함하는 제1 인덕터;
    상기 제1 노드에 연결된 일 단, 및 접지된 타 단을 포함하는 제1 커패시터;
    상기 제4 노드에 연결된 일 단, 및 접지된 타 단을 포함하는 제2 커패시터를 포함하고,
    상기 제1 임피던스 매칭 회로의 제2 블록은,
    상기 제2 노드에 연결된 일 단, 및 상기 제4 노드에 연결된 타 단을 포함하고, 상기 제1 인덕터의 인덕턴스의 배수인 인덕턴스를 가지는, 제2 인덕터를 포함하는 전자 장치.
  6. 제1항에 있어서,
    증폭기를 더 포함하고,
    상기 스위치는,
    상기 제2 상태에서, 상기 증폭기를, 상기 제1 임피던스 매칭 회로의 제1 노드와 전기적으로 연결하고, 상기 제1 임피던스 매칭 회로의 제2 노드를 접지 노드와 전기적으로 연결하고, 상기 증폭기 및 상기 제2 임피던스 매칭 회로를 전기적으로 절연하고, 및
    상기 제1 상태에서, 상기 제2 노드 및 상기 접지 노드를 전기적으로 절연하는 전자 장치.
  7. 제6항에 있어서,
    상기 제1 임피던스 매칭 회로는,
    상기 제1 노드, 및 상기 제1 안테나와 관련된 전기 신호를 필터링하는 적어도 하나의 필터와 전기적으로 연결된 제4 노드 사이에 배치되어, 상기 제1 노드 및 상기 제4 노드 사이에서 송신되는 전기 신호의 위상을, 상기 지정된 위상에 따라 조절하는 제1 블록; 및
    상기 제2 노드 및 상기 제1 블록의 제5 노드 사이에 배치되어, 상기 제2 상태에서 상기 증폭기 및 상기 제2 노드 사이의 전기적인 연결에 기반하여, 상기 제1 임피던스 매칭 회로의 임피던스를 상기 제2 임피던스로 조절하는 제2 블록을 포함하는 전자 장치.
  8. 제7항에 있어서,
    상기 제1 임피던스 매칭 회로의 제1 블록은,
    상기 제1 노드에 연결된 일 단 및 상기 제5 노드에 연결된 타 단을 포함하는 제1 인덕터;
    상기 제5 노드에 연결된 일 단 및 상기 제4 노드에 연결된 타 단을 포함하는 제2 인덕터; 및
    상기 제5 노드에 연결된 일 단 및 접지된 타 단을 포함하는 제1 커패시터를 포함하고,
    상기 제1 임피던스 매칭 회로의 제2 블록은,
    상기 제2 노드에 연결된 일 단 및 상기 제5 노드에 연결된 타 단을 포함하고, 상기 제1 커패시터의 커패시턴스의 1/3인 커패시턴스를 가지는, 제2 커패시터를 포함하는 전자 장치.
  9. 제7항에 있어서,
    상기 제1 임피던스 매칭 회로의 제1 블록은,
    상기 제1 노드에 연결된 일 단 및 상기 제5 노드에 연결된 타 단을 포함하는 제1 커패시터;
    상기 제5 노드에 연결된 일 단 및 상기 제4 노드에 연결된 타 단을 포함하는 제2 커패시터; 및
    상기 제5 노드에 연결된 일 단 및 접지된 타 단을 포함하는 제1 인덕터를 포함하고,
    상기 제1 임피던스 매칭 회로의 제2 블록은,
    상기 제2 노드에 연결된 일 단 및 상기 제5 노드에 연결된 타 단을 포함하고, 상기 제1 인덕터의 인덕턴스의 배수인 인덕턴스를 가지는, 제2 인덕터를 포함하는 전자 장치.
  10. 제1항에 있어서,
    제1 하우징;
    제2 하우징;
    상기 제1 하우징 및 상기 제2 하우징 사이에 배치되고, 폴딩 축에 의하여 상기 제1 하우징 및 상기 제2 하우징을 회전 가능하게 연결하는(rotatably connecting), 힌지 조립체(hinge assmebly)를 더 포함하고,
    상기 제1 안테나는,
    상기 힌지 조립체와 평행하게 이격된(separated in parallel) 상기 제1 하우징의 가장자리에 배치되고, 및
    상기 제2 안테나는,
    상기 힌지 조립체와 평행하게 이격된 상기 제2 하우징의 가장자리에 배치되는 전자 장치.
  11. 제10항에 있어서,
    상기 프로세서는,
    상기 제1 하우징의 가장자리 및 상기 제2 하우징의 가장자리 사이의 거리가 지정된 범위 내에 포함됨을 식별하는 것에 응답하여, 상기 제1 상태에 기반하여 상기 스위치를 제어하고, 및
    상기 제1 상태에 기반하여 상기 스위치를 제어하는 동안, 상기 전자 장치에 접촉된 외부 객체를 식별하는 것에 응답하여, 상기 제1 상태로부터 상기 제2 상태로 전환하는 전자 장치.
  12. 제10항에 있어서,
    상기 프로세서는,
    상기 제1 하우징의 가장자리 및 상기 제2 하우징의 가장자리 사이의 거리가 지정된 임계치를 초과함을 식별하는 것에 응답하여, 상기 제2 상태에 기반하여 상기 스위치를 제어하는 전자 장치.
  13. 전자 장치의 방법에 있어서,
    상기 전자 장치 및 외부 전자 장치 사이의 통신을 지원하는 제1 안테나 및 제2 안테나 사이의 거리를 식별하는 동작;
    상기 거리가 지정된 임계치 미만인 제1 상태에서, 상기 제1 안테나의 제1 임피던스 매칭 회로, 및 상기 제2 안테나의 제2 임피던스 매칭 회로를, 지정된 위상 및 제1 임피던스에 기반하여 활성화하는 동작; 및
    상기 거리가 상기 지정된 임계치를 초과하는 제2 상태에서, 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로 중 어느 한 회로를, 상기 제1 임피던스와 상이한 제2 임피던스에 기반하여 선택적으로 활성화하는 동작을 포함하는 방법.
  14. 제13항에 있어서,
    상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로 중 어느 한 회로를 선택적으로 활성화하는 동작은,
    상기 전자 장치에 접촉된 외부 객체를 식별하는 것에 응답하여, 상기 전자 장치의 리시버가 활성화되었는지 여부를 식별하는 동작;
    상기 리시버가 활성화된 제3 상태에서, 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로 중 상기 제2 임피던스 매칭 회로를, 상기 제2 임피던스에 기반하여 선택적으로 활성화하는 동작;
    상기 제3 상태와 상이한 제4 상태에서, 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로 중 상기 제1 임피던스 매칭 회로를, 상기 제2 임피던스에 기반하여 선택적으로 활성화하는 동작; 및
    상기 전자 장치에 접촉된 상기 외부 객체를 식별하지 못하는 것에 응답하여, 상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로 중 상기 제1 임피던스 매칭 회로를, 상기 제2 임피던스에 기반하여 선택적으로 활성화하는 동작을 더 포함하는 방법.
  15. 제14항에 있어서,
    상기 제1 임피던스 매칭 회로 및 상기 제2 임피던스 매칭 회로를 상기 지정된 위상 및 상기 제1 임피던스에 기반하여 활성화하는 동작은,
    상기 제1 임피던스 매칭 회로의 제1 노드, 및 제2 노드 중에서 제1 노드, 및 상기 제2 임피던스 매칭 회로의 제3 노드, 및 제4 노드 중에서 제3 노드를, 증폭기에 전기적으로 연결하는 동작을 더 포함하고,
    상기 제3 상태에서, 상기 제1 노드, 상기 제2 노드 및 상기 증폭기를 전기적으로 절연하는 동작;
    상기 제3 상태에서, 상기 제3 노드 및 상기 제4 노드 전부를 상기 증폭기에 전기적으로 연결하는 동작을 더 포함하는 방법.
PCT/KR2022/020391 2021-12-24 2022-12-14 안테나들의 활성화에 따른 임피던스 매칭을 수행하기 위한 전자 장치 및 그 방법 WO2023121134A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US18/153,064 US20230208379A1 (en) 2021-12-24 2023-01-11 Electronic device and method for performing impedance matching according to activation of antennas

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2021-0187831 2021-12-24
KR20210187831 2021-12-24
KR1020220013534A KR20230097926A (ko) 2021-12-24 2022-01-28 안테나들의 활성화에 따른 임피던스 매칭을 수행하기 위한 전자 장치 및 그 방법
KR10-2022-0013534 2022-01-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/153,064 Continuation US20230208379A1 (en) 2021-12-24 2023-01-11 Electronic device and method for performing impedance matching according to activation of antennas

Publications (1)

Publication Number Publication Date
WO2023121134A1 true WO2023121134A1 (ko) 2023-06-29

Family

ID=86903311

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/020391 WO2023121134A1 (ko) 2021-12-24 2022-12-14 안테나들의 활성화에 따른 임피던스 매칭을 수행하기 위한 전자 장치 및 그 방법

Country Status (1)

Country Link
WO (1) WO2023121134A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060023541A (ko) * 2003-06-02 2006-03-14 모토로라 인코포레이티드 자동 안테나 임피던스 매칭 구동 컨피규레이션
KR100714163B1 (ko) * 2004-10-12 2007-05-02 삼성전자주식회사 내장형 안테나를 갖는 휴대용 무선단말기의 안테나 매칭장치 및 방법
KR20100127827A (ko) * 2008-03-14 2010-12-06 퀄컴 인코포레이티드 무선 디바이스용 적응형 튜닝가능한 안테나
US20130069737A1 (en) * 2011-09-19 2013-03-21 Qualcomm Incorporated Adaptive tuning of an impedance matching circuit in a wireless device
KR20210152860A (ko) * 2020-06-09 2021-12-16 삼성전자주식회사 복수의 증폭기를 이용한 신호의 증폭을 수행하는 통신 회로와 그것을 구비한 전자 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060023541A (ko) * 2003-06-02 2006-03-14 모토로라 인코포레이티드 자동 안테나 임피던스 매칭 구동 컨피규레이션
KR100714163B1 (ko) * 2004-10-12 2007-05-02 삼성전자주식회사 내장형 안테나를 갖는 휴대용 무선단말기의 안테나 매칭장치 및 방법
KR20100127827A (ko) * 2008-03-14 2010-12-06 퀄컴 인코포레이티드 무선 디바이스용 적응형 튜닝가능한 안테나
US20130069737A1 (en) * 2011-09-19 2013-03-21 Qualcomm Incorporated Adaptive tuning of an impedance matching circuit in a wireless device
KR20210152860A (ko) * 2020-06-09 2021-12-16 삼성전자주식회사 복수의 증폭기를 이용한 신호의 증폭을 수행하는 통신 회로와 그것을 구비한 전자 장치

Similar Documents

Publication Publication Date Title
WO2022139423A1 (ko) 전자 장치에 있어서 카메라 커버를 이용한 슬롯 안테나가 구현된 장치
WO2020246795A1 (ko) 안테나 튜닝을 위한 전자 장치
WO2022177275A1 (ko) 안테나 및 그것을 포함하는 전자 장치
WO2022108271A1 (ko) 플렉서블 디스플레이를 포함하는 전자 장치 및 그의 터치 제어 방법
WO2022030977A1 (ko) 안테나를 포함하는 전자 장치 및 동작 방법
WO2022086089A1 (ko) 안테나를 포함하는 폴더블 전자 장치
WO2022060016A1 (ko) 안테나의 동작 범위를 넓히기 위한 전자 장치
WO2020204318A1 (ko) 안테나 모듈 및 중간 주파수 집적 회로 사이의 중간 주파수 신호의 손실을 보상하는 전자 장치
WO2023096189A1 (ko) 안테나를 포함하는 전자 장치
WO2022225370A1 (ko) 방사 성능 향상을 위한 안테나 구조 및 이를 포함하는 전자 장치
WO2023121134A1 (ko) 안테나들의 활성화에 따른 임피던스 매칭을 수행하기 위한 전자 장치 및 그 방법
WO2022114598A1 (ko) 안테나를 포함하는 전자 장치
WO2022014919A1 (ko) 안테나를 포함하는 전자 장치
WO2022019508A1 (ko) 복수의 안테나를 포함하는 전자 장치 및 그 운용 방법
WO2022119139A1 (ko) 안테나를 포함하는 전자 장치
WO2022098159A1 (ko) 전자 장치에 있어서 플렉서블 디스플레이의 부착 구조
WO2022025627A1 (ko) 전자 장치 및 안테나 운용 방법
WO2021246823A1 (ko) 안테나를 포함하는 전자 장치
WO2022098010A1 (ko) 안테나를 포함하는 전자 장치
WO2022164018A1 (ko) 전자 장치, 전자 장치의 동작 방법 및 폴더블 전자 장치
WO2024014720A1 (ko) 안테나를 포함하는 전자 장치
WO2023033464A1 (ko) 안테나 및 마이크를 포함하는 전자 장치
WO2022103205A1 (ko) 슬롯 안테나를 포함하는 전자 장치
WO2024080803A1 (ko) 도전성 부분들을 이용하는 안테나 및 이를 포함하는 전자 장치
WO2022108213A1 (ko) 스피커를 포함하는 전자 장치 및 그 전자 장치의 동작 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22911767

Country of ref document: EP

Kind code of ref document: A1