WO2023092905A1 - Liaison d'horloge et dispositif électronique - Google Patents

Liaison d'horloge et dispositif électronique Download PDF

Info

Publication number
WO2023092905A1
WO2023092905A1 PCT/CN2022/081535 CN2022081535W WO2023092905A1 WO 2023092905 A1 WO2023092905 A1 WO 2023092905A1 CN 2022081535 W CN2022081535 W CN 2022081535W WO 2023092905 A1 WO2023092905 A1 WO 2023092905A1
Authority
WO
WIPO (PCT)
Prior art keywords
buffer module
clock signal
clock
module
circuit layout
Prior art date
Application number
PCT/CN2022/081535
Other languages
English (en)
Chinese (zh)
Inventor
杨彬彬
Original Assignee
深圳市中兴微电子技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深圳市中兴微电子技术有限公司 filed Critical 深圳市中兴微电子技术有限公司
Publication of WO2023092905A1 publication Critical patent/WO2023092905A1/fr

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

La présente divulgation concerne une liaison d'horloge. La liaison d'horloge comprend de multiples étages de modules tampons et une pluralité d'extrémités de sortie de signal d'horloge, chacune des extrémités de sortie de signal d'horloge correspondant à un module tampon correspondant, et l'extrémité de sortie de signal d'horloge étant connectée électriquement à une extrémité de sortie du module tampon correspondant ; le module tampon est configuré pour mettre en forme un signal d'horloge, qui est entré dans le module tampon, de façon à obtenir un signal d'horloge de sortie qui satisfait une exigence de synchronisation correspondant au module tampon ; et dans deux étages adjacents de modules tampons, une extrémité d'entrée de ce dernier étage du module tampon est connectée électriquement à une extrémité de sortie du premier étage du module tampon, et le retard temporel d'un signal d'horloge qui est émis par le dernier étage du module tampon par rapport à un signal d'horloge qui est entré dans un module tampon de premier étage est supérieur au retard temporel d'un signal d'horloge qui est délivré par le précédent étage du module tampon par rapport au signal d'horloge qui est entré dans le module tampon de premier étage. La présente divulgation concerne en outre sur un dispositif électronique.
PCT/CN2022/081535 2021-11-29 2022-03-17 Liaison d'horloge et dispositif électronique WO2023092905A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111435953.7A CN116185925A (zh) 2021-11-29 2021-11-29 时钟链路、电子设备
CN202111435953.7 2021-11-29

Publications (1)

Publication Number Publication Date
WO2023092905A1 true WO2023092905A1 (fr) 2023-06-01

Family

ID=86442879

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2022/081535 WO2023092905A1 (fr) 2021-11-29 2022-03-17 Liaison d'horloge et dispositif électronique

Country Status (2)

Country Link
CN (1) CN116185925A (fr)
WO (1) WO2023092905A1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105591649A (zh) * 2014-10-22 2016-05-18 京微雅格（北京）科技有限公司 一种基于过采样结构的改进型时钟数据信号恢复电路
CN106464260A (zh) * 2014-04-21 2017-02-22 高通股份有限公司 用于为高速串行化器/解串器生成准确时钟相位信号的电路
CN113129958A (zh) * 2019-12-30 2021-07-16 美光科技公司 用于宽时钟频率范围命令路径的设备和方法
US11153129B1 (en) * 2020-06-01 2021-10-19 International Business Machines Corporation Feedforward equalizer with programmable roaming taps

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106464260A (zh) * 2014-04-21 2017-02-22 高通股份有限公司 用于为高速串行化器/解串器生成准确时钟相位信号的电路
CN105591649A (zh) * 2014-10-22 2016-05-18 京微雅格（北京）科技有限公司 一种基于过采样结构的改进型时钟数据信号恢复电路
CN113129958A (zh) * 2019-12-30 2021-07-16 美光科技公司 用于宽时钟频率范围命令路径的设备和方法
US11153129B1 (en) * 2020-06-01 2021-10-19 International Business Machines Corporation Feedforward equalizer with programmable roaming taps

Also Published As

Publication number Publication date
CN116185925A (zh) 2023-05-30

Similar Documents

Publication Publication Date Title
US9225324B2 (en) Circuit for generating accurate clock phase signals for high-speed SERDES
CN106849942B (zh) 一种超高速低抖动多相位时钟电路
US7330058B2 (en) Clock and data recovery circuit and method thereof
US6911853B2 (en) Locked loop with dual rail regulation
JP4093961B2 (ja) 位相ロックループ回路、遅延ロックループ回路、タイミング発生器、半導体試験装置及び半導体集積回路
CN110957998B (zh) 一种精确校正时钟信号占空比的电路
CN100581095C (zh) 时钟恢复电路以及通讯装置
US7202715B1 (en) Matched current delay cell and delay locked loop
CN103684438A (zh) 延迟锁相环
CN113014233B (zh) 时钟占空比校准电路
US9154291B2 (en) Differential signal skew adjustment method and transmission circuit
JP6250873B1 (ja) デジタル／位相コンバータ
CN101494456B (zh) 延迟锁定回路以及时钟信号锁定方法
CN111030645A (zh) 一种数字控制宽范围时钟占空比调整系统
US10958251B2 (en) Multiple adjacent slicewise layout of voltage-controlled oscillator
US10848297B1 (en) Quadrature clock skew calibration circuit
US7663442B2 (en) Data receiver including a transconductance amplifier
WO2023092905A1 (fr) Liaison d'horloge et dispositif électronique
CN106951382B (zh) 支持ddr数据格式的lvds接收电路
CN102340293B (zh) 一种相位旋转器和时钟数据恢复装置
US10749505B2 (en) High-speed transmitter including a multiplexer using multi-phase clocks
CN117639735B (zh) 一种占空比检测电路及占空比调整系统
CN117879542A (zh) 时钟占空比校准电路及方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22897006

Country of ref document: EP

Kind code of ref document: A1