WO2023090115A1 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
WO2023090115A1
WO2023090115A1 PCT/JP2022/040179 JP2022040179W WO2023090115A1 WO 2023090115 A1 WO2023090115 A1 WO 2023090115A1 JP 2022040179 W JP2022040179 W JP 2022040179W WO 2023090115 A1 WO2023090115 A1 WO 2023090115A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor
interlayer connection
layer
insulating layer
connection conductor
Prior art date
Application number
PCT/JP2022/040179
Other languages
English (en)
French (fr)
Inventor
夏織 小泉
祐樹 山本
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2023561499A priority Critical patent/JPWO2023090115A1/ja
Priority to CN202280053811.0A priority patent/CN117769892A/zh
Publication of WO2023090115A1 publication Critical patent/WO2023090115A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits

Definitions

  • the present invention relates to wiring boards.
  • Patent Literature 1 discloses a conductive paste that is filled in via holes and the like formed in the manufacturing process of a multilayer wiring board to electrically connect between circuits (interlayers).
  • the conductive paste described in Patent Document 1 has a content of epoxy resin having a molecular weight of 10,000 or more in the total resin component of 30 to 90% by weight, and an elastic modulus at 85° C. after curing of 2 GPa or less. It contains a resin mixture and conductive particles, and the content of the conductive particles is 30 to 75% by volume.
  • Patent Document 1 by using a mixed resin containing a predetermined proportion of an epoxy resin having a molecular weight of 10,000 or more as a resin constituting a conductive paste, filling properties into via holes are improved, and this resin is contained.
  • the elastic modulus after curing the resin mixture By setting the elastic modulus after curing the resin mixture to a predetermined value or less, the electrical resistance of the connection part formed using this conductive paste can be improved over time in a high-temperature and high-humidity environment. It is said that the change can be reduced.
  • wiring substrates such as multilayer wiring substrates are more resistant to repeated thermal shocks due to use from a low temperature of -40°C to a high temperature of 85°C than high-temperature and high-humidity environments. We found that it has a large effect on the fluctuation of the value. Therefore, it has been found that simply lowering the elastic modulus at 85° C. as described in Patent Document 1 is insufficient to suppress fluctuations in the resistance value.
  • the present invention has been made to solve the above problems, and an object of the present invention is to provide a wiring board capable of suppressing variations in resistance value even in an environment where thermal shocks are repeatedly applied.
  • the wiring board of the present invention includes an insulating layer, a conductor layer laminated on the insulating layer, and a conductor layer that penetrates the insulating layer in a lamination direction of the insulating layer and the conductor layer and is connected to the conductor layer.
  • an interlayer connection conductor ⁇ Z10 is the thermal expansion coefficient of the insulating layer in the stacking direction
  • ⁇ Z30 is the thermal expansion coefficient of the interlayer connection conductor in the stacking direction
  • E′ 10 is the storage elastic modulus of the insulating layer
  • the storage elasticity of the interlayer connection conductor When the rate is E' 30 , the relationships ⁇ Z10 > ⁇ Z30 and E' 10 >E' 30 are established in the temperature range from -40°C to 85°C.
  • FIG. 1 is a cross-sectional view schematically showing an example of the wiring board of the present invention.
  • FIG. 2-1 is a stress distribution diagram calculated from a thermal stress simulation when the temperature is lowered from room temperature to ⁇ 40° C. under the conditions of ⁇ Z10 > ⁇ Z30 and E′ 10 >E′ 30.
  • FIG. FIG. 2-2 is a stress distribution diagram calculated from a thermal stress simulation when the temperature is raised from room temperature to 85° C. under the conditions of ⁇ Z10 > ⁇ Z30 and E′ 10 >E′ 30.
  • FIG. FIG. 3-1 is a stress distribution diagram calculated from a thermal stress simulation when the temperature is lowered from room temperature to ⁇ 40° C. under the conditions of ⁇ Z10 > ⁇ Z30 and E′ 10 ⁇ E′ 30.
  • FIG. 2-1 is a stress distribution diagram calculated from a thermal stress simulation when the temperature is lowered from room temperature to ⁇ 40° C. under the conditions of ⁇ Z10 > ⁇ Z30 and E′ 10 ⁇ E′ 30.
  • FIG. 3-2 is a stress distribution diagram calculated from a thermal stress simulation when the temperature is raised from room temperature to 85° C. under the conditions of ⁇ Z10 > ⁇ Z30 and E' 10 ⁇ E' 30.
  • FIG. FIG. 4 is a cross-sectional view schematically showing the structure of a copper-clad laminate.
  • 5A, 5B and 5C are cross-sectional views schematically showing a method of filling via holes in a copper-clad laminate with a conductive paste.
  • FIG. 6 is a cross-sectional view schematically showing part of the configuration of the test substrate.
  • FIG. 7 is a graph showing the storage elastic modulus E' of the interlayer connection conductor and the insulating layer in Example 1, Example 2, Comparative Example 1 and Comparative Example 2.
  • FIG. 8 is a graph showing the thermal expansion coefficient ⁇ in the stacking direction of the interlayer connection conductors and the insulating layers in Example 1 and Comparative Example 3.
  • FIG. 9 is an SEM photograph showing the vicinity of the interface between the interlayer connection conductor and the conductor layer in Example 1.
  • FIG. 10 is an SEM photograph showing a conductive filler contained in an interlayer connection conductor in Example 1.
  • FIG. 11 is an SEM photograph showing the shape of the interlayer connection conductor in Example 1.
  • FIG. 12 is an SEM photograph showing the shape of another interlayer connection conductor in Example 1.
  • the wiring board of the present invention will be described below.
  • the present invention is not limited to the following configurations, and can be appropriately modified and applied without changing the gist of the present invention.
  • a combination of two or more of the individual preferred configurations of the present invention described below is also the present invention.
  • FIG. 1 is a cross-sectional view schematically showing an example of the wiring board of the present invention.
  • the wiring board 1 includes an insulating layer 10, a conductor layer 20 laminated on the insulating layer 10, and the lamination direction of the insulating layer 10 and the conductor layer 20 (see FIG. 1). and an interlayer connection conductor 30 provided through the insulating layer 10 in the vertical direction) and connected to the conductor layer 20 .
  • the wiring board 1 may have one insulating layer 10 or may have two or more insulating layers 10 . That is, the wiring board 1 may be a single-layer wiring board or a multilayer wiring board. When the wiring substrate 1 includes two or more insulating layers 10, the insulating layers 10 may have the same configuration or different configurations.
  • the insulating layer 10 is made of, for example, an electrically insulating plate-like or sheet-like resin sheet.
  • the resin forming the resin sheet may be a thermoplastic resin or a thermosetting resin, but is preferably a thermoplastic resin.
  • a resin sheet made of a thermoplastic resin is used, a plurality of resin sheets having the conductor layers 20 formed thereon can be laminated and collectively crimped by heat treatment.
  • thermoplastic resins include liquid crystal polymer (LCP), thermoplastic polyimide resin, polyetheretherketone resin (PEEK), and polyphenylene sulfide resin (PPS).
  • LCP liquid crystal polymer
  • PEEK polyetheretherketone resin
  • PPS polyphenylene sulfide resin
  • the insulating layer 10 is preferably made of liquid crystal polymer (LCP). Liquid crystal polymers have a lower water absorption rate than other thermoplastic resins. Therefore, when the insulating layer 10 is made of a liquid crystal polymer, the amount of moisture remaining in the insulating layer 10 can be reduced.
  • LCP liquid crystal polymer
  • the thickness of the insulating layer 10 is preferably 10 ⁇ m or more and 200 ⁇ m or less, more preferably 20 ⁇ m or more and 100 ⁇ m or less.
  • the thicknesses of the insulating layers 10 may be the same or different.
  • the conductor layer 20 may be provided on at least one main surface of the insulating layer 10 .
  • the conductor layer 20 includes a first conductor layer 21 provided on one main surface of the insulating layer 10, a second conductor layer 22 provided on the other main surface of the insulating layer 10, including.
  • the conductor layer 20 may have a patterned shape such as wiring, or may have a planar shape that spreads all over.
  • the conductor layer 20 is a metal layer made of, for example, copper, silver, aluminum, stainless steel, nickel, gold, an alloy containing at least one of these metals, or the like.
  • the conductor layer 20 is preferably made of metal foil, and more preferably made of copper foil.
  • the conductor layer 20 may have a matte surface on one main surface and a shiny surface on the other main surface.
  • the thickness of the conductor layer 20 is preferably 1 ⁇ m or more and 35 ⁇ m or less, more preferably 6 ⁇ m or more and 18 ⁇ m or less.
  • the interlayer connection conductor 30 is provided so as to be connected to the conductor layer 20 without penetrating the conductor layer 20 but penetrating the insulating layer 10 in the stacking direction.
  • the interlayer connection conductor 30 may pass through two or more insulating layers 10 in the stacking direction.
  • the interlayer connection conductor 30 penetrates the insulating layer 10 in the stacking direction, is connected to the first conductor layer 21 on one main surface side of the insulating layer 10 , and connects to the first conductor layer 21 on the other main surface side of the insulating layer 10 . It is connected to the second conductor layer 22 on the surface side. That is, the first conductor layer 21 and the second conductor layer 22 are electrically connected via the interlayer connection conductor 30 .
  • the interlayer connection conductor 30 penetrates the insulating layer 10 in the thickness direction, but does not penetrate the conductor layer 20 in the thickness direction, but reaches the conductor layer 20.
  • the via hole is filled with a conductive paste. It is formed by heat treatment later.
  • examples of the conductive filler contained in the interlayer connection conductor 30 include copper or copper alloy powder with high conductivity. From the viewpoint of preventing surface oxidation, at least part of the surface of the copper or copper alloy powder may be coated with a metal, preferably with silver having a low specific resistance.
  • the interlayer connection conductor 30 may contain resin.
  • the resin contained in the interlayer connection conductor 30 include thermosetting resins such as epoxy resins, silicone resins or modified resins thereof, and thermoplastic resins such as acrylic resins and urethane resins. Above all, it is preferable that the interlayer connection conductor 30 contains a resin containing an epoxy resin as a main component. By using an epoxy resin, both heat resistance and adhesiveness can be achieved.
  • the main component means the component with the highest content (weight percentage).
  • the type of resin contained in the interlayer connection conductor 30 can be identified by, for example, infrared spectroscopy (IR) analysis, nuclear magnetic resonance (NMR) analysis, or the like. A sample for carrying out the above analysis is prepared, for example, by polishing the wiring board 1 so that a cross section along the same direction as in FIG. can do.
  • the thermal expansion coefficient of the insulating layer 10 in the stacking direction is ⁇ Z10
  • the thermal expansion coefficient of the interlayer connection conductor 30 in the stacking direction is ⁇ Z30
  • the storage elastic modulus of the insulating layer 10 is E′ 10
  • the interlayer connection conductor 30 is the storage modulus of E′ 30
  • the relationship of ⁇ Z10 > ⁇ Z30 and E′ 10 >E′ 30 is established in the temperature range of ⁇ 40° C. or higher and 85° C. or lower.
  • FIG. 2-1 is a stress distribution diagram calculated from a thermal stress simulation when the temperature is lowered from room temperature to ⁇ 40° C. under the conditions of ⁇ Z10 > ⁇ Z30 and E′ 10 >E′ 30.
  • FIG. FIG. 2-2 is a stress distribution diagram calculated from a thermal stress simulation when the temperature is raised from room temperature to 85° C. under the conditions of ⁇ Z10 > ⁇ Z30 and E′ 10 >E′ 30.
  • FIG. 2-1 and 2-2 are stress distribution diagrams in the region indicated by S in FIG. 1, and correspond to Example 2 described later.
  • the storage elastic modulus of the insulating layer 10 and the interlayer connection conductor 30 increases, so that the interface between the conductor layer 20 and the interlayer connection conductor 30 has a relatively large elastic modulus. Shear stress occurs. This shear stress decreases as the storage modulus of the insulating layer 10 and the interlayer connection conductor 30 decreases. Since the insulating layer 10 needs to have a certain strength, lowering the storage elastic modulus of the interlayer connection conductor 30, that is, setting E′ 10 >E′ 30 , causes an increase in the resistance value. The resulting shear stress can be suppressed.
  • FIG. 3-1 is a stress distribution diagram calculated from a thermal stress simulation when the temperature is lowered from room temperature to ⁇ 40° C. under the conditions of ⁇ Z10 > ⁇ Z30 and E′ 10 ⁇ E′ 30.
  • FIG. FIG. 3-2 is a stress distribution diagram calculated from a thermal stress simulation when the temperature is raised from room temperature to 85° C. under the conditions of ⁇ Z10 > ⁇ Z30 and E' 10 ⁇ E' 30.
  • FIG. 3-1 and 3-2 are stress distribution diagrams in the region indicated by S in FIG. 1, and correspond to Comparative Example 2 described later.
  • FIG. 3-1 it can be seen that the stress at the interface between the conductor layer 20 and the interlayer connection conductor 30 is higher than in FIG. 2-1.
  • FIG. 3-2 as in FIG. 2-2, it can be seen that the stress is relaxed.
  • the storage elastic modulus of the insulating layer 10 and the interlayer connection conductor 30 increases, so that the conductor layer 20 and the interlayer connection Stress is concentrated on the interface with the conductor 30 .
  • the storage elastic modulus of the interlayer connection conductor 30 is lower than under the conditions shown in FIG. be able to.
  • the amount of shrinkage of the interlayer connection conductor 30 in the stacking direction becomes larger than the amount of shrinkage of the insulating layer 10 in the process of decreasing the temperature from room temperature. Therefore, the direction of the stress generated at the interface between the conductor layer 20 and the interlayer connection conductor 30 is the peeling direction, not the above shearing direction, unlike FIGS. 2-1 and 2-2. Since the storage elastic modulus of both the insulating layer 10 and the interlayer connection conductor 30 increases at low temperatures, the stress increases, resulting in a significant increase in the resistance value.
  • the thermal expansion coefficient ⁇ Z10 of the insulating layer 10 and the thermal expansion coefficient ⁇ Z30 of the interlayer connection conductor 30 in the stacking direction are obtained by, for example, polishing the wiring board 1 so that a cross section along the same direction as in FIG. After preparing a measurement sample by individually hollowing out the insulating layer 10 or the interlayer connection conductor 30 from the obtained cross section, a high-temperature SEM (scanning electron microscope) is used to examine the stacking direction (thickness direction, Z direction) of the measurement sample. It can be calculated by measuring the displacement in the axial direction.
  • SEM scanning electron microscope
  • the coefficient of thermal expansion ⁇ Z10 of the insulating layer 10 and the coefficient of thermal expansion ⁇ Z30 of the interlayer connection conductor 30 in the stacking direction may be obtained by preparing measurement samples using the same material as the insulating layer 10 or the interlayer connection conductor 30, respectively, and heating them. It may be obtained by measuring the linear expansion coefficient in the lamination direction (thickness direction, Z-axis direction) using a mechanical analysis (TMA) device.
  • the measurement conditions are, for example, temperature range: ⁇ 60° C. to 250° C., temperature increase rate: 5° C./min, load: 2 gf (0.02 N), measurement mode: tensile mode.
  • the thickness of the measurement sample is not particularly limited, it is, for example, about 200 ⁇ m.
  • the TMA apparatus is not particularly limited, for example, TMA4000S manufactured by NETZSCH can be used.
  • the storage elastic modulus E'10 of the insulating layer 10 and the storage elastic modulus E'30 of the interlayer connection conductor 30 are obtained, for example, by polishing the wiring board 1 so that a cross section along the same direction as in FIG. 6 described later can be seen. Measurement can be performed by pressing an indenter (probe) against the insulating layer 10 or the interlayer connection conductor 30 using a nanoindenter from the obtained cross section. It is preferable to perform measurements using a nanoindenter at several locations on each of the insulating layer 10 or the interlayer connection conductor 30 and calculate the average value.
  • the storage elastic modulus E′ 10 of the insulating layer 10 and the storage elastic modulus E′ 30 of the interlayer connection conductor 30 may be measured by using the same material as the insulating layer 10 or the interlayer connection conductor 30 to prepare measurement samples, respectively, and dynamically You may calculate from the measurement result obtained by performing a dynamic viscoelasticity test using a viscoelasticity measurement (DMA) apparatus.
  • the conditions of the dynamic viscoelasticity test are, for example, frequency: 1 Hz, temperature increase rate: 5°C/min.
  • the DMA device is not particularly limited, for example, DMA7100 manufactured by Hitachi High-Tech Science Co., Ltd. can be used.
  • the wiring board 1 may be a rigid board or a flexible board.
  • the flexible board may have a bent portion.
  • the relationships ⁇ Z10 > ⁇ Z30 and E′ 10 >E′ 30 hold, so even if the wiring substrate 1 is a flexible substrate that is easily cracked, fluctuations in the resistance value can be suppressed. can be suppressed.
  • Example 1 As the epoxy resin, 10 parts by weight of a hard epoxy resin (manufactured by Mitsubishi Chemical: jER 1009) and 90 parts by weight of a flexible epoxy resin (manufactured by Mitsubishi Chemical: jER YX7400N), and as a conductive filler, a spherical Ag-coated Cu with an average particle size of 3 ⁇ m. Powder (manufactured by Mitsui Kinzoku Co., Ltd.: 1300Y) was added in such an amount that the ratio in the conductive paste after curing was 55% by volume.
  • a hard epoxy resin manufactured by Mitsubishi Chemical: jER 1009
  • a flexible epoxy resin manufactured by Mitsubishi Chemical: jER YX7400N
  • butyl carbitol was added as a solvent, an imidazole-based latent curing agent (Curesol 2P4MHZ-PW) was added, and the mixture was mixed in a three-roll mill to prepare a conductive paste.
  • the hard epoxy resin jER 1009 was previously dissolved in butyl carbitol and prepared as a varnish.
  • FIG. 4 is a cross-sectional view schematically showing the structure of a copper-clad laminate.
  • the copper-clad laminate 100 shown in FIG. 4 is composed of a three-layer sheet, specifically, a resin layer 110, a metal foil 120 arranged on one main surface of the resin layer 110, and a resin layer 110. and a resin sheet 130 attached to the other main surface of 110 .
  • the resin layer 110 is made of liquid crystal polymer (LCP)
  • the metal foil 120 is made of copper foil
  • the resin sheet 130 is made of polyethylene terephthalate (PET).
  • FIGS. 5A, 5B, and 5C after forming via holes 140 in the copper-clad laminate 100, the via holes were filled with the conductive paste 150 prepared by the method described above.
  • 5A, 5B and 5C are cross-sectional views schematically showing a method of filling via holes in a copper-clad laminate with a conductive paste.
  • via holes 140 penetrating the resin sheet 130 and the resin layer 110 were formed as shown in FIG. 5A. After that, a desmear treatment was carried out to remove residues from the drilling process.
  • conductive paste 150 was directly filled into via hole 140 using a squeegee.
  • the test substrate 1A shown in FIG. 6 was produced by stacking the sheets 160 with conductive paste and heating (270° C.) and pressurizing (maximum 10 MPa) under reduced pressure.
  • FIG. 6 is a cross-sectional view schematically showing part of the configuration of the test substrate.
  • a test substrate 1A shown in FIG. 6 includes an insulating layer 10 derived from a resin layer 110, a conductor layer 20 derived from a metal foil 120, and an interlayer connection conductor 30 in which a conductive paste 150 is cured.
  • FIG. 6 shows one measurement point. A plurality of measurement points are provided on the test substrate 1A. As shown in FIG. 6, a total of 16 interlayer connection conductors 30 are connected to each measurement point.
  • Example 2 A test substrate 1A was produced in the same manner as in Example 1, except that jER 1009, which is a hard epoxy resin, was changed to 20 parts by weight, and jER YX7400N, which is a flexible epoxy resin, was changed to 80 parts by weight.
  • the storage elastic modulus E'30 of the interlayer connection conductor 30, which is a cured product of the conductive paste, is higher than that in Example 1.
  • Test substrate 1A was prepared in the same manner as in Example 1, except that Cursol 2PHZ-PW, a latent curing agent with a higher curing initiation temperature, was used instead of Cursol 2P4MHZ-PW, which is an imidazole-based latent curing agent. made.
  • Example 3 hardening of the conductive paste does not progress in the step of drying the sheet after filling with the conductive paste, and hardening starts at the stage of applying pressure. Therefore, the adhesive strength between the conductor layer 20 and the interlayer connection conductor 30 can be increased as compared with the first embodiment.
  • Example 4 A test substrate 1A was produced in the same manner as in Example 1, except that epoxy resin jER 828, which is liquid at room temperature, was used instead of epoxy resin jER 1009 varnished with a solvent.
  • Example 4 since the conductive paste does not contain a solvent, the amount of degassing is suppressed in the step of drying the sheet after filling with the conductive paste and the step of applying pressure. As a result, reliability defects due to delamination, voids, etc. can be reduced.
  • Example 5 A test substrate 1A was produced in the same manner as in Example 1, except that an Ag-coated CuNi alloy powder was used as the conductive filler instead of the spherical Ag-coated Cu powder (manufactured by Mitsui Kinzoku Co., Ltd.: 1300Y).
  • Example 5 since migration in the finished product is suppressed, short-circuit defects can be suppressed.
  • Example 1 A test substrate 1A was prepared in the same manner as in Example 1, except that 100 parts by weight of the hard epoxy resin jER 1009 and 0 parts by weight of the flexible epoxy resin jER YX7400N were used.
  • the storage elastic modulus E'30 of the interlayer connection conductor 30, which is a cured product of the conductive paste, is higher than those in Examples 1 and 2.
  • FIG. 1 A test substrate 1A was prepared in the same manner as in Example 1, except that 100 parts by weight of the hard epoxy resin jER 1009 and 0 parts by weight of the flexible epoxy resin jER YX7400N were used.
  • the storage elastic modulus E'30 of the interlayer connection conductor 30, which is a cured product of the conductive paste is higher than those in Examples 1 and 2.
  • Example 2 A test substrate 1A was prepared in the same manner as in Example 1, except that jER 1009, which is a hard epoxy resin, was changed to 50 parts by weight, and jER YX7400N, which is a flexible epoxy resin, was changed to 50 parts by weight.
  • the storage elastic modulus E'30 of the interlayer connection conductor 30, which is a cured product of the conductive paste, is higher than those in Examples 1 and 2.
  • Test substrate 1A was prepared in the same manner as in Example 1, except that spherical Ag-coated Cu powder (manufactured by Mitsui Kinzoku Co., Ltd.: 1300Y), which is a conductive filler, was added in an amount such that the proportion in the conductive paste after curing was 30% by volume. was made.
  • the compounding ratio of the conductive filler is smaller than that in Example 1, so that the thermal expansion coefficient ⁇ Z30 of the interlayer connection conductor 30, which is a cured product of the conductive paste, is larger than that in Example 1.
  • a heat cycle test in which cooling to ⁇ 40° C. (holding time: 30 minutes) and heating to 85° C. (holding time: 30 minutes) were repeated was performed using the test substrate 1A produced as described above.
  • Table 1 shows the results.
  • Table 1 shows the number of heat cycle tests and the ratio of measurement points where the resistance value after the test was at least twice the initial resistance value.
  • the ratio of measurement points shown in Table 1 is the ratio when resistance values are measured at a total of 100 measurement points.
  • the resistance value at one measurement point is a value obtained by measuring the resistance value of a circuit connected by a total of 16 interlayer connection conductors by the two-terminal method, and the interlayer connection conductor (hardened conductive paste) resistance, the resistance of the conductor layer (circuit), the contact resistance between the interlayer connection conductor and the conductor layer, and the contact resistance between the conductor layer and the terminal.
  • FIG. 7 is a graph showing the storage elastic modulus E' of the interlayer connection conductor and the insulating layer in Example 1, Example 2, Comparative Example 1 and Comparative Example 2.
  • the interlayer connection conductor 30 (hardened conductive paste) in Examples 1 and 2 was found to be stable in the entire temperature range from ⁇ 40° C. to 85° C., which is the temperature range of the heat cycle test.
  • the storage modulus E'30 was lower than the storage modulus E'10 of the insulating layer 10 (LCP).
  • the storage elastic modulus E'30 of the interlayer connection conductor 30 (cured conductive paste) in Examples 3 to 5 was also It was lower than the storage modulus E'10 of the insulating layer 10 (LCP) in the temperature range.
  • the storage elastic modulus E'30 of the interlayer connection conductor 30 (cured conductive paste) in Comparative Examples 1 and 2 is, as shown in FIG. It was higher than the storage modulus E'10 of the insulating layer 10 (LCP).
  • LCP storage modulus
  • FIG. 8 is a graph showing the thermal expansion coefficient ⁇ in the lamination direction of the interlayer connection conductors and insulating layers in Example 1 and Comparative Example 3.
  • FIG. 8 is a graph showing the thermal expansion coefficient ⁇ in the lamination direction of the interlayer connection conductors and insulating layers in Example 1 and Comparative Example 3.
  • the thermal expansion coefficient ⁇ Z30 in the lamination direction of the interlayer connection conductor 30 (hardened conductive paste) in Comparative Example 3 is The thermal expansion coefficient ⁇ in the stacking direction was higher than Z10 .
  • the interlayer connection conductor 30 contracted more easily than the insulating layer 10, so a large stress in the separation direction was generated at the interface between the interlayer connection conductor 30 and the conductor layer 20. .
  • the resistance value is considered to increase.
  • Example 1 the cross section of the test substrate in Example 1 was observed with a scanning electron microscope (SEM).
  • FIG. 9 is an SEM photograph showing the vicinity of the interface between the interlayer connection conductor and the conductor layer in Example 1.
  • FIG. 10 is an SEM photograph showing a conductive filler contained in an interlayer connection conductor in Example 1.
  • part of the conductive filler 33 contained in the interlayer connection conductor 30 and the conductor layer 20 are shown by arrows.
  • some conductive fillers 33 contained in the interlayer connection conductors 30 are preferably metallically bonded to each other as indicated by arrows in FIG. Metallic bonding stabilizes the resistance value of the interlayer connection conductor 30 .
  • the conductive filler 33 is preferably made of copper or copper alloy powder having at least a portion of the surface coated with metal, and is made of copper or copper alloy powder having at least a portion of the surface coated with silver. It is more preferable to be In the curing process of the conductive paste, thermocompression bonding is performed at a maximum of 270° C. and about 10 MPa, so it is presumed that metallic bonding is promoted when the surface of the conductive filler 33 is coated with a metal.
  • FIG. 11 is an SEM photograph showing the shape of the interlayer connection conductor in Example 1.
  • the interlayer connection conductor 30 is preferably arranged in the recess 25 of the conductor layer 20 at the interface between the interlayer connection conductor 30 and the conductor layer 20 .
  • the recesses 25 of the conductor layer 20 can be formed, for example, by etching.
  • the recesses 25 of the conductor layer 20 are formed by etching or the like, it is preferable that at least part of the interface between the interlayer connection conductor 30 and the conductor layer 20 is not provided with an antirust layer. Electrical connectivity between the interlayer connection conductor 30 and the conductor layer 20 is improved at the locations where the antirust layer is not provided.
  • the antirust layer may not be provided on the entire interface between the interlayer connection conductor 30 and the conductor layer 20, and the rust prevention layer may be provided on a part of the interface between the interlayer connection conductor 30 and the conductor layer 20. It doesn't have to be.
  • the interface between the insulating layer 10 and the conductor layer 20 may or may not be provided with an antirust layer.
  • the antirust layer is selected from the group consisting of, for example, nickel, zinc, tin, cobalt, molybdenum, copper, tungsten, phosphorus, arsenic, chromium, vanadium, titanium, aluminum, gold, silver, platinum group elements, iron and tantalum. It may be a layer containing one or more elements such as nickel, zinc, tin, cobalt, molybdenum, copper, tungsten, phosphorus, arsenic, chromium, vanadium, titanium, aluminum, gold, silver, platinum group elements, iron and It may be a metal layer or an alloy layer made of one or more elements selected from the group consisting of tantalum.
  • the antirust layer is selected from the group consisting of nickel, zinc, tin, cobalt, molybdenum, copper, tungsten, phosphorus, arsenic, chromium, vanadium, titanium, aluminum, gold, silver, platinum group elements, iron and tantalum. Oxides, nitrides, and silicides containing one or more elements may also be included.
  • the surface roughness of the portion of the conductor layer 20 in contact with the insulating layer 10 is preferably greater than the surface roughness of the portion of the conductor layer 20 in contact with the interlayer connection conductor 30 . This improves the adhesiveness between the insulating layer 10 and the conductor layer 20 .
  • FIG. 12 is an SEM photograph showing the shape of another interlayer connection conductor in Example 1.
  • the interlayer connection conductor 30 is provided at the end on the first conductor layer 21 side and at the first conductor layer 21 . It is preferable that an end portion of the interlayer connection conductor 30 on the side of the first conductor layer 21 is sandwiched between the first conductor layer 21 and the insulating layer 10 with an inclined surface 35 having a conductor width that widens toward the interlayer connection conductor 30 .
  • To firmly connect the interlayer connection conductor 30 and the conductor layer 20 by making the end portion of the interlayer connection conductor 30 spread like a skirt and sandwiching the portion between the first conductor layer 21 and the insulating layer 10. - ⁇ can be done.
  • the interlayer connection conductor 30 is preferably arranged in the recess 25 of the second conductor layer 22 at the interface between the interlayer connection conductor 30 and the second conductor layer 22 .
  • an antirust layer is not provided on at least part of the interface between the interlayer connection conductor 30 and the second conductor layer 22 .
  • the rust prevention layer may not be provided on the entire interface between the interlayer connection conductor 30 and the second conductor layer 22, and the rust prevention layer may be provided on a part of the interface between the interlayer connection conductor 30 and the second conductor layer 22. Layers may not be provided.
  • the interface between the insulating layer 10 and the second conductor layer 22 may or may not be provided with an antirust layer.
  • the surface roughness of the portion of the second conductor layer 22 in contact with the insulating layer 10 is preferably greater than the surface roughness of the portion of the second conductor layer 22 in contact with the interlayer connection conductor 30 .
  • the wiring board of the present invention is not limited to the above embodiments, and various applications and modifications can be made within the scope of the present invention regarding the configuration of the wiring board, manufacturing conditions, and the like.

Abstract

配線基板１は、絶縁層１０と、絶縁層１０に積層された導体層２０と、絶縁層１０および導体層２０の積層方向に絶縁層１０を貫通して設けられ、導体層２０に接続された層間接続導体３０と、を備える。上記積層方向における絶縁層１０の熱膨張係数をαＺ１０、上記積層方向における層間接続導体３０の熱膨張係数をαＺ３０、絶縁層１０の貯蔵弾性率をＥ'１０、層間接続導体３０の貯蔵弾性率をＥ'３０としたとき、－４０℃以上８５℃以下の温度範囲において、αＺ１０＞αＺ３０かつＥ'１０＞Ｅ'３０の関係が成り立つ。

Description

配線基板
　本発明は、配線基板に関する。
　特許文献１には、多層配線基板の製造工程において形成されるビアホール等に充填され、回路間（層間）の電気的接続をする導電性ペーストが開示されている。特許文献１に記載の導電性ペーストは、全樹脂成分中の分子量１０，０００以上のエポキシ樹脂の含量が３０～９０重量％であり、かつ硬化後の８５℃での弾性率が２ＧＰａ以下である樹脂混合物、および導電粒子を含有し、該導電粒子の含有率が３０～７５体積％であることを特徴としている。
特開２００６－１００１７０号公報
　特許文献１によれば、導電性ペーストを構成する樹脂として、分子量１０，０００以上のエポキシ樹脂を所定割合含む混合樹脂を用いることにより、ビアホールへの充填性が向上すること、およびこの樹脂を含有する樹脂混合物を硬化させた後の弾性率を、所定の値以下とすることにより、この導電性ペーストを使用して形成された接続部分の、高温高湿の環境下での電気抵抗の経時的変化を減少させることができるとされている。
　しかしながら、本発明者らは、多層配線基板等の配線基板においては、高温高湿の環境よりも、－４０℃の低温から８５℃の高温までの使用によって繰り返し熱衝撃が加わる環境の方が抵抗値の変動に大きな影響を及ぼすことを突き止めた。したがって、特許文献１に記載されているように８５℃での弾性率を低くするだけでは、抵抗値の変動を抑制するには不充分であることが判明した。
　本発明は、上記の問題を解決するためになされたものであり、繰り返し熱衝撃が加わる環境下でも抵抗値の変動を抑制することが可能な配線基板を提供することを目的とする。
　本発明の配線基板は、絶縁層と、上記絶縁層に積層された導体層と、上記絶縁層および上記導体層の積層方向に上記絶縁層を貫通して設けられ、上記導体層に接続された層間接続導体と、を備える。上記積層方向における上記絶縁層の熱膨張係数をαＺ１０、上記積層方向における上記層間接続導体の熱膨張係数をαＺ３０、上記絶縁層の貯蔵弾性率をＥ’１０、上記層間接続導体の貯蔵弾性率をＥ’３０としたとき、－４０℃以上８５℃以下の温度範囲において、αＺ１０＞αＺ３０かつＥ’１０＞Ｅ’３０の関係が成り立つ。
　本発明によれば、繰り返し熱衝撃が加わる環境下でも抵抗値の変動を抑制することが可能な配線基板を提供することができる。
図１は、本発明の配線基板の一例を模式的に示す断面図である。 図２－１は、αＺ１０＞αＺ３０かつＥ’１０＞Ｅ’３０の条件下において、室温から－４０℃に降温したときの熱応力シミュレーションから計算される応力分布図である。 図２－２は、αＺ１０＞αＺ３０かつＥ’１０＞Ｅ’３０の条件下において、室温から８５℃に昇温したときの熱応力シミュレーションから計算される応力分布図である。 図３－１は、αＺ１０＞αＺ３０かつＥ’１０＜Ｅ’３０の条件下において、室温から－４０℃に降温したときの熱応力シミュレーションから計算される応力分布図である。 図３－２は、αＺ１０＞αＺ３０かつＥ’１０＜Ｅ’３０の条件下において、室温から８５℃に昇温したときの熱応力シミュレーションから計算される応力分布図である。 図４は、銅張積層板の構成を模式的に示す断面図である。 図５Ａ、図５Ｂおよび図５Ｃは、銅張積層板のビアホールに導電性ペーストを充填する方法を模式的に示す断面図である。 図６は、試験用基板の構成の一部を模式的に示す断面図である。 図７は、実施例１、実施例２、比較例１および比較例２における層間接続導体ならびに絶縁層の貯蔵弾性率Ｅ’を示すグラフである。 図８は、実施例１および比較例３における層間接続導体ならびに絶縁層の積層方向の熱膨張係数αを示すグラフである。 図９は、実施例１における層間接続導体と導体層との界面付近を示すＳＥＭ写真である。 図１０は、実施例１における層間接続導体に含有される導電性フィラーを示すＳＥＭ写真である。 図１１は、実施例１における層間接続導体の形状を示すＳＥＭ写真である。 図１２は、実施例１における別の層間接続導体の形状を示すＳＥＭ写真である。
　以下、本発明の配線基板について説明する。
　しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の個々の好ましい構成を２つ以上組み合わせたものもまた本発明である。
　図１は、本発明の配線基板の一例を模式的に示す断面図である。
　図１には全体的な構成が示されていないが、配線基板１は、絶縁層１０と、絶縁層１０に積層された導体層２０と、絶縁層１０および導体層２０の積層方向（図１では上下方向）に絶縁層１０を貫通して設けられ、導体層２０に接続された層間接続導体３０と、を備える。
　配線基板１は、１層の絶縁層１０を備えてもよく、２層以上の絶縁層１０を備えてもよい。すなわち、配線基板１は、単層配線基板でもよく、多層配線基板でもよい。配線基板１が２層以上の絶縁層１０を備える場合、絶縁層１０の構成は同じでもよく、異なってもよい。
　絶縁層１０は、例えば、電気絶縁性を有する板状またはシート状の樹脂シートからなる。樹脂シートを構成する樹脂は、熱可塑性樹脂でも熱硬化性樹脂でもよいが、熱可塑性樹脂であることが好ましい。配線基板１が２層以上の絶縁層１０を備える場合、熱可塑性樹脂からなる樹脂シートを用いると、導体層２０が形成された樹脂シートを複数枚積層し、熱処理によって一括圧着することができる。
　熱可塑性樹脂としては、例えば、液晶ポリマー（ＬＣＰ）、熱可塑性ポリイミド樹脂、ポリエーテルエーテルケトン樹脂（ＰＥＥＫ）、ポリフェニレンスルフィド樹脂（ＰＰＳ）等が挙げられる。
　絶縁層１０は、液晶ポリマー（ＬＣＰ）からなることが好ましい。液晶ポリマーは他の熱可塑性樹脂に比べて吸水率が低い。したがって、絶縁層１０が液晶ポリマーからなる場合、絶縁層１０に残存する水分を少なくすることができる。
　絶縁層１０の厚みは、好ましくは１０μｍ以上、２００μｍ以下であり、より好ましくは２０μｍ以上、１００μｍ以下である。配線基板１が２層以上の絶縁層１０を備える場合、絶縁層１０の厚みは、互いに同じでもよく、異なってもよい。
　導体層２０は、絶縁層１０の少なくとも一方の主面に設けられていればよい。図１に示す例では、導体層２０は、絶縁層１０の一方の主面に設けられた第１導体層２１と、絶縁層１０の他方の主面に設けられた第２導体層２２と、を含む。
　導体層２０は、配線等にパターン化されたパターン形状であってもよいし、一面に広がった面状であってもよい。
　導体層２０は、例えば、銅、銀、アルミニウム、ステンレス、ニッケル、金、これらの金属の少なくとも１種を含有する合金等からなる金属層である。導体層２０は、金属箔からなることが好ましく、銅箔からなることがより好ましい。
　導体層２０は、一方の主面にマット面を有し、他方の主面にシャイニー面を有してもよい。
　導体層２０の厚みは、好ましくは１μｍ以上、３５μｍ以下であり、より好ましくは６μｍ以上、１８μｍ以下である。
　層間接続導体３０は、積層方向に絶縁層１０を貫通するが導体層２０を貫通せずに、導体層２０に接続されるように設けられている。層間接続導体３０は、２層以上の絶縁層１０を積層方向に貫通してもよい。
　図１に示す例では、層間接続導体３０は、積層方向に絶縁層１０を貫通しつつ、絶縁層１０の一方の主面側で第１導体層２１に接続され、絶縁層１０の他方の主面側で第２導体層２２に接続されている。つまり、第１導体層２１と第２導体層２２とは、層間接続導体３０を介して電気的に接続されている。
　層間接続導体３０は、例えば、絶縁層１０を厚み方向に貫通するが導体層２０を厚み方向に貫通せずに導体層２０に達するように設けられたビアホールに対して、導電性ペーストを充填した後に熱処理を行うことにより形成される。
　層間接続導体３０が導電性ペーストの熱処理で形成される場合、層間接続導体３０に含有される導電性フィラーとしては、例えば、導電率の高い銅または銅合金の粉末等が挙げられる。表面酸化を防止する観点から、銅または銅合金の粉末の表面の少なくとも一部が金属で被覆されていてもよく、好ましくは、比抵抗の低い銀で被覆されていてもよい。
　層間接続導体３０が導電性ペーストの熱処理で形成される場合、層間接続導体３０は、樹脂を含有してもよい。層間接続導体３０に含有される樹脂としては、例えば、エポキシ樹脂、シリコーン樹脂またはその変性樹脂等の熱硬化性樹脂、あるいはアクリル樹脂、ウレタン樹脂等の熱可塑性樹脂等が挙げられる。中でも、層間接続導体３０は、エポキシ樹脂を主成分とする樹脂を含有することが好ましい。エポキシ樹脂を用いることにより、耐熱性および接着性を両立させることができる。
　本明細書中、主成分とは、含有量（重量百分率）が最も多い成分を意味する。層間接続導体３０に含有される樹脂の種類は、例えば、赤外分光（ＩＲ）分析、核磁気共鳴（ＮＭＲ）分析等により同定することができる。上記の分析を実施するための試料は、例えば、後述の図６と同様の方向に沿った断面が見えるように配線基板１を研磨し、得られた断面から層間接続導体３０を掘り出すことにより作製することができる。
　配線基板１では、積層方向における絶縁層１０の熱膨張係数をαＺ１０、積層方向における層間接続導体３０の熱膨張係数をαＺ３０、絶縁層１０の貯蔵弾性率をＥ’１０、層間接続導体３０の貯蔵弾性率をＥ’３０としたとき、－４０℃以上８５℃以下の温度範囲において、αＺ１０＞αＺ３０かつＥ’１０＞Ｅ’３０の関係が成り立つことを特徴とする。
　－４０℃以上８５℃以下の温度範囲において、αＺ１０＞αＺ３０かつＥ’１０＞Ｅ’３０の関係が成り立つことにより、８５℃への加熱または－４０℃への冷却によって絶縁層１０が膨張または収縮しても、回路間の電気的接続が維持されやすくなる。その結果、繰り返し熱衝撃が加わる環境下でも抵抗値の変動を抑制することができる。
　αＺ１０＞αＺ３０かつＥ’１０＞Ｅ’３０の関係が成り立つことによる作用および効果については、以下のように考えられる。
　図２－１は、αＺ１０＞αＺ３０かつＥ’１０＞Ｅ’３０の条件下において、室温から－４０℃に降温したときの熱応力シミュレーションから計算される応力分布図である。図２－２は、αＺ１０＞αＺ３０かつＥ’１０＞Ｅ’３０の条件下において、室温から８５℃に昇温したときの熱応力シミュレーションから計算される応力分布図である。なお、図２－１および図２－２は、図１中のＳで示す領域における応力分布図であり、後述の実施例２に相当する。
　図２－１に示すように、－４０℃の低温下では、絶縁層１０および層間接続導体３０の貯蔵弾性率が増大するため、特に導体層２０と層間接続導体３０との界面に比較的大きな剪断応力が発生する。この剪断応力は、絶縁層１０および層間接続導体３０の貯蔵弾性率が低いほど低下する。絶縁層１０は一定の強度を確保する必要があるため、層間接続導体３０の貯蔵弾性率を低くすること、すなわち、Ｅ’１０＞Ｅ’３０とすることにより、抵抗値の増大の要因になり得る剪断応力を抑制することができる。
　一方で、図２－２に示すように、８５℃の高温下では、導体層２０と層間接続導体３０との界面に発生する応力（ここでは、剥離方向である厚み方向の応力）は低温時と比較してごく小さいため、導体層２０と層間接続導体３０との界面での剥離を引き起こす要因とはならない。したがって、８５℃の高温下ではなく－４０℃の低温下で導体層２０と層間接続導体３０との界面に発生する応力を調整することが重要である。
　図３－１は、αＺ１０＞αＺ３０かつＥ’１０＜Ｅ’３０の条件下において、室温から－４０℃に降温したときの熱応力シミュレーションから計算される応力分布図である。図３－２は、αＺ１０＞αＺ３０かつＥ’１０＜Ｅ’３０の条件下において、室温から８５℃に昇温したときの熱応力シミュレーションから計算される応力分布図である。なお、図３－１および図３－２は、図１中のＳで示す領域における応力分布図であり、後述の比較例２に相当する。
　図３－１においては、図２－１と比較して、導体層２０と層間接続導体３０との界面での応力が高くなっていることがわかる。一方で、図３－２においては、図２－２と同様、応力が緩和されていることがわかる。
　図２－２および図３－２に示すように、８５℃の高温下では、絶縁層１０および層間接続導体３０の貯蔵弾性率が低下することにより、導体層２０と層間接続導体３０との界面での応力は小さくなる。したがって、図２－２に示す条件および図３－２に示す条件のいずれにおいても、導体層２０と層間接続導体３０との界面での剥離が生じにくい状態となっている。
　これに対し、図２－１および図３－１に示すように、－４０℃の低温下では、絶縁層１０および層間接続導体３０の貯蔵弾性率が増大することにより、導体層２０と層間接続導体３０との界面に応力が集中している。しかし、図２－１に示す条件では、図３－１に示す条件に比べて層間接続導体３０の貯蔵弾性率が低いため、導体層２０と層間接続導体３０との界面にかかる応力を緩和することができる。
　また、αＺ１０＜αＺ３０かつＥ’１０＞Ｅ’３０の条件下においては、室温から降温する過程で積層方向における層間接続導体３０の収縮量が絶縁層１０の収縮量よりも大きくなる。そのため、導体層２０と層間接続導体３０との界面に発生する応力の方向が、図２－１および図２－２と異なり、上記の剪断方向ではなく剥離方向となる。そして、低温下では絶縁層１０、層間接続導体３０ともに貯蔵弾性率が高くなるため、その応力が大きくなる結果、抵抗値の顕著な増大の要因となる。
　積層方向における絶縁層１０の熱膨張係数αＺ１０および層間接続導体３０の熱膨張係数αＺ３０は、例えば、後述の図６と同様の方向に沿った断面が見えるように配線基板１を研磨し、得られた断面から絶縁層１０または層間接続導体３０を個別にくり抜くことにより測定用試料をそれぞれ作製した後、高温ＳＥＭ（走査型電子顕微鏡）を用いて測定用試料の積層方向（厚み方向、Ｚ軸方向）の変位を測定することによって算出することができる。
　あるいは、積層方向における絶縁層１０の熱膨張係数αＺ１０および層間接続導体３０の熱膨張係数αＺ３０は、絶縁層１０または層間接続導体３０と同じ材料を用いて測定用試料をそれぞれ作製し、熱機械分析（ＴＭＡ）装置を用いて積層方向（厚み方向、Ｚ軸方向）の線膨張係数を測定することによって求めてもよい。測定条件は、例えば、温度範囲：－６０℃～２５０℃、昇温速度：５℃／ｍｉｎ、荷重：２ｇｆ（０．０２Ｎ）、測定モード：引張モードである。測定用試料の厚みは特に限定されないが、例えば約２００μｍである。ＴＭＡ装置としては、特に限定されないが、例えばＮＥＴＺＳＣＨ製、ＴＭＡ４０００Ｓを用いることができる。
　絶縁層１０の貯蔵弾性率Ｅ’１０および層間接続導体３０の貯蔵弾性率Ｅ’３０は、例えば、後述の図６と同様の方向に沿った断面が見えるように配線基板１を研磨し、得られた断面から、ナノインデンターを用いて絶縁層１０または層間接続導体３０に圧子（探針）をそれぞれ押し当てることによって測定することができる。絶縁層１０または層間接続導体３０のそれぞれにおいてナノインデンターを用いた測定を数箇所で実施し、その平均値を算出することが好ましい。
　あるいは、絶縁層１０の貯蔵弾性率Ｅ’１０および層間接続導体３０の貯蔵弾性率Ｅ’３０は、絶縁層１０または層間接続導体３０と同じ材料を用いて測定用試料をそれぞれ作製し、動的粘弾性測定（ＤＭＡ）装置を用いて動的粘弾性試験を行うことにより得られる測定結果から算出してもよい。動的粘弾性試験の条件は、例えば、周波数：１Ｈｚ、昇温速度：５℃／ｍｉｎである。ＤＭＡ装置としては、特に限定されないが、例えば日立ハイテクサイエンス製、ＤＭＡ７１００を用いることができる。
　配線基板１は、リジッド基板であってもよく、フレキシブル基板であってもよい。配線基板１がフレキシブル基板である場合、フレキシブル基板は曲げ部を有してもよい。－４０℃以上８５℃以下の温度範囲において、αＺ１０＞αＺ３０かつＥ’１０＞Ｅ’３０の関係が成り立つことにより、配線基板１が割れやすいフレキシブル基板であっても、抵抗値の変動を抑制することができる。
　以下、本発明の配線基板をより具体的に開示した実施例を示す。なお、本発明は、以下の実施例に限定されるものではない。
（実施例１）
　エポキシ樹脂として、硬質エポキシ樹脂（三菱ケミカル製：ｊＥＲ　１００９）１０重量部および柔軟エポキシ樹脂（三菱ケミカル製：ｊＥＲ　ＹＸ７４００Ｎ）９０重量部に、導電性フィラーとして、平均粒径が３μｍの球形ＡｇコートＣｕ粉末（三井金属製：１３００Ｙ）を、硬化後の導電性ペースト中の割合が５５体積％となる量を加えた。さらに、溶剤としてブチルカルビトールを添加し、イミダゾール系の潜在性硬化剤（キュアゾール２Ｐ４ＭＨＺ－ＰＷ）を添加した後、３本ロールミルにて混合し、導電性ペーストを作製した。なお、硬質エポキシ樹脂であるｊＥＲ　１００９は、予めブチルカルビトールに溶解したワニスとして調合した。
　別途、図４に示すように、回路が形成された銅張積層板１００を用意した。図４は、銅張積層板の構成を模式的に示す断面図である。
　図４に示す銅張積層板１００は、３層のシートから構成されており、具体的には、樹脂層１１０と、樹脂層１１０の一方の主面に配置された金属箔１２０と、樹脂層１１０の他方の主面に貼り付けられた樹脂シート１３０と、を備える。本実施例では、樹脂層１１０として液晶ポリマー（ＬＣＰ）、金属箔１２０として銅箔、樹脂シート１３０としてポリエチレンテレフタレート（ＰＥＴ）を用いた。
　図５Ａ、図５Ｂおよび図５Ｃに示すように、銅張積層板１００にビアホール１４０を形成した後、上記の方法で作製した導電性ペースト１５０をビアホールに充填した。図５Ａ、図５Ｂおよび図５Ｃは、銅張積層板のビアホールに導電性ペーストを充填する方法を模式的に示す断面図である。
　図４に示す銅張積層板１００に対して、樹脂シート１３０側からレーザを照射することによって、図５Ａに示すように、樹脂シート１３０および樹脂層１１０を貫通するビアホール１４０を形成した。その後、デスミア処理を実施することにより、穴あけ時の残渣を除去した。
　次に、図５Ｂに示すように、ビアホール１４０内に、スキージを用いて導電性ペースト１５０を直接充填した。
　その後、樹脂層１１０の片側に貼り付けられた樹脂シート１３０を剥離した。これにより、図５Ｃに示すように、樹脂層１１０から導電性ペースト１５０が盛り上がった状態の導電性ペースト付きシート１６０を作製した。
　導電性ペースト付きシート１６０同士を重ね合わせて、減圧下における加熱（２７０℃）および加圧（最大１０ＭＰａ）を行うことによって、図６に示す試験用基板１Ａを作製した。図６は、試験用基板の構成の一部を模式的に示す断面図である。
　図６に示す試験用基板１Ａは、樹脂層１１０に由来する絶縁層１０と、金属箔１２０に由来する導体層２０と、導電性ペースト１５０が硬化された層間接続導体３０と、を備える。
　後述するように、試験用基板１Ａの上面に位置する導体層２０を抵抗値の測定箇所ＭＰとして使用した。図６には、１個の測定点が示されている。試験用基板１Ａには、複数個の測定点が設けられている。図６に示すように、各測定点には合計１６個の層間接続導体３０が接続されている。
（実施例２）
　硬質エポキシ樹脂であるｊＥＲ　１００９を２０重量部、柔軟エポキシ樹脂であるｊＥＲ　ＹＸ７４００Ｎを８０重量部に変更した以外は実施例１と同じ方法により試験用基板１Ａを作製した。実施例２では、導電性ペーストの硬化物である層間接続導体３０の貯蔵弾性率Ｅ’３０が実施例１よりも高くなる。
（実施例３）
　イミダゾール系の潜在性硬化剤であるキュアゾール２Ｐ４ＭＨＺ－ＰＷの代わりに、より硬化開始温度の高い潜在性硬化剤であるキュアゾール２ＰＨＺ－ＰＷを使用した以外は実施例１と同じ方法により試験用基板１Ａを作製した。
　実施例３では、導電性ペーストを充填した後のシートを乾燥する工程で導電性ペーストの硬化が進まず、加圧を行う段階で硬化が始まる。そのため、実施例１に比べて、導体層２０と層間接続導体３０との接着力を高めることができる。
（実施例４）
　溶剤によってワニス化したエポキシ樹脂ｊＥＲ　１００９の代わりに、常温で液体のエポキシ樹脂ｊＥＲ　８２８を使用した以外は実施例１と同じ方法により試験用基板１Ａを作製した。
　実施例４では、導電性ペースト中に溶剤が含まれないため、導電性ペーストを充填した後のシートを乾燥する工程および加圧を行う工程において脱ガス量が抑制される。その結果、デラミネーション、ボイド等による信頼性不良を低減することができる。
（実施例５）
　導電性フィラーとして、球形ＡｇコートＣｕ粉末（三井金属製：１３００Ｙ）の代わりに、ＡｇコートＣｕＮｉ合金粉末を使用した以外は実施例１と同じ方法により試験用基板１Ａを作製した。
　実施例５では、完成品におけるマイグレーションが抑制されるため、ショート不良を抑制することができる。
（比較例１）
　硬質エポキシ樹脂であるｊＥＲ　１００９を１００重量部、柔軟エポキシ樹脂であるｊＥＲ　ＹＸ７４００Ｎを０重量部に変更した以外は実施例１と同じ方法により試験用基板１Ａを作製した。比較例１では、導電性ペーストの硬化物である層間接続導体３０の貯蔵弾性率Ｅ’３０が実施例１および実施例２よりも高くなる。
（比較例２）
　硬質エポキシ樹脂であるｊＥＲ　１００９を５０重量部、柔軟エポキシ樹脂であるｊＥＲ　ＹＸ７４００Ｎを５０重量部に変更した以外は実施例１と同じ方法により試験用基板１Ａを作製した。比較例２では、導電性ペーストの硬化物である層間接続導体３０の貯蔵弾性率Ｅ’３０が実施例１および実施例２よりも高くなる。
（比較例３）
　導電性フィラーである球形ＡｇコートＣｕ粉末（三井金属製：１３００Ｙ）を、硬化後の導電性ペースト中の割合が３０体積％となる量を加える以外は実施例１と同じ方法により試験用基板１Ａを作製した。比較例３では、実施例１よりも導電性フィラーの配合比率が小さいため、導電性ペーストの硬化物である層間接続導体３０の熱膨張係数αＺ３０が実施例１よりも大きくなる。
　以上のようにして作製した試験用基板１Ａを用いて、－４０℃への冷却（保持時間３０分間）と８５℃への加熱（保持時間３０分間）を繰り返すヒートサイクル試験を行った。その結果を表１に示す。表１には、ヒートサイクル試験の回数と、試験後の抵抗値が初期の抵抗値の２倍以上になった測定点の比率を示した。表１に示す測定点の比率は、合計１００個の測定点で抵抗値を測定したときの比率である。なお、１個の測定点における抵抗値は、合計１６個の層間接続導体で接続された回路の抵抗値を、２端子法で測定した値であり、層間接続導体（導電性ペーストの硬化物）の抵抗、導体層（回路）の抵抗、層間接続導体と導体層との接触抵抗、および導体層と端子との接触抵抗の合計である。
Figure JPOXMLDOC01-appb-T000001
　図７は、実施例１、実施例２、比較例１および比較例２における層間接続導体ならびに絶縁層の貯蔵弾性率Ｅ’を示すグラフである。
　図７に示すように、ヒートサイクル試験の温度範囲である－４０℃から８５℃までのすべての温度領域で、実施例１および実施例２における層間接続導体３０（導電性ペーストの硬化物）の貯蔵弾性率Ｅ’３０は、絶縁層１０（ＬＣＰ）の貯蔵弾性率Ｅ’１０より低かった。なお、図７には示していないが、実施例３～５における層間接続導体３０（導電性ペーストの硬化物）の貯蔵弾性率Ｅ’３０も同様に、－４０℃から８５℃までのすべての温度領域で絶縁層１０（ＬＣＰ）の貯蔵弾性率Ｅ’１０より低かった。
　実施例１～５のように柔軟エポキシ樹脂の比率が高い導電性ペーストを用いることにより、上記の温度領域で硬化後においても柔軟な状態を維持できるために、層間接続導体３０と導体層２０との電気的接合が維持される。その結果、表１に示すように、抵抗値の変化が生じにくい。
　一方、比較例１および比較例２における層間接続導体３０（導電性ペーストの硬化物）の貯蔵弾性率Ｅ’３０は、図７に示すように、－４０℃から室温付近までの温度領域において、絶縁層１０（ＬＣＰ）の貯蔵弾性率Ｅ’１０よりも高かった。これにより、絶縁層１０の変形に対して層間接続導体３０が柔軟に追従することができないため、上記の温度領域で層間接続導体３０と導体層２０との界面に大きな応力が発生して剥離が生じやすくなる。その結果、表１に示すように、抵抗値が増大すると考えられる。
　図８は、実施例１および比較例３における層間接続導体ならびに絶縁層の積層方向の熱膨張係数αを示すグラフである。
　図８に示すように、ヒートサイクル試験の温度範囲である－４０℃から８５℃までのすべての温度領域で、実施例１における層間接続導体３０（導電性ペーストの硬化物）の積層方向の熱膨張係数αＺ３０は、絶縁層１０（ＬＣＰ）の積層方向の熱膨張係数αＺ１０より低かった。
　一方、比較例３における層間接続導体３０（導電性ペーストの硬化物）の積層方向の熱膨張係数αＺ３０は、－４０℃から８５℃までのすべての温度領域で、絶縁層１０（ＬＣＰ）の積層方向の熱膨張係数αＺ１０より高かった。比較例３では、室温から－４０℃に降温する際、層間接続導体３０が絶縁層１０よりも収縮しやすいため、層間接続導体３０と導体層２０との界面に剥離方向の大きな応力が発生する。その結果、表１に示すように、抵抗値が増大すると考えられる。
　以下、実施例１における試験用基板の断面を走査型電子顕微鏡（ＳＥＭ）にて観察した。
　図９は、実施例１における層間接続導体と導体層との界面付近を示すＳＥＭ写真である。図１０は、実施例１における層間接続導体に含有される導電性フィラーを示すＳＥＭ写真である。
　図９中、破線で囲まれた層間接続導体３０と導体層２０との界面において、矢印で示した箇所のように、層間接続導体３０に含有される一部の導電性フィラー３３と導体層２０とが金属結合しているか、または、図１０中、矢印で示した箇所のように、層間接続導体３０に含有される一部の導電性フィラー３３同士が金属結合していることが好ましい。金属結合により、層間接続導体３０の抵抗値が安定化する。
　層間接続導体３０に含有される一部の導電性フィラー３３と導体層２０とが金属結合しているか、または、層間接続導体３０に含有される一部の導電性フィラー３３同士が金属結合している場合、導電性フィラー３３は、表面の少なくとも一部が金属で被覆された銅または銅合金の粉末からなることが好ましく、表面の少なくとも一部が銀で被覆された銅または銅合金の粉末からなることがより好ましい。導電性ペーストの硬化工程では最高２７０℃で１０ＭＰａ程度の加熱圧着が行われるため、導電性フィラー３３の表面が金属で被覆されていると、金属結合が促進されると推測される。
　図１１は、実施例１における層間接続導体の形状を示すＳＥＭ写真である。
　図１１に示すように、層間接続導体３０と導体層２０との界面において、導体層２０の凹み２５に層間接続導体３０が配置されていることが好ましい。この場合、低温時の剪断応力による層間接続導体３０の剥離を抑制することができる。導体層２０の凹み２５は、例えばエッチング等により形成することができる。
　導体層２０の凹み２５がエッチング等により形成される場合、層間接続導体３０と導体層２０との界面の少なくとも一部に防錆層が設けられていないことが好ましい。防錆層が設けられていない箇所では、層間接続導体３０と導体層２０との電気的接続性が向上する。その場合、層間接続導体３０と導体層２０との界面の全体に防錆層が設けられていなくてもよく、層間接続導体３０と導体層２０との界面の一部に防錆層が設けられていなくてもよい。
　一方、絶縁層１０と導体層２０との界面には、防錆層が設けられていてもよく、防錆層が設けられていなくてもよい。
　防錆層は、例えば、ニッケル、亜鉛、錫、コバルト、モリブデン、銅、タングステン、リン、ヒ素、クロム、バナジウム、チタン、アルミニウム、金、銀、白金族元素、鉄およびタンタルからなる群より選ばれる１種以上の元素を含む層であってもよく、ニッケル、亜鉛、錫、コバルト、モリブデン、銅、タングステン、リン、ヒ素、クロム、バナジウム、チタン、アルミニウム、金、銀、白金族元素、鉄およびタンタルからなる群より選ばれる１種以上の元素からなる金属層または合金層であってもよい。また、防錆層は、ニッケル、亜鉛、錫、コバルト、モリブデン、銅、タングステン、リン、ヒ素、クロム、バナジウム、チタン、アルミニウム、金、銀、白金族元素、鉄およびタンタルからなる群より選ばれる１種以上の元素を含む酸化物、窒化物、珪化物を含んでもよい。
　絶縁層１０に接する部分の導体層２０の表面粗さは、層間接続導体３０に接する部分の導体層２０の表面粗さよりも大きいことが好ましい。これにより、絶縁層１０と導体層２０との接着性が向上する。
　図１２は、実施例１における別の層間接続導体の形状を示すＳＥＭ写真である。
　図１２に示すように、導体層２０が第１導体層２１と第２導体層２２とを含む場合、層間接続導体３０は、第１導体層２１側の端部に、第１導体層２１に向かって導体幅が広がる傾斜面３５を有し、層間接続導体３０の第１導体層２１側の端部が、第１導体層２１と絶縁層１０とで挟まれていることが好ましい。層間接続導体３０の端部にすそ野のように広がりを持たせ、その部分を第１導体層２１と絶縁層１０とで挟み込むことで、層間接続導体３０と導体層２０とを強固に接続させることができる。
　図１１と同様に、層間接続導体３０と第２導体層２２との界面において、第２導体層２２の凹み２５に層間接続導体３０が配置されていることが好ましい。
　層間接続導体３０と第２導体層２２との界面の少なくとも一部に防錆層が設けられていないことが好ましい。その場合、層間接続導体３０と第２導体層２２との界面の全体に防錆層が設けられていなくてもよく、層間接続導体３０と第２導体層２２との界面の一部に防錆層が設けられていなくてもよい。一方、絶縁層１０と第２導体層２２との界面には、防錆層が設けられていてもよく、防錆層が設けられていなくてもよい。
　絶縁層１０に接する部分の第２導体層２２の表面粗さは、層間接続導体３０に接する部分の第２導体層２２の表面粗さよりも大きいことが好ましい。
　本発明の配線基板は、上記実施形態に限定されるものではなく、配線基板の構成、製造条件等に関し、本発明の範囲内において、種々の応用、変形を加えることが可能である。
　１　配線基板
　１Ａ　試験用基板
　１０　絶縁層
　２０　導体層
　２１　第１導体層
　２２　第２導体層
　２５　導体層の凹み
　３０　層間接続導体
　３３　導電性フィラー
　３５　層間接続導体の傾斜面
　１００　銅張積層板
　１１０　樹脂層
　１２０　金属箔
　１３０　樹脂シート
　１４０　ビアホール
　１５０　導電性ペースト
　１６０　導電性ペースト付きシート
　ＭＰ　測定箇所

Claims (11)

  1. 　絶縁層と、
    　前記絶縁層に積層された導体層と、
    　前記絶縁層および前記導体層の積層方向に前記絶縁層を貫通して設けられ、前記導体層に接続された層間接続導体と、を備え、
    　前記積層方向における前記絶縁層の熱膨張係数をαＺ１０、前記積層方向における前記層間接続導体の熱膨張係数をαＺ３０、前記絶縁層の貯蔵弾性率をＥ’１０、前記層間接続導体の貯蔵弾性率をＥ’３０としたとき、－４０℃以上８５℃以下の温度範囲において、αＺ１０＞αＺ３０かつＥ’１０＞Ｅ’３０の関係が成り立つ、配線基板。
  2. 　前記層間接続導体に含有される一部の導電性フィラーと前記導体層とが金属結合しているか、または、前記層間接続導体に含有される一部の導電性フィラー同士が金属結合している、請求項１に記載の配線基板。
  3. 　前記導電性フィラーは、表面の少なくとも一部が金属で被覆された銅または銅合金の粉末からなる、請求項２に記載の配線基板。
  4. 　前記導電性フィラーは、表面の少なくとも一部が銀で被覆された銅または銅合金の粉末からなる、請求項２に記載の配線基板。
  5. 　前記層間接続導体と前記導体層との界面において、前記導体層の凹みに前記層間接続導体が配置されている、請求項１～４のいずれか１項に記載の配線基板。
  6. 　前記導体層は、前記絶縁層の一方の主面に設けられた第１導体層と、前記絶縁層の他方の主面に設けられた第２導体層と、を含み、
    　前記層間接続導体は、前記第１導体層側の端部に、前記第１導体層に向かって導体幅が広がる傾斜面を有し、
    　前記層間接続導体の前記第１導体層側の端部が、前記第１導体層と前記絶縁層とで挟まれている、請求項１～４のいずれか１項に記載の配線基板。
  7. 　前記層間接続導体と前記第２導体層との界面において、前記第２導体層の凹みに前記層間接続導体が配置されている、請求項６に記載の配線基板。
  8. 　前記層間接続導体と前記導体層との界面の少なくとも一部に防錆層が設けられていない、請求項１～７のいずれか１項に記載の配線基板。
  9. 　前記絶縁層が液晶ポリマーからなる、請求項１～８のいずれか１項に記載の配線基板。
  10. 　前記配線基板は、曲げ部を有するフレキシブル基板である、請求項１～９のいずれか１項に記載の配線基板。
  11. 　前記層間接続導体は、エポキシ樹脂を主成分とする樹脂を含有する、請求項１～１０のいずれか１項に記載の配線基板。
PCT/JP2022/040179 2021-11-18 2022-10-27 配線基板 WO2023090115A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2023561499A JPWO2023090115A1 (ja) 2021-11-18 2022-10-27
CN202280053811.0A CN117769892A (zh) 2021-11-18 2022-10-27 布线基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021188136 2021-11-18
JP2021-188136 2021-11-18

Publications (1)

Publication Number Publication Date
WO2023090115A1 true WO2023090115A1 (ja) 2023-05-25

Family

ID=86396743

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/040179 WO2023090115A1 (ja) 2021-11-18 2022-10-27 配線基板

Country Status (3)

Country Link
JP (1) JPWO2023090115A1 (ja)
CN (1) CN117769892A (ja)
WO (1) WO2023090115A1 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165508A (ja) * 2004-11-09 2006-06-22 Sony Corp 多層配線基板及び基板製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165508A (ja) * 2004-11-09 2006-06-22 Sony Corp 多層配線基板及び基板製造方法

Also Published As

Publication number Publication date
JPWO2023090115A1 (ja) 2023-05-25
CN117769892A (zh) 2024-03-26

Similar Documents

Publication Publication Date Title
JP4955970B2 (ja) フレキシブルプリント配線板およびその製造方法
JP4282417B2 (ja) 接続構造体
JP2011187895A (ja) 電磁波シールドフィルム、これを用いたフレキシブル基板及びその製造方法
JP5064842B2 (ja) 金属箔、それを用いた金属ベース回路基板、金属ベース多層回路基板の製造方法
CN111418272B (zh) 柔性印刷电路板和制造柔性印刷电路板的方法
US20140071639A1 (en) Flexible wiring board, method for manufacturing same, mounted product using same, and flexible multilayer wiring board
KR100913686B1 (ko) 이방성 전기 전도성 접착 필름, 이의 제조방법 및 이를 포함하는 반도체 장치
JP5310545B2 (ja) ビアホール充填用導電体ペースト組成物と、それを用いたプリント基板並びにその製造方法
JP5502429B2 (ja) 回路基板
WO2023090115A1 (ja) 配線基板
CN107046763B (zh) 柔性印刷基板用铜箔、使用其的覆铜层叠体
JP6835051B2 (ja) 回路基板及び部品実装基板、並びに、それらの製造方法
JP7456479B2 (ja) 絶縁回路基板
WO2020090726A1 (ja) 電磁波シールドフィルム、シールドプリント配線板の製造方法、及び、シールドプリント配線板
JP4441817B2 (ja) 回路基板
TW540281B (en) Manufacturing method of conductive paste material and manufacturing method of printing wiring base board
CN107046768B (zh) 柔性印刷基板用铜箔、使用它的覆铜层叠体、柔性印刷基板和电子器件
JP2011204811A (ja) 回路部品内蔵モジュールおよび回路部品内蔵モジュールの製造方法
TWI550650B (zh) 導電性片以及電子零件
JP2007191674A (ja) 配線付き接着剤
JP2017152610A (ja) 回路基板及び電子部品搭載基板
EP4161219A1 (en) Insulating resin circuit board
JP5573556B2 (ja) 多層プリント配線板形成用の積層体並びにその製造方法、及び該積層体を用いて形成された多層プリント配線板
JP4914997B2 (ja) 導体ペースト
JP2017076703A (ja) 電子部品実装用回路基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22895398

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023561499

Country of ref document: JP