WO2023032304A1

WO2023032304A1 - Ｍｅｍｓデバイス

Info

Publication number: WO2023032304A1
Application number: PCT/JP2022/012194
Authority: WO
Inventors: 政和福光; アンッシブロムクヴィスト; アルッティトーケリ; ヴィレカーヤカリ
Original assignee: 株式会社村田製作所
Priority date: 2021-08-30
Filing date: 2022-03-17
Publication date: 2023-03-09
Also published as: CN117897621A

Abstract

静電容量値の検出精度の低下を抑制する。　慣性センサ１は、第１可動電極１１１及び第２可動電極１１５を有し、第１可動電極１１１と第２可動電極１１５との間の距離に応じて静電容量が変化するように構成された静電容量部１１０と、静電容量部１１０を保持するように構成された保持部１３０と、静電容量部１１０と保持部１３０とを接続するばね部１５０であって、保持部１３０に対して第１可動電極１１１及び第２可動電極１１５のそれぞれを変位可能に支持するように構成されたばね部と、を含むＭＥＭＳ基板５０と、ＭＥＭＳ基板５０に接合された上蓋３０と、を備える。

Description

ＭＥＭＳデバイス

　本発明は、ＭＥＭＳデバイスに関する。

　従来、ＭＥＭＳ（Ｍｉｃｒｏ　Ｅｌｅｃｔｒｏ　Ｍｅｃｈａｎｉｃａｌ　Ｓｙｓｔｅｍｓ）技術を用いて製造されたデバイスが普及している。このデバイスは、例えば素子を有する下側基板に、上側基板を接合して形成される。

　例えば特許文献１には、ベース基板とキャップ基板との間に、回転軸を中心として回転する可動部を有し、キャップ基板に備わる左上部電極と可動部に備わる左可動電極とによって左コンデンサを構成し、キャップ基板に備わる右上部電極と可動部に備わる右可動電極とによって右コンデンサを構成する加速度センサが開示されている。この加速度センサでは、鉛直方向の振動加速度が入力された場合、左可動電極及び右可動電極は回転変位方向に振動する。そのため、左可動電極と左上部電極との間のコンデンサの静電容量と、右可動電極と右上部電極との間のコンデンサの静電容量とは、互いに逆位相に振動する。そして、加速度センサは、これらの静電容量の容量差により算出される出力に基づいて、鉛直方向の加速度振動を検出し、加速度を検出する。

国際公開第２０１７／１８３０８２号

　特許文献１の加速度センサでは、左上部電極及び右上部電極がキャップ基板に形成されており、左上部電極は左可動電極に対する固定電極としての役割を、右上部電極は右可動電極に対する固定電極としての役割を果たしている。

　一方、キャップ基板には、例えば、パッケージングの際にモールド圧力が加わったり、基板へ実装する際に熱膨張差に起因した圧力が加わったりすることで、キャップ基板が変形することがあった。

　キャップ基板に形成された固定電極は、キャップ基板の変形の影響を受け易く、キャップ基板の変形により、固定電極と可動電極との間の静電容量が変化し、静電容量値の検出精度が低下するおそれがあった。

　本発明はこのような事情に鑑みてなされたものであり、静電容量値の検出精度の低下を抑制することのできるＭＥＭＳデバイスを提供することを目的の１つとする。

　本発明の一側面に係るＭＥＭＳデバイスは、第１可動電極及び第２可動電極を有し、第１可動電極と第２可動電極との間の距離に応じて静電容量が変化するように構成された静電容量部と、静電容量部を保持するように構成された保持部と、静電容量部と保持部とを接続する弾性部であって、保持部に対して第１可動電極及び第２可動電極のそれぞれを変位可能に支持するように構成された弾性部と、を含む第１基板と、第１基板に接合された第２基板と、を備える。

　本発明によれば、静電容量値の検出精度の低下を抑制することができる。

図１は、一実施形態における慣性センサの外観を概略的に示す斜視図である。図２は、図１に示す共振装置の構造を概略的に示す分解斜視図である。図３は、図２に示す共振子の構造を概略的に示す平面図である。図４は、図１から図３に示した慣性センサのＩＶ－ＩＶ線に沿った断面の構成の一例を概略的に示す断面図である。図５は、図１から図３に示した慣性センサのＩＶ－ＩＶ線に沿った断面の構成の他の例を概略的に示す断面図である。

　以下に本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の構成要素は同一又は類似の符号で表している。図面は例示であり、各部の寸法や形状は模式的なものであり、本発明の技術的範囲を当該実施形態に限定して解するべきではない。

　まず、図１及び図２を参照しつつ、一実施形態に従う慣性センサの概略構成について説明する。図１は、一実施形態における慣性センサ１の外観を概略的に示す斜視図である。図２は、図１に示す慣性センサ１の構造を概略的に示す分解斜視図である。

　以下の説明において、ＭＥＭＳデバイスとして、下蓋２０と、素子１０（以下、下蓋２０と素子１０とを合わせて「ＭＥＭＳ基板５０」ともいう。）と、上蓋３０と、を備え、少なくとも一方向に作用する加速度又は角速度を検出する慣性センサ１を例に挙げて説明する。但し、本発明の実施形態は慣性センサ１に限定されるものではない。

　慣性センサ１は、下蓋２０と、素子１０と、上蓋３０と、を備えている。すなわち、慣性センサ１は、ＭＥＭＳ基板５０と、接合部６０と、上蓋３０とが、この順で積層されて構成されている。なお、ＭＥＭＳ基板５０は本発明の「第１基板」の一例に相当し、上蓋３０は本発明の「第２基板」の一例に相当する。

　以下において、慣性センサ１の各構成について説明する。なお、以下の説明では、慣性センサ１のうち上蓋３０が設けられている側を上（又は表）、下蓋２０が設けられている側を下（又は裏）、として説明する。

　素子１０は、ＭＥＭＳ技術を用いて製造されるＭＥＭＳ素子であり、例えば、Ｚ軸方向の加速度を検出するための素子である。素子１０と下蓋２０及び上蓋３０とは、素子１０が封止され、素子１０の後述する静電容量部１１０が変位可能な空間である変位空間が形成されるように、接合されている。また、素子１０と下蓋２０及び上蓋３０とは、それぞれ、シリコン（Ｓｉ）基板（以下、「Ｓｉ基板」という）を用いて形成されており、Ｓｉ基板同士が互いに接合されている。なお、素子１０、下蓋２０、及び上蓋３０は、それぞれ、シリコン層及びシリコン酸化膜が積層されたＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板を用いて形成されてもよい。特に、素子１０及び下蓋２０は、ＣＳＯＩ（Ｃａｖｉｔｙ　ＳＯＩ）基板を用いて一体的に形成されてもよい。

　下蓋２０は、ＸＹ平面に沿って設けられる矩形平板状の底板２２と、底板２２の周縁部からＺ軸方向、つまり、下蓋２０と素子１０との積層方向、に延びる側壁２３と、を備える。下蓋２０には、素子１０と対向する面において、底板２２の表面と側壁２３の内面とによって画定される凹部２１が形成されている。凹部２１は、素子１０の振動空間の少なくとも一部を形成する。なお、下蓋２０は凹部２１を有さず、平板状の構成でもよい。また、下蓋２０の凹部２１の素子１０側の面には、ゲッター層が形成されてもよい。

　上蓋３０は、下蓋２０との間に素子１０の変位空間を形成する。上蓋３０は、ＸＹ平面に沿って設けられる矩形平板状の底板３２と、底板３２の周縁部からＺ軸方向に延びる側壁３３と、を備える。上蓋３０には、素子１０と対向する面において、底板３２の表面と側壁３３の内面とによって画定される凹部３１が形成されている。凹部３１は、素子１０の変位空間の少なくとも一部を形成する。なお、上蓋３０は凹部３１を有さず、平板状の構成でもよい。また、上蓋３０の凹部３１の素子１０側の面には、ゲッター層が形成されていてもよい。

　上蓋３０と素子１０と下蓋２０とを接合することによって、素子１０の変位空間は気密に封止され、真空状態が維持される。この変位空間には、例えば不活性ガス等の気体が充填されてもよい。

　次に、図３を参照しつつ、一実施形態に従う素子の概略構成について説明する。図３は、図２に示す素子１０の構造を概略的に示す平面図である。

　図３に示すように、素子１０は、ＭＥＭＳ技術を用いて製造されるＭＥＭＳ素子である。このＭＥＭＳ素子は、例えば、タイミングデバイス、ＲＦフィルタ、デュプレクサ、超音波トランスデューサー、角速度センサ（ジャイロセンサ）、加速度センサ等に応用される。また、アクチュエーター機能を持った圧電ミラー、圧電ジャイロ、圧力センサ機能を持った圧電マイクロフォン、超音波振動センサ等に用いられてもよい。さらに、静電ＭＥＭＳ素子、電磁駆動ＭＥＭＳ素子、ピエゾ抵抗ＭＥＭＳ素子に適用してもよい。

　素子１０は、静電容量部１１０と、保持部１３０と、枠部１４０と、ばね部１５０と、溝部１６０と、を備える。

　静電容量部１１０は、第１可動電極１１１と第２可動電極１１５と、を有する。第１可動電極１１１及び第２可動電極１１５は、Ｚ軸方向において、所定の距離を空けて互いに対向するように配置されている。素子１０の主面を上方から平面視（以下、単に「平面視」という）したときに、第１可動電極１１１及び第２可動電極１１５は、それぞれ、矩形又は略矩形の形状を有する。

　静電容量部１１０は、第１可動電極１１１と第２可動電極１１５と間のＺ軸に沿った方向の距離に応じて静電容量が変化するように構成されている。より詳細には、第１可動電極１１１及び第２可動電極１１５は平行平板コンデンサを構成し、静電容量部１１０に対してＺ軸方向の加速度が作用すると、その加速度に応じて第１可動電極１１１及び第２可動電極１１５の少なくとも一方が変位し、静電容量部１１０はコンデンサの静電容量が変化するように構成されている。このように、第１可動電極１１１と第２可動電極１１５と間の距離の変動に伴って変化する静電容量部１１０の静電容量値を測定することで、Ｚ軸方向における加速度を検出することが可能となる。

　なお、素子１０が角速度を検出するための素子である場合、第１可動電極１１１及び第２可動電極１１５を、例えばＸ事項宝庫の振動させた状態において、静電容量部１１０に対してＹ軸方向を回転軸とするＹ軸回転の角速度が作用すると、コリオリ力によって第１可動電極１１１及び第２可動電極１１５の少なくとも一方がＺ軸方向に変位し、静電容量部１１０はコンデンサの静電容量が変化するように構成される。このように、第１可動電極１１１と第２可動電極１１５と間の距離の変動に伴って変化する静電容量部１１０の静電容量値を測定することで、Ｙ軸回転の角速度を検出することが可能となる。

　保持部１３０は、静電容量部１１０を保持するように構成されている。より詳細には、保持部１３０は、静電容量部１１０が少なくともＺ軸方向に変位可能であるように、静電容量部１１０を保持する。具体的には、保持部１３０は、素子１０の平面視において、静電容量部１１０を間に挟んで、Ｙ軸負方向側に配置される保持体１３１Ａと、Ｙ軸正方向側に配置される保持体１３１Ｂとを含んでいる。

　枠部１４０は、素子１０の平面視において矩形の枠形状を有し、ＸＹ平面に沿って静電容量部１１０及び保持部１３０の外側を囲むように形成されている。図３において一点鎖線で示すように、枠部１４０の上には後述の接合部６０が形成される。

　なお、枠部１４０は、静電容量部１１０及び保持部１３０の周囲の少なくとも一部に配置されていればよく、枠形状に限定されるものではない。例えば、枠部１４０は、上蓋３０及び下蓋２０と接合できる程度に、静電容量部１１０及び保持部１３０の周囲に配置されていればよい。

　本実施形態においては、枠部１４０は一体形成される枠体１４１Ａ～１４１Ｄを含んでいる。枠体１４１Ａは、図３に示すように、保持体１３１Ａの上辺に対向して、長手方向がＸ軸に平行に設けられる。枠体１４１Ｂは、保持体１３１Ｂの下辺に対向して、長手方向がＸ軸に平行に設けられる。枠体１４１Ｃは、保持体１３１Ａ及び保持体１３１Ｂの左辺と、静電容量部１１０の左端部とに対向して、長手方向がＹ軸に平行に設けられ、その両端で枠体１４１Ａ、１４１Ｄの一端にそれぞれ接続される。枠体１４１Ｄは、保持体１３１Ａ及び保持体１３１Ｂの右辺と、静電容量部１１０の右端部とに対向して、長手方向がＹ軸に平行に設けられ、その両端で枠体１４１Ａ、１４１Ｂの他端にそれぞれ接続される。枠体１４１Ａと枠体１４１Ｂとは、静電容量部１１０及び保持部１３０を挟んでＹ軸方向において互いに対向している。枠体１４１Ｃと枠体１４１Ｄとは、静電容量部１１０及び保持部１３０を挟んでＸ軸方向において互いに対向している。

　ばね部１５０は、枠部１４０の内側に配置され、静電容量部１１０と保持部１３０とを接続している。また、ばね部１５０は、静電容量部１１０を変位可能に支持するように構成されている。より詳細には、ばね部１５０は、保持部１３０に対して第１可動電極１１１及び第２可動電極１１５のそれぞれを変位可能に支持するように構成されている。具体的には、ばね部１５０は、一端が保持体１３１Ａに接続され、他端が第１可動電極１１１に接続されるばね１５１Ａと、一端が保持体１３１Ｂと接続され、他端が第２可動電極１１５に接続されるばね１５１Ｂと、を含む。

　ばね１５１Ａ及びばね１５１Ｂは、それぞれ、弾性を有しており、力が加わったときに変形し、当該力が取り除かれると元の形状に戻る性質を有している。ばね１５１Ａ及びばね１５１Ｂは、それぞれ、素子１０の平面視において、曲がりくねった（蛇行した）形状を有しており、Ｘ軸方向の端部で折り返されている。ばね１５１Ａの折り返し回数と、ばね１５１Ｂの折り返し回数とは、互いに異なる。そのため、ばね１５１Ａとばね１５１Ｂとは、互いに異なるばね定数を有する。

　溝部１６０は、素子１０の平面視において、保持部１３０の周囲の少なくとも一部に形成されている。より詳細には、溝部１６０は、枠部１４０の内側に配置され、保持部１３０及びばね部１５０の周りを囲むように、形成されている。詳細は後述するが、溝部１６０は、実際には、素子１０の表面から裏面までを貫通する貫通孔である。その結果、溝部１６０の内側に配置される保持部１３０及びばね部１５０は、溝部１６０の外側に配置される枠部１４０から隔離される。

　接続配線７５Ａ，７５Ｂは、上蓋３０と素子１０とを電気的に接続するように構成されている。より詳細には、上蓋３０に形成される後述の貫通電極Ｖ１，Ｖ２と、素子１０を構成する後述のＳｉ基板Ｆ２及びＳｉ膜Ｆ３と、を電気的に接続するように構成されている。具体的には、接続配線７５Ａは保持体１３１Ａの上に形成され、接続配線７５Ｂは保持体１３１Ｂの上に形成される。

　また、上蓋３０とＭＥＭＳ基板５０（下蓋２０及び素子１０）とを接合する際に、上蓋３０を貫通して形成される後述の貫通電極Ｖ１は、図３において破線で示す位置に配置される。よって、貫通電極Ｖ１は、接合により保持体１３１Ａの上に形成される接続配線７５Ａに電気的に接続される。

　同様に、上蓋３０とＭＥＭＳ基板５０（下蓋２０及び素子１０）とを接合する際に、上蓋３０を貫通して形成される後述の貫通電極Ｖ２は、図３において破線で示す位置に配置され。よって、貫通電極Ｖ２は、接合により保持体１３１Ｂの上に形成される接続配線７５Ｂに電気的に接続される。

　ビア電極７６Ａ，７６Ｂは、素子１０における後述のＳｉ基板Ｆ２及びＳｉ膜Ｆ３を導通させるための電極である。ビア電極７６Ａ及びビア電極７６Ｂは、それぞれ、Ｚ軸方向に延在しており、ビア電極７６Ａは静電容量部１１０に形成され、ビア電極７６Ａは保持部１３０の保持体１３１Ｂに設けられる。

　次に、図４及び図５を参照しつつ、本発明の一実施形態に係る慣性センサ１の積層構造について説明する。図４は、図１から図３に示した慣性センサ１のＩＶ－ＩＶ線に沿った断面の構成の一例を概略的に示す断面図である。図５は、図１から図３に示した慣性センサ１のＩＶ－ＩＶ線に沿った断面の構成の他の例を概略的に示す断面図である。

　図４に示すように、慣性センサ１は、下蓋２０の側壁２３上に素子１０の枠部１４０が接合され、さらに素子１０の枠部１４０と上蓋３０の側壁３３とが接合される。このように下蓋２０と上蓋３０との間に素子１０が保持され、下蓋２０と上蓋３０と素子１０の枠部１４０とによって、変位空間が形成される。また、上蓋３０の上面（素子１０と対向する面と反対側の面）には端子Ｔ１，Ｔ２が形成されている。端子Ｔ１，Ｔ２と素子１０とは、貫通電極Ｖ１，Ｖ２、接続部７０Ａ，７０Ｂ、及び接続配線７５Ａ，７５Ｂ、によって電気的に接続されている。

　上蓋３０は、所定の厚みのシリコン（Ｓｉ）ウエハ（以下、「Ｓｉウエハ」という）Ｌ３により形成されている。上蓋３０はその周辺部（側壁３３）において後述する接合部６０によって素子１０の枠部１４０と接合されている。上蓋３０における、素子１０に対向する表面、裏面及び貫通電極Ｖ１，Ｖ２の側面は、酸化ケイ素膜Ｌ３１に覆われていることが好ましい。酸化ケイ素膜Ｌ３１は、例えばＳｉウエハＬ３の表面の酸化や、化学気相蒸着（ＣＶＤ:Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）によって、ＳｉウエハＬ３の表面に形成される。

　また、上蓋３０の凹部３１における、素子１０と対向する側の面にはゲッター層３４が形成されている。ゲッター層３４は、例えばチタン（Ｔｉ）等から形成され、振動空間に発生するアウトガスを吸着する。本実施形態に係る上蓋３０には、凹部３１において素子１０に対向する面のほぼ全面にゲッター層３４が形成されるため、変位空間の真空度の低下を抑制することができる。

　貫通電極Ｖ１，Ｖ２は、上蓋３０に形成された貫通孔に導電性材料が充填されて形成される。充填される導電性材料は、例えば、不純物がドープされた多結晶シリコン（Ｐｏｌｙ－Ｓｉ）、銅（Ｃｕ）、金（Ａｕ）、不純物がドープされた単結晶シリコン等である。貫通電極Ｖ１は、端子Ｔ１と接続部７０Ａとを電気的に接続する配線としての役割を果たし、貫通電極Ｖ２は、端子Ｔ２と接続部７０Ｂとを電気的に接続する配線としての役割を果たす。

　下蓋２０の底板２２及び側壁２３は、ＳｉウエハＬ１により、一体的に形成されている。また、下蓋２０は、側壁２３の上面によって、素子１０の枠部１４０と接合されている。Ｚ軸方向に規定される下蓋２０の厚みは例えば、１５０μｍ、凹部２１の深さは例えば５０μｍである。なお、ＳｉウエハＬ１は、縮退されていないシリコンから形成されており、その抵抗率は例えば１６ｍΩ・ｃｍ以上である。

　素子１０における、静電容量部１１０、保持部１３０、枠部１４０、ばね部１５０、及び、溝部１６０は、同一プロセスで一体的に形成される。素子１０は、基板の一例であるシリコン（Ｓｉ）基板（以下、「Ｓｉ基板」という）Ｆ２の上に、酸化ケイ素（例えばＳｉＯ_２）層Ｆ２１が形成され、さらに酸化ケイ素層Ｆ２１の上には、シリコン（Ｓｉ）膜（以下、「Ｓｉ膜」という）Ｆ３が形成されている。静電容量部１１０、保持部１３０、ばね部１５０、及び、溝部１６０のそれぞれの外形は、前述したＳｉ基板Ｆ２、酸化ケイ素層Ｆ２１、Ｓｉ膜Ｆ３等から構成される積層体を、例えばアルゴン（Ａｒ）イオンビームを照射するドライエッチングによって除去加工し、パターニングすることによって形成される。

　Ｓｉ基板Ｆ２は、例えば、厚み６μｍ程度の縮退したｎ型シリコン（Ｓｉ）半導体から形成されており、ｎ型ドーパントとしてリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）等を含むことができる。また、Ｓｉ基板Ｆ２に用いられる縮退シリコン（Ｓｉ）の抵抗値は、例えば１．６ｍΩ・ｃｍ未満であり、より好ましくは１．２ｍΩ・ｃｍ以下である。このように、Ｓｉ基板Ｆ２として縮退したシリコン（Ｓｉ）を用いることで、Ｓｉ基板Ｆ２を低抵抗にすることができる。さらに、Ｓｉ基板Ｆ２の下面には、温度特性補正層の一例として、例えばＳｉＯ_２等の酸化ケイ素層Ｆ２２が形成されている。これにより、温度特性を向上させることが可能になる。

　本実施形態では、Ｓｉ基板Ｆ２に縮退シリコン基板を用いる例を示したがこれに限定されるものではない。例えば、Ｓｉ基板Ｆ２は、単結晶のＳｉ基板であってもよい。このように、素子１０がＳｉ基板Ｆ２として単結晶のＳｉ基板を用いることで、アルミニウム（Ａｌ）のような熱処理等によるヒロックの発生を抑制することができる。

　Ｓｉ膜Ｆ３の材料は、Ｓｉ基板Ｆ２と同一材料であることが好ましい。Ｓｉ膜Ｆ３の材料は、例えば、Ｓｉ基板Ｆ２と同じ単結晶のシリコン（Ｓｉ）である。その結果、静電容量部１１０において、Ｓｉ基板Ｆ２で構成される第１可動電極１１１とＳｉ膜Ｆ３構成される第２可動電極１１５とは、同一材料となる。

　このように、第１可動電極１１１及び第２可動電極１１５が同一材料であることにより、第１可動電極１１１と第２可動電極１１５との間に、異種材料に起因する仕事関数差に応じた電位差が発生し難くなる。

　接合部６０は、ＭＥＭＳ基板５０（素子１０及び下蓋２０）と上蓋３０との間に、ＸＹ平面に沿って矩形の環状に形成される。接合部６０は、素子１０の変位空間を封止するように、ＭＥＭＳ基板５０と上蓋３０とを接合する。これにより、変位空間は気密に封止され、真空状態が維持される。

　本実施形態では、接合部６０は、アルミニウム（Ａｌ）層６１、ゲルマニウム（Ｇｅ）層６２、及びアルミニウム（Ａｌ）層６３がこの順序で積層されて形成されている。接合部６０の材料として後述する接続部７０Ａ，７０Ｂ及び接続配線７５Ａ，７５Ｂ７５と同じ種類の金属を用いることで、製造プロセスを簡略化することができる。

　図４に示す例では、アルミニウム（Ａｌ）層６１、ゲルマニウム（Ｇｅ）層６２、及びアルミニウム（Ａｌ）層６３は、それぞれ独立した層として記載しているが、実際には、これらの界面はそれぞれ共晶接合している。なお、接合部６０は、金（Ａｕ）膜及び錫（Ｓｎ）膜等によって形成されてもよいし、金（Ａｕ）とシリコン（Ｓｉ）、金（Ａｕ）と金（Ａｕ）、銅（Ｃｕ）と錫（Ｓｎ）等の組合せで形成されてもよい。また、密着性を向上させるために、接合部６０は、積層された層間に、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）等が薄く挟まれていてもよい。

　接続部７０Ａは、貫通電極Ｖ１を介して端子Ｔ１に電気的に接続するとともに、接続配線７５Ａに電気的に接続する。同様に、接続部７０Ｂは、貫通電極Ｖ２を介して端子Ｔ２に電気的に接続するとともに、接続配線７５Ｂに電気的に接続する。
接続部７０Ａ及び接続配線７５Ｂは、それぞれ、第１金属層と第２金属層とを含んでいる。図４に示す例では、第１金属層と第２金属層とは、それぞれ独立した層として記載しているが、実際には、これらの界面は共晶接合している。すなわち、接続部７０Ａ，７０Ｂは、第１金属層と第２金属層との共晶合金で構成されている。

　接続部７０Ａ，７０Ｂの形成は、最初に、第１金属層が上蓋３０側に設けられ、第２金属層がＭＥＭＳ基板５０側に設けられる。次に、第１金属層と第２金属層とが一致するように、ＭＥＭＳ基板５０と上蓋３０との位置を合わせる。位置合わせをした後、ヒータ等によってＭＥＭＳ基板５０と上蓋３０とが挟み込まれ、共晶接合のための加熱処理が行われる。共晶接合のための加熱処理における温度は、共焦点の温度以上、例えば４２４℃以上であり、加熱時間は、１０分以上２０分以下程度である。加熱時には、慣性センサ１は、上蓋３０からＭＥＭＳ基板５０へと、例えば５ＭＰａ以上２５ＭＰａ以下程度の圧力で押圧される。

　本実施形態では、第１金属層の金属はゲルマニウム（Ｇｅ）であり、第２金属層の金属はアルミニウム（Ａｌ）である。ここで、ゲルマニウム（Ｇｅ）とアルミニウム（Ａｌ）との共晶合金は、他の材料の共晶合金と比較して異物パーティクルの許容量が多いので、共晶反応が実現しやすく、良好な共晶接合である接続部７０Ａ，７０Ｂを得ることができる。

　接続配線７５Ａ，７５Ｂは、素子１０に電気的に接続する。具体的には、接続配線７５Ａ，７５Ｂは、後述するビア電極７６Ａ，７６Ｂを介して、素子１０の静電容量部１１０に電気的に接続する。接続配線７５Ａ，７５Ｂは、例えばアルミニウム（Ａｌ）、金（Ａｕ）、錫（Ｓｎ）等の金属で構成される。

　本実施形態では、接続配線７５Ａ，７５Ｂの材料は、接続部７０Ａ，７０Ｂの第２金属層と同じアルミニウム（Ａｌ）である。これにより、接続部７０Ａ，７０Ｂの第２金属層と同時に形成することが可能となり、製造工程を簡略化することができる。

　ビア電極７６Ａは、静電容量部１１０におけるＳｉ基板Ｆ２とＳｉ膜Ｆ３とを電気的に接続させる。ビア電極７６Ｂは、接続配線７５Ｂに接触するように形成され、静電容量部１１０におけるＳｉ基板Ｆ２とＳｉ膜Ｆ３とを電気的に接続させる。具体的には、Ｓｉ基板Ｆ２が露出するように、Ｓｉ基板Ｆ２上に積層された酸化ケイ素層Ｆ２１及びＳｉ膜Ｆ３の一部を除去し、形成された貫通孔の内部に導電性材料を充填することで、Ｓｉ基板Ｆ２とＳｉ膜Ｆ３とを接続するビア電極７６Ａ，７６Ｂが形成される。ビア電極７６Ａ，７６Ｂは、例えばアルミニウム（Ａｌ）、金（Ａｕ）、錫（Ｓｎ）等の金属で構成される。

　静電容量部１１０は、Ｓｉ膜Ｆ３、酸化ケイ素層Ｆ２１、及びＳｉ基板Ｆ２の一部を除去加工することで形成される。具体的には、静電容量部１１０において、Ｓｉ膜Ｆ３の一部を除去して開口を形成し、第１可動電極１１１は、Ｓｉ膜Ｆ３のうちの除去されなかった部分で構成されれる。また、静電容量部１１０において、酸化ケイ素層Ｆ２１とＳｉ基板Ｆ２の一部とを除去した結果、第２可動電極１１５は、Ｓｉ基板Ｆ２のうちの除去されなかった部分で構成される。

　ばね部１５０は、Ｓｉ膜Ｆ３の一部を除去加工することで形成される。ばね１５１Ａは、一端が保持体１３１ＡにおけるＳｉ膜Ｆ３に接続され、他端が静電容量部１１０の第１可動電極１１１に接続される。これにより、第１可動電極１１１は、保持部１３０の保持体１３１Ａに対し、例えばＺ軸方向に変位可能に支持される。また、ばね１５１Ｂは、一端が保持体１３１ＢにおけるＳｉ膜Ｆ３に接続され、他端が静電容量部１１０におけるＳｉ膜Ｆ３及び酸化ケイ素層Ｆ２１を介して第２可動電極１１５に接続される。これにより、第２可動電極１１５は、保持部１３０の保持体１３１Ｂに対し、例えばＺ軸方向に変位可能に支持される。

　このように、ばね部１５０が第１可動電極１１１及び第２可動電極１１５のそれぞれを変位可能に支持することにより、ばね部１５０によって第１可動電極１１１及び第２可動電極１１５が保持部１３０から隔離されるので、外部からの圧力や熱膨張差に起因した力等が加わって上蓋３０に変形が発生する場合でも、変形に伴う力は、ばね部１５０によって第１可動電極１１１及び第２可動電極１１５に加わり難くなり、上蓋３０の変形による第１可動電極１１１及び第２可動電極１１５の電極間距離の変化を低減することができる。従って、静電容量部１１０における静電容量値の検出精度の低下を抑制することができる。

　静電容量部１１０は、所定の深さを有するキャビティ１２１を含んでいる。キャビティ１２１は、Ｚ軸方向において、第１可動電極１１１と第２可動電極１１５との間に、所定の深さに応じた隙間を空けた空間を形成する。キャビティ１２１は、例えば、Ｓｉ膜Ｆ３に形成された開口を介して、ドライエッチング等によって静電容量部１１０におけるＳｉ基板Ｆ２の一部を除去することで、形成される。なお、キャビティ１２１は、Ｓｉ基板Ｆ２の一部を除去することに代えて、又は、Ｓｉ基板Ｆ２の一部を除去することともに、Ｓｉ膜Ｆ３の一部を薄膜化することで形成されてもよい。図４に示すように、キャビティ１２１は、上蓋３０及び素子１０によって形成される変位空間と連通していてもよい。また、キャビティ１２１は、下蓋２０及び素子１０によって形成される変位空間と連通していてもよい。

　このように、静電容量部１１０が、第１可動電極１１１と第２可動電極１１５との間に空間を形成するキャビティ１２１を有することにより、キャビティ１２１の深さを変更することで、力が作用しない当初の静電容量部１１０の静電容量値を容易に調整することができる。

　また、キャビティ１２１の底面、つまり、第２可動電極１１５の上面には、１つ又は複数のバンプ１２５が形成されている。バンプ１２５は、キャビティ１２１によって形成された空間に突起する形状を有している。これにより、第１可動電極１１１及び第２可動電極１１５の少なくとも一方の変位によって第１可動電極１１１と第２可動電極１１５とが接触したときに、電極同士のスティッキングを抑制することができる。

　バンプ１２５の材料は、例えば、結晶構造を持たない非晶質シリコン（「非結晶シリコン」ともいう）である。非晶質シリコンは、例えば、多結晶シリコン（Ｐｏｌｙ－Ｓｉ）、蒸着シリコン、スパッタリングシリコン等である。また、バンプ１２５の非晶質シリコンには、不純物（ドーパント）がドーピングされていることが好ましい。ドーピングにより非晶質シリコンに添加又は注入される不純物は、例えば、リン（Ｐ）、ホウ素（Ｂ）、ヒ素（Ａｓ）等を含むことができる。

　このように、バンプ１２５の材料が、不純物がドーピングされた非晶質シリコンであることにより、不純物によってバンプ１２５の導電率を調整することで、第１可動電極１１１と第２可動電極１１５とが接触したときに短絡による静電容量部１１０の不良を防ぐとともに、バンプ１２５に電荷が蓄えられて帯電することを抑制することができる。

　本実施形態では、第２可動電極１１５の上面にバンプ１２５が形成される例を示したが、これに限定されるものではない。バンプ１２５は、例えば、第２可動電極１１５の上面に代えて、又は、第２可動電極１１５の上面とともに、キャビティ１２１の上面、つまり、第１可動電極１１１の下面に形成されていてもよい。

　溝部１６０は、保持部１３０と枠部１４０との間に配置され、保持部１３０の周囲の少なくとも一部に形成されている。溝部１６０は、素子１０におけるＳｉ膜Ｆ３から酸化ケイ素層Ｆ２２までを貫通している。なお、図４に示す例のように、下蓋２０において素子１０の溝部１６０に対応する位置に、凹部が形成されていてもよい。同様に、上蓋３０において素子１０の溝部１６０に対応する位置に、凹部が形成されていてもよい。

　このように、保持部１３０の周囲の少なくとも一部に形成された溝部１６０を含むことにより、溝部１６０によって保持部１３０が慣性センサ１の外端から隔離されるので、外部からの圧力や熱膨張差に起因した力等が加わって上蓋３０に変形が発生する場合でも、変形に伴う力は、溝部１６０によって第１可動電極１１１及び第２可動電極１１５に更に加わり難くなる。

　本実施形態では、ばね部１５０のばね１５１Ａ及びばね１５１Ｂが、素子１０におけるＳｉ膜Ｆ３の一部を用いて構成される例を示したが、これに限定されるものではない。

　図５に示すように、ばね部１５０は、Ｓｉ膜Ｆ３の一部とＳｉ基板Ｆ２の一部とのそれぞれを、除去加工することで形成されていてもよい。すなわち、ばね１５１Ａは、図４に示した例と同様に、一端が保持体１３１ＡにおけるＳｉ膜Ｆ３に接続され、他端が静電容量部１１０の第１可動電極１１１に接続される。一方、ばね１５１Ｂは、図４に示した例とは異なり、一端が保持体１３１ＢにおけるＳｉ基板Ｆ２に接続され、他端が静電容量部１１０の第２可動電極１１５に直接に接続されていてもよい。

　なお、ばね部１５０は、２本のばね１５１Ａ，１５１Ｂを含む場合に限定されず、１本又は３本以上のばねを含んでいてもよい。また、素子１０の平面視におけるばね１５１Ａ，１５１Ｂの形状、配置、折り返し数等は、図４に示した例に限定されるものではない。さらに、ばね部１５０が第１可動電極１１１及び第２可動電極１１５のそれぞれを保持部１３０に対して変位可能に支持する限り、保持部１３０及びばね部１５０は図４に示す例と異なる態様であってもよい。

　以上、本発明の例示的な実施形態について説明した。一実施形態に従う慣性センサにおいて、ばね部は、第１可動電極及び第２可動電極のそれぞれを変位可能に支持する。これにより、ばね部によって第１可動電極及び第２可動電極が保持部から隔離されるので、外部からの圧力や熱膨張差に起因した力等が加わって上蓋に変形が発生する場合でも、変形に伴う力は、ばね部によって第１可動電極及び第２可動電極に加わり難くなり、上蓋の変形による第１可動電極及び第２可動電極の電極間距離の変化を低減することができる。従って、静電容量部における静電容量値の検出精度の低下を抑制することができる。

　また、前述した慣性センサにおいて、静電容量部は、第１可動電極と第２可動電極との間に空間を形成するキャビティをさらに有する。これにより、キャビティの深さを変更することで、力が作用しない当初の静電容量部の静電容量値を容易に調整することができる。

　また、前述した慣性センサにおいて、静電容量部は、第１可動電極及び第２可動電極の少なくとも一方に、キャビティ１２１によって形成された空間に突起するバンプをさらに有する。これにより、第１可動電極及び第２可動電極の少なくとも一方の変位によって第１可動電極と第２可動電極とが接触したときに、電極同士のスティッキングを抑制することができる。

　また、前述した慣性センサにおいて、バンプの材料は、不純物がドーピングされた非晶質シリコンである。これにより、不純物によってバンプの導電率を調整することで、第１可動電極と第２可動電極とが接触したときに短絡による静電容量部の不良を防ぐとともに、バンプに電荷が蓄えられて帯電することを抑制することができる。

　また、前述した慣性センサにおいて、素子の平面視において、保持部の周囲の少なくとも一部に形成された溝部をさらに含む。これにより、溝部によって保持部が慣性センサの外端から隔離されるので、外部からの圧力や熱膨張差に起因した力等が加わって上蓋に変形が発生する場合でも、変形に伴う力は、溝部によって第１可動電極及び第２可動電極に更に加わり難くなる。

　また、前述した慣性センサにおいて、第１可動電極及び第２可動電極は、同一材料である。これにより、第１可動電極と第２可動電極との間に、異種材料に起因する仕事関数差に応じた電位差が発生し難くなる。

　なお、以上説明した実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。すなわち、実施形態及び／又は変形例に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、実施形態及び／又は変形例が備える各要素及びその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、実施形態及び変形例は例示であり、異なる実施形態及び／又は変形例で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。

　１…慣性センサ、１０…素子、２０…下蓋、２１…凹部、２２…底板、２３…側壁、３０…上蓋、３１…凹部、３２…底板、３３…側壁、３４…ゲッター層、５０…ＭＥＭＳ基板、６０…接合部、６１…アルミニウム層、６２…ゲルマニウム層、６３…アルミニウム層、７０Ａ，７０Ｂ…接続部、７５Ａ，７５Ｂ…接続配線、７６Ａ，７６Ｂ…ビア電極、１１０…静電容量部、１１１…第１可動電極、１１５…第２可動電極、１２１…キャビティ、１２５…バンプ、１３０…保持部、１３１Ａ，１３１Ｂ…保持体、１４０…枠部、１４１Ａ，１４１Ｂ，１４１Ｃ，１４１Ｄ…枠体、１５０…ばね部、１５１Ａ，１５１Ｂ…ばね、１６０…溝部、Ｆ２…Ｓｉ基板、Ｆ３…Ｓｉ膜、Ｆ２１，Ｆ２２…酸化ケイ素層、Ｌ１，Ｌ３…Ｓｉウエハ、Ｌ３１…酸化ケイ素膜、Ｔ１，Ｔ２…端子、Ｖ１，Ｖ２…貫通電極。

Claims

　第１可動電極及び第２可動電極を有し、前記第１可動電極と前記第２可動電極との間の距離に応じて静電容量が変化するように構成された静電容量部と、前記静電容量部を保持するように構成された保持部と、前記静電容量部と前記保持部とを接続する弾性部であって、前記保持部に対して前記第１可動電極及び前記第２可動電極のそれぞれを変位可能に支持するように構成された弾性部と、を含む第１基板と、
　前記第１基板に接合された第２基板と、を備える、
　ＭＥＭＳデバイス。
　前記静電容量部は、前記第１可動電極と前記第２可動電極との間に空間を形成するキャビティをさらに有する、
　請求項１に記載のＭＥＭＳデバイス。
　前記静電容量部は、前記第１可動電極及び前記第２可動電極の少なくとも一方に、前記空間に突起するバンプをさらに有する、
　請求項２に記載のＭＥＭＳデバイス。
　前記バンプの材料は、不純物がドーピングされた非晶質シリコンである、
　請求項３に記載のＭＥＭＳデバイス。
　前記第１基板は、平面視において、前記保持部の周囲の少なくとも一部に形成された溝部をさらに含む、
　請求項１から４のいずれか一項に記載のＭＥＭＳデバイス。
　前記第１可動電極及び前記第２可動電極は、同一材料である、
　請求項１から５のいずれか一項に記載のＭＥＭＳデバイス。