WO2023026369A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2023026369A1
WO2023026369A1 PCT/JP2021/031022 JP2021031022W WO2023026369A1 WO 2023026369 A1 WO2023026369 A1 WO 2023026369A1 JP 2021031022 W JP2021031022 W JP 2021031022W WO 2023026369 A1 WO2023026369 A1 WO 2023026369A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
potential
initialization
line
gate
Prior art date
Application number
PCT/JP2021/031022
Other languages
English (en)
French (fr)
Inventor
圭一 山本
Original Assignee
シャープディスプレイテクノロジー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープディスプレイテクノロジー株式会社 filed Critical シャープディスプレイテクノロジー株式会社
Priority to PCT/JP2021/031022 priority Critical patent/WO2023026369A1/ja
Publication of WO2023026369A1 publication Critical patent/WO2023026369A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix

Definitions

  • the present invention relates to display devices.
  • OLED organic light emitting diode
  • Patent Document 1 discloses a light-emitting device having a pixel having a pixel circuit and a temperature detection circuit.
  • the light-emitting device disclosed in Patent Document 1 has a reading line connected to the output end of the temperature detection circuit. This reading line is an unnecessary bus line in a light-emitting device that does not detect the temperature of pixels.
  • the degree of freedom in design is limited due to unnecessary bus lines provided in a light-emitting device that does not detect the temperature of pixels.
  • a display device includes at least one first pixel having a first drive transistor and a first initialization transistor that initializes the first drive transistor, and a second drive transistor. and a second initialization transistor that initializes the second drive transistor, and is connected to the first drive transistor through the first initialization transistor. a first initialization line connected to the second initialization transistor, a second initialization line connected to the second drive transistor through the second initialization transistor, a second initialization line connected to the second initialization line, and a gate a first temperature sensing transistor connected to the first initialization line.
  • a display device with a high degree of design freedom can be realized.
  • FIG. 1 is a schematic diagram of a display device according to each embodiment of the present invention
  • FIG. 1 is a circuit diagram showing a schematic configuration of a main part of a display device according to Embodiment 1 of the present invention
  • FIG. 4 is a circuit diagram showing an example of an output circuit
  • FIG. 4 is a timing chart showing an example of potentials of a gate line, a monitor line, an emission line, a data line, a first initialization line, and a second initialization line
  • 4 is a timing chart showing an example of on/off of a switch of an output circuit
  • 7 is a graph illustrating an example of a technique for detecting the temperature of the first pixel
  • 4 is a graph illustrating an example of compensation for voltage-current characteristic shift of the first drive transistor;
  • FIG. 1 is a schematic diagram of a display device according to each embodiment of the present invention
  • FIG. 1 is a circuit diagram showing a schematic configuration of a main part of a display device according to Embodiment 1 of the
  • FIG. 3 is a circuit diagram showing a schematic configuration of main parts of a display device according to Embodiment 2 of the present invention
  • FIG. 10 is a circuit diagram showing a schematic configuration of main parts of a display device according to Embodiment 3 of the present invention
  • FIG. 1 is a schematic diagram of a display device 100 according to each embodiment of the present invention.
  • the display device 100 is a specific example of an active matrix OLED display device.
  • the display device 100 includes a display control circuit 110 , a display section 120 , a source driver 130 , a gate driver 4 , a monitor driver 23 and an emission driver 5 .
  • the gate driver 4, the monitor driver 23, and the emission driver 5 are typically monolithic, but may have a non-monolithic configuration.
  • the display device 100 is further provided with power supply lines ELVDD and ELVSS common to a large number of pixels 2 .
  • the potential of the power supply line ELVDD is high level
  • the potential of the power supply line ELVSS is low level.
  • the display control circuit 110 has a compensation processing section 112 and a temperature detection section 113 .
  • the compensation processing unit 112 compensates for deterioration of a drive transistor and a light emitting element, which will be described later.
  • the temperature detection section 113 detects the temperature of the pixels 2 .
  • a large number of data lines S and a large number of gate lines G orthogonal to the large number of data lines S are provided in the display section 120 .
  • a large number of monitor lines M are provided in the display section 120 so as to correspond to the large number of gate lines G one-to-one.
  • a large number of emission lines E are provided in the display section 120 so as to correspond to the large number of gate lines G on a one-to-one basis.
  • Gate lines G, monitor lines M, and emission lines E are typically parallel to each other in display section 120 .
  • a pixel 2 is formed at each intersection of the data line S and the gate line G in the display section 120 .
  • a large number of pixels 2 are arranged in a matrix.
  • One pixel 2 corresponds to one pixel in the display device 100, and emits red, green, or blue light, for example.
  • a pixel unit 1 is a unit composed of one pixel 2 or a plurality of pixels 2 adjacent to each other along a certain row.
  • One pixel unit 1 may, for example, emit red, green, or blue light, or may emit a color consisting of a combination of two or more of these colors.
  • the display control circuit 110 receives an input image signal DIN and a timing signal group (eg, horizontal synchronization signal and vertical synchronization signal) TG sent from outside the display control circuit 110 .
  • the display control circuit 110 outputs a data signal DA, a source control signal SCTL, a gate control signal GCTL, a monitor driver control signal MCTL, and an emission driver control signal ECTL.
  • the source control signal SCTL is a signal for controlling the operation of the source driver 130 .
  • a gate control signal GCTL is a signal for controlling the operation of the gate driver 4 .
  • the monitor driver control signal MCTL is a signal for controlling the operation of the monitor driver 23 .
  • the emission driver control signal ECTL is a signal for controlling the operation of the emission driver 5 .
  • Data signal DA is a signal for image display, and compensation processing unit 112 and temperature detection unit 113 perform compensation arithmetic processing on input image signal DIN in accordance with monitor data MO given from source driver 130. generated.
  • the monitor data MO includes data necessary for obtaining the characteristics of the drive transistor, the characteristics of the light emitting element, and the temperature of the pixel 2 .
  • the gate driver 4 is connected to a large number of gate lines G, and supplies scanning signals to each gate line G based on the gate control signal GCTL.
  • the monitor driver 23 is connected to a large number of monitor lines M, and supplies a monitor control signal to each monitor line M based on the monitor driver control signal MCTL.
  • the emission driver 5 is connected to a large number of emission lines E, and supplies an emission control signal to each emission line E based on the emission driver control signal ECTL.
  • the source driver 130 has an output section 133 .
  • the output section 133 has a large number of output circuits 3301 connected to a large number of data lines S in one-to-one correspondence.
  • the output circuit 3301 supplies a luminance signal to the data line S connected thereto based on the data signal DA.
  • the output circuit 3301 operates based on the source control signal SCTL and measures the current flowing through the data line S connected thereto.
  • a large number of initialization lines N are provided on the display unit 120 .
  • a pixel unit 1 is formed at each intersection of the initialization line N and the gate line G.
  • Data lines S and initialization lines N are typically parallel to each other in display 120 .
  • the output unit 133 has a large number of output circuits 3302 connected to a large number of initialization lines N in one-to-one correspondence.
  • the output circuit 3302 operates based on the source control signal SCTL and functions as an initialization line driver that controls the potential of the initialization line N connected thereto.
  • the output circuit 3302 operates based on the source control signal SCTL and has a function as a monitor circuit that measures the current flowing through the initialization line N connected thereto.
  • the display unit 120 has a temperature detection circuit 3.
  • One temperature detection circuit 3 is provided for corresponding two of the large number of pixel units 1 .
  • a temperature detection circuit 3 is required to detect the temperature of one of the pixels 2 of these two pixel units 1 .
  • the output circuit 3301 is provided for each of a large number of data lines S, but may be provided commonly for two or more data lines S.
  • the output circuit 3302 is provided for each of many initialization lines N, but may be provided commonly for two or more initialization lines N.
  • FIG. 2 is a circuit diagram showing a schematic configuration of the main part 101 of the display device 100 according to Embodiment 1 of the present invention.
  • the main part 101 shows the first pixel unit 1a, the second pixel unit 1b, the first temperature detection circuit 3a, and their surroundings.
  • Each of the first pixel unit 1a and the second pixel unit 1b is one of a number of pixel units 1.
  • the first temperature detection circuit 3 a is one temperature detection circuit 3 .
  • the first pixel unit 1a has at least one (here, one) first pixel 2a. It is assumed that the first pixel unit 1a is arranged in the i-th row and the j-th column in a large number of pixel units 1 arranged in a matrix.
  • the first pixel 2a has a first write transistor T1a, a first drive transistor T2a, a first monitor transistor T3a, a first emission transistor T4a, a first initialization transistor T5a, a first capacitor Ca, and a first light emitting element ELa. are doing.
  • Each of the transistors included in the first pixel 2a is, for example, an n-channel MOSFET.
  • the gate of the first write transistor T1a and the gate of the first initialization transistor T5a are connected to the i-th row gate line G(i) corresponding to the first pixel unit 1a.
  • the first write transistor T1a is connected between the j-th data line S(j) corresponding to the first pixel unit 1a and the gate of the first drive transistor T2a.
  • the first initialization transistor T5a is connected between the first drive transistor T2a and the first initialization line N(j) corresponding to the first pixel unit 1a.
  • the first initialization line N(j) is also the initialization line N of the j-th column.
  • the first initialization transistor T5a when turned on, connects the source of the first drive transistor T2a to the first initialization line N(j), thereby changing the source potential of the first drive transistor T2a to the first initializing line N(j). (initialize the first drive transistor) to the potential of the initialization line N(j).
  • the gate of the first drive transistor T2a is connected to the data line S(j) via the first write transistor T1a.
  • the first drive transistor T2a is connected between the power supply line ELVDD and the first emission transistor T4a.
  • the gate of the first monitor transistor T3a is connected to the i-th monitor line M(i) corresponding to the first pixel unit 1a.
  • the first monitor transistor T3a is connected between the data line S(j) and the first drive transistor T2a.
  • the gate of the first emission transistor T4a is connected to the i-th emission line E(i) corresponding to the first pixel unit 1a.
  • the first emission transistor T4a is connected between the first drive transistor T2a and the anode of the first light emitting element ELa.
  • the anode of the first light emitting element ELa is connected to the first emission transistor T4a.
  • a cathode of the first light emitting element ELa is connected to the power supply line ELVSS.
  • One end of the first capacitor Ca is connected between the first write transistor T1a and the gate of the first drive transistor T2a.
  • the other end of the first capacitor Ca is connected between the first drive transistor T2a and the first monitor transistor T3a.
  • the second pixel unit 1b has at least one (here, one) second pixel 2b. It is assumed that the second pixel unit 1b is arranged in the i-th row and the (j+1)-th column in a large number of pixel units 1 arranged in a matrix.
  • the second pixel 2b has a second write transistor T1b, a second drive transistor T2b, a second monitor transistor T3b, a second emission transistor T4b, a second initialization transistor T5b, a second capacitor Cb, and a second light emitting element ELb. are doing.
  • Each of the transistors included in the second pixel 2b is, for example, an n-channel MOSFET.
  • the gate of the second write transistor T1b and the gate of the second initialization transistor T5b are connected to the gate line G(i) corresponding to the second pixel unit 1b.
  • the second write transistor T1b is connected between the (j+1)-th data line S(j+1) corresponding to the second pixel unit 1b and the gate of the second drive transistor T2b.
  • the second initialization transistor T5b is connected between the second drive transistor T2b and the second initialization line N(j+1) corresponding to the second pixel unit 1b.
  • the second initialization line N(j+1) is also the initialization line N of the (j+1)th column.
  • the second initialization transistor T5b when turned on, connects the source of the second drive transistor T2b to the second initialization line N(j+1), thereby changing the source potential of the second drive transistor T2b to the second initialization line N(j+1). (initialize the second drive transistor) to the potential of the initialization line N(j+1).
  • the gate of the second drive transistor T2b is connected to the data line S(j+1) through the second write transistor T1b.
  • the second drive transistor T2b is connected between the power supply line ELVDD and the second emission transistor T4b.
  • the gate of the second monitor transistor T3b is connected to the monitor line M(i) corresponding to the second pixel unit 1b.
  • the second monitor transistor T3b is connected between the data line S(j+1) and the second drive transistor T2b.
  • the gate of the second emission transistor T4b is connected to the emission line E(i) corresponding to the second pixel unit 1b.
  • the second emission transistor T4b is connected between the second drive transistor T2b and the anode of the second light emitting element ELb.
  • the anode of the second light emitting element ELb is connected to the second emission transistor T4b.
  • a cathode of the second light emitting element ELb is connected to the power supply line ELVSS.
  • One end of the second capacitor Cb is connected between the second write transistor T1b and the gate of the second drive transistor T2b.
  • the other end of the second capacitor Cb is connected between the second drive transistor T2b and the second monitor transistor T3b.
  • the first temperature detection circuit 3a has a first temperature detection transistor T6a and a first switch transistor T7a.
  • the gate of the first temperature detection transistor T6a is connected to the first initialization line N(j).
  • the first temperature detection transistor T6a is connected between the power supply line ELVDD and the second initialization line N(j+1).
  • the gate of the first switch transistor T7a is connected to the monitor line M(i) corresponding to the first pixel unit 1a.
  • the first switch transistor T7a is connected between the first temperature detection transistor T6a and the second initialization line N(j+1). In other words, the first temperature detection transistor T6a is connected to the second initialization line N(j+1) through the first switch transistor T7a.
  • the main part 101 has an output circuit 3301 and an output circuit 3302 .
  • An output circuit 3301 is connected to each of the data lines S(j) and S(j+1), and an output circuit 3302 is connected to each of the first initialization line N(j) and the second initialization line N(j+1). It is
  • FIG. 3 is a circuit diagram showing an example of the output circuit 330.
  • FIG. Output circuit 330 can be used as either one of output circuit 3301 and output circuit 3302 .
  • the output circuit 330 has an operational amplifier 7 , a capacitor 8 , switches 9 to 11 and a signal converter 12 .
  • the inverting input terminal of the operational amplifier 7 is connected to the connection target wirings (the first initialization line N(j), the second initialization line N(j+1), and the data lines S(j) and S(j+1) to which the output circuit 330 is connected. ) is connected with either ).
  • An analog voltage Vs is applied to the non-inverting input terminal of the operational amplifier 7 .
  • a capacitor 8 and a switch 9 are connected between the output terminal of the operational amplifier 7 and the connection target wiring.
  • the switches 9 to 11 are turned on and off by control clock signal So2, signal So1, and signal So0, respectively.
  • the output circuit 330 is configured by an integrating circuit.
  • the output circuit 330 when the switch 9 is turned on by the control clock signal So2, the output terminal and the inverting input terminal of the operational amplifier 7 are short-circuited. As a result, the potentials of the output terminal of the operational amplifier 7 and the wiring to be connected become equal to the potential of the analog voltage Vs.
  • the output circuit 330 functions as an initialization line driver that controls the potential of the connection target wiring according to the potential of the analog voltage Vs. can be done.
  • the output circuit 3302 connected to the first initialization line N(j) and the second initialization line N(j+1) outputs the potential of the first initialization line N(j) and the second initialization line N(j+1), respectively. It functions as an initialization line driver that controls the potential of the initialization line N(j+1).
  • the output circuit 330 changes the output terminal of the operational amplifier 7 according to the magnitude of the current flowing through the connection target wiring due to the existence of the capacitor 8. Electric potential changes.
  • An output signal from the operational amplifier 7 is used as output data to the signal conversion section 12 .
  • the signal converter 12 performs AD conversion on the output signal from the operational amplifier 7 and outputs it as monitor data MO.
  • the output circuit 330 can function as a monitor circuit that changes its output according to the magnitude of the current flowing through the connection target wiring.
  • the output circuit 3302 connected to the second initialization line N(j+1) functions as a monitor circuit that outputs an output that changes according to the magnitude of the current flowing through the second initialization line N(j+1). Function.
  • the output circuits 3301 connected to the data lines S(j) and S(j+1) also change according to the magnitude of the current flowing through the data lines S(j) and S(j+1), respectively. Functions as a monitor circuit for output.
  • the switch 10 is connected between the connection target wiring and the inverting input terminal of the operational amplifier 7 .
  • the switch 10 is provided to prevent current from flowing from the connection target wiring to the output circuit 330 when determining the output data of the output circuit 330 .
  • the switch 11 has one end connected between the connection target wiring and the switch 10, and the other end connected to a voltage source (not shown).
  • the switch 11 fixes the bus line to either black voltage (V0) or floating (Hi-Z) when the bus line of the panel is disconnected from the source driver side during AD conversion of the output data of the output circuit 330. It switches between Floating makes it easier for noise to occur in the bus line, so in the unlikely event that the display is affected, the voltage can be fixed to the black voltage. It is not essential that the output circuit 330 is provided with the switch 11 .
  • the output data of the output circuit 330 is monitor data MO and is sent to the display control circuit 110 .
  • the temperature detection unit 113 detects the characteristics of the first temperature detection transistor T6a associated with the current value of the output data. Then, the temperature detection unit 113 detects the temperature at which the first temperature detection transistor T6a exhibits the characteristic detected by the temperature detection unit 113 as the temperature of the first pixel 2a.
  • the compensation processing unit 112 can detect the characteristics of the first driving transistor T2a from the current value of the output data.
  • the compensation processing section 112 can detect the characteristics of the second driving transistor T2b from the current value of the output data.
  • FIG. 4 shows gate line G(i), monitor line M(i), emission line E(i), data line S, first initialization line N(j), and second initialization line N(j+1). 4 is a timing chart showing an example of potentials;
  • a display period t0 is a period of display performed immediately before display in the first pixel unit 1a.
  • the potential of the emission line E(i) is switched from high level to low level, and the potential of the gate line G(i) and the potential of the monitor line M(i) are at low level.
  • the first emission transistor T4a is switched from on to off, and the first write transistor T1a, the first monitor transistor T3a, the first initialization transistor T5a, and the first switch transistor T7a are off.
  • the potential of the data line S is the potential Vdata(n-1).
  • the potential Vdata(n ⁇ 1) is a potential corresponding to a data signal for display being supplied to the data line S corresponding to the pixel or pixel unit in which display is performed in the display period t0.
  • the corresponding output circuits 330 set the potential of the first initialization line N(j) and the potential of the second initialization line N(j+1) to the potential Vinit, which is the initialization potential.
  • the gate potential of the first temperature detection transistor T6a is the inactive potential.
  • the active potential and non-active potential of the gate potential of the first temperature detecting transistor T6a are the active potential when the gate potential of the first temperature detecting transistor T6a is the high potential for temperature detection, and not the high potential.
  • the state is the inactive potential, and the concept is slightly different from that of a mere ON/OFF switching element.
  • the potential of the gate line G(i) becomes high level.
  • the first write transistor T1a and the first initialization transistor T5a are turned on during the reset period t1.
  • the potential of the data line S is the initialization potential Vpc.
  • the charge accumulated in the source of the first drive transistor T2a is initialized by turning on the first initialization transistor T5a, and the initialization potential Vpc is applied to the gate and source of the first drive transistor T2a.
  • the reference voltage write period t2 is a period during which the monitor voltage is written to the gate of the transistor to be monitored by the first monitor transistor T3a, that is, the first drive transistor T2a.
  • the potential of the gate line G(i) becomes low level.
  • the first write transistor T1a and the first initialization transistor T5a are turned off.
  • the potential of the monitor line M(i) becomes high level.
  • the first monitor transistor T3a and the first switch transistor T7a are turned on during the line charging current stabilization period t3 and the measurement period t4.
  • the potential of the data line S is lowered from the potential Vref_TFT to the potential Vm_TFT.
  • the output circuit 3302 connected to the first initialization line N(j) raises the potential of the first initialization line N(j) to the potential Vref_temp.
  • the potential of the second initialization line N(j+1) is changed from potential Vinit to potential Vm_temp.
  • the first temperature detection transistor is switched through the first switch transistor T7a.
  • the gate potential of T6a becomes the potential Vref_temp
  • the source potential of the first temperature detection transistor T6a becomes the potential Vm_temp
  • a current flows accordingly. That is, the gate-source voltage of the first temperature detection transistor T6a becomes potential Vref_temp-potential Vm_temp, and a current corresponding thereto flows.
  • the source driver 130 itself also outputs a voltage corresponding to the potential Vm_temp to the second initialization line N(j+1).
  • the current set by the first temperature detection transistor T6a flows through the power supply line ELVDD ⁇ the first temperature detection transistor T6a ⁇ the first switch transistor T7a. and monitor its current.
  • the data line S is set to the monitor voltage, and the first monitor transistor T3a is turned on.
  • the line charging current stabilization period t3 current flows in the order of the first drive transistor T2a, the first monitor transistor T3a, the data line S(j), and the output circuit 3301 connected to the data line S(j). .
  • the second initialization line N(j+1) is set to the monitor voltage
  • the gate potential of the first temperature detection transistor T6a is set to the active potential
  • the first switch transistor T7a is turned on.
  • the potential of the monitor line M(i) becomes low level.
  • the first monitor transistor T3a and the first switch transistor T7a are turned off.
  • the output circuit 3302 connected to the first initialization line N(j) lowers the potential of the first initialization line N(j) from the potential Vref_temp to the potential Vinit.
  • no current flows through the first temperature detection transistor T6a.
  • the potential of the second initialization line N(j+1) is also changed from potential Vm_temp to potential Vinit.
  • a measurement period t4 and an AD conversion period t5 are periods in which when the current flowing from the data line S to the output circuit 3301 stabilizes, the current is measured by the output circuit 3301 and AD-converted so that it can be read. Referring to FIG. 3 and its description, the characteristics of the first driving transistor T2a can be detected from the output data of the output circuit 3301 connected to the data line S(j).
  • the characteristics of the first temperature detection transistor T6a can be detected from the output data of the output circuit 3302 connected to the second initialization line N(j+1).
  • the potential of the gate line G(i) becomes high level, and thereafter the potential of the emission line E(i) becomes high level.
  • the first write transistor T1a and the first initialization transistor T5a are turned on, and then the first emission transistor T4a is turned on.
  • the potential of the data line S is the potential Vdata(n).
  • the potential Vdata(n) is a potential corresponding to a data signal for display being supplied to the data line S(j).
  • the main part 101 it is possible to detect the characteristics of the first temperature detection transistor T6a together with the characteristics of the first drive transistor T2a.
  • FIG. 5 is a timing chart showing an example of on/off of the switches 9 to 11 of the output circuit 330.
  • the ON/OFF states of switches 9-11 correspond to the high level and low level of control clock signal So2, signal So1, and signal So0, respectively.
  • the on/off states of the switches 9 to 11 are as follows.
  • the switch 9 is off from the start of the measurement period t4 to the end of the AD conversion period t5, and is on during the rest of the period.
  • the switch 10 is off during the AD conversion period t5 and on during the other periods.
  • the switch 11 is on during the AD conversion period t5 and off during the other periods (see 3302 (N(j+1)) in FIG. 5).
  • the on/off states of the switches 9 to 11 are as follows.
  • the switch 9 is off from the start of the measurement period t4 to the end of the AD conversion period t5, and is on during the rest of the period.
  • the switch 10 is off during the AD conversion period t5 and on during the other periods.
  • the switch 11 is on during the AD conversion period t5 and off during the rest of the period (see 3301(S) in FIG. 5).
  • FIG. 6 is a graph explaining an example of a technique for detecting the temperature of the first pixels 2a.
  • the horizontal axis indicates the gate-source voltage of the first temperature detection transistor T6a
  • the vertical axis indicates the current flowing through the first temperature detection transistor T6a.
  • the difference between the candidates 18-22 corresponds to the difference in temperature of the first pixel 2a.
  • the main part 101 detects the magnitude of the current flowing through the first temperature detection transistor T6a when the gate-source voltage of the first temperature detection transistor T6a is potential Vref_temp ⁇ potential Vm_temp.
  • a second initialization line N(j+1) and an output circuit 3302 connected to the second initialization line N(j+1) are used for this detection. Then, applying the magnitude of the current flowing through the first temperature detecting transistor T6a when the gate-source voltage of the first temperature detecting transistor T6a is the potential Vref_temp ⁇ potential Vm_temp to one of the candidates 18 to 22. , the temperature of the first pixel 2a can be detected. For example, when the gate-source voltage of the first temperature detection transistor T6a is potential Vref_temp ⁇ potential Vm_temp, and the magnitude of the current flowing through the first temperature detection transistor T6a is the current Ic, it corresponds to candidate 22. The temperature of the first pixel 2a can be detected as the temperature of the first pixel 2a. If the number of candidates for the characteristics of the first temperature detection transistor T6a is small, new candidates may be created from existing candidates by linear interpolation.
  • FIG. 7 is a graph explaining an example of compensation for the voltage-current characteristic shift of the first drive transistor T2a.
  • the horizontal axis indicates voltage and the vertical axis indicates current.
  • the mechanism of external compensation is to monitor the characteristics of the first drive transistor T2a and determine the data voltage (the gate potential of the first drive transistor T2a) at which the target current flows according to the result. It will be. Referring to FIG. 7, monitoring is performed at several monitor voltages, and from the current value measured at that time, the current deterioration in the first drive transistor T2a is determined by which current-voltage characteristic among the characteristic candidates 13 to 17. You will be asked if there are any. If the current-voltage characteristics of the first driving transistor T2a are known, the current flowing through the first light emitting element 20a is determined according to the data necessary for display, and the gate potential of the first driving transistor T2a is determined accordingly.
  • the temperature information is used to determine the current to be supplied to the first light emitting element 20a from the data required for display. The same applies to each pixel 2 other than the first pixel 2a.
  • the second initialization line N(j+1) which is necessary even in a display device that does not detect the temperature of the first pixels 2a, is used as the reading line connected to the output end of the temperature detection circuit 3a. ing. Accordingly, in a display device that does not detect the temperature of the first pixels 2a, there is no need to provide an unnecessary bus line, so the display device 100 with a high degree of freedom in design can be realized.
  • the first switch transistor T7a is connected between the first temperature detection transistor T6a and the second initialization line N(j+1), and has a gate connected to the monitor line M(i). By providing the first switch transistor T7a, the first temperature detection transistor T6a and the second initialization line N(j+1) are separated from the active potential and the inactive potential of the gate potential of the first temperature detection transistor T6a itself. ) can be controlled. This is suitable for selecting pixels 2 for temperature detection from one column of pixel units 1 .
  • the first initialization line N(j) is generally common to all pixel units 1 belonging to the same row as the first pixel unit 1a.
  • the first initialization line N(j) sets the gate potential of the first temperature detection transistor T6a to the active potential
  • all the pixel units 1 belonging to the same column as the first pixel unit 1a are unintentionally reset.
  • the gate potential of the temperature detecting transistor corresponding to is set to the active potential.
  • the conduction and non-conduction between the first temperature detection transistor T6a and the second initialization line N(j+1) is minimized even by the activation potential and non-activation potential of the gate potential of the first temperature detection transistor T6a itself. limited control is possible. Therefore, the provision of the first switch transistor T7a in the main part 101 is not essential.
  • the first switch transistor T7a functions as a switch that switches between conduction and non-conduction between the first temperature detection transistor T6a and the second initialization line N(j+1). Therefore, the first switch transistor T7a may be switched on and off with a gate potential sufficiently higher than that of the first temperature detection transistor T6a. That is, the gate potential of the first temperature detection transistor T6a at which the gate potential of the first temperature detection transistor T6a switches from the inactive potential to the active potential is the same as the first switch transistor T7a at which the first switch transistor T7a switches from off to on. It may be smaller than the gate potential of T7a. This corresponds to the potential Vref_temp being lower than the high-level potential of the monitor line M(i) in the timing chart shown in FIG.
  • the period during which the gate potential of the first temperature detection transistor T6a is the active potential and the period during which the first switch transistor T7a is turned on substantially match (at least partially match).
  • This is the line charging current stabilization in which the potential of the monitor line M(i) is at a high level and the potential of the first initialization line N(j) is the potential Vref_temp in the timing chart shown in FIG. It corresponds to the period t3 and most of the measurement period t4.
  • the output circuit 3302 connected to the second initialization line N(j+1) has the function of a monitor circuit that changes its output according to the magnitude of the current flowing through the second initialization line N(j+1). .
  • the output circuit 3302 connected to the first initialization line N(j) has the function of an initialization line driver that switches between the first state and the second state.
  • the first state is a state in which the potential of the first initialization line N(j) is the potential Vinit (first potential) that is the gate potential of the first temperature detection transistor T6a as the inactive potential.
  • the second state is a state in which the potential of the first initialization line N(j) is the potential Vref_temp (second potential) that takes the gate potential of the first temperature detection transistor T6a as the active potential.
  • the first temperature detection transistor T6a itself has known temperature characteristics, and since the current that flows differs depending on the temperature even if the gate-source voltage is the same, the monitored current value can be converted into temperature. Since current does not flow through the first temperature detection transistor T6a during display by the display device 100, deterioration of the first temperature detection transistor T6a can be ignored. As a result, the temperature of the first pixel 2a affected by the heat generated by the display device 100 itself can be sensed, and the characteristics of the first drive transistor T2a and various current values for display can be corrected accordingly. be able to.
  • FIG. 8 is a circuit diagram showing a schematic configuration of the main part 102 of the display device 100 according to Embodiment 2 of the present invention.
  • the main part 102 shows the first pixel unit 1a, the second pixel unit 1b, the first temperature detection circuit 3a, and their surroundings.
  • the first pixel unit 1a has three first pixels 2a.
  • Gate lines G(i), monitor lines M(i), emission lines E(i), and first initialization lines N(j) use wiring common to the three first pixels 2a,
  • the data line S(j) is provided for each first pixel 2a.
  • the three first pixels 2a are, for example, a pixel that emits red light, a pixel that emits green light, and a pixel that emits blue light, respectively.
  • the second pixel unit 1b has three second pixels 2b.
  • the gate line G(i), the monitor line M(i), the emission line E(i), and the second initialization line N(j+1) wiring common to the three second pixels 2b is used,
  • the data line S(j+1) is provided for each second pixel 2b.
  • the three second pixels 2b are, for example, a pixel that emits red light, a pixel that emits green light, and a pixel that emits blue light, respectively.
  • each of the first pixel 2a and the second pixel 2b is not limited to one, and may be two or more.
  • FIG. 9 is a circuit diagram showing a schematic configuration of the main part 103 of the display device 100 according to Embodiment 3 of the present invention.
  • the main part 103 shows the first pixel unit 1a, the second pixel unit 1b, the third pixel unit 1c, the first temperature detection circuit 3a, the second temperature detection circuit 3b, and their surroundings.
  • the third pixel unit 1c is one of many pixel units 1.
  • the second temperature detection circuit 3 b is one temperature detection circuit 3 .
  • the main section 103 has, in addition to the configuration of the main section 102, a third pixel unit 1c and a second temperature detection circuit 3b.
  • the third pixel unit 1c has at least one (here, three) third pixels 2c. It is assumed that the third pixel unit 1c is arranged in the i-th row and the (j+2)-th column in a large number of pixel units 1 arranged in a matrix.
  • the third pixel 2c has a third write transistor T1c, a third drive transistor T2c, a third monitor transistor T3c, a third emission transistor T4c, a third initialization transistor T5c, a third capacitor Cc, and a third light emitting element ELc. are doing.
  • Each of the transistors included in the third pixel 2c is, for example, an n-channel MOSFET.
  • the gate of the third write transistor T1c and the gate of the third initialization transistor T5c are connected to the gate line G(i) corresponding to the third pixel unit 1c.
  • the third write transistor T1c is connected between the (j+2)-th data line S(j+2) corresponding to the third pixel unit 1c and the gate of the third drive transistor T2c.
  • the third initialization transistor T5c is connected between the third drive transistor T2c and the third initialization line N(j+2) corresponding to the third pixel unit 1c.
  • the third initialization line N(j+2) is also the initialization line N of the (j+2)th column.
  • the third initialization transistor T5c is turned on to connect the source of the third drive transistor T2c to the third initialization line N(j+2), thereby setting the source potential of the third drive transistor T2c to the third initial (initialize the third drive transistor) to the potential of the initialization line N(j+2).
  • the gate of the third drive transistor T2c is connected to the data line S(j+2) via the third write transistor T1c.
  • the third drive transistor T2c is connected between the power supply line ELVDD and the third emission transistor T4c.
  • the gate of the third monitor transistor T3c is connected to the monitor line M(i) corresponding to the third pixel unit 1c.
  • the third monitor transistor T3c is connected between the data line S(j+2) and the third drive transistor T2c.
  • the gate of the third emission transistor T4c is connected to the emission line E(i) corresponding to the third pixel unit 1c.
  • the third emission transistor T4c is connected between the third drive transistor T2c and the anode of the third light emitting element ELc.
  • the anode of the third light emitting element ELc is connected to the third emission transistor T4c.
  • a cathode of the third light emitting element ELc is connected to the power supply line ELVSS.
  • One end of the third capacitor Cc is connected between the third write transistor T1c and the gate of the third drive transistor T2c.
  • the other end of the third capacitor Cc is connected between the third drive transistor T2c and the third monitor transistor T3c.
  • the second temperature detection circuit 3b has a second temperature detection transistor T6b and a second switch transistor T7b.
  • the gate of the second temperature detection transistor T6b is connected to the second initialization line N(j+1).
  • the second temperature detection transistor T6b is connected between the power supply line ELVDD and the third initialization line N(j+2).
  • the gate of the second switch transistor T7b is connected to the monitor line M(i) corresponding to the second pixel unit 1b.
  • the second switch transistor T7b is connected between the second temperature detection transistor T6b and the third initialization line N(j+2). In other words, the second temperature detection transistor T6b is connected to the third initialization line N(j+2) via the second switch transistor T7b.
  • An output circuit 3301 is connected to the data line S(j+2), and an output circuit 3302 is connected to the third initialization line N(j+2).
  • the display device 100 includes at least one third pixel 2c having a third driving transistor T2c and a third initialization transistor T5c for initializing the third driving transistor T2c, and the third initialization transistor Via T5c, the third initialization line N(j+2) connected to the third drive transistor T2c and the third initialization line N(j+2), and the gate is connected to the second initialization line
  • a second temperature detection transistor T6b connected to N(j+1) may also be provided. Although this requires two measurements, there is an advantage that the temperature distribution can be observed in detail.
  • a display device includes at least one first pixel having a first drive transistor, a first initialization transistor for initializing the first drive transistor, and a second drive transistor. and a second initialization transistor that initializes the second drive transistor, and is connected to the first drive transistor through the first initialization transistor. a first initialization line connected to the second initialization transistor, a second initialization line connected to the second drive transistor through the second initialization transistor, a second initialization line connected to the second initialization line, and a gate a first temperature sensing transistor connected to the first initialization line.
  • the first pixel has a monitor transistor connected to the first drive transistor, and the display device is connected to the gate of the monitor transistor. and a switch transistor connected between the first temperature detection transistor and the second initialization line and having a gate connected to the monitor line. .
  • the gate potential of the first temperature detection transistor that switches from the non-active potential to the active potential is It is less than the gate potential of the switch transistor at which the switch transistor switches from off to on.
  • At least part of the period in which the gate potential of the first temperature detection transistor is the potential at the time of activation and the period in which the switch transistor is on are at least partially match.
  • the display device in any one of aspects 1 to 4, is connected to the second initialization line, and changes according to the magnitude of the current flowing through the second initialization line. It has a monitor circuit for output.
  • the monitor circuit performs the output when the writing transistor of the first pixel is off.
  • a display device is the display device according to any one of aspects 1 to 6, wherein the potential of the first initialization line is a first potential, the gate potential of the first temperature detection transistor being a non-active potential. and a second state in which the potential of the first initialization line is the second potential, the gate potential of the first temperature detecting transistor being the active potential.
  • the initialization line driver is connected to the gates of the first initialization transistor and the first temperature detection transistor.
  • the first potential is a potential for initializing the first drive transistor.
  • the initialization line driver does not perform an output that changes according to the magnitude of the current flowing through the first initialization line.
  • a display device is the display device according to any one of aspects 1 to 10, further comprising: a third driving transistor; and a third initialization transistor for initializing the third driving transistor. at least one pixel; a third initialization line connected to the third drive transistor through the third initialization transistor; A second temperature sensing transistor connected to the second initialization line.
  • the present invention is not limited to the above-described embodiments, but can be modified in various ways within the scope of the claims, and can be obtained by appropriately combining technical means disclosed in different embodiments. is also included in the technical scope of the present invention. Furthermore, new technical features can be formed by combining the technical means disclosed in each embodiment.

Abstract

表示装置の主要部（１０１）は、第２初期化ライン（Ｎ（ｊ＋１））と接続されており、かつ、ゲートが第１初期化ライン（Ｎ（ｊ））と接続されている第１温度検出用トランジスタ（Ｔ６ａ）を備えている。

Description

表示装置
　本発明は、表示装置に関する。
　ＯＬＥＤ（有機発光ダイオード）表示装置では、１画素単位で、画素回路に設けられた駆動トランジスタの特性シフトを補償するために画素の温度を検出することが知られている。
　特許文献１には、画素回路および温度検出回路を有している画素を備えた発光装置が開示されている。
日本国特開２０１０－２２４２６２号
　特許文献１に開示されている発光装置は、温度検出回路の出力端に接続された読取線を備えている。この読取線は、画素の温度を検出しない発光装置においては不要なバスラインである。
　特許文献１に開示されている発光装置においては、画素の温度を検出しない発光装置においては不要なバスラインが設けられていることにより、設計の自由度が制限されている。
　本発明の一態様に係る表示装置は、第１駆動トランジスタと、前記第１駆動トランジスタを初期化する第１初期化トランジスタと、を有している第１画素を少なくとも１つと、第２駆動トランジスタと、前記第２駆動トランジスタを初期化する第２初期化トランジスタと、を有している第２画素を少なくとも１つと、前記第１初期化トランジスタを介して、前記第１駆動トランジスタと接続されている第１初期化ラインと、前記第２初期化トランジスタを介して、前記第２駆動トランジスタと接続されている第２初期化ラインと、前記第２初期化ラインと接続されており、かつ、ゲートが前記第１初期化ラインと接続されている第１温度検出用トランジスタとを備えている。
　本発明の一態様によれば、設計の自由度が高い表示装置を実現することができる。
本発明の各実施形態に係る表示装置の概略図である。 本発明の実施形態１に係る、表示装置の主要部の概略構成を示す回路図である。 出力回路の一例を示す回路図である。 ゲートライン、モニタライン、エミッションライン、データライン、第１初期化ライン、および第２初期化ラインの電位の一例を示すタイミングチャートである。 出力回路のスイッチのオンオフの一例を示すタイミングチャートである。 第１画素の温度を検出する手法の一例を説明するグラフである。 第１駆動トランジスタの電圧‐電流特性シフトの補償の一例を説明するグラフである。 本発明の実施形態２に係る、表示装置の主要部の概略構成を示す回路図である。 本発明の実施形態３に係る、表示装置の主要部の概略構成を示す回路図である。
　本発明を実施するための形態について、以下に説明する。なお、説明の便宜上、先に説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない場合がある。
　図１は、本発明の各実施形態に係る表示装置１００の概略図である。表示装置１００は、アクティブマトリクス型のＯＬＥＤ表示装置の一具体例である。表示装置１００は、表示制御回路１１０、表示部１２０、ソースドライバ１３０、ゲートドライバ４、モニタドライバ２３、およびエミッションドライバ５を備えている。
　ゲートドライバ４、モニタドライバ２３、およびエミッションドライバ５は、モノリシック化されていることが典型的であるが、モノリシック化されていない構成であってもよい。
　表示装置１００にはさらに、多数の画素２に共通の電源ラインＥＬＶＤＤおよびＥＬＶＳＳが設けられている。後述する各発光素子の駆動に関し、電源ラインＥＬＶＤＤの電位はハイレベル、電源ラインＥＬＶＳＳの電位はローレベルである。
　表示制御回路１１０は、補償処理部１１２および温度検出部１１３を有している。補償処理部１１２は、後述する駆動トランジスタおよび発光素子の劣化を補償するものである。温度検出部１１３は、画素２の温度を検出するものである。
　表示部１２０には、多数のデータラインＳ、および多数のデータラインＳと直交する多数のゲートラインＧが設けられている。表示部１２０には、多数のゲートラインＧと１対１に対応するように、多数のモニタラインＭが設けられている。表示部１２０には、多数のゲートラインＧと１対１に対応するように、多数のエミッションラインＥが設けられている。ゲートラインＧ、モニタラインＭ、およびエミッションラインＥは、表示部１２０において互いに平行であることが典型的である。
　表示部１２０には、データラインＳとゲートラインＧとの交差部分毎に、画素２が形成されている。多数の画素２は、マトリクス状に配置されている。１つの画素２は、表示装置１００における１画素に対応し、例えば、赤色、緑色、および青色のいずれかを発光する。さらに、１つの画素２またはある１行に沿って互いに隣接する複数の画素２からなる単位を、画素ユニット１とする。１つの画素ユニット１は、例えば、赤色、緑色、および青色のいずれかを発光するものであってもよいし、これらの２色以上の組み合わせからなる色を発光するものであってもよい。
　表示制御回路１１０は、表示制御回路１１０の外部から送られる、入力画像信号ＤＩＮおよびタイミング信号群（例：水平同期信号および垂直同期信号）ＴＧを受け取る。表示制御回路１１０は、データ信号ＤＡ、ソース制御信号ＳＣＴＬ、ゲート制御信号ＧＣＴＬ、モニタドライバ制御信号ＭＣＴＬ、およびエミッションドライバ制御信号ＥＣＴＬを出力する。ソース制御信号ＳＣＴＬは、ソースドライバ１３０の動作を制御するための信号である。ゲート制御信号ＧＣＴＬは、ゲートドライバ４の動作を制御するための信号である。モニタドライバ制御信号ＭＣＴＬは、モニタドライバ２３の動作を制御するための信号である。エミッションドライバ制御信号ＥＣＴＬは、エミッションドライバ５の動作を制御するための信号である。データ信号ＤＡは、画像表示用の信号であり、補償処理部１１２および温度検出部１１３がソースドライバ１３０から与えられるモニタデータＭＯに応じて、入力画像信号ＤＩＮに対して補償演算処理を施すことによって生成される。モニタデータＭＯは、駆動トランジスタの特性、発光素子の特性、および画素２の温度を求めるために必要なデータを含んでいる。
　ゲートドライバ４は、多数のゲートラインＧと接続されており、ゲート制御信号ＧＣＴＬに基づいて、各ゲートラインＧに対して走査信号を供給する。モニタドライバ２３は、多数のモニタラインＭと接続されており、モニタドライバ制御信号ＭＣＴＬに基づいて、各モニタラインＭに対してモニタ制御信号を供給する。エミッションドライバ５は、多数のエミッションラインＥと接続されており、エミッションドライバ制御信号ＥＣＴＬに基づいて、各エミッションラインＥに対してエミッション制御信号を供給する。
　ソースドライバ１３０は、出力部１３３を有している。出力部１３３は、多数のデータラインＳに対して１対１に対応するように接続された、多数の出力回路３３０１を有している。出力回路３３０１は、データ信号ＤＡに基づいて、自身に接続されたデータラインＳに対して輝度信号を供給する。出力回路３３０１は、ソース制御信号ＳＣＴＬに基づいて動作し、自身に接続されたデータラインＳに流れる電流を測定する。
　表示部１２０には、多数の初期化ラインＮが設けられている。初期化ラインＮとゲートラインＧとの交差部分毎に、画素ユニット１が形成されている。データラインＳおよび初期化ラインＮは、表示部１２０において互いに平行であることが典型的である。
　出力部１３３は、多数の初期化ラインＮに対して１対１に対応するように接続された、多数の出力回路３３０２を有している。出力回路３３０２は、ソース制御信号ＳＣＴＬに基づいて動作し、自身に接続された初期化ラインＮの電位を制御する初期化ラインドライバとしての機能を有している。出力回路３３０２は、ソース制御信号ＳＣＴＬに基づいて動作し、自身に接続された初期化ラインＮに流れる電流を測定するモニタ回路としての機能を有している。
　表示部１２０は、温度検出回路３を有している。多数の画素ユニット１のうち対応する２つに対して、１つの温度検出回路３が設けられている。温度検出回路３は、これら２つの画素ユニット１のいずれかの画素２の温度を検出するために必要なものである。
　表示装置１００において、出力回路３３０１は、多数のデータラインＳ毎に設けられているが、２つ以上のデータラインＳに共通に設けられていてもよい。表示装置１００において、出力回路３３０２は、多数の初期化ラインＮ毎に設けられているが、２つ以上の初期化ラインＮに共通に設けられていてもよい。
　〔実施形態１〕
　図２は、本発明の実施形態１に係る、表示装置１００の主要部１０１の概略構成を示す回路図である。主要部１０１は、第１画素ユニット１ａ、第２画素ユニット１ｂ、第１温度検出回路３ａ、およびその周囲を示したものである。第１画素ユニット１ａおよび第２画素ユニット１ｂの各々は、多数の画素ユニット１のうちの１つである。第１温度検出回路３ａは、１つの温度検出回路３である。
　第１画素ユニット１ａは、少なくとも１つ（ここでは１つ）の第１画素２ａを有している。第１画素ユニット１ａは、マトリクス状に配置された多数の画素ユニット１におけるｉ行目かつｊ列目に配置されているものとする。第１画素２ａは、第１書き込みトランジスタＴ１ａ、第１駆動トランジスタＴ２ａ、第１モニタトランジスタＴ３ａ、第１エミッショントランジスタＴ４ａ、第１初期化トランジスタＴ５ａ、第１コンデンサＣａ、および第１発光素子ＥＬａを有している。第１画素２ａに含まれるトランジスタの各々は例えば、ｎチャネル型のＭＯＳＦＥＴである。
　第１書き込みトランジスタＴ１ａのゲートおよび第１初期化トランジスタＴ５ａのゲートは、第１画素ユニット１ａに対応するｉ行目のゲートラインＧ（ｉ）と接続されている。第１書き込みトランジスタＴ１ａは、第１画素ユニット１ａに対応するｊ列目のデータラインＳ（ｊ）と、第１駆動トランジスタＴ２ａのゲートとの間に接続されている。第１初期化トランジスタＴ５ａは、第１駆動トランジスタＴ２ａと、第１画素ユニット１ａに対応する第１初期化ラインＮ（ｊ）との間に接続されている。第１初期化ラインＮ（ｊ）は、ｊ列目の初期化ラインＮでもある。第１初期化トランジスタＴ５ａは、自身がオンすることによって、第１駆動トランジスタＴ２ａのソースを第１初期化ラインＮ（ｊ）と接続することで、第１駆動トランジスタＴ２ａのソース電位を第１初期化ラインＮ（ｊ）の電位とする（第１駆動トランジスタを初期化する）ものである。
　第１駆動トランジスタＴ２ａのゲートは、第１書き込みトランジスタＴ１ａを介して、データラインＳ（ｊ）と接続されている。第１駆動トランジスタＴ２ａは、電源ラインＥＬＶＤＤと、第１エミッショントランジスタＴ４ａとの間に接続されている。
　第１モニタトランジスタＴ３ａのゲートは、第１画素ユニット１ａに対応するｉ行目のモニタラインＭ（ｉ）と接続されている。第１モニタトランジスタＴ３ａは、データラインＳ（ｊ）と、第１駆動トランジスタＴ２ａとの間に接続されている。
　第１エミッショントランジスタＴ４ａのゲートは、第１画素ユニット１ａに対応するｉ行目のエミッションラインＥ（ｉ）と接続されている。第１エミッショントランジスタＴ４ａは、第１駆動トランジスタＴ２ａと、第１発光素子ＥＬａのアノードとの間に接続されている。
　第１発光素子ＥＬａのアノードは、第１エミッショントランジスタＴ４ａと接続されている。第１発光素子ＥＬａのカソードは、電源ラインＥＬＶＳＳと接続されている。第１コンデンサＣａの一端は、第１書き込みトランジスタＴ１ａと、第１駆動トランジスタＴ２ａのゲートとの間に接続されている。第１コンデンサＣａの他端は、第１駆動トランジスタＴ２ａと、第１モニタトランジスタＴ３ａとの間に接続されている。
　第２画素ユニット１ｂは、少なくとも１つ（ここでは１つ）の第２画素２ｂを有している。第２画素ユニット１ｂは、マトリクス状に配置された多数の画素ユニット１におけるｉ行目かつ（ｊ＋１）列目に配置されているものとする。第２画素２ｂは、第２書き込みトランジスタＴ１ｂ、第２駆動トランジスタＴ２ｂ、第２モニタトランジスタＴ３ｂ、第２エミッショントランジスタＴ４ｂ、第２初期化トランジスタＴ５ｂ、第２コンデンサＣｂ、および第２発光素子ＥＬｂを有している。第２画素２ｂに含まれるトランジスタの各々は例えば、ｎチャネル型のＭＯＳＦＥＴである。
　第２書き込みトランジスタＴ１ｂのゲートおよび第２初期化トランジスタＴ５ｂのゲートは、第２画素ユニット１ｂに対応するゲートラインＧ（ｉ）と接続されている。第２書き込みトランジスタＴ１ｂは、第２画素ユニット１ｂに対応する（ｊ＋１）列目のデータラインＳ（ｊ＋１）と、第２駆動トランジスタＴ２ｂのゲートとの間に接続されている。第２初期化トランジスタＴ５ｂは、第２駆動トランジスタＴ２ｂと、第２画素ユニット１ｂに対応する第２初期化ラインＮ（ｊ＋１）との間に接続されている。第２初期化ラインＮ（ｊ＋１）は、（ｊ＋１）列目の初期化ラインＮでもある。第２初期化トランジスタＴ５ｂは、自身がオンすることによって、第２駆動トランジスタＴ２ｂのソースを第２初期化ラインＮ（ｊ＋１）と接続することで、第２駆動トランジスタＴ２ｂのソース電位を第２初期化ラインＮ（ｊ＋１）の電位とする（第２駆動トランジスタを初期化する）ものである。
　第２駆動トランジスタＴ２ｂのゲートは、第２書き込みトランジスタＴ１ｂを介して、データラインＳ（ｊ＋１）と接続されている。第２駆動トランジスタＴ２ｂは、電源ラインＥＬＶＤＤと、第２エミッショントランジスタＴ４ｂとの間に接続されている。
　第２モニタトランジスタＴ３ｂのゲートは、第２画素ユニット１ｂに対応するモニタラインＭ（ｉ）と接続されている。第２モニタトランジスタＴ３ｂは、データラインＳ（ｊ＋１）と、第２駆動トランジスタＴ２ｂとの間に接続されている。
　第２エミッショントランジスタＴ４ｂのゲートは、第２画素ユニット１ｂに対応するエミッションラインＥ（ｉ）と接続されている。第２エミッショントランジスタＴ４ｂは、第２駆動トランジスタＴ２ｂと、第２発光素子ＥＬｂのアノードとの間に接続されている。
　第２発光素子ＥＬｂのアノードは、第２エミッショントランジスタＴ４ｂと接続されている。第２発光素子ＥＬｂのカソードは、電源ラインＥＬＶＳＳと接続されている。第２コンデンサＣｂの一端は、第２書き込みトランジスタＴ１ｂと、第２駆動トランジスタＴ２ｂのゲートとの間に接続されている。第２コンデンサＣｂの他端は、第２駆動トランジスタＴ２ｂと、第２モニタトランジスタＴ３ｂとの間に接続されている。
　第１温度検出回路３ａは、第１温度検出用トランジスタＴ６ａおよび第１スイッチトランジスタＴ７ａを有している。第１温度検出用トランジスタＴ６ａのゲートは、第１初期化ラインＮ（ｊ）と接続されている。第１温度検出用トランジスタＴ６ａは、電源ラインＥＬＶＤＤと、第２初期化ラインＮ（ｊ＋１）との間に接続されている。第１スイッチトランジスタＴ７ａのゲートは、第１画素ユニット１ａに対応するモニタラインＭ（ｉ）と接続されている。第１スイッチトランジスタＴ７ａは、第１温度検出用トランジスタＴ６ａと、第２初期化ラインＮ（ｊ＋１）との間に接続されている。換言すれば、第１温度検出用トランジスタＴ６ａは、第１スイッチトランジスタＴ７ａを介して、第２初期化ラインＮ（ｊ＋１）と接続されている。
　主要部１０１は、出力回路３３０１および出力回路３３０２を有している。データラインＳ（ｊ）およびＳ（ｊ＋１）のそれぞれに出力回路３３０１が接続されており、第１初期化ラインＮ（ｊ）および第２初期化ラインＮ（ｊ＋１）のそれぞれに出力回路３３０２が接続されている。
　図３は、出力回路３３０の一例を示す回路図である。出力回路３３０は、出力回路３３０１および出力回路３３０２のいずれか１つとして使用可能なものである。出力回路３３０は、オペアンプ７、コンデンサ８、スイッチ９～１１、および信号変換部１２を有している。オペアンプ７の反転入力端子は、出力回路３３０が接続される接続対象配線（第１初期化ラインＮ（ｊ）、第２初期化ラインＮ（ｊ＋１）、ならびにデータラインＳ（ｊ）およびＳ（ｊ＋１）のいずれか）と接続されている。オペアンプ７の非反転入力端子には、アナログ電圧Ｖｓが与えられる。コンデンサ８およびスイッチ９は、オペアンプ７の出力端子と当該接続対象配線との間に接続されている。スイッチ９～１１は、それぞれ、制御クロック信号Ｓｏ２、信号Ｓｏ１、および信号Ｓｏ０によってオンオフが切り替えられる。出力回路３３０は、積分回路によって構成されている。
　出力回路３３０は、制御クロック信号Ｓｏ２によってスイッチ９がオンとされると、オペアンプ７の出力端子と反転入力端子とが短絡される。これにより、オペアンプ７の出力端子および当該接続対象配線の電位が、アナログ電圧Ｖｓの電位と等しくなる。スイッチ９がオンである状態において、アナログ電圧Ｖｓの電位を変化させることにより、出力回路３３０は、アナログ電圧Ｖｓの電位に応じて当該接続対象配線の電位を制御する初期化ラインドライバとして機能することができる。主要部１０１においては、第１初期化ラインＮ（ｊ）および第２初期化ラインＮ（ｊ＋１）に接続された出力回路３３０２が、それぞれ、第１初期化ラインＮ（ｊ）の電位および第２初期化ラインＮ（ｊ＋１）の電位を制御する初期化ラインドライバとして機能する。
　出力回路３３０は、制御クロック信号Ｓｏ２によってスイッチ９がオフとされることによって、コンデンサ８の存在に起因して、当該接続対象配線に流れている電流の大きさに応じてオペアンプ７の出力端子の電位が変化する。オペアンプ７からの出力信号を、信号変換部１２への出力データとする。信号変換部１２は、オペアンプ７からの出力信号に対してＡＤ変換を施して、モニタデータＭＯとして出力する。こうして、出力回路３３０は、当該接続対象配線に流れる電流の大きさに応じて変化する出力を行うモニタ回路として機能することができる。主要部１０１においては、第２初期化ラインＮ（ｊ＋１）に接続された出力回路３３０２が、第２初期化ラインＮ（ｊ＋１）に流れる電流の大きさに応じて変化する出力を行うモニタ回路として機能する。主要部１０１においては、データラインＳ（ｊ）およびＳ（ｊ＋１）に接続された出力回路３３０１も、それぞれ、データラインＳ（ｊ）およびＳ（ｊ＋１）に流れる電流の大きさに応じて変化する出力を行うモニタ回路として機能する。
　スイッチ１０は、当該接続対象配線と、オペアンプ７の反転入力端子との間に接続されている。スイッチ１０は、出力回路３３０の出力データを確定させるときに、当該接続対象配線から出力回路３３０に電流が流れることを防ぐために設けられている。スイッチ１１は、一端が当該接続対象配線とスイッチ１０との間に接続されており、他端が図示しない電圧源と接続されている。スイッチ１１は、出力回路３３０の出力データのＡＤ変換時に、ソースドライバ側とパネルのバスラインとが切り離された時に当該バスラインを黒電圧（Ｖ０）およびフローティング（Ｈｉ－Ｚ）のいずれに固定するかを切り替えるものである。フローティングではバスラインにノイズが生じやすくなるので、万一表示に影響が出た場合に黒電圧に固定できるようにしている。出力回路３３０にスイッチ１１が設けられていることは必須でない。
　出力回路３３０の出力データは、モニタデータＭＯであり、表示制御回路１１０に送られる。
　当該接続対象配線が第２初期化ラインＮ（ｊ＋１）である場合、温度検出部１１３は、当該出力データの電流値と対応付けられた第１温度検出用トランジスタＴ６ａの特性を検出する。そして、温度検出部１１３が検出した特性を第１温度検出用トランジスタＴ６ａが呈する温度を、温度検出部１１３は第１画素２ａの温度として検出する。
　当該接続対象配線がデータラインＳ（ｊ）である場合、補償処理部１１２は、当該出力データの電流値から、第１駆動トランジスタＴ２ａの特性を検出することができる。当該接続対象配線がデータラインＳ（ｊ＋１）である場合、補償処理部１１２は、当該出力データの電流値から、第２駆動トランジスタＴ２ｂの特性を検出することができる。
　図４は、ゲートラインＧ（ｉ）、モニタラインＭ（ｉ）、エミッションラインＥ（ｉ）、データラインＳ、第１初期化ラインＮ（ｊ）、および第２初期化ラインＮ（ｊ＋１）の電位の一例を示すタイミングチャートである。
　表示期間ｔ０は、第１画素ユニット１ａにおける表示の１つ前に行われる表示の期間である。表示期間ｔ０においては、エミッションラインＥ（ｉ）の電位がハイレベルからローレベルに切り替えられ、ゲートラインＧ（ｉ）の電位およびモニタラインＭ（ｉ）の電位がローレベルである。換言すれば、表示期間ｔ０においては、第１エミッショントランジスタＴ４ａがオンからオフに切り替えられ、第１書き込みトランジスタＴ１ａ、第１モニタトランジスタＴ３ａ、第１初期化トランジスタＴ５ａ、および第１スイッチトランジスタＴ７ａがオフである。表示期間ｔ０において、データラインＳの電位は電位Ｖｄａｔａ（ｎ－１）である。電位Ｖｄａｔａ（ｎ－１）とは、表示期間ｔ０において表示が行われる画素または画素ユニットに対応するデータラインＳに、表示用のデータ信号が供給されていることに相当する電位である。表示期間ｔ０において、それぞれ対応する出力回路３３０により、第１初期化ラインＮ（ｊ）の電位および第２初期化ラインＮ（ｊ＋１）の電位は初期化電位である電位Ｖｉｎｉｔとされており、このとき第１温度検出用トランジスタＴ６ａのゲート電位は非活性時電位となっている。第１温度検出用トランジスタＴ６ａのゲート電位の活性時電位および非活性時電位は、第１温度検出用トランジスタＴ６ａのゲート電位が温度検出用の高電位である状態を活性時電位、当該高電位でない状態を非活性時電位としており、単なるスイッチ素子におけるオンオフとは若干概念が異なるものである。
　続いて、リセット期間ｔ１にて、ゲートラインＧ（ｉ）の電位がハイレベルとなる。換言すれば、リセット期間ｔ１にて、第１書き込みトランジスタＴ１ａおよび第１初期化トランジスタＴ５ａがオンとなる。リセット期間ｔ１において、データラインＳの電位は初期化電位Ｖｐｃである。リセット期間ｔ１においては、第１初期化トランジスタＴ５ａがオンすることによって第１駆動トランジスタＴ２ａのソースに蓄積された電荷を初期化しつつ、第１駆動トランジスタＴ２ａのゲートおよびソースに対して初期化電位Ｖｐｃの電圧を書き込む。
　続いて、基準電圧書き込み期間ｔ２にて、データラインＳの電位が、初期化電位Ｖｐｃから電位Ｖｒｅｆ＿ＴＦＴまで上がる。基準電圧書き込み期間ｔ２は、第１モニタトランジスタＴ３ａによるモニタ対象のトランジスタすなわち第１駆動トランジスタＴ２ａのゲートに対して、モニタ電圧を書き込む期間である。
　続いて、基準電圧書き込み期間ｔ２の終了時に、ゲートラインＧ（ｉ）の電位がローレベルとなる。換言すれば、基準電圧書き込み期間ｔ２の終了時に、第１書き込みトランジスタＴ１ａおよび第１初期化トランジスタＴ５ａがオフとなる。
　続いて、ライン充電電流安定化期間ｔ３および測定期間ｔ４の間、モニタラインＭ（ｉ）の電位がハイレベルとなる。換言すれば、ライン充電電流安定化期間ｔ３および測定期間ｔ４の間、第１モニタトランジスタＴ３ａおよび第１スイッチトランジスタＴ７ａがオンとなる。ライン充電電流安定化期間ｔ３にて、データラインＳの電位を、電位Ｖｒｅｆ＿ＴＦＴから電位Ｖｍ＿ＴＦＴまで下げる。ライン充電電流安定化期間ｔ３および測定期間ｔ４の間、第１初期化ラインＮ（ｊ）に接続された出力回路３３０２は、第１初期化ラインＮ（ｊ）の電位を電位Ｖｒｅｆ＿ｔｅｍｐまで上げる。同じく第２初期化ラインＮ（ｊ＋１）の電位は、電位Ｖｉｎｉｔから電位Ｖｍ＿ｔｅｍｐまで変化させる。第１初期化ラインＮ（ｊ）の電位が電位Ｖｒｅｆ＿ｔｅｍｐまで上がり、第２初期化ラインＮ（ｊ＋１）の電位が電位Ｖｍ＿ｔｅｍｐに変化すると、第１スイッチトランジスタＴ７ａを介して、第１温度検出用トランジスタＴ６ａのゲート電位が電位Ｖｒｅｆ＿ｔｅｍｐとなり、第１温度検出用トランジスタＴ６ａのソース電位が電位Ｖｍ＿ｔｅｍｐとなり、それに応じた電流が流れる。すなわち、第１温度検出用トランジスタＴ６ａのゲート－ソース間電圧は、電位Ｖｒｅｆ＿ｔｅｍｐ－電位Ｖｍ＿ｔｅｍｐになり、それに応じた電流が流れることになる。ライン充電電流安定化期間ｔ３において、第２初期化ラインＮ（ｊ＋１）もソースドライバ１３０自体が電位Ｖｍ＿ｔｅｍｐに対応する電圧を出力する。その状態で、測定期間ｔ４においてスイッチ９を開くことで、電源ラインＥＬＶＤＤ→第１温度検出用トランジスタＴ６ａ→第１スイッチトランジスタＴ７ａの経路で、第１温度検出用トランジスタＴ６ａで設定された電流が流れてきて、その電流をモニタする。
　ライン充電電流安定化期間ｔ３においては、データラインＳをモニタ電圧として、第１モニタトランジスタＴ３ａをオンとする。これにより、ライン充電電流安定化期間ｔ３においては、第１駆動トランジスタＴ２ａ、第１モニタトランジスタＴ３ａ、データラインＳ（ｊ）、データラインＳ（ｊ）に接続された出力回路３３０１の順に電流が流れる。
　ライン充電電流安定化期間ｔ３においては、第２初期化ラインＮ（ｊ＋１）をモニタ電圧として、第１温度検出用トランジスタＴ６ａのゲート電位を活性時電位とし、第１スイッチトランジスタＴ７ａをオンとする。これにより、ライン充電電流安定化期間ｔ３においては、第１温度検出用トランジスタＴ６ａ、第１スイッチトランジスタＴ７ａ、第２初期化ラインＮ（ｊ＋１）、第２初期化ラインＮ（ｊ＋１）に接続された出力回路３３０２の順に電流が流れる。
　続いて、測定期間ｔ４の終了時に、モニタラインＭ（ｉ）の電位がローレベルとなる。換言すれば、測定期間ｔ４の終了時に、第１モニタトランジスタＴ３ａおよび第１スイッチトランジスタＴ７ａがオフとなる。
　続いて、ＡＤ変換期間ｔ５にて、第１初期化ラインＮ（ｊ）に接続された出力回路３３０２は、第１初期化ラインＮ（ｊ）の電位を電位Ｖｒｅｆ＿ｔｅｍｐから電位Ｖｉｎｉｔまで下げる。これにより、第１温度検出用トランジスタＴ６ａに電流が流れない。第２初期化ラインＮ（ｊ＋１）の電位も、電位Ｖｍ＿ｔｅｍｐから電位Ｖｉｎｉｔまで変化させる。
　測定期間ｔ４およびＡＤ変換期間ｔ５は、データラインＳから出力回路３３０１に流れる電流が安定したところで、出力回路３３０１によって当該電流を測定し、読み出し可能なようにＡＤ変換を行う期間である。図３およびその説明を参照すると、データラインＳ（ｊ）に接続された出力回路３３０１の出力データから、第１駆動トランジスタＴ２ａの特性を検出することができる。
　測定期間ｔ４およびＡＤ変換期間ｔ５は、第２初期化ラインＮ（ｊ＋１）から出力回路３３０２に流れる電流が安定したところで、出力回路３３０２によって当該電流を測定し、読み出し可能なようにＡＤ変換を行う期間である。図３およびその説明を参照すると、第２初期化ラインＮ（ｊ＋１）に接続された出力回路３３０２の出力データから、第１温度検出用トランジスタＴ６ａの特性を検出することができる。
　続いて、データ書き込み期間ｔ６にて、ゲートラインＧ（ｉ）の電位がハイレベルとなり、その後、エミッションラインＥ（ｉ）の電位がハイレベルとなる。換言すれば、データ書き込み期間ｔ６にて、第１書き込みトランジスタＴ１ａおよび第１初期化トランジスタＴ５ａがオンとなり、その後、第１エミッショントランジスタＴ４ａがオンとなる。データ書き込み期間ｔ６において、データラインＳの電位は電位Ｖｄａｔａ（ｎ）である。電位Ｖｄａｔａ（ｎ）とは、データラインＳ（ｊ）に、表示用のデータ信号が供給されていることに相当する電位である。
　このように、主要部１０１においては、第１駆動トランジスタＴ２ａの特性と併せて、第１温度検出用トランジスタＴ６ａの特性を検出することができる。
　図５は、出力回路３３０のスイッチ９～１１のオンオフの一例を示すタイミングチャートである。スイッチ９～１１のオンオフは、それぞれ、制御クロック信号Ｓｏ２、信号Ｓｏ１、および信号Ｓｏ０のハイレベルおよびローレベルに対応する。
　第１初期化ラインＮ（ｊ）に接続された出力回路３３０２において、スイッチ９および１０は常にオンであり、スイッチ１１は常にオフである（図５中、３３０２（Ｎ（ｊ））参照）。
　第２初期化ラインＮ（ｊ＋１）に接続された出力回路３３０２において、スイッチ９～１１のオンオフはそれぞれ以下のとおりである。スイッチ９は、測定期間ｔ４開始からＡＤ変換期間ｔ５終了までの間においてオフであり、その他の期間においてオンである。スイッチ１０は、ＡＤ変換期間ｔ５においてオフであり、その他の期間においてオンである。スイッチ１１は、ＡＤ変換期間ｔ５においてオンであり、その他の期間においてオフである（図５中、３３０２（Ｎ（ｊ＋１））参照）。
　データラインＳに接続された出力回路３３０１において、スイッチ９～１１のオンオフはそれぞれ以下のとおりである。スイッチ９は、測定期間ｔ４開始からＡＤ変換期間ｔ５終了までの間においてオフであり、その他の期間においてオンである。スイッチ１０は、ＡＤ変換期間ｔ５においてオフであり、その他の期間においてオンである。スイッチ１１は、ＡＤ変換期間ｔ５においてオンであり、その他の期間においてオフである（図５中、３３０１（Ｓ）参照）。
　図６は、第１画素２ａの温度を検出する手法の一例を説明するグラフである。図６において、横軸は第１温度検出用トランジスタＴ６ａのゲート－ソース間電圧、縦軸は第１温度検出用トランジスタＴ６ａに流れる電流を示している。図６によれば、第１温度検出用トランジスタＴ６ａの特性の候補１８～２２が存在している。候補１８～２２の相違は、第１画素２ａの温度の相違と対応する。主要部１０１においては、第１温度検出用トランジスタＴ６ａのゲート－ソース間電圧が電位Ｖｒｅｆ＿ｔｅｍｐ－電位Ｖｍ＿ｔｅｍｐであるときに第１温度検出用トランジスタＴ６ａに流れる電流の大きさを検出する。この検出に、第２初期化ラインＮ（ｊ＋１）、および第２初期化ラインＮ（ｊ＋１）に接続された出力回路３３０２が用いられる。そして、第１温度検出用トランジスタＴ６ａのゲート－ソース間電圧が電位Ｖｒｅｆ＿ｔｅｍｐ－電位Ｖｍ＿ｔｅｍｐであるときの第１温度検出用トランジスタＴ６ａに流れる電流の大きさを、候補１８～２２のいずれかに当てはめることにより、第１画素２ａの温度を検出することができる。例えば、第１温度検出用トランジスタＴ６ａのゲート－ソース間電圧が電位Ｖｒｅｆ＿ｔｅｍｐ－電位Ｖｍ＿ｔｅｍｐであるときに第１温度検出用トランジスタＴ６ａに流れる電流の大きさが電流Ｉｃである場合、候補２２に対応する第１画素２ａの温度を、第１画素２ａの温度として検出することができる。なお、第１温度検出用トランジスタＴ６ａの特性の候補の数が少ない場合には、線形補間により、既存の候補から新たな候補を作成してもよい。
　図７は、第１駆動トランジスタＴ２ａの電圧‐電流特性シフトの補償の一例を説明するグラフである。図７において、横軸は電圧、縦軸は電流を示している。
　第１画素２ａに関し、外部補償の仕組みとしては、第１駆動トランジスタＴ２ａの特性をモニタして、その結果に合わせて目標となる電流が流れるデータ電圧（第１駆動トランジスタＴ２ａのゲート電位）を決めることになる。図７で言うと、いくつかのモニタ電圧でモニタを行ってその時に測定された電流の値から、第１駆動トランジスタＴ２ａにおける現在の劣化が特性候補１３～１７のどの電流－電圧特性になっているのかを求めることになる。第１駆動トランジスタＴ２ａの電流－電圧特性がわかれば、表示の際に必要なデータに応じて第１発光素子２０ａに流す電流が決まるので、それに応じた第１駆動トランジスタＴ２ａのゲート電位が決まる。前記は基準温度での考え方となるので、第１駆動トランジスタＴ２ａの温度特性を加味する必要がある。その際は図７の劣化特性の電流－電圧特性カーブのセットが温度に応じて複数枚あると考える。そこで、外部の温度センサー等の温度情報をもとに、どの電流－電圧特性カーブのセットを使用するのかを決定することになる。それにより、現在の第１駆動トランジスタＴ２ａの劣化特性が分かるため、第１駆動トランジスタＴ２ａに対して必要な電流を流すためのデータ電圧を決めることができる。また、第１発光素子２０ａの電流特性についても温度特性があるので、実際には表示に必要なデータから第１発光素子２０ａに流す電流を決める時にも温度情報を使って電流を決定する。第１画素２ａ以外の各画素２に関しても同様である。
　主要部１０１によれば、温度検出回路３ａの出力端に接続された読取線として、第１画素２ａの温度を検出しない表示装置においても必要な、第２初期化ラインＮ（ｊ＋１）を使用している。これにより、第１画素２ａの温度を検出しない表示装置においては不要なバスラインを設ける必要が無いので、設計の自由度が高い表示装置１００を実現することができる。
　第１スイッチトランジスタＴ７ａは、第１温度検出用トランジスタＴ６ａと第２初期化ラインＮ（ｊ＋１）との間に接続されており、かつ、ゲートがモニタラインＭ（ｉ）と接続されている。第１スイッチトランジスタＴ７ａを設けることによって、第１温度検出用トランジスタＴ６ａ自体のゲート電位の活性時電位および非活性時電位とは別に、第１温度検出用トランジスタＴ６ａと第２初期化ラインＮ（ｊ＋１）との導通および非導通を制御することができる。これは、１列の画素ユニット１から、温度検出対象の画素２を選択することに好適である。第１初期化ラインＮ（ｊ）は、第１画素ユニット１ａと同列に属する全ての画素ユニット１に対して共通であることが一般的である。このため、第１初期化ラインＮ（ｊ）が第１温度検出用トランジスタＴ６ａのゲート電位を活性時電位とさせる場合、意図せずに、第１画素ユニット１ａと同列に属する全ての画素ユニット１に対応する温度検出用トランジスタのゲート電位が活性時電位とされる。この場合、第１スイッチトランジスタＴ７ａをオンとし、他のスイッチトランジスタをオフとすることにより、第１温度検出用トランジスタＴ６ａのみを選択的に第２初期化ラインＮ（ｊ＋１）と導通させることができる。但し、第１温度検出用トランジスタＴ６ａ自体のゲート電位の活性時電位および非活性時電位によっても、第１温度検出用トランジスタＴ６ａと第２初期化ラインＮ（ｊ＋１）との導通および非導通を最低限制御することは可能である。従って、主要部１０１において第１スイッチトランジスタＴ７ａが設けられていることは必須でない。
　第１スイッチトランジスタＴ７ａは、第１温度検出用トランジスタＴ６ａと第２初期化ラインＮ（ｊ＋１）との導通および非導通を切り替えるスイッチとして機能するものである。このため、第１スイッチトランジスタＴ７ａは、第１温度検出用トランジスタＴ６ａより十分大きなゲート電位でオンオフが切り替えられるものであってもよい。つまり、第１温度検出用トランジスタＴ６ａのゲート電位が非活性時電位から活性時電位に切り替わる第１温度検出用トランジスタＴ６ａのゲート電位は、第１スイッチトランジスタＴ７ａがオフからオンに切り替わる第１スイッチトランジスタＴ７ａのゲート電位より小さくてもよい。これは、図４に示したタイミングチャートにおいて、電位Ｖｒｅｆ＿ｔｅｍｐが、モニタラインＭ（ｉ）の電位におけるハイレベルの電位より小さいことに相当する。
　第１温度検出用トランジスタＴ６ａのゲート電位が活性時電位となる期間と、第１スイッチトランジスタＴ７ａがオンとなる期間とが略一致（少なくとも一部が一致）している。これは、図４に示したタイミングチャートにおける、モニタラインＭ（ｉ）の電位がハイレベルであり、かつ、第１初期化ラインＮ（ｊ）の電位が電位Ｖｒｅｆ＿ｔｅｍｐである、ライン充電電流安定化期間ｔ３および測定期間ｔ４の大部分に相当する。
　第２初期化ラインＮ（ｊ＋１）に接続された出力回路３３０２は、第２初期化ラインＮ（ｊ＋１）に流れる電流の大きさに応じて変化する出力を行うモニタ回路の機能を有している。
　一方、第１初期化ラインＮ（ｊ）に接続された出力回路３３０２は、第１状態と第２状態とを切り替える初期化ラインドライバの機能を有している。第１状態とは、第１初期化ラインＮ（ｊ）の電位が第１温度検出用トランジスタＴ６ａのゲート電位を非活性時電位とする電位Ｖｉｎｉｔ（第１電位）である状態である。第２状態とは、第１初期化ラインＮ（ｊ）の電位が第１温度検出用トランジスタＴ６ａのゲート電位を活性時電位とする電位Ｖｒｅｆ＿ｔｅｍｐ（第２電位）である状態である。
　第１温度検出用トランジスタＴ６ａ自体は、既知の温度特性を持っており、温度により同じゲート－ソース間電圧でも流れる電流が異なるため、モニタした当該電流の値を温度に変換することができる。第１温度検出用トランジスタＴ６ａは表示装置１００の表示中に電流が流れないため、第１温度検出用トランジスタＴ６ａの劣化は無視することができる。これにより、表示装置１００自身の発熱の影響を受けた第１画素２ａの温度をセンシングすることができ、それに対応した第１駆動トランジスタＴ２ａの特性の補正および表示用の各種電流値の補正を行うことができる。
　〔実施形態２〕
　図８は、本発明の実施形態２に係る、表示装置１００の主要部１０２の概略構成を示す回路図である。主要部１０２は、第１画素ユニット１ａ、第２画素ユニット１ｂ、第１温度検出回路３ａ、およびその周囲を示したものである。
　主要部１０２において、第１画素ユニット１ａは、３つの第１画素２ａを有している。ゲートラインＧ（ｉ）、モニタラインＭ（ｉ）、エミッションラインＥ（ｉ）、および第１初期化ラインＮ（ｊ）については、３つの第１画素２ａで共通の配線が用いられており、データラインＳ（ｊ）については、第１画素２ａ毎に設けられている。３つの第１画素２ａは例えば、それぞれ、赤色を発光する画素、緑色を発光する画素、および青色を発光する画素である。
　主要部１０２において、第２画素ユニット１ｂは、３つの第２画素２ｂを有している。ゲートラインＧ（ｉ）、モニタラインＭ（ｉ）、エミッションラインＥ（ｉ）、および第２初期化ラインＮ（ｊ＋１）については、３つの第２画素２ｂで共通の配線が用いられており、データラインＳ（ｊ＋１）については、第２画素２ｂ毎に設けられている。３つの第２画素２ｂは例えば、それぞれ、赤色を発光する画素、緑色を発光する画素、および青色を発光する画素である。
　このように、第１画素２ａおよび第２画素２ｂの各々は、１つに限定されず、２つ以上であってもよい。
　〔実施形態３〕
　図９は、本発明の実施形態３に係る、表示装置１００の主要部１０３の概略構成を示す回路図である。主要部１０３は、第１画素ユニット１ａ、第２画素ユニット１ｂ、第３画素ユニット１ｃ、第１温度検出回路３ａ、第２温度検出回路３ｂ、およびその周囲を示したものである。第３画素ユニット１ｃは、多数の画素ユニット１のうちの１つである。第２温度検出回路３ｂは、１つの温度検出回路３である。
　主要部１０３は、主要部１０２の構成に加え、第３画素ユニット１ｃおよび第２温度検出回路３ｂを有している。
　第３画素ユニット１ｃは、少なくとも１つ（ここでは３つ）の第３画素２ｃを有している。第３画素ユニット１ｃは、マトリクス状に配置された多数の画素ユニット１におけるｉ行目かつ（ｊ＋２）列目に配置されているものとする。第３画素２ｃは、第３書き込みトランジスタＴ１ｃ、第３駆動トランジスタＴ２ｃ、第３モニタトランジスタＴ３ｃ、第３エミッショントランジスタＴ４ｃ、第３初期化トランジスタＴ５ｃ、第３コンデンサＣｃ、および第３発光素子ＥＬｃを有している。第３画素２ｃに含まれるトランジスタの各々は例えば、ｎチャネル型のＭＯＳＦＥＴである。
　第３書き込みトランジスタＴ１ｃのゲートおよび第３初期化トランジスタＴ５ｃのゲートは、第３画素ユニット１ｃに対応するゲートラインＧ（ｉ）と接続されている。第３書き込みトランジスタＴ１ｃは、第３画素ユニット１ｃに対応する（ｊ＋２）列目のデータラインＳ（ｊ＋２）と、第３駆動トランジスタＴ２ｃのゲートとの間に接続されている。第３初期化トランジスタＴ５ｃは、第３駆動トランジスタＴ２ｃと、第３画素ユニット１ｃに対応する第３初期化ラインＮ（ｊ＋２）との間に接続されている。第３初期化ラインＮ（ｊ＋２）は、（ｊ＋２）列目の初期化ラインＮでもある。第３初期化トランジスタＴ５ｃは、自身がオンすることによって、第３駆動トランジスタＴ２ｃのソースを第３初期化ラインＮ（ｊ＋２）と接続することで、第３駆動トランジスタＴ２ｃのソース電位を第３初期化ラインＮ（ｊ＋２）の電位とする（第３駆動トランジスタを初期化する）ものである。
　第３駆動トランジスタＴ２ｃのゲートは、第３書き込みトランジスタＴ１ｃを介して、データラインＳ（ｊ＋２）と接続されている。第３駆動トランジスタＴ２ｃは、電源ラインＥＬＶＤＤと、第３エミッショントランジスタＴ４ｃとの間に接続されている。
　第３モニタトランジスタＴ３ｃのゲートは、第３画素ユニット１ｃに対応するモニタラインＭ（ｉ）と接続されている。第３モニタトランジスタＴ３ｃは、データラインＳ（ｊ＋２）と、第３駆動トランジスタＴ２ｃとの間に接続されている。
　第３エミッショントランジスタＴ４ｃのゲートは、第３画素ユニット１ｃに対応するエミッションラインＥ（ｉ）と接続されている。第３エミッショントランジスタＴ４ｃは、第３駆動トランジスタＴ２ｃと、第３発光素子ＥＬｃのアノードとの間に接続されている。
　第３発光素子ＥＬｃのアノードは、第３エミッショントランジスタＴ４ｃと接続されている。第３発光素子ＥＬｃのカソードは、電源ラインＥＬＶＳＳと接続されている。第３コンデンサＣｃの一端は、第３書き込みトランジスタＴ１ｃと、第３駆動トランジスタＴ２ｃのゲートとの間に接続されている。第３コンデンサＣｃの他端は、第３駆動トランジスタＴ２ｃと、第３モニタトランジスタＴ３ｃとの間に接続されている。
　第２温度検出回路３ｂは、第２温度検出用トランジスタＴ６ｂおよび第２スイッチトランジスタＴ７ｂを有している。第２温度検出用トランジスタＴ６ｂのゲートは、第２初期化ラインＮ（ｊ＋１）と接続されている。第２温度検出用トランジスタＴ６ｂは、電源ラインＥＬＶＤＤと、第３初期化ラインＮ（ｊ＋２）との間に接続されている。第２スイッチトランジスタＴ７ｂのゲートは、第２画素ユニット１ｂに対応するモニタラインＭ（ｉ）と接続されている。第２スイッチトランジスタＴ７ｂは、第２温度検出用トランジスタＴ６ｂと、第３初期化ラインＮ（ｊ＋２）との間に接続されている。換言すれば、第２温度検出用トランジスタＴ６ｂは、第２スイッチトランジスタＴ７ｂを介して、第３初期化ラインＮ（ｊ＋２）と接続されている。
　データラインＳ（ｊ＋２）に出力回路３３０１が接続されており、第３初期化ラインＮ（ｊ＋２）に出力回路３３０２が接続されている。
　主要部１０３においては、第１画素ユニット１ａ、第２画素ユニット１ｂ、第１温度検出回路３ａ、およびそれらの周囲の関係と、第２画素ユニット１ｂ、第３画素ユニット１ｃ、第２温度検出回路３ｂ、およびそれらの周囲の関係とが同様となっている。このため、主要部１０３においては、第１温度検出回路３ａを用いて第１画素２ａの温度を検出することと同様の要領で、第２温度検出回路３ｂを用いて第２画素２ｂの温度を検出することができる。
　すなわち、表示装置１００は、第３駆動トランジスタＴ２ｃと、第３駆動トランジスタＴ２ｃを初期化する第３初期化トランジスタＴ５ｃと、を有している第３画素２ｃを少なくとも１つと、第３初期化トランジスタＴ５ｃを介して、第３駆動トランジスタＴ２ｃと接続されている第３初期化ラインＮ（ｊ＋２）と、第３初期化ラインＮ（ｊ＋２）と接続されており、かつ、ゲートが第２初期化ラインＮ（ｊ＋１）と接続されている第２温度検出用トランジスタＴ６ｂとを備えていてもよい。これにより、２回測定が必要にはなるが、細かく温度分布を見ることができるというメリットがある。
　〔まとめ〕
　本発明の態様１に係る表示装置は、第１駆動トランジスタと、前記第１駆動トランジスタを初期化する第１初期化トランジスタと、を有している第１画素を少なくとも１つと、第２駆動トランジスタと、前記第２駆動トランジスタを初期化する第２初期化トランジスタと、を有している第２画素を少なくとも１つと、前記第１初期化トランジスタを介して、前記第１駆動トランジスタと接続されている第１初期化ラインと、前記第２初期化トランジスタを介して、前記第２駆動トランジスタと接続されている第２初期化ラインと、前記第２初期化ラインと接続されており、かつ、ゲートが前記第１初期化ラインと接続されている第１温度検出用トランジスタとを備えている。
　本発明の態様２に係る表示装置は、前記態様１において、前記第１画素は、前記第１駆動トランジスタと接続されたモニタトランジスタを有しており、前記表示装置は、前記モニタトランジスタのゲートと接続されているモニタラインと、前記第１温度検出用トランジスタと前記第２初期化ラインとの間に接続されており、かつ、ゲートが前記モニタラインと接続されているスイッチトランジスタとを備えている。
　本発明の態様３に係る表示装置は、前記態様２において、前記第１温度検出用トランジスタのゲート電位が非活性時電位から活性時電位に切り替わる前記第１温度検出用トランジスタのゲート電位は、前記スイッチトランジスタがオフからオンに切り替わる前記スイッチトランジスタのゲート電位より小さい。
　本発明の態様４に係る表示装置は、前記態様２または３において、前記第１温度検出用トランジスタのゲート電位が活性時電位となる期間の少なくとも一部と、前記スイッチトランジスタがオンとなる期間の少なくとも一部とが一致している。
　本発明の態様５に係る表示装置は、前記態様１から４のいずれかにおいて、前記第２初期化ラインと接続されており、前記第２初期化ラインに流れる電流の大きさに応じて変化する出力を行うモニタ回路を備えている。
　本発明の態様６に係る表示装置は、前記態様５において、前記モニタ回路は、前記第１画素の書き込みトランジスタがオフのときに、前記出力を行う。
　本発明の態様７に係る表示装置は、前記態様１から６のいずれかにおいて、前記第１初期化ラインの電位が前記第１温度検出用トランジスタのゲート電位を非活性時電位とする第１電位である第１状態と、前記第１初期化ラインの電位が前記第１温度検出用トランジスタのゲート電位を活性時電位とする第２電位である第２状態とを切り替える初期化ラインドライバを備えている。
　本発明の態様８に係る表示装置は、前記態様７において、前記初期化ラインドライバは、前記第１初期化トランジスタ、および前記第１温度検出用トランジスタのゲートと接続されている。
　本発明の態様９に係る表示装置は、前記態様７または８において、前記第１電位は、前記第１駆動トランジスタを初期化するための電位である。
　本発明の態様１０に係る表示装置は、前記態様７から９のいずれかにおいて、前記初期化ラインドライバは、前記第１初期化ラインに流れる電流の大きさに応じて変化する出力を行わない。
　本発明の態様１１に係る表示装置は、前記態様１から１０のいずれかにおいて、第３駆動トランジスタと、前記第３駆動トランジスタを初期化する第３初期化トランジスタと、を有している第３画素を少なくとも１つと、前記第３初期化トランジスタを介して、前記第３駆動トランジスタと接続されている第３初期化ラインと、前記第３初期化ラインと接続されており、かつ、ゲートが前記第２初期化ラインと接続されている第２温度検出用トランジスタとを備えている。
　本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
２ａ　第１画素
２ｂ　第２画素
２ｃ　第３画素
１００　表示装置
１０１～１０３　表示装置の主要部
３３０、３３０１、３３０２　出力回路（モニタ回路、初期化ラインドライバ）
Ｍ（ｉ）　モニタライン
Ｎ（ｊ）　第１初期化ライン
Ｎ（ｊ＋１）　第２初期化ライン
Ｎ（ｊ＋２）　第３初期化ライン
Ｔ１ａ　第１書き込みトランジスタ（第１画素の書き込みトランジスタ）
Ｔ２ａ　第１駆動トランジスタ
Ｔ２ｂ　第２駆動トランジスタ
Ｔ２ｃ　第３駆動トランジスタ
Ｔ３ａ　第１モニタトランジスタ（モニタトランジスタ）
Ｔ５ａ　第１初期化トランジスタ
Ｔ５ｂ　第２初期化トランジスタ
Ｔ５ｃ　第３初期化トランジスタ
Ｔ６ａ　第１温度検出用トランジスタ
Ｔ６ｂ　第２温度検出用トランジスタ
Ｔ７ａ　第１スイッチトランジスタ（スイッチトランジスタ）

 

Claims (11)

  1. 　第１駆動トランジスタと、前記第１駆動トランジスタを初期化する第１初期化トランジスタと、を有している第１画素を少なくとも１つと、
    　第２駆動トランジスタと、前記第２駆動トランジスタを初期化する第２初期化トランジスタと、を有している第２画素を少なくとも１つと、
    　前記第１初期化トランジスタを介して、前記第１駆動トランジスタと接続されている第１初期化ラインと、
    　前記第２初期化トランジスタを介して、前記第２駆動トランジスタと接続されている第２初期化ラインと、
    　前記第２初期化ラインと接続されており、かつ、ゲートが前記第１初期化ラインと接続されている第１温度検出用トランジスタとを備えている表示装置。
  2. 　前記第１画素は、前記第１駆動トランジスタと接続されたモニタトランジスタを有しており、
    　前記表示装置は、
    　　前記モニタトランジスタのゲートと接続されているモニタラインと、
    　　前記第１温度検出用トランジスタと前記第２初期化ラインとの間に接続されており、かつ、ゲートが前記モニタラインと接続されているスイッチトランジスタとを備えている請求項１に記載の表示装置。
  3. 　前記第１温度検出用トランジスタのゲート電位が非活性時電位から活性時電位に切り替わる前記第１温度検出用トランジスタのゲート電位は、前記スイッチトランジスタがオフからオンに切り替わる前記スイッチトランジスタのゲート電位より小さい請求項２に記載の表示装置。
  4. 　前記第１温度検出用トランジスタのゲート電位が活性時電位となる期間の少なくとも一部と、前記スイッチトランジスタがオンとなる期間の少なくとも一部とが一致している請求項２または３に記載の表示装置。
  5. 　前記第２初期化ラインと接続されており、前記第２初期化ラインに流れる電流の大きさに応じて変化する出力を行うモニタ回路を備えている請求項１から４のいずれか１項に記載の表示装置。
  6. 　前記モニタ回路は、前記第１画素の書き込みトランジスタがオフのときに、前記出力を行う請求項５に記載の表示装置。
  7. 　前記第１初期化ラインの電位が前記第１温度検出用トランジスタのゲート電位を非活性時電位とする第１電位である第１状態と、前記第１初期化ラインの電位が前記第１温度検出用トランジスタのゲート電位を活性時電位とする第２電位である第２状態とを切り替える初期化ラインドライバを備えている請求項１から６のいずれか１項に記載の表示装置。
  8. 　前記初期化ラインドライバは、前記第１初期化トランジスタ、および前記第１温度検出用トランジスタのゲートと接続されている請求項７に記載の表示装置。
  9. 　前記第１電位は、前記第１駆動トランジスタを初期化するための電位である請求項７または８に記載の表示装置。
  10. 　前記初期化ラインドライバは、前記第１初期化ラインに流れる電流の大きさに応じて変化する出力を行わない請求項７から９のいずれか１項に記載の表示装置。
  11. 　第３駆動トランジスタと、前記第３駆動トランジスタを初期化する第３初期化トランジスタと、を有している第３画素を少なくとも１つと、
    　前記第３初期化トランジスタを介して、前記第３駆動トランジスタと接続されている第３初期化ラインと、
    　前記第３初期化ラインと接続されており、かつ、ゲートが前記第２初期化ラインと接続されている第２温度検出用トランジスタとを備えている請求項１から１０のいずれか１項に記載の表示装置。
PCT/JP2021/031022 2021-08-24 2021-08-24 表示装置 WO2023026369A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/031022 WO2023026369A1 (ja) 2021-08-24 2021-08-24 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/031022 WO2023026369A1 (ja) 2021-08-24 2021-08-24 表示装置

Publications (1)

Publication Number Publication Date
WO2023026369A1 true WO2023026369A1 (ja) 2023-03-02

Family

ID=85321846

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/031022 WO2023026369A1 (ja) 2021-08-24 2021-08-24 表示装置

Country Status (1)

Country Link
WO (1) WO2023026369A1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007316356A (ja) * 2006-05-26 2007-12-06 Sony Corp 画像表示装置
JP2008181008A (ja) * 2007-01-25 2008-08-07 Sony Corp 温度検出装置、ｅｌパネル、ｅｌ表示装置、電子機器、温度検出方法及びコンピュータプログラム
JP2009075320A (ja) * 2007-09-20 2009-04-09 Sony Corp 表示装置、表示駆動方法
JP2009080252A (ja) * 2007-09-26 2009-04-16 Sony Corp 表示装置、表示駆動方法
JP2009300285A (ja) * 2008-06-13 2009-12-24 Panasonic Corp 温度検知方法及び有機ｅｌ表示装置
JP2012252216A (ja) * 2011-06-03 2012-12-20 Renesas Electronics Corp パネル表示装置のデータドライバ
JP2015043041A (ja) * 2013-08-26 2015-03-05 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 電気光学装置
US20190156716A1 (en) * 2017-11-23 2019-05-23 Silicon Works Co., Ltd. Display driving device
KR20200074739A (ko) * 2018-12-17 2020-06-25 엘지디스플레이 주식회사 유기발광 표시장치

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007316356A (ja) * 2006-05-26 2007-12-06 Sony Corp 画像表示装置
JP2008181008A (ja) * 2007-01-25 2008-08-07 Sony Corp 温度検出装置、ｅｌパネル、ｅｌ表示装置、電子機器、温度検出方法及びコンピュータプログラム
JP2009075320A (ja) * 2007-09-20 2009-04-09 Sony Corp 表示装置、表示駆動方法
JP2009080252A (ja) * 2007-09-26 2009-04-16 Sony Corp 表示装置、表示駆動方法
JP2009300285A (ja) * 2008-06-13 2009-12-24 Panasonic Corp 温度検知方法及び有機ｅｌ表示装置
JP2012252216A (ja) * 2011-06-03 2012-12-20 Renesas Electronics Corp パネル表示装置のデータドライバ
JP2015043041A (ja) * 2013-08-26 2015-03-05 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 電気光学装置
US20190156716A1 (en) * 2017-11-23 2019-05-23 Silicon Works Co., Ltd. Display driving device
KR20200074739A (ko) * 2018-12-17 2020-06-25 엘지디스플레이 주식회사 유기발광 표시장치

Similar Documents

Publication Publication Date Title
US10269277B2 (en) Organic light emitting display panel, organic light emitting display device and the method for driving the same
KR102513528B1 (ko) 유기 발광 표시 장치 및 이의 구동 방법
KR102552959B1 (ko) 표시 장치
US9947271B2 (en) Threshold voltage detection circuit for OLED display device
KR101528148B1 (ko) 화소 전류 측정을 위한 유기 발광 다이오드 표시 장치 및 그의 화소 전류 측정 방법
JP4589614B2 (ja) 画像表示装置
JP5073547B2 (ja) 表示駆動回路と表示駆動方法
KR102643806B1 (ko) Oled 구동 특성 검출 회로 및 이를 포함하는 유기 발광 표시 장치
US8139006B2 (en) Power source, display including the same, and associated method
US10504422B2 (en) Compensation circuit and display panel
JP2019028426A (ja) 電界発光表示装置及びその駆動方法
WO2014021150A1 (ja) 表示装置およびその駆動方法
KR102226422B1 (ko) 유기 발광 표시 장치 및 이의 구동 방법
KR102496782B1 (ko) 전압변환 회로 및 이를 구비한 유기발광 표시장치
WO2014046029A1 (ja) データ線駆動回路、それを備える表示装置、およびデータ線駆動方法
US8294700B2 (en) Display device
WO2019227849A1 (zh) Oled像素驱动电路
KR20200076194A (ko) 발광표시장치 및 이의 구동방법
KR20220059776A (ko) 표시장치 및 이의 구동방법
KR102513097B1 (ko) 컨트롤러, 유기발광표시장치 및 구동방법
KR20170073364A (ko) 유기 발광 표시 장치 및 그 구동방법
WO2023026369A1 (ja) 表示装置
TWI545539B (zh) 有機發光二極體顯示器及其驅動方法
US11847959B2 (en) Display device having sensing mode for sensing electrical characteristics of pixels
TW202006691A (zh) 顯示面板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21954984

Country of ref document: EP

Kind code of ref document: A1