WO2022264191A1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
WO2022264191A1
WO2022264191A1 PCT/JP2021/022442 JP2021022442W WO2022264191A1 WO 2022264191 A1 WO2022264191 A1 WO 2022264191A1 JP 2021022442 W JP2021022442 W JP 2021022442W WO 2022264191 A1 WO2022264191 A1 WO 2022264191A1
Authority
WO
WIPO (PCT)
Prior art keywords
oxide layer
layer
semiconductor device
nitride semiconductor
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2021/022442
Other languages
English (en)
French (fr)
Inventor
高寛 山田
茉里香 中村
正尚 伊藤
雄貴 滝口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to CN202180099164.2A priority Critical patent/CN117461141A/zh
Priority to US18/567,796 priority patent/US20240266429A1/en
Priority to DE112021007834.8T priority patent/DE112021007834T5/de
Priority to PCT/JP2021/022442 priority patent/WO2022264191A1/ja
Priority to JP2021569573A priority patent/JP7023438B1/ja
Publication of WO2022264191A1 publication Critical patent/WO2022264191A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/40FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/40FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/015Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503Nitride Group III-V materials, e.g. AlN or GaN
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311Gate electrodes for field-effect devices
    • H10D64/411Gate electrodes for field-effect devices for FETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/137Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being directly on the semiconductor body

Definitions

  • the present disclosure has been made to solve the above problems, and aims to provide a nitride semiconductor device capable of suppressing the source starvation effect.
  • FIG. 1 is a cross-sectional view schematically showing the configuration of a semiconductor device 100 according to Embodiment 1.
  • the semiconductor device 100 is a nitride semiconductor HEMT.
  • a semiconductor device 100 includes a substrate 1, a buffer layer 2, a first nitride semiconductor layer 3, a second nitride semiconductor layer 4, a source electrode 5, a gate electrode 6, a drain electrode 7, a protective It comprises a membrane 8 , a first oxide layer 11 and a second oxide layer 12 .

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

半導体装置(100)は、第1の窒化物半導体層(3)と、第1の窒化物半導体層(3)の上方に設けられ、第1の窒化物半導体層(3)との間で二次元電子ガスを形成する第2の窒化物半導体層(4)とを備える。第2の窒化物半導体層(4)の上方には、二次元電子ガスと電気的に接続したソース電極(5)およびドレイン電極(7)と、ソース電極(5)とドレイン電極(7)との間に配置されたゲート電極(6)とが設けられる。ゲート電極(6)とソース電極(5)との間には、第1の酸化物層(11)と、第1の酸化物層(11)の上方に設けられた第2の酸化物層(12)とが形成されている。

Description

半導体装置および半導体装置の製造方法
 本開示は、窒化物半導体を用いた半導体装置に関する。
 窒化物半導体を用いて作製された半導体装置としては、電界効果型トランジスタや高電子移動度トランジスタ(HEMT:High electron mobility transistor)などが知られている(例えば下記の特許文献1,2)。中でも、HEMTは、ヘテロ接合されたバンドギャップの異なる二つの窒化物半導体を備え、その接合界面に高濃度の二次元電子ガス(2DEG:Two dimensional electron gas)が形成される。2DEG中の電子移動度は非常に高く、HEMTは、2DEGを電気伝導層に利用することで、横型の半導体装置として低いオン抵抗を実現している。また、窒化物半導体は、バンドギャップが広く、高い絶縁破壊電界と高い電子飽和速度を有している。そのため、窒化物半導体を用いて作製されたHEMT(以下「窒化物半導体HEMT」という)は、耐圧とオン抵抗とのトレードオフの課題を解決でき、従来のケイ素(Si)を用いて作製された半導体装置と比べて、高出力かつ高周波での動作が可能であることから、無線通信システムにおける電力増幅器などに利用されている。
特開2018-117114号公報 特開2019-50232号公報
 近年のモバイルコミュニケーションツールの急速な発展に伴う情報通信の大容量化および高速化の要求に対応するためには、半導体装置の性能向上が不可欠である。窒化物半導体HEMTの更なる高出力動作化や高周波動作化には、ゲート長を短くすることが重要である。しかし、ゲート長を短縮すると、オフ状態からオン状態への切り替え時にソース電極側の2DEG密度が不足するソーススタベーション効果と呼ばれる現象が発生し、印加電圧に対して期待されるドレイン電流値が得られなることが懸念される。
 本開示は以上のような課題を解決するためになされたものであり、ソーススタベーション効果を抑制することが可能な窒化物半導体装置を提供することを目的とする。
 本開示に係る半導体装置は、第1の窒化物半導体層と、前記第1の窒化物半導体層の上方に設けられ、前記第1の窒化物半導体層との間で二次元電子ガスを形成する第2の窒化物半導体層と、前記第2の窒化物半導体層の上方に設けられ、前記二次元電子ガスと電気的に接続したソース電極と、前記第2の窒化物半導体層の上方に設けられ、前記二次元電子ガスと電気的に接続したドレイン電極と、前記第2の窒化物半導体層の上方に設けられ、前記ソース電極と前記ドレイン電極との間に配置されたゲート電極と、前記第2の窒化物半導体層の上方に設けられ、前記ゲート電極と前記ドレイン電極との間に配置された保護膜と、前記第2の窒化物半導体層の上方に設けられ、前記ゲート電極と前記ソース電極との間に配置された第1の酸化物層と、前記第1の酸化物層の上方に設けられた第2の酸化物層と、を備える。
 本開示に係る半導体装置によれば、ソーススタベーション効果が抑制される。
 本開示の目的、特徴、態様、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施の形態1に係る半導体装置の構成を示す模式断面図である。 実施の形態1に係る半導体装置の変形例を示す模式断面図である。 第1の酸化物層と第2の酸化物層との積層構造に形成される電気ダイポールおよびダイポールモーメントの方向を示す模式図である。 実施の形態2に係る半導体装置の構成を示す模式断面図である。 第1~第5の酸化物層の積層構造に形成される電気ダイポールおよびダイポールモーメントの方向を示す模式図である。 実施の形態3に係る半導体装置を示す模式断面図である。
 以下、本開示の技術の実施の形態に係る窒化物半導体装置について、図面を参照して説明する。図面において、互いに同一または類似する要素にはそれぞれ同一の符号を付しているため、重複する説明は省略することもある。また、説明における「上方」、「下方」の文言は、構成要素の相対的な位置関係を示しており、必ずしも重力方向を基準とするものではない。
 なお、本明細書でいう「窒化物半導体」とは、窒化ガリウム(GaN)、窒化アルミニウム(AlN)、窒化インジウム(InN)あるいはそれらの中間組成を備える半導体の総称である。
 <実施の形態1>
 図1は、実施の形態1に係る半導体装置100の構成を模式的に示す断面図である。半導体装置100は、窒化物半導体HEMTである。図1に示すように、半導体装置100は、基板1、バッファ層2、第1の窒化物半導体層3、第2の窒化物半導体層4、ソース電極5、ゲート電極6、ドレイン電極7、保護膜8、第1の酸化物層11および第2の酸化物層12を備える。
 基板1は、例えば、炭化ケイ素(SiC)で形成される。炭化ケイ素以外にも、ケイ素、窒化ガリウム、サファイア(酸化アルミニウム(Al))などを基板1の材料として適用することが可能である。
 バッファ層2は、基板1と第1の窒化物半導体層3との間の格子不整合による格子歪みを緩和する機能を備える。バッファ層2は、例えば窒化アルミニウムで構成される。窒化アルミニウム以外にも、窒化アルミニウムガリウム(AlGa1-XN(0<X<1))などを、バッファ層2の材料としてもよい。バッファ層2をバンドギャップが大きい材料で構成すると、格子歪みが緩和される効果とともに、半導体装置の耐圧を向上させる効果も得られる。
 第1の窒化物半導体層3は、バッファ層2の上方に設けられる。第1の窒化物半導体層3は、チャネル層(電子走行層)とも称される。チャネル層は、例えば、アンドープのGaNで構成される。チャネル層の厚さは、例えば0.1μm以上、10μm以下である。
 また、チャネル層は、例えば鉄(Fe)および炭素(C)の片方または両方を添加元素として含む積層構造から構成されてもよい。例えば、バッファ層2側に配置された高濃度の添加元素を含む層と、その上層に配置された低濃度の添加元素を含む層とを備える積層構造のチャネル層が用いられてもよい。バッファ層の添加元素の濃度範囲としては、鉄の濃度は1×1015cm-3以上、1×1019cm-3以下、炭素の濃度は1×1016cm-3以上、1×1019cm-3以下が好ましい。この添加元素によってチャネル層中に捕獲電荷が形成され、チャネル層を通じてリーク電流が流れることを抑制する効果が得られる。
 第2の窒化物半導体層4は、第1の窒化物半導体層3の上方に設けられ、第1の窒化物半導体層3との間で二次元電子ガス(2DEG)を形成する。第2の窒化物半導体層4は、バリア層(電子供給層)とも称される。バリア層は、例えば、窒化アルミニウムガリウム(AlGa1-YN(0<Y<1))で構成される。例えば、バリア層として、Al0.2Ga0.8Nからなる厚さ20nmの層を用いることができる。バリア層のバンドギャップは、チャネル層のバンドギャップよりも大きく、チャネル層とバリア層とのヘテロ接合界面では、ピエゾ分極と自発分極により生じた分極電荷により、アンドープでも高濃度の2DEGが形成される。この2DEGは、窒化物半導体HEMTの電気伝導層として用いられる。
 ソース電極5、ゲート電極6およびドレイン電極7は、第2の窒化物半導体層4の上方に互いに離間して設けられている。ソース電極5およびドレイン電極7は、例えば金属電極であり、具体的には、チタン(Ti)やアルミニウム(Al)、金(Au)などの単層もしくは積層構造から構成される。ソース電極5と第2の窒化物半導体層4との間の接続、および、ドレイン電極7と第2の窒化物半導体層4との間の接続は、それぞれオーミックコンタクトであることが望ましい。それらのオーミックコンタクトを実現するため、第2の窒化物半導体層4の少なくともソース電極5およびドレイン電極7の下方の領域に、n型のドーピングを行ってもよい。n型のドーピングは、例えば、ケイ素のイオン注入によって行うことができる。ソース電極5およびドレイン電極7は、第2の窒化物半導体層4を通して2DEGと電気的に接続される。
 ゲート電極6は、ソース電極5とドレイン電極7との間に配置される。ゲート電極6は、例えば、金属電極であり、具体的には、ニッケル(Ni)や白金(Pt)などの単層もしくは積層構造から構成される。金属以外にも、ボロン(B)をドーピングしたp型ポリシリコン、リン(P)をドーピングしたn型ポリシリコンなどを、ゲート電極6の材料としてもよい。ゲート電極6は、第2の窒化物半導体層4との間でショットキー接合を形成する。
 ただし、ゲート電極6と第2の窒化物半導体層4との間は、必ずしもショットキー接合でなくてよく、例えば図2のように、ゲート電極6と第2の窒化物半導体層4との間にゲート絶縁膜9を介在させることで、ゲート部を金属-絶縁体-半導体(MIS:Metal-Insulator-Semiconductor)構造を適用してもよい。ゲート長を短縮したデバイスでは、順方向のゲート電圧を印加した際に生じるゲートリーク電流の増加が問題の一つとなるが、ゲート部をMIS構造にすることにより、ゲートリーク電流を低減する効果が期待できる。ゲート絶縁膜9の材料としては、例えば、酸化シリコン(SiO)や酸化アルミニウム(Al)、酸化ハフニウム(HfO)など、バンドギャップの広い材料もしくは誘電率の高い材料が用いられることが好ましい。ゲート絶縁膜9は、それらの単層もしくは積層構造から構成される。ゲート絶縁膜9は非晶質でもよいし、結晶でもよい。
 保護膜8は、第2の窒化物半導体層4の上方に設けられ、ゲート電極6とドレイン電極7との間に配置される。保護膜8は、例えば絶縁膜である。また、保護膜8は、例えば非晶質である。保護膜8は、例えば、窒化シリコン(SiN)で形成される。窒化シリコン以外にも、例えば、酸化シリコンや酸窒化シリコン(SiON)、酸化アルミニウムなどを保護膜8の材料として適用することも可能である。
 保護膜8には、第2の窒化物半導体層4の表面に存在するエネルギー準位の深い欠陥の密度を低減させる作用があり、それにより、トランジスタの駆動時に引き起こされる電流コラプス現象を抑制できる効果が得られる。その一方で、保護膜8は、第2の窒化物半導体層4との間で新たな界面欠陥を生じさせる。界面欠陥は、表面欠陥に比べてエネルギー準位が低いものの、電流コラプス現象の原因になると考えられることから、保護膜8を形成する場合は、第2の窒化物半導体層4との間で界面欠陥が形成されにくい材料や成膜方法を選定することが望ましい。
 第1の酸化物層11は、第2の窒化物半導体層4の上方に設けられ、ゲート電極6とソース電極5との間に配置される。第1の酸化物層11は、例えば酸化シリコンで構成される。酸化シリコン以外に、例えば酸化ゲルマニウム(GeO)を第1の酸化物層11の材料として適用することも可能である。第1の酸化物層11には、保護膜8と同様に、窒化物半導体層4の表面に存在する深い準位の欠陥の密度を低減させ、電流コラプス現象を抑制する効果がある。また、第1の酸化物層11は窒素を含有し、第1の酸化物層11の窒素の含有量は30%以下である。第1の酸化物層11が窒素を含有することで、外部から第1の酸化物層11への不純物の混入を低減する効果が得られる。第1の酸化物層11は、例えば非晶質である。第1の酸化物層11の厚さは、例えば3nm以上、20nm以下である。
 第2の酸化物層12は、第1の酸化物層11の上方に設けられ、第1の酸化物層11に接している。第2の酸化物層12も、第1の酸化物層11と同様に、ゲート電極6とソース電極5との間に配置される。第2の酸化物層12は、例えば、酸化アルミニウムで構成される。酸化アルミニウム以外に、例えば、チタン(Ti)、タンタル(Ta)、ハフニウム(Hf)、マグネシウム(Mg)、ジルコニウム(Zr)、スカンジウム(Sc)の内の少なくとも一つの元素から構成される酸化物を、第2の酸化物層12の材料として適用することも可能である。第2の酸化物層12の酸素面密度は、第1の酸化物層11の酸素面密度よりも高い。第2の酸化物層12は、例えば非晶質である。第2の酸化物層12の厚さは、例えば1nm以上、10nm以下である。
 ここで、第1の酸化物層11と第2の酸化物層12との接合界面を「第1の接合界面」と定義する。第2の酸化物層12は、第1の接合界面において、第2の酸化物層12の酸素面密度が第1の酸化物層11の酸素面密度よりも高くなるように構成される。これにより、第2の酸化物層12の酸素が第1の酸化物層11に移動し、図3に示すように、第1の接合界面に、第1の酸化物層11側が負、第2の酸化物層12側が正に帯電した電気双極子(ダイポール)が形成される。したがって、第1の接合界面で形成される電気ダイポールのダイポールモーメントの向きは、第1の酸化物層11から第2の酸化物層12へ向かう方向になる。
 上述のように、第1の接合界面に形成された電気ダイポールのダイポールモーメントの向きが、第1の酸化物層11から第2の酸化物層12へ向かう方向になると、第1の酸化物層11と第2の酸化物層12との積層構造の下方に位置する第2の窒化物半導体層4のポテンシャルが引き下げられ、ゲート電極6とソース電極5との間の2DEG密度が増加する。したがって、第1の接合界面に電気ダイポールモーメントを形成することで、窒化物半導体HEMT、とりわけ、短ゲートの窒化物半導体HEMTにおいて懸念されるオフ状態からオン状態への切り替え時にソース電極側の2DEG密度が不足するソーススタベーション効果を抑制することが可能となる。言い換えると、ゲート電極6とドレイン電極との間には第1の酸化物層11及び第2の酸化物層12のような酸素面密度の関係を有する酸化物層は設けず、ゲート電極6とソース電極5との間にのみ第1の酸化物層11及び第2の酸化物層12を設けることでソーススタベーション効果を抑制することが可能となる。
 ここで、第1の酸化物層11の材料は、イオン性の強い材料でないことが好ましい。なぜなら、第1の酸化物層11の材料のイオン性が強いと、第2の酸化物層12との間の酸素の移動と同時に金属カチオンも移動するため、第1の接合界面に形成される電荷の補償が起こり、電気ダイポールが形成されないからである。
 以下、図1に示した実施の形態1に係る半導体装置100の製造方法について説明する。まず、基板1の上方に、バッファ層2、第1の窒化物半導体層3、第2の窒化物半導体層4の各層を、この順番でエピタキシャル成長により形成する。各層のエピタキシャル成長には、例えば、有機金属気相成長法(MOCVD:Metalorganic chemical vapor deposition)などを用いることができる。
 次に、第2の窒化物半導体層4の上方に保護膜8を形成する。保護膜8の形成には、例えば、プラズマCVD法もしくは原子層堆積法(ALD:Atomic layer deposition)などを用いることができる。
 保護膜8の形成後、保護膜8が結晶化し始める温度以下で熱処理を施す。例えば保護膜8が窒化膜もしくは酸窒化膜である場合、この熱処理は、不活性ガス雰囲気中で行われる。また、保護膜8が、酸化膜である場合、この熱処理は、少量の酸素ガスを含む不活性ガス雰囲気中で行われてもよい。
 続いて、リソグラフィー法およびエッチング法などの手法を用いて、ゲート電極6とドレイン電極7との間の領域以外の保護膜8を除去する。保護膜8を除去するためのエッチング法としては、例えば、ドライエッチング法やウェットエッチング法などを用いることができる。ドライエッチング法としては、例えば、誘導結合プラズマを用いた反応性イオンエッチング法(ICP-RIE:Iductively coupled plasma-Reactive ion etching)などを適用可能である。
 次に、ソース電極5の形成領域とゲート電極6の形成領域との間の領域に、第1の酸化物層11および第2の酸化物層12を形成する。第1の酸化物層11および第2の酸化物層12の形成方法は、基本的に、保護膜8の形成方法と同様でよい。
 第1の酸化物層11および第2の酸化物層12の形成後には、第1の酸化物層11および第2の酸化物層12が結晶化しない温度範囲で熱処理を施す。この熱処理には、第1の接合界面に形成される電気ダイポールを活性化させる効果がある。当該熱処理は、例えば、不活性ガス雰囲気中もしくは少量の酸素ガスを含む不活性ガス雰囲気中(例えば、酸素濃度が0.1%の雰囲気中)で行われる。
 最後に、第2の窒化物半導体層4の上方に、ソース電極5、ドレイン電極7、ゲート電極6をそれぞれ形成する。以上の工程により、図1に示した半導体装置100の構成が得られる。
 <実施の形態2>
 図4は、実施の形態2に係る半導体装置200の構成を模式的に示す断面図である。半導体装置200も、窒化物半導体HEMTである。図4の半導体装置200の構成は、図1に示した半導体装置100の構成に対し、第2の酸化物層12の上方に、第3の酸化物層13、第4の酸化物層14および第5の酸化物層15を追加したものである。第1の酸化物層11および第2の酸化物層12と同様に、第3の酸化物層13、第4の酸化物層14および第5の酸化物層15も、ゲート電極6とソース電極5との間に配置される。
 第3の酸化物層13は、第2の酸化物層12の上方に設けられ、第2の酸化物層12に接している。第3の酸化物層13は、例えば酸化イットリウム(Y)で構成される。酸化イットリウム以外に、例えば、ランタノイド(La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)、ストロンチウム(Sr)のうちの少なくとも一つの元素の酸化物を、第3の酸化物層13の材料として適用することも可能である。第3の酸化物層13の酸素面密度は、酸化シリコンの酸素面密度よりも低い。第3の酸化物層13は、例えば非晶質である。第3の酸化物層13の厚さは、例えば、1nm以上、10nm以下である。
 第4の酸化物層14は、第3の酸化物層13の上方に設けられ、第3の酸化物層13に接している。第4の酸化物層14は、例えば酸化シリコンで構成される。酸化シリコン以外に、例えば酸化ゲルマニウムを第4の酸化物層14の材料として適用することも可能である。第4の酸化物層14は、例えば非晶質である。第4の酸化物層14の厚さは、例えば、1nm以上、20nm以下である。
 第5の酸化物層15は、第4の酸化物層14の上に設けられ、第4の酸化物層14に接している。第5の酸化物層15は、例えば酸化アルミニウムで構成される。酸化アルミニウム以外に、例えば、チタン(Ti)、タンタル(Ta)、ハフニウム(Hf)、マグネシウム(Mg)、ジルコニウム(Zr)、スカンジウム(Sc)の内の少なくとも一つの元素から構成される酸化物を、第5の酸化物層15の材料として適用することも可能である。第5の酸化物層15の酸素面密度は、酸化シリコンの酸素面密度よりも高い。第5の酸化物層15は、例えば非晶質である。第5の酸化物層15の厚さは、例えば、1nm以上、10nm以下である。
 ここで、第2の酸化物層12と第3の酸化物層13との接合界面を「第2の接合界面」、第3の酸化物層13と第4の酸化物層14との接合界面を「第3の接合界面」、第4の酸化物層14と第5の酸化物層15との接合界面を「第4の接合界面」と定義する。
 第3の酸化物層13は、第2の接合界面において、第3の酸化物層13の酸素面密度が第2の酸化物層12の酸素面密度よりも低くなるように構成される。これにより、第2の酸化物層12の酸素が第3の酸化物層13に移動する。ただし、第2の酸化物層12および第3の酸化物層13はともにイオン性の強い材料であるため、第2の接合界面では酸素の移動によって形成される電気ダイポールを補償するように金属カチオンも移動する。よって、図5に示すように、第2の接合界面には、電気ダイポールは形成されない。例えば、第2の酸化物層12が酸化アルミニウム、第3の酸化物層13が酸化イットリウムである場合、両者の酸素面密度は大きく異なるが、第2の接合界面には電気ダイポールは形成されないことが実験的に確認されている(参考文献:S.Hibino et al.,"Counter Dipole Layer Formation in Multilayer High-k Gate Stacks",Japanese Journal of Applied Physics 51,081303(2012))。
 一方、第4の酸化物層14は、第3の接合界面において、第4の酸化物層14の酸素面密度が第3の酸化物層13の酸素面密度よりも高くなるように構成される。また、第5の酸化物層15は、第4の接合界面において、第5の酸化物層15の酸素面密度が第4の酸化物層14の酸素面密度よりも高くなるように構成される。よって、第3の接合界面および第4の接合界面には、それぞれ電気ダイポールが形成される。第3の接合界面で形成される電気ダイポールは、第3の酸化物層13側が負、第4の酸化物層14側が正に帯電する。第4の接合界面で形成される電気ダイポールは、第4の酸化物層14側が負、第5の酸化物層15側が正に帯電する。よって、第3の接合界面で形成される電気ダイポールのダイポールモーメントの向きと、第4の接合界面で形成される電気ダイポールのダイポールモーメントの向きとは、互いに同じ方向であり、且つ、第1の接合界面で形成される電気ダイポールのダイポールモーメントの向きとも同じ方向である。
 したがって、実施の形態2に係る半導体装置200の第1の酸化物層11、第2の酸化物層12、第3の酸化物層13、第4の酸化物層14および第5の酸化物層15に生じるダイポールモーメントの強度は、実施の形態1に係る半導体装置100の第1の酸化物層11と第2の酸化物層12との積層構造に生じるダイポールモーメントの強度よりも高いものとなる。つまり、実施の形態2に係る半導体装置200のソース電極5とゲート電極6との間の領域に生じるダイポールモーメントの強度は、実施の形態1に係る半導体装置100のソース電極5とゲート電極6との間の領域に生じるダイポールモーメントの強度よりも高くなる。それにより、実施の形態2に係る半導体装置200のゲート電極6とソース電極5との間の2DEG密度は、実施の形態1の半導体装置100のそれよりも高くなるので、窒化物半導体HEMTのソーススタベーション現象の抑制効果も実施の形態1より高いものとなる。
 なお、実施の形態2に係る半導体装置200の製造方法は、実施の形態1に係る半導体装置100の製造方法に対し、第2の酸化物層12の上に第3の酸化物層13、第4の酸化物層14および第5の酸化物層15を形成する工程を追加したものとなる。また、第1の酸化物層11、第2の酸化物層12、第3の酸化物層13、第4の酸化物層14および第5の酸化物層15の形成後には、それらの酸化物層が結晶化しない温度範囲で、電気ダイポールを活性化させるための熱処理を施す。当該熱処理は、例えば、不活性ガス雰囲気中もしくは少量の酸素ガスを含む不活性ガス雰囲気中(例えば、酸素濃度が0.1%の雰囲気中)で行われる。
 <実施の形態3>
 図6は、実施の形態3に係る半導体装置300の構成を模式的に示す断面図である。半導体装置300も、窒化物半導体HEMTである。図6の半導体装置200の構成は、図4に示した半導体装置200の構成に対し、第3の酸化物層13、第4の酸化物層14および第5の酸化物層15から構成される積層構造20を、第2の酸化物層12の上方に周期的に積み重ねたものである。以下、第3の酸化物層13、第4の酸化物層14および第5の酸化物層15から構成される積層構造20を「単位積層構造」という。
 単位積層構造20のそれぞれは、第2の酸化物層12と第3の酸化物層13との接合界面である第2の接合界面と、第3の酸化物層13と第4の酸化物層14との接合界面である第3の接合界面とを有している。また、実施の形態2で説明したように、第3の接合界面で形成される電気ダイポールのダイポールモーメントの向きと、第4の接合界面で形成される電気ダイポールのダイポールモーメントの向きとは、互いに同じ方向であり、且つ、第1の接合界面で形成される電気ダイポールのダイポールモーメントの向きとも同じ方向である。よって、ソース電極5とゲート電極6との間の領域に生じるダイポールモーメントの強度は、積み重ねられた単位積層構造20の個数が多くなるほど高くなる。
 したがって、単位積層構造20を複数個積み重ねた構造を有する実施の形態3に係る半導体装置300のソース電極5とゲート電極6との間の領域に生じるダイポールモーメントの強度は、単位積層構造20を1つのみ有する実施の形態2に係る半導体装置200のソース電極5とゲート電極6との間の領域に生じるダイポールモーメントの強度よりも高くなる。それにより、実施の形態3に係る半導体装置300のゲート電極6とソース電極5との間の2DEG密度は、実施の形態2の半導体装置200のそれよりも高くなるので、窒化物半導体HEMTのソーススタベーション現象の抑制効果も実施の形態2より高いものとなる。
 なお、実施の形態3に係る半導体装置300の製造方法は、実施の形態2に係る半導体装置100の製造方法に対し、第3の酸化物層13、第4の酸化物層14および第5の酸化物層15を形成する工程(つまり、単位積層構造20を形成する工程)を複数回繰り返したものとなる。また、第1の酸化物層11および第2の酸化物層12と、複数の単位積層構造20を形成した後には、それらの酸化物層が結晶化しない温度範囲で、電気ダイポールを活性化させるための熱処理を施す。当該熱処理は、例えば、不活性ガス雰囲気中もしくは少量の酸素ガスを含む不活性ガス雰囲気中(例えば、酸素濃度が0.1%の雰囲気中)で行われる。
 なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
 上記した説明は、すべての態様において、例示であって、例示されていない無数の変形例が想定され得るものと解される。
 1 基板、2 バッファ層、3 第1の窒化物半導体層、4 第2の窒化物半導体層、5 ソース電極、6 ゲート電極、7 ドレイン電極、8 保護膜、9 ゲート絶縁膜、11 第1の酸化物層、12 第2の酸化物層、13 第3の酸化物層、14 第4の酸化物層、15 第5の酸化物層、20 単位積層構造、100,200,300 半導体装置。

Claims (10)

  1.  第1の窒化物半導体層と、
     前記第1の窒化物半導体層の上方に設けられ、前記第1の窒化物半導体層との間で二次元電子ガスを形成する第2の窒化物半導体層と、
     前記第2の窒化物半導体層の上方に設けられ、前記二次元電子ガスと電気的に接続したソース電極と、
     前記第2の窒化物半導体層の上方に設けられ、前記二次元電子ガスと電気的に接続したドレイン電極と、
     前記第2の窒化物半導体層の上方に設けられ、前記ソース電極と前記ドレイン電極との間に配置されたゲート電極と、
     前記第2の窒化物半導体層の上方に設けられ、前記ゲート電極と前記ドレイン電極との間に配置された保護膜と、
     前記第2の窒化物半導体層の上方に設けられ、前記ゲート電極と前記ソース電極との間に配置された第1の酸化物層と、
     前記第1の酸化物層の上方に設けられた第2の酸化物層と、
    を備える半導体装置。
  2.  前記第1の酸化物層と前記第2の酸化物層との間の接合界面において、前記第1の酸化物層の酸素面密度は、前記第2の酸化物層の酸素面密度より低い、
    請求項1に記載の半導体装置。
  3.  前記第1の酸化物層および前記第2の酸化物層は、いずれも非晶質である、
    請求項1または請求項2に記載の半導体装置。
  4.  前記第1の酸化物層は、窒素を含有する、
    請求項1から請求項3のいずれか一項に記載の半導体装置。
  5.  前記第2の酸化物層の上方に設けられた第3の酸化物層と、
     前記第3の酸化物層の上方に設けられた第4の酸化物層と、
    前記第4の酸化物層の上方に設けられた第5の酸化物層と、
    をさらに備える、
    請求項1から請求項4のいずれか一項に記載の半導体装置。
  6.  前記第2の酸化物層と前記第3の酸化物層との接合界面において、前記第2の酸化物層の酸素面密度は、前記第3の酸化物層の酸素面密度より高く、
     前記第3の酸化物層と前記第4の酸化物層との接合界面において、前記第3の酸化物層の酸素面密度は、前記第4の酸化物層の酸素面密度より低く、
     前記第4の酸化物層と前記第5の酸化物層との接合界面において、前記第4の酸化物層の酸素面密度は、前記第5の酸化物層の酸素面密度より低い、
    請求項5に記載の半導体装置。
  7.  前記第3の酸化物層、前記第4の酸化物層および前記第5の酸化物層が、いずれも非晶質である、
    請求項5または請求項6に記載の半導体装置。
  8.  前記第3の酸化物層、前記第4の酸化物層および前記第5の酸化物層から構成される単位積層構造が、前記第2の酸化物層の上方に周期的に形成されている、
    請求項5から請求項7のいずれか一項に記載の半導体装置。
  9.  請求項1から請求項4のいずれか一項に記載の半導体装置の製造方法であって、
     前記第1の酸化物層および前記第2の酸化物層を形成する工程と、
     前記第1の酸化物層および前記第2の酸化物層が結晶化しない温度範囲で熱処理を行う工程と、
    を備える半導体装置の製造方法。
  10.  請求項5から請求項8のいずれか一項に記載の半導体装置の製造方法であって、
     前記第1の酸化物層、前記第2の酸化物層、前記第3の酸化物層、前記第4の酸化物層および前記第5の酸化物層を形成する工程と、
     前記第1の酸化物層、前記第2の酸化物層、前記第3の酸化物層、前記第4の酸化物層および前記第5の酸化物層が結晶化しない温度範囲で熱処理を行う工程と、
    を備える半導体装置の製造方法。
PCT/JP2021/022442 2021-06-14 2021-06-14 半導体装置および半導体装置の製造方法 Ceased WO2022264191A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202180099164.2A CN117461141A (zh) 2021-06-14 2021-06-14 半导体装置及半导体装置的制造方法
US18/567,796 US20240266429A1 (en) 2021-06-14 2021-06-14 Semiconductor device and method of manufacturing semiconductor device
DE112021007834.8T DE112021007834T5 (de) 2021-06-14 2021-06-14 Halbleitereinrichtung und verfahren zum herstellen der halbleitereinrichtung
PCT/JP2021/022442 WO2022264191A1 (ja) 2021-06-14 2021-06-14 半導体装置および半導体装置の製造方法
JP2021569573A JP7023438B1 (ja) 2021-06-14 2021-06-14 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/022442 WO2022264191A1 (ja) 2021-06-14 2021-06-14 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2022264191A1 true WO2022264191A1 (ja) 2022-12-22

Family

ID=81076737

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/022442 Ceased WO2022264191A1 (ja) 2021-06-14 2021-06-14 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20240266429A1 (ja)
JP (1) JP7023438B1 (ja)
CN (1) CN117461141A (ja)
DE (1) DE112021007834T5 (ja)
WO (1) WO2022264191A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014183125A (ja) * 2013-03-18 2014-09-29 Fujitsu Ltd 半導体装置
JP2014229767A (ja) * 2013-05-23 2014-12-08 三菱電機株式会社 ヘテロ接合電界効果型トランジスタ及びその製造方法
JP2018117114A (ja) * 2017-01-17 2018-07-26 株式会社東芝 半導体装置、電源回路、コンピュータ、及び、半導体装置の製造方法
JP2019075550A (ja) * 2017-10-16 2019-05-16 株式会社東芝 半導体装置および電気装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173426A (ja) * 2005-12-21 2007-07-05 Toshiba Corp 半導体装置
JP2014045174A (ja) * 2012-08-01 2014-03-13 Sharp Corp 窒化物半導体装置
CN104299999B (zh) * 2014-10-11 2018-01-12 电子科技大学 一种具有复合栅介质层的氮化镓基异质结场效应晶体管
US9954092B2 (en) * 2016-07-22 2018-04-24 Kabushiki Kaisha Toshiba Semiconductor device, power circuit, and computer
JP2019050232A (ja) 2017-09-07 2019-03-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
WO2021024502A1 (ja) * 2019-08-06 2021-02-11 三菱電機株式会社 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014183125A (ja) * 2013-03-18 2014-09-29 Fujitsu Ltd 半導体装置
JP2014229767A (ja) * 2013-05-23 2014-12-08 三菱電機株式会社 ヘテロ接合電界効果型トランジスタ及びその製造方法
JP2018117114A (ja) * 2017-01-17 2018-07-26 株式会社東芝 半導体装置、電源回路、コンピュータ、及び、半導体装置の製造方法
JP2019075550A (ja) * 2017-10-16 2019-05-16 株式会社東芝 半導体装置および電気装置

Also Published As

Publication number Publication date
DE112021007834T5 (de) 2024-04-04
JP7023438B1 (ja) 2022-02-21
CN117461141A (zh) 2024-01-26
JPWO2022264191A1 (ja) 2022-12-22
US20240266429A1 (en) 2024-08-08

Similar Documents

Publication Publication Date Title
CN108321198B (zh) 半导体装置、电源电路、计算机和半导体装置的制造方法
US8907349B2 (en) Semiconductor device and method of manufacturing the same
CN104009075B (zh) 半导体装置
US8710550B2 (en) Semiconductor device with hetero-junction bodies
CN1943035B (zh) GaN系半导体装置
CN106024879B (zh) 半导体器件和制造半导体器件的方法
CN107731902B (zh) 第iii族氮化物常关晶体管的层结构
US8759876B2 (en) Enhancement-mode nitride transistor
CN102239550A (zh) 场效应晶体管
JP5534661B2 (ja) 半導体装置
TW201528503A (zh) 半導體裝置
TW201546992A (zh) 半導體裝置
JPWO2011118098A1 (ja) 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
JP2011210750A (ja) 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
JP5997234B2 (ja) 半導体装置、電界効果トランジスタおよび電子装置
CN108735811B (zh) 半导体装置、电源电路以及计算机
WO2010016564A1 (ja) 半導体装置
JP2013232578A (ja) ショットキーバリアダイオード
JP2014241379A (ja) 半導体装置
JP5100002B2 (ja) 窒化物半導体装置
JP7023438B1 (ja) 半導体装置および半導体装置の製造方法
JP4850423B2 (ja) 窒化物半導体装置
JP5208439B2 (ja) 窒化物半導体装置
JP2008098674A (ja) 半導体装置
CN121014277A (zh) 半导体装置及半导体装置的制造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2021569573

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21945871

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202180099164.2

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 112021007834

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21945871

Country of ref document: EP

Kind code of ref document: A1