WO2022252352A1 - 显示面板及显示装置 - Google Patents

显示面板及显示装置 Download PDF

Info

Publication number
WO2022252352A1
WO2022252352A1 PCT/CN2021/106207 CN2021106207W WO2022252352A1 WO 2022252352 A1 WO2022252352 A1 WO 2022252352A1 CN 2021106207 W CN2021106207 W CN 2021106207W WO 2022252352 A1 WO2022252352 A1 WO 2022252352A1
Authority
WO
WIPO (PCT)
Prior art keywords
display area
pixel circuit
pixel circuits
fan
display panel
Prior art date
Application number
PCT/CN2021/106207
Other languages
English (en)
French (fr)
Inventor
伍黄尧
周洪波
Original Assignee
武汉天马微电子有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 武汉天马微电子有限公司 filed Critical 武汉天马微电子有限公司
Priority to US17/856,409 priority Critical patent/US20220392964A1/en
Publication of WO2022252352A1 publication Critical patent/WO2022252352A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix

Definitions

  • FIG. 1 is a schematic top view of a display panel provided according to an embodiment of the present invention.
  • FIG. 5 is a schematic structural diagram of a semiconductor layer of a first pixel circuit in a display panel according to an embodiment of the present invention
  • Fig. 22 is a partially enlarged schematic diagram of the Q3 area in Fig. 21;
  • Figure 27 is a partially enlarged schematic diagram of the Q4 area in Figure 26;
  • Fig. 28 is a partially enlarged schematic diagram of the Q5 area in Fig. 27;
  • FIG. 1 is a schematic top view of a display panel provided according to an embodiment of the present invention
  • FIG. 2 is a partially enlarged schematic diagram of a region Q1 in FIG. 1 .
  • the display panel 100 includes a third pixel circuit and/or a dummy pixel circuit and/or a dummy light-emitting element in the same line as at least one row of the first pixel circuit R1, the third pixel circuit and/or the dummy pixel circuit can be inserted in the first pixel
  • the circuits 121 may also be located on one side of the plurality of first pixel circuits 121 .
  • the first connection line CL1 arranged on the side of the fan-out area FA1 is instead arranged on the side away from the first fan-out area FA1 . Therefore, the display panel 100 makes room for the first connection line CL1 in the first fan-out area FA1 with minor changes in the circuit structure, which facilitates the arrangement of the first signal lines 140 in the first fan-out area FA1 .
  • the first connection point P1 is the position of the via hole connecting the first connection line CL1 and the second connection line CL2 , that is, the position of the via hole connecting the layer where the anode is located and the second metal layer J2 .
  • FIG. 15 is a schematic diagram of an equivalent circuit of a second pixel circuit in a display panel according to another embodiment of the present invention
  • FIG. 16 is a schematic diagram of a circuit structure of a second pixel circuit in a display panel according to another embodiment of the present invention.
  • the second pixel circuit 122 at least includes a semiconductor layer, a first metal layer, a capacitor metal layer and a second metal layer.
  • Fig. 17 is a schematic structural diagram of a semiconductor layer of a second pixel circuit in a display panel according to an embodiment of the present invention.
  • the second pixel circuit 122 is a 7T1C circuit, which includes seven transistors M1 to M7 and a storage capacitor Cst.
  • the equivalent circuit and circuit structure of the second pixel circuit 122 are similar to those of the first pixel circuit 121 , the differences will be described below, and the similarities will not be described in detail.
  • the third connection point P3 is located on the side of the third channel C3 away from the first fan-out area FA1, which can reduce the connection with the third pixel circuit.
  • the space occupied by the connection wires connected by 123 on the first fan-out area FA1 further improves the flexibility of other wiring in the first fan-out area FA1 .
  • the third connection point P3 of each third pixel circuit 123 is located on the side of the third channel C3 away from the first fan-out area FA1, thereby reducing the first connection line to a greater extent.
  • the space occupied by CL1 and the connection line connected to the third pixel circuit 123 on the first fan-out area FA1 can further alleviate the problem of insufficient wiring space in the first fan-out area FA1 .
  • Fig. 29 is a schematic structural diagram of the semiconductor layers of the first pixel circuit and the second pixel circuit in the display panel according to another embodiment of the present invention
  • Fig. 30 is the first pixel circuit in the display panel according to another embodiment of the present invention and the first metal layer of the second pixel circuit
  • FIG. 31 is a schematic structural view of the first pixel circuit and the capacitor metal layer of the second pixel circuit in a display panel according to another embodiment of the present invention.
  • FIG. 32 is a schematic diagram according to Still another embodiment of the present invention provides a schematic structural diagram of the first pixel circuit and the second metal layer of the second pixel circuit in the display panel.
  • the sixth sub-signal line 153 extends in the second fan-out area FA2 and is electrically connected to the first sub-signal line 141 and the second sub-signal line 142 .
  • Each first pixel circuit 121 is correspondingly electrically connected to N second signal lines 150, and N is an integer greater than or equal to 2; wherein, among the N second signal lines 150 corresponding to each first pixel circuit 121, N fourth The arrangement order of the sub-signal lines 151 along the second direction Y is opposite to the arrangement order of the N fifth sub-signal lines 152 along the second direction Y.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种显示面板（100）及显示装置。显示面板（100）包括：第一显示区（DA1）、第二显示区（DA2）、第三显示区（DA3）以及第一扇出区（FA1），第一扇出区（FA1）位于第三显示区（DA3）与第二显示区（DA2）之间以及第一显示区（DA1）与第二显示区（DA2）之间；多个第一发光元件（111），排布于第一显示区（DA1）；以及多个第一像素电路（121），位于第三显示区（DA3），每个第一像素电路（121）包括第一连接点（P1），第一连接点（P1）通过第一连接线（CL1）与至少一个第一发光元件（111）对应电连接，每个第一像素电路（121）包括第一预设晶体管，第一预设晶体管包括第一沟道（C1），其中，与第一扇出区（FA1）相邻的至少一个第一像素电路（121）中，第一连接点（P1）位于第一沟道（C1）的背离第一扇出区（FA1）的一侧。优化了显示面板（100）中局部区域的布线结构，缓解第一扇出区（FA1）布线空间不足的问题。

Description

显示面板及显示装置 技术领域
本发明涉及显示领域，具体涉及一种显示面板及显示装置。
背景技术
在包括显示面板的电子设备中，对具有更优视觉体验的高屏占比的追求已成为当前显示技术发展的潮流之一。
以手机、平板电脑等为例，在目前的全面屏方案中，显示面板包括第一显示区、第二显示区以及第三显示区，第一显示区复用为感光元件集成区，第二显示区为正常显示区，第三显示区用于容纳驱动第一显示区的发光元件的像素电路。诸如前置摄像头、红外感应元件的感光元件可以设置在显示面板的第一显示区的背部，光线能够穿过第一显示区到达感光元件，实现前置摄像、红外感应等相应的功能。
目前的显示面板中，第三显示区与第二显示区之间的交界位置布线较多，难以进行布线设计。
发明内容
本发明提供一种显示面板及显示装置，优化了显示面板中局部区域的布线结构。
一方面，本发明实施例提供一种显示面板，其包括：第一显示区、第二显示区、第三显示区以及第一扇出区，第三显示区沿第一方向位于第一显示区的至少一侧，第二显示区至少部分包围第一显示区和第三显示区，第一显示区的透光率大于第二显示区的透光率，第一扇出区沿第二方向位于第三显示区与第二显示区之间以及第一显示区与第二显示区之间，第二方向与第一方向交叉；多个第一发 光元件，排布于第一显示区；以及多个第一像素电路，位于第三显示区，每个第一像素电路包括第一连接点，第一连接点通过第一连接线与至少一个第一发光元件对应电连接，每个第一像素电路包括第一预设晶体管，第一预设晶体管包括第一沟道，其中，与第一扇出区相邻的至少一个第一像素电路中，第一连接点位于第一沟道的背离第一扇出区的一侧。
另一方面，本发明实施例提供一种显示装置，其包括根据前述一方面任一实施方式的显示面板。
根据本发明实施例的显示面板，与第一扇出区相邻的至少一个第一像素电路中，第一连接点位于第一沟道的背离第一扇出区的一侧，使得该连接点对应的第一连接线延伸于该第一像素电路背离第一扇出区的一侧，减少了第一连接线对第一扇出区的空间占用，便于第一扇出区中其它信号线的布置，缓解第一扇出区布线空间不足的问题。
附图说明
通过阅读以下参照附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显，其中，相同或相似的附图标记表示相同或相似的特征，附图并未按照实际的比例绘制。
图1是根据本发明一种实施例提供的显示面板的俯视示意图；
图2是图1中Q1区域的局部放大示意图；
图3是根据本发明一种实施例提供的显示面板中第一像素电路的等效电路示意图；
图4是根据本发明一种实施例提供的显示面板中第一像素电路的电路结构示意图；
图5是根据本发明一种实施例提供的显示面板中第一像素电路的半导体层的结构示意图；
图6是根据本发明一种实施例提供的显示面板中第一像素电路的第一金属层的结构示意图；
图7是根据本发明一种实施例提供的显示面板中第一像素电路的电容金属层的结构示意图；
图8是根据本发明一种实施例提供的显示面板中第一像素电路的第二金属层及第一连接点的结构示意图；
图9是根据本发明一种实施例提供的显示面板的层结构示意图；
图10是根据本发明一种替代实施例提供的显示面板的层结构示意图；
图11是根据本发明另一种替代实施例提供的显示面板的层结构示意图；
图12是根据本发明另一实施例提供的显示面板的俯视示意图；
图13是图12中Q2区域的一种局部放大示意图；
图14是图12中Q2区域的另一种局部放大示意图；
图15是根据本发明另一实施例提供的显示面板中第二像素电路的等效电路示意图；
图16是根据本发明另一实施例提供的显示面板中第二像素电路的电路结构示意图；
图17是根据本发明一种实施例提供的显示面板中第二像素电路的半导体层的结构示意图；
图18是根据本发明另一实施例提供的显示面板中第三像素电路的等效电路示意图；
图19是根据本发明另一实施例提供的显示面板中第三像素电路的电路结构示意图；
图20是根据本发明一种实施例提供的显示面板中第三像素电路的半导体层的结构示意图；
图21是根据本发明又一实施例提供的显示面板的俯视示意图；
图22是图21中Q3区域的一种局部放大示意图；
图23是图21中Q3区域的另一种局部放大示意图；
图24是图21中Q3区域的又一种局部放大示意图；
图25是根据本发明又一实施例提供的显示面板中第一像素电 路的电路结构示意图；
图26是根据本发明又一实施例提供的显示面板的俯视示意图；
图27是图26中Q4区域的局部放大示意图；
图28是图27中Q5区域的局部放大示意图；
图29是根据本发明又一实施例提供的显示面板中第一像素电路和第二像素电路的半导体层的结构示意图；
图30是根据本发明又一实施例提供的显示面板中第一像素电路和第二像素电路的第一金属层的结构示意图；
图31是根据本发明又一实施例提供的显示面板中第一像素电路和第二像素电路的电容金属层的结构示意图；
图32是根据本发明又一实施例提供的显示面板中第一像素电路和第二像素电路的第二金属层的结构示意图。
具体实施方式
下面将详细描述本发明的各个方面的特征和示例性实施例，为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本发明进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本发明，并不被配置为限定本发明。对于本领域技术人员来说，本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明更好的理解。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将 位于另一层、另一个区域“下面”或“下方”。
本发明实施例提供一种显示面板，图1是根据本发明一种实施例提供的显示面板的俯视示意图，图2是图1中Q1区域的局部放大示意图。
显示面板100包括第一显示区DA1、第二显示区DA2、第三显示区DA3以及第一扇出区FA1。第三显示区DA3沿第一方向X位于第一显示区DA1的至少一侧，第二显示区DA2至少部分包围第一显示区DA1和第三显示区DA3，第一显示区DA1的透光率大于第二显示区DA2的透光率，第一扇出区FA1沿第二方向Y位于第三显示区DA3与第二显示区DA2之间以及第一显示区DA1与第二显示区DA2之间，第二方向Y与第一方向X交叉。在一些实施例中，显示面板100还包括非显示区NA，非显示区NA至少部分包围第一显示区DA1、第二显示区DA2以及第三显示区DA3。
显示面板100还包括多个第一发光元件111以及多个第一像素电路121。多个第一发光元件111排布于第一显示区DA1。多个第一像素电路121位于第三显示区DA3。每个第一像素电路121包括第一连接点P1，第一连接点P1通过第一连接线CL1与至少一个第一发光元件111对应电连接，每个第一像素电路121包括第一预设晶体管，第一预设晶体管包括第一沟道C1。在本实施例中，与第一扇出区FA1相邻的至少一个第一像素电路121中，第一连接点P1位于第一沟道C1的背离第一扇出区FA1的一侧。
根据本发明实施例的显示面板100，与第一扇出区FA1相邻的至少一个第一像素电路121中，第一连接点P1位于第一沟道C1的背离第一扇出区FA1的一侧，使得该连接点对应的第一连接线CL1延伸于该第一像素电路121背离第一扇出区FA1的一侧，减少了第一连接线CL1对第一扇出区FA1的空间占用，便于第一扇出区FA1中其它信号线的布置，缓解第一扇出区FA1布线空间不足的问题。
可选地，第一连接线CL1可以是氧化铟锡(Indium Tin Oxide，ITO)、或氧化铟锌(Indium Zinc Oxide，IZO)等透光导电连接线。 当然，为了兼顾第一显示区DA1的透光率以及第一连接线CL1的电阻，可以将第一连接线CL1位于第一显示区DA1的部分采用透光导电材料，而位于第三显示区DA3的部分可以采用电阻率较低的金属材料，本发明在此不再赘述。此外，为了改善第一显示区DA1的衍射现象，第一连接线CL1位于第一显示区DA1的部分可以采用弯曲走线，位于第一显示区DA1的第一发光元件111可以设计为圆形或者类圆形。本文中，第一连接点P1是能够直接与第一连接线CL1的连接点，驱动电路经过第一连接点P1以及第一连接线CL1传输至第一发光元件111。
本发明实施例以显示面板100是有机发光二极管(Organic Light Emitting Diode，OLED)显示面板为例进行说明，即第一发光元件111为OLED发光元件。可以理解的是，本发明实施例的显示面板100也可以是其它类似于OLED显示面板的能以有源矩阵(Active Matrix，AM)方式驱动的自发光显示面板。
本实施例中，术语“像素电路”指驱动对应发光元件发光的电路结构的最小重复单元，像素电路可以是2T1C电路、7T1C电路、7T2C电路等。本文中，“2T1C电路”指像素电路是包括2个薄膜晶体管(T)和1个电容(C)的像素电路，其它“7T1C电路”、“7T2C电路”等依此类推。像素电路包括驱动晶体管，本实施例中，第一预设晶体管为第一像素电路121的驱动晶体管。
可选地，显示面板100还包括多个第二发光元件112以及多个第二像素电路122。第二像素电路122位于第二显示区DA2，每个第二像素电路122与至少一个第二发光元件112对应电连接。
显示面板100还可以包括多条第一信号线140，第一信号线140连接多个第一像素电路121和多个第二像素电路122。至少一条第一信号线140包括第一子信号线141、第二子信号线142以及第三子信号线143。第一子信号线141沿第二方向Y延伸于第三显示区DA3，并与多个第一像素电路121电连接。第二子信号线142沿第二方向Y延伸于第二显示区DA2，并与多个第二像素电路122电连 接。第三子信号线143延伸于第一扇出区FA1，并与第一子信号线141及第二子信号线142电连接。
在本实施例中，与第一扇出区FA1相邻的至少一个第一像素电路121中，第一连接点P1位于第一沟道C1的背离第一扇出区FA1的一侧，减少了第一连接线CL1对第一扇出区FA1的空间占用，便于第一信号线140的第三子信号线143在第一扇出区FA1的布置。
第一信号线140包括数据线、参考电压信号线、或电源线中的至少一种。第一信号线140的第三子信号线143延伸于第一扇出区FA1，并与第一子信号线141及第二子信号线142电连接，使得第三显示区DA3中的一列第一像素电路121与第二显示区DA2中的一列第二像素电路122对应共用一条第一信号线140，例如，第一信号线140为数据线，用于传输控制发光元件灰阶的数据信号，从而实现第一像素电路121的数据信号的供应。第一扇出区FA1空余了更多布线空间，便于第三子信号线143在第一扇出区FA1的布置。
在一些实施例中，多个第一像素电路121沿第二方向Y排布为多行，每行第一像素电路R1中，多个第一像素电路121沿第一方向X排列。可选地，与第一扇出区FA1相邻的至少一行第一像素电路R1中，每个第一像素电路121的第一连接点P1位于第一沟道C1的背离第一扇出区FA1的一侧。例如，可以将与第一扇出区FA1相邻的一行或两行第一像素电路R1进行上述对第一连接点P1的配置。再例如，可以将所有行第一像素电路R1进行上述对第一连接点P1的配置，即本实施例中，每个第一像素电路121的第一连接点P1位于第一沟道C1的背离第一扇出区FA1的一侧。当与第一扇出区FA1相邻的至少一行第一像素电路R1进行上述配置时，相邻的至少一行第一像素电路R1对应的第一连接线CL1均位于该行第一像素电路R1背离第一扇出区FA1的一侧，从而更大程度降低第一连接线CL1对第一扇出区FA1的空间占用，更能缓解第一扇出区FA1布线空间不足的问题。
需要说明的是，在上述实施例中，每行第一像素电路R1中，多 个第一像素电路121沿第一方向X排列。在实际显示面板中，可以包括与至少一行第一像素电路R1同行的其它电路结构，例如，显示面板100还包括与至少一行第一像素电路R1同行的第三像素电路，第三像素电路用于驱动位于第三显示区DA3中的第三发光元件发光。再例如，显示面板100还包括与至少一行第一像素电路R1同行的虚拟像素电路，虚拟像素电路可以是电路结构与第一像素电路121相同或类似，且不能使发光元件发光的像素电路，如像素电路缺少部分膜层或者结构，或者像素电路未与发光元件电连接。在一些可选的方式中，也可以包括与至少一行第一像素电路R1同行的虚拟发光元件，如设置有阳极、像素定义层开口、发光材料、以及阴极，但是未对应设置像素电路；或者缺少阳极、像素定义层开口、发光材料、以及阴极中的一者或多者。当显示面板100包括与至少一行第一像素电路R1同行的第三像素电路和/或虚拟像素电路和/或虚拟发光元件时，第三像素电路和/或虚拟像素电路可以插设在第一像素电路121之间，也可以位于多个第一像素电路121的一侧。
可选地，第一像素电路121包括用于向第一发光元件111传输驱动电流的第一节点N1，第一节点N1位于第一沟道C1的其中一侧。
图3是根据本发明一种实施例提供的显示面板中第一像素电路的等效电路示意图，图4是根据本发明一种实施例提供的显示面板中第一像素电路的电路结构示意图。
本实施例中，以第一像素电路121是7T1C电路为例进行说明，即第一像素电路121包括7个晶体管M1至M7以及存储电容Cst。参考电压线信号线YL用于提供重置第一像素电路121的预设节点Nc的参考电压信号Vref。对于本行第一像素电路121，第一扫描线SL1_1用于提供第一扫描信号S1，第二扫描线SL2用于提供第二扫描信号S2，下一行第一扫描线SL1_2可以与本行的第二扫描线SL2相连，从而为本行提供第二扫描信号S2，且为下一行第一像素电路121提供第一扫描信号S1。发光控制线EML用于提供发光控制信号 Emit。在一些实施例中，显示面板100还可以包括用于提供数据信号Data的数据线DL，以及包括用于提供供电信号PVDD的电源线VL。在本实施例中，晶体管M4为双栅晶体管，因而包括两个子晶体管，连接于两个子晶体管之间的部分半导体层可掺杂有杂质以具有导电性。在本实施例中，第一像素电路121还包括屏蔽线(或称屏蔽结构)PL，屏蔽线PL可以与参考电压线信号线YL同层，且与电源线VL电连接，从而具有恒定电压。屏蔽线PL在半导体层的正投影，遮挡晶体管M4的两个子晶体管之间的至少部分半导体层，由于屏蔽线PL具有恒定电压，能够降低其它信号线对晶体管M4的信号干扰。
第一像素电路121可以被配置为包括至少一个半导体层和多个导电层，导电层例如是金属层。在本实施例中，第一像素电路121至少包括半导体层、第一金属层、电容金属层以及第二金属层。在一些实施例中，第一像素电路121还可以包括例如第三金属层的其它导电层。
图5是根据本发明一种实施例提供的显示面板中第一像素电路的半导体层的结构示意图，图6是根据本发明一种实施例提供的显示面板中第一像素电路的第一金属层的结构示意图，图7是根据本发明一种实施例提供的显示面板中第一像素电路的电容金属层的结构示意图，图8是根据本发明一种实施例提供的显示面板中第一像素电路的第二金属层及第一连接点的结构示意图，图8中除示出第二金属层以外，还示出部分与第一连接点相关的结构层。
如图3至图8，第一像素电路121的多个晶体管M1至M7中，包括驱动晶体管M3、第一发光控制晶体管M1以及第二发光控制晶体管M6。驱动晶体管M3能够向与第一发光元件111传输驱动电流。驱动晶体管M3的栅极连接前述的预设节点Nc，该预设节点Nc与存储电容Cst的一个极板连接。第一发光控制晶体管M1以及第二发光控制晶体管M6的栅极与发光控制线EML连接。第一发光控制晶体管M1连接于电源线VL与驱动晶体管M3之间，第二发光控制晶 体管M6连接于驱动晶体管M3与第一发光元件111的阳极之间。第一节点N1位于第二发光控制晶体管M6与第一发光元件111的阳极之间。
可选地，存储电容Cst中，与电源线VL电连接的极板与相邻第一像素电路121的同层的极板电连接，从而降低电源线VL的电压降。
如图4和图5，本实施例中，第一预设晶体管为第一像素电路121的驱动晶体管M3，第一沟道C1即第一像素电路121的驱动晶体管M3的沟道。如图4，本实施例中，第一节点N1具体为从第二发光控制晶体管M6向第一发光元件111的阳极连接时的第一个过孔的位置。如图4、图5和图8，本实施例中，该第一节点N1是从第二发光控制晶体管M6向第一发光元件111的阳极连接时，连接第二金属层与半导体层的过孔的位置。第一节点N1所在位置的过孔，可以通过其它导电结构与第一发光元件111的阳极电连接，例如，可以通过位于第三金属层的导电结构与第一发光元件111的阳极电连接。
如图2、图4，在本实施例中，至少一个第一像素电路121中，第一节点N1位于第一沟道C1的朝向第一扇出区FA1的一侧，第一连接点P1通过第二连接线CL2与第一节点N1电连接。根据本实施例的显示面板100，当第一节点N1位于第一沟道C1的朝向第一扇出区FA1的一侧时，通过第二连接线CL2将第一节点N1电连接至背离第一扇出区FA1一侧的第一连接点P1，在基本不改变原第一像素电路121结构和信号线顺序的情形下，实现第一连接线CL1占据位置的转移，将原本需要在朝向第一扇出区FA1一侧布置的第一连接线CL1改为在背离第一扇出区FA1一侧布置。因此，该显示面板100以电路结构上较小的改动实现第一连接线CL1在第一扇出区FA1的空间让位，便于第一信号线140在第一扇出区FA1的布置。
图9是根据本发明一种实施例提供的显示面板的层结构示意图。如图4至图9，在本实施例中，第一像素电路121包括半导体层B1、 第一金属层J1、电容金属层JC、第二金属层J2以及第三金属层J3。第一节点N1为从第二发光控制晶体管M6向第一发光元件111的阳极连接时的第一个过孔的位置。本实施例中，第一节点N1是从第二发光控制晶体管M6向第一发光元件111的阳极连接时，连接第二金属层J2与半导体层B1的过孔的位置。本实施例中，第二连接线CL2的至少部分位于第三金属层J3，第一连接线CL1的至少部分与第一发光元件111的阳极同层，此时，第一连接点P1是连接第一连接线CL1与第二连接线CL2的过孔的位置，即连接阳极所在层与第三金属层J3的过孔所在的位置。
图10是根据本发明一种替代实施例提供的显示面板的层结构示意图，图11是根据本发明另一种替代实施例提供的显示面板的层结构示意图。
如图10，第一像素电路121包括半导体层B1、第一金属层J1、电容金属层JC、第二金属层J2。第一节点N1为从第二发光控制晶体管M6向第一发光元件111的阳极连接时的第一个过孔的位置。在图10涉及的实施例中，第一节点N1是从第二发光控制晶体管M6向第一发光元件111的阳极连接时，连接第二金属层J2与半导体层B1的过孔的位置。在图10涉及的实施例中，第二连接线CL2的至少部分位于第二金属层J2，第一连接线CL1的至少部分与第一发光元件111的阳极同层，此时，第一连接点P1是连接第一连接线CL1与第二连接线CL2的过孔的位置，即连接阳极所在层与第二金属层J2的过孔所在的位置。
如图11，第一像素电路121包括半导体层B1、第一金属层J1、电容金属层JC、第二金属层以及第三金属层J3。第一节点N1为从第二发光控制晶体管M6向第一发光元件111的阳极连接时的第一个过孔的位置。在图11涉及的实施例中，第一节点N1是从第二发光控制晶体管M6向第一发光元件111的阳极连接时，连接第三金属层J3与半导体层B1的过孔的位置。在图11涉及的实施例中，第二连接线CL2的至少部分位于第三金属层J3，第一连接线CL1的至 少部分与第一发光元件111的阳极同层，此时，第一连接点P1是连接第一连接线CL1与第二连接线CL2的过孔的位置，即连接阳极所在层与第三金属层J3的过孔所在的位置。
图12是根据本发明另一实施例提供的显示面板的俯视示意图，图13和图14是图12中Q2区域的局部放大示意图。本实施例中，显示面板100还包括多个第二发光元件112、多个第三发光元件113、多个第二像素电路122、多个第三像素电路123以及多条第一信号线140。多个第二发光元件112排布于第二显示区DA2。多个第三发光元件113排布于第三显示区DA3。第二像素电路122位于第二显示区DA2。每个第二像素电路122与至少一个第二发光元件112对应电连接。第三像素电路123位于第三显示区DA3。每个第三像素电路123与至少一个第三发光元件113对应电连接。
至少一条第一信号线140包括第一子信号线141、第二子信号线142以及第三子信号线143，第一子信号线141沿第二方向Y延伸于第三显示区DA3，并与多个第一像素电路121电连接，第二子信号线142沿第二方向Y延伸于第二显示区DA2，并与多个第二像素电路122电连接，第三子信号线143延伸于第一扇出区FA1，并与第一子信号线141及第二子信号线142电连接。
如图14，在一些实施例中，每个第二像素电路122包括第二预设晶体管，第二预设晶体管包括具有第二沟道C2，第二像素电路122包括用于向第二发光元件112传输驱动电流的第二节点N2，第二节点N2位于第二沟道C2的其中一侧。
在本实施例中，第一像素电路121的等效电路以及电路结构与图3和图4所示的实施例基本相同，在此不再详述第一像素电路121。
图15是根据本发明另一实施例提供的显示面板中第二像素电路的等效电路示意图，图16是根据本发明另一实施例提供的显示面板中第二像素电路的电路结构示意图。第二像素电路122至少包括半导体层、第一金属层、电容金属层以及第二金属层。图17是根据本发明一种实施例提供的显示面板中第二像素电路的半导体层的结 构示意图。
本实施例中，第二像素电路122是7T1C电路，其包括7个晶体管M1至M7以及存储电容Cst。第二像素电路122的等效电路以及电路结构与第一像素电路121类似，以下将对不同之处进行说明，相同之处不再详述。
请参考图15至图17，本实施例中，第二预设晶体管为第二像素电路122的驱动晶体管M3，第二沟道C2即第二像素电路122的驱动晶体管M3的沟道。如图16和图17，本实施例中，第二节点N2具体为从第二发光控制晶体管M6向第二发光元件112的阳极连接时的第一个过孔的位置。本实施例中，该第二节点N2是从第二发光控制晶体管M6向第二发光元件112的阳极RE2连接时，连接第二金属层与半导体层的过孔的位置。第二节点N2所在位置的过孔，可以通过其它导电结构与第二发光元件112的阳极RE2电连接，例如，可以通过位于第三金属层的导电结构CS2与第二发光元件112的阳极RE2电连接。
在本实施例中，第一像素电路121中第一节点N1相对第一沟道C1的朝向，与第二像素电路122中第二节点N2相对第二沟道C2的朝向相同。因此，用于向第一像素电路121、第二像素电路122传输信号的多条信号线的排列顺序基本不变，无需对显示面板100的布线结构进行过大的改变。
如图14，在一些实施例中，至少一个第三像素电路123包括第三连接点P3，第三发光元件113通过第三连接点P3与第三像素电路123电连接。每个第三像素电路123包括第三预设晶体管，第三预设晶体管包括第三沟道C3。与第一扇出区FA1相邻的至少一个第三像素电路123中，第三连接点P3位于第三沟道C3的背离第一扇出区FA1的一侧。当第三像素电路123与第三发光元件113之前需要通过连接线连接时，第三连接点P3位于第三沟道C3的背离第一扇出区FA1的一侧，能够降低与第三像素电路123连接的连接线对第一扇出区FA1的空间占用，进一步提高第一扇出区FA1中其它布 线的灵活性。
在一些实施例中，多个第一像素电路121和多个第三像素电路123沿第二方向Y排布为多行，每行第一像素电路和第三像素电路R2中，多个第一像素电路121以及多个第三像素电路123沿第一方向X排列。本实施例中，与第一扇出区FA1相邻的至少一行第一像素电路和第三像素电路R2中，每个第一像素电路121的第一连接点P1位于第一沟道C1的背离第一扇出区FA1的一侧，每个第三像素电路123的第三连接点P3位于第三沟道C3的背离第一扇出区FA1的一侧，从而更大程度降低第一连接线CL1、与第三像素电路123连接的连接线对第一扇出区FA1的空间占用，更能缓解第一扇出区FA1布线空间不足的问题。
在实际显示面板中，显示面板可以包括与至少一行第一像素电路和第三像素电路R2同行的其它电路结构，例如，显示面板100还包括与至少一行第一像素电路和第三像素电路R2同行的虚拟像素电路，虚拟像素电路可以是电路结构与第一像素电路121相同或类似，且不与发光元件电连接的像素电路。虚拟像素电路可以插设在第一像素电路121和/或第三像素电路123之间，也可以位于全部第一像素电路121和/或第三像素电路123的一侧。
在一些实施例中，第三像素电路123包括用于向第三发光元件113传输驱动电流的第三节点N3，第三节点N3位于第三沟道C3的其中一侧，第三连接点P3通过第三连接线与第三节点N3电连接。
图18是根据本发明另一实施例提供的显示面板中第三像素电路的等效电路示意图，图19是根据本发明另一实施例提供的显示面板中第三像素电路的电路结构示意图。第三像素电路123至少包括半导体层、第一金属层、电容金属层以及第二金属层。图20是根据本发明一种实施例提供的显示面板中第三像素电路的半导体层的结构示意图。
本实施例中，第三像素电路123是7T1C电路，其包括7个晶体管M1至M7以及存储电容Cst。第三像素电路123的等效电路以 及电路结构与第一像素电路121类似，以下将对不同之处进行说明，相同之处不再详述。
请参考图18至图20，本实施例中，第三预设晶体管为第三像素电路123的驱动晶体管M3，第三沟道C3即第三像素电路123的驱动晶体管M3的沟道。如图19和图20，本实施例中，第三节点N3具体为从第二发光控制晶体管M6向第三发光元件113的阳极连接时的第一个过孔的位置。本实施例中，该第三节点N3是从第二发光控制晶体管M6向第三发光元件113的阳极RE3连接时，连接第二金属层与半导体层的过孔的位置。第三节点N3所在位置的过孔，可以通过其它导电结构与第三发光元件113的阳极RE3电连接，例如，可以通过位于第三金属层的导电结构CS3与第三发光元件113的阳极RE3电连接。
图21是根据本发明又一实施例提供的显示面板的俯视示意图，图22、图23以及图24是图21中Q3区域的局部放大示意图。本实施例中，第一像素电路121包括用于向第一发光元件111传输驱动电流的第一节点N1，第一节点N1位于第一沟道C1的其中一侧，其中，至少一个第一像素电路121中，第一连接点P1与第一节点N1重合。此时，第一节点N1已经位于第一沟道C1的背离第一扇出区FA1的一侧，减少了第一连接线CL1对第一扇出区FA1的空间占用，便于第一信号线140的第三子信号线143在第一扇出区FA1的布置。在本实施例中，不再需要设置第二连接线CL2，从而能够避免设置第二连接线CL2时第二连接线CL2与第一像素电路121中的导线交叠而产生的信号影响，降低显示面板100产生显示不均的可能。
本实施例中第一像素电路121的等效电路与图3所示实施例类似，图25是根据本发明又一实施例提供的显示面板中第一像素电路的电路结构示意图。在本实施例中，第一像素电路121的电路结构基本相当于与图12所示实施例的电路结构镜像，其中两者关于垂直于第二方向Y的面镜像。
本实施例中，第二像素电路122的等效电路以及电路结构与图15和图16所示的实施方式类似，不再详述。
在本实施例中，第一像素电路121中第一节点N1相对第一沟道C1的朝向，与第二像素电路122中第二节点N2相对第二沟道C2的朝向相反。在本实施例中，第一像素电路121的电路结构基本相当于与第二像素电路122的电路结构镜像，其中两者关于垂直于第二方向Y的面镜像。
如图24，在一些实施例中，显示面板100还包括第二扇出区FA2。第二扇出区FA2沿第一方向X位于第三显示区DA3与第一显示区DA1之间。显示面板100还包括多条第二信号线150。至少一条第二信号线150包括第四子信号线151、第五子信号线152以及第六子信号线153。第四子信号线151沿第一方向X延伸于第三显示区DA3，并与多个第一像素电路121电连接。第五子信号线152沿第一方向X延伸于第二显示区DA2，并与多个第二像素电路122电连接。第六子信号线153延伸于第二扇出区FA2，并与第一子信号线141与第二子信号线142电连接。
第三显示区DA3中的一行像素电路(包括第一像素电路121和/或第三像素电路123)与第二显示区DA2中的一行第二像素电路122对应共用一条第二信号线140，实现第三显示区DA3中第一像素电路121和/或第三像素电路123的信号供应。
在一些实施例中，每个第一像素电路121对应电连接N条第二信号线150，N为大于等于2的整数；其中，每个第一像素电路121对应的N条第二信号线150中，N条第四子信号线151沿第二方向Y的排列顺序，与N条第五子信号线152沿第二方向Y的排列顺序相反。第二信号线150包括扫描线、参考电压信号线、或发光控制线中的至少一种。例如，每个第一像素电路121对应四条第二信号线150，分别为第一扫描线SL1、第二扫描线SL2、发光控制线EML以及参考电压信号线YL。通过设置第二扇出区FA2，N条第四子信号线151与N条第五子信号线152可以在该第二扇出区FA2通过对 应的N条第六子信号线153进行过孔换线，以实现在第二方向Y上排列顺序的变换。在一个示例中，一行第一像素电路121和第三像素电路123与对应的一行第二像素电路122共用四条第二信号线150，这四条第二信号线150在不同的显示区具有不同的排列顺序。在第三显示区DA3中，沿着第二方向Y从上向下，四条第四子信号线151依次为第一扫描线SL1、参考电压信号线YL、发光控制线EML、第二扫描线SL2。而在第二显示区DA2，同样沿着第二方向Y从上向下，四条第五子信号线152依次为第二扫描线SL2、发光控制线EML、参考电压信号线YL、第一扫描线SL1，与四条第四子信号线151的排列顺序相反。
在一些实施例中，显示面板100包括多个布线层，每个布线层中设置有图案化的导线结构，这些导线结构可以是金属材质，也可以是半导体材质。可选地，每个第一像素电路121对应的N条第二信号线150中，N条第六子信号线153中的至少两条分别处于不同的布线层中，从而避免传输不同信号的第六子信号线153相互之间产生信号干扰，实现N条第二信号线150沿着第二方向Y排列顺序的变换。
图26是根据本发明又一实施例提供的显示面板的俯视示意图，图27是图26中Q4区域的局部放大示意图。图28是图27中Q5区域的局部放大示意图。
本实施例中，第二像素电路122的等效电路以及电路结构与图15和图16所示的实施方式类似，不再详述。
本实施例中第一像素电路121的等效电路与图3所示实施例类似，与前述实施例不同的是，本实施例中第一像素电路121的电路结构不再相当于与图12所示实施例的电路结构镜像，即本实施例中第一像素电路121的电路结构与图25所示实施例不同。
本实施例中，第一像素电路121、第二像素电路122都至少包括半导体层、第一金属层、电容金属层以及第二金属层。
图29是根据本发明又一实施例提供的显示面板中第一像素电 路和第二像素电路的半导体层的结构示意图，图30是根据本发明又一实施例提供的显示面板中第一像素电路和第二像素电路的第一金属层的结构示意图，图31是根据本发明又一实施例提供的显示面板中第一像素电路和第二像素电路的电容金属层的结构示意图，图32是根据本发明又一实施例提供的显示面板中第一像素电路和第二像素电路的第二金属层的结构示意图。
本实施例中，第一像素电路121的驱动晶体管M3的宽长比与第二像素电路122的驱动晶体管M3的宽长比不同，具体地，第一像素电路121的驱动晶体管M3的宽长比大于第二像素电路122的驱动晶体管M3的宽长比。
第一像素电路121的驱动晶体管M3的宽长比设计的越大，其驱动能力越强，当需要每个第一像素电路121对应连接多个相同颜色的第一发光元件111时，可以确保该第一像素电路121的工作效率和性能，保证显示效果。在其它一些实施例中，当第二像素电路122对应连接的第二发光元件112的数量越多时，也可以增加第二像素电路122的驱动晶体管M3的宽长比，此处不再详述。第二像素电路123也可以根据其所连接的第三发光元件113的数量来相应的调整上述参数，亦不再详述。
如图27和图28，在一些实施例中，显示面板100还包括多条第二信号线150。至少一条第二信号线150包括第四子信号线151、第五子信号线152以及第六子信号线153。第四子信号线151沿第一方向X延伸于第三显示区DA3，并与多个第一像素电路121电连接。第五子信号线152沿第一方向X延伸于第二显示区DA2，并与多个第二像素电路122电连接。第六子信号线153延伸于第二扇出区FA2，并与第一子信号线141与第二子信号线142电连接。每个第一像素电路121对应电连接N条第二信号线150，N为大于等于2的整数；其中，每个第一像素电路121对应的N条第二信号线150中，N条第四子信号线151沿第二方向Y的排列顺序，与N条第五子信号线152沿第二方向Y的排列顺序相反。
通过设置第二扇出区FA2，N条第四子信号线151与N条第五子信号线152可以在该第二扇出区FA2通过对应的N条第六子信号线153进行过孔换线，以实现在第二方向Y上排列顺序的变换。例如在本实施例中，一行第一像素电路121和第三像素电路123与对应的一行第二像素电路122共用多条第二信号线150，该多条第二信号线150在不同的显示区具有不同的排列顺序。在第二显示区DA2中，沿着第二方向Y从上向下，多条第四子信号线151依次为参考电压信号线YL、第一扫描线SL1_1、屏蔽线PL、第二扫描线SL2、发光控制线EML、参考电压信号线YL、第一扫描线SL1_2。而在第三显示区DA3，同样沿着第二方向Y从上向下，多条第五子信号线152依次为第一扫描线SL1_2、参考电压信号线YL、发光控制线EML、第二扫描线SL2、屏蔽线PL、第一扫描线SL1_1、参考电压信号线YL，与多条第四子信号线151的排列顺序相反。
在本实施例中，多条第四子信号线151、多条第五子信号线152分布于第一金属层和电容金属层。多条第六子信号线153中，每条第六子信号线153的至少一部分位于第二金属层，从而通过换线实现第四子信号线151与对应第五子信号线152的电连接。在其它一些实施例中，显示面板例如还包括第三金属层，则每条第六子信号线153的至少一部分可以位于第三金属层，或者第六子信号线153分设于第二金属层和第三金属层。通过将第六子信号线153的至少一部分配置为与第四子信号线151、第五子信号线152不同层，可以避免传输不同信号的第六子信号线153相互之间产生信号干扰，且实现N条第二信号线150沿着第二方向Y排列顺序的变换。
本发明实施例还提供一种显示装置，该显示装置例如是手机、平板电脑等具有显示功能的电子设备。其中，该显示装置包括前述任一实施方式的显示面板100。显示面板100包括第一显示区DA1、第二显示区DA2、第三显示区DA3以及第一扇出区FA1。第三显示区DA3沿第一方向X位于第一显示区DA1的至少一侧，第二显示区DA2至少部分包围第一显示区DA1和第三显示区DA3，第一显 示区DA1的透光率大于第二显示区DA2的透光率，第一扇出区FA1沿第二方向Y位于第三显示区DA3与第二显示区DA2之间以及第一显示区DA1与第二显示区DA2之间，第二方向Y与第一方向X交叉。
显示面板100还包括多个第一发光元件111以及多个第一像素电路121。多个第一发光元件111排布于第一显示区DA1。多个第一像素电路121位于第三显示区DA3。每个第一像素电路121包括第一连接点P1，第一连接点P1通过第一连接线CL1与至少一个第一发光元件111对应电连接，每个第一像素电路121包括第一预设晶体管，第一预设晶体管包括第一沟道C1。在本实施例中，与第一扇出区FA1相邻的至少一个第一像素电路121中，第一连接点P1位于第一沟道C1的背离第一扇出区FA1的一侧。
根据本发明实施例的显示装置，在显示面板100中，与第一扇出区FA1相邻的至少一个第一像素电路121中，第一连接点P1位于第一沟道C1的背离第一扇出区FA1的一侧，使得该连接点对应的第一连接线CL1延伸于该第一像素电路121背离第一扇出区FA1的一侧，减少了第一连接线CL1对第一扇出区FA1的空间占用，便于第一扇出区FA1中其它信号线的布置，缓解第一扇出区FA1布线空间不足的问题。
依照本发明如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (18)

  1. 一种显示面板，其特征在于，包括：
    第一显示区、第二显示区、第三显示区以及第一扇出区，所述第三显示区沿第一方向位于所述第一显示区的至少一侧，所述第二显示区至少部分包围所述第一显示区和所述第三显示区，所述第一显示区的透光率大于所述第二显示区的透光率，所述第一扇出区沿第二方向位于所述第三显示区与所述第二显示区之间以及所述第一显示区与所述第二显示区之间，所述第二方向与所述第一方向交叉；
    多个第一发光元件，排布于所述第一显示区；以及
    多个第一像素电路，位于所述第三显示区，每个所述第一像素电路包括第一连接点，所述第一连接点通过第一连接线与至少一个所述第一发光元件对应电连接，每个所述第一像素电路包括第一预设晶体管，所述第一预设晶体管包括第一沟道，
    其中，与所述第一扇出区相邻的至少一个所述第一像素电路中，所述第一连接点位于所述第一沟道的背离所述第一扇出区的一侧。
  2. 根据权利要求1所述的显示面板，其特征在于，多个所述第一像素电路沿所述第二方向排布为多行，每行所述第一像素电路中，多个所述第一像素电路沿所述第一方向排列，
    其中，与所述第一扇出区相邻的至少一行所述第一像素电路中，每个所述第一像素电路的所述第一连接点位于所述第一沟道的背离所述第一扇出区的一侧。
  3. 根据权利要求1所述的显示面板，其特征在于，每个所述第一像素电路的所述第一连接点位于所述第一沟道的背离所述第一扇出区的一侧。
  4. 根据权利要求1所述的显示面板，其特征在于，所述第一像素电路包括用于向所述第一发光元件传输驱动电流的第一节点，所述第一节点位于所述第一沟道的其中一侧。
  5. 根据权利要求4所述的显示面板，其特征在于，至少一个所述第一像素电路中，所述第一连接点与所述第一节点重合。
  6. 根据权利要求4所述的显示面板，其特征在于，至少一个所述第一像素电路中，所述第一节点位于所述第一沟道的朝向所述第一扇出区的 一侧，所述第一连接点通过第二连接线与所述第一节点电连接。
  7. 根据权利要求1所述的显示面板，其特征在于，还包括：
    多个第二发光元件以及多个第三发光元件，所述多个第二发光元件排布于所述第二显示区，所述多个第三发光元件排布于所述第三显示区；
    多个第二像素电路以及多个第三像素电路，所述第二像素电路位于所述第二显示区，每个所述第二像素电路与至少一个所述第二发光元件对应电连接，所述第三像素电路位于所述第三显示区，每个所述第三像素电路与至少一个所述第三发光元件对应电连接；以及
    多条第一信号线，至少一条所述第一信号线包括第一子信号线、第二子信号线以及第三子信号线，所述第一子信号线沿所述第二方向延伸于所述第三显示区，并与多个所述第一像素电路电连接，所述第二子信号线沿所述第二方向延伸于所述第二显示区，并与多个所述第二像素电路电连接，所述第三子信号线延伸于所述第一扇出区，并与所述第一子信号线及所述第二子信号线电连接。
  8. 根据权利要求7所述的显示面板，其特征在于，所述第一信号线包括数据线、参考电压信号线、或电源线中的至少一种。
  9. 根据权利要求7所述的显示面板，其特征在于，每个所述第二像素电路包括第二预设晶体管，所述第二预设晶体管包括具有第二沟道，所述第二像素电路包括用于向所述第二发光元件传输驱动电流的第二节点，所述第二节点位于所述第二沟道的其中一侧。
  10. 根据权利要求9所述的显示面板，其特征在于，所述第一像素电路中所述第一节点相对所述第一沟道的朝向，与所述第二像素电路中所述第二节点相对所述第二沟道的朝向相反。
  11. 根据权利要求9所述的显示面板，其特征在于，所述第一像素电路中所述第一节点相对所述第一沟道的朝向，与所述第二像素电路中所述第二节点相对所述第二沟道的朝向相同。
  12. 根据权利要求7所述的显示面板，其特征在于，至少一个所述第三像素电路包括第三连接点，所述第三发光元件通过所述第三连接点与所述第三像素电路电连接，每个所述第三像素电路包括第三预设晶体管，所述第三预设晶体管包括第三沟道；
    其中，与所述第一扇出区相邻的至少一个所述第三像素电路中，所述第三连接点位于所述第三沟道的背离所述第一扇出区的一侧。
  13. 根据权利要求12所述的显示面板，其特征在于，多个所述第一像素电路和多个所述第三像素电路沿所述第二方向排布为多行，每行所述第一像素电路和第三像素电路中，多个所述第一像素电路以及多个第三像素电路沿所述第一方向排列，
    其中，与所述第一扇出区相邻的至少一行所述第一像素电路和第三像素电路中，每个所述第一像素电路的所述第一连接点位于所述第一沟道的背离所述第一扇出区的一侧，每个所述第三像素电路的所述第三连接点位于所述第三沟道的背离所述第一扇出区的一侧。
  14. 根据权利要求12所述的显示面板，其特征在于，所述第三像素电路包括用于向所述第三发光元件传输驱动电流的第三节点，所述第三节点位于所述第三沟道的其中一侧，所述第三连接点通过第三连接线与所述第三节点电连接。
  15. 根据权利要求1所述的显示面板，其特征在于，还包括：
    第二扇出区，所述第二扇出区沿所述第一方向位于所述第三显示区与所述第一显示区之间，
    多条第二信号线，至少一条所述第二信号线包括第四子信号线、第五子信号线以及第六子信号线，所述第四子信号线沿所述第一方向延伸于所述第三显示区，并与多个所述第一像素电路电连接，所述第五子信号线沿所述第一方向延伸于所述第二显示区，并与多个所述第二像素电路电连接，所述第六子信号线延伸于所述第二扇出区，并与所述第一子信号线与所述第二子信号线电连接。
  16. 根据权利要求15所述的显示面板，其特征在于，每个第一像素电路对应电连接N条所述第二信号线，N为大于等于2的整数；
    其中，每个所述第一像素电路对应的N条所述第二信号线中，N条所述第四子信号线沿所述第二方向的排列顺序，与N条所述第五子信号线沿所述第二方向的排列顺序相反。
  17. 根据权利要求15所述的显示面板，其特征在于，所述第二信号线包括扫描线、参考电压信号线、或发光控制线中的至少一种。
  18. 一种显示装置，其特征在于，包括根据权利要求1至17任一项所述的显示面板。
PCT/CN2021/106207 2021-06-03 2021-07-14 显示面板及显示装置 WO2022252352A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/856,409 US20220392964A1 (en) 2021-06-03 2022-07-01 Display panel and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110628931.6A CN113421896B (zh) 2021-06-03 2021-06-03 显示面板及显示装置
CN202110628931.6 2021-06-03

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/856,409 Continuation US20220392964A1 (en) 2021-06-03 2022-07-01 Display panel and display device

Publications (1)

Publication Number Publication Date
WO2022252352A1 true WO2022252352A1 (zh) 2022-12-08

Family

ID=77713931

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2021/106207 WO2022252352A1 (zh) 2021-06-03 2021-07-14 显示面板及显示装置

Country Status (2)

Country Link
CN (2) CN115425058A (zh)
WO (1) WO2022252352A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024178572A1 (en) * 2023-02-28 2024-09-06 Boe Technology Group Co., Ltd. Array substrate and display apparatus

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115581104A (zh) * 2022-09-05 2023-01-06 武汉天马微电子有限公司 显示面板和显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110265455A (zh) * 2019-06-25 2019-09-20 武汉华星光电半导体显示技术有限公司 一种显示面板及显示装置
CN110767717A (zh) * 2019-04-30 2020-02-07 昆山国显光电有限公司 阵列基板、显示面板及显示装置
CN111402743A (zh) * 2020-03-24 2020-07-10 昆山国显光电有限公司 显示面板及显示装置
KR20200118264A (ko) * 2019-04-03 2020-10-15 삼성디스플레이 주식회사 표시 장치
CN111969027A (zh) * 2020-08-28 2020-11-20 合肥维信诺科技有限公司 显示面板以及显示装置
CN112151592A (zh) * 2020-09-30 2020-12-29 武汉天马微电子有限公司 显示面板及显示装置
CN112186021A (zh) * 2020-09-30 2021-01-05 武汉天马微电子有限公司 显示面板及显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108806578B (zh) * 2018-06-08 2021-04-13 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
CN109491121B (zh) * 2018-12-24 2022-04-12 上海中航光电子有限公司 显示面板和显示装置
KR20200140440A (ko) * 2019-06-05 2020-12-16 삼성디스플레이 주식회사 표시장치
KR20210034158A (ko) * 2019-09-19 2021-03-30 삼성디스플레이 주식회사 디스플레이 장치
CN111243486A (zh) * 2020-03-09 2020-06-05 Tcl华星光电技术有限公司 一种阵列基板及显示面板
CN112035013B (zh) * 2020-08-31 2024-04-09 京东方科技集团股份有限公司 触控面板及其制备方法、显示装置
CN112466209B (zh) * 2020-09-30 2022-05-27 武汉天马微电子有限公司 显示面板和显示装置
CN112234092B (zh) * 2020-10-30 2023-03-24 云谷（固安）科技有限公司 显示面板及显示装置
CN112599058B (zh) * 2020-12-22 2022-06-03 湖北长江新型显示产业创新中心有限公司 一种显示面板、显示装置和显示面板的修护方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200118264A (ko) * 2019-04-03 2020-10-15 삼성디스플레이 주식회사 표시 장치
CN110767717A (zh) * 2019-04-30 2020-02-07 昆山国显光电有限公司 阵列基板、显示面板及显示装置
CN110265455A (zh) * 2019-06-25 2019-09-20 武汉华星光电半导体显示技术有限公司 一种显示面板及显示装置
CN111402743A (zh) * 2020-03-24 2020-07-10 昆山国显光电有限公司 显示面板及显示装置
CN111969027A (zh) * 2020-08-28 2020-11-20 合肥维信诺科技有限公司 显示面板以及显示装置
CN112151592A (zh) * 2020-09-30 2020-12-29 武汉天马微电子有限公司 显示面板及显示装置
CN112186021A (zh) * 2020-09-30 2021-01-05 武汉天马微电子有限公司 显示面板及显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024178572A1 (en) * 2023-02-28 2024-09-06 Boe Technology Group Co., Ltd. Array substrate and display apparatus

Also Published As

Publication number Publication date
CN113421896B (zh) 2022-10-11
CN115425058A (zh) 2022-12-02
CN113421896A (zh) 2021-09-21

Similar Documents

Publication Publication Date Title
CN112186021B (zh) 显示面板及显示装置
WO2021218437A1 (zh) 显示基板及显示装置
CN113196374B (zh) 显示基板及显示装置
JP7548819B2 (ja) ディスプレイパネル及びその製造方法、表示装置
CN111969027A (zh) 显示面板以及显示装置
US20220392964A1 (en) Display panel and display device
CN113196495A (zh) 显示基板及显示装置
US20230133588A1 (en) Display panel and display apparatus
WO2022252352A1 (zh) 显示面板及显示装置
CN114582949A (zh) 显示基板和显示装置
CN114762125A (zh) 显示基板及显示装置
WO2022160801A1 (zh) 显示面板及其制造方法、显示装置
WO2022213585A1 (zh) 辅助像素电路、显示面板和显示装置
CN112909051B (zh) 显示屏和显示设备
WO2021258318A1 (zh) 显示基板及其制作方法、显示装置
CN114616668A (zh) 一种显示基板及其制作方法、显示装置
CN114616616B (zh) 一种显示基板及其制作方法、显示装置
CN114175133B (zh) 一种显示面板及其制作方法、显示装置
WO2023143568A1 (zh) 显示面板、显示模组及显示装置
CN217444399U (zh) 显示装置
CN115768205A (zh) 显示基板及显示装置
WO2023000215A1 (zh) 显示基板及显示装置
CN114450797B (zh) 一种显示基板及其制作方法、显示装置
CN114207696B (zh) 显示面板及其制作方法、显示装置
WO2022041244A1 (zh) 一种显示基板及其制作方法、显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21943709

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21943709

Country of ref document: EP

Kind code of ref document: A1