WO2022219732A1 - 発光デバイス - Google Patents

発光デバイス Download PDF

Info

Publication number
WO2022219732A1
WO2022219732A1 PCT/JP2021/015383 JP2021015383W WO2022219732A1 WO 2022219732 A1 WO2022219732 A1 WO 2022219732A1 JP 2021015383 W JP2021015383 W JP 2021015383W WO 2022219732 A1 WO2022219732 A1 WO 2022219732A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
light
layer
bank
sub
Prior art date
Application number
PCT/JP2021/015383
Other languages
English (en)
French (fr)
Inventor
昌行 兼弘
洋平 仲西
翔太 岡本
Original Assignee
シャープディスプレイテクノロジー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープディスプレイテクノロジー株式会社 filed Critical シャープディスプレイテクノロジー株式会社
Priority to US18/278,480 priority Critical patent/US20240055551A1/en
Priority to PCT/JP2021/015383 priority patent/WO2022219732A1/ja
Publication of WO2022219732A1 publication Critical patent/WO2022219732A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Definitions

  • the present disclosure relates to a self-luminous light-emitting device.
  • a display device which is a type of self-luminous light emitting device, is generally manufactured as follows. First, a substrate is prepared, and a lower layer electrode is formed on the substrate for each sub-pixel. A bank is then formed to cover the edge of each lower electrode. Next, an EL layer including a light-emitting layer is formed. Note that at least the light-emitting layer of the EL layer is patterned for each sub-pixel. After that, an upper layer electrode is formed as a common layer common to all sub-pixels.
  • Patent document 1 forms a plurality of banks extending parallel to each other at intervals on a substrate and having a top surface, a bottom surface, and two side surfaces each having a tapered cross section.
  • the angle (tilt angle) between the bottom surface and the side surface of the bank is 40° or more and 50° or less.
  • a lower electrode layer is formed so as to cover the inclined surfaces of the side surfaces of adjacent banks facing each other between adjacent banks and having the above angle, and the lower electrode layer on the inclined surfaces is made translucent.
  • a reflective layer is formed on the inclined surface of the bank by covering it with an insulating film. Therefore, the lower electrode layer on the sidewall of the bank is a reflective layer covered with an insulating film and does not function as an electrode.
  • Patent Document 1 has sufficient light extraction efficiency, and if the opening size of the bank is large, there is a concern that the light guide component cannot be extracted efficiently, while the opening size of the bank is small. and increase the drive voltage.
  • One aspect of the present disclosure has been devised in view of the conventional problems described above, and is to provide a light-emitting device capable of improving light extraction efficiency and suppressing an increase in driving voltage as compared to conventional ones.
  • a light-emitting device includes a bank provided with a through hole having an inclined opening sidewall, and a lower layer formed on the bank so as to block the through hole.
  • the lower electrode has an inclined surface along at least a portion of the sidewall of the opening
  • the EL layer includes at least a light-emitting layer and has an inclined surface along at least a portion of the inclined surface of the lower electrode.
  • the upper electrode has an inclined surface along at least a portion of the inclined surface of the EL layer.
  • the light propagating in the EL layer by total reflection can be reflected by the inclined surface of the lower electrode and extracted to the outside, and at least part of the side wall of the opening can emit light. Since it can emit light, the light emitting area can be expanded. Further, according to the aspect of the present disclosure, the lower layer electrode itself formed on the side wall of the opening also functions as an electrode, so that the electrode area can be increased. Therefore, an increase in drive voltage can be suppressed.
  • FIG. 1 is a plan view showing an example of a schematic configuration of a main part of a display device according to Embodiment 1;
  • FIG. 2 is a plan view showing an example of a schematic configuration of a main part of the display device according to Embodiment 1 when the display device is viewed from above the second electrode of each sub-pixel of the display device;
  • FIG. 1 is a cross-sectional view showing a schematic configuration of a main part of a display device according to Embodiment 1;
  • FIG. 4 is a diagram schematically showing an example of a laminated structure in each light emitting region of a light emitting element in the display device according to Embodiment 1.
  • FIG. 4 is a flow chart showing an example of a manufacturing process of the display device according to Embodiment 1.
  • FIG. 1 is a plan view showing an example of a schematic configuration of a main part of a display device according to Embodiment 1;
  • FIG. 2 is a plan view showing an example of a schematic configuration of
  • FIG. 6 is a flow chart showing an example of a process for forming a light emitting element layer shown in step S4 in FIG. 5.
  • FIG. 4 is a cross-sectional view showing the optical path of light within the light emitting region in the light emitting element layer of the display device according to Embodiment 1.
  • FIG. 4 is an optical microscope photograph showing a light emitting state in a light emitting region of the display device according to Embodiment 1.
  • FIG. FIG. 10 is a cross-sectional view showing the optical path of light within the light emitting region in a light emitting element for comparison in which the second electrode is not formed on the side wall of the opening of the bank;
  • FIG. 10 is a view showing an optical microscope photograph showing a light emitting state in a light emitting region in the light emitting element for comparison shown in FIG. 9;
  • FIG. 10 is a plan view showing an example of a schematic configuration of a main part of the display device according to Embodiment 2 when the display device is viewed from above the second electrode of each sub-pixel of the display device;
  • FIG. 10 is a diagram schematically showing an example of a laminated structure in each light emitting region of light emitting elements of each color in a display device according to Embodiment 3; 10 is a graph showing the relationship between the ITO layer thickness on the reflective electrode and the light extraction efficiency in the second electrode in each light emitting region of each color light emitting element in the display device according to Embodiment 3.
  • FIG. 11 is a cross-sectional view showing a schematic configuration of a main part of a light emitting element layer of a display device according to Embodiment 4 together with an optical path of light within a light emitting region in the light emitting element layer.
  • FIG. 10 is a cross-sectional view showing a schematic configuration of a main part of a light-emitting element layer of a display device according to Embodiment 5 together with an optical path of light within a light-emitting region in the light-emitting element layer.
  • FIG. 1 An embodiment of the present disclosure will be described below with reference to FIGS. 1 to 10.
  • FIG. 1 the case where the light-emitting device which concerns on this embodiment is a display apparatus is mentioned as an example, and is demonstrated.
  • FIG. 1 is a plan view showing an example of a schematic configuration of a main part of a display device 1 (light emitting device) according to this embodiment.
  • the display device 1 includes a display area DA (pixel area) including a plurality of sub-pixels SP, and a frame area NDA provided around the display area DA so as to surround the display area DA. ing.
  • a display area DA pixel area
  • NDA frame area
  • the frame area NDA is a non-display area.
  • a terminal portion TS to which a signal for driving each sub-pixel SP is input is provided in the frame area NDA.
  • An electronic circuit board (not shown) such as an IC (integrated circuit) chip or FPC (flexible printed circuit board) may be provided in the terminal portion TS.
  • a plurality of wirings including a plurality of gate wirings GH, a plurality of emission control lines EM, and a plurality of initialization potential lines IL are extended in the row direction.
  • a plurality of wirings including a plurality of power supply lines PL and a plurality of source wirings SH are provided so as to extend in the column direction.
  • a plurality of sub-pixels SP are provided in a matrix, for example, so as to correspond to the intersections of the gate lines GH and the source lines SH.
  • the display device 1 includes, as sub-pixels SP, for example, a red (R) sub-pixel RSP that emits red light, a green (G) sub-pixel GSP that emits green light, and a blue (B) sub-pixel that emits blue light. and a pixel BSP.
  • R red
  • G green
  • B blue
  • sub-pixels SP when there is no particular need to distinguish between the sub-pixels RSP, sub-pixels GSP, and sub-pixels BSP, they are collectively referred to simply as "sub-pixels SP.”
  • the display device 1 includes a plurality of pixels P each composed of three sub-pixels SP exhibiting three different colors of RGB. A case in which they are provided in a shape is illustrated as an example.
  • the sub-pixels SP of each color of RGB are arranged repeatedly in this order in the extending direction of the gate wiring GH, and a plurality of sub-pixels SP are arranged for each color along the extending direction of the source wiring SH. A case where they are arranged is shown as an example.
  • the display device 1 may include sub-pixels SP other than RGB.
  • the arrangement of the sub-pixels SP is not limited to the arrangement described above.
  • FIG. 2 is a plan view showing an example of a schematic configuration of a main part of the display device 1 according to this embodiment when the display device 1 is viewed from above the second electrode 33 of each sub-pixel SP of the display device 1.
  • the display device 1 is a self-luminous display device. As shown in FIG. 2, each sub-pixel SP is formed with a self-luminous light emitting element LE. Each light emitting element LE is formed with a plurality of light emitting regions (small hole light emitting regions) ES partitioned into small hole shapes by banks 32 . Each light-emitting region ES is separated from each other by a bank 32 serving as a non-light-emitting region. Therefore, the display device 1 has a configuration in which each sub-pixel SP is provided with a light-emitting element LE having a plurality of light-emitting regions ES surrounded by the bank 32 .
  • a light emitting element RLE (red light emitting element) emitting red light is provided in the sub-pixel RSP.
  • the sub-pixel GSP is provided with a light-emitting element GLE (green light-emitting element) emitting green light.
  • a light-emitting element BLE blue light-emitting element emitting blue light is provided in the sub-pixel BSP.
  • the emission colors of the light emitting regions ES of the light emitting elements LE provided in the same sub-pixel SP are all the same. Therefore, in the red sub-pixel RSP, a plurality of light-emitting regions RES (red light-emitting regions) each emitting red light are provided as the light-emitting regions ES.
  • the green sub-pixel GSP a plurality of light-emitting regions GES (green light-emitting regions) each emitting green light are provided as light-emitting regions ES.
  • a plurality of light-emitting regions BES blue light-emitting regions having a luminescent color of blue are provided as the light-emitting regions ES.
  • the display area DA is provided with a plurality of light-emitting areas ES of the plurality of light-emitting elements LE having different emission colors.
  • the light-emitting element RLE, the light-emitting element GLE, and the light-emitting element BLE when there is no particular need to distinguish between the light-emitting element RLE, the light-emitting element GLE, and the light-emitting element BLE, the light-emitting element RLE, the light-emitting element GLE, and the light-emitting element BLE are collectively referred to simply as the “light-emitting element LE.” called.
  • the light-emitting region RES, the light-emitting region GES, and the light-emitting region BES when there is no particular need to distinguish between the light-emitting element RLE, the light-emitting element GLE, and the light-emitting element BLE, the light-emitting region RES, the light-emitting region GES, and the light-emitting region BES are collectively referred to simply as the “light-emitting region ES”.
  • each layer in each light emitting region ES of the light emitting element LE is collectively referred to in the same way when it is not necessary to distinguish between the light emitting region RES, the light emitting region GES, and the light emitting region BES.
  • FIG. 3 is a cross-sectional view showing a schematic configuration of a main part of the display device 1 according to this embodiment.
  • a cross section corresponding to the cross section taken along the line AA' shown in FIG. are illustrated.
  • each light emitting element LE in each cross section is different from each other. They have the same cross-sectional configuration except that they have a light-emitting layer that emits colored light. Therefore, hereinafter, the schematic configuration of the AA' cross section will be common to the AA' cross section, the BB' cross section, and the CC' cross section. The configuration will be described without distinguishing between sub-pixels SP (light-emitting elements LE).
  • the display device 1 includes an array substrate 2, a light emitting element layer 3, and a sealing layer 4 in this order.
  • the direction from the array substrate 2 toward the sealing layer 4 is defined as the upward direction, and the opposite direction is defined as the downward direction.
  • a layer formed in a process prior to a layer to be compared is referred to as a "lower layer”
  • a layer formed in a process subsequent to the layer to be compared is referred to as an "upper layer”.
  • a functional layer 5 appropriately selected depending on the application may be provided on the sealing layer 4 in the display device 1 .
  • the array substrate 2 has a structure in which a thin film transistor layer 22 is provided on an insulating substrate 21 .
  • the insulating substrate 21 is a support that supports each layer from the thin film transistor layer 22 to the functional layer 5 .
  • the insulating substrate 21 may be, for example, an inorganic substrate made of an inorganic material such as glass, quartz, or ceramics, or a flexible substrate whose main component is a resin such as polyethylene terephthalate or polyimide.
  • the insulating substrate 21 may be composed of a resin film (resin layer) such as a polyimide film, sandwiched between two layers of resin films and these resin films. It may be composed of an inorganic insulating film.
  • a barrier layer may be provided on the surface of the insulating substrate 21 to prevent foreign matter such as water and oxygen from entering the thin film transistor layer 22 and the light emitting element layer 3 .
  • a barrier layer can be composed of, for example, a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or a laminated film thereof formed by a CVD (chemical vapor deposition) method.
  • the insulating substrate 21 to be used is not particularly limited. However, if the display device 1 is a bottom emission type display device that emits light from the back side of the insulating substrate 21 , a transparent or translucent translucent substrate is used as the insulating substrate 21 .
  • a sub-pixel circuit for controlling the light emitting element layer 3 and a plurality of wirings including the gate wiring GH and the source wiring SH connected to the sub-pixel circuit are formed.
  • a sub-pixel circuit is provided for each sub-pixel SP in the display area DA corresponding to each sub-pixel SP.
  • a sub-pixel circuit includes a plurality of thin film transistors including the thin film transistor Tr shown in FIGS. These thin film transistors are electrically connected to a plurality of wirings including wirings such as the gate wiring GH and the source wiring SH described above.
  • a conventionally known structure can be adopted as these thin film transistors, and the structure is not particularly limited.
  • a planarization film 221 is provided on the surface of the thin film transistor layer 22 so as to planarize the surface of the plurality of thin film transistors including the thin film transistor Tr provided on the thin film transistor layer 22.
  • the planarizing film 221 can be made of a coatable organic insulating material such as polyimide or acrylic resin.
  • the light emitting element layer 3 includes the plurality of light emitting elements LE described above. Further, the light-emitting element layer 3 is provided with the plurality of light-emitting regions ES described above in each of the light-emitting elements LE. These luminescent areas ES include the luminescent area RES, the luminescent area GES, and the luminescent area BES when viewed in units of pixels, as described above. In this embodiment, as described above, the same sub-pixel SP includes a plurality of light-emitting areas ES having the same light-emitting color.
  • the light emitting element layer 3 includes a first electrode 31, a bank 32 (wall body), a second electrode 33, an edge cover 34, an EL (electroluminescence) layer 35, a third electrode 36, a high refractive index material layer 37, and a low refractive index material layer 37.
  • the dielectric material layers 38 are provided in this order from the thin film transistor layer 22 side.
  • the light-emitting element LE includes, in each light-emitting region ES, a second electrode 33, an EL layer 35 including at least a light-emitting layer, a third electrode 36, a high refractive index material layer 37 (first refractive index layer), and a low refractive index material layer 38 (second refractive index layer).
  • layers between the second electrode 33 and the third electrode 36 are collectively referred to as an EL layer 35 .
  • the first electrode 31 is a connection electrode with the thin film transistor Tr in each sub-pixel circuit. As shown in FIGS. 2 and 3, the first electrode 31 is formed on the planarization film 221 so as to cover the entire corresponding sub-pixel SP (in other words, the entire sub-pixel region) in plan view. It is formed like an island for each pixel SP.
  • the first electrode 31 in each sub-pixel SP is connected to the source wiring SH through a contact hole CH provided in the planarizing film 221 for each sub-pixel SP, and is connected to the source of the thin film transistor Tr of the sub-pixel SP. It is connected (electrically connected) to the electrode SE.
  • a bank 32 having an opening 32a (through hole) exposing a part of the first electrode 31 is formed as a film for forming the small hole-shaped light emitting region ES. formed over the
  • the bank 32 is an organic insulating film made of photosensitive resin such as polyimide or acrylic resin.
  • the bank 32 As shown in FIGS. 2 and 3, the bank 32 according to the present embodiment is provided with a plurality of small hole-shaped openings 32a (through holes) having inclined opening side walls 32a1 as the through holes.
  • a plurality of small hole-shaped openings 32a are provided in one sub-pixel SP.
  • the opening 32a is desirably formed such that its opening size (diameter) becomes smaller toward the bottom. Therefore, the opening size of the opening side wall 32a1 surrounding the opening 32a, which is the inner wall of the opening 32a, becomes smaller toward the lower side so that the opening 32a having an inversely tapered shape when viewed in cross section is formed. It is desirable that the In other words, the opening side wall 32a1 of the opening 32a preferably has a tapered inclined surface (that is, a reverse tapered inclined surface) such that the opening size of the opening 32a decreases downward.
  • the bank 32 has an angle (inclination angle) formed by the inclined surface (in other words, the inclined opening side wall 32a1) and the lower surface (bottom surface) of the bank 32 as ⁇ (°).
  • ⁇ is preferably 15° ⁇ 40°, more preferably 20° ⁇ 30°.
  • the opening size (diameter) of the lower side of the bank 32 is ⁇ 1 ( ⁇ m) as shown in FIG. more preferred.
  • the upper side of the bank 32 indicates the second electrode 33 side of the bank 32
  • the lower side of the bank 32 indicates the opposite side (opposite side to the second electrode 33 side).
  • the opening size on the lower side of the bank 32 indicates the opening diameter on the lower end side of the opening 32 a of the bank 32 .
  • h when the height of the bank 32 in the portion other than the contact hole CH is h ( ⁇ m), h preferably satisfies 1 ⁇ m ⁇ h ⁇ 4 ⁇ m, and 2 ⁇ m ⁇ h ⁇ 3 ⁇ m. is more preferable.
  • the height of the bank 32 in the portion other than the contact hole CH is equal to the height between the upper end and the lower end of the opening 32a of the bank 32.
  • the second electrode 33 is the lower layer electrode of the light emitting element LE.
  • the second electrode 33 is formed on the bank 32 along the surface of the bank 32 so as to cover each opening 32a of the bank 32 located in each sub-pixel SP, including the inclined surfaces of the opening sidewalls 32a1. formed.
  • the second electrode 33 has a tapered inclined surface formed on the opening side wall 32a1 along the opening side wall 32a1.
  • the second electrode 33 is connected (electrically connected) to the first electrode 31 by contacting a part of the first electrode 31 exposed from the opening 32a of the bank 32 at each opening 32a. ing. Therefore, the second electrode 33 is electrically connected via the first electrode 31 to the source electrode SE of the thin film transistor Tr connected to the source wiring SH.
  • the second electrode 33 is an island-shaped electrode (sub-pixel electrode) so as to overlap a part of the first electrode 31 in each sub-pixel SP. is formed in For this reason, the first electrode 31 and the second electrode 33 are provided in common to each light emitting region ES in each subpixel SP, and one electrode is provided for each subpixel SP (in other words, each light emitting element LE). are provided.
  • the second electrode 33 is covered with an edge cover 34 having a plurality of openings 34a (through holes) corresponding to the openings 32a of the bank 32 so as to open the openings 32a.
  • the edge cover 34 is formed on the bank 32 so as to cover the upper surface of the bank 32 and the portion of the second electrode 33 located on the upper surface of the bank 32 .
  • a portion of the second electrode covering the opening 32 a of the bank 32 is not covered with the edge cover 34 and is exposed through the opening 34 a of the edge cover 34 .
  • the area within the opening 34a of the edge cover 34 (that is, the area within the opening 32a of the bank 32 exposed by the opening 34a of the edge cover 34) is the area of each sub-pixel SP. It becomes the light emission area ES. Therefore, the light emitting regions ES are formed corresponding to the openings 32a of the banks 32, respectively.
  • the edge cover 34 is formed by thinning the EL layer 35 or causing electric field concentration at the end of the light emitting region of each sub-pixel SP, in other words, the upper end of the opening 32a of the bank 32. It is an insulating layer for preventing the two electrodes 33 and the third electrode 36 from being short-circuited.
  • an inorganic insulating film such as a silicon nitride film or a silicon oxide film, or an organic insulating film made of a photosensitive resin such as polyimide or acrylic resin is used.
  • the opening size (diameter) of the edge cover 34 is roughly equal to the opening size (diameter) of the upper side of the bank 32 .
  • the upper opening size of the bank 32 indicates the opening diameter of the upper end side of the opening 32 a of the bank 32 .
  • ⁇ 2 is preferably 12 ⁇ m ⁇ 2 ⁇ 65 ⁇ m (where ⁇ 2> ⁇ 1), and 18 ⁇ m ⁇ 2 ⁇ 32 ⁇ m (where ⁇ 2> ⁇ 1). is more preferable.
  • the edge cover 34 is provided with openings 34a corresponding to the respective openings 32a of the bank 32, so that the opening size of the edge cover 34 and the opening size of the upper side of the bank are the same. have a size. Therefore, in the present embodiment, the opening size of the upper side of the bank is preferably within the range of 12 ⁇ m or more and 65 ⁇ m or less and is larger than the opening size ( ⁇ 1) of the lower side of the bank. It is preferably within the following range and larger than the opening size ( ⁇ 1) on the lower side of the bank.
  • the thickness of the edge cover 34 is not particularly limited as long as it is formed to have a thickness that can insulate the second electrode 33 from the third electrode 36 .
  • the edge cover 34 can be set to have a thickness similar to that of a conventionally known insulating layer or edge cover. is preferred.
  • the third electrode 36 is the upper layer electrode of the light emitting element LE.
  • the third electrode 36 is formed solidly in the pixel region as a common electrode common to all sub-pixels SP.
  • One of the second electrode 33 and the third electrode 36 is an anode (anode) and the other is a cathode (cathode).
  • the anode is an electrode that supplies holes to the EL layer 35 when a voltage is applied.
  • the cathode is an electrode that supplies electrons to the EL layer 35 when a voltage is applied.
  • Each of the first electrode 31, the second electrode 33, and the third electrode 36 may be a single layer or may have a laminated structure.
  • the electrode on the light extraction surface side needs to be translucent.
  • a light-transmitting electrode having light-transmitting properties is used for the third electrode 36, and a so-called reflective electrode having light-reflecting properties is used for the second electrode 33. used.
  • the first electrode 31 may be a translucent electrode or a reflective electrode.
  • the translucent electrode is, for example, a translucent material such as ITO (indium tin oxide), IZO (indium zinc oxide), AgNW (silver nanowire), MgAg (magnesium-silver) alloy thin film, Ag (silver) thin film, etc. formed by ITO (indium tin oxide), IZO (indium zinc oxide), AgNW (silver nanowire), MgAg (magnesium-silver) alloy thin film, Ag (silver) thin film, etc. formed by ITO (indium tin oxide), IZO (indium zinc oxide), AgNW (silver nanowire), MgAg (magnesium-silver) alloy thin film, Ag (silver) thin film, etc. formed by ITO (indium tin oxide), IZO (indium zinc oxide), AgNW (silver nanowire), MgAg (magnesium-silver) alloy thin film, Ag (silver) thin film, etc. formed by ITO (in
  • the reflective electrode is made of a light-reflective material such as a metal such as Ag or Al (aluminum), or an alloy containing these metals. Note that the reflective electrode may be formed by laminating a light-transmitting material and a light-reflecting material.
  • the EL layer 35 is formed on the second electrode 33 so that the surface of the second electrode 33 exposed from the opening 34 a of the edge cover 34 is formed on the inclined surface of the opening side wall 32 a 1 of the bank 32 . It is formed along the surface of the second electrode 33 so as to cover the surface including the inclined surface of the second electrode 33 .
  • the EL layer 35 has a tapered inclined surface formed on the inclined surface of the second electrode 33 along the inclined surface.
  • the third electrode 36 is formed on the EL layer 35 and the edge cover 34 so as to cover the EL layer 35 including the surface of the EL layer 35 formed on the inclined surface of the second electrode 33 . and along the surface of the edge cover 34 .
  • the third electrode 36 is formed on the EL layer 35 and the edge cover 34 so as to cover the EL layer 35 including the inclined surface of the EL layer 35 formed above the inclined surface of the opening side wall 32a1 of the bank 32.
  • it is formed along the surfaces of the EL layer 35 and the edge cover 34 .
  • the third electrode 36 has a tapered inclined surface formed on the inclined surface of the EL layer 35 along the inclined surface.
  • the second electrode 33, the EL layer 35, and the third electrode 36 are formed in the opening 32a of the bank 32 so as to have a tapered sidewall (inner wall) following the shape of the opening sidewall 32a1 of the opening 32a. , inclined surfaces).
  • the EL layer 35 is a layer between the second electrode 33 and the third electrode 36 in the light emitting element LE and includes at least a light emitting layer.
  • the light emitting element LE may be, for example, a QLED (quantum dot light emitting diode) or an OLED (organic light emitting diode).
  • a QLED quantum dot light emitting diode
  • OLED organic light emitting diode
  • a QD light-emitting layer quantum dot light-emitting layer containing QDs (quantum dots) as a light-emitting material is used for the light-emitting layer.
  • the light-emitting element LE is an OLED
  • an organic light-emitting layer using an organic light-emitting material as a light-emitting material is used for the light-emitting layer.
  • the light-emitting element LE When the light-emitting element LE is a QLED, holes and electrons are recombined in the light-emitting layer by the drive current between the anode and the cathode, and excitons generated thereby are transferred from the conduction band level of the QD to the valence band. Light is emitted in the process of level transition.
  • the light-emitting element LE When the light-emitting element LE is an OLED, holes and electrons are recombined in the light-emitting layer by a drive current between the anode and the cathode, and light is emitted in the process in which excitons generated thereby transition to the ground state.
  • the light-emitting element LE may be a light-emitting element (for example, an inorganic light-emitting diode or the like) other than the OLED and the QLED.
  • the EL layer 35 may be of a single-layer type consisting only of a light-emitting layer, or may be of a multi-layer type including functional layers other than the light-emitting layer.
  • the EL layer 35 may include at least one layer of HIL (hole injection layer), HTL (hole transport layer), ETL (electron transport layer), and EIL (electron injection layer) in addition to the light emitting layer. good.
  • each of HIL, HTL, ETL, and EIL may be made of an organic material, or may be made of an inorganic material.
  • HIL, HTL, ETL, and EIL each use an organic material.
  • FIG. 4 is a diagram schematically showing an example of the laminated structure in each light emitting region ES of the light emitting element LE in the display device 1 according to this embodiment.
  • FIG. 4 shows an example in which the display device 1 is a top emission type display device having a conventional structure.
  • the second electrode 33 is an island-shaped patterned anode (patterned anode)
  • the third electrode 36 is a cathode (common cathode) provided in common to all the sub-pixels SP.
  • the second electrode 33 is formed of a reflective electrode
  • the third electrode 36 is formed of a light transmissive electrode.
  • the third electrode 36 is a light-transmitting electrode made of a light-transmitting material such as ITO, IZO, AgNW, MgAg alloy thin film, or Ag thin film. Further, on the second electrode 33, a laminate in which an Ag alloy containing Ag and ITO are laminated in the order of ITO/Ag alloy/ITO from the lower layer side, and Ag and ITO are laminated in the order of ITO/Ag/ITO from the lower layer side. A reflective electrode made of a laminated body formed by laminating layers, a laminated body formed by laminating Al and IZO in the order of Al/IZO from the lower layer side, or the like is used.
  • HIL 351, HTL 352, EML 353, and ETL 354 are formed in this order from the second electrode 33 side as the EL layer 35 between the second electrode 33 and the third electrode 36.
  • the stacking order is such that the second electrode 33 is the anode and the third electrode 36 is the cathode, as described above.
  • the display device 1 may have an inverted structure, the second electrode 33 may be the cathode, and the third electrode 36 may be the anode. In this case, the stacking order of the EL layers 35 is reversed from that in FIG.
  • the light emitting element LE is a QLED
  • the present embodiment is not limited to this, and the light emitting element LE may be an OLED as described above.
  • inorganic light emitting diodes are examples of the light emitting element LE.
  • the HIL 351 has hole-transport properties and promotes hole injection from the second electrode 33 to the EML 353 .
  • a known hole-transporting material can be used for HIL351.
  • Examples of hole-transporting materials used in HIL351 include a composite of poly(3,4-ethylenedioxythiophene) (PEDOT) and polystyrene sulfonic acid (PSS) (abbreviated as “PEDOT:PSS”), NiO ( nickel oxide), CuSCN (copper thiocyanate), and the like. These hole-transporting materials may be used singly or in combination of two or more.
  • HTL352 has a hole transport property and transports holes injected from HIL351 to EML353.
  • a known hole-transporting material can be used for the HTL 352 .
  • hole-transporting materials used in HIL351 include poly[(9,9-dioctylfluorenyl-2,7-diyl)-co-(4,4′-(N-4-sec-butylphenyl )) diphenylamine)] (abbreviated as “TFB”), poly[N,N′-bis(4-butylphenyl)-N,N′-bis(phenyl)-benzidine] (abbreviated as “p-TPD”), polyvinylcarbazole (abbreviation “PVK”) and the like. These hole-transporting materials may be used singly or in combination of two or more.
  • the ETL 354 has electron transport properties and transports electrons from the third electrode 36 to the EML 353 .
  • a known electron-transporting material can be used for the ETL 354 .
  • Examples of electron-transporting materials used for ETL354 include ZnO (zinc oxide) and MgZnO (magnesium zinc oxide). These electron-transporting materials may be used singly or in combination of two or more.
  • the EML 353 emits light by recombination of holes transported from the second electrode 33 (anode) and electrons transported from the third electrode 36 (cathode).
  • the EML 353 uses a QD light-emitting layer containing QDs as a light-emitting material.
  • the QD is not particularly limited, and various known QDs can be used.
  • the QDs are, for example, Cd (cadmium), S (sulfur), Te (tellurium), Se (selenium), Zn (zinc), In (indium), N (nitrogen), P (phosphorus), As (arsenic) , Sb (antimony), Al (aluminum), Ga (gallium), Pb (lead), Si (silicon), Ge (germanium), and Mg (magnesium). It may also include a semiconductor material that contains The QDs may also be binary-core, ternary-core, quaternary-core, core-shell, or core-multishell.
  • the sub-pixel RSP is provided with the light-emitting region RES as the light-emitting region ES.
  • an EL layer 35 including an EML 353 using red QDs as a light-emitting material is formed as the EL layer 35 (in this case, an EL layer 35R).
  • the sub-pixel GSP is provided with a light-emitting region GES as the light-emitting region ES.
  • an EL layer 35 including an EML 353 using green QDs as a light-emitting material is formed as the EL layer 35 .
  • a light-emitting region BES is provided in the sub-pixel BSP as the light-emitting region ES.
  • an EL layer 35 including an EML 353 using blue QDs as a light-emitting material is formed as the EL layer 35 .
  • the emission colors of the light emitting regions ES provided in the same sub-pixel SP are all the same. Therefore, the same sub-pixel SP has the same kind of QD.
  • the EML 353 may be formed in an island shape for each light-emitting region ES, or may be formed in an island shape for each sub-pixel SP.
  • the light-emitting regions ES are formed corresponding to the openings 32a of the banks 32, respectively, as described above. It has a portion 32a. Therefore, the EMLs 353 having the same emission color are formed in the apertures 32a in each sub-pixel SP.
  • Layers other than the EML 353 included in the EL layer 35 may be formed in an island shape for each light-emitting region ES, may be formed in an island shape for each sub-pixel SP, or may be formed in an island-shape for each sub-pixel SP. It may be formed in a solid shape in common with the SP. As an example, FIG. 3 illustrates a case where each layer in the EL layer 35 is formed in an island shape for each sub-pixel SP.
  • the high refractive index material layer 37 and the low refractive index material layer 38 function as optical layers that refract light emitted from the EML 353 and also function as protective layers that protect the third electrode 36 .
  • the high refractive index material layer 37 is formed on the third electrode 36 at a position corresponding to the opening 32a of the bank 32 so as to fill the depression (trench portion) of the third electrode 36 in the opening 32a of the bank 32. It is In other words, the high refractive index material layer 37 is formed in the opening 32a of the bank 32 in which the second electrode 33, the EL layer 35, and the third electrode 36 are formed. It is formed so as to fill the trench portion of the three electrodes 36 .
  • the low refractive index material layer 38 is formed adjacent to the high refractive index material layer 37 on the third electrode 36 so as to cover the high refractive index material layer 37 .
  • the high refractive index material layer 37 is made of a material having a higher refractive index than the low refractive index material layer 38 .
  • part of the light incident on the high-refractive-index material layer 37 can be reflected at the interface with the low-refractive-index material layer 38 and guided to the reflective surface formed on the bank 32, thereby reducing the brightness in the front direction. can contribute to improvement. That is, according to the present embodiment, by providing the high refractive index material layer 37 in this manner, the second electrode 33 as a reflective layer on the opening side wall 32a1 can be efficiently used.
  • the low refractive index material layer 38 is made of a material with a lower refractive index than the high refractive index material layer 37 .
  • the high refractive index material layer 37 is formed in the opening 32a
  • the low refractive index material layer 38 is formed on the high refractive index material layer 37 adjacent to the high refractive index material layer 37.
  • the light from the EML 353 is totally reflected at the interface between the high-refractive-index material layer 37 and the low-refractive-index material layer 38, directed toward the inclined surface of the opening side wall 32a1 of the opening 32a, and guided.
  • the component can be extracted from the light extraction direction (front direction).
  • the refractive index of the high-refractive-index material layer 37 is not particularly limited as long as it is higher than the refractive index of the low-refractive-index material layer 38, but it is preferably 1.7 or more, and 1.8 or more. is more desirable.
  • the refractive index of the high-refractive-index material layer 37 is as good as possible as long as the refractive index difference from the refractive index of the low-refractive-index material layer 38 can be increased, and the lower limit is not particularly limited. However, if a large amount of the additive for improving the refractive index is included, there is a concern that the patterning performance will deteriorate. Therefore, it is desirable that the refractive index of the high refractive index material layer 37 is 2.0 or less.
  • the high refractive index material used for forming the high refractive index material layer 37 for example, at least one selected from the group consisting of acrylic resins, siloxane resins, and materials obtained by adding oxides to these resins.
  • Organic insulating materials are mentioned.
  • the refractive index of the low refractive index material layer 38 is not particularly limited as long as it is lower than the refractive index of the high refractive index material layer 37, but it is preferably 1.4 or less, and 1.3 or less. is more desirable.
  • the refractive index of the low refractive index material layer 38 is as good as possible as long as the refractive index difference from the refractive index of the high refractive index material layer 37 can be increased, and the upper limit is not particularly limited. However, increasing the air gap to lower the refractive index raises reliability concerns. Therefore, it is desirable that the refractive index of the low refractive index material layer 38 is 1.2 or more.
  • the low refractive index material used for forming the low refractive index material layer 38 examples include siloxane-based resins. As with the high-refractive-index material layer 37, the low-refractive-index material layer 38 may be of one kind, or may be used in combination of two or more. In addition, in this disclosure, the refractive index indicates the absolute refractive index in the visible light region.
  • the high refractive index material layer 37 and the low refractive index material layer 38 may each be a single layer or may have a laminated structure.
  • the high refractive index material layer 37 is formed in the opening 32a of the bank 32 ( Strictly speaking, it is desirable that it is formed so as to fill the trench portion of the third electrode 36 .
  • the high refractive index material layer 37 is desirably formed in an island shape for each opening 32a of the bank 32 (in other words, for each light emitting region ES).
  • the thickness of the high refractive index material layer 37 on the lower end of the opening 32a of the bank 32 is thicker than the height h of the bank 32 (more strictly, the depth of the trench of the third electrode 36). is desirable. Therefore, the thickness of the high refractive index material layer 37 on the lower end of the bank opening 32a is desirably 1.0 ⁇ m or more, and more desirably 2 ⁇ m or more. On the other hand, if the thickness of the high refractive index material layer 37 is too thick, it is difficult to achieve high definition. , 3 ⁇ m or less.
  • the low refractive index material layer 38 is a common layer provided in common to all sub-pixels SP so as to cover the entire third electrode 36 in order to protect the third electrode 36 .
  • the thickness of the low refractive index material layer 38 is not particularly limited.
  • the sealing layer 4 is a layer that prevents foreign substances such as water and oxygen from penetrating into the light emitting element layer 3 .
  • the sealing layer 4 includes, for example, an inorganic sealing film 41 covering the low refractive index material layer 38, an organic buffer film 42 above the inorganic sealing film 41, and an organic buffer film 42. and an inorganic sealing film 43 which is an upper layer.
  • the inorganic sealing film 41 and the inorganic sealing film 43 are translucent inorganic insulating films, and can be composed of inorganic insulating films such as silicon oxide films and silicon nitride films formed by CVD, for example.
  • the organic buffer film 42 is a translucent organic insulating film having a planarization effect, and can be made of a coatable organic material such as acryl.
  • the organic buffer film 42 can be formed, for example, by inkjet coating, but a bank (not shown) for stopping droplets may be provided in the frame area NDA.
  • the materials and thicknesses of the thin film transistor layer 22, the second electrode 33, the EL layer 35, the third electrode 36, and the sealing layer 4 are not particularly limited, and can be set in the same manner as conventionally.
  • the functional layer 5 may be, for example, a functional film having at least one function out of an optical compensation function, a touch sensor function, and a protection function, or may be a glass substrate such as a touch panel, a polarizing plate, or a cover glass.
  • FIG. 5 is a flow chart showing an example of the manufacturing process of the display device 1 according to this embodiment.
  • a resin layer that will become the insulating substrate 21 is formed on a translucent supporting substrate (for example, mother glass) (not shown).
  • a barrier layer is formed (step S2).
  • a thin film transistor layer 22 is formed (step S3).
  • the light emitting element layer 3 is formed (step S4).
  • a sealing layer 4 is formed (step S5).
  • a protective top film (not shown) is temporarily adhered onto the sealing layer 4 (step S6).
  • the support substrate is peeled off from the resin layer by irradiation with laser light or the like (step S7).
  • step S8 a lower film (not shown) is attached to the lower surface of the resin layer (step S8).
  • step S9 the laminate including the lower film, resin layer, barrier layer, thin film transistor layer 22, light emitting element layer 3, sealing layer 4, and upper film is cut to obtain a plurality of individual pieces (step S9).
  • step S10 a functional film is attached as the functional layer 5 (step S11).
  • step S12 an electronic circuit board (for example, an IC chip, an FPC, etc., not shown) is formed on a portion (terminal portion TS) outside the display area DA (frame area NDA) in which a plurality of pixels P (a plurality of sub-pixels SP) are formed. ) is implemented (step S12).
  • steps S1 to S12 are performed by a display device manufacturing apparatus (including a film forming apparatus that performs steps S1 to S5).
  • the top film is attached onto the sealing layer 4 as described above, and functions as a support material when the support substrate is peeled off.
  • the top film include PET (polyethylene terephthalate) film and the like.
  • the lower film is, for example, a PET film, which is attached to the lower surface of the resin layer after peeling off the support substrate to realize the display device 1 having excellent flexibility.
  • the resin layer and barrier layer are as described above.
  • step S9 the method of manufacturing the flexible display device 1 has been described, but in the case of manufacturing the non-flexible display device 1, formation of the resin layer, replacement of the base material, etc. are generally unnecessary. Therefore, when manufacturing the non-flexible display device 1, for example, the lamination process of steps S2 to S5 is performed on a glass substrate, and then the process proceeds to step S9.
  • FIG. 6 is a flow chart showing an example of the process of forming the light emitting element layer 3 shown in step S4 in FIG.
  • the first electrode 31 is formed on the thin film transistor layer 22 (step S21).
  • banks 32 are formed (step S22).
  • a second electrode 33 is formed (step S23).
  • the edge cover 34 is formed (step S24).
  • HIL 351 hole injection layer
  • HTL 352 hole transport layer
  • EML 353 light-emitting layer
  • ETL 354 electron transport layer
  • a third electrode 36 is formed (step S29).
  • a high refractive index material layer 37 is formed (step S30).
  • a low refractive index material layer 38 is formed (step S31).
  • the first electrode 31, the second electrode 33, and the third electrode 36 can be formed by, for example, a physical vapor deposition method (PVD) such as a sputtering method or a vacuum deposition method, a spin coating method, an inkjet method, or the like. can be done.
  • PVD physical vapor deposition method
  • the bank 32 and the edge cover 34 are formed by, for example, patterning a layer made of an insulating material deposited by PVD such as sputtering or vacuum deposition, spin coating, inkjet, etc., by photolithography or the like. It can be formed into any desired shape.
  • PVD such as sputtering or vacuum deposition, spin coating, ink jet, or the like is used for film formation of the HIL 351, HTL 352, and ETL 354.
  • the EML 353 is a QD light-emitting layer as described above, for example, first, on the underlying layer (HIL 351 in the example shown in FIG. region) to form a template for liftoff. Next, a QD dispersion containing QDs and a solvent is applied onto the underlayer, and the template is peeled off. As a result, a desired QD light emitting layer can be patterned in the QD light emitting layer forming region.
  • the template can be formed, for example, by applying a resist for the template, pre-baking it, exposing it to UV (ultraviolet) mask exposure, and then developing it.
  • a resist for the template pre-baking it, exposing it to UV (ultraviolet) mask exposure, and then developing it.
  • the steps from forming the template to peeling off the template are repeated three times.
  • a three-color QD emitting layer can be formed.
  • the EML 353 is, for example, a light-emitting layer made of an organic light-emitting material
  • the EML 353 can be formed by, for example, a vacuum deposition method, a sputtering method, an inkjet method, or the like.
  • the high refractive index material layer 37 is formed by applying the high refractive index material on the third electrode 36 serving as the base layer, preliminarily baking the material, performing UV mask exposure, developing, and finally baking. can be formed.
  • a vacuum vapor deposition method for example, a spin coating method, an inkjet method, or the like can be used.
  • FIG. 7 is a cross-sectional view showing the optical path of light within the light-emitting region ES in the light-emitting element layer 3 of the display device 1 according to this embodiment.
  • FIG. 8 is a diagram showing an optical microscope photograph showing the light emitting state in the light emitting region ES of the display device 1 according to this embodiment.
  • the display device 1 includes a bank 32 provided with an opening 32a having an inclined opening side wall 32a1 (specifically, an opening side wall 32a1 having a tapered inclined surface), A second electrode 33 formed on the bank 32 so as to block the opening 32a, a third electrode 36 formed above the second electrode 33, and between the second electrode 33 and the third electrode 36 , and an EL layer 35 having at least an EML 353 formed adjacent to the second electrode 33 and the third electrode 36, respectively.
  • the second electrode 33 has an inclined surface formed on the opening side wall 32a1 along the opening side wall 32a1.
  • the EL layer 35 has an inclined surface formed on the inclined surface of the second electrode 33 along the inclined surface of the second electrode 33 .
  • the third electrode 36 has an inclined surface formed on the inclined surface of the EL layer 35 along the inclined surface of the EL layer 35 .
  • the EML 353 between them emits light.
  • the light incident on the interface between the second electrode 33 and the third electrode 36 at an angle (incidence angle) smaller than the total reflection angle (critical angle) is Through the material layer 37 and the low refractive index material layer 38 , the light is emitted to the outside in the light extraction direction (front direction) of the display device 1 .
  • the light incident on the interface between the second electrode 33 and the third electrode 36 at an angle (incidence angle) equal to or greater than the total reflection angle (critical angle) is totally reflected at the interface.
  • the light totally reflected at the interface between the second electrode 33 and the third electrode 36 travels through the interface between the second electrode 33 and the EL layer 35 and between the third electrode 36 and the EL layer 35 within the opening 32 a of the bank 32 . propagates in the in-plane direction in the EL layer 35 while being reflected at the interface between the two.
  • the light propagated through the EL layer 35 reaches the inclined surface of the second electrode 33 formed on the side wall 32a1 of the opening 32a, it is reflected by the inclined surface, The light is emitted to the outside through the refractive index material layer 37 and the low refractive index material layer 38 toward the light extraction direction (front direction) of the display device 1 .
  • the second electrode 33 formed on the opening sidewall 32a1 of the opening 32a functions as a reflective layer and as an electrode. Therefore, the light (light-guiding component) propagated (guided) in the EL layer 35 toward the opening side wall 32a1 by total reflection is transferred to the second electrode 33 (in other words, the light can be reflected by the inclined surface of the second electrode 33 serving as a reflective surface and extracted to the outside in the light extraction direction (front direction) of the display device 1 . Further, according to the present embodiment, the second electrode 33 itself formed on the opening side wall 32a1 of the opening 32a also functions as an electrode, and as shown in FIG. It can emit light.
  • the side wall 32a1 of the opening of the bank 32 can also be used as a light emitting portion, which is different from the case where the electrode capable of supplying current to the EL layer 35 is not formed on the side wall 32a1 of the bank 32. Therefore, the light emitting area can be widened, and the light extraction efficiency can be improved.
  • the second electrode 33 itself formed on the opening side wall 32a1 of the opening 32a also functions as an electrode, so that the electrode area can be increased. Therefore, it is possible to suppress an increase in drive voltage due to the opening 32a of the bank 32 having the small hole shape described above.
  • the present embodiment it is possible to provide a light-emitting device capable of improving the light extraction efficiency and suppressing an increase in driving voltage as compared with the conventional one.
  • the opening 32a of the bank 32 has the above-described small hole shape, particularly the above-described inclination angle ( ⁇ ), the above-described opening size ( ⁇ 1) of the upper side of the bank 32, and the above-described bank 32 , and the height (h) of the bank 32 described above, etc., the light guide component can be efficiently extracted to the outside.
  • FIG. 9 is a cross-sectional view showing the optical path of light within the light emitting region ES' in the light emitting element for comparison in which the second electrode 33 is not formed on the opening sidewall 32a1 of the bank 32.
  • FIG. 10 is an optical microscope photograph showing the light emitting state in the light emitting region ES' of the light emitting element for comparison shown in FIG.
  • the light guide component can be reflected by the inclined surface of the second electrode 33 and extracted in the front direction, and the inclined surface of the second electrode 33 itself functions as a light emitting portion.
  • the light guided without being extracted in the front direction hits the side wall 32a1 of the opening of the bank 32 and is only slightly extracted. Therefore, as shown in FIG. 9, if the opening 32a of the bank 32 is formed in the above-described small hole shape, as shown in FIG. Even if the light can be extracted in all directions, the light extraction efficiency on the opening side wall 32a1 is low compared to the display device 1 according to the present embodiment, and sufficient brightness cannot be obtained. Needless to say, if the structure shown in FIG. 9 is used to obtain the same level of brightness as that of the first embodiment, a high current density is required and an increase in drive voltage cannot be suppressed.
  • the lower electrode layer of the side wall of the bank of the light-emitting device described in Patent Document 1 is covered with an insulating film, so it does not function as an electrode, and is merely a reflective layer. No light-emitting portion is provided on the side wall. Further, the light-emitting device described in Patent Document 1 only has a plurality of banks arranged in stripes at an inclination angle of 40° or more and 50° or less, and there is no description of the bank size. As described above, in the light-emitting device described in Patent Document 1, if the distance between adjacent banks is long, there is a concern that the light guide component cannot be extracted efficiently. lead to rise.
  • FIG. 11 is a plan view showing an example of a schematic configuration of a main part of the display device 1 according to the present embodiment when the display device 1 is viewed from above the second electrode 33 of each sub-pixel SP of the display device 1.
  • the second electrode 33 overlaps a part of the first electrode 31 in each sub-pixel SP, as shown in FIG. 32a), a plurality of the sub-pixels SP are provided in each sub-pixel SP.
  • the display device 1 according to the present embodiment is the same as the display device 1 according to the first embodiment except for this point.
  • the second electrode 33 according to the present embodiment is patterned so that the second electrode 33 is formed only in the opening 32a of the bank 32 including the opening side wall 32a1 having an inclined surface, for example.
  • each second electrode 33 is positioned on the top surface of the bank 32 .
  • the edge cover 34 is formed on the bank 32 so as to cover the top surface of the bank 32 and the edges of the second electrodes 33 .
  • the second electrode 33 is thus formed in an island shape for each light emitting region ES.
  • the pattern is formed so that the second electrode 33 is formed only within 32a, and by using a transparent electrode for the first electrode 31, unnecessary reflection of the display device 1 can be suppressed.
  • FIG. 12 shows the light emitting regions (the light emitting regions RES, the light emitting regions GES, and the light emitting regions BES) of the light emitting elements LE (the light emitting elements RLE, the light emitting elements GLE, and the light emitting elements BLE) of each color in the display device 1 according to the present embodiment. It is a figure which shows an example of laminated structure typically. Note that FIG. 12 also illustrates a case where the display device 1 is a top emission type display device having a conventional structure as an example, but the display device 1 according to the present embodiment is limited to this. not a thing
  • the display device 1 according to this embodiment is the same as the display devices 1 according to Embodiments 1 and 2, except that the anode film thickness as the optical distance adjustment layer in each sub-pixel SP is different.
  • the second electrode 33 is formed by laminating an Ag alloy containing Ag and ITO in the order of ITO/Ag alloy/ITO from the lower layer side. are using.
  • the layer thickness of the ITO (translucent electrode) on the Ag alloy (reflective electrode) of the second electrode 33 is changed for each sub-pixel SP (in other words, for each light-emitting element LE).
  • the effect of the microcavity structure applied in OLED can be obtained by optimally designing the thickness of the layer between the anode reflective electrode and the cathode semitransparent electrode.
  • the carrier balance may change due to the change in the layer thickness of each EL layer, which makes the optimization design very complicated.
  • the anode film thickness of the QLED is designed so that the light extraction efficiency is optimized according to the emission color of the QLED as in this embodiment, the carrier balance in the QLED does not change. Therefore, in this case, it is possible to improve the light extraction efficiency with a layer structure (layer thickness of each EL layer) with an optimized carrier balance.
  • the second electrodes 33 of the light-emitting elements LE of each color in the sub-pixels SP of each color which are anodes, are combined with a reflective electrode and a translucent electrode. It has a laminated structure. Then, the layer thickness of the translucent electrode of the second electrode 33 of each light-emitting element LE is adjusted to the thickness of each sub-pixel SP so as to maximize the light extraction efficiency in each light-emitting region ES of the light-emitting element LE in each sub-pixel SP.
  • the figure shows an example in which the color is changed for each color (in other words, for each light emitting element LE of each color).
  • the light emitting element RLE includes, for example, a second electrode 33R, an EL layer 35R, a third electrode 36, a high refractive index material layer 37R, and a low refractive index material layer. 38 are provided in this order from the lower layer side.
  • the EL layer 35R includes, for example, a HIL 351R, an HTL 352R, an EML 353R, and an ETL 354R in this order from the lower layer side.
  • the light emitting element GLE includes, for example, a second electrode 33G, an EL layer 35G, a third electrode 36, a high refractive index material layer 37G, and a low refractive index material layer 38 as lower layers. It is prepared in this order from the side.
  • the EL layer 35G includes, for example, HIL 351G, HTL 352G, EML 353G, and ETL 354G in this order from the lower layer side.
  • the light-emitting element BLE includes, for example, a second electrode 33B, an EL layer 35B, a third electrode 36, a high refractive index material layer 37B, and a low refractive index material layer 38, arranged from the lower layer side.
  • the EL layer 35B includes, for example, a HIL 351B, an HTL 352B, an EML 353B, and an ETL 354B in this order from the lower layer side.
  • FIG. 13 shows the layer thickness of ITO on the reflective electrode and the light extraction at each anode (that is, the second electrode 33R, the second electrode 33G, and the second electrode 33B) in each light emitting region ES of the light emitting element LE of each color. It is a graph which shows the relationship with efficiency.
  • the layer thickness of the translucent electrode (ITO) on the reflective electrode of the anode of the light-emitting element LE of each color was selected with reference to the results of the optical simulation shown in FIG.
  • a desired layer thickness was selected so as to maximize the light extraction efficiency in each light emitting region ES of each color light emitting element LE.
  • HIL351R, HIL351G, and HIL351B were set with PEDOT:PSS with a layer thickness of 40 nm.
  • TFB was set with a layer thickness of 35 nm.
  • Red QDs were set in the EML353R with a layer thickness of 30 nm.
  • green QDs were set with a layer thickness of 30 nm.
  • blue QDs were set with a layer thickness of 30 nm.
  • ZnO was set at a layer thickness of 50 nm for ETL354R, ETL354G, and ETL354B.
  • ITO was set to have a layer thickness of 100 nm.
  • the layer thickness of the translucent electrode on the reflective electrode is: the layer thickness of the translucent electrode of the second electrode 33R > the transparency of the second electrode 33G. It was set so that the layer thickness of the photosensitive electrode>the layer thickness of the translucent electrode of the second electrode 33B.
  • the second electrode 33 has a laminated structure (three-layer structure) of ITO/Ag/ITO.
  • the layer thickness of the ITO positioned on the Ag electrode as the reflective electrode in the second electrode 33R was set to 160 nm.
  • the layer thickness of the ITO positioned on the Ag electrode as the reflective electrode in the second electrode 33G was set to 100 nm.
  • the layer thickness of ITO positioned on the Ag electrode as the reflective electrode in the second electrode 33B was set to 65 nm.
  • PEDOT:PSS was formed with a layer thickness of 40 nm on HIL351R, HIL351G, and HIL351B.
  • TFB was formed with a layer thickness of 35 nm on HTL352R, HTL352G, and HTL352B.
  • Red QDs were formed with a layer thickness of 30 nm on EML353R.
  • green QDs were formed with a layer thickness of 30 nm.
  • Blue QDs were formed with a layer thickness of 30 nm on EML353B.
  • ZnO was formed with a layer thickness of 50 nm.
  • ITO was formed on the third electrode 36 so as to have a layer thickness of 100 nm.
  • the high refractive index material layer 37 is formed so that the layer thickness on the lower end of the opening 32a of the bank 32 is 2 ⁇ m so as to fill the depression (trench portion) of the third electrode 36 in the formation region of the bank 32. did.
  • the low refractive index material layer 38 was formed to have a layer thickness (design value) of 350 nm.
  • the layer thickness of the translucent electrode of the second electrode 33R, the layer thickness of the translucent electrode of the second electrode 33G, and the layer thickness of the translucent electrode of the second electrode 33B are set as described above. was able to improve the light extraction efficiency of each of the light emitting region RES, the light emitting region GES, and the light emitting region BES.
  • the sub-pixel RSP, the sub-pixel GSP, and the sub-pixel BSP are described with an example in which the layer thickness of the translucent electrode on the reflective electrode in the second electrode 33 is different from each other.
  • the layer thickness of the light-transmitting electrode is: the layer thickness of the light-transmitting electrode of the second electrode 33R>the layer thickness of the light-transmitting electrode of the second electrode 33G>the second electrode 33B. is thicker in order of the layer thickness of the translucent electrode.
  • the layer thickness relationship of the translucent electrode may change.
  • the layer thickness of the light-transmitting electrode in one sub-pixel SP among the sub-pixels RSP, sub-pixels GSP, and sub-pixels BSP is different from the layer thickness of the light-transmitting electrodes in the remaining two sub-pixels SP. It is possible.
  • the second electrode 33 may have different layer thicknesses of the translucent electrodes in at least two sub-pixels SP out of the sub-pixels RSP, sub-pixels GSP, and sub-pixels BSP. That is, when comparing the layer thicknesses of the translucent electrodes on the reflective electrodes of the second electrode 33 between at least two selected sub-pixels SP, the layer thicknesses of the respective translucent electrodes are different from each other. good too.
  • the layer thickness of the light-transmitting electrode in at least one sub-pixel SP among the sub-pixels RSP, sub-pixels GSP, and sub-pixels BSP is different from the layer thickness of the light-transmitting electrodes in the other sub-pixels SP. may be
  • FIG. 14 is a cross-sectional view showing a schematic configuration of a main part of the light-emitting element layer 3 of the display device 1 according to this embodiment, together with the optical path of light within the light-emitting region ES in the light-emitting element layer 3.
  • FIG. 14 is a cross-sectional view showing a schematic configuration of a main part of the light-emitting element layer 3 of the display device 1 according to this embodiment, together with the optical path of light within the light-emitting region ES in the light-emitting element layer 3.
  • the second electrode 33 is patterned so that the second electrode 33 is formed only in the opening 32a of the bank 32 including the opening side wall 32a1 having the inclined surface. , the end (open end) of the opening 34a of the edge cover 34 is formed on the opening side wall 32a1.
  • the EL layer 35 is formed on a part of the opening side wall 32a1 and a part of the inclined surface of the second electrode 33 (that is, the part of the inclined surface of the second electrode 33 not covered by the edge cover 34). It has an inclined surface along Also, the third electrode 36 has a sloped surface along the sloped surface of the EL layer 35 along the sloped surface of the second electrode 33 on a part of the opening side wall 32a1.
  • the display device 1 according to this embodiment is the same as the display device 1 according to Embodiments 1 to 3, except for these points.
  • the length L' is more than 1/3L.
  • the edge cover 34 is patterned by, for example, photolithography so that the end of the opening 34a of the edge cover 34 is located at a position that is longer and shorter than 2/3L. That is, in the present embodiment, the edge cover 34 is formed so that 1/3L ⁇ L' ⁇ 2/3L.
  • the length (L) of the opening side wall 32a1 of the bank 32 indicates the shortest length connecting the upper end and the lower end of the opening side wall 32a1 of the bank 32 along the surface of the opening side wall 32a1.
  • the lower end of the opening side wall 32a1 of the bank 32 indicates the end of the opening 34a of the bank 32 on the side of the first electrode 31 (the lower side facing the array substrate 2).
  • the upper end of the opening side wall 32a1 of the bank 32 indicates the end of the opening 34a of the bank 32 on the side opposite to the first electrode 31 (the upper side on the sealing layer 4 side).
  • the length (L') of the portion of the opening side wall 32a1 of the bank 32 not covered by the edge cover 34 means that the upper end and the lower end of the opening side wall 32a1 of the bank 32 are aligned along the surface of the opening side wall 32a1.
  • the end of the opening 34a of the edge cover 34 located on the opening side wall 32a1 of the bank 32 and the lower end of the opening side wall 32a1 of the bank 32 are placed on the surface of the opening side wall 32a1. Indicates the shortest length to connect along.
  • the length (L') of the portion of the opening side wall 32a1 of the bank 32 not covered by the edge cover 34 is the length of the portion of the opening side wall 32a1 where the second electrode 33 functions as an electrode (inclined electrode). can be rephrased.
  • the edge cover 34 by forming the edge cover 34 in this way, the thickness of the EL layer 35 formed on the inclined surface of the opening side wall 32a1 is reduced, thereby reducing the thickness of the EL layer 35 between the second electrode 33 and the third electrode 36. leakage (that is, anode-cathode leakage) can be suppressed.
  • the light-emitting portion (inclined light-emitting portion) in the opening side wall 32a1 can be effectively functioned.
  • the second electrode 33 is patterned so that the second electrode 33 is formed only in the opening 32a of the bank 32 including the opening side wall 32a1 having the inclined surface.
  • the figure shows an example of the case where
  • the present embodiment is not limited to this.
  • the edge cover 34 is formed as described above, the second electrode 33 may be formed in an island shape for each sub-pixel SP as shown in the first embodiment. Also in this case, the same effect as described above can be obtained.
  • FIG. 15 is a cross-sectional view showing a schematic configuration of the light-emitting element layer 3 of the display device 1 according to the present embodiment together with the optical path of light within the light-emitting region ES in the light-emitting element layer 3.
  • FIG. 15 is a cross-sectional view showing a schematic configuration of the light-emitting element layer 3 of the display device 1 according to the present embodiment together with the optical path of light within the light-emitting region ES in the light-emitting element layer 3.
  • the second electrode 33 is arranged so that the edge of the second electrode 33 is located in the middle of the opening side wall 32a1 (that is, in the middle of the inclined surface of the opening side wall 32a1).
  • the two electrodes 33 are patterned, and the end (open end) of the opening 34a of the edge cover 34 is formed on the opening side wall 32a1 so as to cover the edge of the second electrode 33.
  • the middle of the opening side wall 32a1 here means between the upper end and the lower end of the opening side wall 32a1.
  • the second electrode 33 covers a part of the opening side wall 32a1, and the edge cover 34 covers the edge of the second electrode 33 and the second electrode 33 on the opening side wall 32a1. It covers the part that is not covered. Therefore, the second electrode 33 has an inclined surface along the inclined surface of the opening side wall 32a1 on a part of the opening side wall 32a1. Therefore, the EL layer 35 has an inclined surface along the inclined surface of the second electrode 33 on a part of the opening side wall 32a1. Therefore, the third electrode 36 has an inclined surface along the inclined surface of the second electrode 33 on a part of the opening side wall 32a1.
  • the display device 1 according to this embodiment is the same as the display device 1 according to Embodiments 1 to 4, except for these points.
  • L is more than 1/3L.
  • the second electrode 33 and the edge cover 34 are patterned by, for example, photolithography so that the end of the opening 34a of the edge cover 34 is located at a position that is long and shorter than 2/3L. That is, in this embodiment, the edge cover 34 is formed so that 1/3L ⁇ L' ⁇ 2/3L, and the opening of the bank 32 is formed so that the edge of the second electrode 33 is covered with the edge cover 34.
  • a second electrode 33 is patterned in 32a.
  • the length (L′) of the portion of the opening side wall 32a1 of the bank 32 not covered by the edge cover 34 is equal to that of the second electrode 33 on the opening side wall 32a1 ( It can be rephrased as the length of the portion that functions as an oblique electrode).
  • the edge cover 34 by forming the edge cover 34 as described above, the thickness of the EL layer 35 formed on the inclined surface of the opening side wall 32a1 is reduced. Leakage (that is, anode-cathode leakage) can be suppressed. In addition, the light-emitting portion (inclined light-emitting portion) in the opening side wall 32a1 can be effectively functioned.
  • the light-emitting device according to the present disclosure is a display device
  • the light-emitting device according to the present disclosure is not limited to this, and may be, for example, a lighting device or a light-emitting element.
  • FIGS. 2, 8, and 11 illustrate examples in which the bank 32 has a plurality of openings 32a in each sub-pixel SP.
  • the light-emitting device for example, the display device 1 according to the present disclosure is not limited to the above configuration.
  • the bank 32 may have at least one through-hole (for example, the opening 32a) in each sub-pixel SP. Therefore, depending on the relationship between the size of the sub-pixel SP and the size of the through-hole (for example, the opening 32a), only one through-hole (for example, the opening 32a) is formed in each sub-pixel SP. It doesn't matter if it is.
  • the opening 32a has the aforementioned small hole shape
  • the opening 32a preferably has the above-described small hole shape, it is not limited to this, and may have an inclined opening side wall 32a1.
  • Display device (light emitting device) 2 array substrate 31 first electrode (connection electrode) 32 bank 32a, 34a opening 32a1 opening side wall 33, 33B, 33G, 33R second electrode (lower layer electrode) 34 edge cover 35, 35B, 35G, 35R EL layer 36 third electrode (upper layer electrode) 37, 37B, 37G, 37R high refractive index material layer (first refractive index layer) 38 Low refractive index material layer (second refractive index layer) LE light-emitting element (light-emitting device)

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

発光デバイスは、傾斜した開口側壁（３２ａ１）を有する開口部（３２ａ）が設けられたバンク（３２）と、傾斜面を有し、上記開口部を塞ぐように上記バンク上に形成された第２電極（３３）と、傾斜面を有し、上記第２電極の上方に形成された第３電極（３６）と、傾斜面を有し、上記下層電極と上記上層電極との間に、上記下層電極と上記上層電極とにそれぞれ隣接して形成されたＥＬ層（３５）と、を備えている。

Description

発光デバイス
　本開示は、自発光型の発光デバイスに関する。
　従来、自発光型の発光デバイスの一種である例えば表示装置は、一般的に、以下のように製造されている。まず、基板を準備し、該基板上に、サブ画素毎に下層電極を形成する。次いで、各下層電極のエッジを覆うようにバンクを形成する。次いで、発光層を含むＥＬ層を形成する。なお、ＥＬ層のうち少なくとも発光層はサブ画素毎にパターン形成される。その後、全サブ画素に共通する共通層として上層電極を形成する。
　このような自発光型の発光デバイスでは、発光は薄い発光層内部で生じているため、該発光層を含む、上記化合物層電極と上層電極との間の界面で全反射が生じ易い。全反射した光は、ＥＬ層内部を伝播し、平行成分として、各層間の界面と平行な方向（面内方向）に出射し、発光デバイスの正面方向（積層方向）には取り出せない。このため、このような平行成分は、光取り出し効率を低下させる要因となる。
　そこで、例えば、特許文献１には、バンクの傾斜面に反射層を形成することで、ＥＬ層内を伝播する光（導光成分）を、電極面に垂直な方向（言い換えれば、発光デバイスの正面方向）に出射させることが開示されている。
日本国特許公報「特許第４５３４０５４号」
　特許文献１は、基板上に、間隔をおいて互いに平行に延設され、断面がテーパ状となる上面と底面と２つの側面とを有する複数のバンクを形成する。バンクの底面と側面とがなす角度（傾斜角度）は４０°以上、５０°以下である。特許文献１は、隣り合うバンク間および上記角度を有する隣り合うバンクの対面する側面の傾斜面を覆うように、下層電極層を形成し、上記傾斜面上の下層電極層を、透光性を有する絶縁膜で覆うことで、バンクの傾斜面に反射層を形成している。このため、バンクの側壁の下層電極層は、絶縁膜で覆われた反射層であって、電極としては機能しない。
　したがって、特許文献１に記載の発光デバイスは、光取り出し効率が十分とは言い難く、また、バンクの開口サイズが大きいと導光成分を効率良く取り出せない懸念がある一方、バンクの開口サイズが小さいと駆動電圧の上昇を招く。
　本開示の一態様は、上記従来の問題点に鑑みなされたものであり、従来よりも光取り出し効率を向上させるとともに、駆動電圧の上昇を抑制することができる発光デバイスを提供することにある。
　上記の課題を解決するために、本開示の一態様に係る発光デバイスは、傾斜した開口側壁を有する貫通口が設けられたバンクと、上記貫通口を塞ぐように上記バンク上に形成された下層電極と、上記下層電極の上方に形成された上層電極と、上記下層電極と上記上層電極との間に、上記下層電極と上記上層電極とにそれぞれ隣接して形成されたＥＬ層と、を備え、上記下層電極は、上記開口側壁の少なくとも一部に沿った傾斜面を有し、上記ＥＬ層は、少なくとも発光層を含むとともに、上記下層電極の傾斜面の少なくとも一部に沿った傾斜面を有し、上記上層電極は、上記ＥＬ層の傾斜面の少なくとも一部に沿った傾斜面を有する。
　本開示の上記一態様によれば、全反射により上記ＥＬ層内を伝播する光を、上記下層電極の傾斜面で反射させて外部に取り出すことができるとともに、上記開口側壁上の少なくとも一部で発光させることができるので、発光面積を広げることができる。また、本開示の上記一態様によれば、上記開口側壁上に形成された上記下層電極自体も電極として機能することで、電極面積を大きくすることができる。このため、駆動電圧の上昇を抑制することができる。
　したがって、本開示の上記一態様によれば、従来よりも光取り出し効率を向上させるとともに、駆動電圧の上昇を抑制することができる発光デバイスを提供することができる。
実施形態１に係る表示装置の要部の概略構成の一例を示す平面図である。 実施形態１に係る表示装置を該表示装置の各サブ画素の第２電極上から見たときの該表示装置の要部の概略構成の一例を示す平面図である。 実施形態１に係る表示装置の要部の概略構成を示す断面図である。 実施形態１に係る表示装置における発光素子の各発光領域での積層構造の一例を模式的に示す図である。 実施形態１に係る表示装置の製造工程の一例を示すフローチャートである。 図５にステップＳ４で示す発光素子層の形成工程の一例を示すフローチャートである。 実施形態１に係る表示装置の発光素子層における発光領域内での光の光路を示す断面図である。 実施形態１に係る表示装置の発光領域での発光状態を示す光学顕微鏡写真を示す図である。 バンクの開口側壁上に第２電極を形成していない比較用の発光素子における発光領域内での光の光路を示す断面図である。 図９に示す比較用の発光素子における発光領域での発光状態を示す光学顕微鏡写真を示す図である。 実施形態２に係る表示装置を該表示装置の各サブ画素の第２電極上から見たときの該表示装置の要部の概略構成の一例を示す平面図である。 実施形態３に係る表示装置における各色の発光素子の各発光領域での積層構造の一例を模式的に示す図である。 実施形態３に係る表示装置における各色の発光素子の各発光領域での第２電極における、反射電極上のＩＴＯの層厚と光取り出し効率との関係を示すグラフである。 実施形態４に係る表示装置の発光素子層の要部の概略構成を、該発光素子層における発光領域内での光の光路と併せて示す断面図である。 実施形態５に係る表示装置の発光素子層の要部の概略構成を、該発光素子層における発光領域内での光の光路と併せて示す断面図である。
　〔実施形態１〕
　本開示の一実施形態について、図１～図１０に基づいて説明すれば、以下の通りである。なお、以下では、本実施形態に係る発光デバイスが表示装置である場合を例に挙げて説明する。
　（表示装置の概略構成）
　図１は、本実施形態に係る表示装置１（発光デバイス）の要部の概略構成の一例を示す平面図である。
　図１に示すように、表示装置１は、複数のサブ画素ＳＰを含む表示領域ＤＡ（画素領域）と、表示領域ＤＡを取り囲むように表示領域ＤＡの周囲に設けられた額縁領域ＮＤＡとを備えている。
　額縁領域ＮＤＡは非表示領域である。額縁領域ＮＤＡには、各サブ画素ＳＰを駆動するための信号が入力される端子部ＴＳが設けられている。なお、端子部ＴＳには、例えば、ＩＣ（集積回路）チップ、ＦＰＣ（フレキシブル印刷回路基板）等の、図示しない電子回路基板が設けられていてよい。
　表示領域ＤＡには、一例として、複数のゲート配線ＧＨ、複数の発光制御線ＥＭ、および複数の初期化電位線ＩＬを含む複数の配線が、行方向に伸びるように延設されている。また、表示部ＤＡには、一例として、複数の電源線ＰＬおよび複数のソース配線ＳＨを含む複数の配線が、列方向に伸びるように延設されている。サブ画素ＳＰは、これらゲート配線ＧＨとソース配線ＳＨとの交差部にそれぞれ対応するように、例えばマトリクス状に複数設けられている。
　表示装置１は、サブ画素ＳＰとして、例えば、赤色発光する、赤色（Ｒ）のサブ画素ＲＳＰと、緑色発光する、緑色（Ｇ）のサブ画素ＧＳＰと、青色発光する、青色（Ｂ）のサブ画素ＢＳＰとを有している。なお、本実施形態では、これらサブ画素ＲＳＰ、サブ画素ＧＳＰ、サブ画素ＢＳＰを特に区別する必要がない場合、これらを総称して単に「サブ画素ＳＰ」と称する。
　図１では、一例として、表示装置１が、これらＲＧＢの３つの異なる色を呈する３つの各色のサブ画素ＳＰで構成された画素Ｐを複数備え、これら複数の画素Ｐが、表示領域ＤＡにマトリクス状に設けられている場合を例に挙げて図示している。また、図１では、一例として、ＲＧＢの各色のサブ画素ＳＰが、ゲート配線ＧＨの延伸方向に、この順に繰り返し並べて配列されるとともに、ソース配線ＳＨの延伸方向に沿って、色毎に複数並べて配列されている場合を例に挙げて図示している。但し、上記例示は一例であり、表示装置１は、ＲＧＢ以外のサブ画素ＳＰを備えていてもよい。また、サブ画素ＳＰの配列も上記配列に限定されない。
　図２は、本実施形態に係る表示装置１を該表示装置１の各サブ画素ＳＰの第２電極３３上から見たときの該表示装置１の要部の概略構成の一例を示す平面図である。
　表示装置１は、自発光型の表示装置である。図２に示すように、各サブ画素ＳＰには、それぞれ自発光型の発光素子ＬＥが形成されている。各発光素子ＬＥには、バンク３２で小孔形状に区切られた発光領域（小孔発光領域）ＥＳが複数形成されている。各発光領域ＥＳは、非発光領域となるバンク３２で互いに分離されている。このため、表示装置１は、各サブ画素ＳＰ内に、バンク３２で囲まれた複数の発光領域ＥＳを有する発光素子ＬＥがそれぞれ設けられた構成を有している。
　サブ画素ＲＳＰには、発光色が赤色の発光素子ＲＬＥ（赤色発光素子）が設けられている。サブ画素ＧＳＰには、発光色が緑色の発光素子ＧＬＥ（緑色発光素子）が設けられている。サブ画素ＢＳＰには、発光色が青色の発光素子ＢＬＥ（青色発光素子）が設けられている。なお、同一のサブ画素ＳＰに設けられた発光素子ＬＥの発光領域ＥＳの発光色は、何れも同一である。したがって、赤色のサブ画素ＲＳＰには、発光領域ＥＳとして、発光色が赤色の発光領域ＲＥＳ（赤色発光領域）が複数設けられている。緑色のサブ画素ＧＳＰには、発光領域ＥＳとして、発光色が緑色の発光領域ＧＥＳ（緑色発光領域）が複数設けられている。青色のサブ画素ＢＳＰには、発光領域ＥＳとして、発光色が青色の発光領域ＢＥＳ（青色発光領域）が複数設けられている。このように、表示領域ＤＡには、発光色が互いに異なる複数の発光素子ＬＥにおける複数の発光領域ＥＳが設けられている。
　なお、本実施形態では、発光素子ＲＬＥ、発光素子ＧＬＥ、発光素子ＢＬＥを特に区別する必要がない場合、これら発光素子ＲＬＥ、発光素子ＧＬＥ、発光素子ＢＬＥを総称して単に「発光素子ＬＥ」と称する。また、本実施形態では、発光素子ＲＬＥ、発光素子ＧＬＥ、発光素子ＢＬＥを特に区別する必要がない場合、これら発光領域ＲＥＳ、発光領域ＧＥＳ、発光領域ＢＥＳを総称して、単に「発光領域ＥＳ」と称する。また、発光素子ＬＥの各発光領域ＥＳにおける各層についても、発光領域ＲＥＳと発光領域ＧＥＳと発光領域ＢＥＳとで特に区別する必要がない場合、同様に総称するものとする。
　図３は、本実施形態に係る表示装置１の要部の概略構成を示す断面図である。なお、図３では、一例として、赤色発光する発光層を備えたＥＬ層３５Ｒが設けられた、表示装置１における、図２に示すＡ－Ａ’線矢視断面に対応する断面を例に挙げて図示している。しかしながら、図２に示すＡ－Ａ’線矢視断面と、Ｂ－Ｂ’線矢視断面と、Ｃ－Ｃ’線矢視断面とは、各断面における各発光素子ＬＥが、それぞれ、互いに異なる色の光を発する発光層を備えていることを除けば、同じ断面構成を有している。このため、以下では、Ａ－Ａ’線矢視断面の概略構成を、Ａ－Ａ’線矢視断面と、Ｂ－Ｂ’線矢視断面と、Ｃ－Ｃ’線矢視断面とに共通する構成として、サブ画素ＳＰ（発光素子ＬＥ）毎に区別することなく説明する。
　図３に示すように、表示装置１は、アレイ基板２と、発光素子層３と、封止層４とを、この順に備えている。以下では、アレイ基板２から封止層４に向かう方向を上方向とし、その逆方向を下方向として説明する。また、以下では、比較対象の層よりも先のプロセスで形成されている層を「下層」と称し、比較対象の層よりも後のプロセスで形成されている層を「上層」と称する。なお、表示装置１における封止層４上には、図３に示すように、アプリケーションにより適宜選択された機能層５を備えていてもよい。
　アレイ基板２は、絶縁性基板２１上に、薄膜トランジスタ層２２が設けられた構成を有している。
　絶縁性基板２１は、薄膜トランジスタ層２２から機能層５までの各層を支持する支持体である。絶縁性基板２１は、例えば、ガラス、石英、セラミックス等の無機材料からなる無機基板であってもよく、ポリエチレンテレフタレート、ポリイミド等の樹脂を主成分とする可撓性基板であってもよい。絶縁性基板２１が可撓性基板である場合、絶縁性基板２１は、ポリイミド膜等の樹脂膜（樹脂層）で構成されていてもよく、二層の樹脂膜とこれら樹脂膜で挟まれた無機絶縁膜とで構成されていてもよい。
　また、絶縁性基板２１の表面には、水、酸素等の異物が薄膜トランジスタ層２２および発光素子層３に侵入することを防ぐためのバリア層が設けられていてもよい。このようなバリア層は、例えば、ＣＶＤ（化学気相成長）法により形成される、酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜、またはこれらの積層膜で構成することができる。
　なお、表示装置１が、絶縁性基板２１とは反対側から光を射出するトップエミッション型の表示装置である場合、使用する絶縁性基板２１は特に限定されない。しかしながら、表示装置１が、絶縁性基板２１の裏面側から光を射出するボトムエミッション型の表示装置である場合、絶縁性基板２１としては、透明または半透明の透光性基板が用いられる。
　薄膜トランジスタ層２２には、発光素子層３を制御するサブ画素回路および該サブ画素回路に接続する、前記ゲート配線ＧＨおよびソース配線ＳＨを含む複数の配線が形成されている。サブ画素回路は、表示領域ＤＡに、各サブ画素ＳＰに対応して、サブ画素ＳＰ毎に設けられている。サブ画素回路は、図２および図３に示す薄膜トランジスタＴｒを含む複数の薄膜トランジスタを備えている。これら複数の薄膜トランジスタは、前述したゲート配線ＧＨおよびソース配線ＳＨ等の配線を含む複数の配線に電気的に接続されている。なお、これら薄膜トランジスタとしては、従来公知の構造を採用することができ、その構造は、特に限定されるものではない。
　薄膜トランジスタ層２２の表面には、薄膜トランジスタ層２２に設けられた、上記薄膜トランジスタＴｒを含む複数の薄膜トランジスタの表面を平坦化するように、これら複数の薄膜トランジスタを覆う平坦化膜２２１が設けられている。平坦化膜２２１は、例えば、ポリイミド、アクリル樹脂等の、塗布可能な有機絶縁材料によって構成することができる。
　発光素子層３は、上述した複数の発光素子ＬＥを備えている。また、発光素子層３には、各発光素子ＬＥにおける、上述した複数の発光領域ＥＳが設けられている。これら発光領域ＥＳは、上述したように、画素単位で見れば、発光領域ＲＥＳ、発光領域ＧＥＳ、発光領域ＢＥＳを含む。なお、本実施形態では、上述したように、同一のサブ画素ＳＰ内に、発光色が同じ複数の発光領域ＥＳを備えている。
　発光素子層３は、第１電極３１、バンク３２（壁体）、第２電極３３、エッジカバー３４、ＥＬ（エレクトロルミネッセンス）層３５、第３電極３６、高屈折率材料層３７、および低屈折率材料層３８を、薄膜トランジスタ層２２側からこの順に備えている。
　発光素子ＬＥは、各発光領域ＥＳに、それぞれ、第２電極３３と、少なくとも発光層を含むＥＬ層３５と、第３電極３６と、高屈折率材料層３７（第１屈折率層）と、低屈折率材料層３８（第２屈折率層）と、を含む。なお、本実施形態では、第２電極３３と第３電極３６との間の層を総称して、ＥＬ層３５と称する。
　第１電極３１は、各サブ画素回路における薄膜トランジスタＴｒとの接続電極である。第１電極３１は、図２および図３に示すように、平坦化膜２２１上に、例えば、平面視で、対応するサブ画素ＳＰ全体（言い換えれば、サブ画素領域全体）を覆うように、サブ画素ＳＰ毎に島状に形成されている。各サブ画素ＳＰにおける第１電極３１は、それぞれ、平坦化膜２２１にサブ画素ＳＰ毎に設けられたコンタクトホールＣＨを介して、ソース配線ＳＨと接続された、自サブ画素ＳＰの薄膜トランジスタＴｒのソース電極ＳＥと接続（電気的に接続）されている。
　また、平坦化膜２２１上には、小孔形状の発光領域ＥＳを形成させる膜として、第１電極３１の一部を露出させる開口部３２ａ（貫通口）を有するバンク３２が、第１電極３１を覆って形成されている。
　バンク３２は、例えば、ポリイミド、アクリル樹脂等の、感光性樹脂からなる有機絶縁膜である。
　本実施形態に係るバンク３２には、図２および図３に示すように、上記貫通口として、傾斜した開口側壁３２ａ１を有する小孔形状の開口部３２ａ（貫通孔）が複数設けられている。本実施形態では、図２に示すように、１つのサブ画素ＳＰ内に、上記小孔形状の開口部３２ａが複数設けられている。
　開口部３２ａは、その開口サイズ（直径）が下側ほど小さくなるように形成されていることが望ましい。したがって、開口部３２ａの内壁である、該開口部３２ａを囲む開口側壁３２ａ１は、断面視で逆テーパ状の開口部３２ａが形成されるように、開口部３２ａの開口サイズが下側ほど小さくなるように傾斜していることが望ましい。言い換えれば、開口部３２ａの開口側壁３２ａ１は、開口部３２ａの開口サイズが下側ほど小さくなるようなテーパ状の傾斜面（つまり、逆テーパ状の傾斜面）を有していることが好ましい。
　図３に示すように、バンク３２は、上記傾斜面（言い換えれば、傾斜した開口側壁３２ａ１）と、該バンク３２の下面（底面）とがなす角度（傾斜角度）をθ（°）とすると、θが、１５°≦θ≦４０°であることが好ましく、２０°≦θ≦３０°であることがより好ましい。
　また、図３に示すようにバンク３２の下側の開口サイズ（直径）をφ１（μｍ）とすると、φ１は、１０μｍ≦φ１≦２０μｍであることが好ましく、１２μｍ≦φ１≦１５μｍであることがより好ましい。
　なお、本実施形態において、バンク３２の上側とは、バンク３２における、第２電極３３側を示し、バンク３２の下側とは、その反対側（第２電極３３側とは反対側）、つまり、バンク３２の絶縁性基板２１側を示す。また、バンク３２の下側の開口サイズとは、バンク３２の開口部３２ａの下端側の開口径を示す。
　また、図３に示すように、コンタクトホールＣＨ以外の部分におけるバンク３２の高さをｈ（μｍ）とすると、ｈは、１μｍ≦ｈ≦４μｍであることが好ましく、２μｍ≦ｈ≦３μｍであることがより好ましい。なお、コンタクトホールＣＨ以外の部分におけるバンク３２の高さは、バンク３２の開口部３２ａの上端と下端との間の高さに等しい。
　第２電極３３は、発光素子ＬＥの下層電極である。第２電極３３は、バンク３２上に、各サブ画素ＳＰ内に位置するバンク３２の各開口部３２ａを、それらの開口側壁３２ａ１の傾斜面も含めて覆うように、バンク３２の表面に沿って形成されている。
　これにより、第２電極３３は、上記開口側壁３２ａ１上に、該開口側壁３２ａ１に沿って形成された、テーパ状の傾斜面を有している。
　また、第２電極３３は、バンク３２の各開口部３２ａで、これら開口部３２ａから露出する第１電極３１の一部に接触することで、該第１電極と接続（電気的に接続）されている。このため、第２電極３３は、第１電極３１を介して、ソース配線ＳＨと接続された薄膜トランジスタＴｒのソース電極ＳＥと電気的に接続されている。
　第２電極３３は、島状電極（サブ画素電極）として、図２に示すように、各サブ画素ＳＰにおける第１電極３１の一部と重畳するように、例えば、サブ画素ＳＰ毎に島状に形成されている。このため、第１電極３１および第２電極３３は、各サブ画素ＳＰ内における各発光領域ＥＳに共通して設けられており、それぞれ、各サブ画素ＳＰ（言い換えれば、各発光素子ＬＥ）に１つ設けられている。
　第２電極３３は、バンク３２の各開口部３２ａを開口するように各開口部３２ａに対応した複数の開口部３４ａ（貫通口）を有するエッジカバー３４で覆われている。エッジカバー３４は、バンク３２上に、バンク３２の上面および第２電極３３における、バンク３２の上面に位置する部分を覆うように形成されている。第２電極における、バンク３２の開口部３２ａを覆っている部分は、エッジカバー３４で覆われておらず、エッジカバー３４の開口部３４ａから露出している。本実施形態によれば、このエッジカバー３４の開口部３４ａ内の領域（つまり、エッジカバー３４の開口部３４ａによって露出された、バンク３２の開口部３２ａ内の領域）が、各サブ画素ＳＰの発光領域ＥＳとなる。したがって、発光領域ＥＳは、バンク３２の開口部３２ａにそれぞれ対応して形成されている。
　エッジカバー３４は、各サブ画素ＳＰの発光領域の端部、言い換えれば、バンク３２の開口部３２ａの上端でＥＬ層３５が薄くなったり電界集中が起こったりすることで、各発光領域ＥＳにおける第２電極３３と第３電極３６とが短絡することを防止するための絶縁層である。
　エッジカバー３４の材料には、例えば、窒化ケイ素膜、酸化ケイ素膜等の無機絶縁膜や、ポリイミド、アクリル樹脂等の、感光性樹脂からなる有機絶縁膜が用いられる。
　エッジカバー３４の開口サイズ（直径）は、バンク３２の上側の開口サイズ（直径）に大凡等しい。ここで、バンク３２の上側の開口サイズとは、バンク３２の開口部３２ａの上端側の開口径を示す。
　エッジカバー３４の開口サイズ（直径）をφ２（μｍ）とすると、φ２は、１２μｍ≦φ２≦６５μｍ（但し、φ２＞φ１）であることが好ましく、１８μｍ≦φ２≦３２μｍ（但し、φ２＞φ１）であることがより好ましい。
　本実施形態では、前述したようにエッジカバー３４に、バンク３２の各開口部３２ａに対応した開口部３４ａを形成することで、エッジカバー３４の開口サイズとバンクの上側の開口サイズとは、同じサイズを有している。このため、本実施形態において、バンクの上側の開口サイズは、１２μｍ以上、６５μｍ以下の範囲内であり、かつ、バンクの下側の開口サイズ（φ１）よりも大きいことが好ましく、１８μｍ以上、３２μｍ以下の範囲内であり、かつ、バンクの下側の開口サイズ（φ１）よりも大きいことが好ましい。
　なお、エッジカバー３４の厚みは、第２電極３３を第３電極３６から絶縁することができる厚みに形成されていれば、特に限定されない。エッジカバー３４は、例えば、従来公知の絶縁層やエッジカバーと同様の厚みに設定することができるが、第３電極３６の段切れを抑制するために、絶縁可能な範囲内で薄く形成することが好ましい。
　第３電極３６は、発光素子ＬＥの上層電極である。第３電極３６は、全サブ画素ＳＰに共通する共通電極として、画素領域にベタ状に形成されている。
　第２電極３３および第３電極３６は、一方がアノード（陽極）であり、他方がカソード（陰極）である。アノードは、電圧が印加されることにより、正孔（ホール）をＥＬ層３５に供給する電極である。カソードは、電圧が印加されることにより、電子をＥＬ層３５に供給する電極である。
　これら第１電極３１、第２電極３３、および第３電極３６は、それぞれ、単層であってもよいし、積層構造を有していてもよい。
　これら第１電極３１、第２電極３３、および第３電極３６のうち光の取出し面側となる電極は透光性を有している必要がある。
　このため、表示装置１がトップエミッション型の表示装置である場合、第３電極３６に透光性を有する透光性電極が使用され、第２電極３３に例えば光反射性を有するいわゆる反射電極が使用される。
　なお、第２電極３３が反射電極である場合、第１電極３１は、透光性電極であってもよく反射電極であってもよい。
　透光性電極は、例えば、ＩＴＯ（酸化インジウムスズ）、ＩＺＯ（酸化インジウム亜鉛）、ＡｇＮＷ（銀ナノワイヤ）、ＭｇＡｇ（マグネシウム－銀）合金の薄膜、Ａｇ（銀）の薄膜等の透光性材料で形成される。
　反射電極は、例えば、Ａｇ、Ａｌ（アルミニウム）等の金属、それら金属を含む合金、等の光反射性材料で形成される。なお、透光性材料と光反射性材料とを積層することで反射電極としてもよい。
　ＥＬ層３５は、第２電極３３上に、エッジカバー３４の開口部３４ａから露出している第２電極３３の表面を、バンク３２の開口側壁３２ａ１の傾斜面に形成された第２電極３３の表面（つまり、第２電極３３の傾斜面）も含めて覆うように、第２電極３３の表面に沿って形成されている。
　これにより、ＥＬ層３５は、第２電極３３の傾斜面上に、該傾斜面に沿って形成された、テーパ状の傾斜面を有している。
　第３電極３６は、このＥＬ層３５を、第２電極３３の傾斜面上に形成されたＥＬ層３５の表面も含めて覆うように、ＥＬ層３５およびエッジカバー３４上に、これらＥＬ層３５およびエッジカバー３４の表面に沿って形成されている。言い換えれば、第３電極３６は、ＥＬ層３５を、バンク３２の開口側壁３２ａ１の傾斜面の上方に形成されたＥＬ層３５の傾斜面も含めて覆うように、ＥＬ層３５およびエッジカバー３４上に、これらＥＬ層３５およびエッジカバー３４の表面に沿って形成されている。
　これにより、第３電極３６は、ＥＬ層３５の傾斜面上に、該傾斜面に沿って形成された、テーパ状の傾斜面を有している。
　このため、第２電極３３、ＥＬ層３５、および第３電極３６は、それぞれ、バンク３２の開口部３２ａ内に、該開口部３２ａの開口側壁３２ａ１の形状に追従した、テーパ状の側壁（内壁、傾斜面）を有するトレンチ部を有している。
　このように、ＥＬ層３５は、発光素子ＬＥにおける第２電極３３と第３電極３６との間の層であり、少なくとも発光層を含んでいる。
　発光素子ＬＥは、例えば、ＱＬＥＤ（量子ドット発光ダイオード）であってもよいし、ＯＬＥＤ（有機発光ダイオード）であってもよい。発光素子ＬＥがＱＬＥＤである場合、発光層には、発光材料としてＱＤ（量子ドット）を含むＱＤ発光層（量子ドット発光層）が用いられる。発光素子ＬＥがＯＬＥＤである場合、発光層には、発光材料として有機発光材料を用いた有機発光層が用いられる。
　発光素子ＬＥがＱＬＥＤである場合、アノードとカソードとの間の駆動電流によって正孔と電子とが発光層内で再結合し、これによって生じたエキシトンが、ＱＤの伝導帯準位から価電子帯準位に遷移する過程で光が放出される。発光素子ＬＥがＯＬＥＤである場合、アノードとカソードとの間の駆動電流によって正孔と電子とが発光層内で再結合し、これによって生じたエキシトンが基底状態に遷移する過程で光が放出される。但し、発光素子ＬＥは、ＯＬＥＤ、ＱＬＥＤ以外の発光素子（例えば無機発光ダイオード等）であってもよい。
　なお、ＥＬ層３５は、発光層のみからなる単層型であってもよいし、発光層以外の機能層を含む多層型であってもよい。ＥＬ層３５は、発光層以外に、例えば、ＨＩＬ（正孔注入層）、ＨＴＬ（正孔輸送層）、ＥＴＬ（電子輸送層）、ＥＩＬ（電子注入層）のうち少なくとも一層を含んでいてもよい。
　発光素子ＬＥがＱＬＥＤである場合、ＨＩＬ、ＨＴＬ、ＥＴＬ、ＥＩＬは、それぞれ有機材料により形成されてもよいし、無機材料により形成されてもよい。発光素子ＬＥがＯＬＥＤである場合、ＨＩＬ、ＨＴＬ、ＥＴＬ、ＥＩＬには、それぞれ有機材料が用いられる。
　図４は、本実施形態に係る表示装置１における発光素子ＬＥの各発光領域ＥＳでの積層構造の一例を模式的に示す図である。図４では、表示装置１が、コンベンショナル構造を有するトップエミッション型の表示装置である場合を例に挙げて図示している。この場合、第２電極３３が島状にパターン形成されたアノード（パターン陽極）であり、第３電極３６が全サブ画素ＳＰに共通して設けられたカソード（共通陰極）である。また、第２電極３３が反射電極で形成され、第３電極３６が光透過性電極で形成される。
　本実施形態では、第３電極３６に、ＩＴＯ、ＩＺＯ、ＡｇＮＷ、ＭｇＡｇ合金の薄膜、Ａｇの薄膜等の透光性材料からなる透光性電極を使用する。また、第２電極３３に、Ａｇを含むＡｇ合金とＩＴＯとを下層側からＩＴＯ／Ａｇ合金／ＩＴＯの順に積層してなる積層体、ＡｇとＩＴＯとを下層側からＩＴＯ／Ａｇ／ＩＴＯの順に積層してなる積層体、ＡｌとＩＺＯとを下層側からＡｌ／ＩＺＯの順に積層してなる積層体、等からなる反射電極を使用する。
　また、図４に示す例では、第２電極３３と第３電極３６との間には、ＥＬ層３５として、第２電極３３側から、ＨＩＬ３５１、ＨＴＬ３５２、ＥＭＬ３５３、ＥＴＬ３５４が、この順に形成されている。なお、上記積層順は、上述したように第２電極３３をアノードとし、第３電極３６をカソードとしたものである。表示装置１は、インバーテッド構造を有していてもよく、第２電極３３がカソードであり、第３電極３６がアノードであってもよい。この場合、ＥＬ層３５の積層順は、図４とは反転する。
　なお、以下では、発光素子ＬＥがＱＬＥＤである例を参照して説明するが、本実施形態はこれに限定されるものではなく、上述したように、発光素子ＬＥは、ＯＬＥＤであってもよく、無機発光ダイオードであってもよい。
　ＨＩＬ３５１は、正孔輸送性を有し、第２電極３３からＥＭＬ３５３への正孔の注入を促進する。ＨＩＬ３５１には、公知の正孔輸送性材料を用いることができる。ＨＩＬ３５１に用いられる正孔輸送性材料としては、例えば、ポリ(３，４－エチレンジオキシチオフェン）（ＰＥＤＯＴ）とポリスチレンスルホン酸（ＰＳＳ）との複合物（略称「ＰＥＤＯＴ：ＰＳＳ」）、ＮｉＯ（酸化ニッケル）、ＣｕＳＣＮ（チオシアン酸銅）等が挙げられる。これら正孔輸送性材料は、一種類のみを用いてもよく、適宜二種類以上を混合して用いてもよい。
　ＨＴＬ３５２は、正孔輸送性を有し、ＨＩＬ３５１から注入された正孔をＥＭＬ３５３に輸送する。ＨＴＬ３５２には、公知の正孔輸送性材料を用いることができる。ＨＩＬ３５１に用いられる正孔輸送性材料としては、例えば、ポリ［（９，９－ジオクチルフルオレニル－２，７－ジイル）－ｃｏ－（４，４’－（Ｎ－４－ｓｅｃ－ブチルフェニル））ジフェニルアミン）］（略称「ＴＦＢ」）、ポリ［Ｎ，Ｎ’－ビス（４－ブチルフェニル）－Ｎ，Ｎ’－ビス（フェニル）－ベンジジン］（略称「ｐ－ＴＰＤ」）、ポリビニルカルバゾール（略称「ＰＶＫ」）等が挙げられる。これら正孔輸送性材料は、一種類のみを用いてもよく、適宜二種類以上を混合して用いてもよい。
　ＥＴＬ３５４は、電子輸送性を有し、第３電極３６からＥＭＬ３５３に電子を輸送する。ＥＴＬ３５４には、公知の電子輸送性材料を用いることができる。ＥＴＬ３５４に用いられる電子輸送性材料としては、例えば、ＺｎＯ（酸化亜鉛）、ＭｇＺｎＯ（酸化亜鉛マグネシウム）等が挙げられる。これら電子輸送性材料は、一種類のみを用いてもよく、適宜二種類以上を混合して用いてもよい。
　ＥＭＬ３５３は、第２電極３３（アノード）から輸送された正孔と、第３電極３６（カソード）から輸送された電子との再結合が発生することにより、光を発する。
　上述したように発光素子ＬＥがＱＬＥＤである場合、ＥＭＬ３５３には、発光材料としてＱＤを含むＱＤ発光層が用いられる。
　ＱＤは、特に限定されるものではなく、公知の各種ＱＤを用いることができる。上記ＱＤは、例えば、Ｃｄ（カドミウム）、Ｓ（硫黄）、Ｔｅ（テルル）、Ｓｅ（セレン）、Ｚｎ（亜鉛）、Ｉｎ（インジウム）、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ａｌ（アルミニウム）、Ｇａ（ガリウム）、Ｐｂ（鉛）、Ｓｉ（ケイ素）、Ｇｅ（ゲルマニウム）、Ｍｇ（マグネシウム）からなる群より選択される少なくとも一種の元素で構成されている半導体材料を含んでいてもよい。また、上記ＱＤは、二成分コア型、三成分コア型、四成分コア型、コアシェル型またはコアマルチシェル型であってもよい。
　なお、前述したように、サブ画素ＲＳＰには、発光領域ＥＳとして、発光領域ＲＥＳが設けられる。発光領域ＲＥＳには、ＥＬ層３５（この場合、ＥＬ層３５Ｒ）として、発光材料に赤色ＱＤを用いたＥＭＬ３５３を備えたＥＬ層３５が形成される。また、サブ画素ＧＳＰには、発光領域ＥＳとして、発光領域ＧＥＳが設けられる。発光領域ＧＥＳには、ＥＬ層３５として、発光材料に緑色ＱＤを用いたＥＭＬ３５３を備えたＥＬ層３５が形成される。サブ画素ＢＳＰには、発光領域ＥＳとして、発光領域ＢＥＳが設けられる。発光領域ＢＥＳには、ＥＬ層３５として、発光材料に青色ＱＤを用いたＥＭＬ３５３を備えたＥＬ層３５が形成される。
　同一のサブ画素ＳＰ（言い換えれば、同一の発光素子ＬＥ）に設けられた発光領域ＥＳの発光色は、何れも同一である。したがって、同一のサブ画素ＳＰは、同種のＱＤを備えている。
　このため、ＥＭＬ３５３は、発光領域ＥＳ毎に島状に形成されていてもよく、サブ画素ＳＰ毎に島状に形成されていてもよい。
　何れにしても、発光領域ＥＳは、上述したように、バンク３２の開口部３２ａにそれぞれ対応して形成されており、本実施形態では、バンク３２は、各サブ画素ＳＰ内に、複数の開口部３２ａを有している。このため、各サブ画素ＳＰ内における開口部３２ａには、何れも、同じ発光色を有するＥＭＬ３５３が形成される。
　なお、ＥＬ層３５に含まれる、ＥＭＬ３５３以外の層は、それぞれ、発光領域ＥＳ毎に島状に形成されていてもよく、サブ画素ＳＰ毎に島状に形成されていてもよく、全サブ画素ＳＰに共通してベタ状に形成されていてもよい。図３では、一例として、ＥＬ層３５における各層が、何れも、サブ画素ＳＰ毎に島状に形成されている場合を例に挙げて図示している。
　高屈折率材料層３７および低屈折率材料層３８は、ＥＭＬ３５３から発せられる光を屈折させる光学層として機能するとともに、第３電極３６を保護する保護層として機能する。
　高屈折率材料層３７は、第３電極３６上における、バンク３２の開口部３２ａに対応する位置に、該バンク３２の開口部３２ａにおける第３電極３６の窪み（トレンチ部）を埋めるように形成されている。言い換えれば、高屈折率材料層３７は、第２電極３３、ＥＬ層３５、および第３電極３６が形成された、バンク３２の開口部３２ａ内に、該開口部３２ａ内（厳密には、第３電極３６のトレンチ部）を埋めるように形成されている。
　低屈折率材料層３８は、第３電極３６上に、高屈折率材料層３７を覆うように該高屈折率材料層３７に隣接して形成されている。
　高屈折率材料層３７は、低屈折率材料層３８の屈折率よりも屈折率が高い材料で形成される。これにより、高屈折率材料層３７に入射した光の一部を低屈折率材料層３８との界面で反射させてバンク３２上に形成されている反射面に導くことができ、正面方向の輝度向上に寄与できる。つまり、本実施形態によれば、このように高屈折率材料層３７を設けることで、開口側壁３２ａ１上の反射層としての第２電極３３を効率的に利用することができる。
　一方、低屈折率材料層３８は、高屈折率材料層３７の屈折率よりも屈折率が低い材料で形成される。このように上記開口部３２ａ内に高屈折率材料層３７が形成されているとともに低屈折率材料層３８が高屈折率材料層３７上に該高屈折率材料層３７に隣接して形成されていることで、高屈折率材料層３７と低屈折率材料層３８との界面で、ＥＭＬ３５３からの光を全反射させ、上記開口部３２ａの開口側壁３２ａ１の傾斜面に向かわせて、その導光成分を、光取り出し方向（正面方向）から取り出すことができる。
　高屈折率材料層３７の屈折率は、低屈折率材料層３８の屈折率よりも高ければ特に限定されるものではないが、１．７以上であることが望ましく、１．８以上であることがより望ましい。なお、高屈折率材料層３７の屈折率は、低屈折率材料層３８の屈折率との屈折率差を大きくすることができればできるだけよく、その下限は特に限定されるものではない。しかしながら、屈折率を向上させるための添加物を多く含むと、パターニング性能が低下する懸念がある。このため、高屈折率材料層３７の屈折率は、２．０以下であることが望ましい。
　上記高屈折率材料層３７の形成に用いられる高屈折率材料としては、例えば、アクリル系樹脂、シロキサン系樹脂、および、それらの樹脂に酸化物を添加した材料からなる群より選ばれる少なくとも一種の有機絶縁材料が挙げられる。
　低屈折率材料層３８の屈折率は、高屈折率材料層３７の屈折率よりも低ければ特に限定されるものではないが、１．４以下であることが望ましく、１．３以下であることがより望ましい。なお、低屈折率材料層３８の屈折率は、高屈折率材料層３７の屈折率との屈折率差を大きくすることができればできるだけよく、その上限は特に限定されるものではない。しかしながら、屈折率を低下させるために空隙を増加させると、信頼性の懸念が生じる。このため、低屈折率材料層３８の屈折率は、１．２以上であることが望ましい。
　上記低屈折率材料層３８の形成に用いられる低屈折率材料としては、例えば、シロキサン系樹脂等が挙げられる。なお、高屈折率材料層３７と同様に、低屈折率材料層３８も、一種類のみを用いてもよく、適宜二種類以上を組み合わせて用いてもよい。なお、本開示において、屈折率とは、可視光領域における絶対屈折率を示す。
　また、高屈折率材料層３７および低屈折率材料層３８は、それぞれ単層であってもよく、積層構造を有していてもよい。
　なお、高屈折率材料層３７は、バンク３２の開口側壁３２ａ１の傾斜面を覆う第２電極３３で反射された光を効率良く外部に取り出すために、上述したようにバンク３２の開口部３２ａ（より厳密には第３電極３６のトレンチ部）を埋めるように形成されていることが望ましい。
　また、混色を防止するために、高屈折率材料層３７は、バンク３２の開口部３２ａ毎（言い換えれば、発光領域ＥＳ毎）に島状に形成されていることが望ましい。
　このため、バンク３２の開口部３２ａの下端上の高屈折率材料層３７の厚みは、前述したバンク３２の高さｈ（より厳密には第３電極３６のトレンチ部の深さ）よりも厚いことが望ましい。このため、バンクの開口部３２ａの下端上の高屈折率材料層３７の厚みは、１．０μｍ以上であることが望ましく、２μｍ以上であることがより望ましい。一方、高屈折率材料層３７の厚みが厚すぎると、高精細化が困難なことから、バンクの開口部３２ａの下端上の高屈折率材料層３７の厚みは、４μｍ以下であることが望ましく、３μｍ以下であることがより望ましい。
　低屈折率材料層３８は、第３電極３６を保護するため、第３電極３６全体を覆うように、全サブ画素ＳＰに共通して設けられた共通層である。なお、低屈折率材料層３８の厚みは、特に限定されない。
　封止層４は、発光素子層３への水、酸素等の異物の浸透を防ぐ層である。図３に示すように、封止層４は、例えば、上記低屈折率材料層３８を覆う無機封止膜４１と、無機封止膜４１よりも上層の有機バッファ膜４２と、有機バッファ膜４２よりも上層の無機封止膜４３と、を含む。
　無機封止膜４１および無機封止膜４３は、透光性無機絶縁膜であり、例えば、ＣＶＤ法によって形成された、酸化シリコン膜、窒化シリコン膜等の無機絶縁膜で構成することができる。有機バッファ膜４２は、平坦化効果のある透光性有機絶縁膜であり、アクリル等の塗布可能な有機材料によって構成することができる。有機バッファ膜４２は、例えばインクジェット塗布によって形成することができるが、液滴を止めるための図示しないバンクを、額縁領域ＮＤＡに設けてもよい。
　なお、薄膜トランジスタ層２２、第２電極３３、ＥＬ層３５、第３電極３６、および封止層４の材料並びに厚みは、特に限定されるものではなく、従来と同様に設定することができる。
　封止層４上には、アプリケーションにより適宜選択された機能層５が形成される。機能層５は、例えば、光学補償機能、タッチセンサ機能、保護機能のうち少なくとも１つの機能を有する機能フィルムであってもよく、タッチパネル、偏光板、カバーガラス等のガラス基板であってもよい。
　（表示装置１の製造方法）
　次に、上記表示装置１の製造方法について説明する。
　図５は、本実施形態に係る表示装置１の製造工程の一例を示すフローチャートである。
　表示装置１としてフレキシブルな表示装置を製造する場合、図５に示すように、まず、図示しない透光性の支持基板（例えば、マザーガラス）上に、絶縁性基板２１となる樹脂層を形成する（ステップＳ１）。次いで、バリア層を形成する（ステップＳ２）。次いで、薄膜トランジスタ層２２を形成する（ステップＳ３）。次いで、発光素子層３を形成する（ステップＳ４）。次いで、封止層４を形成する（ステップＳ５）。次いで、封止層４上に、図示しない、保護用の上面フィルムを一次的に貼り付ける（ステップＳ６）。次いで、レーザ光の照射等によって支持基板を樹脂層から剥離する（ステップＳ７）。次いで、樹脂層の下面に図示しない下面フィルムを貼り付ける（ステップＳ８）。次いで、下面フィルム、樹脂層、バリア層、薄膜トランジスタ層２２、発光素子層３、封止層４、上面フィルムを含む積層体を分断し、複数の個片を得る（ステップＳ９）。次いで、得られた個片から上面フィルムを剥離した後（ステップＳ１０）、機能層５として機能フィルムを貼り付ける（ステップＳ１１）。次いで、複数の画素Ｐ（複数のサブ画素ＳＰ）が形成された表示領域ＤＡよりも外側（額縁領域ＮＤＡ）の一部（端子部ＴＳ）に図示しない電子回路基板（例えば、ＩＣチップ、ＦＰＣ等）を実装する（ステップＳ１２）。なお、ステップＳ１～Ｓ１２は、表示装置の製造装置（ステップＳ１～Ｓ５の各工程を行う成膜装置を含む）が行う。
　なお、上面フィルムは、上述したように封止層４上に貼り付けられ、支持基板を剥離したときの支持材として機能する。上面フィルムとしては、ＰＥＴ（ポリエチレンテレフタレート）フィルム等が挙げられる。下面フィルムは、支持基板を剥離した後に樹脂層の下面に貼り付けることで柔軟性に優れた表示装置１を実現するための、例えばＰＥＴフィルムである。なお、樹脂層およびバリア層としては、前述した通りである。
　なお、上記説明では、フレキシブルな表示装置１の製造方法について説明したが、非フレキシブルな表示装置１を製造する場合は、一般的に、樹脂層の形成、基材の付け替え等が不要である。このため、非フレキシブルな表示装置１を製造する場合、例えば、ガラス基板上にステップＳ２～Ｓ５の積層工程を行い、その後、ステップＳ９に移行する。
　図６は、図５にステップＳ４で示す発光素子層３の形成工程の一例を示すフローチャートである。
　発光素子層３の形成工程では、図６に示すように、まず、薄膜トランジスタ層２２上に、第１電極３１を形成する（ステップＳ２１）。次いで、バンク３２を形成する（ステップＳ２２）。次いで、第２電極３３を形成する（ステップＳ２３）。次いで、エッジカバー３４を形成する（ステップＳ２４）。次いで、ＨＩＬ３５１（正孔注入層）を形成する（ステップＳ２５）。次いで、ＨＴＬ３５２（正孔輸送層）を形成する（ステップＳ２６）。次いで、ＥＭＬ３５３（発光層）を形成する（ステップＳ２７）。次いで、ＥＴＬ３５４（電子輸送層）を形成する（ステップＳ２８）。次いで、第３電極３６を形成する（ステップＳ２９）。次いで、高屈折率材料層３７を形成する（ステップＳ３０）。次いで、低屈折率材料層３８を形成する（ステップＳ３１）。
　なお、第１電極３１、第２電極３３、および第３電極３６は、例えば、スパッタリング法あるいは真空蒸着法等の物理的気相成長法（ＰＶＤ）、スピンコート法、インクジェット法等により形成することができる。
　また、バンク３２およびエッジカバー３４は、例えば、スパッタリング法あるいは真空蒸着法等のＰＶＤ、スピンコート法、インクジェット法等で堆積させた絶縁材料からなる層を、フォトリソグラフィ法等によりパターニングすることで、所望の形状に形成することができる。
　また、ＨＩＬ３５１、ＨＴＬ３５２、ＥＴＬ３５４の成膜には、例えば、スパッタリング法あるいは真空蒸着法等のＰＶＤ、スピンコート法、インクジェット法等が用いられる。
　ＥＭＬ３５３が上述したようにＱＤ発光層である場合、例えば、まず、下地層（図４に示す例ではＨＩＬ３５１）上の、被ＱＤ発光層形成領域以外の領域（形成対象のＱＤ発光層の非形成領域）に、リフトオフ用のテンプレートを形成する。次いで、上記下地層上に、ＱＤと溶媒とを含むＱＤ分散液を塗布し、上記テンプレートを剥離する。これにより、被ＱＤ発光層形成領域に、所望のＱＤ発光層をパターン形成することができる。
　なお、上記テンプレートは、例えば、該テンプレート用のレジストを塗布した後、仮焼成して、ＵＶ（紫外線）マスク露光した後、現像することで形成することができる。
　前記したように表示装置１がサブ画素ＳＰとして、例えば、サブ画素ＲＳＰ、サブ画素ＧＳＰ、サブ画素ＢＳＰを備えている場合、上記テンプレートの形成～上記テンプレートの剥離までの工程を繰り返し３回行うことで、３色のＱＤ発光層を形成することができる。
　なお、ＥＭＬ３５３が例えば有機発光材料からなる発光層である場合、ＥＭＬ３５３の形成には、例えば、真空蒸着法、スパッタリング法、インクジェット法等を用いることができる。
　高屈折率材料層３７は、下地層となる第３電極３６上に、前記高屈折率材料を塗布した後、仮焼成し、ＵＶマスク露光を行った後、現像し、本焼成を行うことで形成することができる。
　高屈折率材料層３７の塗布並びに低屈折率材料層３８の形成には、例えば、真空蒸着法、スピンコート法、インクジェット法等を用いることができる。
　なお、上記説明では、ＥＭＬ３５３の形成にのみリフトオフ用のテンプレートを用いる場合を例に挙げて説明した。しかしながら、本実施形態は、これに限定されるものではなく、ＥＬ層３５における、ＥＭＬ３５３以外の層の形成にもリフトオフ用のテンプレートを用いてもよい。
　（効果）
　次に、本実施形態に係る表示装置１による効果について、図７～図１０を参照して以下に説明する。
　図７は、本実施形態に係る表示装置１の発光素子層３における発光領域ＥＳ内での光の光路を示す断面図である。また、図８は、本実施形態に係る表示装置１の発光領域ＥＳでの発光状態を示す光学顕微鏡写真を示す図である。
　前述したように、本実施形態に係る表示装置１は、傾斜した開口側壁３２ａ１（具体的には、テーパ状の傾斜面を有する開口側壁３２ａ１）を有する開口部３２ａが設けられたバンク３２と、上記開口部３２ａを塞ぐようにバンク３２上に形成された第２電極３３と、第２電極３３の上方に形成された第３電極３６と、第２電極３３と第３電極３６との間に、これら第２電極３３と第３電極３６とにそれぞれ隣接して形成された、少なくともＥＭＬ３５３を有するＥＬ層３５と、を備えている。第２電極３３は、上記開口側壁３２ａ１上に、該開口側壁３２ａ１に沿って形成された傾斜面を有している。ＥＬ層３５は、上記第２電極３３の傾斜面上に、該第２電極３３の傾斜面に沿って形成された傾斜面を有している。第３電極３６は、上記ＥＬ層３５の傾斜面上に、該ＥＬ層３５の傾斜面に沿って形成された傾斜面を有している。
　このような表示装置１において、第２電極３３と第３電極３６との間に、発光閾値電流以上の電流を供給すると、その間のＥＭＬ３５３が発光する。ＥＭＬ３５３から発光した光のうち、全反射角（臨界角）よりも小さな角度（入射角）で第２電極３３と第３電極３６との界面に入射した光は、第３電極３６、高屈折率材料層３７、および低屈折率材料層３８を介して、表示装置１の光取り出し方向（正面方向）に向かって、外部に放出される。
　一方、ＥＭＬ３５３から発光した光のうち、全反射角（臨界角）以上の角度（入射角）で第２電極３３と第３電極３６との界面に入射した光は、該界面で全反射される。この第２電極３３と第３電極３６との界面で全反射した光は、バンク３２の開口部３２ａ内で、第２電極３３とＥＬ層３５との界面および第３電極３６とＥＬ層３５との界面で反射しながら、ＥＬ層３５内を、その面内方向に伝播する。そして、このＥＬ層３５内を伝播した光が、上記開口部３２ａの開口側壁３２ａ１上に形成された第２電極３３の傾斜面に到達すると、該傾斜面で反射され、第３電極３６、高屈折率材料層３７、および低屈折率材料層３８を介して、表示装置１の光取り出し方向（正面方向）に向かって、外部に出射される。
　本実施形態によれば、上記開口部３２ａの開口側壁３２ａ１上に形成された第２電極３３が、反射層として機能するとともに、電極として機能する。このため、全反射によりＥＬ層３５内を上記開口側壁３２ａ１に向かって伝播（導光）した光（導光成分）を、該開口側壁３２ａ１に設けた、反射層としての第２電極３３（言い換えれば、反射面となる第２電極３３の傾斜面）で反射させて、表示装置１の光取り出し方向（正面方向）に向けて外部に取り出すことができる。また、本実施形態によれば、上記開口部３２ａの開口側壁３２ａ１上に形成された第２電極３３自体も電極として機能することで、図８に示すように、上記開口側壁３２ａ１上でもＥＭＬ３５３を発光させることができる。このため、バンク３２の開口側壁３２ａ１上も発光部として利用することが可能であり、バンク３２の開口側壁３２ａ１上に、ＥＬ層３５に電流を供給することができる電極が形成されない場合と比較して、発光面積を広げることができ、光取り出し効率を向上させることができる。
　しかも、本実施形態によれば、上記開口部３２ａの開口側壁３２ａ１上に形成された第２電極３３自体も電極として機能することで、電極面積を大きくすることができる。このため、前述した小孔形状を有する、バンク３２の開口部３２ａに起因する駆動電圧の上昇を抑制することができる。
　したがって、本実施形態によれば、従来よりも光取り出し効率を向上させるとともに、駆動電圧の上昇を抑制することができる発光デバイスを提供することができる。
　また、本実施形態によれば、バンク３２の開口部３２ａが、前述した小孔形状、特に、前述した傾斜角度（θ）、前述したバンク３２の上側の開口サイズ（φ１）、前述したバンク３２の下側の開口サイズ、前述したバンク３２の高さ（ｈ）等を有することで、上記導光成分を効率良く外部に取り出すことができる。
　一方、図９は、バンク３２の開口側壁３２ａ１上に第２電極３３を形成していない比較用の発光素子における発光領域ＥＳ’内での光の光路を示す断面図である。また、図１０は、図９に示す比較用の発光素子における発光領域ＥＳ’での発光状態を示す光学顕微鏡写真を示す図である。
　図９に示すように、開口部３２ａの開口側壁３２ａ１上に第２電極３３を形成しない場合、ＥＭＬ３５３から発光した光のうち、全反射によりＥＬ層３５内を上記開口側壁３２ａ１に向かって伝播（導光）した光（導光成分）を、表示装置１の正面方向に向かって効率良く取り出すことができない。
　本実施形態によれば、上述したように、導光成分を第２電極３３の傾斜面で反射させて正面方向に取り出すことができるとともに第２電極３３の傾斜面自体が発光部として機能するのに対し、図９に示す構造では、正面方向に取り出せずに導光した光が、バンク３２の開口側壁３２ａ１に当たることで、僅かに取り出せるにすぎない。このため、図９に示すように、バンク３２の開口部３２ａを前述した小孔形状とするだけでは、図１０に示すように、導光成分を第２電極３３の傾斜面で反射させて正面方向に取り出すことができたとしても、本実施形態に係る表示装置１と比較して、開口側壁３２ａ１上での光取り出し効率が低く、十分な輝度を得ることはできない。なお、図９に示す構造で実施形態１と同程度の輝度を得ようとすると高い電流密度が必要となり、駆動電圧の上昇を抑制することができないことは、言うまでもない。
　また、前述したように、特許文献１に記載の発光デバイスのバンクの側壁の下層電極層は、絶縁膜で覆われているため、電極としては機能せず、単なる反射層であって、バンクの側壁上に発光部は設けられていない。また、特許文献１に記載の発光デバイスは、複数のバンクが、ストライプ状に、４０°以上、５０°以下の傾斜角度で設けられているだけで、バンクサイズに関する記載もない。前述したように、特許文献１に記載の発光デバイスは、隣り合うバンク間の距離が長いと導光成分を効率良く取り出せない懸念がある一方、隣り合うバンク間の距離が近いと、駆動電圧の上昇を招く。
　したがって、本実施形態によれば、上述したように、従来よりも光取り出し効率を向上させるとともに、駆動電圧の上昇を抑制することができる発光デバイスを提供することができる。
　〔実施形態２〕
　本開示の他の実施形態について、主に図１１に基づいて説明すれば、以下の通りである。なお、説明の便宜上、先の実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
　図１１は、本実施形態に係る表示装置１を該表示装置１の各サブ画素ＳＰの第２電極３３上から見たときの該表示装置１の要部の概略構成の一例を示す平面図である。
　本実施形態に係る表示装置１は、第２電極３３が各サブ画素ＳＰにおける第１電極３１の一部と重畳するように、図１１に示すように例えば発光領域ＥＳ毎（言い換えれば、開口部３２ａ毎）に島状に形成されていることで各サブ画素ＳＰ内に複数設けられている。本実施形態に係る表示装置１は、この点を除けば、実施形態１に係る表示装置１と同じである。
　本実施形態に係る第２電極３３は、例えば、傾斜面を有する開口側壁３２ａ１を含む、バンク３２の開口部３２ａ内にのみ第２電極３３が形成されるようにパターン形成されている。
　本実施形態では、各第２電極３３のエッジは、それぞれ、バンク３２の上面に位置する。エッジカバー３４は、バンク３２上に、バンク３２の上面および各第２電極３３のエッジを覆うように形成されている。
　本実施形態によれば、このように第２電極３３が、発光領域ＥＳ毎に島状に形成されていること、より好適には、傾斜面を有する開口側壁３２ａ１を含む、バンク３２の開口部３２ａ内にのみ第２電極３３が形成されるようにパターン形成されているとともに、第１電極３１に透明電極を用いることで、表示装置１の不要な反射を抑制することができる。
　〔実施形態３〕
　本開示のさらに他の実施形態について、主に図１２および図１３に基づいて説明すれば、以下の通りである。なお、説明の便宜上、先の実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
　図１２は、本実施形態に係る表示装置１における各色の発光素子ＬＥ（発光素子ＲＬＥ、発光素子ＧＬＥ、発光素子ＢＬＥ）の各発光領域（発光領域ＲＥＳ、発光領域ＧＥＳ、発光領域ＢＥＳ）での積層構造の一例を模式的に示す図である。なお、図１２でも、表示装置１が、コンベンショナル構造を有するトップエミッション型の表示装置である場合を例に挙げて図示しているが、本実施形態に係る表示装置１は、これに限定されるものではない。
　本実施形態に係る表示装置１は、各サブ画素ＳＰにおける光学距離調整層としてのアノード膜厚がそれぞれ異なる点を除けば、実施形態１、２に係る表示装置１と同じである。具体的には、本実施形態では、実施形態１と同様に、第２電極３３に、Ａｇを含むＡｇ合金とＩＴＯとを下層側からＩＴＯ／Ａｇ合金／ＩＴＯの順に積層してなる積層体を使用している。本実施形態では、この第２電極３３のＡｇ合金（反射電極）上のＩＴＯ（透光性電極）の層厚を、サブ画素ＳＰ毎（言い換えれば、発光素子ＬＥ毎）に変更した。
　ＯＬＥＤで適用されるマイクロキャビティ構造は、アノード反射電極とカソード半透過電極との間の層の層厚等を最適に設計することで、その効果を得ることができる。しかしながら、発光層以外のＥＬ層（例えばＨＴＬ）等の層厚も、ＯＬＥＤの発光色に応じて変える必要がある。また、各ＥＬ層の層厚が変わることでキャリアバランスが変わる可能性があり、最適化設計が非常に煩雑である。
　一方で、本実施形態のように、ＱＬＥＤのアノード膜厚を、ＱＬＥＤの発光色に応じて光取り出し効率が最適になるように設計した場合、ＱＬＥＤ内のキャリアバランスが変わることが無い。このため、この場合、最適化されたキャリアバランスでの層構造（各ＥＬ層の層厚）で光取り出し効率を向上させることが可能となる。
　図１２に示す例では、コンベンショナル構造を有するトップエミッション型の表示装置１において、アノードである、各色のサブ画素ＳＰにおける各色の発光素子ＬＥの第２電極３３を、反射電極と透光性電極との積層構造としている。そして、各サブ画素ＳＰにおける発光素子ＬＥの各発光領域ＥＳでの光取り出し効率が最大化するように、各発光素子ＬＥの第２電極３３の透光性電極の層厚を、各サブ画素ＳＰ毎（言い換えれば、各色の発光素子ＬＥ毎）に変更した場合を例に挙げて図示している。
　図１２に示すように、発光素子ＲＬＥは、各発光領域ＲＥＳにおいて、例えば、第２電極３３Ｒと、ＥＬ層３５Ｒと、第３電極３６と、高屈折率材料層３７Ｒと、低屈折率材料層３８と、を下層側からこの順に備えている。ＥＬ層３５Ｒは、例えば、ＨＩＬ３５１Ｒと、ＨＴＬ３５２Ｒと、ＥＭＬ３５３Ｒと、ＥＴＬ３５４Ｒと、を下層側からこの順に備えている。
　また、発光素子ＧＬＥは、各発光領域ＧＥＳにおいて、例えば、第２電極３３Ｇと、ＥＬ層３５Ｇと、第３電極３６と、高屈折率材料層３７Ｇと、低屈折率材料層３８と、を下層側からこの順に備えている。ＥＬ層３５Ｇは、例えば、ＨＩＬ３５１Ｇと、ＨＴＬ３５２Ｇと、ＥＭＬ３５３Ｇと、ＥＴＬ３５４Ｇと、を下層側からこの順に備えている。
　発光素子ＢＬＥは、各発光領域ＢＥＳにおいて、例えば、第２電極３３Ｂと、ＥＬ層３５Ｂと、第３電極３６と、高屈折率材料層３７Ｂと、低屈折率材料層３８と、を下層側からこの順に備えている。ＥＬ層３５Ｂは、例えば、ＨＩＬ３５１Ｂと、ＨＴＬ３５２Ｂと、ＥＭＬ３５３Ｂと、ＥＴＬ３５４Ｂと、を下層側からこの順に備えている。
　図１３は、これら各色の発光素子ＬＥの各発光領域ＥＳでの各アノード（つまり、第２電極３３Ｒ、第２電極３３Ｇ、第２電極３３Ｂ）における、反射電極上のＩＴＯの層厚と光取り出し効率との関係を示すグラフである。
　本実施形態では、図１３に示す光学シミュレーションの結果を参考にして、これら各色の発光素子ＬＥのアノードの、反射電極上の透光性電極（ＩＴＯ）の層厚をそれぞれ選定した。このとき、上記透光性電極（ＩＴＯ）の層厚として、各色の発光素子ＬＥの各発光領域ＥＳでの光取り出し効率がそれぞれ最大化するような所望の層厚をそれぞれ選定した。
　シミュレーションでの積層構造は、ＨＩＬ３５１Ｒ、ＨＩＬ３５１Ｇ、およびＨＩＬ３５１Ｂには、ＰＥＤＯＴ：ＰＳＳを、４０ｎｍの層厚で設定した。ＨＴＬ３５２Ｒ、ＨＴＬ３５２Ｇ、ＨＴＬ３５２Ｂには、ＴＦＢを、３５ｎｍの層厚で設定した。ＥＭＬ３５３Ｒには、赤色ＱＤを、３０ｎｍの層厚で設定した。ＥＭＬ３５３Ｇには、緑色ＱＤを、３０ｎｍの層厚で設定した。ＥＭＬ３５３Ｂには、青色ＱＤを、３０ｎｍの層厚で設定した。ＥＴＬ３５４Ｒ、ＥＴＬ３５４Ｇ、およびＥＴＬ３５４Ｂには、ＺｎＯを、５０ｎｍの層厚で設定した。第３電極３６には、ＩＴＯを、層厚１００ｎｍとなるように設定した。
　なお、本シミュレーションでは、計算を簡略化するためにバンク構造を設定せず、また高屈折材料および低屈折材料は省いて計算した。
　図１３に示す結果より、本実施形態では、第２電極３３における、反射電極上の透光性電極の層厚を、第２電極３３Ｒの透光性電極の層厚＞第２電極３３Ｇの透光性電極の層厚＞第２電極３３Ｂの透光性電極の層厚となるように設定した。
　具体的には、上述したように、第２電極３３を、ＩＴＯ／Ａｇ／ＩＴＯの積層構造（３層構造）とした。そして、サブ画素ＲＳＰの発光領域ＲＥＳでは、第２電極３３Ｒにおける、反射電極としてのＡｇ電極上に位置するＩＴＯの層厚（つまり、第２電極３３Ｒの反射電極と、第３電極３６との間に位置するＩＴＯの層厚）を、１６０ｎｍとした。
　サブ画素ＧＳＰの発光領域ＧＥＳでは、第２電極３３Ｇにおける、反射電極としてのＡｇ電極上に位置するＩＴＯの層厚（つまり、第２電極３３Ｇの反射電極と、第３電極３６との間に位置するＩＴＯの層厚）を、１００ｎｍとした。
　サブ画素ＢＳＰの発光領域ＢＥＳでは、第２電極３３Ｂにおける、反射電極としてのＡｇ電極上に位置するＩＴＯの層厚（つまり、第２電極３３Ｂの反射電極と、第３電極３６との間に位置するＩＴＯの層厚）を、６５ｎｍとした。
　また、ＨＩＬ３５１から第３電極３６のＩＴＯまでは、シミュレーションと同じ材料を使用し、同じ層厚となるように形成した。具体的には、ＨＩＬ３５１Ｒ、ＨＩＬ３５１Ｇ、およびＨＩＬ３５１Ｂには、ＰＥＤＯＴ：ＰＳＳを、４０ｎｍの層厚で形成した。ＨＴＬ３５２Ｒ、ＨＴＬ３５２Ｇ、ＨＴＬ３５２Ｂには、ＴＦＢを、３５ｎｍの層厚で形成した。ＥＭＬ３５３Ｒには、赤色ＱＤを、３０ｎｍの層厚で形成した。ＥＭＬ３５３Ｇには、緑色ＱＤを、３０ｎｍの層厚で形成した。ＥＭＬ３５３Ｂには、青色ＱＤを、３０ｎｍの層厚で形成した。ＥＴＬ３５４Ｒ、ＥＴＬ３５４Ｇ、およびＥＴＬ３５４Ｂには、ＺｎＯを、５０ｎｍの層厚で形成した。第３電極３６には、ＩＴＯを、層厚１００ｎｍとなるように形成した。また、高屈折率材料層３７は、バンク３２の形成領域における第３電極３６の窪み（トレンチ部）を埋めるように、バンク３２の開口部３２ａの下端上の層厚が２μｍとなるように形成した。低屈折率材料層３８は、層厚（設計値）が３５０ｎｍとなるように形成した。
　本実施形態によれば、第２電極３３Ｒの透光性電極の層厚、第２電極３３Ｇの透光性電極の層厚、および第２電極３３Ｂの透光性電極の層厚を上述したように設定することで、発光領域ＲＥＳ、発光領域ＧＥＳ、および発光領域ＢＥＳの光取り出し効率をそれぞれ向上させることができた。
　なお、本実施形態では、サブ画素ＲＳＰ、サブ画素ＧＳＰ、およびサブ画素ＢＳＰで、それぞれの第２電極３３における反射電極上の透光性電極の層厚が互いに異なる場合を例に挙げて説明した。本実施形態では、上述したように、上記透光性電極の層厚が、第２電極３３Ｒの透光性電極の層厚＞第２電極３３Ｇの透光性電極の層厚＞第２電極３３Ｂの透光性電極の層厚の順に厚い。しかしながら、デバイス構造が変われば、この限りではない。デバイス構造によっては、上記透光性電極の層厚の関係が変化する場合がある。
　例えば、サブ画素ＲＳＰ、サブ画素ＧＳＰ、およびサブ画素ＢＳＰのうち１つのサブ画素ＳＰにおける上記透光性電極の層厚が、残りの２つのサブ画素ＳＰにおける上記透光性電極の層厚と異なる場合もあり得る。
　したがって、第２電極３３は、サブ画素ＲＳＰ、サブ画素ＧＳＰ、およびサブ画素ＢＳＰのうち少なくとも２つのサブ画素ＳＰにおいて、上記透光性電極の層厚が互いに異なっていてもよい。つまり、選択した少なくとも２つのサブ画素ＳＰ同士の間で第２電極３３における反射電極上の透光性電極の層厚を比較した場合に、それぞれの透光性電極の層厚が互いに異なっていてもよい。言い換えれば、サブ画素ＲＳＰ、サブ画素ＧＳＰ、およびサブ画素ＢＳＰのうち少なくとも１つのサブ画素ＳＰにおける上記透光性電極の層厚が、他のサブ画素ＳＰにおける上記透光性電極の層厚と異なっていてもよい。
　〔実施形態４〕
　本開示のさらに他の実施形態について、主に図１４に基づいて説明すれば、以下の通りである。なお、説明の便宜上、先の実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
　図１４は、本実施形態に係る表示装置１の発光素子層３の要部の概略構成を、該発光素子層３における発光領域ＥＳ内での光の光路と併せて示す断面図である。
　本実施形態では、例えば図１４に示すように、傾斜面を有する開口側壁３２ａ１を含むバンク３２の開口部３２ａ内にのみ第２電極３３が形成されるように第２電極３３をパターン形成するとともに、エッジカバー３４の開口部３４ａの端部（開口端）を、開口側壁３２ａ１上に形成している。
　このため、本実施形態では、バンク３２の開口側壁３２ａ１上における、第２電極３３がエッジカバー３４で覆われていない部分のみが、開口側壁３２ａ１上の発光部として機能する。
　また、本実施形態では、開口側壁３２ａ１上の第２電極３３の一部（つまり、第２電極３３の傾斜面の一部）がエッジカバー３４で覆われている。このため、ＥＬ層３５は、開口側壁３２ａ１上の一部に、第２電極３３の傾斜面の一部（つまり、第２電極３３の傾斜面のうちエッジカバー３４で覆われていない部分）に沿った傾斜面を有している。また、第３電極３６は、開口側壁３２ａ１上の一部に、上記第２電極３３の傾斜面に沿ったＥＬ層３５の傾斜面に沿った傾斜面を有している。
　本実施形態に係る表示装置１は、これらの点を除けば、実施形態１～３に係る表示装置１と同じである。
　本実施形態では、バンク３２の開口側壁３２ａ１の長さをＬとし、該開口側壁３２ａ１における、エッジカバー３４で覆われていない部分の長さをＬ’とすると、該Ｌ’が１／３Ｌより長く、２／３Ｌより短くなる位置に、エッジカバー３４の開口部３４ａの端部が位置するように、エッジカバー３４を、例えばフォトリソグラフィ等によりパターン形成する。つまり、本実施形態では、１／３Ｌ＜Ｌ’＜２／３Ｌとなるようにエッジカバー３４を形成する。
　なお、ここで、バンク３２の開口側壁３２ａ１の長さ（Ｌ）とは、バンク３２の開口側壁３２ａ１の上端と下端とを、該開口側壁３２ａ１の表面に沿って最短距離で結ぶ長さを示す。また、バンク３２の開口側壁３２ａ１の下端とは、バンク３２の開口部３４ａにおける、第１電極３１側（アレイ基板２側となる下側）の端部を示す。バンク３２の開口側壁３２ａ１の上端とは、バンク３２の開口部３４ａにおける、第１電極３１側とは反対側（封止層４側となる上側）の端部を示す。
　また、バンク３２の開口側壁３２ａ１における、エッジカバー３４で覆われていない部分の長さ（Ｌ’）とは、バンク３２の開口側壁３２ａ１の上端と下端とを、該開口側壁３２ａ１の表面に沿って最短距離で結ぶ長さのうち、バンク３２の開口側壁３２ａ１上に位置するエッジカバー３４の開口部３４ａの端部と、バンク３２の開口側壁３２ａ１の下端とを、該開口側壁３２ａ１の表面に沿って最短距離で結ぶ長さを示す。なお、バンク３２の開口側壁３２ａ１における、エッジカバー３４で覆われていない部分の長さ（Ｌ’）は、開口側壁３２ａ１上において第２電極３３が電極（斜面電極）として機能する部分の長さと言い替えることができる。
　本実施形態によれば、このようにエッジカバー３４を形成することで、上記開口側壁３２ａ１の傾斜面に形成されるＥＬ層３５の薄膜化による、第２電極３３と第３電極３６との間のリーク（つまり、アノード－カソード間リーク）を抑制することができる。また、上記開口側壁３２ａ１における発光部（斜面発光部）を効果的に機能させることができる。
　なお、図１４では、上述したように、第２電極３３が、傾斜面を有する開口側壁３２ａ１を含む、バンク３２の開口部３２ａ内にのみ第２電極３３が形成されるようにパターン形成されている場合を例に挙げて図示した。
　しかしながら、本実施形態は、これに限定されるものではない。エッジカバー３４が、上述したように形成されてさえいれば、第２電極３３は、実施形態１で示したようにサブ画素ＳＰ毎に島状に形成されていてもよい。この場合にも、上記と同様の効果を得ることができる。
　〔実施形態５〕
　本開示のさらに他の実施形態について、主に図１５に基づいて説明すれば、以下の通りである。なお、説明の便宜上、先の実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
　図１５は、本実施形態に係る表示装置１の発光素子層３の概略構成を、該発光素子層３における発光領域ＥＳ内での光の光路と併せて示す断面図である。
　本実施形態では、図１５に示すように、第２電極３３を、該第２電極３３のエッジが、開口側壁３２ａ１の途中（つまり、開口側壁３２ａ１の傾斜面の途中）に位置するように第２電極３３をパターン形成するとともに、該第２電極３３のエッジを覆うように、エッジカバー３４の開口部３４ａの端部（開口端）を、開口側壁３２ａ１上に形成している。なお、ここで、開口側壁３２ａ１の途中とは、開口側壁３２ａ１の上端と下端との間を示す。
　このため、本実施形態では、バンク３２の開口側壁３２ａ１上における、第２電極３３が形成され、かつ、エッジカバー３４で覆われていない部分のみが、開口側壁３２ａ１上の発光部として機能する。
　また、本実施形態では、上述したように、開口側壁３２ａ１の一部を第２電極３３が覆うとともに、エッジカバー３４が、上記第２電極３３のエッジ並びに開口側壁３２ａ１における第２電極３３で覆われていない部分を覆っている。このため、第２電極３３は、開口側壁３２ａ１上の一部に、上記開口側壁３２ａ１の傾斜面に沿った傾斜面を有している。このため、ＥＬ層３５は、開口側壁３２ａ１上の一部に、上記第２電極３３の傾斜面に沿った傾斜面を有している。このため、第３電極３６は、開口側壁３２ａ１上の一部に、上記第２電極３３の傾斜面に沿った傾斜面を有している。
　本実施形態に係る表示装置１は、これらの点を除けば、実施形態１～４に係る表示装置１と同じである。
　本実施形態でも、バンク３２の開口側壁３２ａ１の長さをＬとし、該開口側壁３２ａ１における、エッジカバー３４で覆われていない部分の長さをＬ’とすると、該Ｌ’が１／３Ｌより長く、２／３Ｌより短くなる位置に、エッジカバー３４の開口部３４ａの端部が位置するように、第２電極３３およびエッジカバー３４を、例えばフォトリソグラフィ等によりパターン形成する。つまり、本実施形態では、１／３Ｌ＜Ｌ’＜２／３Ｌとなるようにエッジカバー３４を形成するとともに、該エッジカバー３４で第２電極３３のエッジが覆われるようにバンク３２の開口部３２ａ内に、第２電極３３をパターン形成する。なお、本実施形態でも、実施形態４同様、バンク３２の開口側壁３２ａ１における、エッジカバー３４で覆われていない部分の長さ（Ｌ’）は、開口側壁３２ａ１上において第２電極３３が電極（斜面電極）として機能する部分の長さと言い替えることができる。
　本実施形態でも、上述したようにエッジカバー３４を形成することで、上記開口側壁３２ａ１の傾斜面に形成されるＥＬ層３５の薄膜化による、第２電極３３と第３電極３６との間のリーク（つまり、アノード－カソード間リーク）を抑制することができる。また、上記開口側壁３２ａ１における発光部（斜面発光部）を効果的に機能させることができる。
　また、本実施形態によれば、バンク３２よりも上層に、バンク３２の開口部３２ａ以外の部分での反射層が限り無く少ないので、不要な反射を抑制することができる。
　〔変形例１〕
　なお、上記実施形態１～５では、本開示に係る発光デバイスが表示装置である場合を例に挙げて説明した。しかしながら、本開示に係る発光デバイスは、これに限定されるものではなく、例えば、照明装置であってもよく、発光素子であってもよい。
　〔変形例２〕
　また、図２、図８、および図１１では、バンク３２が、各サブ画素ＳＰ内に、複数の開口部３２ａを有している場合を例に挙げて図示した。しかしながら、本開示に係る発光デバイス（例えば表示装置１）は、上記構成に限定されるものではない。バンク３２は、各サブ画素ＳＰ内に、貫通口（例えば上記開口部３２ａ）を少なくとも１つ有していればよい。このため、サブ画素ＳＰの大きさと貫通口（例えば上記開口部３２ａ）の大きさとの関係にもよるが、各サブ画素ＳＰ内には、貫通口（例えば上記開口部３２ａ）が１つのみ形成されていても構わない。
　また、上記実施形態１～５では、開口部３２ａが、前述した小孔形状を有する場合を例に挙げて説明した。しかしながら、上記開口部３２ａは、前述した小孔形状を有することが望ましいものの、これに限定されるものではなく、傾斜した開口側壁３２ａ１を有していればよい。
　　１　　表示装置（発光デバイス）
　　２　　アレイ基板
　３１　　第１電極（接続電極）
　３２　　バンク
　３２ａ、３４ａ　　開口部
　３２ａ１　　開口側壁
　３３、３３Ｂ、３３Ｇ、３３Ｒ　　第２電極（下層電極）
　３４　　エッジカバー
　３５、３５Ｂ、３５Ｇ、３５Ｒ　　ＥＬ層
　３６　　第３電極（上層電極）
　３７、３７Ｂ、３７Ｇ、３７Ｒ　　高屈折率材料層（第１屈折率層）
　３８　　低屈折率材料層（第２屈折率層）
　ＬＥ　　発光素子（発光デバイス）

Claims (17)

  1. 　傾斜した開口側壁を有する貫通口が設けられたバンクと、
    　上記貫通口を塞ぐように上記バンク上に形成された下層電極と、
    　上記下層電極の上方に形成された上層電極と、
    　上記下層電極と上記上層電極との間に、上記下層電極と上記上層電極とにそれぞれ隣接して形成されたＥＬ層と、を備え、
    　上記下層電極は、上記開口側壁の少なくとも一部に沿った傾斜面を有し、
    　上記ＥＬ層は、少なくとも発光層を含むとともに、上記下層電極の傾斜面の少なくとも一部に沿った傾斜面を有し、
    　上記上層電極は、上記ＥＬ層の傾斜面の少なくとも一部に沿った傾斜面を有することを特徴とする発光デバイス。
  2. 　上記バンクの下面と上記開口側壁とがなす角度が２０°以上、３０°以下であることを特徴とする請求項１に記載の発光デバイス。
  3. 　上記貫通口における上記上層電極上に設けられ、屈折率が１．７よりも高い屈折率を有する第１屈折率層と、
    　上記第１屈折率層よりも低い屈折率を有する第２屈折率層と、がこの順に形成されていることを特徴とする請求項１または２に記載の発光デバイス。
  4. 　上記貫通口の下端側の開口径が１０μｍ以上、２０μｍ以下であることを特徴とする請求項１～３の何れか１項に記載の発光デバイス。
  5. 　上記貫通口の上端と下端との間の高さが１μｍ以上、４μｍ以下であることを特徴とする請求項１～４の何れか１項に記載の発光デバイス。
  6. 　上記発光層が量子ドットを含む量子ドット発光層であることを特徴とする請求項１～５の何れか１項に記載の発光デバイス。
  7. 　当該発光デバイスは表示装置であり、
    　複数のサブ画素を備え、
    　上記バンクは、各サブ画素内に上記貫通口を少なくとも１つ有していることを特徴とする請求項１～６の何れか１項に記載の発光デバイス。
  8. 　上記バンクは、上記各サブ画素内に、上記貫通口として、小孔形状の上記貫通口を複数有していることを特徴とする請求項７に記載の発光デバイス。
  9. 　複数の薄膜トランジスタを有するアレイ基板と、
    　上記アレイ基板上に、上記サブ画素毎に形成され、上記複数の薄膜トランジスタのうちの１つと接続された複数の接続電極と、をさらに備え、
    　上記バンクは、上記アレイ基板上に、上記貫通口が上記接続電極の一部を露出させるように上記接続電極を覆って形成されており、
    　上記下層電極は、上記貫通口で、上記接続電極と接続されていることを特徴とする請求項７または８に記載の発光デバイス。
  10. 　上記複数のサブ画素は、赤色のサブ画素と、緑色のサブ画素と、青色のサブ画素と、を含み、
    　上記下層電極は、反射電極と、該反射電極上に形成された透光性電極とを少なくとも含み、
    　上記赤色のサブ画素、上記緑色のサブ画素、および上記青色のサブ画素のうち少なくとも２つのサブ画素において、上記透光性電極の層厚が互いに異なることを特徴とする請求項７～９の何れか１項に記載の発光デバイス。
  11. 　上記下層電極は、上記サブ画素毎に島状に形成されていることを特徴とする請求項７～１０の何れか１項に記載の発光デバイス。
  12. 　上記バンク上に、上記バンクの上記貫通口を開口するように上記バンクの上記貫通口に対応した上記貫通口を有するエッジカバーをさらに備え、
    　上記エッジカバーは、上記下層電極における、上記バンクの上面に位置する部分を覆っていることを特徴とする請求項１１に記載の発光デバイス。
  13. 　上記下層電極は、上記貫通口毎に島状に形成されていることを特徴とする請求項７～１０の何れか１項に記載の発光デバイス。
  14. 　当該発光デバイスは発光素子であることを特徴とする請求項１～６の何れか１項に記載の発光デバイス。
  15. 　上記下層電極は、上記貫通口内にのみ形成されていることを特徴とする請求項１～１０、１３、１４の何れか１項に記載の発光デバイス。
  16. 　上記下層電極は、そのエッジが、上記開口側壁の上端と下端との間に位置するように形成されていることを特徴とする請求項１５に記載の発光デバイス。
  17. 　上記バンク上に、上記バンクの上記開口側壁上に開口端を有する上記貫通口を有するエッジカバーをさらに備え、
    　上記バンクの上記開口側壁の長さをＬとし、上記開口側壁における、上記エッジカバーで覆われていない部分の長さをＬ’とすると、１／３Ｌ＜Ｌ’＜２／３Ｌであることを特徴とする請求項１６に記載の発光デバイス。
PCT/JP2021/015383 2021-04-14 2021-04-14 発光デバイス WO2022219732A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US18/278,480 US20240055551A1 (en) 2021-04-14 2021-04-14 Light-emitting device
PCT/JP2021/015383 WO2022219732A1 (ja) 2021-04-14 2021-04-14 発光デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/015383 WO2022219732A1 (ja) 2021-04-14 2021-04-14 発光デバイス

Publications (1)

Publication Number Publication Date
WO2022219732A1 true WO2022219732A1 (ja) 2022-10-20

Family

ID=83639884

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/015383 WO2022219732A1 (ja) 2021-04-14 2021-04-14 発光デバイス

Country Status (2)

Country Link
US (1) US20240055551A1 (ja)
WO (1) WO2022219732A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006327A (ja) * 2002-04-23 2004-01-08 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP4534054B2 (ja) * 2004-06-25 2010-09-01 京セラ株式会社 有機ｅｌ表示パネルとその製法
US20130234590A1 (en) * 2012-03-08 2013-09-12 Chimei Innolux Corporation Display device and method for manufacturing the same
JP2017079160A (ja) * 2015-10-21 2017-04-27 株式会社ジャパンディスプレイ 表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006327A (ja) * 2002-04-23 2004-01-08 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP4534054B2 (ja) * 2004-06-25 2010-09-01 京セラ株式会社 有機ｅｌ表示パネルとその製法
US20130234590A1 (en) * 2012-03-08 2013-09-12 Chimei Innolux Corporation Display device and method for manufacturing the same
JP2017079160A (ja) * 2015-10-21 2017-04-27 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
US20240055551A1 (en) 2024-02-15

Similar Documents

Publication Publication Date Title
US11871634B2 (en) Display device
US11063244B2 (en) Electroluminescent display device
US9263502B2 (en) Organic light emitting element, organic light emitting display device, and method of manufacturing the organic light emitting display device
US10651427B2 (en) Organic light emitting diode display device
JP6688701B2 (ja) 有機ｅｌ表示パネル、及び有機ｅｌ表示パネルの製造方法
US11398532B2 (en) Light-emitting device, light wavelength conversion device, and display device
JP2017054601A (ja) 有機ｅｌ素子、それを用いた有機ｅｌ表示パネル、及び有機ｅｌ表示パネルの製造方法
US7535166B2 (en) Organic EL display
US9385170B2 (en) Thin film transistor array panel and organic light emitting diode display including the same
CN112864188A (zh) 发光显示设备
KR20140083411A (ko) 유기발광소자
WO2022219732A1 (ja) 発光デバイス
WO2023084588A1 (ja) 発光デバイスおよびその製造方法
CN105514137B (zh) 有机发光二极管显示器
US20230337448A1 (en) Display device
CN117063627A (zh) 显示基板及其制备方法、显示装置
KR102515632B1 (ko) 유기 발광 표시 장치
US20220199716A1 (en) Display device
KR20170033968A (ko) 유기 발광 소자
US20230284482A1 (en) Display device and method for manufacturing display device
GB2621788A (en) Display panel and display apparatus
WO2020179033A1 (ja) 表示装置、表示装置の製造方法
KR20240102554A (ko) 표시 장치
KR20240088202A (ko) 표시 장치
KR20210083901A (ko) 발광 표시 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21936934

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18278480

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21936934

Country of ref document: EP

Kind code of ref document: A1