WO2023084588A1 - 発光デバイスおよびその製造方法 - Google Patents

発光デバイスおよびその製造方法 Download PDF

Info

Publication number
WO2023084588A1
WO2023084588A1 PCT/JP2021/041152 JP2021041152W WO2023084588A1 WO 2023084588 A1 WO2023084588 A1 WO 2023084588A1 JP 2021041152 W JP2021041152 W JP 2021041152W WO 2023084588 A1 WO2023084588 A1 WO 2023084588A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
layer
light
refractive index
hole
Prior art date
Application number
PCT/JP2021/041152
Other languages
English (en)
French (fr)
Inventor
昌行 兼弘
Original Assignee
シャープディスプレイテクノロジー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープディスプレイテクノロジー株式会社 filed Critical シャープディスプレイテクノロジー株式会社
Priority to PCT/JP2021/041152 priority Critical patent/WO2023084588A1/ja
Publication of WO2023084588A1 publication Critical patent/WO2023084588A1/ja

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/10Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode

Definitions

  • the present disclosure relates to a self-luminous light-emitting device having auxiliary wiring and a manufacturing method thereof.
  • a self-luminous light-emitting device equipped with a light-emitting element such as an OLED (organic light-emitting diode) or a QLED (quantum dot light-emitting diode) is called an EL (electroluminescence) layer, which includes a light-emitting layer between a pair of electrodes. It has a structure provided with a functional layer.
  • a light-emitting device in which an auxiliary wiring (sometimes referred to as an auxiliary electrode) is provided on the upper-layer electrode in order to reduce the resistance of the upper-layer electrode (for example, See Patent Document 1).
  • Patent Document 1 discloses that an auxiliary wiring (auxiliary electrode) is provided outside a light emitting region (subpixel) so as to cover at least a part of each convex structure portion provided between subpixels. It is Moreover, Patent Document 1 discloses that in this case, a non-transparent auxiliary wiring can be used as the auxiliary wiring.
  • One aspect of the present disclosure has been made in view of the above problems, and an object thereof is to provide a light-emitting device capable of suppressing damage to an EL layer due to permeation of an etchant used for patterning auxiliary wiring, and a method for manufacturing the same. is to provide
  • a light-emitting device includes a bank provided with a first through hole, and a lower layer electrode formed on the bank so as to block the first through hole.
  • an upper electrode formed above the lower electrode; and at least a light-emitting layer, formed between the lower electrode and the upper electrode, at least partially adjacent to the lower electrode and the upper electrode, respectively.
  • a first refractive index layer provided on the upper electrode in the first through hole and having a refractive index higher than 1.7; an auxiliary wiring provided adjacently; and a second refractive index lower than that of the first refractive index layer and provided on the upper electrode so as to cover the first refractive index layer and the auxiliary wiring.
  • a layer, wherein the auxiliary wiring has a second through hole provided corresponding to the first through hole, and a peripheral edge of the auxiliary wiring surrounding the second through hole in a plan view. covers the peripheral edge of the first refractive index layer.
  • a method for manufacturing a light-emitting device is a method for manufacturing a light-emitting device according to an aspect of the present disclosure, wherein a bank provided with the first through hole forming a lower layer electrode formed on the bank so as to close the first through hole; and forming an EL layer including at least a light emitting layer, at least a part of which is adjacent to the lower layer electrode. forming the upper electrode on the EL layer adjacent to the EL layer; and forming the refractive index higher than 1.7 on the upper electrode in the first through hole.
  • auxiliary wiring forming a first refractive index layer having a refractive index lower than that of the first refractive index layer on the upper electrode, forming the auxiliary wiring on the upper electrode and adjacent to the upper electrode; and forming the second refractive index layer that has a refractive index and covers the first refractive index layer and the auxiliary wiring, wherein in the step of forming the auxiliary wiring, the auxiliary wiring
  • the auxiliary wiring has a second through hole provided corresponding to the one through hole, and a peripheral end portion of the auxiliary wiring surrounding the second through hole covers a peripheral end portion of the first refractive index layer in a plan view.
  • the auxiliary wiring is formed as follows.
  • FIG. 1 is a plan view showing an example of a schematic configuration of a main part of a display device according to Embodiment 1;
  • FIG. 2 is a plan view showing an example of a schematic configuration of a main part of the display device according to Embodiment 1 when the display device is viewed from above the auxiliary wiring of each sub-pixel of the display device;
  • FIG. 1 is a cross-sectional view showing a schematic configuration of a main part of a display device according to Embodiment 1;
  • FIG. 2 is a plan view showing side by side second electrodes and auxiliary wirings of sub-pixels in the display device according to Embodiment 1.
  • FIG. 4 is a diagram schematically showing an example of a laminated structure in each light emitting region of a light emitting element in the display device according to Embodiment 1.
  • FIG. 4 is a flow chart showing an example of a manufacturing process of the display device according to Embodiment 1.
  • FIG. 7 is a flow chart showing an example of a process for forming a light emitting element layer shown in step S4 in FIG. 6.
  • FIG. FIG. 8 is a cross-sectional view showing an example of a process for forming a main part of the light emitting element layer shown in FIG. 7;
  • FIG. 4 is a cross-sectional view showing an example of a process of forming a main part of a light emitting element layer when a conventional method of forming auxiliary wiring on an upper layer electrode is applied to the manufacturing method of the display device according to Embodiment 1; 4 is a cross-sectional view showing the optical path of light within the light emitting region in the light emitting element layer of the display device according to Embodiment 1.
  • FIG. 3 is a cross-sectional view showing optical paths of light within a light-emitting region in a conventional light-emitting element
  • 8 is a cross-sectional view showing a schematic configuration of a main part of a light-emitting element layer of a display device according to Embodiment 2 together with an optical path of light within a light-emitting region
  • FIG. FIG. 11 is a plan view showing an example of a schematic configuration of a main part of a display device according to Embodiment 3 when viewed from above auxiliary wirings of sub-pixels of the display device
  • FIG. 11 is a plan view showing side by side the second electrodes of sub-pixels and auxiliary wirings in a display device according to Embodiment 3
  • FIG. 10 is a diagram schematically showing an example of a laminated structure in each light emitting region of light emitting elements of each color in a display device according to Embodiment 4; 10 is a graph showing the relationship between the ITO layer thickness on the reflective electrode and the light extraction efficiency in the second electrode in each light emitting region of each color light emitting element in the display device according to Embodiment 4.
  • FIG. FIG. 10 is a cross-sectional view showing a schematic configuration of a main part of a light-emitting element layer of a display device according to Embodiment 5 together with an optical path of light within a light-emitting region in the light-emitting element layer; FIG.
  • FIG. 10 is a cross-sectional view showing a schematic configuration of a main part of a light-emitting element layer of a display device according to Embodiment 6 together with an optical path of light within a light-emitting region in the light-emitting element layer.
  • FIG. 1 An embodiment of the present disclosure will be described below with reference to FIGS. 1 to 11.
  • FIG. 1 the case where the light-emitting device which concerns on this embodiment is a display apparatus is mentioned as an example, and is demonstrated.
  • FIG. 1 is a plan view showing an example of a schematic configuration of a main part of a display device 1 (light emitting device) according to this embodiment.
  • the display device 1 includes a display area DA (pixel area) including a plurality of sub-pixels SP, and a frame area NDA provided around the display area DA so as to surround the display area DA. ing.
  • a display area DA pixel area
  • NDA frame area
  • the frame area NDA is a non-display area.
  • a terminal portion TS to which a signal for driving each sub-pixel SP is input is provided in the frame area NDA.
  • An electronic circuit board (not shown) such as an IC (integrated circuit) chip or FPC (flexible printed circuit board) may be provided in the terminal portion TS.
  • a plurality of wirings including a plurality of gate wirings GH, a plurality of emission control lines EM, and a plurality of initialization potential lines IL are extended in the row direction.
  • a plurality of wirings including a plurality of power supply lines PL and a plurality of source wirings SH are provided so as to extend in the column direction.
  • a plurality of sub-pixels SP are provided in a matrix, for example, so as to correspond to the intersections of the gate lines GH and the source lines SH.
  • the display device 1 includes, as sub-pixels SP, for example, a red (R) sub-pixel RSP that emits red light, a green (G) sub-pixel GSP that emits green light, and a blue (B) sub-pixel that emits blue light. and a pixel BSP.
  • R red
  • G green
  • B blue
  • sub-pixels SP when there is no particular need to distinguish between the sub-pixels RSP, sub-pixels GSP, and sub-pixels BSP, they are collectively referred to simply as "sub-pixels SP.”
  • the display device 1 includes a plurality of pixels P each composed of three sub-pixels SP exhibiting three different colors of RGB. A case in which they are provided in a shape is illustrated as an example.
  • the sub-pixels SP of each color of RGB are arranged repeatedly in this order in the extending direction of the gate wiring GH, and a plurality of sub-pixels SP are arranged for each color along the extending direction of the source wiring SH. A case where they are arranged is shown as an example.
  • the display device 1 may include sub-pixels SP other than RGB.
  • the arrangement of the sub-pixels SP is not limited to the arrangement described above.
  • FIG. 2 is a plan view showing an example of a schematic configuration of a main part of the display device 1 according to the present embodiment when the display device 1 is viewed from above the auxiliary wiring 38 of each sub-pixel SP.
  • the display device 1 is a self-luminous display device. As shown in FIG. 2, each sub-pixel SP is formed with a self-luminous light emitting element LE. In each light emitting element LE, a plurality of light emitting regions (small hole light emitting regions) ES partitioned into small hole shapes by the banks 32 and the auxiliary wirings 38 are formed. Each light-emitting region ES is separated from each other by banks 32 and auxiliary wirings 38 that are non-light-emitting regions in a plan view. For this reason, the display device 1 has a configuration in which each sub-pixel SP is provided with a light-emitting element LE having a plurality of light-emitting regions ES surrounded by the bank 32 and the auxiliary wiring 38 .
  • one sub-pixel SP (in other words, one light-emitting element LE) is provided with a plurality of small-hole-shaped light-emitting regions. can be improved.
  • a light emitting element RLE (red light emitting element) emitting red light is provided in the sub-pixel RSP.
  • the sub-pixel GSP is provided with a light-emitting element GLE (green light-emitting element) emitting green light.
  • a light-emitting element BLE blue light-emitting element emitting blue light is provided in the sub-pixel BSP.
  • the emission colors of the light emitting regions ES of the light emitting elements LE provided in the same sub-pixel SP are all the same. Therefore, in the red sub-pixel RSP, a plurality of light-emitting regions RES (red light-emitting regions) each emitting red light are provided as the light-emitting region ES.
  • the green sub-pixel GSP a plurality of light-emitting regions GES (green light-emitting regions) each emitting green light are provided as light-emitting regions ES.
  • a plurality of light-emitting regions BES blue light-emitting regions having a luminescent color of blue are provided as the light-emitting regions ES.
  • the display area DA is provided with a plurality of light-emitting areas ES of the plurality of light-emitting elements LE having different emission colors.
  • the light-emitting element RLE, the light-emitting element GLE, and the light-emitting element BLE when there is no particular need to distinguish between the light-emitting element RLE, the light-emitting element GLE, and the light-emitting element BLE, the light-emitting element RLE, the light-emitting element GLE, and the light-emitting element BLE are simply referred to as the "light-emitting element LE.” called.
  • the light-emitting region RES, the light-emitting region GES, and the light-emitting region BES are collectively referred to simply as the “light-emitting region ES”. called.
  • each layer in each light emitting region ES of the light emitting element LE is collectively referred to in the same way when it is not necessary to distinguish between the light emitting region RES, the light emitting region GES, and the light emitting region BES.
  • FIG. 3 is a cross-sectional view showing a schematic configuration of a main part of the display device 1 according to this embodiment.
  • a cross section corresponding to the cross section taken along the line AA' shown in FIG. are illustrated.
  • each light emitting element LE in each cross section is different from each other. They have the same cross-sectional configuration except that they have a light-emitting layer that emits colored light. Therefore, hereinafter, the schematic configuration of the AA' cross section will be common to the AA' cross section, the BB' cross section, and the CC' cross section. The configuration will be described without distinguishing between sub-pixels SP (light-emitting elements LE).
  • the display device 1 includes an array substrate 2, a light emitting element layer 3, and a sealing layer 4 in this order.
  • the direction from the array substrate 2 toward the sealing layer 4 is defined as the upward direction, and the opposite direction is defined as the downward direction.
  • a layer formed in a process prior to a layer to be compared is referred to as a "lower layer”
  • a layer formed in a process subsequent to the layer to be compared is referred to as an "upper layer”.
  • a functional layer 5 appropriately selected depending on the application may be provided on the sealing layer 4 in the display device 1 .
  • the array substrate 2 has a structure in which a thin film transistor layer 22 is provided on an insulating substrate 21 .
  • the insulating substrate 21 is a support that supports each layer from the thin film transistor layer 22 to the functional layer 5 .
  • the insulating substrate 21 may be, for example, an inorganic substrate made of an inorganic material such as glass, quartz, or ceramics, or a flexible substrate whose main component is a resin such as polyethylene terephthalate or polyimide.
  • the insulating substrate 21 may be composed of a resin film (resin layer) such as a polyimide film, sandwiched between two layers of resin films and these resin films. It may be composed of an inorganic insulating film.
  • a barrier layer may be provided on the surface of the insulating substrate 21 to prevent foreign matter such as water and oxygen from entering the thin film transistor layer 22 and the light emitting element layer 3 .
  • a barrier layer can be composed of, for example, a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or a laminated film thereof formed by a CVD (chemical vapor deposition) method.
  • the display device 1 is a top emission type display device in which light is emitted from the side opposite to the insulating substrate 21 (in other words, the side of the third electrode 36 described later in the light emitting element layer 3). Therefore, the insulating substrate 21 to be used is not particularly limited.
  • a sub-pixel circuit for controlling the light emitting element layer 3 and a plurality of wirings including the gate wiring GH and the source wiring SH connected to the sub-pixel circuit are formed.
  • a sub-pixel circuit is provided for each sub-pixel SP in the display area DA corresponding to each sub-pixel SP.
  • a sub-pixel circuit includes a plurality of thin film transistors including the thin film transistor Tr shown in FIGS. These thin film transistors are electrically connected to a plurality of wirings including wirings such as the gate wiring GH and the source wiring SH described above.
  • a conventionally known structure can be adopted as these thin film transistors, and the structure is not particularly limited.
  • a planarization film 221 is provided on the surface of the thin film transistor layer 22 so as to planarize the surface of the plurality of thin film transistors including the thin film transistor Tr provided on the thin film transistor layer 22.
  • the planarizing film 221 can be made of a coatable organic insulating material such as polyimide or acrylic resin.
  • the light emitting element layer 3 includes the plurality of light emitting elements LE described above. Further, the light-emitting element layer 3 is provided with the above-described plurality of light-emitting regions ES in each light-emitting element LE. These luminescent areas ES include the luminescent area RES, the luminescent area GES, and the luminescent area BES when viewed in units of pixels, as described above. In this embodiment, as described above, the same sub-pixel SP includes a plurality of light-emitting areas ES having the same light-emitting color.
  • the light emitting element layer 3 includes a first electrode 31, a bank 32 (wall body), a second electrode 33, an edge cover 34, an EL layer 35, a third electrode 36, a high refractive index material layer 37, and an auxiliary wiring 38 (auxiliary electrode). , and a low refractive index material layer 39 are provided in this order from the thin film transistor layer 22 side.
  • the light-emitting element LE includes, in each light-emitting region ES, a second electrode 33, an EL layer 35 including at least a light-emitting layer, a third electrode 36, a high refractive index material layer 37 (first refractive index layer), and a low refractive index material layer 39 (second refractive index layer).
  • layers between the second electrode 33 and the third electrode 36 are collectively referred to as an EL layer 35 .
  • the first electrode 31 is a connection electrode with the thin film transistor Tr in each sub-pixel circuit. As shown in FIGS. 2 and 3, the first electrode 31 is formed on the planarization film 221 so as to cover the entire corresponding sub-pixel SP (in other words, the entire sub-pixel region) in plan view. It is formed like an island for each pixel SP.
  • the first electrode 31 in each sub-pixel SP is connected to the source wiring SH through a contact hole CH provided in the planarizing film 221 for each sub-pixel SP, and is connected to the source of the thin film transistor Tr of the sub-pixel SP. It is connected (electrically connected) to the electrode SE.
  • a bank 32 having an opening 32a (first through hole) exposing a part of the first electrode 31 covers the first electrode 31 as a film for forming the light emitting region ES. formed by
  • the bank 32 is an organic insulating film made of photosensitive resin such as polyimide or acrylic resin.
  • the bank 32 has, as a through hole (first through hole), a small hole-shaped opening 32a (through hole, crater hole) having an inclined opening side wall 32a1. ) are provided.
  • a plurality of small hole-shaped openings 32a are provided in one sub-pixel SP.
  • the opening 32a is desirably formed such that its opening size (diameter) becomes smaller toward the bottom. Therefore, the opening size of the opening side wall 32a1 surrounding the opening 32a, which is the inner wall of the opening 32a, becomes smaller toward the lower side so that the opening 32a having an inversely tapered shape when viewed in cross section is formed. It is desirable that the In other words, the opening side wall 32a1 of the opening 32a preferably has a tapered inclined surface (that is, a reverse tapered inclined surface) such that the opening size of the opening 32a decreases downward.
  • the bank 32 has an angle (inclination angle) formed by the inclined surface (in other words, the inclined opening side wall 32a1) and the lower surface (bottom surface) of the bank 32 as ⁇ (°).
  • is preferably 15° ⁇ 40°, more preferably 20° ⁇ 30°.
  • ⁇ 2 is preferably 12 ⁇ m ⁇ 2 ⁇ 65 ⁇ m (where ⁇ 2> ⁇ 1), and 18 ⁇ m ⁇ 2 ⁇ 32 ⁇ m. (However, it is more preferable that ⁇ 2> ⁇ 1).
  • the upper side (upper end side) of the bank 32 indicates the second electrode 33 side of the bank 32 (that is, the second electrode 33 forming surface side). Further, the lower side (lower end side) of the bank 32 indicates the opposite side (opposite side to the second electrode 33 side), that is, the insulating substrate 21 side of the bank 32 .
  • the opening size of the lower side (lower end side) of the bank 32 indicates the opening diameter of the lower end side of the opening 32 a of the bank 32 , and the opening size of the upper side (upper end side) of the bank 32 indicates the opening size of the bank 32 .
  • the opening diameter on the upper end side of the portion 32a is shown.
  • h is preferably 1 .mu.m.ltoreq.h.ltoreq.4 .mu.m, and 2 .mu.m.ltoreq.h. More preferably ⁇ 3 ⁇ m.
  • the height of the bank 32 in the portion other than the contact hole CH and the opening 32a is equal to the height (thickness) of the bank 32 between the upper end and the lower end of the opening 32a.
  • the second electrode 33 is the lower layer electrode of the pair of electrodes sandwiching the EL layer 35 in the light emitting element LE.
  • the second electrode 33 is formed on the bank 32 along the surface of the bank 32 so as to cover each opening 32a of the bank 32 located in each sub-pixel SP, including the inclined surfaces of the opening sidewalls 32a1. formed.
  • the second electrode 33 has a tapered inclined surface formed on the opening side wall 32a1 along the opening side wall 32a1.
  • the second electrode 33 is connected (electrically connected) to the first electrode 31 by contacting a part of the first electrode 31 exposed from the opening 32a of the bank 32 at each opening 32a. ing. Therefore, the second electrode 33 is electrically connected via the first electrode 31 to the source electrode SE of the thin film transistor Tr connected to the source wiring SH.
  • the second electrode 33 is an island-shaped electrode (sub-pixel electrode) so as to overlap a part of the first electrode 31 in each sub-pixel SP. is formed in For this reason, the first electrode 31 and the second electrode 33 are provided in common to each light emitting region ES in each subpixel SP, and one electrode is provided for each subpixel SP (in other words, each light emitting element LE). are provided.
  • FIG. 4 is a plan view showing side by side the second electrodes 33 and the auxiliary wirings 38 of each sub-pixel SP in the display device 1 according to this embodiment.
  • the opening 32a of the bank 32 is indicated by a dotted line in order to show the relationship between the recess 33a (trench portion) of the second electrode 33, the opening 38a of the auxiliary wiring 38, and the opening 32a of the bank 32.
  • FIG. 4 shows that the recess 33a (trench portion) of the second electrode 33, the opening 38a of the auxiliary wiring 38, and the opening 32a of the bank 32.
  • the second electrode 33 has a plurality of recesses 33a along the shape of the opening of the bank 32, and is formed in, for example, a rectangular shape in plan view.
  • the second electrode 33 is in contact with the first electrode 31 exposed from the opening 32a of the bank 32 on the bottom surface of the recess 33a.
  • the second electrode 33 is covered with an edge cover 34 having a plurality of openings 34a (third through-holes) provided with openings 34a (third through-holes) corresponding to the respective openings 32a of the bank 32. ing.
  • the edge cover 34 is formed on the bank 32 provided with the second electrode 33 so as to cover the upper surface of the bank 32 and the portion of the second electrode 33 located on the upper surface of the bank 32 and the opening side wall 32a1. It is The bottom surface of the recess 33 a in the second electrode 33 is not covered with the edge cover 34 and is exposed through the opening 34 a of the edge cover 34 .
  • the edge cover 34 prevents a short circuit between the second electrode 33 and the third electrode 36 in each light emitting region ES due to thinning of the EL layer 35 or electric field concentration at the upper end of the opening 32a of the bank 32. It is an insulating layer for prevention.
  • an inorganic insulating film such as a silicon nitride film or a silicon oxide film, or an organic insulating film made of a photosensitive resin such as polyimide or acrylic resin is used.
  • the edge cover 34 has an opening 34a that covers the upper surface of the bank 32 and the opening sidewall 32a1 in the second electrode 33 and exposes the bottom surface of the recess 33a. Form. Therefore, the opening size (diameter) of each opening 34a of the edge cover 34 is approximately equal to the opening diameter of the opening 32a of the bank 32 on the lower end side.
  • the opening size (diameter) of the edge cover 34 is preferably 10 ⁇ m or more and 20 ⁇ m or less, and more preferably 12 ⁇ m or more and 15 ⁇ m or less.
  • the display device 1 is a top emission display device, and the third electrode 36, which is the electrode on the light extraction surface side, has translucency.
  • the auxiliary wiring 38 provided on the third electrode 36 has the same outer shape as the second electrode 33, and has openings corresponding to the openings 32a, as shown in FIG. 38a (second through hole) is provided.
  • the edge cover 34 covers the portion of the second electrode 33 located on the opening side wall 32a1. Therefore, in this embodiment, it is desirable to use an insulating edge cover having translucency as the edge cover 34 . Thereby, the light reflected by the inclined surface of the second electrode 33 can be extracted to the outside through the edge cover 34 provided on the opening side wall 32a1 and covering the inclined surface of the second electrode 33.
  • the portion of the EL layer 35 not covered by the auxiliary wiring 38 in plan view is each sub-pixel SP (in other words, , and light emitting elements LE).
  • the edge cover 34 covers the portion of the second electrode 33 located on the upper surface of the bank 32 and the opening side wall 32a1. Therefore, the portion of the EL layer 35 on the bottom surface of the concave portion 33a of the second electrode 33 is in contact with the second electrode 33 and the third electrode 36, respectively, but the portion on the side wall 32a1 of the opening contacts the second electrode 33a. I have no contact with 33. Therefore, part of the EL layer 35 is provided adjacent to the second electrode 33 and the third electrode 36, and the part of the second electrode 33 above the opening side wall 32a1 is not an electrode, Acts as a reflective layer.
  • the portion of the EL layer 35 on the side wall 32a1 of the opening does not emit light, and the portion of the EL layer 35 provided adjacent to the second electrode 33 and the third electrode 36 (in this embodiment, , a portion on the bottom surface of the concave portion 33 a of the second electrode 33 ) becomes the light emitting region of the light emitting layer in the EL layer 35 .
  • the portion of the second electrode 33 above the opening sidewall 32a1 functions as a reflective layer, the light emitted from the light-emitting layer and reflected is reflected from the portion above the opening sidewall 32a1 in a plan view. can also be taken out.
  • the region in which the light emitting element LE emits light to the outside is called the light emitting region ES of each sub-pixel SP (in other words, each light emitting element LE), regardless of whether it is the light emitting region of the light emitting layer. called.
  • the thickness of the edge cover 34 is not particularly limited as long as it is formed to have a thickness that can insulate the second electrode 33 from the third electrode 36 .
  • the edge cover 34 can be set to have a thickness similar to that of a conventionally known insulating layer or edge cover. is preferred.
  • the third electrode 36 is the upper layer electrode of the light emitting element LE.
  • the third electrode 36 is formed solidly in a sub-pixel region in which a plurality of sub-pixels SP are formed as a common electrode common to all sub-pixels SP.
  • One of the second electrode 33 and the third electrode 36 is an anode (anode) and the other is a cathode (cathode).
  • the anode is an electrode that supplies holes to the EL layer 35 when a voltage is applied.
  • the cathode is an electrode that supplies electrons to the EL layer 35 when a voltage is applied.
  • a translucent electrode having translucency is used for the third electrode 36 and a so-called reflective electrode having light reflectivity is used for the second electrode 33 .
  • a translucent electrode made of, for example, ITO (indium tin oxide) is preferably used in order to support the high refractive index material layer 37.
  • the auxiliary wiring 38 is formed on the third electrode 36 by forming part of the third electrode 36. It is formed like an island in contact with the Therefore, the auxiliary wiring 38 has the same potential as the third electrode 36 .
  • the auxiliary wiring 38 is metal wiring.
  • a metal material such as Ag (silver), Ag alloy, or the like having higher conductivity than that of the third electrode 36 is used for the auxiliary wiring 38 .
  • a reflective electrode made of a light-reflective material such as a metal such as Ag or Al (aluminum), an alloy containing such metal, or the like is used.
  • the second electrode 33 may be a reflective electrode by laminating a translucent material and a light reflective material.
  • an Ag alloy containing Ag and ITO are laminated in the order of ITO/Ag alloy/ITO from the lower layer side, and Ag and ITO are laminated from the lower layer side.
  • a reflective electrode composed of a laminate obtained by laminating ITO/Ag/ITO in this order from the bottom, a laminate obtained by laminating Al and IZO (indium zinc oxide) in this order from the lower layer side, etc. is used.
  • the first electrode 31 may be a translucent electrode or a reflective electrode.
  • the light-transmitting electrode used for the first electrode 31 include light-transmitting electrodes made of ITO, IZO, AgNW (silver nanowires), MgAg (magnesium-silver) alloy thin films, Ag thin films, and the like.
  • the reflective electrode used for the first electrode 31 the reflective electrode made of the above-exemplified light reflective material can be used.
  • the first electrode 31 may also be a reflective electrode by laminating a translucent material and a light reflective material.
  • the EL layer 35 is formed on one of the surfaces of the second electrode 33 and the edge cover 34 so as to cover the bottom surface of the recess 33 a and the inclined surface of the recess 33 a covered with the edge cover 34 in the second electrode 33 . It is formed like an island along the edge.
  • the EL layer 35 has a tapered inclined surface formed along the inclined surface of the edge cover 34 covering the inclined surface of the second electrode 33 .
  • the third electrode 36 is formed on the EL layer 35 and the edge cover 34 along the surfaces of the EL layer 35 and the edge cover 34 so as to cover the surface of the EL layer 35 including the inclined surface of the EL layer 35. It is
  • the third electrode 36 has a tapered inclined surface formed on the inclined surface of the EL layer 35 along the inclined surface.
  • the second electrode 33, the EL layer 35, and the third electrode 36 are formed in the opening 32a of the bank 32 so as to have a tapered sidewall (inner wall) following the shape of the opening sidewall 32a1 of the opening 32a. , inclined surfaces).
  • the EL layer 35 is provided with a recess 35a as the recess.
  • the third electrode 36 is provided with a recess 36a as the recess.
  • the light emitting element LE may be, for example, a QLED (quantum dot light emitting diode) or an OLED (organic light emitting diode).
  • a QLED quantum dot light emitting diode
  • OLED organic light emitting diode
  • a QD light-emitting layer quantum dot light-emitting layer containing QDs (quantum dots) as a light-emitting material is used for the light-emitting layer.
  • the light-emitting element LE is an OLED
  • an organic light-emitting layer using an organic light-emitting material as a light-emitting material is used for the light-emitting layer.
  • the light-emitting element LE When the light-emitting element LE is a QLED, holes and electrons are recombined in the light-emitting layer by the drive current between the anode and the cathode, and excitons generated thereby are transferred from the conduction band level of the QD to the valence band. Light is emitted in the process of level transition.
  • the light-emitting element LE When the light-emitting element LE is an OLED, holes and electrons are recombined in the light-emitting layer by a drive current between the anode and the cathode, and light is emitted in the process in which excitons generated thereby transition to the ground state.
  • the light-emitting element LE may be a light-emitting element (for example, an inorganic light-emitting diode or the like) other than the OLED and the QLED.
  • the EL layer 35 may be of a single-layer type consisting only of a light-emitting layer, or may be of a multi-layer type including functional layers other than the light-emitting layer.
  • the EL layer 35 may include at least one layer of HIL (hole injection layer), HTL (hole transport layer), ETL (electron transport layer), and EIL (electron injection layer) in addition to the light emitting layer. good.
  • each of HIL, HTL, ETL, and EIL may be made of an organic material, or may be made of an inorganic material.
  • HIL, HTL, ETL, and EIL are each made of organic material, for example.
  • FIG. 5 is a diagram schematically showing an example of the laminated structure in each light emitting region ES of the light emitting element LE in the display device 1 according to this embodiment.
  • FIG. 5 shows an example in which the display device 1 has a conventional structure.
  • the second electrode 33 is an island-shaped patterned anode (patterned anode)
  • the third electrode 36 is a cathode (common cathode) provided in common to all the sub-pixels SP.
  • HIL 351, HTL 352, EML 353, and ETL 354 are formed in this order from the second electrode 33 side as the EL layer 35 between the second electrode 33 and the third electrode 36.
  • the stacking order is such that the second electrode 33 is the anode and the third electrode 36 is the cathode, as described above.
  • the display device 1 may have an inverted structure, the second electrode 33 may be the cathode, and the third electrode 36 may be the anode. In this case, the stacking order of the EL layers 35 is reversed from that in FIG.
  • the light-emitting element LE is a QLED
  • the EL layer 35 is a nanoLED (light-emitting diode) layer having a QD light-emitting layer containing nano-sized QDs as a light-emitting material. do.
  • QLEDs utilize the narrowed emission characteristics of QDs, which are light-emitting materials, they do not require narrowing of the emission spectrum due to the microcavity effect of reflective and transflective electrodes, which is conventionally applied to OLEDs. Therefore, a transparent electrode can be used for the second electrode 33, which is an upper layer electrode. Moreover, since the QDs, which are the light-emitting material, are inorganic materials, the process resistance is high, and the patterning process of the auxiliary wiring 38 can be performed after the light-emitting layer forming process.
  • the light emitting element LE may be an OLED or an inorganic light emitting diode.
  • the HIL 351 has hole-transport properties and promotes hole injection from the second electrode 33 to the EML 353 .
  • a known hole-transporting material can be used for HIL351.
  • hole-transporting materials used in HIL351 include a composite of poly(3,4-ethylenedioxythiophene) (PEDOT) and polystyrene sulfonic acid (PSS) (abbreviated as “PEDOT:PSS”), NiO ( nickel oxide), CuSCN (copper thiocyanate), and the like. These hole-transporting materials may be used singly or in combination of two or more. Among these hole-transporting materials, it is more desirable that the hole-transporting material used for the HIL 351 contain NiO nanoparticles, because of their high resistance to the patterning process of the EML 353, which will be described later.
  • HTL352 has a hole transport property and transports holes injected from HIL351 to EML353.
  • a known hole-transporting material can be used for the HTL 352 .
  • hole-transporting materials used in HTL352 include poly[(9,9-dioctylfluorenyl-2,7-diyl)-co-(4,4′-(N-4-sec-butylphenyl )) diphenylamine)] (abbreviated as “TFB”), poly[N,N′-bis(4-butylphenyl)-N,N′-bis(phenyl)-benzidine] (abbreviated as “p-TPD”), polyvinylcarbazole (abbreviation “PVK”) and the like. These hole-transporting materials may be used singly or in combination of two or more.
  • the ETL 354 has electron transport properties and transports electrons from the third electrode 36 to the EML 353 .
  • a known electron-transporting material can be used for the ETL 354 .
  • Examples of electron-transporting materials used for ETL354 include ZnO (zinc oxide) and MgZnO (magnesium zinc oxide). These electron-transporting materials may be used singly or in combination of two or more.
  • the EML 353 is a light-emitting layer that emits light by recombination of holes transported from the second electrode 33 (anode) and electrons transported from the third electrode 36 (cathode).
  • the EML 353 uses a QD light-emitting layer containing QDs as a light-emitting material, as described above.
  • the QD is not particularly limited, and various known QDs can be used.
  • the QDs are, for example, Cd (cadmium), S (sulfur), Te (tellurium), Se (selenium), Zn (zinc), In (indium), N (nitrogen), P (phosphorus), As (arsenic) , Sb (antimony), Al (aluminum), Ga (gallium), Pb (lead), Si (silicon), Ge (germanium), and Mg (magnesium). It may also include a semiconductor material that contains The QDs may also be binary-core, ternary-core, quaternary-core, core-shell, or core-multishell.
  • the sub-pixel RSP is provided with the light-emitting region RES as the light-emitting region ES.
  • an EL layer 35 including an EML 353 using red QDs as a light-emitting material is formed as the EL layer 35 (in this case, an EL layer 35R).
  • the sub-pixel GSP is provided with a light-emitting region GES as the light-emitting region ES.
  • an EL layer 35 including an EML 353 using green QDs as a light-emitting material is formed as the EL layer 35 .
  • a light-emitting region BES is provided in the sub-pixel BSP as the light-emitting region ES.
  • an EL layer 35 including an EML 353 using blue QDs as a light-emitting material is formed as the EL layer 35 .
  • the emission colors of the light emitting regions ES provided in the same sub-pixel SP are all the same. Therefore, the same sub-pixel SP has the same kind of QD.
  • the EML 353 may be formed in an island shape for each light emitting region ES or may be formed in an island shape for each sub-pixel SP corresponding to each opening 32a.
  • the light-emitting regions ES are formed corresponding to the openings 32a of the banks 32, respectively, as described above. It has a portion 32a. Therefore, the EMLs 353 having the same emission color are formed in the apertures 32a in the same sub-pixel SP.
  • Layers other than the EML 353 included in the EL layer 35 may be formed in an island shape for each light-emitting region ES, may be formed in an island shape for each sub-pixel SP, or may be formed in an island-shape for each sub-pixel SP. It may be formed in a solid shape in common with the SP. As an example, FIG. 3 illustrates a case where each layer in the EL layer 35 is formed like an island for each sub-pixel SP.
  • the high refractive index material layer 37 and the low refractive index material layer 39 function as optical layers that refract light emitted from the EML 353 and also function as protective layers that protect the third electrode 36 .
  • the high refractive index material layer 37 functions as a filling material for filling the concave portion 36a of the third electrode 36 in the opening portion 32a of the bank 32, and also protects the EL layer 35 from the etchant during patterning of the auxiliary wiring 38. Also acts as a protective layer.
  • the high refractive index material layer 37 is formed on the third electrode 36 at a position corresponding to the opening 32a of the bank 32 so as to fill the recess 36a in the opening 32a of the bank 32 .
  • the high refractive index material layer 37 is formed in the opening 32a of the bank 32 in which the second electrode 33, the EL layer 35, and the third electrode 36 are formed. It is formed so as to fill the recess 36 a of the three electrodes 36 .
  • the high refractive index material layer 37 is formed so as to fill the inside of the opening 32a (strictly speaking, inside the recess 36a of the third electrode 36), the slope of the opening side wall 32a1 of the bank 32 is covered. The light reflected by the second electrode 33 can be efficiently extracted to the outside.
  • the auxiliary wiring 38 is formed adjacent to the high refractive index material layer 37 on the third electrode 36 so as to cover the peripheral edge of the high refractive index material layer 37 in the recess 36a.
  • the auxiliary wiring 38 has a plurality of openings 38a. These openings 38 a are provided corresponding to the respective openings 32 a of the bank 32 . In other words, these openings 38a are provided corresponding to the recesses 36a of the third electrode 36, and the high refractive index material layer 37 provided in each recess 36a is exposed from each opening 38a. It's becoming
  • the opening 38a is formed one size smaller than the recess 36a in plan view. Therefore, the auxiliary wiring 38 has an opening 38 having an open end (outer edge) on the island-shaped high refractive index material layer 37 so as to fill the recess 36a.
  • the auxiliary wiring 38 is As shown in FIG. 3, a region (peripheral end portion) of the auxiliary wiring 38 surrounding the opening 38a is formed so as to overlap the peripheral end portion of the high refractive index material layer 37 formed in an island shape. there is A peripheral edge portion of the auxiliary wiring 38 surrounding the opening 38 a is overlaid on a peripheral edge portion of the high refractive index material layer 37 .
  • the peripheral edge of the auxiliary wiring 38 surrounding the opening 38 a covers the peripheral edge of the high refractive index material layer 37 in plan view. Therefore, in the present embodiment, the lower surface of the peripheral end portion of the auxiliary wiring 38 surrounding the opening 38 a is in contact with the upper surface of the peripheral end portion of the high refractive index material layer 37 .
  • the peripheral end portion of the high refractive index material layer 37 indicates the end portion (peripheral edge portion) of the high refractive index material layer 37 formed in an island shape so as to fill the concave portion 36a.
  • the peripheral end of the auxiliary wiring 38 surrounding the opening 38a indicates the end of the auxiliary wiring 38 on the side of the opening 38a surrounding the opening 38a.
  • the etchant since the EL layer 35 is covered with the high refractive index material layer 37 via the third electrode 36, the etchant does not permeate the EL layer 35 when the auxiliary wiring 38 is patterned. can be suppressed or prevented. Further, as described above, since the peripheral edge of the auxiliary wiring 38 surrounding the opening 38a covers the peripheral edge of the high refractive index material layer 37, the light from the peripheral edge of the high refractive index material layer 37 Permeation of the etchant can also be suppressed or prevented. Therefore, according to the present embodiment, it is possible to suppress or prevent the etchant from permeating the EL layer 35 and damaging the EL layer 35 during patterning of the auxiliary wiring 38 . Therefore, according to the present embodiment, it is possible to reduce the resistance of the third electrode 36 by forming the auxiliary wiring 38 and improve the light extraction efficiency.
  • d when the width of overlap between the peripheral end portion of the auxiliary wiring 38 surrounding the opening 38a and the peripheral end portion of the high refractive index material layer 37 in plan view is d ( ⁇ m), d is preferably 0.5 ⁇ m or more (where ⁇ 2>2 ⁇ d). Moreover, d is more preferably 1.0 ⁇ m or more (where ⁇ 2>2 ⁇ d). This makes it possible to more effectively prevent the etchant from penetrating the EL layer 35 and damaging the EL layer 35 when patterning the auxiliary wiring 38 .
  • d is the distance between one end of the high refractive index material layer 37 and the opening in a portion of the auxiliary wiring 38 where the peripheral edge surrounding the opening 38a covers the peripheral edge of the high refractive index material layer 37 in plan view. It is indicated by the shortest distance to the open end of the portion 38a.
  • the shortest distance in plan view between the upper end and the lower end of the side wall 36a1 (inclined surface) of the recess 36a of the third electrode 36 is D ( ⁇ m)
  • xD is more preferable.
  • D is approximately equal to ( ⁇ 2- ⁇ 1)/2. Therefore, D can be rephrased as ( ⁇ 2- ⁇ 1)/2.
  • D is preferably 1 ⁇ m ⁇ D ⁇ 22.5 ⁇ m, more preferably 3 ⁇ m ⁇ D ⁇ 8.5 ⁇ m. Therefore, specifically, d is preferably d ⁇ 5.6 ⁇ m, more preferably d ⁇ 2.1 ⁇ m.
  • ⁇ 3 is ⁇ 3 ⁇ 2.
  • ⁇ 3 preferably satisfies 17 ⁇ m ⁇ 3 ⁇ 54 ⁇ m (where ⁇ 3 ⁇ 2), and more preferably satisfies 19 ⁇ m ⁇ 3 ⁇ 28 ⁇ m (where ⁇ 3 ⁇ 2).
  • the opening end of the opening 38a should be located outside the lower end of the opening 32a of the bank, that is, between the upper end and the lower end of the side wall 36a1 (inclined surface) of the recess 36a of the third electrode 36 in plan view. become. Therefore, the light reflected by the second electrode 33 provided in the region not covered with the auxiliary wiring 38 on the opening side wall 32a1 in plan view can be extracted in the front direction. Therefore, it is possible to efficiently use the second electrode 33 as a reflective layer on the opening side wall 32a1.
  • the high refractive index material layer 37 is desirably formed in an island shape for each opening 32a of the bank 32.
  • the thickness of the high refractive index material layer 37 on the lower end of the bank opening 32a is desirably 1.0 ⁇ m or more, and more desirably 2 ⁇ m or more. On the other hand, if the thickness of the high refractive index material layer 37 is too thick, it is difficult to achieve high definition.
  • a low refractive index material layer 39 is formed on the third electrode 36 so as to cover the high refractive index material layer 37 and the auxiliary wiring 38, and is adjacent to the third electrode 36, the high refractive index material layer 37, and the auxiliary wiring 38. formed by The low refractive index material layer 39 is a common layer provided in common to all sub-pixels SP so as to cover the entire third electrode 36 and auxiliary wiring 38 in order to protect the third electrode 36 and auxiliary wiring 38. .
  • the high refractive index material layer 37 is made of a material having a higher refractive index than the low refractive index material layer 39 .
  • part of the light incident on the high-refractive-index material layer 37 can be reflected at the interface with the low-refractive-index material layer 39 and guided to the reflective surface formed on the bank 32, thereby reducing the brightness in the front direction. can contribute to improvement. That is, according to the present embodiment, by providing the high refractive index material layer 37 in this manner, the second electrode 33 as a reflective layer on the opening side wall 32a1 can be efficiently used.
  • the low refractive index material layer 39 is made of a material having a lower refractive index than the high refractive index material layer 37 .
  • the high refractive index material layer 37 is formed in the opening 32a, and the low refractive index material layer 39 is formed on the high refractive index material layer 37 adjacent to the high refractive index material layer 37.
  • the light from the EML 353 is totally reflected at the interface between the high-refractive-index material layer 37 and the low-refractive-index material layer 39, directed toward the inclined surface of the opening side wall 32a1 of the opening 32a, and guided.
  • the component can be extracted from the light extraction direction (front direction).
  • the refractive index of the high-refractive-index material layer 37 is not particularly limited as long as it is higher than the refractive index of the low-refractive-index material layer 39, but it is preferably 1.7 or more, and 1.8 or more. is more desirable.
  • the refractive index of the high refractive index material layer 37 is as good as possible as long as the difference in refractive index from the refractive index of the low refractive index material layer 39 can be increased, and the lower limit is not particularly limited. However, if a large amount of the additive for improving the refractive index is included, there is a concern that the patterning performance will deteriorate. Therefore, it is desirable that the refractive index of the high refractive index material layer 37 is 2.0 or less.
  • the high refractive index material used for forming the high refractive index material layer 37 for example, at least one selected from the group consisting of acrylic resins, siloxane resins, and materials obtained by adding oxides to these resins.
  • Organic insulating materials are mentioned.
  • the refractive index of the low refractive index material layer 39 is not particularly limited as long as it is lower than the refractive index of the high refractive index material layer 37, but it is preferably 1.4 or less, and 1.3 or less. is more desirable.
  • the refractive index of the low refractive index material layer 39 is as good as possible as long as the difference in refractive index from the refractive index of the high refractive index material layer 37 can be increased, and the upper limit is not particularly limited. However, increasing the air gap to lower the refractive index raises reliability concerns. Therefore, it is desirable that the refractive index of the low refractive index material layer 39 is 1.2 or more.
  • the low refractive index material used for forming the low refractive index material layer 39 examples include siloxane-based resins. As with the high-refractive-index material layer 37, the low-refractive-index material layer 39 may be of one kind or may be used in combination of two or more. In addition, in this disclosure, the refractive index indicates the absolute refractive index in the visible light region.
  • the high refractive index material layer 37 and the low refractive index material layer 39 may each be a single layer or may have a laminated structure.
  • the thickness of the low refractive index material layer 39 is not particularly limited.
  • the sealing layer 4 is a layer that prevents foreign substances such as water and oxygen from penetrating into the light emitting element layer 3 .
  • the sealing layer 4 includes, for example, an inorganic sealing film 41 covering the low refractive index material layer 39, an organic buffer film 42 above the inorganic sealing film 41, and an organic buffer film 42. and an inorganic sealing film 43 which is an upper layer.
  • the inorganic sealing film 41 and the inorganic sealing film 43 are translucent inorganic insulating films, and can be composed of inorganic insulating films such as silicon oxide films and silicon nitride films formed by CVD, for example.
  • the organic buffer film 42 is a translucent organic insulating film having a planarization effect, and can be made of a coatable organic material such as acryl.
  • the organic buffer film 42 can be formed, for example, by inkjet coating, but a bank (not shown) for stopping droplets may be provided in the frame area NDA.
  • the materials and thicknesses of the thin film transistor layer 22, the second electrode 33, the EL layer 35, the third electrode 36, and the sealing layer 4 are not particularly limited, and can be set in the same manner as conventionally.
  • the functional layer 5 may be, for example, a functional film having at least one function out of an optical compensation function, a touch sensor function, and a protection function, or may be a glass substrate such as a touch panel, a polarizing plate, or a cover glass.
  • FIG. 6 is a flow chart showing an example of the manufacturing process of the display device 1 according to this embodiment.
  • a resin layer that becomes the insulating substrate 21 is formed on a translucent supporting substrate (for example, mother glass) (not shown).
  • a barrier layer is formed (step S2).
  • a thin film transistor layer 22 is formed (step S3).
  • the light emitting element layer 3 is formed (step S4).
  • a sealing layer 4 is formed (step S5).
  • a protective top film (not shown) is temporarily adhered onto the sealing layer 4 (step S6).
  • the support substrate is peeled off from the resin layer by irradiation with laser light or the like (step S7).
  • step S8 a lower film (not shown) is attached to the lower surface of the resin layer (step S8).
  • step S9 the laminate including the lower film, resin layer, barrier layer, thin film transistor layer 22, light emitting element layer 3, sealing layer 4, and upper film is cut to obtain a plurality of individual pieces (step S9).
  • step S10 a functional film is attached as the functional layer 5 (step S11).
  • step S12 an electronic circuit board (for example, an IC chip, an FPC, etc., not shown) is formed on a portion (terminal portion TS) outside the display area DA (frame area NDA) in which a plurality of pixels P (a plurality of sub-pixels SP) are formed. ) is implemented (step S12).
  • steps S1 to S12 are performed by a display device manufacturing apparatus (including a film forming apparatus that performs steps S1 to S5).
  • the top film is attached onto the sealing layer 4 as described above, and functions as a support material when the support substrate is peeled off.
  • the top film include PET (polyethylene terephthalate) film and the like.
  • the lower film is, for example, a PET film, which is attached to the lower surface of the resin layer after peeling off the support substrate to realize the display device 1 having excellent flexibility.
  • the resin layer and barrier layer are as described above.
  • step S9 the method of manufacturing the flexible display device 1 has been described, but in the case of manufacturing the non-flexible display device 1, formation of the resin layer, replacement of the base material, etc. are generally unnecessary. Therefore, when manufacturing the non-flexible display device 1, for example, the lamination process of steps S2 to S5 is performed on a glass substrate, and then the process proceeds to step S9.
  • FIG. 7 is a flow chart showing an example of the process of forming the light emitting element layer 3 shown in step S4 in FIG.
  • the first electrode 31 is formed on the thin film transistor layer 22 (step S21).
  • banks 32 are formed (step S22).
  • a second electrode 33 is formed (step S23).
  • the edge cover 34 is formed (step S24).
  • HIL 351 hole injection layer
  • HTL 352 hole transport layer
  • EML 353 light-emitting layer
  • ETL 354 electron transport layer
  • a third electrode 36 is formed (step S29).
  • a high refractive index material layer 37 is formed (step S30).
  • auxiliary wiring 38 is formed (step S31).
  • a low refractive index material layer 39 is formed (step S31).
  • FIG. 8 is a cross-sectional view showing an example of the process of forming the main part of the light emitting element layer 3 shown in FIG.
  • FIG. 8 shows steps S29 to S31 shown in FIG.
  • the HIL 351, HTL 352, EML 353, and ETL 354 are not shown individually, and are collectively shown as the EL layer 35.
  • FIG. 8 shows steps S29 to S31 shown in FIG.
  • the first electrode 31, the second electrode 33, and the third electrode 36 can be formed by, for example, a physical vapor deposition method (PVD) such as a sputtering method or a vacuum deposition method, a spin coating method, an inkjet method, or the like. can be done.
  • PVD physical vapor deposition method
  • the bank 32 and the edge cover 34 are formed by, for example, patterning a layer made of an insulating material deposited by PVD such as sputtering or vacuum deposition, spin coating, inkjet, etc., by photolithography or the like. It can be formed into any desired shape.
  • the bank 32 has an opening 32a that exposes the first electrode 31, and the opening 32a has an opening side wall 32a1 having a tapered inclined surface.
  • a bank 32 is formed.
  • the second electrode 33 having the recess 33a, the edge cover 34a having the opening 34a, the EL layer 35 having the recess 35a, and the recess 36a are formed so as to have inclined surfaces along the side wall 32a1 of the opening 32a.
  • a third electrode 36 is formed in sequence.
  • PVD such as a sputtering method or a vacuum deposition method, a spin coating method, an inkjet method, or the like is used.
  • the EML 353 is a QD light-emitting layer as described above, for example, first, on the underlying layer (HIL 351 in the example shown in FIG. region) to form a template for liftoff. Next, a QD dispersion containing QDs and a solvent is applied onto the underlayer, and the template is peeled off. As a result, a desired QD light emitting layer can be patterned in the QD light emitting layer forming region.
  • the template can be formed, for example, by applying a resist for the template, pre-baking it, exposing it to UV (ultraviolet) mask exposure, and then developing it.
  • a resist for the template pre-baking it, exposing it to UV (ultraviolet) mask exposure, and then developing it.
  • the steps from forming the template to peeling off the template are repeated three times.
  • a three-color QD emitting layer can be formed.
  • the EML 353 is, for example, a light-emitting layer made of an organic light-emitting material
  • the EML 353 can be formed by, for example, a vacuum deposition method, a sputtering method, an inkjet method, or the like.
  • the high refractive index material layer 37 is formed by coating the high refractive index material on the third electrode 36 serving as the base layer so as to fill the concave portion 36a of the third electrode 36. It can be formed by pre-baking, UV mask exposure, development, and main baking.
  • the auxiliary wiring 38 is formed by forming a metal film 138 such as an Ag film on the third electrode 36 so as to cover the high refractive index material layer 37. do.
  • a film of photoresist is formed on the metal film 138 and developed after pattern exposure.
  • a photoresist pattern 101 made of the photoresist is formed covering the non-removed portion of the metal film 138 .
  • the metal film 138 is patterned by dropping the etchant 102 using the photoresist pattern 101 as a mask.
  • the auxiliary wiring is made of the metal film 138, has an opening 38a corresponding to the recess 36a of the third electrode 36, and covers only the peripheral edge of the high refractive index material layer 37 filled in the recess 36a. 38 is formed.
  • the fact that the auxiliary wiring 38 covers only the peripheral edge portion of the high refractive index material layer 37 means that the peripheral edge portion of the high refractive index material layer 37 is covered with the opening portion of the auxiliary wiring 38 as described above.
  • the peripheral edge surrounding 38a is shown covered.
  • the etchant 102 is an acidic etchant capable of dissolving metal.
  • the high refractive index material layer 37 is formed before patterning the metal film 138 . Therefore, the EL layer 35 is covered with the high refractive index material layer 37 via the third electrode 36, which suppresses the permeation of the etchant 102 into the EL layer 35 when the auxiliary wiring 38 is patterned. Alternatively, it can be prevented. Further, as described above, since the peripheral edge of the auxiliary wiring 38 surrounding the opening 38a covers the peripheral edge of the high refractive index material layer 37, the light from the peripheral edge of the high refractive index material layer 37 Permeation of the etchant 102 can also be suppressed or prevented. Therefore, according to the present embodiment, damage to the EL layer 35 by the etchant 102 can be suppressed or prevented.
  • a vacuum vapor deposition method for example, a spin coating method, an inkjet method, or the like can be used.
  • FIG. 9 is a cross-sectional view showing an example of a process for forming a main part of the light emitting element layer 3 when a conventional method of forming auxiliary wiring on an upper layer electrode is applied to the manufacturing method of the display device 1 according to this embodiment. It is a diagram. In FIG. 9, after step S29, step S31 is performed, and then step S30 and step S32 are performed as an example.
  • a metal film 138 such as an Ag film is formed on the third electrode 36 so as to cover the third electrode 36 as a whole.
  • a metal film 138 having recesses along the recesses 36 a of the third electrode 36 is formed on the third electrode 36 .
  • a film of photoresist is formed on the metal film 138, and after pattern exposure, it is developed.
  • a photoresist pattern 101 made of the photoresist is formed covering the non-removed portion of the metal film 138 .
  • the metal film 138 is patterned by dropping the etchant 102 using the photoresist pattern 101 as a mask.
  • an auxiliary wiring 38' made of the metal film 138 and having an opening 38a' corresponding to the recess 36a of the third electrode 36 is formed.
  • the etchant 102 permeates the EL layer 35 and damages the EL layer 35. As shown in FIG. 9, since the high refractive index material layer 37 is not formed in the recess 36a, the etchant 102 permeates the EL layer 35 and damages the EL layer 35. As shown in FIG. 9, since the high refractive index material layer 37 is not formed in the recess 36a, the etchant 102 permeates the EL layer 35 and damages the EL layer 35. As shown in FIG.
  • the peripheral edge of the high refractive index material layer 37 is formed in contact with the sidewall of the opening 38a' or the upper surface of the peripheral edge surrounding the opening 38a' in the auxiliary wiring 38'.
  • the low refractive index material layer 39 is formed on the third electrode 36 so as to cover the high refractive index material layer 37 and the auxiliary wiring 38'.
  • the EL layer 37 is not covered with the high refractive index material layer 37 when patterning the auxiliary wiring 38 ′, the EL layer 35 will be damaged by the etchant 102 . Therefore, even if the auxiliary wiring 38' can suppress the IR drop by forming the auxiliary wiring 38', the luminous efficiency is lowered due to the above damage. Therefore, in this case, it is not possible to achieve both a reduction in the resistance of the third electrode 36 by forming the auxiliary wiring 38 and an improvement in the light extraction efficiency.
  • the high refractive index material layer 37 is formed before patterning the metal film 138, as described above.
  • a peripheral edge of the auxiliary wiring 38 surrounding the opening 38 a covers the peripheral edge of the high refractive index material layer 37 . Accordingly, it is possible to achieve both a reduction in the resistance of the third electrode 36 by forming the auxiliary wiring 38 and an improvement in the light extraction efficiency.
  • FIG. 10 is a cross-sectional view showing the optical path of light within the light-emitting region ES in the light-emitting element layer 3 of the display device 1 according to this embodiment.
  • the display device 1 includes a bank 32 provided with an opening 32a having an inclined opening side wall 32a1 (specifically, an opening side wall 32a1 having a tapered inclined surface), A second electrode 33 formed on the bank 32 so as to close the opening 32a, a third electrode 36 formed above the second electrode 33, and between the second electrode 33 and the third electrode 36 , and an EL layer 35 having at least an EML 353 formed adjacent to the second electrode 33 and the third electrode 36, respectively.
  • the second electrode 33 has an inclined surface formed on the opening side wall 32a1 along the opening side wall 32a1.
  • the EL layer 35 has an inclined surface formed on the inclined surface of the second electrode 33 along the inclined surface of the second electrode 33 .
  • the third electrode 36 has an inclined surface formed on the inclined surface of the EL layer 35 along the inclined surface of the EL layer 35 as a side wall 36a1 of the concave portion 36a.
  • the EML 353 between them emits light.
  • the light incident on the third electrode 36 at an angle (incidence angle) smaller than the total reflection angle (critical angle) passes through the third electrode 36, the high refractive index material layer 37, and the low refractive index material layer 37.
  • the material layer 39 the light is emitted to the outside from the opening 38 a of the auxiliary wiring 38 in the light extraction direction (front direction) of the display device 1 .
  • the light incident on the interface between the EL layer 35 and the third electrode 36 at an angle (incidence angle) equal to or greater than the total reflection angle (critical angle) is totally reflected at the interface.
  • the light totally reflected at the interface between the EL layer 35 and the third electrode 36 is reflected at the interface between the second electrode 33 and the EL layer 35 and between the third electrode 36 and the EL layer 35 within the opening 32 a of the bank 32 . It propagates in the in-plane direction of the EL layer 35 while being reflected at the interface.
  • the light propagated through the EL layer 35 reaches the inclined surface of the second electrode 33 formed on the side wall 32a1 of the opening 32a, it is reflected by the inclined surface, Through the refractive index material layer 37 and the low refractive index material layer 39 , the light is emitted to the outside from the opening 38 a of the auxiliary wiring 38 toward the light extraction direction (front direction) of the display device 1 .
  • the high refractive index material layer 37 is provided inside the opening 32a of the bank 32 (more strictly, inside the opening 36a of the third electrode 36 inside the opening 32a). formed. Furthermore, a low refractive index material layer 39 is formed on the high refractive index material layer 37 and adjacent to the high refractive index material layer 37 . Therefore, light incident on the interface between the high-refractive-index material layer 37 and the low-refractive-index material layer 39 at an incident angle equal to or greater than the critical angle is totally reflected and directed toward the inclined surface of the opening side wall 32a1 of the opening 32a. In addition, the light guide component can be extracted from the light extraction direction (front direction).
  • the second electrode 33 is formed on the side wall 32a1 of the opening 32a.
  • the second electrode 33 formed on the opening sidewall 32a1 functions as a reflective layer. Therefore, as described above, the light (light-guiding component) propagated (guided) in the EL layer 35 toward the opening side wall 32a1 by total reflection, the high-refractive-index material layer 37, and the low-refractive-index material layer The light reflected at the interface with 39 can be reflected.
  • the light is reflected by the second electrode 33 as a reflective layer (in other words, the inclined surface of the second electrode 33 as a reflective surface) provided on the opening side wall 32a1 to display the light. It can be taken out to the outside in the light extraction direction (front direction) of the device 1 .
  • the present embodiment it is possible to provide a light-emitting device that can improve the light extraction efficiency more than the conventional one and can suppress damage to the EL layer due to permeation of the etchant used for patterning the auxiliary wiring. be able to.
  • the opening 32a of the bank 32 has the above-described small hole shape, particularly the above-described inclination angle ( ⁇ ), the above-described opening size ( ⁇ 1) of the upper side of the bank 32, and the above-described bank 32 , and the height (h) of the bank 32 described above, etc., the light guide component can be efficiently extracted to the outside.
  • FIG. 11 is a cross-sectional view showing the optical path of light within the light-emitting region ES' in a conventional light-emitting element such as that disclosed in Patent Document 1.
  • the light guided without being extracted in the front direction hits the opening side wall 32a1 of the bank 32 and is only slightly extracted.
  • FIG. 12 is a cross-sectional view showing a schematic configuration of a main part of the light emitting element layer 3 of the display device 1 according to this embodiment together with the optical path of light within the light emitting region.
  • the display device 1 according to this embodiment is the same as the display device 1 according to Embodiment 1 except for the following points.
  • the display device 1 has a configuration in which the openings 34a of the edge cover 34 are formed corresponding to the respective openings 32a of the bank 32 so as to open the respective openings 32a.
  • the edge cover 34 is formed on the bank 32 provided with the second electrode 33 so as to cover the upper surface of the bank 32 and the portion of the second electrode 33 located on the upper surface of the bank 32. It is A portion of the second electrode 33 covering the bottom surface of the recess 33 a and the opening 32 a of the bank 32 is not covered with the edge cover 34 and is exposed through the opening 34 a of the edge cover 34 .
  • the edge cover 34 is formed with the openings 34a corresponding to the respective openings 32a of the bank 32, so that the opening size of the openings 34a of the edge cover 34 is equal to that of the upper opening of the bank. It has the same size as the size ( ⁇ 2).
  • the opening size (diameter) of the edge cover 34 according to the present embodiment is preferably 12 ⁇ m or more and 65 ⁇ m or less, and is larger than the opening size ( ⁇ 1) of the lower side of the bank. It is preferably within the following range and larger than the opening size ( ⁇ 1) on the lower side of the bank.
  • the edge cover 34 does not cover the portion of the second electrode 33 located on the opening side wall 32a1.
  • the auxiliary wiring 38 has the same outer shape as the second electrode 33 and has openings 38a corresponding to the openings 32a.
  • edge cover 34 may be used as the edge cover 34 in this embodiment as well.
  • the second electrode 33 formed on the opening side wall 32a1 of the bank 32 is not reflected. It functions as a layer and as an electrode.
  • the second electrode 33 itself formed on the opening side wall 32a1 also functions as an electrode, so that the EML 353 can emit light even on the opening side wall 32a1 as shown in FIG. can. Therefore, the opening side wall 32a1 of the bank 32 can also be used as a light emitting portion, and an electrode capable of supplying a current to the EL layer 35 is not formed on the opening side wall 32a1 of the bank 32. In comparison, the light emitting area can be widened and the light extraction efficiency can be improved.
  • the case where an electrode capable of supplying a current to the EL layer 35 is not formed on the opening side wall 32a1 of the bank 32 means the following (1) and (2), (1) When the second electrode 33 is not formed on the opening side wall 32a1 of the bank 32, and (2) Even if the second electrode 33 is formed on the opening side wall 32a1 of the bank 32, the second electrode 33 on the opening side wall 32a1 of the bank 32 is not provided with the insulation such as the edge cover 34 as in the first embodiment. If it is covered with a layer and does not act as an electrode, including both.
  • the second electrode 33 itself formed on the opening side wall 32a1 of the opening 32a also functions as an electrode, so that the electrode area can be increased. Therefore, it is possible to suppress an increase in drive voltage due to the opening 32a of the bank 32 having the small hole shape shown in the first embodiment.
  • FIG. 13 Still another embodiment of the present disclosure will be described below mainly based on FIGS. 13 and 14.
  • FIG. 13 For convenience of description, members having the same functions as those of the members described in the previous embodiments are denoted by the same reference numerals, and description thereof will not be repeated.
  • FIG. 13 is a plan view showing an example of a schematic configuration of a main part of the display device 1 according to the present embodiment when the display device 1 is viewed from above the auxiliary wirings 38 of the sub-pixels SP of the display device 1.
  • FIG. FIG. 14 is a plan view showing side by side the second electrodes 33 of the sub-pixels SP and the auxiliary wirings 38 in the display device 1 according to the present embodiment.
  • the openings 32a of the banks 32 are indicated by dotted lines in order to show the relationship between the recesses 33a (trench portions) of the second electrodes 33, the openings 38a of the auxiliary wirings 38, and the openings 32a of the banks 32.
  • FIG. 14 is a plan view showing an example of a schematic configuration of a main part of the display device 1 according to the present embodiment when the display device 1 is viewed from above the auxiliary wirings 38 of the sub-pixels SP of the display device 1.
  • FIG. 14 is a plan view showing side by side the second electrodes 33 of the sub
  • the display device 1 according to this embodiment has the same configuration as the display device 1 according to the first and second embodiments except for the following points.
  • the second electrode 33 overlaps a part of the first electrode 31 in each subpixel SP, for example, for each light emitting region ES (in other words, the opening 32a) as shown in FIGS. are formed in the form of islands. Therefore, a plurality of second electrodes 33 are provided in each sub-pixel SP.
  • the second electrode 33 is preferably patterned such that the second electrode 33 is formed only within the opening 32a of the bank 32, including, for example, an opening sidewall 32a1 having an inclined surface. there is The edge of each second electrode 33 is positioned on the top surface of the bank 32 .
  • the auxiliary wiring 38 has a trunk portion 381 and an opening portion 38a, and in plan view, a frame-shaped portion 382 that covers the peripheral edge portion of the high refractive index material layer 37 along the peripheral edge portion in a frame shape, A branch line portion 383 that electrically connects the trunk portion 381 and the frame portion 382 is provided.
  • the opening 32a of the bank 32 is circular in plan view, and the high refractive index material layer 37 and the second electrode 33 are circular in the opening 32a. is formed in Therefore, the frame-shaped portion 382 is formed in a ring shape to surround the opening 32 a of the bank 32 and to cover the edges of the high refractive index material layer 37 and the second electrode 33 .
  • the edge cover 34 is formed on the bank 32 so as to cover the upper surface of the bank 32 and to cover the edge of each second electrode 33 or the portion formed on the opening side wall 32a1. good too. Moreover, it may be formed on the bank 32 so as to cover the upper surface of the bank 32 and surround the edge of each second electrode 33 . Also, the frame-shaped portion 382 may be formed so as to surround the opening 34a of the edge cover 34 .
  • the branch line portion 383 may be formed so as to electrically connect the trunk portion 381 and the frame portion 382 . Therefore, as shown in FIGS. 13 and 14, the branch line portion 383 may be formed so as to connect the trunk portion 381 and the frame portion 382, and the frame portion electrically connected to the trunk portion 381 may be formed. It may be formed so as to connect the shaped portion 382 and another frame-shaped portion 382 .
  • a transparent electrode is used for the first electrode 31 .
  • the present embodiment by forming the first electrode 31, the second electrode 33, and the auxiliary wiring 38 as described above, unnecessary reflection of the display device 1 can be suppressed.
  • FIG. 15 and 16 Still another embodiment of the present disclosure will be described below mainly based on FIGS. 15 and 16.
  • FIG. For convenience of description, members having the same functions as those of the members described in the previous embodiments are denoted by the same reference numerals, and description thereof will not be repeated.
  • FIG. 15 shows the light emitting regions (the light emitting regions RES, the light emitting regions GES, and the light emitting regions BES) of the light emitting elements LE (the light emitting elements RLE, the light emitting elements GLE, and the light emitting elements BLE) of each color in the display device 1 according to the present embodiment. It is a figure which shows an example of laminated structure typically. Note that FIG. 15 also illustrates a case where the display device 1 is a top emission type display device having a conventional structure as an example, but the display device 1 according to the present embodiment is limited to this. not a thing
  • the display device 1 according to this embodiment is the same as the display device 1 according to Embodiments 1 to 3, except that the anode film thickness as the optical distance adjustment layer in each sub-pixel SP is different.
  • the second electrode 33 uses, for example, a laminate obtained by laminating an Ag alloy containing Ag and ITO in the order of ITO/Ag alloy/ITO from the lower layer side.
  • the layer thickness of the ITO (translucent electrode) on the Ag alloy (reflective electrode) of the second electrode 33 is changed for each sub-pixel SP (in other words, for each light-emitting element LE).
  • the effect of the microcavity structure applied in OLED can be obtained by optimally designing the thickness of the layer between the anode reflective electrode and the cathode semitransparent electrode.
  • the carrier balance may change due to the change in the layer thickness of each EL layer, which makes the optimization design very complicated.
  • the anode film thickness of the QLED is designed so that the light extraction efficiency is optimized according to the emission color of the QLED as in this embodiment, the carrier balance in the QLED does not change. Therefore, in this case, it is possible to improve the light extraction efficiency with a layer structure (layer thickness of each EL layer) with an optimized carrier balance.
  • the second electrodes 33 of the light-emitting elements LE of each color in the sub-pixels SP of each color which are anodes, are combined with a reflective electrode and a translucent electrode. It has a laminated structure. Then, the layer thickness of the translucent electrode of the second electrode 33 of each light-emitting element LE is adjusted to the thickness of each sub-pixel SP so as to maximize the light extraction efficiency in each light-emitting region ES of the light-emitting element LE in each sub-pixel SP.
  • the figure shows an example in which the color is changed for each color (in other words, for each light emitting element LE of each color).
  • the light emitting element RLE includes, for example, a second electrode 33R, an EL layer 35R, a third electrode 36, a high refractive index material layer 37R, and a low refractive index material layer. 39 are provided in this order from the lower layer side.
  • the EL layer 35R includes, for example, a HIL 351R, an HTL 352R, an EML 353R, and an ETL 354R in this order from the lower layer side.
  • the light emitting element GLE includes, for example, a second electrode 33G, an EL layer 35G, a third electrode 36, a high refractive index material layer 37G, and a low refractive index material layer 39 as lower layers. It is prepared in this order from the side.
  • the EL layer 35G includes, for example, HIL 351G, HTL 352G, EML 353G, and ETL 354G in this order from the lower layer side.
  • the light-emitting element BLE includes, for example, a second electrode 33B, an EL layer 35B, a third electrode 36, a high refractive index material layer 37B, and a low refractive index material layer 39, arranged from the lower layer side.
  • the EL layer 35B includes, for example, a HIL 351B, an HTL 352B, an EML 353B, and an ETL 354B in this order from the lower layer side.
  • FIG. 16 shows the layer thickness of ITO on the reflective electrode and the light extraction at each anode (that is, the second electrode 33R, the second electrode 33G, and the second electrode 33B) in each light emitting region ES of the light emitting element LE of each color. It is a graph which shows the relationship with efficiency.
  • the layer thickness of the translucent electrode (ITO) on the reflective electrode of the anode of the light emitting element LE of each color was selected with reference to the results of the optical simulation shown in FIG.
  • a desired layer thickness was selected so as to maximize the light extraction efficiency in each light emitting region ES of each color light emitting element LE.
  • HIL351R, HIL351G, and HIL351B were set with PEDOT:PSS with a layer thickness of 40 nm.
  • TFB was set with a layer thickness of 35 nm.
  • Red QDs were set in the EML353R with a layer thickness of 30 nm.
  • green QDs were set with a layer thickness of 30 nm.
  • blue QDs were set with a layer thickness of 30 nm.
  • ZnO was set at a layer thickness of 50 nm for ETL354R, ETL354G, and ETL354B.
  • ITO was set to have a layer thickness of 100 nm.
  • the layer thickness of the light-transmitting electrode on the reflective electrode is: the layer thickness of the light-transmitting electrode of the second electrode 33R>the transparency of the second electrode 33G. It was set so that the layer thickness of the photosensitive electrode>the layer thickness of the transparent electrode of the second electrode 33B.
  • the second electrode 33 has a laminated structure (three-layer structure) of ITO/Ag/ITO.
  • the layer thickness of the ITO positioned on the Ag electrode as the reflective electrode in the second electrode 33R was set to 160 nm.
  • the layer thickness of the ITO positioned on the Ag electrode as the reflective electrode in the second electrode 33G was set to 100 nm.
  • the layer thickness of ITO located on the Ag electrode as the reflective electrode in the second electrode 33B (that is, the thickness of the ITO located between the reflective electrode of the second electrode 33B and the third electrode 36)
  • the layer thickness of ITO to be processed was set to 65 nm.
  • PEDOT:PSS was formed with a layer thickness of 40 nm on HIL351R, HIL351G, and HIL351B.
  • TFB was formed with a layer thickness of 35 nm on HTL352R, HTL352G, and HTL352B.
  • Red QDs were formed with a layer thickness of 30 nm on EML353R.
  • green QDs were formed with a layer thickness of 30 nm.
  • Blue QDs were formed with a layer thickness of 30 nm on EML353B.
  • ZnO was formed with a layer thickness of 50 nm.
  • ITO was formed on the third electrode 36 so as to have a layer thickness of 100 nm.
  • the high refractive index material layer 37 is formed so that the layer thickness on the lower end of the opening 32a of the bank 32 is 2 ⁇ m so as to fill the depression (trench portion) of the third electrode 36 in the formation region of the bank 32. bottom.
  • the low refractive index material layer 39 was formed to have a layer thickness (design value) of 350 nm.
  • the layer thickness of the translucent electrode of the second electrode 33R, the layer thickness of the translucent electrode of the second electrode 33G, and the layer thickness of the translucent electrode of the second electrode 33B are set as described above. was able to improve the light extraction efficiency of each of the light emitting region RES, the light emitting region GES, and the light emitting region BES.
  • the sub-pixel RSP, the sub-pixel GSP, and the sub-pixel BSP are described with an example in which the layer thickness of the translucent electrode on the reflective electrode in the second electrode 33 is different from each other.
  • the layer thickness of the light-transmitting electrode is: the layer thickness of the light-transmitting electrode of the second electrode 33R>the layer thickness of the light-transmitting electrode of the second electrode 33G>the second electrode 33B. is thicker in order of the layer thickness of the translucent electrode.
  • the layer thickness relationship of the translucent electrode may change.
  • the layer thickness of the light-transmitting electrode in one sub-pixel SP among the sub-pixels RSP, sub-pixels GSP, and sub-pixels BSP is different from the layer thickness of the light-transmitting electrodes in the remaining two sub-pixels SP. It is possible.
  • the second electrode 33 may have different layer thicknesses of the translucent electrodes in at least two sub-pixels SP out of the sub-pixels RSP, sub-pixels GSP, and sub-pixels BSP. That is, when comparing the layer thicknesses of the translucent electrodes on the reflective electrodes of the second electrode 33 between at least two selected sub-pixels SP, the layer thicknesses of the respective translucent electrodes are different from each other. good too.
  • the layer thickness of the light-transmitting electrode in at least one sub-pixel SP among the sub-pixels RSP, sub-pixels GSP, and sub-pixels BSP is different from the layer thickness of the light-transmitting electrodes in the other sub-pixels SP. may be
  • the translucent electrode of the second electrode 33 may have at least two different thicknesses.
  • FIG. 17 is a cross-sectional view showing a schematic configuration of a main part of the light-emitting element layer 3 of the display device 1 according to this embodiment, together with the optical path of light within the light-emitting region ES in the light-emitting element layer 3.
  • FIG. 17 is a cross-sectional view showing a schematic configuration of a main part of the light-emitting element layer 3 of the display device 1 according to this embodiment, together with the optical path of light within the light-emitting region ES in the light-emitting element layer 3.
  • the second electrode 33 is patterned so that the second electrode 33 is formed only in the opening 32a of the bank 32 including the opening side wall 32a1 having the inclined surface. , the end (open end) of the opening 34a of the edge cover 34 is formed on the opening side wall 32a1.
  • the edge cover 34 covers a portion of the second electrode 33 on the opening side wall 32a1 (that is, a portion of the inclined surface of the second electrode 33). Therefore, the EL layer 35 is formed on a part of the opening side wall 32a1 and a part of the inclined surface of the second electrode 33 (that is, the part of the inclined surface of the second electrode 33 not covered by the edge cover 34). It has an inclined surface along Also, the third electrode 36 has a sloped surface along the sloped surface of the EL layer 35 along the sloped surface of the second electrode 33 on a part of the opening side wall 32a1.
  • the display device 1 according to this embodiment is the same as the display device 1 according to Embodiments 1 to 4, except for these points.
  • the length L' is more than 1/3L.
  • the edge cover 34 is patterned by, for example, photolithography so that the end of the opening 34a of the edge cover 34 is located at a position that is longer and shorter than 2/3L. That is, in this embodiment, the edge cover 34 is formed so that 1/3L ⁇ L' ⁇ 2/3L.
  • the length (L) of the opening side wall 32a1 of the bank 32 indicates the shortest length connecting the upper end and the lower end of the opening side wall 32a1 of the bank 32 along the surface of the opening side wall 32a1.
  • the lower end of the opening side wall 32a1 of the bank 32 indicates the end of the opening 34a of the bank 32 on the side of the first electrode 31 (the lower side facing the array substrate 2).
  • the upper end of the opening side wall 32a1 of the bank 32 indicates the end of the opening 34a of the bank 32 on the side opposite to the first electrode 31 (the upper side on the sealing layer 4 side).
  • the length (L') of the portion of the opening side wall 32a1 of the bank 32 not covered by the edge cover 34 means that the upper end and the lower end of the opening side wall 32a1 of the bank 32 are aligned along the surface of the opening side wall 32a1.
  • the end of the opening 34a of the edge cover 34 located on the opening side wall 32a1 of the bank 32 and the lower end of the opening side wall 32a1 of the bank 32 are placed on the surface of the opening side wall 32a1. Indicates the shortest length to connect along.
  • the length (L′) of the portion of the opening side wall 32a1 of the bank 32 not covered with the edge cover 34 is the length of the portion of the opening side wall 32a1 where the second electrode 33 functions as an electrode (inclined electrode). can be rephrased.
  • the edge cover 34 by forming the edge cover 34 in this way, the thickness of the EL layer 35 formed on the inclined surface of the opening side wall 32a1 is reduced, thereby reducing the thickness of the EL layer 35 between the second electrode 33 and the third electrode 36. leakage (that is, anode-cathode leakage) can be suppressed.
  • the light-emitting portion (inclined light-emitting portion) in the opening side wall 32a1 can be effectively functioned.
  • the second electrode 33 is patterned so that the second electrode 33 is formed only within the opening 32a of the bank 32 including the opening side wall 32a1 having the inclined surface.
  • the figure shows an example of the case where
  • the present embodiment is not limited to this.
  • the edge cover 34 is formed as described above, the second electrode 33 and the auxiliary wiring 38 may be formed like islands for each sub-pixel SP as shown in the first embodiment. Also in this case, the same effect as described above can be obtained.
  • FIG. 18 is a cross-sectional view showing a schematic configuration of the light-emitting element layer 3 of the display device 1 according to the present embodiment together with the optical path of light within the light-emitting region ES in the light-emitting element layer 3.
  • FIG. 18 is a cross-sectional view showing a schematic configuration of the light-emitting element layer 3 of the display device 1 according to the present embodiment together with the optical path of light within the light-emitting region ES in the light-emitting element layer 3.
  • the second electrode 33 is arranged so that the edge of the second electrode 33 is located in the middle of the opening side wall 32a1 (that is, in the middle of the inclined surface of the opening side wall 32a1).
  • the two electrodes 33 are patterned, and the end (open end) of the opening 34a of the edge cover 34 is formed on the opening side wall 32a1 so as to cover the edge of the second electrode 33.
  • the middle of the opening side wall 32a1 here means between the upper end and the lower end of the opening side wall 32a1.
  • the second electrode 33 covers a part of the opening side wall 32a1, and the edge cover 34 covers the edge of the second electrode 33 and the second electrode 33 on the opening side wall 32a1. It covers the part that is not covered. Therefore, the second electrode 33 has an inclined surface along the inclined surface of the opening side wall 32a1 on a part of the opening side wall 32a1. Therefore, the EL layer 35 has an inclined surface along the inclined surface of the second electrode 33 on a part of the opening side wall 32a1. Therefore, the third electrode 36 has an inclined surface along the inclined surface of the second electrode 33 on a part of the opening side wall 32a1.
  • the display device 1 according to this embodiment is the same as the display device 1 according to Embodiments 1 to 5 except for these points.
  • L is more than 1/3L.
  • the second electrode 33 and the edge cover 34 are patterned by, for example, photolithography so that the end of the opening 34a of the edge cover 34 is located at a position that is long and shorter than 2/3L. That is, in the present embodiment, the edge cover 34 is formed so that 1/3L ⁇ L' ⁇ 2/3L, and the opening of the bank 32 is formed so that the edge of the second electrode 33 is covered with the edge cover 34.
  • a second electrode 33 is patterned in 32a.
  • the length (L') of the portion of the opening side wall 32a1 of the bank 32 not covered by the edge cover 34 is equal to that of the second electrode 33 on the opening side wall 32a1 ( It can be rephrased as the length of the portion that functions as an oblique electrode).
  • the edge cover 34 by forming the edge cover 34 as described above, the thickness of the EL layer 35 formed on the inclined surface of the opening side wall 32a1 is reduced. Leakage (that is, anode-cathode leakage) can be suppressed. In addition, the light-emitting portion (inclined light-emitting portion) in the opening side wall 32a1 can be effectively functioned.
  • the light-emitting device according to the present disclosure is a display device
  • the light-emitting device according to the present disclosure is not limited to this, and may be, for example, a lighting device or a light-emitting element.
  • [Modification 2] 2, 4, 13, and 14 illustrate examples in which the bank 32 has a plurality of openings 32a in each sub-pixel SP.
  • the light-emitting device for example, display device 1
  • the bank 32 may have at least one through hole (first through hole, for example, the opening 32a) in each sub-pixel SP. Therefore, depending on the relationship between the size of the sub-pixel SP and the size of the through-hole (for example, the opening 32a), each sub-pixel SP has one through-hole (for example, the opening 32a). may be formed only.
  • the opening 32a has the above-described small hole shape
  • the opening 32a has the above-described small hole shape
  • the shape of the opening 32a is not particularly limited, and for example, the opening 32a may be formed in a polygonal shape such as a rectangular shape in plan view.
  • the auxiliary wiring 38 may also be formed in a polygonal shape such as a rectangular shape in plan view. In either case, it is desirable that the opening 32a has an inclined opening side wall 32a1.
  • first electrode connection electrode
  • bank 32a opening (first through hole)
  • 32a1 opening side wall 33, 33B, 33G, 33R second electrode (lower layer electrode)
  • edge cover 34a opening (third through-hole) 35, 35B, 35G, 35R EL layer
  • Third electrode upper layer electrode
  • 37, 37B, 37G, 37R high refractive index material layer 38
  • Auxiliary wiring 39
  • Main line portion 382
  • Branch line portion 38a Opening (second through hole)
  • Low refractive index material layer second refractive index layer
  • LE light-emitting element light-emitting device

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

発光デバイスは、バンク(32)の開口部(32a)における第3電極(36)上に設けられた高屈折率材料層(37)と、第3電極(36)上に形成され、開口部(32a)に対応して設けられた開口部(38a)を有し、平面視で、開口部(38a)を取り囲む周端部が、高屈折率材料層(37)の周端部を覆う補助配線(38)とを備えている。

Description

発光デバイスおよびその製造方法
 本開示は、補助配線を有する自発光型の発光デバイスおよびその製造方法に関する。
 OLED(有機発光ダイオード)あるいはQLED(量子ドット発光ダイオード)等の発光素子を備えた自発光型の発光デバイスは、一対の電極間に、発光層を含む、EL(エレクトロルミネッセンス)層と称される機能層が設けられた構造を有している。従来、このような発光デバイスにおいて、上層電極の低抵抗化を図るために、上層電極上に補助配線(補助電極と称される場合もある)が設けられた発光デバイスが知られている(例えば特許文献1参照)。
 特許文献1には、一例として、副画素間に設けられた各凸状構造物部の少なくとも一部を覆うように発光領域(副画素)の外側に補助配線(補助電極)を設けることが開示されている。また、特許文献1には、この場合、補助配線として非透明な補助配線を用いることができることが開示されている。
日本国特開2019-012684号
 しかしながら、特許文献1のように上層電極上に補助配線を形成する場合、下層の発光層等のEL層が、補助配線のパターニングに用いられるエッチング液の浸透によりダメージを受ける。この結果、発光デバイスの発光効率が低下する。
 本開示の一態様は、上記問題点に鑑みなされたものであり、その目的は、補助配線のパターニングに用いられるエッチング液の浸透によるEL層のダメージを抑制することができる発光デバイスおよびその製造方法を提供することにある。
 上記の課題を解決するために、本開示の一態様に係る発光デバイスは、第1貫通口が設けられたバンクと、上記第1貫通口を塞ぐように上記バンク上に形成された下層電極と、上記下層電極の上方に形成された上層電極と、少なくとも発光層を含み、上記下層電極と上記上層電極との間に、少なくとも一部が上記下層電極と上記上層電極とにそれぞれ隣接して形成されたEL層と、上記第1貫通口における上記上層電極上に設けられ、屈折率が1.7よりも高い屈折率を有する第1屈折率層と、上記上層電極上に、上記上層電極に隣接して設けられた補助配線と、上記第1屈折率層よりも低い屈折率を有し、上記第1屈折率層および上記補助配線を覆うように上記上層電極上に設けられた第2屈折率層と、を備え、上記補助配線は、上記第1貫通口に対応して設けられた第2貫通口を有し、平面視で、上記補助配線における、上記第2貫通口を取り囲む周端部が、上記第1屈折率層の周端部を覆っている。
 上記の課題を解決するために、本開示の一態様に係る発光デバイスの製造方法は、本開示の一態様に係る上記発光デバイスの製造方法であって、上記第1貫通口が設けられたバンクを形成する工程と、上記第1貫通口を塞ぐように上記バンク上に形成された下層電極を形成する工程と、少なくとも発光層を含み、少なくとも一部が上記下層電極に隣接するEL層を形成する工程と、上記EL層上に、上記EL層に隣接して上記上層電極を形成する工程と、上記第1貫通口における上記上層電極上に、屈折率が1.7よりも高い上記屈折率を有する第1屈折率層を形成する工程と、上記上層電極上に、上記上層電極に隣接して上記補助配線を形成する工程と、上記上層電極上に、上記第1屈折率層よりも低い屈折率を有し、上記第1屈折率層および上記補助配線を覆うように上記第2屈折率層を形成する工程と、を含み、上記補助配線を形成する工程では、上記補助配線が上記第1貫通口に対応して設けられた上記第2貫通口を有し、平面視で、上記補助配線における上記第2貫通口を取り囲む周端部が上記第1屈折率層の周端部を覆うように、上記補助配線を形成する。
 本開示の上記一態様によれば、補助配線のパターニングに用いられるエッチング液の浸透によるEL層のダメージを抑制することができる発光デバイスおよびその製造方法を提供することができる。
実施形態1に係る表示装置の要部の概略構成の一例を示す平面図である。 実施形態1に係る表示装置を該表示装置の各サブ画素の補助配線上から見たときの該表示装置の要部の概略構成の一例を示す平面図である。 実施形態1に係る表示装置の要部の概略構成を示す断面図である。 実施形態1に係る表示装置における各サブ画素の第2電極と補助配線とを並べて示す平面図である。 実施形態1に係る表示装置における発光素子の各発光領域での積層構造の一例を模式的に示す図である。 実施形態1に係る表示装置の製造工程の一例を示すフローチャートである。 図6にステップS4で示す発光素子層の形成工程の一例を示すフローチャートである。 図7に示す発光素子層の要部の形成工程の一例を示す断面図である。 上層電極上に補助配線を形成する従来の方法を、実施形態1に係る表示装置の製造方法に適用したときの、発光素子層の要部の形成工程の一例を示す断面図である。 実施形態1に係る表示装置の発光素子層における発光領域内での光の光路を示す断面図である。 従来の発光素子における発光領域内での光の光路を示す断面図である。 実施形態2に係る表示装置の発光素子層の要部の概略構成を、発光領域内での光の光路と併せて示す断面図である。 実施形態3に係る表示装置を該表示装置のサブ画素の補助配線上から見たときの該表示装置の要部の概略構成の一例を示す平面図である。 実施形態3に係る表示装置におけるサブ画素の第2電極と補助配線とを並べて示す平面図である。 実施形態4に係る表示装置における各色の発光素子の各発光領域での積層構造の一例を模式的に示す図である。 実施形態4に係る表示装置における各色の発光素子の各発光領域での第2電極における、反射電極上のITOの層厚と光取り出し効率との関係を示すグラフである。 実施形態5に係る表示装置の発光素子層の要部の概略構成を、該発光素子層における発光領域内での光の光路と併せて示す断面図である。 実施形態6に係る表示装置の発光素子層の要部の概略構成を、該発光素子層における発光領域内での光の光路と併せて示す断面図である。
 〔実施形態1〕
 本開示の一実施形態について、図1~図11に基づいて説明すれば、以下の通りである。なお、以下では、本実施形態に係る発光デバイスが表示装置である場合を例に挙げて説明する。
 (表示装置の概略構成)
 図1は、本実施形態に係る表示装置1(発光デバイス)の要部の概略構成の一例を示す平面図である。
 図1に示すように、表示装置1は、複数のサブ画素SPを含む表示領域DA(画素領域)と、表示領域DAを取り囲むように表示領域DAの周囲に設けられた額縁領域NDAとを備えている。
 額縁領域NDAは非表示領域である。額縁領域NDAには、各サブ画素SPを駆動するための信号が入力される端子部TSが設けられている。なお、端子部TSには、例えば、IC(集積回路)チップ、FPC(フレキシブル印刷回路基板)等の、図示しない電子回路基板が設けられていてよい。
 表示領域DAには、一例として、複数のゲート配線GH、複数の発光制御線EM、および複数の初期化電位線ILを含む複数の配線が、行方向に伸びるように延設されている。また、表示領域DAには、一例として、複数の電源線PLおよび複数のソース配線SHを含む複数の配線が、列方向に伸びるように延設されている。サブ画素SPは、これらゲート配線GHとソース配線SHとの交差部にそれぞれ対応するように、例えばマトリクス状に複数設けられている。
 表示装置1は、サブ画素SPとして、例えば、赤色発光する、赤色(R)のサブ画素RSPと、緑色発光する、緑色(G)のサブ画素GSPと、青色発光する、青色(B)のサブ画素BSPとを有している。なお、本実施形態では、これらサブ画素RSP、サブ画素GSP、サブ画素BSPを特に区別する必要がない場合、これらを総称して単に「サブ画素SP」と称する。
 図1では、一例として、表示装置1が、これらRGBの3つの異なる色を呈する3つの各色のサブ画素SPで構成された画素Pを複数備え、これら複数の画素Pが、表示領域DAにマトリクス状に設けられている場合を例に挙げて図示している。また、図1では、一例として、RGBの各色のサブ画素SPが、ゲート配線GHの延伸方向に、この順に繰り返し並べて配列されるとともに、ソース配線SHの延伸方向に沿って、色毎に複数並べて配列されている場合を例に挙げて図示している。但し、上記例示は一例であり、表示装置1は、RGB以外のサブ画素SPを備えていてもよい。また、サブ画素SPの配列も上記配列に限定されない。
 図2は、本実施形態に係る表示装置1を、各サブ画素SPの補助配線38上から見たときの該表示装置1の要部の概略構成の一例を示す平面図である。
 表示装置1は、自発光型の表示装置である。図2に示すように、各サブ画素SPには、それぞれ自発光型の発光素子LEが形成されている。各発光素子LEには、バンク32および補助配線38で小孔形状に区切られた発光領域(小孔発光領域)ESが複数形成されている。各発光領域ESは、平面視で、非発光領域となるバンク32および補助配線38で互いに分離されている。このため、表示装置1は、各サブ画素SP内に、バンク32および補助配線38で囲まれた複数の発光領域ESを有する発光素子LEがそれぞれ設けられた構成を有している。
 本実施形態によれば、このように1つのサブ画素SP(言い換えれば、1つの発光素子LE)に、小孔形状の発光領域が複数設けられていることで、従来よりも表示装置1の輝度を向上させることができる。
 サブ画素RSPには、発光色が赤色の発光素子RLE(赤色発光素子)が設けられている。サブ画素GSPには、発光色が緑色の発光素子GLE(緑色発光素子)が設けられている。サブ画素BSPには、発光色が青色の発光素子BLE(青色発光素子)が設けられている。なお、同一のサブ画素SPに設けられた発光素子LEの発光領域ESの発光色は、何れも同一である。したがって、赤色のサブ画素RSPには、発光領域ESとして、発光色が赤色の発光領域RES(赤色発光領域)が複数設けられている。緑色のサブ画素GSPには、発光領域ESとして、発光色が緑色の発光領域GES(緑色発光領域)が複数設けられている。青色のサブ画素BSPには、発光領域ESとして、発光色が青色の発光領域BES(青色発光領域)が複数設けられている。このように、表示領域DAには、発光色が互いに異なる複数の発光素子LEにおける複数の発光領域ESが設けられている。
 なお、本実施形態では、発光素子RLE、発光素子GLE、発光素子BLEを特に区別する必要がない場合、これら発光素子RLE、発光素子GLE、発光素子BLEを総称して単に「発光素子LE」と称する。また、本実施形態では、発光素子RLE、発光素子GLE、発光素子BLEを特に区別する必要がない場合、これら発光領域RES、発光領域GES、発光領域BESを総称して、単に「発光領域ES」と称する。また、発光素子LEの各発光領域ESにおける各層についても、発光領域RESと発光領域GESと発光領域BESとで特に区別する必要がない場合、同様に総称するものとする。
 図3は、本実施形態に係る表示装置1の要部の概略構成を示す断面図である。なお、図3では、一例として、赤色発光する発光層を備えたEL層35Rが設けられた、表示装置1における、図2に示すA-A’線矢視断面に対応する断面を例に挙げて図示している。しかしながら、図2に示すA-A’線矢視断面と、B-B’線矢視断面と、C-C’線矢視断面とは、各断面における各発光素子LEが、それぞれ、互いに異なる色の光を発する発光層を備えていることを除けば、同じ断面構成を有している。このため、以下では、A-A’線矢視断面の概略構成を、A-A’線矢視断面と、B-B’線矢視断面と、C-C’線矢視断面とに共通する構成として、サブ画素SP(発光素子LE)毎に区別することなく説明する。
 図3に示すように、表示装置1は、アレイ基板2と、発光素子層3と、封止層4とを、この順に備えている。以下では、アレイ基板2から封止層4に向かう方向を上方向とし、その逆方向を下方向として説明する。また、以下では、比較対象の層よりも先のプロセスで形成されている層を「下層」と称し、比較対象の層よりも後のプロセスで形成されている層を「上層」と称する。なお、表示装置1における封止層4上には、図3に示すように、アプリケーションにより適宜選択された機能層5を備えていてもよい。
 アレイ基板2は、絶縁性基板21上に、薄膜トランジスタ層22が設けられた構成を有している。
 絶縁性基板21は、薄膜トランジスタ層22から機能層5までの各層を支持する支持体である。絶縁性基板21は、例えば、ガラス、石英、セラミックス等の無機材料からなる無機基板であってもよく、ポリエチレンテレフタレート、ポリイミド等の樹脂を主成分とする可撓性基板であってもよい。絶縁性基板21が可撓性基板である場合、絶縁性基板21は、ポリイミド膜等の樹脂膜(樹脂層)で構成されていてもよく、二層の樹脂膜とこれら樹脂膜で挟まれた無機絶縁膜とで構成されていてもよい。
 また、絶縁性基板21の表面には、水、酸素等の異物が薄膜トランジスタ層22および発光素子層3に侵入することを防ぐためのバリア層が設けられていてもよい。このようなバリア層は、例えば、CVD(化学気相成長)法により形成される、酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜、またはこれらの積層膜で構成することができる。
 表示装置1は、絶縁性基板21とは反対側(言い替えれば、発光素子層3における、後述する第3電極36側)から光を射出する、トップエミッション型の表示装置である。このため、使用する絶縁性基板21は特に限定されない。
 薄膜トランジスタ層22には、発光素子層3を制御するサブ画素回路および該サブ画素回路に接続する、前記ゲート配線GHおよびソース配線SHを含む複数の配線が形成されている。サブ画素回路は、表示領域DAに、各サブ画素SPに対応して、サブ画素SP毎に設けられている。サブ画素回路は、図2および図3に示す薄膜トランジスタTrを含む複数の薄膜トランジスタを備えている。これら複数の薄膜トランジスタは、前述したゲート配線GHおよびソース配線SH等の配線を含む複数の配線に電気的に接続されている。なお、これら薄膜トランジスタとしては、従来公知の構造を採用することができ、その構造は、特に限定されるものではない。
 薄膜トランジスタ層22の表面には、薄膜トランジスタ層22に設けられた、上記薄膜トランジスタTrを含む複数の薄膜トランジスタの表面を平坦化するように、これら複数の薄膜トランジスタを覆う平坦化膜221が設けられている。平坦化膜221は、例えば、ポリイミド、アクリル樹脂等の、塗布可能な有機絶縁材料によって構成することができる。
 発光素子層3は、上述した複数の発光素子LEを備えている。また、発光素子層3には、各発光素子LEにおける、上述した複数の発光領域ESが設けられている。これら発光領域ESは、上述したように、画素単位で見れば、発光領域RES、発光領域GES、発光領域BESを含む。なお、本実施形態では、上述したように、同一のサブ画素SP内に、発光色が同じ複数の発光領域ESを備えている。
 発光素子層3は、第1電極31、バンク32(壁体)、第2電極33、エッジカバー34、EL層35、第3電極36、高屈折率材料層37、補助配線38(補助電極)、および低屈折率材料層39を、薄膜トランジスタ層22側からこの順に備えている。
 発光素子LEは、各発光領域ESに、それぞれ、第2電極33と、少なくとも発光層を含むEL層35と、第3電極36と、高屈折率材料層37(第1屈折率層)と、低屈折率材料層39(第2屈折率層)と、を含む。なお、本実施形態では、第2電極33と第3電極36との間の層を総称して、EL層35と称する。
 第1電極31は、各サブ画素回路における薄膜トランジスタTrとの接続電極である。第1電極31は、図2および図3に示すように、平坦化膜221上に、例えば、平面視で、対応するサブ画素SP全体(言い換えれば、サブ画素領域全体)を覆うように、サブ画素SP毎に島状に形成されている。各サブ画素SPにおける第1電極31は、それぞれ、平坦化膜221にサブ画素SP毎に設けられたコンタクトホールCHを介して、ソース配線SHと接続された、自サブ画素SPの薄膜トランジスタTrのソース電極SEと接続(電気的に接続)されている。
 また、平坦化膜221上には、発光領域ESを形成させる膜として、第1電極31の一部を露出させる開口部32a(第1貫通口)を有するバンク32が、第1電極31を覆って形成されている。
 バンク32は、例えば、ポリイミド、アクリル樹脂等の、感光性樹脂からなる有機絶縁膜である。
 本実施形態に係るバンク32には、図2および図3に示すように、貫通口(第1貫通口)として、傾斜した開口側壁32a1を有する例えば小孔形状の開口部32a(貫通孔、クレータ)が複数設けられている。本実施形態では、図2に示すように、1つのサブ画素SP内に、上記小孔形状の開口部32aが複数設けられている。
 開口部32aは、その開口サイズ(直径)が下側ほど小さくなるように形成されていることが望ましい。したがって、開口部32aの内壁である、該開口部32aを囲む開口側壁32a1は、断面視で逆テーパ状の開口部32aが形成されるように、開口部32aの開口サイズが下側ほど小さくなるように傾斜していることが望ましい。言い換えれば、開口部32aの開口側壁32a1は、開口部32aの開口サイズが下側ほど小さくなるようなテーパ状の傾斜面(つまり、逆テーパ状の傾斜面)を有していることが好ましい。
 図3に示すように、バンク32は、上記傾斜面(言い換えれば、傾斜した開口側壁32a1)と、該バンク32の下面(底面)とがなす角度(傾斜角度)をθ(°)とすると、θが、15°≦θ≦40°であることが好ましく、20°≦θ≦30°であることがより好ましい。
 また、図3に示すようにバンク32の下側(下端側)の開口サイズ(直径)をφ1(μm)とすると、φ1は、10μm≦φ1≦20μmであることが好ましく、12μm≦φ1≦15μmであることがより好ましい。また、バンク32の上側(上端側)の開口サイズ(直径)をφ2(μm)とすると、φ2は、12μm≦φ2≦65μm(但し、φ2>φ1)であることが好ましく、18μm≦φ2≦32μm(但し、φ2>φ1)であることがより好ましい。
 なお、本実施形態において、バンク32の上側(上端側)とは、バンク32における、第2電極33側(つまり、第2電極33形成面側)を示す。また、バンク32の下側(下端側)とは、その反対側(第2電極33側とは反対側)、つまり、バンク32の絶縁性基板21側を示す。また、バンク32の下側(下端側)の開口サイズとは、バンク32の開口部32aの下端側の開口径を示し、バンク32の上側(上端側)の開口サイズとは、バンク32の開口部32aの上端側の開口径を示す。
 また、図3に示すように、コンタクトホールCHおよび開口部32a以外の部分におけるバンク32の高さをh(μm)とすると、hは、1μm≦h≦4μmであることが好ましく、2μm≦h≦3μmであることがより好ましい。なお、コンタクトホールCHおよび開口部32a以外の部分におけるバンク32の高さは、バンク32における、開口部32aの上端と下端との間の高さ(厚み)に等しい。
 第2電極33は、発光素子LEにおける、EL層35を挟持する一対の電極のうちの下層電極である。第2電極33は、バンク32上に、各サブ画素SP内に位置するバンク32の各開口部32aを、それらの開口側壁32a1の傾斜面も含めて覆うように、バンク32の表面に沿って形成されている。
 これにより、第2電極33は、上記開口側壁32a1上に、該開口側壁32a1に沿って形成された、テーパ状の傾斜面を有している。
 また、第2電極33は、バンク32の各開口部32aで、これら開口部32aから露出する第1電極31の一部に接触することで、該第1電極と接続(電気的に接続)されている。このため、第2電極33は、第1電極31を介して、ソース配線SHと接続された薄膜トランジスタTrのソース電極SEと電気的に接続されている。
 第2電極33は、島状電極(サブ画素電極)として、図2に示すように、各サブ画素SPにおける第1電極31の一部と重畳するように、例えば、サブ画素SP毎に島状に形成されている。このため、第1電極31および第2電極33は、各サブ画素SP内における各発光領域ESに共通して設けられており、それぞれ、各サブ画素SP(言い換えれば、各発光素子LE)に1つ設けられている。
 図4は、本実施形態に係る表示装置1における各サブ画素SPの第2電極33と補助配線38とを並べて示す平面図である。なお、図4では、第2電極33の凹部33a(トレンチ部)および補助配線38の開口部38aと、バンク32の開口部32aとの関係を示すため、開口部32aを点線で示している。
 本実施形態では、第2電極33は、図2および図4に示すように、バンク32の開口形状に沿った凹部33aを複数有し、平面視で例えば矩形状に形成されている。第2電極33は、凹部33aの底面において、バンク32の開口部32aから露出する第1電極31と接触している。
 第2電極33は、バンク32の各開口部32aに対応して開口部34a(第3貫通口)が設けられた、複数の開口部34a(第3貫通口)を有するエッジカバー34で覆われている。エッジカバー34は、第2電極33が設けられたバンク32上に、該バンク32の上面、並びに、第2電極33における、バンク32の上面および開口側壁32a1上に位置する部分を覆うように形成されている。第2電極33における、凹部33aの底面は、エッジカバー34で覆われておらず、エッジカバー34の開口部34aから露出している。
 エッジカバー34は、バンク32の開口部32aの上端でEL層35が薄くなったり電界集中が起こったりすることで、各発光領域ESにおける第2電極33と第3電極36とが短絡することを防止するための絶縁層である。
 エッジカバー34の材料には、例えば、窒化ケイ素膜、酸化ケイ素膜等の無機絶縁膜や、ポリイミド、アクリル樹脂等の、感光性樹脂からなる有機絶縁膜が用いられる。
 本実施形態では、図3に示すように、エッジカバー34に、第2電極33における、バンク32の上面および開口側壁32a1上に位置する部分を覆い、凹部33aの底面を露出させる開口部34aを形成する。このため、エッジカバー34の各開口部34aの開口サイズ(直径)は、バンク32の開口部32aの下端側の開口径に大凡等しい。
 したがって、本実施形態に係るエッジカバー34の開口サイズ(直径)は、10μm以上、20μm以下であることが好ましく、12μm以上、15μm以下であることがより好ましい。
 本実施形態に係る表示装置1は、トップエミッション型の表示装置であり、光の取出し面側の電極である第3電極36は透光性を有している。そして、図3に示すように第3電極36上に設けられた補助配線38は、図4に示すように、第2電極33と同じ外形を有し、各開口部32aに対応して開口部38a(第2貫通口)が設けられている。
 本実施形態では、図3に示すように、エッジカバー34は、第2電極33における、開口側壁32a1上に位置する部分を覆っている。このため、本実施形態では、エッジカバー34に、透光性を有する絶縁性のエッジカバーを使用することが望ましい。これにより、第2電極33の傾斜面で反射された光を、開口側壁32a1上に設けられた、第2電極33の傾斜面を覆うエッジカバー34を介して外部に取り出すことができる。
 また、これにより、本実施形態では、EL層35が平面視で補助配線38により覆われていない部分(言い換えれば、補助配線38の開口部32a内の領域)が、各サブ画素SP(言い換えれば、各発光素子LE)の発光領域ESとなる。
 なお、本実施形態では、上述したように、第2電極33における、バンク32の上面および開口側壁32a1上に位置する部分がエッジカバー34により覆われている。このため、EL層35における、第2電極33の凹部33aの底面上の部分は、第2電極33と第3電極36とにそれぞれ接しているが、開口側壁32a1上の部分は、第2電極33とは接していない。このため、EL層35は、その一部が、第2電極33と第3電極36とに隣接して設けられており、第2電極33における、開口側壁32a1上の部分は、電極ではなく、反射層として機能する。このため、EL層35における開口側壁32a1上の部分は、発光しておらず、EL層35が、第2電極33と第3電極36とに隣接して設けられている部分(本実施形態では、第2電極33の凹部33aの底面上の部分)が、EL層35における発光層の発光領域となる。しかしながら、上述したように、第2電極33における、開口側壁32a1上の部分が反射層として機能することで、発光層から発せられて反射した光は、平面視で、開口側壁32a1上の部分からも取り出すことができる。したがって、本開示では、発光層の発光領域であるか否かに拘らず、発光素子LEが外部に光を発する領域を、各サブ画素SP(言い換えれば、各発光素子LE)の発光領域ESと称する。
 なお、エッジカバー34の厚みは、第2電極33を第3電極36から絶縁することができる厚みに形成されていれば、特に限定されない。エッジカバー34は、例えば、従来公知の絶縁層やエッジカバーと同様の厚みに設定することができるが、第3電極36の段切れを抑制するために、絶縁可能な範囲内で薄く形成することが好ましい。
 第3電極36は、発光素子LEの上層電極である。第3電極36は、全サブ画素SPに共通する共通電極として、複数のサブ画素SPが形成されたサブ画素領域にベタ状に形成されている。
 第2電極33および第3電極36は、一方がアノード(陽極)であり、他方がカソード(陰極)である。アノードは、電圧が印加されることにより、正孔(ホール)をEL層35に供給する電極である。カソードは、電圧が印加されることにより、電子をEL層35に供給する電極である。
 本実施形態では、第3電極36に、透光性を有する透光性電極が使用され、第2電極33に、光反射性を有するいわゆる反射電極が使用される。
 第3電極36には、高屈折率材料層37を支持するために、例えば、ITO(酸化インジウムスズ)からなる透光性電極が好適に用いられる。
 補助配線38は、このように透明導電膜からなる第3電極36を低抵抗化し、IR(電流-配線抵抗)ドロップを図るために、第3電極36上に、該第3電極36の一部に接して島状に形成されている。このため、補助配線38は、第3電極36と同一の電位を有している。
 補助配線38は、金属配線である。補助配線38には、第3電極36よりも導電性が高い、Ag(銀)、Ag合金等の、金属材料が用いられる。
 第2電極33には、例えば、Ag、Al(アルミニウム)等の金属、それら金属を含む合金、等の光反射性材料からなる反射電極が用いられる。なお、第2電極33は、透光性材料と光反射性材料とを積層することで反射電極としてもよい。一例として、本実施形態では、第2電極33として、例えば、Agを含むAg合金とITOとを下層側からITO/Ag合金/ITOの順に積層してなる積層体、AgとITOとを下層側からITO/Ag/ITOの順に積層してなる積層体、AlとIZO(酸化インジウム亜鉛)とを下層側からAl/IZOの順に積層してなる積層体、等からなる反射電極を使用する。
 第1電極31は、透光性電極であってもよく、反射電極であってもよい。第1電極31に用いられる透光性電極としては、例えば、ITO、IZO、AgNW(銀ナノワイヤ)、MgAg(マグネシウム-銀)合金の薄膜、Agの薄膜等からなる透光性電極が挙げられる。また、第1電極31に用いられる反射電極としては、上記例示の光反射性材料からなる反射電極が挙げられる。なお、第1電極31でも、第2電極33同様、透光性材料と光反射性材料とを積層することで反射電極としてもよい。
 EL層35は、第2電極33における、凹部33aの底面、および、エッジカバー34で覆われた、凹部33aの傾斜面を覆うように、第2電極33の表面およびエッジカバー34の表面の一部に沿って島状に形成されている。
 これにより、EL層35は、第2電極33の傾斜面を覆うエッジカバー34の傾斜面上に、該傾斜面に沿って形成された、テーパ状の傾斜面を有している。
 第3電極36は、このEL層35の傾斜面も含めてEL層35の表面を覆うように、EL層35およびエッジカバー34上に、これらEL層35およびエッジカバー34の表面に沿って形成されている。
 これにより、第3電極36は、EL層35の傾斜面上に、該傾斜面に沿って形成された、テーパ状の傾斜面を有している。
 このため、第2電極33、EL層35、および第3電極36は、それぞれ、バンク32の開口部32a内に、該開口部32aの開口側壁32a1の形状に追従した、テーパ状の側壁(内壁、傾斜面)を有する凹部(トレンチ部)を有している。EL層35には、上記凹部として、凹部35aが設けられている。第3電極36には、上記凹部として、凹部36aが設けられている。
 発光素子LEは、例えば、QLED(量子ドット発光ダイオード)であってもよいし、OLED(有機発光ダイオード)であってもよい。発光素子LEがQLEDである場合、発光層には、発光材料としてQD(量子ドット)を含むQD発光層(量子ドット発光層)が用いられる。発光素子LEがOLEDである場合、発光層には、発光材料として有機発光材料を用いた有機発光層が用いられる。
 発光素子LEがQLEDである場合、アノードとカソードとの間の駆動電流によって正孔と電子とが発光層内で再結合し、これによって生じたエキシトンが、QDの伝導帯準位から価電子帯準位に遷移する過程で光が放出される。発光素子LEがOLEDである場合、アノードとカソードとの間の駆動電流によって正孔と電子とが発光層内で再結合し、これによって生じたエキシトンが基底状態に遷移する過程で光が放出される。但し、発光素子LEは、OLED、QLED以外の発光素子(例えば無機発光ダイオード等)であってもよい。
 なお、EL層35は、発光層のみからなる単層型であってもよいし、発光層以外の機能層を含む多層型であってもよい。EL層35は、発光層以外に、例えば、HIL(正孔注入層)、HTL(正孔輸送層)、ETL(電子輸送層)、EIL(電子注入層)のうち少なくとも一層を含んでいてもよい。
 発光素子LEがQLEDである場合、HIL、HTL、ETL、EILは、それぞれ有機材料により形成されてもよいし、無機材料により形成されてもよい。発光素子LEがOLEDである場合、HIL、HTL、ETL、EILには、例えば、それぞれ有機材料が用いられる。
 図5は、本実施形態に係る表示装置1における発光素子LEの各発光領域ESでの積層構造の一例を模式的に示す図である。図5では、表示装置1が、コンベンショナル構造を有している場合を例に挙げて図示している。この場合、第2電極33が島状にパターン形成されたアノード(パターン陽極)であり、第3電極36が全サブ画素SPに共通して設けられたカソード(共通陰極)である。
 また、図5に示す例では、第2電極33と第3電極36との間には、EL層35として、第2電極33側から、HIL351、HTL352、EML353、ETL354が、この順に形成されている。なお、上記積層順は、上述したように第2電極33をアノードとし、第3電極36をカソードとしたものである。表示装置1は、インバーテッド構造を有していてもよく、第2電極33がカソードであり、第3電極36がアノードであってもよい。この場合、EL層35の積層順は、図4とは反転する。
 なお、以下では、発光素子LEがQLEDであり、EL層35が、発光材料としてナノサイズのQDを含むQD発光層を備えた、ナノLED(発光ダイオード)層である場合を例に挙げて説明する。
 QLEDは、発光材料であるQDが有する狭小化された発光特性を利用することから、従来OLEDで適用される、反射電極と半透過電極によるマイクロキャビティ効果による発光スペクトルの狭小化を必要としない。このため、上層電極である第2電極33に透明電極を用いることができる。また、発光材料であるQDが無機材料であることから、プロセス耐性が高く、発光層形成工程後に補助配線38のパターニングプロセスを行うことができる。
 しかしながら、本実施形態はこれに限定されるものではなく、上述したように、発光素子LEは、OLEDであってもよく、無機発光ダイオードであってもよい。
 HIL351は、正孔輸送性を有し、第2電極33からEML353への正孔の注入を促進する。HIL351には、公知の正孔輸送性材料を用いることができる。HIL351に用いられる正孔輸送性材料としては、例えば、ポリ(3,4-エチレンジオキシチオフェン)(PEDOT)とポリスチレンスルホン酸(PSS)との複合物(略称「PEDOT:PSS」)、NiO(酸化ニッケル)、CuSCN(チオシアン酸銅)等が挙げられる。これら正孔輸送性材料は、一種類のみを用いてもよく、適宜二種類以上を混合して用いてもよい。これら正孔輸送性材料のなかでも、後述するEML353のパターニングプロセスに対する耐性が高いことから、HIL351に用いられる正孔輸送性材料は、NiOナノ粒子を含んでいることが、より望ましい。
 HTL352は、正孔輸送性を有し、HIL351から注入された正孔をEML353に輸送する。HTL352には、公知の正孔輸送性材料を用いることができる。HTL352に用いられる正孔輸送性材料としては、例えば、ポリ[(9,9-ジオクチルフルオレニル-2,7-ジイル)-co-(4,4’-(N-4-sec-ブチルフェニル))ジフェニルアミン)](略称「TFB」)、ポリ[N,N’-ビス(4-ブチルフェニル)-N,N’-ビス(フェニル)-ベンジジン](略称「p-TPD」)、ポリビニルカルバゾール(略称「PVK」)等が挙げられる。これら正孔輸送性材料は、一種類のみを用いてもよく、適宜二種類以上を混合して用いてもよい。
 ETL354は、電子輸送性を有し、第3電極36からEML353に電子を輸送する。ETL354には、公知の電子輸送性材料を用いることができる。ETL354に用いられる電子輸送性材料としては、例えば、ZnO(酸化亜鉛)、MgZnO(酸化亜鉛マグネシウム)等が挙げられる。これら電子輸送性材料は、一種類のみを用いてもよく、適宜二種類以上を混合して用いてもよい。
 EML353は、第2電極33(アノード)から輸送された正孔と、第3電極36(カソード)から輸送された電子との再結合が発生することにより光を発する発光層である。
 発光素子LEがQLEDである場合、EML353には、上述したように、発光材料としてQDを含むQD発光層が用いられる。
 QDは、特に限定されるものではなく、公知の各種QDを用いることができる。上記QDは、例えば、Cd(カドミウム)、S(硫黄)、Te(テルル)、Se(セレン)、Zn(亜鉛)、In(インジウム)、N(窒素)、P(リン)、As(ヒ素)、Sb(アンチモン)、Al(アルミニウム)、Ga(ガリウム)、Pb(鉛)、Si(ケイ素)、Ge(ゲルマニウム)、Mg(マグネシウム)からなる群より選択される少なくとも一種の元素で構成されている半導体材料を含んでいてもよい。また、上記QDは、二成分コア型、三成分コア型、四成分コア型、コアシェル型またはコアマルチシェル型であってもよい。
 なお、前述したように、サブ画素RSPには、発光領域ESとして、発光領域RESが設けられる。発光領域RESには、EL層35(この場合、EL層35R)として、発光材料に赤色QDを用いたEML353を備えたEL層35が形成される。また、サブ画素GSPには、発光領域ESとして、発光領域GESが設けられる。発光領域GESには、EL層35として、発光材料に緑色QDを用いたEML353を備えたEL層35が形成される。サブ画素BSPには、発光領域ESとして、発光領域BESが設けられる。発光領域BESには、EL層35として、発光材料に青色QDを用いたEML353を備えたEL層35が形成される。
 同一のサブ画素SP(言い換えれば、同一の発光素子LE)に設けられた発光領域ESの発光色は、何れも同一である。したがって、同一のサブ画素SPは、同種のQDを備えている。
 このため、EML353は、各開口部32aに対応して、発光領域ES毎に島状に形成されていてもよく、サブ画素SP毎に島状に形成されていてもよい。
 何れにしても、発光領域ESは、上述したように、バンク32の開口部32aにそれぞれ対応して形成されており、本実施形態では、バンク32は、各サブ画素SP内に、複数の開口部32aを有している。このため、同じサブ画素SP内における開口部32aには、何れも、同じ発光色を有するEML353が形成される。
 なお、EL層35に含まれる、EML353以外の層は、それぞれ、発光領域ES毎に島状に形成されていてもよく、サブ画素SP毎に島状に形成されていてもよく、全サブ画素SPに共通してベタ状に形成されていてもよい。図3では、一例として、EL層35における各層が、何れも、サブ画素SP毎に島状に形成されている場合を例に挙げて図示している。
 高屈折率材料層37および低屈折率材料層39は、EML353から発せられる光を屈折させる光学層として機能するとともに、第3電極36を保護する保護層として機能する。
 また、高屈折率材料層37は、バンク32の開口部32aにおける第3電極36の凹部36aを充填する充填材として機能するとともに、補助配線38のパターニング時のエッチング液からEL層35を保護する保護層としても機能する。
 高屈折率材料層37は、第3電極36上における、バンク32の開口部32aに対応する位置に、該バンク32の開口部32aにおける上記凹部36aを埋めるように形成されている。言い換えれば、高屈折率材料層37は、第2電極33、EL層35、および第3電極36が形成された、バンク32の開口部32a内に、該開口部32a内(厳密には、第3電極36の凹部36a内)を埋めるように形成されている。
 このように高屈折率材料層37が開口部32a内(厳密には、第3電極36の凹部36a内)を埋めるように形成されていることで、バンク32の開口側壁32a1の傾斜面を覆う第2電極33で反射された光を効率良く外部に取り出すことができる。
 補助配線38は、第3電極36上に、上記凹部36aにおける高屈折率材料層37の周端部を覆うように該高屈折率材料層37に隣接して形成されている。前述したように、補助配線38は、複数の開口部38aを備えている。これら開口部38aは、バンク32の各開口部32aに対応して設けられている。言い換えれば、これら開口部38aは、第3電極36の各凹部36aに対応して設けられており、各凹部36aに設けられた高屈折率材料層37を、各開口部38aから露出させるようになっている。
 図4に示すように、開口部38aは、平面視で、凹部36aよりも一回り小さく形成されている。このため、補助配線38は、凹部36a内を埋めるように島状に形成された高屈折率材料層37上に開口端(外縁)を有する開口部38を有している。補助配線38は、
図3に示すように、島状に形成された高屈折率材料層37の周端部に、該補助配線38における、開口部38aを取り囲む領域(周端部)が重畳するように形成されている。該補助配線38における、開口部38aを取り囲む周端部は、高屈折率材料層37の周端部に乗り上げている。言い換えれば、補助配線38は、平面視で、該補助配線38における、開口部38aを取り囲む周端部が、高屈折率材料層37の周端部を覆っている。このため、本実施形態では、補助配線38は、該補助配線38における、開口部38aを囲む周端部の下面が、高屈折率材料層37の周端部の上面と接している。
 なお、ここで、高屈折率材料層37の周端部とは、凹部36aを埋めるように島状に形成された高屈折率材料層37の端部(周縁部分)を示す。また、補助配線38における、開口部38aを取り囲む周端部とは、補助配線38における、開口部38aを取り囲む、開口部38a側の端部を示す。
 本実施形態によれば、上記EL層35が、第3電極36を介して高屈折率材料層37で覆われていることで、補助配線38のパターニング時にエッチング液がEL層35に浸透することを抑制あるいは防止することができる。また、上述したように、補助配線38における、開口部38aを取り囲む周端部が、高屈折率材料層37の周端部を覆っているので、高屈折率材料層37の周端部からの上記エッチング液の浸透も抑制あるいは防止することができる。このため、本実施形態によれば、補助配線38のパターニング時のエッチング液がEL層35に浸透してEL層35にダメージを与えることを抑制あるいは防止することができる。したがって、本実施形態によれば、補助配線38の形成による第3電極36の低抵抗化と、光取り出し効率の改善とを、両立することができる。
 図4に示すように、平面視での、補助配線38における、開口部38aを取り囲む周端部と、高屈折率材料層37の周端部との重なり幅をd(μm)とすると、dは、0.5μm以上(但し、φ2>2×d)であることが好ましい。また、dは、1.0μm以上(但し、φ2>2×d)であることがより好ましい。これにより、補助配線38のパターニング時のエッチング液がEL層35に浸透してEL層35にダメージを与えることを、より効果的に抑制することができる。
 なお、dは、平面視で、補助配線38における、開口部38aを取り囲む周端部が高屈折率材料層37の周端部を覆っている部分における、高屈折率材料層37の一端と開口部38aの開口端との最短距離で示される。
 また、第3電極36の凹部36aの側壁36a1(傾斜面)の上端と下端との平面視での最短距離をD(μm)とすると、d<Dであることが好ましく、d≦1/4×Dであることがより好ましい。なお、Dは、(φ2-φ1)/2に略等しい。したがって、Dは、(φ2-φ1)/2と言い換えることができる。d<Dとすることで、平面視で開口側壁32a1上における、補助配線38で覆われていない領域から、該領域に設けられた第2電極33で反射させた光を、正面方向に取り出すことができる。これにより、開口側壁32a1上の反射層としての第2電極33を効率的に利用することができる。
 また、本実施形態において、Dは、1μm≦D≦22.5μmであることが好ましく、3μm≦D≦8.5μmであることがより好ましい。したがって、dは、具体的には、d<5.6μmであることが好ましく、d≦2.1μmであることがより好ましい。
 また、図3および図4に示すように補助配線38の開口部38aの開口サイズ(直径)をφ3(μm)とすると、φ3は、φ3<φ2である。具体的には、φ3は、17μm≦φ3≦54μm(但し、φ3<φ2)であることが好ましく、19μm≦φ3≦28μm(但し、φ3<φ2)であることがより好ましい。
 開口部38aの開口端は、平面視で、バンクの開口部32aの下端よりも外側、つまり、第3電極36の凹部36aの側壁36a1(傾斜面)の上端と下端との間に位置することになる。このため、平面視で開口側壁32a1上における、補助配線38で覆われていない領域から、該領域に設けられた第2電極33で反射させた光を、正面方向に取り出すことができる。したがって、開口側壁32a1上の反射層としての第2電極33を効率的に利用することができる。
 なお、混色を防止するために、高屈折率材料層37は、バンク32の開口部32a毎に島状に形成されていることが望ましい。
 バンクの開口部32aの下端上の高屈折率材料層37の厚みは、1.0μm以上であることが望ましく、2μm以上であることがより望ましい。一方、高屈折率材料層37の厚みが厚すぎると、高精細化が困難なことから、上記H2は、4μm以下であることが望ましく、3μm以下であることがより望ましい。
 低屈折率材料層39は、第3電極36上に、高屈折率材料層37および補助配線38を覆うように、これら第3電極36、高屈折率材料層37、および補助配線38に隣接して形成されている。低屈折率材料層39は、第3電極36および補助配線38を保護するため、第3電極36および補助配線38全体を覆うように、全サブ画素SPに共通して設けられた共通層である。
 高屈折率材料層37は、低屈折率材料層39の屈折率よりも屈折率が高い材料で形成される。これにより、高屈折率材料層37に入射した光の一部を低屈折率材料層39との界面で反射させてバンク32上に形成されている反射面に導くことができ、正面方向の輝度向上に寄与できる。つまり、本実施形態によれば、このように高屈折率材料層37を設けることで、開口側壁32a1上の反射層としての第2電極33を効率的に利用することができる。
 一方、低屈折率材料層39は、高屈折率材料層37の屈折率よりも屈折率が低い材料で形成される。このように上記開口部32a内に高屈折率材料層37が形成されているとともに低屈折率材料層39が高屈折率材料層37上に該高屈折率材料層37に隣接して形成されていることで、高屈折率材料層37と低屈折率材料層39との界面で、EML353からの光を全反射させ、上記開口部32aの開口側壁32a1の傾斜面に向かわせて、その導光成分を、光取り出し方向(正面方向)から取り出すことができる。
 高屈折率材料層37の屈折率は、低屈折率材料層39の屈折率よりも高ければ特に限定されるものではないが、1.7以上であることが望ましく、1.8以上であることがより望ましい。なお、高屈折率材料層37の屈折率は、低屈折率材料層39の屈折率との屈折率差を大きくすることができればできるだけよく、その下限は特に限定されるものではない。しかしながら、屈折率を向上させるための添加物を多く含むと、パターニング性能が低下する懸念がある。このため、高屈折率材料層37の屈折率は、2.0以下であることが望ましい。
 上記高屈折率材料層37の形成に用いられる高屈折率材料としては、例えば、アクリル系樹脂、シロキサン系樹脂、および、それらの樹脂に酸化物を添加した材料からなる群より選ばれる少なくとも一種の有機絶縁材料が挙げられる。
 低屈折率材料層39の屈折率は、高屈折率材料層37の屈折率よりも低ければ特に限定されるものではないが、1.4以下であることが望ましく、1.3以下であることがより望ましい。なお、低屈折率材料層39の屈折率は、高屈折率材料層37の屈折率との屈折率差を大きくすることができればできるだけよく、その上限は特に限定されるものではない。しかしながら、屈折率を低下させるために空隙を増加させると、信頼性の懸念が生じる。このため、低屈折率材料層39の屈折率は、1.2以上であることが望ましい。
 上記低屈折率材料層39の形成に用いられる低屈折率材料としては、例えば、シロキサン系樹脂等が挙げられる。なお、高屈折率材料層37と同様に、低屈折率材料層39も、一種類のみを用いてもよく、適宜二種類以上を組み合わせて用いてもよい。なお、本開示において、屈折率とは、可視光領域における絶対屈折率を示す。
 また、高屈折率材料層37および低屈折率材料層39は、それぞれ単層であってもよく、積層構造を有していてもよい。なお、低屈折率材料層39の厚みは、特に限定されない。
 封止層4は、発光素子層3への水、酸素等の異物の浸透を防ぐ層である。図3に示すように、封止層4は、例えば、上記低屈折率材料層39を覆う無機封止膜41と、無機封止膜41よりも上層の有機バッファ膜42と、有機バッファ膜42よりも上層の無機封止膜43と、を含む。
 無機封止膜41および無機封止膜43は、透光性無機絶縁膜であり、例えば、CVD法によって形成された、酸化シリコン膜、窒化シリコン膜等の無機絶縁膜で構成することができる。有機バッファ膜42は、平坦化効果のある透光性有機絶縁膜であり、アクリル等の塗布可能な有機材料によって構成することができる。有機バッファ膜42は、例えばインクジェット塗布によって形成することができるが、液滴を止めるための図示しないバンクを、額縁領域NDAに設けてもよい。
 なお、薄膜トランジスタ層22、第2電極33、EL層35、第3電極36、および封止層4の材料並びに厚みは、特に限定されるものではなく、従来と同様に設定することができる。
 封止層4上には、アプリケーションにより適宜選択された機能層5が形成される。機能層5は、例えば、光学補償機能、タッチセンサ機能、保護機能のうち少なくとも1つの機能を有する機能フィルムであってもよく、タッチパネル、偏光板、カバーガラス等のガラス基板であってもよい。
 (表示装置1の製造方法)
 次に、上記表示装置1の製造方法について説明する。
 図6は、本実施形態に係る表示装置1の製造工程の一例を示すフローチャートである。
 表示装置1としてフレキシブルな表示装置を製造する場合、図6に示すように、まず、図示しない透光性の支持基板(例えば、マザーガラス)上に、絶縁性基板21となる樹脂層を形成する(ステップS1)。次いで、バリア層を形成する(ステップS2)。次いで、薄膜トランジスタ層22を形成する(ステップS3)。次いで、発光素子層3を形成する(ステップS4)。次いで、封止層4を形成する(ステップS5)。次いで、封止層4上に、図示しない、保護用の上面フィルムを一次的に貼り付ける(ステップS6)。次いで、レーザ光の照射等によって支持基板を樹脂層から剥離する(ステップS7)。次いで、樹脂層の下面に図示しない下面フィルムを貼り付ける(ステップS8)。次いで、下面フィルム、樹脂層、バリア層、薄膜トランジスタ層22、発光素子層3、封止層4、上面フィルムを含む積層体を分断し、複数の個片を得る(ステップS9)。次いで、得られた個片から上面フィルムを剥離した後(ステップS10)、機能層5として機能フィルムを貼り付ける(ステップS11)。次いで、複数の画素P(複数のサブ画素SP)が形成された表示領域DAよりも外側(額縁領域NDA)の一部(端子部TS)に図示しない電子回路基板(例えば、ICチップ、FPC等)を実装する(ステップS12)。なお、ステップS1~S12は、表示装置の製造装置(ステップS1~S5の各工程を行う成膜装置を含む)が行う。
 なお、上面フィルムは、上述したように封止層4上に貼り付けられ、支持基板を剥離したときの支持材として機能する。上面フィルムとしては、PET(ポリエチレンテレフタレート)フィルム等が挙げられる。下面フィルムは、支持基板を剥離した後に樹脂層の下面に貼り付けることで柔軟性に優れた表示装置1を実現するための、例えばPETフィルムである。なお、樹脂層およびバリア層としては、前述した通りである。
 なお、上記説明では、フレキシブルな表示装置1の製造方法について説明したが、非フレキシブルな表示装置1を製造する場合は、一般的に、樹脂層の形成、基材の付け替え等が不要である。このため、非フレキシブルな表示装置1を製造する場合、例えば、ガラス基板上にステップS2~S5の積層工程を行い、その後、ステップS9に移行する。
 図7は、図6にステップS4で示す発光素子層3の形成工程の一例を示すフローチャートである。
 発光素子層3の形成工程では、図7に示すように、まず、薄膜トランジスタ層22上に、第1電極31を形成する(ステップS21)。次いで、バンク32を形成する(ステップS22)。次いで、第2電極33を形成する(ステップS23)。次いで、エッジカバー34を形成する(ステップS24)。次いで、HIL351(正孔注入層)を形成する(ステップS25)。次いで、HTL352(正孔輸送層)を形成する(ステップS26)。次いで、EML353(発光層)を形成する(ステップS27)。次いで、ETL354(電子輸送層)を形成する(ステップS28)。次いで、第3電極36を形成する(ステップS29)。次いで、高屈折率材料層37を形成する(ステップS30)。次いで、補助配線38を形成する(ステップS31)。次いで、低屈折率材料層39を形成する(ステップS31)。
 図8は、図7に示す発光素子層3の要部の形成工程の一例を示す断面図である。図8は、図7に示すステップS29~S31の工程を示している。なお、図8では、図示の便宜上、HIL351、HTL352、EML353、ETL354の個別の図示を省略し、それらをまとめて、EL層35として図示している。
 なお、第1電極31、第2電極33、および第3電極36は、例えば、スパッタリング法あるいは真空蒸着法等の物理的気相成長法(PVD)、スピンコート法、インクジェット法等により形成することができる。
 また、バンク32およびエッジカバー34は、例えば、スパッタリング法あるいは真空蒸着法等のPVD、スピンコート法、インクジェット法等で堆積させた絶縁材料からなる層を、フォトリソグラフィ法等によりパターニングすることで、所望の形状に形成することができる。
 本実施形態では、図8にS29で示すように、バンク32が、第1電極31を露出させる開口部32aを有するとともに、開口部32aが、テーパ状の傾斜面を有する開口側壁32a1を有するように、バンク32を形成する。そして、上記開口部32aの開口側壁32a1に沿った傾斜面をそれぞれ有するように、凹部33aを有する第2電極33、開口部34aを有するエッジカバー34a、凹部35aを有するEL層35、凹部36aを有する第3電極36を、順に形成する。
 なお、HIL351、HTL352、ETL354の成膜には、例えば、スパッタリング法あるいは真空蒸着法等のPVD、スピンコート法、インクジェット法等が用いられる。
 EML353が上述したようにQD発光層である場合、例えば、まず、下地層(図5に示す例ではHIL351)上の、被QD発光層形成領域以外の領域(形成対象のQD発光層の非形成領域)に、リフトオフ用のテンプレートを形成する。次いで、上記下地層上に、QDと溶媒とを含むQD分散液を塗布し、上記テンプレートを剥離する。これにより、被QD発光層形成領域に、所望のQD発光層をパターン形成することができる。
 なお、上記テンプレートは、例えば、該テンプレート用のレジストを塗布した後、仮焼成して、UV(紫外線)マスク露光した後、現像することで形成することができる。
 前記したように表示装置1がサブ画素SPとして、例えば、サブ画素RSP、サブ画素GSP、サブ画素BSPを備えている場合、上記テンプレートの形成~上記テンプレートの剥離までの工程を繰り返し3回行うことで、3色のQD発光層を形成することができる。
 なお、EML353が例えば有機発光材料からなる発光層である場合、EML353の形成には、例えば、真空蒸着法、スパッタリング法、インクジェット法等を用いることができる。
 高屈折率材料層37は、図8にS30で示すように、下地層となる第3電極36上に、該第3電極36の凹部36aを埋めるように前記高屈折率材料を塗布した後、仮焼成し、UVマスク露光を行った後、現像し、本焼成を行うことで形成することができる。
 補助配線38は、図8にS31で示すように、まず、第3電極36上に、高屈折率材料層37を覆うように、補助配線38となる、Ag膜等の金属膜138を成膜する。次いで、上記金属膜138上に、フォトレジストを成膜し、パターン露光後、現像する。これにより、金属膜138の非除去部を覆う、上記フォトレジストからなるフォトレジストパターン101を形成する。次いで、上記フォトレジストパターン101をマスクとしてエッチング液102を滴下することにより、金属膜138をパターニングする。これにより、上記金属膜138からなり、第3電極36の凹部36aに対応して開口部38aを有するとともに、凹部36a内に充填された高屈折率材料層37の周端部のみを覆う補助配線38を形成する。なお、ここで、補助配線38が、高屈折率材料層37の周端部のみを覆うとは、前述したように、高屈折率材料層37の周端部を、補助配線38における、開口部38aを取り囲む周端部が覆うことを示す。
 上記エッチング液102には、金属を溶解させることができる酸性エッチング液が使用される。
 本実施形態では、上述したように、金属膜138のパターニング前に、高屈折率材料層37が形成される。このため、EL層35は、第3電極36を介して高屈折率材料層37で覆われており、上記補助配線38をパターン形成する際にエッチング液102がEL層35に浸透することを抑制あるいは防止することができる。また、上述したように、補助配線38における、開口部38aを取り囲む周端部が、高屈折率材料層37の周端部を覆っているので、高屈折率材料層37の周端部からのエッチング液102の浸透も抑制あるいは防止することができる。このため、本実施形態によれば、上記エッチング液102によるEL層35のダメージを抑制あるいは防止することができる。
 その後、レジスト溶剤を用いて上記フォトレジストパターン101を除去した後、図8にS32で示すように、低屈折率材料層39を、上記第3電極36上に、高屈折率材料層37および補助配線38を覆うように形成する。
 高屈折率材料層37の塗布並びに低屈折率材料層39の形成には、例えば、真空蒸着法、スピンコート法、インクジェット法等を用いることができる。
 なお、上記説明では、EML353の形成にのみリフトオフ用のテンプレートを用いる場合を例に挙げて説明した。しかしながら、本実施形態は、これに限定されるものではなく、EL層35における、EML353以外の層の形成にもリフトオフ用のテンプレートを用いてもよい。
 (効果)
 次に、本実施形態に係る表示装置1による効果について、図9~図11を参照して以下に説明する。
 図9は、上層電極上に補助配線を形成する従来の方法を、本実施形態に係る表示装置1の製造方法に適用したときの、発光素子層3の要部の形成工程の一例を示す断面図である。図9では、ステップS29の後、ステップS31を行い、その後、ステップS30、ステップS32を行う場合を例に挙げて図示している。
 このため、図9では、ステップS29の後、第3電極36上に、該第3電極36全体を覆うように、Ag膜等の金属膜138を成膜する。この場合、第3電極36上に、該第3電極36の凹部36aに沿った凹部を有する金属膜138が形成される。その後、上記金属膜138上に、フォトレジストを成膜し、パターン露光後、現像する。これにより、金属膜138の非除去部を覆う、上記フォトレジストからなるフォトレジストパターン101を形成する。次いで、上記フォトレジストパターン101をマスクとしてエッチング液102を滴下することにより、金属膜138をパターニングする。これにより、上記金属膜138からなり、第3電極36の凹部36aに対応して開口部38a’を有する補助配線38’を形成する。
 このとき、図9に示す例では、凹部36a内に高屈折率材料層37が形成されていないことから、エッチング液102がEL層35に浸透して、EL層35にダメージを与える。
 その後、レジスト溶剤を用いて上記フォトレジストパターン101を除去した後、図9にS30で示すように、高屈折率材料層37を、補助配線38’の開口部38’から露出している第3電極36上に、該第3電極36の凹部36aを埋めるように形成する。したがって、この場合、高屈折率材料層37の周端部は、補助配線38’における、開口部38a’の側壁あるいは開口部38a’を囲む周端部の上面と接して形成される。
 次いで、図8にS32で示すように、低屈折率材料層39を、第3電極36上に、高屈折率材料層37および補助配線38’を覆うように形成する。
 このように、補助配線38’をパターン形成する際にEL層37が高屈折率材料層37で覆われていない場合、EL層35が、エッチング液102によってダメージを受けてしまう。このため、補助配線38’を形成することで、該補助配線38’によりIRドロップを抑制することができたとしても、上記ダメージにより、発光効率が低下してしまう。したがって、この場合、補助配線38の形成による第3電極36の低抵抗化と、光取り出し効率の改善とを、両立することができない。
 これに対し、本実施形態によれば、上述したように、金属膜138のパターニング前に高屈折率材料層37を形成する。そして、補助配線38における、開口部38aを囲む周端部が、高屈折率材料層37の周端部を覆っている。これにより、補助配線38の形成による第3電極36の低抵抗化と、光取り出し効率の改善とを、両立することができる。
 また、図10は、本実施形態に係る表示装置1の発光素子層3における発光領域ES内での光の光路を示す断面図である。
 前述したように、本実施形態に係る表示装置1は、傾斜した開口側壁32a1(具体的には、テーパ状の傾斜面を有する開口側壁32a1)を有する開口部32aが設けられたバンク32と、上記開口部32aを塞ぐようにバンク32上に形成された第2電極33と、第2電極33の上方に形成された第3電極36と、第2電極33と第3電極36との間に、これら第2電極33と第3電極36とにそれぞれ隣接して形成された、少なくともEML353を有するEL層35と、を備えている。第2電極33は、上記開口側壁32a1上に、該開口側壁32a1に沿って形成された傾斜面を有している。EL層35は、上記第2電極33の傾斜面上に、該第2電極33の傾斜面に沿って形成された傾斜面を有している。第3電極36は、凹部36aの側壁36a1として、上記EL層35の傾斜面上に、該EL層35の傾斜面に沿って形成された傾斜面を有している。
 このような表示装置1において、第2電極33と第3電極36との間に、発光閾値電流以上の電流を供給すると、その間のEML353が発光する。EML353から発光した光のうち、全反射角(臨界角)よりも小さな角度(入射角)で第3電極36に入射した光は、第3電極36、高屈折率材料層37、および低屈折率材料層39を通って、表示装置1の光取り出し方向(正面方向)に向かって、補助配線38の開口部38aから、外部に放出される。
 一方、EML353から発光した光のうち、全反射角(臨界角)以上の角度(入射角)でEL層35と第3電極36との界面に入射した光は、該界面で全反射される。このEL層35と第3電極36との界面で全反射した光は、バンク32の開口部32a内で、第2電極33とEL層35との界面および第3電極36とEL層35との界面で反射しながら、EL層35内を、その面内方向に伝播する。そして、このEL層35内を伝播した光が、上記開口部32aの開口側壁32a1上に形成された第2電極33の傾斜面に到達すると、該傾斜面で反射され、第3電極36、高屈折率材料層37、および低屈折率材料層39を介して、補助配線38の開口部38aから、表示装置1の光取り出し方向(正面方向)に向かって、外部に出射される。
 また、本実施形態では、上述したように、バンク32の開口部32a内(より厳密には、開口部32a内における、第3電極36の開口部36a内)に、高屈折率材料層37が形成されている。さらに、該高屈折率材料層37上に、該高屈折率材料層37に隣接して、低屈折率材料層39が形成されている。このため、高屈折率材料層37と低屈折率材料層39との界面に、臨界角以上の入射角で入射した光を全反射させて、上記開口部32aの開口側壁32a1の傾斜面に向かわせて、その導光成分を、光取り出し方向(正面方向)から取り出すことができる。
 本実施形態では、上記開口部32aの開口側壁32a1上に、第2電極33が形成されている。この開口側壁32a1上に形成された第2電極33は、反射層として機能する。このため、上述したように、全反射によりEL層35内を上記開口側壁32a1に向かって伝播(導光)した光(導光成分)、並びに、高屈折率材料層37と低屈折率材料層39との界面で反射させた光を反射させることができる。このように、本実施形態では、上記開口側壁32a1に設けた、反射層としての第2電極33(言い換えれば、反射面となる第2電極33の傾斜面)で上記光を反射させて、表示装置1の光取り出し方向(正面方向)に向けて外部に取り出すことができる。
 したがって、本実施形態によれば、従来よりも光取り出し効率を向上させることができるとともに、補助配線のパターニングに用いられるエッチング液の浸透によるEL層のダメージを抑制することができる発光デバイスを提供することができる。
 また、本実施形態によれば、バンク32の開口部32aが、前述した小孔形状、特に、前述した傾斜角度(θ)、前述したバンク32の上側の開口サイズ(φ1)、前述したバンク32の下側の開口サイズ、前述したバンク32の高さ(h)等を有することで、上記導光成分を効率良く外部に取り出すことができる。
 一方、図11は、特許文献1のような従来の発光素子における、発光領域ES’内での光の光路を示す断面図である。
 図11に示すように、開口部32aの開口側壁32a1上に第2電極33が形成されていない場合、EML353から発光した光のうち、全反射によりEL層35内を上記開口側壁32a1に向かって伝播(導光)した光(導光成分)を、表示装置1の正面方向に向かって効率良く取り出すことができない。
 また、上記高屈折率材料層37および低屈折率材料層39が形成されていない場合、高屈折率材料層37と低屈折率材料層39との界面に臨界角以上の入射角で入射した光を全反射させて、その導光成分を表示装置1の正面方向から取り出すことができない。
 図11に示す構造では、正面方向に取り出せずに導光した光が、バンク32の開口側壁32a1に当たることで、僅かに取り出せるにすぎない。
 したがって、本実施形態によれば、上述したように、従来よりも光取り出し効率を向上させるとともに、駆動電圧の上昇を抑制することができる発光デバイスを提供することができる。
 〔実施形態2〕
 本開示の他の実施形態について、主に図12に基づいて説明すれば、以下の通りである。なお、説明の便宜上、先の実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
 図12は、本実施形態に係る表示装置1の発光素子層3の要部の概略構成を、発光領域内での光の光路と併せて示す断面図である。
 本実施形態に係る表示装置1は、以下の点を除けば、実施形態1に係る表示装置1と同じである。
 本実施形態に係る表示装置1は、エッジカバー34の開口部34aが、バンク32の各開口部32aを開口するように、各開口部32aに対応して形成された構成を有している。
 本実施形態に係るエッジカバー34は、第2電極33が設けられたバンク32上に、該バンク32の上面、並びに、第2電極33における、バンク32の上面に位置する部分を覆うように形成されている。第2電極33における、凹部33aの底面並びにバンク32の開口部32aを覆っている部分は、エッジカバー34で覆われておらず、エッジカバー34の開口部34aから露出している。
 本実施形態では、上述したようにエッジカバー34に、バンク32の各開口部32aに対応した開口部34aを形成することで、エッジカバー34の開口部34aの開口サイズは、バンクの上側の開口サイズ(φ2)と同じサイズを有している。このため、本実施形態に係るエッジカバー34の開口サイズ(直径)は、12μm以上、65μm以下であり、かつ、バンクの下側の開口サイズ(φ1)よりも大きいことが好ましく、18μm以上、32μm以下の範囲内であり、かつ、バンクの下側の開口サイズ(φ1)よりも大きいことが好ましい。
 本実施形態では、図12に示すように、エッジカバー34が、第2電極33における、開口側壁32a1上に位置する部分を覆っていない。また、本実施形態でも、実施形態1同様、補助配線38に、第2電極33と同じ外形を有し、各開口部32aに対応して開口部38aが設けられた補助配線を使用する。
 なお、本実施形態でも、エッジカバー34には、透光性を有する絶縁性のエッジカバーを使用してもよい。
 本実施形態では、第2電極33における、開口側壁32a1上に位置する部分が、エッジカバー34で覆われていないことから、バンク32の開口側壁32a1上に形成された第2電極33が、反射層として機能するとともに、電極として機能する。
 このように、本実施形態では、上記開口側壁32a1上に形成された第2電極33自体も電極として機能することで、図8に示すように、上記開口側壁32a1上でもEML353を発光させることができる。このため、バンク32の開口側壁32a1上も発光部として利用することが可能であり、バンク32の開口側壁32a1上に、EL層35に電流を供給することができる電極が形成されていない場合と比較して、発光面積を広げることができ、光取り出し効率を向上させることができる。
 なお、ここで、バンク32の開口側壁32a1上に、EL層35に電流を供給することができる電極が形成されていない場合とは、下記(1)および(2)、
 (1)バンク32の開口側壁32a1上に第2電極33が形成されていない場合、並びに、
 (2)バンク32の開口側壁32a1上に第2電極33が形成されていたとしても、実施形態1のように、バンク32の開口側壁32a1上の第2電極33が、エッジカバー34等の絶縁層で覆われており、電極として機能しない場合、
の両方を含む。
 また、本実施形態によれば、上記開口部32aの開口側壁32a1上に形成された第2電極33自体も電極として機能することで、電極面積を大きくすることができる。このため、実施形態1に示す小孔形状を有する、バンク32の開口部32aに起因する駆動電圧の上昇を抑制することができる。
 〔実施形態3〕
 本開示のさらに他の実施形態について、主に図13および図14に基づいて説明すれば、以下の通りである。なお、説明の便宜上、先の実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
 図13は、本実施形態に係る表示装置1を該表示装置1のサブ画素SPの補助配線38上から見たときの該表示装置1の要部の概略構成の一例を示す平面図である。図14は、本実施形態に係る表示装置1におけるサブ画素SPの第2電極33と補助配線38とを並べて示す平面図である。なお、図14では、第2電極33の凹部33a(トレンチ部)および補助配線38の開口部38aと、バンク32の開口部32aとの関係を示すため、開口部32aを点線で示している。
 本実施形態に係る表示装置1は、以下の点を除けば、実施形態1、2に係る表示装置1と同じ構成を有している。
 本実施形態では、第2電極33が、各サブ画素SPにおける第1電極31の一部と重畳するように、図13および図14に示すように例えば発光領域ES毎(言い換えれば、開口部32a毎)に島状に形成されている。このため、第2電極33は、各サブ画素SP内に複数設けられている。
 本実施形態では、第2電極33は、好適には、例えば、傾斜面を有する開口側壁32a1を含む、バンク32の開口部32a内にのみ第2電極33が形成されるようにパターン形成されている。各第2電極33のエッジは、それぞれ、バンク32の上面に位置する。
 補助配線38は、幹線部381と、開口部38aを有し、平面視で、高屈折率材料層37の周端部を、該周端部に沿って枠状に覆う枠状部382と、上記幹線部381と枠状部382とを電気的に接続する枝線部383と、を備えている。
 なお、図13および図14に示す例では、平面視で、バンク32の開口部32aが円形に形成されており、該開口部32a内に、高屈折率材料層37および第2電極33が円形に形成されている。このため、枠状部382は、バンク32の開口部32aを囲むとともに高屈折率材料層37および第2電極33のエッジを覆うリング状に形成されている。
 なお、本実施形態において、エッジカバー34は、バンク32上に、バンク32の上面を覆うとともに各第2電極33のエッジあるいは開口側壁32a1上に形成されている部分を覆うように形成されていてもよい。また、バンク32上に、バンク32の上面を覆うとともに各第2電極33のエッジを囲むように形成されていてもよい。また、枠状部382は、上記エッジカバー34の開口部34aを囲むように形成されていてもよい。
 また、枝線部383は、幹線部381と枠状部382とを電気的に接続することができるように形成されていればよい。したがって、枝線部383は、図13および図14に示すように、幹線部381と枠状部382とを連結するように形成されていてもよく、幹線部381に電気的に接続された枠状部382と他の枠状部382とを連結するように形成されていてもよい。
 また、本実施形態では、第1電極31に透明電極を使用する。
 本実施形態によれば、第1電極31、第2電極33、および補助配線38を上述したように形成することで、表示装置1の不要な反射を抑制することができる。
 〔実施形態4〕
 本開示のさらに他の実施形態について、主に図15および図16に基づいて説明すれば、以下の通りである。なお、説明の便宜上、先の実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
 図15は、本実施形態に係る表示装置1における各色の発光素子LE(発光素子RLE、発光素子GLE、発光素子BLE)の各発光領域(発光領域RES、発光領域GES、発光領域BES)での積層構造の一例を模式的に示す図である。なお、図15でも、表示装置1が、コンベンショナル構造を有するトップエミッション型の表示装置である場合を例に挙げて図示しているが、本実施形態に係る表示装置1は、これに限定されるものではない。
 本実施形態に係る表示装置1は、各サブ画素SPにおける光学距離調整層としてのアノード膜厚がそれぞれ異なる点を除けば、実施形態1~3に係る表示装置1と同じである。なお、本実施形態では、第2電極33に、例えば、Agを含むAg合金とITOとを下層側からITO/Ag合金/ITOの順に積層してなる積層体を使用している。本実施形態では、この第2電極33のAg合金(反射電極)上のITO(透光性電極)の層厚を、サブ画素SP毎(言い換えれば、発光素子LE毎)に変更した。
 OLEDで適用されるマイクロキャビティ構造は、アノード反射電極とカソード半透過電極との間の層の層厚等を最適に設計することで、その効果を得ることができる。しかしながら、発光層以外のEL層(例えばHTL)等の層厚も、OLEDの発光色に応じて変える必要がある。また、各EL層の層厚が変わることでキャリアバランスが変わる可能性があり、最適化設計が非常に煩雑である。
 一方で、本実施形態のように、QLEDのアノード膜厚を、QLEDの発光色に応じて光取り出し効率が最適になるように設計した場合、QLED内のキャリアバランスが変わることが無い。このため、この場合、最適化されたキャリアバランスでの層構造(各EL層の層厚)で光取り出し効率を向上させることが可能となる。
 図15に示す例では、コンベンショナル構造を有するトップエミッション型の表示装置1において、アノードである、各色のサブ画素SPにおける各色の発光素子LEの第2電極33を、反射電極と透光性電極との積層構造としている。そして、各サブ画素SPにおける発光素子LEの各発光領域ESでの光取り出し効率が最大化するように、各発光素子LEの第2電極33の透光性電極の層厚を、各サブ画素SP毎(言い換えれば、各色の発光素子LE毎)に変更した場合を例に挙げて図示している。
 図15に示すように、発光素子RLEは、各発光領域RESにおいて、例えば、第2電極33Rと、EL層35Rと、第3電極36と、高屈折率材料層37Rと、低屈折率材料層39と、を下層側からこの順に備えている。EL層35Rは、例えば、HIL351Rと、HTL352Rと、EML353Rと、ETL354Rと、を下層側からこの順に備えている。
 また、発光素子GLEは、各発光領域GESにおいて、例えば、第2電極33Gと、EL層35Gと、第3電極36と、高屈折率材料層37Gと、低屈折率材料層39と、を下層側からこの順に備えている。EL層35Gは、例えば、HIL351Gと、HTL352Gと、EML353Gと、ETL354Gと、を下層側からこの順に備えている。
 発光素子BLEは、各発光領域BESにおいて、例えば、第2電極33Bと、EL層35Bと、第3電極36と、高屈折率材料層37Bと、低屈折率材料層39と、を下層側からこの順に備えている。EL層35Bは、例えば、HIL351Bと、HTL352Bと、EML353Bと、ETL354Bと、を下層側からこの順に備えている。
 図16は、これら各色の発光素子LEの各発光領域ESでの各アノード(つまり、第2電極33R、第2電極33G、第2電極33B)における、反射電極上のITOの層厚と光取り出し効率との関係を示すグラフである。
 本実施形態では、図16に示す光学シミュレーションの結果を参考にして、これら各色の発光素子LEのアノードの、反射電極上の透光性電極(ITO)の層厚をそれぞれ選定した。このとき、上記透光性電極(ITO)の層厚として、各色の発光素子LEの各発光領域ESでの光取り出し効率がそれぞれ最大化するような所望の層厚をそれぞれ選定した。
 シミュレーションでの積層構造は、HIL351R、HIL351G、およびHIL351Bには、PEDOT:PSSを、40nmの層厚で設定した。HTL352R、HTL352G、HTL352Bには、TFBを、35nmの層厚で設定した。EML353Rには、赤色QDを、30nmの層厚で設定した。EML353Gには、緑色QDを、30nmの層厚で設定した。EML353Bには、青色QDを、30nmの層厚で設定した。ETL354R、ETL354G、およびETL354Bには、ZnOを、50nmの層厚で設定した。第3電極36には、ITOを、層厚100nmとなるように設定した。
 なお、本シミュレーションでは、計算を簡略化するためにバンク構造を設定せず、また高屈折材料および低屈折材料は省いて計算した。
 図16に示す結果より、本実施形態では、第2電極33における、反射電極上の透光性電極の層厚を、第2電極33Rの透光性電極の層厚>第2電極33Gの透光性電極の層厚>第2電極33Bの透光性電極の層厚となるように設定した。
 具体的には、上述したように、第2電極33を、ITO/Ag/ITOの積層構造(3層構造)とした。そして、サブ画素RSPの発光領域RESでは、第2電極33Rにおける、反射電極としてのAg電極上に位置するITOの層厚(つまり、第2電極33Rの反射電極と、第3電極36との間に位置するITOの層厚)を、160nmとした。
 サブ画素GSPの発光領域GESでは、第2電極33Gにおける、反射電極としてのAg電極上に位置するITOの層厚(つまり、第2電極33Gの反射電極と、第3電極36との間に位置するITOの層厚)を、100nmとした。
 サブ画素BSPの発光領域BESでは、第2電極33Bにおける、反射電極としてのAg電極上に位置するITOの層厚(つまり、第2電極33Bの反射電極と、第3電極36との間に位置するITOの層厚)を、65nmとした。
 また、HIL351から第3電極36のITOまでは、シミュレーションと同じ材料を使用し、同じ層厚となるように形成した。具体的には、HIL351R、HIL351G、およびHIL351Bには、PEDOT:PSSを、40nmの層厚で形成した。HTL352R、HTL352G、HTL352Bには、TFBを、35nmの層厚で形成した。EML353Rには、赤色QDを、30nmの層厚で形成した。EML353Gには、緑色QDを、30nmの層厚で形成した。EML353Bには、青色QDを、30nmの層厚で形成した。ETL354R、ETL354G、およびETL354Bには、ZnOを、50nmの層厚で形成した。第3電極36には、ITOを、層厚100nmとなるように形成した。また、高屈折率材料層37は、バンク32の形成領域における第3電極36の窪み(トレンチ部)を埋めるように、バンク32の開口部32aの下端上の層厚が2μmとなるように形成した。低屈折率材料層39は、層厚(設計値)が350nmとなるように形成した。
 本実施形態によれば、第2電極33Rの透光性電極の層厚、第2電極33Gの透光性電極の層厚、および第2電極33Bの透光性電極の層厚を上述したように設定することで、発光領域RES、発光領域GES、および発光領域BESの光取り出し効率をそれぞれ向上させることができた。
 なお、本実施形態では、サブ画素RSP、サブ画素GSP、およびサブ画素BSPで、それぞれの第2電極33における反射電極上の透光性電極の層厚が互いに異なる場合を例に挙げて説明した。本実施形態では、上述したように、上記透光性電極の層厚が、第2電極33Rの透光性電極の層厚>第2電極33Gの透光性電極の層厚>第2電極33Bの透光性電極の層厚の順に厚い。しかしながら、デバイス構造が変われば、この限りではない。デバイス構造によっては、上記透光性電極の層厚の関係が変化する場合がある。
 例えば、サブ画素RSP、サブ画素GSP、およびサブ画素BSPのうち1つのサブ画素SPにおける上記透光性電極の層厚が、残りの2つのサブ画素SPにおける上記透光性電極の層厚と異なる場合もあり得る。
 したがって、第2電極33は、サブ画素RSP、サブ画素GSP、およびサブ画素BSPのうち少なくとも2つのサブ画素SPにおいて、上記透光性電極の層厚が互いに異なっていてもよい。つまり、選択した少なくとも2つのサブ画素SP同士の間で第2電極33における反射電極上の透光性電極の層厚を比較した場合に、それぞれの透光性電極の層厚が互いに異なっていてもよい。言い換えれば、サブ画素RSP、サブ画素GSP、およびサブ画素BSPのうち少なくとも1つのサブ画素SPにおける上記透光性電極の層厚が、他のサブ画素SPにおける上記透光性電極の層厚と異なっていてもよい。このように、第2電極33の透光性電極は、少なくとも2つの異なる厚みを有していてもよい。
 〔実施形態5〕
 本開示のさらに他の実施形態について、主に図17に基づいて説明すれば、以下の通りである。なお、説明の便宜上、先の実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
 図17は、本実施形態に係る表示装置1の発光素子層3の要部の概略構成を、該発光素子層3における発光領域ES内での光の光路と併せて示す断面図である。
 本実施形態では、例えば図17に示すように、傾斜面を有する開口側壁32a1を含むバンク32の開口部32a内にのみ第2電極33が形成されるように第2電極33をパターン形成するとともに、エッジカバー34の開口部34aの端部(開口端)を、開口側壁32a1上に形成している。
 また、本実施形態では、開口側壁32a1上の第2電極33の一部(つまり、第2電極33の傾斜面の一部)がエッジカバー34で覆われている。このため、EL層35は、開口側壁32a1上の一部に、第2電極33の傾斜面の一部(つまり、第2電極33の傾斜面のうちエッジカバー34で覆われていない部分)に沿った傾斜面を有している。また、第3電極36は、開口側壁32a1上の一部に、上記第2電極33の傾斜面に沿ったEL層35の傾斜面に沿った傾斜面を有している。
 本実施形態に係る表示装置1は、これらの点を除けば、実施形態1~4に係る表示装置1と同じである。
 本実施形態では、バンク32の開口側壁32a1の長さをLとし、該開口側壁32a1における、エッジカバー34で覆われていない部分の長さをL’とすると、該L’が1/3Lより長く、2/3Lより短くなる位置に、エッジカバー34の開口部34aの端部が位置するように、エッジカバー34を、例えばフォトリソグラフィ等によりパターン形成する。つまり、本実施形態では、1/3L<L’<2/3Lとなるようにエッジカバー34を形成する。
 なお、ここで、バンク32の開口側壁32a1の長さ(L)とは、バンク32の開口側壁32a1の上端と下端とを、該開口側壁32a1の表面に沿って最短距離で結ぶ長さを示す。また、バンク32の開口側壁32a1の下端とは、バンク32の開口部34aにおける、第1電極31側(アレイ基板2側となる下側)の端部を示す。バンク32の開口側壁32a1の上端とは、バンク32の開口部34aにおける、第1電極31側とは反対側(封止層4側となる上側)の端部を示す。
 また、バンク32の開口側壁32a1における、エッジカバー34で覆われていない部分の長さ(L’)とは、バンク32の開口側壁32a1の上端と下端とを、該開口側壁32a1の表面に沿って最短距離で結ぶ長さのうち、バンク32の開口側壁32a1上に位置するエッジカバー34の開口部34aの端部と、バンク32の開口側壁32a1の下端とを、該開口側壁32a1の表面に沿って最短距離で結ぶ長さを示す。なお、バンク32の開口側壁32a1における、エッジカバー34で覆われていない部分の長さ(L’)は、開口側壁32a1上において第2電極33が電極(斜面電極)として機能する部分の長さと言い替えることができる。
 本実施形態によれば、このようにエッジカバー34を形成することで、上記開口側壁32a1の傾斜面に形成されるEL層35の薄膜化による、第2電極33と第3電極36との間のリーク(つまり、アノード-カソード間リーク)を抑制することができる。また、上記開口側壁32a1における発光部(斜面発光部)を効果的に機能させることができる。
 なお、図17では、上述したように、第2電極33が、傾斜面を有する開口側壁32a1を含む、バンク32の開口部32a内にのみ第2電極33が形成されるようにパターン形成されている場合を例に挙げて図示した。
 しかしながら、本実施形態は、これに限定されるものではない。エッジカバー34が上述したように形成されてさえいれば、第2電極33および補助配線38は、実施形態1で示したようにサブ画素SP毎に島状に形成されていてもよい。この場合にも、上記と同様の効果を得ることができる。
 〔実施形態6〕
 本開示のさらに他の実施形態について、主に図18に基づいて説明すれば、以下の通りである。なお、説明の便宜上、先の実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
 図18は、本実施形態に係る表示装置1の発光素子層3の概略構成を、該発光素子層3における発光領域ES内での光の光路と併せて示す断面図である。
 本実施形態では、図18に示すように、第2電極33を、該第2電極33のエッジが、開口側壁32a1の途中(つまり、開口側壁32a1の傾斜面の途中)に位置するように第2電極33をパターン形成するとともに、該第2電極33のエッジを覆うように、エッジカバー34の開口部34aの端部(開口端)を、開口側壁32a1上に形成している。なお、ここで、開口側壁32a1の途中とは、開口側壁32a1の上端と下端との間を示す。
 また、本実施形態では、上述したように、開口側壁32a1の一部を第2電極33が覆うとともに、エッジカバー34が、上記第2電極33のエッジ並びに開口側壁32a1における第2電極33で覆われていない部分を覆っている。このため、第2電極33は、開口側壁32a1上の一部に、上記開口側壁32a1の傾斜面に沿った傾斜面を有している。このため、EL層35は、開口側壁32a1上の一部に、上記第2電極33の傾斜面に沿った傾斜面を有している。このため、第3電極36は、開口側壁32a1上の一部に、上記第2電極33の傾斜面に沿った傾斜面を有している。
 本実施形態に係る表示装置1は、これらの点を除けば、実施形態1~5に係る表示装置1と同じである。
 本実施形態でも、バンク32の開口側壁32a1の長さをLとし、該開口側壁32a1における、エッジカバー34で覆われていない部分の長さをL’とすると、該L’が1/3Lより長く、2/3Lより短くなる位置に、エッジカバー34の開口部34aの端部が位置するように、第2電極33およびエッジカバー34を、例えばフォトリソグラフィ等によりパターン形成する。つまり、本実施形態では、1/3L<L’<2/3Lとなるようにエッジカバー34を形成するとともに、該エッジカバー34で第2電極33のエッジが覆われるようにバンク32の開口部32a内に、第2電極33をパターン形成する。なお、本実施形態でも、実施形態4同様、バンク32の開口側壁32a1における、エッジカバー34で覆われていない部分の長さ(L’)は、開口側壁32a1上において第2電極33が電極(斜面電極)として機能する部分の長さと言い替えることができる。
 本実施形態でも、上述したようにエッジカバー34を形成することで、上記開口側壁32a1の傾斜面に形成されるEL層35の薄膜化による、第2電極33と第3電極36との間のリーク(つまり、アノード-カソード間リーク)を抑制することができる。また、上記開口側壁32a1における発光部(斜面発光部)を効果的に機能させることができる。
 また、本実施形態によれば、バンク32よりも上層に、バンク32の開口部32a以外の部分での反射層が限り無く少ないので、不要な反射を抑制することができる。
 〔変形例1〕
 なお、上記実施形態1~6では、本開示に係る発光デバイスが表示装置である場合を例に挙げて説明した。しかしながら、本開示に係る発光デバイスは、これに限定されるものではなく、例えば、照明装置であってもよく、発光素子であってもよい。
 〔変形例2〕
 また、図2、図4、図13、および図14では、バンク32が、各サブ画素SP内に、複数の開口部32aを有している場合を例に挙げて図示した。しかしながら、本開示に係る発光デバイス(例えば表示装置1)は、上記構成に限定されるものではない。バンク32は、各サブ画素SP内に、貫通口(第1貫通口、例えば上記開口部32a)を少なくとも1つ有していればよい。このため、サブ画素SPの大きさと上記貫通口(例えば上記開口部32a)の大きさとの関係にもよるが、各サブ画素SP内には、上記貫通口(例えば上記開口部32a)が1つのみ形成されていても構わない。
 また、上記実施形態1~6では、開口部32aが、前述した小孔形状を有する場合を例に挙げて説明した。しかしながら、上記開口部32aは、前述した小孔形状を有することが望ましいものの、これに限定されるものではない。開口部32aの形状は特に限定されるものではなく、例えば、開口部32aは、平面視で、矩形状等の多角形状に形成されていてもよい。また、同様に、補助配線38も、平面視で、矩形状等の多角形状に形成されていてもよい。なお、何れの場合にも、開口部32aは、傾斜した開口側壁32a1を有していることが望ましい。
 本開示は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本開示の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
  1  表示装置(発光デバイス)
  2  アレイ基板
 31  第1電極(接続電極)
 32  バンク
 32a  開口部(第1貫通口)
 32a1  開口側壁
 33、33B、33G、33R  第2電極(下層電極)
 34  エッジカバー
 34a  開口部(第3貫通口)
 35、35B、35G、35R  EL層
 36  第3電極(上層電極)
 37、37B、37G、37R  高屈折率材料層(第1屈折率層)
 38  補助配線
 381  幹線部
 382  枠状部
 383  枝線部
 38a  開口部(第2貫通口)
 39  低屈折率材料層(第2屈折率層)
 LE  発光素子(発光デバイス)

Claims (22)

  1.  第1貫通口が設けられたバンクと、
     上記第1貫通口を塞ぐように上記バンク上に形成された下層電極と、
     上記下層電極の上方に形成された上層電極と、
     少なくとも発光層を含み、上記下層電極と上記上層電極との間に、少なくとも一部が上記下層電極と上記上層電極とにそれぞれ隣接して形成されたEL層と、
     上記第1貫通口における上記上層電極上に設けられ、屈折率が1.7よりも高い屈折率を有する第1屈折率層と、
     上記上層電極上に、上記上層電極に隣接して設けられた補助配線と、
     上記第1屈折率層よりも低い屈折率を有し、上記第1屈折率層および上記補助配線を覆うように上記上層電極上に設けられた第2屈折率層と、を備え、
     上記補助配線は、上記第1貫通口に対応して設けられた第2貫通口を有し、
     平面視で、上記補助配線における、上記第2貫通口を取り囲む周端部が、上記第1屈折率層の周端部を覆っていることを特徴とする発光デバイス。
  2.  上記第1貫通口は、傾斜した開口側壁を有し、
     上記下層電極は、上記開口側壁の少なくとも一部に沿った傾斜面を有し、
     上記EL層は、上記下層電極の傾斜面の少なくとも一部に沿った傾斜面を有し、
     上記上層電極は、上記EL層の傾斜面の少なくとも一部に沿った傾斜面を有していることを特徴とする請求項1に記載の発光デバイス。
  3.  上記バンクの下面と上記開口側壁とがなす角度が20°以上、30°以下であることを特徴とする請求項2に記載の発光デバイス。
  4.  上記第1貫通口の下端側の開口径が10μm以上、20μm以下であり、上記第1貫通口の上端側の開口径が12μm以上、65μm以下であることを特徴とする請求項2または3の何れか1項に記載の発光デバイス。
  5.  上記第1貫通口の上端と下端との間の高さが1μm以上、4μm以下であることを特徴とする請求項1~4の何れか1項に記載の発光デバイス。
  6.  平面視での、上記補助配線における、上記第2貫通口を取り囲む周端部と、上記第1屈折率層の周端部との重なり幅が、0.5μm以上、5.6μm未満の範囲内であることを特徴とする請求項1~5の何れか1項に記載の発光デバイス。
  7.  平面視での、上記補助配線における、上記第2貫通口を取り囲む周端部と、上記第1屈折率層の周端部との重なり幅が、1.0μm以上であることを特徴とする請求項6に記載の発光デバイス。
  8.  平面視での、上記補助配線における、上記第2貫通口を取り囲む周端部と、上記第1屈折率層の周端部との重なり幅が、2.1μm以下であることを特徴とする請求項6または7に記載の発光デバイス。
  9.  上記EL層が、NiOナノ粒子を含む正孔注入層を含んでいることを特徴とする請求項1~8の何れか1項に記載の発光デバイス。
  10.  上記発光層が量子ドットを含む量子ドット発光層であることを特徴とする請求項1~9の何れか1項に記載の発光デバイス。
  11.  当該発光デバイスは表示装置であり、
     複数のサブ画素を備え、
     上記バンクは、各サブ画素内に上記第1貫通口を少なくとも1つ有していることを特徴とする請求項1~10の何れか1項に記載の発光デバイス。
  12.  上記バンクは、上記各サブ画素内に、上記第1貫通口として、小孔形状の上記第1貫通口を複数有していることを特徴とする請求項11に記載の発光デバイス。
  13.  複数の薄膜トランジスタを有するアレイ基板と、
     上記アレイ基板上に、上記サブ画素毎に形成され、上記複数の薄膜トランジスタのうちの1つと接続された複数の接続電極と、をさらに備え、
     上記バンクは、上記アレイ基板上に、上記第1貫通口が上記接続電極の一部を露出させるように上記接続電極を覆って形成されており、
     上記下層電極は、上記第1貫通口で、上記接続電極と接続されていることを特徴とする請求項11または12に記載の発光デバイス。
  14.  上記複数のサブ画素は、赤色のサブ画素と、緑色のサブ画素と、青色のサブ画素と、を含み、
     上記下層電極は、反射電極と、該反射電極上に形成された透光性電極とを少なくとも含み、
     上記赤色のサブ画素、上記緑色のサブ画素、および上記青色のサブ画素のうち少なくとも2つのサブ画素において、上記透光性電極の層厚が互いに異なることを特徴とする請求項11~13の何れか1項に記載の発光デバイス。
  15.  上記下層電極は、上記サブ画素毎に島状に形成されていることを特徴とする請求項11~13の何れか1項に記載の発光デバイス。
  16.  上記バンク上に、上記第1貫通口を開口するように上記第1貫通口に対応した第3貫通口を有するエッジカバーをさらに備え、
     上記エッジカバーは、上記下層電極における、上記バンクの上面に位置する部分を覆っていることを特徴とする請求項15に記載の発光デバイス。
  17.  上記下層電極は、上記第1貫通口毎に島状に形成されていることを特徴とする請求項11~14の何れか1項に記載の発光デバイス。
  18.  当該発光デバイスは発光素子であることを特徴とする請求項1~10の何れか1項に記載の発光デバイス。
  19.  上記下層電極は、上記第1貫通口内にのみ形成されていることを特徴とする請求項1~14、17、18の何れか1項に記載の発光デバイス。
  20.  上記下層電極は、そのエッジが、上記開口側壁の上端と下端との間に位置するように形成されていることを特徴とする請求項2~4の何れか1項に記載の発光デバイス。
  21.  上記バンク上に、上記バンクの上記開口側壁上に開口端を有する第3貫通口を有するエッジカバーをさらに備え、
     上記バンクの上記開口側壁の長さをLとし、上記開口側壁における、上記エッジカバーで覆われていない部分の長さをL’とすると、1/3L<L’<2/3Lであることを特徴とする請求項20に記載の発光デバイス。
  22.  請求項1~21の何れか1項に記載の発光デバイスの製造方法であって、
     上記第1貫通口が設けられたバンクを形成する工程と、
     上記第1貫通口を塞ぐように上記バンク上に形成された下層電極を形成する工程と、
     少なくとも発光層を含み、少なくとも一部が上記下層電極に隣接するEL層を形成する工程と、
     上記EL層上に、上記EL層に隣接して上記上層電極を形成する工程と、
     上記第1貫通口における上記上層電極上に、屈折率が1.7よりも高い上記屈折率を有する第1屈折率層を形成する工程と、
     上記上層電極上に、上記上層電極に隣接して上記補助配線を形成する工程と、
     上記上層電極上に、上記第1屈折率層よりも低い屈折率を有し、上記第1屈折率層および上記補助配線を覆うように上記第2屈折率層を形成する工程と、を含み、
     上記補助配線を形成する工程では、上記補助配線が上記第1貫通口に対応して設けられた上記第2貫通口を有し、平面視で、上記補助配線における上記第2貫通口を取り囲む周端部が上記第1屈折率層の周端部を覆うように、上記補助配線を形成することを特徴とする発光デバイスの製造方法。
PCT/JP2021/041152 2021-11-09 2021-11-09 発光デバイスおよびその製造方法 WO2023084588A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/041152 WO2023084588A1 (ja) 2021-11-09 2021-11-09 発光デバイスおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/041152 WO2023084588A1 (ja) 2021-11-09 2021-11-09 発光デバイスおよびその製造方法

Publications (1)

Publication Number Publication Date
WO2023084588A1 true WO2023084588A1 (ja) 2023-05-19

Family

ID=86335286

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/041152 WO2023084588A1 (ja) 2021-11-09 2021-11-09 発光デバイスおよびその製造方法

Country Status (1)

Country Link
WO (1) WO2023084588A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012182126A (ja) * 2011-02-11 2012-09-20 Semiconductor Energy Lab Co Ltd 表示装置
JP2013114774A (ja) * 2011-11-25 2013-06-10 Canon Inc 表示装置
JP2016076453A (ja) * 2014-10-08 2016-05-12 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP2017037825A (ja) * 2015-08-14 2017-02-16 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP2019192337A (ja) * 2018-04-18 2019-10-31 株式会社Joled 有機el表示パネル、有機el表示装置、及び、有機el表示パネルの製造方法
WO2021053814A1 (ja) * 2019-09-20 2021-03-25 シャープ株式会社 表示デバイスおよび表示デバイスの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012182126A (ja) * 2011-02-11 2012-09-20 Semiconductor Energy Lab Co Ltd 表示装置
JP2013114774A (ja) * 2011-11-25 2013-06-10 Canon Inc 表示装置
JP2016076453A (ja) * 2014-10-08 2016-05-12 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP2017037825A (ja) * 2015-08-14 2017-02-16 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP2019192337A (ja) * 2018-04-18 2019-10-31 株式会社Joled 有機el表示パネル、有機el表示装置、及び、有機el表示パネルの製造方法
WO2021053814A1 (ja) * 2019-09-20 2021-03-25 シャープ株式会社 表示デバイスおよび表示デバイスの製造方法

Similar Documents

Publication Publication Date Title
JP6685675B2 (ja) 有機el素子、それを用いた有機el表示パネル、及び有機el表示パネルの製造方法
KR101920766B1 (ko) 유기 발광 표시 장치의 제조 방법
US20210343798A1 (en) Display device
US9263502B2 (en) Organic light emitting element, organic light emitting display device, and method of manufacturing the organic light emitting display device
US11063244B2 (en) Electroluminescent display device
KR102639567B1 (ko) 디스플레이 장치
JP6688701B2 (ja) 有機el表示パネル、及び有機el表示パネルの製造方法
JP4121514B2 (ja) 有機発光素子、及び、それを備えた表示装置
KR101990312B1 (ko) 유기전계발광표시장치 및 그 제조방법
US11398532B2 (en) Light-emitting device, light wavelength conversion device, and display device
KR20150018031A (ko) 유기 발광 표시 장치
US9385170B2 (en) Thin film transistor array panel and organic light emitting diode display including the same
JP2010244808A (ja) 表示装置およびその製造方法
KR20180121757A (ko) 유기발광 표시장치 및 그 제조방법
KR20140083411A (ko) 유기발광소자
KR20170014518A (ko) 유기 발광 표시 장치
JP2019016496A (ja) 有機el表示パネル及び有機el表示パネルの製造方法
KR102239067B1 (ko) 유기전계 발광소자
WO2023084588A1 (ja) 発光デバイスおよびその製造方法
WO2022219732A1 (ja) 発光デバイス
KR102367250B1 (ko) 유기 발광 소자
US20230337448A1 (en) Display device
CN105514137B (zh) 有机发光二极管显示器
KR102515632B1 (ko) 유기 발광 표시 장치
US20220199716A1 (en) Display device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21963953

Country of ref document: EP

Kind code of ref document: A1