WO2022214915A1 - 表示装置、電子機器および表示装置の作製方法 - Google Patents

表示装置、電子機器および表示装置の作製方法 Download PDF

Info

Publication number
WO2022214915A1
WO2022214915A1 PCT/IB2022/052919 IB2022052919W WO2022214915A1 WO 2022214915 A1 WO2022214915 A1 WO 2022214915A1 IB 2022052919 W IB2022052919 W IB 2022052919W WO 2022214915 A1 WO2022214915 A1 WO 2022214915A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
wiring
transistor
layer
sub
Prior art date
Application number
PCT/IB2022/052919
Other languages
English (en)
French (fr)
Inventor
木村肇
勝井秀一
小林英智
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to CN202280026293.3A priority Critical patent/CN117099149A/zh
Priority to KR1020237037816A priority patent/KR20230165318A/ko
Priority to JP2023512493A priority patent/JPWO2022214915A1/ja
Publication of WO2022214915A1 publication Critical patent/WO2022214915A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/90—Assemblies of multiple devices comprising at least one organic light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements

Definitions

  • One embodiment of the present invention relates to a display device. Another embodiment of the present invention relates to a method for manufacturing a display device.
  • one aspect of the present invention is not limited to the above technical field.
  • Technical fields of one embodiment of the present invention disclosed in this specification and the like include semiconductor devices, display devices, light-emitting devices, power storage devices, memory devices, electronic devices, lighting devices, input devices, input/output devices, and driving methods thereof. , or methods for producing them, can be mentioned as an example.
  • a semiconductor device refers to all devices that can function by utilizing semiconductor characteristics.
  • Devices that require high-definition display panels include, for example, smartphones, tablet terminals, and notebook computers.
  • stationary display devices such as television devices and monitor devices are also required to have higher definition accompanying higher resolution.
  • devices that require the highest definition include, for example, devices for virtual reality (VR) or augmented reality (AR).
  • VR virtual reality
  • AR augmented reality
  • Display devices that can be applied to the display panel typically include liquid crystal display devices, light-emitting devices equipped with light-emitting elements such as organic EL (Electro Luminescence) elements and light-emitting diodes (LEDs), and electrophoretic display devices.
  • Examples include electronic paper that performs display by, for example.
  • the basic structure of an organic EL device is to sandwich a layer containing a light-emitting organic compound between a pair of electrodes. By applying a voltage to this device, light can be obtained from the light-emitting organic compound.
  • a display device to which such an organic EL element is applied does not require a backlight, which is required in a liquid crystal display device or the like.
  • Patent Document 1 describes an example of a display device using an organic EL element.
  • Patent Document 2 discloses a display device for VR using an organic EL device.
  • An object of one embodiment of the present invention is to provide a display device with high display quality.
  • An object of one embodiment of the present invention is to provide a highly reliable display device.
  • An object of one embodiment of the present invention is to provide a display device with low power consumption.
  • An object of one embodiment of the present invention is to provide a display device that can easily achieve high definition.
  • An object of one embodiment of the present invention is to provide a display device having both high display quality and high definition.
  • An object of one embodiment of the present invention is to provide a high-contrast display device.
  • An object of one embodiment of the present invention is to provide a display device having a novel structure or a method for manufacturing the display device.
  • An object of one embodiment of the present invention is to provide a method for manufacturing the above display device with high yield.
  • One aspect of the present invention aims to alleviate at least one of the problems of the prior art.
  • One embodiment of the present invention includes a display portion, a first wiring, a second wiring, a third wiring, and a fourth wiring, and the display portion includes a first pixel, a second pixel, and a fourth wiring.
  • the second pixel is located between the first pixel and the third pixel in plan view, and the first pixel, the second pixel, and the third pixel are each the first sub-pixel and , and a second sub-pixel, the first wiring has a function of applying a first potential to the second sub-pixel of the first pixel, and the second wiring is connected to the first sub-pixel of the second pixel.
  • the third wiring has a function of applying the first potential to the second sub-pixel of the second pixel
  • the fourth wiring has a function of applying the first potential to the first sub-pixel of the third pixel.
  • the first wiring and the second wiring are adjacent, the third wiring and the fourth wiring are adjacent, and the distance between the first wiring and the second wiring is the third wiring and the third wiring.
  • the display device is shorter than the distance from the 4 wires.
  • the first sub-pixel has a function of controlling light corresponding to a first color selected from red, green and blue
  • the second sub-pixel has a function of controlling light corresponding to a first color selected from red, green and blue. It is preferable to have the ability to control the light corresponding to a second color different from one color.
  • the above structure includes a fifth wiring, a sixth wiring, a seventh wiring, and an eighth wiring
  • the fifth wiring has a function of applying a signal to the second subpixel included in the first pixel.
  • the sixth wiring has a function of applying a signal to the first sub-pixel of the second pixel
  • the seventh wiring has a function of applying a signal to the second sub-pixel of the second pixel
  • the eighth wiring has a function of applying a signal to the second sub-pixel of the second pixel.
  • the wiring has a function of applying a signal to the first sub-pixel of the third pixel, the first wiring and the second wiring are arranged between the fifth wiring and the sixth wiring in plan view, and the third wiring and the fourth wiring are preferably arranged between the seventh wiring and the eighth wiring in plan view.
  • the first pixel, the second pixel, and the third pixel are arranged in order along the direction of the first axis, and the first wiring to the eighth wiring are each arranged in the direction of the second axis. and the first axis and the second axis are preferably orthogonal.
  • the above structure includes a display portion driver circuit, a ninth wiring electrically connected to the display portion driver circuit, and a tenth wiring electrically connected to the display portion driver circuit. and tenth wiring each have a function as a scanning line, the ninth wiring has a first region that overlaps with the first pixel, and the tenth wiring has a second region that overlaps with the second pixel. and a third region overlapping with the third pixel.
  • the second subpixel included in the first pixel has the first transistor
  • the first subpixel included in the second pixel includes the second transistor
  • the second subpixel included in the second pixel includes the first transistor.
  • the first subpixel of the third pixel has a fourth transistor
  • one of the source and the drain of the first transistor is electrically connected to the first wiring
  • the source and the drain of the second transistor are electrically connected to the first wiring
  • One of the drain is electrically connected to the second wiring
  • one of the source and the drain of the third transistor is electrically connected to the third wiring
  • one of the source and the drain of the fourth transistor is connected to the fourth wiring.
  • the first wiring and the second wiring are arranged between the channel forming region of the first transistor and the channel forming region of the second transistor, and the third wiring and the fourth wiring are arranged in plan view , it is preferably arranged between the channel formation region of the second transistor and the channel formation region of the third transistor.
  • the display portion includes a first light emitting element, a second light emitting element, a third light emitting element, and a fourth light emitting element
  • the other of the source and drain of the first transistor is the first light emitting element.
  • the other of the source and the drain of the second transistor is electrically connected to the second light emitting element
  • the other of the source and the drain of the third transistor is electrically connected to the third light emitting element and the other of the source and drain of the fourth transistor is preferably electrically connected to the fourth light emitting element.
  • the above structure includes a display portion driver circuit, a ninth wiring electrically connected to the display portion driver circuit, and a tenth wiring electrically connected to the display portion driver circuit. and tenth wiring each have a function as a scanning line, the ninth wiring is electrically connected to the gate of the first transistor, the tenth wiring is connected to the gate of the second transistor, the gate of the third transistor, and the gate of the fourth transistor, the first scanning line has a first region overlapping with the first pixel, and the second scanning line has a second region overlapping with the second pixel , and a third region overlapping with the third pixel.
  • the ninth wiring does not overlap the second pixel and the third pixel
  • the tenth wiring does not overlap the first pixel
  • the ninth wiring and the tenth wiring do not contact each other in the display portion. is preferred.
  • the display portion driver circuit includes a first scanning line driver circuit electrically connected to the ninth wiring and a second scanning line driver circuit electrically connected to the tenth wiring. It is preferable that the first scanning line driver circuit and the second scanning line driver circuit be provided with the display portion interposed therebetween.
  • one embodiment of the present invention includes a first pixel, a second pixel, a third pixel, a first wiring, a second wiring, and a third wiring
  • the second pixel is a , located between the first pixel and the third pixel, the first pixel, the second pixel, and the third pixel each having a first subpixel, a second subpixel, and a third subpixel.
  • the first sub-pixel has a function of controlling light corresponding to a first color selected from red, green and blue
  • the second sub-pixel has a function of controlling light corresponding to a first color selected from red, green and blue.
  • the third sub-pixel controls light corresponding to a third color different from the first and second colors among red, green and blue.
  • the first wiring has a function of applying a first potential to the third subpixel of the first pixel and the first subpixel of the second pixel;
  • the third wiring has a function of applying the first potential to the third subpixel of the pixel, and the third wiring has the function of applying the first potential to the first subpixel of the third pixel.
  • the wirings are adjacent to each other, and the first wiring is wider than one or more of the second wiring and the third wiring.
  • the above structure includes a fourth wiring, a fifth wiring, a sixth wiring, and a seventh wiring
  • the fourth wiring has a function of applying a signal to the second sub-pixel included in the first pixel.
  • the fifth wiring has a function of applying a signal to the first sub-pixel of the second pixel
  • the sixth wiring has a function of applying a signal to the second sub-pixel of the second pixel
  • the seventh wiring has a function of applying a signal to the second sub-pixel of the second pixel.
  • the wiring has a function of applying a signal to the first sub-pixel of the third pixel
  • the first wiring is arranged between the fourth wiring and the fifth wiring in a plan view, and is arranged between the second wiring and the third wiring. is preferably arranged between the sixth wiring and the seventh wiring in plan view.
  • the second subpixel included in the first pixel has the first transistor
  • the first subpixel included in the second pixel includes the second transistor
  • the second subpixel included in the second pixel includes the first transistor.
  • the third pixel has a fourth transistor, and one of the source and drain of the first transistor and one of the source and drain of the second transistor are electrically connected to the first wiring.
  • one of the source and the drain of the third transistor is electrically connected to the second wiring
  • one of the source and the drain of the fourth transistor is electrically connected to the third wiring
  • the first wiring is connected to the first wiring.
  • the second wiring and the third wiring are arranged between the channel forming region of the transistor and the channel forming region of the second transistor, and the second wiring and the third wiring are arranged between the channel forming region of the second transistor and the channel forming region of the third transistor. is preferably arranged.
  • one embodiment of the present invention is a method for manufacturing a display device having a display portion over a first substrate, in which n transistors (where n is a second step of forming a first conductive film on n transistors; a third step of forming a photoresist on the first conductive film; A fourth step of transferring a desired pattern to the photoresist by performing an exposure process on the region to be the part, and a fifth step of forming a desired pattern in the photoresist by performing a developing process on the photoresist. a sixth step of removing part of the first conductive film using a desired pattern to form n wirings; and forming n light emitting elements arranged in a matrix on n transistors.
  • the n wirings are electrically connected to the n transistors on a one-to-one basis, and the fourth step divides the region to be the display portion into a plurality of exposure regions.
  • a first wiring of the n wirings is formed by exposure in the first exposure region, and a second wiring is formed by exposure in the second exposure region;
  • the second wiring is adjacent, and among the n transistors, the first transistor is electrically connected to the first wiring, the second transistor is electrically connected to the second wiring, and the first wiring and the first transistor are electrically connected to the second wiring.
  • the second wiring is a manufacturing method of a display device arranged between a channel formation region of a first transistor and a channel formation region of a second transistor in plan view.
  • the n wirings are electrically connected to one of the sources and drains of the n transistors, and the other of the sources and drains of the n transistors is integrated with the n light emitting elements. It is preferable that they are electrically connected in one and overlap each other in one-to-one.
  • each of the n light-emitting elements preferably has an EL layer.
  • the exposure processing is performed so that an exposure region in which portions of the mutually adjacent exposure regions overlap each other is formed at the connecting portion of the mutually adjacent exposure regions of the plurality of exposure regions.
  • a display device with high display quality can be provided.
  • a highly reliable display device can be provided.
  • a display device with low power consumption can be provided.
  • a display device that can easily achieve high definition can be provided.
  • a display device having both high display quality and high definition can be provided.
  • a display device with high contrast can be provided.
  • a display device having a novel structure or a method for manufacturing the display device can be provided. Also, a method for manufacturing the display device described above with a high yield can be provided. According to one aspect of the present invention, at least one of the problems of the prior art can be alleviated.
  • 1A and 1B are perspective views illustrating configuration examples of a display device.
  • 2A and 2B are perspective views illustrating configuration examples of the display device.
  • 3A and 3B are block diagrams illustrating the display unit.
  • 4A and 4B are block diagrams illustrating the display unit.
  • 5A to 5K are diagrams showing configuration examples of pixels.
  • 6A and 6B are circuit diagrams showing configuration examples of pixels.
  • 7A and 7B are circuit diagrams showing configuration examples of pixels.
  • 8A and 8B are diagrams showing configuration examples of a display unit.
  • 9A to 9C are diagrams showing configuration examples of the display unit.
  • 10A and 10B are diagrams showing configuration examples of a display unit.
  • 11A and 11B are diagrams showing configuration examples of pixels.
  • FIG. 12 is a diagram showing a configuration example of a pixel.
  • FIG. 13 is a circuit diagram showing a configuration example of a display device.
  • 14A and 14B are diagrams illustrating configuration examples of a display unit.
  • FIG. 15 is a diagram illustrating a configuration example of a display unit; 16A and 16B are diagrams illustrating configuration examples of a display unit.
  • FIG. 17 is a diagram illustrating a configuration example of a display unit; 18A and 18B are diagrams showing configuration examples of a display unit.
  • 19A and 19B are diagrams showing configuration examples of a display unit.
  • FIG. 20 is a diagram illustrating a configuration example of a display unit; 21A and 21B are diagrams showing configuration examples of a display unit.
  • FIG. 22 is a cross-sectional view illustrating a configuration example of a display device.
  • FIG. 15 is a diagram illustrating a configuration example of a display unit
  • 16A and 16B are diagrams illustrating configuration examples of a display unit.
  • FIG. 17 is a diagram illustrating a configuration example of
  • FIG. 23 is a cross-sectional view illustrating a configuration example of a display device.
  • FIG. 24 is a cross-sectional view illustrating a configuration example of a display device.
  • 25A and 25B are cross-sectional views illustrating configuration examples of display elements.
  • 26A to 26F are diagrams showing configuration examples of light-emitting elements.
  • 27A and 27B are diagrams illustrating examples of electronic devices.
  • 28A to 28D are diagrams illustrating examples of electronic devices.
  • 29A to 29F are diagrams illustrating examples of electronic devices.
  • 30A to 30F are diagrams illustrating examples of electronic devices.
  • film and the term “layer” can be interchanged with each other.
  • conductive layer or “insulating layer” may be interchangeable with the terms “conductive film” or “insulating film.”
  • an EL layer refers to a layer provided between a pair of electrodes of a light-emitting element and containing at least a light-emitting substance (also referred to as a light-emitting layer) or a laminate including a light-emitting layer.
  • a display panel which is one aspect of a display device, has a function of displaying (outputting) an image or the like on a display surface. Therefore, the display panel is one aspect of the output device.
  • the substrate of the display panel is attached with a connector such as FPC (Flexible Printed Circuit) or TCP (Tape Carrier Package), or the substrate is mounted with a COG (Chip On Glass) method.
  • a connector such as FPC (Flexible Printed Circuit) or TCP (Tape Carrier Package)
  • COG Chip On Glass
  • a light-emitting element of one embodiment of the present invention includes a layer containing a substance with a high hole-injection property, a substance with a high hole-transport property, a substance with a high electron-transport property, a substance with a high electron-injection property, a bipolar substance, or the like. may have.
  • the light-emitting layer each contains quantum dots.
  • Inorganic compounds such as or polymeric compounds (oligomers, dendrimers, polymers, etc.).
  • quantum dots by using quantum dots in the light-emitting layer, it can function as a light-emitting material.
  • quantum dot material a colloidal quantum dot material, an alloy quantum dot material, a core-shell quantum dot material, a core quantum dot material, etc. can be used. Also, materials containing element groups of groups 12 and 16, 13 and 15, or 14 and 16 may be used. Alternatively, quantum dot materials containing elements such as cadmium, selenium, zinc, sulfur, phosphorus, indium, tellurium, lead, gallium, arsenic, and aluminum may be used.
  • a device manufactured using a metal mask or FMM may be referred to as a device with an MM (metal mask) structure.
  • a device manufactured without using a metal mask or FMM may be referred to as a device with an MML (metal maskless) structure.
  • a structure in which a light-emitting layer is separately formed or a light-emitting layer is separately painted in each color light-emitting device is referred to as SBS (Side By Side) structure.
  • SBS Side By Side
  • a light-emitting device capable of emitting white light is sometimes referred to as a white light-emitting device.
  • a white light emitting device can be combined with a colored layer (for example, a color filter) to realize a full-color display device.
  • light-emitting devices can be broadly classified into single structures and tandem structures.
  • a single-structure device preferably has one light-emitting unit between a pair of electrodes, and the light-emitting unit preferably includes one or more light-emitting layers.
  • the light-emitting layers may be selected such that the respective light-emitting colors of the two light-emitting layers are in a complementary color relationship. For example, by making the luminescent color of the first luminescent layer and the luminescent color of the second luminescent layer have a complementary color relationship, it is possible to obtain a configuration in which the entire light emitting device emits white light.
  • the light-emitting device as a whole may emit white light by combining the light-emitting colors of the three or more light-emitting layers.
  • a tandem structure device preferably has a plurality of light-emitting units between a pair of electrodes, and each light-emitting unit preferably includes one or more light-emitting layers.
  • each light-emitting unit preferably includes one or more light-emitting layers.
  • a structure in which white light emission is obtained by combining light from the light emitting layers of a plurality of light emitting units may be employed. Note that the structure for obtaining white light emission is the same as the structure of the single structure.
  • the white light emitting device when comparing the white light emitting device (single structure or tandem structure) and the light emitting device having the SBS structure, the light emitting device having the SBS structure can consume less power than the white light emitting device. If it is desired to keep power consumption low, it is preferable to use a light-emitting device with an SBS structure. On the other hand, the white light emitting device is preferable because the manufacturing process is simpler than that of the SBS structure light emitting device, so that the manufacturing cost can be lowered or the manufacturing yield can be increased.
  • One embodiment of the present invention is a display device including a light-emitting element (also referred to as a light-emitting device).
  • the display device has at least two light emitting elements that emit light of different colors.
  • Each light-emitting element has a pair of electrodes and an EL layer therebetween.
  • Electroluminescence elements such as organic EL elements and inorganic EL elements can be used as the light emitting elements. Alternatively, light emitting diodes (LEDs) can be used.
  • the light-emitting element of one embodiment of the present invention is preferably an organic EL element (organic electroluminescent element).
  • Two or more light-emitting elements that emit different colors have EL layers each containing a different material.
  • a full-color display device can be realized by using three types of light-emitting elements that emit red (R), green (G), and blue (B) light.
  • an EL layer is processed into a fine pattern without using a shadow mask such as a metal mask.
  • a shadow mask such as a metal mask.
  • the EL layers can be separately formed, a display device with extremely vivid, high contrast, and high display quality can be realized.
  • a first EL film and a first sacrificial film are stacked to cover the pixel electrodes.
  • a resist mask is formed over the first sacrificial film.
  • part of the first sacrificial film and part of the first EL film are etched to form the first EL layer and the first sacrificial layer over the first EL layer.
  • a second EL film and a second sacrificial film are laminated and formed.
  • part of the second sacrificial film and part of the second EL film are etched to form the second EL layer and the second sacrificial layer on the second EL layer.
  • pixel electrodes are processed using the first sacrificial layer and the second sacrificial layer as masks, and the first pixel electrode overlapping with the first EL layer and the second pixel electrode overlapping with the second EL layer are processed. to form a pixel electrode.
  • the first EL layer and the second EL layer can be separately formed.
  • two-color light-emitting elements can be produced separately.
  • EL layers of light emitting elements of three or more colors can be separately formed, and a display device having light emitting elements of three or four colors or more can be realized.
  • the common electrode At the edge of the EL layer, there is a difference in level due to the area where the pixel electrode and the EL layer are provided and the area where the pixel electrode and the EL layer are not provided.
  • the common electrode When the common electrode is formed on the EL layer, there is a concern that the common electrode may be cut off due to poor coverage of the common electrode due to the steps at the ends of the EL layer. In addition, there is concern that the common electrode will become thinner and the electrical resistance will increase.
  • the common electrode is formed on the EL layer.
  • the common electrode and the pixel electrode may be short-circuited.
  • an insulating layer is provided between the first EL layer and the second EL layer, whereby unevenness of the surface on which the common electrode is provided can be reduced. Therefore, the coverage of the common electrode at the end of the first EL layer and the end of the second EL layer can be improved, and good conductivity of the common electrode can be achieved. Also, short-circuiting between the common electrode and the pixel electrode can be suppressed.
  • the distance between the adjacent EL layers is difficult to set to less than 10 ⁇ m by, for example, a formation method using a metal mask.
  • it can be narrowed down to 1 ⁇ m or less.
  • the gap can be narrowed to 500 nm or less, 200 nm or less, 100 nm or less, or even 50 nm or less.
  • the aperture ratio can be brought close to 100%.
  • the aperture ratio can be 50% or more, 60% or more, 70% or more, 80% or more, or even 90% or more, and less than 100%.
  • the pattern of the EL layer itself can also be made much smaller than when a metal mask is used.
  • the thickness varies between the center and the edge of the pattern, so the effective area that can be used as the light emitting region is smaller than the area of the entire pattern. .
  • the pattern is formed by processing a film formed to have a uniform thickness, the thickness can be made uniform within the pattern, and even if the pattern is fine, almost the entire area of the pattern can emit light. It can be used as a region. Therefore, according to the above manufacturing method, both high definition and high aperture ratio can be achieved.
  • a display device in which fine light-emitting elements are integrated since a display device in which fine light-emitting elements are integrated can be realized, it is necessary to apply a special pixel arrangement method such as a pentile method to artificially increase the definition. Since there is no R, G, and B arranged in one direction, a so-called stripe arrangement, and a display device with a resolution of 500 ppi or more, 1000 ppi or more, or 2000 ppi or more, further 3000 ppi or more, and further 5000 ppi or more can be realized.
  • FIG. 1A is a schematic perspective view of a semiconductor device 100A according to one embodiment of the present invention.
  • the semiconductor device 100A includes a layer 30 and an encapsulation substrate 40 on the layer 30.
  • the semiconductor device 100 ⁇ /b>A has a display section 31 , and the display section 31 is composed of a layer 60 and a region 31 a provided in the layer 30 .
  • the region 31a has a plurality of pixel circuits arranged in a matrix.
  • Layer 30 comprises region 31a, with layer 60 provided between encapsulation substrate 40 and region 31a.
  • FIG. 1B the layers 30, 60, sealing substrate 40, and the like are shown separated from each other in order to make the configuration of the semiconductor device 100A shown in FIG. 1A easier to understand.
  • the semiconductor device 100A has a display drive circuit 23.
  • the display section driving circuit 23 has a circuit section 23a and a circuit section 23b.
  • layer 30 has circuit portion 23 a and terminal portion 29 .
  • An FPC (flexible printed circuit) 29a is electrically connected to the terminal portion 29, and a circuit portion 23b is arranged on the FPC 29a.
  • the layer 60 is provided so as to overlap the region 31a included in the layer 30 .
  • the layer 60 includes a plurality of light emitting elements 61, and the light emission brightness of each of the plurality of light emitting elements 61 is controlled by each of the plurality of pixel circuits 51 provided in the region 31a.
  • the pixel circuit 51 and the light emitting element 61 will be described later.
  • the circuit section 23a functions, for example, as a scanning line driving circuit.
  • the circuit section 23b functions as, for example, a signal line driving circuit.
  • FIG. 2A shows a configuration in which the semiconductor device 100A has a layer 20.
  • a semiconductor device 100A shown in FIG. 2A includes a layer 20, a layer 30, and a sealing substrate 40 on the layer 30.
  • the semiconductor device 100 ⁇ /b>A has a display section 31 , and the display section 31 is composed of a layer 60 and a region 31 a provided in the layer 30 .
  • the region 31a has a plurality of pixel circuits arranged in a matrix.
  • Layer 30 comprises region 31a, with layer 60 provided between encapsulation substrate 40 and region 31a.
  • the layers 20, 30, 60, the sealing substrate 40, and the like are shown separately in order to make the configuration of the semiconductor device 100A shown in FIG. 2A easier to understand.
  • the layer 20 has a display section drive circuit 23 and a terminal section 29 .
  • the display section drive circuit 23 is electrically connected to the display section 31 and has a function of supplying image data to the pixel circuits of the display section 31 .
  • Various circuits such as a shift register, a level shifter, an inverter, a latch, an analog switch, or a logic circuit can be used for the display drive circuit 23 .
  • the layer 20 preferably has transistors using a single crystal semiconductor substrate such as a single crystal silicon substrate.
  • the size reduction of the semiconductor device 100A can be realized. Further, by providing the display driving circuit 23 so as to overlap the display 31, the width of the frame around the display 31 can be extremely narrowed, so that the area of the display 31 can be increased. Therefore, the resolution of the display section 31 can be improved. Therefore, the display quality of the semiconductor device 100A can be improved.
  • the aperture ratio of pixels can be increased.
  • the pixel aperture ratio can be 40% or more and less than 100%, preferably 50% or more and 95% or less, more preferably 60% or more and 95% or less.
  • the current density supplied to the pixel can be reduced. Therefore, the load applied to the pixel is reduced, and the reliability of the semiconductor device 100A can be improved.
  • the wiring that electrically connects them can be shortened. Therefore, wiring resistance and parasitic capacitance are reduced, and the operating speed of the semiconductor device 100A can be increased. Also, the power consumption of the semiconductor device 100A is reduced.
  • FIG. 3A is a block diagram illustrating the display section drive circuit 23 and the display section 31.
  • FIG. 3A is a block diagram illustrating the display section drive circuit 23 and the display section 31.
  • the display drive circuit 23 has a first drive circuit 232 and a second drive circuit 233 .
  • a circuit included in the first driving circuit 232 functions, for example, as a scanning line driving circuit.
  • a circuit included in the first drive circuit 232 functions, for example, as a signal line drive circuit. It should be noted that some circuit may be provided at a position facing the first drive circuit 232 with the display section 31 interposed therebetween. Some circuit may be provided at a position facing the second drive circuit 233 with the display section 31 interposed therebetween.
  • the display unit drive circuit 23 may be referred to as a "peripheral drive circuit".
  • Various circuits such as shift registers, level shifters, inverters, latches, analog switches, and logic circuits can be used for the peripheral driving circuits.
  • a transistor, a capacitor, or the like can be used for the peripheral driver circuit.
  • the display unit 31 is arranged substantially parallel to each of the m wirings 236 whose potentials are controlled by the circuits included in the first driving circuit 232, which are arranged substantially parallel to each other, and , n wirings 237 whose potentials are controlled by a circuit included in the second driver circuit 233, and a plurality of pixels Px arranged in a matrix.
  • the wiring 236 is electrically connected to the first drive circuit 232 .
  • the wiring 237 is electrically connected to the second driving circuit 233 .
  • Each of the plurality of pixels Px is electrically connected to one of the m wirings 236, for example.
  • each of the plurality of pixels Px is electrically connected to one of the n wirings 237, for example.
  • the display drive circuit 23 may have a protection circuit 55 as shown in FIG. 3B.
  • the configuration shown in FIG. 3B shows an example in which the protection circuit 55 is provided between the second drive circuit 233 and the display section 31 .
  • a protection circuit may be provided between the first drive circuit 232 and the display section 31 .
  • the positions of the wirings 237 may be horizontally reversed in the pixels Px.
  • FIGS. 4A and 4B show an example in which the first drive circuits 232 are arranged on both sides of the display section 31 .
  • the first drive circuit 232 arranged on the left side may be called a first drive circuit 232a
  • the first drive circuit 232 arranged on the right side may be called a first drive circuit 232b.
  • wiring 236 electrically connected to the first drive circuit 232a and the first drive circuit 232b A configuration in which the wiring 236 electrically connected to is divided may be employed.
  • the area of the pixels Px electrically connected to the first drive circuit 232a and the area of the pixels Px electrically connected to the first drive circuit 232b are separated by division (described later).
  • the exposure may be performed so as to form the boundary of the exposure area.
  • each of the three pixels Px functions as a sub-pixel. That is, each of the three sub-pixels controls the amount of red light, green light, or blue light emitted (see FIG. 5A).
  • the color of light controlled by each of the three sub-pixels is not limited to a combination of red (R), green (G), and blue (B), but may be cyan (C), magenta (M), and yellow (Y). There may be (see FIG. 5B). Also, the areas of the three sub-pixels may not be the same. If the luminous efficiency, reliability, etc. differ depending on the luminescent color, the area of the sub-pixel may be changed for each luminescent color (see FIG. 5C).
  • the pixel 11 shown in FIG. 5C has sub-pixels B over the upper row (first row) and the lower row (second row) of the first column, and the upper row (first row) of the second column. 2) has a sub-pixel R, and has a sub-pixel G in the row below the second column (second row). Note that the arrangement configuration of the sub-pixels shown in FIG. 5C may be referred to as an "S stripe arrangement" or the like.
  • FIG. 5D shows a subpixel G having a substantially trapezoidal top shape with rounded corners, a subpixel R having a substantially triangular top surface shape with rounded corners, and a subpixel having a substantially square or substantially hexagonal top surface shape with rounded corners. B, and an example of a pixel 11.
  • the sub-pixel G has a larger light-emitting area than the sub-pixel R.
  • the shape and size of each sub-pixel can be determined independently.
  • sub-pixels with more reliable light emitting devices can be smaller in size.
  • the sub-pixel R may be a red sub-pixel
  • the sub-pixel G may be a green sub-pixel
  • the sub-pixel B may be a blue sub-pixel.
  • a delta arrangement is applied to the pixels 11_1 and 11_2 shown in FIG. 5E.
  • the pixel 11_1 has two sub-pixels (sub-pixels R and G) in the upper row (first row) and one sub-pixel (sub-pixel B) in the lower row (second row).
  • the pixel 11_2 has one sub-pixel (sub-pixel B) in the upper row (first row) and two sub-pixels (sub-pixels R and G) in the lower row (second row).
  • FIG. 5F shows an example in which each sub-pixel has a substantially square top surface shape with rounded corners, but each sub-pixel may have, for example, a circular top surface shape.
  • the pentile arrangement shown in FIG. 5F may be used.
  • each sub-pixel for example, the arrangement of sub-pixel R, sub-pixel G and sub-pixel B may be interchanged with each other.
  • sub-pixels may be collectively functioned as one pixel.
  • three sub-pixels controlling red, green, and blue light, respectively, may be added with a sub-pixel controlling white light (see FIG. 5G).
  • a sub-pixel controlling white light see FIG. 5G.
  • FIG. 5G four sub-pixels R, G, B, and W having a substantially square shape are arranged in a matrix, and two sub-pixels (sub-pixel R , G) and two sub-pixels (sub-pixels B, W) in the bottom row (second row).
  • the four sub-pixels R, G, B, and W may be arranged in stripes.
  • the upper row (first row) has subpixels R, G, and B arranged in stripes
  • the lower row (second row) has subpixels arranged in respective columns. It may have one pixel W each.
  • a sub-pixel for controlling yellow light may be added to the three sub-pixels for controlling red, green, and blue light, respectively (see FIG. 5J).
  • a sub-pixel for controlling white light may be added to the three sub-pixels for controlling cyan, magenta, and yellow light, respectively (see FIG. 5K).
  • Reproducibility of halftones can be improved by increasing the number of sub-pixels that function as one pixel, and by appropriately combining sub-pixels that control lights such as red, green, blue, cyan, magenta, and yellow. can. Therefore, color reproducibility can be improved.
  • the display device of one embodiment of the present invention can reproduce color gamuts of various standards.
  • PAL Phase Alternating Line
  • NTSC National Television System Committee
  • sRGB standard RGB
  • ITU-R BT. 709 International Telecommunication Union Radiocommunication Sector Broadcasting Service(Television) 709) ⁇ DCI ⁇ P3(Digital Cinema Initiatives P3) ⁇ UHDTV(Ultra High Definition Television ⁇ ) ⁇ ITU ⁇ RBT. 2020 (REC.2020 (Recommendation 2020)) standard color gamut can be reproduced.
  • a display unit 31 capable of full-color display at a resolution of so-called full high-definition (also referred to as “2K resolution”, “2K1K”, or “2K”) is realized.
  • the display unit 31 is capable of full-color display at a resolution of so-called ultra high-definition (also referred to as “4K resolution”, “4K2K”, or “4K”).
  • 4K resolution also referred to as “4K resolution”, “4K2K”, or “4K”.
  • the display unit 31 is capable of full-color display at a resolution of so-called Super Hi-Vision (also referred to as “8K resolution”, “8K4K”, or “8K”). can be realized.
  • Super Hi-Vision also referred to as “8K resolution”, “8K4K”, or “8K”.
  • the pixel density (definition) of the display unit 31 is preferably 1000 ppi or more and 10000 ppi or less. For example, it may be 2000 ppi or more and 6000 ppi or less, or 3000 ppi or more and 5000 ppi or less.
  • the screen ratio (aspect ratio) of the display unit 31 is not particularly limited.
  • the display unit 31 of the semiconductor device 100A can support various screen ratios such as 1:1 (square), 4:3, 16:9, and 16:10.
  • the diagonal size of the display section 31 is 0.1 inch or more and 5.0 inches or less, preferably 0.5 inch or more and 2.0 inches or less, more preferably. can be greater than or equal to 1 inch and less than or equal to 1.7 inches.
  • the diagonal size of the display unit 31 may be 1.5 inches or around 1.5 inches.
  • FIG. 6A shows a circuit configuration example of the pixel Px.
  • a pixel Px includes a pixel circuit 51 and a light emitting element 61 .
  • a pixel circuit 51 shown as an example in FIG. 6A includes a transistor 52A, a transistor 52B, a transistor 52C, and a capacitor 53.
  • the transistor 52A, the transistor 52B, and the transistor 52C can be transistors including oxide semiconductors in channel formation regions (hereinafter also referred to as “OS transistors”).
  • OS transistors oxide semiconductors in channel formation regions
  • Each of the OS transistors of the transistor 52A, the transistor 52B, and the transistor 52C preferably has a back gate electrode. can be configured to provide
  • the transistor 52B includes a gate electrode electrically connected to the transistor 52A, a first terminal electrically connected to the light emitting element 61, and a second terminal electrically connected to the wiring ANO.
  • the wiring ANO is wiring for applying a potential for supplying current to the light emitting element 61 .
  • the transistor 52A has a first terminal electrically connected to the gate electrode of the transistor 52B, a second terminal electrically connected to a wiring SL functioning as a source line, and a wiring GL1 functioning as a gate line.
  • a gate electrode having a function of controlling a conducting state or a non-conducting state based on a potential is provided.
  • the transistor 52C is turned on based on the potentials of the first terminal electrically connected to the wiring V0, the second terminal electrically connected to the light emitting element 61, and the wiring GL2 functioning as a gate line. Alternatively, a gate electrode having a function of controlling a non-conducting state is provided.
  • the wiring V0 is a wiring for applying a reference potential and a wiring for outputting the current flowing through the pixel circuit 51 to the display section driving circuit 23 .
  • the capacitor 53 includes a conductive film electrically connected to the gate electrode of the transistor 52B and a conductive film electrically connected to the second electrode of the transistor 52C.
  • the light emitting element 61 includes a first electrode electrically connected to the first electrode of the transistor 52B and a second electrode electrically connected to the wiring VCOM.
  • the wiring VCOM is a wiring for applying a potential for supplying current to the light emitting element 61 .
  • the intensity of light emitted by the light emitting element 61 can be controlled according to the image signal applied to the gate electrode of the transistor 52B. Variation in the potential between the gate and source of the transistor 52B can be suppressed by the reference potential of the wiring V0 applied through the transistor 52C.
  • a current value that can be used to set pixel parameters can also be output from the wiring V0. More specifically, the wiring V0 can function as a monitor line for outputting the current flowing through the transistor 52B or the current flowing through the light emitting element 61 to the outside.
  • the current output to the wiring V0 may be converted into voltage by a source follower circuit or the like.
  • the light-emitting element described in one embodiment of the present invention refers to a self-luminous display element such as an organic EL element (also referred to as an OLED (Organic Light Emitting Diode)).
  • the light-emitting elements electrically connected to the pixel circuit can be self-luminous light-emitting elements such as LEDs (Light Emitting Diodes), micro LEDs, QLEDs (Quantum-dot Light Emitting Diodes), and semiconductor lasers. is.
  • the pixel Px shown in FIG. 6B has a transistor 52D and a wiring GL3 in addition to those shown in FIG. 6A.
  • the transistor 52D can be an OS transistor.
  • the transistor 52D is formed of an OS transistor, it preferably has a back gate electrode. can be configured.
  • the transistor 52D has a gate electrode electrically connected to the wiring GL3, a first terminal electrically connected to the first terminal of the transistor 52A, and a second terminal electrically connected to the wiring V0. And prepare.
  • a pixel Px shown in FIG. 7A has transistors 52A, 52B, 52C, 52D, a capacitor 53A, and a capacitor 53B.
  • the pixel Px shown in FIG. 7A differs from that in FIG. 6B in the arrangement of the transistor 52D.
  • the transistor 52D is arranged between the transistor 52B and the wiring ANO.
  • a gate electrode of the transistor 52D is electrically connected to the wiring GL3, a first terminal of the transistor 52D is electrically connected to the second terminal of the transistor 52B, and a second terminal of the transistor 52D is electrically connected to the wiring ANO. connected
  • the pixel Px shown in FIG. 7A differs from FIG. 6B in that it has capacitors 53A and 53B instead of the capacitor 53.
  • the capacitor 53A includes a conductive film electrically connected to the gate electrode of the transistor 52B and a conductive film electrically connected to the second terminal of the transistor 52B.
  • the capacitor 53B includes a conductive film electrically connected to the second terminal of the transistor 52B and a conductive film electrically connected to the wiring ANO.
  • a pixel Px shown in FIG. 7B has transistors 52A, 52B, 52C, 52D, 52E, 52F, a capacitor 53A, and a capacitor 53B.
  • the pixel Px illustrated in FIG. 7B is electrically connected to five wirings of the wirings GL1 to GL5, the wiring SL, the wiring V0, the wiring ANO, and the wiring S1. For example, a signal is applied to the wiring S1.
  • the transistor 52B has a gate electrode electrically connected to the transistor 52A, a first terminal electrically connected to the transistor 52F, and a second terminal electrically connected to the wiring ANO. , have
  • the transistor 52A has a gate electrode electrically connected to the wiring GL1, a first terminal electrically connected to the gate electrode of the transistor 52B, a second terminal electrically connected to the wiring S1, have
  • the transistor 52C has a gate electrode electrically connected to the wiring GL2, a first terminal electrically connected to the wiring V0, and a second terminal electrically connected to the light emitting element 61. .
  • the transistor 52D has a gate electrode electrically connected to the wiring GL3, a first terminal electrically connected to the wiring S1, and a second terminal electrically connected to the transistor 52F.
  • the transistor 52E has a gate electrode electrically connected to the wiring GL4, a first terminal electrically connected to the wiring S1, and a second terminal electrically connected to the wiring SL.
  • the transistor 52F has a gate electrode electrically connected to the wiring GL5, a first terminal electrically connected to the light emitting element 61, and a second terminal electrically connected to the transistors 52B and 52D. , have
  • the capacitor 53A has a conductive film electrically connected to the wiring ANO and a conductive film electrically connected to the gate electrode of the transistor 52B.
  • the capacitor 53B has a conductive film electrically connected to the wiring SL and a conductive film electrically connected to the wiring S1.
  • FIG. 8A shows an example of a plan view of the pixel matrix 230 included in the display section 31.
  • the pixel matrix 230 has a plurality of pixels Px arranged in a matrix.
  • a pattern can be formed in each layer such as a semiconductor layer, a conductive layer, etc., of the plurality of pixels Px that constitute the pixel matrix 230 using an exposure device.
  • the area of one exposure in the exposure device may be smaller than the area of the pixel matrix 230 .
  • the formation of the pattern in each layer that constitutes the pixel matrix 230 can be performed by exposing a plurality of exposure regions separately, and by joining the exposure regions together to perform the overall exposure. Such exposure is sometimes called split exposure. In the region where each exposure region is joined together, it is preferable that parts of two adjacent exposure regions overlap each other.
  • an exposure apparatus for LSI typically a scanner
  • the thickness of each pattern or the interval between patterns is set to 500 nm or less, 200 nm or less, 100 nm or less, 50 nm or less, or even 30 nm or less.
  • Even when the power is increased it is easy to increase the diagonal size of the display section 31 . More specifically, for example, it is easy to set the diagonal size of the display section 31 to, for example, 1 inch or more.
  • the pixel density (definition) when the pixel density (definition) is increased, specifically, it is 300 ppi or more, preferably 500 ppi or more, more preferably 1000 ppi or more, further preferably 2000 ppi or more, and still more preferably 2000 ppi or more. is 3000 ppi or more, more preferably 5000 ppi or more, more preferably 7000 ppi or more, it is easy to increase the diagonal size of the display section 31 . More specifically, it is easy to set the diagonal size of the display section 31 to, for example, 1 inch or more.
  • FIG. 8B shows an example of dividing the pixel matrix into a plurality of regions.
  • the pixel matrix of the display unit 31 can be divided into regions represented by pixel sub-matrices 230[k,m]. where k and m are both positive integers, k is the coordinate in the x direction and m is the coordinate in the y direction.
  • a single exposure area can be each divided pixel sub-matrix 230[k,m].
  • FIG. 9B is an enlarged view of the area enclosed by the dashed line shown in FIG. 9A.
  • FIG. 9A shows an example in which the pixel matrix 230 has two types of pixels Px (hereinafter sometimes referred to as pixels Px1 and pixels Px2) in the configuration shown in FIG. 8B.
  • the pixel matrix 230 is composed of a plurality of pixels Px1 and a plurality of pixels Px2.
  • the pixel Px1 and the pixel Px2 differ from each other in the arrangement of one or more wirings.
  • the pixel matrix 230 has a plurality of pixel sub-matrices, and in the pixel Px1 and the pixel Px2 that are adjacent across the boundary of the adjacent pixel sub-matrices, one wiring that each has is arranged adjacently.
  • each pixel sub-matrix 230[k,m] is composed of a plurality of pixels Px1 and a plurality of pixels Px2. Pixels Px2 are alternately arranged along the x direction, and the same pixels are arranged along the y direction.
  • arranged along the x direction is not limited to being arranged along the positive direction of x. It may be arranged along the negative direction of x. Moreover, being arranged along the y direction is not limited to being arranged along the positive direction of y. It may be arranged along the negative y direction. Further, although FIG. 8A and the like show an example in which the x-axis and the y-axis are perpendicular to each other, the x-axis and the y-axis may be oblique.
  • the sub-pixels R, G, B, W, C, M, Y, etc. shown above can be applied to the pixel Px1 and the pixel Px2, respectively.
  • the pixel Px1 When one of the sub-pixels R, G, B, W, C, M, Y, etc. is selected as the pixel Px1, sub-pixels R, G, B, W, C, M, Y, etc. are used as the pixel Px2.
  • sub-pixels other than those selected for the pixel Px1 may be selected, or the same sub-pixels as the pixel Px1 may be selected.
  • FIG. 9B is an enlarged view of a region surrounded by a square with a dashed line in FIG. 9A, and two pixel sub-matrices 230[k,m] (here, pixel sub-matrices 230[1,1] and 230[1,1]) adjacent in the x direction. Six pixels are shown arranged according to the pixel sub-matrix 230[2,1]).
  • Pixel Px1, pixel Px2, pixel Px1, pixel Px2, pixel Px1, and pixel Px2 arranged in order along the x-direction are here referred to as pixel Px1a, pixel Px2a, pixel Px1b, pixel Px2b, pixel Px1c, and pixel Px2c.
  • Pixel Px1a and pixel Px2a are included in pixel sub-matrix 230[1,1], and pixel Px1b, pixel Px2b, pixel Px1c and pixel Px2c are included in pixel sub-matrix 230[2,1].
  • Pixel sub-matrix 230[1,1] and pixel sub-matrix 230[2,1] are exposed separately.
  • Pixel Px2a and pixel Px1b are adjacent to each other across the boundary of the exposure region.
  • the pixel Px2b and the pixel Px1c are adjacent in the pixel sub-matrix 230[2,1].
  • each pixel Px has a wiring 12 .
  • the wiring 12 is a wiring extending in the y direction.
  • the wiring 12 is provided over a plurality of pixels Px arranged in the y direction and shared by the plurality of pixels Px.
  • the arrangement of the wirings 12 in the pixel Px1 and the arrangement of the wirings 12 in the pixel Px2 are in a symmetrical relationship with respect to the y-axis direction as an axis of symmetry in plan view. Further, the wiring 12 of the pixel Px2a (hereinafter sometimes referred to as wiring 12a) and the wiring 12 of the pixel Px1b (hereinafter sometimes referred to as wiring 12b) are arranged adjacent to each other.
  • the wiring 12 of the pixel Px2b (hereinafter also referred to as wiring 12c) and the wiring 12 of the pixel Px1c (hereinafter sometimes referred to as wiring 12d) are arranged adjacent to each other.
  • each wire arranged line-symmetrically does not have to be line-symmetrical in the entire pixel including each wire, and it is sufficient that part of the wire is arranged line-symmetrically.
  • a display portion of one embodiment of the present invention includes a first pixel and a second pixel adjacent to each other across a boundary between adjacent pixel submatrices, the first pixel includes a first wiring, When the second pixel has a second wiring, and the first wiring and the second wiring are arranged adjacent to each other, the area of 30% or more of the first wiring included in the first pixel is the second wiring. and symmetrically with respect to the axis oriented in the y-axis direction.
  • first wiring and the second wiring are adjacent to each other, they do not have to be arranged line-symmetrically with each other.
  • the signal supplied to the wiring 12 is the same in two pixels in which the wiring 12 is arranged adjacent to each other. Signals supplied to the wiring 12 may be the same for all pixels included in the display portion 31 .
  • exposure positional deviation occurs in adjacent exposure areas. Due to the positional deviation, the distance between two pixels Px adjacent in the x direction across the boundary of the exposure region is shortened, and the wiring, conductive layer, semiconductor layer, etc. of each pixel may be overlapped and short-circuited. be.
  • a display device of one embodiment of the present invention has a structure in which the same signal is applied to a wiring, a conductive layer, a semiconductor layer, and the like, which are likely to be short-circuited, even when exposure position shift occurs, thereby suppressing defects of the display device. can do.
  • FIG. 9C shows that the distance between two pixels Px adjacent in the x direction across the boundary of the exposure region due to the positional shift is the distance between two pixels Px adjacent in the same pixel sub-matrix 230[k,m]. , and the wiring 12 of the pixel Px2a and the wiring 12 of the pixel Px1b overlap each other. Although the wiring 12 of the pixel Px2a and the wiring 12 of the pixel Px1b may be short-circuited due to the superimposition, the pixels Px2a and Px1b can be operated normally by applying the same signal to the wiring 12. can.
  • the wiring 12 of the pixel Px2a and the wiring 12 of the pixel Px1b may overlap to form one wide wiring (hereinafter sometimes referred to as wiring 12').
  • a wiring 12' is provided between the pixel Px2a and the pixel Px1b, and the width of the wiring 12' may be wider than the width of at least one of the wiring 12c and the wiring 12d.
  • the distance between the wirings 12 of the respective pixels is the same as that of the adjacent pixels Px in the same pixel submatrix. It may be shorter than the distance between the wirings 12 that it has. If the distance between wirings is shortened, there is a concern that a leak current may occur between the wirings. Further, when the distance between wirings is shortened, if there is a potential difference between the wirings, the capacitance between the wirings increases, which may impose a load on the circuit operation. Even in such a case, each pixel Px can be operated normally by applying the same signal to each wiring 12 of each pixel.
  • one wiring included in each pixel is arranged adjacent to each other.
  • the same signal is given to each wiring arranged adjacent to each other.
  • that the wiring A and the wiring B are adjacent means that the wiring C is not arranged between the wiring A and the wiring B, for example.
  • the display portion has a plurality of wirings, and among the plurality of wirings, the wiring A and the wiring B are adjacent to each other, there is a wiring of the display portion between the wiring A and the wiring B. It means that other wirings except A and B are not arranged.
  • the display portion of one embodiment of the present invention includes a first pixel and a second pixel that are adjacent to each other across a boundary between two adjacent pixel submatrices, the first pixel has a first wiring, and the second pixel has a first wiring.
  • the pixel has a second wiring, the first wiring and the second wiring are arranged adjacent to each other, and the same signal is applied to the first wiring and the second wiring.
  • the first wiring and the second wiring are, for example, wirings for applying a reference potential.
  • the display portion of one embodiment of the present invention includes a first pixel and a second pixel adjacent to the first pixel in the x-direction in plan view, the y-axis
  • the layout of the pixels and the layout of the second pixels have configurations that are line-symmetrical with respect to each other with respect to the y-axis direction.
  • An axis pointing in the y-axis direction is, for example, an axis having the same vector as the y-axis.
  • the y-axis is also included in the axes oriented in the y-axis direction.
  • the pixel layout refers to, for example, the arrangement of wirings, electrodes, semiconductor layers, transistors, and capacitors included in the pixel.
  • Each of the first pixel and the second pixel has one wiring, and the same signal is applied to one wiring of each pixel.
  • the layouts of the first pixel and the second pixel are line-symmetrical to each other, for example, not all the components of the pixel may be line-symmetrical.
  • the one transistor electrically connected to the one wiring and the wiring functioning as the source line preferably have a line-symmetrical relationship.
  • the constituent elements of the first pixel and the second pixel are: It may be expressed as mutually inverting with respect to the y-axis direction.
  • the wiring V0 shown in FIG. 6A or 6B can be applied as the wiring 12 .
  • 10A and 10B show examples in which the wiring V0 is used as the wiring 12 in FIGS. 9B and 9C, respectively.
  • the wirings V0 included in the pixel Px2a, the pixel Px1b, the pixel Px2b, and the pixel Px1c are here referred to as the wiring V0a, the wiring V0b, the wiring V0c, and the wiring V0d, respectively.
  • the wiring ANO shown in FIG. 6A or the like may be applied as the wiring 12.
  • FIGS. 10A and 10B show the semiconductor layer C1 included in the pixel Px.
  • the semiconductor layer C1 includes a channel formation region of a transistor included in the pixel Px.
  • the semiconductor layer C1 can be used as a layer including a channel formation region of the transistor 52A, the transistor 52B, the transistor 52C, or the transistor 52D shown in FIG. 6A, 6B, or the like.
  • the semiconductor layers C1 included in the pixel Px2a, the pixel Px1b, the pixel Px2b, and the pixel Px1c are here referred to as the semiconductor layer C1a, the semiconductor layer C1b, the semiconductor layer C1c, and the semiconductor layer C1d, respectively.
  • FIG. 10A and 10B show an example in which the pixel Px has the wiring SL shown in FIG. 6A or 6B in addition to the wiring V0.
  • the wirings SL included in the pixel Px2a, the pixel Px1b, the pixel Px2b, and the pixel Px1c are here referred to as the wiring SLa, the wiring SLb, the wiring SLc, and the wiring SLd, respectively.
  • the distance between the wiring V0a and the wiring V0b is preferably shorter than the distance between the wiring V0a and the wiring SLb. Further, the distance between the wiring V0a and the wiring V0b is preferably shorter than the distance between the wiring V0b and the wiring SLa.
  • the distance between the wiring V0a and the wiring V0b is preferably shorter than the distance between the wiring V0a and the semiconductor layer C1b. Further, the distance between the wiring V0a and the wiring V0b is preferably shorter than the distance between the wiring V0b and the semiconductor layer C1a.
  • the wiring V0a and the wiring V0b are preferably arranged between the semiconductor layer C1a and the semiconductor layer C1b. Further, the wiring V0a and the wiring V0b are preferably arranged between the wiring SLa and the wiring SLb.
  • the distance between the wiring V0a and the wiring V0b may differ from the distance between the wiring V0c and the wiring V0d.
  • FIG. 10B shows an example in which the distance between the wiring V0a and the wiring V0b is shorter than the distance between the wiring V0c and the wiring V0d, and the wiring V0a and the wiring V0b partially overlap.
  • the distance between the wiring V0a and the wiring SLb may differ from the distance between the wiring V0c and the wiring SLd. Further, the distance between the wiring V0a and the semiconductor layer C1b may differ from the distance between the wiring V0c and the semiconductor layer C1d.
  • the distance between the wiring V0b and the wiring SLa may differ from the distance between the wiring V0d and the wiring SLc. Further, the distance between the wiring V0b and the semiconductor layer C1a may be different from the distance between the wiring V0d and the semiconductor layer C1c.
  • the distance between the wiring V0c and the wiring V0d is preferably shorter than the distance between the wiring V0c and the wiring SLd. Further, the distance between the wiring V0c and the wiring V0d is preferably shorter than the distance between the wiring V0d and the wiring SLc.
  • the distance between the wiring V0c and the wiring V0d is preferably shorter than the distance between the wiring V0c and the semiconductor layer C1d. Further, the distance between the wiring V0c and the wiring V0d is preferably shorter than the distance between the wiring V0d and the semiconductor layer C1c.
  • the wiring V0c and the wiring V0d are preferably arranged between the semiconductor layer C1c and the semiconductor layer C1d. Further, the wiring V0c and the wiring V0d are preferably arranged between the wiring SLc and the wiring SLd.
  • the semiconductor layer C1 is a layer including the channel formation region of the transistor 52C shown in FIG. 6A or 6B
  • one of the source and drain of the transistor 52C is electrically connected to the wiring V0a
  • the channel formation region is a semiconductor layer. Included in layer C1a.
  • One of the source and the drain of the transistor 52C included in the pixel Px2b is electrically connected to the wiring V0b, and the channel formation region is included in the semiconductor layer C1b.
  • the channel formation regions of the plurality of transistors of the pixel Px2a are preferably not arranged between the wiring 12a and the wiring 12b in plan view. Moreover, it is preferable that the channel formation regions of the plurality of transistors included in the pixel Px1b are not arranged between the wiring 12a and the wiring 12b in plan view.
  • the channel formation regions of the plurality of transistors included in the pixel Px2b are not arranged between the wiring 12c and the wiring 12d in plan view. Further, it is preferable that the channel formation regions of the plurality of transistors included in the pixel Px1c are not arranged between the wiring 12c and the wiring 12d in plan view.
  • FIG. 11A shows a first wiring (wiring V0 in FIG. 11A) included in a second pixel (pixel Px2 in FIG. 11A) and a first pixel (pixel Px1 in FIG. 11A) adjacent to the second pixel. ) shows an example of the distance d1 of the first wiring.
  • the distance d1 is the distance in the direction substantially perpendicular to the direction in which the first wiring extends.
  • FIG. 11A shows an example of measuring the distance between the centers of the first wirings of the respective pixels.
  • FIG. 11A also shows an example of the distance d2 between the semiconductor layer C1 of the second pixel and the first wiring of the first pixel.
  • FIG. 11A shows an example of measuring the distance to the center of the semiconductor layer C1.
  • FIG. 11B shows an example in which the distance between the first wiring of the second pixel and the end of the first wiring of the first pixel is measured as the distance d1.
  • the measurement uses the end that is closer to the other object whose distance is to be measured.
  • the distance d1 shown in FIG. 11B is sometimes called the space between the two wires.
  • FIG. 11B also shows an example in which the distance d2 is measured using the edge of the semiconductor layer C1.
  • FIG. 13 shows an example of a circuit diagram including a plurality of pixels Px, a plurality of wirings GL1, a plurality of wirings GL2, a plurality of wirings SL, a plurality of wirings V0, a plurality of wirings VCOM, and a protection circuit 55.
  • FIG. FIG. 13 shows an example in which a plurality of pixels Px electrically connected to the same wiring V0 and wiring SL are electrically connected to one of a plurality of semiconductor elements 56 included in the protection circuit 55.
  • the wiring V0 and the wiring SL are electrically connected to the semiconductor element 56.
  • FIG. 13 an example of using a diode-connected transistor as the semiconductor element 56 is shown. can.
  • the semiconductor element 56 is a diode-connected transistor, the gate of the transistor and one of the source and drain of the transistor are electrically connected to a wiring SL, and the source and drain of the transistor are electrically connected to each other.
  • the other of the drains is electrically connected to the wiring V0.
  • two semiconductor elements 56 electrically connected to two adjacent pixel columns may be arranged line-symmetrically. Moreover, it is preferable that two wirings V0 are arranged between the two semiconductor elements 56 arranged line-symmetrically.
  • the display unit 31 shown in FIG. 9A shows an example in which the pixels Px1 and the pixels Px2 are alternately arranged one by one in the x direction. may be alternately arranged in the x-direction.
  • FIG. 14A shows an example in which two pixels Px1 and two pixels Px2 are alternately arranged in order in the x direction.
  • FIG. 14B is an enlarged view of the area enclosed by the dashed-dotted rectangle in FIG. 14A.
  • FIG. 15 shows f pixels Px1 (f is an integer equal to or greater than 2) continuously arranged in the x direction from pixel sub-matrix 230[1,1] to pixel sub-matrix 230[2,1], and x
  • f pixels Px1 f is an integer equal to or greater than 2 continuously arranged in the x direction from pixel sub-matrix 230[1,1] to pixel sub-matrix 230[2,1], and x
  • g pixels Px2 (k is an integer equal to or greater than 2) arranged continuously in the direction is shown.
  • pixels 11f are f pixels Px1 arranged consecutively in the x direction
  • pixels 11g are g pixels Px2 consecutively arranged in the x direction.
  • a pixel 11g hereinafter referred to as pixel 11g(a)
  • a pixel 11f hereinafter referred to as pixel 11f(b)
  • the pixel Px2a is the pixel Px2 closest to the wiring 12 of the pixel Px1b in plan view among the g pixels Px2 of the pixel 11g(a).
  • the pixel Px1b is the pixel Px1 closest to the wiring 12 of the pixel Px2a in a plan view among the f pixels Px1 of the pixel 11f(b).
  • the pixel Px2a and the pixel Px1b shown in FIG. 15 the pixel Px2a and the pixel Px1b described in FIG. 9B can be appropriately referred to.
  • FIG. 9A to 9C FIG. 10A, FIG. 10B, FIG. 11A, FIG. 11B, FIG. 14A, FIG. 14B, and FIG. 15 show examples in which the pixel matrix has two types of pixels Px, but the pixel matrix has three types. It may have pixels Px equal to or greater than the above.
  • a display portion of one embodiment of the present invention includes a first pixel, a second pixel adjacent to the first pixel in the positive x direction when viewed from the first pixel, and a second pixel in the negative x direction when viewed from the first pixel.
  • a pixel and an adjacent third pixel wherein the first pixel has a first wiring, the second pixel has a second wiring, the third pixel has a third wiring, and the first wiring , the second wiring, and the third wiring are supplied with the same signal.
  • the first wiring and the second wiring are arranged adjacent to each other, while the first wiring and the third wiring are not adjacent to each other.
  • another wiring of the first pixel, and a semiconductor element are arranged. Also, the distance between the first wiring and the second wiring is shorter than the distance between the first wiring and the third wiring.
  • the position of the first wiring in the first pixel and the position of the second wiring in the second pixel are arranged line-symmetrically with respect to the axis pointing in the y-axis direction.
  • the position of the first wiring in the first pixel and the position of the third wiring in the third pixel may be arranged line-symmetrically with respect to the y-axis direction, or may be reversed with respect to the y-axis. It may have the same arrangement instead of the same arrangement.
  • FIG. 16A shows an example in which the pixel matrix 230 has a third type of pixel Px (hereinafter sometimes referred to as pixel Px3) in addition to pixel Px1 and pixel Px2.
  • pixel Px3 a third type of pixel Px
  • the three types of pixels Px for example, sub-pixels R, G, B, W, C, M, Y, etc. shown above can be applied.
  • the pixel Px3 may be selected from the sub-pixels R, G, B, W, C, M, Y, etc., other than the sub-pixels selected for the pixel Px1 and the pixel Px2. You can choose pixels.
  • FIG. 16A pixel Px1, pixel Px3 and pixel Px2 are adjacent in order in the x direction. Also, the same pixels are arranged in the y direction.
  • FIG. 16A can be expressed as a configuration in which the pixel Px3 is arranged between the pixel Px1 and the pixel Px2 in the configuration shown in FIG. 9A.
  • 16A shows, for example, in the configuration shown in FIG. 9A, between a plurality of pixels Px1 arranged in a row along the y direction and a plurality of pixels Px2 arranged in a row along the y direction, It can be expressed as a configuration in which a plurality of pixels Px3 are arranged in a row along the y direction.
  • a fourth type of pixel Px may be arranged between the pixel Px1 and the pixel Px2, and the pixel matrix may have four types of pixels Px. Further, the number of types of pixels Px included in the pixel matrix may be five or more.
  • FIG. 16B is an enlarged view of a region surrounded by a square with a dashed-dotted line in FIG.
  • the pixel Px1, the pixel Px3, the pixel Px2, the pixel Px1, the pixel Px3, the pixel Px2, the pixel Px1, the pixel Px3, and the pixel Px2, which are arranged in order along the x direction, are here referred to as the pixel Px1a, the pixel Px3a, the pixel Px2a, the pixel Px1b, They are called pixel Px3b, pixel Px2b, pixel Px1c, pixel Px3c, and pixel Px2c.
  • Pixel Px1a, pixel Px2a and pixel Px3a are included in pixel sub-matrix 230[1,1], pixel Px1b, pixel Px2b, pixel Px3b, pixel Px1c, pixel Px3c and pixel Px2c are included in pixel sub-matrix 230[2,1]. included. Pixel sub-matrix 230[1,1] and pixel sub-matrix 230[2,1] are exposed separately. Pixel Px2a and pixel Px1b are adjacent to each other across the boundary of the exposure region.
  • Each of the pixel Px1, the pixel Px2 and the pixel Px3 has a wiring 12.
  • FIG. 16B shows an example in which the pixel Px3 is arranged symmetrically with respect to the y-axis with respect to the pixel Px2. You may
  • the pixel Px2a and the pixel Px1b adjacent to each other across the boundary of the exposure region shown in FIG. 16B the pixel Px2a and the pixel Px1b described in FIG. 9B and the like can be referred to as appropriate.
  • the pixel Px2b and the pixel Px1c the pixel Px2b and the pixel Px1c described in FIG. 9B and the like can also be referred to as appropriate.
  • a display unit 31 shown in FIG. 17 has a plurality of pixels 11 arranged in a matrix.
  • a pixel 11 is composed of a plurality of sub-pixels.
  • the pixel Px that controls red light, the pixel Px that controls green light, and the pixel Px that controls blue light can each be used as a sub-pixel included in the pixel 11 .
  • FIG. 17 shows an example of a configuration using two types of pixels 11 (hereinafter referred to as pixels 11_1 and 11_2).
  • the pixel 11_1 and the pixel 11_2 have different wiring arrangements.
  • the display unit 31 shown in FIG. 17 is composed of a plurality of pixel sub-matrices 230[k,m]. Let each of the divided pixel sub-matrices 230[k,m] be a single exposure region.
  • the pixel sub-matrix 230 [k, m] shown in FIG. 17 is composed of a plurality of pixels 11_1 and a plurality of pixels 11_2.
  • the pixels 11_1 and 11_2 are alternately arranged along the x-direction, and the same pixels are arranged along the y-direction.
  • FIG. 18A shows an example in which the configuration shown in FIG. 5A is applied to the pixel 11_1 and the pixel 11_2 in the configuration shown in FIG.
  • the pixel Px that controls red light is denoted as sub-pixel 1R, the pixel Px that controls green light as sub-pixel 1G, and the pixel Px that controls blue light as sub-pixel 1B.
  • the pixel Px that controls red light is indicated as a sub-pixel 2R, the pixel Px that controls green light as a sub-pixel 2G, and the pixel Px that controls blue light as a sub-pixel 2B.
  • the pixel 11f is applied as the pixel 11_1, and the pixel 11g is applied as the pixel 11_2, and the three pixels Px1 of the pixel 11f are the sub-pixel 1R, sub-pixel 1G, and sub-pixel 1G, respectively. and sub-pixel 1B, and the three pixels Px2 of the pixel 11g are respectively defined as a sub-pixel 2R, a sub-pixel 2G, and a sub-pixel 2B, so that the configuration shown in FIG. 18A can be obtained.
  • pixels adjacent to each other across the boundary of the exposure region are not limited to the pixel B and the pixel R.
  • one selected from pixel R, pixel G, and pixel B and one selected from pixel R, pixel G, and pixel B may be adjacent to each other.
  • FIG. 18B shows an example of applying the configuration shown in FIG. 5F to the pixel 11_1 and the pixel 11_2 in the configuration shown in FIG.
  • the sub-pixel R of the pixel 11_2 and the sub-pixel G of the pixel 11_1 are adjacent to each other across the boundary of different pixel sub-matrices.
  • the sub-pixel B of the pixel 11_2 and the sub-pixel G of the pixel 11_1 are adjacent to each other across the boundary of different pixel sub-matrices.
  • FIG. 19A shows pixel Px2 in pixel sub-matrix 230[1,1] and pixel sub-matrix 230[1,2] and pixel sub-matrix 230[2,1] and pixel sub-matrix 230[2,2]. shows an example of applying the pixel Px1, respectively.
  • FIG. 19B is an enlarged view of the area enclosed by the dashed-dotted rectangle in FIG. 19A.
  • FIG. 17 shows an example in which the display section 31 is made up of two types of pixels 11, but FIG. 20 shows an example in which the display section 31 is made up of one type of pixels 11.
  • FIG. 20 each pixel sub-matrix 230[k,m] is composed of a plurality of pixels 11.
  • FIG. 17 shows an example in which the display section 31 is made up of two types of pixels 11, but FIG. 20 shows an example in which the display section 31 is made up of one type of pixels 11.
  • FIG. 20 shows an example in which the display section 31 is made up of one type of pixels 11.
  • each pixel sub-matrix 230[k,m] is composed of a plurality of pixels 11.
  • FIG. 21A shows an example of applying FIG. 5A as the pixel 11 in the configuration shown in FIG. Note that in FIG. 16B, the configuration shown in FIG. 21A can also be obtained by applying the sub-pixel R as the pixel Px1, the sub-pixel B as the pixel Px2, and the sub-pixel G as the pixel Px3.
  • pixels adjacent to each other across the boundary of the exposure region are not limited to the pixel B and the pixel R.
  • one selected from pixel R, pixel G, and pixel B and one selected from pixel R, pixel G, and pixel B may be adjacent to each other.
  • FIG. 21B shows an example of applying FIG. 5C as the pixel 11 in the configuration shown in FIG.
  • subpixel R included in pixel 11 in pixel submatrix 230[k ⁇ 1,m] and subpixel B included in pixel 11 in pixel submatrix 230[k,m] are two pixels. They are adjacent across the boundary of the submatrix.
  • the sub-pixel G included in the pixel 11 in the pixel sub-matrix 230[k ⁇ 1, m] and the sub-pixel B included in the pixel 11 in the pixel sub-matrix 230[k, m] are the two pixel sub-matrices. Adjacent across the border.
  • the configuration in FIG. 21B can be expressed as a configuration in which the first rows and second rows are alternately arranged in the y direction. Also, it may be expressed that the sub-pixel B is included in both the first row and the second row.
  • the configuration shown in FIG. 9B can be used for the configuration of the first row, and the pixel Px1 may be the sub-pixel B and the pixel Px2 may be the sub-pixel R.
  • the configuration shown in FIG. 9B can be used for the configuration of the second row, and the pixel Px1 may be the sub-pixel B and the pixel Px2 may be the sub-pixel G.
  • the sub-pixel B is included only in either the first row or the second row.
  • Display device 400A A display device 400A illustrated in FIG.
  • the light-emitting element 430a, the light-emitting element 430b, and the light-emitting element 430c may be collectively referred to as the light-emitting element 430 in some cases.
  • FIG. 22 shows two light emitting elements 430b.
  • the two light emitting elements 430b are referred to as a light emitting element 430b1 and a light emitting element 430b2, respectively.
  • a configuration having a substrate 331, a transistor 320 on the substrate 331, and a capacitor 240 on the transistor can be applied to the layer 30 of FIGS. 1A, 1B, etc.
  • FIG. Also, configurations having light emitting elements 430a, 430b1, 430b2, and 430c can be applied to layer 60 of FIGS. 1A, 1B, and the like.
  • FIG. 22 shows an example in which a light emitting element 430b1, a light emitting element 430c, a light emitting element 430a, and a light emitting element 430b2 are arranged in order as four adjacent light emitting elements.
  • the transistor 320 is a transistor in which a metal oxide (also referred to as an oxide semiconductor) is applied to a semiconductor layer in which a channel is formed.
  • FIG. 22 shows, as the transistors 320 included in the display device 400A, a light-emitting element 430b1, a light-emitting element 430c, and a light-emitting element 430a that are arranged in order, and a transistor 320b1, a transistor 320c, and a transistor 320a electrically connected to the light-emitting element 430b1, respectively. , and transistor 320b2.
  • a light-emitting element emitting red light may be used as the light-emitting element 430a
  • a light-emitting element emitting green light may be used as the light-emitting elements 430b1 and 430b2
  • a light-emitting element emitting blue light may be used as the light-emitting element 430c.
  • the transistor 320 has a semiconductor layer 321 , an insulating layer 323 , a conductive layer 324 , a pair of conductive layers 325 (hereinafter sometimes referred to as conductive layers 325 a and 325 b ), an insulating layer 326 , and a conductive layer 327 .
  • An insulating substrate or a semiconductor substrate can be used as the substrate 331 .
  • An insulating layer 332 is provided on the substrate 331 .
  • the insulating layer 332 functions as a barrier layer that prevents impurities such as water or hydrogen from diffusing from the substrate 331 into the transistor 320 and oxygen from the semiconductor layer 321 toward the insulating layer 332 side.
  • a film into which hydrogen or oxygen is less likely to diffuse than a silicon oxide film such as an aluminum oxide film, a hafnium oxide film, or a silicon nitride film, can be used.
  • a conductive layer 327 is provided over the insulating layer 332 , and an insulating layer 326 is provided to cover the conductive layer 327 .
  • the conductive layer 327 functions as a first gate electrode of the transistor 320, and part of the insulating layer 326 functions as a first gate insulating layer.
  • An oxide insulating film such as a silicon oxide film is preferably used for at least a portion of the insulating layer 326 that is in contact with the semiconductor layer 321 .
  • the upper surface of the insulating layer 326 is preferably planarized.
  • the semiconductor layer 321 is provided on the insulating layer 326 .
  • the semiconductor layer 321 preferably includes a metal oxide (also referred to as an oxide semiconductor) film having semiconductor characteristics. Details of materials that can be suitably used for the semiconductor layer 321 will be described later.
  • a pair of conductive layers 325 are provided on and in contact with the semiconductor layer 321 and function as a source electrode and a drain electrode.
  • An insulating layer 328 is provided to cover the top and side surfaces of the pair of conductive layers 325, the side surface of the semiconductor layer 321, and the like, and the insulating layer 264 is provided over the insulating layer 328.
  • the insulating layer 328 functions as a barrier layer that prevents impurities such as water or hydrogen from diffusing into the semiconductor layer 321 from the insulating layer 264 or the like and oxygen from leaving the semiconductor layer 321 .
  • an insulating film similar to the insulating layer 332 can be used as the insulating layer 328.
  • An opening reaching the semiconductor layer 321 is provided in the insulating layer 328 and the insulating layer 264 .
  • the insulating layer 323 and the conductive layer 324 are buried in contact with the side surfaces of the insulating layer 264 , the insulating layer 328 , and the conductive layer 325 and the top surface of the semiconductor layer 321 .
  • the conductive layer 324 functions as a second gate electrode, and the insulating layer 323 functions as a second gate insulating layer.
  • An upper surface of the conductive layer 324, an upper surface of the insulating layer 323, and an upper surface of the insulating layer 264 are planarized so that their heights are approximately the same, and an insulating layer 329 and an insulating layer 265 are provided to cover them. .
  • the insulating layer 264 and the insulating layer 265 function as interlayer insulating layers.
  • the insulating layer 329 functions as a barrier layer that prevents impurities such as water or hydrogen from diffusing into the transistor 320 from the insulating layer 265 or the like.
  • an insulating film similar to the insulating layers 328 and 332 can be used.
  • the plug 274 includes a conductive layer 274a covering the side surfaces of the openings of the insulating layers 265, the insulating layers 329, the insulating layers 264, and the insulating layers 328 and part of the upper surface of the conductive layer 325, and the conductive layer 274a.
  • the plug 275 includes a conductive layer 275a that covers the side surfaces of the openings of the insulating layers 265, 329, 264, and 328 and part of the top surface of the conductive layer 325, and the top surface of the conductive layer 275a. It is preferable to have a conductive layer 275b in contact with the . At this time, a conductive material into which hydrogen and oxygen are difficult to diffuse is preferably used for the conductive layers 274a and 275a.
  • a capacitor 240 is provided on the insulating layer 265 .
  • the capacitor 240 has a conductive layer 241, a conductive layer 245, and an insulating layer 243 positioned therebetween.
  • the conductive layer 241 functions as one electrode of the capacitor 240
  • the conductive layer 245 functions as the other electrode of the capacitor 240
  • the insulating layer 243 functions as the dielectric of the capacitor 240 .
  • the conductive layer 241 is provided on the insulating layer 261 and embedded in the insulating layer 254 .
  • An insulating layer 243 is provided over the conductive layer 241 .
  • the conductive layer 245 is provided in a region overlapping with the conductive layer 241 with the insulating layer 243 provided therebetween.
  • An insulating layer 255 is provided to cover the capacitor 240, and plugs such as plugs 256a and 256b are embedded in the insulating layer 255.
  • An insulating layer 258 is provided over the insulating layer 255, an insulating layer 259 is provided over the insulating layer 258, an insulating layer 260 is provided over the insulating layer 259, an insulating layer 261 is provided over the insulating layer 260, and an insulating layer 261 is provided over the insulating layer 258.
  • Light emitting elements 430a, 430b, 430c, etc. are provided on 261.
  • FIG. A plurality of conductive layers are embedded in insulating layer 258 and insulating layer 260 .
  • a plurality of plugs are embedded in the insulating layer 259 and the insulating layer 261 .
  • the display device 400A includes one of an insulating layer 259, a plug embedded in the insulating layer 259, an insulating layer 260, a conductive layer embedded in the insulating layer 260, an insulating layer 261, and a plug embedded in the insulating layer 261. It is good also as a structure which does not have the above.
  • the conductive layer 245 is connected to the source and the source of the transistor 320 through the plug 256 a , the conductive layer embedded in the insulating layer 258 , the plug 256 b , the conductive layer embedded in the insulating layer 254 , and the plug 274 . It is electrically connected to one of the drains.
  • the other of the source and drain of transistor 320 is embedded in insulating layer 258 through plug 275, a conductive layer embedded in insulating layer 254, and a plug embedded in insulating layer 243 and insulating layer 255. electrically connected to the conductive layer.
  • FIG. 22 shows conductive layers 271c and 271a embedded in the insulating layer 258.
  • FIG. A conductive layer 325b included in the transistor 320c is electrically connected to the conductive layer 271c.
  • a conductive layer 325b included in the transistor 320a is electrically connected to the conductive layer 271a.
  • a protective layer 416 is provided on the light emitting elements 430 a , 430 b , and 430 c , and a substrate 420 is attached to the upper surface of the protective layer 416 with a resin layer 419 .
  • the substrate 420 corresponds to the sealing substrate 40 shown in FIGS. 1A, 1B, and the like.
  • FIG. 25A An example of the configuration of the light emitting elements 430a, 430b, and 430c is shown in FIG. 25A.
  • layer 30 is provided with light-emitting element 430b1, light-emitting element 430c, light-emitting element 430a, and light-emitting element 430b2.
  • the light emitting element 430a has a pixel electrode 111R, an EL layer 112R, and a common electrode 113.
  • the light emitting elements 430b1 and 430b2 each have a pixel electrode 111G, an EL layer 112G, and a common electrode 113.
  • the light emitting element 430c has a pixel electrode 111B, an EL layer 112B, and a common electrode 113.
  • the pixel electrodes (pixel electrode 111R, pixel electrode 111G, pixel electrode 111B) of the light emitting element 430a, the light emitting element 430b, and the light emitting element 430c are embedded in the plug 274, the conductive layer embedded in the insulating layer 254, the plug 256b, and the insulating layer 258.
  • the conductive layer, the plug embedded in the insulating layer 259, the conductive layer embedded in the insulating layer 260, and the plug embedded in the insulating layer 261 are electrically connected to one of the source and the drain of the transistor 320. .
  • the conductive layer 271c functions as a wiring V0 electrically connected to the pixel circuit 51 that drives the light emitting element 430c.
  • the conductive layer 271a functions as a wiring V0 electrically connected to the pixel circuit 51 that drives the light emitting element 430a.
  • the conductive layers 271a and 271c are formed, for example, by processing the same conductive film.
  • the transistor 320c and the transistor 320b2 have a structure that is left-right inverted from that of the transistor 320b1.
  • the pixel circuit having the transistor 320c and the pixel circuit having the transistor 320a have substantially symmetrical configurations in FIG. Therefore, in FIG. 22, the conductive layer 271c and the conductive layer 271a are provided adjacent to each other.
  • a wiring V0 is a wiring for applying a reference potential, and the same potential is applied to the conductive layers 271c and 271a, for example.
  • a method for manufacturing a display device of one embodiment of the present invention includes manufacturing a plurality of transistors including a transistor 320b1, a transistor 320c, a transistor 320a, and a transistor 320b2, and forming a conductive layer 271c and a conductive layer 271a over the manufactured transistors. and forming a plurality of light-emitting elements arranged in a matrix, including 430b1, light-emitting element 430c, light-emitting element 430a, and light-emitting element 430b1, on the conductive layer.
  • conductive films to be the conductive layers 271c and 271a are formed over the transistor 20b1, the transistor 320c, the transistor 320a, and the transistor 320b2.
  • a photoresist is formed on the conductive film.
  • a positive resist material a negative resist material, a resist material containing a photosensitive resin, or the like can be used.
  • first area and the second area are adjacent areas in plan view. Moreover, a part of 1st area
  • the photoresist is developed to form a pattern corresponding to a plurality of conductive layers including the conductive layer 271c and the conductive layer 271a in the photoresist.
  • the conductive layer 271a and the conductive layer 271c are adjacent to each other. Therefore, it is preferable that no conductive layer be provided between the conductive layer 271a and the conductive layer 271c. That is, it is preferable that no pattern be formed in the region between the conductive layer 271a and the conductive layer 271c in the photoresist.
  • the pattern is used to partially remove the conductive film.
  • a plurality of conductive layers including the conductive layer 271c and the conductive layer 271a can be formed.
  • a display device 400B illustrated in FIG. 23 includes a layer 20 including a transistor 310 or the like in which a channel is formed over a substrate 301, and a transistor 320 or the like which is located over the layer 20 and includes a metal oxide in a semiconductor layer in which the channel is formed. and a layer 60 which is located over the layer 30 and includes the light-emitting elements 430a, 430b, 430c, and the like. Note that the description of the same parts as those of the display device 400A may be omitted.
  • Layer 20 preferably comprises transistors using a monocrystalline semiconductor substrate, such as a monocrystalline silicon substrate.
  • An insulating layer 261 is provided to cover the transistor 310 , and a conductive layer 251 is provided over the insulating layer 261 .
  • a conductive layer 273 is provided so as to be embedded in the opening of the insulating layer 261 . Conductive layer 273 is electrically connected to the source or drain region of transistor 310 and conductor 251 .
  • An insulating layer 262 is provided to cover the conductive layer 251 , and the conductive layer 252 is provided over the insulating layer 262 .
  • the conductive layers 251 and 252 each function as wiring.
  • An insulating layer 263 and an insulating layer 332 are provided to cover the conductive layer 252 , and transistors 320 b 1 , 320 c , 320 a and 320 b 2 are provided over the insulating layer 332 .
  • An insulating layer 265 is provided to cover the transistors 320b1, 320c, 320a, and 320b2, and the capacitor 240 is provided over the insulating layer 265.
  • Each of the transistors 320b1, 320c, 320a, and 320b2 can be used as a transistor forming a pixel circuit.
  • the transistor 310 can be used as a transistor forming a pixel circuit or a transistor forming a driver circuit (a gate line driver circuit or a source line driver circuit) for driving the pixel circuit.
  • the transistor 310 and the transistors 320b1, 320c, 320a, and 320b can be used as transistors included in various circuits such as an arithmetic circuit or a memory circuit.
  • the capacitor 240 and the capacitor having the insulating layer 243 as a dielectric can be used as a capacitor forming a pixel circuit.
  • the display device 400A shown in FIG. 22 can be referred to.
  • a pixel circuit not only a pixel circuit but also a driver circuit and the like can be formed directly under the light-emitting element, so that the size of the display device can be reduced compared to the case where the driver circuit is provided around the display region. becomes possible.
  • Display device 400C The display device 400C shown in FIG. 24 is different from the display device 400B shown in FIG. 258 and the insulating layer 260 in that a capacitor 240b and the like are provided. Note that the description of the same parts as those of the display device 400A or the display device 400B may be omitted.
  • a capacitor having the insulating layer 270 as a dielectric, for example, a capacitor 240 c is provided on the insulating layer 261 .
  • the conductive layers 325a of the transistors 320b1, 320c, 320a, and 320b2 are each provided on the insulating layer 265 and electrically connected to a capacitive element having the insulating layer 243 as a dielectric, such as the capacitor 240.
  • the display device 400C includes an insulating layer 255 on the capacitive element using the insulating layer 243 as a dielectric, an insulating layer 258 on the insulating layer 255, an insulating layer 266 on the insulating layer 258, and an insulating layer 267 on the insulating layer 266.
  • FIG. 24 shows an example in which conductive layers 271a and 271c are formed to be embedded in insulating layer 267, conductive layers 271a and 271c may be arranged in other insulating layers.
  • the display device 400C may have a capacitor whose dielectric is an insulating layer that functions as a gate insulator of a transistor whose channel is formed in the substrate 301 .
  • a capacitor such as the capacitor 240b having the insulating layer 268 as a dielectric, a capacitor such as the capacitor 240c having the insulating layer 270 as a dielectric, and an insulating layer functioning as a gate insulator of a transistor in which a channel is formed in the substrate 301 can be used as a capacitor forming a pixel circuit.
  • FIG. 25A illustrates an example of a light-emitting element included in a display device of one embodiment of the present invention.
  • FIG. 25A shows a cross-sectional view of a plurality of light emitting elements provided on layer 30.
  • layer 30 is provided with light-emitting element 430b1, light-emitting element 430c, light-emitting element 430a, and light-emitting element 430b2.
  • the light emitting element 430a has a pixel electrode 111R, an EL layer 112R, and a common electrode 113.
  • the light emitting elements 430b1 and 430b2 each have a pixel electrode 111G, an EL layer 112G, and a common electrode 113.
  • the light emitting element 430c has a pixel electrode 111B, an EL layer 112B, and a common electrode 113.
  • the pixel electrode 111R, the pixel electrode 111G, and the pixel electrode 111B may be collectively referred to as the pixel electrode 111 in some cases.
  • the pixel electrode 111R, the pixel electrode 111G, and the pixel electrode 111B are electrically connected to the semiconductor elements included in the layer 30, respectively. 22 and 23, pixel electrode 111G of light emitting element 430b1 is electrically connected to one of the source and drain of transistor 320b1. A pixel electrode 111B included in the light emitting element 430c is electrically connected to one of the source and drain of the transistor 320c. A pixel electrode 111R included in the light emitting element 430a is electrically connected to one of the source and drain of the transistor 320a. A pixel electrode 111G included in the light emitting element 430b2 is electrically connected to one of the source and drain of the transistor 320b2.
  • An EL layer 112R, an EL layer 112G, and an EL layer 112B are provided on the pixel electrode 111R, the pixel electrode 111G, and the pixel electrode 111B, respectively.
  • a common electrode 113 is provided over the EL layer 112R, the EL layer 112G, and the EL layer 112B (hereinafter collectively referred to as the EL layer 112).
  • the EL layer 112R contains a light-emitting organic compound that emits light having an intensity in at least the red wavelength range.
  • the EL layer 112G contains a light-emitting organic compound that emits light having an intensity in at least the green wavelength range.
  • the EL layer 112B contains a light-emitting organic compound that emits light having an intensity in at least a blue wavelength range.
  • the EL layer 112R, the EL layer 112G, and the EL layer 112B each have a layer (light-emitting layer) containing a light-emitting organic compound.
  • the light-emitting layer may contain one or more compounds (host material, assist material) in addition to the light-emitting substance (guest material).
  • the host material and the assist material one or a plurality of substances having an energy gap larger than that of the light-emitting substance (guest material) can be selected and used.
  • the host material and the assist material it is preferable to use a combination of compounds that form an exciplex. In order to efficiently form an exciplex, it is particularly preferable to combine a compound that easily accepts holes (hole-transporting material) and a compound that easily accepts electrons (electron-transporting material).
  • Both low-molecular-weight compounds and high-molecular-weight compounds can be used in the light-emitting element, and inorganic compounds (quantum dot materials, etc.) may be included.
  • Each of the EL layer 112R, the EL layer 112G, and the EL layer 112B has one or more of an electron-injection layer, an electron-transport layer, a hole-injection layer, and a hole-transport layer in addition to the light-emitting layer. good too.
  • a common layer 114 may be provided between the EL layer 112 and the common electrode 113 .
  • the common layer 114 is provided over a plurality of light emitting elements, like the common electrode 113 .
  • a common layer 114 is provided to cover the EL layer 112R, the EL layer 112G, and the EL layer 112B.
  • the common layer 114 and the common electrode 113 can be formed continuously without intervening a process such as etching. Therefore, the interface between the common layer 114 and the common electrode can be made a clean surface, and favorable characteristics can be obtained in the light-emitting element.
  • the common layer 114 is preferably in contact with one or more upper surfaces of the EL layer 112R, the EL layer 112G, and the EL layer 112B.
  • the EL layer 112R, the EL layer 112G, and the EL layer 112B each preferably has a light-emitting layer containing a light-emitting material that emits light of at least one color.
  • the common layer 114 is preferably a layer including one or more of an electron injection layer, an electron transport layer, a hole injection layer, or a hole transport layer, for example.
  • a structure including an electron injection layer or a structure including both an electron injection layer and an electron transport layer can be used as the common layer 114.
  • a pixel electrode 111R, a pixel electrode 111G, and a pixel electrode 111B are provided for each light emitting element.
  • the common electrode 113 is provided as a continuous layer common to each light emitting element.
  • a conductive film having a property of transmitting visible light is used for one of the pixel electrodes and the common electrode 113, and a conductive film having a reflective property is used for the other.
  • a conductive film reflecting visible light for example, silver, aluminum, titanium, tantalum, molybdenum, platinum, gold, titanium nitride, tantalum nitride, etc. can be used.
  • an alloy can be used as the pixel electrode 111 .
  • an alloy containing silver can be used.
  • an alloy containing silver for example, an alloy containing silver, palladium and copper can be used.
  • an alloy containing aluminum can be used.
  • two or more layers of these materials may be laminated for use.
  • a conductive film that transmits visible light can be used over the conductive film that reflects visible light.
  • conductive materials that transmit visible light include indium oxide, indium tin oxide, indium zinc oxide, zinc oxide, zinc oxide containing gallium, indium tin oxide containing silicon, and indium zinc containing silicon.
  • Conductive oxides such as oxides can be used.
  • an oxide of a conductive material that is reflective to visible light may be used, and the oxide is formed by oxidizing the surface of the conductive material that is reflective to visible light. good too.
  • titanium oxide may be used. Titanium oxide may be formed, for example, by oxidizing the surface of titanium.
  • a conductive film having a property of transmitting visible light is stacked over a conductive film having a property of reflecting visible light, whereby a conductive film having a property of transmitting visible light is stacked.
  • the conductive film can function as an optical adjustment layer.
  • the optical path length in each light-emitting element corresponds to, for example, the sum of the thickness of the optical adjustment layer and the thickness of the layer provided below the film containing the light-emitting compound in the EL layer 112 .
  • light of a specific wavelength can be intensified by using a microcavity structure (microresonator structure) to vary the optical path length.
  • a microcavity structure microresonator structure
  • a microcavity structure can be realized by varying the thickness of the EL layer 112 in each light emitting element.
  • the EL layer 112R of the light emitting element 430a that emits light with the longest wavelength is the thickest
  • the EL layer 112B of the light emitting element 430c that emits light with the shortest wavelength is the thinnest.
  • the thickness of each EL layer can be adjusted in consideration of the wavelength of light emitted from each light-emitting element, the optical characteristics of the layers forming the light-emitting element, the electrical characteristics of the light-emitting element, and the like. .
  • FIG. 25A and the like clearly different thicknesses of the EL layers 112 are not shown in the respective light emitting elements. It is preferable to adjust the thickness to intensify the light of the wavelength corresponding to each light emitting element.
  • An insulating layer is preferably provided between adjacent light emitting elements 430 .
  • FIG. 25A shows an example in which insulating layers 131 are provided between the pixel electrodes 111 of the light emitting element 430 and between the EL layers 112 .
  • a common electrode 113 is provided on the insulating layer 131 .
  • the insulating layer 131 has an insulating layer 131a and an insulating layer 131b.
  • the insulating layer 131b is provided so as to be in contact with the side surface of each pixel electrode 111 of the light emitting element 430 and the side surface of the EL layer 112 . Further, in a cross-sectional view, an insulating layer 131a is provided on and in contact with the insulating layer 131b so as to fill the concave portion of the insulating layer 131b.
  • the insulating layer 131 between light-emitting elements of different colors, it is possible to prevent the EL layers 112R, 112G, and 112G from being in contact with each other. This can suitably prevent current from flowing through two adjacent EL layers and causing unintended light emission. Therefore, the contrast can be increased, and a display device with high display quality can be realized.
  • the insulating layer 131b can be an insulating layer containing an inorganic material.
  • a single layer or a stacked layer of aluminum oxide, magnesium oxide, hafnium oxide, gallium oxide, indium gallium zinc oxide, silicon oxide, silicon oxynitride, silicon nitride, silicon nitride oxide, or the like can be used.
  • aluminum oxide is preferable because it has a high etching selectivity with respect to the EL layer 112 and has a function of protecting the EL layer 112 during formation of the insulating layer 131b described later.
  • the insulating layer 131b by using an inorganic insulating material such as aluminum oxide, hafnium oxide, or silicon oxide formed by an ALD method for the insulating layer 131b, a film with few pinholes can be obtained, and the insulating layer 131b has an excellent function of protecting the EL layer 112. It can be layer 131b.
  • an inorganic insulating material such as aluminum oxide, hafnium oxide, or silicon oxide formed by an ALD method for the insulating layer 131b.
  • an oxynitride refers to a material whose composition contains more oxygen than nitrogen
  • a nitride oxide refers to a material whose composition contains more nitrogen than oxygen.
  • silicon oxynitride refers to a material whose composition contains more oxygen than nitrogen
  • silicon nitride oxide refers to a material whose composition contains more nitrogen than oxygen.
  • the insulating layer 131b is formed by a sputtering method, a chemical vapor deposition (CVD) method, a molecular beam epitaxy (MBE) method, a pulsed laser deposition (PLD) method, an atomic layer deposition method. (ALD: Atomic Layer Deposition) method or the like can be used.
  • CVD chemical vapor deposition
  • MBE molecular beam epitaxy
  • PLD pulsed laser deposition
  • ALD Atomic Layer Deposition
  • the insulating layer 131a provided on the insulating layer 131b has a function of flattening the concave portions of the insulating layer 131b formed between adjacent light emitting elements. In other words, the presence of the insulating layer 131a has the effect of improving the flatness of the surface on which the common electrode 113 is formed.
  • An insulating layer containing an organic material can be preferably used as the insulating layer 131a.
  • acrylic resins, polyimide resins, epoxy resins, polyamide resins, polyimideamide resins, siloxane resins, benzocyclobutene resins, phenolic resins, and precursors of these resins can be used as the insulating layer 131a.
  • a photosensitive resin can be used as the insulating layer 131a.
  • a positive material or a negative material can be used for the photosensitive resin.
  • the insulating layer 131a By forming the insulating layer 131a using a photosensitive resin, the insulating layer 131a can be formed only through the steps of exposure and development, and EL can be obtained by dry etching, wet etching, or the like at the time of forming the insulating layer 131a. The effect on the surface of layer 112 can be reduced.
  • an insulating layer provided between adjacent light emitting elements 430 may be provided on the pixel electrode 111 .
  • FIG. 25B shows an example in which an insulating layer 132 is provided between the pixel electrodes 111 of the light emitting element 430 and partly on the pixel electrodes 111 .
  • insulating layer 132 for example, materials that can be used for the insulating layer 131a can be referred to.
  • the top surface of the insulating layer 132 shown in FIG. 25B may have a region in contact with the bottom surface of the EL layer 112 .
  • part of the top surface of the insulating layer 132 may have a region in contact with the common layer 114 between the EL layers 112 of the respective light emitting elements.
  • part of the top surface of the insulating layer 132 may have a region in contact with the common electrode 113 between the EL layers 112 of the respective light-emitting elements. be.
  • the light emitting device has an EL layer 786 between a pair of electrodes (lower electrode 772, upper electrode 788).
  • EL layer 786 can be composed of multiple layers such as layer 4420 , light-emitting layer 4411 , and layer 4430 .
  • the layer 4420 can have, for example, a layer containing a substance with high electron-injection properties (electron-injection layer) and a layer containing a substance with high electron-transport properties (electron-transporting layer).
  • the light-emitting layer 4411 contains, for example, a light-emitting compound.
  • Layer 4430 can have, for example, a layer containing a substance with high hole-injection properties (hole-injection layer) and a layer containing a substance with high hole-transport properties (hole-transport layer).
  • a structure having a layer 4420, a light-emitting layer 4411, and a layer 4430 provided between a pair of electrodes can function as a single light-emitting unit, and the structure of FIG. 26A is referred to herein as a single structure.
  • FIG. 26B is a modification of the EL layer 786 included in the light emitting device shown in FIG. 26A.
  • the light-emitting device shown in FIG. It has a top layer 4420-1, a layer 4420-2 on layer 4420-1, and a top electrode 788 on layer 4420-2.
  • layer 4430-1 functions as a hole injection layer
  • layer 4430-2 functions as a hole transport layer
  • layer 4420-1 functions as an electron Functioning as a transport layer
  • layer 4420-2 functions as an electron injection layer.
  • layer 4430-1 functions as an electron-injecting layer
  • layer 4430-2 functions as an electron-transporting layer
  • layer 4420-1 functions as a hole-transporting layer.
  • a configuration in which a plurality of light-emitting layers (light-emitting layers 4411, 4412, and 4413) are provided between layers 4420 and 4430 as shown in FIGS. 26C and 26D is also a variation of the single structure.
  • tandem structure a structure in which a plurality of light-emitting units (EL layers 786a and 786b) are connected in series via an intermediate layer (charge generation layer) 4440 is referred to as a tandem structure in this specification. call.
  • the configurations shown in FIGS. 26E and 26F are referred to as tandem structures, but are not limited to this, and for example, the tandem structures may be referred to as stack structures. Note that the tandem structure enables a light-emitting device capable of emitting light with high luminance.
  • light-emitting materials that emit the same light may be used for the light-emitting layers 4411, 4412, and 4413.
  • FIG. 26D shows an example in which a colored layer 785 functioning as a color filter is provided. A desired color of light can be obtained by passing the white light through the color filter.
  • the same light-emitting material may be used for the light-emitting layers 4411 and 4412 .
  • light-emitting materials that emit different light may be used for the light-emitting layer 4411 and the light-emitting layer 4412 .
  • white light emission can be obtained.
  • FIG. 26F shows an example in which a colored layer 785 is further provided.
  • the layers 4420 and 4430 may have a laminated structure consisting of two or more layers as shown in FIG. 26B.
  • a structure that separates the emission colors (here, blue (B), green (G), and red (R)) for each light emitting device is sometimes called an SBS (Side By Side) structure.
  • the emission color of the light-emitting device can be red, green, blue, cyan, magenta, yellow, white, or the like, depending on the material forming the EL layer 786 . Further, the color purity can be further enhanced by providing the light-emitting device with a microcavity structure.
  • a light-emitting device that emits white light preferably has a structure in which two or more types of light-emitting substances are contained in the light-emitting layer.
  • two or more light-emitting substances may be selected so that the light emission of each light-emitting substance has a complementary color relationship.
  • the emission color of the first light-emitting layer and the emission color of the second light-emitting layer have a complementary color relationship, it is possible to obtain a light-emitting device that emits white light as a whole. The same applies to light-emitting devices having three or more light-emitting layers.
  • the light-emitting layer preferably contains two or more light-emitting substances that emit light such as R (red), G (green), B (blue), Y (yellow), and O (orange).
  • R red
  • G green
  • B blue
  • Y yellow
  • O orange
  • a light-emitting device has at least a light-emitting layer. Further, in the light-emitting device, layers other than the light-emitting layer include a substance with high hole-injection property, a substance with high hole-transport property, a hole-blocking material, a substance with high electron-transport property, an electron-blocking material, and a layer with high electron-injection property. A layer containing a substance, a bipolar substance (a substance with high electron-transport properties and high hole-transport properties), or the like may be further included.
  • Both low-molecular-weight compounds and high-molecular-weight compounds can be used in the light-emitting device, and inorganic compounds may be included.
  • Each of the layers constituting the light-emitting device can be formed by a vapor deposition method (including a vacuum vapor deposition method), a transfer method, a printing method, an inkjet method, a coating method, or the like.
  • the light-emitting device may have one or more layers selected from a hole injection layer, a hole transport layer, a hole block layer, an electron block layer, an electron transport layer, and an electron injection layer.
  • the hole-injecting layer is a layer that injects holes from the anode into the hole-transporting layer, and contains a material with high hole-injecting properties.
  • highly hole-injecting materials include aromatic amine compounds and composite materials containing a hole-transporting material and an acceptor material (electron-accepting material).
  • the hole-transporting layer is a layer that transports holes injected from the anode to the light-emitting layer by means of the hole-injecting layer.
  • a hole-transporting layer is a layer containing a hole-transporting material.
  • a substance having a hole mobility of 10 ⁇ 6 cm 2 /Vs or more is preferable as the hole-transporting material. Note that substances other than these can be used as long as they have a higher hole-transport property than electron-transport property.
  • hole-transporting materials include ⁇ -electron-rich heteroaromatic compounds (e.g., carbazole derivatives, thiophene derivatives, furan derivatives, etc.), aromatic amines (compounds having an aromatic amine skeleton), and other highly hole-transporting materials. is preferred.
  • ⁇ -electron-rich heteroaromatic compounds e.g., carbazole derivatives, thiophene derivatives, furan derivatives, etc.
  • aromatic amines compounds having an aromatic amine skeleton
  • other highly hole-transporting materials is preferred.
  • the electron-transporting layer is a layer that transports electrons injected from the cathode to the light-emitting layer by the electron-injecting layer.
  • the electron-transporting layer is a layer containing an electron-transporting material.
  • an electron-transporting material a substance having an electron mobility of 1 ⁇ 10 ⁇ 6 cm 2 /Vs or more is preferable. Note that substances other than these substances can be used as long as they have a higher electron-transport property than hole-transport property.
  • electron-transporting materials include metal complexes having a quinoline skeleton, metal complexes having a benzoquinoline skeleton, metal complexes having an oxazole skeleton, metal complexes having a thiazole skeleton, oxadiazole derivatives, triazole derivatives, imidazole derivatives, ⁇ electron deficient including oxazole derivatives, thiazole derivatives, phenanthroline derivatives, quinoline derivatives with quinoline ligands, benzoquinoline derivatives, quinoxaline derivatives, dibenzoquinoxaline derivatives, pyridine derivatives, bipyridine derivatives, pyrimidine derivatives, and other nitrogen-containing heteroaromatic compounds
  • a material having a high electron transport property such as a type heteroaromatic compound can be used.
  • the electron injection layer is a layer that injects electrons from the cathode to the electron transport layer, and is a layer that contains a material with high electron injection properties.
  • Alkali metals, alkaline earth metals, or compounds thereof can be used as materials with high electron injection properties.
  • a composite material containing an electron-transporting material and a donor material (electron-donating material) can also be used as a material with high electron-injecting properties.
  • Examples of the electron injection layer include lithium, cesium, lithium fluoride (LiF), cesium fluoride (CsF), calcium fluoride (CaF 2 ), 8-(quinolinolato)lithium (abbreviation: Liq), 2-(2 -pyridyl)phenoratritium (abbreviation: LiPP), 2-(2-pyridyl)-3-pyridinolatritium (abbreviation: LiPPy), 4-phenyl-2-(2-pyridyl)phenoratritium (abbreviation: LiPPP) , lithium oxide (LiO x ), cesium carbonate, etc., alkali metals, alkaline earth metals, or compounds thereof.
  • Liq lithium, cesium, lithium fluoride
  • CsF cesium fluoride
  • CaF 2 calcium fluoride
  • Liq 8-(quinolinolato)lithium
  • LiPP 2-(2 -pyridyl)phenoratritium
  • a material having an electron transport property may be used as the electron injection layer described above.
  • a compound having a lone pair of electrons and an electron-deficient heteroaromatic ring can be used as the electron-transporting material.
  • a compound having at least one of a pyridine ring, diazine ring (pyrimidine ring, pyrazine ring, pyridazine ring), and triazine ring can be used.
  • the lowest unoccupied molecular orbital (LUMO) of the organic compound having an unshared electron pair is preferably -3.6 eV or more and -2.3 eV or less.
  • CV cyclic voltammetry
  • photoelectron spectroscopy optical absorption spectroscopy
  • inverse photoelectron spectroscopy etc. are used to determine the highest occupied molecular orbital (HOMO) level and LUMO level of an organic compound. can be estimated.
  • BPhen 4,7-diphenyl-1,10-phenanthroline
  • NBPhen 2,9-di(naphthalen-2-yl)-4,7-diphenyl-1,10-phenanthroline
  • HATNA diquinoxalino [2,3-a:2′,3′-c]phenazine
  • TmPPPyTz 2,4,6-tris[3′-(pyridin-3-yl)biphenyl-3-yl]-1,3 , 5-triazine
  • a light-emitting layer is a layer containing a light-emitting substance.
  • the emissive layer can have one or more emissive materials.
  • a substance exhibiting emission colors such as blue, purple, violet, green, yellow-green, yellow, orange, and red is used as appropriate.
  • a substance that emits near-infrared light can be used as the light-emitting substance.
  • Examples of light-emitting substances include fluorescent materials, phosphorescent materials, TADF materials, and quantum dot materials.
  • fluorescent materials include pyrene derivatives, anthracene derivatives, triphenylene derivatives, fluorene derivatives, carbazole derivatives, dibenzothiophene derivatives, dibenzofuran derivatives, dibenzoquinoxaline derivatives, quinoxaline derivatives, pyridine derivatives, pyrimidine derivatives, phenanthrene derivatives, and naphthalene derivatives. be done.
  • Examples of phosphorescent materials include organometallic complexes (especially iridium complexes) having a 4H-triazole skeleton, 1H-triazole skeleton, imidazole skeleton, pyrimidine skeleton, pyrazine skeleton, or pyridine skeleton, and phenylpyridine derivatives having an electron-withdrawing group.
  • organometallic complexes especially iridium complexes
  • platinum complexes, rare earth metal complexes, etc. which are used as ligands, can be mentioned.
  • the light-emitting layer may contain one or more organic compounds (host material, assist material, etc.) in addition to the light-emitting substance (guest material).
  • One or both of a hole-transporting material and an electron-transporting material can be used as the one or more organic compounds.
  • Bipolar materials or TADF materials may also be used as one or more organic compounds.
  • the light-emitting layer preferably includes, for example, a phosphorescent material and a combination of a hole-transporting material and an electron-transporting material that easily form an exciplex.
  • ExTET Exciplex-Triplet Energy Transfer
  • a combination that forms an exciplex that emits light that overlaps with the wavelength of the absorption band on the lowest energy side of the light-emitting substance energy transfer becomes smooth and light emission can be efficiently obtained. With this configuration, high efficiency, low-voltage driving, and long life of the light-emitting device can be realized at the same time.
  • the metal oxide preferably contains at least indium or zinc. In particular, it preferably contains indium and zinc. In addition to these, aluminum, gallium, yttrium, tin and the like are preferably contained. In addition, one or more selected from boron, silicon, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium, cobalt, etc. may be contained. .
  • the metal oxide is formed by a chemical vapor deposition (CVD) method such as a sputtering method, a metal organic chemical vapor deposition (MOCVD) method, or an atomic layer deposition (ALD) method. deposition) method or the like.
  • CVD chemical vapor deposition
  • MOCVD metal organic chemical vapor deposition
  • ALD atomic layer deposition
  • Crystal structures of oxide semiconductors include amorphous (including completely amorphous), CAAC (c-axis-aligned crystalline), nc (nanocrystalline), CAC (cloud-aligned composite), single crystal, and polycrystal. (poly crystal) and the like.
  • the crystal structure of the film or substrate can be evaluated using an X-ray diffraction (XRD) spectrum.
  • XRD X-ray diffraction
  • it can be evaluated using an XRD spectrum obtained by GIXD (Grazing-Incidence XRD) measurement.
  • GIXD Gram-Incidence XRD
  • the GIXD method is also called a thin film method or a Seemann-Bohlin method.
  • the shape of the peak of the XRD spectrum is almost bilaterally symmetrical.
  • the peak shape of the XRD spectrum is left-right asymmetric.
  • the asymmetric shape of the peaks in the XRD spectra demonstrates the presence of crystals in the film or substrate. In other words, the film or substrate cannot be said to be in an amorphous state unless the shape of the peaks in the XRD spectrum is symmetrical.
  • the crystal structure of the film or substrate can be evaluated by a diffraction pattern (also referred to as a nano beam electron diffraction pattern) observed by nano beam electron diffraction (NBED).
  • a diffraction pattern also referred to as a nano beam electron diffraction pattern
  • NBED nano beam electron diffraction
  • a halo is observed in the diffraction pattern of a quartz glass substrate, and it can be confirmed that the quartz glass is in an amorphous state.
  • a spot-like pattern is observed instead of a halo. Therefore, it is presumed that the IGZO film deposited at room temperature is neither crystalline nor amorphous, but in an intermediate state and cannot be concluded to be in an amorphous state.
  • oxide semiconductors may be classified differently from the above when their structures are focused. For example, oxide semiconductors are classified into single-crystal oxide semiconductors and non-single-crystal oxide semiconductors. Examples of non-single-crystal oxide semiconductors include the above CAAC-OS and nc-OS. Non-single-crystal oxide semiconductors include polycrystalline oxide semiconductors, amorphous-like oxide semiconductors (a-like OS), amorphous oxide semiconductors, and the like.
  • CAAC-OS is an oxide semiconductor that includes a plurality of crystal regions, and the c-axes of the plurality of crystal regions are oriented in a specific direction. Note that the specific direction is the thickness direction of the CAAC-OS film, the normal direction to the formation surface of the CAAC-OS film, or the normal direction to the surface of the CAAC-OS film.
  • a crystalline region is a region having periodicity in atomic arrangement. If the atomic arrangement is regarded as a lattice arrangement, the crystalline region is also a region with a uniform lattice arrangement.
  • CAAC-OS has a region where a plurality of crystal regions are connected in the a-b plane direction, and the region may have strain.
  • the strain refers to a portion where the orientation of the lattice arrangement changes between a region with a uniform lattice arrangement and another region with a uniform lattice arrangement in a region where a plurality of crystal regions are connected. That is, CAAC-OS is an oxide semiconductor that is c-axis oriented and has no obvious orientation in the ab plane direction.
  • each of the plurality of crystal regions is composed of one or more microcrystals (crystals having a maximum diameter of less than 10 nm).
  • the maximum diameter of the crystalline region is less than 10 nm.
  • the size of the crystal region may be about several tens of nanometers.
  • CAAC-OS contains indium (In) and oxygen.
  • a tendency to have a layered crystal structure also referred to as a layered structure in which a layer (hereinafter referred to as an In layer) and a layer containing the element M, zinc (Zn), and oxygen (hereinafter referred to as a (M, Zn) layer) are stacked.
  • the (M, Zn) layer may contain indium.
  • the In layer contains the element M.
  • the In layer may contain Zn.
  • the layered structure is observed as a lattice image in, for example, a high-resolution TEM (Transmission Electron Microscope) image.
  • a plurality of bright points are observed in the electron beam diffraction pattern of the CAAC-OS film.
  • a certain spot and another spot are observed at point-symmetrical positions with respect to the spot of the incident electron beam that has passed through the sample (also referred to as a direct spot) as the center of symmetry.
  • the lattice arrangement in the crystal region is basically a hexagonal lattice, but the unit cell is not always a regular hexagon and may be a non-regular hexagon. Moreover, the distortion may have a lattice arrangement such as a pentagon or a heptagon. Note that in CAAC-OS, no clear crystal grain boundary can be observed even near the strain. That is, it can be seen that the distortion of the lattice arrangement suppresses the formation of grain boundaries. This is because the CAAC-OS can tolerate strain due to the fact that the arrangement of oxygen atoms is not dense in the a-b plane direction, or the bond distance between atoms changes due to the substitution of metal atoms. It is considered to be for
  • a crystal structure in which clear grain boundaries are confirmed is called a polycrystal.
  • a grain boundary becomes a recombination center, traps carriers, and is highly likely to cause a decrease in on-current of a transistor, a decrease in field-effect mobility, and the like. Therefore, a CAAC-OS in which no clear grain boundaries are observed is one of crystalline oxides having a crystal structure suitable for a semiconductor layer of a transistor.
  • a structure containing Zn is preferable for forming a CAAC-OS.
  • In--Zn oxide and In--Ga--Zn oxide are preferable because they can suppress the generation of grain boundaries more than In oxide.
  • CAAC-OS is an oxide semiconductor with high crystallinity and no clear crystal grain boundaries. Therefore, it can be said that the decrease in electron mobility due to grain boundaries is less likely to occur in CAAC-OS.
  • a CAAC-OS can be said to be an oxide semiconductor with few impurities or defects (such as oxygen vacancies). Therefore, an oxide semiconductor including CAAC-OS has stable physical properties. Therefore, an oxide semiconductor including CAAC-OS is resistant to heat and has high reliability.
  • CAAC-OS is also stable against high temperatures (so-called thermal budget) in the manufacturing process. Therefore, the use of the CAAC-OS for the OS transistor makes it possible to increase the degree of freedom in the manufacturing process.
  • nc-OS has periodic atomic arrangement in a minute region (eg, a region of 1 nm to 10 nm, particularly a region of 1 nm to 3 nm).
  • the nc-OS has minute crystals.
  • the size of the minute crystal is, for example, 1 nm or more and 10 nm or less, particularly 1 nm or more and 3 nm or less, the minute crystal is also called a nanocrystal.
  • nc-OS does not show regularity in crystal orientation between different nanocrystals. Therefore, no orientation is observed in the entire film.
  • an nc-OS may be indistinguishable from an a-like OS or an amorphous oxide semiconductor depending on the analysis method.
  • an nc-OS film is subjected to structural analysis using an XRD apparatus, out-of-plane XRD measurement using ⁇ /2 ⁇ scanning does not detect a peak indicating crystallinity.
  • an nc-OS film is subjected to electron beam diffraction (also referred to as selected area electron beam diffraction) using an electron beam with a probe diameter larger than that of nanocrystals (for example, 50 nm or more), a diffraction pattern such as a halo pattern is obtained. is observed.
  • an nc-OS film is subjected to electron diffraction (also referred to as nanobeam electron diffraction) using an electron beam with a probe diameter close to or smaller than the size of a nanocrystal (for example, 1 nm or more and 30 nm or less)
  • an electron beam diffraction pattern is obtained in which a plurality of spots are observed within a ring-shaped area centered on the direct spot.
  • An a-like OS is an oxide semiconductor having a structure between an nc-OS and an amorphous oxide semiconductor.
  • An a-like OS has void or low density regions. That is, the a-like OS has lower crystallinity than the nc-OS and CAAC-OS. In addition, the a-like OS has a higher hydrogen concentration in the film than the nc-OS and the CAAC-OS.
  • CAC-OS relates to material composition.
  • CAC-OS is, for example, one structure of a material in which elements constituting a metal oxide are unevenly distributed with a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 3 nm or less, or in the vicinity thereof.
  • the metal oxide one or more metal elements are unevenly distributed, and the region having the metal element has a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 3 nm or less, or a size in the vicinity thereof.
  • the mixed state is also called mosaic or patch.
  • CAC-OS is a structure in which the material is separated into a first region and a second region to form a mosaic shape, and the first region is distributed in the film (hereinafter, also referred to as a cloud shape). ). That is, CAC-OS is a composite metal oxide in which the first region and the second region are mixed.
  • the atomic ratios of In, Ga, and Zn to the metal elements constituting the CAC-OS in the In--Ga--Zn oxide are denoted by [In], [Ga], and [Zn], respectively.
  • the first region is a region where [In] is larger than [In] in the composition of the CAC-OS film.
  • the second region is a region where [Ga] is greater than [Ga] in the composition of the CAC-OS film.
  • the first region is a region in which [In] is larger than [In] in the second region and [Ga] is smaller than [Ga] in the second region.
  • the second region is a region in which [Ga] is larger than [Ga] in the first region and [In] is smaller than [In] in the first region.
  • the first region is a region whose main component is indium oxide, indium zinc oxide, or the like.
  • the second region is a region containing gallium oxide, gallium zinc oxide, or the like as a main component. That is, the first region can be rephrased as a region containing In as a main component. Also, the second region can be rephrased as a region containing Ga as a main component.
  • a clear boundary between the first region and the second region may not be observed.
  • the CAC-OS in the In—Ga—Zn oxide means a region containing Ga as a main component and a region containing In as a main component in a material structure containing In, Ga, Zn, and O. Each region is a mosaic, and refers to a configuration in which these regions exist randomly. Therefore, CAC-OS is presumed to have a structure in which metal elements are unevenly distributed.
  • the CAC-OS can be formed, for example, by sputtering under the condition that the substrate is not heated.
  • a sputtering method one or more selected from an inert gas (typically argon), an oxygen gas, and a nitrogen gas may be used as a deposition gas. good.
  • an inert gas typically argon
  • oxygen gas typically argon
  • a nitrogen gas may be used as a deposition gas. good.
  • the lower the flow rate ratio of the oxygen gas to the total flow rate of the film formation gas during film formation, the better. is preferably 0% or more and 10% or less.
  • an EDX mapping obtained using energy dispersive X-ray spectroscopy shows that a region containing In as a main component It can be confirmed that the (first region) and the region (second region) containing Ga as the main component are unevenly distributed and have a mixed structure.
  • the first region is a region with higher conductivity than the second region. That is, when carriers flow through the first region, conductivity as a metal oxide is developed. Therefore, by distributing the first region in the form of a cloud in the metal oxide, a high field effect mobility ( ⁇ ) can be realized.
  • the second region is a region with higher insulation than the first region.
  • the leakage current can be suppressed by distributing the second region in the metal oxide.
  • CAC-OS when used for a transistor, the conductivity caused by the first region and the insulation caused by the second region act in a complementary manner to provide a switching function (turning ON/OFF). functions) can be given to the CAC-OS.
  • a part of the material has a conductive function
  • a part of the material has an insulating function
  • the whole material has a semiconductor function.
  • CAC-OS is most suitable for various semiconductor devices including display devices.
  • Oxide semiconductors have a variety of structures, each with different characteristics.
  • An oxide semiconductor of one embodiment of the present invention includes two or more of an amorphous oxide semiconductor, a polycrystalline oxide semiconductor, an a-like OS, a CAC-OS, an nc-OS, and a CAAC-OS. may
  • an oxide semiconductor with low carrier concentration is preferably used for a transistor.
  • the carrier concentration of the oxide semiconductor is 1 ⁇ 10 17 cm ⁇ 3 or less, preferably 1 ⁇ 10 15 cm ⁇ 3 or less, more preferably 1 ⁇ 10 13 cm ⁇ 3 or less, more preferably 1 ⁇ 10 11 cm ⁇ 3 or less. 3 or less, more preferably less than 1 ⁇ 10 10 cm ⁇ 3 and 1 ⁇ 10 ⁇ 9 cm ⁇ 3 or more.
  • the impurity concentration in the oxide semiconductor film may be lowered to lower the defect level density.
  • a low impurity concentration and a low defect level density are referred to as high-purity intrinsic or substantially high-purity intrinsic.
  • an oxide semiconductor with a low carrier concentration is sometimes referred to as a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor.
  • the trap level density may also be low.
  • the charge trapped in the trap level of the oxide semiconductor takes a long time to disappear, and may behave as if it were a fixed charge. Therefore, a transistor whose channel formation region is formed in an oxide semiconductor with a high trap level density might have unstable electrical characteristics.
  • Impurities include hydrogen, nitrogen, alkali metals, alkaline earth metals, iron, nickel, silicon, and the like.
  • the concentration of silicon or carbon in the oxide semiconductor and the concentration of silicon or carbon in the vicinity of the interface with the oxide semiconductor are 2 ⁇ 10 18 atoms/cm 3 or less, preferably 2 ⁇ 10 17 atoms/cm 3 or less.
  • the concentration of alkali metal or alkaline earth metal in the oxide semiconductor obtained by SIMS is set to 1 ⁇ 10 18 atoms/cm 3 or less, preferably 2 ⁇ 10 16 atoms/cm 3 or less.
  • the nitrogen concentration in the oxide semiconductor obtained by SIMS is less than 5 ⁇ 10 19 atoms/cm 3 , preferably 5 ⁇ 10 18 atoms/cm 3 or less, more preferably 1 ⁇ 10 18 atoms/cm 3 or less. , more preferably 5 ⁇ 10 17 atoms/cm 3 or less.
  • the oxide semiconductor reacts with oxygen that bonds to a metal atom to form water, which may cause oxygen vacancies.
  • oxygen vacancies When hydrogen enters the oxygen vacancies, electrons, which are carriers, may be generated.
  • part of hydrogen may bond with oxygen that bonds with a metal atom to generate an electron, which is a carrier. Therefore, a transistor including an oxide semiconductor containing hydrogen is likely to have normally-on characteristics. Therefore, hydrogen in the oxide semiconductor is preferably reduced as much as possible.
  • the hydrogen concentration obtained by SIMS is less than 1 ⁇ 10 20 atoms/cm 3 , preferably less than 1 ⁇ 10 19 atoms/cm 3 , more preferably less than 5 ⁇ 10 18 atoms/cm. Less than 3 , more preferably less than 1 ⁇ 10 18 atoms/cm 3 .
  • This embodiment can be implemented by appropriately combining at least part of it with other embodiments described herein.
  • An electronic device of this embodiment includes a display device of one embodiment of the present invention.
  • the display device of one embodiment of the present invention can easily have high definition, high resolution, and large size. Therefore, the display device of one embodiment of the present invention can be used for display portions of various electronic devices.
  • the display device of one embodiment of the present invention can be manufactured at low cost, the manufacturing cost of the electronic device can be reduced.
  • Examples of electronic devices include televisions, desktop or notebook personal computers, monitors for computers, digital signage, electronic devices with relatively large screens such as large game machines such as pachinko machines, digital Examples include cameras, digital video cameras, digital photo frames, mobile phones, mobile game machines, mobile information terminals, and sound reproducing devices.
  • the display device of one embodiment of the present invention can have high definition, it can be suitably used for an electronic device having a relatively small display portion.
  • electronic devices include wristwatch-type and bracelet-type information terminals (wearable devices), VR devices such as head-mounted displays, and glasses-type AR devices that can be worn on the head. equipment and the like.
  • Wearable devices also include devices for SR and devices for MR.
  • the area of the display portion can be increased by connecting a plurality of exposure regions; therefore, both high definition and a large area can be achieved in the display portion. can do. Therefore, it is possible to increase the amount of information such as images and characters to be displayed on the display unit of information terminals (wearable devices) such as wristwatch-type and bracelet-type devices, which is preferable. In addition, it is possible to increase the size of characters displayed on the display unit, which is preferable. In addition, in wearable devices that can be worn on the head, such as devices for VR, devices for AR, devices for MR, and devices for SR, the sense of immersion, presence, and depth can be further enhanced.
  • a display device of one embodiment of the present invention includes HD (1280 ⁇ 720 pixels), FHD (1920 ⁇ 1080 pixels), WQHD (2560 ⁇ 1440 pixels), WQXGA (2560 ⁇ 1600 pixels), 4K2K (2560 ⁇ 1600 pixels), 3840 ⁇ 2160) and 8K4K (7680 ⁇ 4320 pixels).
  • the resolution it is preferable to set the resolution to 4K2K, 8K4K, or higher.
  • the pixel density (definition) of the display device of one embodiment of the present invention is preferably 300 ppi or more, more preferably 500 ppi or more, 1000 ppi or more, more preferably 2000 ppi or more, more preferably 3000 ppi or more, and 5000 ppi or more.
  • the electronic device of this embodiment can be incorporated along the inner or outer wall of a house or building, or along the curved surface of the interior or exterior of an automobile.
  • the electronic device of this embodiment may have an antenna.
  • An image, information, or the like can be displayed on the display portion by receiving a signal with the antenna.
  • the antenna may be used for contactless power transmission.
  • the electronic device of this embodiment includes sensors (force, displacement, position, velocity, acceleration, angular velocity, number of revolutions, distance, light, liquid, magnetism, temperature, chemical substance, sound, time, hardness, electric field, current, voltage , power, radiation, flow, humidity, gradient, vibration, odor or infrared).
  • the electronic device of this embodiment can have various functions. For example, functions to display various information (still images, moving images, text images, etc.) on the display, touch panel functions, functions to display calendars, dates or times, functions to execute various software (programs), wireless communication function, a function of reading a program or data recorded on a recording medium, and the like.
  • An electronic device 6500 shown in FIG. 27A is a mobile information terminal that can be used as a smartphone.
  • the electronic device 6500 has a housing 6501, a display unit 6502, a power button 6503, a button 6504, a speaker 6505, a microphone 6506, a camera 6507, a light source 6508, and the like.
  • a display portion 6502 has a touch panel function.
  • the display device of one embodiment of the present invention can be applied to the display portion 6502 .
  • FIG. 27B is a schematic cross-sectional view including the end of the housing 6501 on the microphone 6506 side.
  • a light-transmitting protective member 6510 is provided on the display surface side of the housing 6501, and a display panel 6511, an optical member 6512, a touch sensor panel 6513, and a printer are placed in a space surrounded by the housing 6501 and the protective member 6510.
  • a substrate 6517, a battery 6518, and the like are arranged.
  • a display panel 6511, an optical member 6512, and a touch sensor panel 6513 are fixed to the protective member 6510 with an adhesive layer (not shown).
  • a portion of the display panel 6511 is folded back in a region outside the display portion 6502, and the FPC 6515 is connected to the folded portion.
  • An IC6516 is mounted on the FPC6515.
  • the FPC 6515 is connected to terminals provided on the printed circuit board 6517 .
  • a flexible display (flexible display device) of one embodiment of the present invention can be applied to the display panel 6511 . Therefore, an extremely lightweight electronic device can be realized. In addition, since the display panel 6511 is extremely thin, the thickness of the electronic device can be reduced and the large-capacity battery 6518 can be mounted. In addition, by folding back part of the display panel 6511 and arranging a connection portion with the FPC 6515 on the back side of the pixel portion, an electronic device with a narrow frame can be realized.
  • FIG. 28A An example of a television device is shown in FIG. 28A.
  • a television set 7100 has a display portion 7000 incorporated in a housing 7101 .
  • a configuration in which a housing 7101 is supported by a stand 7103 is shown.
  • the display device of one embodiment of the present invention can be applied to the display portion 7000 .
  • the operation of the television device 7100 shown in FIG. 28A can be performed using operation switches provided in the housing 7101 and a separate remote control operation device 7111 .
  • the display portion 7000 may be provided with a touch sensor, and the television device 7100 may be operated by touching the display portion 7000 with a finger or the like.
  • the remote controller 7111 may have a display section for displaying information output from the remote controller 7111 .
  • a channel and a volume can be operated with operation keys or a touch panel provided in the remote controller 7111 , and an image displayed on the display portion 7000 can be operated.
  • the television device 7100 is configured to include a receiver, a modem, and the like.
  • the receiver can receive general television broadcasts. Also, by connecting to a wired or wireless communication network via a modem, one-way (from the sender to the receiver) or two-way (between the sender and the receiver, or between the receivers, etc.) information communication is performed. is also possible.
  • FIG. 28B shows an example of a notebook personal computer.
  • a notebook personal computer 7200 has a housing 7211, a keyboard 7212, a pointing device 7213, an external connection port 7214, and the like.
  • the display portion 7000 is incorporated in the housing 7211 .
  • the display device of one embodiment of the present invention can be applied to the display portion 7000 .
  • FIGS. 28C and 28D An example of digital signage is shown in FIGS. 28C and 28D.
  • a digital signage 7300 shown in FIG. 28C includes a housing 7301, a display unit 7000, speakers 7303, and the like. Furthermore, it can have an LED lamp, an operation key (including a power switch or an operation switch), connection terminals, various sensors, a microphone, and the like.
  • FIG. 28D shows a digital signage 7400 attached to a cylindrical post 7401.
  • a digital signage 7400 has a display section 7000 provided along the curved surface of a pillar 7401 .
  • the display device of one embodiment of the present invention can be applied to the display portion 7000 in FIGS. 28C and 28D.
  • the wider the display unit 7000 the more information can be provided at once.
  • the wider the display unit 7000 the more conspicuous it is, and the more effective the advertisement can be, for example.
  • a touch panel By applying a touch panel to the display unit 7000, not only can images or moving images be displayed on the display unit 7000, but also the user can intuitively operate the display unit 7000, which is preferable. Further, when used for providing information such as route information or traffic information, usability can be enhanced by intuitive operation.
  • the digital signage 7300 or digital signage 7400 is preferably capable of cooperating with an information terminal 7311 or information terminal 7411 such as a smartphone possessed by the user through wireless communication.
  • advertisement information displayed on the display unit 7000 can be displayed on the screen of the information terminal 7311 or the information terminal 7411 .
  • display on the display portion 7000 can be switched.
  • the digital signage 7300 or the digital signage 7400 can execute a game using the screen of the information terminal 7311 or 7411 as an operation means (controller). This allows an unspecified number of users to simultaneously participate in and enjoy the game.
  • FIG. 29A is a diagram showing the appearance of the camera 8000 with the finder 8100 attached.
  • a camera 8000 has a housing 8001, a display unit 8002, an operation button 8003, a shutter button 8004, and the like.
  • a detachable lens 8006 is attached to the camera 8000 . Note that the camera 8000 may be integrated with the lens 8006 and the housing.
  • the camera 8000 can capture an image by pressing the shutter button 8004 or by touching the display unit 8002 that functions as a touch panel.
  • the housing 8001 has a mount with electrodes, and can be connected to the viewfinder 8100 as well as a strobe device or the like.
  • the viewfinder 8100 has a housing 8101, a display section 8102, buttons 8103, and the like.
  • the housing 8101 is attached to the camera 8000 by mounts that engage the mounts of the camera 8000 .
  • a viewfinder 8100 can display an image or the like received from the camera 8000 on a display portion 8102 .
  • the button 8103 has a function as a power button or the like.
  • the display device of one embodiment of the present invention can be applied to the display portion 8002 of the camera 8000 and the display portion 8102 of the viewfinder 8100 .
  • the camera 8000 having a built-in finder may also be used.
  • FIG. 29B is a diagram showing the appearance of the head mounted display 8200.
  • FIG. 29B is a diagram showing the appearance of the head mounted display 8200.
  • a head-mounted display 8200 has a mounting section 8201, a lens 8202, a main body 8203, a display section 8204, a cable 8205, and the like.
  • a battery 8206 is built in the mounting portion 8201 .
  • a cable 8205 supplies power from a battery 8206 to the main body 8203 .
  • a main body 8203 includes a wireless receiver or the like, and can display received video information on a display portion 8204 .
  • the main body 8203 is equipped with a camera, and information on the movement of the user's eyeballs or eyelids can be used as input means.
  • the mounting section 8201 may be provided with a plurality of electrodes capable of detecting a current flowing along with the movement of the user's eyeballs at a position where it touches the user, and may have a function of recognizing the line of sight. Moreover, it may have a function of monitoring the user's pulse based on the current flowing through the electrode.
  • the mounting unit 8201 may have various sensors such as a temperature sensor, a pressure sensor, an acceleration sensor, etc., and has a function of displaying biological information of the user on the display unit 8204, In addition, a function of changing an image displayed on the display portion 8204 may be provided.
  • the display device of one embodiment of the present invention can be applied to the display portion 8204 .
  • FIG. 29C to 29E are diagrams showing the appearance of the head mounted display 8300.
  • FIG. A head mounted display 8300 includes a housing 8301 , a display portion 8302 , a band-shaped fixture 8304 , and a pair of lenses 8305 .
  • the user can visually recognize the display on the display unit 8302 through the lens 8305 .
  • the display portion 8302 it is preferable to arrange the display portion 8302 in a curved manner because the user can feel a high presence.
  • three-dimensional display or the like using parallax can be performed.
  • the configuration is not limited to the configuration in which one display portion 8302 is provided, and two display portions 8302 may be provided and one display portion may be arranged for one eye of the user.
  • the display device of one embodiment of the present invention can be applied to the display portion 8302 .
  • the display device of one embodiment of the present invention can also achieve extremely high definition. For example, even when the display is magnified using the lens 8305 as shown in FIG. 29E, it is difficult for the user to visually recognize the pixels. In other words, the display portion 8302 can be used to allow the user to view highly realistic images.
  • FIG. 29F is a diagram showing the appearance of a goggle-type head-mounted display 8400.
  • the head mounted display 8400 has a pair of housings 8401, a mounting section 8402, and a cushioning member 8403.
  • a display portion 8404 and a lens 8405 are provided in the pair of housings 8401, respectively. By displaying different images on the pair of display portions 8404, three-dimensional display using parallax can be performed.
  • the user can visually recognize the display unit 8404 through the lens 8405.
  • the lens 8405 has a focus adjustment mechanism, and its position can be adjusted according to the user's visual acuity.
  • the display portion 8404 is preferably square or horizontally long rectangular. This makes it possible to enhance the sense of reality.
  • the mounting part 8402 preferably has plasticity and elasticity so that it can be adjusted according to the size of the user's face and does not slip off.
  • a part of the mounting portion 8402 preferably has a vibration mechanism that functions as a bone conduction earphone. As a result, you can enjoy video and audio without the need for separate audio equipment such as earphones and speakers.
  • the housing 8401 may have a function of outputting audio data by wireless communication.
  • the mounting part 8402 and the cushioning member 8403 are parts that come into contact with the user's face (forehead, cheeks, etc.). Since the cushioning member 8403 is in close contact with the user's face, it is possible to prevent light leakage and enhance the sense of immersion. It is preferable to use a soft material for the cushioning member 8403 so that the cushioning member 8403 comes into close contact with the user's face when the head mounted display 8400 is worn by the user. For example, materials such as rubber, silicone rubber, urethane, and sponge can be used.
  • a member that touches the user's skin is preferably detachable for easy cleaning or replacement.
  • the electronic device shown in FIGS. 30A to 30F includes a housing 9000, a display unit 9001, a speaker 9003, operation keys 9005 (including a power switch or an operation switch), connection terminals 9006, sensors 9007 (force, displacement, position, speed). , acceleration, angular velocity, number of rotations, distance, light, liquid, magnetism, temperature, chemical substances, sound, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration, smell, or infrared rays function), a microphone 9008, and the like.
  • the electronic devices shown in FIGS. 30A to 30F have various functions. For example, a function to display various information (still images, moving images, text images, etc.) on the display unit, a touch panel function, a calendar, a function to display the date or time, a function to control processing by various software (programs), It can have a wireless communication function, a function of reading and processing programs or data recorded on a recording medium, and the like. Note that the functions of the electronic device are not limited to these, and can have various functions.
  • the electronic device may have a plurality of display units.
  • the electronic device is equipped with a camera, etc., and has the function of capturing still images or moving images and storing them in a recording medium (external or built into the camera), or the function of displaying the captured image on the display unit, etc. good.
  • the display device of one embodiment of the present invention can be applied to the display portion 9001 .
  • FIGS. 30A to 30F The details of the electronic devices shown in FIGS. 30A to 30F will be described below.
  • FIG. 30A is a perspective view showing a mobile information terminal 9101.
  • the mobile information terminal 9101 can be used as a smart phone, for example.
  • the portable information terminal 9101 may be provided with a speaker 9003, a connection terminal 9006, a sensor 9007, and the like.
  • the mobile information terminal 9101 can display text and image information on its multiple surfaces.
  • FIG. 30A shows an example in which three icons 9050 are displayed.
  • Information 9051 indicated by a dashed rectangle can also be displayed on another surface of the display portion 9001 . Examples of the information 9051 include notification of incoming e-mail, SNS, telephone, etc., title of e-mail, SNS, etc., sender name, date and time, remaining battery power, strength of antenna reception, and the like.
  • an icon 9050 or the like may be displayed at the position where the information 9051 is displayed.
  • FIG. 30B is a perspective view showing the mobile information terminal 9102.
  • the portable information terminal 9102 has a function of displaying information on three or more sides of the display portion 9001 .
  • information 9052, information 9053, and information 9054 are displayed on different surfaces.
  • the user can confirm the information 9053 displayed at a position where the mobile information terminal 9102 can be viewed from above the mobile information terminal 9102 while the mobile information terminal 9102 is stored in the chest pocket of the clothes.
  • the user can check the display without taking out the portable information terminal 9102 from the pocket, and can determine, for example, whether to receive a call.
  • FIG. 30C is a perspective view showing a wristwatch-type mobile information terminal 9200.
  • the mobile information terminal 9200 can be used as a smart watch (registered trademark), for example.
  • the display portion 9001 has a curved display surface, and display can be performed along the curved display surface.
  • Hands-free communication is also possible by allowing the mobile information terminal 9200 to communicate with, for example, a headset capable of wireless communication.
  • the portable information terminal 9200 can transmit data to and from another information terminal through the connection terminal 9006, and can be charged. Note that the charging operation may be performed by wireless power supply.
  • FIG. 30D to 30F are perspective views showing a foldable personal digital assistant 9201.
  • FIG. 30D is a state in which the portable information terminal 9201 is unfolded
  • FIG. 30F is a state in which it is folded
  • FIG. 30E is a perspective view in the middle of changing from one of FIGS. 30D and 30F to the other.
  • the portable information terminal 9201 has excellent portability in the folded state, and has excellent display visibility due to a seamless wide display area in the unfolded state.
  • a display portion 9001 included in the portable information terminal 9201 is supported by three housings 9000 connected by hinges 9055 .
  • the display portion 9001 can be bent with a curvature radius of 0.1 mm or more and 150 mm or less.

Abstract

表示品位の高い表示装置を提供する。信頼性の高い表示装置を提供する。消費電力の低い表示装置を提供する高精細化が容易な表示装置を提供する。高い表示品位と、高い精細度を兼ね備える表示装置を提供する。コントラストの高い表示装置を提供する。 第１画素乃至第３画素を含む表示部と、第１配線乃至第４配線とを有し、第２画素は平面視において第１画素と第３画素の間に位置し、それぞれの画素は第１副画素および第２副画素を有し、第１配線は、第１画素が有する第２副画素に第１電位を与え、第２配線は、第２画素が有する第１副画素に第１電位を与え、第３配線は、第２画素が有する第２副画素に第１電位を与え、第４配線は、第３画素が有する第１副画素に第１電位を与え、第１配線と第２配線は隣接し、第３配線と第４配線は隣接し、第１配線と第２配線との距離は第３配線と第４配線との距離よりも短い表示装置である。

Description

表示装置、電子機器および表示装置の作製方法
　本発明の一態様は、表示装置に関する。また、本発明の一態様は、表示装置の作製方法に関する。
　なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。半導体装置は、半導体特性を利用することで機能しうる装置全般を指す。
　近年、ディスプレイパネルの高精細化が求められている。高精細なディスプレイパネルが要求される機器としては、例えばスマートフォン、タブレット端末、ノート型コンピュータなどがある。また、テレビジョン装置、モニター装置などの据え置き型のディスプレイ装置においても、高解像度化に伴う高精細化が求められている。さらに、最も高精細度が要求される機器としては、例えば、仮想現実（ＶＲ：Ｖｉｒｔｕａｌ　Ｒｅａｌｉｔｙ）、または拡張現実（ＡＲ：Ａｕｇｍｅｎｔｅｄ　Ｒｅａｌｉｔｙ）向けの機器がある。
　また、ディスプレイパネルに適用可能な表示装置としては、代表的には液晶表示装置、有機ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子や発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の発光素子を備える発光装置、電気泳動方式などにより表示を行う電子ペーパなどが挙げられる。
　例えば、有機ＥＬ素子の基本的な構成は、一対の電極間に発光性の有機化合物を含む層を挟持したものである。この素子に電圧を印加することにより、発光性の有機化合物から発光を得ることができる。このような有機ＥＬ素子が適用された表示装置は、液晶表示装置等で必要であったバックライトが不要なため、薄型、軽量、高コントラストで且つ低消費電力な表示装置を実現できる。例えば、有機ＥＬ素子を用いた表示装置の一例が、特許文献１に記載されている。
　特許文献２には、有機ＥＬデバイスを用いた、ＶＲ向けの表示装置が開示されている。
特開２００２−３２４６７３号公報 国際公開第２０１８／０８７６２５号
　本発明の一態様は、表示品位の高い表示装置を提供することを課題の一とする。本発明の一態様は、信頼性の高い表示装置を提供することを課題の一とする。本発明の一態様は、消費電力の低い表示装置を提供することを課題の一とする。本発明の一態様は、高精細化が容易な表示装置を提供することを課題の一とする。本発明の一態様は、高い表示品位と、高い精細度を兼ね備える表示装置を提供することを課題の一とする。本発明の一態様は、コントラストの高い表示装置を提供することを課題の一とする。
　本発明の一態様は、新規な構成を有する表示装置、または表示装置の作製方法を提供することを課題の一とする。本発明の一態様は、上述した表示装置を歩留まりよく製造する方法を提供することを課題の一とする。本発明の一態様は、先行技術の問題点の少なくとも一を少なくとも軽減することを課題の一とする。
　なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。
　本発明の一態様は、表示部と、第１配線と、第２配線と、第３配線と、第４配線と、を有し、表示部は、第１画素と、第２画素と、第３画素と、を有し、第２画素は、平面視において、第１画素と第３画素の間に位置し、第１画素、第２画素、および第３画素はそれぞれ、第１副画素と、第２副画素と、を有し、第１配線は、第１画素が有する第２副画素に第１電位を与える機能を有し、第２配線は、第２画素が有する第１副画素に第１電位を与える機能を有し、第３配線は、第２画素が有する第２副画素に第１電位を与える機能を有し、第４配線は、第３画素が有する第１副画素に第１電位を与える機能を有し、第１配線と第２配線は隣接し、第３配線と第４配線は隣接し、第１配線と第２配線との距離は、第３配線と第４配線との距離よりも短い表示装置である。
　また上記構成において、第１副画素は、赤、緑および青から選ばれる第１色に対応する光を制御する機能を有し、第２副画素は、赤、緑および青のうち、前記第１色とは異なる第２色に対応する光を制御する機能を有することが好ましい。
　また上記構成において、第５配線と、第６配線と、第７配線と、第８配線と、を有し、第５配線は、第１画素が有する第２副画素に信号を与える機能を有し、第６配線は、第２画素が有する第１副画素に信号を与える機能を有し、第７配線は、第２画素が有する第２副画素に信号を与える機能を有し、第８配線は、第３画素が有する第１副画素に信号を与える機能を有し、第１配線と第２配線は、平面視において、第５配線と第６配線の間に配置され、第３配線と第４配線は、平面視において、第７配線と第８配線の間に配置されることが好ましい。
また上記構成において、第１画素、第２画素、および第３画素は、第１の軸の方向に沿って順に配列し、第１の配線乃至第８の配線はそれぞれ、第２の軸の方向に沿って延伸する領域を有し、第１の軸と第２の軸は直交することが好ましい。
　また上記構成において、表示部駆動回路と、表示部駆動回路と電気的に接続される第９配線と、表示部駆動回路と電気的に接続される第１０配線と、を有し、第９配線および第１０配線はそれぞれ、走査線としての機能を有し、第９配線は、第１画素と重畳する第１の領域を有し、第１０配線は、第２画素と重畳する第２の領域と、第３画素と重畳する第３の領域と、を有することが好ましい。
　また上記構成において、第１画素が有する第２副画素は第１トランジスタを有し、第２画素が有する第１副画素は第２トランジスタを有し、第２画素が有する第２副画素は第３トランジスタを有し、第３画素が有する第１副画素は第４トランジスタを有し、第１トランジスタのソースおよびドレインの一方は、第１配線に電気的に接続され、第２トランジスタのソースおよびドレインの一方は、第２配線に電気的に接続され、第３トランジスタのソースおよびドレインの一方は、第３配線に電気的に接続され、第４トランジスタのソースおよびドレインの一方は、第４配線に電気的に接続され、第１配線および第２配線は、第１トランジスタのチャネル形成領域と、第２トランジスタのチャネル形成領域との間に配置され、第３配線および第４配線は、平面視において、第２トランジスタのチャネル形成領域と、第３トランジスタのチャネル形成領域との間に配置されることが好ましい。
　また上記構成において、表示部は、第１発光素子と、第２発光素子と、第３発光素子と、第４発光素子と、を有し、第１トランジスタのソースおよびドレインの他方は、第１発光素子と電気的に接続され、第２トランジスタのソースおよびドレインの他方は、第２発光素子と電気的に接続され、第３トランジスタのソースおよびドレインの他方は、第３発光素子と電気的に接続され、第４トランジスタのソースおよびドレインの他方は、第４発光素子と電気的に接続されることが好ましい。
　また上記構成において、表示部駆動回路と、表示部駆動回路と電気的に接続される第９配線と、表示部駆動回路と電気的に接続される第１０配線と、を有し、第９配線および第１０配線はそれぞれ、走査線としての機能を有し、第９配線は、第１トランジスタのゲートと電気的に接続され、第１０配線は、第２トランジスタのゲート、第３トランジスタのゲート、および第４トランジスタのゲートと電気的に接続され、第１走査線は、第１画素と重畳する第１の領域を有し、第２走査線は、第２画素と重畳する第２の領域と、第３画素と重畳する第３の領域と、を有することが好ましい。
　また上記構成において、第９配線は、第２画素および第３画素と重畳せず、第１０配線は、第１画素と重畳せず、第９配線と、第１０配線は、表示部において接しないことが好ましい。
　また上記構成において、表示部駆動回路は、第９配線と電気的に接続される第１の走査線駆動回路と、第１０配線と電気的に接続される第２の走査線駆動回路と、を有し、第１の走査線駆動回路と、第２の走査線駆動回路は、表示部を挟んで設けられることが好ましい。
　または、本発明の一態様は、第１画素と、第２画素と、第３画素と、第１配線と、第２配線と、第３配線と、を有し、第２画素は、平面視において、第１画素と第３画素の間に位置し、第１画素、第２画素、および第３画素はそれぞれ、第１副画素と、第２副画素と、第３副画素と、を有し、第１副画素は、赤、緑および青から選ばれる第１色に対応する光を制御する機能を有し、第２副画素は、赤、緑および青のうち、第１色とは異なる第２色に対応する光を制御する機能を有し、第３副画素は、赤、緑および青のうち、第１色および第２色とは異なる第３色に対応する光を制御する機能を有し、第１配線は、第１画素が有する第３副画素と、第２画素が有する第１副画素と、に第１電位を与える機能を有し、第２配線は、第２画素が有する第３副画素に第１電位を与える機能を有し、第３配線は、第３画素が有する第１副画素に第１電位を与える機能を有し、第２配線と、第３配線と、は互いに隣接し、第１配線は第２配線および第３配線の一以上よりも幅が広い表示装置である。
　また上記構成において、第４配線と、第５配線と、第６配線と、第７配線と、を有し、第４配線は、第１画素が有する第２副画素に信号を与える機能を有し、第５配線は、第２画素が有する第１副画素に信号を与える機能を有し、第６配線は、第２画素が有する第２副画素に信号を与える機能を有し、第７配線は、第３画素が有する第１副画素に信号を与える機能を有し、第１配線は、平面視において、第４配線と第５配線の間に配置され、第２配線と第３配線は、平面視において、第６配線と第７配線の間に配置されることが好ましい。
　また上記構成において、第１画素が有する第２副画素は第１トランジスタを有し、第２画素が有する第１副画素は第２トランジスタを有し、第２画素が有する第２副画素は第３トランジスタを有し、第３画素は第４トランジスタを有し、第１トランジスタのソースおよびドレインの一方と、第２トランジスタのソースおよびドレインの一方と、は、第１配線に電気的に接続され、第３トランジスタのソースおよびドレインの一方は、第２配線に電気的に接続され、第４トランジスタのソースおよびドレインの一方は、第３配線に電気的に接続され、第１配線は、第１トランジスタのチャネル形成領域と、第２トランジスタのチャネル形成領域との間に配置され、第２配線と第３配線は、第２トランジスタのチャネル形成領域と、第３トランジスタのチャネル形成領域との間に配置されることが好ましい。
　または、本発明の一態様は、第１基板上に表示部を有する表示装置の作製方法であり、第１基板上の表示部となる領域に、マトリクス状に配列するｎ個のトランジスタ（ｎは２以上の整数）を形成する第１工程と、ｎ個のトランジスタ上に第１導電膜を成膜する第２工程と、第１導電膜上にフォトレジストを成膜する第３工程と、表示部となる領域上において、フォトレジストに露光処理を施すことにより、所望のパターンを転写する第４工程と、フォトレジストに現像処理を施すことにより、フォトレジストに所望のパターンを形成する第５工程と、所望のパターンを用いて、第１導電膜の一部を除去し、ｎ本の配線を形成する第６工程と、ｎ個のトランジスタ上に、マトリクス状に配列するｎ個の発光素子を形成する第７工程と、を有し、ｎ本の配線は、ｎ個のトランジスタと一対一で電気的に接続され、第４工程は、表示部となる領域上において、複数の露光領域に分けて露光する工程を有し、ｎ本の配線のうち、第１配線は、第１露光領域における露光により形成され、第２配線は、第２露光領域における露光により形成され、第１配線と、第２配線は、隣接し、ｎ個のトランジスタのうち、第１トランジスタは、第１配線に電気的に接続され、第２トランジスタは、第２配線に電気的に接続され、第１配線と第２配線は、平面視において、第１トランジスタのチャネル形成領域と、第２トランジスタのチャネル形成領域との間に配置される表示装置の作製方法である。
　また上記構成において、ｎ本の配線は、ｎ個のトランジスタのソースおよびドレインの一方と一対一で電気的に接続され、ｎ個のトランジスタのソースおよびドレインの他方は、ｎ個の発光素子と一体一で電気的に接続され、かつ、一対一で互いに重畳することが好ましい。
　また上記構成において、ｎ個の発光素子のそれぞれはＥＬ層を有することが好ましい。
　また上記構成において、複数の露光領域の互いに隣接する露光領域の連結部に、互いに隣接する露光領域の一部が互いに重なり合う露光領域が形成されるように露光処理が行われることが好ましい。
　本発明の一態様によれば、表示品位の高い表示装置を提供できる。また、信頼性の高い表示装置を提供できる。また、消費電力の低い表示装置を提供できる。また、高精細化が容易な表示装置を提供できる。また、高い表示品位と、高い精細度を兼ね備える表示装置を提供できる。また、コントラストの高い表示装置を提供できる。
　また、本発明の一態様によれば、新規な構成を有する表示装置、または表示装置の作製方法を提供できる。また、上述した表示装置を歩留まりよく製造する方法を提供できる。本発明の一態様によれば、先行技術の問題点の少なくとも一を少なくとも軽減することができる。
　なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から抽出することが可能である。
図１Ａおよび図１Ｂは、表示装置の構成例を説明する斜視図である。
図２Ａおよび図２Ｂは、表示装置の構成例を説明する斜視図である。
図３Ａおよび図３Ｂは、表示部を説明するブロック図である。
図４Ａおよび図４Ｂは、表示部を説明するブロック図である。
図５Ａ乃至図５Ｋは、画素の構成例を示す図である。
図６Ａおよび図６Ｂは、画素の構成例を示す回路図である。
図７Ａおよび図７Ｂは、画素の構成例を示す回路図である。
図８Ａおよび図８Ｂは、表示部の構成例を示す図である。
図９Ａ乃至図９Ｃは、表示部の構成例を示す図である。
図１０Ａおよび図１０Ｂは、表示部の構成例を示す図である。
図１１Ａおよび図１１Ｂは、画素の構成例を示す図である。
図１２は、画素の構成例を示す図である。
図１３は、表示装置の構成例を示す回路図である。
図１４Ａおよび図１４Ｂは、表示部の構成例を示す図である。
図１５は、表示部の構成例を示す図である。
図１６Ａおよび図１６Ｂは、表示部の構成例を示す図である。
図１７は、表示部の構成例を示す図である。
図１８Ａおよび図１８Ｂは、表示部の構成例を示す図である。
図１９Ａおよび図１９Ｂは、表示部の構成例を示す図である。
図２０は、表示部の構成例を示す図である。
図２１Ａおよび図２１Ｂは、表示部の構成例を示す図である。
図２２は、表示装置の構成例を説明する断面図である。
図２３は、表示装置の構成例を説明する断面図である。
図２４は、表示装置の構成例を説明する断面図である。
図２５Ａおよび図２５Ｂは、表示素子の構成例を説明する断面図である。
図２６Ａ乃至図２６Ｆは、発光素子の構成例を示す図である。
図２７Ａ及び図２７Ｂは、電子機器の一例を示す図である。
図２８Ａ乃至図２８Ｄは、電子機器の一例を示す図である。
図２９Ａ乃至図２９Ｆは、電子機器の一例を示す図である。
図３０Ａ乃至図３０Ｆは、電子機器の一例を示す図である。
　以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
　なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
　なお、本明細書で説明する各図において、各構成要素の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
　なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。
　また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」または「絶縁層」という用語は、「導電膜」または「絶縁膜」という用語に相互に交換することが可能な場合がある。
　なお、本明細書において、ＥＬ層とは発光素子の一対の電極間に設けられ、少なくとも発光性の物質を含む層（発光層とも呼ぶ）、または発光層を含む積層体を示すものとする。
　本明細書等において、表示装置の一態様である表示パネルは表示面に画像等を表示（出力）する機能を有するものである。したがって表示パネルは出力装置の一態様である。
　また、本明細書等では、表示パネルの基板に、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ　Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ）もしくはＴＣＰ（Ｔａｐｅ　Ｃａｒｒｉｅｒ　Ｐａｃｋａｇｅ）などのコネクターが取り付けられたもの、または基板にＣＯＧ（Ｃｈｉｐ　Ｏｎ　Ｇｌａｓｓ）方式等によりＩＣが実装されたものを、表示パネルモジュール、表示モジュール、または単に表示パネルなどと呼ぶ場合がある。
　本発明の一態様の発光素子は、正孔注入性の高い物質、正孔輸送性の高い物質、電子輸送性の高い物質、および電子注入性の高い物質、バイポーラ性の物質等を含む層を有してもよい。
　なお、発光層、ならびに正孔注入性の高い物質、正孔輸送性の高い物質、電子輸送性の高い物質、および電子注入性の高い物質、バイポーラ性の物質等を含む層は、それぞれ量子ドットなどの無機化合物または高分子化合物（オリゴマー、デンドリマー、ポリマー等）を有していてもよい。例えば、量子ドットを発光層に用いることで、発光材料として機能させることもできる。
　なお、量子ドット材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料などを用いることができる。また、１２族と１６族、１３族と１５族、または１４族と１６族の元素グループを含む材料を用いてもよい。または、カドミウム、セレン、亜鉛、硫黄、リン、インジウム、テルル、鉛、ガリウム、ヒ素、アルミニウム等の元素を含む量子ドット材料を用いてもよい。
　本明細書等において、メタルマスク、またはＦＭＭ（ファインメタルマスク、高精細なメタルマスク）を用いて作製されるデバイスをＭＭ（メタルマスク）構造のデバイスと呼称する場合がある。また、本明細書等において、メタルマスク、またはＦＭＭを用いることなく作製されるデバイスをＭＭＬ（メタルマスクレス）構造のデバイスと呼称する場合がある。
　なお、本明細書等において、各色の発光デバイス（ここでは青（Ｂ）、緑（Ｇ）、及び赤（Ｒ））で、発光層を作り分ける、または発光層を塗り分ける構造をＳＢＳ（Ｓｉｄｅ　Ｂｙ　Ｓｉｄｅ）構造と呼ぶ場合がある。また、本明細書等において、白色光を発することのできる発光デバイスを白色発光デバイスと呼ぶ場合がある。なお、白色発光デバイスは、着色層（たとえば、カラーフィルタ）と組み合わせることで、フルカラー表示の表示装置を実現することができる。
　また、発光デバイスは、シングル構造と、タンデム構造とに大別することができる。シングル構造のデバイスは、一対の電極間に１つの発光ユニットを有し、当該発光ユニットは、１以上の発光層を含む構成とすることが好ましい。２の発光層を用いて白色発光を得る場合、２の発光層の各々の発光色が補色の関係となるような発光層を選択すればよい。例えば、第１の発光層の発光色と第２の発光層の発光色を補色の関係になるようにすることで、発光デバイス全体として白色発光する構成を得ることができる。また、３以上の発光層を用いて白色発光を得る場合、３以上の発光層のそれぞれの発光色が合わさることで、発光デバイス全体として白色発光することができる構成とすればよい。
　タンデム構造のデバイスは、一対の電極間に複数の発光ユニットを有し、各発光ユニットは、１以上の発光層を含む構成とすることが好ましい。白色発光を得るには、複数の発光ユニットの発光層からの光を合わせて白色発光が得られる構成とすればよい。なお、白色発光が得られる構成については、シングル構造の構成と同様である。なお、タンデム構造のデバイスにおいて、複数の発光ユニットの間には、電荷発生層などの中間層を設けると好適である。
　また、上述の白色発光デバイス（シングル構造またはタンデム構造）と、ＳＢＳ構造の発光デバイスと、を比較した場合、ＳＢＳ構造の発光デバイスは、白色発光デバイスよりも消費電力を低くすることができる。消費電力を低く抑えたい場合は、ＳＢＳ構造の発光デバイスを用いると好適である。一方で、白色発光デバイスは、製造プロセスがＳＢＳ構造の発光デバイスよりも簡単であるため、製造コストを低くすることができる、又は製造歩留まりを高くすることができるため、好適である。
（実施の形態１）
　本実施の形態では、本発明の一態様の表示装置の構成例、及び表示装置の作製方法例について説明する。
　本発明の一態様は、発光素子（発光デバイスともいう）を有する表示装置である。表示装置は、少なくとも異なる色の光を発する２つの発光素子を有する。発光素子は、それぞれ一対の電極と、その間にＥＬ層を有する。発光素子として、有機ＥＬ素子、無機ＥＬ素子などの電界発光素子を用いることができる。その他、発光ダイオード（ＬＥＤ）を用いることができる。本発明の一態様の発光素子は、有機ＥＬ素子（有機電界発光素子）であることが好ましい。異なる色を発する２つ以上の発光素子は、それぞれ異なる材料を含むＥＬ層を有する。例えば、それぞれ赤色（Ｒ）、緑色（Ｇ）、または青色（Ｂ）の光を発する３種類の発光素子を有することで、フルカラーの表示装置を実現できる。
　ここで、異なる色の発光素子間で、ＥＬ層を作り分ける場合、メタルマスクなどのシャドーマスクを用いた蒸着法により形成することが知られている。しかしながら、この方法では、メタルマスクの精度、メタルマスクと基板との位置ずれ、メタルマスクのたわみ、及び蒸気の散乱などによる成膜される膜の輪郭の広がりなど、様々な影響により、島状の有機膜の形状及び位置に設計からのずれが生じるため、高精細化、及び高開口率化が困難である。また、蒸着においてメタルマスクに付着した材料に起因するゴミが発生する場合がある。このようなゴミは、発光素子のパターン不良を引き起こす懸念がある。また、ゴミに起因したショートが生じる可能性がある。また、メタルマスクに付着した材料のクリーニングの工程を要する。そのため、ペンタイル配列などの特殊な画素配列方式を適用することなどにより、疑似的に精細度（画素密度ともいう）を高める対策が取られていた。
　本発明の一態様は、ＥＬ層をメタルマスクなどのシャドーマスクを用いることなく、微細なパターンに加工する。これにより、これまで実現が困難であった高い精細度と、高い開口率を有する表示装置を実現できる。さらに、ＥＬ層を作り分けることができるため、極めて鮮やかで、コントラストが高く、表示品位の高い表示装置を実現できる。
　ここでは、理解を容易にするために、２色の発光素子のＥＬ層を作り分ける場合について説明する。まず、画素電極を覆って、第１のＥＬ膜と、第１の犠牲膜とを積層して形成する。続いて、第１の犠牲膜上にレジストマスクを形成する。続いて、レジストマスクを用いて、第１の犠牲膜の一部、及び第１のＥＬ膜の一部をエッチングし、第１のＥＬ層、および第１のＥＬ層上の第１の犠牲層を形成する。
　続いて、第２のＥＬ膜と、第２の犠牲膜とを積層して形成する。続いて、レジストマスクを用いて、第２の犠牲膜の一部、及び第２のＥＬ膜の一部をエッチングし、第２のＥＬ層、および第２のＥＬ層上の第２の犠牲層を形成する。次に、第１の犠牲層および第２の犠牲層をマスクとして、画素電極の加工を行い、第１のＥＬ層と重畳する第１の画素電極、および第２のＥＬ層と重畳する第２の画素電極を形成する。このようにして、第１のＥＬ層と第２のＥＬ層を作り分けることができる。最後に、第１の犠牲層及び第２の犠牲層を除去し、共通電極を形成することで、二色の発光素子を作り分けることができる。
　さらに、上記を繰り返すことで、３色以上の発光素子のＥＬ層を作り分けることができ、３色、または４色以上の発光素子を有する表示装置を実現できる。
　ＥＬ層の端部においては、画素電極およびＥＬ層が設けられる領域と、画素電極およびＥＬ層が設けられない領域と、に起因する段差が生じている。ＥＬ層上に共通電極を形成する際に、ＥＬ層の端部の段差に起因して、共通電極の被覆性が悪くなり、共通電極が段切れする懸念がある。また、共通電極が薄くなり、電気抵抗が上昇する懸念がある。
　また、画素電極の端部がＥＬ層の端部と概略揃う場合、および、画素電極の端部がＥＬ層の端部より外側に位置する場合においては、ＥＬ層上に共通電極を形成する際に、共通電極と画素電極とが短絡する場合がある。
　本発明の一態様は、第１のＥＬ層と第２のＥＬ層の間に絶縁層を設けることにより、共通電極を設ける面の凹凸を小さくすることができる。よって、第１のＥＬ層の端部、および第２のＥＬ層の端部における共通電極の被覆性を高めることができ、共通電極の良好な導電性を実現することができる。また、共通電極と画素電極の短絡を抑制することができる。
　異なる色のＥＬ層が隣接する場合、隣接するＥＬ層の間隔について、例えばメタルマスクを用いた形成方法では１０μｍ未満にすることは困難であるが、上記方法によれば、３μｍ以下、２μｍ以下、または、１μｍ以下にまで狭めることができる。例えばＬＳＩ向けの露光装置を用いることで、５００ｎｍ以下、２００ｎｍ以下、１００ｎｍ以下、さらには５０ｎｍ以下にまで間隔を狭めることもできる。これにより、２つの発光素子間に存在しうる非発光領域の面積を大幅に縮小することができ、開口率を１００％に近づけることが可能となる。例えば、開口率は、５０％以上、６０％以上、７０％以上、８０％以上、さらには９０％以上であって、１００％未満を実現することもできる。
　さらに、ＥＬ層自体のパターンについても、メタルマスクを用いた場合に比べて極めて小さくすることができる。また、例えばＥＬ層の作り分けにメタルマスクを用いた場合では、パターンの中央と端で厚さのばらつきが生じるため、パターン全体の面積に対して、発光領域として使用できる有効な面積は小さくなる。一方、上記作製方法では、均一な厚さに成膜した膜を加工することでパターンを形成するため、パターン内で厚さを均一にでき、微細なパターンであっても、そのほぼ全域を発光領域として用いることができる。そのため、上記作製方法によれば、高い精細度と高い開口率を兼ね備えることができる。
　このように、上記作製方法によれば、微細な発光素子を集積した表示装置を実現することができるため、例えばペンタイル方式などの特殊な画素配列方式を適用し、疑似的に精細度を高める必要が無いため、Ｒ、Ｇ、Ｂをそれぞれ一方向に配列させた、いわゆるストライプ配置で、且つ、５００ｐｐｉ以上、１０００ｐｐｉ以上、または２０００ｐｐｉ以上、さらには３０００ｐｐｉ以上、さらには５０００ｐｐｉ以上の精細度の表示装置を実現することができる。
［表示装置の構成例］
　以下では、本発明の一態様の表示装置の構成例について説明する。
　図１Ａは、本発明の一態様に係る半導体装置１００Ａの斜視概略図である。半導体装置１００Ａは、層３０と、層３０上の封止基板４０と、を備える。半導体装置１００Ａは、表示部３１を有し、表示部３１は、層３０に備えられた領域３１ａと、層６０と、により構成される。領域３１ａは、マトリクス状に配列した複数の画素回路を有する。層３０は領域３１ａを備え、封止基板４０と領域３１ａの間に層６０が設けられている。図１Ｂでは、図１Ａに示す半導体装置１００Ａの構成をわかりやすくするため、層３０、層６０および封止基板４０などを離して示している。
　半導体装置１００Ａは、表示部駆動回路２３を有する。図１Ａに示す構成においては、表示部駆動回路２３は、回路部２３ａおよび回路部２３ｂを有する。
　図１Ａにおいて、層３０は回路部２３ａと端子部２９を有する。端子部２９にはＦＰＣ（Ｆｌｅｘｉｂｌｅ　ｐｒｉｎｔｅｄ　ｃｉｒｃｕｉｔｓ）２９ａが電気的に接続され、ＦＰＣ２９ａ上に回路部２３ｂが配置されている。
　層６０は、層３０が備える領域３１ａに重ねて設けられている。層６０は複数の発光素子６１を備え、複数の発光素子６１のそれぞれは、領域３１ａに設けられた複数の画素回路５１のそれぞれによって発光輝度が制御される。画素回路５１および発光素子６１については追って説明する。
　回路部２３ａは例えば走査線駆動回路として機能する。回路部２３ｂは例えば信号線駆動回路として機能する。
　図２Ａには、半導体装置１００Ａが層２０を有する構成を示す。
　図２Ａに示す半導体装置１００Ａは、層２０と、層３０と、層３０上の封止基板４０と、を備える。半導体装置１００Ａは、表示部３１を有し、表示部３１は、層３０に備えられた領域３１ａと、層６０と、により構成される。領域３１ａは、マトリクス状に配列した複数の画素回路を有する。層３０は領域３１ａを備え、封止基板４０と領域３１ａの間に層６０が設けられている。図２Ｂでは、図２Ａに示す半導体装置１００Ａの構成をわかりやすくするため、層２０、層３０、層６０および封止基板４０などを離して示している。
　層２０は、表示部駆動回路２３および端子部２９を有する。
　表示部駆動回路２３は、表示部３１と電気的に接続し、表示部３１が有する画素回路に画像データを供給する機能を備える。表示部駆動回路２３には、シフトレジスタ、レベルシフタ、インバータ、ラッチ、アナログスイッチ、または論理回路等の様々な回路を用いることができる。
　層２０は、単結晶シリコン基板等の単結晶半導体基板を用いたトランジスタを有することが好ましい。
　表示部駆動回路２３を表示部３１と積層することで、半導体装置１００Ａの小型化が実現できる。また、表示部３１と重ねて表示部駆動回路２３を設けることにより、表示部３１周囲の額縁の幅を極めて狭くすることができるため、表示部３１の面積を拡大できる。よって、表示部３１の解像度を高めることができる。よって、半導体装置１００Ａの表示品位を高めることができる。
　また、表示部３１の解像度が一定の場合、１画素あたりの占有面積を増やすことができる。よって、表示部３１の発光輝度を高めることができる。また、画素の開口率を高めることができる。例えば、画素の開口率を、４０％以上１００％未満、好ましくは５０％以上９５％以下、より好ましくは６０％以上９５％以下とすることができる。また、１画素あたりの占有面積の拡大によって、画素に供給する電流密度を低減できる。よって、画素に加わる負荷が軽減され、半導体装置１００Ａの信頼性を高めることができる。
　また、表示部駆動回路２３を表示部３１が有する画素回路と積層することにより、それぞれを電気的に接続する配線を短くすることができる。よって、配線抵抗および寄生容量が低減され、半導体装置１００Ａの動作速度を高めることができる。また、半導体装置１００Ａの消費電力が低減される。
　図３Ａは、表示部駆動回路２３と、表示部３１とを説明するブロック図である。
　表示部駆動回路２３は、第１駆動回路２３２および第２駆動回路２３３を有する。第１駆動回路２３２に含まれる回路は、例えば走査線駆動回路として機能する。第１駆動回路２３２に含まれる回路は、例えば信号線駆動回路として機能する。なお、表示部３１をはさんで第１駆動回路２３２と向き合う位置に、何らかの回路を設けてもよい。表示部３１をはさんで第２駆動回路２３３と向き合う位置に、何らかの回路を設けてもよい。
　なお、表示部駆動回路２３を「周辺駆動回路」という場合がある。周辺駆動回路には、シフトレジスタ、レベルシフタ、インバータ、ラッチ、アナログスイッチ、論理回路等の様々な回路を用いることができる。周辺駆動回路には、トランジスタおよび容量素子等を用いることができる。
　また、表示部３１は、各々が略平行に配設され、且つ、第１駆動回路２３２に含まれる回路によって電位が制御されるｍ本の配線２３６と、各々が略平行に配設され、且つ、第２駆動回路２３３に含まれる回路によって電位が制御されるｎ本の配線２３７と、マトリクス状に配列された複数の画素Ｐｘと、を有する。配線２３６は第１駆動回路２３２と電気的に接続される。配線２３７は第２駆動回路２３３と電気的に接続される。複数の画素Ｐｘのそれぞれは例えば、ｍ本の配線２３６のいずれかに電気的に接続される。また、複数の画素Ｐｘのそれぞれは例えば、ｎ本の配線２３７のいずれかに電気的に接続される。
　なお、図３Ｂに示すように、表示部駆動回路２３は、保護回路５５を有してもよい。図３Ｂに示す構成においては、第２駆動回路２３３と、表示部３１との間に保護回路５５が設けられる例を示す。また図示しないが、第１駆動回路２３２と表示部３１との間に保護回路が設けられてもよい。
　また、図４Ａに示すように、マトリクス状に配列された画素Ｐｘにおいて、配線２３７の位置が左右反転した画素Ｐｘを有する構成としてもよい。
　また、図４Ａ及び図４Ｂにおいては、第１駆動回路２３２が、表示部３１を挟んで両側に配置される例を示す。左側に配置される第１駆動回路２３２を第１駆動回路２３２ａ、右側に配置される第１駆動回路２３２を第１駆動回路２３２ｂと呼ぶ場合がある。第１駆動回路２３２が、表示部３１を挟んで両側に配置される場合には、図４Ｂに示すように、第１駆動回路２３２ａに電気的に接続される配線２３６と、第１駆動回路２３２ｂに電気的に接続される配線２３６が分断された構成としてもよい。このような場合には例えば、第１駆動回路２３２ａに電気的に接続される画素Ｐｘの領域と、第１駆動回路２３２ｂに電気的に接続される画素Ｐｘの領域との間が、後述する分割露光の領域の境界となるように、露光を行えばよい。
　表示部３１が有する複数の画素Ｐｘにおいて例えば、赤色光を呈する発光素子を有する画素Ｐｘ、緑色光を呈する発光素子を有する画素Ｐｘ、および青色光を呈する発光素子を有する画素Ｐｘをまとめて１つの画素１１として機能させ、それぞれの画素Ｐｘの発光量（発光輝度）を制御することで、フルカラー表示を実現することができる。よって、当該３つの画素Ｐｘはそれぞれが副画素として機能する。すなわち、３つの副画素は、それぞれが赤色光、緑色光、または青色光の、発光量などを制御する（図５Ａ参照。）。なお、３つの副画素それぞれが制御する光の色は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の組み合わせに限らず、シアン（Ｃ）、マゼンタ（Ｍ）、黄（Ｙ）であってもよい（図５Ｂ参照。）。また、３つの副画素それぞれの面積は同じでなくてもよい。発光色によって発光効率および信頼性などが異なる場合、発光色毎に副画素の面積を変えてもよい（図５Ｃ参照。）。図５（Ｃ）に示す画素１１は、１列目の上の行（１行目）と下の行（２行目）にわたって副画素Ｂを有し、２列目の上の行（１行目）に副画素Ｒを有し、２列目の下の行（２行目）に副画素Ｇを有する。なお、図５Ｃに示す副画素の配置の構成を、「Ｓストライプ配列」などと呼称してもよい。
　図５Ｄは、角が丸い略台形の上面形状を有する副画素Ｇと、角が丸い略三角形の上面形状を有する副画素Ｒと、角が丸い略四角形または略六角形の上面形状を有する副画素Ｂと、を有する画素１１の例を示す。また、副画素Ｇは、副画素Ｒよりも発光面積が広い。このように、各副画素の形状およびサイズはそれぞれ独立に決定することができる。例えば、信頼性の高い発光デバイスを有する副画素ほど、サイズを小さくすることができる。例えば、副画素Ｒを赤色の副画素とし、副画素Ｇを緑色の副画素とし、副画素Ｂを青色の副画素としてもよい。
　図５Ｅに示す画素１１＿１および画素１１＿２には、デルタ配列が適用されている。画素１１＿１は上の行（１行目）に、２つの副画素（副画素Ｒ、Ｇ）を有し、下の行（２行目）に、１つの副画素（副画素Ｂ）を有する。画素１１＿２は上の行（１行目）に、１つの副画素（副画素Ｂ）を有し、下の行（２行目）に、２つの副画素（副画素Ｒ、Ｇ）を有する。図５Ｆには、各副画素が、角が丸い略四角形の上面形状を有する例を示すが、各副画素が例えば、円形の上面形状を有してもよい。
　また、図５Ｆに示すペンタイル配列を用いてもよい。
　なお、それぞれの副画素の配置、例えば副画素Ｒ、副画素Ｇおよび副画素Ｂの配置は、互いに入れ替わってもよい。
　また、４つの副画素をまとめて１つの画素として機能させてもよい。例えば、赤色光、緑色光、青色光をそれぞれ制御する３つの副画素に、白色光を制御する副画素を加えてもよい（図５Ｇ参照。）。白色光を制御する副画素を加えることで、表示領域の輝度を高めることができる。
　図５Ｇには、概略正方形の形状を有する副画素Ｒ、Ｇ、Ｂ、Ｗの、４つの副画素がマトリクス状に配列し、上の行（１行目）に２つの副画素（副画素Ｒ、Ｇ）を有し、下の行（２行目）に２つの副画素（副画素Ｂ、Ｗ）を有する例を示す。
　また、図５Ｈに示すように、副画素Ｒ、Ｇ、Ｂ、Ｗの、４つの副画素は、ストライプ状に配列されてもよい。また、図５Ｉに示すように、上の行（１行目）にストライプ状に配列された副画素Ｒ、Ｇ、Ｂを有し、下の行（２行目）において、それぞれの列に副画素Ｗを一つずつ有してもよい。
　また、赤色光、緑色光、青色光をそれぞれ制御する３つの副画素に、黄色光を制御する副画素を加えてもよい（図５Ｊ参照。）。また、シアン色光、マゼンタ色光、黄色光をそれぞれ制御する３つの副画素に、白色光を制御する副画素を加えてもよい（図５Ｋ参照。）。
　１つの画素として機能させる副画素の数を増やし、赤、緑、青、シアン、マゼンタ、および黄などの光を制御する副画素を適宜組み合わせて用いることにより、中間調の再現性を高めることができる。よって、色再現性を高めることができる。
　また、本発明の一態様の表示装置は、さまざまな規格の色域を再現することができる。例えば、テレビ放送で使われるＰＡＬ（Ｐｈａｓｅ　Ａｌｔｅｒｎａｔｉｎｇ　Ｌｉｎｅ）規格およびＮＴＳＣ（Ｎａｔｉｏｎａｌ　Ｔｅｌｅｖｉｓｉｏｎ　Ｓｙｓｔｅｍ　Ｃｏｍｍｉｔｔｅｅ）規格、パーソナルコンピュータ、デジタルカメラ、プリンタなどの電子機器に用いる表示装置で広く使われているｓＲＧＢ（ｓｔａｎｄａｒｄ　ＲＧＢ）規格およびＡｄｏｂｅ　ＲＧＢ規格、ＨＤＴＶ（Ｈｉｇｈ　Ｄｅｆｉｎｉｔｉｏｎ　Ｔｅｌｅｖｉｓｉｏｎ、ハイビジョンともいう）で使われるＩＴＵ−Ｒ　ＢＴ．７０９（Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ　Ｕｎｉｏｎ　Ｒａｄｉｏｃｏｍｍｕｎｉｃａｔｉｏｎ　Ｓｅｃｔｏｒ　Ｂｒｏａｄｃａｓｔｉｎｇ　Ｓｅｒｖｉｃｅ（Ｔｅｌｅｖｉｓｉｏｎ）　７０９）規格、デジタルシネマ映写で使われるＤＣＩ−Ｐ３（Ｄｉｇｉｔａｌ　Ｃｉｎｅｍａ　Ｉｎｉｔｉａｔｉｖｅｓ　Ｐ３）規格、ＵＨＤＴＶ（Ｕｌｔｒａ　Ｈｉｇｈ　Ｄｅｆｉｎｉｔｉｏｎ　Ｔｅｌｅｖｉｓｉｏｎ、スーパーハイビジョンともいう）で使われるＩＴＵ−Ｒ　ＢＴ．２０２０（ＲＥＣ．２０２０（Ｒｅｃｏｍｍｅｎｄａｔｉｏｎ　２０２０））規格などの色域を再現することができる。
　また、画素１１を１９２０×１０８０のマトリクス状に配置すると、いわゆるフルハイビジョン（「２Ｋ解像度」、「２Ｋ１Ｋ」、または「２Ｋ」などとも言われる。）の解像度でフルカラー表示可能な表示部３１を実現できる。また、例えば、画素１１を３８４０×２１６０のマトリクス状に配置すると、いわゆるウルトラハイビジョン（「４Ｋ解像度」、「４Ｋ２Ｋ」、または「４Ｋ」などとも言われる。）の解像度でフルカラー表示可能な表示部３１を実現できる。また、例えば、画素１１を７６８０×４３２０のマトリクス状に配置すると、いわゆるスーパーハイビジョン（「８Ｋ解像度」、「８Ｋ４Ｋ」、または「８Ｋ」などとも言われる。）の解像度でフルカラー表示可能な表示部３１を実現できる。画素１１を増やすことで、１６Ｋおよび３２Ｋの解像度でフルカラー表示可能な表示部３１を実現することも可能である。
　また、表示部３１の画素密度（精細度）は、１０００ｐｐｉ以上１００００ｐｐｉ以下が好ましい。例えば、２０００ｐｐｉ以上６０００ｐｐｉ以下であってもよいし、３０００ｐｐｉ以上５０００ｐｐｉ以下であってもよい。
　なお、表示部３１の画面比率（アスペクト比）については、特に限定はない。半導体装置１００Ａの表示部３１は、例えば、１：１（正方形）、４：３、１６：９、１６：１０など様々な画面比率に対応することができる。
　なお、半導体装置１００ＡをｘＲ用の表示装置として用いる場合、表示部３１の対角サイズは、０．１インチ以上５．０インチ以下、好ましくは０．５インチ以上２．０インチ以下、さらに好ましくは、１インチ以上１．７インチ以下とすることができる。例えば、表示部３１の対角サイズを１．５インチ、または１．５インチ近傍にしてもよい。
　図６Ａに、画素Ｐｘの回路構成例を示す。画素Ｐｘは画素回路５１および発光素子６１を備える。
　図６Ａに一例として示す画素回路５１は、トランジスタ５２Ａ、トランジスタ５２Ｂ、トランジスタ５２Ｃ、および容量５３を備える。トランジスタ５２Ａ、トランジスタ５２Ｂ、トランジスタ５２Ｃは、チャネル形成領域に酸化物半導体を有するトランジスタ（以下、「ＯＳトランジスタ」とも呼ぶ。）で構成することができる。トランジスタ５２Ａ、トランジスタ５２Ｂ、トランジスタ５２Ｃの各ＯＳトランジスタは、バックゲート電極を備えていることが好ましく、この場合、バックゲート電極にゲート電極と同じ信号を与える構成、バックゲート電極にゲート電極と異なる信号を与える構成とすることができる。
　トランジスタ５２Ｂは、トランジスタ５２Ａと電気的に接続されるゲート電極と、発光素子６１と電気的に接続される第１の端子と、配線ＡＮＯと電気的に接続される第２の端子と、を備える。配線ＡＮＯは、発光素子６１に電流を供給するための電位を与えるための配線である。
　トランジスタ５２Ａは、トランジスタ５２Ｂのゲート電極と電気的に接続される第１の端子と、ソース線として機能する配線ＳＬと電気的に接続される第２の端子と、ゲート線として機能する配線ＧＬ１の電位に基づいて、導通状態または非導通状態を制御する機能を有するゲート電極を備える。
　トランジスタ５２Ｃは、配線Ｖ０と電気的に接続される第１の端子と、発光素子６１と電気的に接続される第２の端子と、ゲート線として機能する配線ＧＬ２の電位に基づいて、導通状態または非導通状態を制御する機能を有するゲート電極を備える。配線Ｖ０は、基準電位を与えるための配線、および画素回路５１を流れる電流を表示部駆動回路２３に出力するための配線である。
　容量５３は、トランジスタ５２Ｂのゲート電極と電気的に接続される導電膜と、トランジスタ５２Ｃの第２の電極と電気的に接続される導電膜を備える。
　発光素子６１は、トランジスタ５２Ｂの第１の電極に電気的に接続される第１の電極と、配線ＶＣＯＭに電気的に接続される第２の電極と、を備える。配線ＶＣＯＭは、発光素子６１に電流を供給するための電位を与えるための配線である。
　これにより、トランジスタ５２Ｂのゲート電極に与えられる画像信号に応じて発光素子６１が射出する光の強度を制御できる。またトランジスタ５２Ｃを介して与えられる配線Ｖ０の基準電位によって、トランジスタ５２Ｂのゲート−ソース間電位のばらつきを抑制できる。
　また配線Ｖ０から、画素パラメータの設定に用いることのできる電流値を出力することができる。より具体的には、配線Ｖ０は、トランジスタ５２Ｂに流れる電流、または発光素子６１に流れる電流を、外部に出力するためのモニター線として機能させることができる。配線Ｖ０に出力された電流は、ソースフォロア回路などにより電圧に変換してもよい。
　なお本発明の一態様で説明する発光素子は、有機ＥＬ素子（ＯＬＥＤ（Ｏｒｇａｎｉｃ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）ともいう）などの自発光型の表示素子をいう。なお画素回路に電気的に接続される発光素子は、ＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、マイクロＬＥＤ、ＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、半導体レーザ等の、自発光性の発光素子とすることが可能である。
　図６Ｂに示す画素Ｐｘは、図６Ａに加えて、トランジスタ５２Ｄおよび配線ＧＬ３を有する。トランジスタ５２Ｄは、ＯＳトランジスタで構成することができる。トランジスタ５２ＤをＯＳトランジスタで構成する場合には、バックゲート電極を備えていることが好ましく、この場合、バックゲート電極にゲート電極と同じ信号を与える構成、バックゲート電極にゲート電極と異なる信号を与える構成とすることができる。
　トランジスタ５２Ｄは、配線ＧＬ３と電気的に接続されるゲート電極と、トランジスタ５２Ａの第１の端子と電気的に接続される第１の端子と、配線Ｖ０と電気的に接続される第２の端子と、を備える。
　図７Ａに示す画素Ｐｘは、トランジスタ５２Ａ、５２Ｂ、５２Ｃ、５２Ｄ、容量５３Ａ、および容量５３Ｂを有する。
　図７Ａに示す画素Ｐｘは、トランジスタ５２Ｄの配置が図６Ｂと異なる。トランジスタ５２Ｄは、トランジスタ５２Ｂと配線ＡＮＯの間に配置される。トランジスタ５２Ｄのゲート電極は配線ＧＬ３と電気的に接続され、トランジスタ５２Ｄの第１の端子はトランジスタ５２Ｂの第２の端子と電気的に接続され、トランジスタ５２Ｄの第２の端子は、配線ＡＮＯと電気的に接続される。
　また、図７Ａに示す画素Ｐｘは、容量５３に替えて、容量５３Ａおよび５３Ｂを有する点が図６Ｂと異なる。容量５３Ａは、トランジスタ５２Ｂのゲート電極と電気的に接続される導電膜と、トランジスタ５２Ｂの第２の端子と電気的に接続される導電膜と、を有する。容量５３Ｂは、トランジスタ５２Ｂの第２の端子と電気的に接続される導電膜と、配線ＡＮＯと電気的に接続される導電膜と、を有する。
　図７Ｂに示す画素Ｐｘは、トランジスタ５２Ａ、５２Ｂ、５２Ｃ、５２Ｄ、５２Ｅ、５２Ｆ、容量５３Ａ、および容量５３Ｂを有する。また、図７Ｂに示す画素Ｐｘは、配線ＧＬ１乃至配線ＧＬ５の５本の配線、配線ＳＬ、配線Ｖ０、配線ＡＮＯ、および配線Ｓ１に電気的に接続される。配線Ｓ１には例えば、信号が与えられる。
　図７Ｂにおいて、トランジスタ５２Ｂは、トランジスタ５２Ａと電気的に接続されるゲート電極と、トランジスタ５２Ｆと電気的に接続される第１の端子と、配線ＡＮＯと電気的に接続される第２の端子と、を有する。
　トランジスタ５２Ａは、配線ＧＬ１と電気的に接続されるゲート電極と、トランジスタ５２Ｂのゲート電極と電気的に接続される第１の端子と、配線Ｓ１と電気的に接続される第２の端子と、を有する。
　トランジスタ５２Ｃは、配線ＧＬ２と電気的に接続されるゲート電極と、配線Ｖ０と電気的に接続される第１の端子と、発光素子６１と電気的に接続される第２の端子と、を有する。
　トランジスタ５２Ｄは、配線ＧＬ３と電気的に接続されるゲート電極と、配線Ｓ１と電気的に接続される第１の端子と、トランジスタ５２Ｆと電気的に接続される第２の端子と、を有する。
　トランジスタ５２Ｅは、配線ＧＬ４と電気的に接続されるゲート電極と、配線Ｓ１と電気的に接続される第１の端子と、配線ＳＬと電気的に接続される第２の端子と、を有する。
　トランジスタ５２Ｆは、配線ＧＬ５と電気的に接続されるゲート電極と、発光素子６１と電気的に接続される第１の端子と、トランジスタ５２Ｂおよびトランジスタ５２Ｄと電気的に接続される第２の端子と、を有する。
　容量５３Ａは、配線ＡＮＯに電気的に接続される導電膜と、トランジスタ５２Ｂのゲート電極に電気的に接続される導電膜と、を有する。
　容量５３Ｂは、配線ＳＬに電気的に接続される導電膜と、配線Ｓ１に電気的に接続される導電膜と、を有する。
［表示部の構成例１］
　表示部３１においてマトリクス状に配置された複数の画素Ｐｘを、画素マトリクス２３０と呼ぶ。図８Ａには、表示部３１が有する画素マトリクス２３０の平面視の一例を示す。画素マトリクス２３０は、マトリクス状に配置された複数の画素Ｐｘを有する。
　画素マトリクス２３０を構成する複数の画素Ｐｘが有する半導体層、導電層、等の各層におけるパターンの形成は、露光装置を用いて行うことができる。露光装置における１回の露光の面積は、画素マトリクス２３０の面積より小さい場合がある。このような場合には、画素マトリクス２３０を構成する各層におけるパターンの形成は、複数の露光領域に分けて露光し、各々の露光領域を繋ぎ合わせることにより全体の露光を行うことができる。このような露光を、分割露光と呼ぶ場合がある。各々の露光領域が繋ぎ合わせられた領域においては、隣接する２つの露光領域の一部が互いに重なり合うことが好ましい。
　分割露光を用いて、各々の露光領域を繋ぎ合わせることにより、高い精細度で、かつ、広い面積において、露光を行うことができる。よって例えば、ＬＳＩ向けの露光装置、代表的にはスキャナー装置を用い、各々のパターンの太さ、あるいはパターン間の間隔を、５００ｎｍ以下、２００ｎｍ以下、１００ｎｍ以下、５０ｎｍ以下、さらには３０ｎｍ以下として精細度を高めた場合においても、表示部３１の対角サイズを大きくすることが容易である。より具体的には例えば、表示部３１の対角サイズを例えば１インチ以上とすることが容易である。
　また例えば、本発明の一態様の表示装置において、画素密度（精細度）を高めた場合、具体的には３００ｐｐｉ以上、好ましくは５００ｐｐｉ以上、より好ましくは１０００ｐｐｉ以上、さらに好ましくは２０００ｐｐｉ以上、さらに好ましくは３０００ｐｐｉ以上、さらに好ましくは５０００ｐｐｉ以上、さらに好ましくは７０００ｐｐｉ以上とした場合においても、表示部３１の対角サイズを大きくすることが容易である。より具体的には表示部３１の対角サイズを例えば１インチ以上とすることが容易である。
　図８Ｂは、画素マトリクスを複数の領域に分割する例を示す。表示部３１が有する画素マトリクスは、画素サブマトリクス２３０［ｋ，ｍ］で表される領域に分割することができる。ここでｋおよびｍはともに正の整数であり、ｋはｘ方向の座標、ｍはｙ方向の座標である。１回の露光領域を、分割された各々の画素サブマトリクス２３０［ｋ，ｍ］とすることができる。
　第１配線と第２配線が隣接して配置される２つの画素の一例について説明する。なお、本明細書等において、２つの配線が隣接する場合において、２つの配線が近接する、と表現する場合がある。
　平面視でｘ方向に隣接する２つの画素において、２つの画素がそれぞれ有する一の配線を、ｙ軸方向を向く軸を対称軸として線対称に配置することにより、それぞれの画素が有する一の配線を互いに隣接して配置することができる。具体例について、図９Ｂを用いて説明する。図９Ｂは図９Ａに示す一点鎖線で囲まれた領域の拡大図である。
　図９Ａは、図８Ｂに示す構成において、画素マトリクス２３０が２種類の画素Ｐｘ（以下、画素Ｐｘ１および画素Ｐｘ２と呼ぶ場合がある）を有する例を示す。図９Ａにおいて画素マトリクス２３０は、複数の画素Ｐｘ１と、複数の画素Ｐｘ２と、により構成される。画素Ｐｘ１と画素Ｐｘ２は、一以上の配線の配置が互いに異なる。
　画素マトリクス２３０は複数の画素サブマトリクスを有し、隣接する画素サブマトリクスの境界を挟んで隣接する画素Ｐｘ１と画素Ｐｘ２においては、それぞれが有する一の配線は、隣接して配置される。
　図９Ａに示す表示部３１が有する複数の画素サブマトリクス２３０［ｋ，ｍ］において、各々の画素サブマトリクス２３０［ｋ，ｍ］は複数の画素Ｐｘ１と複数の画素Ｐｘ２により構成され、画素Ｐｘ１と画素Ｐｘ２がｘ方向に沿って交互に配置され、ｙ方向に沿って同じ画素が配置されている。
　なお、ｘ方向に沿って配置される、とは、ｘの正の方向に沿って配置されることに限定されない。ｘの負の方向に沿って配置されてもよい。また、ｙ方向に沿って配置される、とは、ｙの正の方向に沿って配置されることに限定されない。ｙの負の方向に沿って配置されてもよい。また、図８Ａ等にはｘ軸とｙ軸が直交する例を示すが、ｘ軸とｙ軸が斜交してもよい。
　画素Ｐｘ１および画素Ｐｘ２として例えば、上記に示す副画素Ｒ、Ｇ、Ｂ、Ｗ、Ｃ、Ｍ、Ｙ等をそれぞれに適用することができる。なお、画素Ｐｘ１として副画素Ｒ、Ｇ、Ｂ、Ｗ、Ｃ、Ｍ、Ｙ等のうち一を選ぶ場合には、画素Ｐｘ２として、副画素Ｒ、Ｇ、Ｂ、Ｗ、Ｃ、Ｍ、Ｙ等のうち、画素Ｐｘ１に選ばれる副画素以外から選んでもよいし、画素Ｐｘ１と同じ副画素を選んでもよい。
　図９Ｂは、図９Ａにおいて一点鎖線の四角形で囲まれる領域の拡大図であり、ｘ方向において隣接する２つの画素サブマトリクス２３０［ｋ，ｍ］（ここでは画素サブマトリクス２３０［１，１］と画素サブマトリクス２３０［２，１］）に係って配置される６つの画素を示す。ｘ方向に沿って順に並ぶ画素Ｐｘ１、画素Ｐｘ２、画素Ｐｘ１、画素Ｐｘ２、画素Ｐｘ１、画素Ｐｘ２を、ここでは、画素Ｐｘ１ａ、画素Ｐｘ２ａ、画素Ｐｘ１ｂ、画素Ｐｘ２ｂ、画素Ｐｘ１ｃ、画素Ｐｘ２ｃと呼ぶ。
　画素Ｐｘ１ａおよび画素Ｐｘ２ａは画素サブマトリクス２３０［１，１］に含まれ、画素Ｐｘ１ｂ、画素Ｐｘ２ｂ、画素Ｐｘ１ｃおよび画素Ｐｘ２ｃは画素サブマトリクス２３０［２，１］に含まれる。画素サブマトリクス２３０［１，１］と画素サブマトリクス２３０［２，１］は別々に露光される。画素Ｐｘ２ａと画素Ｐｘ１ｂは、露光領域の境界を挟んで、隣接する。また、画素Ｐｘ２ｂと画素Ｐｘ１ｃは、画素サブマトリクス２３０［２，１］内において、隣接する。
　また、図９Ｂに示す構成例において、それぞれの画素Ｐｘは、配線１２をそれぞれ有する。配線１２はｙ方向に延伸する配線である。また配線１２は、ｙ方向に配列する複数の画素Ｐｘにわたって設けられ、該複数の画素Ｐｘにおいて共有される。
　画素Ｐｘ１における配線１２の配置と、画素Ｐｘ２における配線１２の配置と、は平面視において、ｙ軸方向を向く軸を対称軸として線対称の関係にある。また、画素Ｐｘ２ａが有する配線１２（以下、配線１２ａと呼ぶ場合がある）と、画素Ｐｘ１ｂが有する配線１２（以下、配線１２ｂと呼ぶ場合がある）は、隣接して配置される。また、画素Ｐｘ２ｂが有する配線１２（以下、配線１２ｃと呼ぶ場合がある）と、画素Ｐｘ１ｃが有する配線１２（以下、配線１２ｄと呼ぶ場合がある）は、隣接して配置される。
　ここで、線対称に配置されるそれぞれの配線は、それぞれの配線が含まれる画素の全体において線対称とならなくてもよく、配線の一部が線対称に配置されればよい。
　具体的には例えば、本発明の一態様の表示部が、隣接する画素サブマトリクスの境界を挟んで隣接する第１画素と第２画素を有し、第１画素は第１配線を有し、第２画素は第２配線を有し、第１配線と第２配線は、互いに隣接して配置される場合において、第１画素に含まれる第１配線の３０％以上の面積において、第２配線とｙ軸方向を向く軸に対して線対称に配置される。
　また、第１配線と第２配線が互いに隣接していれば、それぞれが互いに線対称に配置されなくてもよい。
　配線１２に与えられる信号は、配線１２が隣接して配置される２つの画素において、同じであることが好ましい。また配線１２に与えられる信号は、表示部３１が有する全画素において同じであってもよい。
　隣接する露光領域において、露光の位置ずれが生じる場合がある。位置ずれにより、露光領域の境界を挟んでｘ方向に隣接する２つの画素Ｐｘの距離が短くなり、それぞれの画素が有する配線、導電層、半導体層、等が重畳し、短絡してしまう場合がある。
　本発明の一態様の表示装置においては、露光の位置ずれが生じる場合においても、短絡が生じやすい配線、導電層、半導体層、等に対して同じ信号を与える構成とし、表示装置の不具合を抑制することができる。
　図９Ｃには、位置ずれにより、露光領域の境界を挟んでｘ方向に隣接する２つの画素Ｐｘの距離が、同一の画素サブマトリクス２３０［ｋ，ｍ］内において隣接する２つの画素Ｐｘの距離よりも小さくなり、画素Ｐｘ２ａの配線１２と、画素Ｐｘ１ｂの配線１２が重畳する例を示す。重畳により画素Ｐｘ２ａの配線１２と、画素Ｐｘ１ｂの配線１２が短絡する場合があるが、画素Ｐｘ２ａと画素Ｐｘ１ｂにおいて、配線１２に同じ信号を与えることにより、それぞれの画素Ｐｘを正常に動作させることができる。
　また、画素Ｐｘ２ａの配線１２と画素Ｐｘ１ｂの配線１２が重畳により、１本の幅の広い配線（以下、配線１２’と表す場合がある）を形成する場合がある。このような場合には、画素Ｐｘ２ａと画素Ｐｘ１ｂとの間には、配線１２’が設けられ、配線１２’の幅は、配線１２ｃおよび配線１２ｄの少なくともいずれかの幅よりも広い場合がある。
　また、画素Ｐｘ２ａの配線１２と、画素Ｐｘ１ｂの配線１２が重畳しない場合においても、互いの画素のそれぞれが有する配線１２の間の距離は、同一の画素サブマトリクス内において隣接する画素Ｐｘのそれぞれが有する配線１２の間の距離に比べて、短い場合がある。配線間の距離が短くなると、配線間において、リーク電流が生じる懸念がある。また、配線間の距離が短くなると、それぞれの配線の間に電位差がある場合には、配線間の容量が増大し、回路動作に負荷を与える懸念がある。このような場合においても、それぞれの画素が有するそれぞれの配線１２において、同じ信号を与えることにより、それぞれの画素Ｐｘを正常に動作させることができる。
　本発明の一態様の表示部は、隣接する画素サブマトリクスの境界を挟んで隣接する２つの画素において、それぞれの画素が有する一の配線が、互いに隣接して配置される。また、互いに隣接して配置されるそれぞれの配線には、同じ信号が与えられる。本明細書等において、配線Ａと配線Ｂが隣接するとは例えば、配線Ａと配線Ｂの間に配線Ｃが配置されないことを指す。本明細書等において、表示部が複数の配線を有し、複数の配線のうち、配線Ａと配線Ｂが隣接する場合には、配線Ａと配線Ｂの間には、表示部が有する、配線Ａおよび配線Ｂを除く、他の配線が配置されないことを指す。
　または、本発明の一態様の表示部は、隣接する２つの画素サブマトリクスの境界を挟んで隣接する第１画素と第２画素を有し、第１画素は第１配線を有し、第２画素は第２配線を有し、第１配線と第２配線は、互いに隣接して配置され、第１配線と第２配線には同じ信号が与えられる。ここで第１配線および第２配線は例えば、基準電位を与えるための配線である。
　または、本発明の一態様の表示部は、平面視において、第１画素と、第１画素とｘ方向に隣接する第２画素と、を有し、ｙ軸はｘ軸と直交し、第１画素のレイアウトと、第２画素のレイアウトとは、ｙ軸方向を向く軸を対称軸として、互いに線対称の構成を有する。ｙ軸方向を向く軸とは例えば、ｙ軸と同じベクトルを有する軸である。また、ｙ軸方向を向く軸には、ｙ軸も含まれる。ここで、画素のレイアウトとは例えば、画素が有する配線、電極、半導体層、トランジスタ、容量素子、の配置を指す。第１画素と第２画素はそれぞれ、一の配線を有し、それぞれの画素が有する一の配線には、同じ信号が与えられる。第１画素と第２画素のレイアウトが互いに線対称の構成を有する場合には例えば、画素が有する全ての構成要素が線対称の関係を有さなくてもよく、画素が有する該一の配線と、該一の配線に電気的に接続される一のトランジスタと、ソース線として機能する配線と、が線対称の関係を有することが好ましい。
　ここで、第１画素と第２画素のレイアウトが平面視において、ｙ軸方向を向く軸を対称軸として線対称の関係を有する場合には、第１画素と第２画素が有する構成要素が、ｙ軸方向を向く軸に対して互いに反転する、と表現する場合がある。
　配線１２として具体的には例えば、図６Ａまたは図６Ｂ等に示す配線Ｖ０を適用することができる。図１０Ａおよび図１０Ｂには、図９Ｂおよび図９Ｃにおいてそれぞれ、配線１２として配線Ｖ０を用いる例を示す。画素Ｐｘ２ａ、画素Ｐｘ１ｂ、画素Ｐｘ２ｂ、および画素Ｐｘ１ｃが有する配線Ｖ０をここではそれぞれ、配線Ｖ０ａ、配線Ｖ０ｂ、配線Ｖ０ｃ、および配線Ｖ０ｄと呼ぶ。
　あるいは図１２に示すように、配線１２として図６Ａ等に示す配線ＡＮＯを適用してもよい。
　また、図１０Ａおよび図１０Ｂには、画素Ｐｘが有する半導体層Ｃ１を示す。半導体層Ｃ１は、画素Ｐｘが有するトランジスタのチャネル形成領域を含む。例えば、半導体層Ｃ１は、図６Ａまたは図６Ｂ等に示すトランジスタ５２Ａ、トランジスタ５２Ｂ、トランジスタ５２Ｃ、またはトランジスタ５２Ｄのチャネル形成領域を含む層、として用いることができる。
　画素Ｐｘ２ａ、画素Ｐｘ１ｂ、画素Ｐｘ２ｂ、および画素Ｐｘ１ｃが有する半導体層Ｃ１をここではそれぞれ、半導体層Ｃ１ａ、半導体層Ｃ１ｂ、半導体層Ｃ１ｃ、および半導体層Ｃ１ｄと呼ぶ。
　また、図１０Ａおよび図１０Ｂには、画素Ｐｘが、配線Ｖ０に加えて、図６Ａまたは図６Ｂ等に示す配線ＳＬを有する例を示す。画素Ｐｘ２ａ、画素Ｐｘ１ｂ、画素Ｐｘ２ｂ、および画素Ｐｘ１ｃが有する配線ＳＬをここではそれぞれ、配線ＳＬａ、配線ＳＬｂ、配線ＳＬｃ、および配線ＳＬｄと呼ぶ。
　配線Ｖ０ａと配線Ｖ０ｂとの距離は、配線Ｖ０ａと配線ＳＬｂとの距離よりも短いことが好ましい。また、配線Ｖ０ａと配線Ｖ０ｂとの距離は、配線Ｖ０ｂと配線ＳＬａとの距離よりも短いことが好ましい。
　配線Ｖ０ａと配線Ｖ０ｂとの距離は、配線Ｖ０ａと半導体層Ｃ１ｂとの距離よりも短いことが好ましい。また、配線Ｖ０ａと配線Ｖ０ｂとの距離は、配線Ｖ０ｂと半導体層Ｃ１ａとの距離よりも短いことが好ましい。
　また、配線Ｖ０ａと配線Ｖ０ｂは、半導体層Ｃ１ａと半導体層Ｃ１ｂの間に配置されることが好ましい。また、配線Ｖ０ａと配線Ｖ０ｂは、配線ＳＬａと配線ＳＬｂの間に配置されることが好ましい。
　配線Ｖ０ａと配線Ｖ０ｂの距離は、配線Ｖ０ｃと配線Ｖ０ｄの距離と異なる場合がある。図１０Ｂには、配線Ｖ０ａと配線Ｖ０ｂの距離が配線Ｖ０ｃと配線Ｖ０ｄの距離より短くなり、配線Ｖ０ａと配線Ｖ０ｂが一部、重畳する例を示す。
　配線Ｖ０ａと配線ＳＬｂの距離は、配線Ｖ０ｃと配線ＳＬｄの距離と異なる場合がある。また、配線Ｖ０ａと半導体層Ｃ１ｂの距離は、配線Ｖ０ｃと半導体層Ｃ１ｄの距離と異なる場合がある。
　配線Ｖ０ｂと配線ＳＬａの距離は、配線Ｖ０ｄと配線ＳＬｃの距離と異なる場合がある。また、配線Ｖ０ｂと半導体層Ｃ１ａの距離は、配線Ｖ０ｄと半導体層Ｃ１ｃの距離と異なる場合がある。
　配線Ｖ０ｃと配線Ｖ０ｄとの距離は、配線Ｖ０ｃと配線ＳＬｄとの距離よりも短いことが好ましい。また、配線Ｖ０ｃと配線Ｖ０ｄとの距離は、配線Ｖ０ｄと配線ＳＬｃとの距離よりも短いことが好ましい。
　配線Ｖ０ｃと配線Ｖ０ｄとの距離は、配線Ｖ０ｃと半導体層Ｃ１ｄとの距離よりも短いことが好ましい。また、配線Ｖ０ｃと配線Ｖ０ｄとの距離は、配線Ｖ０ｄと半導体層Ｃ１ｃとの距離よりも短いことが好ましい。
　また、配線Ｖ０ｃと配線Ｖ０ｄは、半導体層Ｃ１ｃと半導体層Ｃ１ｄの間に配置されることが好ましい。また、配線Ｖ０ｃと配線Ｖ０ｄは、配線ＳＬｃと配線ＳＬｄの間に配置されることが好ましい。
　半導体層Ｃ１が、図６Ａまたは図６Ｂに示すトランジスタ５２Ｃのチャネル形成領域を含む層である場合には、トランジスタ５２Ｃのソースおよびドレインの一方は配線Ｖ０ａと電気的に接続され、チャネル形成領域は半導体層Ｃ１ａに含まれる。また、画素Ｐｘ２ｂが有するトランジスタ５２Ｃのソースおよびドレインの一方は配線Ｖ０ｂと電気的に接続され、チャネル形成領域は半導体層Ｃ１ｂに含まれる。
　また、画素Ｐｘが複数のトランジスタを有する場合には、画素Ｐｘ２ａが有する複数のトランジスタのそれぞれのチャネル形成領域は平面視において、配線１２ａと配線１２ｂとの間には配置されないことが好ましい。また、画素Ｐｘ１ｂが有する複数のトランジスタのそれぞれのチャネル形成領域は平面視において、配線１２ａと配線１２ｂとの間には配置されないことが好ましい。
　また、画素Ｐｘ２ｂが有する複数のトランジスタのそれぞれのチャネル形成領域は平面視において、配線１２ｃと配線１２ｄとの間には配置されないことが好ましい。また、画素Ｐｘ１ｃが有する複数のトランジスタのそれぞれのチャネル形成領域は平面視において、配線１２ｃと配線１２ｄとの間には配置されないことが好ましい。
　図１１Ａには、第２の画素（図１１Ａにおいては画素Ｐｘ２）が有する第１配線（図１１Ａにおいては配線Ｖ０）と、第２の画素と隣接する第１の画素（図１１Ａにおいては画素Ｐｘ１）が有する第１配線の距離ｄ１の例を示す。図１１Ａにおいて、距離ｄ１は、第１配線が延伸する方向に概略垂直な方向における、距離である。また、図１１Ａにおいては、それぞれの画素が有する第１配線の中心の間の距離を測定する例を示す。
　また、図１１Ａには、第２の画素が有する半導体層Ｃ１と、第１の画素が有する第１配線との距離ｄ２の例も示している。図１１Ａには、半導体層Ｃ１の中心との距離を測定する例を示す。
　また図１１Ｂには、距離ｄ１として、第２の画素が有する第１配線と、第１の画素が有する第１配線の端部の距離を測定する例を示す。測定には、距離を測定する他方の対象に近い端部を用いている。図１１Ｂに示す距離ｄ１は、２つの配線間のスペースと呼ばれる場合がある。
　また、図１１Ｂには、距離ｄ２として、半導体層Ｃ１の端部を用いて測定する例も示す。
　図１３は、複数の画素Ｐｘ、複数の配線ＧＬ１、複数の配線ＧＬ２、複数の配線ＳＬ、複数の配線Ｖ０、複数の配線ＶＣＯＭ、及び保護回路５５を含む回路図の一例を示す。図１３には、同一の配線Ｖ０および配線ＳＬに電気的に接続される複数の画素Ｐｘが、保護回路５５が有する複数の半導体素子５６の一に電気的に接続される例を示す。なお、図１３においては図を簡略化するため、画素回路５１の構成要素の一部を省略している。
　保護回路５５において、配線Ｖ０および配線ＳＬは、半導体素子５６に電気的に接続される。図１３においては、半導体素子５６として、ダイオード接続されたトランジスタを用いる例を示すが、半導体素子５６として、ダイオード、トランジスタ、抵抗素子、等の様々な素子の一、または複数を組み合わせて用いることができる。
　図１３に示す回路図の一例において、半導体素子５６はダイオード接続されたトランジスタであり、トランジスタのゲートと、トランジスタのソースおよびドレインの一方と、が配線ＳＬに電気的に接続され、トランジスタのソースおよびドレインの他方が、配線Ｖ０に電気的に接続される。
　図１３に示すように、隣接する２つの画素の列にそれぞれ電気的に接続される２つの半導体素子５６は、線対称に配置される場合がある。また、線対称に配置される２つの半導体素子５６の間に、２本の配線Ｖ０が配置されることが好ましい。
　なお図９Ａに示す表示部３１には、画素Ｐｘ１と画素Ｐｘ２が一つずつ交互にｘ方向に配列する例を示したが、表示部３１において、複数の画素Ｐｘ１と、複数の画素Ｐｘ２と、がｘ方向に交互に配列されてもよい。
　図１４Ａは、２つの画素Ｐｘ１と、２つの画素Ｐｘ２と、が順にｘ方向に交互に配列する例を示す。図１４Ｂは、図１４Ａにおいて一点鎖線の四角形で囲まれる領域の拡大図である。
　図１５には、画素サブマトリクス２３０［１，１］から画素サブマトリクス２３０［２，１］にわたって、ｘ方向に連続して配列するｆ個の画素Ｐｘ１（ｆは２以上の整数）と、ｘ方向に連続して配列するｇ個の画素Ｐｘ２（ｋは２以上の整数）と、が交互に配列される例を示す。
　図１５において、画素１１ｆはｘ方向に連続して配列するｆ個の画素Ｐｘ１であり、画素１１ｇはｘ方向に連続して配列するｇ個の画素Ｐｘ２である。図１５において、画素サブマトリクス２３０［１，１］と画素サブマトリクス２３０［２，１］の境界を挟んで、画素１１ｇ（以下、画素１１ｇ（ａ）と呼ぶ）と、画素１１ｆ（以下、画素１１ｆ（ｂ）と呼ぶ）と、が隣接する。
　図１５において、画素Ｐｘ２ａは、画素１１ｇ（ａ）が有するｇ個の画素Ｐｘ２のうち、平面視において、画素Ｐｘ１ｂが有する配線１２に最も近い画素Ｐｘ２である。また画素Ｐｘ１ｂは、画素１１ｆ（ｂ）が有するｆ個の画素Ｐｘ１のうち、平面視において、画素Ｐｘ２ａが有する配線１２に最も近い画素Ｐｘ１である。
　図１５に示す画素Ｐｘ２ａと画素Ｐｘ１ｂについては、図９Ｂにおいて述べた画素Ｐｘ２ａと画素Ｐｘ１ｂを適宜参照することができる。
　図９Ａ乃至図９Ｃ、図１０Ａ、図１０Ｂ、図１１Ａ、図１１Ｂ、図１４Ａ、図１４Ｂ、および図１５には、画素マトリクスが２種類の画素Ｐｘを有する例を示すが、画素マトリクスは３種類以上の画素Ｐｘを有してもよい。
　本発明の一態様の表示部が、第１画素と、第１画素から見てｘの正方向にて第１画素と隣接する第２画素と、第１画素から見てｘの負方向に第１画素と隣接する第３画素と、を有し、第１画素は第１配線を有し、第２画素は第２配線を有し、第３画素は第３配線を有し、第１配線、第２配線、および第３配線には同じ信号が与えられる場合について説明する。このような場合には例えば、第１配線と第２配線は、互いに隣接して配置される一方、第１配線と第３配線は隣接せず、第１配線と第３配線との間には、第１画素が有する他の配線、および半導体素子が配置される。また、第１配線と第２配線との距離は、第１配線と第３配線との距離より短い。
　また、第１画素における第１配線の位置と、第２画素における第２配線の位置と、はｙ軸方向を向く軸に対して線対称に配置されることが好ましい。また、第１画素における第１配線の位置と、第３画素における第３配線の位置と、はｙ軸方向を向く軸に対して線対称に配置されてもよいし、ｙ軸に対して反転した配置ではなく、同じ配置を有してもよい。
　図１６Ａには、画素マトリクス２３０が画素Ｐｘ１、画素Ｐｘ２に加えて、３種類目の画素Ｐｘ（以下、画素Ｐｘ３と呼ぶ場合がある）を有する例を示す。ここで３種類の画素Ｐｘとして例えば、上記に示す副画素Ｒ、Ｇ、Ｂ、Ｗ、Ｃ、Ｍ、Ｙ等をそれぞれ、適用することができる。また、画素Ｐｘ３として、副画素Ｒ、Ｇ、Ｂ、Ｗ、Ｃ、Ｍ、Ｙ等のうち、画素Ｐｘ１および画素Ｐｘ２に選ばれる副画素以外から選んでもよいし、画素Ｐｘ１または画素Ｐｘ２と同じ副画素を選んでもよい。
　図１６Ａにおいて、画素Ｐｘ１、画素Ｐｘ３および画素Ｐｘ２はｘ方向に順に隣接する。また、ｙ方向には同じ画素が配列する。図１６Ａは例えば、図９Ａに示す構成において、画素Ｐｘ１と画素Ｐｘ２の間に画素Ｐｘ３を配置した構成、と表現することができる。また、図１６Ａは例えば、図９Ａに示す構成において、ｙ方向に沿って１列に配列する複数の画素Ｐｘ１と、ｙ方向に沿って１列に配列する複数の画素Ｐｘ２と、の間に、ｙ方向に沿って１列に配列する複数の画素Ｐｘ３を配置した構成、と表現することができる。
　また、画素Ｐｘ１と画素Ｐｘ２の間に、画素Ｐｘ３に加えてさらに、４種類目の画素Ｐｘを配置し、画素マトリクスが４種類の画素Ｐｘを有する構成としてもよい。また、画素マトリクスが有する画素Ｐｘの種類は５種類以上であってもよい。
　図１６Ｂは、図１６Ａにおいて一点鎖線の四角形で囲まれる領域の拡大図であり、ｘ方向において隣接する２つの画素サブマトリクス２３０［ｋ，ｍ］（ここでは画素サブマトリクス２３０［１，１］と画素サブマトリクス２３０［２，１］）に係って配置される９つの画素を示す。ｘ方向に沿って順に並ぶ画素Ｐｘ１、画素Ｐｘ３、画素Ｐｘ２、画素Ｐｘ１、画素Ｐｘ３、画素Ｐｘ２、画素Ｐｘ１、画素Ｐｘ３、画素Ｐｘ２を、ここでは、画素Ｐｘ１ａ、画素Ｐｘ３ａ、画素Ｐｘ２ａ、画素Ｐｘ１ｂ、画素Ｐｘ３ｂ、画素Ｐｘ２ｂ、画素Ｐｘ１ｃ、画素Ｐｘ３ｃ、画素Ｐｘ２ｃと呼ぶ。画素Ｐｘ１ａ、画素Ｐｘ２ａおよび画素Ｐｘ３ａは画素サブマトリクス２３０［１，１］に含まれ、画素Ｐｘ１ｂ、画素Ｐｘ２ｂ、画素Ｐｘ３ｂ、画素Ｐｘ１ｃ、画素Ｐｘ３ｃおよび画素Ｐｘ２ｃは画素サブマトリクス２３０［２，１］に含まれる。画素サブマトリクス２３０［１，１］と画素サブマトリクス２３０［２，１］は別々に露光される。画素Ｐｘ２ａと画素Ｐｘ１ｂは、露光領域の境界を挟んで、隣接する。
　画素Ｐｘ１、画素Ｐｘ２および画素Ｐｘ３はそれぞれ、配線１２を有する。
　図１６Ｂにおいては、画素Ｐｘ３が、画素Ｐｘ２とｙ軸を向く軸に対して対称な配置を有する例を示すが、画素Ｐｘ３は、画素Ｐｘ１とｙ軸を向く軸に対して対称な配置を有してもよい。
　図１６Ｂに示す、露光領域の境界を挟んで隣接する画素Ｐｘ２ａと画素Ｐｘ１ｂについては、図９Ｂ等において述べた画素Ｐｘ２ａと画素Ｐｘ１ｂを適宜参照することができる。また、画素Ｐｘ２ｂと画素Ｐｘ１ｃについても、図９Ｂ等において述べた画素Ｐｘ２ｂと画素Ｐｘ１ｃを適宜参照することができる。
［表示部の構成例２］
　図１７に示す表示部３１は、マトリクス状に配列された複数の画素１１を有する。画素１１は複数の副画素により、構成される。赤色光を制御する画素Ｐｘ、緑色光を制御する画素Ｐｘ、および青色光を制御する画素Ｐｘをそれぞれ、画素１１が有する副画素として用いることができる。
　なお、図１７には、２種類の画素１１（以下、画素１１＿１および画素１１＿２と呼ぶ）を用いた構成の例を示す。画素１１＿１と画素１１＿２は、配線の配置が異なる。
　図１７に示す表示部３１は、複数の画素サブマトリクス２３０［ｋ，ｍ］で構成される。１回の露光領域を、分割された各々の画素サブマトリクス２３０［ｋ，ｍ］とする。
　図１７に示す画素サブマトリクス２３０［ｋ，ｍ］において、複数の画素１１＿１と、複数の画素１１＿２と、により構成される。また、画素サブマトリクス２３０［ｋ，ｍ］において、画素１１＿１と画素１１＿２はｘ方向に沿って交互に配置され、ｙ方向に沿って同じ画素が配置される。
　図１８Ａには、図１７に示す構成において、画素１１＿１および画素１１＿２としてそれぞれ図５Ａに示す構成を適用する例を示す。
　画素１１＿１において、赤色光を制御する画素Ｐｘを副画素１Ｒ、緑色光を制御する画素Ｐｘを副画素１Ｇ、青色光を制御する画素Ｐｘを副画素１Ｂとそれぞれ示す。画素１１＿２において、赤色光を制御する画素Ｐｘを副画素２Ｒ、緑色光を制御する画素Ｐｘを副画素２Ｇ、青色光を制御する画素Ｐｘを副画素２Ｂとそれぞれ示す。
　なお、図１５においてｇ＝３およびｆ＝３とし、画素１１＿１として画素１１ｆを、画素１１＿２として画素１１ｇをそれぞれ適用し、画素１１ｆが有する３つの画素Ｐｘ１をそれぞれ、副画素１Ｒ、副画素１Ｇ、および副画素１Ｂとし、画素１１ｇが有する３つの画素Ｐｘ２をそれぞれ、副画素２Ｒ、副画素２Ｇ、および副画素２Ｂとすることにより、図１８Ａに示す構成とすることができる。
　なお、露光領域の境界を挟んで隣接する画素は、画素Ｂと画素Ｒに限られない。例えば、画素Ｒ、画素Ｇ、および画素Ｂから選ばれる一と、画素Ｒ、画素Ｇ、および画素Ｂから選ばれる一と、が隣接すればよい。
　図１８Ｂには、図１７に示す構成において、画素１１＿１および画素１１＿２としてそれぞれ図５Ｆに示す構成を適用する例を示す。図１８Ｂにおいては、画素１１＿２が有する副画素Ｒと、画素１１＿１が有する副画素Ｇが、異なる画素サブマトリクスの境界を挟んで隣接する。また、画素１１＿２が有する副画素Ｂと、画素１１＿１が有する副画素Ｇが、異なる画素サブマトリクスの境界を挟んで隣接する。図１５においてｇ＝４およびｆ＝４とし、画素１１ｆをｙ方向に沿って２つ配列した構成を、画素１１＿１および画素１１＿２として用い、画素１１ｇをｙ方向に沿って２つ配列した構成を、画素１１＿１および画素１１＿２として用いることにより、図１８Ｂに示す構成とすることができる。
　また、図１９Ａに示すように、分割露光の露光領域ごとに、画素の種類を変えてもよい。図１９Ａには、画素サブマトリクス２３０［１，１］および画素サブマトリクス２３０［１，２］には画素Ｐｘ２を、画素サブマトリクス２３０［２，１］および画素サブマトリクス２３０［２，２］には画素Ｐｘ１を、それぞれ適用する例を示す。図１９Ｂは、図１９Ａにおいて一点鎖線の四角形で囲まれる領域の拡大図である。
［表示部の構成例３］
　図１７には、表示部３１が２種類の画素１１により構成される例を示したが、図２０には、表示部３１が１種類の画素１１により構成される例を示す。図２０において、各々の画素サブマトリクス２３０［ｋ，ｍ］は、複数の画素１１により構成される。
　図２１Ａには、図２０に示す構成において、画素１１として図５Ａを適用する例を示す。なお図１６Ｂにおいて、画素Ｐｘ１として副画素Ｒ、画素Ｐｘ２として副画素Ｂ、画素Ｐｘ３として副画素Ｇを適用することによっても、図２１Ａに示す構成とすることができる。
　なお、露光領域の境界を挟んで隣接する画素は、画素Ｂと画素Ｒに限られない。例えば、画素Ｒ、画素Ｇ、および画素Ｂから選ばれる一と、画素Ｒ、画素Ｇ、および画素Ｂから選ばれる一と、が隣接すればよい。
　図２１Ｂには、図２０に示す構成において、画素１１として図５Ｃを適用する例を示す。図２１Ｂにおいては、画素サブマトリクス２３０［ｋ−１，ｍ］内の画素１１が有する副画素Ｒと、画素サブマトリクス２３０［ｋ，ｍ］内の画素１１が有する副画素Ｂが、２つの画素サブマトリクスの境界を挟んで隣接する。また、画素サブマトリクス２３０［ｋ−１，ｍ］内の画素１１が有する副画素Ｇと、画素サブマトリクス２３０［ｋ，ｍ］内の画素１１が有する副画素Ｂが、２つの画素サブマトリクスの境界を挟んで隣接する。
　図２１Ｂにおける構成は、第１行と第２行をｙ方向に交互に配列した構成、と表現することができる。また、副画素Ｂは第１行と第２行の両方に含まれる、と表現する場合がある。
　図２１Ｂにおいて、１行目の構成には例えば、図９Ｂに示す構成を用いることができ、画素Ｐｘ１を副画素Ｂ、画素Ｐｘ２を副画素Ｒとすればよい。また２行目の構成には例えば、図９Ｂに示す構成を用いることができ、画素Ｐｘ１を副画素Ｂ、画素Ｐｘ２を副画素Ｇとすればよい。
　あるいは図２１Ｂにおいて、副画素Ｂが、第１行と第２行のいずれかのみに含まれる、と表現する場合がある。
　本実施の形態に示す構成は、他の実施の形態などに示した構成と適宜組み合わせて用いることができる。
（実施の形態２）
　本実施の形態では、本発明の一態様の表示装置について説明する。
［表示装置４００Ａ］
　図２２に示す表示装置４００Ａは、基板３３１、トランジスタ３２０（トランジスタ３２０ａ、トランジスタ３２０ｂ１、トランジスタ３２０ｂ２、トランジスタ３２０ｃ）、発光素子４３０ａ、発光素子４３０ｂ、発光素子４３０ｃ、および、容量２４０を有する。以下、発光素子４３０ａ、発光素子４３０ｂ、発光素子４３０ｃをまとめて発光素子４３０と呼ぶ場合がある。なお、図２２には発光素子４３０ｂを２つ、示している。２つの発光素子４３０ｂをそれぞれ、発光素子４３０ｂ１、発光素子４３０ｂ２とする。基板３３１、基板３３１上のトランジスタ３２０、およびトランジスタ上の容量２４０を有する構成を、図１Ａ、図１Ｂ等の層３０に適用することができる。また、発光素子４３０ａ、４３０ｂ１、４３０ｂ２、および、４３０ｃを有する構成を、図１Ａ、図１Ｂ等の層６０に適用することができる。
　図２２には、隣接する４つの発光素子として、発光素子４３０ｂ１、発光素子４３０ｃ、発光素子４３０ａ、および、発光素子４３０ｂ２が順に並んで配列する例を示す。
　トランジスタ３２０は、チャネルが形成される半導体層に、金属酸化物（酸化物半導体ともいう）が適用されたトランジスタである。図２２には、表示装置４００Ａが有するトランジスタ３２０として、順に配列する発光素子４３０ｂ１、発光素子４３０ｃ、発光素子４３０ａ、および、発光素子４３０ｂ１にそれぞれ電気的に接続されるトランジスタ３２０ｂ１、トランジスタ３２０ｃ、トランジスタ３２０ａ、および、トランジスタ３２０ｂ２を示す。一例として、発光素子４３０ａとして赤色の発光を呈する発光素子を、発光素子４３０ｂ１および発光素子４３０ｂ２として緑色の発光を呈する発光素子を、発光素子４３０ｃとして青色の発光を呈する発光素子を、それぞれ用いればよい。
　トランジスタ３２０は、半導体層３２１、絶縁層３２３、導電層３２４、一対の導電層３２５（以下、導電層３２５ａおよび導電層３２５ｂと呼ぶ場合がある）、絶縁層３２６、および、導電層３２７を有する。
　基板３３１としては、絶縁性基板または半導体基板を用いることができる。
　基板３３１上に、絶縁層３３２が設けられている。絶縁層３３２は、基板３３１から水または水素などの不純物がトランジスタ３２０に拡散すること、および半導体層３２１から絶縁層３３２側に酸素が脱離することを防ぐバリア層として機能する。絶縁層３３２としては、例えば酸化アルミニウム膜、酸化ハフニウム膜、窒化シリコン膜などの、酸化シリコン膜よりも水素または酸素が拡散しにくい膜を用いることができる。
　絶縁層３３２上に導電層３２７が設けられ、導電層３２７を覆って絶縁層３２６が設けられている。導電層３２７は、トランジスタ３２０の第１のゲート電極として機能し、絶縁層３２６の一部は、第１のゲート絶縁層として機能する。絶縁層３２６の少なくとも半導体層３２１と接する部分には、酸化シリコン膜等の酸化物絶縁膜を用いることが好ましい。絶縁層３２６の上面は、平坦化されていることが好ましい。
　半導体層３２１は、絶縁層３２６上に設けられる。半導体層３２１は、半導体特性を有する金属酸化物（酸化物半導体ともいう）膜を有することが好ましい。半導体層３２１に好適に用いることのできる材料の詳細については後述する。
　一対の導電層３２５は、半導体層３２１上に接して設けられ、ソース電極およびドレイン電極として機能する。
　また、一対の導電層３２５の上面および側面、並びに半導体層３２１の側面等を覆って絶縁層３２８が設けられ、絶縁層３２８上に絶縁層２６４が設けられている。絶縁層３２８は、半導体層３２１に絶縁層２６４等から水または水素などの不純物が拡散すること、および半導体層３２１から酸素が脱離することを防ぐバリア層として機能する。絶縁層３２８としては、上記絶縁層３３２と同様の絶縁膜を用いることができる。
　絶縁層３２８および絶縁層２６４に、半導体層３２１に達する開口が設けられている。当該開口の内部において、絶縁層２６４、絶縁層３２８、および導電層３２５の側面、並びに半導体層３２１の上面に接する絶縁層３２３と、導電層３２４とが埋め込まれている。導電層３２４は、第２のゲート電極として機能し、絶縁層３２３は第２のゲート絶縁層として機能する。
　導電層３２４の上面、絶縁層３２３の上面、および絶縁層２６４の上面は、それぞれ高さが概略一致するように平坦化処理され、これらを覆って絶縁層３２９および絶縁層２６５が設けられている。
　絶縁層２６４および絶縁層２６５は、層間絶縁層として機能する。絶縁層３２９は、トランジスタ３２０に絶縁層２６５等から水または水素などの不純物が拡散することを防ぐバリア層として機能する。絶縁層３２９としては、上記絶縁層３２８および絶縁層３３２と同様の絶縁膜を用いることができる。
　一対の導電層３２５の一方（以下、導電層３２５ａと呼ぶ場合がある）と電気的に接続するプラグ２７４、および、一対の導電層３２５の他方（以下、導電層３２５ｂと呼ぶ場合がある）と電気的に接続するプラグ２７５はそれぞれ、絶縁層２６５、絶縁層３２９、および絶縁層２６４に埋め込まれるように設けられている。ここで、プラグ２７４は、絶縁層２６５、絶縁層３２９、絶縁層２６４、および絶縁層３２８のそれぞれの開口の側面、および導電層３２５の上面の一部を覆う導電層２７４ａと、導電層２７４ａの上面に接する導電層２７４ｂとを有することが好ましい。また、プラグ２７５は、絶縁層２６５、絶縁層３２９、絶縁層２６４、および絶縁層３２８のそれぞれの開口の側面、および導電層３２５の上面の一部を覆う導電層２７５ａと、導電層２７５ａの上面に接する導電層２７５ｂとを有することが好ましい。このとき、導電層２７４ａおよび導電層２７５ａとして、水素および酸素が拡散しにくい導電材料を用いることが好ましい。
　また、絶縁層２６５上に容量２４０が設けられている。
　容量２４０は、導電層２４１と、導電層２４５と、これらの間に位置する絶縁層２４３を有する。導電層２４１は容量２４０の一方の電極として機能し、導電層２４５は容量２４０の他方の電極として機能し、絶縁層２４３は容量２４０の誘電体として機能する。
　導電層２４１は絶縁層２６１上に設けられ、絶縁層２５４に埋め込まれている。絶縁層２４３は導電層２４１を覆って設けられる。導電層２４５は、絶縁層２４３を介して導電層２４１と重なる領域に設けられている。
　容量２４０を覆って、絶縁層２５５が設けられ、絶縁層２５５内にはプラグ２５６ａ、プラグ２５６ｂ、等のプラグが埋め込まれている。絶縁層２５５上に絶縁層２５８が設けられ、絶縁層２５８上に絶縁層２５９が設けられ、絶縁層２５９上に絶縁層２６０が設けられ、絶縁層２６０上に絶縁層２６１が設けられ、絶縁層２６１上に発光素子４３０ａ、４３０ｂ、４３０ｃ等が設けられている。絶縁層２５８および絶縁層２６０には複数の導電層が埋め込まれている。また、絶縁層２５９および絶縁層２６１には複数のプラグが埋め込まれている。
　表示装置４００Ａは、絶縁層２５９、絶縁層２５９内に埋め込まれたプラグ、絶縁層２６０、絶縁層２６０内に埋め込まれた導電層、絶縁層２６１、および絶縁層２６１内に埋め込まれたプラグの一以上を有さない構成としてもよい。
　導電層２４５は、プラグ２５６ａと、絶縁層２５８内に埋め込まれた導電層と、プラグ２５６ｂと、絶縁層２５４内に埋め込まれた導電層と、プラグ２７４と、を介して、トランジスタ３２０のソースおよびドレインの一方と電気的に接続されている。トランジスタ３２０のソースおよびドレインの他方は、プラグ２７５と、絶縁層２５４内に埋め込まれた導電層と、絶縁層２４３および絶縁層２５５内に埋め込まれたプラグと、を介して、絶縁層２５８に埋め込まれた導電層に電気的に接続される。
　図２２においては、絶縁層２５８内に埋め込まれた導電層２７１ｃおよび導電層２７１ａを示す。トランジスタ３２０ｃが有する導電層３２５ｂは導電層２７１ｃに電気的に接続される。トランジスタ３２０ａが有する導電層３２５ｂは導電層２７１ａに電気的に接続される。
　発光素子４３０ａ、発光素子４３０ｂ、発光素子４３０ｃ上には保護層４１６が設けられており、保護層４１６の上面には、樹脂層４１９によって基板４２０が貼り合わされている。基板４２０は、図１Ａ、図１Ｂ等に示す封止基板４０に相当する。
　発光素子４３０ａ、発光素子４３０ｂ、発光素子４３０ｃの構成の一例を図２５Ａに示す。図２５Ａに示す断面図において、層３０上に、発光素子４３０ｂ１、発光素子４３０ｃ、発光素子４３０ａ、および発光素子４３０ｂ２が設けられる。発光素子４３０ａは、画素電極１１１Ｒ、ＥＬ層１１２Ｒ、及び共通電極１１３を有する。発光素子４３０ｂ１および４３０ｂ２は、画素電極１１１Ｇ、ＥＬ層１１２Ｇ、及び共通電極１１３を有する。発光素子４３０ｃは、画素電極１１１Ｂ、ＥＬ層１１２Ｂ、及び共通電極１１３を有する。
　発光素子４３０ａ、発光素子４３０ｂ、発光素子４３０ｃの詳細については後述する。
　発光素子４３０ａ、発光素子４３０ｂ、発光素子４３０ｃの画素電極（画素電極１１１Ｒ、画素電極１１１Ｇ、画素電極１１１Ｂ）は、プラグ２７４、絶縁層２５４に埋め込まれた導電層、プラグ２５６ｂ、絶縁層２５８に埋め込まれた導電層、絶縁層２５９に埋め込まれたプラグ、絶縁層２６０に埋め込まれた導電層、および絶縁層２６１に埋め込まれたプラグによってトランジスタ３２０のソースおよびドレインの一方と電気的に接続されている。
　ここで、図６Ａおよび図６Ｂに示すトランジスタ５２Ｃとして、トランジスタ３２０を適用する場合には例えば、導電層２７１ｃは、発光素子４３０ｃを駆動させる画素回路５１に電気的に接続される配線Ｖ０としての機能を有し、導電層２７１ａは、発光素子４３０ａを駆動させる画素回路５１に電気的に接続される配線Ｖ０としての機能を有する。導電層２７１ａ及び導電層２７１ｃは例えば、同じ導電膜を加工することにより形成される。
　図２２において、トランジスタ３２０ｃおよびトランジスタ３２０ｂ２は、トランジスタ３２０ｂ１と左右反転した構造を有する。トランジスタ３２０ｃを有する画素回路と、トランジスタ３２０ａを有する画素回路と、は図２２において、概略、左右対称の構成を有する。よって、図２２においては、導電層２７１ｃと導電層２７１ａが隣接して設けられる。また、配線Ｖ０は基準電位を与えるための配線であり、導電層２７１ｃと導電層２７１ａには例えば、同一の電位が与えられる。
＜導電層２７１ｃおよび導電層２７１ａの形成＞
　導電層２７１ｃを形成するパターンを含む露光と、導電層２７１ａを形成するパターンを含む露光と、を分けて行う場合には、露光の位置ずれにより導電層２７１ｃと導電層２７１ａが隣接する、あるいは重畳することにより、導電層２７１ｃと導電層２７１ａが短絡する懸念がある。特に、本発明の一態様の表示装置が有する表示部の精細度が極めて高い場合には、それぞれの画素が有する配線等の間の距離が極めて短くなる場合がある。
　導電層２７１ｃと導電層２７１ａを、同じ電位が与えられる配線として用いることにより、２つの導電層の間に短絡が生じても、それぞれの導電層に接続される画素回路の動作不良を抑制することができる。
　本発明の一態様の表示装置の作製方法は、トランジスタ３２０ｂ１、トランジスタ３２０ｃ、トランジスタ３２０ａ、および、トランジスタ３２０ｂ２を含む、複数のトランジスタの作製と、作製した複数のトランジスタ上に導電層２７１ｃ、導電層２７１ａ、等を含む導電層を作製する工程と、該導電層上に、４３０ｂ１、発光素子４３０ｃ、発光素子４３０ａ、および、発光素子４３０ｂ１を含む、マトリクス状に配列する複数の発光素子を形成する工程と、を有する。
　導電層２７１ｃおよび導電層２７１ａを含む導電層の形成工程の一例について説明する。
　まず、トランジスタ２０ｂ１、トランジスタ３２０ｃ、トランジスタ３２０ａ、および、トランジスタ３２０ｂ２上に導電層２７１ｃおよび導電層２７１ａとなる導電膜を成膜する。
　続いて、該導電膜上に、フォトレジストを成膜する。フォトレジストとして、ポジ型のレジスト材料、ネガ型のレジスト材料、感光性の樹脂を含むレジスト材料、等を用いることができる。
　続いて、導電層２７１ｃとなる領域を含む第１領域上において、該フォトレジストに露光処理を施すことにより、該フォトレジストに導電層２７１ｃを含む、複数の導電層に対応するパターンを転写する。
　続いて、導電層２７１ａとなる領域を含む第２領域上において、該フォトレジストに露光処理を施すことにより、該フォトレジストに導電層２７１ａを含む、複数の導電層に対応するパターンを転写する。
　なお、第１領域と第２領域は、平面視において、隣接する領域である。また、第１領域と第２領域の一部が重畳する場合がある。
　続いて、該フォトレジストに現像処理を施すことにより、該フォトレジストに導電層２７１ｃ、および導電層２７１ａを含む、複数の導電層に対応するパターンを形成する。
ここで、導電層２７１ａと導電層２７１ｃは隣接する。よって、導電層２７１ａと導電層２７１ｃの間には、導電層が配置されないことが好ましい。すなわち、該フォトレジストにおいて、導電層２７１ａと導電層２７１ｃの間の領域には、パターンが形成されないことが好ましい。
　続いて、該パターンを用いて、該導電膜の一部を除去する。以上の工程により、導電層２７１ｃおよび導電層２７１ａを含む、複数の導電層を形成することができる。
［表示装置４００Ｂ］
　図２３に示す表示装置４００Ｂは、基板３０１にチャネルが形成されるトランジスタ３１０等を有する層２０と、層２０上に位置し、チャネルが形成される半導体層に金属酸化物を含むトランジスタ３２０等を有する層３０と、層３０上に位置し、発光素子４３０ａ、発光素子４３０ｂ、発光素子４３０ｃ等を有する層６０と、を有する。なお、表示装置４００Ａと同様の部分については説明を省略することがある。層２０は、単結晶シリコン基板等の単結晶半導体基板を用いたトランジスタを有することが好ましい。
　トランジスタ３１０を覆って絶縁層２６１が設けられ、絶縁層２６１上に導電層２５１が設けられている。絶縁層２６１の開口部に埋め込まれるように導電層２７３が設けられる。導電層２７３は、トランジスタ３１０のソース領域またはドレイン領域と、導電体２５１と、に電気的に接続される。また導電層２５１を覆って絶縁層２６２が設けられ、絶縁層２６２上に導電層２５２が設けられている。導電層２５１および導電層２５２は、それぞれ配線として機能する。また、導電層２５２を覆って絶縁層２６３および絶縁層３３２が設けられ、絶縁層３３２上にトランジスタ３２０ｂ１、３２０ｃ、３２０ａ、および、３２０ｂ２が設けられている。また、トランジスタ３２０ｂ１、３２０ｃ、３２０ａ、および、３２０ｂ２を覆って絶縁層２６５が設けられ、絶縁層２６５上に容量２４０が設けられている。
　トランジスタ３２０ｂ１、３２０ｃ、３２０ａ、および、３２０ｂ２はそれぞれ、画素回路を構成するトランジスタとして用いることができる。また、トランジスタ３１０は、画素回路を構成するトランジスタ、または当該画素回路を駆動するための駆動回路（ゲート線駆動回路、ソース線駆動回路）を構成するトランジスタとして用いることができる。また、トランジスタ３１０並びにトランジスタ３２０ｂ１、３２０ｃ、３２０ａ、および、３２０ｂは、演算回路または記憶回路などの各種回路を構成するトランジスタとして用いることができる。
　また、容量２４０、および絶縁層２４３を誘電体とする容量は、画素回路を構成する容量として用いることができる。
　層３０および層６０については、図２２に示す表示装置４００Ａを参照することができる。
　このような構成とすることで、発光素子の直下に画素回路だけでなく駆動回路等を形成することができるため、表示領域の周辺に駆動回路を設ける場合に比べて、表示装置を小型化することが可能となる。
［表示装置４００Ｃ］
　図２４に示す表示装置４００Ｃは、図２３に示す表示装置４００Ｂと比較して、層２０において、絶縁層２６１と導電層２５２の間に容量２４０ｃ等を有する点、および、層３０において、絶縁層２５８と絶縁層２６０との間に容量２４０ｂ等を有する点などが異なる。なお、表示装置４００Ａまたは表示装置４００Ｂと同様の部分については説明を省略することがある。
　図２４に示す表示装置４００Ｃは、層２０において、絶縁層２６１上の導電層２５１と、導電層２５１上の絶縁層２７０と、絶縁層２７０上の絶縁層２６２と、絶縁層２６２上の導電層２５２と、を有する。また、絶縁層２６１上には、絶縁層２７０を誘電体とする容量、例えば容量２４０ｃが設けられる。
　図２４に示す表示装置４００Ｃは、層３０において、トランジスタ３２０ｂ１、３２０ｃ、３２０ａ、および３２０ｂ２と、容量２４０および２４０ｂと、導電層２７１ａおよび２７１ｃと、を有する。
　図２４において、トランジスタ３２０ｂ１、３２０ｃ、３２０ａ、および３２０ｂ２の導電層３２５ａはそれぞれ、絶縁層２６５上に設けられ、絶縁層２４３を誘電体とする容量素子、例えば容量２４０等に電気的に接続される。表示装置４００Ｃは、絶縁層２４３を誘電体とする容量素子上の絶縁層２５５と、絶縁層２５５上の絶縁層２５８と、絶縁層２５８上の絶縁層２６６と、絶縁層２６６上の絶縁層２６７と、絶縁層２６７上の絶縁層２６８と、絶縁層２６８上の絶縁層２６９と、絶縁層２６９上の絶縁層２６０と、を有する。また絶縁層２６６上には、絶縁層２６８を誘電体とする容量、例えば容量２４０ｂ等が設けられる。また、絶縁層２６６上には、導電層２７１ａおよび２７１ｃが設けられる。図２４においては、導電層２７１ａおよび２７１ｃは絶縁層２６７に埋め込まれるように形成される例を示すが、導電層２７１ａおよび２７１ｃは、その他の絶縁層内に配置されてもよい。
　また、表示装置４００Ｃは、基板３０１にチャネルが形成されるトランジスタのゲート絶縁体として機能する絶縁層を誘電体とした容量を有してもよい。
　また、容量２４０ｂ等の絶縁層２６８を誘電体とする容量、容量２４０ｃ等の絶縁層２７０を誘電体とする容量、および、基板３０１にチャネルが形成されるトランジスタのゲート絶縁体として機能する絶縁層を誘電体とした容量は、画素回路を構成する容量として用いることができる。
　本実施の形態で例示した構成例、およびそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせることができる。
（実施の形態３）
　本実施の形態では、本発明の一態様の発光素子について説明する。
［発光素子の構成例］
　図２５Ａには、本発明の一態様の表示装置が有する発光素子の一例を示す。
　図２５Ａには、層３０上に設けられた複数の発光素子の断面図を示す。図２５Ａに示す断面図において、層３０上に、発光素子４３０ｂ１、発光素子４３０ｃ、発光素子４３０ａ、および発光素子４３０ｂ２が設けられる。発光素子４３０ａは、画素電極１１１Ｒ、ＥＬ層１１２Ｒ、及び共通電極１１３を有する。発光素子４３０ｂ１および４３０ｂ２は、画素電極１１１Ｇ、ＥＬ層１１２Ｇ、及び共通電極１１３を有する。発光素子４３０ｃは、画素電極１１１Ｂ、ＥＬ層１１２Ｂ、及び共通電極１１３を有する。以下、画素電極１１１Ｒ、画素電極１１１Ｇ、及び画素電極１１１Ｂをまとめて画素電極１１１と呼ぶ場合がある。
　画素電極１１１Ｒ、画素電極１１１Ｇおよび画素電極１１１Ｂはそれぞれ、層３０が有する半導体素子と電気的に接続される。図２２および図２３においては、発光素子４３０ｂ１が有する画素電極１１１Ｇは、トランジスタ３２０ｂ１のソースおよびドレインの一方と電気的に接続される。また、発光素子４３０ｃが有する画素電極１１１Ｂは、トランジスタ３２０ｃのソースおよびドレインの一方と電気的に接続される。また、発光素子４３０ａが有する画素電極１１１Ｒは、トランジスタ３２０ａのソースおよびドレインの一方と電気的に接続される。また、発光素子４３０ｂ２が有する画素電極１１１Ｇは、トランジスタ３２０ｂ２のソースおよびドレインの一方と電気的に接続される。
　画素電極１１１Ｒ、画素電極１１１Ｇ、及び画素電極１１１Ｂ上にはそれぞれ、ＥＬ層１１２Ｒ、ＥＬ層１１２Ｇ、及びＥＬ層１１２Ｂが設けられる。ＥＬ層１１２Ｒ、ＥＬ層１１２Ｇ、及びＥＬ層１１２Ｂ（以下、まとめてＥＬ層１１２と呼ぶ）上には共通電極１１３が設けられる。
　ＥＬ層１１２Ｒは、少なくとも赤色の波長域に強度を有する光を発する発光性の有機化合物を有する。ＥＬ層１１２Ｇは、少なくとも緑色の波長域に強度を有する光を発する発光性の有機化合物を有する。ＥＬ層１１２Ｂは、少なくとも青色の波長域に強度を有する光を発する発光性の有機化合物を有する。
　ＥＬ層１１２Ｒ、ＥＬ層１１２Ｇ、及びＥＬ層１１２Ｂは、それぞれ発光性の有機化合物を含む層（発光層）を有する。発光層は、発光物質（ゲスト材料）に加えて、１種または複数種の化合物（ホスト材料、アシスト材料）を有していてもよい。ホスト材料、アシスト材料としては、発光物質（ゲスト材料）のエネルギーギャップより大きなエネルギーギャップを有する物質を、一種もしくは複数種選択して用いることができる。ホスト材料、アシスト材料としては、励起錯体を形成する化合物を組み合わせて用いることが好ましい。効率よく励起錯体を形成するためには、正孔を受け取りやすい化合物（正孔輸送性材料）と、電子を受け取りやすい化合物（電子輸送性材料）とを組み合わせることが特に好ましい。
　発光素子には低分子系化合物及び高分子系化合物のいずれを用いることもでき、無機化合物（量子ドット材料等）を含んでいてもよい。
　ＥＬ層１１２Ｒ、ＥＬ層１１２Ｇ、及びＥＬ層１１２Ｂのそれぞれは、発光層のほかに、電子注入層、電子輸送層、正孔注入層、及び正孔輸送層のうち、一以上を有していてもよい。
　また、ＥＬ層１１２と共通電極１１３の間に共通層１１４が設けられてもよい。共通層１１４は、共通電極１１３と同様、複数の発光素子にわたって設けられる。共通層１１４は、ＥＬ層１１２Ｒ、ＥＬ層１１２Ｇ、及びＥＬ層１１２Ｂを覆って設けられている。共通層１１４を有する構成とすることで、作製工程を簡略化できるため、作製コストを低減できる。共通層１１４と共通電極１１３は、間にエッチングなどの工程を挟まずに連続して形成することができる。よって、共通層１１４と共通電極の界面を清浄な面とすることができ、発光素子において、良好な特性を得ることができる。
　共通層１１４は、ＥＬ層１１２Ｒ、ＥＬ層１１２Ｇ、及びＥＬ層１１２Ｂの上面の一以上と接することが好ましい。
　ＥＬ層１１２Ｒ、ＥＬ層１１２Ｇ、及びＥＬ層１１２Ｂは例えば、少なくともそれぞれ、一の色を発光する発光材料を含む発光層を有していることが好ましい。また、共通層１１４は例えば、電子注入層、電子輸送層、正孔注入層、または正孔輸送層のうち、一以上を含む層とすることが好ましい。画素電極をアノード、共通電極をカソードとした発光素子においては、共通層１１４として例えば、電子注入層を含む構成、または電子注入層と電子輸送層の２つを含む構成を、用いることができる。
　画素電極１１１Ｒ、画素電極１１１Ｇ、及び画素電極１１１Ｂは、それぞれ発光素子毎に設けられている。また、共通電極１１３は、各発光素子に共通な一続きの層として設けられている。各画素電極と共通電極１１３のいずれか一方に可視光に対して透光性を有する導電膜を用い、他方に反射性を有する導電膜を用いる。各画素電極を透光性、共通電極１１３を反射性とすることで、下面射出型（ボトムエミッション型）の表示装置とすることができ、反対に各画素電極を反射性、共通電極１１３を透光性とすることで、上面射出型（トップエミッション型）の表示装置とすることができる。なお、各画素電極と共通電極１１３の双方を透光性とすることで、両面射出型（デュアルエミッション型）の表示装置とすることもできる。
　画素電極１１１として、可視光に対して反射性を有する導電膜を用いる場合には例えば、銀、アルミニウム、チタン、タンタル、モリブデン、白金、金、窒化チタン、窒化タンタル等を用いることができる。また、画素電極１１１として合金を用いることができる。例えば、銀を含む合金を用いることができる。銀を含む合金として例えば、銀、パラジウムおよび銅を含む合金を用いることができる。また例えば、アルミニウムを含む合金を用いることができる。また、これらの材料を２層以上、積層して用いてもよい。
　また、画素電極１１１として、可視光に対して反射性を有する導電膜上に、可視光に対して透光性を有する導電膜を用いることができる。可視光に対して透光性を有する導電性材料として、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを含む酸化亜鉛、シリコンを含むインジウム錫酸化物、シリコンを含むインジウム亜鉛酸化物などの導電性酸化物を用いることができる。また、可視光に対して反射性を有する導電性材料の酸化物を用いてもよく、該酸化物は、可視光に対して反射性を有する導電性材料の表面を酸化することにより形成されてもよい。具体的には例えば、酸化チタンを用いてもよい。酸化チタンは例えば、チタンの表面を酸化することに形成されてもよい。
　画素電極１１１の表面に酸化物を設けることにより、ＥＬ層１１２の形成の際に、画素電極１１１との酸化反応などを抑制することができる。
　また、画素電極１１１として、可視光に対して反射性を有する導電膜上に、可視光に対して透光性を有する導電膜を積層して設けることにより、可視光に対して透光性を有する導電膜を光学調整層として機能させることができる。
　画素電極１１１が光学調整層を有することにより、光路長を調整することができる。各発光素子における光路長は例えば、光学調整層の厚さと、ＥＬ層１１２において発光性の化合物を含む膜より下層に設けられる層の厚さの和に対応する。
　発光素子において、マイクロキャビティ構造（微小共振器構造）を用いて光路長を異ならせることにより、特定の波長の光を強めることができる。これにより、色純度が高められた表示装置を実現することができる。
　例えば、各発光素子において、ＥＬ層１１２の厚さを異ならせることにより、マイクロキャビティ構造を実現することができる。例えば、最も波長の長い光を発する発光素子４３０ａのＥＬ層１１２Ｒを最も厚く、最も波長の短い光を発する発光素子４３０ｃのＥＬ層１１２Ｂが最を薄い構成とすることができる。なお、これに限られず、各発光素子が発する光の波長、発光素子を構成する層の光学特性、及び発光素子の電気特性などを考慮して、各ＥＬ層の厚さを調整することができる。
　図２５Ａ等においては簡略化のため、それぞれの発光素子におけるＥＬ層１１２の厚さが明瞭に異なる記載はしていないが、上述の通り、光路長の調整のために、各発光素子において適宜、厚さを調整し、それぞれの発光素子に対応する波長の光を強めることが好ましい。
　隣接する発光素子４３０の間には、絶縁層が設けられることが好ましい。
　図２５Ａには、発光素子４３０が有するそれぞれの画素電極１１１の間、及びそれぞれのＥＬ層１１２の間に、おいて絶縁層１３１が設けられる例を示す。また、絶縁層１３１上には共通電極１１３が設けられている。
　絶縁層１３１は、絶縁層１３１ａ及び絶縁層１３１ｂを有する。絶縁層１３１ｂは、発光素子４３０が有するそれぞれの画素電極１１１の側面と、ＥＬ層１１２の側面とに接するように設けられる。また、断面視において、絶縁層１３１ｂの凹部を充填するように絶縁層１３１ｂ上に接して絶縁層１３１ａが設けられている。
　異なる色の発光素子間に絶縁層１３１を設けることにより、ＥＬ層１１２Ｒ、ＥＬ層１１２Ｇ、及びＥＬ層１１２Ｇが、互いに接することを抑制することができる。これにより、隣接する２つのＥＬ層を介して電流が流れ、意図しない発光が生じることを好適に防ぐことができる。そのため、コントラストを高めることができ、表示品位の高い表示装置を実現できる。
　絶縁層１３１ｂは、無機材料を有する絶縁層とすることができる。絶縁層１３１ｂとして、酸化アルミニウム、酸化マグネシウム、酸化ハフニウム、酸化ガリウム、インジウムガリウム亜鉛酸化物、酸化シリコン、酸化窒化シリコン、窒化シリコン、または窒化酸化シリコンなどを単層で、又は積層して用いることができる。特に、酸化アルミニウムは、エッチングにおいて、ＥＬ層１１２との選択比が高く、後述する絶縁層１３１ｂの形成において、ＥＬ層１１２を保護する機能を有するため、好ましい。特にＡＬＤ法により形成した酸化アルミニウム、酸化ハフニウム、酸化シリコンなどの無機絶縁材料を絶縁層１３１ｂとして用いることにより、ピンホールの少ない膜とすることができ、ＥＬ層１１２を保護する機能に優れた絶縁層１３１ｂとすることができる。
　なお、本明細書中において、酸化窒化物とは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化物とは、その組成として酸素よりも窒素の含有量が多い材料を指す。例えば、酸化窒化シリコンと記載した場合は、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンと記載した場合は、その組成として、酸素よりも窒素の含有量が多い材料を示す。
　絶縁層１３１ｂの形成は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ　Ｂｅａｍ　Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ　Ｌａｓｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法などを用いることができる。絶縁層１３１ｂの形成は、被覆性が良好なＡＬＤ法を好適に用いることができる。
　絶縁層１３１ｂ上に設けられる絶縁層１３１ａは、隣接する発光素子間に形成された絶縁層１３１ｂの凹部を平坦化する機能を有する。換言すると、絶縁層１３１ａを有することで共通電極１１３の形成面の平坦性を向上させる効果を奏する。絶縁層１３１ａとしては、有機材料を有する絶縁層を好適に用いることができる。例えば、絶縁層１３１ａとして、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂、及びこれら樹脂の前駆体等を適用することができる。また、絶縁層１３１ａとして、感光性の樹脂を用いることができる。感光性の樹脂は、ポジ型の材料、またはネガ型の材料を用いることができる。
　絶縁層１３１ａを、感光性の樹脂を用いて形成することにより、露光及び現像の工程のみで絶縁層１３１ａを作製することができ、絶縁層１３１ａの形成時のドライエッチング、あるいはウェットエッチング等によるＥＬ層１１２の表面への影響を低減することができる。
　あるいは、図２５Ｂに示すように、隣接する発光素子４３０の間に設けられる絶縁層が画素電極１１１上に設けられる構成としてもよい。
　図２５Ｂには、発光素子４３０が有するそれぞれの画素電極１１１の間、および画素電極１１１上の一部に絶縁層１３２が設けられる例を示す。
　絶縁層１３２には例えば、絶縁層１３１ａに用いることができる材料を参照することができる。
　図２５Ｂに示す絶縁層１３２上面は、ＥＬ層１１２の下面と接する領域を有する場合がある。また、絶縁層１３２の上面の一部は、それぞれの発光素子が有するＥＬ層１１２の間において、共通層１１４と接する領域を有する場合がある。あるいは、発光素子４３０が共通層１１４を有さない場合には、絶縁層１３２の上面の一部は、それぞれの発光素子が有するＥＬ層１１２の間において、共通電極１１３と接する領域を有する場合がある。
　本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせることができる。
（実施の形態４）
　本実施の形態では、本発明の一態様である表示装置に用いることができる発光素子（発光デバイスともいう）について説明する。
＜発光デバイスの構成例＞
　図２６Ａに示すように、発光デバイスは、一対の電極（下部電極７７２、上部電極７８８）の間に、ＥＬ層７８６を有する。ＥＬ層７８６は、層４４２０、発光層４４１１、層４４３０などの複数の層で構成することができる。層４４２０は、例えば電子注入性の高い物質を含む層（電子注入層）および電子輸送性の高い物質を含む層（電子輸送層）などを有することができる。発光層４４１１は、例えば発光性の化合物を有する。層４４３０は、例えば正孔注入性の高い物質を含む層（正孔注入層）および正孔輸送性の高い物質を含む層（正孔輸送層）を有することができる。
　一対の電極間に設けられた層４４２０、発光層４４１１および層４４３０を有する構成は単一の発光ユニットとして機能することができ、本明細書では図２６Ａの構成をシングル構造と呼ぶ。
　また、図２６Ｂは、図２６Ａに示す発光デバイスが有するＥＬ層７８６の変形例である。具体的には、図２６Ｂに示す発光デバイスは、下部電極７７２上の層４４３０−１と、層４４３０−１上の層４４３０−２と、層４４３０−２上の発光層４４１１と、発光層４４１１上の層４４２０−１と、層４４２０−１上の層４４２０−２と、層４４２０−２上の上部電極７８８と、を有する。例えば、下部電極７７２を陽極とし、上部電極７８８を陰極とした場合、層４４３０−１が正孔注入層として機能し、層４４３０−２が正孔輸送層として機能し、層４４２０−１が電子輸送層として機能し、層４４２０−２が電子注入層として機能する。または、下部電極７７２を陰極とし、上部電極７８８を陽極とした場合、層４４３０−１が電子注入層として機能し、層４４３０−２が電子輸送層として機能し、層４４２０−１が正孔輸送層として機能し、層４４２０−２が正孔注入層として機能する。このような層構造とすることで、発光層４４１１に効率よくキャリアを注入し、発光層４４１１内におけるキャリアの再結合の効率を高めることが可能となる。
　なお、図２６Ｃ、図２６Ｄに示すように層４４２０と層４４３０との間に複数の発光層（発光層４４１１、４４１２、４４１３）が設けられる構成もシングル構造のバリエーションである。
　また、図２６Ｅ、図２６Ｆに示すように、複数の発光ユニット（ＥＬ層７８６ａ、ＥＬ層７８６ｂ）が中間層（電荷発生層）４４４０を介して直列に接続された構成を本明細書ではタンデム構造と呼ぶ。なお、本明細書等においては、図２６Ｅ、図２６Ｆに示すような構成をタンデム構造として呼称するが、これに限定されず、例えば、タンデム構造をスタック構造と呼んでもよい。なお、タンデム構造とすることで、高輝度発光が可能な発光デバイスとすることができる。
　図２６Ｃにおいて、発光層４４１１、発光層４４１２、及び発光層４４１３に、同じ光を発する発光材料を用いてもよい。
　また、発光層４４１１、発光層４４１２、及び発光層４４１３に、異なる発光材料を用いてもよい。発光層４４１１、発光層４４１２、及び発光層４４１３がそれぞれ発する光が補色の関係である場合、白色発光が得られる。図２６Ｄでは、カラーフィルタとして機能する着色層７８５を設ける例を示している。白色光がカラーフィルタを透過することで、所望の色の光を得ることができる。
　また、図２６Ｅにおいて、発光層４４１１と、発光層４４１２とに、同じ発光材料を用いてもよい。または、発光層４４１１と、発光層４４１２とに、異なる光を発する発光材料を用いてもよい。発光層４４１１が発する光と、発光層４４１２が発する光が補色の関係である場合、白色発光が得られる。図２６Ｆには、さらに着色層７８５を設ける例を示している。
　なお、図２６Ｃ、図２６Ｄ、図２６Ｅ、図２６Ｆにおいても、図２６Ｂに示すように、層４４２０と、層４４３０とは、２層以上の層からなる積層構造としてもよい。
　発光デバイスごとに、発光色（ここでは青（Ｂ）、緑（Ｇ）、および赤（Ｒ））を作り分ける構造をＳＢＳ（Ｓｉｄｅ　Ｂｙ　Ｓｉｄｅ）構造と呼ぶ場合がある。
　発光デバイスの発光色は、ＥＬ層７８６を構成する材料によって、赤、緑、青、シアン、マゼンタ、黄または白などとすることができる。また、発光デバイスにマイクロキャビティ構造を付与することにより色純度をさらに高めることができる。
　白色の光を発する発光デバイスは、発光層に２種類以上の発光物質を含む構成とすることが好ましい。白色発光を得るには、２以上の発光物質の各々の発光が補色の関係となるような発光物質を選択すればよい。例えば、第１の発光層の発光色と第２の発光層の発光色を補色の関係になるようにすることで、発光デバイス全体として白色発光する発光デバイスを得ることができる。また、発光層を３つ以上有する発光デバイスの場合も同様である。
　発光層には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｏ（橙）等の発光を示す発光物質を２以上含むことが好ましい。または、発光物質を２以上有し、それぞれの発光物質の発光は、Ｒ、Ｇ、Ｂのうち２以上の色のスペクトル成分を含むことが好ましい。
　ここで、発光デバイスの具体的な構成例について説明する。
　発光デバイスは少なくとも発光層を有する。また、発光デバイスは、発光層以外の層として、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子ブロック材料、電子注入性の高い物質、またはバイポーラ性の物質（電子輸送性及び正孔輸送性が高い物質）等を含む層をさらに有していてもよい。
　発光デバイスには低分子系化合物及び高分子系化合物のいずれを用いることもでき、無機化合物を含んでいてもよい。発光デバイスを構成する層は、それぞれ、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。
　例えば、発光デバイスは、正孔注入層、正孔輸送層、正孔ブロック層、電子ブロック層、電子輸送層、及び電子注入層のうち１層以上を有する構成とすることができる。
　正孔注入層は、陽極から正孔輸送層に正孔を注入する層であり、正孔注入性の高い材料を含む層である。正孔注入性の高い材料としては、芳香族アミン化合物、及び、正孔輸送性材料とアクセプター性材料（電子受容性材料）とを含む複合材料などが挙げられる。
　正孔輸送層は、正孔注入層によって、陽極から注入された正孔を発光層に輸送する層である。正孔輸送層は、正孔輸送性材料を含む層である。正孔輸送性材料としては、１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有する物質が好ましい。なお、電子よりも正孔の輸送性の高い物質であれば、これら以外のものも用いることができる。正孔輸送性材料としては、π電子過剰型複素芳香族化合物（例えばカルバゾール誘導体、チオフェン誘導体、フラン誘導体など）、芳香族アミン（芳香族アミン骨格を有する化合物）等の正孔輸送性の高い材料が好ましい。
　電子輸送層は、電子注入層によって、陰極から注入された電子を発光層に輸送する層である。電子輸送層は、電子輸送性材料を含む層である。電子輸送性材料としては、１×１０−６ｃｍ２／Ｖｓ以上の電子移動度を有する物質が好ましい。なお、正孔よりも電子の輸送性の高い物質であれば、これら以外のものも用いることができる。電子輸送性材料としては、キノリン骨格を有する金属錯体、ベンゾキノリン骨格を有する金属錯体、オキサゾール骨格を有する金属錯体、チアゾール骨格を有する金属錯体等の他、オキサジアゾール誘導体、トリアゾール誘導体、イミダゾール誘導体、オキサゾール誘導体、チアゾール誘導体、フェナントロリン誘導体、キノリン配位子を有するキノリン誘導体、ベンゾキノリン誘導体、キノキサリン誘導体、ジベンゾキノキサリン誘導体、ピリジン誘導体、ビピリジン誘導体、ピリミジン誘導体、その他含窒素複素芳香族化合物を含むπ電子不足型複素芳香族化合物等の電子輸送性の高い材料を用いることができる。
　電子注入層は、陰極から電子輸送層に電子を注入する層であり、電子注入性の高い材料を含む層である。電子注入性の高い材料としては、アルカリ金属、アルカリ土類金属、またはそれらの化合物を用いることができる。電子注入性の高い材料としては、電子輸送性材料とドナー性材料（電子供与性材料）とを含む複合材料を用いることもできる。
　電子注入層としては、例えば、リチウム、セシウム、フッ化リチウム（ＬｉＦ）、フッ化セシウム（ＣｓＦ）、フッ化カルシウム（ＣａＦ２）、８−（キノリノラト）リチウム（略称：Ｌｉｑ）、２−（２−ピリジル）フェノラトリチウム（略称：ＬｉＰＰ）、２−（２−ピリジル）−３−ピリジノラトリチウム（略称：ＬｉＰＰｙ）、４−フェニル−２−（２−ピリジル）フェノラトリチウム（略称：ＬｉＰＰＰ）、リチウム酸化物（ＬｉＯｘ）、炭酸セシウム等のようなアルカリ金属、アルカリ土類金属、またはこれらの化合物を用いることができる。
　または、上述の電子注入層としては、電子輸送性を有する材料を用いてもよい。例えば、非共有電子対を備え、電子不足型複素芳香環を有する化合物を、電子輸送性を有する材料に用いることができる。具体的には、ピリジン環、ジアジン環（ピリミジン環、ピラジン環、ピリダジン環）、トリアジン環の少なくとも一つを有する化合物を用いることができる。
　なお、非共有電子対を備える有機化合物の最低空軌道（ＬＵＭＯ：Ｌｏｗｅｓｔ　Ｕｎｏｃｃｕｐｉｅｄ　Ｍｏｌｅｃｕｌａｒ　Ｏｒｂｉｔａｌ）が、−３．６ｅＶ以上−２．３ｅＶ以下であると好ましい。また、一般にＣＶ（サイクリックボルタンメトリ）、光電子分光法、光吸収分光法、逆光電子分光法等により、有機化合物の最高被占有軌道（ＨＯＭＯ：ｈｉｇｈｅｓｔ　ｏｃｃｕｐｉｅｄ　Ｍｏｌｅｃｕｌａｒ　Ｏｒｂｉｔａｌ）準位及びＬＵＭＯ準位を見積もることができる。
　例えば、４，７−ジフェニル−１，１０−フェナントロリン（略称：ＢＰｈｅｎ）、２，９−ジ（ナフタレン−２−イル）−４，７−ジフェニル−１，１０−フェナントロリン（略称：ＮＢＰｈｅｎ）、ジキノキサリノ［２，３−ａ：２’，３’−ｃ］フェナジン（略称：ＨＡＴＮＡ）、２，４，６−トリス［３’−（ピリジン−３−イル）ビフェニル−３−イル］−１，３，５−トリアジン（略称：ＴｍＰＰＰｙＴｚ）等を、非共有電子対を備える有機化合物に用いることができる。なお、ＮＢＰｈｅｎはＢＰｈｅｎと比較して、高いガラス転移点（Ｔｇ）を備え、耐熱性に優れる。
　発光層は、発光物質を含む層である。発光層は、１種または複数種の発光物質を有することができる。発光物質としては、青色、紫色、青紫色、緑色、黄緑色、黄色、橙色、赤色などの発光色を呈する物質を適宜用いる。また、発光物質として、近赤外光を発する物質を用いることもできる。
　発光物質としては、蛍光材料、燐光材料、ＴＡＤＦ材料、量子ドット材料などが挙げられる。
　蛍光材料としては、例えば、ピレン誘導体、アントラセン誘導体、トリフェニレン誘導体、フルオレン誘導体、カルバゾール誘導体、ジベンゾチオフェン誘導体、ジベンゾフラン誘導体、ジベンゾキノキサリン誘導体、キノキサリン誘導体、ピリジン誘導体、ピリミジン誘導体、フェナントレン誘導体、ナフタレン誘導体などが挙げられる。
　燐光材料としては、例えば、４Ｈ−トリアゾール骨格、１Ｈ−トリアゾール骨格、イミダゾール骨格、ピリミジン骨格、ピラジン骨格、またはピリジン骨格を有する有機金属錯体（特にイリジウム錯体）、電子吸引基を有するフェニルピリジン誘導体を配位子とする有機金属錯体（特にイリジウム錯体）、白金錯体、希土類金属錯体等が挙げられる。
　発光層は、発光物質（ゲスト材料）に加えて、１種または複数種の有機化合物（ホスト材料、アシスト材料等）を有していてもよい。１種または複数種の有機化合物としては、正孔輸送性材料及び電子輸送性材料の一方または双方を用いることができる。また、１種または複数種の有機化合物として、バイポーラ性材料、またはＴＡＤＦ材料を用いてもよい。
　発光層は、例えば、燐光材料と、励起錯体を形成しやすい組み合わせである正孔輸送性材料及び電子輸送性材料と、を有することが好ましい。このような構成とすることにより、励起錯体から発光物質（燐光材料）へのエネルギー移動であるＥｘＴＥＴ（Ｅｘｃｉｐｌｅｘ−Ｔｒｉｐｌｅｔ　Ｅｎｅｒｇｙ　Ｔｒａｎｓｆｅｒ）を用いた発光を効率よく得ることができる。発光物質の最も低エネルギー側の吸収帯の波長と重なるような発光を呈する励起錯体を形成するような組み合わせを選択することで、エネルギー移動がスムーズとなり、効率よく発光を得ることができる。この構成により、発光デバイスの高効率、低電圧駆動、長寿命を同時に実現できる。
　本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態５）
　本実施の形態では、上記の実施の形態で説明したＯＳトランジスタに用いることができる金属酸化物（酸化物半導体ともいう）について説明する。
　金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、スズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、コバルトなどから選ばれた一種、または複数種が含まれていてもよい。
　また、金属酸化物は、スパッタリング法、有機金属化学気相成長（ＭＯＣＶＤ：Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法などの化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、または原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法などにより形成することができる。
＜結晶構造の分類＞
　酸化物半導体の結晶構造としては、アモルファス（ｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓを含む）、ＣＡＡＣ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ）、ｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）、ＣＡＣ（ｃｌｏｕｄ−ａｌｉｇｎｅｄ　ｃｏｍｐｏｓｉｔｅ）、単結晶（ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ）、及び多結晶（ｐｏｌｙ　ｃｒｙｓｔａｌ）等が挙げられる。
　なお、膜または基板の結晶構造は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ　Ｄｉｆｆｒａｃｔｉｏｎ）スペクトルを用いて評価することができる。例えば、ＧＩＸＤ（Ｇｒａｚｉｎｇ−Ｉｎｃｉｄｅｎｃｅ　ＸＲＤ）測定で得られるＸＲＤスペクトルを用いて評価することができる。なお、ＧＩＸＤ法は、薄膜法またはＳｅｅｍａｎｎ−Ｂｏｈｌｉｎ法ともいう。
　例えば、石英ガラス基板では、ＸＲＤスペクトルのピークの形状がほぼ左右対称である。一方で、結晶構造を有するＩＧＺＯ膜では、ＸＲＤスペクトルのピークの形状が左右非対称である。ＸＲＤスペクトルのピークの形状が左右非対称であることは、膜中または基板中の結晶の存在を明示している。別言すると、ＸＲＤスペクトルのピークの形状で左右対称でないと、膜または基板は非晶質状態であるとは言えない。
　また、膜または基板の結晶構造は、極微電子線回折法（ＮＢＥＤ：Ｎａｎｏ　Ｂｅａｍ　Ｅｌｅｃｔｒｏｎ　Ｄｉｆｆｒａｃｔｉｏｎ）によって観察される回折パターン（極微電子線回折パターンともいう）にて評価することができる。例えば、石英ガラス基板の回折パターンでは、ハローが観察され、石英ガラスは、非晶質状態であることが確認できる。また、室温成膜したＩＧＺＯ膜の回折パターンでは、ハローではなく、スポット状のパターンが観察される。このため、室温成膜したＩＧＺＯ膜は、結晶状態でもなく、非晶質状態でもない、中間状態であり、非晶質状態であると結論することはできないと推定される。
＜＜酸化物半導体の構造＞＞
　なお、酸化物半導体は、構造に着目した場合、上記とは異なる分類となる場合がある。例えば、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、上述のＣＡＡＣ−ＯＳ、及びｎｃ−ＯＳがある。また、非単結晶酸化物半導体には、多結晶酸化物半導体、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体、などが含まれる。
　ここで、上述のＣＡＡＣ−ＯＳ、ｎｃ−ＯＳ、及びａ−ｌｉｋｅ　ＯＳの詳細について、説明を行う。
［ＣＡＡＣ−ＯＳ］
　ＣＡＡＣ−ＯＳは、複数の結晶領域を有し、当該複数の結晶領域はｃ軸が特定の方向に配向している酸化物半導体である。なお、特定の方向とは、ＣＡＡＣ−ＯＳ膜の厚さ方向、ＣＡＡＣ−ＯＳ膜の被形成面の法線方向、またはＣＡＡＣ−ＯＳ膜の表面の法線方向である。また、結晶領域とは、原子配列に周期性を有する領域である。なお、原子配列を格子配列とみなすと、結晶領域とは、格子配列の揃った領域でもある。さらに、ＣＡＡＣ−ＯＳは、ａ−ｂ面方向において複数の結晶領域が連結する領域を有し、当該領域は歪みを有する場合がある。なお、歪みとは、複数の結晶領域が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。つまり、ＣＡＡＣ−ＯＳは、ｃ軸配向し、ａ−ｂ面方向には明らかな配向をしていない酸化物半導体である。
　なお、上記複数の結晶領域のそれぞれは、１つまたは複数の微小な結晶（最大径が１０ｎｍ未満である結晶）で構成される。結晶領域が１つの微小な結晶で構成されている場合、当該結晶領域の最大径は１０ｎｍ未満となる。また、結晶領域が多数の微小な結晶で構成されている場合、当該結晶領域の大きさは、数十ｎｍ程度となる場合がある。
　また、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、スズ、チタンなどから選ばれた一種、または複数種）において、ＣＡＡＣ−ＯＳは、インジウム（Ｉｎ）、及び酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛（Ｚｎ）、及び酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能である。よって、（Ｍ，Ｚｎ）層にはインジウムが含まれる場合がある。また、Ｉｎ層には元素Ｍが含まれる場合がある。なお、Ｉｎ層にはＺｎが含まれる場合もある。当該層状構造は、例えば、高分解能ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ）像において、格子像として観察される。
　ＣＡＡＣ−ＯＳ膜に対し、例えば、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ−ｏｆ−ｐｌａｎｅ　ＸＲＤ測定では、ｃ軸配向を示すピークが２θ＝３１°またはその近傍に検出される。なお、ｃ軸配向を示すピークの位置（２θの値）は、ＣＡＡＣ−ＯＳを構成する金属元素の種類、組成などにより変動する場合がある。
　また、例えば、ＣＡＡＣ−ＯＳ膜の電子線回折パターンにおいて、複数の輝点（スポット）が観測される。なお、あるスポットと別のスポットとは、試料を透過した入射電子線のスポット（ダイレクトスポットともいう）を対称中心として、点対称の位置に観測される。
　上記特定の方向から結晶領域を観察した場合、当該結晶領域内の格子配列は、六方格子を基本とするが、単位格子は正六角形とは限らず、非正六角形である場合がある。また、上記歪みにおいて、五角形、七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリー）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないこと、または金属原子が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
　なお、明確な結晶粒界が確認される結晶構造は、いわゆる多結晶（ｐｏｌｙｃｒｙｓｔａｌ）と呼ばれる。結晶粒界は、再結合中心となり、キャリアが捕獲されトランジスタのオン電流の低下、電界効果移動度の低下などを引き起こす可能性が高い。よって、明確な結晶粒界が確認されないＣＡＡＣ−ＯＳは、トランジスタの半導体層に好適な結晶構造を有する結晶性の酸化物の一つである。なお、ＣＡＡＣ−ＯＳを構成するには、Ｚｎを有する構成が好ましい。例えば、Ｉｎ−Ｚｎ酸化物、及びＩｎ−Ｇａ−Ｚｎ酸化物は、Ｉｎ酸化物よりも結晶粒界の発生を抑制できるため好適である。
　ＣＡＡＣ−ＯＳは、結晶性が高く、明確な結晶粒界が確認されない酸化物半導体である。よって、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入または欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物または欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ−ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。従って、ＯＳトランジスタにＣＡＡＣ−ＯＳを用いると、製造工程の自由度を広げることが可能となる。
［ｎｃ−ＯＳ］
　ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。別言すると、ｎｃ−ＯＳは、微小な結晶を有する。なお、当該微小な結晶の大きさは、例えば、１ｎｍ以上１０ｎｍ以下、特に１ｎｍ以上３ｎｍ以下であることから、当該微小な結晶をナノ結晶ともいう。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従って、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ　ＯＳまたは非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ−ｏｆ−ｐｌａｎｅ　ＸＲＤ測定では、結晶性を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、ナノ結晶よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、ナノ結晶の大きさと近いかナノ結晶より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、ダイレクトスポットを中心とするリング状の領域内に複数のスポットが観測される電子線回折パターンが取得される場合がある。
［ａ−ｌｉｋｅ　ＯＳ］
　ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ　ＯＳは、鬆または低密度領域を有する。即ち、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、結晶性が低い。また、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、膜中の水素濃度が高い。
＜＜酸化物半導体の構成＞＞
　次に、上述のＣＡＣ−ＯＳの詳細について、説明を行う。なお、ＣＡＣ−ＯＳは材料構成に関する。
［ＣＡＣ−ＯＳ］
　ＣＡＣ−ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つまたは複数の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
　さらに、ＣＡＣ−ＯＳとは、第１の領域と、第２の領域と、に材料が分離することでモザイク状となり、当該第１の領域が、膜中に分布した構成（以下、クラウド状ともいう。）である。つまり、ＣＡＣ−ＯＳは、当該第１の領域と、当該第２の領域とが、混合している構成を有する複合金属酸化物である。
　ここで、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳを構成する金属元素に対するＩｎ、Ｇａ、及びＺｎの原子数比のそれぞれを、［Ｉｎ］、［Ｇａ］、及び［Ｚｎ］と表記する。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳにおいて、第１の領域は、［Ｉｎ］が、ＣＡＣ−ＯＳ膜の組成における［Ｉｎ］よりも大きい領域である。また、第２の領域は、［Ｇａ］が、ＣＡＣ−ＯＳ膜の組成における［Ｇａ］よりも大きい領域である。または、例えば、第１の領域は、［Ｉｎ］が、第２の領域における［Ｉｎ］よりも大きく、且つ、［Ｇａ］が、第２の領域における［Ｇａ］よりも小さい領域である。また、第２の領域は、［Ｇａ］が、第１の領域における［Ｇａ］よりも大きく、且つ、［Ｉｎ］が、第１の領域における［Ｉｎ］よりも小さい領域である。
　具体的には、上記第１の領域は、インジウム酸化物、インジウム亜鉛酸化物などが主成分である領域である。また、上記第２の領域は、ガリウム酸化物、ガリウム亜鉛酸化物などが主成分である領域である。つまり、上記第１の領域を、Ｉｎを主成分とする領域と言い換えることができる。また、上記第２の領域を、Ｇａを主成分とする領域と言い換えることができる。
　なお、上記第１の領域と、上記第２の領域とは、明確な境界が観察できない場合がある。
　また、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、及びＯを含む材料構成において、一部にＧａを主成分とする領域と、一部にＩｎを主成分とする領域とが、それぞれモザイク状であり、これらの領域がランダムに存在している構成をいう。よって、ＣＡＣ−ＯＳは、金属元素が不均一に分布した構造を有していると推測される。
　ＣＡＣ−ＯＳは、例えば基板を加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば、成膜時の成膜ガスの総流量に対する酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。
　また、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ　Ｄｉｓｐｅｒｓｉｖｅ　Ｘ−ｒａｙ　ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、Ｉｎを主成分とする領域（第１の領域）と、Ｇａを主成分とする領域（第２の領域）とが、偏在し、混合している構造を有することが確認できる。
　ここで、第１の領域は、第２の領域と比較して、導電性が高い領域である。つまり、第１の領域を、キャリアが流れることにより、金属酸化物としての導電性が発現する。従って、第１の領域が、金属酸化物中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
　一方、第２の領域は、第１の領域と比較して、絶縁性が高い領域である。つまり、第２の領域が、金属酸化物中に分布することで、リーク電流を抑制することができる。
　従って、ＣＡＣ−ＯＳをトランジスタに用いる場合、第１の領域に起因する導電性と、第２の領域に起因する絶縁性とが、相補的に作用することにより、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳに付与することができる。つまり、ＣＡＣ−ＯＳとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。導電性の機能と絶縁性の機能とを分離させることで、双方の機能を最大限に高めることができる。よって、ＣＡＣ−ＯＳをトランジスタに用いることで、高いオン電流（Ｉｏｎ）、高い電界効果移動度（μ）、及び良好なスイッチング動作を実現することができる。
　また、ＣＡＣ−ＯＳを用いたトランジスタは、信頼性が高い。従って、ＣＡＣ−ＯＳは、表示装置をはじめとするさまざまな半導体装置に最適である。
　酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ　ＯＳ、ＣＡＣ−ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
＜酸化物半導体を有するトランジスタ＞
　続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
　上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
　トランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体のキャリア濃度は１×１０１７ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下、さらに好ましくは１×１０１３ｃｍ−３以下、より好ましくは１×１０１１ｃｍ−３以下、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上である。なお、酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。なお、キャリア濃度の低い酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ場合がある。
　また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
　また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
　従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
＜不純物＞
　ここで、酸化物半導体中における各不純物の影響について説明する。
　酸化物半導体において、第１４族元素の一つであるシリコンまたは炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンまたは炭素の濃度と、酸化物半導体との界面近傍のシリコンまたは炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
　また、酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
　また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。または、酸化物半導体において、窒素が含まれると、トラップ準位が形成される場合がある。この結果、トランジスタの電気特性が不安定となる場合がある。このため、ＳＩＭＳにより得られる酸化物半導体中の窒素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下にする。
　また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満にする。
　不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態６）
　本実施の形態では、本発明の一態様の電子機器について図２７乃至図３０を用いて説明する。
　本実施の形態の電子機器は、本発明の一態様の表示装置を有する。本発明の一態様の表示装置は、高精細化、高解像度化、大型化のそれぞれが容易である。したがって、本発明の一態様の表示装置は、様々な電子機器の表示部に用いることができる。
　また、本発明の一態様の表示装置は、低いコストで作製できるため、電子機器の製造コストを低減することができる。
　電子機器としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニター、デジタルサイネージ、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
　特に、本発明の一態様の表示装置は、精細度を高めることが可能なため、比較的小さな表示部を有する電子機器に好適に用いることができる。このような電子機器としては、例えば腕時計型、ブレスレット型などの情報端末機（ウェアラブル機器）、並びに、ヘッドマウントディスプレイなどのＶＲ向け機器、メガネ型のＡＲ向け機器など、頭部に装着可能なウェアラブル機器等が挙げられる。また、ウェアラブル機器としては、ＳＲ向け機器、及び、ＭＲ向け機器も挙げられる。
　また、本発明の一態様の表示装置は、複数の露光領域を繋ぎ合わせることにより、表示部の面積を広くすることができるため、表示部において、高い精細度と、広い面積と、をともに実現することができる。よって、例えば腕時計型、ブレスレット型などの情報端末機（ウェアラブル機器）等において、表示部に表示する画像、および文字等の情報量を増やすことができ、好適である。また、表示部に表示する文字のサイズを大きくすることができ、好適である。また、頭部に装着可能なウェアラブル機器、例えばＶＲ向け機器、ＡＲ向け機器、ＭＲ向け機器、およびＳＲ向け機器等において、没入感、臨場感、および奥行き感を、より高めることができる。
　本発明の一態様の表示装置は、ＨＤ（画素数１２８０×７２０）、ＦＨＤ（画素数１９２０×１０８０）、ＷＱＨＤ（画素数２５６０×１４４０）、ＷＱＸＧＡ（画素数２５６０×１６００）、４Ｋ２Ｋ（画素数３８４０×２１６０）、８Ｋ４Ｋ（画素数７６８０×４３２０）といった極めて高い解像度を有していることが好ましい。特に４Ｋ２Ｋ、８Ｋ４Ｋ、又はそれ以上の解像度とすることが好ましい。また、本発明の一態様の表示装置における画素密度（精細度）は、３００ｐｐｉ以上が好ましく、５００ｐｐｉ以上がより好ましく、１０００ｐｐｉ以上がより好ましく、２０００ｐｐｉ以上がより好ましく、３０００ｐｐｉ以上がより好ましく、５０００ｐｐｉ以上がより好ましく、７０００ｐｐｉ以上がさらに好ましい。このように高い解像度または高い精細度を有する表示装置を用いることで、携帯型または家庭用途などのパーソナルユースの電子機器において、臨場感及び奥行き感などをより高めることが可能となる。
　本実施の形態の電子機器は、家屋もしくはビルの内壁もしくは外壁、または、自動車の内装もしくは外装の曲面に沿って組み込むことができる。
　本実施の形態の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像及び情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
　本実施の形態の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。
　本実施の形態の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。
　図２７Ａに示す電子機器６５００は、スマートフォンとして用いることのできる携帯情報端末機である。
　電子機器６５００は、筐体６５０１、表示部６５０２、電源ボタン６５０３、ボタン６５０４、スピーカ６５０５、マイク６５０６、カメラ６５０７、及び光源６５０８等を有する。表示部６５０２はタッチパネル機能を備える。
　表示部６５０２に、本発明の一態様の表示装置を適用することができる。
　図２７Ｂは、筐体６５０１のマイク６５０６側の端部を含む断面概略図である。
　筐体６５０１の表示面側には透光性を有する保護部材６５１０が設けられ、筐体６５０１と保護部材６５１０に囲まれた空間内に、表示パネル６５１１、光学部材６５１２、タッチセンサパネル６５１３、プリント基板６５１７、バッテリ６５１８等が配置されている。
　保護部材６５１０には、表示パネル６５１１、光学部材６５１２、及びタッチセンサパネル６５１３が接着層（図示しない）により固定されている。
　表示部６５０２よりも外側の領域において、表示パネル６５１１の一部が折り返されており、当該折り返された部分にＦＰＣ６５１５が接続されている。ＦＰＣ６５１５には、ＩＣ６５１６が実装されている。ＦＰＣ６５１５は、プリント基板６５１７に設けられた端子に接続されている。
　表示パネル６５１１には本発明の一態様のフレキシブルディスプレイ（可撓性を有する表示装置）を適用することができる。そのため、極めて軽量な電子機器を実現できる。また、表示パネル６５１１が極めて薄いため、電子機器の厚さを抑えつつ、大容量のバッテリ６５１８を搭載することもできる。また、表示パネル６５１１の一部を折り返して、画素部の裏側にＦＰＣ６５１５との接続部を配置することにより、狭額縁の電子機器を実現できる。
　図２８Ａにテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１０１に表示部７０００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。
　表示部７０００に、本発明の一態様の表示装置を適用することができる。
　図２８Ａに示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチ、及び、別体のリモコン操作機７１１１により行うことができる。または、表示部７０００にタッチセンサを備えていてもよく、指等で表示部７０００に触れることでテレビジョン装置７１００を操作してもよい。リモコン操作機７１１１は、当該リモコン操作機７１１１から出力する情報を表示する表示部を有していてもよい。リモコン操作機７１１１が備える操作キーまたはタッチパネルにより、チャンネル及び音量の操作を行うことができ、表示部７０００に表示される映像を操作することができる。
　なお、テレビジョン装置７１００は、受信機及びモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
　図２８Ｂに、ノート型パーソナルコンピュータの一例を示す。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７０００が組み込まれている。
　表示部７０００に、本発明の一態様の表示装置を適用することができる。
　図２８Ｃ及び図２８Ｄに、デジタルサイネージの一例を示す。
　図２８Ｃに示すデジタルサイネージ７３００は、筐体７３０１、表示部７０００、及びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、または操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。
　図２８Ｄは円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７０００を有する。
　図２８Ｃ及び図２８Ｄにおいて、表示部７０００に、本発明の一態様の表示装置を適用することができる。
　表示部７０００が広いほど、一度に提供できる情報量を増やすことができる。また、表示部７０００が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。
　表示部７０００にタッチパネルを適用することで、表示部７０００に画像または動画を表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報もしくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。
　また、図２８Ｃ及び図２８Ｄに示すように、デジタルサイネージ７３００またはデジタルサイネージ７４００は、ユーザが所持するスマートフォン等の情報端末機７３１１または情報端末機７４１１と無線通信により連携可能であることが好ましい。例えば、表示部７０００に表示される広告の情報を、情報端末機７３１１または情報端末機７４１１の画面に表示させることができる。また、情報端末機７３１１または情報端末機７４１１を操作することで、表示部７０００の表示を切り替えることができる。
　また、デジタルサイネージ７３００またはデジタルサイネージ７４００に、情報端末機７３１１または情報端末機７４１１の画面を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数のユーザが同時にゲームに参加し、楽しむことができる。
　図２９Ａは、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示す図である。
　カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッターボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り付けられている。なお、カメラ８０００は、レンズ８００６と筐体とが一体となっていてもよい。
　カメラ８０００は、シャッターボタン８００４を押す、またはタッチパネルとして機能する表示部８００２をタッチすることにより撮像することができる。
　筐体８００１は、電極を有するマウントを有し、ファインダー８１００のほか、ストロボ装置等を接続することができる。
　ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する。
　筐体８１０１は、カメラ８０００のマウントと係合するマウントにより、カメラ８０００に取り付けられている。ファインダー８１００はカメラ８０００から受信した映像等を表示部８１０２に表示させることができる。
　ボタン８１０３は、電源ボタン等としての機能を有する。
　カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本発明の一態様の表示装置を適用することができる。なお、ファインダーが内蔵されたカメラ８０００であってもよい。
　図２９Ｂは、ヘッドマウントディスプレイ８２００の外観を示す図である。
　ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッテリ８２０６が内蔵されている。
　ケーブル８２０５は、バッテリ８２０６から本体８２０３に電力を供給する。本体８２０３は無線受信機等を備え、受信した映像情報を表示部８２０４に表示させることができる。また、本体８２０３はカメラを備え、使用者の眼球またはまぶたの動きの情報を入力手段として用いることができる。
　また、装着部８２０１には、使用者に触れる位置に、使用者の眼球の動きに伴って流れる電流を検知可能な複数の電極が設けられ、視線を認識する機能を有していてもよい。また、当該電極に流れる電流により、使用者の脈拍をモニターする機能を有していてもよい。また、装着部８２０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８２０４に表示する機能、使用者の頭部の動きに合わせて表示部８２０４に表示する映像を変化させる機能などを有していてもよい。
　表示部８２０４に、本発明の一態様の表示装置を適用することができる。
　図２９Ｃ乃至図２９Ｅは、ヘッドマウントディスプレイ８３００の外観を示す図である。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
　使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。なお、表示部８３０２を湾曲して配置させると、使用者が高い臨場感を感じることができるため好ましい。また、表示部８３０２の異なる領域に表示された別の画像を、レンズ８３０５を通して視認することで、視差を用いた３次元表示等を行うこともできる。なお、表示部８３０２を１つ設ける構成に限られず、表示部８３０２を２つ設け、使用者の片方の目につき１つの表示部を配置してもよい。
　表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明の一態様の表示装置は、極めて高い精細度を実現することも可能である。例えば、図２９Ｅのようにレンズ８３０５を用いて表示を拡大して視認される場合でも、使用者に画素が視認されにくい。つまり、表示部８３０２を用いて、使用者に現実感の高い映像を視認させることができる。
　図２９Ｆは、ゴーグル型のヘッドマウントディスプレイ８４００の外観を示す図である。ヘッドマウントディスプレイ８４００は、一対の筐体８４０１と、装着部８４０２と、緩衝部材８４０３と、を有する。一対の筐体８４０１内には、それぞれ、表示部８４０４及びレンズ８４０５が設けられる。一対の表示部８４０４に互いに異なる画像を表示させることで、視差を用いた３次元表示を行うことができる。
　使用者は、レンズ８４０５を通して表示部８４０４を視認することができる。レンズ８４０５はピント調整機構を有し、使用者の視力に応じて位置を調整することができる。表示部８４０４は、正方形または横長の長方形であることが好ましい。これにより、臨場感を高めることができる。
　装着部８４０２は、使用者の顔のサイズに応じて調整でき、かつ、ずれ落ちることのないよう、可塑性及び弾性を有することが好ましい。また、装着部８４０２の一部は、骨伝導イヤフォンとして機能する振動機構を有していることが好ましい。これにより、別途イヤフォン、スピーカなどの音響機器を必要とせず、装着しただけで映像と音声を楽しむことができる。なお、筐体８４０１内に、無線通信により音声データを出力する機能を有していてもよい。
　装着部８４０２と緩衝部材８４０３は、使用者の顔（額、頬など）に接触する部分である。緩衝部材８４０３が使用者の顔と密着することにより、光漏れを防ぐことができ、より没入感を高めることができる。緩衝部材８４０３は、使用者がヘッドマウントディスプレイ８４００を装着した際に使用者の顔に密着するよう、柔らかな素材を用いることが好ましい。例えばゴム、シリコーンゴム、ウレタン、スポンジなどの素材を用いることができる。また、スポンジ等の表面を布、革（天然皮革または合成皮革）、などで覆ったものを用いると、使用者の顔と緩衝部材８４０３との間に隙間が生じにくく光漏れを好適に防ぐことができる。また、このような素材を用いると、肌触りが良いことに加え、寒い季節などに装着した際に、使用者に冷たさを感じさせないため好ましい。緩衝部材８４０３または装着部８４０２などの、使用者の肌に触れる部材は、取り外し可能な構成とすると、クリーニングまたは交換が容易となるため好ましい。
　図３０Ａ乃至図３０Ｆに示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、または操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有する。
　図３０Ａ乃至図３０Ｆに示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出して処理する機能、等を有することができる。なお、電子機器の機能はこれらに限られず、様々な機能を有することができる。電子機器は、複数の表示部を有していてもよい。また、電子機器にカメラ等を設け、静止画または動画を撮影し、記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
　表示部９００１に、本発明の一態様の表示装置を適用することができる。
　図３０Ａ乃至図３０Ｆに示す電子機器の詳細について、以下説明を行う。
　図３０Ａは、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えばスマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報端末９１０１は、文字及び画像情報をその複数の面に表示することができる。図３０Ａでは３つのアイコン９０５０を表示した例を示している。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することもできる。情報９０５１の一例としては、電子メール、ＳＮＳ、電話などの着信の通知、電子メール、ＳＮＳなどの題名、送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置にはアイコン９０５０などを表示してもよい。
　図３０Ｂは、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、携帯情報端末９１０２の上方から観察できる位置に表示された情報９０５３を確認することもできる。使用者は、携帯情報端末９１０２をポケットから取り出すことなく表示を確認し、例えば電話を受けるか否かを判断できる。
　図３０Ｃは、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、例えばスマートウォッチ（登録商標）として用いることができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００を、例えば無線通信可能なヘッドセットと相互通信させることによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６により、他の情報端末と相互にデータ伝送を行うこと、及び、充電を行うこともできる。なお、充電動作は無線給電により行ってもよい。
　図３０Ｄ乃至図３０Ｆは、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図３０Ｄは携帯情報端末９２０１を展開した状態、図３０Ｆは折り畳んだ状態、図３０Ｅは図３０Ｄと図３０Ｆの一方から他方に変化する途中の状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。例えば、表示部９００１は、曲率半径０．１ｍｍ以上１５０ｍｍ以下で曲げることができる。
　本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせることができる。
Ｃ１：半導体層、Ｃ１ａ：半導体層、Ｃ１ｂ：半導体層、Ｃ１ｃ：半導体層、Ｃ１ｄ：半導体層、ｄ１：距離、ｄ２：距離、ＧＬ１：配線、ＧＬ２：配線、ＧＬ３：配線、Ｐｘ：画素、Ｐｘ１：画素、Ｐｘ１ａ：画素、Ｐｘ１ｂ：画素、Ｐｘ１ｃ：画素、Ｐｘ２：画素、Ｐｘ２ａ：画素、Ｐｘ２ｂ：画素、Ｐｘ２ｃ：画素、Ｐｘ３：画素、Ｐｘ３ａ：画素、Ｐｘ３ｂ：画素、Ｐｘ３ｃ：画素、Ｖ０：配線、Ｖ０ａ：配線、Ｖ０ｂ：配線、Ｖ０ｃ：配線、Ｖ０ｄ：配線、１Ｂ：副画素、１Ｇ：副画素、１Ｒ：副画素、２Ｂ：副画素、２Ｇ：副画素、２Ｒ：副画素、１１：画素、１１＿１：画素、１１＿２：画素、１１ｆ：画素、１１ｇ：画素、１２：配線、１２ａ：配線、１２ｂ：配線、１２ｃ：配線、１２ｄ：配線、２０：層、２０ｂ１：トランジスタ、２３：表示部駆動回路、２３ａ：回路部、２３ｂ：回路部、２９：端子部、２９ａ：ＦＰＣ、３０：層、３１：表示部、３１ａ：領域、４０：封止基板、５１：画素回路、５２Ａ：トランジスタ、５２Ｂ：トランジスタ、５２Ｃ：トランジスタ、５２Ｄ：トランジスタ、５２Ｅ：トランジスタ、５２Ｆ：トランジスタ、５３：容量、５３Ａ：容量、５３Ｂ：容量、５５：保護回路、５６：半導体素子、６０：層、６１：発光素子、１００Ａ：半導体装置、１１１：画素電極、１１１Ｂ：画素電極、１１１Ｇ：画素電極、１１１Ｒ：画素電極、１１２：ＥＬ層、１１２Ｂ：ＥＬ層、１１２Ｇ：ＥＬ層、１１２Ｒ：ＥＬ層、１１３：共通電極、１１４：共通層、１３１：絶縁層、１３１ａ：絶縁層、１３１ｂ：絶縁層、１３２：絶縁層、２３０：画素マトリクス、２３２：第１駆動回路、２３２ａ：第１駆動回路、２３２ｂ：第１駆動回路、２３３：第２駆動回路、２３６：配線、２３７：配線、２４０：容量、２４０ｂ：容量、２４０ｃ：容量、２４１：導電層、２４３：絶縁層、２４５：導電層、２５１：導電層、２５２：導電層、２５４：絶縁層、２５５：絶縁層、２５６：プラグ、２５６ａ：プラグ、２５６ｂ：プラグ、２５８：絶縁層、２５９：絶縁層、２６０：絶縁層、２６１：絶縁層、２６２：絶縁層、２６３：絶縁層、２６４：絶縁層、２６５：絶縁層、２６６：絶縁層、２６７：絶縁層、２６８：絶縁層、２６９：絶縁層、２７０：絶縁層、２７１ａ：導電層、２７１ｃ：導電層、２７４：プラグ、２７４ａ：導電層、２７４ｂ：導電層、２７５：プラグ、２７５ａ：導電層、２７５ｂ：導電層、３０１：基板、３１０：トランジスタ、３２０：トランジスタ、３２０ａ：トランジスタ、３２０ｂ１：トランジスタ、３２０ｂ２：トランジスタ、３２０ｃ：トランジスタ、３２１：半導体層、３２３：絶縁層、３２４：導電層、３２５：導電層、３２５ａ：導電層、３２５ｂ：導電層、３２６：絶縁層、３２７：導電層、３２８：絶縁層、３２９：絶縁層、３３１：基板、３３２：絶縁層、４００Ａ：表示装置、４００Ｂ：表示装置、４００Ｃ：表示装置、４１６：保護層、４１９：樹脂層、４２０：基板、４３０：発光素子、４３０ａ：発光素子、４３０ｂ：発光素子、４３０ｂ１：発光素子、４３０ｂ２：発光素子、４３０ｃ：発光素子、７７２：下部電極、７８５：着色層、７８６：ＥＬ層、７８６ａ：ＥＬ層、７８６ｂ：ＥＬ層、７８８：上部電極、４４１１：発光層、４４１２：発光層、４４１３：発光層、４４２０：層、４４２０−１：層、４４２０−２：層、４４３０：層、４４３０−１：層、４４３０−２：層、６５００：電子機器、６５０１：筐体、６５０２：表示部、６５０３：電源ボタン、６５０４：ボタン、６５０５：スピーカ、６５０６：マイク、６５０７：カメラ、６５０８：光源、６５１０：保護部材、６５１１：表示パネル、６５１２：光学部材、６５１３：タッチセンサパネル、６５１５：ＦＰＣ、６５１６：ＩＣ、６５１７：プリント基板、６５１８：バッテリ、７０００：表示部、７１００：テレビジョン装置、７１０１：筐体、７１０３：スタンド、７１１１：リモコン操作機、７２００：ノート型パーソナルコンピュータ、７２１１：筐体、７２１２：キーボード、７２１３：ポインティングデバイス、７２１４：外部接続ポート、７３００：デジタルサイネージ、７３０１：筐体、７３０３：スピーカ、７３１１：情報端末機、７４００：デジタルサイネージ、７４０１：柱、７４１１：情報端末機、８０００：カメラ、８００１：筐体、８００２：表示部、８００３：操作ボタン、８００４：シャッターボタン、８００６：レンズ、８１００：ファインダー、８１０１：筐体、８１０２：表示部、８１０３：ボタン、８２００：ヘッドマウントディスプレイ、８２０１：装着部、８２０２：レンズ、８２０３：本体、８２０４：表示部、８２０５：ケーブル、８２０６：バッテリ、８３００：ヘッドマウントディスプレイ、８３０１：筐体、８３０２：表示部、８３０４：固定具、８３０５：レンズ、８４００：ヘッドマウントディスプレイ、８４０１：筐体、８４０２：装着部、８４０３：緩衝部材、８４０４：表示部、８４０５：レンズ、９０００：筐体、９００１：表示部、９００３：スピーカ、９００５：操作キー、９００６：接続端子、９００７：センサ、９００８：マイクロフォン、９０５０：アイコン、９０５１：情報、９０５２：情報、９０５３：情報、９０５４：情報、９０５５：ヒンジ、９１０１：携帯情報端末、９１０２：携帯情報端末、９２００：携帯情報端末、９２０１：携帯情報端末

Claims (16)

  1. 　表示部と、第１配線と、第２配線と、第３配線と、第４配線と、を有し、
    　前記表示部は、第１画素と、第２画素と、第３画素と、を有し、
    　前記第２画素は、平面視において、前記第１画素と前記第３画素の間に位置し、
    　前記第１画素、前記第２画素、および前記第３画素はそれぞれ、第１副画素と、第２副画素と、を有し、
    　前記第１配線は、前記第１画素が有する前記第２副画素に第１電位を与える機能を有し、
    　前記第２配線は、前記第２画素が有する前記第１副画素に前記第１電位を与える機能を有し、
    　前記第３配線は、前記第２画素が有する前記第２副画素に前記第１電位を与える機能を有し、
    　前記第４配線は、前記第３画素が有する前記第１副画素に前記第１電位を与える機能を有し、
    　前記第１配線と前記第２配線は隣接し、
    　前記第３配線と前記第４配線は隣接し、
    　前記第１配線と前記第２配線との距離は、前記第３配線と前記第４配線との距離よりも短い表示装置。
  2. 　請求項１において、
    　前記第１副画素は、赤、緑および青から選ばれる第１色に対応する光を制御する機能を有し、
    　前記第２副画素は、赤、緑および青のうち、前記第１色とは異なる第２色に対応する光を制御する機能を有する表示装置。
  3. 　請求項１において、
    　第５配線と、第６配線と、第７配線と、第８配線と、を有し、
    　前記第５配線は、前記第１画素が有する前記第２副画素に第１信号を与える機能を有し、
    　前記第６配線は、前記第２画素が有する前記第１副画素に第２信号を与える機能を有し、
    　前記第７配線は、前記第２画素が有する前記第２副画素に第３信号を与える機能を有し、
    　前記第８配線は、前記第３画素が有する前記第１副画素に第４信号を与える機能を有し、
    　前記第１配線と前記第２配線は、平面視において、前記第５配線と前記第６配線の間に配置され、
    　前記第３配線と前記第４配線は、平面視において、前記第７配線と前記第８配線の間に配置される表示装置。
  4. 　請求項１乃至請求項３のいずれか一において、
    　表示部駆動回路と、前記表示部駆動回路と電気的に接続される第９配線と、前記表示部駆動回路と電気的に接続される第１０配線と、を有し、
    　前記第９配線および前記第１０配線はそれぞれ、走査線としての機能を有し、
    　前記第９配線は、前記第１画素と重畳する第１の領域を有し、
    　前記第１０配線は、前記第２画素と重畳する第２の領域と、前記第３画素と重畳する第３の領域と、を有する表示装置。
  5. 　請求項１乃至請求項３のいずれか一において、
    　前記第１画素が有する前記第２副画素は第１トランジスタを有し、
    　前記第２画素が有する前記第１副画素は第２トランジスタを有し、前記第２画素が有する前記第２副画素は第３トランジスタを有し、
    　前記第３画素が有する前記第１副画素は第４トランジスタを有し、
    　前記第１トランジスタのソースおよびドレインの一方は、前記第１配線に電気的に接続され、
    　前記第２トランジスタのソースおよびドレインの一方は、前記第２配線に電気的に接続され、
    　前記第３トランジスタのソースおよびドレインの一方は、前記第３配線に電気的に接続され、
    　前記第４トランジスタのソースおよびドレインの一方は、前記第４配線に電気的に接続され、
    　前記第１配線および前記第２配線は、平面視において、前記第１トランジスタのチャネル形成領域と、前記第２トランジスタのチャネル形成領域との間に配置され、
    　前記第３配線および前記第４配線は、平面視において、前記第３トランジスタのチャネル形成領域と、前記第４トランジスタのチャネル形成領域との間に配置される表示装置。
  6. 　請求項５において、
    　前記表示部は、第１発光素子と、第２発光素子と、第３発光素子と、第４発光素子と、を有し、
    　前記第１トランジスタのソースおよびドレインの他方は、前記第１発光素子と電気的に接続され、
    　前記第２トランジスタのソースおよびドレインの他方は、前記第２発光素子と電気的に接続され、
    　前記第３トランジスタのソースおよびドレインの他方は、前記第３発光素子と電気的に接続され、
    　前記第４トランジスタのソースおよびドレインの他方は、前記第４発光素子と電気的に接続される表示装置。
  7. 　請求項５または請求項６において、
    　表示部駆動回路と、前記表示部駆動回路と電気的に接続される第９配線と、前記表示部駆動回路と電気的に接続される第１０配線と、を有し、
    　前記第９配線および前記第１０配線はそれぞれ、走査線としての機能を有し、
    　前記第９配線は、前記第１トランジスタのゲートと電気的に接続され、
    　前記第１０配線は、前記第２トランジスタのゲート、前記第３トランジスタのゲート、および前記第４トランジスタのゲートと電気的に接続され、
    　前記第９配線は、前記第１画素と重畳する第１の領域を有し、
    　前記第１０配線は、前記第２画素と重畳する第２の領域と、前記第３画素と重畳する第３の領域と、を有する表示装置。
  8. 　請求項４または請求項７において、
    　前記第９配線は、前記第２画素および前記第３画素と重畳せず、
    　前記第１０配線は、前記第１画素と重畳せず、
    　前記第９配線と、前記第１０配線は、前記表示部において接しない表示装置。
  9. 　第１画素と、第２画素と、第３画素と、第１配線と、第２配線と、第３配線と、を有し、
    　前記第２画素は、平面視において、前記第１画素と前記第３画素の間に位置し、
    　前記第１画素、前記第２画素、および前記第３画素はそれぞれ、第１副画素と、第２副画素と、を有し、
    　前記第１副画素は、赤、緑および青から選ばれる第１色に対応する光を制御する機能を有し、
    　前記第２副画素は、赤、緑および青のうち、前記第１色とは異なる第２色に対応する光を制御する機能を有し、
    　前記第１配線は、前記第１画素が有する前記第２副画素と、前記第２画素が有する前記第１副画素と、に第１電位を与える機能を有し、
    　前記第２配線は、前記第２画素が有する前記第２副画素に前記第１電位を与える機能を有し、
    　前記第３配線は、前記第３画素が有する前記第１副画素に前記第１電位を与える機能を有し、
    　前記第２配線と、前記第３配線と、は互いに隣接し、
    　前記第１配線は前記第２配線および前記第３配線の一以上よりも幅が広い表示装置。
  10. 　請求項９において、
    　第４配線と、第５配線と、第６配線と、第７配線と、を有し、
    　前記第４配線は、前記第１画素が有する前記第２副画素に信号を与える機能を有し、
    　前記第５配線は、前記第２画素が有する前記第１副画素に信号を与える機能を有し、
    　前記第６配線は、前記第２画素が有する前記第２副画素に信号を与える機能を有し、
    　前記第７配線は、前記第３画素が有する前記第１副画素に信号を与える機能を有し、
    　前記第１配線は平面視において、前記第４配線と前記第５配線の間に配置され、
    　前記第２配線および前記第３配線は平面視において、前記第６配線と前記第７配線の間に配置される表示装置。
  11. 　請求項９または請求項１０において、
    　前記第１画素が有する前記第２副画素は第１トランジスタを有し、
    　前記第２画素が有する前記第１副画素は第２トランジスタを有し、前記第２画素が有する前記第２副画素は第３トランジスタを有し、
    　前記第３画素は第４トランジスタを有し、
    　前記第１トランジスタのソースおよびドレインの一方と、前記第２トランジスタのソースおよびドレインの一方と、は、前記第１配線に電気的に接続され、
    　前記第３トランジスタのソースおよびドレインの一方は、前記第２配線に電気的に接続され、
    　前記第４トランジスタのソースおよびドレインの一方は、前記第３配線に電気的に接続され、
    　前記第１配線は、前記第１トランジスタのチャネル形成領域と前記第２トランジスタのチャネル形成領域の間に配置され、
    　前記第２配線および前記第３配線は、前記第３トランジスタのチャネル形成領域と前記第４トランジスタのチャネル形成領域の間に配置される表示装置。
  12. 　請求項１乃至請求項１１のいずれか一に記載の表示装置と、アンテナと、センサと、を有する電子機器。
  13. 　第１基板上に表示部を有する表示装置の作製方法であり、
    　前記第１基板上の前記表示部となる領域に、マトリクス状に配列するｎ個のトランジスタ（ｎは２以上の整数）を形成する第１工程と、
    　前記ｎ個のトランジスタ上に第１導電膜を成膜する第２工程と、
    　前記第１導電膜上にフォトレジストを成膜する第３工程と、
    　前記表示部となる領域上において、前記フォトレジストに露光処理を施すことにより、所望のパターンを転写する第４工程と、
    　前記フォトレジストに現像処理を施すことにより、前記フォトレジストに前記所望のパターンを形成する第５工程と、
    　前記所望のパターンを用いて、前記第１導電膜の一部を除去し、ｎ本の配線を形成する第６工程と、
    　前記ｎ個のトランジスタ上に、マトリクス状に配列するｎ個の発光素子を形成する第７工程と、を有し、
    　前記ｎ本の配線は、前記ｎ個のトランジスタと一対一で電気的に接続され、
    　前記第４工程は、前記表示部となる領域上において、複数の露光領域に分けて露光する工程を有し、
    　前記ｎ本の配線のうち、第１配線は、第１露光領域における露光により形成され、第２配線は、第２露光領域における露光により形成され、
    　前記第１配線と、前記第２配線は、隣接し、
    　前記ｎ個のトランジスタのうち、第１トランジスタは、前記第１配線に電気的に接続され、第２トランジスタは、前記第２配線に電気的に接続され、
    　前記第１配線と前記第２配線は、平面視において、前記第１トランジスタのチャネル形成領域と、前記第２トランジスタのチャネル形成領域との間に配置される表示装置の作製方法。
  14. 　請求項１３において、
    　前記ｎ本の配線は、前記ｎ個のトランジスタのソースおよびドレインの一方と一対一で電気的に接続され、
    　前記ｎ個のトランジスタのソースおよびドレインの他方は、前記ｎ個の発光素子と一対一で電気的に接続され、かつ、一対一で互いに重畳する表示装置の作製方法。
  15. 　請求項１３または請求項１４において、
    　前記ｎ個の発光素子のそれぞれはＥＬ層を有する表示装置の作製方法。
  16. 　請求項１３乃至請求項１５のいずれか一において、
    　前記複数の露光領域の互いに隣接する露光領域の連結部に、前記互いに隣接する露光領域の一部が互いに重なり合う露光領域が形成されるように露光処理が行われる表示装置の作製方法。
PCT/IB2022/052919 2021-04-08 2022-03-30 表示装置、電子機器および表示装置の作製方法 WO2022214915A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202280026293.3A CN117099149A (zh) 2021-04-08 2022-03-30 显示装置、电子设备以及显示装置的制造方法
KR1020237037816A KR20230165318A (ko) 2021-04-08 2022-03-30 표시 장치, 전자 기기, 및 표시 장치의 제작 방법
JP2023512493A JPWO2022214915A1 (ja) 2021-04-08 2022-03-30

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-065826 2021-04-08
JP2021065826 2021-04-08

Publications (1)

Publication Number Publication Date
WO2022214915A1 true WO2022214915A1 (ja) 2022-10-13

Family

ID=83545181

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2022/052919 WO2022214915A1 (ja) 2021-04-08 2022-03-30 表示装置、電子機器および表示装置の作製方法

Country Status (4)

Country Link
JP (1) JPWO2022214915A1 (ja)
KR (1) KR20230165318A (ja)
CN (1) CN117099149A (ja)
WO (1) WO2022214915A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001109405A (ja) * 1999-10-01 2001-04-20 Sanyo Electric Co Ltd Ｅｌ表示装置
JP2004139970A (ja) * 2002-09-25 2004-05-13 Seiko Epson Corp 電気光学装置、マトリクス基板、及び電子機器
US20110050550A1 (en) * 2009-09-01 2011-03-03 Au Optronics Corporation Pixel driving circuit for light emitting display panel
US20150129853A1 (en) * 2013-11-13 2015-05-14 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
JP2019070744A (ja) * 2017-10-10 2019-05-09 三菱電機株式会社 液晶表示装置
US10971556B1 (en) * 2019-12-30 2021-04-06 Shanghai Tianma AM-OLED Co., Ltd. Organic light-emitting display panel and organic light-emitting display device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG118118A1 (en) 2001-02-22 2006-01-27 Semiconductor Energy Lab Organic light emitting device and display using the same
CN109937443A (zh) 2016-11-10 2019-06-25 株式会社半导体能源研究所 显示装置及显示装置的驱动方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001109405A (ja) * 1999-10-01 2001-04-20 Sanyo Electric Co Ltd Ｅｌ表示装置
JP2004139970A (ja) * 2002-09-25 2004-05-13 Seiko Epson Corp 電気光学装置、マトリクス基板、及び電子機器
US20110050550A1 (en) * 2009-09-01 2011-03-03 Au Optronics Corporation Pixel driving circuit for light emitting display panel
US20150129853A1 (en) * 2013-11-13 2015-05-14 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
JP2019070744A (ja) * 2017-10-10 2019-05-09 三菱電機株式会社 液晶表示装置
US10971556B1 (en) * 2019-12-30 2021-04-06 Shanghai Tianma AM-OLED Co., Ltd. Organic light-emitting display panel and organic light-emitting display device

Also Published As

Publication number Publication date
CN117099149A (zh) 2023-11-21
KR20230165318A (ko) 2023-12-05
JPWO2022214915A1 (ja) 2022-10-13

Similar Documents

Publication Publication Date Title
WO2022214915A1 (ja) 表示装置、電子機器および表示装置の作製方法
WO2022214904A1 (ja) 表示装置
WO2022224091A1 (ja) 表示装置
WO2022189908A1 (ja) 表示装置
WO2022224073A1 (ja) 表示装置、及び表示装置の作製方法
WO2022214916A1 (ja) 表示装置、表示装置の作製方法、表示モジュール、電子機器
WO2023281344A1 (ja) 表示装置
WO2022200916A1 (ja) 表示装置、表示装置の作製方法、表示モジュール、及び電子機器
WO2022175789A1 (ja) 表示装置
WO2023084354A1 (ja) 電子装置
WO2022238795A1 (ja) 表示装置、及び表示装置の作製方法
WO2023073473A1 (ja) 表示装置、及び表示装置の作製方法
WO2023105338A1 (ja) 電子装置
WO2022162496A1 (ja) 表示装置の作製方法、表示装置、表示モジュール、及び、電子機器
WO2022162485A1 (ja) 表示装置
WO2022175781A1 (ja) 表示装置、表示モジュール、及び電子機器
WO2022157595A1 (ja) 表示装置の作製方法、表示装置、表示モジュール、及び、電子機器
WO2022229790A1 (ja) 表示装置
US20220320184A1 (en) Display apparatus, display module, electronic device, and method for manufacturing display apparatus
WO2022224085A1 (ja) 表示装置
WO2022229775A1 (ja) 表示装置
WO2023073472A1 (ja) 表示装置、表示モジュール、電子機器、及び、表示装置の作製方法
WO2021070009A1 (ja) 表示装置、および電子機器
WO2022162492A1 (ja) 表示装置
CN117044397A (zh) 显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22784223

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202280026293.3

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2023512493

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 18554148

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20237037816

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1020237037816

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22784223

Country of ref document: EP

Kind code of ref document: A1