WO2022196394A1 - フォトニック結晶面発光レーザおよびその製造方法 - Google Patents

フォトニック結晶面発光レーザおよびその製造方法 Download PDF

Info

Publication number
WO2022196394A1
WO2022196394A1 PCT/JP2022/009415 JP2022009415W WO2022196394A1 WO 2022196394 A1 WO2022196394 A1 WO 2022196394A1 JP 2022009415 W JP2022009415 W JP 2022009415W WO 2022196394 A1 WO2022196394 A1 WO 2022196394A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
layer
semiconductor layer
photonic crystal
light emitting
Prior art date
Application number
PCT/JP2022/009415
Other languages
English (en)
French (fr)
Inventor
藤原直樹
河野直哉
古谷章
伊藤友樹
野田進
井上卓也
石崎賢司
Original Assignee
住友電気工業株式会社
国立大学法人京都大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社, 国立大学法人京都大学 filed Critical 住友電気工業株式会社
Priority to CN202280018249.8A priority Critical patent/CN116918200A/zh
Priority to JP2023506970A priority patent/JPWO2022196394A1/ja
Priority to US18/281,791 priority patent/US20240170917A1/en
Priority to EP22771148.8A priority patent/EP4311043A1/en
Publication of WO2022196394A1 publication Critical patent/WO2022196394A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/11—Comprising a photonic bandgap structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
    • H01S5/06226—Modulation at ultra-high frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/185—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only horizontal cavities, e.g. horizontal cavity surface-emitting lasers [HCSEL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/2086—Methods of obtaining the confinement using special etching techniques lateral etch control, e.g. mask induced
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/3235—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers

Definitions

  • the present disclosure relates to a photonic crystal surface emitting laser and its manufacturing method.
  • PCSEL Photonic-crystal Surface Emitting Laser
  • Photonic crystals act as diffraction gratings, reflecting and diffracting light. Light oscillates at the reflection wavelength of the photonic crystal, and the light is emitted in the normal direction of the surface.
  • PCSELs are superior to edge-emitting lasers in single-mode operation and high output because the cavity is developed in a plane.
  • a photonic crystal surface emitting laser includes a light emitting region that emits light in a direction that intersects with the in-plane direction, and a light emitting region that is adjacent to the light emitting region in the in-plane direction so that current is less likely to flow than the light emitting region. and a current confinement region, wherein the light emitting region and the current confinement region have a photonic crystal layer, and the photonic crystal layer is periodic in the in-plane direction in the first region and the first region. and a second region arranged equidistantly, wherein the refractive index of the second region is different from the refractive index of the first region, and the light emitting region comprises a first semiconductor layer having a first conductivity type. and an active layer having an optical gain and a second semiconductor layer having a second conductivity type, wherein the first semiconductor layer, the active layer and the second semiconductor layer are stacked in order in the light emitting direction.
  • a method for manufacturing a photonic crystal surface emitting laser includes forming a light emitting region that emits light in a direction intersecting an in-plane direction; and forming a current confinement region through which current is less likely to flow than the region, wherein the step of forming the light emitting region and the step of forming the current confinement region include a step of providing a photonic crystal layer, and the photonic crystal layer is provided.
  • the nick crystal layer has a first region and second regions periodically arranged in the in-plane direction of the first region, and the refractive index of the second region is the refractive index of the first region.
  • the step of forming the light emitting region includes sequentially stacking a first semiconductor layer having a first conductivity type, an active layer having an optical gain, and a second semiconductor layer having a second conductivity type. including the step of
  • FIG. 1A is a plan view illustrating the photonic crystal surface emitting laser according to the first embodiment.
  • FIG. 1B is a cross-sectional view along line AA of FIG. 1A.
  • FIG. 2A is a plan view illustrating a method of manufacturing a photonic crystal surface emitting laser.
  • FIG. 2B is a cross-sectional view along line AA of FIG. 2A.
  • FIG. 3A is a plan view illustrating a method of manufacturing a photonic crystal surface emitting laser.
  • FIG. 3B is a cross-sectional view along line AA of FIG. 3A.
  • FIG. 4A is a plan view illustrating a method of manufacturing a photonic crystal surface emitting laser.
  • FIG. 4B is a cross-sectional view along line AA of FIG.
  • FIG. 5A is a plan view illustrating a method of manufacturing a photonic crystal surface emitting laser.
  • FIG. 5B is a cross-sectional view along line AA of FIG. 5A.
  • FIG. 6A is a plan view illustrating a method of manufacturing a photonic crystal surface emitting laser.
  • FIG. 6B is a cross-sectional view along line AA of FIG. 6A.
  • FIG. 7A is a plan view illustrating a method of manufacturing a photonic crystal surface emitting laser.
  • FIG. 7B is a cross-sectional view along line AA of FIG. 7A.
  • FIG. 8A is a plan view illustrating a method of manufacturing a photonic crystal surface emitting laser.
  • FIG. 8B is a cross-sectional view along line AA of FIG.
  • FIG. 9A is a plan view illustrating a method of manufacturing a photonic crystal surface emitting laser.
  • FIG. 9B is a cross-sectional view along line AA of FIG. 9A.
  • FIG. 10A is a plan view illustrating a method of manufacturing a photonic crystal surface emitting laser.
  • FIG. 10B is a cross-sectional view along line AA of FIG. 10A.
  • FIG. 11A is a plan view illustrating a method of manufacturing a photonic crystal surface emitting laser.
  • FIG. 11B is a cross-sectional view along line AA of FIG. 11A.
  • FIG. 12A is a plan view illustrating a method of manufacturing a photonic crystal surface emitting laser.
  • FIG. 12B is a cross-sectional view along line AA of FIG.
  • FIG. 12A is a cross-sectional view illustrating a photonic crystal surface emitting laser according to a comparative example.
  • FIG. 14 is a cross-sectional view illustrating a photonic crystal surface emitting laser according to the second embodiment.
  • FIG. 15A is a plan view illustrating a method of manufacturing a photonic crystal surface emitting laser.
  • FIG. 15B is a cross-sectional view along line AA of FIG. 15A.
  • FIG. 16A is a plan view illustrating a method of manufacturing a photonic crystal surface emitting laser.
  • FIG. 16B is a cross-sectional view along line AA of FIG. 16A.
  • FIG. 17A is a plan view illustrating the photonic crystal surface emitting laser according to the third embodiment.
  • FIG. 17B is a cross-sectional view along line AA of FIG. 17A.
  • FIG. 18A is a cross-sectional view illustrating a method of manufacturing a photonic crystal surface emitting laser.
  • FIG. 18B is a cross-sectional view illustrating a method of manufacturing a photonic crystal surface emitting laser.
  • FIG. 19 is a cross-sectional view illustrating a method of manufacturing a photonic crystal surface emitting laser.
  • Light is generated by energizing the PCSEL and injecting carriers into the active layer. For example, light is emitted from one end surface of the PCSEL. The current may leak outside the light-extracting portion (light-emitting region). Current leakage may degrade the characteristics of the photonic crystal surface emitting laser. Accordingly, it is an object of the present invention to provide a photonic crystal surface emitting laser capable of improving characteristics and a method of manufacturing the same.
  • One aspect of the present disclosure includes (1) a light-emitting region that emits light in a direction that intersects with the in-plane direction, and a current constriction that is adjacent to the light-emitting region in the in-plane direction and in which current is less likely to flow than the light-emitting region and a region, wherein the light emitting region and the current confinement region have a photonic crystal layer, and the photonic crystal layer is periodically formed in the in-plane direction in the first region and the first region.
  • the light emitting region comprising a first semiconductor layer having a first conductivity type;
  • It is a photonic crystal surface emitting laser.
  • a current can be injected into the light emitting region.
  • the current confinement region includes the first semiconductor layer, the third semiconductor layer having the second conductivity type, the fourth semiconductor layer having the first conductivity type, and the second conductivity type. and a fifth semiconductor layer having , may form a thyristor.
  • the formation of the thyristor in the current confinement layer makes it difficult for the current to flow. Current leakage from the light emitting region to the current confinement region can be suppressed.
  • the current confinement region may have a sixth semiconductor layer, and the sixth semiconductor layer may be insulated. Since the current confinement region has the insulated sixth semiconductor layer, it is difficult for current to flow through the current confinement layer. Current leakage from the light emitting region to the current confinement region can be suppressed.
  • the active layer may be provided in the light emitting region and the current confinement region.
  • the manufacturing process can be simplified.
  • the current confinement region may have a seventh semiconductor layer, the seventh semiconductor layer may be adjacent to the active layer in the in-plane direction and have a bandgap greater than the energy of the light. .
  • the light reflectance of the current confinement region is increased. Light loss can be suppressed by reflecting light to the light emitting region.
  • the current confinement region may surround the entire periphery of the light emitting region. Current leakage in all directions from the light emitting region can be suppressed.
  • an eighth semiconductor layer having the second conductivity type is laminated on the second semiconductor layer, and at least part of the current confinement region extends from the eighth semiconductor layer. may be exposed.
  • a current can be injected into the light emitting region through the eighth semiconductor layer. Parasitic capacitance can be reduced by not providing the eighth semiconductor layer in at least part of the current confinement region.
  • a first electrode provided on the upper surface of the eighth semiconductor layer and in the light emitting region, and a second electrode provided on the surface of the substrate opposite to the side on which the first semiconductor layer is provided. and, the first electrode may be ring-shaped in the in-plane direction, and the eighth semiconductor layer may be exposed in a portion of the light emitting region surrounded by the first electrode.
  • a current can be injected into the light emitting region using the first electrode and the second electrode.
  • Light can be emitted from a portion of the light emitting region surrounded by the first electrode.
  • the first semiconductor layer, the photonic crystal layer, the active layer, and the second semiconductor layer are stacked in this order, provided between the photonic crystal layer and the active layer, and a ninth semiconductor layer having a first conductivity type, the photonic crystal layer having the first conductivity type, the second regions of the photonic crystal being holes, and The end on the active layer side may be covered with the ninth semiconductor layer. Since the active layer is laminated on the ninth semiconductor layer, the occurrence of depressions in the active layer is suppressed.
  • forming the light-emitting region and forming the current confinement region include providing a photonic crystal layer, wherein the photonic crystal layer comprises a first region and a second photonic crystal layer; and second regions periodically arranged in the in-plane direction of the one region, wherein the refractive index of the second regions is different from the refractive index of the first regions, and the step of forming the light emitting regions is , a step of sequentially stacking a first semiconductor layer having a first conductivity type, an active layer having an optical gain, and a second semiconductor layer having a second conductivity type.
  • a current can be injected into the light emitting region.
  • it is difficult for current to flow through the current confinement region it is possible to suppress leakage of current from the light emitting region to the current confinement region. Suppression of current leakage can improve the characteristics of the photonic crystal surface emitting laser.
  • FIG. 1A is a plan view illustrating the photonic crystal surface emitting laser 100 according to the first embodiment
  • FIG. 1B is a cross-sectional view along line AA in FIG. 1A
  • the XY plane in the figure is the direction (in-plane direction) in which the surface of the semiconductor layer included in the photonic crystal surface emitting laser 100 extends.
  • the shape of the photonic crystal surface emitting laser 100 in the XY plane is rectangular.
  • the Z-axis direction is the stacking direction of the semiconductor layers, and is the direction in which light is emitted.
  • the X-axis direction, Y-axis direction and Z-axis direction are orthogonal to each other.
  • the drawings in this specification are schematic diagrams, and the dimensions, the number of holes, etc. can be changed from those in the drawings.
  • the photonic crystal surface emitting laser 100 has a light emitting region 30 and a current confinement region 32.
  • the light emitting region 30 is, for example, a circular region in the XY plane and is located in the center of the photonic crystal surface emitting laser 100.
  • a current confinement region 32 surrounds the light emitting region 30 all around.
  • the light emitting region 30 and the current confinement region 32 are regions from the upper end to the lower end of the photonic crystal surface emitting laser 100 in the Z-axis direction.
  • the substrate 10 first semiconductor layer
  • the photonic crystal layer 12 the clad layer 14 (ninth semiconductor layer), the active layer 16, the clad layer 18, the clad layer 22, and a contact layer 24 (eighth semiconductor layer) are laminated in this order.
  • the cladding layer 18 and the cladding layer 22 are different layers and are formed in separate processes as described later. Both the clad layer 18 and the clad layer 22 are p-type semiconductor layers and correspond to the second semiconductor layer.
  • the boundary between clad layer 18 and clad layer 22 is indicated by a dashed line in FIG. 1B.
  • the contact layer 24 is circular in the XY plane and covers the entire light emitting region 30 .
  • an electrode 28 first electrode is provided on the upper surface of the contact layer 24 .
  • the substrate 10 In the current confinement region 32, the substrate 10, the photonic crystal layer 12, the clad layer 14, the active layer 16, the clad layer 18 (third semiconductor layer), the buried layer 20 (fourth semiconductor layer) and the clad layer 22 (fourth semiconductor layer). 5 semiconductor layers) are laminated in this order.
  • Contact layer 24 is not provided in current confinement region 32 .
  • the insulating film 21 is provided on the upper surface of the clad layer 22 and covers the entire current confinement region 32 as shown in FIG. 1A.
  • the electrode 25 (second electrode) is provided on the bottom surface of the substrate 10 and spreads over the light emitting region 30 and the current confinement region 32 .
  • pads 26 and wirings 27 are provided on the top surface of the insulating film 21 .
  • the electrodes 28 and pads 26 are electrically connected by wiring 27 .
  • the electrodes 28 are made of metal, for example a laminate of titanium, platinum and gold (Ti/Pt/Au).
  • the wiring 27 and the pads 26 are made of metal such as Au.
  • the electrode 25 is made of metal such as an alloy of gold, germanium and Ni (AuGeNi).
  • the shape of the electrode 28 is a ring in the XY plane. A portion surrounded by the electrode 28 is not provided with a structure that blocks the emitted light. Those made of a material transparent to emitted light may be provided. A portion of the light emitting region 30 surrounded by the electrode 28 becomes an aperture 34 . Light is emitted from the aperture 34 in the Z-axis direction.
  • a diameter D1 of the light emitting region 30 is, for example, 15 ⁇ m.
  • a diameter D3 of the aperture 34 is, for example, 10 ⁇ m.
  • a diameter D2 of the pad 26 is, for example, 50 ⁇ m.
  • the side length L1 in the X-axis direction of the photonic crystal surface emitting laser 100 is, for example, 500 ⁇ m.
  • the length of the side in the Y-axis direction may be equal to, for example, the length L1 of the side in the X-axis direction, or may be different from L1.
  • the substrate 10 is a semiconductor substrate made of, for example, n-type indium phosphide (n-InP).
  • the cladding layer 14 and the buried layer 20 are made of n-InP, for example.
  • the clad layer 14 has a thickness of 150 nm, for example.
  • the thickness of the embedded layer 20 is, for example, 500 nm.
  • the clad layers 18 and 22 are made of p-InP, for example.
  • the thickness of the clad layer 18 from the active layer 16 to the buried layer 2 is, for example, 300 nm.
  • the thickness of the clad layer 22 in the light emitting region 30 is, for example, 3 ⁇ m.
  • the contact layer 24 is made of, for example, 300 nm thick p-type indium gallium arsenide (p-InGaAs).
  • p-InGaAs p-type indium gallium arsenide
  • silicon (Si) is used as an n-type dopant.
  • Zinc (Zn), for example, is used as a p-type dopant.
  • the active layer 16 includes, for example, a plurality of well layers and barrier layers, and has a multiple quantum well structure (MQW: Multi Quantum Well).
  • the well layers and barrier layers are made of, for example, undoped gallium indium arsenide phosphide (i-GaInAsP).
  • the well layers and barrier layers are formed of a mixed crystal system that can be lattice-matched to InP, and are formed of undoped indium aluminum gallium arsenide (i-InAlGaAs), for example.
  • the active layer 16 has spacer layers (not shown) between the clad layer 14 and the clad layer 18, respectively.
  • the thickness of the active layer 16 including the spacer layer is, for example, 200 nm. A spacer layer may not be provided.
  • the photonic crystal layer 12 has a base material 12a (first region) and a plurality of holes 13 (second region).
  • the base material 12a is made of n-type indium gallium arsenide phosphide (n-InGaAsP) with a thickness of 300 nm, for example.
  • the bandgap wavelength of the photonic crystal layer 12 is, for example, 1.1 ⁇ m, which is smaller than the oscillation wavelength of light.
  • a plurality of holes 13 are provided in the base material 12a and are periodically arranged in the X-axis direction and the Y-axis direction.
  • a distance L2 between two adjacent holes 13 is, for example, 400 nm.
  • the diameter D4 of the holes 13 is, for example, 100 nm.
  • the depth D5 of the holes 13 shown in FIG. 1B is, for example, 100 nm or more and 2000 nm or less.
  • the holes 13 extend from the bottom surface of the cladding layer 14 to the bottom surface of the photonic crystal layer 12 in the Z-axis direction.
  • the inside of the hole 13 is hollow and filled with gas.
  • the refractive index of InGaAsP, which is the base material of the photonic crystal layer 12, and the refractive index of the holes 13 are different. That is, the refractive index of the photonic crystal layer 12 changes periodically within the XY plane. Light is reflected and refracted within the plane of the photonic crystal layer 12 and oscillates at a wavelength corresponding to the arrangement of the holes 13 .
  • the substrate 10, the photonic crystal layer 12 and the cladding layer 14 are n-type semiconductor layers and are located below the active layer 16 in the Z-axis direction.
  • Cladding layers 18 and 22 are p-type semiconductor layers and are located on active layer 16 .
  • the light emitting region 30 has a pin (positive-intrinsic-negative) structure in the Z-axis direction. Since the light-emitting region 30 has a pin structure, current tends to flow in the Z-axis direction. Light is generated by passing a current through the light emitting region 30 and injecting carriers into the active layer 16 .
  • the size of the spot diameter of light emitted from the photonic crystal surface emitting laser 100 depends on the diameter of the light emitting region 30 .
  • the substrate 10 , the photonic crystal layer 12 and the cladding layer 14 are n-type semiconductor layers and are located below the active layer 16 .
  • a p-type clad layer 18, an n-type buried layer 20, and a p-type clad layer 22 are laminated in this order on the active layer 16.
  • the thyristor 23 is formed by alternately stacking n-type layers and p-type layers along the Z-axis direction. Due to the presence of the thyristor 23 , current is less likely to flow in the current confinement region 32 than in the light emitting region 30 .
  • the photonic crystal layer 12 is provided with a plurality of holes 13, light is reflected and diffracted within the XY plane. Light of a specific wavelength such as 1.3 ⁇ m is amplified corresponding to the period of the plurality of holes 13 . Since the electrode 25 functions as a mirror that reflects light, the light propagating downward in FIG. 1B is not emitted from the bottom surface, but is reflected and propagates upward. A portion of the light emitting region 30 surrounded by the electrode 28 functions as an aperture 34 . Light is emitted from the inside of the aperture 34 to the outside (upward) of the photonic crystal surface emitting laser 100 . By repeatedly turning the current on and off, the intensity of the light can be modulated. The modulation frequency is several tens of GHz such as 25 GHz and 50 GHz.
  • the thyristor 23 is formed in the current confinement region 32, it is difficult for current to flow.
  • the light emitting region 30 has a pin structure in the Z-axis direction, current flows easily.
  • a current can be selectively input to the light emitting region 30 to suppress leakage of current to the current confinement region 32 . By suppressing leakage, it is possible to improve the characteristics of the photonic crystal surface emitting laser 100 .
  • FIG. 2A, 3A, 4A, 5A, 6A, 7A, 8A, 9A, 10A, 11A, and 12A are plan views illustrating the method of manufacturing the photonic crystal surface emitting laser 100.
  • FIG. be. 2B, 3B, 4B, 5B, 6B, 7B, 8B, 9B, 10B, 11B, and 12B are cross-sectional views along line AA in corresponding plan views. .
  • the photonic crystal layer 12 is epitaxially grown on the upper surface of the substrate 10 by, for example, metal-organic vapor phase epitaxy (MOVPE). Voids 13 are not formed in this step.
  • MOVPE metal-organic vapor phase epitaxy
  • an insulating film 40 of silicon oxide (SiO 2 ) is formed on the upper surface of the photonic crystal layer 12 by plasma CVD (Chemical Vapor Deposition), for example.
  • a photoresist is applied to the upper surface of the insulating film 40, and patterning is performed by lithography using an electron beam or the like.
  • the resist pattern is transferred to the insulating film 40 by dry etching or the like.
  • the transferred pattern corresponds to the plurality of holes 13 . Dry etching is performed using the insulating film 40 as a mask to form a plurality of holes 13 in the photonic crystal layer 12 .
  • the arrangement of the plurality of holes 13 can be adjusted according to the wavelength of light.
  • an arrangement corresponding to an oscillation wavelength of 1.3 ⁇ m is used.
  • a gas capable of processing InP and InGaAsP such as (CH 3 ), silicon tetrachloride (SiCl 4 ), chlorine (Cl 2 ), hydrogen iodide (HI), or the like, is used.
  • the insulating film 40 is removed.
  • the cladding layer 14, the active layer 16 and the cladding layer 18a are crystal-grown on the upper surface of the photonic crystal layer 12 in this order.
  • the cladding layer 14 is, for example, an n-InP layer with a thickness of 150 nm. By providing the cladding layer 14 on the holes 13, the holes 13 become closed spaces that do not communicate with the outside space.
  • the upper surface of the cladding layer 14 is flat.
  • An active layer 16 and a clad layer 18a are epitaxially grown on the upper surface of the clad layer 14. As shown in FIG.
  • the cladding layer 18a is, for example, a p-InP layer with a thickness of 200 nm.
  • an insulating film 42 is formed on the upper surface of the cladding layer 18a by, for example, plasma CVD, and processed into a circle with a diameter of 15 ⁇ m by photolithography and dry etching.
  • the insulating film 42 is, for example, a SiO 2 film with a thickness of 300 nm, and is located in the central portion of the upper surface of the clad layer 18a. The portion covered with the insulating film 42 becomes the light emitting region 30 , and the portion outside the insulating film 42 becomes the current confinement region 32 .
  • insulating film 42 functions as a selective growth mask.
  • the cladding layer 18b and the buried layer 20 are epitaxially grown in order on the portion of the upper surface of the cladding layer 18a that is not covered with the insulating film 42.
  • the clad layer 18b is, for example, a p-InP layer with a thickness of 300 nm, and forms the clad layer 18 together with the clad layer 18a.
  • the cladding layer 18b and the buried layer 20 do not grow on the portion of the upper surface of the cladding layer 18a covered with the insulating film 42 .
  • the insulating film 42 is removed as shown in FIGS. 7A and 7B.
  • the top surface of the clad layer 18 is exposed in the light emitting region 30 .
  • the clad layer 22 is epitaxially grown on the upper surface of the clad layer 18 in the light emitting region 30 and the upper surface of the buried layer 20 in the current confinement region 32 by, for example, the MOPVE method.
  • the step between the clad layer 18 and the buried layer 20 is filled with the clad layer 22, and the upper surface of the clad layer 22 becomes a flat surface.
  • n-type substrate 10 In current confinement region 32 , n-type substrate 10 , n-type photonic crystal layer 12 , n-type clad layer 14 , p-type clad layer 18 , n-type buried layer 20 , and p-type clad layer 22 are stacked to form the thyristor 23 .
  • an n-type substrate 10, an n-type photonic crystal layer 12, an n-type clad layer 14, an MQW structure active layer 16, a p-type clad layer 18 and a p-type clad layer 22 are laminated. to form a pin structure.
  • the contact layer 24 is epitaxially grown on the upper surface of the clad layer 22 by, for example, MOVPE method.
  • a resist pattern (not shown) is formed by photolithography, and wet etching is performed to remove the contact layer 24 from the current confinement region 32 .
  • a circular contact layer 24 remains in the light emitting region 30 .
  • the insulating film 21 is formed by plasma CVD, for example, and the insulating film 21 is removed from the contact layer 24 by etching or the like.
  • the contact layer 24 is exposed in the light emitting region 30 .
  • the insulating film 21 remains in the current confinement region 32 .
  • an electrode 28 is formed on the upper surface of the contact layer 24 by, for example, vacuum deposition and lift-off.
  • the electrode 28 has an annular shape, and the contact layer 24 is exposed in a portion surrounded by the electrode 28 .
  • the exposed portion of the contact layer 24 becomes the aperture 34 .
  • pads 26, wirings 27 and electrodes 25 are formed by vacuum deposition, lift-off, and the like. Specifically, after polishing the lower surface of the substrate 10 to a mirror finish, the electrode 25 is provided on the entire lower surface. A pad 26 and a wiring 27 are provided on the upper surface of the insulating film 21 . The photonic crystal surface emitting laser 100 is formed through the above steps.
  • FIG. 13 is a cross-sectional view illustrating a photonic crystal surface emitting laser 100R according to a comparative example.
  • a clad layer 18 is provided on the active layer 16, and a contact layer 24 and an insulating film 21 are provided on the upper surface of the clad layer 18.
  • Buried layer 20 and clad layer 22 are not provided and no thyristor is formed.
  • the n-type layers (substrate 10, photonic crystal layer 12 and cladding layer 14), active layer 16, and p-type cladding layer 18 form a pin structure in the entire photonic crystal surface emitting laser 100R. to form
  • the current diffuses in the XY plane in the cladding layer 18 and leaks outside the light emitting region 30 .
  • Such leakage current is less likely to contribute to the generation of light extracted from aperture 34 .
  • Leakage of current may cause deterioration of characteristics such as deterioration of threshold current and reduction of optical output.
  • the photonic crystal surface emitting laser 100R is miniaturized, the influence of the leak current increases.
  • the diameter of the light emitting region 30 is, for example, 10 ⁇ m to 20 ⁇ m.
  • the n-type substrate 10, the n-type photonic crystal layer 12 and the n-type cladding layer 14 are stacked under the active layer 16 in the light emitting region 30.
  • FIG. P-type clad layers 18 and 22 are laminated on the active layer 16 . Since the light emitting region 30 has a pin structure in the Z-axis direction, current can be injected into the active layer 16 .
  • n-type substrate 10, n-type photonic crystal layer 12, n-type clad layer 14, p-type clad layer 18, n-type buried layer 20, and p-type clad layer. 22 are stacked in order.
  • N-type layers and p-type layers are alternately stacked in the Z-axis direction, and a thyristor 23 is formed in the current confinement region 32 .
  • Current is less likely to flow through the current confinement region 32 having the thyristor 23 than through the light emitting region 30 . Leakage of current from the light emitting region 30 to the current confinement region 32 is suppressed, and the current flows intensively in the light emitting region 30 .
  • the characteristics of the photonic crystal surface emitting laser 100 can be improved.
  • the threshold current is 12mA.
  • the optical output is 1.5 mW when a current of 30 mA is input.
  • the threshold current is 3 mA, which is lower than the comparative example.
  • the optical output when a current of 30 mA is input is 4 mW, which is higher than that of the comparative example.
  • characteristics can be improved, such as improved threshold current and improved optical output.
  • the diameters D1 and D3 By setting the diameters D1 and D3 to the above values and suppressing current leakage, it is possible to reduce the spot diameter of the emitted light and realize the photonic crystal surface emitting laser 100 with high efficiency.
  • light By reducing the diameter of the light emitting region 30, light can be modulated at frequencies of 10 GHz and above, such as 25 GHz and 50 GHz.
  • a p-type layer, an undoped layer (i), and an n-type layer are arranged in the light emitting region 30 from the upper side to the lower side in the Z-axis direction in FIG. 1B.
  • layers are stacked in the order of pnpn.
  • the order of p-type layers and n-type layers may be reversed.
  • a semiconductor layer included in the photonic crystal surface emitting laser 100 may be formed of a compound semiconductor such as a GaAs semiconductor other than the above.
  • the active layer 16 is provided in the light emitting region 30 and the current confinement region 32. As shown in FIG. 4B, since the active layer 16 is laminated on both regions at the same time, the process is simplified and the cost is reduced.
  • the current confinement region 32 preferably surrounds the light emitting region 30, and particularly preferably completely surrounds the entire periphery of the light emitting region 30. As shown in FIG. Current leakage in all directions from the light emitting region 30 can be suppressed in the XY plane. characteristics can be effectively improved.
  • the contact layer 24 is provided in the light emitting region 30 on the top surface of the clad layer 22 .
  • the contact layer 24 is not provided in the current confinement region 32, and the upper surface of the current confinement region 32 is exposed. Since the contact layer 24 has a lower resistance than other semiconductor layers, an electric field is applied to the entire contact layer 24 . If the contact layer 24 is provided over the entire upper surface of the cladding layer 22, an electric field is applied not only to the light emitting region 30 but also to the current confinement region 32, increasing the parasitic capacitance. Parasitic capacitance can be reduced by not providing the contact layer 24 in the current confinement region 32 as in FIG. 1B. Advantageous for high-speed modulation.
  • the contact layer 24 may be provided in part of the current confinement region 32, but preferably at least part of the current confinement region 32 is exposed from the contact layer 24 in order to reduce parasitic capacitance.
  • the contact layer 24 preferably covers the entire light emitting region 30 to reduce electrical resistance.
  • the light emitting region 30 is circular in the XY plane, and the electrode 28 is annular.
  • the shape of the light emitting region 30 in the XY plane may be circular, elliptical, or polygonal.
  • the electrode 28 may have an elliptical or elliptical outer shape, as long as it is ring-shaped. A portion surrounded by the electrode 28 becomes an aperture 34, and light can be emitted without loss due to the electrode 28.
  • the electrode 28 only needs to be in contact with part of the contact layer 24 .
  • the dopant concentration of the contact layer 24 is higher than that of other semiconductor layers, and the contact layer 24 has high conductivity.
  • the current flows through the contact layer 24 and is input to the active layer 16 .
  • the interface between substrate 10 and electrode 25 functions as a mirror. Light loss is suppressed by reflecting upward the light propagating downward in the Z-axis direction.
  • An aperture may be formed on the bottom surface of the substrate 10 to emit light from the bottom surface.
  • the electrode 25 is ring-shaped, and a portion surrounded by the electrode 25 serves as an aperture. In order to reflect light downward, it is preferable that the interface between the electrode 28 and the contact layer 24 has a high light reflectance.
  • the photonic crystal layer 12 is an n-type layer and is provided between the active layer 16 and the substrate 10 .
  • Substrate 10, photonic crystal layer 12 and cladding layer 14 become part of pin structure and thyristor 23 as n-type layers.
  • the plurality of holes 13 extend inside the photonic crystal layer 12 .
  • the ends of the holes 13 on the upper side in the Z-axis direction are filled with the clad layer 14 .
  • the flat surface of the cladding layer 14 is arranged over the holes 13 .
  • the active layer 16 is crystal-grown on the upper surface of the cladding layer 14, and the cladding layers 18 and 22, the buried layer 20, and the contact layer 24 are grown on the active layer 16.
  • a semiconductor layer having high crystallinity can be grown while suppressing the formation of depressions and the like.
  • the photonic crystal layer 12 is a p-type layer and may be provided between the active layer 16 and the cladding layer 18 .
  • Photonic crystal layer 12 and cladding layer 18 become part of pin structure and thyristor 23 as p-type layers.
  • the photonic crystal layer 12 may have a region with a refractive index different from that of the base material.
  • the photonic crystal layer 12 may have a base material semiconductor (such as InGaAsP) and a semiconductor region different from the base material.
  • FIG. 14 is a cross-sectional view illustrating a photonic crystal surface emitting laser 200 according to the second embodiment. Description of the same configuration as in the first embodiment is omitted. The plan view is the same as FIG. 1A.
  • the active layer 16 is not provided between the clad layer 14 and the clad layer 18 of the current confinement region 32, but the passive layer 50 (seventh semiconductor layer) is provided.
  • the passive layer 50 is adjacent to the active layer 16 in the XY plane and surrounds the entire perimeter of the active layer 16 .
  • the passive layer 50 is made of a mixed crystal semiconductor such as InGaAsP and has no optical gain.
  • the thickness of the passive layer 50 may be equal to or different from the thickness of the active layer 16, for example.
  • the equivalent refractive index of passive layer 50 may be equal to or different from that of active layer 16, for example. For example, it is acceptable if there is no adverse optical effect such as a decrease in reflectance.
  • the PL (Photoluminescence) wavelength of the passive layer 50 is 50 nm or more smaller than the wavelength at which the gain of the active layer 16 peaks. Therefore, the passive layer 50 is less likely to absorb light.
  • FIGS. 3A to 5B are plan views illustrating the method of manufacturing the photonic crystal surface emitting laser 200.
  • FIG. 15B and 16B are cross-sectional views along line AA in corresponding plan views. The steps shown in FIGS. 3A to 5B are also common to the second embodiment.
  • an insulating film 42 is provided in the central portion of the upper surface of the cladding layer 18a.
  • the insulating film 42 as a mask, for example, dry etching and wet etching are performed to remove portions of the cladding layer 18a and the active layer 16 that are not covered with the insulating film 42 .
  • the portion of the upper surface of the cladding layer 14 that is included in the current confinement region 32 is exposed.
  • the portion covered with the insulating film 42 is not etched.
  • the passive layer 50, the cladding layer 18c, and the buried layer 20 are epitaxially grown on the upper surface of the cladding layer 14 in this order by, for example, the MOVPE method.
  • a passive layer 50 surrounds the active layer 16 .
  • the clad layer 18 c forms the clad layer 18 together with the clad layer 18 a remaining in the light emitting region 30 .
  • the subsequent steps are the same as those shown in FIGS. 7A to 12B.
  • the pin structure including the active layer 16 is formed in the light emitting region 30, current can be injected into the active layer 16.
  • a passive layer 50 is provided in the current confinement region 32 of the second embodiment. Therefore, the light reflectance of the current confinement region 32 is higher than in the first embodiment, and the characteristics can be improved.
  • the effective light loss outside the aperture 34 (current confinement region 32) of the first embodiment is 240 cm ⁇ 1 and the light reflectance is about 86%.
  • the current confinement region 32 of the second embodiment has an effective optical loss of 15 cm ⁇ 1 and a reflectance of 97%. Light loss can be suppressed by reflecting most of the light incident on the current confinement region 32 from the light emitting region 30 to the light emitting region 30 .
  • the threshold current can be reduced to 1.5mA. A light output of 7 mW is obtained when a current of 30 mA is input. As can be seen, further improvements in threshold current and light output are possible.
  • FIG. 17A is a plan view illustrating a photonic crystal surface emitting laser 300 according to the third embodiment
  • FIG. 17B is a cross-sectional view along line AA in FIG. 17A. Descriptions of the same configuration as in the first embodiment and the same configuration as in the second embodiment will be omitted.
  • the active layer 16 and the clad layer 18 are laminated in order on the upper surface of the clad layer 14.
  • a contact layer 24 is provided on the upper surface of the clad layer 18 .
  • a passive layer 50 and a clad layer 18 are laminated in this order on the upper surface of the clad layer 14 in the current confinement region 32 .
  • An insulating film 21 is provided on the upper surface of the clad layer 18 .
  • the cladding layer 18 is made of InP with a thickness of approximately 3.2 ⁇ m, for example. Buried layer 20 and clad layer 22 are not provided. A thyristor is not formed in the current confinement region 32 .
  • region 18d second semiconductor layer
  • region 18e sixth semiconductor layer
  • region 18e surrounds the entire perimeter of region 18d.
  • region 18d has p-type conductivity.
  • a region 18e is a region insulated by ion implantation.
  • FIG. 18A to 19 are cross-sectional views illustrating a method of manufacturing the photonic crystal surface emitting laser 300.
  • FIG. 2A to 5B of the first embodiment and the steps shown in FIGS. 15A and 15B of the second embodiment are also performed in the third embodiment.
  • the cladding layer 18c is epitaxially grown on the upper surface of the passive layer 50. As shown in FIG. Buried layer 20 is not provided. As shown in FIG. 18B, the insulating film 42 used as a selective growth mask is removed. The clad layer 18 is formed by growing a p-InP layer on the clad layer 18c.
  • the contact layer 24 is epitaxially grown on the upper surface of the cladding layer 18 .
  • Etching is performed using the insulating film 46 as a mask to shape the contact layer 24 into a circular shape.
  • hydrogen ions protons, H +
  • a portion of the cladding layer 18 that is not covered with the insulating film 46 is insulated by injecting protons.
  • the insulated portion is the region 18e.
  • Protons are not injected into the portion covered with the insulating film 46 . Therefore, contact layer 24 still has p-type conductivity.
  • a portion of the clad layer 18 under the insulating film 46 becomes a region 18d and has p-type conductivity. Since the active layer 16 is also protected by the insulating film 46, protons are not injected.
  • the depth of proton implantation is about the same as the thickness of the clad layer 18.
  • No protons are injected into the layers below cladding layer 18 , ie, passive layer 50 , cladding layer 14 , photonic crystal layer 12 and substrate 10 .
  • Cladding layer 14, photonic crystal layer 12 and substrate 10 maintain n-type conductivity.
  • the steps after proton injection are the same as in the first embodiment.
  • the region 18e of the cladding layer 18 is a region insulated by proton injection, it is difficult for current to flow through the current confinement region 32.
  • FIG. Current leakage from the light emitting region 30 to the current confinement region 32 can be suppressed, and the characteristics of the photonic crystal surface emitting laser 300 can be improved. Since the passive layer 50 is adjacent to the active layer 16, the light reflectance of the current confinement region 32 is increased, and light loss is suppressed.
  • the depth of proton implantation is preferably about the same as the thickness of the clad layer 18, for example.
  • a region 18e in the current confinement region 32 of the cladding layer 18 can be insulated over the entire depth direction. Current leakage can be effectively suppressed.
  • protons are not injected into the cladding layer 14 . Ions other than protons may be implanted for insulation.
  • substrate first semiconductor layer
  • photonic crystal layer 12a base material (first region) 13 vacancies (second region) 14 clad layer (ninth semiconductor layer) 18 clad layer (second semiconductor layer, third semiconductor layer) 18a, 18b, 18c clad layer 22 clad layer (second semiconductor layer, fifth semiconductor layer) 16 active layer 18d region (second semiconductor layer) 18e region (sixth semiconductor layer) 20 embedded layer (fourth semiconductor layer) 21, 40, 42, 46 insulating film 23 thyristor 24 contact layer (eighth semiconductor layer) 25, 28 electrode 26 pad 27 wiring 30 light emitting region 32 current confinement region 34 aperture 50 passive layer (seventh semiconductor layer) 100, 100R, 200, 300 Photonic crystal surface emitting laser

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

面内方向とは交差する方向に光を出射する発光領域と、前記面内方向において前記発光領域に隣接し、前記発光領域よりも電流が流れにくい電流狭窄領域と、を具備し、前記発光領域および前記電流狭窄領域はフォトニック結晶層を有し、前記フォトニック結晶層は、第１領域と、前記第１領域内において前記面内方向に周期的に配置された第２領域と、を有し、前記第２領域の屈折率は前記第１領域の屈折率とは異なり、前記発光領域は、第１の導電型を有する第１半導体層と、光学利得を有する活性層と、第２の導電型を有する第２半導体層と、を有し、前記光の出射方向において前記第１半導体層、前記活性層および前記第２半導体層は順に積層されているフォトニック結晶面発光レーザ。　

Description

フォトニック結晶面発光レーザおよびその製造方法
　本開示はフォトニック結晶面発光レーザおよびその製造方法に関するものである。
　フォトニック結晶と、光学利得を有する活性層とを積層したフォトニック結晶面発光レーザ（ＰＣＳＥＬ：Ｐｈｏｔｏｎｉｃ－ｃｒｙｓｔａｌ　Ｓｕｒｆａｃｅ　Ｅｍｉｔｔｉｎｇ　Ｌａｓｅｒ）が利用されている（例えば特許文献１）。フォトニック結晶は回折格子として機能し、光を反射および回折させる。フォトニック結晶の反射波長において光が発振し、光は面の法線方向に出射される。共振器が平面内に展開するため、ＰＣＳＥＬは端面発光レーザに比べ、単一モード動作および高出力化に優れている。
特開２００７－２５８２６２号公報
　本開示に係るフォトニック結晶面発光レーザは、面内方向とは交差する方向に光を出射する発光領域と、前記面内方向において前記発光領域に隣接し、前記発光領域よりも電流が流れにくい電流狭窄領域と、を具備し、前記発光領域および前記電流狭窄領域はフォトニック結晶層を有し、前記フォトニック結晶層は、第１領域と、前記第１領域内において前記面内方向に周期的に配置された第２領域と、を有し、前記第２領域の屈折率は前記第１領域の屈折率とは異なり、前記発光領域は、第１の導電型を有する第１半導体層と、光学利得を有する活性層と、第２の導電型を有する第２半導体層と、を有し、前記光の出射方向において前記第１半導体層、前記活性層および前記第２半導体層は順に積層されている。
　本開示に係るフォトニック結晶面発光レーザの製造方法は、面内方向とは交差する方向に光を出射する発光領域を形成する工程と、前記面内方向において前記発光領域に隣接し、前記発光領域よりも電流が流れにくい電流狭窄領域を形成する工程と、を有し、前記発光領域を形成する工程および前記電流狭窄領域を形成する工程は、フォトニック結晶層を設ける工程を含み、前記フォトニック結晶層は、第１領域と、前記第１領域の前記面内方向に周期的に配置された第２領域と、を有し、前記第２領域の屈折率は前記第１領域の屈折率とは異なり、前記発光領域を形成する工程は、第１の導電型を有する第１半導体層と、光学利得を有する活性層と、第２の導電型を有する第２半導体層と、を順に積層する工程を含む。
図１Ａは第１実施形態に係るフォトニック結晶面発光レーザを例示する平面図である。 図１Ｂは図１Ａの線Ａ－Ａに沿った断面図である。 図２Ａはフォトニック結晶面発光レーザの製造方法を例示する平面図である。 図２Ｂは図２Ａの線Ａ－Ａに沿った断面図である。 図３Ａはフォトニック結晶面発光レーザの製造方法を例示する平面図である。 図３Ｂは図３Ａの線Ａ－Ａに沿った断面図である。 図４Ａはフォトニック結晶面発光レーザの製造方法を例示する平面図である。 図４Ｂは図４Ａの線Ａ－Ａに沿った断面図である。 図５Ａはフォトニック結晶面発光レーザの製造方法を例示する平面図である。 図５Ｂは図５Ａの線Ａ－Ａに沿った断面図である。 図６Ａはフォトニック結晶面発光レーザの製造方法を例示する平面図である。 図６Ｂは図６Ａの線Ａ－Ａに沿った断面図である。 図７Ａはフォトニック結晶面発光レーザの製造方法を例示する平面図である。 図７Ｂは図７Ａの線Ａ－Ａに沿った断面図である。 図８Ａはフォトニック結晶面発光レーザの製造方法を例示する平面図である。 図８Ｂは図８Ａの線Ａ－Ａに沿った断面図である。 図９Ａはフォトニック結晶面発光レーザの製造方法を例示する平面図である。 図９Ｂは図９Ａの線Ａ－Ａに沿った断面図である。 図１０Ａはフォトニック結晶面発光レーザの製造方法を例示する平面図である。 図１０Ｂは図１０Ａの線Ａ－Ａに沿った断面図である。 図１１Ａはフォトニック結晶面発光レーザの製造方法を例示する平面図である。 図１１Ｂは図１１Ａの線Ａ－Ａに沿った断面図である。 図１２Ａはフォトニック結晶面発光レーザの製造方法を例示する平面図である。 図１２Ｂは図１２Ａの線Ａ－Ａに沿った断面図である。 図１３は比較例に係るフォトニック結晶面発光レーザを例示する断面図である。 図１４は第２実施形態に係るフォトニック結晶面発光レーザを例示する断面図である。 図１５Ａはフォトニック結晶面発光レーザの製造方法を例示する平面図である。 図１５Ｂは図１５Ａの線Ａ－Ａに沿った断面図である。 図１６Ａはフォトニック結晶面発光レーザの製造方法を例示する平面図である。 図１６Ｂは図１６Ａの線Ａ－Ａに沿った断面図である。 図１７Ａは第３実施形態に係るフォトニック結晶面発光レーザを例示する平面図である。 図１７Ｂは図１７Ａの線Ａ－Ａに沿った断面図である。 図１８Ａはフォトニック結晶面発光レーザの製造方法を例示する断面図である。 図１８Ｂはフォトニック結晶面発光レーザの製造方法を例示する断面図である。 図１９はフォトニック結晶面発光レーザの製造方法を例示する断面図である。
[本開示が解決しようとする課題]
　ＰＣＳＥＬに通電し、活性層にキャリアを注入することで、光を生成する。例えばＰＣＳＥＬの１つの端面から光を出射する。電流は、光を取り出す部分（発光領域）の外側にリークすることがある。電流のリークによってフォトニック結晶面発光レーザの特性が劣化する恐れがある。そこで、特性を改善することが可能なフォトニック結晶面発光レーザおよびその製造方法を提供することを目的とする。
[本開示の効果]
　本開示によれば特性を改善することが可能なフォトニック結晶面発光レーザおよびその製造方法を提供することが可能である。
[本開示の実施形態の説明]
　最初に本開示の実施形態の内容を列記して説明する。
　本開示の一形態は、（１）面内方向とは交差する方向に光を出射する発光領域と、前記面内方向において前記発光領域に隣接し、前記発光領域よりも電流が流れにくい電流狭窄領域と、を具備し、前記発光領域および前記電流狭窄領域はフォトニック結晶層を有し、前記フォトニック結晶層は、第１領域と、前記第１領域内において前記面内方向に周期的に配置された第２領域と、を有し、前記第２領域の屈折率は前記第１領域の屈折率とは異なり、前記発光領域は、第１の導電型を有する第１半導体層と、光学利得を有する活性層と、第２の導電型を有する第２半導体層と、を有し、前記光の出射方向において前記第１半導体層、前記活性層および前記第２半導体層は順に積層されているフォトニック結晶面発光レーザである。発光領域には電流を注入することができる。一方、電流狭窄領域には電流が流れにくいため、発光領域から電流狭窄領域への電流のリークを抑制することができる。電流のリークの抑制によって、フォトニック結晶面発光レーザの特性を改善することができる。
（２）前記電流狭窄領域は、前記第１半導体層と、前記第２の導電型を有する第３半導体層と、前記第１の導電型を有する第４半導体層と、前記第２の導電型を有する第５半導体層と、を有し、前記第１半導体層と、前記第３半導体層と、前記第４半導体層と、前記第５半導体層とは、前記光の出射方向において順に積層され、サイリスタを形成してもよい。電流狭窄層にサイリスタが形成されることで、電流が流れにくくなる。発光領域から電流狭窄領域への電流のリークを抑制することができる。
（３）前記電流狭窄領域は第６半導体層を有し、前記第６半導体層は絶縁化されていてもよい。電流狭窄領域が絶縁化された第６半導体層を有することで、電流狭窄層に電流が流れにくくなる。発光領域から電流狭窄領域への電流のリークを抑制することができる。
（４）前記活性層は前記発光領域および前記電流狭窄領域に設けられてもよい。製造工程を簡略化することができる。
（５）前記電流狭窄領域は第７半導体層を有し、前記第７半導体層は、前記面内方向において前記活性層に隣接し、前記光のエネルギーよりも大きなバンドギャップを有してもよい。電流狭窄領域の光に対する反射率が高くなる。光を発光領域に反射することで、光の損失を抑制することができる。
（６）前記面内方向において、前記電流狭窄領域は前記発光領域の周囲全体を囲んでもよい。発光領域から全方位への電流のリークを抑制することができる。
（７）前記発光領域において、前記第２半導体層の上に積層され、前記第２の導電型を有する第８半導体層を具備し、前記電流狭窄領域の少なくとも一部は前記第８半導体層から露出してもよい。第８半導体層を通じて発光領域に電流を注入することができる。電流狭窄領域の少なくとも一部に第８半導体層が設けられないことで、寄生容量を低減することができる。
（８）前記第８半導体層の上面であって前記発光領域に設けられた第１電極と、前記基板の前記第１半導体層が設けられる側とは反対側の面に設けられた第２電極と、を具備し、前記面内方向において前記第１電極はリング状であり、前記発光領域のうち前記第１電極に囲まれた部分において前記第８半導体層が露出してもよい。第１電極と第２電極とを用いて発光領域に電流を注入することができる。発光領域のうち第１電極に囲まれた部分から光を出射することができる。
（９）前記第１半導体層と、前記フォトニック結晶層と、前記活性層と、前記第２半導体層とは順に積層され、前記フォトニック結晶層と前記活性層との間に設けられ、前記第１の導電型を有する第９半導体層を具備し、前記フォトニック結晶層は前記第１の導電型を有し、前記フォトニック結晶の前記第２領域は空孔であり、前記空孔の前記活性層側の端部は前記第９半導体層に覆われてもよい。活性層は第９半導体層の上に積層されるため、活性層における窪みなどの発生が抑制される。
（１０）面内方向とは交差する方向に光を出射する発光領域を形成する工程と、前記面内方向において前記発光領域に隣接し、前記発光領域よりも電流が流れにくい電流狭窄領域を形成する工程と、を有し、前記発光領域を形成する工程および前記電流狭窄領域を形成する工程は、フォトニック結晶層を設ける工程を含み、前記フォトニック結晶層は、第１領域と、前記第１領域の前記面内方向に周期的に配置された第２領域と、を有し、前記第２領域の屈折率は前記第１領域の屈折率とは異なり、前記発光領域を形成する工程は、第１の導電型を有する第１半導体層と、光学利得を有する活性層と、第２の導電型を有する第２半導体層と、を順に積層する工程を含むフォトニック結晶面発光レーザの製造方法である。発光領域には電流を注入することができる。一方、電流狭窄領域には電流が流れにくいため、発光領域から電流狭窄領域への電流のリークを抑制することができる。電流のリークの抑制によって、フォトニック結晶面発光レーザの特性を改善することができる。
［本開示の実施形態の詳細］
　本開示の実施形態に係るフォトニック結晶面発光レーザおよびその製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
＜第１実施形態＞
（フォトニック結晶面発光レーザ）
　図１Ａは第１実施形態に係るフォトニック結晶面発光レーザ１００を例示する平面図であり、図１Ｂは図１Ａの線Ａ－Ａに沿った断面図である。図中のＸＹ平面は、フォトニック結晶面発光レーザ１００に含まれる半導体層の面が広がる方向（面内方向）である。フォトニック結晶面発光レーザ１００のＸＹ平面内での形状は矩形である。Ｚ軸方向は半導体層の積層方向であり、光が出射される方向である。Ｘ軸方向、Ｙ軸方向およびＺ軸方向は互いに直交する。本明細書中の図は模式図であり、寸法、および空孔の数などは図中のものから変更可能である。
　図１Ａおよび図１Ｂに示すように、フォトニック結晶面発光レーザ１００は発光領域３０および電流狭窄領域３２を有する。図１Ａに示すように、ＸＹ平面内において、発光領域３０は例えば円形の領域であり、フォトニック結晶面発光レーザ１００の中央に位置する。電流狭窄領域３２は発光領域３０の周囲すべてを囲む。発光領域３０および電流狭窄領域３２はそれぞれ、Ｚ軸方向においてフォトニック結晶面発光レーザ１００の上端から下端までの領域である。
　図１Ｂに示すように、発光領域３０においては、基板１０（第１半導体層）、フォトニック結晶層１２、クラッド層１４（第９半導体層）、活性層１６、クラッド層１８、クラッド層２２、およびコンタクト層２４（第８半導体層）が、この順に積層されている。クラッド層１８とクラッド層２２とは異なる層であり、後述のように別の工程で形成される。クラッド層１８とクラッド層２２とはともにｐ型の半導体層であり、第２半導体層に対応する。クラッド層１８とクラッド層２２との境界は図１Ｂ中に点線で示す。図１Ａに示すように、ＸＹ平面内においてコンタクト層２４は円形であり、発光領域３０の全体を覆う。図１Ｂに示すように、コンタクト層２４の上面には電極２８（第１電極）が設けられている。
　電流狭窄領域３２においては、基板１０、フォトニック結晶層１２、クラッド層１４、活性層１６、クラッド層１８（第３半導体層）、埋込層２０（第４半導体層）およびクラッド層２２（第５半導体層）が、この順に積層されている。コンタクト層２４は電流狭窄領域３２に設けられていない。絶縁膜２１はクラッド層２２の上面に設けられ、図１Ａに示すように電流狭窄領域３２の全体を覆う。図１Ｂに示すように、電極２５（第２電極）は基板１０の下面に設けられ、発光領域３０および電流狭窄領域３２に広がる。
　図１Ａおよび図１Ｂに示すように、絶縁膜２１の上面にパッド２６および配線２７が設けられている。電極２８とパッド２６とは、配線２７によって電気的に接続される。電極２８は例えばチタン、白金および金の積層体（Ｔｉ／Ｐｔ／Ａｕ）など、金属で形成される。配線２７およびパッド２６は例えばＡｕなどの金属で形成される。電極２５は例えば金、ゲルマニウムおよびＮｉの合金（ＡｕＧｅＮｉ）などの金属で形成される。
　ＸＹ平面内において電極２８の形状は円環である。電極２８に囲まれた部分には、出射光を遮る構造物は設けない。出射光に対して透明な材料で形成されたものは設けてもよい。発光領域３０のうち電極２８に囲まれる部分がアパーチャ３４となる。光はアパーチャ３４からＺ軸方向に出射される。発光領域３０の直径Ｄ１は例えば１５μｍである。アパーチャ３４の直径Ｄ３は例えば１０μｍである。パッド２６の直径Ｄ２は例えば５０μｍである。フォトニック結晶面発光レーザ１００のＸ軸方向の辺の長さＬ１は例えば５００μｍである。Ｙ軸方向の辺の長さは例えばＸ軸方向の辺の長さＬ１に等しくてもよいし、Ｌ１とは異なってもよい。
　基板１０は例えばｎ型のインジウムリン（ｎ－ＩｎＰ）で形成された半導体基板である。クラッド層１４および埋込層２０は例えばｎ－ＩｎＰで形成されている。クラッド層１４の厚さは例えば１５０ｎｍである。埋込層２０の厚さは例えば５００ｎｍである。クラッド層１８および２２は例えばｐ－ＩｎＰで形成されている。活性層１６から埋込層２までにおけるクラッド層１８の厚さは例えば３００ｎｍである。発光領域３０におけるクラッド層２２の厚さは例えば３μｍである。コンタクト層２４は例えば厚さ３００ｎｍのｐ型のインジウムガリウム砒素（ｐ－ＩｎＧａＡｓ）で形成されている。ｎ型のドーパントとして例えばシリコン（Ｓｉ）を用いる。ｐ型のドーパントとして例えば亜鉛（Ｚｎ）を用いる。
　活性層１６は例えば複数の井戸層およびバリア層を含み、多重量子井戸構造（ＭＱＷ：Ｍｕｌｔｉ　Ｑｕａｎｔｕｍ　Ｗｅｌｌ）を有する。井戸層およびバリア層は、例えばアンドープのガリウムインジウム砒素リン（ｉ－ＧａＩｎＡｓＰ）で形成されている。基板１０がＩｎＰである場合、井戸層およびバリア層はＩｎＰに格子整合できる混晶系で形成し、例えば、アンドープのインジウムアルミニウムガリウム砒素（ｉ－ＩｎＡｌＧａＡｓ）で形成する。活性層１６は、クラッド層１４との間、およびクラッド層１８との間それぞれに不図示のスペーサ層を有する。スペーサ層も含めた活性層１６の厚さは例えば２００ｎｍである。スペーサ層は設けなくてもよい。
　フォトニック結晶層１２は、母材１２ａ（第１領域）と複数の空孔１３（第２領域）とを有する。母材１２ａは、例えば厚さ３００ｎｍのｎ型インジウムガリウム砒素リン（ｎ－ＩｎＧａＡｓＰ）で形成されている。フォトニック結晶層１２のバンドギャップ波長は例えば１．１μｍであり、光の発振波長よりも小さい。図１Ａに示すように、複数の空孔１３は、母材１２ａ中に設けられ、Ｘ軸方向およびＹ軸方向に周期的に並ぶ。隣り合う２つの空孔１３間の距離Ｌ２は例えば４００ｎｍである。空孔１３の直径Ｄ４は例えば１００ｎｍである。
　図１Ｂに示す空孔１３の深さＤ５は例えば１００ｎｍ以上、２０００ｎｍ以下である。空孔１３は、Ｚ軸方向におけるクラッド層１４の下面から、フォトニック結晶層１２の下面まで延伸する。空孔１３の内側は空洞であり、気体で満たされている。フォトニック結晶層１２の母材であるＩｎＧａＡｓＰの屈折率と、空孔１３の屈折率とは異なる。すなわち、フォトニック結晶層１２の屈折率は、ＸＹ平面内において周期的に変化する。フォトニック結晶層１２の面内において光が反射および屈折され、空孔１３の配置に応じた波長で発振する。
　図１Ｂに示す発光領域３０において、基板１０、フォトニック結晶層１２およびクラッド層１４はｎ型の半導体層であり、Ｚ軸方向において活性層１６の下に位置する。クラッド層１８および２２はｐ型の半導体層であり、活性層１６の上に位置する。発光領域３０はＺ軸方向においてｐ－ｉ－ｎ（ｐｏｓｉｔｉｖｅ－ｉｎｔｒｉｎｓｉｃ－ｎｅｇａｔｉｖｅ）構造が形成されている。発光領域３０はｐ－ｉ－ｎ構造を有するため、Ｚ軸方向に電流が流れやすい。発光領域３０に電流を流し、活性層１６にキャリアを注入することで、光を生成する。フォトニック結晶面発光レーザ１００から出射される光のスポット径の大きさは、発光領域３０の直径に依存する。
　電流狭窄領域３２において、基板１０、フォトニック結晶層１２およびクラッド層１４はｎ型の半導体層であり、活性層１６の下に位置する。活性層１６の上には、ｐ型のクラッド層１８、ｎ型の埋込層２０、およびｐ型のクラッド層２２がこの順に積層されている。すなわち、電流狭窄領域３２では、Ｚ軸方向に沿ってｎ型の層とｐ型の層とが交互に積層されることで、サイリスタ２３が形成される。サイリスタ２３があることにより、発光領域３０に比べて電流狭窄領域３２には電流が流れにくい。
　電極２５および２８を用いて電流を入力することで、発光領域３０にＺ軸方向に電流が流れ、活性層１６にキャリアを注入することができる。キャリアの注入によって活性層１６は光を生成する。
　フォトニック結晶層１２に複数の空孔１３が設けられているため、光はＸＹ平面内において反射および回折する。複数の空孔１３の周期に対応して、例えば１．３μｍなど特定の波長の光が増幅される。電極２５は光を反射させるミラーとして機能するため、図１Ｂの下方向に伝搬する光は下面から出射されず、反射され上方向に伝搬する。発光領域３０のうち電極２８で囲まれた部分はアパーチャ３４として機能する。光はアパーチャ３４の内側から、フォトニック結晶面発光レーザ１００の外側（上方）に出射される。電流のオンとオフを繰り返すことで光の強度を変調することができる。変調の周波数は例えば２５ＧＨｚ、５０ＧＨｚなど数十ＧＨｚである。
　上記のように、電流狭窄領域３２にはサイリスタ２３が形成されているため、電流が流れにくい。一方、発光領域３０はＺ軸方向においてｐ－ｉ－ｎ構造を有するため、電流が流れやすい。電流を発光領域３０に選択的に入力し、電流狭窄領域３２への電流のリークを抑制することができる。リークの抑制により、フォトニック結晶面発光レーザ１００の特性を改善することが可能である。
（製造方法）
　図２Ａ、図３Ａ、図４Ａ、図５Ａ、図６Ａ、図７Ａ、図８Ａ、図９Ａ、図１０Ａ、図１１Ａ、および図１２Ａはフォトニック結晶面発光レーザ１００の製造方法を例示する平面図である。図２Ｂ、図３Ｂ、図４Ｂ、図５Ｂ、図６Ｂ、図７Ｂ、図８Ｂ、図９Ｂ、図１０Ｂ、図１１Ｂ、および図１２Ｂは対応する平面図の線Ａ－Ａに沿った断面図である。
　図２Ａおよび図２Ｂに示すように、例えば有機金属気相成長法（ＭＯＶＰＥ：Ｍｅｔａｌ－ｏｒｇａｎｉｃ　Ｖａｐｏｒ　Ｐｈａｓｅ　Ｅｐｉｔａｘｙ）などにより、基板１０の上面にフォトニック結晶層１２をエピタキシャル成長する。この工程では、空孔１３は形成されない。
　図３Ａおよび図３Ｂに示すように、例えばプラズマＣＶＤ法（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ、化学気相成長法）により、フォトニック結晶層１２の上面に酸化シリコン（ＳｉＯ２）の絶縁膜４０を形成する。絶縁膜４０の上面にフォトレジストを塗布し、電子ビームなどを用いたリソグラフィによりパターニングを行う。ドライエッチングなどによりレジストパターンを絶縁膜４０に転写する。転写されるパターンは複数の空孔１３に対応したものである。絶縁膜４０をマスクとしてドライエッチングを行い、フォトニック結晶層１２に複数の空孔１３を形成する。複数の空孔１３の配置は光の波長などに応じて調整することができる。例えば１．３μｍの発振波長に対応した配置とする。エッチングガスとしては例えば（ＣＨ３）、四塩化ケイ素（ＳｉＣｌ４）、塩素（Ｃｌ２）、ヨウ化水素（ＨＩ）など、ＩｎＰおよびＩｎＧａＡｓＰを加工できるガスを用いる。空孔１３を形成した後、絶縁膜４０は除去する。
　図４Ａおよび図４Ｂに示すように、フォトニック結晶層１２の上面にクラッド層１４、活性層１６およびクラッド層１８ａを順に結晶成長する。クラッド層１４は例えば厚さ１５０ｎｍのｎ－ＩｎＰ層である。クラッド層１４が空孔１３の上に設けられることで、空孔１３は外の空間と連通しない、閉じられた空間となる。クラッド層１４の上面は平坦である。クラッド層１４の上面に活性層１６、およびクラッド層１８ａをエピタキシャル成長する。クラッド層１８ａは例えば厚さ２００ｎｍのｐ－ＩｎＰ層である。
　図５Ａおよび図５Ｂに示すように、例えばプラズマＣＶＤ法などにより、クラッド層１８ａの上面に絶縁膜４２を形成し、フォトリソグラフィおよびドライエッチングなどにより、直径１５μｍの円形に加工する。絶縁膜４２は、例えば厚さ３００ｎｍのＳｉＯ２膜であり、クラッド層１８ａの上面のうち中央部に位置する。絶縁膜４２に覆われる部分は発光領域３０になり、絶縁膜４２の外側の部分は電流狭窄領域３２になる。図６Ａおよび図６Ｂにおいて説明するように、絶縁膜４２は選択成長マスクとして機能する。
　図６Ａおよび図６Ｂに示すように、クラッド層１８ａの上面のうち絶縁膜４２に覆われていない部分に、クラッド層１８ｂおよび埋込層２０を順にエピタキシャル成長する。クラッド層１８ｂは例えば厚さ３００ｎｍのｐ－ＩｎＰ層であり、クラッド層１８ａとともにクラッド層１８を形成する。クラッド層１８ａの上面のうち絶縁膜４２に覆われた部分に、クラッド層１８ｂおよび埋込層２０は成長しない。
　図７Ａおよび図７Ｂに示すように、絶縁膜４２を除去する。発光領域３０においてクラッド層１８の上面が露出する。
　図８Ａおよび図８Ｂに示すように、例えばＭＯＰＶＥ法などにより、発光領域３０のクラッド層１８の上面、および電流狭窄領域３２の埋込層２０の上面に、クラッド層２２をエピタキシャル成長する。図８Ｂに示すように、クラッド層１８と埋込層２０との間の段差はクラッド層２２によって埋め込まれ、クラッド層２２の上面は平坦な面となる。電流狭窄領域３２において、ｎ型の基板１０、ｎ型のフォトニック結晶層１２およびｎ型のクラッド層１４、ｐ型のクラッド層１８、ｎ型の埋込層２０、およびｐ型のクラッド層２２が積層され、サイリスタ２３を形成する。発光領域３０においては、ｎ型の基板１０、ｎ型のフォトニック結晶層１２およびｎ型のクラッド層１４、ＭＱＷ構造の活性層１６、ｐ型のクラッド層１８およびｐ型のクラッド層２２が積層され、ｐ－ｉ－ｎ構造が形成される。
　図９Ａおよび図９Ｂに示すように、例えばＭＯＶＰＥ法などにより、クラッド層２２の上面にコンタクト層２４をエピタキシャル成長する。フォトリソグラフィにより不図示のレジストパターンを形成し、ウェットエッチングを行うことで、電流狭窄領域３２からコンタクト層２４を除去する。発光領域３０には円形のコンタクト層２４が残存する。
　図１０Ａおよび図１０Ｂに示すように、例えばプラズマＣＶＤ法により絶縁膜２１を成膜し、エッチングなどによりコンタクト層２４の上から絶縁膜２１を除去する。発光領域３０ではコンタクト層２４が露出する。電流狭窄領域３２には絶縁膜２１が残存する。
　図１１Ａおよび図１１Ｂに示すように、例えば真空蒸着およびリフトオフなどによりコンタクト層２４の上面に電極２８を形成する。電極２８は円環状であり、電極２８に囲まれた部分ではコンタクト層２４が露出する。コンタクト層２４の露出する部分がアパーチャ３４となる。
　図１２Ａおよび図１２Ｂに示すように、真空蒸着およびリフトオフなどにより、パッド２６、配線２７および電極２５を形成する。具体的には、研磨によって基板１０の下面を鏡面加工した後、下面の全体に電極２５を設ける。絶縁膜２１の上面にパッド２６および配線２７を設ける。以上の工程でフォトニック結晶面発光レーザ１００が形成される。
（比較例）
　図１３は比較例に係るフォトニック結晶面発光レーザ１００Ｒを例示する断面図である。図１３に示すように、活性層１６の上にクラッド層１８が設けられ、クラッド層１８の上面にコンタクト層２４および絶縁膜２１が設けられている。埋込層２０およびクラッド層２２は設けられておらず、サイリスタが形成されない。ｎ型の層（基板１０、フォトニック結晶層１２およびクラッド層１４）と、活性層１６と、ｐ型のクラッド層１８とは、フォトニック結晶面発光レーザ１００Ｒの全体においてｐ－ｉ－ｎ構造を形成する。
　電流はｐ型のコンタクト層２４およびクラッド層１８を流れ、活性層１６に注入される。電流はクラッド層１８においてＸＹ平面内に拡散し、発光領域３０の外側にリークしてしまう。こうしたリーク電流は、アパーチャ３４から取り出される光の生成に寄与しにくい。電流がリークすることで、閾値電流の悪化および光出力の低下などといった特性の劣化が発生する恐れがある。特に、フォトニック結晶面発光レーザ１００Ｒを小型化すると、リーク電流の影響は大きくなる。光を２５ＧＨｚなどの周波数で変調するために、発光領域３０の直径を例えば１０μｍ～２０μｍとする。電流は、発光領域３０から径方向の外側に向けて、長さ２０μｍ～３０μｍ程度の部分にリークする。電流の漏洩する部分が、発光領域３０と同程度の大きさを有するため、特性に対する電流リークの影響も大きくなる。
　第１実施形態によれば、発光領域３０において、活性層１６の下にｎ型の基板１０、ｎ型のフォトニック結晶層１２およびｎ型のクラッド層１４が積層されている。活性層１６の上にｐ型のクラッド層１８および２２が積層されている。発光領域３０はＺ軸方向にｐ－ｉ－ｎ構造を有するため、活性層１６に電流を注入することができる。
　電流狭窄領域３２においては、ｎ型の基板１０、ｎ型のフォトニック結晶層１２およびｎ型のクラッド層１４、ｐ型のクラッド層１８、ｎ型の埋込層２０、およびｐ型のクラッド層２２が順に積層されている。Ｚ軸方向にｎ型の層とｐ型の層とが交互に積層されており、電流狭窄領域３２にサイリスタ２３が形成される。サイリスタ２３を有する電流狭窄領域３２には、発光領域３０に比べて電流が流れにくくなる。発光領域３０から電流狭窄領域３２への電流のリークが抑制され、電流は発光領域３０に集中して流れる。フォトニック結晶面発光レーザ１００の特性を改善することができる。
　例えば、図１Ａに示す発光領域３０の直径Ｄ１を１５～２０μｍとし、アパーチャ３４の直径Ｄ３を１０μｍとする。図１３の比較例においては、閾値電流が１２ｍＡである。３０ｍＡの電流を入力した際の光出力は１．５ｍＷである。第１実施形態によれば、閾値電流は比較例よりも低下し、３ｍＡである。３０ｍＡの電流を入力した際の光出力は比較例よりも増加し、４ｍＷである。以上のように、閾値電流の改善および光出力の向上など、特性を改善することができる。直径Ｄ１およびＤ３を上記の大きさとし、かつ電流のリークを抑制することで、出射光のスポット径を小さくし、かつ高効率なフォトニック結晶面発光レーザ１００を実現することができる。発光領域３０の直径を小さくすることで、例えば２５ＧＨｚおよび５０ＧＨｚなど、１０ＧＨｚ以上の周波数で光を変調することができる。
　図１ＢのＺ軸方向の上側から下側にかけて、発光領域３０においてｐ型の層、アンドープの層（ｉ）、ｎ型の層が並ぶ。電流狭窄領域３２においてはｐｎｐｎの順に層が積層される。ｐ型の層とｎ型の層との順番は逆にしてもよい。フォトニック結晶面発光レーザ１００に含まれる半導体層は、上記のもの以外に例えばＧａＡｓ系半導体などの化合物半導体で形成されてもよい。
　図１Ｂに示すように、活性層１６は発光領域３０および電流狭窄領域３２に設けられている。図４Ｂに示すように、両方の領域に同時に活性層１６を積層するため、工程が簡略され、コストが低下する。
　図１Ａおよび図１Ｂに示すように、発光領域３０と電流狭窄領域３２とが隣接するため、発光領域３０から外側への電流のリークを抑制することができる。図１Ａに示すように、電流狭窄領域３２は発光領域３０の周囲を囲むことが好ましく、特に発光領域３０の周囲全体を完全に囲むことが好ましい。ＸＹ平面内において、発光領域３０から全方位への電流のリークを抑制することができる。特性を効果的に改善することができる。
　コンタクト層２４は、クラッド層２２の上面のうち発光領域３０に設けられている。電流狭窄領域３２にコンタクト層２４は設けられておらず、電流狭窄領域３２の上面が露出する。コンタクト層２４は他の半導体層に比べて低抵抗な層であるため、電界がコンタクト層２４の全体にかかる。コンタクト層２４をクラッド層２２の上面全体に設けると、発光領域３０だけでなく電流狭窄領域３２にも電界がかかり、寄生容量が増加してしまう。図１Ｂのようにコンタクト層２４を電流狭窄領域３２に設けないことで、寄生容量を低減することができる。高速変調に有利である。電流狭窄領域３２の一部にコンタクト層２４が設けられてもよいが、寄生容量の低減のため、電流狭窄領域３２の少なくとも一部はコンタクト層２４から露出することが好ましい。電気抵抗の低下のため、コンタクト層２４は発光領域３０の全体を覆うことが好ましい。
　図１Ａに示すように、ＸＹ平面において発光領域３０は円形であり、電極２８は円環状である。ＸＹ平面内における発光領域３０の形状は円形、楕円形および多角形のうちいずれでもよい。電極２８は外形が楕円または楕円形などでもよく、リング状であればよい。電極２８に囲まれた部分がアパーチャ３４となり、電極２８によるロスのない光を出射することができる。電極２８はコンタクト層２４の一部に接触していればよい。コンタクト層２４のドーパント濃度は他の半導体層より高く、コンタクト層２４は高い導電性を有する。電極２８に通電することで、電流はコンタクト層２４の全体に流れ、活性層１６に入力される。基板１０と電極２５との界面がミラーとして機能することが好ましい。Ｚ軸方向下側に伝搬する光を上側に反射することで、光の損失を抑制する。
　基板１０の下面にアパーチャを形成し、下面から光を出射してもよい。例えば電極２５がリング状であり、電極２５に囲まれた部分がアパーチャとなる。光を下側に反射させるため、電極２８とコンタクト層２４との界面における光の反射率が高いことが好ましい。
　フォトニック結晶層１２はｎ型の層であり、活性層１６と基板１０との間に設けられる。基板１０、フォトニック結晶層１２およびクラッド層１４が、ｎ型の層として、ｐ－ｉ－ｎ構造およびサイリスタ２３の一部になる。
　図１Ｂに示すように、複数の空孔１３は、フォトニック結晶層１２内を延伸する。Ｚ軸方向の上側における空孔１３の端部はクラッド層１４で埋め込まれている。言い換えれば、空孔１３の上にクラッド層１４の平坦な面が配置される。活性層１６はクラッド層１４の上面に結晶成長し、クラッド層１８および２２、埋込層２０、コンタクト層２４は活性層１６の上に成長する。クラッド層１４が空孔１３を埋め込むため、結晶成長に空孔１３が影響しにくい。窪みなどの発生が抑制され、高い結晶性を有する半導体層を成長することができる。
　フォトニック結晶層１２がｐ型の層であり、活性層１６とクラッド層１８との間に設けられてもよい。フォトニック結晶層１２およびクラッド層１８が、ｐ型の層としてｐ－ｉ－ｎ構造およびサイリスタ２３の一部になる。
　図１Ａおよび図１Ｂに示すように、複数の空孔１３は発光領域３０および電流狭窄領域３２の両方に設けられる。フォトニック結晶面発光レーザ１００のＸＹ平面全体で、光が回折および反射を繰り返すことで、例えば１．３μｍなど特定の発振波長の光が増幅される。フォトニック結晶層１２は、空孔１３に代えて、母材とは異なる屈折率の領域を有していればよい。例えば、フォトニック結晶層１２は、母材の半導体（ＩｎＧａＡｓＰなど）と、母材とは異なる半導体の領域とを有してもよい。
＜第２実施形態＞
（フォトニック結晶面発光レーザ）
　図１４は第２実施形態に係るフォトニック結晶面発光レーザ２００を例示する断面図である。第１実施形態と同じ構成については説明を省略する。平面図は図１Ａと同じである。
　図１４に示すように、電流狭窄領域３２のクラッド層１４とクラッド層１８との間に活性層１６が設けられておらず、パッシブ層５０（第７半導体層）が設けられている。パッシブ層５０はＸＹ平面内において活性層１６に隣接し、活性層１６の周囲全体を囲む。パッシブ層５０は例えばＩｎＧａＡｓＰなど混晶半導体で形成され、光学利得を有さない。パッシブ層５０の厚さは例えば活性層１６の厚さに等しくてもよいし、異なってもよい。パッシブ層５０の等価屈折率は例えば活性層１６の等価屈折率に等しくてもよいし、異なってもよい。例えば反射率の低下など光学的に悪影響がなければよい。活性層１６の利得がピークを示す波長に比べて、パッシブ層５０のＰＬ（Ｐｈｏｔｏｌｕｍｉｎｅｓｃｅｎｃｅ）波長は５０ｎｍ以上小さい。このためパッシブ層５０は光を吸収しにくい。
（製造方法）
　図１５Ａおよび図１６Ａはフォトニック結晶面発光レーザ２００の製造方法を例示する平面図である。図１５Ｂおよび図１６Ｂは対応する平面図の線Ａ－Ａに沿った断面図である。図３Ａから図５Ｂまでに示す工程は、第２実施形態にも共通である。
　図１５Ａおよび図１５Ｂに示すように、絶縁膜４２がクラッド層１８ａの上面のうち中央部に設けられる。絶縁膜４２をマスクとして例えばドライエッチングおよびウェットエッチングなどを行い、クラッド層１８ａおよび活性層１６のうち絶縁膜４２に覆われない部分を除去する。エッチングの後、クラッド層１４の上面のうち電流狭窄領域３２に含まれる部分が露出する。絶縁膜４２に覆われる部分はエッチングされない。
　図１６Ａおよび図１６Ｂに示すように、例えばＭＯＶＰＥ法などにより、クラッド層１４の上面にパッシブ層５０、クラッド層１８ｃ、埋込層２０をこの順にエピタキシャル成長する。パッシブ層５０は活性層１６を囲む。クラッド層１８ｃは、発光領域３０に残存するクラッド層１８ａとともにクラッド層１８を形成する。これより後の工程は、図７Ａから図１２Ｂに示したものと同じである。
　第２実施形態によれば、発光領域３０には活性層１６を含むｐ－ｉ－ｎ構造が形成されるため、活性層１６に電流を注入することができる。電流狭窄領域３２にはサイリスタ２３が形成されるため、発光領域３０に比べて電流が流れにくくなる。発光領域３０から電流狭窄領域３２への電流のリークが抑制されることで、フォトニック結晶面発光レーザ２００の特性を改善することができる。
　第２実施形態の電流狭窄領域３２にはパッシブ層５０が設けられている。このため、第１実施形態に比べて電流狭窄領域３２の光の反射率が高くなり、特性を改善することができる。第１実施形態のアパーチャ３４の外（電流狭窄領域３２）における実効的な光損失は２４０ｃｍ－１であり、光の反射率は約８６％である。一方、第２実施形態の電流狭窄領域３２における実効的な光損失は１５ｃｍ－１であり、反射率は９７％である。発光領域３０から電流狭窄領域３２に入射する光の大部分を発光領域３０に反射することで、光の損失を抑制することができる。第２実施形態によれば、閾値電流を１．５ｍＡに低減することができる。３０ｍＡの電流を入力した場合、７ｍＷの光出力が得られる。以上のように、閾値電流および光出力をさらに改善することが可能である。
＜第３実施形態＞
　図１７Ａは第３実施形態に係るフォトニック結晶面発光レーザ３００を例示する平面図であり、図１７Ｂは図１７Ａの線Ａ－Ａに沿った断面図である。第１実施形態と同じ構成および第２実施形態と同じ構成については説明を省略する。
　図１７Ｂに示すように、発光領域３０において、クラッド層１４の上面に、活性層１６およびクラッド層１８が順に積層されている。クラッド層１８の上面にコンタクト層２４が設けられている。電流狭窄領域３２において、クラッド層１４の上面にパッシブ層５０およびクラッド層１８が順に積層されている。クラッド層１８の上面に絶縁膜２１が設けられている。クラッド層１８は、例えば厚さおよそ３．２μｍのＩｎＰで形成されている。埋込層２０およびクラッド層２２は設けられていない。電流狭窄領域３２にサイリスタは形成されない。
　図１７Ａおよび図１７Ｂに示すように、クラッド層１８のうち発光領域３０内の部分は領域１８ｄ（第２半導体層）とし、電流狭窄領域３２内の部分は領域１８ｅ（第６半導体層）とする。領域１８ｅは領域１８ｄの周囲全体を囲む。後述のように、領域１８ｄはｐ型の導電性を有する。領域１８ｅはイオン注入によって絶縁化された領域である。
（製造方法）
　図１８Ａから図１９はフォトニック結晶面発光レーザ３００の製造方法を例示する断面図である。第１実施形態の図２Ａから図５Ｂまでの工程、および第２実施形態の図１５Ａおよび図１５Ｂに示す工程を、第３実施形態においても行う。
　図１８Ａに示すように、パッシブ層５０の上面にクラッド層１８ｃをエピタキシャル成長する。埋込層２０は設けない。図１８Ｂに示すように、選択成長マスクとして用いた絶縁膜４２は取り除く。クラッド層１８ｃの上にｐ－ＩｎＰ層を成長することで、クラッド層１８を形成する。
　図１９に示すように、クラッド層１８の上面にコンタクト層２４をエピタキシャル成長する。絶縁膜４６をマスクとしたエッチングを行い、コンタクト層２４を円形に成型する。絶縁膜４６をマスクとして、クラッド層１８の上面から水素イオン（プロトン、Ｈ＋）を注入する。クラッド層１８のうち絶縁膜４６で覆われない部分にプロトンを注入することで絶縁化する。絶縁化された部分が領域１８ｅである。絶縁膜４６で覆われた部分にはプロトンが注入されない。このためコンタクト層２４はｐ型の導電型を有したままである。クラッド層１８のうち絶縁膜４６下の部分は領域１８ｄとなり、ｐ型の導電性を有する。活性層１６も絶縁膜４６で保護されるため、プロトンが注入されない。
　プロトン注入の深さはクラッド層１８の厚さと同程度である。クラッド層１８よりも下の層、すなわちパッシブ層５０、クラッド層１４、フォトニック結晶層１２および基板１０にプロトンは注入されない。クラッド層１４、フォトニック結晶層１２および基板１０はｎ型の導電性を維持する。プロトン注入から後の工程は第１実施形態と同じである。
　第３実施形態によれば、クラッド層１８のうち領域１８ｅはプロトン注入によって絶縁化された領域であるため、電流狭窄領域３２に電流が流れにくくなる。発光領域３０から電流狭窄領域３２への電流のリークを抑制することができ、フォトニック結晶面発光レーザ３００の特性を改善することができる。パッシブ層５０が活性層１６に隣接するため、電流狭窄領域３２の光の反射率が高くなり、光の損失が抑制される。
　プロトンの注入の深さは例えばクラッド層１８の厚さと同程度であることが好ましい。クラッド層１８のうち電流狭窄領域３２内の領域１８ｅを深さ方向の全体にわたって絶縁化することができる。電流のリークを効果的に抑制することができる。プロトンはクラッド層１４に注入されないことが好ましい。絶縁化のためにはプロトン以外のイオンを注入してもよい。
　以上、本開示の実施形態について詳述したが、本開示は係る特定の実施形態に限定されるものではなく、請求の範囲に記載された本開示の要旨の範囲内において、種々の変形・変更が可能である。
　１０　　　　　　　　　　　　　　　　　　　基板（第１半導体層）
　１２　　　　　　　　　　　　　　　　　　　フォトニック結晶層
　１２ａ　　　　　　　　　　　　　　　　　　母材（第１領域）
　１３　　　　　　　　　　　　　　　　　　　空孔（第２領域）
　１４　　　　　　　　　　　　　　　　　　　クラッド層（第９半導体層）
　１８　　　　　　　　　　　　　　　　　　　クラッド層（第２半導体層、第３半導体層）
　１８ａ、１８ｂ、１８ｃ　　　　　　　　　　クラッド層
　２２　　　　　　　　　　　　　　　　　　　クラッド層（第２半導体層、第５半導体層）
　１６　　　　　　　　　　　　　　　　　　　活性層
　１８ｄ　　　　　　　　　　　　　　　　　　領域（第２半導体層）
　１８ｅ　　　　　　　　　　　　　　　　　　領域（第６半導体層）
　２０　　　　　　　　　　　　　　　　　　　埋込層（第４半導体層）
　２１、４０、４２、４６　　　　　　　　　　絶縁膜
　２３　　　　　　　　　　　　　　　　　　　サイリスタ
　２４　　　　　　　　　　　　　　　　　　　コンタクト層（第８半導体層）
　２５、２８　　　　　　　　　　　　　　　　電極
　２６　　　　　　　　　　　　　　　　　　　パッド
　２７　　　　　　　　　　　　　　　　　　　配線
　３０　　　　　　　　　　　　　　　　　　　発光領域
　３２　　　　　　　　　　　　　　　　　　　電流狭窄領域
　３４　　　　　　　　　　　　　　　　　　　アパーチャ
　５０　　　　　　　　　　　　　　　　　　　パッシブ層（第７半導体層）
　１００、１００Ｒ、２００、３００　　　　　フォトニック結晶面発光レーザ
　

Claims (10)

  1. 　面内方向とは交差する方向に光を出射する発光領域と、
    　前記面内方向において前記発光領域に隣接し、前記発光領域よりも電流が流れにくい電流狭窄領域と、を具備し、
    　前記発光領域および前記電流狭窄領域はフォトニック結晶層を有し、
    　前記フォトニック結晶層は、第１領域と、前記第１領域内において前記面内方向に周期的に配置された第２領域と、を有し、
    　前記第２領域の屈折率は前記第１領域の屈折率とは異なり、
    　前記発光領域は、第１の導電型を有する第１半導体層と、光学利得を有する活性層と、第２の導電型を有する第２半導体層と、を有し、
    　前記光の出射方向において前記第１半導体層、前記活性層および前記第２半導体層は順に積層されているフォトニック結晶面発光レーザ。
  2. 　前記電流狭窄領域は、前記第１半導体層と、前記第２の導電型を有する第３半導体層と、前記第１の導電型を有する第４半導体層と、前記第２の導電型を有する第５半導体層と、を有し、
    　前記第１半導体層と、前記第３半導体層と、前記第４半導体層と、前記第５半導体層とは、前記光の出射方向において順に積層され、サイリスタを形成する請求項１に記載のフォトニック結晶面発光レーザ。
  3. 　前記電流狭窄領域は第６半導体層を有し、
    　前記第６半導体層は絶縁化されている請求項１に記載のフォトニック結晶面発光レーザ。
  4. 　前記活性層は前記発光領域および前記電流狭窄領域に設けられている請求項１から請求項３のいずれか一項に記載のフォトニック結晶面発光レーザ。
  5. 　前記電流狭窄領域は第７半導体層を有し、
    　前記第７半導体層は、前記面内方向において前記活性層に隣接し、前記光のエネルギーよりも大きなバンドギャップを有する請求項１から請求項３のいずれか一項に記載のフォトニック結晶面発光レーザ。
  6. 　前記面内方向において、前記電流狭窄領域は前記発光領域の周囲全体を囲む請求項１から請求項５のいずれか一項に記載のフォトニック結晶面発光レーザ。
  7. 　前記発光領域において、前記第２半導体層の上に積層され、前記第２の導電型を有する第８半導体層を具備し、
    　前記電流狭窄領域の少なくとも一部は前記第８半導体層から露出する請求項１から請求項６のいずれか一項に記載のフォトニック結晶面発光レーザ。
  8. 　前記第８半導体層の上面であって前記発光領域に設けられた第１電極と、
    　前記基板の前記第１半導体層が設けられる側とは反対側の面に設けられた第２電極と、を具備し、
    　前記面内方向において前記第１電極はリング状であり、
    　前記発光領域のうち前記第１電極に囲まれた部分において前記第８半導体層が露出する請求項７に記載のフォトニック結晶面発光レーザ。
  9. 　前記第１半導体層と、前記フォトニック結晶層と、前記活性層と、前記第２半導体層とは順に積層され、
    　前記フォトニック結晶層と前記活性層との間に設けられ、前記第１の導電型を有する第９半導体層を具備し、
    　前記フォトニック結晶層は前記第１の導電型を有し、
    　前記フォトニック結晶の前記第２領域は空孔であり、
    　前記空孔の前記活性層側の端部は前記第９半導体層に覆われる請求項１から請求項８のいずれか一項に記載のフォトニック結晶面発光レーザ。
  10. 　面内方向とは交差する方向に光を出射する発光領域を形成する工程と、
    　前記面内方向において前記発光領域に隣接し、前記発光領域よりも電流が流れにくい電流狭窄領域を形成する工程と、を有し、
    　前記発光領域を形成する工程および前記電流狭窄領域を形成する工程は、フォトニック結晶層を設ける工程を含み、
    　前記フォトニック結晶層は、第１領域と、前記第１領域の前記面内方向に周期的に配置された第２領域と、を有し、
    　前記第２領域の屈折率は前記第１領域の屈折率とは異なり、
    　前記発光領域を形成する工程は、第１の導電型を有する第１半導体層と、光学利得を有する活性層と、第２の導電型を有する第２半導体層と、を順に積層する工程を含むフォトニック結晶面発光レーザの製造方法。
    　
    　
PCT/JP2022/009415 2021-03-19 2022-03-04 フォトニック結晶面発光レーザおよびその製造方法 WO2022196394A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202280018249.8A CN116918200A (zh) 2021-03-19 2022-03-04 光子晶体面发光激光器及其制造方法
JP2023506970A JPWO2022196394A1 (ja) 2021-03-19 2022-03-04
US18/281,791 US20240170917A1 (en) 2021-03-19 2022-03-04 Photonic crystal surface-emitting laser and method for manufacturing the same
EP22771148.8A EP4311043A1 (en) 2021-03-19 2022-03-04 Photonic crystal surface-emitting laser and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021045486 2021-03-19
JP2021-045486 2021-03-19

Publications (1)

Publication Number Publication Date
WO2022196394A1 true WO2022196394A1 (ja) 2022-09-22

Family

ID=83320370

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/009415 WO2022196394A1 (ja) 2021-03-19 2022-03-04 フォトニック結晶面発光レーザおよびその製造方法

Country Status (5)

Country Link
US (1) US20240170917A1 (ja)
EP (1) EP4311043A1 (ja)
JP (1) JPWO2022196394A1 (ja)
CN (1) CN116918200A (ja)
WO (1) WO2022196394A1 (ja)

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0918081A (ja) * 1995-06-29 1997-01-17 Mitsubishi Electric Corp 半導体レーザ
JP2003264346A (ja) * 2002-03-08 2003-09-19 Sanyo Electric Co Ltd 窒化物系半導体レーザ素子
JP2005203644A (ja) * 2004-01-19 2005-07-28 Yokogawa Electric Corp 面発光レーザ
JP2006128548A (ja) * 2004-11-01 2006-05-18 Seiko Epson Corp 面発光型半導体レーザおよびその製造方法、光モジュール、並びに、光伝達装置
JP2007234835A (ja) * 2006-02-28 2007-09-13 Canon Inc 垂直共振器型面発光レーザ
JP2007258262A (ja) 2006-03-20 2007-10-04 Kyoto Univ ２次元フォトニック結晶面発光レーザ光源
JP2008500711A (ja) * 2004-05-28 2008-01-10 オスラム　オプト　セミコンダクターズ　ゲゼルシャフト　ミット　ベシュレンクテル　ハフツング 垂直の放出方向を有する面放出型の半導体レーザ素子
WO2008018220A1 (fr) * 2006-08-11 2008-02-14 Sumitomo Electric Industries, Ltd. Élément de laser à émission par la surface et son procédé de fabrication, et réseau de lasers à émission par la surface et son procédé de fabrication
JP2008085033A (ja) * 2006-09-27 2008-04-10 Canon Inc 発光素子およびそれを用いた表示素子
WO2008117562A1 (ja) * 2007-03-23 2008-10-02 Sumitomo Electric Industries, Ltd. フォトニック結晶レーザおよびフォトニック結晶レーザの製造方法
JP2010283335A (ja) * 2009-05-07 2010-12-16 Canon Inc フォトニック結晶面発光レーザ
JP2011124301A (ja) * 2009-12-09 2011-06-23 Canon Inc 二次元フォトニック結晶面発光レーザ
CN102623890A (zh) * 2012-03-27 2012-08-01 北京工业大学 多孔缺陷匹配型光子晶体面发射激光器
US20150288146A1 (en) * 2011-04-29 2015-10-08 The Regents Of The University Of California Vertical cavity surface emitting lasers with silicon-on-insulator high contrast grating
JP2018198302A (ja) * 2016-07-25 2018-12-13 浜松ホトニクス株式会社 半導体発光素子およびその製造方法
JP2019016750A (ja) * 2017-07-10 2019-01-31 浜松ホトニクス株式会社 半導体レーザ素子

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0918081A (ja) * 1995-06-29 1997-01-17 Mitsubishi Electric Corp 半導体レーザ
JP2003264346A (ja) * 2002-03-08 2003-09-19 Sanyo Electric Co Ltd 窒化物系半導体レーザ素子
JP2005203644A (ja) * 2004-01-19 2005-07-28 Yokogawa Electric Corp 面発光レーザ
JP2008500711A (ja) * 2004-05-28 2008-01-10 オスラム　オプト　セミコンダクターズ　ゲゼルシャフト　ミット　ベシュレンクテル　ハフツング 垂直の放出方向を有する面放出型の半導体レーザ素子
JP2006128548A (ja) * 2004-11-01 2006-05-18 Seiko Epson Corp 面発光型半導体レーザおよびその製造方法、光モジュール、並びに、光伝達装置
JP2007234835A (ja) * 2006-02-28 2007-09-13 Canon Inc 垂直共振器型面発光レーザ
JP2007258262A (ja) 2006-03-20 2007-10-04 Kyoto Univ ２次元フォトニック結晶面発光レーザ光源
WO2008018220A1 (fr) * 2006-08-11 2008-02-14 Sumitomo Electric Industries, Ltd. Élément de laser à émission par la surface et son procédé de fabrication, et réseau de lasers à émission par la surface et son procédé de fabrication
JP2008085033A (ja) * 2006-09-27 2008-04-10 Canon Inc 発光素子およびそれを用いた表示素子
WO2008117562A1 (ja) * 2007-03-23 2008-10-02 Sumitomo Electric Industries, Ltd. フォトニック結晶レーザおよびフォトニック結晶レーザの製造方法
JP2010283335A (ja) * 2009-05-07 2010-12-16 Canon Inc フォトニック結晶面発光レーザ
JP2011124301A (ja) * 2009-12-09 2011-06-23 Canon Inc 二次元フォトニック結晶面発光レーザ
US20150288146A1 (en) * 2011-04-29 2015-10-08 The Regents Of The University Of California Vertical cavity surface emitting lasers with silicon-on-insulator high contrast grating
CN102623890A (zh) * 2012-03-27 2012-08-01 北京工业大学 多孔缺陷匹配型光子晶体面发射激光器
JP2018198302A (ja) * 2016-07-25 2018-12-13 浜松ホトニクス株式会社 半導体発光素子およびその製造方法
JP2019016750A (ja) * 2017-07-10 2019-01-31 浜松ホトニクス株式会社 半導体レーザ素子

Also Published As

Publication number Publication date
JPWO2022196394A1 (ja) 2022-09-22
US20240170917A1 (en) 2024-05-23
CN116918200A (zh) 2023-10-20
EP4311043A1 (en) 2024-01-24

Similar Documents

Publication Publication Date Title
US6144682A (en) Spatial absorptive and phase shift filter layer to reduce modal reflectivity for higher order modes in a vertical cavity surface emitting laser
US8385381B2 (en) Vertical cavity surface emitting laser
US6674090B1 (en) Structure and method for planar lateral oxidation in active
US20030067009A1 (en) Structure and method for electrical isolation of optoelectronic integrated circuits
GB2428887A (en) Polarisation control in a vertical cavity surface emitting laser using photonic crystals
CN110970797B (zh) 高速高带宽垂直腔表面发射激光器
JP2007173802A (ja) 光学式マウスのための単一モードｖｃｓｅｌの製造方法
KR20080068281A (ko) 반도체 광소자 및 그 제조 방법
JP6226512B2 (ja) 高速レーザ発振装置
JP5190038B2 (ja) 面発光レーザ
JP4360806B2 (ja) 光学的にポンピングされる面発光型半導体レーザ装置および該装置の製造方法
JP2006261340A (ja) 半導体デバイス及びその製造方法
WO2022196394A1 (ja) フォトニック結晶面発光レーザおよびその製造方法
JP4599700B2 (ja) 分布帰還型半導体レーザ
JP2009059943A (ja) 面発光半導体レーザ
CN111916999B (zh) 具有槽结构的分布式反馈激光器及制备方法
WO2021002198A1 (ja) 垂直共振器型発光素子
JP7223866B2 (ja) ハイパワー半導体チップ及びその製造方法
CN110932092A (zh) 一种长波长垂直腔面发射激光器及其制备方法
JP2008283137A (ja) 面発光半導体レーザ
KR100490803B1 (ko) 고출력 단일모드 표면방출 레이저 소자 및 제조 방법
JP2009071067A (ja) 半導体光素子およびその製造方法
US20220131344A1 (en) Semiconductor optical device and method of manufacturing the same
JP7310897B2 (ja) 面発光レーザの作製方法
WO2023026536A1 (ja) 面発光素子及び面発光素子の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22771148

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023506970

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 202280018249.8

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 18281791

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2022771148

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2022771148

Country of ref document: EP

Effective date: 20231019