WO2022181584A1 - テンプレート基板並びにその製造方法および製造装置、半導体基板並びにその製造方法および製造装置 - Google Patents

テンプレート基板並びにその製造方法および製造装置、半導体基板並びにその製造方法および製造装置 Download PDF

Info

Publication number
WO2022181584A1
WO2022181584A1 PCT/JP2022/007132 JP2022007132W WO2022181584A1 WO 2022181584 A1 WO2022181584 A1 WO 2022181584A1 JP 2022007132 W JP2022007132 W JP 2022007132W WO 2022181584 A1 WO2022181584 A1 WO 2022181584A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
openings
substrate according
view
substrate
Prior art date
Application number
PCT/JP2022/007132
Other languages
English (en)
French (fr)
Inventor
剛 神川
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to JP2023502421A priority Critical patent/JPWO2022181584A1/ja
Priority to CN202280016191.3A priority patent/CN116918032A/zh
Priority to US18/278,193 priority patent/US20240145622A1/en
Publication of WO2022181584A1 publication Critical patent/WO2022181584A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates

Definitions

  • the present invention relates to template substrates and the like.
  • Patent Document 1 discloses a method of forming a plurality of semiconductor portions corresponding to openings of a plurality of masks using an ELO (Epitaxial Lateral Overgrowth) method.
  • JP 2011-66390 Japanese Patent Publication
  • a template substrate includes a main substrate having an edge, a peripheral portion including the edge, and a non-peripheral portion positioned inside the peripheral portion, and a mask pattern positioned above the main substrate.
  • the mask pattern includes a mask portion, a plurality of first openings having a first direction as a width direction and a second direction as a longitudinal direction, overlapping with the non-peripheral portion in plan view, and a plurality of first openings along the edge in plan view. and one or more second openings arranged in the .
  • FIG. 2 is a plan view showing the structure of a template substrate according to the embodiment;
  • FIG. 2 is a cross-sectional view (non-peripheral portion) taken along the line aa in FIG. 1;
  • FIG. 2 is a cross-sectional view (periphery) taken along the line bb in FIG. 1; It is a top view which shows the structure of the semiconductor substrate which concerns on this embodiment.
  • FIG. 5 is a cross-sectional view taken along the line AA of FIG. 4; 5 is a cross-sectional view taken along line cc of FIG. 4;
  • FIG. FIG. 4 is a cross-sectional view showing another configuration of the semiconductor substrate according to the embodiment;
  • FIG. 4 is a cross-sectional view showing another configuration of the semiconductor substrate according to the embodiment; 4 is a flow chart showing an example of a method for manufacturing a template substrate according to the present embodiment; It is a block diagram showing an example of the manufacturing apparatus of the template substrate according to the present embodiment. It is a flow chart which shows an example of a manufacturing method of a semiconductor substrate concerning this embodiment.
  • 1 is a block diagram showing an example of a semiconductor substrate manufacturing apparatus according to an embodiment;
  • FIG. It is a flow chart which shows an example of a manufacturing method of a semiconductor device concerning this embodiment.
  • FIG. 4 is a cross-sectional view showing an example of separation and spacing of element units; It is a schematic diagram which shows the structure of the electronic device which concerns on this embodiment. It is a schematic diagram which shows another structure of the electronic device which concerns on this embodiment.
  • 1 is a plan view showing the configuration of a template substrate according to Example 1.
  • FIG. FIG. 18 is a cross-sectional view taken along line dd in FIG. 17; 1 is a plan view showing the configuration of a semiconductor substrate according to Example 1;
  • FIG. FIG. 4 is a cross-sectional view showing an example of lateral growth of an ELO semiconductor portion; 4 is a plan view showing another configuration of the template substrate according to Example 1.
  • FIG. 22 is a plan view showing a configuration of a semiconductor substrate including the template substrate of FIG.
  • FIG. 4 is a plan view showing another configuration of the template substrate according to Example 1.
  • FIG. 4 is a plan view showing another configuration of the template substrate according to Example 1.
  • FIG. 10 is a plan view showing the configuration of a template substrate according to Example 2;
  • FIG. 10 is a plan view showing the configuration of a semiconductor substrate according to Example 2;
  • FIG. 11 is a plan view showing another configuration of the template substrate according to Example 2;
  • FIG. 11 is a plan view showing another configuration of the template substrate according to Example 2;
  • FIG. 11 is a schematic cross-sectional view showing the configuration of Example 4;
  • FIG. 12 is a cross-sectional view showing an example of application of the fourth embodiment to an electronic device;
  • FIG. 11 is a schematic cross-sectional view showing the configuration of Example 5;
  • FIG. 12 is a cross-sectional view showing the configuration of Example 6;
  • FIG. 1 is a plan view showing the structure of the template substrate according to this embodiment.
  • FIG. 2 is a cross-sectional view (non-peripheral portion) taken along line aa of FIG.
  • FIG. 3 is a cross-sectional view (periphery) taken along line bb in FIG.
  • the template substrate 7 has an edge E (end face, side surface), a peripheral edge portion 1S including the edge E, and a non-peripheral edge portion 1P located inside the peripheral edge portion 1S.
  • a substrate 1 and a mask pattern 6 (mask layer) positioned above the main substrate 1 are provided.
  • Y direction) is the longitudinal direction, and has a plurality of first openings KF overlapping the non-peripheral edge portion 1P in plan view, and a plurality of second openings KB arranged along the edge E in plan view.
  • the template substrate 7 can be used for forming a semiconductor portion (semiconductor layer), for example, for forming a GaN-based semiconductor portion (GaN-based semiconductor crystal) by the ELO (Epitaxial Lateral Overgrowth) method.
  • the edge E (side surface, end face) of the main substrate 1 includes the curved surface Er and the flat surface Ef, but the edge E may be composed only of curved surfaces or flat surfaces.
  • Each first opening KF may overlap with the non-peripheral edge portion 1P in a plan view, and may be entirely located at the non-peripheral edge portion 1P, or partially located at the peripheral edge portion 1S, The remaining portion may be located in the non-peripheral portion 1P.
  • the plurality of second openings KB should be along the edge E in plan view.
  • Each second opening KB may be entirely located at the non-peripheral edge portion 1P, may be entirely located at the peripheral edge portion 1S, or may be partially located at the non-peripheral edge portion 1P. , and the remaining portion may be located at the peripheral portion 1S.
  • the mask pattern 6 includes a plurality of second openings KB in FIG. 1, it is not limited to this and may be one.
  • the shape of the second opening KB it may be rectangular with the Y direction or X direction as its longitudinal direction, square or circular, or annular or curved longitudinal shape.
  • One of the plurality of second openings KB may have a different shape from the other one.
  • the mask pattern 6 may include a plurality of second openings KB having different lengths in at least one of the X direction and the Y direction. may be included.
  • the template substrate 7 has a base layer 4 including a seed layer 3 above the main substrate 1, and can be configured such that the seed portion 3S of the seed layer 3 is exposed at least in the first and second openings KF and KB. can.
  • the first and second openings KF and KB may have a tapered shape (a shape in which the width narrows toward the underlayer 4 side).
  • a plurality of layers are laminated on the main substrate 1, and the lamination direction can be the "upward direction”.
  • viewing a substrate-shaped object such as the template substrate 7 with a line of sight parallel to the substrate normal can be referred to as “plan view”.
  • FIG. 4 is a plan view showing the configuration of the semiconductor substrate according to this embodiment.
  • 5A is a cross-sectional view taken along the line AA in FIG. 4.
  • FIG. 5B is a cross-sectional view taken along line cc in FIG. 4.
  • the semiconductor substrate 10 includes a template substrate 7 and first and second semiconductor portions 8F and 8B positioned above the mask pattern 6.
  • a semiconductor substrate means a substrate including a semiconductor portion, and the main substrate 1 may be a semiconductor or may be a non-semiconductor. At least one of the first and second semiconductor portions 8F and 8B may be a layered semiconductor layer.
  • the first and second semiconductor parts 8F and 8B contain nitride semiconductors, for example.
  • a GaN-based semiconductor is a semiconductor containing gallium atoms (Ga) and nitrogen atoms (N), and typical examples include GaN, AlGaN, AlGaInN, and InGaN.
  • the first and second semiconductor parts 8F and 8B may be of doped type (for example, n-type containing donors) or non-doped type.
  • the first and second semiconductor portions 8F and 8B containing nitride semiconductors can be formed by the ELO method.
  • ELO method for example, a heterogeneous substrate having a lattice constant different from that of a GaN-based semiconductor is used as the main substrate 1, a GaN-based semiconductor is used as the seed portion 3S, an inorganic compound film is used as the mask pattern 6, and a GaN-based semiconductor is used as the mask portion 5. can be laterally grown.
  • the thickness direction (Z direction) of the first semiconductor portion 8F is the ⁇ 0001> direction (c-axis direction) of the GaN-based crystal
  • the width direction (first direction, X direction) is the ⁇ 11-20> direction (a-axis direction) of the GaN-based crystal
  • the longitudinal direction (Y-direction) of the first and second openings KF and KB is the ⁇ 1-100> direction of the GaN-based crystal. (m-axis direction).
  • the first semiconductor portion 8F or the first and second semiconductor portions 8F and 8B formed by the ELO method may be collectively referred to as an ELO semiconductor portion (ELO semiconductor layer) 8 in some cases.
  • the first semiconductor part 8F formed by the ELO method includes a plurality of ridges 8U corresponding to the plurality of first openings KF, and each ridge 8U has the Y direction as its longitudinal direction.
  • the ridge portion 8U includes a low-defect portion (dislocation non-propagating portion) EK having relatively few threading dislocations and a dislocation propagating portion NS having a relatively large amount of threading dislocations overlapping the first opening KF in plan view.
  • an active layer for example, a layer in which electrons and holes combine
  • the active layer can be provided so as to overlap the low defect portion EK in plan view.
  • the non-threading dislocation density in a cross section parallel to the ⁇ 0001> direction may be higher than the threading dislocation density.
  • Threading dislocations are dislocations (defects) extending from the lower surface or inside of the first semiconductor portion 8F to the surface or surface layer along the thickness direction (Z direction) of the first semiconductor portion 8F. Threading dislocations can be observed by performing CL (Cathode Luminescence) measurement on the surface (parallel to the c-plane) of the first semiconductor portion 8F.
  • Non-threading dislocations are dislocations measured by CL in a cross section parallel to the thickness direction, and are mainly basal plane (c-plane) dislocations.
  • the cross section parallel to the thickness direction is, for example, the (1-100) plane (m-plane) or the (11-20) plane (a-plane).
  • each ridge portion 8U of the first semiconductor portion 8F is separated from the second semiconductor portion 8B. Since the first opening KF is separated from the second opening KB arranged along the edge E (closer to the edge than the first opening KF), it overlaps with the second opening KB in plan view. Even if the second semiconductor portion 8B becomes an unintended deformed shape, the first semiconductor portion 8F that overlaps the first opening portion FK in a plan view is less likely to associate with the second semiconductor portion 8B and is less likely to be affected. That is, in the present embodiment, by using the second semiconductor portion 8B as a sacrificial layer, the shape of the first semiconductor portion 8F can be ensured. As shown in FIGS. 4 and 5, when the second semiconductor portion 8B has an unintended deformed shape, the average thickness of the second semiconductor portion 8B is reduced to that of the first semiconductor portion 8F due to an increase in raw material consumption. It may be smaller than the average thickness.
  • FIG. 6 is a cross-sectional view showing another configuration of the semiconductor substrate according to this embodiment.
  • the semiconductor substrate 10 can be formed by removing the second semiconductor portion 8B, which is the sacrificial layer.
  • FIG. 7 is a cross-sectional view showing another configuration of the semiconductor substrate according to this embodiment.
  • the semiconductor substrate 10 of FIG. 7 has a functional layer 9 above the first and second semiconductor portions 8F and 8B.
  • the functional layer 9 may be, for example, a compound semiconductor portion containing a nitride semiconductor, and may be a single layer or a laminate.
  • the portion including the second semiconductor portion 8B that is the sacrificial layer is the unusable portion NP, and the portion including the first semiconductor portion 8F is the usable portion DP.
  • FIG. 8 is a flow chart showing an example of a method for manufacturing a template substrate according to this embodiment.
  • the step of preparing the main substrate 1 after the step of preparing the main substrate 1, the step of forming the mask pattern 6 above the main substrate 1 is performed.
  • FIG. 9 is a block diagram showing an example of a template substrate manufacturing apparatus according to this embodiment.
  • the mask pattern forming portion 62 includes the mask portion 5, a plurality of first openings KF having a width direction in the X direction and a longitudinal direction in the Y direction, overlapping the non-peripheral edge portion 1P in plan view, and along the edge E in plan view. forming one or more second openings KB arranged in a manner such as;
  • the mask pattern forming section 62 may include a CVD device or a PECVD device, and the control section 64 may include a processor and memory.
  • the control unit 64 may be configured to control the mask pattern forming unit 62 by executing a program stored in an internal memory, a communicable communication device, or an accessible network.
  • a storage medium or the like in which the data is stored is also included in this embodiment.
  • FIG. 10 is a flow chart showing an example of a method for manufacturing a semiconductor substrate according to this embodiment. 10, after the step of preparing the template substrate 7, the step of forming the first and second semiconductor portions 8F and 8B on the template substrate 7 using the ELO method is performed. After the step of forming the first and second semiconductor portions 8F and 8B, the step of forming the functional layer 9 can be performed as necessary.
  • FIG. 11 is a block diagram showing an example of a semiconductor substrate manufacturing apparatus according to this embodiment.
  • a semiconductor substrate manufacturing apparatus 70 of FIG. 11 includes a semiconductor portion forming portion 72 for forming first and second semiconductor portions 8F and 8B on a template substrate 7 by the ELO method, and a control portion 74 for controlling the semiconductor portion forming portion 72. and The configuration may be such that the semiconductor substrate manufacturing apparatus 70 forms the functional layer 9 .
  • FIG. 12 is a flow chart showing an example of a method for manufacturing a semiconductor device according to this embodiment.
  • FIG. 13 is a plan view showing an example of separation of the element portion.
  • FIG. 14 is a cross-sectional view (cross-sectional view of FIG. 13) showing an example of separation and spacing of the element portions.
  • a plurality of trenches TR are formed in the semiconductor substrate 10 to isolate the element portion DS (including the low defect portion EK of the ridge portion 8U and the functional layer 9). carry out the process.
  • Trench TR penetrates functional layer 9 and first semiconductor portion 8F.
  • Base layer 4 and mask portion 5 may be exposed in trench TR.
  • the device portion DS is van der Waals coupled with the mask portion 5 and is a part of the semiconductor substrate 10 .
  • the element portion DS (including at least part of the ridge portion 8U) of the usable portion DP is separated from the template substrate 7, and a step of forming the semiconductor device 20 is performed.
  • the step of preparing the semiconductor substrate 10 of FIG. 12 may include each step of the semiconductor substrate manufacturing method shown in FIG.
  • Isolation of the element portion DS can be achieved by removing the portion of the first semiconductor portion 8F and the functional layer 9 overlapping the first opening portion KF in plan view by vapor-phase etching and peeling off the element portion DS from the template substrate 7. good.
  • the first semiconductor portion 8F and the functional layer 9 can be easily peeled off from the mask portion 5 using, for example, a stamp.
  • the stamp may be a viscoelastic elastomer stamp, a PDMS (Polydimethylsiloxane) stamp, an electrostatic adhesive stamp, or the like.
  • a semiconductor device 20 including, for example, a GaN-based crystal
  • the semiconductor device 20 include light emitting diodes (LEDs), semiconductor lasers, Schottky diodes, photodiodes, transistors (including power transistors and high electron mobility transistors), and the like.
  • FIG. 15 is a schematic diagram showing the configuration of the electronic device according to this embodiment.
  • the electronic device 30 of FIG. 15 includes a semiconductor substrate 10 (a configuration that functions as a semiconductor device while including the template substrate 7, for example, when the template substrate 7 is translucent) and a driving substrate on which the semiconductor substrate 10 is mounted. 23 and a control circuit 25 that controls the drive board 23 .
  • FIG. 16 is a schematic diagram showing another configuration of the electronic device according to this embodiment.
  • An electronic device 30 of FIG. 16 includes a semiconductor device 20 including a first semiconductor portion 8F, a drive substrate 23 on which the semiconductor device 20 is mounted, and a control circuit 25 that controls the drive substrate 23.
  • FIG. 16 is a schematic diagram showing another configuration of the electronic device according to this embodiment.
  • An electronic device 30 of FIG. 16 includes a semiconductor device 20 including a first semiconductor portion 8F, a drive substrate 23 on which the semiconductor device 20 is mounted, and a control circuit 25 that controls the drive substrate 23.
  • Examples of the electronic device 30 include a display device, a laser emitting device (including a Fabry-Perot type and a surface emitting type), a lighting device, a communication device, an information processing device, a sensing device, a power control device, and the like.
  • Example 1 17 is a plan view showing the structure of the template substrate according to the first embodiment;
  • FIG. 18 is a cross-sectional view taken along line dd of FIG. 17.
  • FIG. 19 is a plan view showing the configuration of the semiconductor substrate according to Example 1.
  • the mask pattern 6 of the template substrate 7 according to the first embodiment has a mask portion 5 and a non-peripheral portion 1P in a plan view with the X direction as the width direction and the Y direction as the longitudinal direction. It has a plurality of overlapping first openings KF1 and KF2 and a plurality of second openings KB1 to KB4 arranged along the edge E in plan view.
  • the peripheral portion 1S can be a region within 2 [mm] from the edge E, for example.
  • a heterosubstrate having a lattice constant different from that of the GaN-based semiconductor can be used for the main substrate 1 .
  • hetero-substrates include single-crystal silicon (Si) substrates, sapphire (Al 2 O 3 ) substrates, silicon carbide (SiC) substrates, and the like.
  • the plane orientation of the main substrate 1 is, for example, the (111) plane of a silicon substrate, the (0001) plane of a sapphire substrate, and the 6H—SiC (0001) plane of a SiC substrate. These are just examples, and any main substrate and plane orientation may be used as long as the first and second semiconductor portions 8F and 8B can be grown by the ELO method.
  • a buffer layer 2 and a seed layer 3 can be provided in order from the main substrate side.
  • the buffer layer 2 has a function of reducing the direct contact between the main substrate 1 and the seed layer 3 and the melting thereof.
  • a silicon substrate or the like is used for the main substrate 1, it melts with the GaN-based semiconductor that is the seed layer 3. Therefore, by providing the buffer layer 2 such as an AlN layer, the melting is reduced.
  • the main substrate 1 that does not melt together with the seed layer 3, which is a GaN-based semiconductor is used, a configuration without the buffer layer 2 is possible.
  • An AlN layer which is an example of the buffer layer 2 can be formed to a thickness of about 10 nm to about 5 ⁇ m using, for example, an MOCVD apparatus.
  • the buffer layer 2 may have at least one of the effect of increasing the crystallinity of the seed layer 3 and the effect of relieving the internal stress of the ELO semiconductor portion 8 .
  • Hexagonal layer system or cubic system silicon carbide (SiC) can also be used for the buffer layer 2 .
  • the seed layer 3 for example, a GaN-based semiconductor such as GaN, a nitride such as AlN, or hexagonal silicon carbide (SiC) can be used.
  • the seed layer 3 includes seed portions 3S (growing starting points of the ELO semiconductor portions 8) overlapping the first and second openings (KF1 to KF2 and KB1 to KB4) of the mask pattern 6. As shown in FIG.
  • a graded layer whose Al composition is graded and approaches GaN may be used.
  • the graded layer is, for example, a laminate in which an Al 0.7 Ga 0.3 N layer as a first layer and an Al 0.3 Ga 0.7 N layer as a second layer are provided in order from the buffer layer side is.
  • the graded layer can be easily formed by MOCVD, and may be composed of three or more layers.
  • the seed layer 3 can be configured to include a GaN layer.
  • the seed layer 3 may be a single layer of GaN, or the uppermost layer of the graded layer that is the seed layer 3 may be a GaN layer.
  • the seed layer 3 may not be arranged on the main substrate 1.
  • the ELO semiconductor section 8 can be formed directly on the main substrate 1 on which the mask pattern 6 is arranged even without the seed layer.
  • the first opening KF of the mask pattern 6 (mask layer) exposes the seed portion 3S and has the function of a growth start hole for starting the growth of the ELO semiconductor portion 8. may have the function of a selective growth mask for laterally growing the .
  • the opening of the mask pattern is a portion (non-formation portion) where there is no mask portion, and may or may not be surrounded by the mask portion. .
  • a film of platinum, rhodium, iridium, ruthenium, osmium, tungsten, molybdenum, etc. or a laminated film containing at least two of them can be used.
  • a silicon oxide film having a thickness of about 100 nm to 4 ⁇ m (preferably about 150 nm to 2 ⁇ m) is formed on the underlying layer 4 by sputtering, and a resist is applied to the entire surface of the silicon oxide film.
  • the resist is patterned by photolithography to form a resist having a plurality of striped openings.
  • a part of the silicon oxide film is removed by a wet etchant such as hydrofluoric acid (HF) or buffered hydrofluoric acid (BHF) to form a plurality of openings (including KF1 to KF2 and KB1 to KB4), and the resist is organic.
  • a mask pattern 6 is formed by removing by washing.
  • the widths of the first openings KF1 and KF2 are about 0.1 ⁇ m to 20 ⁇ m. As the widths of the first openings KF1 and KF2 are smaller, the number of threading dislocations propagating from the first openings KF1 and KF2 to the ELO semiconductor portion 8 decreases. In addition, it becomes easy to separate (separate) the ELO semiconductor section 8 from the template substrate 7 in a post-process. Furthermore, the area of the low-defect portion EK with few surface defects can be increased in the ELO semiconductor portion 8 (ridge portion 8U).
  • the mask portion 5 may be a single layer film of a silicon nitride film or a silicon oxynitride film, or may be a laminated film in which a silicon oxide film and a silicon nitride film are formed in this order on the underlying layer 4.
  • ⁇ 4 may be a laminated film in which a silicon nitride film and a silicon oxide film are formed in this order, or a laminated film in which a silicon nitride film, a silicon oxide film and a silicon nitride film are formed in this order on an underlying layer.
  • Abnormal portions such as pinholes in the mask portion 5 can be eliminated by performing organic cleaning after film formation, introducing the film into the film forming apparatus again, and forming the same type of film.
  • a good quality mask portion 5 can also be formed by using a general silicon oxide film (single layer) and using such a film formation method.
  • Example 1 the minimum distance between the plurality of first openings KF1 and KF2 and the edge E is greater than the distance between the plurality of second openings KB1 to KB4 and the edge E in plan view.
  • a plurality of first openings (including KF1 and KF2) whose length is in the Y direction are arranged in the X direction, and the lengths in the Y direction become smaller as they move away from the main substrate center MC in the X direction.
  • the first opening KF2 has a larger distance in the X direction from the main substrate center MC and a smaller length in the Y direction than the first opening KF1.
  • the minimum length Yf in the Y direction of the plurality of first openings is greater than the length Yb in the Y direction of the plurality of second openings (including KB1 to KB4).
  • the number of the plurality of second openings is equal to twice the number of the plurality of first openings (including KF1 and KF2).
  • first opening KF1 and the second opening KB1 are adjacent to each other and overlap each other when viewed in the Y direction. located between That is, the second opening KB1, the first opening KF1, and the second opening KB3 are arranged in the Y direction, one tip of the first opening KF1 is adjacent to the second opening KB1, and the other tip is the second opening KB1. Adjacent to opening KB3.
  • the distance between the first opening KF1 and the second opening KB1 and the distance between the first opening KF1 and the second opening KB3 are larger than the distance between the second openings KB1 and KB3 and the edge E.
  • the width (length in the X direction) of the second openings KB1 and KB3 may be the same, larger, or smaller than the width of the first opening KF1.
  • the widths of the plurality of second openings KB1 to KB4 may be different.
  • the opening pattern including the plurality of first openings KF1 and KF2 and the plurality of second openings KB1 to KB4 passes through the main substrate center MC and is symmetrical with respect to a line parallel to the X direction. It's okay.
  • the edge E of the main substrate 1 has a curved surface portion Er and a flat surface portion Ef connected to the curved surface portion Er and having a normal line parallel to the X direction, but is not limited to this.
  • the main substrate 1 may be disc-shaped.
  • the plane portion Ef may have a function as a plane orientation indicator (orientation flat).
  • the orientation indicator can also be configured with a notch (notch).
  • a layered body in which a silicon oxide film (SiO 2 ) and a silicon nitride film (SiN) are formed in this order is used for the mask portion 5 .
  • the thickness of the silicon oxide film is, for example, 0.3 ⁇ m, and the thickness of the silicon nitride film is, for example, 70 nm.
  • a plasma-enhanced chemical vapor deposition (CVD) method was used to form each of the silicon oxide film and the silicon nitride film.
  • the semiconductor substrate 10 of Example 1 includes a first semiconductor portion 8F that overlaps the first openings KF1 and KF2 in plan view, and a second semiconductor portion 8F that overlaps the second openings KB1 and KB2 in plan view. and part 8B.
  • the first and second semiconductor portions 8F and 8B can be ELO semiconductor portions containing a nitride semiconductor (for example, GaN-based).
  • the first semiconductor portion 8F has the Y direction as its longitudinal direction and includes a plurality of ridges 8U arranged in the X direction.
  • a plurality of second openings KB1 and KB2 are provided along the edge E in the first embodiment, in which the end of each ridge 8U is tapered.
  • Example 1 the first and second semiconductor portions 8F and 8B were GaN layers, and ELO film formation was performed on the aforementioned template substrate 7 using the MOCVD apparatus included in the semiconductor formation portion 72 of FIG.
  • the first and second semiconductor portions 8F and 8B are selectively grown on the seed portion 3S (the uppermost GaN layer of the seed layer 3) exposed in the first and second openings KF1, KF2, KB1, and KB2. Then, it grows laterally on the mask portion 5 . Then, the lateral growth was stopped before the films (ridges 8U) laterally grown on both sides of the mask portion 5 were brought together.
  • the width Wm of the mask portion 5 is 50 ⁇ m
  • the width of the first openings KF1 and KF2 is 5 ⁇ m
  • the width of each ridge portion 8U of the first semiconductor portion 8F is 53 ⁇ m
  • the width (size in the X direction) of the low defect portion EK is 24 ⁇ m.
  • the layer thickness of the ridge portion 8U was 5 ⁇ m.
  • first semiconductor portion 8F In the film formation of the first semiconductor portion 8F, it is possible to reduce mutual reaction between the first semiconductor portion 8F and the mask portion 5 so that the first semiconductor portion 8F and the mask portion 5 are brought into contact with each other due to van der Waals force. preferable.
  • the method for increasing the film formation rate in the lateral direction is as follows. First, a vertical growth layer growing in the Z direction (c-axis direction) is formed on the seed portion 3S, and then a lateral growth layer growing in the X direction (a-axis direction) is formed. At this time, by setting the thickness of the vertical growth layer to 10 ⁇ m or less, 5 ⁇ m or less, 3 ⁇ m or less, or 1 ⁇ m or less, the thickness of the horizontal growth layer can be kept low and the horizontal film formation rate can be increased.
  • FIG. 20 is a cross-sectional view showing an example of lateral growth of the first semiconductor section.
  • an initial growth layer (longitudinal growth layer) SL is formed on the seed portion 3S, and then the first semiconductor portion 8F (a plurality of ridges 8U) is laterally grown from the initial growth layer SL. is desirable.
  • the initial growth layer SL serves as a starting point for lateral growth of the first semiconductor portion 8F.
  • the initial growth is performed immediately before the edge of the initial growth layer SL climbs over the upper surface of the mask portion 5 (at the stage where it is in contact with the upper end of the side surface of the mask portion 5) or immediately after it climbs over the upper surface of the mask portion 5.
  • a method of stopping the film formation of the layer SL that is, switching the ELO film formation conditions from the c-axis direction film formation conditions to the a-axis direction film formation conditions at this timing) can be used.
  • the initial growth layer SL can be formed with a thickness of, for example, 50 nm to 5.0 ⁇ m (eg, 80 nm to 2 ⁇ m).
  • the thickness of the mask portion 5 and the thickness of the initial growth layer SL may be 500 nm or less.
  • the initial growth layer SL (part of the dislocation inheriting portion NS) is formed and then grown laterally, thereby increasing the non-uniformity inside the low defect portion EK. Threading dislocations can be increased (threading dislocation density on the surface of the low defect portion EK can be reduced). In addition, it is possible to control the distribution of impurity concentration (for example, silicon, oxygen) inside the low-defect portion EK. If the method of FIG.
  • the first semiconductor portion 8F shown in FIG. 20 can be a nitride semiconductor crystal (for example, GaN crystal, AlGaN crystal, InGaN crystal, or InAlGaN crystal).
  • a temperature of 1150°C or less is preferable to a temperature exceeding 1200°C. It is possible to form the ELO semiconductor portion 8 even at a low temperature of less than 1000° C., which is preferable from the viewpoint of reducing the mutual reaction.
  • TMG trimethylgallium
  • the source is not sufficiently decomposed, and more gallium atoms and carbon atoms than usual are taken into the ELO semiconductor portion 8 at the same time.
  • TMG trimethylgallium
  • the carbon taken into the ELO semiconductor portion 8 reduces the reaction with the mask portion 5 and reduces adhesion between the mask portion 5 and the ELO semiconductor portion 8 . Therefore, in the low-temperature film formation of the ELO semiconductor section 8, the supply amount of ammonia is reduced and the film is formed at a low V/III ( ⁇ 1000) so that the raw material or the carbon element in the chamber atmosphere is taken into the ELO semiconductor section 8. , the reaction with the mask portion 5 can be reduced.
  • the ELO semiconductor portion 8 is configured to contain carbon.
  • TEG triethylgallium
  • FIG. 21 is a plan view showing another configuration example of the template substrate according to the first embodiment.
  • 22 is a plan view showing the configuration of a semiconductor substrate including the template substrate of FIG. 21.
  • the first opening KF1 and the second opening KB1 are adjacent to each other and overlap when viewed in the Y direction, but the invention is not limited to this.
  • the mask pattern 6 includes a plurality of first openings KF1 and KF2 and second openings KB1 to KB6 arranged along the edge E. KB1 may be adjacent to each other and overlap when viewed in the X direction.
  • one end of the first opening KF2 is located between the second openings KB1 and KB2 aligned in the X direction, and the other end is located between the second openings KB3 and KB4 aligned in the X direction.
  • the number of the plurality of second openings is more than twice the number of the plurality of first openings (including KF1 and KF2), and the number of the second openings KB5 and KB6 is positioned outside the two outermost first openings of all the first openings.
  • the semiconductor substrate 10 of FIG. 22 includes a first semiconductor portion 8F overlapping the mask portion 5 and the first openings KF1 and KF2 in plan view, and a second semiconductor portion overlapping the mask portion 5 and the second opening portions KB1 and KB2 in plan view.
  • the first semiconductor portion 8F includes a plurality of ridges 8U overlapping the first openings KF1 and KF2 in plan view.
  • each ridge 8U of the first semiconductor portion 8F has an irregular shape. is separated from the second semiconductor portion 8B (sacrificial layer) of , and the shape of each ridge portion 8U is ensured.
  • edge growth generated at the tip of the ridge 8U overlapping the first opening KF2 part
  • FIG. 23 is a plan view showing another configuration example of the template substrate according to the first embodiment.
  • the mask pattern is provided with a plurality of first openings KF1 and KF2 and second openings KB1 to KB6 arranged along the edge E of the main substrate 1 in plan view.
  • KB2 the first opening KF1, and the second opening KB5 are arranged in the Y direction, and one end of the first opening KF1 is adjacent to the second opening KB2, and the other end is adjacent to the second opening KB5. .
  • one end of the first opening KF1 is positioned between the second openings KB1 and KB3 aligned in the X direction, and the other end is positioned between the second openings KB4 and KB6 aligned in the X direction. do.
  • FIG. 24 is a plan view showing another configuration example of the template substrate according to the first embodiment. As shown in FIG. 24, using the main substrate 1 including the curved surface portion Er, a plurality of second openings KB having a curved longitudinal shape are formed in the mask pattern 6 along the edge E of the main substrate 1 in plan view. can also be placed in
  • FIG. 25 is a plan view showing another configuration example of the template substrate according to the second embodiment.
  • 26 is a plan view showing the configuration of a semiconductor substrate including the template substrate of FIG. 25.
  • the mask pattern is provided with a plurality of second openings in the first embodiment, the present invention is not limited to this.
  • Example 2 the minimum distance between the plurality of first openings KF1 and KF2 and the edge E is greater than the distance between the annular second opening KBL and the edge E in plan view.
  • a plurality of first openings (including KF1 and KF2) whose length is in the Y direction are arranged in the X direction, and the lengths in the Y direction become smaller as they move away from the main substrate center MC in the X direction.
  • first opening KF1 and the second opening KBL are adjacent to each other and overlap when viewed in the Y direction.
  • the opening pattern including the plurality of first openings KF1 and KF2 and the annular second opening KBL may have a line-symmetrical shape with respect to a line passing through the main substrate center MC and parallel to the X direction. .
  • the semiconductor substrate 10 of FIG. 26 includes a first semiconductor portion 8F that overlaps the first openings KF1 and KF2 in plan view, and a second semiconductor portion 8B that overlaps the second opening KBL in plan view.
  • 8F includes a plurality of ridges 8U overlapping the first openings KF1 and KF2 in plan view.
  • each ridge 8U of the first semiconductor portion 8F is formed by the deformed second semiconductor. It is separated from the portion 8B (sacrificial layer), and the shape of each ridge portion 8U is ensured.
  • FIG. 27 is a plan view showing another configuration example of the template substrate according to the second embodiment.
  • the mask pattern 6 includes a plurality of first openings KF1 and KF2, an annular second opening KBL arranged along the edge E, and a second opening KBL arranged along the edge E.
  • the first opening KF1 and the second opening KB1 may be adjacent to each other and overlap when viewed in the X direction.
  • one end of the first opening KF2 is located between the second openings KB1 and KB2 aligned in the X direction, and the other end is located between the second openings KB3 and KB4 aligned in the X direction.
  • the number of the plurality of second openings is less than twice the number of the plurality of first openings (including KF1 and KF2), and all the first openings in the X direction There are no island-shaped second openings outside the two outermost first openings, and only the annular second openings KBL are present.
  • FIG. 28 is a plan view showing another configuration example of the template substrate according to the second embodiment.
  • the mask portion 5 exists at the edge of the template substrate 7, but it is not limited to this.
  • the edge of the template substrate 7 may have no mask portion. That is, at the time of patterning the mask pattern 6, by penetrating the ring-shaped region having the edge E of the main substrate 1 as the outer periphery in plan view (providing the ring-shaped edge opening KE), the ring-shaped edge of the template substrate 7 is formed. The seed portion 3S is exposed.
  • the annular sacrificial layer is formed on the edge thereof, the shape of the first semiconductor portion 8F overlapping the first openings KF1 and KF2 is ensured.
  • the ELO semiconductor portion 8 is a GaN layer, but it is not limited to this.
  • InGaN layers which are GaN-based semiconductor portions, can also be formed. Lateral deposition of the InGaN layer is performed at low temperatures, eg, below 1000.degree. This is because, at high temperatures, the vapor pressure of indium increases and it is not effectively incorporated into the film. Lowering the film formation temperature has the effect of reducing the mutual reaction between the mask portion 5 and the InGaN layer. In addition, the InGaN layer has the effect of being less reactive with the mask portion 5 than the GaN layer.
  • TAG triethylgallium
  • FIG. 29 is a schematic cross-sectional view showing the configuration of Example 4.
  • the functional layer 9 forming the LED is formed on the base semiconductor portion 8S obtained as all or part of the ridge portion 8U of the first semiconductor portion 8F.
  • the base semiconductor portion 8S is of n-type doped with silicon or the like, for example.
  • the functional layer 9 includes an active layer 34, an electron blocking layer 35, and a GaN-based p-type semiconductor portion 36 in order from the lower layer side.
  • the active layer 34 is an MQW (Multi-Quantum Well) and includes an InGaN layer and a GaN layer.
  • the electron blocking layer 35 is, for example, an AlGaN layer.
  • the GaN-based p-type semiconductor portion 36 is, for example, a GaN layer.
  • the anode 38 is arranged so as to be in contact with the GaN-based p-type semiconductor portion 36, and the cathode 39 is arranged so as to be in contact with the base semiconductor portion 8S.
  • a semiconductor device 20 including a GaN-based crystal
  • FIG. 30 is a cross-sectional view showing an example of application of the sixth embodiment to an electronic device.
  • a red micro-LED 20R, a green micro-LED 20G, and a blue micro-LED 20B can be obtained, and by mounting these on a drive substrate (TFT substrate) 23, a micro LED display 30D (electronic device) can be configured. can be done.
  • a red micro-LED 20R, a green micro-LED 20G, and a blue micro-LED 20B are mounted on a plurality of pixel circuits 27 of the driving substrate 23 via a conductive resin 24 (for example, an anisotropic conductive resin) or the like, and then mounted on the driving substrate 23.
  • a control circuit 25, a driver circuit 29, and the like are mounted.
  • a portion of the driver circuit 29 may be included in the drive substrate 23 .
  • FIG. 31 is a schematic cross-sectional view showing the configuration of Example 5.
  • a functional layer 9 forming a semiconductor laser is formed on the base semiconductor portion 8S.
  • the functional layer 9 includes, from the lower layer side, an n-type optical cladding layer 41, an n-type optical guide layer 42, an active layer 43, an electron blocking layer 44, a p-type optical guide layer 45, a p-type optical cladding layer 46, and a GaN-based layer.
  • a p-type semiconductor portion 47 is included.
  • An InGaN layer can be used for each of the guide layers 42 and 45 .
  • a GaN layer or an AlGaN layer can be used for each of the clad layers 41 and 46 .
  • the anode 48 is arranged so as to be in contact with the GaN-based p-type semiconductor portion 47, and the cathode 49 is arranged so as to be in contact with the base semiconductor portion 8S.
  • the semiconductor device 20 can be obtained.
  • FIG. 32 is a cross-sectional view showing the configuration of the sixth embodiment.
  • a sapphire substrate having an uneven surface is used as the main substrate 1 .
  • Underlayer 4 has buffer layer 2 and seed layer 3 .
  • a GaN layer having a (20-21) plane is deposited as the base layer 4 on the main substrate 1 .
  • the first semiconductor portion 8F becomes the (20-21) plane, which is the main crystal plane in the underlying layer 4, and the first semiconductor portion 8F having a semipolar plane can be obtained.
  • a GaN layer having a (11-22) plane can also be formed as the base layer 4 on the main substrate 1 by using a sapphire substrate having an uneven surface.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

エッジ（Ｅ）、エッジを含む周縁部（１Ｓ）、および周縁部よりも内側に位置する非周縁部（１Ｐ）を有する主基板と、主基板よりも上方に位置するマスクパターンとを備えるテンプレート基板（７）であって、マスクパターンは、マスク部（５）と、第１方向を幅方向、第２方向を長手方向とし、平面視において非周縁部（１Ｐ）と重なる複数の第１開口部（ＫＦ）と、平面視において前記エッジに沿うように配された、１つ以上の第２開口部（ＫＢ）とを有している。

Description

テンプレート基板並びにその製造方法および製造装置、半導体基板並びにその製造方法および製造装置
　本発明は、テンプレート基板等に関する。
　特許文献１には、ＥＬＯ（Epitaxial Lateral Overgrowth）法を用いて、複数のマスクの開口部それぞれに対応する複数の半導体部を形成する手法が開示されている。
日本国公開特許公報「特開２０１１－６６３９０号」公報
　本開示にかかるテンプレート基板は、エッジ、前記エッジを含む周縁部、および前記周縁部よりも内側に位置する非周縁部を有する主基板と、前記主基板よりも上方に位置するマスクパターンとを備え、前記マスクパターンは、マスク部と、第１方向を幅方向、第２方向を長手方向とし、平面視において前記非周縁部と重なる複数の第１開口部と、平面視において前記エッジに沿うように配された、１つまたは複数の第２開口部とを有している。
本実施形態に係るテンプレート基板の構成を示す平面図である。 図１のａ－ａ矢視断面図（非周縁部）である。 図１のｂ－ｂ矢視断面図（周縁部）である。 本実施形態に係る半導体基板の構成を示す平面図である。 図４のＡ－Ａ矢視断面図である。 図４のｃ－ｃ矢視断面図である。 本実施形態に係る半導体基板の別構成を示す断面図である。 本実施形態に係る半導体基板の別構成を示す断面図である。 本実施形態にかかるテンプレート基板の製造方法の一例を示すフローチャートである。 本実施形態にかかるテンプレート基板の製造装置の一例を示すブロック図である。 本実施形態にかかる半導体基板の製造方法の一例を示すフローチャートである。 本実施形態にかかる半導体基板の製造装置の一例を示すブロック図である。 本実施形態にかかる半導体デバイスの製造方法の一例を示すフローチャートである。 素子部の分離の一例を示す平面図である。 素子部の分離および離隔の一例を示す断面図である。 本実施形態に係る電子機器の構成を示す模式図である。 本実施形態に係る電子機器の別構成を示す模式図である。 実施例１に係るテンプレート基板の構成を示す平面図である。 図１７のｄ－ｄ矢視断面図である。 実施例１に係る半導体基板の構成を示す平面図である。 ＥＬＯ半導体部の横成長の一例を示す断面図である。 実施例１に係るテンプレート基板の別構成を示す平面図である。 図２１のテンプレート基板を含む半導体基板の構成を示す平面図である。 実施例１に係るテンプレート基板の別構成を示す平面図である。 実施例１に係るテンプレート基板の別構成を示す平面図である。 実施例２に係るテンプレート基板の構成を示す平面図である。 実施例２に係る半導体基板の構成を示す平面図である。 実施例２に係るテンプレート基板の別構成を示す平面図である。 実施例２に係るテンプレート基板の別構成を示す平面図である。 実施例４の構成を示す模式的断面図である 実施例４の電子機器への適用例を示す断面図である。 実施例５の構成を示す模式的断面図である。 実施例６の構成を示す断面図である。
　〔テンプレート基板〕
　図１は、本実施形態に係るテンプレート基板の構成を示す平面図である。図２は、図１のａ－ａ矢視断面図（非周縁部）である。図３は、図１のｂ－ｂ矢視断面図（周縁部）である。
　図１に示すように、本実施形態に係るテンプレート基板７は、エッジＥ（端面、側面）、エッジＥを含む周縁部１Ｓ、および周縁部１Ｓよりも内側に位置する非周縁部１Ｐを有する主基板１と、主基板１よりも上方に位置するマスクパターン６（マスク層）と、を備え、マスクパターン６は、マスク部５と、第１方向（Ｘ方向）を幅方向、第２方向（Ｙ方向）を長手方向とし、平面視において非周縁部１Ｐと重なる複数の第１開口部ＫＦと、平面視においてエッジＥに沿うように配された、複数の第２開口部ＫＢとを有している。テンプレート基板７は、半導体部（半導体層）の形成、例えば、ＥＬＯ法（Epitaxial Lateral Overgrowth）によるＧａＮ系半導体部（ＧａＮ系半導体結晶）の成膜に用いることができる。
　図１では、主基板１のエッジＥ（側面、端面）が曲面Ｅｒおよび平面Ｅｆを含んでいるが、これに限定されず、エッジＥが曲面あるいは平面だけで構成されていてもよい。
　各第１開口部ＫＦは、平面視において非周縁部１Ｐと重なればよく、その全体が非周縁部１Ｐに位置に位置していてもよいし、その一部が周縁部１Ｓに位置し、残余の部分が非周縁部１Ｐに位置していてもよい。
　複数の第２開口部ＫＢは、平面視においてエッジＥに沿っていればよい。各第２開口部ＫＢは、全体が非周縁部１Ｐに位置に位置していてもよいし、全体が周縁部１Ｓに位置に位置していてもよいし、その一部が非周縁部１Ｐに位置し、残余の部分が周縁部１Ｓに位置していてもよい。
　図１ではマスクパターン６が複数の第２開口部ＫＢを含むが、これに限定されず、１つでもよい。第２開口部ＫＢに形状についても、Ｙ方向あるいはＸ方向を長手方向とする矩形でもよいし、正方形あるいは円形でもよいし、環状または湾曲する長手形状でもよい。複数の第２開口部ＫＢの１つと他の１つとが異なる形状であってもよい。例えば、マスクパターン６に、Ｘ方向およびＹ方向の少なくとも一方の長さが異なる複数の第２開口部ＫＢが含まれる構成でもよいし、環状の第２開口部ＫＢと矩形の第２開口部とが含まれる構成でもよい。
　テンプレート基板７は、主基板１の上方にシード層３を含む下地層４を有し、少なくとも第１および第２開口部ＫＦ・ＫＢにおいてシード層３のシード部３Ｓが露出する構成とすることができる。第１および第２開口部ＫＦ・ＫＢはテーパ形状（下地層４側に向けて幅が狭くなる形状）でもよい。
　図１のテンプレート基板７では、主基板１上に複数の層が積層されているが、その積層方向を「上方向」とすることができる。また、テンプレート基板７等の基板状の対象物を基板法線と平行な視線で視ることを「平面視」と称することができる。
　〔半導体基板〕
　図４は、本実施形態に係る半導体基板の構成を示す平面図である。図５Ａは、図４のＡ－Ａ矢視断面図である。図５Ｂは、図４のｃ－ｃ矢視断面図である。図４、図５Ａおよび図５Ｂに示すように、半導体基板１０は、テンプレート基板７と、マスクパターン６よりも上層に位置する、第１および第２半導体部８Ｆ・８Ｂとを備える。半導体基板とは、半導体部を含む基板という意味であり、主基板１は、半導体であってもよいし、非半導体であってもよい。第１および第２半導体部８Ｆ・８Ｂの少なくとも一方が層状の半導体層であってもよい。
　第１および第２半導体部８Ｆ・８Ｂは、例えば窒化物半導体を含む。窒化物半導体は、例えば、ＡｌｘＧａyＩｎｚＮ（０≦ｘ≦１；０≦ｙ≦１；０≦ｚ≦１；ｘ＋ｙ＋ｚ＝１）と表すことができ、具体例として、ＧａＮ系半導体、ＡｌＮ（窒化アルミニウム）、ＩｎＡｌＮ（窒化インジウムアルミニウム）、ＩｎＮ（窒化インジウム）を挙げることができる。ＧａＮ系半導体とは、ガリウム原子（Ｇａ）および窒素原子（Ｎ）を含む半導体であり、典型的な例として、ＧａＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮ、ＩｎＧａＮを挙げることができる。第１および第２半導体部８Ｆ・８Ｂは、ドープ型（例えば、ドナーを含むｎ型）でもノンドープ型でもよい。
　窒化物半導体を含む第１および第２半導体部８Ｆ・８Ｂは、ＥＬＯ法によって形成することができる。ＥＬＯ法では、例えば、主基板１としてＧａＮ系半導体と格子定数の異なる異種基板を用い、シード部３ＳにＧａＮ系半導体を用い、マスクパターン６に無機化合物膜を用い、マスク部５上にＧａＮ系の第１および第２半導体部８Ｆ・８Ｂを横方向成長させることができる。この場合、第１半導体部８Ｆの厚み方向（Ｚ方向）をＧａＮ系結晶の＜０００１＞方向（ｃ軸方向）、長手形状である第１および第２開口部ＫＦ・ＫＢの幅方向（第１方向、Ｘ方向）をＧａＮ系結晶の＜１１－２０＞方向（ａ軸方向）、第１および第２開口部ＫＦ・ＫＢの長手方向（Ｙ方向）をＧａＮ系結晶の＜１－１００＞方向（ｍ軸方向）とすることができる。ＥＬＯ法で形成された第１半導体部８Ｆまたは第１および第２半導体部８Ｆ・８ＢをまとめてＥＬＯ半導体部（ＥＬＯ半導体層）８と称することがある。
　ＥＬＯ法で形成された第１半導体部８Ｆは、複数の第１開口部ＫＦそれぞれに対応する複数の畝部８Ｕを含み、各畝部８Ｕは、Ｙ方向を長手方向とする。畝部８Ｕは、相対的に貫通転位の少ない低欠陥部（転位非継承部）ＥＫと、平面視で第１開口部ＫＦと重なり、相対的に貫通転位の多い転位継承部ＮＳとを含む。第１半導体部８Ｆよりも上層に活性層（例えば、電子と正孔が結合する層）を形成する場合は、活性層を平面視で低欠陥部ＥＫと重なるように設けることができる。低欠陥部ＥＫでは、＜０００１＞方向に平行な断面における非貫通転位密度が貫通転位密度よりも大きくてもよい。
　貫通転位は、第１半導体部８Ｆの厚み方向（Ｚ方向）に沿って、第１半導体部８Ｆの下面または内部からその表面または表層に延びる転位（欠陥）である。貫通転位は、第１半導体部８Ｆの表面（ｃ面平行）について、ＣＬ（Cathode luminescence）測定を行うことにより観察可能である。非貫通転位は、厚み方向に平行な断面においてＣＬ測定される転位であり、主には基底面（ｃ面）転位である。厚み方向に平行な断面は、例えば、（１－１００）面（ｍ面）あるいは（１１－２０）面（ａ面）である。
　図４および図５では、第１半導体部８Ｆの各畝部８Ｕが第２半導体部８Ｂから分離されている。第１開口部ＫＦが、エッジＥに沿うように（第１開口部ＫＦよりもエッジ近くに）配された第２開口部ＫＢから分離されているため、平面視で第２開口部ＫＢと重なる第２半導体部８Ｂが意図せぬ異形になっても、平面視で第１開口部ＦＫと重なる第１半導体部８Ｆは、第２半導体部８Ｂと会合し難く、その影響を受け難い。すなわち、本実施形態では第２半導体部８Ｂを犠牲層とすることで第１半導体部８Ｆの形状を担保することができる。図４および図５に示すように、第２半導体部８Ｂが意図せぬ異形になった場合、原料消費の増加に起因して、第２半導体部８Ｂの平均厚みが、第１半導体部８Ｆの平均厚みよりも小さくなることがある。
　例えばマスクパターンに、Ｙ方向に伸びる開口部を、平面視において主基板のエッジからエッジに至るように形成し、ＥＬＯ法で半導体部を成膜する場合、周縁部の半導体部の形状乱れが内側（非周縁部）の半導体部まで伝播するおそれがあるが、第１開口部ＫＦから分離された第２開口部ＫＢを設けることで、このおそれを低減することができる。
　図６は、本実施形態に係る半導体基板の別構成を示す断面図である。図６のように、犠牲層である第２半導体部８Ｂを除去した半導体基板１０を構成することもできる。
　図７は、本実施形態に係る半導体基板の別構成を示す断面図である。図７の半導体基板１０は、第１および第２半導体部８Ｆ・８Ｂよりも上層の機能層９を有する。機能層９は、例えば窒化物半導体を含む化合物半導体部であってもよく、単層体あるいは積層体でもよい。
　図７の半導体基板１０では、犠牲層である第２半導体部８Ｂを含む部分は利用不可部分ＮＰであり、第１半導体部８Ｆを含む部分を利用可能部分ＤＰとする。
　〔テンプレート基板の製造〕
　図８は、本実施形態にかかるテンプレート基板の製造方法の一例を示すフローチャートである。図８のテンプレート基板の製造方法では、主基板１を準備する工程の後に、主基板１よりも上方にマスクパターン６を形成する工程を行う。
　図９は、本実施形態にかかるテンプレート基板の製造装置の一例を示すブロック図である。図９のテンプレート基板の製造装置６０は、主基板１よりも上方にマスクパターン６を形成するマスクパターン形成部６２と、マスクパターン形成部６２を制御する制御部６４とを備える。マスクパターン形成部６２は、マスク部５と、Ｘ方向を幅方向、Ｙ方向を長手方向とし、平面視において非周縁部１Ｐと重なる複数の第１開口部ＫＦと、平面視においてエッジＥに沿うように配された、１つまたは複数の第２開口部ＫＢとを形成する。
　マスクパターン形成部６２は、ＣＶＤ装置あるいはＰＥＣＶＤ装置を含んでいてもよく、制御部６４がプロセッサおよびメモリを含んでいてもよい。制御部６４は、例えば、内蔵メモリ、通信可能な通信装置、またはアクセス可能なネットワーク上に格納されたプログラムを実行することでマスクパターン形成部６２を制御する構成でもよく、このプログラムおよびこのプログラムが格納された記録媒体等も本実施形態に含まれる。
　〔半導体基板の製造〕
　図１０は、本実施形態にかかる半導体基板の製造方法の一例を示すフローチャートである。図１０の半導体基板の製造方法では、テンプレート基板７を準備する工程の後に、テンプレート基板７上に、ＥＬＯ法を用いて第１および第２半導体部８Ｆ・８Ｂを形成する工程を行う。第１および第２半導体部８Ｆ・８Ｂを形成する工程の後に、必要に応じて、機能層９を形成する工程を行うことができる。
　図１１は、本実施形態にかかる半導体基板の製造装置の一例を示すブロック図である。図１１の半導体基板の製造装置７０は、テンプレート基板７上に第１および第２半導体部８Ｆ・８ＢをＥＬＯ法によって形成する半導体部形成部７２と、半導体部形成部７２を制御する制御部７４とを備える。半導体基板の製造装置７０が機能層９を形成する構成でもよい。
　〔半導体デバイスの製造〕
　図１２は、本実施形態にかかる半導体デバイスの製造方法の一例を示すフローチャートである。図１３は、素子部の分離の一例を示す平面図である。図１４は、素子部の分離および離隔の一例を示す断面図（図１３の矢視断面図）である。図１２の半導体デバイスの製造方法では、半導体基板１０を準備する工程の後に、必要に応じて、第１および第２半導体部８Ｆ・８Ｂ上に機能層９を形成する工程を行う。その後、図１３および図１４に示すように、半導体基板１０に複数のトレンチＴＲ（分離溝）を形成して素子部ＤＳ（畝部８Ｕの低欠陥部ＥＫおよび機能層９を含む）を分離する工程を行う。トレンチＴＲは、機能層９および第１半導体部８Ｆを貫通する。トレンチＴＲ内に下地層４およびマスク部５が露出してもよい。この段階では、素子部ＤＳはマスク部５とファンデルワールス結合しており、半導体基板１０の一部である。その後、図１４に示すように、利用可能部分ＤＰの素子部ＤＳ（畝部８Ｕの少なくとも一部を含む）をテンプレート基板７から離隔し、半導体デバイス２０とする工程を行う。図１２の半導体基板１０を準備する工程に、図１０に示される、半導体基板の製造方法の各工程が含まれていてもよい。
　なお、素子部ＤＳの隔離は、第１半導体部８Ｆおよび機能層９における平面視において第１開口部ＫＦと重なる部分を気相エッチングにより除去し、素子部ＤＳをテンプレート基板７から剥離してもよい。剥離の際には、例えば、スタンプを用いて、第１半導体部８Ｆおよび機能層９をマスク部５から容易に剥離することができる。スタンプは、粘弾性エラストマースタンプ、ＰＤＭＳ(Polydimethylsiloxane)スタンプ、または、静電接着スタンプ等であってよい。
　〔半導体デバイス〕
　図１４に示すように、素子部ＤＳをテンプレート基板７から離隔することで、半導体デバイス２０（例えば、ＧａＮ系結晶体を含む）を形成することができる。半導体デバイス２０の具体例として、発光ダイオード（ＬＥＤ）、半導体レーザ、ショットキーダイオード、フォトダイオード、トランジスタ（パワートランジスタ、高電子移動度トランジスタを含む）等を挙げることができる。
　〔電子機器〕
　図１５は、本実施形態に係る電子機器の構成を示す模式図である。図１５の電子機器３０は、半導体基板１０（テンプレート基板７を含んだ状態で半導体デバイスとして機能する構成、例えばテンプレート基板７が透光性である場合）と、半導体基板１０が実装される駆動基板２３と、駆動基板２３を制御する制御回路２５とを含む。
　図１６は、本実施形態に係る電子機器の別構成を示す模式図である。図１６の電子機器３０は、第１半導体部８Ｆを含む半導体デバイス２０と、半導体デバイス２０が実装される駆動基板２３と、駆動基板２３を制御する制御回路２５とを含む。
　電子機器３０としては、表示装置、レーザ出射装置（ファブリペロータイプ、面発光タイプを含む）、照明装置、通信装置、情報処理装置、センシング装置、電力制御装置等を挙げることができる。
　〔実施例１〕
　図１７は、実施例１に係るテンプレート基板の構成を示す平面図である。図１８は、図１７のｄ－ｄ矢視断面図である。図１９は、実施例１に係る半導体基板の構成を示す平面図である。
　図１７および図１８に示すように、実施例１に係るテンプレート基板７のマスクパターン６は、マスク部５と、Ｘ方向を幅方向、Ｙ方向を長手方向とし、平面視において非周縁部１Ｐと重なる複数の第１開口部ＫＦ１・ＫＦ２と、平面視においてエッジＥに沿うように配された、複数の第２開口部ＫＢ１～ＫＢ４とを有している。周縁部１Ｓは、例えば、エッジＥから２〔ｍｍ〕以内の領域とすることができる。
　（主基板）
　主基板１には、ＧａＮ系半導体と異なる格子定数を有する異種基板を用いることができる。異種基板としては、単結晶のシリコン（Ｓｉ）基板、サファイア（Ａｌ２Ｏ３）基板、シリコンカーバイド（ＳｉＣ）基板等を挙げることができる。主基板１の面方位は、例えば、シリコン基板の（１１１）面、サファイア基板の（０００１）面、ＳｉＣ基板の６Ｈ－ＳｉＣ（０００１）面である。これらは例示であって、第１および第２半導体部８Ｆ・８ＢをＥＬＯ法で成長させることができる主基板および面方位であれば何でもよい。
　（下地層）
　下地層４として、主基板側から順に、バッファ層２およびシード層３を設けることができる。バッファ層２は、主基板１とシード層３とがダイレクトに接触して互いに溶融することを低減する機能を有する。主基板１にシリコン基板等を用いた場合、シード層３であるＧａＮ系半導体と溶融し合うため、例えば、ＡｌＮ層等のバッファ層２を設けることで、溶融が低減される。例えば、ＧａＮ系半導体であるシード層３と溶融し合わない主基板１を用いた場合には、バッファ層２を設けない構成も可能である。バッファ層２の一例であるＡｌＮ層は、例えばＭＯＣＶＤ装置を用いて、厚さ１０ｎｍ程度～５μｍ程度に形成することができる。バッファ層２が、シード層３の結晶性を高める効果、およびＥＬＯ半導体部８の内部応力を緩和する効果の少なくとも一方を有していてもよい。バッファ層２に、六方晶層系あるいは立方晶系の炭化シリコン（ＳｉＣ）を用いることもできる。
　シード層３には、例えば、ＧａＮ等のＧａＮ系半導体あるいはＡｌＮ等の窒化物、六方晶系の炭化シリコン（ＳｉＣ）を用いることができる。シード層３は、マスクパターン６の第１および第２開口部（ＫＦ１～ＫＦ２・ＫＢ１～ＫＢ４）と重なるシード部３Ｓ（ＥＬＯ半導体部８の成長起点）を含む。
　シード層３として、Ａｌ組成がグレーデッドにＧａＮに近づくグレーデッド層を用いてもよい。グレーデッド層は、例えば、バッファ層側から順に、第１層であるＡｌ０．７Ｇａ０．３Ｎ層、および第２層であるＡｌ０．３Ｇａ０．７Ｎ層を設けた積層体である。この場合、第２層（Ａｌ：Ｇａ：Ｎ＝０．３：０．７：１）におけるＧａの組成比（０．７／２＝０．３５）は、第１層（Ａｌ：Ｇａ：Ｎ＝０．７：０．３：１）におけるＧａの組成比（０．３／２＝０．１５）よりも大きい。グレーデッド層は、ＭＯＣＶＤ法で容易に形成することができ、３層以上で構成してもよい。シード層３にグレーデッド層を用いることで、異種基板である主基板１からの応力を緩和することができる。シード層３を、ＧａＮ層を含む構成とすることができる。この場合、シード層３をＧａＮの単層としてもよいし、シード層３であるグレーデッド層の最上層をＧａＮ層としてもよい。
　なお、主基板１上にシード層３が配されなくてもよい。主基板１の種類によっては、シード層がなくても、マスクパターン６を配した主基板１に、直接的にＥＬＯ半導体部８を成膜することができる。例えば、ＳｉＣ基板１にマスク部５および第１開口部ＫＦを含むマスクパターン６を形成し、ＧａＮで構成されたＥＬＯ半導体部８をマスクパターン上に（直接的に）成膜することも可能である。
　（マスクパターン）
　マスクパターン６（マスク層）の第１開口部ＫＦは、シード部３Ｓを露出させ、ＥＬＯ半導体部８の成長を開始させる、成長開始用ホールの機能を有し、マスク部５は、半導体部８を横方向成長させるための選択成長用マスクの機能を有していてもよい。マスクパターンの開口部は、マスク部がない部分（非形成部）であり、マスク部に囲まれていてもよいし、囲まれていなくてもよい。
。マスクパターン６として、例えば、シリコン酸化膜（ＳｉＯｘ）、窒化チタン膜（ＴｉＮ等）、シリコン窒化膜（ＳｉＮｘ）、シリコン酸窒化膜（ＳｉＯＮ）、および高融点（例えば１０００度以上）をもつ金属膜（例えば、プラチナ、ロジウム、イリジウム、ルテニウム、オスミウム、タングステン、モリブデン等の膜）のいずれか１つを含む単層膜、またはこれらの少なくとも２つを含む積層膜を用いることができる。
　例えば、下地層４上に、スパッタ法を用いて厚さ１００ｎｍ程度～４μｍ程度（好ましくは１５０ｎｍ程度～２μｍ程度）のシリコン酸化膜を全面形成し、シリコン酸化膜の全面にレジストを塗布する。その後、フォトリソグラフィー法を用いてレジストをパターニングし、ストライプ状の複数の開口部を持ったレジストを形成する。その後、フッ酸（ＨＦ）、バッファードフッ酸（ＢＨＦ）等のウェットエッチャントによってシリコン酸化膜の一部を除去して複数の開口部（ＫＦ１～ＫＦ２・ＫＢ１～ＫＢ４を含む）とし、レジストを有機洗浄で除去することでマスクパターン６が形成される。
　第１開口部ＫＦ１・ＫＦ２の幅は、０．１μｍ～２０μｍ程度とする。第１開口部ＫＦ１・ＫＦ２の幅が小さいほど、第１開口部ＫＦ１・ＫＦ２からＥＬＯ半導体部８に伝搬する貫通転移の数は減少する。また、後工程においてＥＬＯ半導体部８のテンプレート基板７からの剥離（離隔）も容易になる。さらに、ＥＬＯ半導体部８（畝部８Ｕ）において表面欠陥の少ない低欠陥部ＥＫの面積を大きくすることができる。
　シリコン酸化膜は、ＥＬＯ半導体部８の成膜中に微量ながら分解、蒸発し、ＥＬＯ半導体部８に取り込まれてしまうことがあるが、シリコン窒化膜、シリコン酸窒化膜は、高温で分解、蒸発し難いというメリットがある。そこで、マスク部５を、シリコン窒化膜あるいはシリコン酸窒化膜の単層膜としてもよいし、下地層４上にシリコン酸化膜およびシリコン窒化膜をこの順に形成した積層膜としてもよいし、下地層４上にシリコン窒化膜およびシリコン酸化膜をこの順に形成した積層体膜としてもよいし、下地層上にシリコン窒化膜、シリコン酸化膜およびシリコン窒化膜をこの順に形成した積層膜としてもよい。
　マスク部５のピンホール等の異常個所は、成膜後に有機洗浄などを行い、再度成膜装置に導入して同種膜を形成することで、異常個所を消滅させることができる。一般的なシリコン酸化膜（単層）を用い、このような再成膜方法を用いて良質なマスク部５を形成することもできる。
　実施例１では、平面視において、複数の第１開口部ＫＦ１・ＫＦ２とエッジＥとの最小距離は、複数の第２開口部ＫＢ１～ＫＢ４とエッジＥとの距離よりも大きい。また、Ｙ方向を長手とする複数の第１開口部（ＫＦ１・ＫＦ２含む）がＸ方向に並び、これらのＹ方向の長さは、主基板中央ＭＣからＸ方向に離れるにつれて小さくなる。例えば、第１開口部ＫＦ２は、第１開口部ＫＦ１と比較して、主基板中央ＭＣからのＸ方向の距離が大きく、かつＹ方向の長さが小さい。また、複数の第１開口部（ＫＦ１・ＫＦ２含む）のＹ方向の最小長さＹｆは、複数の第２開口部（ＫＢ１～ＫＢ４を含む）のＹ方向の長さＹｂよりも大きい。また、複数の第２開口部（ＫＢ１～ＫＢ４を含む）の個数は、複数の第１開口部（ＫＦ１・ＫＦ２含む）の個数の２倍に等しい。
　また、第１開口部ＫＦ１と第２開口ＫＢ１とが互いに隣接し、かつＹ方向に視たときに重なり、さらに、第１開口部ＫＦ１は、Ｙ方向に並ぶ２つの第２開口部ＫＢ１・ＫＢ３の間に位置する。すなわち、第２開口部ＫＢ１、第１開口部ＫＦ１および第２開口部ＫＢ３がＹ方向に並び、第１開口部ＫＦ１の一方の先端が第２開口部ＫＢ１に隣接し、他方の先端が第２開口部ＫＢ３に隣接する。第１開口部ＫＦ１と第２開口部ＫＢ１との間隔、および第１開口部ＫＦ１と第２開口部ＫＢ３との間隔は、第２開口部ＫＢ１・ＫＢ３とエッジＥとの間隔よりも大きい。第２開口部ＫＢ１・ＫＢ３の幅（Ｘ方向の長さ）は、第１開口部ＫＦ１の幅と比較して、同じでもよいし、大きいあるいは小さくてもよい。複数の第２開口部ＫＢ１～ＫＢ４の幅が異なっていてもよい。
　平面視においては、複数の第１開口部ＫＦ１・ＫＦ２および複数の第２開口部ＫＢ１～ＫＢ４を含む開口パターンが、主基板中央ＭＣを通り、Ｘ方向に平行な線に対して線対称の形状でもよい。
　実施例１では、主基板１のエッジＥが、曲面部Ｅｒと、曲面部Ｅｒに繋がり、Ｘ方向に平行な法線を有する平面部Ｅｆとを有する構成としているがこれに限定されない。主基板１が円盤状でもよい。平面部Ｅｆが、面方位標識（オリエンテーションフラット）としての機能を有していてもよい。面方位標識をノッチ（切り欠き）で構成することもできる。
　（テンプレート基板の具体例）
　主基板１には、（１１１）面を有するシリコン基板を用い、下地層４のバッファ層２は、ＡｌＮ層（例えば、３０ｎｍ）とした。下地層４は、第１層であるＡｌ０．６Ｇａ０．４Ｎ層（例えば、３００ｎｍ）と、第２層であるＧａＮ層（例えば、１～２μｍ）とがこの順に形成されたグレーデッド層とする。すなわち、第２層（Ｇａ：Ｎ＝１：１）におけるＧａの組成比（１／２＝０．５）は、第１層（Ａｌ：Ｇａ：Ｎ＝０．６：０．４：１）におけるＧａの組成比（０．６／２＝０．３）よりも大きい。
　マスク部５には、酸化シリコン膜（ＳｉＯ２）と窒化シリコン膜（ＳｉＮ）とをこの順に形成した積層体を用いた。酸化シリコン膜の厚みは例えば０．３μｍ、窒化シリコン膜の厚みは例えば７０ｎｍである。酸化シリコン膜および窒化シリコン膜それぞれの成膜には、プラズマ化学気相成長（ＣＶＤ）法を用いた。
　（ＥＬＯ半導体部）
　図１９に示すように、実施例１の半導体基板１０は、平面視で第１開口部ＫＦ１・ＫＦ２と重なる第１半導体部８Ｆと、平面視で第２開口部ＫＢ１・ＫＢ２と重なる第２半導体部８Ｂとを含む。第１および第２半導体部８Ｆ・８Ｂは、窒化物半導体を含む（例えばＧａＮ系の）ＥＬＯ半導体部とすることができる。
　第１半導体部８Ｆは、Ｙ方向を長手方向とし、Ｘ方向に並ぶ複数の畝部８Ｕを含む。各畝部８Ｕの端部は先細り形状である、実施例１では、エッジＥに沿って複数の第２開口部ＫＢ１・ＫＢ２を設けている。これにより、第１半導体部８Ｆの各畝部８Ｕが、異形の第２半導体部８Ｂ（犠牲層）から分離され、各畝部８Ｕの形状（例えば、厚みおよび幅）が担保される。
　実施例１では、第１および第２半導体部８Ｆ・８ＢをＧａＮ層とし、図１１の半導体形成部７２に含まれるＭＯＣＶＤ装置を用いて前述のテンプレート基板７上にＥＬＯ成膜を行った。ＥＬＯ成膜条件の一例として、基板温度：１１２０℃、成長圧力：５０ｋＰａ、ＴＭＧ（トリメチルガリウム）：２２ｓｃｃｍ、ＮＨ３：１５ｓｌｍ、Ｖ／ＩＩＩ＝６０００（ＩＩＩ族原料の供給量に対する、Ｖ族原料の供給量の比）を採用することができる。
　この場合、第１および第２開口部ＫＦ１・ＫＦ２・ＫＢ１・ＫＢ２に露出したシード部３Ｓ（シード層３の最上層であるＧａＮ層）上に第１および第２半導体部８Ｆ・８Ｂが選択成長し、引き続いてマスク部５上に横方向成長する。そして、マスク部５上においてその両側から横方向成長した膜（畝部８Ｕ）同士が会合する前にこれらの横成長を停止させた。
　マスク部５の幅Ｗｍは５０μｍ、第１開口部ＫＦ１・ＫＦ２の幅は５μｍ、第１半導体部８Ｆの各畝部８Ｕの横幅は５３μｍ、低欠陥部ＥＫの幅（Ｘ方向のサイズ）は２４μｍ、畝部８Ｕの層厚は５μｍであった。アスペクト比は、５３μｍ／５μｍ＝１０．６となり、非常に高いアスペクト比が実現された。
　第１半導体部８Ｆの成膜では、第１半導体部８Ｆとマスク部５との相互反応を低減し、第１半導体部８Ｆとマスク部５とがファンデルワールス力で接触する状態とすることが好ましい。
　横方向成膜レートを高める手法は、以下のとおりである。まず、シード部３Ｓ上に、Ｚ方向（ｃ軸方向）に成長する縦成長層を形成し、その後、Ｘ方向（ａ軸方向）に成長する横成長層を形成する。この際、縦成長層の厚みを、１０μｍ以下、５μｍ以下、３μｍ以下、あるいは１μｍ以下とすることで、横成長層の厚みを低く抑え、横方向成膜レートを高めることができる。
　図２０は、第１半導体部の横成長の一例を示す断面図である。図２０に示すように、シード部３Ｓ上に、イニシャル成長層（縦成長層）ＳＬを形成し、その後、イニシャル成長層ＳＬから第１半導体部８Ｆ（複数の畝部８Ｕ）を横方向成長させることが望ましい。イニシャル成長層ＳＬは、第１半導体部８Ｆの横方向成長の起点となる。ＥＬＯ成膜条件を適宜制御することによって、第１半導体部８ＦをＺ方向（ｃ軸方向）に成長させたり、Ｘ方向（ａ軸方向）に成長させたりする制御が可能である。
　ここでは、イニシャル成長層ＳＬのエッジが、マスク部５の上面に乗りあがる直前（マスク部５の側面上端に接している段階）、またはマスク部５の上面に乗り上がった直後のタイミングでイニシャル成長層ＳＬの成膜を止める（すなわち、このタイミングで、ＥＬＯ成膜条件を、ｃ軸方向成膜条件からａ軸方向成膜条件に切り替える）手法を用いることができる。こうすれば、イニシャル成長層ＳＬがマスク部５からわずかに突出している状態から横方向成膜が進行するため、厚み方向の成長に消費される材料が低減し、第１半導体部８Ｆ（複数の畝部８Ｕ）を高速で横方向成長させることができる。イニシャル成長層ＳＬは、例えば、５０ｎｍ～５．０μｍ（例えば、８０ｎｍ～２μｍ）の厚みに形成することができる。マスク部５の厚み、およびイニシャル成長層ＳＬの厚みを５００ｎｍ以下としてもよい。
　第１半導体部８Ｆの畝部８Ｕについては、図２０のように、イニシャル成長層ＳＬ（転位継承部ＮＳの一部）を成膜した後に横方向成長させることで、低欠陥部ＥＫ内部の非貫通転位を多くする（低欠陥部ＥＫ表面における貫通転位密度を低減する）ことができる。また、低欠陥部ＥＫ内部における不純物濃度（例えば、シリコン、酸素）の分布を制御することができる。図２０の手法を用いれば、畝部８Ｕのアスペクト比（厚みに対するＸ方向のサイズの比＝ＷＬ／ｄ１）が、３．５以上、５．０以上、６．０以上、８．０以上、１０以上、１５以上、２０以上、３０以上、あるいは５０以上と飛躍的に高められる。また、図２０の手法を用いれば、開口幅に対する畝部８Ｕの幅（ＷＬ）の比を、３．５以上、５．０以上、６．０以上、８．０以上、１０以上、１５以上、２０以上、３０以上、あるいは５０以上とすることができ、低欠陥部ＥＫの比率が高まる。図２０に示す第１半導体部８Ｆは、窒化物半導体結晶（例えば、ＧａＮ結晶、ＡｌＧａＮ結晶、ＩｎＧａＮ結晶、あるいはＩｎＡｌＧａＮ結晶）とすることができる。
　ＥＬＯ半導体部８（第１および第２半導体部８Ｆ・８Ｂ）の成膜温度については、１２００℃を超える高温よりも、１１５０℃以下の温度が好ましい。１０００℃を下回るような低温においてもＥＬＯ半導体部８の形成は可能であり、相互反応低減の観点ではより好ましいといえる。このような低温成膜においては、ガリウム原料としてトリメチルガリウム（ＴＭＧ）を用いると、原料が十分に分解されず、ガリウム原子と炭素原子が同時にＥＬＯ半導体部８に、通常より多く取り込まれる。ＥＬＯ法は、ａ軸方向の成膜は早く、ｃ軸方向の成膜が遅いため、ｃ面成膜時に多く取り込まれるためであると考えられる。
　ＥＬＯ半導体部８に取り込まれた炭素（カーボン）は、マスク部５との反応を低減し、マスク部５とＥＬＯ半導体部８との癒着などを低減する。そのため、ＥＬＯ半導体部８の低温成膜では、アンモニアの供給量を減らし、低Ｖ／ＩＩＩ（＜１０００）程度で成膜することで、原料あるいはチャンバー雰囲気内の炭素元素をＥＬＯ半導体部８に取り込み、マスク部５との反応を低減することができる。この場合、ＥＬＯ半導体部８が炭素（カーボン）を含む構成となる。
　１０００℃を下回るような低温成膜では、ガリウム原料ガスとしてトリエチルガリウム（ＴＥＧ）を用いることが好ましい。ＴＥＧはＴＭＧに比べ、低温で有機原料が効率よく分解するため、横方向成膜レートを高めることができる。
　図２１は、実施例１に係るテンプレート基板の別構成例を示す平面図である。図２２は、図２１のテンプレート基板を含む半導体基板の構成を示す平面図である。図１７では、第１開口部ＫＦ１と第２開口ＫＢ１とが互いに隣接し、かつＹ方向に視たときに重なるが、これに限定されない。図２１のように、マスクパターン６が、複数の第１開口部ＫＦ１・ＫＦ２と、エッジＥに沿うように配された第２開口部ＫＢ１～ＫＢ６を含み、第１開口部ＫＦ１と第２開口ＫＢ１とが互いに隣接し、かつＸ方向に視たときに重なる構成でもよい。図２１では、第１開口部ＫＦ２の一方の先端が、Ｘ方向に並ぶ第２開口部ＫＢ１・ＫＢ２の間に位置し、他方の先端が、Ｘ方向に並ぶ第２開口部ＫＢ３・ＫＢ４の間に位置する。また、複数の第２開口部（ＫＢ１～ＫＢ６を含む）の個数は、複数の第１開口部（ＫＦ１・ＫＦ２含む）の個数の２倍よりも多く、Ｘ方向に関して、第２開口部ＫＢ５・ＫＢ６は、すべての第１開口部のうちの最外位置となる２つの第１開口部よりも外側に位置する。
　図２２の半導体基板１０は、平面視でマスク部５および第１開口部ＫＦ１・ＫＦ２と重なる第１半導体部８Ｆと、平面視でマスク部５および第２開口部ＫＢ１・ＫＢ２と重なる第２半導体部８Ｂとを含み、第１半導体部８Ｆは、平面視で第１開口部ＫＦ１・ＫＦ２と重なる複数の畝部８Ｕを含む。図１１および図２２においても、平面視で主基板１のエッジＥに沿うように複数の第２開口部ＫＢ１・ＫＢ２が配されているため、第１半導体部８Ｆの各畝部８Ｕが、異形の第２半導体部８Ｂ（犠牲層）から分離され、各畝部８Ｕの形状が担保される。また、例えば第１開口部ＫＦ２の先端が、Ｘ方向に並ぶ２つの第２開口部ＫＢ１・ＫＢ２で挟まれているため、第１開口部ＫＦ２と重なる畝部８Ｕの先端に生じるエッジグロース（凸部）を低減することができる。
　図２３は、実施例１に係るテンプレート基板の別構成例を示す平面図である。図２３では、マスクパターンに、複数の第１開口部ＫＦ１・ＫＦ２と、平面視で主基板１のエッジＥに沿うように配された第２開口部ＫＢ１～ＫＢ６が設けられ、第２開口部ＫＢ２、第１開口部ＫＦ１および第２開口部ＫＢ５がＹ方向に並び、第１開口部ＫＦ１の一方の先端が第２開口部ＫＢ２に隣接し、他方の先端が第２開口部ＫＢ５に隣接する。さらに、第１開口部ＫＦ１の一方の先端が、Ｘ方向に並ぶ第２開口部ＫＢ１・ＫＢ３の間に位置し、他方の先端が、Ｘ方向に並ぶ第２開口部ＫＢ４・ＫＢ６の間に位置する。
　図２４は、実施例１に係るテンプレート基板の別構成例を示す平面図である。図２４に示すように、曲面部Ｅｒを含む主基板１を用い、マスクパターン６に、湾曲した長手形状を有する複数の第２開口部ＫＢを、平面視で主基板１のエッジＥに沿うように配することもできる。
　〔実施例２〕
　図２５は、実施例２に係るテンプレート基板の別構成例を示す平面図である。図２６は、図２５のテンプレート基板を含む半導体基板の構成を示す平面図である。実施例１ではマスクパターンに複数の第２開口部を設けているが、これに限定されない。図２６に示すように、曲面部Ｅｒを含む主基板１を用い、マスクパターン６に、環状の第２開口部ＫＢＬを、平面視で主基板１のエッジＥに沿うように配することもできる。
　実施例２では、平面視において、複数の第１開口部ＫＦ１・ＫＦ２とエッジＥとの最小距離は、環状の第２開口部ＫＢＬとエッジＥとの距離よりも大きい。また、Ｙ方向を長手とする複数の第１開口部（ＫＦ１・ＫＦ２含む）がＸ方向に並び、これらのＹ方向の長さは、主基板中央ＭＣからＸ方向に離れるにつれて小さくなる。
　また、第１開口部ＫＦ１と第２開口ＫＢＬとが互いに隣接し、かつＹ方向に視たときに重なる。平面視においては、複数の第１開口部ＫＦ１・ＫＦ２および環状の第２開口部ＫＢＬを含む開口パターンが、主基板中央ＭＣを通り、Ｘ方向に平行な線に対して線対称の形状でもよい。
　図２６の半導体基板１０は、平面視で第１開口部ＫＦ１・ＫＦ２と重なる第１半導体部８Ｆと、平面視で第２開口部ＫＢＬと重なる第２半導体部８Ｂとを含み、第１半導体部８Ｆは、平面視で第１開口部ＫＦ１・ＫＦ２と重なる複数の畝部８Ｕを含む。
　実施例２においても、平面視で主基板１のエッジＥに沿うように環状の第２開口部ＫＢＬが配されているため、第１半導体部８Ｆの各畝部８Ｕが、異形の第２半導体部８Ｂ（犠牲層）から分離され、各畝部８Ｕの形状が担保される。
　図２７は、実施例２に係るテンプレート基板の別構成例を示す平面図である。図２７では、マスクパターン６が、複数の第１開口部ＫＦ１・ＫＦ２と、エッジＥに沿うように配された環状の第２開口部ＫＢＬと、エッジＥに沿うように配された第２開口部ＫＢ１～ＫＢ４とを含み、第１開口部ＫＦ１と第２開口ＫＢ１とが互いに隣接し、かつＸ方向に視たときに重なる構成でもよい。図２７では、第１開口部ＫＦ２の一方の先端が、Ｘ方向に並ぶ第２開口部ＫＢ１・ＫＢ２の間に位置し、他方の先端が、Ｘ方向に並ぶ第２開口部ＫＢ３・ＫＢ４の間に位置する。また、複数の第２開口部（ＫＢ１～ＫＢ４を含む）の個数は、複数の第１開口部（ＫＦ１・ＫＦ２含む）の個数の２倍よりも少なく、Ｘ方向に関して、すべての第１開口部のうちの最外位置となる２つの第１開口部よりも外側には、島状の第２開口部は存在せず、環状の第２開口部ＫＢＬだけが存在する。
　図２８は、実施例２に係るテンプレート基板の別構成例を示す平面図である。図２７では、テンプレート基板７のエッジにはマスク部５が存在するが、これに限定されない。図２８に示すように、テンプレート基板７のエッジにマスク部が存在しない構成でもよい。すなわち、マスクパターン６のパターニング時に、平面視において主基板１のエッジＥを外周とするリング状領域を貫く（リング状のエッジ開口部ＫＥを設ける）ことで、テンプレート基板７のエッジにリング状のシード部３Ｓを露出させる。図２８のテンプレート基板７では、そのエッジ上に環状の犠牲層が形成されるため、第１開口部ＫＦ１・ＫＦ２と重なる第１半導体部８Ｆの形状が担保される。
　〔実施例３〕
　実施例１～２では、ＥＬＯ半導体部８をＧａＮ層としているがこれに限定されない。実施例１～２の第１および第２半導体部８Ｆ・８Ｂ（ＥＬＯ半導体部８）として、ＧａＮ系半導体部であるＩｎＧａＮ層を形成することもできる。ＩｎＧａＮ層の横方向成膜は、例えば１０００℃を下回るような低温で行う。高温ではインジウムの蒸気圧が高くなり、膜中に有効に取り込まれないためである。成膜温度が低温になることで、マスク部５とＩｎＧａＮ層の相互反応が低減される効果がある。また、ＩｎＧａＮ層は、ＧａＮ層よりもマスク部５との反応性が低いという効果もある。ＩｎＧａＮ層にインジウムがＩｎ組成レベル１％以上で取り込まれるようになると、マスク部５との反応性がさらに低下するため、望ましい。ガリウム原料ガスとしては、トリエチルガリウム（ＴＥＧ）を用いることが好ましい。
　〔実施例４〕
　図２９は、実施例４の構成を示す模式的断面図である。実施例４では、第１半導体部８Ｆの畝部８Ｕの全部または一部として得られるベース半導体部８Ｓの上に、ＬＥＤを構成する機能層９を成膜する。ベース半導体部８Ｓは、例えばシリコン等がドープされたｎ型である。機能層９は、下層側から順に、活性層３４、電子ブロッキング層３５、およびＧａＮ系ｐ型半導体部３６を含む。活性層３４は、ＭＱＷ（Multi-Quantum Well）であり、ＩｎＧａＮ層およびＧａＮ層を含む。電子ブロッキング層３５は、例えばＡｌＧａＮ層である。ＧａＮ系ｐ型半導体部３６は、例えばＧａＮ層である。アノード３８は、ＧａＮ系ｐ型半導体部３６と接触するように配され、カソード３９は、ベース半導体部８Ｓと接触するように配される。ベース半導体部８Ｓおよび機能層１０をテンプレート基板７から離隔することで半導体デバイス２０（ＧａＮ系結晶体を含む）を得ることができる。
　図３０は、実施例６の電子機器への適用例を示す断面図である。実施例４によって、赤色マイクロＬＥＤ２０Ｒ、緑色マイクロＬＥＤ２０Ｇ、青色マイクロＬＥＤ２０Ｂを得ることができ、これらを、駆動基板（ＴＦＴ基板）２３に実装することで、マイクロＬＥＤディスプレイ３０Ｄ（電子機器）を構成することができる。一例として、駆動基板２３の複数の画素回路２７に、赤色マイクロＬＥＤ２０Ｒ、緑色マイクロＬＥＤ２０Ｇ、青色マイクロＬＥＤ２０Ｂを、導電樹脂２４（例えば、異方性導電樹脂）等を介してマウントし、その後、駆動基板２３に制御回路２５およびドライバ回路２９等を実装する。ドライバ回路２９の一部が駆動基板２３に含まれていてもよい。
　〔実施例５〕
　図３１は、実施例５の構成を示す模式的断面図である。実施例５では、ベース半導体部８Ｓ上に、半導体レーザを構成する機能層９を成膜する。機能層９は、下層側から順に、ｎ型光クラッド層４１、ｎ型光ガイド層４２、活性層４３、電子ブロッキング層４４、ｐ型光ガイド層４５、ｐ型光クラッド層４６、およびＧａＮ系ｐ型半導体部４７を含む。各ガイド層４２・４５には、ＩｎＧａＮ層を用いることができる。各クラッド層４１・４６には、ＧａＮ層もしくはＡｌＧａＮ層を用いることができる。アノード４８はＧａＮ系ｐ型半導体部４７と接触するように配され、カソード４９はベース半導体部８Ｓと接触するように配される。ベース半導体部８Ｓおよび機能層１０をテンプレート基板７から離隔することで半導体デバイス２０を得ることができる。
　〔実施例６〕
　図３２は実施例６の構成を示す断面図である。実施例６では、主基板１に、表面凹凸加工されたサファイア基板を用いる。下地層４は、バッファ層２およびシード層３を有する。図３２では、主基板１上に（２０－２１）面を持つＧａＮ層を下地層４として成膜する。この場合、第１半導体部８Ｆは下地層４において結晶主面である（２０－２１）面となり、半極性面の第１半導体部８Ｆを得ることができる。半極性面上に、レーザ、ＬＥＤ用の機能層を設けることで、活性層において、電子とホールの再結合確率が高まるといったメリットがある。なお、表面凹凸加工されたサファイア基板を用いることで、主基板１上に（１１－２２）面をもつＧａＮ層を下地層４として成膜することもできる。
　１　主基板
　２　バッファ層
　３　シード層
　３Ｓ　シード部
　４　下地層
　５　マスク部
　６　マスクパターン
　８Ｆ　第１半導体部
　８Ｂ　第２半導体部
　８Ｕ　畝部
　９　機能層
　１０　半導体基板
　２０　半導体デバイス
　３０　電子機器
　ＫＦ　ＫＦ１・ＫＦ２　第１開口部
　ＫＢ　ＫＢ１～ＫＢ６　第２開口部

 

Claims (34)

  1. 　エッジ、前記エッジを含む周縁部、および前記周縁部よりも内側に位置する非周縁部を有する主基板と、
    　前記主基板よりも上方に位置するマスクパターンと、を備え、
    　前記マスクパターンは、マスク部と、第１方向を幅方向、第２方向を長手方向とし、平面視において前記非周縁部と重なる複数の第１開口部と、平面視において前記エッジに沿うように配された、１つまたは複数の第２開口部とを有している、テンプレート基板。
  2. 　前記複数の第１開口部の少なくとも１つと、前記複数の第２開口部の少なくとも１つとが互いに隣接し、かつ前記第２方向に視たときに重なる、請求項１に記載のテンプレート基板。
  3. 　前記複数の第１開口部の少なくとも１つが、前記第２方向に並ぶ２つの第２開口部の間に位置する、請求項２に記載のテンプレート基板。
  4. 　前記複数の第１開口部の少なくとも１つと、前記複数の第２開口部の少なくとも１つとが互いに隣接し、かつ前記第１方向に視たときに重なる、請求項１に記載のテンプレート基板。
  5. 　前記複数の第１開口部が第１方向に並ぶ、請求項１～４のいずれか１項に記載のテンプレート基板。
  6. 　前記複数の第１開口部は、主基板中央からの前記第１方向の距離が異なる２つの第１開口部を含み、前記２つの第１開口部の一方は他方に比べて前記距離が大きく、かつ前記第２方向の長さが小さい、請求項５に記載のテンプレート基板。
  7. 　前記複数の第１開口部の第２方向の最小の長さが、前記１つまたは複数の第２開口部の第２方向の長さよりも大きい、請求項６に記載のテンプレート基板。
  8. 　前記複数の第１開口部の少なくとも１つと、前記２つの第２開口部の一方との距離は、平面視における前記２つの第２開口部の一方と前記エッジとの距離よりも大きい、請求項３に記載のテンプレート基板。
  9. 　前記エッジが曲面部を含む、請求項１に記載のテンプレート基板。
  10. 　前記複数の第２開口部が湾曲形状を有する、請求項９に記載のテンプレート基板。
  11. 　前記１つの第２開口部、または前記複数の第２開口部の１つが環状を有する、請求項１または４に記載のテンプレート基板。
  12. 　前記エッジが前記曲面部と繋がり、前記第１方向に平行な法線を有する平面部を含む、請求項９に記載のテンプレート基板。
  13. 　平面視で前記複数の第１開口部と重なるシード層を有する、請求項１～１２のいずれか１項に記載のテンプレート基板。
  14. 　前記周縁部は、前記エッジから２〔ｍｍ〕以内の領域である、請求項１～１３のいずれか１項に記載のテンプレート基板。
  15. 　前記主基板はシリコン基板である、請求項１～１４のいずれか１項に記載のテンプレート基板。
  16. 　ＧａＮ系半導体部のＥＬＯ形成に用いられる、請求項１～１５のいずれか１項に記載のテンプレート基板。
  17. 　エッジ、前記エッジを含む周縁部、および前記周縁部よりも内側に位置する非周縁部を有する主基板と、前記主基板よりも上方に位置するマスクパターンと、を備えるテンプレート基板の製造方法であって、
    　前記マスクパターンに、マスク部と、第１方向を幅方向、第２方向を長手方向とし、平面視において前記非周縁部と重なる複数の第１開口部と、平面視において前記エッジに沿うように配された、１つまたは複数の第２開口部とを形成する、テンプレート基板の製造方法。
  18. 　エッジ、前記エッジを含む周縁部、および前記周縁部よりも内側に位置する非周縁部を有する主基板と、前記主基板よりも上方に位置するマスクパターンと、を備えるテンプレート基板の製造装置であって、
    　マスク部と、第１方向を幅方向、第２方向を長手方向とし、平面視において前記非周縁部と重なる複数の第１開口部と、平面視において前記エッジに沿うように配された、１つまたは複数の第２開口部とを含むマスクパターンを形成するマスクパターン形成部を備える、テンプレート基板の製造装置。
  19. 　請求項１～１６のいずれか１項に記載のテンプレート基板と、前記マスク部と重なる第１半導体部とを備える半導体基板。
  20. 　平面視において前記１つまたは複数の第２開口部と重なる第２半導体部を備え、
    　前記第１半導体部は、前記複数の第１開口部と重なる、請求項１９に記載の半導体基板。
  21. 　前記第１半導体部と前記第２半導体部とが分離している、請求項２０に記載の半導体基板。
  22. 　前記第１半導体部は、前記複数の第１開口部それぞれに対応する複数の畝部を含み、
    　各畝部は、前記第２方向を長手方向とし、前記第２半導体部から分離されている、請求項２１に記載の半導体基板。
  23. 　前記第２半導体部は、前記第１半導体部よりも平均厚みが小さい、請求項２０～２２のいずれか１項に記載の半導体基板。
  24. 　平面視において、各畝部の端部が先細り形状である、請求項２２に記載の半導体基板。
  25. 　前記第１半導体部はＧａＮ系半導体を含む、請求項１９～２４のいずれか１項に記載の半導体基板。
  26. 　前記主基板は、ＧａＮ系半導体と格子定数が異なる異種基板である、請求項２５に記載の半導体基板。
  27. 　前記第１方向は、前記ＧａＮ系半導体の＜１１－２０＞方向であり、
    　前記第２方向は、前記ＧａＮ系半導体の＜１－１００＞方向である、請求項２５に記載の半導体基板。
  28. 　前記第１半導体部よりも上層に位置する機能層を含む、請求項２０に記載の半導体基板。
  29. 　請求項１９～２８のいずれか１項に記載の第１半導体部を含む、半導体デバイス。
  30. 　請求項２９に記載の半導体デバイスを含む、電子機器。
  31. 　請求項１９に記載の半導体基板の製造方法であって、
    　前記第１半導体部をＥＬＯ法で形成する、半導体基板の製造方法。
  32. 　請求項１９に記載の半導体基板の製造装置であって、
    　前記第１半導体部をＥＬＯ法で形成する、半導体基板の製造装置。
  33. 　請求項２８に記載の半導体基板を準備する工程と、前記第２半導体部を含む部分を利用不可部分とし、前記第１半導体部および前記機能層を含む部分から半導体デバイスを得る工程とを含む、半導体デバイスの製造方法。
  34. 　請求項２８に記載の半導体基板を準備する工程と、前記第２半導体部を含む部分を利用不可部分とし、前記第１半導体部を含む部分から半導体デバイスを得る工程とを行う、半導体デバイスの製造装置。

     
PCT/JP2022/007132 2021-02-26 2022-02-22 テンプレート基板並びにその製造方法および製造装置、半導体基板並びにその製造方法および製造装置 WO2022181584A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2023502421A JPWO2022181584A1 (ja) 2021-02-26 2022-02-22
CN202280016191.3A CN116918032A (zh) 2021-02-26 2022-02-22 模板基板及其制造方法、制造装置、半导体基板及其制造方法、制造装置
US18/278,193 US20240145622A1 (en) 2021-02-26 2022-02-22 Template substrate, method and apparatus for manufacturing template substrate, semiconductor substrate, method and apparatus for manufacturing semiconductor substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-031035 2021-02-26
JP2021031035 2021-02-26

Publications (1)

Publication Number Publication Date
WO2022181584A1 true WO2022181584A1 (ja) 2022-09-01

Family

ID=83048124

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/007132 WO2022181584A1 (ja) 2021-02-26 2022-02-22 テンプレート基板並びにその製造方法および製造装置、半導体基板並びにその製造方法および製造装置

Country Status (5)

Country Link
US (1) US20240145622A1 (ja)
JP (1) JPWO2022181584A1 (ja)
CN (1) CN116918032A (ja)
TW (1) TW202249080A (ja)
WO (1) WO2022181584A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294827A (ja) * 1999-04-02 2000-10-20 Nichia Chem Ind Ltd 窒化物半導体の成長方法
JP2011066390A (ja) * 2009-08-20 2011-03-31 Pawdec:Kk 半導体素子の製造方法
JP2012134243A (ja) * 2010-12-20 2012-07-12 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2014111527A (ja) * 2012-11-26 2014-06-19 Soraa Inc Ｉｉｉ族金属窒化物結晶およびその形成方法
US20170263440A1 (en) * 2016-03-10 2017-09-14 Infineon Technologies Ag Method of reducing defects in an epitaxial layer
WO2018030311A1 (ja) * 2016-08-08 2018-02-15 三菱ケミカル株式会社 導電性Ｃ面ＧａＮ基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294827A (ja) * 1999-04-02 2000-10-20 Nichia Chem Ind Ltd 窒化物半導体の成長方法
JP2011066390A (ja) * 2009-08-20 2011-03-31 Pawdec:Kk 半導体素子の製造方法
JP2012134243A (ja) * 2010-12-20 2012-07-12 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2014111527A (ja) * 2012-11-26 2014-06-19 Soraa Inc Ｉｉｉ族金属窒化物結晶およびその形成方法
US20170263440A1 (en) * 2016-03-10 2017-09-14 Infineon Technologies Ag Method of reducing defects in an epitaxial layer
WO2018030311A1 (ja) * 2016-08-08 2018-02-15 三菱ケミカル株式会社 導電性Ｃ面ＧａＮ基板

Also Published As

Publication number Publication date
JPWO2022181584A1 (ja) 2022-09-01
CN116918032A (zh) 2023-10-20
US20240145622A1 (en) 2024-05-02
TW202249080A (zh) 2022-12-16

Similar Documents

Publication Publication Date Title
JP6986645B1 (ja) 半導体基板、半導体デバイス、電子機器
JPH11145516A (ja) 窒化ガリウム系化合物半導体の製造方法
WO2022181686A1 (ja) 半導体基板並びにその製造方法および製造装置、テンプレート基板
US20240203732A1 (en) Semiconductor substrate, manufacturing method and manufacturing apparatus for semiconductor substrate, semiconductor device, manufacturing method and manufacturing apparatus for semiconductor device, and electronic device
WO2022181584A1 (ja) テンプレート基板並びにその製造方法および製造装置、半導体基板並びにその製造方法および製造装置
WO2022220124A1 (ja) 半導体基板並びにその製造方法および製造装置、ＧａＮ系結晶体、半導体デバイス、電子機器
TWI838676B (zh) 半導體基板、半導體裝置、電子機器
TWI841952B (zh) 半導體基板及其製造方法、以及其製造裝置、ＧａＮ系晶體、半導體裝置、電子機器
US20240234141A9 (en) Semiconductor substrate, method for manufacturing the same, apparatus for manufacturing the same, and template substrate
WO2022270309A1 (ja) 半導体デバイスの製造方法および製造装置、半導体デバイスならびに電子機器
TWI819447B (zh) 半導體基板、半導體基板之製造方法、半導體基板之製造裝置、電子零件及電子機器
TWI837788B (zh) 半導體裝置之製造方法及製造裝置
WO2023027086A1 (ja) 半導体デバイスの製造方法および製造装置
TWI845987B (zh) 模片基板及其製造方法、以及其製造裝置、半導體基板及其製造方法、以及其製造裝置、半導體裝置、電子機器
WO2023002865A1 (ja) テンプレート基板並びにその製造方法および製造装置、半導体基板並びにその製造方法および製造装置、半導体デバイス、電子機器
TW202414535A (zh) 半導體基板以及其製造方法及製造裝置、半導體元件以及其之製造方法及製造裝置、電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22759620

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023502421

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 202280016191.3

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 18278193

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22759620

Country of ref document: EP

Kind code of ref document: A1