WO2022156466A1 - 通信电路及电子设备 - Google Patents
通信电路及电子设备 Download PDFInfo
- Publication number
- WO2022156466A1 WO2022156466A1 PCT/CN2021/140043 CN2021140043W WO2022156466A1 WO 2022156466 A1 WO2022156466 A1 WO 2022156466A1 CN 2021140043 W CN2021140043 W CN 2021140043W WO 2022156466 A1 WO2022156466 A1 WO 2022156466A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- unit
- mos transistor
- resistor
- power
- coupled
- Prior art date
Links
- 238000004891 communication Methods 0.000 title claims abstract description 264
- 230000005540 biological transmission Effects 0.000 claims abstract description 104
- 239000003990 capacitor Substances 0.000 claims description 133
- 238000001514 detection method Methods 0.000 claims description 76
- 238000010168 coupling process Methods 0.000 claims description 45
- 230000008878 coupling Effects 0.000 claims description 44
- 238000005859 coupling reaction Methods 0.000 claims description 44
- 230000004622 sleep time Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 19
- 102100039435 C-X-C motif chemokine 17 Human genes 0.000 description 18
- 101000889048 Homo sapiens C-X-C motif chemokine 17 Proteins 0.000 description 18
- 238000013461 design Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 5
- MTLMVEWEYZFYTH-UHFFFAOYSA-N 1,3,5-trichloro-2-phenylbenzene Chemical compound ClC1=CC(Cl)=CC(Cl)=C1C1=CC=CC=C1 MTLMVEWEYZFYTH-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004617 sleep duration Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Transceivers (AREA)
- Direct Current Feeding And Distribution (AREA)
- Dc Digital Transmission (AREA)
Abstract
一种通信电路及电子设备,包括发送装置、通信线路和接收装置,发送装置与接收装置之间通过通信线路连接,第一电源管理单元与第一直流保持单元耦接,第一直流保持单元与通信线路的第一端耦接;第二电源管理单元与第二直流保持单元耦接,第二直流保持单元与通信线路的第二端耦接;第一电源管理单元控制第一直流保持单元上电,并控制第一直流保持单元保持上电状态;第一直流保持单元保持通信线路的第一端的直流电压为第一预设电压;第二电源管理单元控制第二直流保持单元上电,并控制第二直流保持单元保持上电状态;第二直流保持单元保持通信线路的第二端的直流电压为第二预设电压。
Description
本申请涉及通信技术领域,特别涉及一种通信电路及电子设备。
随着科学技术的迅速发展,单板上的芯片数目越来越多,芯片之间组成快速通信的互连架构。一般情况下,多个芯片之间通过接口交换芯片或接口现场可编程门矩阵耦接。串并转换器(serializer/deserializer,简称:Serdes)用于实现发送端与接收端之间的数据传输。串并转换器由于具有传输带宽高、信号数量少等优点,而广泛应用于芯片之间的高速通信中。Serdes接口在线路实现上包括AC(alternating current,交流电)耦合和DC(direct current,直流电)耦合两种方式,AC耦合方式需要接入耦合电容,以隔离发送芯片与接收芯片之间的直流分量。
传统的Serdes接口为了降低功耗,通常在数据传输间隙关闭发送模块和接收模块,Serdes接口进入低功耗模式下。Serdes接口在低功耗模式下,发送模块输出为低电平。Serdes接口在退出低功耗模式(即唤醒)时,发送模块的输出可以快速建立到预期的工作电平。当Serdes接口采用AC耦合方式时,由于耦合电容的存在,Serdes接口在唤醒时需先对电容充电,接收模块无法快速达到预期的工作电平,导致Serdes接口退出低功耗模式的时间长,接收模块在达到预期的工作电平前,无法接收数据,导致数据传输效率低。
发明内容
本申请提供了一种通信电路及电子设备,以提高数据传输效率。
第一方面,本申请提供了一种通信电路,包括发送装置、通信线路和接收装置,所述发送装置与所述接收装置之间通过所述通信线路连接,所述通信线路用于所述发送装置与所述接收装置之间传输数据,所述通信线路上设置有耦合电容,所述发送装置包括:第一电源管理单元及第一直流保持单元,所述第一电源管理单元与所述第一直流保持单元耦接,所述第一直流保持单元与通信线路的第一端耦接;所述接收装置包括:第二电源管理单元及第二直流保持单元;所述第二电源管理单元与所述第二直流保持单元耦接,所述第二直流保持单元与所述通信线路的第二端耦接;
所述第一电源管理单元用于控制所述第一直流保持单元上电,并控制所述第一直流保持单元保持上电状态;
所述第一直流保持单元用于保持所述通信线路的第一端的直流电压为第一预设电压;
所述第二电源管理单元用于控制所述第二直流保持单元上电,并控制所述第二直流保持单元保持上电状态;
所述第二直流保持单元用于保持所述通信线路的第二端的直流电压为第二预设电压。
通过第一直流保持单元保持通信线路的第一端的直流电压为第一预设电压,第二直流保持单元保持通信线路的第二端的直流电压为第二预设电压,从而通信线路两端的直流电压能够分别保持为第一预设电压和第二预设电压,当通信电路退出低功耗模式,发送数据时,通信线路上的电容无需经历充电的过程,从而通信电路退出低功耗模式的时间减少,提高了通信电路的数据传输效率。
在一种可能的设计中,所述通信线路上设置的耦合电容包含第一电容和第二电容,所述通信线路包括第一信号线及第二信号线,所述第一信号线上设置有所述第一电容,所述第二信号线上设置有所述第二电容;所述第一直流保持单元包括第一电阻、第二电阻、第三电阻、第四电阻及第二电源,所述第一电阻的第一端分别与所述第三电阻的第一端及所述第一信号线的第一端耦接,所述第一电阻的第二端与所述第二电源耦接,所述第三电阻的第二端接地,所述第二电阻的第一端分别与所述第四电阻的第一端及所述第二信号线的第一端耦接,所述第二电阻的第二端与所述第二电源耦接,所述第四电阻的第二端接地;
所述第二直流保持单元包括第五电阻、第六电阻、第七电阻、第八电阻及第三电源,所述第五电阻的第一端分别与所述第一信号线的第二端及所述第七电阻的第一端耦接,所述第五电阻的第二端与所述第三电源耦接,所述第七电阻的第二端接地,所述第六电阻的第一端分别与所述第二信号线的第二端及所述第八电阻的第一端耦接,所述第六电阻的第二端与所述第三电源耦接,所述第八电阻的第二端接地;
所述第一信号线的第一端和所述第二信号线的第一端作为所述通信线路的第一端,所述第一信号线的第二端和所述第二信号线的第二端作为所述通信线路的第二端。
在一种可能的设计中,所述通信线路上设置的耦合电容包含第一电容和第二电容,所述第一信号线上设置有所述第一电容,所述第二信号线上设置有所述第二电容,所述通信线路包括第一信号线及第二信号线,所述第一直流保持单元包括第一MOS管、第二MOS管、第三MOS管及第四MOS管,所述第一MOS管的源极分别与所述第三MOS管的漏极及所述第一信号线的第一端耦接,所述第一MOS管的漏极与所述第二电源耦接,所述第三MOS管的源极接地,所述第二MOS管的源极分别与所述第四MOS管的漏极及所述第二信号线的第一端耦接,所述第二MOS管的 漏极与所述第二电源耦接,所述第四MOS管的源极接地,所述第一MOS管的栅极、所述第二MOS管的栅极、所述第三MOS管的栅极及所述第四MOS管的栅极均与所述第一电源管理单元耦接;
其中,
r1’为所述第一MOS管的源极和漏极之间的等效阻值,r2’为所述第二MOS管的源极和漏极之间的等效阻值,r3’为所述第三MOS管的源极和漏极之间的等效阻值,r4’为所述第四MOS管的源极和漏极之间的等效阻值;
所述第二直流保持单元包括第五MOS管、第六MOS管、第七MOS管及第八MOS管,所述第五MOS管的源极分别与所述第七MOS管的漏极及所述第一信号线的第二端耦接,所述第五MOS管的漏极与所述第三电源耦接,所述第七MOS管的源极接地,所述第六MOS管的源极分别与所述第八MOS管的漏极及所述第二信号线的第二端耦接,所述第六MOS管的漏极与所述第三电源耦接,所述第八MOS管的源极接地,所述第五MOS管的栅极、所述第六MOS管的栅极、所述第七MOS管的栅极及所述第八MOS管的栅极均与所述第二电源管理单元耦接;
其中,
r5’为所述第五MOS管的源极和漏极之间的等效阻值,r6’为所述第六MOS管的源极和漏极之间的等效阻值,r7’为所述第七MOS管的源极和漏极之间的等效阻值,r8’为所述第八MOS管的源极和漏极之间的等效阻值;
所述第一信号线的第一端和所述第二信号线的第一端作为所述通信线路的第一端,所述第一信号线的第二端和所述第二信号线的第二端作为所述通信线路的第二端。
在一种可能的设计中,所述发送装置还包括:第一控制模块和驱动单元,所述第一控制模块与所述第一电源管理单元耦接,所述驱动单元分别与所述第一控制模块、所述第一电源管理单元及所述通信线路的第一端耦接;
所述第一控制模块还用于接收数据发送请求,并根据所述数据发送请求传输第三控制信号至所述第一电源管理单元和传输并行数据至所述驱动单元;
所述第一电源管理单元还用于根据所述第三控制信号控制所述驱动单元上电;
所述驱动单元用于将并行数据转换成串行数据,并将所述串行数据发送至所述通信线路;
所述第一控制模块还用于接收停止发送请求,并根据所述停止发送请求传输第五控制信号至所述第一电源管理单元;
所述第一电源管理单元还用于根据所述第五控制信号控制所述驱动单元下电。
通过本实施例提供的方案,当第一控制模块接收到停止发送请求时,第一电源管理单元控制驱动单元下电,可以使得通信线路进入低功耗模式,节省功耗。
在一种可能的设计中,所述接收装置还包括:信号检测单元及接收单元,所述接收单元与所述通信线路的第二端耦接,所述信号检测单元耦接于所述通信线路的第二端与所述接收单元之间,所述接收单元及所述信号检测单元还与所述第二电源 管理单元耦接;
所述接收单元用于接收所述通信线路上的串行数据,并将所述串行数据转换成并行数据;
所述第二电源管理单元还用于根据所述第二控制信号控制所述信号检测单元上电;
所述信号检测单元用于检测所述通信线路上是否有数据传输,当所述信号检测单元检测到所述通信线路上有数据传输时,所述信号检测单元传输第四控制信号至所述第二电源管理单元;
所述第二电源管理单元根据所述第四控制信号控制所述接收单元上电,并控制所述接收单元保持上电状态;
当所述信号检测单元检测到所述通信线路上没有数据传输时,所述信号检测单元传输第六控制信号至所述第二电源管理单元,所述第二电源管理单元根据所述第六控制信号控制所述接收单元下电。
通过本实施例提供的方案,当所述通信线路上没有数据传输时,第二电源管理单元控制接收单元下电,可以使得通信线路进入低功耗模式,节省功耗。
第二方面,本申请还提供一种通信电路,包括发送装置、通信线路和接收装置,所述发送装置与所述接收装置之间通过所述通信线路连接,所述通信线路用于所述发送装置与所述接收装置之间传输数据,所述通信线路上设置有耦合电容,所述发送装置包括:第一定时单元、第一电源管理单元及第一直流保持单元,所述第一电源管理单元分别与所述第一定时单元及所述第一直流保持单元耦接,所述第一直流保持单元与通信线路的第一端耦接;所述接收装置包括:第二定时单元、第二电源管理单元及第二直流保持单元,所述第二电源管理单元分别与所述第二定时单元及所述第二直流保持单元耦接,所述第二直流保持单元与所述通信线路的第二端耦接;
所述第一定时单元用于生成上电时间和下电时间,并将所述上电时间和所述下电时间传输至所述第一电源管理单元;
所述第一电源管理单元用于在所述上电时间控制所述第一直流保持单元上电,所述上电时间之后的预设时间为数据发送时间;
所述第一电源管理单元还用于在所述下电时间控制所述第一直流保持单元下电;
所述第一直流保持单元用于保持所述通信线路的第一端的直流电压为第一预设电压;
所述第二定时单元用于生成上电时间和下电时间,并将所述上电时间和所述下电时间传输至所述第二电源管理单元;
所述第二电源管理单元用于在所述上电时间控制所述第二直流保持单元上电,所述上电时间之后的预设时间为数据发送时间;
所述第二电源管理单元还用于在所述下电时间控制所述第二直流保持单元下电;
所述第二直流保持单元用于保持所述通信线路的第二端的直流电压为第二预设电压。
通过设置第一定时单元以及设置第二定时单元,第一定时单元根据数据传输周 期生成上电时间和下电时间,第二定时单元根据数据传输周期生成上电时间和下电时间,当当前时间为上电时间时,第一电源管理单元控制第一直流保持单元上电,并控制第一直流保持单元保持上电状态,第二电源管理单元控制第二直流保持单元上电,并控制第二直流保持单元保持上电状态,从而在第一控制模块需要发送数据时,通信线路的第一端的直流电压能够达到第一预设电压,通信线路的第二端的直流电压能够达到第二预设电压,当当前时间为下电时间时,第一电源管理单元控制第一直流保持单元下电,第二电源管理单元控制第二直流保持单元下电,从而能够降低通信电路的功耗。
在一种可能的设计中,所述通信线路上设置的耦合电容包含第一电容和第二电容,所述通信线路包括第一信号线及第二信号线,所述第一信号线上设置有所述第一电容,所述第二信号线上设置有所述第二电容;所述第一直流保持单元包括第一电阻、第二电阻、第三电阻、第四电阻及第二电源,所述第一电阻的第一端分别与所述第三电阻的第一端及所述第一信号线的第一端耦接,所述第一电阻的第二端与所述第二电源耦接,所述第三电阻的第二端接地,所述第二电阻的第一端分别与所述第四电阻的第一端及所述第二信号线的第一端耦接,所述第二电阻的第二端与所述第二电源耦接,所述第四电阻的第二端接地;
所述第二直流保持单元包括第五电阻、第六电阻、第七电阻、第八电阻及第三电源,所述第五电阻的第一端分别与所述第一信号线的第二端及所述第七电阻的第一端耦接,所述第五电阻的第二端与所述第三电源耦接,所述第七电阻的第二端接地,所述第六电阻的第一端分别与所述第二信号线的第二端及所述第八电阻的第一端耦接,所述第六电阻的第二端与所述第三电源耦接,所述第八电阻的第二端接地;
所述第一信号线的第一端和所述第二信号线的第一端作为所述通信线路的第一端,所述第一信号线的第二端和所述第二信号线的第二端作为所述通信线路的第二端。
在一种可能的设计中,所述通信线路上设置的耦合电容包含第一电容和第二电容,所述第一信号线上设置有所述第一电容,所述第二信号线上设置有所述第二电容,所述通信线路包括第一信号线及第二信号线,所述第一直流保持单元包括第一MOS管、第二MOS管、第三MOS管及第四MOS管,所述第一MOS管的源极分别与所述第三MOS管的漏极及所述第一信号线的第一端耦接,所述第一MOS管的漏极与所述第二电源耦接,所述第三MOS管的源极接地,所述第二MOS管的源极分别与所述第四MOS管的漏极及所述第二信号线的第一端耦接,所述第二MOS管的漏极与所述第二电源耦接,所述第四MOS管的源极接地,所述第一MOS管的栅极、所述第二MOS管的栅极、所述第三MOS管的栅极及所述第四MOS管的栅极均与所 述第一电源管理单元耦接;
其中,
r1’为所述第一MOS管的源极和漏极之间的等效阻值,r2’为所述第二MOS管的源极和漏极之间的等效阻值,r3’为所述第三MOS管的源极和漏极之间的等效阻值,r4’为所述第四MOS管的源极和漏极之间的等效阻值;
所述第二直流保持单元包括第五MOS管、第六MOS管、第七MOS管及第八MOS管,所述第五MOS管的源极分别与所述第七MOS管的漏极及所述第一信号线的第二端耦接,所述第五MOS管的漏极与所述第三电源耦接,所述第七MOS管的源极接地,所述第六MOS管的源极分别与所述第八MOS管的漏极及所述第二信号线的第二端耦接,所述第六MOS管的漏极与所述第三电源耦接,所述第八MOS管的源极接地,所述第五MOS管的栅极、所述第六MOS管的栅极、所述第七MOS管的栅极及所述第八MOS管的栅极均与所述第二电源管理单元耦接;
其中,
r5’为所述第五MOS管的源极和漏极之间的等效阻值,r6’为所述第六MOS管的源极和漏极之间的等效阻值,r7’为所述第七MOS管的源极和漏极之间的等效阻值,r8’为所述第八MOS管的源极和漏极之间的等效阻值;
所述第一信号线的第一端和所述第二信号线的第一端作为所述通信线路的第一端,所述第一信号线的第二端和所述第二信号线的第二端作为所述通信线路的第二端。
在一种可能的设计中,所述发送装置还包括:第一控制模块及驱动单元,所述第一控制模块分别与所述驱动单元及所述第一定时单元耦接,所述驱动单元分别与所述第一电源管理单元及所述通信线路的第一端耦接;
所述第一控制模块用于传输数据传输周期和链路休眠周期至所述第一定时单元,以及传输并行数据至所述驱动单元,所述数据传输周期为每次数据传输的传输时长,所述链路休眠周期为每两次数据之间的时间间隔;
所述第一定时单元用于基于所述数据传输周期和所述链路休眠时间确定所述上电时间和所述下电时间;
所述第一电源管理单元还用于在所述上电时间之后的预设时间控制所述驱动单元上电;
所述驱动单元用于将并行数据转换成串行数据,并将所述串行数据发送至所述通信线路;
所述第一电源管理单元还用于在所述下电时间控制所述驱动单元下电。
通过本实施例提供的方案,当第一控制模块接收到停止发送请求时,第一电源管理单元控制驱动单元下电,可以使得通信线路进入低功耗模式,节省功耗。
在一种可能的设计中,所述接收装置还包括:第二控制模块、信号检测单元及接收单元,所述第二控制模块与所述第二定时单元耦接,所述接收单元与所述通信线路的第二端耦接,所述信号检测单元耦接于所述通信线路的第二端与所述接收单元之间,所述接收单元及所述信号检测单元还与所述第二电源管理单元耦接;
所述第二控制模块用于传输数据传输周期和链路休眠周期至所述第二定时单元, 以及传输并行数据至所述接收单元,所述数据传输周期为每次数据传输的传输时长,所述链路休眠周期为每两次数据数据之间的时间间隔;
所述第二定时单元用于基于所述数据传输周期和所述链路休眠时间确定所述上电时间和所述下电时间;
所述第二电源管理单元用于在所述上电时间之后的预设时间控制所述信号检测单元及所述接收单元上电;
所述信号检测单元用于检测所述通信线路上是否有数据传输;
所述接收单元用于接收所述通信线路上的串行数据,并将所述串行数据转换成并行数据;
所述第二电源管理单元用于在所述下电时间控制所述信号检测单元及所述接收单元下电。
通过本实施例提供的方案,当所述通信线路上没有数据传输时,第二电源管理单元控制接收单元下电,可以使得通信线路进入低功耗模式,节省功耗。
第二方面,本申请提供一种电子设备,包括第一方面或第二方面所述的通信电路。
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1a和图1b为现有技术中通信电路的耦合方式示意图;
图2为现有技术中通信电路的数据传输示意图;
图3为现有技术中通信电路工作模式转换示意图;
图4是本申请一实施例中通信电路的原理示意图;
图5是本申请另一实施例中通信电路的原理示意图;
图6是本申请另一实施例中通信电路的原理示意图;
图7是本申请另一实施例中通信电路的原理示意图;
图8是本申请另一实施例中通信电路的原理示意图;
图9是本申请另一实施例中通信电路的原理示意图;
图10是本申请一实施例中手机的结构示意图;
图11是本申请一实施例中手机的结构示意图;
图12是本申请另一实施例中手机的结构示意图;
图13是本申请另一实施例中手机的结构示意图。
为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本申请进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释 本申请,并不用于限定本申请。
在本申请的描述中,除非另有明确的规定和限定,术语“第一”、“第二”仅用于描述的目的,而不能理解为指示或暗示相对重要性;除非另有规定或说明,术语“多个”是指两个或两个以上;术语“耦接”、“固定”等均应做广义理解,例如,“耦接”可以是固定耦接,也可以是可拆卸耦接,或一体地耦接,或电连接;可以是直接相连,也可以通过中间媒介间接相连。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
本申请实施例提供了一种通信电路,该通信电路可以是Serdes接口,当然,本申请的通信电路也可以应用于其他串转并电路,或者还可以为其他形式的电路,本申请实施例不作限制。该通信电路可以应用于电子设备中,该电子设备例如为平板、手机、一体机、显示器、台式机等等,本申请后续将主要以该通信电路应用于手机为例进行介绍,在具体实施过程中,该手机也可以替换为其他任意电子设备。该通信电路可以是手机的应用处理器与手机的显示屏之间连接的通信电路,还可以是手机的应用处理器与手机的摄像头之间连接的通信电路或者手机的应用处理器与手机的存储器之间连接的通信电路等等。该通信电路还可以应用于其他包含两个独立设备的电子设备中,如,手机和独立于手机的外部显示屏,该通信电路为手机的应用处理器与外部显示屏之间连接的通信电路。
因此本申请的方案包含单独存在发送装置、或单独存在接收装置的方案。例如:本申请实施例可以提供一种发送装置、一种接收装置、一种包含该发送装置和接收装置的通信装置;本申请实施例还可以提供一种包含发送装置的电子设备、一种包含接收装置的电子设备、一种既包含该发送装置又包含该接收装置的电子设备等等。在电子设备既包含发送装置,又包含接收装置的情况下,该发送装置与接收装置可以组成该通信电路,又或者,在电子设备既包含发送装置,又包含接收装置的情况下,该电子设备的发送装置与其他电子设备的接收装置组成通信电路,该电子设备的接收装置与其他电子设备的发送装置组成该通信电路;在电子设备包含该通信电路的情况下,该电子设备还可以另外包含单独的发送装置、或者包含单独的接收装置、或者既包含单独的发送装置又包含单独的接收装置,本申请实施例不作限制。
在本申请实施例中,通信电路又可以称为通信模块、通信组件、通信单元、通信装置等等。发送装置又可以称为发送端、发送单元、发送组件、发送电路等等;接收装置又可以称为接收端、接收单元、接收组件、接收电路等等。
如图1a和图1b所示,通信电路包括发送装置和接收装置,发送装置包括第一控制模块及发送模块,接收装置包括接收模块及第二控制模块。第一控制模块与发送模块耦接,发送模块通过差分信号线与接收模块耦接,第二控制模块与接收模块耦接。差分信号线包括P极差分信号线和N极差分信号线。
发送模块和接收模块用于实现Serdes接口的功能,实现数据的串并转换。Serdes接口具有传输带宽高、信号数量少等优点。发送装置与接收装置的耦接方式可以是DC耦接(如图1a所示)或AC耦接(如图1b所示)。当发送装置与接收装置之间采用AC方式耦接时,需要在差分信号线上设置耦合电容,以隔离发送装置与接收装 置之间的直流分量,减少发送装置与接收装置之间的直流干扰。
传统的通信电路为了降低功耗,如图2所示,在数据传输间隙,第一控制模块控制发送模块下电,发送模块输出的直流电压为低电平,当发送模块输出的直流电压为低电平时,发送模块无法发送数据,接收模块检测到差分信号线上没有数据传输,第二控制模块控制接收模块下电,接收模块输入的直流电压为低电平,耦合电容两端的电压为低电平,此时,发送模块和接收模块以低功耗模式运行。数据传输间隙为任意两个相邻的数据包之间的传输时间间隔,如,图2中数据包1与数据包2之间的传输时间间隔。数据传输间隙可以为任意两个相邻数据包之间的传输时间间隔。低电平的电压可例如为0-30mV。当第一控制模块需要传输数据时,第一控制模块控制发送模块上电,如图3所示,发送模块输出的直流电压可以快速建立到预设工作电压Vcm,当发送模块输出的直流电压达到预设工作电压Vcm时,发送模块可以发送数据,发送模块进入数据传输模式。
当通信电路采用AC方式耦接时,由于差分信号线上存在耦合电容,发送模块上电后需要对耦合电容进行充电,使得耦合电容两端的电压为预设工作电压Vcm,耦合电容两端的电压不能从低电平突变为预设工作电压Vcm,而是需要一定的时间从低电平逐渐增加至预设工作电压Vcm,因此,接收模块输入的直流电压不能快速达到预设工作电压Vcm。当接收模块输入的直流电压达到预设工作电压Vcm时,接收模块才可以接收数据,进入数据传输模式。因此,接收模块退出低功耗模式的时间较长,相对于发送模块,接收模块退出低功耗模式产生延迟(例如20us),导致发送模块与接收模块之间数据传输效率低。
当发送模块输出的交流电压为800mV时,预设工作电压Vcm可以为400mV;当发送模块输出的交流电压为1200mV时,预设工作电压Vcm可以为600mV。发送装置在出厂时,发送模块输出的交流电压和发送模块的预设工作电压Vcm已设置好。低功耗模式为发送模块输出的直流电压为低电平和接收模块输入的直流电压为低电平。数据传输模式为发送模块输出的电压(例如:直流电压)为预设工作电压Vcm,接收模块输入的电压(例如:直流电压)为预设工作电压Vcm。
如图2所示,数据包在通信电路中需要在预设的数据发送时间点进行发送,当耦合电容的充电时间大于第一预设时间时,数据包不能在预设的数据发送时间点进行传输,因此,接收模块在第二预设时间内检测到差分信号线上没有数据传输,第二控制模块保持控制接收模块下电,接收模块输入的直流电压为低电平,接收模块无法退出低功耗模式。
第一预设时间可例如是10us~21us。第二预设时间可例如是95us~105us。
预设的数据发送时间点可以由第一控制模块设置,例如,当通信电路为手机的应用处理器与手机的显示屏之间连接的通信电路时,第一控制模块可以根据显示屏的显示周期设置预设的数据发送时间点。第一预设时间由发送模块输出的电压、发送模块输出的电流和耦合电容的电容值决定。第二预设时间由第二控制模块设置。
为解决接收模块退出低功耗模式的时间较长或无法退出低功耗模式问题,现有的通信电路采用在数据传输间隙传输无效数据的方式,避免发送模块和接收模块进入低功耗模式,保证数据包在第一预设时间进行传输。但此方式,通信电路的功耗较高。
无效数据为用特定数据填充的数据包,如,无效数据中的数据均为“0”,接收装置在接收到无效数据时,将无效数据丢弃。
图4是本申请一实施例中通信电路的原理示意图。通信电路包括发送装置20、接收装置40及耦接发送装置20与接收装置40的通信线路60。通信线路60包括第一信号线及第二信号线,第一信号线上设置有第一电容C1,第二信号线上设置有第二电容C2。第一信号线及第二信号线可以是差分信号线,第一信号线可以是P极差分信号线,第二信号线可以是N极差分信号线。第一电容C1和第二电容C2用于隔离发送装置20与接收装置40之间的直流分量,减少发送装置20与接收装置40之间的的直流干扰。第一电容C1和第二电容C2的电容值可以相等或者不等,第一电容C1和第二电容C2的电容值可例如为100nF~1000nF。相同电容值的第一电容C1和第二电容C2可以保证P极差分信号线和N极差分信号线上传输的信号无差异。
发送装置20可以是手机的应用处理器。发送装置20包括第一控制模块22及发送模块24。发送模块24包括第一电源管理单元242、驱动单元244及第一直流保持单元246。第一控制模块22的输出端与驱动单元244的输入端耦接。第一控制模块22的控制端与第一电源管理单元242的输入端耦接。驱动单元244的输出端与通信线路60的第一端耦接。第一直流保持单元246耦接于驱动单元244的输出端与通信线路60的第一端之间。第一电源管理单元242的输出端分别与驱动单元244和第一直流保持单元246耦接。
发送模块24中包含的结构可以独立的结构或者其他组合方式。例如,发送装置20包括第一控制模块22、发送模块24及第一电源管理单元242,发送模块24包括驱动单元244及第一直流保持单元246,或者,发送装置20包括第一控制模块22、第一电源管理单元242、驱动单元244及第一直流保持单元246。
第一控制模块22用于接收数据发送请求。可以是应用处理器中的微控制单元(Microcontroller Unit,MCU),第一控制模块22的输入端可以与存储装置耦接,用于从存储装置获取待发送数据,第一控制模块22获取到的待发送数据为并行数据。存储装置可以是DDR(Double Data Rate,双倍速率同步动态随机存储器)或Flash存储器或UFS(Univeral Flash Storage,通用闪存)。第一控制模块22还用于将并行数据发送至驱动单元244。
发送模块24可以是应用处理器中的接口电路。
第一电源管理单元242受第一控制模块22的控制。第一电源管理单元242用于根据第一控制模块22的控制指令,控制驱动单元244上电和下电。第一电源管理单元242还用于根据第一控制模块22的控制指令,控制第一直流保持单元246上电和下电。驱动单元244用于将并行数据转换成串行数据,并通过调节输出至通信线路60的驱动电压和驱动电流,从而将串行数据发送至通信线路60。其中,驱动电压包 括直流电压和交流电压。第一直流保持单元246用于保持驱动单元244的输出端与通信线路60的第一端之间的直流电压为第一预设电压。
接收装置40可以是手机的显示屏。接收装置40包括第二控制模块42及接收模块44。接收模块44包括第二电源管理单元442、第二直流保持单元444、信号检测单元446及接收单元448。接收单元448的输入端与通信线路60的第二端耦接,接收单元448的输出端与第二控制模块42的输入端耦接。第二控制模块42的控制端与第二电源管理单元442的输入端耦接。第二电源管理单元442的输出端分别与第二直流保持单元444及信号检测单元446耦接。第二直流保持单元444及信号检测单元446耦接于通信线路60的第二端和接收单元448的输入端之间。
第一电容C1和第二电容C2位于通信线路60的第一端与第二端之间。第一电容C1和第二电容C2可以分别包含一个电容,从而可以保证通信线路60的信号传输质量。第一电容C1可以为第一电容组合,该第一电容组合可以包含一个或多个电容,或者还可以包含电容之外的其他部件;第二电容C1可以为第二电容组合,该第二电容组合可以包含一个或多个电容,或者还可以包含电容之外的其他部件。
第二控制模块42可以是显示屏的接口控制器。显示屏还包括时序控制器和显示面板。第二控制模块42用于通过时序控制器将数据传输至显示面板,显示面板显示该数据。
接收模块44可以是显示屏的接口电路。
第二电源管理单元442受信号检测单元446的控制。第二电源管理单元442用于根据信号检测单元446的控制指令,控制第二直流保持单元444上电和下电。第二电源管理单元442还用于根据信号检测单元446的控制指令,控制信号检测单元446上电和下电。第二电源管理单元442还用于根据信号检测单元446的控制指令,控制接收单元448上电和下电。信号检测单元446用于检测通信线路60上是否有数据传输。接收单元448用于接收通信线路60上的串行数据,并将串行数据转换成并行数据,接收单元448还用于将该并行数据传输至第二控制模块42。第二直流保持单元444用于保持接收单元448的输入端与通信线路60的第二端之间的直流电压为第二预设电压。
第二电源管理单元442还可以受第二控制模块42的控制。第二电源管理单元442还可以根据第二控制模块42的控制指令,控制第二直流保持单元444上电和下电。第二电源管理单元442还可以根据第二控制模块42的控制指令,控制信号检测单元446上电和下电。第二电源管理单元442还可以根据第二控制模块42的控制指令,控制接收单元448上电和下电。
第二控制模块42对第二电源管理单元442控制的优先级可以高于信号检测单元446对第二电源管理单元442控制的优先级。例如,在同一时间,第二控制模块42传输给第二电源管理单元442的控制指令为控制接收单元448上电的指令,信号检测单元446传输给第二电源管理单元442的控制指令为控制接收单元448下电的指令,第二电源管理单元442根据第二控制模块42的控制指令控制接收单元448上电。
以下以通信电路应用于手机为例,对通信电路的工作原理进行说明。
手机开机后,手机的微控制单元和显示屏的接口控制器上电启动,当微控制单元检测到其自身上电时,微控制单元可以生成数据发送请求,并根据数据发送请求生成第一控制信号,微控制单元将第一控制信号传输至第一电源管理单元242,第一电源管理单元242根据第一控制信号控制第一直流保持单元246上电,并控制第一直流保持单元246保持上电状态,第一控制信号为控制第一直流保持单元246上电和控制第一直流保持单元246保持上电状态的指令。第一直流保持单元246在上电后,保持驱动单元244的输出端与通信线路60的第一端之间的直流电压为第一预设电压。接口控制器生成第二控制信号并将第二控制信号传输至第二电源管理单元442,第二电源管理单元442根据第二控制信号控制第二直流保持单元444和信号检测单元446上电,并控制第二直流保持单元444和信号检测单元446保持上电状态。第二控制信号为控制第二直流保持单元444和信号检测单元446上电的指令,第二控制信号也为控制第二直流保持单元444和信号检测单元446保持上电状态的指令。第二直流保持单元444在上电后,保持接收单元448的输入端与通信线路60的第二端之间的直流电压为第二预设电压。由于显示面板在手机开机后就需要显示数据,因此,当微控制单元检测到其自身上电时,微控制单元生成数据发送请求,微控制单元根据数据发送请求生成第一控制信号的同时,微控制单元从存储装置获取待发送数据,微控制单元获取到的待发送数据为并行数据,微控制单元生成第三控制信号并将第三控制信号传输至第一电源管理单元242,第一电源管理单元242根据第三控制信号控制驱动单元244上电,并控制驱动单元244保持上电状态,第三控制信号为控制驱动单元244上电和控制驱动单元244保持上电状态的指令。微控制单元将并行数据发送至驱动单元244。驱动单元244在上电后,能够接收微控制单元发送的并行数据,并将并行数据转换成串行数据,驱动单元244还通过调节输出至通信线路60的驱动电压和驱动电流,从而将串行数据发送至通信线路60。信号检测单元446检测到通信线路60上的交流电压值大于预设电压值,从而判断通信线路60上有数据传输,信号检测单元446生成第四控制信号并将第四控制信号传输至第二电源管理单元442,第二电源管理单元442根据第四控制信号控制接收单元448上电,并控制接收单元448保持上电状态,第四控制信号为控制接收单元448上电和控制接收单元448保持上电状态的指令。接收单元448在上电后,接收通信线路60上的串行数据,并将串行数据转换成并行数据,接收单元448还将转换后的并行数据传输至接口控制器。接口控制器将接收到的并行数据通过时序控制器传输至显示面板,显示面板显示该并行数据。
当手机进入待机模式,即存储装置中没有需要显示的数据时,存储装置可以传输停止发送请求至微控制单元,该停止发送请求可以表示存储装置中没有需要显示的数据的指令。微控制单元根据停止发送请求生成第五控制信号,并将第五控制信号传输至第一电源管理单元242,第一电源管理单元242根据第五控制信号控制驱动单元244下电,并控制驱动单元244保持下电状态,第五控制信号为控制驱动单元244下电和控制驱动单元244保持下电状态的指令。驱动单元244在下电后,输出的驱动电压为低电平,在预设检测时间内,信号检测单元446检测到通信线路60上的 交流电压值均小于等于预设电压值,从而判断通信线路60上没有数据传输,信号检测单元446生成第六控制信号并将第六控制信号传输至第二电源管理单元442,第二电源管理单元442根据第六控制信号控制接收单元448下电,并控制接收单元448保持下电状态,第六控制信号为控制接收单元448下电和控制接收单元448保持下电状态的指令。应用处理器和显示屏进入低功耗模式,此时,由于驱动单元244和接收单元448均下电和保持下电状态,能够降低手机的功耗。
本实施例中,在应用处理器和显示屏进入低功耗模式时,第一电源管理单元242控制第一直流保持单元246保持上电状态,第二电源管理单元442控制第二直流保持单元444和信号检测单元446保持上电状态。
第一预设电压与驱动单元244输出的直流电压相等,第二预设电压与接收单元448输入的直流电压相等。第一预设电压与第二预设电压可以相同,也可以不相同。
信号检测单元446可以包括运算放大器,运算放大器的同向输入端与P极差分信号线连接,运算放大器的反向输入端与N极差分信号线连接,P极差分信号线和N极差分信号线的交流电压分别通过同向输入端和反向输入端输入运算放大器,运算放大器的输出结果代表交流电压的幅度是否大于预设幅度,信号检测单元446进而判断通信线路60是否有数据传输。
预设电压值可例如是100mV~1200mV。通信电路应用于手机中时,预设电压值例如为400mV或800mV。预设检测时间可例如是95us~105us。
当通信电路为手机的应用处理器与手机的摄像头之间连接的通信电路时,发送装置20可以为手机的摄像头,接收装置40为可以手机的应用处理器,第一控制模块22为摄像头中的接口控制器,第二控制模块42为应用处理器中的微控制单元。第一电容C1和第二电容C2可以设置在位于摄像头上的通信线路60上,也可以设置在位于应用处理器上的通信线路60上。手机开机后,摄像头中的接口控制器和应用处理器中的微控制单元上电启动,当应用处理器的微控制单元检测到手机上的应用程序需要获取摄像头中的数据的请求时,应用处理器的微控制单元通过其他通信电路(非图所示的通信电路)传输数据发送请求至摄像头的接口控制器,该数据发送请求用于控制摄像头的接口控制器发送数据,摄像头的接口控制器从存储装置获取待发送数据,微控制单元通过第二电源管理单元442控制第二直流保持单元444和信号检测单元446上电,并控制第二直流保持单元444和信号检测单元446保持上电状态。摄像头的接口控制器通过第一电源管理单元242控制第一直流保持单元246和驱动单元244上电,并控制第一直流保持单元246和驱动单元244保持上电状态。摄像头的驱动单元244将数据发送至应用处理器的接收单元448。当应用处理器的微控制单元没有检测到手机上的应用程序需要获取摄像头中数据的请求时,应用处理器的微控制单元传输停止发送请求至摄像头的接口控制器,该停止发送请求用于控制摄像头的接口控制器停止发送数据,微控制单元通过第二电源管理单元442控制第二直流保持单元444和信号检测单元446保持上电状态,摄像头的接口控制器通过第一电源管理单元242控制第一直流保持单元246和驱动单元244保持上电状态。
本实施例中,无论第一控制模块22是否发送数据,第一电源管理单元242均控 制第一直流保持单元246保持上电状态,第二电源管理单元442均控制第二直流保持单元444保持上电状态,由于第一直流保持单元246能够保持驱动单元244的输出端与通信线路60的第一端之间的直流电压为第一预设电压,第二直流保持单元444能够保持接收单元448的输入端与通信线路60的第一端之间的直流电压为第二预设电压,从而通信线路60上第一电容C1和第二电容C2两端的直流电压能够分别保持为第一预设电压和第二预设电压,当通信电路退出低功耗模式时,通信线路60上的第一电容C1和第二电容C2无需经历充电的过程,从而通信电路退出低功耗模式的时间减少,提高了通信电路的数据传输效率。当第一控制模块22无需发送数据时,第一电源管理单元242控制驱动单元244保持下电状态,第二电源管理单元442控制接收单元448保持下电状态,通信电路以低功耗模式运行,从而能够降低功耗。
图5是图4中的通信电路的一种可选的实现电路图。在该实施例中,驱动单元244包括驱动电路245及第一电源VCC1,驱动电路245的输入端与第一控制模块22的输出端耦接,驱动电路245的第一输出端与第一电容C1的第一端耦接,驱动电路245的第二输出端与第二电容C2的第一端耦接,驱动电路245的电源端与第一电源VCC1耦接。驱动电路245的输入端作为驱动单元244的输入端,驱动电路245的第一输出端及第二输出端作为驱动单元244的输出端。第一直流保持单元246包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4及第二电源VCC2。第一电阻R1的第一端分别与第三电阻R3的第一端及第一电容C1的第一端耦接,第一电阻R1的第二端与第二电源VCC2耦接,第三电阻R3的第二端接地。第二电阻R2的第一端分别与第四电阻R4的第一端及第二电容C2的第一端耦接,第二电阻R2的第二端与第二电源VCC2耦接,第四电阻R4的第二端接地。其中,
Vr
13为第一电容C1的第一端的电压,Vr
13例如为直流电压,V2为第二电源VCC2的电压,V2例如为直流电压,r1为第一电阻R1的阻值,r2为第二电阻R2的阻值,r3为第三电阻R3的阻值,r4为第四电阻R4的阻值,Vr
24为第二电容C2的第一端的电压,Vr
24例如为直流电压。
第一电阻R1的阻值r1至第四电阻R4的阻值r4满足:
Vr
13=Vr
24=V
cm-tx (3)
又或者,Vr
13与Vr
24大小接近,且与V
cm-tx大小接近,这三者中任意两者的比值可以位于0.95~1.05之间。
其中,V
cm-tx是驱动电路245输出的直流电压;
从而,
第一电阻R1的阻值r1至第四电阻R4的阻值r4和第二电源VCC2的电压V2可以为发送装置20出厂时已设置好的值。
对公式(5)进行整理得:
第一电源管理单元242分别与第一电源VCC1及第二电源VCC2耦接。第一电源管理单元242通过控制第一电源VCC1上电,从而控制驱动单元244上电,通过控制第一电源VCC1保持上电状态,从而控制驱动单元244保持上电状态。第一电源管理单元242还通过控制第一电源VCC1下电,从而控制驱动单元244下电,通过控制第一电源VCC1保持下电状态,从而控制驱动单元244保持下电状态。第一电源管理单元242通过控制第二电源VCC2上电,从而控制第一直流保持单元246上电,通过控制第二电源VCC2保持上电状态,从而控制第一直流保持单元246保持上电状态。
第一电源管理单元242可以通过开关控制第一电源VCC1上电、保持上电状态、下电和保持下电状态。第一电源管理单元242也可以通过开关控制第二电源VCC2上电、保持上电状态、下电和保持下电状态。
第二直流保持单元444包括第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8及第三电源VCC3。第五电阻R5的第一端分别与第一电容C1的第二端及第七电阻R7的第一端耦接,第五电阻R5的第二端与第三电源VCC3耦接,第七电阻R7的第二端接地。第六电阻R6的第一端分别与第二电容C2的第二端及第八电阻R8的第一端耦接,第六电阻R6的第二端与第三电源VCC3耦接,第八电阻R8的第二端接地。第三电源VCC3还与信号检测单元446耦接,从而为信号检测单元446供电。接收单元448包括接收电路449及第四电源VCC4。接收电路449的输入端与通信线路60的第二端耦接,接收电路449的输出端与第二控制模块42耦接,接收电路449的电源端与第四电源VCC4耦接。接收电路449的输入端作为接收单元448的输入端,接收电路449的输出端作为接收单元448的输出端。
其中,
Vr
57为第一电容C1的第二端的电压,Vr
57为直流电压,V3为第三电源VCC3的电压,V3例如为直流电压,r5为第五电阻R5的阻值,r6为第六电阻R6的阻值,r7为第七电阻R7的阻值,r8为第八电阻的阻值,Vr
68为第二电容C2的第二端的电压,Vr
68为直流电压。
第五电阻R5的阻值r5至第八电阻R8的阻值r8满足:
Vr
57=Vr
68=V
cm-rx (9)
又或者Vr
57与Vr
68大小接近,Vr
68与V
cm-rx大小接近,Vr
57与V
cm-rx大小接近,任意两者的比值位于0.95到1.05之间。
其中,V
cm-rx是接收电路449输入的直流电压;
从而,
第五电阻R5的阻值r5至第八电阻R8的阻值r8和第三电源VCC3的电压V3可以为接收装置40出厂时已设置好的值。
对公式(11)进行整理得:
第二电源管理单元442分别与第三电源VCC3及第四电源VCC4耦接。第二电源管理单元442通过控制第三电源VCC3上电,从而控制第二直流保持单元444及信号检测单元446上电,通过控制第三电源VCC3保持上电状态,从而控制第二直流保持单元444及信号检测单元446保持上电状态。第二电源管理单元442通过控制第四电源VCC4上电,从而控制接收单元448上电,通过控制第四电源VCC4保持上电状态,从而控制接收单元448保持上电状态。第二电源管理单元442通过控制第四电源VCC4下电,从而控制接收单元448下电,通过控制第四电源VCC4保持下电状态,从而控制接收单元448保持下电状态。
第一电容C1的第一端或第一信号线的第一端,以及第二电容C2的第一端或第二信号线的第一端作为通信线路60的第一端,第一电容C1的第二端或第一信号线的第二端,以及第二电容C2的第二端或第二信号线的第二端作为通信线路60的第二端。
第二电源管理单元442可以通过开关控制第三电源VCC3上电、保持上电状态、下电和保持下电状态。第二电源管理单元442也可以通过开关控制第四电源VCC4上电、保持上电状态、下电和保持下电状态。
第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7和第八电阻R8可以是一个电阻,也可以分别包括多个电阻。
当第一电阻R1的阻值r1、第二电阻R2的阻值r2、第三电阻R3的阻值r3、第四电阻R4的阻值r4、第五电阻R5的阻值r5、第六电阻R6的阻值r6、第七电阻R7的阻值r7和第八电阻R8的阻值r8均大于1KΩ时,第一直流保持单元246和第二直流保持单元444因漏电造成的功耗损失减小。
当第一控制模块22和第二控制模块42上电后,第一电源管理单元242控制第 二电源VCC2上电,并控制第二电源VCC2保持上电状态,第二电源管理单元442控制第三电源VCC3上电,并控制第三电源VCC3保持上电状态,当第一控制模块22接收到数据发送请求时,第一电源管理单元242控制第一电源VCC1上电,并控制第一电源VCC1保持上电状态,第二电源管理单元442控制第四电源VCC4上电,并控制第四电源VCC4保持上电状态,此时,第一电容C1的第一端的直流电压为Vr
13,第一电容C1的第二端的直流电压为Vr
57,第二电容C2的第一端的直流电压为Vr
24,第二电容C2的第二端的直流电压为Vr
68。
当第一控制模块22接收到停止发送请求时,例如手机黑屏或者手机当前没有运行在前台的应用或者关闭当前应用时,第一电源管理单元242控制第一电源VCC1下电,并控制第一电源VCC1保持下电状态,第二电源管理单元442控制第四电源VCC4下电,并控制第四电源VCC4保持下电状态,此时,第一电容C1的第一端的直流电压为低电平,第一电容C1的第二端的直流电压为低电平,第二电容C2的第一端的直流电压为低电平,第二电容C2的第二端的直流电压为低电平。
当然,在具体实施过程中,当第一控制模块22接收到停止发送请求时,第一电源管理单元242也可以控制第一电源VCC1保持上电状态,第二电源管理单元442控制第四电源VCC4保持上电状态。
图6是图4中的通信电路的另一种可选的实现电路图。图6与图5不同的是,第一直流保持单元246的第一电阻R1、第二电阻R2、第三电阻R3及第四电阻R4由第一MOS管Q1、第二MOS管Q2、第三MOS管Q3及第四MOS管Q4代替。第一MOS管Q1的源极分别与第三MOS管Q3的漏极及第一电容C1的第一端耦接,第一MOS管Q1的漏极与第二电源VCC2耦接,第三MOS管Q3的源极接地。第二MOS管Q2的源极分别与第四MOS管Q4的漏极及第二电容C2的第一端耦接,第二MOS管Q2的漏极与第二电源VCC2耦接,第四MOS管Q4的源极接地。第一MOS管Q1的栅极g1、第二MOS管Q2的栅极g2、第三MOS管Q3的栅极g3及第四MOS管Q4的栅极g4均与第一电源管理单元242耦接。第一电源管理单元242可以通过控制第一MOS管Q1至第四MOS管Q4的导通与截止频率,从而控制Vr
13=Vr
24=V
cm-tx。具体的,第一电源管理单元242可以分别传输PWM(pulse width modulation,脉冲宽度调制)信号至第一MOS管Q1至第四MOS管Q4的栅极g4,并通过调节PWM的占空比,从而调节第一MOS管Q1至第四MOS管Q4的导通与截止频率。
第二直流保持单元444的第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8由第五MOS管Q5、第六MOS管Q6、第七MOS管Q7及第八MOS管Q8代替。第五MOS管Q5的源极分别与第七MOS管Q7的漏极及第一电容C1的第二端耦接,第五MOS管Q5的漏极与第三电源VCC3耦接,第七MOS管Q7的源极接地。第六MOS管Q6的源极分别与第八MOS管Q8的漏极及第二电容C2的第二端耦接,第六MOS管Q6的漏极与第三电源VCC3耦接,第八MOS管Q8的源极接地。第五MOS管Q5的栅极g1、第六MOS管Q6的栅极g2、第七MOS管Q7的栅极g3及第八MOS管Q8的栅极g4均与第二电源管理单元442耦接。第二电源管理单元442 可以通过控制第五MOS管Q5至第八MOS管Q8的导通与截止频率,从而控制Vr
57=Vr
68=V
cm-rx。具体的,第二电源管理单元442可以分别传输PWM(pulse width modulation,脉冲宽度调制)信号至第五MOS管Q5至第八MOS管Q8的栅极,并通过调节PWM的占空比,从而调节第五MOS管Q5至第八MOS管Q8的导通与截止频率。
当第一控制模块22和第二控制模块42上电后,第一电源管理单元242控制第二电源VCC2上电,并控制第二电源VCC2保持上电状态,第二电源管理单元442控制第三电源VCC3上电,并控制第三电源VCC3保持上电状态,第一电源管理单元242控制第一MOS管Q1至第四MOS管Q4的导通与截止频率,第二电源管理单元442控制第五MOS管Q5至第八MOS管Q8的导通与截止频率,使得第一电容C1的第一端的直流电压为Vr
13,第一电容C1的第二端的直流电压为Vr
57,第二电容C2的第一端的直流电压为Vr
24,第二电容C2的第二端的直流电压为Vr
68,当第一控制模块22没有数据发送时,第一电源管理单元242控制第一电源VCC1下电,并控制第一电源VCC1保持下电状态,第二电源管理单元442控制第四电源VCC4下电,并控制第四电源VCC4保持下电状态。
当第一控制模块22接收到数据发送请求时,第一电源管理单元242控制第一电源VCC1上电,并控制第一电源VCC1保持上电状态,第二电源管理单元442控制第四电源VCC4上电,并控制第四电源VCC4保持上电状态。
本实施例中,第一电源管理单元242可以通过调节传输给第一MOS管Q1至第四MOS管Q4的栅极的PWM的占空比,进而调节第一MOS管Q1至第四MOS管Q4的导通与截止频率,从而控制第一MOS管Q1至第四MOS管Q4的源极和漏极之间的电流,即等效为控制第一MOS管Q1至第四MOS管Q4的源极和漏极之间的电阻,即
r1’为第一MOS管Q1的源极和漏极之间的等效阻值,r2’为第二MOS管Q2的源极和漏极之间的等效阻值,r3’为第三MOS管Q3的源极和漏极之间的等效阻值,r4’为第四MOS管Q4的源极和漏极之间的等效阻值。
第一MOS管Q1的源极和漏极之间的等效阻值r1’、第二MOS管Q2的源极和漏极之间的等效阻值r2’、第三MOS管Q3的源极和漏极之间的等效阻值r3’、第四MOS管Q4的源极和漏极之间的等效阻值r4’满足:
Vr
13=Vr
24=V
cm-tx (3)
同前面的介绍,这三者的取值也可以相近,例如:任意两者的比值位于0.95到1.05之间。
对公式(16)进行整理得:
第一MOS管Q1的源极和漏极之间的等效阻值r1’可以通过调节传输给第一MOS管Q1的栅极的PWM的占空比实现,第二MOS管Q2的源极和漏极之间的等效阻值r2’可以通过调节传输给第二MOS管Q2的栅极的PWM的占空比实现,第三MOS管Q3的源极和漏极之间的等效阻值r3’可以通过调节传输给第三MOS管Q3的栅极的PWM的占空比实现,第四MOS管Q4的源极和漏极之间的等效阻值r4’可以通过调节传输给第四MOS管Q4的栅极的PWM的占空比实现。
第二电源管理单元442可以通过调节传输给第五MOS管Q5至第八MOS管Q8的栅极的PWM的占空比,进而调节第五MOS管Q5至第八MOS管Q8的导通与截止频率,从而控制控制第五MOS管Q5至第八MOS管Q8的源极和漏极之间的电流,即等效为控制第五MOS管Q5至第八MOS管Q8的源极和漏极之间的电阻,即
r5’为第五MOS管Q5的源极和漏极之间的等效阻值,r6’为第六MOS管Q6的源极和漏极之间的等效阻值,r7’为第七MOS管Q7的源极和漏极之间的等效阻值,r8’为第八MOS管Q8的源极和漏极之间的等效阻值。
第五MOS管Q5的源极和漏极之间的等效阻值r5’、第六MOS管Q6的源极和漏极之间的等效阻值r6’、第七MOS管Q7的源极和漏极之间的等效阻值r7’、第八MOS管Q8的源极和漏极之间的等效阻值r8’满足:
Vr
57=Vr
68=V
cm-rx (9)
同前面的介绍,这三者的取值也可以相近,例如:任意两者的比值位于0.95到1.05之间。
对公式(21)进行整理得:
第五MOS管Q5的源极和漏极之间的等效阻值r5’、第六MOS管Q6的源极和 漏极之间的等效阻值r6’、第七MOS管Q7的源极和漏极之间的等效阻值r7’、第八MOS管Q8的源极和漏极之间的等效阻值r8’可以通过调节传输给第五MOS管Q5至第八MOS管Q8的栅极的PWM的占空比实现。
图7是本申请另一实施例中通信电路的原理示意图。与图3不同的是,发送模块24还包括第一定时单元240,第一定时单元240的输入端与第一控制模块22的控制端耦接,第一定时单元240的输出端与第一电源管理单元242的输入端耦接。第一控制模块22用于将数据传输周期传输至第一定时单元240,第一定时单元240用于根据所述数据传输周期生成上电时间和下电时间,并将上电时间和下电时间传输至第一电源管理单元242,第一电源管理单元242用于在上电时间控制驱动单元244及第一直流保持单元246上电,并控制驱动单元244及第一直流保持单元246保持上电状态,以及在下电时间控制驱动单元244及第一直流保持单元246下电,并控制驱动单元244及第一直流保持单元246保持下电状态。该上电时间为数据发送前的预设时间。
数据传输周期也可以称为数据的传输周期,例如,数据需要在1s、2s、3s、4s、…、20s、21s、22s、…传输,数据传输周期为1s。数据需要在1s、2s、3s、4s、…、20s、21s、22s、…传输并且数据可以在0.1内传输完成,上电时间可以为0.8s、1.8s、2.8s、3.8s、…、19.8s、20.8s、21.8s、…,在0.8s~1.1s、1.8s~2.1s、2.8s~3.1s、3.8s~4.1s、…、19.8s~20.1s、20.8s~21.1s、21.8s~22.1s、…控制驱动单元244及第一直流保持单元246保持上电状态,下电时间可以为1.1s、2.1s、3.1s、4.1s、…、20.1s、21.1s、22.1s、…,在0~0.8s、1.1s~1.8s、2.1s~2.8s、3.1s~3.8s、4.1s~4.8s、…、19.1s~19.8s、20.1s~20.8s、21.1s~21.8s、…控制驱动单元244及第一直流保持单元246保持下电状态。
接收模块44还包括第二定时单元440,第二定时单元440的输入端与第二控制模块42的控制端耦接,第二定时单元440的输出端与第二电源管理单元442的输入端耦接。第二控制模块42用于将数据传输周期传输至第二定时单元440,第二定时单元440用于根据所述数据传输周期生成上电时间和下电时间并将上电时间和下电时间传输至第二电源管理单元442,第二电源管理单元442用于在上电时间控制第二直流保持单元444、信号检测单元446及接收单元448上电,并控制第二直流保持单元444、信号检测单元446及接收单元448保持上电状态,以及在下电时间控制第二直流保持单元444、信号检测单元446及接收单元448下电,并控制第二直流保持单元444、信号检测单元446及接收单元448保持下电状态。
当第一控制模块22和第二控制模块42上电后,第一控制模块22将数据传输周期传输至第一定时单元240,第一定时单元240根据所述数据传输周期生成上电时间和下电时间并将上电时间和下电时间传输至第一电源管理单元242,第二控制模块42将数据传输周期传输至第二定时单元440,第二定时单元440根据所述数据传输周期生成上电时间和下电时间并将上电时间和下电时间传输至第二电源管理单元442,当当前时间为下电时间时,第一电源管理单元242控制驱动单元244及第一直流保持单元246下电,并控制驱动单元244及第一直流保持单元246保持下电状态,第二电源管理单元442控制第二直流保持单元444、信号检测单元446及接收单元 448下电,并控制第二直流保持单元444、信号检测单元446及接收单元448保持下电状态,通信电路进入低功耗模式。当当前时间为上电时间时,第一电源管理单元242控制驱动单元244及第一直流保持单元246上电,并控制驱动单元244及第一直流保持单元246保持上电状态,又或者在上电时间控制第一直流保持单元246上电,并在上电时间之后的预设时间,控制驱动单元244上电,第二电源管理单元442控制第二直流保持单元444、信号检测单元446及接收单元448上电,并控制第二直流保持单元444、信号检测单元446及接收单元448保持上电状态,又或者可以在上电时间控制第二直流保持单元444上电,在上电时间之后的预设时间控制信号检测单元446及接受单元448上电,第一直流保持单元246在上电后,使得驱动单元244的输出端与通信线路60的第一端之间的直流电压为第一预设电压,第二直流保持单元444在上电后,使得通信线路60的第二端与接收单元448的输入端之间的直流电压为第二预设电压,通信电路退出低功耗模式,第一控制模块22将并行数据传输至驱动单元244,驱动单元244将并行数据转换成串行数据,并将串行数据发送至通信线路60上,信号检测单元446检测到通信线路60上有数据传输,接收单元448接收通信线路60上的串行数据,并将串行数据转换成并行数据,接收单元448还将该并行数据传输至第二控制模块42。
上电时间为数据发送前的预设时间,从而在第一控制模块22需要发送数据时,驱动单元244的输出端与通信线路60的第一端之间的直流电压能够达到第一预设电压,通信线路60的第二端与接收单元448的输入端之间的直流电压能够达到第二预设电压,接收单元448能够接收数据。
在当前时间为下电时间时,第一电源管理单元242也可以控制驱动单元244及第一直流保持单元246上电,并控制驱动单元244及第一直流保持单元246保持上电状态,第二电源管理单元442也可以控制第二直流保持单元444、信号检测单元446及接收单元448上电,并控制第二直流保持单元444、信号检测单元446及接收单元448保持上电状态。在当前时间为下电时间时,第一电源管理单元242也可以控制驱动单元244下电,并控制驱动单元244保持下电状态,及控制第一直流保持单元246上电,并控制第一直流保持单元246保持上电状态,第二电源管理单元442也可以控制第二直流保持单元444上电、控制信号检测单元446及接收单元448下电,并控制第二直流保持单元444上电、控制信号检测单元446及接收单元448保持下电状态。
在另一可选的实施例中,上电时间用于控制驱动单元244、信号检测单元446及接收单元448上电,而在上电时间之前的预设时间,第一电源管理单元242控制第一直流保持单元246上电,第二电源管理单元442控制第二直流保持单元444上电。
本实施例中,通过在发送模块24中设置第一定时单元240以及在接收模块44中设置第二定时单元440,第一定时单元240根据数据传输周期生成上电时间和下电时间,第二定时单元440根据数据传输周期生成上电时间和下电时间,当当前时间为上电时间时,第一电源管理单元242控制驱动单元244及第一直流保持单元246 上电,并控制驱动单元244及第一直流保持单元246保持上电状态,第二电源管理单元442控制第二直流保持单元444、信号检测单元446及接收单元448上电,并控制第二直流保持单元444、信号检测单元446及接收单元448保持上电状态,从而在第一控制模块22需要发送数据时,驱动单元244的输出端与通信线路60的第一端之间的直流电压能够达到第一预设电压,通信线路60的第二端与接收单元448的输入端之间的直流电压能够达到第二预设电压,接收单元448能够接收数据,当当前时间为下电时间时,第一电源管理单元242控制驱动单元244及第一直流保持单元246下电,并控制驱动单元244及第一直流保持单元246保持下电状态,第二电源管理单元442控制第二直流保持单元444、信号检测单元446及接收单元448下电,并控制第二直流保持单元444、信号检测单元446及接收单元448保持下电状态,从而能够降低通信电路的功耗。
在另一种可选的实施例中,第一定时单元240维持了数据传输周期和链路休眠周期,该数据传输周期指的是每次启动数据传输之后,数据传输的时长,例如为50ms、100ms等等;链路休眠周期指的是每次启动链路之后,链路再次进入休眠状态的时长,例如为:1s、2s等等,本发明实施例不作限制。其中,可以在发送装置20(例如:第一控制模块22)获得数据传输周期和链路休眠周期之后将其发送至接收装置40,然后发送给第二定时单元440,从而使第二定时单元440控制接收装置40的接收和休眠,也可以由接收装置40自己确定数据传输周期和链路休眠周期,本发明实施例不作限制。
其中,驱动单元244启动数据传输之后,第一定时单元240开启计时,直到第一定时单元240的计时时长达到数据传输周期对应的时长,在这种情况下,第一定时器240告知第一电源管理单元242,由第一电源管理单元242控制驱动单元244和第一直流保持单元246下电;在这种情况下,第一定时单元240可以继续计时,或者重新开始计时,当计时时长达到链路休眠周期对应的时长时,产生控制信号控制第一直流保持单元246上电,并在产生控制第一直流保持单元246上电后的预设时间后,产生控制信号控制驱动单元244上电,从而向接收装置40发送数据。
而在接收装置40侧,其初始阶段默认上电,信号检测单元446在检测到通信线路上有数据传输时,告知第二定时单元440,第二定时单元440开始计时,当第二定时单元440的计时超过数据传输周期对应的时长时,第二定时单元440发送控制指令告知第二电源管理单元442,第二电源管理单元442控制信号检测单元446、第二直流保持单元444、接收单元448下电;然后第二定时单元440重新开始计时、或者继续计时,当计时时长大于链路休眠时长时,第二定时单元440产生控制信令告知第二电源管理单元442,第二电源管理单元442控制第二直流保持单元444上电,在控制第二直流保持单元444上电之后的预设时间,控制信号检测单元446和接收单元448上电。
又或者,驱动单元244启动数据传输之后,第一定时单元240开启计时,直到第一定时单元240的计时时长达到数据传输周期对应的时长,在这种情况下,第一定时器240告知第一电源管理单元242,由第一电源管理单元242控制驱动单元244 下电,第一直流保持单元246保持上电状态;在这种情况下,第一定时单元240可以继续计时,或者重新开始计时,当计时时长达到链路休眠周期对应的时长时,产生控制信号控制驱动单元244上电,从而向接收装置40发送数据。
而在接收装置40侧,信号检测单元446检测到通信线路上有数据传输时,告知第二定时单元440,第二定时单元440开始计时,并控制信号检测单元446、第二直流保持单元444、接收单元448上电,当第二定时单元440的计时超过数据传输周期对应的时长时,第二定时单元440发送控制指令告知第二电源管理单元442,第二电源管理单元442控制信号检测单元446接收单元448下电,控制第二直流保持单元444保持上电状态;然后第二定时单元440重新开始计时、或者继续计时,当计时时长大于链路休眠时长时,第二定时单元440产生控制信令告知第二电源管理单元442,第二电源管理单元442控制信号检测单元446和接收单元448上电。
图8是图7中的通信电路的一种可选的实现电路图。驱动单元244包括驱动电路245及第一电源VCC1,驱动电路245的输入端与第一控制模块22的输出端耦接,驱动电路245的第一输出端与第一电容C1的第一端耦接,驱动电路245的第二输出端与第二电容C2的第一端耦接,驱动电路245还与第一电源VCC1耦接。驱动电路245的输入端作为驱动单元244的输入端,驱动电路245的第一输出端及第二输出端作为驱动单元244的输出端。第一直流保持单元246包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4及第二电源VCC2。第一电阻R1的第一端分别与第三电阻R3的第一端及第一电容C1的第一端耦接,第一电阻R1的第二端与第二电源VCC2耦接,第三电阻R3的第二端接地。第二电阻R2的第一端分别与第四电阻R4的第一端及第二电容C2的第一端耦接,第二电阻R2的第二端与第二电源VCC2耦接,第四电阻R4的第二端接地。
第二直流保持单元444包括第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8及第三电源VCC3。第五电阻R5的第一端分别与第一电容C1的第二端及第七电阻R7的第一端耦接,第五电阻R5的第二端与第三电源VCC3耦接,第七电阻R7的第二端接地。第六电阻R6的第一端分别与第二电容C2的第二端及第八电阻R8的第一端耦接,第六电阻R6的第二端与第三电源VCC3耦接,第八电阻R8的第二端接地。第三电源VCC3还与信号检测单元446耦接,从而为信号检测单元446供电。接收单元448包括接收电路449及第四电源VCC4。接收电路449的输入端与通信线路60的第二端耦接,接收电路449的输出端与第二控制模块42耦接,接收电路449还与第四电源VCC4耦接。接收电路449的输入端作为接收单元448的输入端,接收电路449的输出端作为接收单元448的输出端。
图9是图7中的通信电路的另一种可选的实现电路图。与图8不同的是,第一直流保持单元246的第一电阻R1、第二电阻R2、第三电阻R3及第四电阻R4由第一MOS管Q1、第二MOS管Q2、第三MOS管Q3及第四MOS管Q4代替。第一MOS管Q1的源极分别与第三MOS管Q3的漏极及第一电容C1的第一端耦接,第一MOS管Q1的漏极与第二电源VCC2耦接,第三MOS管Q3的源极接地。第二MOS管Q2的源极分别与第四MOS管Q4的漏极及第二电容C2的第一端耦接,第 二MOS管Q2的漏极与第二电源VCC2耦接,第四MOS管Q4的源极接地。第一MOS管Q1的栅极g1、第二MOS管Q2的栅极g2、第三MOS管Q3的栅极g3及第四MOS管Q4的栅极g4均与第一电源管理单元242耦接。
第二直流保持单元444的第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8由第五MOS管Q5、第六MOS管Q6、第七MOS管Q7及第八MOS管Q8代替。第五MOS管Q5的源极分别与第七MOS管Q7的漏极及第一电容C1的第二端耦接,第五MOS管Q5的漏极与第三电源VCC3耦接,第七MOS管Q7的源极接地。第六MOS管Q6的源极分别与第八MOS管Q8的漏极及第二电容C2的第二端耦接,第六MOS管Q6的漏极与第三电源VCC3耦接,第八MOS管Q8的源极接地。第五MOS管Q5的栅极g1、第六MOS管Q6的栅极g2、第七MOS管Q7的栅极g3及第八MOS管Q8的栅极g4均与第二电源管理单元442耦接。
上述的通信电路可以应用于支持Serdes、PCIe(peripheral component interconnect express)、MIPI(Mobile Industry Processor Interface)C-PHY、MIPI D-PHY、MIPI M-PHY等协议中的设备中。
请参考图10和图11,本申请还提供一种手机,该手机包括上述任一实施例所述的通信电路。发送装置20为手机主控制板300上的应用处理器100,第一控制模块22为应用处理器100中的微控制单元11,发送模块24为应用处理器100中的第一接口电路13,接收装置40为手机的显示屏200,第二控制模块42为显示屏200的接口控制器71,接收模块44为显示屏200的第二接口电路70。通信线路包括设置在手机的主控制板300上的PCB(Printed Circuit Board,印制电路板)30及耦接手机的主控制板300与显示屏200的FPC(Flexible Printed Circuit,柔性电路板)。第一电容C1及第二电容C2设置于PCB30上,FPC90一端通过耦接器50与PCB30耦接,另一端与第二接口电路70耦接。
请参考图12,本申请还提供另一种手机,该手机包括上述任一实施例所述的通信电路。应用处理器100定时发送数据给显示屏200。与图10不同的是,发送模块13还包括第一定时单元137。接收模块70还包括第二定时单元739。
手机开机后,手机的微控制单元11和显示屏200的接口控制器71上电启动,微控制单元11生成数据传输周期,并将数据传输周期传输第一定时单元137,接口控制器71将数据传输周期传输至第二定时单元739,第二定时单元739根据所述数据传输周期生成上电时间和下电时间并将上电时间和下电时间传输至第二电源管理单元731。
当当前时间为上电时间时,第一电源管理单元131控制驱动单元133及第一直流保持单元135上电,并控制驱动单元133及第一直流保持单元135保持上电状态,第二电源管理单元731控制第二直流保持单元733、信号检测单元735及接收单元737上电,并控制第二直流保持单元733、信号检测单元735及接收单元737保持上电状态,微控制单元11将并行数据传输至驱动单元133,驱动单元133将并行数据转换成串行数据,并将串行数据发送至通信线路60上,信号检测单元735检测到通信线路上有数据传输,接收单元737接收通信线路上的串行数据,并将串行数据转 换成并行数据,接收单元737还将该并行数据传输至接口控制器71。接口控制器71将接收到的并行数据通过时序控制器传输至显示面板,显示面板显示该并行数据。
当当前时间为下电时间时,第一电源管理单元131控制驱动单元133及第一直流保持单元135下电,并控制驱动单元133及第一直流保持单元135保持下电状态,第二电源管理单元731控制第二直流保持单元733、信号检测单元735及接收单元737下电,并控制第二直流保持单元733、信号检测单元735及接收单元737保持下电状态,手机进入低功耗模式。
请参考图13,本申请的发送装置20还可以是手机中的摄像头401,第一控制模块22为摄像头401中的接口控制器,发送模块24为摄像头401中的发送接口电路,接收装置40为手机中的应用处理器402,第二控制模块42为应用处理器402中的微控制单元,接收模块44应用处理器402中的接收接口电路。应用处理器402中的微控制单元用于检测手机上的应用程序是否需要获取摄像头401中数据,当应用处理器402的微控制单元检测到手机上的应用程序需要获取摄像头401中数据的请求时,应用处理器402的微控制单元通过其他通信电路(非图所示的通信电路)传输数据发送请求至摄像头401的接口控制器,该数据发送请求用于控制摄像头401的接口控制器发送数据,摄像头401的接口控制器从存储装置获取待发送数据,并将待发送数据通过摄像头401的发送接口电路发送给应用处理器402的接收接口电路,应用处理器402的微控制单元获取应用处理器402的接收接口电路接收到的数据。当应用处理器402的微控制单元没有检测到手机上的应用程序需要获取摄像头401中数据的请求时,应用处理器402的微控制单元传输停止发送请求至摄像头401的接口控制器,摄像头401的接口控制器停止向应用处理器402的微控制单元发送数据。
本申请的发送装置20还可以是手机中的应用处理器,第一控制模块22为应用处理器的微控制单元,发送模块24为应用处理器的第一发送接口电路,接收装置40为手机中的存储装置,第二控制模块42为存储装置中的接口控制器,接收模块44为存储装置中的第一接收接口电路;和/或,发送装置20还可以是手机中的存储装置,第一控制模块22为存储装置的接口控制器,发送模块24为存储装置的第二发送接口电路,接收装置40为手机中的应用处理器,第二控制模块42为应用处理器中的微控制单元,接收模块44应用处理器中的第二接收接口电路。应用处理器的第一发送接口电路将数据发送给存储装置中的第一接收接口电路。存储装置的第二发送接口电路将数据发送给应用处理器中的第二接收接口电路。
本申请的通信电路还可以应用于两个独立的电子设备上,发送装置20可以是手机的应用处理器,接收装置40可以是独立于手机的外部显示屏,手机的应用处理器通过通信线路与外部显示屏耦接,其中,耦合电容可以位于外部显示屏的通信线路上,也可以位于手机的通信线路上。
发送装置20还可以是台式机,接收装置40可以是存储卡,台式机通过通信线路与存储卡耦接。发送装置20还可以是平板电脑,接收装置40可以是摄像机,平板电脑通过通信线路与摄像机耦接。发送装置20还可以是台式机,接收装置40可以是Wi-Fi设备,台式机通过通信线路与Wi-Fi设备耦接。本申请的通信电路还可以 应用于其他的电子设备。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (11)
- 一种通信电路,其特征在于,包括发送装置、通信线路和接收装置,所述发送装置与所述接收装置之间通过所述通信线路连接,所述通信线路用于所述发送装置与所述接收装置之间传输数据,所述通信线路上设置有耦合电容,所述发送装置包括:第一电源管理单元及第一直流保持单元,所述第一电源管理单元与所述第一直流保持单元耦接,所述第一直流保持单元与通信线路的第一端耦接;所述接收装置包括:第二电源管理单元及第二直流保持单元;所述第二电源管理单元与所述第二直流保持单元耦接,所述第二直流保持单元与所述通信线路的第二端耦接;所述第一电源管理单元用于控制所述第一直流保持单元上电,并控制所述第一直流保持单元保持上电状态;所述第一直流保持单元用于保持所述通信线路的第一端的直流电压为第一预设电压;所述第二电源管理单元用于控制所述第二直流保持单元上电,并控制所述第二直流保持单元保持上电状态;所述第二直流保持单元用于保持所述通信线路的第二端的直流电压为第二预设电压。
- 如权利要求1所述的通信电路,其特征在于,所述通信线路上设置的耦合电容包含第一电容和第二电容,所述通信线路包括第一信号线及第二信号线,所述第一信号线上设置有所述第一电容,所述第二信号线上设置有所述第二电容;所述第一直流保持单元包括第一电阻、第二电阻、第三电阻、第四电阻及第二电源,所述第一电阻的第一端分别与所述第三电阻的第一端及所述第一信号线的第一端耦接,所述第一电阻的第二端与所述第二电源耦接,所述第三电阻的第二端接地,所述第二电阻的第一端分别与所述第四电阻的第一端及所述第二信号线的第一端耦接,所述第二电阻的第二端与所述第二电源耦接,所述第四电阻的第二端接地;所述第二直流保持单元包括第五电阻、第六电阻、第七电阻、第八电阻及第三电源,所述第五电阻的第一端分别与所述第一信号线的第二端及所述第七电阻的第一端耦接,所述第五电阻的第二端与所述第三电源耦接,所述第七电阻的第二端接地,所述第六电阻的第一端分别与所述第二信号线的第二端及所述第八电阻的第一端耦接,所述第六电阻的第二端与所述第三电源耦接,所述第八电阻的第二端接地;所述第一信号线的第一端和所述第二信号线的第一端作为所述通信线路的第一端,所述第一信号线的第二端和所述第二信号线的第二端作为所述通信线路的第二端。
- 如权利要求1所述的通信电路,其特征在于,所述通信线路上设置的耦合电容包含第一电容和第二电容,所述第一信号线上设置有所述第一电容,所述第二信号线上设置有所述第二电容,所述通信线路包括第一信号线及第二信号线,所述第一直流保持单元包括第一MOS管、第二MOS管、第三MOS管及第四MOS管,所述第一MOS管的源极分别与所述第三MOS管的漏极及所述第一信号线的第一端耦接,所述第一MOS管的漏极与所述第二电源耦接,所述第三MOS管的源极接地,所述第二MOS管的源极分别与所述第四MOS管的漏极及所述第二信号线的第一端耦接,所述第二MOS管的漏极与所述第二电源耦接,所述第四MOS管的源极接地,所述第一MOS管的栅极、所述第二MOS管的栅极、所述第三MOS管的栅极及所述第四MOS管的栅极均与所述第一电源管理单元耦接;其中, r1’为所述第一MOS管的源极和漏极之间的等效阻值,r2’为所述第二MOS管的源极和漏极之间的等效阻值,r3’为所述第三MOS管的源极和漏极之间的等效阻值,r4’为所述第四MOS管的源极和漏极之间的等效阻值;所述第二直流保持单元包括第五MOS管、第六MOS管、第七MOS管及第八MOS管,所述第五MOS管的源极分别与所述第七MOS管的漏极及所述第一信号线的第二端耦接,所述第五MOS管的漏极与所述第三电源耦接,所述第七MOS管的源极接地,所述第六MOS管的源极分别与所述第八MOS管的漏极及所述第二信号线的第二端耦接,所述第六MOS管的漏极与所述第三电源耦接,所述第八MOS管的源极接地,所述第五MOS管的栅极、所述第六MOS管的栅极、所述第七MOS管的栅极及所述第八MOS管的栅极均与所述第二电源管理单元耦接;其中, r5’为所述第五MOS管的源极和漏极之间的等效阻值,r6’为所述第六MOS管的源极和漏极之间的等效阻值,r7’为所述第七MOS管的源极和漏极之间的等效阻值,r8’为所述第八MOS管的源极和漏极之间的等效阻值;所述第一信号线的第一端和所述第二信号线的第一端作为所述通信线路的第一端,所述第一信号线的第二端和所述第二信号线的第二端作为所述通信线路的第二端。
- 如权利要求1所述的通信电路,其特征在于,所述发送装置还包括:第一控制模块和驱动单元,所述第一控制模块与所述第一电源管理单元耦接,所述驱动单元分别与所述第一控制模块、所述第一电源管理单元及所述通信线路的第一端耦接;所述第一控制模块还用于接收数据发送请求,并根据所述数据发送请求传输第三控制信号至所述第一电源管理单元和传输并行数据至所述驱动单元;所述第一电源管理单元还用于根据所述第三控制信号控制所述驱动单元上电;所述驱动单元用于将并行数据转换成串行数据,并将所述串行数据发送至所述通信线路;所述第一控制模块还用于接收停止发送请求,并根据所述停止发送请求传输第五控制信号至所述第一电源管理单元;所述第一电源管理单元还用于根据所述第五控制信号控制所述驱动单元下电。
- 如权利要求1所述的通信电路,其特征在于,所述接收装置还包括:信号检测单元及接收单元,所述接收单元与所述通信线路的第二端耦接,所述信号检测单元耦接于所述通信线路的第二端与所述接收单元之间,所述接收单元及所述信号检测单元还与所述第二电源管理单元耦接;所述接收单元用于接收所述通信线路上的串行数据,并将所述串行数据转换成并行数据;所述第二电源管理单元还用于根据所述第二控制信号控制所述信号检测单元上电;所述信号检测单元用于检测所述通信线路上是否有数据传输,当所述信号检测单元检测到所述通信线路上有数据传输时,所述信号检测单元传输第四控制信号至所述第二电源管理单元;所述第二电源管理单元根据所述第四控制信号控制所述接收单元上电,并控制所述接收单元保持上电状态;当所述信号检测单元检测到所述通信线路上没有数据传输时,所述信号检测单元传输第六控制信号至所述第二电源管理单元,所述第二电源管理单元根据所述第六控制信号控制所述接收单元下电。
- 一种通信电路,其特征在于,包括发送装置、通信线路和接收装置,所述发送装置与所述接收装置之间通过所述通信线路连接,所述通信线路用于所述发送装置与所述接收装置之间传输数据,所述通信线路上设置有耦合电容,所述发送装置包括:第一定时单元、第一电源管理单元及第一直流保持单元,所述第一电源管理单元分别与所述第一定时单元及所述第一直流保持单元耦接,所述第一直流保持单元与通信线路的第一端耦接;所述接收装置包括:第二定时单元、第二电源管理单元及第二直流保持单元,所述第二电源管理单元分别与所述第二定时单元及所述第二直流保持单元耦接,所述第二直流保持单元与所述通信线路的第二端耦接;所述第一定时单元用于生成上电时间和下电时间,并将所述上电时间和所述下电时间传输至所述第一电源管理单元;所述第一电源管理单元用于在所述上电时间控制所述第一直流保持单元上电,所述上电时间之后的预设时间为数据发送时间;所述第一电源管理单元还用于在所述下电时间控制所述第一直流保持单元下电;所述第一直流保持单元用于保持所述通信线路的第一端的直流电压为第一预设电压;所述第二定时单元用于生成上电时间和下电时间,并将所述上电时间和所述下电时间传输至所述第二电源管理单元;所述第二电源管理单元用于在所述上电时间控制所述第二直流保持单元上电,所述上电时间之后的预设时间为数据发送时间;所述第二电源管理单元还用于在所述下电时间控制所述第二直流保持单元下电;所述第二直流保持单元用于保持所述通信线路的第二端的直流电压为第二预设 电压。
- 如权利要求6所述的通信电路,其特征在于,所述通信线路上设置的耦合电容包含第一电容和第二电容,所述通信线路包括第一信号线及第二信号线,所述第一信号线上设置有所述第一电容,所述第二信号线上设置有所述第二电容;所述第一直流保持单元包括第一电阻、第二电阻、第三电阻、第四电阻及第二电源,所述第一电阻的第一端分别与所述第三电阻的第一端及所述第一信号线的第一端耦接,所述第一电阻的第二端与所述第二电源耦接,所述第三电阻的第二端接地,所述第二电阻的第一端分别与所述第四电阻的第一端及所述第二信号线的第一端耦接,所述第二电阻的第二端与所述第二电源耦接,所述第四电阻的第二端接地;所述第二直流保持单元包括第五电阻、第六电阻、第七电阻、第八电阻及第三电源,所述第五电阻的第一端分别与所述第一信号线的第二端及所述第七电阻的第一端耦接,所述第五电阻的第二端与所述第三电源耦接,所述第七电阻的第二端接地,所述第六电阻的第一端分别与所述第二信号线的第二端及所述第八电阻的第一端耦接,所述第六电阻的第二端与所述第三电源耦接,所述第八电阻的第二端接地;所述第一信号线的第一端和所述第二信号线的第一端作为所述通信线路的第一端,所述第一信号线的第二端和所述第二信号线的第二端作为所述通信线路的第二端。
- 如权利要求6所述的通信电路,其特征在于,所述通信线路上设置的耦合电容包含第一电容和第二电容,所述第一信号线上设置有所述第一电容,所述第二信号线上设置有所述第二电容,所述通信线路包括第一信号线及第二信号线,所述第一直流保持单元包括第一MOS管、第二MOS管、第三MOS管及第四MOS管,所述第一MOS管的源极分别与所述第三MOS管的漏极及所述第一信号线的第一端耦接,所述第一MOS管的漏极与所述第二电源耦接,所述第三MOS管的源极接地,所述第二MOS管的源极分别与所述第四MOS管的漏极及所述第二信号线的第一端耦接,所述第二MOS管的漏极与所述第二电源耦接,所述第四MOS管的源极接地,所述第一MOS管的栅极、所述第二MOS管的栅极、所述第三MOS管的栅极及所述第四MOS管的栅极均与所述第一电源管理单元耦接;其中, r1’为所述第一MOS管的源极和漏极之间的等效阻值,r2’为所述第二MOS管的源极和漏极之间的等效阻值,r3’为所述第三MOS管的源极和漏极之间的等效阻值,r4’为所述第四MOS管的源极和漏极之间的等效阻值;所述第二直流保持单元包括第五MOS管、第六MOS管、第七MOS管及第八MOS管,所述第五MOS管的源极分别与所述第七MOS管的漏极及所述第一信号线 的第二端耦接,所述第五MOS管的漏极与所述第三电源耦接,所述第七MOS管的源极接地,所述第六MOS管的源极分别与所述第八MOS管的漏极及所述第二信号线的第二端耦接,所述第六MOS管的漏极与所述第三电源耦接,所述第八MOS管的源极接地,所述第五MOS管的栅极、所述第六MOS管的栅极、所述第七MOS管的栅极及所述第八MOS管的栅极均与所述第二电源管理单元耦接;其中, r5’为所述第五MOS管的源极和漏极之间的等效阻值,r6’为所述第六MOS管的源极和漏极之间的等效阻值,r7’为所述第七MOS管的源极和漏极之间的等效阻值,r8’为所述第八MOS管的源极和漏极之间的等效阻值;所述第一信号线的第一端和所述第二信号线的第一端作为所述通信线路的第一端,所述第一信号线的第二端和所述第二信号线的第二端作为所述通信线路的第二端。
- 如权利要求6所述的通信电路,其特征在于,所述发送装置还包括:第一控制模块及驱动单元,所述第一控制模块分别与所述驱动单元及所述第一定时单元耦接,所述驱动单元分别与所述第一电源管理单元及所述通信线路的第一端耦接;所述第一控制模块用于传输数据传输周期和链路休眠周期至所述第一定时单元,以及传输并行数据至所述驱动单元,所述数据传输周期为每次数据传输的传输时长,所述链路休眠周期为每两次数据数据之间的时间间隔;所述第一定时单元用于基于所述数据传输周期和所述链路休眠时间确定所述上电时间和所述下电时间;所述第一电源管理单元还用于在所述上电时间之后的预设时间控制所述驱动单元上电;所述驱动单元用于将并行数据转换成串行数据,并将所述串行数据发送至所述通信线路;所述第一电源管理单元还用于在所述下电时间控制所述驱动单元下电。
- 如权利要求6所述的通信电路,其特征在于,所述接收装置还包括:第二控制模块、信号检测单元及接收单元,所述第二控制模块与所述第二定时单元耦接,所述接收单元与所述通信线路的第二端耦接,所述信号检测单元耦接于所述通信线路的第二端与所述接收单元之间,所述接收单元及所述信号检测单元还与所述第二电源管理单元耦接;所述第二控制模块用于传输数据传输周期和链路休眠周期至所述第二定时单元,以及传输并行数据至所述接收单元,所述数据传输周期为每次数据传输的传输时长,所述链路休眠周期为每两次数据数据之间的时间间隔;所述第二定时单元用于基于所述数据传输周期和所述链路休眠时间确定所述上电时间和所述下电时间;所述第二电源管理单元用于在所述上电时间之后的预设时间控制所述信号检测单元及所述接收单元上电;所述信号检测单元用于检测所述通信线路上是否有数据传输;所述接收单元用于接收所述通信线路上的串行数据,并将所述串行数据转换成并行数据;所述第二电源管理单元用于在所述下电时间控制所述信号检测单元及所述接收单元下电。
- 一种电子设备,其特征在于,包括权利要求1-10任一项所述的通信电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP21920840.2A EP4258123A1 (en) | 2021-01-20 | 2021-12-21 | Communication circuit and electronic device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110075796.7 | 2021-01-20 | ||
CN202110075796.7A CN114860637A (zh) | 2021-01-20 | 2021-01-20 | 通信电路及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2022156466A1 true WO2022156466A1 (zh) | 2022-07-28 |
Family
ID=82548269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/CN2021/140043 WO2022156466A1 (zh) | 2021-01-20 | 2021-12-21 | 通信电路及电子设备 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP4258123A1 (zh) |
CN (1) | CN114860637A (zh) |
WO (1) | WO2022156466A1 (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5374861A (en) * | 1993-09-10 | 1994-12-20 | Unisys Corporation | Differential termination network for differential transmitters and receivers |
CN106330357A (zh) * | 2015-06-30 | 2017-01-11 | 深圳市中兴微电子技术有限公司 | 一种serdes的传输校验方法、节点与系统 |
CN106502361A (zh) * | 2016-10-19 | 2017-03-15 | 盛科网络(苏州)有限公司 | 芯片的功耗调节方法、装置及系统 |
WO2018127054A1 (zh) * | 2017-01-05 | 2018-07-12 | 上海蔚来汽车有限公司 | 具有多输入的混联变换器和使用其的充换电设施 |
CN110535342A (zh) * | 2019-08-13 | 2019-12-03 | 深圳市普威技术有限公司 | 一种电压控制装置和系统 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7200186B2 (en) * | 2002-03-14 | 2007-04-03 | Intel Corporation | Methods and apparatus for reducing power usage of a transmitter and receiver coupled via a differential serial data link |
JP4945229B2 (ja) * | 2006-12-06 | 2012-06-06 | パナソニック株式会社 | 電子装置 |
WO2008099523A1 (ja) * | 2007-02-14 | 2008-08-21 | Panasonic Corporation | Ac結合インターフェイス回路 |
CN101051069B (zh) * | 2007-05-09 | 2010-06-02 | 杭州华三通信技术有限公司 | 交流耦合差分电路接收器连接状态的检测方法及系统 |
DE102012202298B4 (de) * | 2012-02-15 | 2016-05-12 | RACYICS GmbH | Vorrichtung und Verfahren zum Treiben von langen Signalleitungen in integrierten Schaltungen |
US20160036596A1 (en) * | 2014-08-04 | 2016-02-04 | Canon Kabushiki Kaisha | Communication apparatus and control method therefor |
-
2021
- 2021-01-20 CN CN202110075796.7A patent/CN114860637A/zh active Pending
- 2021-12-21 EP EP21920840.2A patent/EP4258123A1/en active Pending
- 2021-12-21 WO PCT/CN2021/140043 patent/WO2022156466A1/zh unknown
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5374861A (en) * | 1993-09-10 | 1994-12-20 | Unisys Corporation | Differential termination network for differential transmitters and receivers |
CN106330357A (zh) * | 2015-06-30 | 2017-01-11 | 深圳市中兴微电子技术有限公司 | 一种serdes的传输校验方法、节点与系统 |
CN106502361A (zh) * | 2016-10-19 | 2017-03-15 | 盛科网络(苏州)有限公司 | 芯片的功耗调节方法、装置及系统 |
WO2018127054A1 (zh) * | 2017-01-05 | 2018-07-12 | 上海蔚来汽车有限公司 | 具有多输入的混联变换器和使用其的充换电设施 |
CN110535342A (zh) * | 2019-08-13 | 2019-12-03 | 深圳市普威技术有限公司 | 一种电压控制装置和系统 |
Also Published As
Publication number | Publication date |
---|---|
EP4258123A1 (en) | 2023-10-11 |
CN114860637A (zh) | 2022-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9129066B2 (en) | Device disconnect detection | |
US20180212796A1 (en) | Circuit device, electronic device, and cable harness | |
US9971666B2 (en) | Technique of link state detection and wakeup in power state oblivious interface | |
EP1213657A2 (en) | Dual interface serial bus | |
US7689852B2 (en) | Method and system for providing power management for an integrated gigabit ethernet controller | |
EP3041167A1 (en) | Wake-on-link | |
CN102005169A (zh) | 源极驱动器 | |
US7391239B2 (en) | Bus driver circuit | |
JP2007181202A (ja) | I2c通信方式を利用して通信するカメラモジュール | |
TWI439851B (zh) | 低功耗電路以及降低功率消耗的方法 | |
WO2020133646A1 (zh) | 显示装置驱动系统及显示装置驱动方法 | |
US10503674B2 (en) | Semiconductor device including a clock source for generating a clock signal and a clock control circuit for controlling the clock source in hardware, a semiconductor system including the semiconductor device, and a method of operating the semiconductor device | |
WO2023207112A1 (zh) | 电荷泵控制电路、显示面板和显示装置 | |
WO2022156466A1 (zh) | 通信电路及电子设备 | |
CN114201440A (zh) | 时钟检测方法、电路、串口通信系统、介质和设备 | |
JP2008005114A (ja) | 受信装置および送受信システム | |
US7573298B2 (en) | Signal transmission circuit, data transfer control device and electronic device | |
WO2020047722A1 (zh) | 数据接口、芯片和芯片系统 | |
JP6900780B2 (ja) | 回路装置、電子機器及びケーブルハーネス | |
CN112612739A (zh) | 一种多模块系统的数字通信总线及其控制方法 | |
CN111625484A (zh) | 一种通信装置 | |
CN220173096U (zh) | 一种电子设备及供电使能回路 | |
CN212413132U (zh) | 上电复位保护电路、控制装置及家用电器 | |
TWI828549B (zh) | 用於控制電源模組的控制電路 | |
WO2023087901A1 (zh) | 上电操作执行方法、装置、芯片、电子设备和计算机程序产品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 21920840 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 2021920840 Country of ref document: EP Effective date: 20230706 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |