WO2022097367A1

WO2022097367A1 - 高周波モジュール及び通信装置

Info

Publication number: WO2022097367A1
Application number: PCT/JP2021/033403
Authority: WO
Inventors: 礼滋中嶋; 一浩五十嵐; 俊二吉見
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2020-11-04
Filing date: 2021-09-10
Publication date: 2022-05-12
Anticipated expiration: 2023-05-04
Also published as: CN116325518A; US20230208468A1; US12388484B2

Abstract

第１経路と第２経路との間のアイソレーションの向上を図る。高周波モジュール（１）は、第１フィルタ（２１）と第２フィルタ（２２）との両方を利用した同時送信又は同時受信又は同時送受信が可能な第１モードと、第１フィルタ（２１）のみを利用した送信又は受信が可能な第２モードと、で動作可能である。第１スイッチング素子（Ｑ１）は、第１モードのときにアンテナ端子（８０）と第１フィルタ（２１）との間において利用可能な第１経路（ｒ１１）に設けられ、第２スイッチング素子（Ｑ２）は、第１経路（ｒ１１）とグランドとの間に設けられる。第３スイッチング素子（Ｑ３）は、第２モードのときにアンテナ端子（８０）と第１フィルタ（２１）との間において利用可能な第２経路（ｒ１２）に設けられ、第４スイッチング素子（Ｑ４）は、第２経路（ｒ１２）とグランドとの間に設けられる。高周波モジュール（１）は、位相回路（７）を更に備える。

Description

高周波モジュール及び通信装置

　本発明は、一般に高周波モジュール及び通信装置に関し、より詳細には、複数のフィルタを備える高周波モジュール、及びそれを備える通信装置に関する。

　特許文献１は、複数のフィルタと、スイッチと、可変位相器と、を備える高周波モジュールを開示している。

　複数のフィルタは、第１フィルタと、第２フィルタと、を含む。第１フィルタは、第１周波数帯域の信号を通過させる。第２フィルタは、第２周波数帯域の信号を通過させる。スイッチは、第１周波数帯域の信号のみを通信するシングルモードの場合、第１フィルタのみをアンテナに電気的に接続させる。スイッチは、第１周波数帯域の信号と第２周波数帯域の信号とを同時に通信するキャリアアグリゲーションモードの場合、第１フィルタと第２フィルタと可変位相器とをアンテナに電気的に接続させる。

国際公開第２０１９／１８７７４４号

　高周波モジュールでは、例えば、スイッチにおいてシングルモードのような第１モード時に第１周波数帯域の信号が通る第１経路とキャリアアグリゲーションモードのような第２モード時に第１周波数帯域の信号が通る第２経路とを分けた場合、第１経路と第２経路との間のアイソレーションの向上が望まれる。

　本発明の目的は、第１経路と第２経路との間のアイソレーションの向上を図ることが可能な高周波モジュール及び通信装置を提供することにある。

　本発明の一態様に係る高周波モジュールは、アンテナ端子と、第１フィルタと、第２フィルタと、スイッチ回路と、を備える。前記第１フィルタは、第１周波数帯域を通過帯域とするフィルタである。前記第２フィルタは、前記第１周波数帯域とは異なる第２周波数帯域を通過帯域とするフィルタである。前記スイッチ回路は、前記アンテナ端子と前記第１フィルタとの間に接続されている。前記高周波モジュールは、前記第１フィルタと前記第２フィルタとの両方を利用した同時送信又は同時受信又は同時送受信が可能な第１モードと、前記第１フィルタと前記第２フィルタとのうち前記第１フィルタのみを利用した送信又は受信が可能な第２モードと、で動作可能である。前記スイッチ回路は、第１スイッチング素子と、第２スイッチング素子と、第３スイッチング素子と、第４スイッチング素子と、を有する。前記第１スイッチング素子は、前記第１モードのときに前記アンテナ端子と前記第１フィルタとの間において利用可能な第１経路に設けられている。前記第２スイッチング素子は、前記第１経路とグランドとの間に設けられる。前記第３スイッチング素子は、前記第２モードのときに前記アンテナ端子と前記第１フィルタとの間において利用可能な第２経路に設けられている。前記第４スイッチング素子は、前記第２経路とグランドとの間に設けられる。前記高周波モジュールは、位相回路を更に備える。前記位相回路は、前記第１経路と前記第２経路との少なくとも一方に設けられており、高周波信号の位相を変化させる。

　本発明の一態様に係る高周波モジュールは、アンテナ端子と、第１フィルタと、第２フィルタと、スイッチ回路と、を備える。前記第１フィルタは、第１周波数帯域を通過帯域とするフィルタである。前記第２フィルタは、前記第１周波数帯域とは異なる第２周波数帯域を通過帯域とするフィルタである。前記スイッチ回路は、前記アンテナ端子と前記第１フィルタとの間に接続されている。前記高周波モジュールは、前記第１フィルタと前記第２フィルタとの両方を利用した同時送信又は同時受信又は同時送受信が可能な第１モードと、前記第１フィルタと前記第２フィルタとのうち前記第１フィルタのみを利用した送信又は受信が可能な第２モードと、で動作可能である。前記高周波モジュールは、第１スイッチング素子と、第２スイッチング素子と、第３スイッチング素子と、を有する。前記第１スイッチング素子は、前記第１モードのときに前記アンテナ端子と前記第１フィルタとの間において利用可能な第１経路に設けられている。前記第２スイッチング素子は、前記第２モードのときに前記アンテナ端子と前記第１フィルタとの間において利用可能な第２経路に設けられている。前記第３スイッチング素子は、前記第１経路と前記第２経路との共通経路と、グランドと、の間に設けられている。前記高周波モジュールは、位相回路を更に備える。前記位相回路は、前記第１経路と前記第２経路との少なくとも一方に設けられており、高周波信号の位相を変化させる。

　本発明の一態様に係る通信装置は、上記態様の高周波モジュールと、信号処理回路と、を備える。前記信号処理回路は、前記高周波モジュールに接続されている。

　本発明の上記態様に係る高周波モジュール及び通信装置は、第１経路と第２経路との間のアイソレーションの向上を図ることが可能となる。

図１は、実施形態１に係る高周波モジュール及びそれを備える通信装置の回路図である。図２は、同上の高周波モジュールの回路図である。図３は、同上の高周波モジュールの回路図である。図４Ａ～４Ｃは、同上の高周波モジュールの動作説明図である。図５は、同上の高周波モジュールの断面図である。図６は、実施形態１の変形例に係る高周波モジュールの回路図である。図７は、実施形態２に係る高周波モジュールの回路図である。図８は、実施形態３に係る高周波モジュールの回路図である。図９は、実施形態４に係る高周波モジュールの回路図である。図１０は、実施形態５に係る高周波モジュールの回路図である。図１１は、同上の高周波モジュールの回路図である。図１２は、同上の高周波モジュールの断面図である。図１３は、実施形態５の変形例に係る高周波モジュールの断面図である。図１４は、実施形態６に係る高周波モジュールの回路図である。図１５Ａ～１５Ｃは、同上の高周波モジュールの動作説明図である。

　以下の実施形態等において参照する図５、１２及び１３は、いずれも模式的な図であり、図中の各構成要素の大きさや厚さそれぞれの比が、必ずしも実際の寸法比を反映しているとは限らない。

　（実施形態１）
　以下、実施形態１に係る高周波モジュール１及び通信装置３００について、図１～５を参照して説明する。

　（１）高周波モジュール及び通信装置
　（１．１）高周波モジュール及び通信装置の回路構成
　実施形態１に係る高周波モジュール１及び通信装置３００の回路構成について、図１～３を参照して説明する。

　実施形態１に係る高周波モジュール１は、例えば、通信装置３００に用いられる。通信装置３００は、例えば、携帯電話（例えば、スマートフォン）であるが、これに限らず、例えば、ウェアラブル端末（例えば、スマートウォッチ）等であってもよい。高周波モジュール１は、例えば、４Ｇ（第４世代移動通信）規格、５Ｇ（第５世代移動通信）規格に対応可能なモジュールである。４Ｇ規格は、例えば、３ＧＰＰ（Third Generation Partnership Project）　ＬＴＥ（Long Term Evolution）規格である。５Ｇ規格は、例えば、５Ｇ　ＮＲ（New Radio）である。高周波モジュール１は、キャリアアグリゲーション及びデュアルコネクティビティに対応可能なモジュールである。

　高周波モジュール１は、例えば、信号処理回路３０１から入力された送信信号を増幅してアンテナ３１０に出力できるように構成されている。また、高周波モジュール１は、アンテナ３１０から入力された受信信号を増幅して信号処理回路３０１に出力できるように構成されている。信号処理回路３０１は、高周波モジュール１の構成要素ではなく、高周波モジュール１を備える通信装置３００の構成要素である。実施形態１に係る高周波モジュール１は、例えば、通信装置３００の備える信号処理回路３０１によって制御される。通信装置３００は、高周波モジュール１と、信号処理回路３０１と、を備える。通信装置３００は、アンテナ３１０を更に備える。

　信号処理回路３０１は、例えば、ＲＦ信号処理回路３０２と、ベースバンド信号処理回路３０３と、を含む。ＲＦ信号処理回路３０２は、例えばＲＦＩＣ（Radio Frequency Integrated Circuit）であり、高周波信号に対する信号処理を行う。ＲＦ信号処理回路３０２は、例えば、ベースバンド信号処理回路３０３から出力された高周波信号（送信信号）に対してアップコンバート等の信号処理を行い、信号処理が行われた高周波信号を出力する。また、ＲＦ信号処理回路３０２は、例えば、高周波モジュール１から出力された高周波信号（受信信号）に対してダウンコンバート等の信号処理を行い、信号処理が行われた高周波信号をベースバンド信号処理回路３０３へ出力する。ベースバンド信号処理回路３０３は、例えばＢＢＩＣ（Baseband Integrated Circuit）である。ベースバンド信号処理回路３０３は、ベースバンド信号からＩ相信号及びＱ相信号を生成する。ベースバンド信号は、例えば、外部から入力される音声信号、画像信号等である。ベースバンド信号処理回路３０３は、Ｉ相信号とＱ相信号とを合成することでＩＱ変調処理を行って、送信信号を出力する。この際、送信信号は、所定周波数の搬送波信号を、当該搬送波信号の周期よりも長い周期で振幅変調した変調信号（ＩＱ信号）として生成される。ベースバンド信号処理回路３０３で処理された受信信号は、例えば、画像信号として画像表示のために、又は、音声信号として通信装置３００のユーザの通話のために使用される。高周波モジュール１は、アンテナ３１０と信号処理回路３０１のＲＦ信号処理回路３０２との間で高周波信号（受信信号、送信信号）を伝達する。

　実施形態１に係る高周波モジュール１は、図２に示すように、アンテナ端子８０と、第１フィルタ２１と、第２フィルタ２２と、スイッチ回路３１と、を備える。アンテナ端子８０は、アンテナ３１０（図１参照）に接続される。第１フィルタ２１は、第１周波数帯域を通過帯域とするフィルタである。第２フィルタ２２は、第１周波数帯域とは異なる第２周波数帯域を通過帯域とするフィルタである。スイッチ回路３１は、アンテナ端子８０と第１フィルタ２１との間に接続されている。高周波モジュール１は、第１フィルタ２１と第２フィルタ２２との両方を利用した同時送信又は同時受信又は同時送受信が可能な第１モードと、第１フィルタ２１と第２フィルタ２２とのうち第１フィルタ２１のみを利用した送信又は受信が可能な第２モードと、で動作可能である。第１モードは、第１周波数帯域の高周波信号と第２周波数帯域の高周波信号とを同時通信（同時送信又は同時受信又は同時送受信）するモードである。第２モードは、第２周波数帯域の高周波信号のみを通信するモードである。スイッチ回路３１は、第１スイッチング素子Ｑ１と、第２スイッチング素子Ｑ２と、第３スイッチング素子Ｑ３と、第４スイッチング素子Ｑ４と、を有する。第１スイッチング素子Ｑ１は、第１モードのときにアンテナ端子８０と第１フィルタ２１との間において利用可能な第１経路ｒ１１に設けられている。第２スイッチング素子Ｑ２は、第１経路ｒ１１とグランドとの間に設けられる。第３スイッチング素子Ｑ３は、第２モードのときにアンテナ端子８０と第１フィルタ２１との間において利用可能な第２経路ｒ１２に設けられている。第４スイッチング素子Ｑ４は、第２経路ｒ１２とグランドとの間に設けられる。高周波モジュール１は、位相回路７を更に備える。位相回路７は、第１経路ｒ１１に設けられている。

　以下、高周波モジュール１の回路構成について、図１～３に基づいて、より詳細に説明する。

　第１フィルタ２１は、例えば、送信フィルタ２１１と受信フィルタ２１２とを含むデュプレクサである。第１フィルタ２１の通過帯域である第１周波数帯域は、例えば、第１通信バンドの送信帯域と、第１通信バンドの受信帯域と、を含む。送信フィルタ２１１の通過帯域は、例えば、第１通信バンドの送信帯域を含む。受信フィルタ２１２の通過帯域は、例えば、第１通信バンドの受信帯域を含む。第２フィルタ２２は、例えば、送信フィルタ２２１と受信フィルタ２２２とを含むデュプレクサである。第２フィルタ２２の通過帯域である第２周波数帯域は、例えば、第２通信バンドの送信帯域と、第２通信バンドの受信帯域と、を含む。送信フィルタ２２１の通過帯域は、第２通信バンドの送信帯域を含む。受信フィルタ２２２の通過帯域は、第２通信バンドの受信帯域を含む。第１通信バンドは、例えば、３ＧＰＰ　ＬＴＥ規格のＢａｎｄ８、Ｂａｎｄ５又はＢａｎｄ１である。第１通信バンドがＢａｎｄ８の場合、第２通信バンドは、例えば、３ＧＰＰ　ＬＴＥ規格のＢａｎｄ２０、Ｂａｎｄ２８Ａ／Ｂａｎｄ２８Ｂ、５Ｇ　ＮＲのｎ２０、ｎ２８Ａのいずれかである。第１通信バンドがＢａｎｄ５の場合、第２通信バンドは、例えば、３ＧＰＰ　ＬＴＥ規格のＢａｎｄ１２又はＢａｎｄ１３、５Ｇ　ＮＲのｎ１２のいずれかである。第１通信バンドがＢａｎｄ１の場合、第２通信バンドは、３ＧＰＰ　ＬＴＥ規格のＢａｎｄ３、Ｂａｎｄ７、５Ｇ　ＮＲのｎ３、ｎ７のいずれかである。

　また、実施形態１に係る高周波モジュール１は、図２に示すように、スイッチ回路３１である第１スイッチ回路３１とは別に、第２スイッチ回路３２を更に備える。第２スイッチ回路３２は、アンテナ端子８０と第２フィルタ２２との間に接続されている。第２スイッチ回路３２は、第５スイッチング素子Ｑ５と、第６スイッチング素子Ｑ６と、を有する。第５スイッチング素子Ｑ５は、アンテナ端子８０と第２フィルタ２２との間の信号経路ｒ２に設けられている。第６スイッチング素子Ｑ６は、信号経路ｒ２とグランドとの間に設けられる。実施形態１に係る高周波モジュール１では、信号経路ｒ２が、第３経路を構成している。

　また、実施形態１に係る高周波モジュール１は、図２に示すように、第３フィルタ２３及び第４フィルタ２４を更に備える。第３フィルタ２３は、第３周波数帯域を通過帯域とするフィルタである。第４フィルタ２４は、第４周波数帯域を通過帯域とするフィルタである。第１～第４周波数帯域は、互いに異なる周波数帯域である。第３フィルタ２３は、例えば、送信フィルタ２３１と受信フィルタ２３２とを含むデュプレクサである。また、第４フィルタ２４は、例えば、送信フィルタ２４１と受信フィルタ２４２とを含むデュプレクサである。高周波モジュール１は、アンテナ端子８０と第３フィルタ２３との間に接続されている第３スイッチ回路３３と、アンテナ端子８０と第４フィルタ２４との間に接続されている第４スイッチ回路３４と、を更に備える。第３スイッチ回路３３は、第７スイッチング素子Ｑ７と、第８スイッチング素子Ｑ８と、を有する。第７スイッチング素子Ｑ７は、アンテナ端子８０と第３フィルタ２３との間の信号経路ｒ３に設けられている。第８スイッチング素子Ｑ８は、信号経路ｒ３とグランドとの間に設けられる。第４スイッチ回路３４は、第９スイッチング素子Ｑ９と、第１０スイッチング素子Ｑ１０と、を有する。第９スイッチング素子Ｑ９は、アンテナ端子８０と第４フィルタ２４との間の信号経路ｒ４に設けられている。第１０スイッチング素子Ｑ１０は、信号経路ｒ４とグランドとの間に設けられる。

　また、高周波モジュール１は、図１に示すように、パワーアンプ１１と、コントローラ１４と、出力整合回路１３と、ローノイズアンプ１５と、を更に備える。

　また、実施形態１に係る高周波モジュール１は、第１～第１０スイッチング素子Ｑ１～Ｑ１０（図２参照）を含む第１スイッチ４と、第２スイッチ５と、第３スイッチ６と、を更に備える。

　また、高周波モジュール１は、上述のアンテナ端子８０を含む複数の外部接続端子８を備えている。複数の外部接続端子８は、アンテナ端子８０と、信号入力端子８１と、信号出力端子８２と、複数の第１制御端子８３と、複数の第２制御端子８４と、複数のグランド端子８５（図５参照）と、電源端子Ｖｃｃと、を含む。通信装置３００は、高周波モジュール１が実装された回路基板を更に備える。回路基板は、例えば、プリント配線板である。回路基板は、グランド電位が与えられるグランド電極を有する。複数のグランド端子８５は、通信装置３００の備える回路基板のグランド電極と電気的に接続されてグランド電位が与えられる端子である。

　パワーアンプ１１は、入力端子及び出力端子を有する。パワーアンプ１１は、入力端子に入力された第１～第４周波数帯域の送信信号を増幅して出力端子から出力する。パワーアンプ１１の入力端子は、信号入力端子８１に接続されている。パワーアンプ１１の入力端子は、信号入力端子８１を介して信号処理回路３０１に接続される。信号入力端子８１は、外部回路（例えば、信号処理回路３０１）からの高周波信号（送信信号）を高周波モジュール１に入力するための端子である。高周波モジュール１では、パワーアンプ１１の出力端子と第１～第４フィルタ２１～２４とが出力整合回路１３及び第２スイッチ５を介して接続可能となっている。第２スイッチ５は、共通端子５０と、複数（例えば、４つ）の選択端子５１～５４と、を有している。高周波モジュール１では、パワーアンプ１１の出力端子が、出力整合回路１３を介して第２スイッチ５の共通端子５０に接続され、第２スイッチ５の４つの選択端子５１、５２、５３、５４が４つの送信フィルタ２１１、２２１、２３１、２４１と一対一に接続されている。パワーアンプ１１は、コントローラ１４によって制御される。

　パワーアンプ１１は、例えば、ドライバ段増幅器と、最終段増幅器と、を含む多段増幅器である。パワーアンプ１１では、ドライバ段増幅器の入力端子が信号入力端子８１に接続され、ドライバ段増幅器の出力端子が最終段増幅器の入力端子に接続され、最終段増幅器の出力端子が出力整合回路１３に接続される。パワーアンプ１１には、電源端子Ｖｃｃから電源電圧が印加される。パワーアンプ１１は、多段増幅器に限らず、例えば、同相合成増幅器又は差動合成増幅器であってもよい。

　コントローラ１４は、パワーアンプ１１のドライバ段増幅器及び出力段増幅器と接続されている。コントローラ１４は、複数（例えば、４つ）の第１制御端子８３を介して信号処理回路３０１に接続される。複数の第１制御端子８３は、外部回路（例えば、信号処理回路３０１）からの制御信号をコントローラ１４に入力するための端子である。コントローラ１４は、複数の第１制御端子８３から取得した制御信号に基づいてパワーアンプ１１を制御する。コントローラ１４は、ＲＦ信号処理回路３０２からの制御信号に従ってパワーアンプ１１を制御する。ここにおいて、コントローラ１４は、ＲＦ信号処理回路３０２からの制御信号に基づいて、例えば、ドライバ段増幅器に第１のバイアス電流を供給し、出力段増幅器に第２のバイアス電流を供給する。

　出力整合回路１３は、パワーアンプ１１の出力端子と第２スイッチ５の共通端子５０との間の信号経路に設けられている。出力整合回路１３は、パワーアンプ１１と４つ送信フィルタ２１１、２２１、２３１、２４１とのインピーダンス整合をとるための回路である。出力整合回路１３は、例えば、パワーアンプ１１の出力端子と第２スイッチ５の共通端子５０との間に接続されるインダクタを含む。出力整合回路１３は、例えば、複数のインダクタ及び複数のキャパシタを含んでもよい。

　ローノイズアンプ１５は、入力端子及び出力端子を有する。ローノイズアンプ１５は、入力端子に入力された第１～第４周波数帯域の受信信号を増幅して出力端子から出力する。ローノイズアンプ１５の入力端子は、第３スイッチ６の共通端子６０に接続されている。高周波モジュール１は、ローノイズアンプ１５の入力端子と第３スイッチ６の共通端子６０との間に設けられる入力整合回路を備えていてもよい。ローノイズアンプ１５の出力端子は、信号出力端子８２に接続されている。ローノイズアンプ１５の出力端子は、例えば、信号出力端子８２を介して信号処理回路３０１に接続される。信号出力端子８２は、ローノイズアンプ１５からの高周波信号（受信信号）を外部回路（例えば、信号処理回路３０１）へ出力するための端子である。高周波モジュール１では、ローノイズアンプ１５の入力端子と第１～第４フィルタ２１～２４とが第３スイッチ６を介して接続可能となっている。第３スイッチ６は、共通端子６０と、複数（例えば、４つ）の選択端子６１～６４と、を有している。高周波モジュール１では、ローノイズアンプ１５の入力端子が、第３スイッチ６の共通端子６０に接続され、第３スイッチ６の４つの選択端子６１、６２、６３、６４が４つの受信フィルタ２１２、２２２、２３２、２４２と一対一に接続されている。

　第１スイッチ４は、共通端子４９と、５つの選択端子４０～４４と、を有する。第１スイッチ４では、共通端子４９が、アンテナ端子８０に接続されている。高周波モジュール１は、共通端子４９とアンテナ端子８０とが他の回路素子を介さずに接続される場合に限らず、例えば、ローパスフィルタ及びカプラを介して接続されてもよい。選択端子４０は、第１フィルタ２１（における送信フィルタ２１１の出力端子と受信フィルタ２１２の入力端子との接続点）に接続されている。ここで、選択端子４０は、上述の位相回路７等を介して、第１フィルタ２１に接続されている。選択端子４１は、第１フィルタ２１（における送信フィルタ２１１の出力端子と受信フィルタ２１２の入力端子との接続点）に接続されている。選択端子４２は、第２フィルタ２２（における送信フィルタ２２１の出力端子と受信フィルタ２２２の入力端子との接続点）に接続されている。選択端子４３は、第３フィルタ２３（における送信フィルタ２３１の出力端子と受信フィルタ２３２の入力端子との接続点）に接続されている。選択端子４４は、第４フィルタ２４（における送信フィルタ２４１の出力端子と受信フィルタ２４２の入力端子との接続点）に接続されている。第１スイッチ４は、例えば、共通端子４９に５つの選択端子４０～４４のうち少なくとも１つ以上を接続可能なスイッチである。ここで、第１スイッチ４は、例えば、一対一及び一対多の接続が可能なスイッチである。

　高周波モジュール１では、アンテナ端子８０と第１フィルタ２１との間の信号経路ｒ１が上述の第１経路ｒ１１と第２経路ｒ１２とを含んでいる。第１スイッチ４では、図２に示すように、共通端子４９と選択端子４０との間に上述の第１経路ｒ１１の一部が形成されており、第１経路ｒ１１の一部において、共通端子４９と選択端子４０との間に第１スイッチング素子Ｑ１が設けられている。第１スイッチ４では、第１経路ｒ１１の一部とグランドとの間に第２スイッチング素子Ｑ２が設けられる。第２スイッチング素子Ｑ２は、第１経路ｒ１１のうち第１スイッチング素子Ｑ１と第１フィルタ２１との間の経路に接続されている。より詳細には、第２スイッチング素子Ｑ２は、第１経路ｒ１１の一部において第１スイッチング素子Ｑ１と選択端子４０との間の部分と、グランドとの間に設けられている。第４スイッチング素子Ｑ４は、第２経路ｒ１２のうち第３スイッチング素子Ｑ３と第１フィルタ２１との間の経路に接続されている。より詳細には、第４スイッチング素子Ｑ４は、第２経路ｒ１２の一部において第３スイッチング素子Ｑ３と選択端子４１との間の部分と、グランドとの間に設けられている。

　また、第１スイッチ４では、共通端子４９と選択端子４１との間に上述の第２経路ｒ１２の一部が形成されており、第２経路ｒ１２の一部において、共通端子４９と選択端子４１との間に第３スイッチング素子Ｑ３が設けられている。また、第１スイッチ４では、第２経路ｒ１２の一部とグランドとの間に第４スイッチング素子Ｑ４が設けられる。第４スイッチング素子Ｑ４は、第２経路ｒ１２のうち第３スイッチング素子Ｑ３と第１フィルタ２１との間の経路に接続されている。より詳細には、第４スイッチング素子Ｑ４は、第２経路ｒ１２の一部において第３スイッチング素子Ｑ３と選択端子４１との間の部分と、グランドとの間に設けられている。

　また、第１スイッチ４では、共通端子４９と選択端子４２との間に上述の信号経路ｒ２の一部が形成されており、信号経路ｒ２の一部において、共通端子４９と選択端子４２との間に第５スイッチング素子Ｑ５が設けられている。また、第１スイッチ４では、信号経路ｒ２の一部とグランドとの間に第６スイッチング素子Ｑ６が設けられる。

　また、第１スイッチ４では、アンテナ端子８０と第３フィルタ２３との間の信号経路ｒ３の一部が共通端子４９と選択端子４３との間に形成されており、信号経路ｒ３の一部において、共通端子４９と選択端子４３との間に第７スイッチング素子Ｑ７が設けられている。また、第１スイッチ４では、信号経路ｒ３の一部とグランドとの間に第８スイッチング素子Ｑ８が設けられる。

　また、第１スイッチ４では、アンテナ端子８０と第４フィルタ２４との間の信号経路ｒ４の一部が共通端子４９と選択端子４４との間に形成されており、信号経路ｒ４の一部において、共通端子４９と選択端子４４との間に第９スイッチング素子Ｑ９が設けられている。また、第１スイッチ４では、信号経路ｒ４の一部とグランドとの間に第１０スイッチング素子Ｑ１０が設けられる。

　第１スイッチ４における第１～第１０スイッチング素子Ｑ１～Ｑ１０の各々は、ＦＥＴ（Field Effect Transistor）である。高周波モジュール１は、第１スイッチ回路３１を制御する制御回路１６を更に備える。制御回路１６は、第１スイッチ回路３１の第１～第４スイッチング素子Ｑ４を制御する。また、制御回路１６は、第２スイッチ回路３２の第５スイッチング素子Ｑ５及び第６スイッチング素子Ｑ６も制御する。また、制御回路１６は、第３スイッチ回路３３の第７スイッチング素子Ｑ７及び第８スイッチング素子Ｑ８も制御する。また、制御回路１６は、第４スイッチ回路３４の第９スイッチング素子Ｑ９及び第１０スイッチング素子Ｑ１０も制御する。要するに、制御回路１６は、第１～第１０スイッチング素子Ｑ１～Ｑ１０それぞれを導通状態（オン）又は非導通状態（オフ）に制御する。制御回路１６は、複数の第２制御端子８４から取得した制御信号に基づいて第１スイッチ４の第１～第１０スイッチング素子Ｑ１～Ｑ１０を制御する。制御回路１６は、信号処理回路３０１からの制御信号に従って第１スイッチ４を制御するロジック回路である。制御回路１６がＲＦ信号処理回路３０２から受信する制御信号は、例えば、第１通信バンドと第２通信バンドとのキャリアアグリゲーション又はデュアルコネクティビティに対応する第１コマンド、第１通信バンドの単一通信に対応する第２コマンド、等である。高周波モジュール１は、制御回路１６が第１コマンドを受信すると、第１モードで動作し、制御回路１６が第２コマンドを受信すると、第２モードで動作する。高周波モジュール１は、第１スイッチ４と制御回路１６とを含む１チップのＩＣチップ１０（図５参照）を有している。

　第２スイッチ５は、共通端子５０と、４つの選択端子５１～５４と、を有する。共通端子５０は、出力整合回路１３を介してパワーアンプ１１の出力端子に接続されている。選択端子５１は、送信フィルタ２１１の入力端子（第１フィルタ２１を構成するデュプレクサの送信端子）に接続されている。選択端子５２は、送信フィルタ２２１の入力端子（第２フィルタ２２を構成するデュプレクサの送信端子）に接続されている。選択端子５３は、送信フィルタ２３１の入力端子（第３フィルタ２３を構成するデュプレクサの送信端子）に接続されている。選択端子５４は、送信フィルタ２４１の入力端子（第４フィルタ２４を構成するデュプレクサの送信端子）に接続されている。第２スイッチ５は、例えば、共通端子５０に４つの選択端子５１～５４のうち少なくとも１つ以上を接続可能なスイッチである。ここで、第２スイッチ５は、例えば、一対一及び一対多の接続が可能なスイッチである。

　第２スイッチ５は、例えば、コントローラ１４によって制御される。第２スイッチ５は、例えば、コントローラ１４からの制御信号に従って、共通端子５０と４つ選択端子５１～５４との接続状態を切り替える。第２スイッチ５は、例えば、スイッチＩＣ（Integrated Circuit）である。

　第３スイッチ６は、共通端子６０と、４つの選択端子６１～６４と、を有する。共通端子６０は、ローノイズアンプ１５の入力端子に接続されている。選択端子６１は、受信フィルタ２１２の出力端子（第１フィルタ２１を構成するデュプレクサの受信端子）に接続されている。選択端子６２は、受信フィルタ２２２の出力端子（第２フィルタ２２を構成するデュプレクサの受信端子）に接続されている。選択端子６３は、受信フィルタ２３２の出力端子（第３フィルタ２３を構成するデュプレクサの受信端子）に接続されている。選択端子６４は、受信フィルタ２４２の出力端子（第４フィルタ２４を構成するデュプレクサの受信端子）に接続されている。第３スイッチ６は、例えば、共通端子６０に４つの選択端子６１～６４のうち少なくとも１つ以上を接続可能なスイッチである。ここで、第３スイッチ６は、例えば、一対一及び一対多の接続が可能なスイッチである。

　第３スイッチ６は、例えば、コントローラ１４によって制御される。第３スイッチ６は、例えば、コントローラ１４からの制御信号に従って、共通端子６０と４つ選択端子６１～６４との接続状態を切り替える。第３スイッチ６は、例えば、スイッチＩＣである。

　位相回路７は、信号経路ｒ１のうち第１経路ｒ１１に設けられており、高周波信号の位相を変化させる。位相回路７は、第１モードのときに第１フィルタ２１とアンテナ端子８０との間のインピーダンスを整合させるための整合回路を兼ねている。位相回路７は、図３に示すように、キャパシタＣ１を含む。キャパシタＣ１は、第１経路ｒ１１において第１スイッチング素子Ｑ１と第１フィルタ２１との間に設けられている。より詳細には、キャパシタＣ１は、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２との接続点Ｔ１と、信号経路ｒ１における第１経路ｒ１１と第２経路ｒ１２との接続点であって第１フィルタ２１に接続されている接続点Ｔ０と、の間に設けられている。更に詳細には、キャパシタＣ１は、第１スイッチング素子Ｑ１が接続されている選択端子４０と、接続点Ｔ０との間に設けられている。実施形態１に係る高周波モジュール１では、第３スイッチング素子Ｑ３と第４スイッチング素子Ｑ４との接続点Ｔ２と、接続点Ｔ０と、は、位相回路７を介さずに接続されている。

　高周波モジュール１では、例えば、第１フィルタ２１を、高周波モジュール１が第２モードで動作するときに所定の周波数特性となるように回路設計してあり、位相回路７は、高周波モジュール１が第１モードで動作するときに第１フィルタ２１とアンテナ端子８０との間のインピーダンスを整合させるように回路設計されている。

　（１．２）高周波モジュールの動作
　高周波モジュール１は、上述のように、第１フィルタ２１と第２フィルタ２２との両方を利用した同時送信又は同時受信又は同時送受信が可能な第１モードと、第１フィルタ２１と第２フィルタ２２とのうち第１フィルタ２１のみを利用した送信又は受信が可能な第２モードと、で動作可能である。また、高周波モジュール１は、第１フィルタ２１と第２フィルタ２２とのうち第２フィルタ２２のみを利用した送信又は受信が可能な第３モードでも動作可能である。高周波モジュール１では、第１モードにおいて第１フィルタ２１と第２フィルタ２２との両方を利用した同時送信を行う場合、第２スイッチ５の共通端子５０が２つの選択端子５１、５２と接続される。高周波モジュール１では、第１モードにおいて第１フィルタ２１と第２フィルタ２２との両方を利用した同時受信を行う場合、第３スイッチ６の共通端子６０が２つの選択端子６１、６２と接続される。また、高周波モジュール１では、第２モードにおいて第１フィルタ２１のみを利用した送信を行う場合、第２スイッチ５の共通端子５０が１つの選択端子５１と接続される。また、高周波モジュール１では、第３モードにおいて第２フィルタ２２のみを利用した受信を行う場合、第３スイッチ６の共通端子６０が１つの選択端子６２と接続される。第２スイッチ５及び第３スイッチ６は、例えば、コントローラ１４によって制御される。また、コントローラ１４は、例えば、信号処理回路３０１からの制御信号に基づいて第２スイッチ５及び第３スイッチ６を制御する。なお、コントローラ１４は、パワーアンプ１１も制御する。

　以下、高周波モジュール１の動作例について図４Ａ～４Ｃを参照しながら説明する。図４Ａ～４Ｃでは、第１～第１０スイッチング素子Ｑ１～Ｑ１０の導通状態（オン）、非導通状態（オフ）を分かりやすくするために、第１～第１０スイッチング素子Ｑ１～Ｑ１０の図記号をＦＥＴの図記号ではなくスイッチの図記号で表記してある。第１～第１０スイッチング素子Ｑ１～Ｑ１０の各々がＦＥＴの場合、第１～第１０スイッチング素子Ｑ１～Ｑ１０の各々は、ＦＥＴのゲート－ソース間電圧がゲート閾値電圧以上のときに導通状態となり、ＦＥＴのゲート－ソース間電圧がゲート閾値電圧未満のときに非導通状態となる。制御回路１６は、第１～第１０スイッチング素子Ｑ１～Ｑ１０それぞれを構成するＦＥＴのゲート－ソース間電圧を制御することによって、第１～第１０スイッチング素子Ｑ１０を制御する。制御回路１６は、例えば、信号処理回路３０１からの制御信号に基づいて第１～第１０スイッチング素子Ｑ１～Ｑ１０を制御する。高周波モジュール１では、制御回路１６は、信号処理回路３０１から第１コマンドを受信した場合、第１モードに対応するように第１～第１０スイッチング素子Ｑ１～Ｑ１０を制御する。また、制御回路１６は、信号処理回路３０１から第２コマンドを受信した場合、第２モードに対応するように第１～第１０スイッチング素子Ｑ１～Ｑ１０を制御する。

　高周波モジュール１では、第１フィルタ２１と第２フィルタ２２との両方を利用した同時送信又は同時受信又は同時送受信を行う第１モードの場合、第１～第１０スイッチング素子Ｑ１～Ｑ１０それぞれの状態は、図４Ｂに示す状態である。また、高周波モジュール１では、第１フィルタ２１と第２フィルタ２２とのうち第１フィルタ２１のみを利用した送信又は受信を行う第２モードの場合、第１～第１０スイッチング素子Ｑ１～Ｑ１０それぞれの状態は、図４Ａに示す状態である。また、高周波モジュール１では、第１フィルタ２１と第２フィルタ２２とのうち第２フィルタ２２のみを利用した送信又は受信を行う第３モードの場合、第１～第１０スイッチング素子Ｑ１～Ｑ１０それぞれの状態は、図４Ｃに示す状態である。

　第１モードの場合、図４Ｂに示すように、第１スイッチ回路３１では、第１経路ｒ１１の第１スイッチング素子Ｑ１が導通状態（オン）であり、第２経路ｒ１２の第３スイッチング素子Ｑ３が非導通状態（オフ）であり、第２スイッチング素子Ｑ２及び第４スイッチング素子Ｑ４が非導通状態（オフ）である。高周波モジュール１は、第１モードの場合、第４スイッチング素子Ｑ４が非導通状態（オフ）であることにより、第２経路ｒ１２が電気的にグランドに接続されず、グランドに対してオープンの状態となり、同時送信のときに高周波信号が第１経路ｒ１１を通過できなくなることを防止できる。

　また、第１モードの場合、図４Ｂに示すように、第２スイッチ回路３２では、信号経路ｒ２の第５スイッチング素子Ｑ５が導通状態（オン）であり、信号経路ｒ２とグランドとの間の第６スイッチング素子Ｑ６が非導通状態（オフ）である。また、第１モードの場合、図４Ｂに示すように、第３スイッチ回路３３では、信号経路ｒ３の第７スイッチング素子Ｑ７が非導通状態（オフ）であり、信号経路ｒ３とグランドとの間の第８スイッチング素子Ｑ８が導通状態（オン）である。第８スイッチング素子Ｑ８が導通状態（オン）であることにより、第３スイッチ回路３３の信号経路ｒ３は、電気的にグランドに接続される（グランドに対してショートされた状態となる）。また、第１モードの場合、図４Ｂに示すように、第４スイッチ回路３４では、信号経路ｒ４の第９スイッチング素子Ｑ９が非導通状態（オフ）であり、信号経路ｒ４とグランドとの間の第１０スイッチング素子Ｑ１０が導通状態（オン）である。第１０スイッチング素子Ｑ１０が導通状態（オン）であることにより、第４スイッチ回路３４の信号経路ｒ４は、電気的にグランドに接続される（グランドに対してショートされた状態となる）。

　第２モードの場合、図４Ａに示すように、第１スイッチ回路３１では、第１経路ｒ１１の第１スイッチング素子Ｑ１が非導通状態（オフ）であり、第２経路ｒ１２の第３スイッチング素子Ｑ３が導通状態（オン）であり、第２スイッチング素子Ｑ２及び第４スイッチング素子Ｑ４が非導通状態（オフ）である。高周波モジュール１は、第２モードの場合、第２スイッチング素子Ｑ２が非導通状態（オフ）であることにより、第１経路ｒ１１が電気的にグランドに接続されない（グランドに対してオープンの状態となる）ので、第２経路ｒ１２が位相回路７と第２スイッチング素子Ｑ２とを介してグランドと接続されるのを防止でき、特性劣化を抑制することができる。また、第４スイッチング素子Ｑ４が非導通状態（オフ）であることにより、第２経路ｒ１２は、電気的にグランドに接続されない（グランドに対してオープンの状態となる）。

　第２モードの場合、図４Ａに示すように、第２スイッチ回路３２では、信号経路ｒ２の第５スイッチング素子Ｑ５が非導通状態（オフ）であり、信号経路ｒ２とグランドとの間の第６スイッチング素子Ｑ６が導通状態（オン）である。第６スイッチング素子Ｑ６が導通状態（オン）であることにより、第２スイッチ回路３２の信号経路ｒ２は、電気的にグランドに接続される（グランドに対してショートされた状態となる）。また、第２モードの場合、図４Ａに示すように、第３スイッチ回路３３では、信号経路ｒ３の第７スイッチング素子Ｑ７が非導通状態（オフ）であり、信号経路ｒ３とグランドとの間の第８スイッチング素子Ｑ８が導通状態（オン）である。第８スイッチング素子Ｑ８が導通状態（オン）であることにより、第３スイッチ回路３３の信号経路ｒ３は、電気的にグランドに接続される（グランドに対してショートされた状態となる）。また、第２モードの場合、図４Ａに示すように、第４スイッチ回路３４では、信号経路ｒ４の第９スイッチング素子Ｑ９が非導通状態（オフ）であり、信号経路ｒ４とグランドとの間の第１０スイッチング素子Ｑ１０が導通状態（オン）である。第１０スイッチング素子Ｑ１０が導通状態（オン）であることにより、第４スイッチ回路３４の信号経路ｒ４は、電気的にグランドに接続される（グランドに対してショートされた状態となる）。

　第３モードの場合、図４Ｃに示すように、第１スイッチ回路３１では、第１経路ｒ１１の第１スイッチング素子Ｑ１が非導通状態（オフ）であり、第２経路ｒ１２の第３スイッチング素子Ｑ３が非導通状態（オフ）であり、第２スイッチング素子Ｑ２及び第４スイッチング素子Ｑ４が導通状態（オン）である。第２スイッチング素子Ｑ２が導通状態（オン）であることにより、第１経路ｒ１１は、電気的にグランドに接続される（グランドに対してショートされた状態となる）。また、第４スイッチング素子Ｑ４が導通状態（オン）であることにより、第２経路ｒ１２は、電気的にグランドに接続される（グランドに対してショートされた状態となる）。高周波モジュール１は、第３モードの場合、第２スイッチング素子Ｑ２及び第４スイッチング素子Ｑ４の各々が導通状態となるので、第２スイッチング素子Ｑ２及び第４スイッチング素子Ｑ４の各々の非導通状態での寄生容量の影響による特性劣化を抑制することが可能となる。

　第３モードの場合、図４Ｃに示すように、第２スイッチ回路３２では、信号経路ｒ２の第５スイッチング素子Ｑ５が導通状態（オン）であり、信号経路ｒ２とグランドとの間の第６スイッチング素子Ｑ６が非導通状態（オフ）である。また、第３モードの場合、図４Ｃに示すように、第３スイッチ回路３３では、信号経路ｒ３の第７スイッチング素子Ｑ７が非導通状態（オフ）であり、第８スイッチング素子Ｑ８が導通状態（オン）である。また、第３モードの場合、図４Ｃに示すように、第４スイッチ回路３４では、信号経路ｒ４の第９スイッチング素子Ｑ９が非導通状態（オフ）であり、第１０スイッチング素子Ｑ１０が導通状態（オン）である。

　以下では、制御回路１６の動作について、より詳細に説明する。

　制御回路１６は、第１コマンドを受信すると、上述の図４Ｂに示すように、第１スイッチング素子Ｑ１と第５スイッチング素子Ｑ５とを導通状態に制御し、第２スイッチング素子Ｑ２、第３スイッチング素子Ｑ３、第４スイッチング素子Ｑ４、第６スイッチング素子Ｑ６、第７スイッチング素子Ｑ７及び第９スイッチング素子Ｑ９を非導通状態に制御し、第８スイッチング素子Ｑ８及び第１０スイッチング素子Ｑ１０を導通状態に制御する。したがって、第１モードの場合、制御回路１６は、第２経路ｒ１２に対応する第３スイッチング素子Ｑ３と第４スイッチング素子Ｑ４との両方を非導通状態とする。

　また、制御回路１６は、第２コマンドを受信すると、上述の図４Ａに示すように、第３スイッチング素子Ｑ３を導通状態に制御し、第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２、第４スイッチング素子Ｑ４、第５スイッチング素子Ｑ５、第７スイッチング素子Ｑ７及び第９スイッチング素子Ｑ９を非導通状態に制御し、第８スイッチング素子Ｑ８及び第１０スイッチング素子Ｑ１０を導通状態に制御する。したがって、第２モードの場合、制御回路１６は、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２との両方を非導通状態とする。

　以下では、説明の便宜上、第１スイッチング素子Ｑ１、第３スイッチング素子Ｑ３、第５スイッチング素子Ｑ５、第７スイッチング素子Ｑ７及び第９スイッチング素子Ｑ９を区別せずにシリーズスイッチと称することもある。また、第２スイッチング素子Ｑ２、第４スイッチング素子Ｑ４、第６スイッチング素子Ｑ６、第８スイッチング素子Ｑ８及び第１０スイッチング素子Ｑ１０を区別せずにシャントスイッチと称することもある。高周波モジュール１では、シリーズスイッチとシャントスイッチとのペアを複数（５つ）有している。複数のペアは、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２とのペアと、第３スイッチング素子Ｑ３と第４スイッチング素子Ｑ４とのペアと、第５スイッチング素子Ｑ５と第６スイッチング素子Ｑ６とのペアと、第７スイッチング素子Ｑ７と第８スイッチング素子Ｑ８とのペアと、第９スイッチング素子Ｑ９と第１０スイッチング素子Ｑ１０とのペアと、を含む。

　高周波モジュール１では、第１モードで動作する場合、制御回路１６が、第２経路ｒ１２に対応するシリーズスイッチとシャントスイッチとの両方を非導通状態とし、第１経路ｒ１１、信号経路ｒ２、信号経路ｒ３及び信号経路ｒ４の各々に対応するシリーズスイッチとシャントスイッチとのペアにおけるシリーズスイッチとシャントスイッチとを排他的に制御する。「ペアにおけるシリーズスイッチとシャントスイッチとを排他的に制御する」とは、シリーズスイッチとシャントスイッチとのペアに関し、シリーズスイッチとシャントスイッチとの一方を導通状態に制御し、他方を非導通状態に制御することを意味する。また、高周波モジュール１では、第２モードで動作する場合、制御回路１６が、第１経路ｒ１１に対応するシリーズスイッチとシャントスイッチとの両方を非導通状態とし、第２経路ｒ１２、信号経路ｒ２（第３経路）、信号経路ｒ３及び信号経路ｒ４の各々に対応するシリーズスイッチとシャントスイッチとのペアにおけるシリーズスイッチとシャントスイッチとを排他的に制御する。

　（１．３）高周波モジュールの構造
　以下、高周波モジュール１の構造について図５を参照して説明する。

　高周波モジュール１は、高周波モジュール１の複数の回路部品（第１フィルタ２１、第２フィルタ２２、ＩＣチップ１０等）が実装される実装基板９を備える。また、高周波モジュール１は、複数の外部接続端子８を備える。また、高周波モジュール１は、第１樹脂層１７と、第２樹脂層１８と、シールド層１９と、を更に備える。

　実装基板９は、実装基板９の厚さ方向Ｄ１において互いに対向する第１主面９１及び第２主面９２を有する。実装基板９は、例えば、複数の誘電体層及び複数の導電層を含む多層基板である。複数の誘電体層及び複数の導電層は、実装基板９の厚さ方向Ｄ１において積層されている。複数の導電層は、層ごとに定められた所定パターンに形成されている。複数の導電層の各々は、実装基板９の厚さ方向Ｄ１に直交する一平面内において１つ又は複数の導体部を含む。各導電層の材料は、例えば、銅である。複数の導電層は、グランド層を含む。高周波モジュール１では、複数のグランド端子８５とグランド層とが、実装基板９の有するビア導体等を介して電気的に接続されている。実装基板９は、例えば、ＬＴＣＣ（Low Temperature Co-fired Ceramics）基板である。実装基板９は、ＬＴＣＣ基板に限らず、例えば、プリント配線板、ＨＴＣＣ（High Temperature Co-fired Ceramics）基板、樹脂多層基板であってもよい。

　また、実装基板９は、ＬＴＣＣ基板に限らず、例えば、配線構造体であってもよい。配線構造体は、例えば、多層構造体である。多層構造体は、少なくとも１つの絶縁層と、少なくとも１つの導電層とを含む。絶縁層は、所定パターンに形成されている。絶縁層が複数の場合は、複数の絶縁層は、層ごとに定められた所定パターンに形成されている。導電層は、絶縁層の所定パターンとは異なる所定パターンに形成されている。導電層が複数の場合は、複数の導電層は、層ごとに定められた所定パターンに形成されている。導電層は、１つ又は複数の再配線部を含んでもよい。配線構造体では、多層構造体の厚さ方向において互いに対向する２つの面のうち第１面が実装基板９の第１主面９１であり、第２面が実装基板９の第２主面９２である。配線構造体は、例えば、インタポーザであってもよい。インタポーザは、シリコン基板を用いたインタポーザであってもよいし、多層で構成された基板であってもよい。

　実装基板９の第１主面９１及び第２主面９２は、実装基板９の厚さ方向Ｄ１において離れており、実装基板９の厚さ方向Ｄ１に交差する。実装基板９における第１主面９１は、例えば、実装基板９の厚さ方向Ｄ１に直交しているが、例えば、厚さ方向Ｄ１に直交しない面として導体部の側面等を含んでいてもよい。また、実装基板９における第２主面９２は、例えば、実装基板９の厚さ方向Ｄ１に直交しているが、例えば、厚さ方向Ｄ１に直交しない面として、導体部の側面等を含んでいてもよい。また、実装基板９の第１主面９１及び第２主面９２は、微細な凹凸又は凹部又は凸部が形成されていてもよい。例えば、実装基板９の第１主面９１に凹部が形成されている場合、凹部の内面は、第１主面９１に含まれる。

　実施形態１に係る高周波モジュール１では、複数の回路部品のうち第１群の回路部品が実装基板９の第１主面９１に実装されている。第１群の回路部品は、例えば、第１～第４フィルタ２１～２４（図１参照）と、パワーアンプ１１と、出力整合回路１３（図１参照）の回路素子と、位相回路７の回路素子（キャパシタＣ１）と、を含む。キャパシタＣ１は、例えば、表面実装型のキャパシタである。「回路部品が実装基板９の第１主面９１に実装されている」とは、回路部品が実装基板９の第１主面９１に配置されていること（機械的に接続されていること）と、回路部品が実装基板９（の適宜の導体部）と電気的に接続されていることと、を含む。高周波モジュール１では、複数の回路部品のうち第２群の回路部品が実装基板９の第２主面９２に実装されている。第２群の回路部品は、第１スイッチ４と制御回路１６とを含むＩＣチップ１０と、第２スイッチ５（図１参照）と、第３スイッチ６（図１参照）と、コントローラ１４（図１参照）と、ローノイズアンプ１５（図１参照）と、を含む。「回路部品が実装基板９の第２主面９２に実装されている」とは、回路部品が実装基板９の第２主面９２に配置されていること（機械的に接続されていること）と、回路部品が実装基板９（の適宜の導体部）と電気的に接続されていることと、を含む。高周波モジュール１は、実装基板９に実装される回路部品だけに限らず、実装基板９内に設けられる回路素子を含んでもよい。

　複数の送信フィルタ２１１、２２１、２３１、２４１の各々は、複数のＳＡＷ（Surface Acoustic Wave）共振子を含む弾性波フィルタである。弾性波フィルタは、例えば、弾性表面波を利用する表面弾性波フィルタである。複数の受信フィルタ２１２、２２２、２３２、２４２の各々は、複数のＳＡＷ共振子を含む弾性波フィルタである。弾性波フィルタは、例えば、弾性表面波を利用する表面弾性波フィルタである。第１フィルタ２１は、送信フィルタ２１１と受信フィルタ２１２とを含む１つの回路部品（デュプレクサ）である。第２フィルタ２２は、送信フィルタ２２１と受信フィルタ２２２とを含む１つの回路部品（デュプレクサ）である。第３フィルタ２３は、送信フィルタ２３１と受信フィルタ２３２とを含む１つの回路部品（デュプレクサ）である。第４フィルタ２４は、送信フィルタ２４１と受信フィルタ２４２とを含む１つの回路部品（デュプレクサ）である。第１～第４フィルタ２１～２４は、実装基板９の厚さ方向Ｄ１からの平面視で、長方形状であるが、これに限らず、例えば、正方形状であってもよい。

　パワーアンプ１１は、電力増幅用ＩＣチップである。パワーアンプ１１は、実装基板９の第１主面９１にフリップチップ実装されている。実装基板９の厚さ方向Ｄ１からの平面視で、パワーアンプ１１の外周形状は、四角形状である。パワーアンプ１１では、ドライバ段増幅器と最終段増幅器との各々は、増幅用トランジスタを含んでいる。増幅用トランジスタは、例えば、ＨＢＴ（Heterojunction Bipolar Transistor）である。この場合、パワーアンプ１１を構成する電力増幅用ＩＣチップは、例えば、ＧａＡｓ系ＩＣチップである。増幅用トランジスタは、ＨＢＴ等のバイポーラトランジスタに限らず、例えば、ＦＥＴ（Field Effect Transistor）であってもよい。ＦＥＴは、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）である。パワーアンプ１１を構成する電力増幅用ＩＣチップは、ＧａＡｓ系ＩＣチップに限らず、例えば、Ｓｉ系ＩＣチップ、ＳｉＧｅ系ＩＣチップ又はＧａＮ系ＩＣチップであってもよい。

　出力整合回路１３に含まれるインダクタは、例えば、チップインダクタであり、実装基板９の第１主面９１に実装されている。

　第１スイッチ４と制御回路１６とを含むＩＣチップ１０は、例えば、Ｓｉ系ＩＣチップである。ＩＣチップ１０は、実装基板９の第２主面９２にフリップチップ実装されている。実装基板９の厚さ方向Ｄ１からの平面視で、ＩＣチップ１０の外周形状は、四角形状である。

　ローノイズアンプ１５は、実装基板９の第２主面９２にフリップチップ実装されている。実施形態１に係る高周波モジュール１では、ローノイズアンプ１５と第２スイッチ５と第３スイッチ６とを含むＳｉ系ＩＣチップが、実装基板９の第２主面９２に実装されていてもよい。ローノイズアンプ１５は、増幅用トランジスタとして電界効果トランジスタを含んでいる。ローノイズアンプ１５における増幅用トランジスタは、電界効果トランジスタに限らず、例えば、バイポーラトランジスタであってもよい。

　複数の外部接続端子８は、実装基板９の第２主面９２に配置されている。「外部接続端子８が実装基板９の第２主面９２に配置されている」とは、外部接続端子８が実装基板９の第２主面９２に機械的に接続されていることと、外部接続端子８が実装基板９（の適宜の導体部）と電気的に接続されていることと、を含む。複数の外部接続端子８の材料は、例えば、金属（例えば、銅、銅合金等）である。複数の外部接続端子８の各々は、柱状電極である。柱状電極は、例えば、円柱状の電極である。複数の外部接続端子８は、実装基板９の導体部に対して、例えば、はんだにより接合されているが、これに限らず、例えば、導電性接着剤（例えば、導電性ペースト）を用いて接合されていてもよいし、直接接合されていてもよい。

　複数の外部接続端子８は、アンテナ端子８０と、信号入力端子８１（図１参照）と、信号出力端子８２（図１参照）と、複数の第１制御端子８３（図１参照）と、複数の第２制御端子８４（図１参照）と、複数のグランド端子８５と、を含んでいる。複数のグランド端子８５は、実装基板９のグランド層と電気的に接続されている。グランド層は高周波モジュール１の回路グランドであり、高周波モジュール１の複数の回路部品は、グランド層と電気的に接続されている回路部品を含む。

　第１樹脂層１７は、実装基板９の第１主面９１に配置されている。第１樹脂層１７は、複数の回路部品のうち実装基板９の第１主面９１に実装されている第１群の回路部品それぞれを覆っている。第１樹脂層１７は、樹脂（例えば、エポキシ樹脂）を含む。第１樹脂層１７は、樹脂の他にフィラーを含んでいてもよい。

　第２樹脂層１８は、実装基板９の第２主面９２に実装されている第２群の回路部品と、複数の外部接続端子８それぞれの外周面と、を覆っている。第２樹脂層１８は、樹脂（例えば、エポキシ樹脂）を含む。第２樹脂層１８は、樹脂の他にフィラーを含んでいてもよい。第２樹脂層１８の材料は、第１樹脂層１７の材料と同じ材料であってもよいし、異なる材料であってもよい。

　シールド層１９は、第１樹脂層１７を覆っている。シールド層１９は、導電性を有する。シールド層１９は、複数の金属層を積層した多層構造を有しているが、これに限らず、１つの金属層であってもよい。金属層は、１又は複数種の金属を含む。シールド層１９は、第１樹脂層１７における実装基板９側とは反対側の主面１７１と、第１樹脂層１７の外周面１７３と、実装基板９の外周面９３と、を覆っている。また、シールド層１９は、第２樹脂層１８の外周面１８３も覆っている。シールド層１９は、実装基板９の有するグランド層の外周面の少なくとも一部と接触している。これにより、シールド層１９の電位をグランド層の電位と同じにすることができる。高周波モジュール１では、実装基板９の第１主面９１に実装されている第１群の回路部品のうち一部の回路部品における実装基板９側とは反対側の主面がシールド層１９に接していてもよい。

　高周波モジュール１では、位相回路７の回路素子（キャパシタＣ１）が実装基板９の第１主面９１に実装され、スイッチ回路３１（図２及び３参照）を含むＩＣチップ１０が実装基板９の第２主面９２に実装されている。高周波モジュール１では、実装基板９の厚さ方向Ｄ１からの平面視で、位相回路７の回路素子（キャパシタＣ１）がＩＣチップ１０と重なる。高周波モジュール１では、実装基板９の厚さ方向Ｄ１からの平面視で、位相回路７の回路素子（キャパシタＣ１）の全部がＩＣチップ１０の一部に重なっているが、これに限らず、位相回路７の回路素子（キャパシタＣ１）の一部がＩＣチップ１０の一部に重なっていてもよいし、位相回路７の回路素子（キャパシタＣ１）の全部がＩＣチップ１０の全部に重なっていてもよい。

　高周波モジュール１では、実装基板９の厚さ方向Ｄ１からの平面視で、パワーアンプ１１と位相回路７の回路素子（キャパシタＣ１）との間に、第１フィルタ２１が位置している。

　高周波モジュール１では、位相回路７の回路素子（キャパシタＣ１）は、実装基板９の厚さ方向Ｄ１からの平面視で、第１フィルタ２１に隣接している。「位相回路７の回路素子が第１フィルタ２１に隣接している」とは、実装基板９の厚さ方向Ｄ１からの平面視で位相回路７の回路素子と第１フィルタ２１との間に他の回路部品がなく、位相回路７の回路素子と第１フィルタ２１とが隣り合っていることを意味する。

　高周波モジュール１では、実装基板９の厚さ方向Ｄ１からの平面視で、第１フィルタ２１の一部がＩＣチップ１０の一部と重なっているが、これに限らず、例えば、第１フィルタ２１とＩＣチップ１０とが重なっていなくてもよい。

　高周波モジュール１では、実装基板９の厚さ方向Ｄ１からの平面視で、パワーアンプ１１と他の回路部品とが重ならない。

　（２）効果
　（２．１）高周波モジュール
　実施形態１に係る高周波モジュール１は、アンテナ端子８０と、第１フィルタ２１と、第２フィルタ２２と、スイッチ回路３１と、を備える。第１フィルタ２１は、第１周波数帯域を通過帯域とするフィルタである。第２フィルタ２２は、第１周波数帯域とは異なる第２周波数帯域を通過帯域とするフィルタである。スイッチ回路３１は、アンテナ端子８０と第１フィルタ２１との間に接続されている。高周波モジュール１は、第１フィルタ２１と第２フィルタ２２との両方を利用した同時送信又は同時受信又は同時送受信が可能な第１モードと、第１フィルタ２１と第２フィルタ２２とのうち第１フィルタ２１のみを利用した送信又は受信が可能な第２モードと、で動作可能である。スイッチ回路３１は、第１スイッチング素子Ｑ１と、第２スイッチング素子Ｑ２と、第３スイッチング素子Ｑ３と、第４スイッチング素子Ｑ４と、を有する。第１スイッチング素子Ｑ１は、第１モードのときにアンテナ端子８０と第１フィルタ２１との間において利用可能な第１経路ｒ１１に設けられている。第２スイッチング素子Ｑ２は、第１経路ｒ１１とグランドとの間に設けられる。第３スイッチング素子Ｑ３は、第２モードのときにアンテナ端子８０と第１フィルタ２１との間において利用可能な第２経路ｒ１２に設けられている。第４スイッチング素子Ｑ４は、第２経路ｒ１２とグランドとの間に設けられる。高周波モジュール１は、位相回路７を更に備える。位相回路７は、第１経路ｒ１１に設けられており、高周波信号の位相を変化させる。

　実施形態１に係る高周波モジュール１は、第１経路ｒ１１１と第２経路ｒ１２との間のアイソレーションの向上を図ることが可能となる。実施形態１に係る高周波モジュール１は、スイッチ回路３１が第２スイッチング素子Ｑ２及び第４スイッチング素子Ｑ４を有するので、第２フィルタ２２が設けられている信号経路ｒ２（第３経路）と、第１経路ｒ１１及び第２経路ｒ１２と、のアイソレーションの向上を図ることが可能となる。実施形態１に係る高周波モジュール１は、第１モードで動作する場合、第２経路ｒ１２に対応する第３スイッチング素子Ｑ３と第４スイッチング素子Ｑ４との両方が非導通状態となり、第１経路ｒ１１に対応する第１スイッチング素子と第２スイッチング素子Ｑ２とのうち第１スイッチング素子Ｑ１が導通状態となり、第２スイッチング素子Ｑ２が非導通状態となる。したがって、実施形態１に係る高周波モジュール１は、例えば、第３経路（信号経路ｒ２）に対応する第５スイッチング素子Ｑ５と第６スイッチング素子Ｑ６とのうち第５スイッチング素子Ｑ５が導通状態となり、第６スイッチング素子Ｑ６が非導通状態となることにより、第１経路ｒ１１と第３経路ｒ２との間のアイソレーションを向上させることが可能となる。また、実施形態１に係る高周波モジュール１は、第２モードで動作する場合、第１経路ｒ１１に対応する第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２との両方が非導通状態となり、第２経路ｒ１２に対応する第３スイッチング素子Ｑ３と第４スイッチング素子Ｑ４とのうち第３スイッチング素子Ｑ１が導通状態となり、第４スイッチング素子Ｑ４が非導通状態となる。したがって、実施形態１に係る高周波モジュール１は、例えば、第３経路（信号経路ｒ２）に対応する第５スイッチング素子Ｑ５と第６スイッチング素子Ｑ６とのうち第５スイッチング素子Ｑ５が導通状態となり、第６スイッチング素子Ｑ６が非導通状態となることにより、第２経路ｒ１２と第３経路ｒ２とのアイソレーションを向上させることが可能となる。

　また、実施形態１に係る高周波モジュール１では、第１スイッチング素子Ｑ１と第３スイッチング素子Ｑ３とのうちの一方が導通状態であり他方が非導通状態であるとき、第２スイッチング素子Ｑ２及び第４スイッチング素子Ｑ４は、非導通状態である。これにより、実施形態１に係る高周波モジュール１は、第１モード及び第２モードそれぞれで動作するときの特性の低下を抑制することが可能となる。

　また、高周波モジュール１は、スイッチ回路３１である第１スイッチ回路３１とは別にアンテナ端子８０と第２フィルタ２２との間に接続されている第２スイッチ回路３２を更に備える。第２スイッチ回路３２では、第５スイッチング素子Ｑ５が、アンテナ端子８０と第２フィルタ２２との間の信号経路ｒ２（第３経路）に設けられ、第６スイッチング素子Ｑ６が、信号経路ｒ２とグランドとの間に設けられる。これにより、実施形態１に係る高周波モジュール１は、第１経路ｒ１１と信号経路ｒ２とのアイソレーション、及び第２経路ｒ１２と信号経路ｒ２とのアイソレーションそれぞれの向上を図ることが可能となる。

　（２．２）通信装置
　実施形態１に係る通信装置３００は、高周波モジュール１と、信号処理回路３０１と、を備える。信号処理回路３０１は、高周波モジュール１に接続されている。

　実施形態１に係る通信装置３００は、高周波モジュール１を備えるので、第１経路ｒ１１と第２経路ｒ１２とのアイソレーションの向上を図ることが可能となる。

　信号処理回路３０１を構成する複数の電子部品は、例えば、上述の回路基板に実装されていてもよいし、高周波モジュール１が実装された回路基板（第１回路基板）とは別の回路基板（第２回路基板）に実装されていてもよい。

　（３）高周波モジュールの変形例
　実施形態１の変形例に係る高周波モジュール１ａについて、図６を参照して説明する。変形例に係る高周波モジュール１ａに関し、実施形態１に係る高周波モジュール１と同様の構成要素については、同一の符号を付して説明を省略する。

　変形例に係る高周波モジュール１ａは、位相回路７がデジタルチューナブルキャパシタＣ１１である点で、実施形態１に係る高周波モジュール１と相違する。

　デジタルチューナブルキャパシタＣ１１は、例えば、制御回路１６（図１参照）によって制御される。変形例に係る高周波モジュール１ａは、同時送信又は同時通信する通信バンドの組み合わせに応じてデジタルチューナブルキャパシタＣ１１の容量を変化させることにより、第１経路ｒ１１を通る高周波信号の位相を調整することが可能となる。変形例に係る高周波モジュール１ａでは、同時送信又は同時受信の際に第１周波数帯域と同時に利用する周波数帯域が第２周波数帯域の他にもある場合（例えば、第３周波数帯域、第４周波数帯域がある場合）でも、第１周波数帯域と同時に利用する周波数帯域に応じてデジタルチューナブルキャパシタＣ１１の容量を変化させることにより、第１フィルタ２１と同時に利用するフィルタの通過帯域に応じて第１経路ｒ１１を通る高周波信号の位相を調整することが可能となる。

　（実施形態２）
　実施形態２に係る高周波モジュール１ｂについて、図７を参照して説明する。実施形態２に係る高周波モジュール１ｂに関し、実施形態１に係る高周波モジュール１と同様の構成要素については、同一の符号を付して説明を省略する。

　実施形態２に係る高周波モジュール１ｂは、位相回路７が第２経路ｒ１２に設けられている点で、実施形態１に係る高周波モジュール１と相違する。

　実施形態２に係る高周波モジュール１ｂでは、位相回路７は、信号経路ｒ１の第２経路ｒ１２において第３スイッチング素子Ｑ３と第１フィルタ２１との間に設けられている。より詳細には、位相回路７は、第３スイッチング素子Ｑ３と第４スイッチング素子Ｑ４との接続点Ｔ２と、信号経路ｒ１における第１経路ｒ１１と第２経路ｒ１２との接続点であって第１フィルタ２１に接続されている接続点Ｔ０と、の間に設けられている。更に詳細には、位相回路７は、第３スイッチング素子Ｑ３が接続されている選択端子４１と、接続点Ｔ０との間に設けられている。実施形態２に係る高周波モジュール１ｂでは、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２との接続点Ｔ１と、接続点Ｔ０と、は、位相回路７を介さずに接続されている。

　高周波モジュール１ｂでは、位相回路７は、例えば、第２モードのときに第１フィルタ２１とアンテナ端子８０との間での高周波信号の位相が第２モードに適した所定の位相になるように回路設計されている。

　実施形態２に係る高周波モジュール１ｂは、実施形態１に係る高周波モジュール１と同様、第２スイッチング素子Ｑ２及び第４スイッチング素子Ｑ４を備えているので、第１経路ｒ１１と第２経路ｒ１２との間のアイソレーションの向上を図ることが可能となる。また、実施形態２に係る高周波モジュール１ｂは、位相回路７のキャパシタＣ１（図３参照）の代わりにデジタルチューナブルキャパシタＣ１１（図６参照）を備えていてもよい。この場合、第２経路ｒ１２に接続される第１フィルタ２１の通過帯域に応じて位相回路７の容量を調整することが可能となる。

　（実施形態３）
　実施形態３に係る高周波モジュール１ｃについて、図８を参照して説明する。実施形態３に係る高周波モジュール１ｃに関し、実施形態１に係る高周波モジュール１と同様の構成要素については、同一の符号を付して説明を省略する。

　実施形態３に係る高周波モジュール１ｃは、スイッチ回路３１が第１経路ｒ１１を複数（例えば、２つ）含み、位相回路７を複数（例えば、２つ）備える点で、実施形態１に係る高周波モジュール１と相違する。複数の位相回路７は、複数の第１経路ｒ１１に一対一に設けられている。実施形態３に係る高周波モジュール１ｃでは、複数の位相回路７のインピーダンスが互いに異なる。より詳細には、実施形態３に係る高周波モジュール１ｃでは、複数の位相回路７の各々がキャパシタＣ１を含んでおり、複数の位相回路７のキャパシタＣ１の容量が互いに異なる。実施形態３に係る高周波モジュール１ｃは、第１フィルタ２１に接続される選択端子４０を複数（２つ）備えており、複数の第１経路ｒ１１の各々に対して第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２とのペアが設けられている。したがって、高周波モジュール１ｃは、１つの第１フィルタ２１に対して、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２とのペアを複数（２つ）有している。

　実施形態３に係る高周波モジュール１ｃは、同時送信又は同時受信の際に第１周波数帯域と同時に利用する周波数帯域が第２周波数帯域の他にもある場合（例えば、第３周波数帯域、第４周波数帯域がある場合）でも、第１周波数帯域と同時に利用する周波数帯域に応じて第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２との複数のペアのうち第１スイッチング素子Ｑ１を導通状態し第２スイッチング素子Ｑ２を非導通状態とするペアを変えることにより、第１フィルタ２１と同時に利用するフィルタの通過帯域に応じて第１経路ｒ１１を通る高周波信号の位相を調整することが可能となる。実施形態３に係る高周波モジュール１ｃでは、同時送信又は同時受信又は同時送受信の際に、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２との複数のペアのうち１つのペアの第１スイッチング素子Ｑ１を導通状態とし第２スイッチング素子Ｑ２を非導通状態とするが、残りのペアの第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２は、非導通状態とする。

　実施形態３に係る高周波モジュール１ｃは、実施形態１に係る高周波モジュール１と同様、第２スイッチング素子Ｑ２及び第４スイッチング素子Ｑ４を備えているので、第１経路ｒ１１と第２経路ｒ１２との間のアイソレーションの向上を図ることが可能となる。

　実施形態３に係る高周波モジュール１ｃでは、第１経路ｒ１１の数は、２つに限らず、３つ以上であってもよい。

　（実施形態４）
　実施形態４に係る高周波モジュール１ｄについて、図９を参照して説明する。実施形態４に係る高周波モジュール１ｄに関し、実施形態３に係る高周波モジュール１ｃと同様の構成要素については、同一の符号を付して説明を省略する。

　実施形態４に係る高周波モジュール１ｄは、複数（例えば、２つ）の位相回路７のうち少なくとも１つがＬＣフィルタを構成している点で、実施形態１に係る高周波モジュール１と相違する。ＬＣフィルタを構成している位相回路７は、キャパシタＣ１と、キャパシタＣ１に並列接続されたインダクタＬ１と、を含んでいる。ＬＣフィルタは、第１周波数帯域とは異なる所定の周波数帯の高周波信号の通過を阻止するように構成されている。

　実施形態４に係る高周波モジュール１ｄは、実施形態３に係る高周波モジュール１ｃと同様、同時送信又は同時受信の際に第１周波数帯域と同時に利用する周波数帯域が第２周波数帯域の他にもある場合（例えば、第３周波数帯域、第４周波数帯域がある場合）でも、第１周波数帯域と同時に利用する周波数帯域に応じて第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２との複数のペアのうち第１スイッチング素子Ｑ１を導通状態し第２スイッチング素子Ｑ２を非導通状態とするペアを変えることにより、第１フィルタ２１と同時に利用するフィルタの通過帯域に応じて第１経路ｒ１１を通る高周波信号の位相を調整することが可能となる。

　また、実施形態４に係る高周波モジュール１ｄは、実施形態３に係る高周波モジュール１ｃと同様、第２スイッチング素子Ｑ２及び第４スイッチング素子Ｑ４を備えているので、第１経路ｒ１１と第２経路ｒ１２との間のアイソレーションの向上を図ることが可能となる。

　実施形態４に係る高周波モジュール１ｄでは、複数の位相回路７のうち１つの位相回路７がＬＣフィルタを構成しているが、少なくとも１つの位相回路７がＬＣフィルタを構成していればよく、複数の位相回路７の各々がＬＣフィルタを構成していてもよい。

　（実施形態５）
　実施形態５に係る高周波モジュール１ｅについて、図１０～１２を参照して説明する。実施形態５に係る高周波モジュール１ｅに関し、実施形態１に係る高周波モジュール１と同様の構成要素については、同一の符号を付して説明を省略する。

　実施形態５に係る高周波モジュール１ｅは、ＩＣチップ１０が、位相回路７も含んでいる点で、実施形態１に係る高周波モジュール１と相違する。ＩＣチップ１０は、第１スイッチ４と制御回路１６と位相回路７とを含んでいる、つまり、第１スイッチ回路３１、第２スイッチ回路３２、第３スイッチ回路３３及び第４スイッチ回路３４と、制御回路１６と、位相回路７と、を含んでいるが、これに限らない。ＩＣチップ１０は、少なくともスイッチ回路３１と位相回路７とを含んでいればよい。位相回路７は、第１スイッチ４の選択端子４０と第１フィルタ２１との間に設けられているが、これに限らず、例えば、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ１２との接続点Ｔ１と、選択端子４０と、の間に設けられていてもよい。

　位相回路７は、例えば、図１１に示すように、第１経路ｒ１１に設けられたデジタルチューナブルキャパシタＣ１１を含む。

　また、実施形態５に係る高周波モジュール１ｅは、図１２に示すように、実装基板９の第２主面９２に実装されているＩＣチップ１０が位相回路７を含んでいる点で、実施形態１に係る高周波モジュール１と相違する。つまり、実施形態５に係る高周波モジュール１ｅでは、位相回路７（の回路素子）は、実装基板９の第１主面９１に実装されていない。

　高周波モジュール１ｅは、１つのＩＣチップ１０に位相回路７とスイッチ回路３１とが含まれているので、位相回路７とスイッチ回路３１との間の配線長の短縮化を図ることが可能となる。

　また、高周波モジュール１ｅでは、第１フィルタ２１が実装基板９の第１主面９１に実装されており、実装基板９の厚さ方向Ｄ１からの平面視で、第１フィルタ２１がＩＣチップ１０と重なる。高周波モジュール１ｅでは、実装基板９の厚さ方向Ｄ１からの平面視で、第１フィルタ２１の一部がＩＣチップ１０の一部に重なっているが、これに限らず、第１フィルタ２１の全部がＩＣチップ１０の一部に重なっていてもよいし、第１フィルタ２１の全部がＩＣチップ１０の全部に重なっていてもよい。

　高周波モジュール１ｅでは、実装基板９の厚さ方向Ｄ１からの平面視で、第１フィルタ２１がＩＣチップ１０と重なるので、第１フィルタ２１とＩＣチップ１０との間の配線長の短縮化を図ることが可能となる。

　実施形態５に係る高周波モジュール１ｅは、実施形態１に係る高周波モジュール１と同様、第２スイッチング素子Ｑ２及び第４スイッチング素子Ｑ４を備えているので、第１経路ｒ１１と第２経路ｒ１２との間のアイソレーションの向上を図ることが可能となる。

　位相回路７は、デジタルチューナブルキャパシタＣ１１を含む場合に限らず、例えば、デジタルチューナブルキャパシタＣ１１の代わりにキャパシタを含む構成であってもよい。

　（実施形態５の変形例）
　実施形態５の変形例に係る高周波モジュール１ｆについて、図１３を参照して説明する。変形例に係る高周波モジュール１ｆに関し、実施形態５に係る高周波モジュール１ｅと同様の構成要素については、同一の符号を付して説明を省略する。

　変形例に係る高周波モジュール１ｆは、複数の外部接続端子８がボールバンプである点で、実施形態５に係る高周波モジュール１ｅと相違する。また、変形例に係る高周波モジュール１ｆは、実施形態５に係る高周波モジュール１ｅの第２樹脂層１８を備えていない点で、実施形態５に係る高周波モジュール１ｅと相違する。変形例に係る高周波モジュール１ｆは、実装基板９の第２主面９２にフリップチップ実装されているＩＣチップ１０と実装基板９の第２主面９２との間の隙間に設けられたアンダーフィル部を備えていてもよい。

　複数の外部接続端子８の各々を構成するボールバンプの材料は、例えば、金、銅、はんだ等である。

　複数の外部接続端子８は、ボールバンプにより構成された外部接続端子８と、柱状電極により構成された外部接続端子８と、を含んでいてもよい。

　変形例に係る高周波モジュール１ｆは、実施形態５に係る高周波モジュール１ｅと同様、第１経路ｒ１１と第２経路ｒ１２との間のアイソレーションの向上を図ることが可能となる。

　（実施形態６）
　実施形態６に係る高周波モジュール１ｇについて、図１４、１５Ａ～１５Ｃを参照して説明する。実施形態６に係る高周波モジュール１ｇに関し、実施形態１に係る高周波モジュール１と同様の構成要素については、同一の符号を付して説明を省略する。

　実施形態６に係る高周波モジュール１ｇは、実施形態１に係る高周波モジュール１の第１～第４スイッチング素子Ｑ１～Ｑ４の代わりに、第１スイッチング素子Ｑ１１と、第２スイッチング素子Ｑ１２と、第３スイッチング素子Ｑ１３と、を有する。第１スイッチング素子Ｑ１１は、第１モードのときにアンテナ端子８０と第１フィルタ２１との間において利用可能な第１経路ｒ１１に設けられている。第２スイッチング素子Ｑ１２は、第２モードのときにアンテナ端子８０と第１フィルタ２１との間において利用可能な第２経路ｒ１２に設けられている。第３スイッチング素子Ｑ１３は、第１経路ｒ１１と第２経路ｒ１２との共通経路ｒ１０と、グランドと、の間に設けられている。高周波モジュール１ｇは、位相回路７を更に備える。位相回路７は、第１経路ｒ１１に設けられており、高周波信号の位相を変化させる。

　位相回路７は、第１経路ｒ１１において第１スイッチング素子Ｑ１１と第１フィルタ２１との間に設けられている。より詳細には、位相回路７は、第１スイッチ４の選択端子４０と第１フィルタ２１との間に設けられている。位相回路７は、例えば、デジタルチューナブルキャパシタを含む。

　以下、高周波モジュール１ｇの動作例について図１５Ａ～１５Ｃを参照しながら説明する。図１５Ａ～１５Ｃでは、第１～第３スイッチング素子Ｑ１１～Ｑ１３及び第５～第１０スイッチング素子Ｑ５～Ｑ１０の導通状態（オン）、非導通状態（オフ）を分かりやすくするために、第１～第３スイッチング素子Ｑ１１～Ｑ１３及び第５～第１０スイッチング素子Ｑ５～Ｑ１０の図記号をＦＥＴの図記号ではなくスイッチの図記号で表記してある。制御回路１６（図１参照）は、第１～第３スイッチング素子Ｑ１１～Ｑ１３及び第５～第１０スイッチング素子Ｑ５～Ｑ１０それぞれを構成するＦＥＴのゲート－ソース間電圧を制御することによって、第１～第３スイッチング素子Ｑ１１～Ｑ１３及び第５～第１０スイッチング素子Ｑ５～Ｑ１０を制御する。制御回路１６は、例えば、信号処理回路３０１（図１参照）からの制御信号に基づいて第１～第３スイッチング素子Ｑ１１～Ｑ１３及び第５～第１０スイッチング素子Ｑ５～Ｑ１０を制御する。高周波モジュール１ｇでは、制御回路１６は、信号処理回路３０１から第１コマンドを受信した場合、第１モードに対応するように第１～第３スイッチング素子Ｑ１１～Ｑ１３及び第５～第１０スイッチング素子Ｑ５～Ｑ１０を制御する。また、制御回路１６は、信号処理回路３０１から第２コマンドを受信した場合、第２モードに対応するように第１～第３スイッチング素子Ｑ１１～Ｑ１３及び第５～第１０スイッチング素子Ｑ５～Ｑ１０を制御する。

　高周波モジュール１ｇでは、第１フィルタ２１と第２フィルタ２２との両方を利用した同時送信又は同時受信又は同時送受信を行う第１モードの場合、第１～第３スイッチング素子Ｑ１１～Ｑ１３及び第５～第１０スイッチング素子Ｑ５～Ｑ１０それぞれの状態は、図１５Ｂに示す状態である。また、高周波モジュール１ｇでは、第１フィルタ２１と第２フィルタ２２とのうち第１フィルタ２１のみを利用した送信又は受信を行う第２モードの場合、第１～第３スイッチング素子Ｑ１１～Ｑ１３及び第５～第１０スイッチング素子Ｑ５～Ｑ１０それぞれの状態は、図１５Ａに示す状態である。また、高周波モジュール１ｇでは、第１フィルタ２１と第２フィルタ２２とのうち第２フィルタ２２のみを利用した送信又は受信を行う第３モードの場合、第１～第３スイッチング素子Ｑ１１～Ｑ１３及び第５～第１０スイッチング素子Ｑ５～Ｑ１０それぞれの状態は、図１５Ｃに示す状態である。

　第１モードの場合、図１５Ｂに示すように、第１スイッチ回路３１では、第１経路ｒ１１の第１スイッチング素子Ｑ１１が導通状態（オン）であり、第２経路ｒ１２の第２スイッチング素子Ｑ１２が非導通状態（オフ）であり、第３スイッチング素子Ｑ１３が非導通状態（オフ）である。高周波モジュール１ｇは、第１モードの場合、第３スイッチング素子Ｑ１３が非導通状態（オフ）であることにより、共通経路ｒ１０、第１経路ｒ１１及び第２経路ｒ１２が電気的にグランドに接続されず、グランドに対してオープンの状態となり、同時送信のときに高周波信号が第１経路ｒ１１を通過できなくなることを防止できる。

　また、第１モードの場合、図１５Ｂに示すように、第２スイッチ回路３２では、信号経路ｒ２（第３経路）の第５スイッチング素子Ｑ５が導通状態（オン）であり、信号経路ｒ２とグランドとの間の第６スイッチング素子Ｑ６が非導通状態（オフ）である。また、第１モードの場合、図１５Ｂに示すように、第３スイッチ回路３３では、信号経路ｒ３の第７スイッチング素子Ｑ７が非導通状態（オフ）であり、信号経路ｒ３とグランドとの間の第８スイッチング素子Ｑ８が導通状態（オン）である。第８スイッチング素子Ｑ８が導通状態（オン）であることにより、第３スイッチ回路３３の信号経路ｒ３は、電気的にグランドに接続される（グランドに対してショートされた状態となる）。また、第１モードの場合、図１５Ｂに示すように、第４スイッチ回路３４では、信号経路ｒ４の第９スイッチング素子Ｑ９が非導通状態（オフ）であり、信号経路ｒ４とグランドとの間の第１０スイッチング素子Ｑ１０が導通状態（オン）である。第１０スイッチング素子Ｑ１０が導通状態（オン）であることにより、第４スイッチ回路３４の信号経路ｒ４は、電気的にグランドに接続される（グランドに対してショートされた状態となる）。

　第２モードの場合、図１５Ａに示すように、第１スイッチ回路３１では、第１経路ｒ１１の第１スイッチング素子Ｑ１１が非導通状態（オフ）であり、第２経路ｒ１２の第２スイッチング素子Ｑ１２が導通状態（オン）であり、第３スイッチング素子Ｑ１３が非導通状態（オフ）である。高周波モジュール１ｇは、第２モードの場合、第３スイッチング素子Ｑ１３が非導通状態（オフ）であることにより、第１経路ｒ１１及び第２経路ｒ１２が電気的にグランドに接続されない（グランドに対してオープンの状態となる）。

　第２モードの場合、図１５Ａに示すように、第２スイッチ回路３２では、信号経路ｒ２の第５スイッチング素子Ｑ５が非導通状態（オフ）であり、信号経路ｒ２とグランドとの間の第６スイッチング素子Ｑ６が導通状態（オン）である。第６スイッチング素子Ｑ６が導通状態（オン）であることにより、第２スイッチ回路３２の信号経路ｒ２は、電気的にグランドに接続される（グランドに対してショートされた状態となる）。また、第２モードの場合、図１５Ａに示すように、第３スイッチ回路３３では、信号経路ｒ３の第７スイッチング素子Ｑ７が非導通状態（オフ）であり、信号経路ｒ３とグランドとの間の第８スイッチング素子Ｑ８が導通状態（オン）である。第８スイッチング素子Ｑ８が導通状態（オン）であることにより、第３スイッチ回路３３の信号経路ｒ３は、電気的にグランドに接続される（グランドに対してショートされた状態となる）。また、第２モードの場合、図１５Ａに示すように、第４スイッチ回路３４では、信号経路ｒ４の第９スイッチング素子Ｑ９が非導通状態（オフ）であり、信号経路ｒ４とグランドとの間の第１０スイッチング素子Ｑ１０が導通状態（オン）である。第１０スイッチング素子Ｑ１０が導通状態（オン）であることにより、第４スイッチ回路３４の信号経路ｒ４は、電気的にグランドに接続される（グランドに対してショートされた状態となる）。

　第３モードの場合、図１５Ｃに示すように、第１スイッチ回路３１では、第１経路ｒ１１の第１スイッチング素子Ｑ１１が非導通状態（オフ）であり、第２経路ｒ１２の第２スイッチング素子Ｑ１２が非導通状態（オフ）であり、第３スイッチング素子Ｑ１３が導通状態（オン）である。第３スイッチング素子Ｑ１３が導通状態（オン）であることにより、第１経路ｒ１１及び第２経路ｒ１２は、電気的にグランドに接続される（グランドに対してショートされた状態となる）。

　第３モードの場合、図１５Ｃに示すように、第２スイッチ回路３２では、信号経路ｒ２の第５スイッチング素子Ｑ５が導通状態（オン）であり、信号経路ｒ２とグランドとの間の第６スイッチング素子Ｑ６が非導通状態（オフ）である。また、第３モードの場合、図１５Ｃに示すように、第３スイッチ回路３３では、信号経路ｒ３の第７スイッチング素子Ｑ７が非導通状態（オフ）であり、第８スイッチング素子Ｑ８が導通状態（オン）である。また、第３モードの場合、図１５Ｃに示すように、第４スイッチ回路３４では、信号経路ｒ４の第９スイッチング素子Ｑ９が非導通状態（オフ）であり、第１０スイッチング素子Ｑ１０が導通状態（オン）である。

　制御回路１６は、第１コマンドを受信すると、上述の図１５Ｂに示すように、第１スイッチング素子Ｑ１１と第５スイッチング素子Ｑ５とを導通状態に制御し、第２スイッチング素子Ｑ１２、第３スイッチング素子Ｑ１３、第６スイッチング素子Ｑ６、第７スイッチング素子Ｑ７及び第９スイッチング素子Ｑ９を非導通状態に制御し、第８スイッチング素子Ｑ８及び第１０スイッチング素子Ｑ１０を導通状態に制御する。したがって、第１モードの場合、制御回路１６は、第１経路ｒ１１と第２経路ｒ１２とに対応する第３スイッチング素子Ｑ１３を非導通状態とする。

　また、制御回路１６は、第２コマンドを受信すると、上述の図１５Ａに示すように、第２スイッチング素子Ｑ１２を導通状態に制御し、第１スイッチング素子Ｑ１１、第３スイッチング素子Ｑ１３、第５スイッチング素子Ｑ５、第７スイッチング素子Ｑ７及び第９スイッチング素子Ｑ９を非導通状態に制御し、第８スイッチング素子Ｑ８及び第１０スイッチング素子Ｑ１０を導通状態に制御する。したがって、第２モードの場合、制御回路１６は、第１スイッチ回路３１に関して、第１スイッチング素子Ｑ１１と第３スイッチング素子Ｑ１３とを非導通状態とする。

　以下では、説明の便宜上、第１スイッチング素子Ｑ１１、第２スイッチング素子Ｑ１２、第５スイッチング素子Ｑ５、第７スイッチング素子Ｑ７及び第９スイッチング素子Ｑ９を区別せずにシリーズスイッチと称することもある。また、第３スイッチング素子Ｑ１３、第６スイッチング素子Ｑ６、第８スイッチング素子Ｑ８及び第１０スイッチング素子Ｑ１０を区別せずにシャントスイッチと称することもある。高周波モジュール１ｇは、シリーズスイッチとシャントスイッチとのペアを複数（５つ）有している。複数のペアは、第１スイッチング素子Ｑ１１と第３スイッチング素子Ｑ１３とのペアと、第２スイッチング素子Ｑ１２と第３スイッチング素子Ｑ１３とのペアと、第５スイッチング素子Ｑ５と第６スイッチング素子Ｑ６とのペアと、第７スイッチング素子Ｑ７と第８スイッチング素子Ｑ８とのペアと、第９スイッチング素子Ｑ９と第１０スイッチング素Ｑ１０とのペアと、を含む。第３スイッチング素子Ｑ１３は、第１スイッチング素子Ｑ１１及び第２スイッチング素子Ｑ１２それぞれとペアを組んでいる。

　高周波モジュール１ｇでは、第１モードで動作する場合、制御回路１６が、第２経路ｒ１２に対応するシリーズスイッチとシャントスイッチとの両方を非導通状態とし、第１経路ｒ１１、信号経路ｒ２、信号経路ｒ３及び信号経路ｒ４の各々に対応するシリーズスイッチとシャントスイッチとのペアにおけるシリーズスイッチとシャントスイッチとを排他的に制御する。「ペアにおけるシリーズスイッチとシャントスイッチとを排他的に制御する」とは、シリーズスイッチとシャントスイッチとのペアに関し、シリーズスイッチとシャントスイッチとの一方を導通状態に制御し、他方を非導通状態に制御することを意味する。また、高周波モジュール１ｇでは、第２モードで動作する場合、制御回路１６が、第１経路ｒ１１に対応するシリーズスイッチとシャントスイッチとの両方を非導通状態とし、第２経路ｒ１２、信号経路ｒ２、信号経路ｒ３及び信号経路ｒ４の各々に対応するシリーズスイッチとシャントスイッチとのペアにおけるシリーズスイッチとシャントスイッチとを排他的に制御する。

　実施形態６に係る高周波モジュール１ｇは、第３スイッチング素子Ｑ１３を備えるので、第１経路ｒ１１と第２経路ｒ１２との間のアイソレーションの向上を図ることが可能となる。

　位相回路７は、デジタルチューナブルキャパシタを含む代わりに、キャパシタを含んでいてもよい。位相回路７は、第１スイッチ４の選択端子４０と第１フィルタ２１との間に設けられている場合に限らず、例えば、第１スイッチング素子Ｑ１１と選択端子４０との間に設けられていてもよい。また、位相回路７は、第１経路ｒ１１に設ける代わりに第２経路ｒ１２に設けられていてもよい。

　（その他の変形例）
　上記の実施形態１～６は、本発明の様々な実施形態の一つに過ぎない。上記の実施形態１～６は、本発明の目的を達成できれば、設計等に応じて種々の変更が可能である。

　高周波モジュール１～１ｇにおいて、制御回路１６を備えずに、第１スイッチ４がコントローラ１４によって制御されるように構成されていてもよいし、第１スイッチ４が信号処理回路３０１によって直接制御されるように構成されていてもよい。

　また、高周波モジュール１～１ｆにおいて、第１～第１０スイッチング素子Ｑ１～Ｑ１０の各々は、ＦＥＴに限らず、例えば、バイポーラトランジスタ、ＣＭＯＳスイッチ又はＭＥＭＳスイッチであってもよい。また、高周波モジュール１ｇにおいて、第１～第３スイッチング素子Ｑ１１～Ｑ１３及び第５～第１０スイッチング素子Ｑ１０の各々は、ＦＥＴに限らず、例えば、バイポーラトランジスタ又はＣＭＯＳスイッチであってもよい。

　位相回路７は、スイッチ回路３１の第１経路ｒ１１と第２経路ｒ１２との一方に設けられている場合に限らず、第１経路ｒ１１と第２経路ｒ１２との両方に設けられていてもよい。

　また、送信フィルタ２１１、２２１、２３１、２４１及び受信フィルタ２１２、２２２、２３２、２４２は、弾性表面波を利用する弾性波フィルタであるが、これに限らず、例えば、弾性境界波、板波等を利用する弾性波フィルタであってもよい。

　弾性波フィルタは、複数のＳＡＷ共振子を有する構成に限らず、例えば、複数のＢＡＷ（Bulk Acoustic Wave）共振子を有する構成であってもよい。

　また、高周波モジュール１～１ｇは、アンテナ端子８０と第１スイッチ４との間にマルチプレクサ、カプラ等を備えていてもよい。マルチプレクサは、例えば、ダイプレクサ、トリプレクサである。

　高周波モジュール１～１ｇの回路構成は、上述の例に限らない。また、高周波モジュール１～１ｇは、回路構成として、例えば、ＭＩＭＯ（Multi Input Multi Output）対応の高周波フロントエンド回路を有していてもよい。

　また、実施形態１に係る通信装置３００は、高周波モジュール１の代わりに、高周波モジュール１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆ、１ｇのいずれかを備えてもよい。

　（態様）
　本明細書には、以下の態様が開示されている。

　第１の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ）は、アンテナ端子（８０）と、第１フィルタ（２１）と、第２フィルタ（２２）と、スイッチ回路（３１）と、を備える。第１フィルタ（２１）は、第１周波数帯域を通過帯域とするフィルタである。第２フィルタ（２２）は、第１周波数帯域とは異なる第２周波数帯域を通過帯域とするフィルタである。スイッチ回路（３１）は、アンテナ端子（８０）と第１フィルタ（２１）との間に接続されている。高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ）は、第１フィルタ（２１）と第２フィルタ（２２）との両方を利用した同時送信又は同時受信又は同時送受信が可能な第１モードと、第１フィルタ（２１）と第２フィルタ（２２）とのうち第１フィルタ（２１）のみを利用した送信又は受信が可能な第２モードと、で動作可能である。スイッチ回路（３１）は、第１スイッチング素子（Ｑ１）と、第２スイッチング素子（Ｑ２）と、第３スイッチング素子（Ｑ３）と、第４スイッチング素子（Ｑ４）と、を有する。第１スイッチング素子（Ｑ１）は、第１モードのときにアンテナ端子（８０）と第１フィルタ（２１）との間において利用可能な第１経路（ｒ１１）に設けられている。第２スイッチング素子（Ｑ２）は、第１経路（ｒ１１）とグランドとの間に設けられる。第３スイッチング素子（Ｑ３）は、第２モードのときにアンテナ端子（８０）と第１フィルタ（２１）との間において利用可能な第２経路（ｒ１２）に設けられている。第４スイッチング素子（Ｑ４）は、第２経路（ｒ１２）とグランドとの間に設けられる。高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ）は、位相回路（７）を更に備える。位相回路（７）は、第１経路（ｒ１１）と第２経路（ｒ１２）との少なくとも一方に設けられており、高周波信号の位相を変化させる。

　第１の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ）は、第１経路（ｒ１１）と第２経路（ｒ１２）との間のアイソレーションの向上を図ることが可能となる。

　第２の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ）では、第１の態様において、第１スイッチング素子（Ｑ１）と第３スイッチング素子（Ｑ３）とのうちの一方が導通状態であり他方が非導通状態であるとき、第２スイッチング素子（Ｑ２）及び第４スイッチング素子（Ｑ４）は、非導通状態である。

　第２の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ）は、第１モード及び第２モードそれぞれで動作するときの特性の低下を抑制することが可能となる。

　第３の態様に係る高周波モジュール（１；１ａ；１ｃ；１ｄ；１ｅ；１ｆ）では、第１又は２の態様において、第２スイッチング素子（Ｑ２）は、第１経路（ｒ１１）のうち第１スイッチング素子（Ｑ１）と第１フィルタ（２１）との間の経路に接続されている。第４スイッチング素子（Ｑ４）は、第２経路（ｒ１２）のうち第３スイッチング素子（Ｑ３）と第１フィルタ（２１）との間の経路に接続されている。

　第３の態様に係る高周波モジュール（１；１ａ；１ｃ；１ｄ；１ｅ；１ｆ）は、例えば、第１フィルタ（２１）と第２フィルタ（２２）とのうち第２フィルタ（２２）のみを利用した受信を行う場合に、第２スイッチング素子（Ｑ２）及び第４スイッチング素子（Ｑ４）を非導通状態とすることが可能となる。

　第４の態様に係る高周波モジュール（１；１ａ；１ｃ；１ｄ；１ｅ；１ｆ）は、第１～３のいずれか一つにおいて、スイッチ回路（３１）である第１スイッチ回路（３１）とは別に、第２スイッチ回路（３２）を更に備える。第２スイッチ回路（３２）は、アンテナ端子（８０）と第２フィルタ（２２）との間に接続されている。第２スイッチ回路（３２）は、第５スイッチング素子（Ｑ５）と、第６スイッチング素子（Ｑ６）と、を有する。第５スイッチング素子（Ｑ５）は、アンテナ端子（８０）と第２フィルタ（２２）との間の第３経路（信号経路ｒ２）に設けられている。第６スイッチング素子（Ｑ６）は、第３経路（信号経路ｒ２）とグランドとの間に設けられる。

　第４の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ）は、第１モードで動作するときに第５スイッチング素子（Ｑ５）を導通状態とするとともに、第６スイッチング素子（Ｑ６）を非導通状態とすることが可能となり、第２モードで動作するときに第５スイッチング素子（Ｑ５）を非導通状態とするとともに、第６スイッチング素子（Ｑ６）を導通状態とすることが可能となる。よって、第４の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ）は、第１経路（ｒ１１）と第３経路（信号経路ｒ２）とのアイソレーション、及び第２経路（ｒ１２）と第３経路（信号経路ｒ２）とのアイソレーションそれぞれの向上を図ることが可能となる。

　第５の態様に係る高周波モジュール（１；１ａ；１ｃ；１ｄ；１ｅ；１ｆ）では、第１～４の態様のいずれか一つにおいて、位相回路（７）は、第１経路（ｒ１１）に設けられている。

　第５の態様に係る高周波モジュール（１；１ａ；１ｃ；１ｄ；１ｅ；１ｆ）は、第１経路（ｒ１１）を通過する高周波信号の位相を変えることが可能となる。

　第６の態様に係る高周波モジュール（１ｂ）では、第１～４の態様のいずれか一つにおいて、位相回路（７）は、第２経路（ｒ１２）に設けられている。

　第６の態様に係る高周波モジュール（１ｂ）は、第２経路（ｒ１２）を通過する高周波信号の位相を変えることが可能となる。

　第７の態様に係る高周波モジュール（１ｃ；１ｄ）では、第５の態様において、スイッチ回路（３１）は、第１経路（ｒ１１）を複数含む。高周波モジュール（１ｃ；１ｄ）は、位相回路（７）を複数備える。複数の位相回路（７）は、複数の第１経路（ｒ１１）に一対一に設けられている。複数の位相回路（７）のインピーダンスが互いに異なる。

　第７の態様に係る高周波モジュール（１ｃ；１ｄ）は、同時送信又は同時受信の際に第１周波数帯域と同時に利用する周波数帯域が第２周波数帯域の他にもある場合（例えば、第３周波数帯域、第４周波数帯域がある場合）でも、第１周波数帯域と同時に利用する周波数帯域に応じて第１スイッチング素子（Ｑ１）と第２スイッチング素子（Ｑ２）との複数のペアのうち第１スイッチング素子（Ｑ１）を導通状態し第２スイッチング素子（Ｑ２）を非導通状態とするペアを変えることにより、第１フィルタ（２１）と同時に利用するフィルタの通過帯域に応じて第１経路（ｒ１１）を通る高周波信号の位相を調整することが可能となる。

　第８の態様に係る高周波モジュール（１ｄ）は、第７の態様において、複数の位相回路（７）のうち少なくとも１つはＬＣフィルタを構成している。

　第８の態様に係る高周波モジュール（１ｄ）は、ＬＣフィルタを構成している位相回路（７）において第１フィルタ（２１）の通過帯域とは異なる周波数帯の高周波信号を阻止することが可能となる。

　第９の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ）では、第１～８の態様のいずれか一つにおいて、第１スイッチング素子（Ｑ１）、第２スイッチング素子（Ｑ２）、第３スイッチング素子（Ｑ３）及び第４スイッチング素子（Ｑ４）の各々は、ＦＥＴである。

　第９の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ）は、第１スイッチング素子（Ｑ１）、第２スイッチング素子（Ｑ２）、第３スイッチング素子（Ｑ３）及び第４スイッチング素子（Ｑ４）の各々の低消費電力化を図れる。

　第１０の態様に係る高周波モジュール（１ｇ）は、アンテナ端子（８０）と、第１フィルタ（２１）と、第２フィルタ（２２）と、スイッチ回路（３１）と、を備える。第１フィルタ（２１）は、第１周波数帯域を通過帯域とするフィルタである。第２フィルタ（２２）は、第１周波数帯域とは異なる第２周波数帯域を通過帯域とするフィルタである。スイッチ回路（３１）は、アンテナ端子（８０）と第１フィルタ（２１）との間に接続されている。高周波モジュール（１ｇ）は、第１フィルタ（２１）と第２フィルタ（２２）との両方を利用した同時送信又は同時受信又は同時送受信が可能な第１モードと、第１フィルタ（２１）と第２フィルタ（２２）とのうち第１フィルタ（２１）のみを利用した送信又は受信が可能な第２モードと、で動作可能である。高周波モジュール（１ｇ）は、第１スイッチング素子（Ｑ１１）と、第２スイッチング素子（Ｑ１２）と、第３スイッチング素子（Ｑ１３）と、を有する。第１スイッチング素子（Ｑ１１）は、第１モードのときにアンテナ端子（８０）と第１フィルタ（２１）との間において利用可能な第１経路（ｒ１）に設けられている。第２スイッチング素子（Ｑ１２）は、第２モードのときにアンテナ端子（８０）と第１フィルタ（２１）との間において利用可能な第２経路（ｒ１２）に設けられている。第３スイッチング素子（Ｑ１３）は、第１経路（ｒ１１）と第２経路（ｒ１２）との共通経路（ｒ１０）と、グランドと、の間に設けられている。高周波モジュール（１ｇ）は、位相回路（７）を更に備える。位相回路（７）は、第１経路（ｒ１１）と第２経路（ｒ１２）との少なくとも一方に設けられており、高周波信号の位相を変化させる。

　第１０の態様に係る高周波モジュール（１ｇ）は、第１経路（ｒ１１）と第２経路（ｒ１２）との間のアイソレーションの向上を図ることが可能となる。

　第１１の態様に係る高周波モジュール（１ｇ）では、第１０の態様において、第１スイッチング素子（Ｑ１１）と第２スイッチング素子（Ｑ１２）とのうちの一方が導通状態であり他方が非導通状態であるとき、第３スイッチング素子（Ｑ１３）は、非導通状態である。

　第１２の態様に係る高周波モジュール（１ｇ）では、第１０又は１１の態様において、第１スイッチング素子（Ｑ１１）、第２スイッチング素子（Ｑ１２）及び第３スイッチング素子（Ｑ１３）の各々は、ＦＥＴである。

　第１２の態様に係る高周波モジュール（１ｇ）は、第１スイッチング素子（Ｑ１１）、第２スイッチング素子（Ｑ１２）及び第３スイッチング素子（Ｑ１３）の各々の低消費電力化を図れる。

　第１３の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ；１ｇ）は、第１～１２の態様のいずれか一つにおいて、制御回路（１６）を更に備える。制御回路（１６）は、スイッチ回路（３１）を制御する。

　第１３の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ；１ｇ）は、制御回路（１６）によってスイッチ回路（３１）を制御することができる。

　第１４の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ；１ｇ）では、第１～１３の態様のいずれか一つにおいて、第１フィルタ（２１）は、送信フィルタ（２１１）と受信フィルタ（２１２）とを含むデュプレクサである。

　第１４の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ；１ｇ）は、第１モードで動作するときに、第１フィルタ（２１）において同時送信と同時受信との両方に対応することが可能となる。また、第１４の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ；１ｇ）は、第２モードで動作するときに、第１フィルタ（２１）において送信と受信との両方に対応することが可能となる。

　第１５の態様に係る高周波モジュール（１；１ｂ；１ｃ；１ｄ）では、第１～１４の態様のいずれか一つにおいて、位相回路（７）は、キャパシタ（Ｃ１）を含む。

　第１５の態様に係る高周波モジュール（１；１ｂ；１ｃ；１ｄ）は、キャパシタ（Ｃ１）により高周波信号の位相を変えることが可能となる。

　第１６の態様に係る高周波モジュール（１ａ；１ｂ；１ｅ；１ｆ；１ｇ）では、第１～１４の態様のいずれか一つにおいて、位相回路（７）は、デジタルチューナブルキャパシタ（Ｃ１１）を含む。

　第１６の態様に係る高周波モジュール（１ａ；１ｂ；１ｅ；１ｆ；１ｇ）は、同時送信又は同時受信の際に第１周波数帯域と同時に利用する周波数帯域が第２周波数帯域の他にもある場合でも、第１周波数帯域と同時に利用する周波数帯域に応じてデジタルチューナブルキャパシタ（Ｃ１１）の容量を変化させることにより、第１フィルタ（２１）と同時に利用するフィルタの通過帯域に応じて第１経路（ｒ１１）を通る高周波信号の位相を調整することが可能となる。

　第１７の態様に係る高周波モジュール（１ｅ；１ｆ）は、第１６の態様において、少なくともスイッチ回路（３１）と位相回路（７）とを含むＩＣチップ（１０）を有する。

　第１７の態様に係る高周波モジュール（１ｅ；１ｆ）は、スイッチ回路（３１）と位相回路（７）との間の配線長を短くすることが可能となる。

　第１８の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）は、第１～１６の態様のいずれか一つにおいて、実装基板（９）を更に備える。実装基板（９）は、互いに対向する第１主面（９１）及び第２主面（９２）を有する。位相回路（７）の回路素子（キャパシタＣ１）が実装基板（９）の第１主面（９１）に実装されている。スイッチ回路（３１）を含むＩＣチップ（１０）が実装基板（９）の第２主面（９２）に実装されている。実装基板（９）の厚さ方向（Ｄ１）からの平面視で、位相回路（７）の回路素子（キャパシタＣ１）がＩＣチップ（１０）と重なる。

　第１８の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）は、位相回路（７）とスイッチ回路（３１）との間の配線長の短縮化を図ることが可能となる。

　第１９の態様に係る高周波モジュール（１ｅ；１ｆ）では、第１８の態様において、第１フィルタ（２１）が実装基板（９）の第１主面（９１）に実装されている。実装基板（９）の厚さ方向（Ｄ１）からの平面視で、第１フィルタ（２１）がＩＣチップ（１０）と重なる。

　第１９の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ）は、第１フィルタ（２１）とＩＣチップ（１０）との間の配線長の短縮化を図ることが可能となる。

　第２０の態様に係る通信装置（３００）は、第１～１９の態様のいずれか一つの高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ；１ｇ）と、信号処理回路（３０１）と、を備える。信号処理回路（３０１）は、高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ；１ｇ）に接続されている。

　第２０の態様に係る通信装置（３００）は、第１経路（ｒ１１）と第２経路（ｒ１２）との間のアイソレーションの向上を図ることが可能となる。

　第２１の態様に係る高周波モジュール高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ）は、アンテナ端子（８０）と、第１フィルタ（２１）と、第２フィルタ（２２）と、スイッチ回路（３１）と、を備える。第１フィルタ（２１）は、第１周波数帯域を通過帯域とするフィルタである。第２フィルタ（２２）は、第１周波数帯域とは異なる第２周波数帯域を通過帯域とするフィルタである。スイッチ回路（３１）は、アンテナ端子（８０）と第１フィルタ（２１）との間に接続されている。スイッチ回路（３１）は、第１スイッチング素子（Ｑ１）と、第２スイッチング素子（Ｑ２）と、第３スイッチング素子（Ｑ３）と、第４スイッチング素子（Ｑ４）と、を有する。第１スイッチング素子（Ｑ１）は、アンテナ端子（８０）と第１フィルタ（２１）との間の第１経路（ｒ１１）に設けられている。第２スイッチング素子（Ｑ２）は、第１経路（ｒ１１）とグランドとの間に設けられる。第３スイッチング素子（Ｑ３）は、アンテナ端子（８０）と第１フィルタ（２１）との間の第２経路（ｒ１２）に設けられている。第４スイッチング素子（Ｑ４）は、第２経路（ｒ１２）とグランドとの間に設けられる。高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ）は、位相回路（７）を更に備える。位相回路（７）は、第１経路（ｒ１１）と第２経路（ｒ１２）との少なくとも一方に設けられており、高周波信号の位相を変化させる。

　第２１の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ）は、第１経路（ｒ１１）と第２経路（ｒ１２）との間のアイソレーションの向上を図ることが可能となる。

　第２１の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ）において、第２～９、１３～１９の態様に係る構成が適宜追加されてもよい。また、第２０の態様に係る通信装置（３００）は、第１の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ）の代わりに、第２１の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ；１ｆ）を備えていてもよい。

　１、１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆ、１ｇ　高周波モジュール
　４　第１スイッチ
　４０～４４　選択端子
　４９　共通端子
　５　第２スイッチ
　５０　共通端子
　５１～５４　選択端子
　６　第３スイッチ
　６０　共通端子
　６１～６４　選択端子
　７　位相回路
　８　外部接続端子
　８０　アンテナ端子
　８１　信号入力端子
　８２　信号出力端子
　８３　第１制御端子
　８４　第２制御端子
　８５　グランド端子
　９　実装基板
　９１　第１主面
　９２　第２主面
　９３　外周面
　１０　ＩＣチップ
　１１　パワーアンプ
　１３　出力整合回路
　１４　コントローラ
　１５　ローノイズアンプ
　１６　制御回路
　１７　第１樹脂層
　１７１　主面
　１７３　外周面
　１８　第２樹脂層
　１８３　外周面
　２１　第１フィルタ
　２１１　送信フィルタ
　２１２　受信フィルタ
　２２　第２フィルタ
　２２１　送信フィルタ
　２２２　受信フィルタ
　２３　第３フィルタ
　２３１　送信フィルタ
　２３２　受信フィルタ
　２４　第４フィルタ
　２４１　送信フィルタ
　２４２　受信フィルタ
　３１　スイッチ回路（第１スイッチ回路）
　３２　第２スイッチ回路
　３３　第３スイッチ回路
　３４　第４スイッチ回路
　３００　通信装置
　３０１　信号処理回路
　３０２　ＲＦ信号処理回路
　３０３　ベースバンド信号処理回路
　３１０　アンテナ
　Ｃ１　キャパシタ（回路素子）
　Ｃ１１　デジタルチューナブルキャパシタ
　Ｄ１　厚さ方向
　Ｌ１　インダクタ
　Ｑ１　第１スイッチング素子
　Ｑ２　第２スイッチング素子
　Ｑ３　第３スイッチング素子
　Ｑ４　第４スイッチング素子
　Ｑ１１　第１スイッチング素子
　Ｑ１２　第２スイッチング素子
　Ｑ１３　第３スイッチング素子
　ｒ１　信号経路
　ｒ１０　共通経路
　ｒ１１　第１経路
　ｒ１２　第２経路
　ｒ２　信号経路（第３経路）
　ｒ３　信号経路
　ｒ４　信号経路

Claims

　アンテナ端子と、
　第１周波数帯域を通過帯域とする第１フィルタと、
　前記第１周波数帯域とは異なる第２周波数帯域を通過帯域とする第２フィルタと、
　前記アンテナ端子と前記第１フィルタとの間に接続されているスイッチ回路と、を備える高周波モジュールであって、
　前記高周波モジュールは、
　　前記第１フィルタと前記第２フィルタとの両方を利用した同時送信又は同時受信又は同時送受信が可能な第１モードと、
　　前記第１フィルタと前記第２フィルタとのうち前記第１フィルタのみを利用した送信又は受信が可能な第２モードと、で動作可能であり、
　前記スイッチ回路は、
　　前記第１モードのときに前記アンテナ端子と前記第１フィルタとの間において利用可能な第１経路に設けられている第１スイッチング素子と、
　　前記第１経路とグランドとの間に設けられる第２スイッチング素子と、
　　前記第２モードのときに前記アンテナ端子と前記第１フィルタとの間において利用可能な第２経路に設けられている第３スイッチング素子と、
　　前記第２経路とグランドとの間に設けられる第４スイッチング素子と、を有し、
　前記高周波モジュールは、
　　前記第１経路と前記第２経路との少なくとも一方に設けられており、高周波信号の位相を変化させる位相回路を更に備える、
　高周波モジュール。
　前記第１スイッチング素子と前記第３スイッチング素子とのうちの一方が導通状態であり他方が非導通状態であるとき、前記第２スイッチング素子及び前記第４スイッチング素子は、非導通状態である、
　請求項１に記載の高周波モジュール。
　前記第２スイッチング素子は、前記第１経路のうち前記第１スイッチング素子と前記第１フィルタとの間の経路に接続されており、
　前記第４スイッチング素子は、前記第２経路のうち前記第３スイッチング素子と前記第１フィルタとの間の経路に接続されている、
　請求項１又は２に記載の高周波モジュール。
　前記スイッチ回路である第１スイッチ回路とは別に、前記アンテナ端子と前記第２フィルタとの間に接続されている第２スイッチ回路を更に備え、
　前記第２スイッチ回路は、
　　前記アンテナ端子と前記第２フィルタとの間の第３経路に設けられている第５スイッチング素子と、
　　前記第３経路とグランドとの間に設けられる第６スイッチング素子と、を有する、
　請求項１～３のいずれか一項に記載の高周波モジュール。
　前記位相回路は、前記第１経路に設けられている、
　請求項１～４のいずれか一項に記載の高周波モジュール。
　前記位相回路は、前記第２経路に設けられている、
　請求項１～４のいずれか一項に記載の高周波モジュール。
　前記スイッチ回路は、
　　前記第１経路を複数含み、
　前記高周波モジュールは、
　　前記位相回路を複数備え、
　　前記複数の位相回路は、前記複数の第１経路に一対一に設けられており、
　前記複数の位相回路のインピーダンスが互いに異なる、
　請求項５に記載の高周波モジュール。
　前記複数の位相回路のうち少なくとも１つはＬＣフィルタを構成している、
　請求項７に記載の高周波モジュール。
　前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子及び前記第４スイッチング素子の各々は、ＦＥＴである、
　請求項１～８のいずれか一項に記載の高周波モジュール。
　アンテナ端子と、
　第１周波数帯域を通過帯域とする第１フィルタと、
　前記第１周波数帯域とは異なる第２周波数帯域を通過帯域とする第２フィルタと、
　前記アンテナ端子と前記第１フィルタとの間に接続されているスイッチ回路と、を備える高周波モジュールであって、
　前記高周波モジュールは、
　　前記第１フィルタと前記第２フィルタとの両方を利用した同時送信又は同時受信又は同時送受信が可能な第１モードと、
　　前記第１フィルタと前記第２フィルタとのうち前記第１フィルタのみを利用した送信又は受信が可能な第２モードと、で動作可能であり、
　前記高周波モジュールは、
　　前記第１モードのときに前記アンテナ端子と前記第１フィルタとの間において利用可能な第１経路に設けられている第１スイッチング素子と、
　　前記第２モードのときに前記アンテナ端子と前記第１フィルタとの間において利用可能な第２経路に設けられている第２スイッチング素子と、
　　前記第１経路と前記第２経路との共通経路と、グランドと、の間に設けられている第３スイッチング素子と、を有し、
　前記高周波モジュールは、
　　前記第１経路と前記第２経路との少なくとも一方に設けられており、高周波信号の位相を変化させる位相回路を更に備える、
　高周波モジュール。
　前記第１スイッチング素子と前記第２スイッチング素子とのうちの一方が導通状態であり他方が非導通状態であるとき、前記第３スイッチング素子は、非導通状態である、
　請求項１０に記載の高周波モジュール。
　前記第１スイッチング素子、前記第２スイッチング素子及び前記第３スイッチング素子の各々は、ＦＥＴである、
　請求項１０又は１１に記載の高周波モジュール。
　前記スイッチ回路を制御する制御回路を更に備える、
　請求項１～１２のいずれか一項に記載の高周波モジュール。
　前記第１フィルタは、送信フィルタと受信フィルタとを含むデュプレクサである、
　請求項１～１３のいずれか一項に記載の高周波モジュール。
　前記位相回路は、キャパシタを含む、
　請求項１～１４のいずれか一項に記載の高周波モジュール。
　前記位相回路は、デジタルチューナブルキャパシタを含む、
　請求項１～１４のいずれか一項に記載の高周波モジュール。
　少なくとも前記スイッチ回路と前記位相回路とを含むＩＣチップを有する、
　請求項１６に記載の高周波モジュール。
　互いに対向する第１主面及び第２主面を有する実装基板を更に備え、
　前記位相回路の回路素子が前記実装基板の前記第１主面に実装され、
　前記スイッチ回路を含むＩＣチップが前記実装基板の前記第２主面に実装されており、
　前記実装基板の厚さ方向からの平面視で、前記位相回路の前記回路素子が前記ＩＣチップと重なる、
　請求項１～１６のいずれか一項に記載の高周波モジュール。
　前記第１フィルタが前記実装基板の前記第１主面に実装されており、
　前記実装基板の前記厚さ方向からの平面視で、前記第１フィルタが前記ＩＣチップと重なる、
　請求項１８に記載の高周波モジュール。
　請求項１～１９のいずれか一項に記載の高周波モジュールと、
　前記高周波モジュールに接続されている信号処理回路と、を備える、
　通信装置。