WO2022097262A1 - 半導体装置および電力変換装置 - Google Patents

半導体装置および電力変換装置 Download PDF

Info

Publication number
WO2022097262A1
WO2022097262A1 PCT/JP2020/041487 JP2020041487W WO2022097262A1 WO 2022097262 A1 WO2022097262 A1 WO 2022097262A1 JP 2020041487 W JP2020041487 W JP 2020041487W WO 2022097262 A1 WO2022097262 A1 WO 2022097262A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
outer peripheral
insulating film
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2020/041487
Other languages
English (en)
French (fr)
Inventor
洪平 海老原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to PCT/JP2020/041487 priority Critical patent/WO2022097262A1/ja
Priority to US18/031,365 priority patent/US12464767B2/en
Priority to JP2022560592A priority patent/JP7459292B2/ja
Priority to CN202080106392.3A priority patent/CN116368623B/zh
Priority to DE112020007758.6T priority patent/DE112020007758T5/de
Publication of WO2022097262A1 publication Critical patent/WO2022097262A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments

Definitions

  • This disclosure relates to a semiconductor device, and more particularly to a semiconductor device having a surface protective film.
  • a p-type guard ring region (termination well region) is provided in a so-called termination region in an n-type semiconductor layer, for example, as disclosed in Patent Document 1. It is known.
  • the electric field generated when a reverse voltage is applied to the main electrode of the semiconductor device is a depletion layer formed by a pn junction between the n-type semiconductor layer and the p-type guard ring region. It is possible to avoid avalanche breakdown below the rated voltage or breakage at the end of the electrode.
  • a p-type impurity region is formed so as to project from the surface electrode and the gate wiring layer to the outer periphery.
  • the surface electrode is usually covered with a surface protective film such as polyimide except for a region where wire bonding is performed. Further, the surface electrode may be sealed by using a sealing material such as gel.
  • the above-mentioned surface protective film such as polyimide and the encapsulant such as gel tend to contain water in a high humidity environment. Moisture contained in the surface protective film and encapsulant may adversely affect the surface electrodes. Specifically, the surface electrode may dissolve in the water, or a precipitation reaction may occur due to the reaction between the water and the surface electrode.
  • the above-mentioned surface protective film such as polyimide and the encapsulant such as gel tend to contain water in a high humidity environment. This moisture can adversely affect the surface electrodes. Specifically, the surface electrode may dissolve in the water, or the water may react with the surface electrode to cause a precipitation reaction. In such a case, the surface electrode and the surface protective film may be cracked, or the surface protective film may be peeled off at the interface between the surface electrode and the surface protective film. If the cracks in the surface electrodes and the surface protective film or the cavities formed by the peeling of the surface protective film act as leak paths, the insulation reliability of the semiconductor device may be impaired.
  • the technique according to the present disclosure has been made to solve the above problems, and an object thereof is to provide a semiconductor device having improved insulation reliability.
  • the semiconductor device is a semiconductor device having an active region in which a main current flows in the thickness direction of the semiconductor substrate, and the semiconductor substrate has an inner region provided with the active region and an outer region surrounding the inner region.
  • the semiconductor device is classified into the first conductive type semiconductor layer and the first conductive type semiconductor layer selectively provided in the upper layer portion of the semiconductor layer so as to surround the inner region in a plan view.
  • the termination includes a film, an outer peripheral wiring layer that is at least partially provided above the insulating film and surrounds the inner region in plan view, and an interlayer insulating film that at least covers the insulating film and the outer peripheral wiring layer.
  • the well region extends from the boundary between the inner region and the outer region to the outer region, and the surface electrode is provided from the inner region to the upper part of the interlayer insulating film and penetrates the interlayer insulating film.
  • the outer peripheral wiring layer is connected to the impurity region via a first contact hole that reaches the impurity region, and the outer peripheral end portion on the outer peripheral side opposite to the inner region in a plan view is described in a plan view. It is provided so as to be located on the inner peripheral side of the outer peripheral end of the terminal well region on the opposite side of the inner region, and further outward from below the end of the surface electrode on the upper part of the interlayer insulating film. Will be.
  • the semiconductor device it is possible to suppress the formation of precipitates at the ends of the surface electrodes in the terminal region which is the outer region, and the cracking or peeling of the surface electrodes is suppressed. As a result, it is possible to suppress an increase in leakage current and air discharge due to cracking or peeling of the surface electrode, and it is possible to improve the insulation reliability of the semiconductor device.
  • the "active region” of the semiconductor device is defined as the region in which the main current flows when the semiconductor device is on, and the “termination region” of the semiconductor device is defined as the region around the active region. ..
  • the "outside” of the semiconductor device means the direction from the central portion to the outer peripheral portion of the semiconductor device, and the “inside” of the semiconductor device means the direction opposite to the "outside”.
  • the conductive type of impurities the n-type is defined as the "first conductive type”
  • the p-type opposite to the n-type is defined as the “second conductive type”
  • the "second conductive type” is defined.
  • “1 conductive type” may be defined as p type
  • “second conductive type” may be defined as n type.
  • MOS Metal-Oxide-Semiconductor
  • MOS transistor the field effect transistor having a MOS structure
  • the material of the gate insulating film and the gate electrode has been improved from the viewpoint of integration and improvement of the manufacturing process in recent years.
  • polycrystalline silicon has been adopted as a material for gate electrodes instead of metal, mainly from the viewpoint of forming source and drain in a self-aligned manner.
  • a material having a high dielectric constant is adopted as the material of the gate insulating film, but the material is not necessarily limited to the oxide.
  • MOS is not necessarily limited to the metal-oxide-semiconductor laminated structure, and the present specification does not presuppose such limitation. That is, in view of common general technical knowledge, "MOS” here has a meaning not only as an abbreviation derived from the etymology but also broadly including a conductor-insulator-semiconductor laminated structure.
  • ordinal numbers such as “first” or “second” may be used in the description described below, these terms facilitate the understanding of the content of the embodiments. It is used for convenience, and is not limited to the order that can be generated by these ordinal numbers.
  • FIG. 1 is a partial cross-sectional view showing the configuration of the MOSFET 100 which is the semiconductor device according to the first embodiment
  • FIG. 2 is a plan view of the MOSFET 100.
  • the cross-sectional view taken along the line AA in FIG. 2 corresponds to FIG. 1.
  • the surface protective film 6 (upper surface film) is omitted from the upper surface configuration of the MOSFET 100 for convenience.
  • the right side is the termination region of the MOSFET 100
  • the left side is the active region in which the main current flows in the ON state of the MOSFET 100.
  • FIG. 3 is a cross-sectional view showing the configuration of the unit cell UC, which is the smallest unit structure of the MOSFET 100, formed in the inner region RI, which is the active region shown in FIG.
  • a plurality of unit cells UC shown in FIG. 3 are arranged in the inner region RI of the MOSFET 100, and the structure shown at the left end of FIG. 1 is the outermost unit cell UC in the inner region RI.
  • the MOSFET 100 is formed on an epitaxial substrate 30 composed of a single crystal substrate 31 and an epitaxial layer 32 formed on the upper surface of the single crystal substrate 31.
  • the single crystal substrate 31 is a semiconductor substrate composed of n-type (first conductive type) silicon carbide (SiC), and the epitaxial layer 32 is n composed of SiC grown epitaxially on the upper surface of the single crystal substrate 31. It is a type semiconductor layer. That is, the MOSFET 100 is a SiC-PWM.
  • the epitaxial substrate 30 is a SiC substrate having a polytype of 4H in the first embodiment.
  • a p-type (second conductive type) element well region 9 is selectively formed in the active region, that is, in the upper layer portion of the epitaxial layer 32 in the inner region RI. Further, in the upper layer portion of the element well region 9, an n-type source region 11 and a p-type contact region 19 having a higher impurity concentration than the element well region 9 are selectively formed.
  • a p-type terminal well region 2 is selectively formed in the terminal region, that is, in the upper layer portion of the epitaxial layer 32 in the outer region RO surrounding the inner region RI.
  • the terminal well region 2 is a frame-shaped (ring-shaped) region surrounding the active region in a plan view, and functions as a so-called guard ring.
  • a p-type high concentration region 20 having a relatively high impurity concentration is selectively formed so as to surround the active region.
  • the high concentration region 20 is not limited to the p-type, but may be the n-type.
  • the n-type region of the epitaxial layer 32 excluding the element well region 9, the source region 11, the contact region 19, and the terminal well region 2 is the drift layer 1 through which a current flows due to drift.
  • the impurity concentration of the drift layer 1 is lower than the impurity concentration of the single crystal substrate 31. Therefore, the single crystal substrate 31 has a lower resistivity than the drift layer 1.
  • the impurity concentration of the drift layer 1 is, for example, 1 ⁇ 10 14 / cm 3 or more and 1 ⁇ 10 17 / cm 3 or less.
  • the terminal well region 2 is formed so as to extend from the boundary between the inner region RI and the outer region RO toward the outer region RO in the upper layer portion of the epitaxial layer 32.
  • the inner side (inner peripheral end) of the end well region 2 is defined as the inner region RI, and the outer side thereof is defined as the outer region RO.
  • the element well region 9 is sandwiched between the source region 11 and the source region 11 and the drift layer 1.
  • the gate insulating film 12 is formed so as to straddle the top and the drift layer 1.
  • the gate electrode 3 is formed on the upper surface of the gate insulating film 12.
  • the upper layer of the element well region 9 covered with the gate insulating film 12 and the gate electrode 3, that is, the portion of the element well region 9 sandwiched between the source region 11 and the drift layer 1 is formed when the MOSFET 100 is turned on.
  • the gate electrode 3 is covered with the interlayer insulating film 14, and the source electrode 51 is formed on the upper surface of the interlayer insulating film 14. Therefore, the gate electrode 3 and the source electrode 51 are electrically insulated by the interlayer insulating film 14.
  • the interlayer insulating film 14 has, for example, an elemental composition of boron or phosphorus.
  • the gate insulating film 12 and the gate electrode 3 drift on the terminal well region 2 in the outer region RO and on the element well region 9 sandwiched between the source region 11 of the outermost unit cell UC in the inner region RI and the drift layer 1. It is also formed so as to straddle the layer 1, and is led out to the outer region RO, and the gate insulating film 12 and the gate electrode 3 are covered with the interlayer insulating film 14.
  • the gate electrode 3 drawn out to the outer region RO is connected to the gate electrode 3 provided in the active region.
  • the interlayer insulating film 14 covers the field insulating film 4 so as to extend to the outside of the terminal well region 2.
  • a field insulating film 4 having a film thickness thicker than that of the gate insulating film 12 is provided on the upper surface S2 of the epitaxial substrate 30 in the terminal region.
  • the field insulating film 4 covers a part of the terminal well region 2 and extends beyond the outer peripheral end of the terminal well region 2 to the outside of the terminal well region 2. Further, the field insulating film 4 is not provided in the inner region RI. In other words, the field insulating film 4 has an opening including the inner region RI in a plan view.
  • An outer peripheral wiring layer 13 is formed on the inner edge of the opening of the field insulating film 4 so as to ride on the upper surface of the field insulating film 4 from above the gate insulating film 12, and the gate insulating film 12 or the field insulating film 4 is formed. It is arranged above the terminal well region 2 via.
  • the outer peripheral wiring layer 13 is covered with the interlayer insulating film 14 together with the gate insulating film 12.
  • a part of the outer peripheral wiring layer 13 is formed so as to extend from the lower side of the edge portion on the outer peripheral side of the source electrode 51 to the outside by 1 ⁇ m or more.
  • the source electrode 51 is connected to the source region 11 and the contact region 19 via the contact hole CH 1, and is connected to the high concentration region 20 via the contact hole CH 11.
  • the source electrode 51 and the contact region 19 form an ohmic contact via the contact hole CH1. Further, the source electrode 51 and the high concentration region 20 form an ohmic contact or a Schottky contact via the contact hole CH11.
  • a back surface electrode 8 that functions as a drain electrode is formed on the lower surface S1 (first main surface) of the epitaxial substrate 30.
  • the outer peripheral wiring layer 13 extends to the terminal region outside the outer periphery of the source electrode 51 and substantially surrounds the source electrode 51.
  • the source electrode 51 is provided so that a slit portion provided from one side of the source electrode 51, which is substantially rectangular in a plan view, extends to a position of more than half of the source electrode 51, and the gate wiring 52w is inserted therein. .. That is, the gate pad 52p is inserted into the recess provided on one side of the source electrode 51, and the gate portion 52 is provided with the gate wiring 52w inserted into the slit portion continuous with the recess.
  • the gate portion 52 is viewed in a plan view. It is formed so as to be surrounded by the source electrode 51 except for a part.
  • the source electrode 51 and the gate portion 52 are collectively referred to as a surface electrode 50.
  • the gate wiring 52w is electrically connected to the gate electrode 3 drawn out from the active region via a contact hole (not shown), and a gate control signal is given to the gate electrode 3 in the active region.
  • the gate portion 52 that is, the gate pad 52p and the gate wiring 52w, functions as an electrode that receives a gate control signal for controlling an electrical path between the source electrode 51 and the back surface electrode 8. As shown in FIG. 2, the gate portion 52 is separated from the source electrode 51 and is electrically insulated from the source electrode 51.
  • the surface protective film 6 is formed so as to cover the source electrode 51 and the interlayer insulating film 14 that is not covered by the source electrode 51 and is exposed. However, the surface protective film 6 is the source electrode. An opening is provided in the upper part of the 51 and the upper part of the gate portion 52 (FIG. 2) so that the source electrode 51 and the gate portion 52 can be electrically connected to the outside.
  • FIG. 4 is a cross-sectional view showing the configuration of the MOSFET 101 which is a modification of the first embodiment.
  • the same components as those of the MOSFET 100 described with reference to FIG. 1 are designated by the same reference numerals, and duplicate description will be omitted.
  • the MOSFET 101 has a p-type low-concentration well region 21 provided in the upper layer portion of the drift layer 1 on the outer peripheral side of the terminal well region 2.
  • the low-concentration well region 21 is provided as a plurality of frame-shaped regions surrounding the terminal well region 2 in a plan view, but is not limited to the multiplex and may be a single frame-shaped region.
  • the impurity concentration in the low concentration well region 21 is equal to or lower than the impurity concentration in the terminal well region 2.
  • FIG. 5 is a cross-sectional view showing the configuration of the MOSFET 102, which is a modification of the first embodiment.
  • the same components as those of the MOSFET 100 described with reference to FIG. 1 are designated by the same reference numerals, and duplicate description will be omitted.
  • the field insulating film 4 is provided so as to extend to the vicinity of the inner edge portion of the terminal well region 2, and the gate electrode 3 drawn out to the outer region RO is provided. It is formed so as to ride on the inner edge portion of the field insulating film 4.
  • the source electrode 51 is connected so as to form an ohmic contact or a Schottky contact in the high concentration region 20 via the contact hole CH 12 for the high concentration region 20 through the interlayer insulating film 14 and the field insulating film 4.
  • the outer peripheral wiring layer 13 is provided on the field insulating film 4 further outside the contact hole CH 12.
  • FIG. 6 is a cross-sectional view showing the configuration of MOSFET 103, which is a modification of the first embodiment.
  • the same components as those of the MOSFET 100 described with reference to FIG. 1 are designated by the same reference numerals, and duplicate description will be omitted.
  • the field insulating film 4 is provided so as to extend to the vicinity of the inner edge portion of the terminal well region 2, and the gate electrode 3 drawn out to the outer region RO is provided. It is formed so as to ride on the field insulating film 4 and extend to the vicinity of the outer peripheral wiring layer 13.
  • the source electrode 51 is connected so as to form an ohmic contact or a Schottky contact in the high concentration region 20 via the contact hole CH 12 for the high concentration region 20 through the interlayer insulating film 14 and the field insulating film 4.
  • the outer peripheral wiring layer 13 is provided on the field insulating film 4 further outside the gate electrode 3 extending beyond the contact hole CH 12 and separated from the gate electrode 3.
  • FIG. 7 is a plan view showing the configuration of the MOSFET 104, which is a modification of the first embodiment.
  • the same components as those of the MOSFET 100 described with reference to FIG. 2 are designated by the same reference numerals, and duplicate description will be omitted.
  • the gate portion 52 composed of the gate pad 52p and the gate wiring 52w is provided so as to surround the entire circumference with the source electrode 51 in a plan view, and is provided as an outer peripheral wiring layer. 13 is provided so as to surround the outer periphery of the source electrode 51.
  • the precipitation of the insulator at the outer peripheral end of the source electrode 51 can be suppressed in the entire circumference of the terminal region, the cracking and peeling of the source electrode 51 and the surface protective film 6 can be suppressed, and the semiconductor can be suppressed.
  • the insulation reliability of the device can be improved.
  • FIG. 8 is a cross-sectional view showing the configuration of the MOSFET 105 which is a modification of the first embodiment.
  • the same components as those of the MOSFET 100 described with reference to FIG. 1 are designated by the same reference numerals, and duplicate description will be omitted.
  • the contact hole CH13 (second contact hole) that penetrates the interlayer insulating film 14 and reaches the outer peripheral wiring layer 13 at the upper part of the outer peripheral wiring layer 13 on the field insulating film 4
  • the source electrode 51 and the outer peripheral wiring layer 13 are connected to each other via the contact hole CH13.
  • the number of contact holes CH13 is not limited to one, and a plurality of contact holes CH13 may be provided.
  • the electric field strength at the outer peripheral end of the source electrode 51 is more effectively relaxed, and by suppressing the precipitation of insulators, cracking and peeling of the source electrode and the upper surface film are suppressed, and the semiconductor is used.
  • the insulation reliability of the device can be improved.
  • FIG. 9 is a cross-sectional view showing the configuration of the MOSFET 106 which is a modification of the first embodiment.
  • the same components as those of the MOSFET 100 described with reference to FIG. 1 are designated by the same reference numerals, and duplicate description will be omitted.
  • a contact hole CH13 that penetrates the interlayer insulating film 14 and reaches the outer peripheral wiring layer 13 is provided at the upper part of the outer peripheral wiring layer 13 on the field insulating film 4, and the contact hole CH13 is provided.
  • the source electrode 51 and the outer peripheral wiring layer 13 are connected to each other via the structure.
  • the contact hole CH 13 is provided at a portion located on the outermost circumference of the source electrode 51, and the outermost circumference of the source electrode 51 and the outer peripheral wiring layer 13 are connected to each other.
  • the electric field strength at the outer peripheral end of the source electrode 51 is more effectively relaxed, and by suppressing the precipitation of insulators, cracking and peeling of the source electrode and the upper surface film are suppressed, and the semiconductor is used.
  • the insulation reliability of the device can be improved.
  • the first state is a state in which a positive voltage equal to or higher than the threshold value is applied to the gate electrode 3, and hereinafter, this state is referred to as an "on state".
  • an inverted channel is formed in the channel region.
  • the inverting channel is a path for carrier electrons to flow between the source region 11 and the drift layer 1.
  • the on state when a high voltage is applied to the back surface electrode 8 with reference to the potential of the source electrode 51, a current flows through the single crystal substrate 31 and the drift layer 1. At this time, the voltage between the source electrode 51 and the back surface electrode 8 is called “on voltage”, and the current flowing between the source electrode 51 and the back surface electrode 8 is called “on current”.
  • the on-current flows only in the active region where the channel exists, not in the terminal region.
  • the second state is a state in which a voltage less than the threshold value is applied to the gate electrode 3, and hereinafter, this state is referred to as an "off state".
  • this state is referred to as an "off state".
  • the MOSFET 100 When the MOSFET 100 is in the off state, no inverting channel is formed in the channel region. Therefore, the on-current does not flow. Therefore, when a high voltage is applied between the source electrode 51 and the back surface electrode 8, this high voltage is maintained. At this time, the voltage between the gate electrode 3 and the source electrode 51 is very small with respect to the voltage between the source electrode 51 and the back surface electrode 8, so that also between the gate electrode 3 and the back surface electrode 8. A high voltage will be applied.
  • the MOSFET 100 When the MOSFET 100 is in the off state, a high electric field is applied between the drift layer 1 and the element well region 9 and near the interface of the pn junction between the drift layer 1 and the terminal well region 2.
  • the voltage to the back surface electrode 8 when this electric field reaches the critical electric field and avalanche breakdown occurs is defined as the maximum voltage (avalanche voltage) of the MOSFET 100.
  • the rated voltage is set so that the MOSFET 100 is used in a voltage range in which avalanche breakdown does not occur.
  • the depletion layer spreads downward and toward the outer periphery of the drift layer 1, that is, toward the outer region RO from the inner region RI in FIG.
  • a depletion layer spreads in the terminal well region 2 from the pn junction interface between the drift layer 1 and the terminal well region 2, and the degree of expansion largely depends on the impurity concentration in the terminal well region 2.
  • the impurity concentration in the terminal well region 2 is increased, the spread of the depletion layer in the terminal well region 2 is suppressed, and the tip position of the depletion layer becomes a position close to the boundary between the terminal well region 2 and the drift layer 1. ..
  • the position of the tip of the depletion layer can be investigated by TCAD (Technology CAD) simulation or the like.
  • TCAD Technology CAD
  • a potential difference is generated from the outer peripheral side to the center of the epitaxial layer 32.
  • the impurity concentration in the terminal well region 2 is set to the impurity concentration in the lower part of the source electrode 51 and the gate portion 52 so that the upper surface of the terminal well region 2 is not depleted. ..
  • the encapsulating resin provided to cover the semiconductor chip may contain moisture.
  • the surface protective film 6 (upper surface film) is made of a resin material having high water absorption such as polyimide
  • the surface protective film 6 contains a large amount of water under high humidity, and the water content is the epitaxial layer 32 and the epitaxial layer 32. It may reach the top surface of the source electrode 51.
  • the surface protective film 6 is made of a material having high moisture resistance such as SiN, cracks are likely to occur in the surface protective film 6 due to stress generated during the process, and the epitaxial layer 32 and the source electrode 51 pass through the cracks. May be exposed to moisture.
  • the end portion of the epitaxial layer 32 acts as an anode and the source electrode 51 acts as a cathode in the terminal region due to the voltage applied to the MOSFET 100 in the off state.
  • moisture causes an oxygen reduction reaction represented by the following formula (1) and a hydrogen production reaction represented by the formula (2).
  • the reaction between aluminum and hydroxide ions is accelerated according to the surrounding electric field strength. Since a potential gradient is generated in the depleted region inside the semiconductor layer, in the MOSFET 100 according to the first embodiment, the potential is located along the upper surface S2 in the region where the depletion layer reaches the upper surface of the epitaxial substrate 30. A gradient occurs.
  • FIG. 10 is a diagram illustrating a region where the depletion layer reaches the upper surface of the epitaxial substrate 30, and the equipotential lines are shown by broken lines.
  • the region where the potential difference is formed at the boundary between the epitaxial layer 32 and the field insulating film 4 is the region where the depletion layer reaches the upper surface of the epitaxial substrate 30, and is inward due to the impurity concentration in the terminal well region 2. Move closer or closer to the outside.
  • the electric resistance generated in the contact region between the source electrode 51 and the terminal well region 2 the sheet resistance of the terminal well region 2 and the pn caused by the high concentration region 20 and the terminal well region 2 generated when the high concentration region 20 is n-type.
  • the electric field strength at the lower portion of the source electrode 51 increases.
  • the concentration of the terminal well region 2 is low and the depletion layer spreading in the terminal well region 2 from the pn junction interface between the drift layer 1 and the terminal well region 2 reaches the upper surface S2, the depletion layer in the terminal well region 2 is reached.
  • a potential gradient is generated along the upper surface S2.
  • the region having a high potential on the upper surface S2 approaches the source electrode 51, and the electric field strength at the lower portion of the source electrode 51 further increases.
  • the interlayer insulating film 14 When the interlayer insulating film 14 contains boron (B) or phosphorus (P), the interlayer insulating film 14 tends to absorb water as the concentration thereof increases. For example, when the concentration of boron exceeds 2% and the concentration of phosphorus exceeds 5%, the tendency becomes remarkable and the production of aluminum hydroxide is accelerated.
  • B boron
  • P phosphorus
  • the source electrode 51 and the surface protective film 6 are cracked or peeled off due to volume expansion, and a cavity is formed on the upper surface of the interlayer insulating film 14. Moisture entering the cavity may cause an excessive leakage current to flow, or an air discharge may occur in the cavity, which may lead to destruction of the MOSFET 100.
  • the outer peripheral end portion of the source electrode 51 is located on the inner peripheral side of the outer peripheral end portion of the terminal well region 2. Therefore, the electric field strength around the source electrode 51 is relaxed.
  • the impurity concentration in the terminal well region 2 is set to a certain level or higher, the depletion layer hardly spreads inside the terminal well region 2, and the electric field strength around the gate pad 52p shown in FIG. 2 is effectively relaxed. can do. Therefore, the generation of aluminum hydroxide can be effectively suppressed.
  • a region having a high potential on the upper surface S2 is provided by providing the low concentration well region 21 in the upper layer portion of the drift layer 1 on the outer peripheral side of the terminal well region 2 as in the MOSFET 101. Is further away from the source electrode 51, and the electric field strength around the source electrode 51 can be effectively relaxed, and the electric field strength of the epitaxial layer 32 around the outer peripheral end of the end well region 2 can be relaxed. Avalanche voltage can be increased.
  • the outer peripheral wiring layer 13 is formed below the outer peripheral end portion of the source electrode 51.
  • the outer peripheral wiring layer 13 has a potential between the source electrode 51 and the terminal well region 2, and by moving the potential region away from the source electrode 51 on the outer peripheral side, the source is located around the outer peripheral end of the source electrode 51.
  • the electric field concentration due to the potential difference between the electrode 51 and the terminal well region 2 is relaxed.
  • the outer peripheral wiring layer 13 is present below the outer peripheral end portion of the source electrode 51 where the electric field is particularly likely to be concentrated, so that the outer peripheral end portion of the lower portion of the source electrode 51 is present.
  • the electric field concentration can be relaxed and the generation of aluminum hydroxide can be suppressed.
  • the outer peripheral wiring layer 13 extending by 1 ⁇ m or more on the outer peripheral side of the outer peripheral end portion of the source electrode 51, the electric field concentration is effectively alleviated around the outer peripheral end portion of the source electrode 51. , The generation of aluminum hydroxide can be suppressed.
  • the electric field concentration is relaxed in all the regions below the outer peripheral end portion of the source electrode 51 to obtain hydroxide.
  • the generation of aluminum can be suppressed.
  • the source electrode 51 and the outer peripheral wiring layer 13 are connected via the contact hole CH13 which penetrates the interlayer insulating film 14 and reaches the outer peripheral wiring layer 13 at the upper part of the outer peripheral wiring layer 13.
  • the potential of the outer peripheral wiring layer 13 can be made the same as the potential of the source electrode 51.
  • the potential difference generated between the source electrode 51 and the terminal well region 2 is generated only inside the gate insulating film 12 and the field insulating film 4, and the interlayer insulating film between the source electrode 51 and the outer peripheral wiring layer 13 is generated.
  • the potential difference at 14 can be reduced. Therefore, the electric field concentration in the lower part of the outer peripheral end portion of the source electrode 51 can be more effectively relaxed, and the generation of aluminum hydroxide can be suppressed.
  • the source electrode 51 and the outer peripheral wiring layer 13 pass through the contact hole CH13 which penetrates the interlayer insulating film 14 and reaches the outer peripheral wiring layer 13 at the outermost peripheral position of the source electrode 51.
  • the formation of aluminum hydroxide at the outer peripheral end of the source electrode 51 is suppressed.
  • FIGS. 11 to 18 are cross-sectional views showing the manufacturing process in order.
  • the description of the method of manufacturing the MOSFET 101 shown in FIG. 4 will be replaced with the description of the method of manufacturing the MOSFET 100.
  • a low-resistance single crystal substrate 31 containing n-type impurities at a relatively high concentration (n + ) is prepared.
  • the single crystal substrate 31 is a SiC substrate having a polytype of 4H and has an off angle of 4 degrees or 8 degrees.
  • FIG. 11 shows by performing epitaxial growth of SiC on the single crystal substrate 31 to form an n-type epitaxial layer 32 having an impurity concentration of 1 ⁇ 10 14 / cm 3 or more and 1 ⁇ 10 17 / cm 3 or less. Obtain the epitaxial substrate 30.
  • the step of forming an impurity region in the upper layer of the epitaxial layer 32 is repeated.
  • the terminal well region 2, the element well region 9, the contact region 19, the high concentration region 20, the source region 11 and the low concentration well region 21 are formed in the upper layer of the epitaxial layer 32.
  • N (nitrogen) or P is used as the n-type impurity
  • Al or B is used as the p-type impurity.
  • the element well region 9 and the terminal well region 2 can be collectively formed by the same ion implantation process. Further, the contact region 19 and the high concentration region 20 of the terminal well region 2 can be collectively formed by the same ion implantation step.
  • the impurity concentration in the element well region 9 is 1.0 ⁇ 10 18 / cm 3 or more and 1.0 ⁇ 10 20 / cm 3 or less.
  • the impurity concentration in the source region 11 and the impurity concentration in the contact region 19 are higher than the impurity concentration in the element well region 9, respectively, and are, for example, 1.0 ⁇ 10 19 / cm 3 or more and 1.0 ⁇ 10 21 / cm 3 or less. do.
  • the dose amount of the terminal well region 2 is 2.0 ⁇ 10 13 / cm 2 or more in order to secure the amount of impurities that makes it difficult for the depletion layer to spread inside the terminal well region 2 in the off state. It is preferably 5.0 ⁇ 10 13 / cm 2 .
  • the dose amount of the low concentration well region 21 is preferably 0.5 ⁇ 10 13 / cm 2 or more and 5 ⁇ 10 13 / cm 2 or less, and is, for example, 1.0 ⁇ 10 13 / cm 2 .
  • the implantation energy of ion implantation is, for example, 100 keV or more and 700 keV or less.
  • the impurity concentration of the low concentration well region 21 converted from the above dose amount [cm -2 ] is 1 ⁇ 10 17 / cm 3 or more and 1 ⁇ 10 19 / cm 3 or less.
  • the impurity is N
  • the implantation energy of ion implantation is, for example, 20 keV or more and 300 keV or less.
  • an annealing treatment is performed at a temperature of 1500 ° C. or higher using a heat treatment device. This activates the impurities added by ion implantation.
  • a SiO 2 film having a thickness of 0.5 ⁇ m or more and 2 ⁇ m or less is formed on the upper surface S2 of the epitaxial substrate 30 by a chemical vapor deposition (CVD) method.
  • the field insulating film 4 is formed as shown in FIG. 12 by patterning the SiO 2 film by the photolithography step and the etching step. At this time, the field insulating film 4 is patterned into a shape that covers a part of the terminal well region 2 and extends beyond the end of the terminal well region 2 to the outer peripheral side of the terminal well region 2.
  • the SiO 2 film OX1 as the gate insulating film 12 is formed by thermally oxidizing the upper surface of the epitaxial layer 32 not covered with the field insulating film 4. Then, a polycrystalline silicon film PS1 having conductivity is formed on the upper surface of the SiO 2 film OX1 by the reduced pressure CVD method.
  • the gate electrode 3 is formed by patterning the polysilicon film PS1 by a photolithography step and an etching step.
  • the resist mask in a predetermined layout, the outer peripheral wiring layer 13 can be formed at the same time in the terminal region.
  • the SiO 2 film OX2 as the interlayer insulating film 14 is formed by the CVD method.
  • the outer peripheral wiring layer 13 is formed so that a part or all of the outer peripheral wiring layer 13 rides on the upper surface of the field insulating film 4, and the outer peripheral end portion of the outer peripheral wiring layer 13 is located on the inner peripheral side of the outer peripheral end portion of the terminal well region 2.
  • the outer peripheral wiring layer 13 is not limited to a polycrystalline silicon film, and a metal film having a lower ionization tendency than the source electrode 51 such as Ti (titanium), Ni (nickel), and Au (gold) is subjected to a sputtering method, a vapor deposition method, or the like. It can be formed by patterning and patterning.
  • the field insulating film 4 is provided so as to extend to the vicinity of the inner edge portion of the terminal well region 2 and is pulled out to the outer region RO.
  • the gate electrode 3 can also be formed so as to ride on the inner edge portion of the field insulating film 4.
  • the contact hole CH1 and the high concentration region 20 that penetrate the SiO 2 film OX2 and OX1 and reach the contact region 19 and the source region 11 are reached by the photolithography step and the etching step.
  • the contact hole CH11 is formed.
  • the SiO 2 film OX1 becomes the gate insulating film 12
  • the SiO 2 film OX2 becomes the interlayer insulating film 14.
  • the MOSFETs 105 and 106 shown in FIGS. 8 and 9 can be obtained by forming the contact hole CH13 that penetrates the interlayer insulating film 14 and reaches the outer peripheral wiring layer 13 on the outer peripheral side of the contact hole CH11. ..
  • the interlayer insulating film 14 can also be formed of a BPSG (boron phosphorus silicate glass) in which B and P are doped in SiO 2 , or a multilayer film containing SiO 2 , SiN, BPSG and the like.
  • BPSG boron phosphorus silicate glass
  • the shape of the step is smoothed by an annealing treatment at 1000 ° C. As a result, the implantability of the electrode in the contact hole is improved, so that a fine structure can be formed.
  • a material that becomes a surface electrode 50 such as a gate portion 52 including a source electrode 51, a gate pad 52p, and a gate wiring 52w on the upper surface S2 of the epitaxial substrate 30 by a sputtering method or a vapor deposition method.
  • Form layer ML1 a material that becomes a surface electrode 50 such as a gate portion 52 including a source electrode 51, a gate pad 52p, and a gate wiring 52w on the upper surface S2 of the epitaxial substrate 30 by a sputtering method or a vapor deposition method.
  • the material layer ML2 of the back surface electrode 8 is formed on the lower surface S1 of the epitaxial substrate 30 by the same method as the material layer ML1.
  • the material layer ML1 for example, a metal containing any one or more of Ti (titanium), Ni (nickel), Al, Cu (copper), Au (gold), or Al such as Al-Si. An alloy or the like is used.
  • a metal containing any one or more of Ti, Ni, Al, Cu, and Au is used.
  • the portion where the material layer ML1 and the material layer ML2 are in contact with the epitaxial substrate 30 may be formed with a silicide film in advance by heat treatment.
  • the back surface electrode 8 can also be formed at the end of all steps.
  • the material layer ML1 is patterned by a photolithography step and an etching step to separate the source electrode 51 and the gate portion 52 (including the gate pad 52p and the gate wiring 52w) from the surface electrode.
  • Form 50 the material layer ML1 is patterned by a photolithography step and an etching step to separate the source electrode 51 and the gate portion 52 (including the gate pad 52p and the gate wiring 52w) from the surface electrode.
  • the source electrode 51 is formed so that the outer peripheral wiring layer 13 is located below the outer peripheral end portion of the source electrode 51.
  • the outer peripheral wiring layer 13 can be formed not only in the portion of the line AA in FIG. 2 but also in all the regions below the outer peripheral end portion of the source electrode 51.
  • the MOSFET 101 shown in FIG. 4 can be obtained. If the low-concentration well region 21 is not formed in the step described with reference to FIG. 11, the MOSFET 100 shown in FIG. 1 can be obtained.
  • the surface protective film 6 is processed into a desired shape by, for example, a polyimide coating step, a photolithography step, and an etching step. Further, the surface protective film 6 can also be formed by depositing a SiN film by a CVD method and performing a photolithography step and an etching step.
  • the MOSFET 100 according to the first embodiment, it is possible to suppress the formation of aluminum hydroxide at the end of the source electrode 51 in the terminal region, and the source electrode 51 and the surface protective film can be suppressed. Cracking or peeling of 6 is suppressed. As a result, it is possible to suppress an increase in leakage current and air discharge due to cracking or peeling of the source electrode 51 and the surface protective film 6, and it is possible to improve the insulation reliability of the MOSFET 100.
  • FIG. 19 is a plan view showing the configuration of the MOSFET 200 which is the semiconductor device according to the second embodiment. Further, FIG. 20 is a cross-sectional view taken along the line BB in FIG. 19 in the direction of arrow viewing. In FIG. 19, the surface protective film 6 (upper surface film) is omitted from the upper surface configuration of the MOSFET 200 for convenience.
  • the gate wiring 52w connected to the gate pad 52p in the terminal region, that is, the outer region RO, is the gate pad 52p in a plan view. Is provided so as to surround the source pad 51p except for the portion where the source pad 51p is formed. Further, the source wiring 51w connected to the source pad 51p is provided so as to surround the gate pad 52p and the gate wiring 52w in a plan view.
  • the source electrode 51 is formed by the source pad 51p and the source wiring 51w
  • the gate portion 52 is formed by the gate pad 52p and the gate wiring 52w.
  • the high-concentration region 20 of the terminal well region 2 is provided so as to extend below the source wiring 51w, and the source wiring 51w is provided with the field insulating film 4 and the interlayer insulating film 14. It is connected so as to form an ohmic contact or a Schottky contact with the high concentration region 20 via a contact hole CH3 that penetrates the terminal well region 2 and reaches the high concentration region 20.
  • the field insulating film 4 is provided so as to extend to the vicinity of the inner edge portion of the terminal well region 2, and the gate electrode is drawn out to the outer region RO. 3 is formed so as to ride on the inner edge portion of the field insulating film 4 and further extend to the outer peripheral side, and the gate wiring 52w penetrates the interlayer insulating film 14 and reaches the gate electrode 3 in the contact hole CH2. Is connected to the gate electrode 3 so as to form an ohmic contact or a Schottky contact.
  • the gate pad 52p and the gate wiring 52w do not necessarily have to be directly connected, and may be electrically connected via, for example, the gate electrode 3.
  • the source pad 51p and the source wiring 51w do not necessarily have to be directly connected, and may be electrically connected via, for example, the outer peripheral wiring layer 13.
  • the outer peripheral wiring layer 13 is formed below the outer peripheral end portion of the source wiring 51w. Further, the outer peripheral wiring layer 13 is formed so as to extend from below the outer peripheral end portion of the source wiring 51w to the outside by 1 ⁇ m or more. The outer peripheral wiring layer 13 can be formed in all the regions below the outer peripheral end portion of the source wiring 51w.
  • the outer peripheral wiring layer 13 is formed below the inner peripheral end portion of the source wiring 51w. Further, the outer peripheral wiring layer 13 is formed so as to extend further inward by 1 ⁇ m or more from below the inner peripheral end portion of the source wiring 51w. The outer peripheral wiring layer 13 can be formed in all the regions below the inner peripheral end portion of the source wiring 51w.
  • FIG. 21 is a cross-sectional view showing the configuration of MOSFET 201, which is a modification of the second embodiment.
  • the same components as those of the MOSFET 200 described with reference to FIG. 20 are designated by the same reference numerals, and duplicate description will be omitted.
  • the MOSFET 201 has a p-type low-concentration well region 21 provided in the upper layer portion of the drift layer 1 on the outer peripheral side of the terminal well region 2.
  • the low-concentration well region 21 is provided as a plurality of frame-shaped regions surrounding the terminal well region 2 in a plan view, but is not limited to the multiplex and may be a single frame-shaped region.
  • the impurity concentration in the low concentration well region 21 is equal to or lower than the impurity concentration in the terminal well region 2.
  • the outer peripheral wiring layer 13 penetrates the interlayer insulating film 14 at the upper part of the outer peripheral wiring layer 13 on the field insulating film 4.
  • the contact hole CH13 to reach is provided, and the source wiring 51w and the outer peripheral wiring layer 13 may be connected to each other via the contact hole CH13.
  • the number of contact holes CH13 is not limited to one, and a plurality of contact holes CH13 may be provided.
  • the electric field strength of the source wiring 51w is more effectively relaxed, and by suppressing the precipitation of insulators, cracking and peeling of the source wiring 51w and the surface protective film 6 are suppressed, and the semiconductor device is used. Insulation reliability can be improved.
  • a contact hole CH 13 which penetrates the interlayer insulating film 14 and reaches the outer peripheral wiring layer 13 is provided at the upper part of the outer peripheral wiring layer 13.
  • the outermost circumference of the source wiring 51w and the outer peripheral wiring layer 13 may be connected to each other via the contact hole CH13.
  • the electric field strength at the outermost periphery of the source wiring 51w is more effectively relaxed, and by suppressing the precipitation of insulators, cracking and peeling of the source wiring 51w and the surface protective film 6 are suppressed. , The insulation reliability of the semiconductor device can be improved.
  • FIG. 22 is a cross-sectional view showing the configuration of the MOSFET 202, which is a modification of the second embodiment.
  • the same components as those of the MOSFET 200 described with reference to FIG. 20 are designated by the same reference numerals, and duplicate description will be omitted.
  • a contact hole CH4 (third contact hole) that penetrates the interlayer insulating film 14 and reaches the outer peripheral wiring layer 13 is provided at the position of the inner peripheral end portion of the source wiring 51w.
  • the source wiring 51w and the outer peripheral wiring layer 13 are connected to each other at the innermost circumference of the source wiring 51w.
  • the electric field strength at the inner peripheral end of the source wiring 51w is more effectively relaxed, and by suppressing the precipitation of insulators, cracking and peeling of the source electrode and the upper surface film are suppressed.
  • the insulation reliability of the semiconductor device can be improved.
  • the MOSFET 200 according to the second embodiment also has an “on state” in which a positive voltage equal to or higher than the threshold value is applied to the gate electrode 3 and a threshold value on the gate electrode 3. It operates separately from the “off state” in which a voltage less than less than is applied.
  • the impurity concentration in the terminal well region 2 is usually set to the impurity concentration in the lower part of the source electrode 51 and the gate portion 52 so that the inside of the terminal well region 2 is not depleted.
  • the encapsulating resin provided to cover the semiconductor chip may contain moisture.
  • the surface protective film 6 (upper surface film) is made of a resin material having high water absorption such as polyimide
  • the surface protective film 6 contains a large amount of water under high humidity, and the water content is the epitaxial layer 32 and the epitaxial layer 32. It may reach the top surface of the source electrode 51.
  • the surface protective film 6 is made of a material having high moisture resistance such as SiN, cracks are likely to occur in the surface protective film 6 due to stress generated during the process, and the epitaxial layer 32 and the source electrode 51 pass through the cracks. May be exposed to moisture.
  • the end portion of the epitaxial layer 32 acts as an anode and the source electrode 51 acts as a cathode in the terminal region due to the voltage applied to the MOSFET 200 in the off state.
  • the concentration of hydroxide ions increases as described in the first embodiment. This hydroxide ion chemically reacts with the source electrode 51.
  • the source electrode 51 is made of aluminum, the aluminum may be aluminum hydroxide.
  • the source wiring 51w is closer to the end of the epitaxial layer 32 which is the anode than the source pad 51p, and aluminum hydroxide is likely to be generated in the source wiring 51w.
  • the reaction between aluminum and hydroxide ions is accelerated according to the surrounding electric field strength. Since a potential gradient is generated in the depleted region inside the semiconductor layer, in the MOSFET 200, a potential gradient along the upper surface S2 is generated in the region where the depletion layer reaches the upper surface of the epitaxial substrate 30. Since this potential gradient is also formed in the field insulating film 4 and the interlayer insulating film 14 formed on the upper surface S2 of the epitaxial layer 32, an electric field is generated around the outer peripheral end of the source wiring 51w. As a result, when the electric field strength at the outer peripheral end of the source wiring 51w exceeds a certain level, an aluminum hydroxide formation reaction occurs, and the reaction is accelerated as the electric field strength increases.
  • an electric field is generated around the inner peripheral end portion of the source wiring 51w due to the potential difference between the source wiring 51w and the terminal well region 2 and the potential difference between the source wiring 51w and the gate wiring 52w.
  • the source wiring 51w and the surface protective film 6 are cracked or peeled due to volume expansion, and a cavity is formed on the upper surface of the interlayer insulating film 14. Moisture entering the cavity may cause an excessive leakage current to flow, or air discharge may occur in the cavity, which may lead to destruction of the MOSFET 200.
  • the outer peripheral end portion of the source wiring 51w is located on the inner peripheral side of the outer peripheral end portion of the terminal well region 2. Therefore, the electric field strength around the source wiring 51w is relaxed.
  • the impurity concentration in the terminal well region 2 is set to a certain level or higher, the depletion layer hardly spreads inside the terminal well region 2, and the electric field strength around the source wiring 51w can be effectively relaxed. .. Therefore, the generation of aluminum hydroxide can be effectively suppressed.
  • the electric field strength around the source wiring 51w is effectively relaxed, and the terminal well region 2 is provided.
  • the electric field strength of the epitaxial layer 32 can be relaxed around the outer peripheral end portion of the MOSFET 200, and the avalanche voltage of the MOSFET 200 can be increased.
  • the outer peripheral wiring layer 13 is formed below the outer peripheral end portion of the source wiring 51w, and the inner peripheral wiring layer 13 is formed in the source wiring 51w.
  • the outer peripheral wiring layer 13 is formed below the peripheral end portion.
  • the outer peripheral wiring layer 13 has a potential between the source wiring 51w and the terminal well region 2, and the potential region is moved away from the outer peripheral end portion of the source wiring 51w to the outer peripheral side and the inner peripheral end portion to the inner peripheral side.
  • the electric potential concentration due to the potential difference between the source wiring 51w and the terminal well region 2 is relaxed around the outer peripheral end portion and the inner peripheral end portion of the source wiring 51w.
  • the outer peripheral wiring layer 13 is present below the outer peripheral end portion and the inner peripheral end portion of the source wiring 51w where the electric field is particularly easy to concentrate, so that the outer peripheral portion of the source wiring 51w is present.
  • the electric field concentration at the lower part of the end portion and the lower part of the inner peripheral end portion can be relaxed to suppress the generation of aluminum hydroxide.
  • the outer peripheral wiring layer 13 is formed so as to extend 1 ⁇ m or more on the outer peripheral side of the outer peripheral end portion of the source wiring 51w and 1 ⁇ m or more on the inner peripheral side of the inner peripheral end portion, whereby the source electrode 51 is formed.
  • the electric field concentration is effectively alleviated around the outer peripheral end portion and the inner peripheral end portion, and the generation of aluminum hydroxide can be suppressed.
  • the outer peripheral wiring layer 13 penetrates the interlayer insulating film 14 at the upper part of the outer peripheral wiring layer 13 on the field insulating film 4.
  • the potential of the outer peripheral wiring layer 13 can be made the same as the potential of the source electrode 51.
  • the potential difference generated between the source wiring 51w and the terminal well region 2 is generated only inside the gate insulating film 12 and the field insulating film 4, and the interlayer insulating film between the source wiring 51w and the outer peripheral wiring layer 13 is generated.
  • the potential difference at 14 can be reduced. Therefore, the electric field concentration at the outer peripheral end of the lower portion of the source wiring 51w can be more effectively alleviated, and the generation of aluminum hydroxide can be suppressed.
  • the source electrode 51 and the outer peripheral wiring layer 13 pass through the contact hole CH13 that penetrates the interlayer insulating film 14 and reaches the outer peripheral wiring layer 13 at the outermost peripheral position of the source wiring 51w.
  • the formation of aluminum hydroxide at the outer peripheral end of the source electrode 51 is suppressed.
  • the contact hole CH13 which penetrates the interlayer insulating film 14 and reaches the outer peripheral wiring layer 13 at the upper part of the outer peripheral wiring layer 13 is used.
  • the outermost circumference of the source wiring 51w and the outer peripheral wiring layer 13 may be connected to each other.
  • the interlayer insulating film 14 is penetrated into the outer peripheral wiring layer 13 at the position of the inner peripheral end portion of the source wiring 51w. It is also possible to match the configuration in which the innermost circumference of the source wiring 51w and the outer peripheral wiring layer 13 are connected via the contact hole CH4 that reaches.
  • the source wiring 51w and the outer peripheral wiring layer 13 are connected to each other via the contact hole at the outermost circumference and the innermost circumference of the source wiring 51w, so that the outer peripheral end portion and the inner peripheral end portion of the lower portion of the source wiring 51w are connected. It is possible to sufficiently suppress the electric field concentration of the part and suppress the generation of aluminum hydroxide.
  • the formation of aluminum hydroxide at the end of the source wiring 51w is suppressed.
  • FIGS. 23 to 31 are sectional views showing the manufacturing process in order.
  • the description of the method of manufacturing the MOSFET 201 shown in FIG. 21 will be replaced with the description of the method of manufacturing the MOSFET 200.
  • the same steps as the manufacturing method of the MOSFET 100 of the first embodiment described with reference to FIGS. 1 to 18 will be omitted as appropriate.
  • a low-resistance single crystal substrate 31 containing n-type impurities at a relatively high concentration (n + ) is prepared, and SiC is epitaxially grown on the single crystal substrate 31 to form an epitaxial layer 32 in FIG. 23.
  • the epitaxial substrate 30 shown in the above is obtained.
  • FIG. 23 As shown in the above, the terminal well region 2, the element well region 9, the contact region 19, the high concentration region 20, the source region 11 and the low concentration well region 21 are formed in the upper layer of the epitaxial layer 32.
  • the SiO 2 film is formed on the upper surface S2 of the epitaxial substrate 30 by the CVD method, and the SiO 2 film is patterned by the photolithography step and the etching step to form the field insulating film 4 as shown in FIG. 24. ..
  • the field insulating film 4 is patterned into a shape that covers a part of the terminal well region 2 and extends beyond the end of the terminal well region 2 to the outer peripheral side of the terminal well region 2.
  • the upper surface of the epitaxial layer 32 not covered with the field insulating film 4 is thermally oxidized to form the SiO 2 film OX1 as the gate insulating film 12, and then the SiO 2 film.
  • a conductive polycrystalline silicon film PS1 is formed on the upper surface of the OX1 by a reduced pressure CVD method.
  • the gate electrode 3 is formed by patterning the polycrystalline silicon film PS1 by a photolithography step and an etching step.
  • the outer peripheral wiring layer 13 is simultaneously formed in the terminal region.
  • the outer peripheral wiring layer 13 is provided on the outer peripheral side of the gate electrode 3 formed so as to partially ride on the upper surface of the field insulating film 4, and the outer peripheral end portion is the inner circumference of the outer peripheral end portion of the terminal well region 2. It is formed so as to be located on the side.
  • the SiO 2 film OX2 as the interlayer insulating film 14 is formed by the CVD method.
  • the contact hole CH1 and the high concentration region 20 that penetrate the SiO 2 film OX2 and OX1 and reach the contact region 19 and the source region 11 are reached by the photolithography step and the etching step.
  • the contact hole CH11 is formed.
  • the contact hole CH2 penetrating the interlayer insulating film 14 and reaching the gate electrode 3 the contact hole CH3 penetrating the interlayer insulating film 14 and the field insulating film 4 to the high concentration region 20.
  • the SiO 2 film OX1 becomes the gate insulating film 12
  • the SiO 2 film OX2 becomes the interlayer insulating film 14.
  • a material layer ML1 to be a surface electrode 50 such as 52 is formed.
  • the material layer ML2 of the back surface electrode 8 is formed on the lower surface S1 of the epitaxial substrate 30 by the same method as that of the material layer ML1.
  • the material layer ML1 is patterned by a photolithography step and an etching step to form a source electrode 51 (including a source pad 51p and a source wiring 51w) and a gate portion 52 (gate pad 52p and gate wiring). (Including 52w) is separated to form the surface electrode 50.
  • the source wiring 51w is formed so that the outer peripheral wiring layer 13 is located below the outer peripheral end portion and the inner peripheral portion of the source wiring 51w.
  • the outer peripheral wiring layer 13 can be formed not only in the portion of the line BB in FIG. 20 but also in all the regions below the outer peripheral end portion and the inner peripheral end portion of the source wiring 51w.
  • the precipitation of the insulating material at the outer peripheral end portion and the inner peripheral end portion of the source wiring 51w is suppressed in the entire circumference of the terminal region, and the cracking and peeling of the source wiring 51w and the surface protective film 6 are suppressed. , The insulation reliability of the semiconductor device can be improved.
  • the MOSFET 201 shown in FIG. 21 can be obtained. If the low-concentration well region 21 is not formed in the step described with reference to FIG. 23, the MOSFET 200 shown in FIG. 20 can be obtained.
  • the MOSFET 200 according to the second embodiment it is possible to suppress the generation of aluminum hydroxide at the end of the source wiring 51w in the terminal region, and the source wiring 51w and the surface protective film can be suppressed. Cracking or peeling of 6 is suppressed. As a result, it is possible to suppress an increase in leakage current and aerial discharge due to cracking or peeling of the source wiring 51w and the surface protective film 6, and it is possible to improve the insulation reliability of the MOSFET 200.
  • the MOSFET is exemplified as the semiconductor device of the first and second embodiments, but the present invention is not limited to this, and a transistor other than the MOSFET, for example, a JFET (JunctionFET), an IGBT (InsulatedGate Bipolar Transistor), or the like is used.
  • a transistor other than the MOSFET for example, a JFET (JunctionFET), an IGBT (InsulatedGate Bipolar Transistor), or the like is used.
  • JFET JointFET
  • IGBT InsulatedGate Bipolar Transistor
  • MOSFET 100 of the first embodiment and the MOSFET 200 of the second embodiment are exemplified as planar type transistors, the present disclosure can also be applied to trench type transistors.
  • the power conversion device and the method for manufacturing the power conversion device according to the third embodiment will be described.
  • the third embodiment applies the semiconductor device according to the first and second embodiments described above to the power conversion device, and in the following description, the configurations described in the first and second embodiments. Components similar to the elements are illustrated with the same reference numerals, and detailed description thereof will be omitted as appropriate.
  • the applicable power conversion device is not limited to that of a specific application, but the case where it is applied to a three-phase inverter will be described below.
  • FIG. 32 is a block diagram schematically showing the configuration of a power conversion system including the power conversion device 2200 according to the third embodiment.
  • the power conversion system shown in FIG. 32 has a power supply 2100, a power conversion device 2200, and a load 2300.
  • the power supply 2100 is a DC power supply and supplies DC power to the power conversion device 2200.
  • the power supply 2100 can be configured with various things, for example, a DC system, a solar cell, a storage battery, or the like. Further, the power supply 2100 can be configured by a rectifier circuit or an AC-DC converter connected to an AC system. Further, the power supply 2100 can also be configured by a DC-DC converter that converts the DC power output from the DC system into a predetermined power.
  • the power converter 2200 is a three-phase inverter connected between the power supply 2100 and the load 2300.
  • the power conversion device 2200 converts the DC power supplied from the power supply 2100 into AC power, and supplies the AC power to the load 2300.
  • the power conversion device 2200 outputs a drive signal for driving each switching element of the conversion circuit 2201 that converts DC power into AC power and outputs the conversion circuit 2201. It includes a drive circuit 2202 and a control circuit 2203 that outputs a control signal for controlling the drive circuit 2202 to the drive circuit 2202.
  • the load 2300 is a three-phase electric motor driven by AC power supplied from the power conversion device 2200.
  • the load 2300 is not limited to a specific application, and is an electric motor mounted on various electric devices.
  • the load 2300 is used as an electric motor for a hybrid vehicle, an electric vehicle, a railway vehicle, an elevator, or an air conditioning device.
  • the details of the power conversion device 2200 will be described below.
  • the conversion circuit 2201 includes a switching element and a freewheeling diode (not shown). Then, when the switching element performs the switching operation, the DC power supplied from the power supply 2100 is converted into AC power and further supplied to the load 2300.
  • the conversion circuit 2201 is a two-level three-phase full bridge circuit, and has six switching elements and their respective switching. It can be composed of six freewheeling diodes connected in antiparallel to the element.
  • the semiconductor device according to any one of the above-described embodiments 1 and 2 is applied to each switching element in the conversion circuit 2201.
  • the six switching elements are connected in series for each of the two switching elements to form an upper and lower arm, and each upper and lower arm constitutes each phase (U phase, V phase and W phase) of the full bridge circuit. Then, the output terminals of the upper and lower arms, that is, the three output terminals of the conversion circuit 2201 are connected to the load 2300.
  • the drive circuit 2202 generates a drive signal for driving the switching element of the conversion circuit 2201, and supplies the drive signal to the control electrode of the switching element of the conversion circuit 2201. Specifically, based on the control signal output from the control circuit 2203 described later, a drive signal for turning on the switching element and a drive signal for turning off the switching element are output to the control electrodes of the respective switching elements. do.
  • the drive signal When the switching element is kept on, the drive signal is a voltage signal (on signal) equal to or higher than the threshold voltage of the switching element, and when the switching element is kept off, the drive signal is a voltage lower than the threshold voltage of the switching element. It becomes a signal (off signal).
  • the control circuit 2203 controls the switching element of the conversion circuit 2201 so that the desired power is supplied to the load 2300. Specifically, the time (on time) for each switching element of the conversion circuit 2201 to be in the on state is calculated based on the power to be supplied to the load 2300.
  • the conversion circuit 2201 can be controlled by pulse width modulation (PWM) control that modulates the on-time of the switching element according to the voltage to be output.
  • PWM pulse width modulation
  • control circuit 2203 gives a control command to the drive circuit 2202 so that an on signal is output to the switching element that should be turned on at each time point and an off signal is output to the switching element that should be turned off. Control signal) is output.
  • the drive circuit 2202 outputs an on signal or an off signal as a drive signal to the control electrodes of the respective switching elements based on the control signal.
  • the semiconductor device according to any one of the above-described first and second embodiments is applied as the switching element of the conversion circuit 2201, the on-resistance after the energization cycle is stabilized. be able to.
  • the semiconductor device according to the first and second embodiments When the semiconductor device according to the first and second embodiments is applied to the power conversion device 2200 as described above, the semiconductor device is usually used by being embedded in a gel or a resin, but these materials also completely block water. Therefore, the insulation protection of the semiconductor device is maintained by the configuration shown in the first and second embodiments. That is. By applying the semiconductor device having the configuration shown in the first and second embodiments, the reliability of the power conversion device 2200 can be enhanced.
  • the semiconductor devices of the first and second embodiments are applied to the two-level three-phase inverter
  • the application examples of the semiconductor devices of the first and second embodiments are limited to this.
  • the semiconductor devices of the first and second embodiments can be applied to various power conversion devices.
  • the two-level power conversion device has been described, but the semiconductor devices of the first and second embodiments can be applied to the three-level or multi-level power conversion device. Further, in the case of supplying electric power to the single-phase load, the semiconductor devices of the first and second embodiments can be applied to the single-phase inverter.
  • the semiconductor devices of the first and second embodiments can be applied to the DC-DC converter or the AC-DC converter.
  • the power conversion device to which the semiconductor devices of the first and second embodiments are applied is not limited to the case where the load described above is an electric motor, and is not limited to, for example, an electric discharge machine, a laser machine, and an induction heating cooker. It can also be used as a power supply for a device or contactless power supply system. Further, the power conversion device to which the semiconductor devices of the first and second embodiments are applied can also be used as a power conditioner in a solar power generation system, a power storage system, or the like.
  • the semiconductor device is manufactured by the manufacturing method described in the first and second embodiments.
  • the conversion circuit 2201 having the semiconductor device is incorporated into the power conversion device 2200.
  • the conversion circuit 2201 is a circuit for converting and outputting the input power.
  • the drive circuit 2202 is incorporated in the power conversion device 2200.
  • the drive circuit 2202 is a circuit for outputting a drive signal for driving the semiconductor device to the semiconductor device.
  • the control circuit 2203 is incorporated in the power conversion device 2200.
  • the control circuit 2203 is a circuit for outputting a control signal for controlling the drive circuit 2202 to the drive circuit 2202.
  • the semiconductor switching element has shown an example of being composed of a SiC semiconductor, it can be a switching element composed of a wideband gap semiconductor other than the SiC semiconductor. ..
  • Wide bandgap semiconductors that are non-Si semiconductors include gallium nitride-based materials or diamond, in addition to silicon carbide.
  • a switching element composed of a wide bandgap semiconductor can be used even in a high voltage region where unipolar operation is difficult with a Si semiconductor, and switching loss generated during switching operation can be greatly reduced. Therefore, it is possible to greatly reduce the power loss.
  • switching elements composed of wide bandgap semiconductors have low power loss and high heat resistance. Therefore, when a power module including a cooling unit is configured, the heat radiation fins of the heat sink can be miniaturized, so that the semiconductor module can be further miniaturized.
  • the switching element composed of the wide bandgap semiconductor is suitable for high frequency switching operation. Therefore, when applied to a converter circuit in which a high frequency demand is high, the reactor or capacitor connected to the converter circuit can be miniaturized by increasing the switching frequency.
  • each component of the present disclosure includes structures having other structures or shapes as long as they perform the same function.
  • each embodiment can be freely combined, and each embodiment can be appropriately modified or omitted.

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

半導体装置に関し、半導体基板は、活性領域が設けられた内側領域と内側領域を囲む外側領域とに区分され、半導体装置は、第１導電型の半導体層と、内側領域を囲むように半導体層の上層部に選択的に設けられた、第２導電型の終端ウェル領域と、終端ウェル領域の上層部に選択的に設けられた不純物領域と、表面電極と、裏面電極と、終端ウェル領域の上部を部分的に覆うように設けられた絶縁膜と、少なくとも一部が絶縁膜の上部に設けられ、内側領域を囲む外周配線層と、絶縁膜および外周配線層を少なくとも覆う層間絶縁膜と、を備え、表面電極は、内側領域から層間絶縁膜の上部にかけて設けられ、層間絶縁膜を貫通して不純物領域に達する第１のコンタクトホールを介して不純物領域に接続され、外周配線層は、層間絶縁膜の上部の表面電極の端部の下方から、さらに外側に位置するように設けられる。

Description

半導体装置および電力変換装置
　本開示は半導体装置に関し、特に、表面保護膜を有する半導体装置に関する。
　パワーデバイス等に用いる縦型の半導体装置における耐圧確保のため、例えば特許文献１に開示のように、ｎ型の半導体層内のいわゆる終端領域にｐ型のガードリング領域（終端ウェル領域）を設けることが知られている。
　ガードリング領域を備える半導体装置では、半導体装置の主電極に逆電圧が印加された際に生じる電界が、ｎ型の半導体層とｐ型のガードリング領域との間のｐｎ接合が形成する空乏層によって緩和され、定格電圧以下のアバランシェ降伏、または、電極端部における破壊などを避けることができる。
　特許文献１に示されたＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）では、ｐ型の不純物領域が、表面電極およびゲート配線層よりも外周に張り出すように形成されている。このようなＭＯＳＦＥＴなどの半導体装置は、通常、表面電極が、ワイヤーボンディングが行われる領域を除いて、ポリイミドなどの表面保護膜によって覆われている。また、表面電極が、ゲルなどの封止材を用いて封止される場合もある。
国際公開第２０１４／０８７６００号
　上記の、ポリイミドなどの表面保護膜およびゲルなどの封止材は、高湿度の環境下において水分を含みやすい。表面保護膜および封止材に含まれた水分は、表面電極へ悪影響を及ぼす可能性がある。具体的には、当該水分中に表面電極が溶け出したり、水分と表面電極とが反応することによって析出反応が生じたりする場合がある。
　上述した、ポリイミド等の表面保護膜およびゲルなどの封止材は、高湿度の環境下において水分を含みやすい。この水分は表面電極へ悪影響を及ぼす可能性がある。具体的には、水分中に表面電極が溶け出したり、水分と表面電極とが反応したりすることによって析出反応が生じたりする場合がある。このような場合、表面電極および表面保護膜の割れ、または、表面電極と表面保護膜との界面において表面保護膜の剥離が起こることがある。表面電極および表面保護膜の割れ、または、表面保護膜の剥離によって形成された空洞がリークパスとして作用すると、半導体装置の絶縁信頼性が損なわれる可能性がある。
　本開示に係る技術は、上記のような問題を解決するためになされたものであり、絶縁信頼性を高めた半導体装置を提供することを目的とする。
　本開示に係る半導体装置は、半導体基板の厚み方向に主電流が流れる活性領域を有する半導体装置であって、前記半導体基板は、前記活性領域が設けられた内側領域と前記内側領域を囲む外側領域とに区分され、前記半導体装置は、第１導電型の半導体層と、平面視において前記内側領域を囲むように前記半導体層の上層部に選択的に設けられた、前記第１導電型とは異なる導電型の第２導電型の終端ウェル領域と、前記終端ウェル領域の上層部に選択的に設けられた第１または第２導電型の不純物領域と、前記半導体基板の第１の主面とは反対側の第２の主面側に設けられた表面電極と、前記第１の主面上に設けられた裏面電極と、前記終端ウェル領域の上部を部分的に覆うように設けられた絶縁膜と、少なくとも一部が前記絶縁膜の上部に設けられ、平面視において前記内側領域を囲む外周配線層と、前記絶縁膜および前記外周配線層を少なくとも覆う層間絶縁膜と、を備え、前記終端ウェル領域は、前記内側領域と前記外側領域との境界から前記外側領域に延在し、前記表面電極は、前記内側領域から前記層間絶縁膜の上部にかけて設けられ、前記層間絶縁膜を貫通して前記不純物領域に達する第１のコンタクトホールを介して前記不純物領域に接続され、前記外周配線層は、平面視において前記内側領域とは反対側である外周側の外周端部が、平面視において前記内側領域とは反対側の前記終端ウェル領域の外周端部よりも内周側に位置すると共に、前記層間絶縁膜の上部の前記表面電極の端部の下方から、さらに外側に位置するように設けられる。
　本開示に係る半導体装置によれば、外側領域である終端領域における表面電極の端部で析出物が生成されることを抑制することができ、表面電極の割れまたは剥離が抑制される。この結果、表面電極の割れまたは剥離に起因するリーク電流の増加および気中放電を抑制することができ、半導体装置の絶縁信頼性を高めることができる。
本開示に係る実施の形態１の半導体装置の構成を示す部分断面図である。 本開示に係る実施の形態１の半導体装置の構成を示す平面図である。 本開示に係る実施の形態１の半導体装置の構成を示す部分断面図である。 本開示に係る実施の形態１の半導体装置の変形例の構成を示す部分断面図である。 本開示に係る実施の形態１の半導体装置の変形例の構成を示す部分断面図である。 本開示に係る実施の形態１の半導体装置の変形例の構成を示す部分断面図である。 本開示に係る実施の形態１の半導体装置の変形例の構成を示す平面図である。 本開示に係る実施の形態１の半導体装置の変形例の構成を示す部分断面図である。 本開示に係る実施の形態１の半導体装置の変形例の構成を示す部分断面図である。 空乏層がエピタキシャル基板の上面に達している領域を説明する図である。 本開示に係る実施の形態１の半導体装置の製造工程を示す部分断面図である。 本開示に係る実施の形態１の半導体装置の製造工程を示す部分断面図である。 本開示に係る実施の形態１の半導体装置の製造工程を示す部分断面図である。 本開示に係る実施の形態１の半導体装置の製造工程を示す部分断面図である。 本開示に係る実施の形態１の半導体装置の製造工程を示す部分断面図である。 本開示に係る実施の形態１の半導体装置の製造工程を示す部分断面図である。 本開示に係る実施の形態１の半導体装置の製造工程を示す部分断面図である。 本開示に係る実施の形態１の半導体装置の製造工程を示す部分断面図である。 本開示に係る実施の形態２の半導体装置の構成を示す平面図である。 本開示に係る実施の形態２の半導体装置の構成を示す部分断面図である。 本開示に係る実施の形態２の半導体装置の変形例の構成を示す部分断面図である。 本開示に係る実施の形態２の半導体装置の変形例の構成を示す部分断面図である。 本開示に係る実施の形態２の半導体装置の製造工程を示す部分断面図である。 本開示に係る実施の形態２の半導体装置の製造工程を示す部分断面図である。 本開示に係る実施の形態２の半導体装置の製造工程を示す部分断面図である。 本開示に係る実施の形態２の半導体装置の製造工程を示す部分断面図である。 本開示に係る実施の形態２の半導体装置の製造工程を示す部分断面図である。 本開示に係る実施の形態２の半導体装置の製造工程を示す部分断面図である。 本開示に係る実施の形態２の半導体装置の製造工程を示す部分断面図である。 本開示に係る実施の形態２の半導体装置の製造工程を示す部分断面図である。 本開示に係る実施の形態２の半導体装置の製造工程を示す部分断面図である。 本開示に係る実施の形態３の電力変換装置が適用された電力変換システムの構成を示すブロック図である。
　＜はじめに＞
　以下の説明において、半導体装置の「活性領域」とは半導体装置のオン状態において主電流が流れる領域であり、半導体装置の「終端領域」とは、活性領域の周囲における領域であるものと定義する。また、以下において、半導体装置の「外側」とは半導体装置の中央部から外周部に向かう方向を意味し、半導体装置の「内側」とは「外側」に対して反対の方向を意味する。また、以下の記載では、不純物の導電型に関して、ｎ型を「第１導電型」、ｎ型とは反対導電型のｐ型を「第２導電型」として定義するが、その逆に「第１の導電型」をｐ型、「第２の導電型」をｎ型と定義しても良い。
　また、「ＭＯＳ」という用語は、古くは金属-酸化物-半導体の接合構造に用いられており、Metal-Oxide-Semiconductorの頭文字を採ったものとされている。しかしながら特にＭＯＳ構造を有する電界効果トランジスタ（以下、単に「ＭＯＳトランジスタ」と称す）においては、近年の集積化や製造プロセスの改善などの観点からゲート絶縁膜やゲート電極の材料が改善されている。
　例えばＭＯＳトランジスタにおいては、主としてソース・ドレインを自己整合的に形成する観点から、ゲート電極の材料として金属の代わりに多結晶珪素が採用されてきている。また電気的特性を改善する観点から、ゲート絶縁膜の材料として高誘電率の材料が採用されるが、当該材料は必ずしも酸化物には限定されない。
　従って「ＭＯＳ」という用語は必ずしも金属-酸化物-半導体の積層構造のみに限定されて採用されているわけではなく、本明細書でもそのような限定を前提としない。すなわち、技術常識に鑑みて、ここでは「ＭＯＳ」とはその語源に起因した略語としてのみならず、広く導電体-絶縁体-半導体の積層構造をも含む意義を有する。
　また、以下の説明では、「～上（上面）」および「～を覆う」と記載されていても、構成要素間に介在物が存在することが妨げられるものではない。例えば、「Ａ上（上面）に設けられたＢ」または「Ａを覆うＢ」と記載されていても、ＡとＢとの間に他の構成要素Ｃが設けられた場合も有り得る。また、以下の説明では、「上」、「下」、「側」、「底」、「表」または「裏」などの特定の位置および方向を意味する用語が用いられる場合があるが、これらの用語は、実施の形態の内容を理解することを容易にするため便宜上用いられているものであり、実際に実施される際の方向とは関係しない。
　なお、図面は模式的に示されるものであり、説明の便宜のため、適宜、構成の省略、または、構成の簡略化が図面においてなされるものである。また、異なる図面にそれぞれ示される構成などの大きさおよび位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得るものである。また、断面図ではない平面図などの図面においても、実施の形態の内容を理解することを容易にするために、ハッチングが付される場合がある。
　また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとする。従って、それらについての詳細な説明を、重複を避けるために省略する場合がある。
　また、以下に記載される説明において、ある構成要素を「備える」、「含む」または「有する」などと記載される場合、特に断らない限りは、他の構成要素の存在を除外する排他的な表現ではない。
　また、以下に記載される説明において、「第１の」または「第２の」などの序数が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、これらの序数によって生じ得る順序などに限定されるものではない。
　また、以下に記載される説明において、等しい状態であることを示す表現、例えば、「同一」、「等しい」、「均一」または「均質」などは、特に断らない限りは、厳密に等しい状態であることを示す場合、および、公差または同程度の機能が得られる範囲において差が生じている場合を含むものとする。
　以下、添付される図面を参照しながら実施の形態について説明する。以下の実施の形態では、技術の説明のために詳細な特徴なども示されるが、それらは例示であり、実施の形態が実施可能となるためにそれら全てが必ずしも必須の特徴ではない。
　＜実施の形態１＞
　以下、実施の形態１の半導体装置の構成、動作および製造方法について説明する。
　＜半導体装置の構成について＞
　図１は、実施の形態１に係る半導体装置であるＭＯＳＦＥＴ１００の構成を示す部分断面図であり、図２は、ＭＯＳＦＥＴ１００の平面図である。なお、図２におけるＡ－Ａ線での矢視方向断面図が図１に対応する。なお、図２においては、便宜的にＭＯＳＦＥＴ１００の上面構成のうち、表面保護膜６（上面膜）を省略している。また、図１において、右側がＭＯＳＦＥＴ１００の終端領域であり、左側がＭＯＳＦＥＴ１００のオン状態において主電流が流れる活性領域である。
　また、図３は、図１に示される活性領域である内側領域ＲＩに形成される、ＭＯＳＦＥＴ１００の最小単位構造であるユニットセルＵＣの構成を示す断面図である。ＭＯＳＦＥＴ１００の内側領域ＲＩには、図３に示されるユニットセルＵＣが複数配列されており、図１の左端に示されている構造が、内側領域ＲＩにおける最外周のユニットセルＵＣである。
　図１に示されるように、ＭＯＳＦＥＴ１００は、単結晶基板３１と、単結晶基板３１の上面に形成されたエピタキシャル層３２と、で構成されるエピタキシャル基板３０に形成される。単結晶基板３１は、ｎ型（第１導電型）の炭化珪素（ＳｉＣ）で構成される半導体基板であり、エピタキシャル層３２は、単結晶基板３１の上面にエピタキシャル成長させたＳｉＣで構成されるｎ型の半導体層である。すなわち、ＭＯＳＦＥＴ１００は、ＳｉＣ－ＭＯＳＦＥＴである。なお、エピタキシャル基板３０は、本実施の形態１においては、４Ｈのポリタイプを有するＳｉＣ基板である。
　活性領域、すなわち内側領域ＲＩにおけるエピタキシャル層３２の上層部には、ｐ型（第２導電型）の素子ウェル領域９が選択的に形成されている。また、素子ウェル領域９の上層部には、ｎ型のソース領域１１と、素子ウェル領域９よりも不純物濃度が高いｐ型のコンタクト領域１９とが、それぞれ選択的に形成されている。
　終端領域、すなわち、内側領域ＲＩを囲む外側領域ＲＯにおけるエピタキシャル層３２の上層部にはｐ型の終端ウェル領域２が選択的に形成されている。終端ウェル領域２は、平面視で活性領域を取り囲むフレーム状（リング状）の領域であり、いわゆるガードリングとして機能する。
　終端ウェル領域２の上層部には、不純物濃度が比較的高いｐ型の高濃度領域２０が活性領域を取り囲むように選択的に形成されている。ここで、高濃度領域２０はｐ型に限定されず、ｎ型とすることもできる。高濃度領域２０を設けることで、コンタクト抵抗を低減できる。
　上記の素子ウェル領域９、ソース領域１１、コンタクト領域１９および終端ウェル領域２およびを除くエピタキシャル層３２のｎ型の領域は、ドリフトによって電流が流れるドリフト層１である。
　ドリフト層１の不純物濃度は、単結晶基板３１の不純物濃度よりも低い。そのため、単結晶基板３１は、ドリフト層１に比べて低い抵抗率を有している。ここでは、ドリフト層１の不純物濃度は、例えば、１×１０１４／ｃｍ３以上、かつ、１×１０１７／ｃｍ３以下とする。
　終端ウェル領域２は、エピタキシャル層３２の上層部において内側領域ＲＩと外側領域ＲＯとの境界から外側領域ＲＯの方に延在するように形成されている。なお、終端ウェル領域２の内側（内周側）の端部（内周端部）を境として、それよりも内側を内側領域ＲＩとし、それよりも外側を外側領域ＲＯとする。
　また、図１に示されるように、活性領域におけるエピタキシャル基板３０の上面Ｓ２（第２の主面）上には、ソース領域１１上と、ソース領域１１およびドリフト層１に挟まれる素子ウェル領域９上と、ドリフト層１上に跨がるように、ゲート絶縁膜１２が形成されている。そして、ゲート絶縁膜１２の上面にゲート電極３が形成されている。ゲート絶縁膜１２およびゲート電極３で覆われた素子ウェル領域９の上層部、すなわち、素子ウェル領域９におけるソース領域１１とドリフト層１とに挟まれる部分は、ＭＯＳＦＥＴ１００がオン状態となった場合に反転チャネルが形成されるチャネル領域である。
　活性領域において、ゲート電極３は層間絶縁膜１４で覆われており、層間絶縁膜１４の上面にはソース電極５１が形成されている。従って、ゲート電極３とソース電極５１との間は、層間絶縁膜１４によって電気的に絶縁されている。なお、層間絶縁膜１４は、例えば、ホウ素またはリンの元素組成を有する。
　なお、ゲート絶縁膜１２およびゲート電極３は、外側領域ＲＯにおける終端ウェル領域２上および内側領域ＲＩにおける最外周のユニットセルＵＣのソース領域１１およびドリフト層１に挟まれる素子ウェル領域９上とドリフト層１上に跨がるようにも形成されており、外側領域ＲＯまで引き出されており、ゲート絶縁膜１２およびゲート電極３は層間絶縁膜１４に覆われている。外側領域ＲＯまで引き出されたゲート電極３は、活性領域に設けられたゲート電極３と接続されている。
　層間絶縁膜１４は、終端ウェル領域２の外側にまで延在するようにフィールド絶縁膜４を覆っている。
　また、図１に示されるように、終端領域におけるエピタキシャル基板３０の上面Ｓ２には、ゲート絶縁膜１２よりも膜厚が厚いフィールド絶縁膜４が設けられている。フィールド絶縁膜４は、終端ウェル領域２の一部を覆い、かつ、終端ウェル領域２の外周端を超えて終端ウェル領域２の外側にまで延在している。また、フィールド絶縁膜４は、内側領域ＲＩには設けられていない。言い換えれば、フィールド絶縁膜４は、平面視において内側領域ＲＩを含む開口部を有している。
　フィールド絶縁膜４の開口部の内側端縁部には、ゲート絶縁膜１２上からフィールド絶縁膜４の上面に乗り上げるように外周配線層１３が形成されており、ゲート絶縁膜１２またはフィールド絶縁膜４を介して終端ウェル領域２の上方に配置されている。外周配線層１３はゲート絶縁膜１２と共に層間絶縁膜１４によって覆われている。
　また、図１に示されるように、外周配線層１３の一部は、ソース電極５１の外周側の端縁部の下方から、さらに外側に１μｍ以上延在するように形成されている。
　層間絶縁膜１４およびゲート絶縁膜１２を貫通してソース領域１１およびコンタクト領域１９に達するコンタクトホールＣＨ１および層間絶縁膜１４およびゲート絶縁膜１２を貫通して高濃度領域２０に対するコンタクトホールＣＨ１１（第１のコンタクトホール）が設けられている。ソース電極５１は、コンタクトホールＣＨ１を介して、ソース領域１１およびコンタクト領域１９に接続されると共に、コンタクトホールＣＨ１１を介して高濃度領域２０に接続される。
　ソース電極５１とコンタクト領域１９とは、コンタクトホールＣＨ１を介して、オーミックコンタクトを形成している。また、ソース電極５１と高濃度領域２０とは、コンタクトホールＣＨ１１を介して、オーミックコンタクトまたはショットキーコンタクトを形成している。
　また、図１に示されるように、エピタキシャル基板３０の下面Ｓ１（第１の主面）上には、ドレイン電極として機能する裏面電極８が形成されている。
　外周配線層１３は、図２に示されるように、ソース電極５１の外周よりもさらに外側の終端領域にまで延在し、ソース電極５１をほぼ囲んでいる。ソース電極５１は、平面視でほぼ矩形のソース電極５１の一辺から設けられたスリット部が、ソース電極５１の半分以上の位置まで延在し、そこにゲート配線５２ｗが入り込むように設けられている。すなわち、ソース電極５１の一辺に設けられた凹部にゲートパッド５２ｐが入り込むと共に、凹部と連続するスリット部にゲート配線５２ｗが入り込んだゲート部５２が設けられており、ゲート部５２は、平面視でソース電極５１に一部を除いて囲まれるように形成されている。なお、ソース電極５１とゲート部５２とを合わせて表面電極５０と呼称する。
　ゲート配線５２ｗは、活性領域から引き出されたゲート電極３と図示されないコンタクトホールを介して電気的に接続されており、活性領域のゲート電極３にゲート制御信号が与えられる。
　ゲート部５２、すなわち、ゲートパッド５２ｐおよびゲート配線５２ｗは、ソース電極５１と裏面電極８との間の電気的経路を制御するためのゲート制御信号を受ける電極として機能する。ゲート部５２は、図２に示されるようにソース電極５１とは離間しており、電気的にもソース電極５１とは絶縁されている。
　なお、図１においては、ソース電極５１およびソース電極５１に覆われずに露出している層間絶縁膜１４を覆うように表面保護膜６が形成されているが、表面保護膜６は、ソース電極５１の上部およびゲート部５２（図２）の上部に開口部を有しており、ソース電極５１およびゲート部５２と外部との電気的な接続が可能な構成となっている。
　＜変形例１＞
　図４は、実施の形態１の変形例であるＭＯＳＦＥＴの１０１の構成を示す断面図である。なお、図４においては、図１を用いて説明したＭＯＳＦＥＴ１００と同一の構成については同一の符号を付し、重複する説明は省略する。
　図４に示されるように、ＭＯＳＦＥＴ１０１は、終端ウェル領域２よりも外周側のドリフト層１の上層部に設けられた、ｐ型の低濃度ウェル領域２１を有している。低濃度ウェル領域２１は、平面視において終端ウェル領域２を囲む多重のフレーム状の領域として設けられているが、多重に限定されず単一のフレーム状の領域とすることもできる。低濃度ウェル領域２１の不純物濃度は、終端ウェル領域２の不純物濃度以下である。
　＜変形例２＞
　図５は、実施の形態１の変形例であるＭＯＳＦＥＴの１０２の構成を示す断面図である。なお、図５においては、図１を用いて説明したＭＯＳＦＥＴ１００と同一の構成については同一の符号を付し、重複する説明は省略する。
　図５に示されるように、ＭＯＳＦＥＴ１０２においては、フィールド絶縁膜４が終端ウェル領域２の内側の端縁部近傍まで延在するように設けられており、外側領域ＲＯまで引き出されたゲート電極３がフィールド絶縁膜４の内側の端縁部に乗り上げるように形成されている。
　ソース電極５１は、層間絶縁膜１４およびフィールド絶縁膜４を貫通して高濃度領域２０に対するコンタクトホールＣＨ１２を介して高濃度領域２０にオーミックコンタクトまたはショットキーコンタクトを形成するように接続されている。外周配線層１３は、コンタクトホールＣＨ１２よりもさらに外側のフィールド絶縁膜４上に設けられている。
　＜変形例３＞
　図６は、実施の形態１の変形例であるＭＯＳＦＥＴの１０３の構成を示す断面図である。なお、図６においては、図１を用いて説明したＭＯＳＦＥＴ１００と同一の構成については同一の符号を付し、重複する説明は省略する。
　図６に示されるように、ＭＯＳＦＥＴ１０３においては、フィールド絶縁膜４が終端ウェル領域２の内側の端縁部近傍まで延在するように設けられており、外側領域ＲＯまで引き出されたゲート電極３がフィールド絶縁膜４に乗り上げ、外周配線層１３の近傍まで延在するように形成されている。
　ソース電極５１は、層間絶縁膜１４およびフィールド絶縁膜４を貫通して高濃度領域２０に対するコンタクトホールＣＨ１２を介して高濃度領域２０にオーミックコンタクトまたはショットキーコンタクトを形成するように接続されている。外周配線層１３は、コンタクトホールＣＨ１２を超えて延在するゲート電極３よりもさらに外側のフィールド絶縁膜４上にゲート電極３と離間して設けられている。
　＜変形例４＞
　図７は、実施の形態１の変形例であるＭＯＳＦＥＴの１０４の構成を示す平面図である。なお、図７においては、図２を用いて説明したＭＯＳＦＥＴ１００と同一の構成については同一の符号を付し、重複する説明は省略する。
　図７に示されるように、ＭＯＳＦＥＴ１０４においては、ゲートパッド５２ｐおよびゲート配線５２ｗで構成されるゲート部５２が、平面視でソース電極５１に全周を囲まれるように設けられており、外周配線層１３は、ソース電極５１の外周を囲むように設けられている。
　このような構成とすることで、ソース電極５１の外周端部の絶縁物析出を終端領域の全周において抑制することができ、ソース電極５１および表面保護膜６の割れおよび剥離を抑制し、半導体装置の絶縁信頼性を向上させることができる。
　＜変形例５＞
　図８は、実施の形態１の変形例であるＭＯＳＦＥＴの１０５の構成を示す断面図である。なお、図８においては、図１を用いて説明したＭＯＳＦＥＴ１００と同一の構成については同一の符号を付し、重複する説明は省略する。
　図８に示されるように、ＭＯＳＦＥＴ１０５においては、フィールド絶縁膜４上の外周配線層１３の上部において層間絶縁膜１４を貫通して外周配線層１３に達するコンタクトホールＣＨ１３（第２のコンタクトホール）が設けられ、コンタクトホールＣＨ１３を介してソース電極５１と外周配線層１３とが接続された構成となっている。なお、コンタクトホールＣＨ１３は１つに限らず、複数設けることができる。
　このような構成とすることで、ソース電極５１の外周端部の電界強度をより効果的に緩和し、絶縁物析出を抑制することで、ソース電極や上面膜の割れおよび剥離を抑制し、半導体装置の絶縁信頼性を高めることができる。
　＜変形例６＞
　図９は、実施の形態１の変形例であるＭＯＳＦＥＴの１０６の構成を示す断面図である。なお、図９においては、図１を用いて説明したＭＯＳＦＥＴ１００と同一の構成については同一の符号を付し、重複する説明は省略する。
　図９に示されるように、ＭＯＳＦＥＴ１０６においては、フィールド絶縁膜４上の外周配線層１３の上部において層間絶縁膜１４を貫通して外周配線層１３に達するコンタクトホールＣＨ１３が設けられ、コンタクトホールＣＨ１３を介してソース電極５１と外周配線層１３とが接続された構成となっている。コンタクトホールＣＨ１３は、ソース電極５１の最外周に位置する部分に設けられ、ソース電極５１の最外周と外周配線層１３とが接続されている。
　このような構成とすることで、ソース電極５１の外周端部の電界強度をより効果的に緩和し、絶縁物析出を抑制することで、ソース電極や上面膜の割れおよび剥離を抑制し、半導体装置の絶縁信頼性を高めることができる。
　　＜半導体装置の動作＞
　次に、図１および図２を用いて説明した実施の形態１のＭＯＳＦＥＴ１００の動作を、２つの状態に分けて説明する。
　第１の状態は、ゲート電極３に閾値以上の正の電圧が印加されている状態であり、以下、この状態を「オン状態」と呼ぶ。ＭＯＳＦＥＴ１００がオン状態である場合は、チャネル領域に反転チャネルが形成される。反転チャネルは、キャリアである電子がソース領域１１とドリフト層１との間を流れるための経路となる。オン状態では、ソース電極５１の電位を基準として、裏面電極８に高い電圧が印加されると、単結晶基板３１およびドリフト層１を通る電流が流れる。このときの、ソース電極５１と裏面電極８との間の電圧は「オン電圧」と呼ばれ、ソース電極５１と裏面電極８との間を流れる電流は「オン電流」と呼ばれる。オン電流は、チャネルが存在する活性領域のみを流れ、終端領域には流れない。
　第２の状態は、ゲート電極３に閾値未満の電圧が印加されている状態であり、以下、この状態を「オフ状態」と呼ぶ。ＭＯＳＦＥＴ１００がオフ状態である場合は、チャネル領域に反転チャネルが形成されない。そのため、オン電流は流れない。従って、ソース電極５１と裏面電極８との間に高電圧が印加されると、この高電圧は維持される。このときの、ゲート電極３とソース電極５１との間の電圧は、ソース電極５１と裏面電極８との間の電圧に対して非常に小さいので、ゲート電極３と裏面電極８との間にも高電圧が印加されることになる。
　オフ状態では、終端領域においても、ソース電極５１、ゲート部５２およびゲート電極３のそれぞれと、裏面電極８との間に、高電圧が印加される。ただし、活性領域において素子ウェル領域９とソース電極５１との電気的コンタクトが形成されているのと同様に、終端領域においては、終端ウェル領域２とソース電極５１との電気的コンタクトが形成されている。そのため、ゲート絶縁膜１２、フィールド絶縁膜４および層間絶縁膜１４に高電界が印加されることが防止される。
　ＭＯＳＦＥＴ１００がオフ状態にある場合、ドリフト層１と素子ウェル領域９との間、および、ドリフト層１と終端ウェル領域２との間のｐｎ接合の界面付近に、高電界がかかる。この電界が臨界電界に達してアバランシェ降伏が起こるときの裏面電極８への電圧が、ＭＯＳＦＥＴ１００の最大電圧（アバランシェ電圧）と定義される。通常、アバランシェ降伏が起こらない電圧範囲でＭＯＳＦＥＴ１００が使用されるように定格電圧が定められる。
　ＭＯＳＦＥＴ１００のオフ状態においては、ドリフト層１と素子ウェル領域９との間、および、ドリフト層１と終端ウェル領域２との間のｐｎ接合界面から、単結晶基板３１に向かう方向、すなわち図１における下方向と、ドリフト層１の外周に向かう方向、すなわち、図１における内側領域ＲＩから外側領域ＲＯへ向かう方向に向けて空乏層が広がる。また、ドリフト層１と終端ウェル領域２との間のｐｎ接合界面から、終端ウェル領域２内にも空乏層が広がり、その広がり具合は終端ウェル領域２の不純物濃度に大きく依存する。すなわち、終端ウェル領域２の不純物濃度を高くすると、終端ウェル領域２内での空乏層の広がりが抑制され、空乏層の先端位置は終端ウェル領域２とドリフト層１との境界に近い位置となる。
　なお、空乏層の先端位置は、ＴＣＡＤ（Technology CAD）シミュレーションなどによって調べることが可能である。外側領域ＲＯにおいて、エピタキシャル層３２の内部の空乏層、すなわち空乏化した領域では、エピタキシャル層３２の外周側から中央に向かって電位差が生じる。
　オフ状態において、特に電界強度が高くなるＳｉＣなどを材料として用いる半導体装置においては、エピタキシャル層３２の上面が空乏化した箇所に電極材料の端部が位置する場合、電極材料の端部においても高電界が印加されて電極材料の破壊に至ることがある。このため、本実施の形態１に係るＭＯＳＦＥＴ１００においては、終端ウェル領域２の不純物濃度は、ソース電極５１およびゲート部５２の下部において、終端ウェル領域２の上面が空乏化しない不純物濃度に設定される。
　ここで、高湿度下でＭＯＳＦＥＴ１００がオフ状態になった場合を考える。半導体チップを覆うように設けられる封止樹脂は水分を含有し得る。例えば、表面保護膜６（上面膜）がポリイミドなどの高い吸水性を有する樹脂材料で構成される場合、高湿度下では表面保護膜６が多くの水分を含有し、その水分がエピタキシャル層３２およびソース電極５１の上面に達する可能性がある。また、表面保護膜６がＳｉＮなどの耐湿性の高い材料で構成される場合においては、プロセス中に生じる応力などによって表面保護膜６にクラックが生じやすく、当該クラックを通してエピタキシャル層３２およびソース電極５１が水分にさらされる可能性がある。
　このような状態では、オフ状態のＭＯＳＦＥＴ１００に印加される電圧によって、終端領域において、エピタキシャル層３２の端部が陽極として作用し、ソース電極５１が陰極として作用する。陰極となるソース電極５１の近傍では、水分によって、以下の数式（１）で示される酸素の還元反応、および、数式（２）で示される水素の生成反応が生じる。
  Ｏ２　＋　２Ｈ２Ｏ　＋　４ｅ－　→　４ＯＨ－　・・・（１）
  Ｈ２Ｏ　＋　ｅ－　→　ＯＨ－　＋　１／２Ｈ２　・・・（２）
  これに伴い、ソース電極５１の近傍で水酸化物イオンの濃度が増加する。この水酸化物イオンは、ソース電極５１と化学的に反応する。例えば、ソース電極５１がアルミニウムで構成される場合は、上記の化学反応によってアルミニウムが水酸化アルミニウムとなることがある。
　アルミニウムと水酸化物イオンとの反応は、周囲の電界強度に応じて加速される。半導体層の内部では、空乏化している領域に電位勾配が生じるため、本実施の形態１に係るＭＯＳＦＥＴ１００においては、空乏層がエピタキシャル基板３０の上面に達している領域には上面Ｓ２に沿って電位勾配が発生する。
　図１０は、空乏層がエピタキシャル基板３０の上面に達している領域を説明する図であり、等電位線を破線で示している。図１０において、エピタキシャル層３２とフィールド絶縁膜４との境界で電位差ができている領域が、空乏層がエピタキシャル基板３０の上面に達している領域であり、終端ウェル領域２の不純物濃度により内側に寄ったり外側に寄ったりする。
　図１０に示されるようにエピタキシャル層３２とフィールド絶縁膜４との界面とほぼ直交する形で等電位線ができるので、フィールド絶縁膜４および層間絶縁膜１４にも電位勾配ができ、ソース電極５１の端部の周辺に電界が発生する。それによって、ソース電極５１の端部における電界強度が一定以上となると、水酸化アルミニウムの生成反応が起こり、その反応は電界強度の増加と共に加速される。
　また、ソース電極５１と終端ウェル領域２との接触領域に生じる電気抵抗、終端ウェル領域２のシート抵抗および高濃度領域２０がｎ型である場合に生じる高濃度領域２０と終端ウェル領域２によるｐｎ接合の拡散電位により、終端ウェル領域２の電位がソース電極５１と比べて高くなる場合、ソース電極５１の下部の電界強度が上昇する。
　さらに、終端ウェル領域２の濃度が低く、ドリフト層１と終端ウェル領域２との間のｐｎ接合界面から終端ウェル領域２内に広がる空乏層が上面Ｓ２に到達する場合、終端ウェル領域２内の上面Ｓ２に沿って電位勾配が発生する。このとき、上面Ｓ２上の高電位となる領域がソース電極５１に近づき、ソース電極５１の下部の電界強度がより上昇する。
　このような場合、特にソース電極５１の下部の外周端部では電界集中が起こりやすく、水酸化アルミニウムの生成が加速される。
　層間絶縁膜１４がボロン（Ｂ）またはリン（Ｐ）を含む場合、その濃度が大きくなるにつれて層間絶縁膜１４が水分を吸収しやすくなる。例えば、ボロンの濃度が２％を超え、リンの濃度が５％を超えると、その傾向が顕著になり、水酸化アルミニウムの生成が加速される。
　以上のようにしてソース電極５１の表面に水酸化アルミニウムが生成されると、体積膨張によってソース電極５１および表面保護膜６の割れまたは剥離が発生し、層間絶縁膜１４の上面に空洞ができる。その空洞に水分が入り込むことによって過剰なリーク電流が流れたり、当該空洞で気中放電が起きたりすることによって、ＭＯＳＦＥＴ１００が破壊に至る可能性がある。
　これに対し、本実施の形態１に係るＭＯＳＦＥＴ１００においては、図１の断面図に示されるように、ソース電極５１の外周端部が、終端ウェル領域２の外周端部よりも内周側に位置しているため、ソース電極５１の周辺の電界強度が緩和されている。
　ここで、終端ウェル領域２の不純物濃度を一定以上にすれば、終端ウェル領域２の内部に空乏層が広がることが殆どなくなり、図２に示すゲートパッド５２ｐの周辺の電界強度を効果的に緩和することができる。このため、水酸化アルミニウムの発生を効果的に抑制することができる。
　さらに、図４に示されるように、ＭＯＳＦＥＴ１０１のように、終端ウェル領域２よりも外周側のドリフト層１の上層部に低濃度ウェル領域２１を設けることで、上面Ｓ２上の高電位となる領域がソース電極５１からさらに遠くなり、ソース電極５１の周辺の電界強度を効果的に緩和すると共に、終端ウェル領域２の外周端部の周辺におけるエピタキシャル層３２の電界強度を緩和することができ、ＭＯＳＦＥＴ１０１のアバランシェ電圧を高めることができる。
　さらに、本実施の形態１に係るＭＯＳＦＥＴ１００においては、図１の断面図に示されるように、ソース電極５１の外周端部の下方に外周配線層１３が形成されている。外周配線層１３はソース電極５１と終端ウェル領域２との間の電位となり、その電位となる領域をソース電極５１よりも外周側に遠ざけることで、ソース電極５１の外周端部の周辺において、ソース電極５１と終端ウェル領域２との電位差による電界集中が緩和される。
　このように、本実施の形態１に係るＭＯＳＦＥＴ１００においては、特に電界集中しやすいソース電極５１の外周端部の下方に外周配線層１３が存在することによって、ソース電極５１の下部の外周端部の電界集中を緩和して、水酸化アルミニウムの発生を抑制することができる。
　また、外周配線層１３が、ソース電極５１の外周端部よりも外周側に１μｍ以上延在して形成されることにより、ソース電極５１の外周端部の周辺において電界集中が効果的に緩和され、水酸化アルミニウムの発生を抑制することができる。
　また、ソース電極５１の外周端部の下方の全ての領域において、外周配線層１３が形成される場合、ソース電極５１の外周端部の下方の全ての領域で電界集中を緩和して、水酸化アルミニウムの発生を抑制することができる。
　また、図８に示されるＭＯＳＦＥＴ１０５のように、外周配線層１３の上部において層間絶縁膜１４を貫通して外周配線層１３に達するコンタクトホールＣＨ１３を介してソース電極５１と外周配線層１３とを接続することで、外周配線層１３の電位をソース電極５１の電位と同じにできる。これにより、ソース電極５１と終端ウェル領域２との間に発生する電位差がゲート絶縁膜１２およびフィールド絶縁膜４の内部のみで発生し、ソース電極５１と外周配線層１３との間の層間絶縁膜１４における電位差を低減することができる。このため、ソース電極５１の外周端部の下部における電界集中をより効果的に緩和し、水酸化アルミニウムの発生を抑制することができる。
　また、図９に示されるＭＯＳＦＥＴ１０６のように、ソース電極５１の最外周の位置において層間絶縁膜１４を貫通して外周配線層１３に達するコンタクトホールＣＨ１３を介してソース電極５１と外周配線層１３とを接続することで、ソース電極５１の外周端部の下部の電界集中を十分に抑制し、水酸化アルミニウムの発生を抑制することができる。
　以上のように、本実施の形態１に係るＭＯＳＦＥＴ１００およびその変形例においては、ソース電極５１の外周端部での水酸化アルミニウムの生成が抑制される。その結果、ソース電極５１および表面保護膜６の割れまたは剥離に起因するリーク電流の増加および気中放電を抑制することができ、絶縁信頼性を高めることができる。
　　＜半導体装置の製造方法について＞
　次に、製造工程を順に示す断面図である図１１～図１８を用いて、実施の形態１のＭＯＳＦＥＴ１００の製造方法について説明する。なお、以下では、図４に示したＭＯＳＦＥＴ１０１の製造方法の説明をもってＭＯＳＦＥＴ１００の製造方法の説明に替える。
　まず、ｎ型不純物を比較的高濃度（ｎ＋）に含む低抵抗の単結晶基板３１を準備する。単結晶基板３１は４Ｈのポリタイプを有するＳｉＣ基板であり、４度または８度のオフ角を有している。
　次に、単結晶基板３１上において、ＳｉＣのエピタキシャル成長を行い、ｎ型で不純物濃度が１×１０１４／ｃｍ３以上１×１０１７／ｃｍ３以下のエピタキシャル層３２を形成することで図１１示すエピタキシャル基板３０を得る。
　次に、フォトリソグラフィー工程によるレジストマスクの形成と、このレジストマスクを注入マスクとして用いてのイオン注入工程とを組み合わせて、エピタキシャル層３２の上層部に不純物領域を形成する工程を繰り返すことで、図１１に示すように、エピタキシャル層３２の上層部に、終端ウェル領域２、素子ウェル領域９、コンタクト領域１９、高濃度領域２０、ソース領域１１および低濃度ウェル領域２１を形成する。
　イオン注入において、ｎ型不純物としてはＮ（窒素）またはＰが用いられ、ｐ型不純物としてはＡｌまたはＢが用いられる。素子ウェル領域９と終端ウェル領域２とは、同一のイオン注入工程で一括して形成することができる。また、コンタクト領域１９と終端ウェル領域２の高濃度領域２０とは、同一のイオン注入工程で一括して形成することができる。
　素子ウェル領域９の不純物濃度は、１．０×１０１８／ｃｍ３以上１．０×１０２０／ｃｍ３以下とする。
　ソース領域１１の不純物濃度およびコンタクト領域１９の不純物濃度は、それぞれ素子ウェル領域９の不純物濃度よりも高く、例えば、１．０×１０１９／ｃｍ３以上１．０×１０２１／ｃｍ３以下とする。
　終端ウェル領域２は、オフ状態において空乏層が終端ウェル領域２の内部に広がりにくくなる不純物量を確保するために、終端ウェル領域２のドーズ量は、２．０×１０１３／ｃｍ２以上であることが好ましく、例えば、５．０×１０１３／ｃｍ２とする。
　低濃度ウェル領域２１のドーズ量は、０．５×１０１３／ｃｍ２以上５×１０１３／ｃｍ２以下であることが好ましく、例えば、１．０×１０１３／ｃｍ２とする。
　イオン注入の注入エネルギーは、不純物がＡｌの場合、例えば、１００ｋｅＶ以上７００ｋｅＶ以下とする。この場合、上記のドーズ量［ｃｍ－２］から換算される低濃度ウェル領域２１の不純物濃度は、１×１０１７／ｃｍ３以上１×１０１９／ｃｍ３以下となる。また、不純物がＮの場合、イオン注入の注入エネルギーは、例えば、２０ｋｅＶ以上３００ｋｅＶ以下とする。
　その後、熱処理装置を用い、１５００℃以上の温度下でアニール処理が行われる。これによって、イオン注入によって添加された不純物が活性化される。
　次に、例えば、化学気相堆積（ＣＶＤ：chemical vapor deposition）法によって、エピタキシャル基板３０の上面Ｓ２に、厚み０．５μｍ以上２μｍ以下のＳｉＯ２膜を形成する。そして、フォトリソグラフィー工程とエッチング工程とによってＳｉＯ２膜をパターニングすることで、図１２に示すようにフィールド絶縁膜４を形成する。この際、フィールド絶縁膜４は、終端ウェル領域２の一部を覆い、終端ウェル領域２の端部を超えて終端ウェル領域２の外周側にまで延在する形状にパターニングされる。
　次に、図１３に示す工程において、フィールド絶縁膜４に覆われていないエピタキシャル層３２の上面を熱酸化することによって、ゲート絶縁膜１２としてのＳｉＯ２膜ＯＸ１を形成する。そして、ＳｉＯ２膜ＯＸ１の上面に、導電性を有する多結晶珪素膜ＰＳ１を減圧ＣＶＤ法によって形成する。
　次に、図１４に示す工程において、フォトリソグラフィー工程とエッチング工程により多結晶珪素膜ＰＳ１をパターニングすることによって、ゲート電極３を形成する。このとき、レジストマスクを所定のレイアウトに形成することで、終端領域において外周配線層１３を同時に形成することができる。続いて、ＣＶＤ法により層間絶縁膜１４としてのＳｉＯ２膜ＯＸ２を形成する。
　外周配線層１３は、フィールド絶縁膜４の上面に一部または全部が乗り上げるように形成し、外周配線層１３の外周端部は終端ウェル領域２の外周端部よりも内周側に位置するように形成する。
　なお、外周配線層１３は多結晶珪素膜に限定されず、Ｔｉ（チタン）、Ｎｉ（ニッケル）、Ａｕ（金）などのソース電極５１よりもイオン化傾向の小さい金属膜をスパッタ法や蒸着法などにより形成し、パターニングして形成することができる。
　また、図５に示したＭＯＳＦＥＴ１０２および図６に示したＭＯＳＦＥＴ１０３のように、フィールド絶縁膜４を終端ウェル領域２の内側の端縁部近傍まで延在するように設け、外側領域ＲＯまで引き出されたゲート電極３がフィールド絶縁膜４の内側の端縁部に乗り上げるように形成することもできる。
　次に、図１５に示す工程において、フォトリソグラフィー工程とエッチング工程により、ＳｉＯ２膜ＯＸ２およびＯＸ１を貫通して、コンタクト領域１９およびソース領域１１に到達するコンタクトホールＣＨ１および高濃度領域２０に到達するコンタクトホールＣＨ１１を形成する。これにより、ＳｉＯ２膜ＯＸ１はゲート絶縁膜１２となり、ＳｉＯ２膜ＯＸ２は層間絶縁膜１４となる。
　なお、コンタクトホールＣＨ１１よりも外周側に、層間絶縁膜１４を貫通して外周配線層１３に達するコンタクトホールＣＨ１３を形成することで、図８および図９に示したＭＯＳＦＥＴ１０５および１０６を得ることができる。
　層間絶縁膜１４は、ＳｉＯ２にＢとＰとがドープされたＢＰＳＧ（boron phosphorus silicate glass）、または、ＳｉＯ２、ＳｉＮおよびＢＰＳＧなどを含む多層膜で形成することもできる。ＢＰＳＧは、例えば、１０００℃のアニール処理によって段差の形状が滑らかになる。これによって、コンタクトホールへの電極の埋め込み性が向上するため、微細な構造も形成することができる。
　次に、図１６に示す工程において、エピタキシャル基板３０の上面Ｓ２上にスパッタ法または蒸着法などにより、ソース電極５１、ゲートパッド５２ｐおよびゲート配線５２ｗを含むゲート部５２などの表面電極５０となる材料層ＭＬ１を形成する。
　また、図１７に示す工程において、材料層ＭＬ１と同様の方法によってエピタキシャル基板３０の下面Ｓ１に裏面電極８の材料層ＭＬ２を形成する。
　材料層ＭＬ１の形成には、例えば、Ｔｉ（チタン）、Ｎｉ（ニッケル）、Ａｌ、Ｃｕ（銅）、Ａｕ（金）の何れか１つまたは複数を含む金属、またはＡｌ-ＳｉのようなＡｌ合金等が用いられる。材料層ＭＬ２の形成には、例えば、Ｔｉ、Ｎｉ、Ａｌ、Ｃｕ、Ａｕの何れか１つまたは複数を含む金属等が用いられる。なお、材料層ＭＬ１および材料層ＭＬ２がエピタキシャル基板３０に接する部分は、予め熱処理によってシリサイド膜を形成しておくこともできる。なお、裏面電極８の形成は、全ての工程の最後に行うこともできる。
　次に、図１８に示す工程において、フォトリソグラフィー工程とエッチング工程により、材料層ＭＬ１をパターニングしてソース電極５１とゲート部５２（ゲートパッド５２ｐおよびゲート配線５２ｗを含む）とを分離して表面電極５０を形成する。
　この際、図１の断面図に示されるように、ソース電極５１の外周端部の下方に、外周配線層１３が位置するようソース電極５１を形成する。なお、図２のＡ－Ａ線の部分に限定されず、ソース電極５１の外周端部の下方の全ての領域において、外周配線層１３を形成することができる。
　最後に、表面電極５０の端部とエピタキシャル基板３０の外側領域ＲＯの少なくとも一部分とを覆うように、表面保護膜６を形成することで、図４に示されたＭＯＳＦＥＴ１０１が得られる。なお、図１１を用いて説明した工程において低濃度ウェル領域２１を形成しなければ、図１に示されたＭＯＳＦＥＴ１００が得られる。
　表面保護膜６は、例えば、ポリイミド塗布工程、フォトリソグラフィー工程およびエッチング工程によって、所望の形状に加工される。また、表面保護膜６は、ＣＶＤ法によってＳｉＮ膜を堆積し、フォトリソグラフィー工程とエッチング工程とを行うことによって形成することもできる。
　以上説明したように、本実施の形態１に係るＭＯＳＦＥＴ１００によれば、終端領域のソース電極５１の端部で水酸化アルミニウムが生成されることを抑制することができ、ソース電極５１および表面保護膜６の割れまたは剥離が抑制される。この結果、ソース電極５１および表面保護膜６の割れまたは剥離に起因するリーク電流の増加および気中放電を抑制することができ、ＭＯＳＦＥＴ１００の絶縁信頼性を高めることができる。
　＜実施の形態２＞
　以下、実施の形態２の半導体装置の構成、動作および製造方法について説明する。なお、以下の説明においては、実施の形態１のＭＯＳＦＥＴ１００と同一の構成については同一の符号を付し、重複する説明は省略する。
　　＜半導体装置の構成について＞
　図１９は、本実施の形態２に係る半導体装置であるＭＯＳＦＥＴ２００の構成を示す平面図である。また、図２０は、図１９におけるＢ－Ｂ線での矢視方向断面図である。なお、図１９においては、便宜的にＭＯＳＦＥＴ２００の上面構成のうち、表面保護膜６（上面膜）を省略している。
　本実施の形態２に係るＭＯＳＦＥＴ２００においては、図１９および図２０に示されるように、終端領域、すなわち、外側領域ＲＯにおいて、ゲートパッド５２ｐと接続されるゲート配線５２ｗが、平面視においてゲートパッド５２ｐが形成される部分を除いて、ソースパッド５１ｐを取り囲むように設けられている。また、ソースパッド５１ｐと接続されるソース配線５１ｗが、平面視においてゲートパッド５２ｐおよびゲート配線５２ｗを取り囲むように設けられている。ソースパッド５１ｐとソース配線５１ｗとでソース電極５１が構成され、ゲートパッド５２ｐとゲート配線５２ｗとでゲート部５２が構成される。
　図２０に示されるように、終端ウェル領域２の高濃度領域２０は、ソース配線５１ｗの下方にまで延在するように設けられており、ソース配線５１ｗは、フィールド絶縁膜４および層間絶縁膜１４を貫通して終端ウェル領域２の高濃度領域２０に達するコンタクトホールＣＨ３を介して、高濃度領域２０とオーミックコンタクトまたはショットキーコンタクトを形成するように接続されている。
　また、図２０に示されるように、ＭＯＳＦＥＴ２００においては、フィールド絶縁膜４が終端ウェル領域２の内側の端縁部近傍まで延在するように設けられており、外側領域ＲＯまで引き出されたゲート電極３がフィールド絶縁膜４の内側の端縁部に乗り上げ、さらに外周側まで延在するように形成されており、ゲート配線５２ｗは、層間絶縁膜１４を貫通してゲート電極３に達するコンタクトホールＣＨ２を介して、ゲート電極３とオーミックコンタクトまたはショットキーコンタクトを形成するように接続されている。
　ゲートパッド５２ｐとゲート配線５２ｗは必ずしも直接接続されている必要はなく、例えばゲート電極３を介して電気的に接続することもできる。同様に、ソースパッド５１ｐとソース配線５１ｗは必ずしも直接接続されている必要はなく、例えば外周配線層１３を介して電気的に接続することもできる。
　本実施の形態２に係るＭＯＳＦＥＴ２００においては、図２０に示されるように、ソース配線５１ｗの外周端部の下方に、外周配線層１３が形成されている。また、外周配線層１３はソース配線５１ｗの外周端部の下方から、さらに外側に１μｍ以上延在するように形成されている。なお、外周配線層１３は、ソース配線５１ｗの外周端部の下方の全ての領域において形成することができる。
　また、本実施の形態２に係るＭＯＳＦＥＴ２００においては、図２０に示されるように、ソース配線５１ｗの内周端部の下方に、外周配線層１３が形成されている。また、外周配線層１３はソース配線５１ｗの内周端部の下方から、さらに内側に１μｍ以上延在するように形成されている。なお、外周配線層１３は、ソース配線５１ｗの内周端部の下方の全ての領域において形成することができる。
　　＜変形例１＞
　図２１は、実施の形態２の変形例であるＭＯＳＦＥＴの２０１の構成を示す断面図である。なお、図２１においては、図２０を用いて説明したＭＯＳＦＥＴ２００と同一の構成については同一の符号を付し、重複する説明は省略する。
　図２１に示されるように、ＭＯＳＦＥＴ２０１は、終端ウェル領域２よりも外周側のドリフト層１の上層部に設けられた、ｐ型の低濃度ウェル領域２１を有している。低濃度ウェル領域２１は、平面視において終端ウェル領域２を囲む多重のフレーム状の領域として設けられているが、多重に限定されず単一のフレーム状の領域とすることもできる。低濃度ウェル領域２１の不純物濃度は、終端ウェル領域２の不純物濃度以下である。
　　＜変形例２＞
　また、図８に示された実施の形態１の変形例であるＭＯＳＦＥＴの１０５のように、フィールド絶縁膜４上の外周配線層１３の上部において層間絶縁膜１４を貫通して外周配線層１３に達するコンタクトホールＣＨ１３が設けられ、コンタクトホールＣＨ１３を介してソース配線５１ｗと外周配線層１３とが接続された構成とすることもできる。なお、コンタクトホールＣＨ１３は１つに限らず、複数設けることができる。
　このような構成とすることで、ソース配線５１ｗの電界強度をより効果的に緩和し、絶縁物析出を抑制することで、ソース配線５１ｗおよび表面保護膜６の割れおよび剥離を抑制し、半導体装置の絶縁信頼性を高めることができる。
　また、図９に示された実施の形態１の変形例であるＭＯＳＦＥＴの１０６のように、外周配線層１３の上部において層間絶縁膜１４を貫通して外周配線層１３に達するコンタクトホールＣＨ１３が設けられ、コンタクトホールＣＨ１３を介してソース配線５１ｗの最外周と外周配線層１３とが接続された構成とすることもできる。
　このような構成とすることで、ソース配線５１ｗの最外周の電界強度をより効果的に緩和し、絶縁物析出を抑制することで、ソース配線５１ｗおよび表面保護膜６の割れおよび剥離を抑制し、半導体装置の絶縁信頼性を高めることができる。
　図２２は、実施の形態２の変形例であるＭＯＳＦＥＴの２０２の構成を示す断面図である。なお、図２２においては、図２０を用いて説明したＭＯＳＦＥＴ２００と同一の構成については同一の符号を付し、重複する説明は省略する。
　図２２に示されるように、ＭＯＳＦＥＴ２０２においては、ソース配線５１ｗの内周端部の位置に層間絶縁膜１４を貫通して外周配線層１３に達するコンタクトホールＣＨ４（第３のコンタクトホール）が設けられ、ソース配線５１ｗの最内周においてソース配線５１ｗと外周配線層１３とが接続された構成となっている。
　このような構成とすることで、ソース配線５１ｗの内周端部の電界強度をより効果的に緩和し、絶縁物析出を抑制することで、ソース電極や上面膜の割れおよび剥離を抑制し、半導体装置の絶縁信頼性を高めることができる。
　なお、ソース配線５１ｗの内周端部および外周端部の位置にコンタクトホールＣＨ４を設けることもできる。
　　＜半導体装置の動作について＞
　次に、図１９および図２０を用いて説明した実施の形態２のＭＯＳＦＥＴ２００の動作について説明する。
　本実施の形態２に係るＭＯＳＦＥＴ２００においても、実施の形態１のＭＯＳＦＥＴと同様に、ゲート電極３に閾値以上の正の電圧が印加されている状態である「オン状態」と、ゲート電極３に閾値未満の電圧が印加されている状態である「オフ状態」とに分かれて動作する。
　オフ状態において、特に電界強度が高くなるＳｉＣなどを材料として用いる半導体装置においては、エピタキシャル層３２の上面が空乏化した箇所に電極材料の端部が位置する場合、電極材料の端部においても高電界が生じて電極材料の破壊に至ることがある。このため、本実施の形態２に係るＭＯＳＦＥＴ２００においては、終端ウェル領域２の不純物濃度は、通常ソース電極５１およびゲート部５２の下部において、終端ウェル領域２の内部が空乏化しない不純物濃度で設定される。
　ここで、高湿度下でＭＯＳＦＥＴ１００がオフ状態になった場合を考える。半導体チップを覆うように設けられる封止樹脂は水分を含有し得る。例えば、表面保護膜６（上面膜）がポリイミドなどの高い吸水性を有する樹脂材料で構成される場合、高湿度下では表面保護膜６が多くの水分を含有し、その水分がエピタキシャル層３２およびソース電極５１の上面に達する可能性がある。また、表面保護膜６がＳｉＮなどの耐湿性の高い材料で構成される場合においては、プロセス中に生じる応力などによって表面保護膜６にクラックが生じやすく、当該クラックを通してエピタキシャル層３２およびソース電極５１が水分にさらされる可能性がある。
　このような状態では、オフ状態のＭＯＳＦＥＴ２００に印加される電圧によって、終端領域において、エピタキシャル層３２の端部が陽極として作用し、ソース電極５１が陰極として作用する。陰極となるソース電極５１の近傍では、実施の形態１において説明したように水酸化物イオンの濃度が増加する。この水酸化物イオンは、ソース電極５１と化学的に反応する。例えば、ソース電極５１がアルミニウムで構成される場合は、アルミニウムが水酸化アルミニウムとなることがある。
　本実施の形態２に係るＭＯＳＦＥＴ２００においては、ソース配線５１ｗがソースパッド５１ｐと比べて陽極となるエピタキシャル層３２の端部に近く、ソース配線５１ｗにおいて水酸化アルミニウムが生成されやすい。
　アルミニウムと水酸化物イオンとの反応は、周囲の電界強度に応じて加速される。半導体層の内部では、空乏化している領域に電位勾配が生じるため、ＭＯＳＦＥＴ２００においては、空乏層がエピタキシャル基板３０の上面に達している領域には上面Ｓ２に沿った電位勾配が発生する。この電位勾配は、エピタキシャル層３２の上面Ｓ２に形成されたフィールド絶縁膜４および層間絶縁膜１４においても形成されるため、ソース配線５１ｗの外周端部の周辺に電界が発生する。それによって、ソース配線５１ｗの外周端部における電界強度が一定以上となると、水酸化アルミニウムの生成反応が起こり、その反応は電界強度の増加と共に加速される。
　また、ソース配線５１ｗと終端ウェル領域２との間の電位差、およびソース配線５１ｗとゲート配線５２ｗとの間の電位差によりソース配線５１ｗの内周端部の周辺に電界が発生する。それによって、ソース配線５１ｗの内周端部における電界強度が一定以上となると、水酸化アルミニウムの生成反応が起こり、その反応は電界強度の増加と共に加速される。
　以上のようにしてソース配線５１ｗの表面に水酸化アルミニウムが生成されると、体積膨張によってソース配線５１ｗおよび表面保護膜６の割れまたは剥離が発生し、層間絶縁膜１４の上面に空洞ができる。その空洞に水分が入り込むことによって過剰なリーク電流が流れたり、当該空洞で気中放電が起きたりすることによって、ＭＯＳＦＥＴ２００が破壊に至る可能性がある。
　これに対し、本実施の形態２に係るＭＯＳＦＥＴ２００においては、図２０の断面図に示されるように、ソース配線５１ｗの外周端部が、終端ウェル領域２の外周端部よりも内周側に位置しているため、ソース配線５１ｗの周辺の電界強度が緩和されている。
　ここで、終端ウェル領域２の不純物濃度を一定以上にすれば、終端ウェル領域２の内部に空乏層が広がることが殆どなくなり、ソース配線５１ｗの周辺の電界強度を効果的に緩和することができる。このため、水酸化アルミニウムの発生を効果的に抑制することができる。
　さらに、図２１に示されるＭＯＳＦＥＴ２０１のように、終端ウェル領域２の外周部に低濃度ウェル領域２１を設けることで、ソース配線５１ｗの周辺の電界強度を効果的に緩和すると共に、終端ウェル領域２の外周端部の周辺におけるエピタキシャル層３２の電界強度を緩和することができ、ＭＯＳＦＥＴ２００のアバランシェ電圧を高めることができる。
　さらに、本実施の形態２に係るＭＯＳＦＥＴ２００においては、図２０の断面図に示されるように、ソース配線５１ｗの外周端部の下方に外周配線層１３が形成されていると共に、ソース配線５１ｗの内周端部の下方に外周配線層１３が形成されている。外周配線層１３はソース配線５１ｗと終端ウェル領域２との間の電位となり、その電位となる領域をソース配線５１ｗの外周端部よりも外周側、および内周端部よりも内周側に遠ざけることで、ソース配線５１ｗの外周端部および内周端部の周辺において、ソース配線５１ｗと終端ウェル領域２との電位差による電界集中が緩和される。
　このように、本実施の形態２に係るＭＯＳＦＥＴ２００においては、特に電界集中しやすいソース配線５１ｗの外周端部および内周端部の下方に外周配線層１３が存在することによって、ソース配線５１ｗの外周端部の下部のおよび内周端部の下部の電界集中を緩和して、水酸化アルミニウムの発生を抑制することができる。また、外周配線層１３が、ソース配線５１ｗの外周端部よりも外周側に１μｍ以上、および内周端部よりも内周側に１μｍ以上延在して形成されることにより、ソース電極５１の外周端部および内周端部の周辺において電界集中が効果的に緩和され、水酸化アルミニウムの発生を抑制することができる。
　また、図８に示された実施の形態１の変形例であるＭＯＳＦＥＴの１０５のように、フィールド絶縁膜４上の外周配線層１３の上部において層間絶縁膜１４を貫通して外周配線層１３に達するコンタクトホールＣＨ１３が設けられ、コンタクトホールＣＨ１３を介してソース配線５１ｗと外周配線層１３とが接続された構成とすることで、外周配線層１３の電位をソース電極５１の電位と同じにできる。これにより、ソース配線５１ｗと終端ウェル領域２との間に発生する電位差がゲート絶縁膜１２およびフィールド絶縁膜４の内部のみで発生し、ソース配線５１ｗと外周配線層１３との間の層間絶縁膜１４における電位差を低減することができる。このため、ソース配線５１ｗの下部の外周端部における電界集中をより効果的に緩和し、水酸化アルミニウムの発生を抑制することができる。
　また、図９に示されたＭＯＳＦＥＴ１０６のように、ソース配線５１ｗの最外周の位置において層間絶縁膜１４を貫通して外周配線層１３に達するコンタクトホールＣＨ１３を介してソース電極５１と外周配線層１３とを接続することで、ソース電極５１の外周端部の下部の電界集中を十分に抑制し、水酸化アルミニウムの発生を抑制することができる。
　以上のように、本実施の形態１に係るＭＯＳＦＥＴ１００およびその変形例においては、ソース電極５１の外周端部での水酸化アルミニウムの生成が抑制される。その結果、ソース電極５１および表面保護膜６の割れまたは剥離に起因するリーク電流の増加および気中放電を抑制することができ、絶縁信頼性を高めることができる。
　また、図９に示された実施の形態１の変形例であるＭＯＳＦＥＴの１０６のように、外周配線層１３の上部において層間絶縁膜１４を貫通して外周配線層１３に達するコンタクトホールＣＨ１３を介してソース配線５１ｗの最外周と外周配線層１３とが接続された構成とすることもできる。この構成と、図２２に示された実施の形態２の変形例であるＭＯＳＦＥＴの２０２のように、ソース配線５１ｗの内周端部の位置に層間絶縁膜１４を貫通して外周配線層１３に達するコンタクトホールＣＨ４を介して、ソース配線５１ｗの最内周と外周配線層１３とが接続された構成とを合わせることもできる。
　このように、ソース配線５１ｗの最外周および最内周においてソース配線５１ｗと外周配線層１３とが当該コンタクトホールを介して接続されることによって、ソース配線５１ｗの下部の外周端部および内周端部の電界集中を十分に抑制し、水酸化アルミニウムの発生を抑制することができる。
　以上説明したように、本実施の形態２に係るＭＯＳＦＥＴ２００においては、ソース配線５１ｗの端部での水酸化アルミニウムの生成が抑制される。その結果、ソース配線５１ｗおよび表面保護膜６の割れまたは剥離に起因するリーク電流の増加および気中放電を抑制することができ、絶縁信頼性を高めることができる。
　　＜半導体装置の製造方法について＞
　次に、製造工程を順に示す断面図である図２３～図３１を用いて、実施の形態２のＭＯＳＦＥＴ２００の製造方法について説明する。なお、以下では、図２１に示したＭＯＳＦＥＴ２０１の製造方法の説明をもってＭＯＳＦＥＴ２００の製造方法の説明に替える。なお、図１～図１８を用いて説明した実施の形態１のＭＯＳＦＥＴ１００の製造方法と同一の工程については適宜説明を省略する。
　まず、ｎ型不純物を比較的高濃度（ｎ＋）に含む低抵抗の単結晶基板３１を準備し、単結晶基板３１上において、ＳｉＣのエピタキシャル成長を行い、エピタキシャル層３２を形成することで図２３に示すエピタキシャル基板３０を得る。
　その後、フォトリソグラフィー工程によるレジストマスクの形成と、このレジストマスクを注入マスクとして用いてのイオン注入工程とを組み合わせて、エピタキシャル層３２の上層部に不純物領域を形成する工程を繰り返すことで、図２３に示すように、エピタキシャル層３２の上層部に、終端ウェル領域２、素子ウェル領域９、コンタクト領域１９、高濃度領域２０、ソース領域１１および低濃度ウェル領域２１を形成する。
　次に、ＣＶＤ法によりエピタキシャル基板３０の上面Ｓ２にＳｉＯ２膜を形成し、フォトリソグラフィー工程とエッチング工程とによってＳｉＯ２膜をパターニングすることで、図２４に示すようにフィールド絶縁膜４を形成する。この際、フィールド絶縁膜４は、終端ウェル領域２の一部を覆い、終端ウェル領域２の端部を超えて終端ウェル領域２の外周側にまで延在する形状にパターニングされる。
　次に、図２５に示す工程において、フィールド絶縁膜４に覆われていないエピタキシャル層３２の上面を熱酸化することによって、ゲート絶縁膜１２としてのＳｉＯ２膜ＯＸ１を形成し、その後、ＳｉＯ２膜ＯＸ１の上面に、導電性を有する多結晶珪素膜ＰＳ１を減圧ＣＶＤ法によって形成する。
　次に、図２６に示す工程において、フォトリソグラフィー工程とエッチング工程により多結晶珪素膜ＰＳ１をパターニングすることによって、ゲート電極３を形成する。このとき、レジストマスクを所定のレイアウトに形成することで、終端領域において外周配線層１３を同時に形成する。外周配線層１３は、フィールド絶縁膜４の上面に一部が乗り上げるように形成されたゲート電極３よりもさらに外周側に設けられ、外周端部は終端ウェル領域２の外周端部よりも内周側に位置するように形成する。
　次に、図２７に示す工程において、ＣＶＤ法により層間絶縁膜１４としてのＳｉＯ２膜ＯＸ２を形成する。
　次に、図２８に示す工程において、フォトリソグラフィー工程とエッチング工程により、ＳｉＯ２膜ＯＸ２およびＯＸ１を貫通して、コンタクト領域１９およびソース領域１１に到達するコンタクトホールＣＨ１および高濃度領域２０に到達するコンタクトホールＣＨ１１を形成する。同時に、コンタクトホールＣＨ１１よりも外周側に、層間絶縁膜１４を貫通してゲート電極３に達するコンタクトホールＣＨ２、層間絶縁膜１４およびフィールド絶縁膜４を貫通して高濃度領域２０に対するコンタクトホールＣＨ３を形成する。これにより、ＳｉＯ２膜ＯＸ１はゲート絶縁膜１２となり、ＳｉＯ２膜ＯＸ２は層間絶縁膜１４となる。
　次に、図２９に示す工程において、エピタキシャル基板３０の上面Ｓ２上にスパッタ法または蒸着法などにより、ソースパッド５１ｐおよびソース配線５１ｗを含むソース電極５１、ゲートパッド５２ｐおよびゲート配線５２ｗを含むゲート部５２などの表面電極５０となる材料層ＭＬ１を形成する。
　また、図３０に示す工程において、材料層ＭＬ１と同様の方法によってエピタキシャル基板３０の下面Ｓ１に裏面電極８の材料層ＭＬ２を形成する。
　次に、図３１に示す工程において、フォトリソグラフィー工程とエッチング工程により、材料層ＭＬ１をパターニングしてソース電極５１（ソースパッド５１ｐおよびソース配線５１ｗを含む）とゲート部５２（ゲートパッド５２ｐおよびゲート配線５２ｗを含む）とを分離して表面電極５０を形成する。
　この際、図２０の断面図に示されるように、ソース配線５１ｗの外周端部および内周部の下方に、外周配線層１３が位置するようソース配線５１ｗを形成する。なお、図２０のＢ－Ｂ線の部分に限定されず、ソース配線５１ｗの外周端部および内周端部の下方の全ての領域において、外周配線層１３を形成することができる。
　このような構成とすることで、ソース配線５１ｗの外周端部および内周端部の絶縁物析出を終端領域の全周において抑制し、ソース配線５１ｗおよび表面保護膜６の割れおよび剥離を抑制し、半導体装置の絶縁信頼性を高めることができる。
　最後に、表面電極５０の端部とエピタキシャル基板３０の外側領域ＲＯの少なくとも一部分とを覆うように、表面保護膜６を形成することで、図２１に示されたＭＯＳＦＥＴ２０１が得られる。なお、図２３を用いて説明した工程において低濃度ウェル領域２１を形成しなければ、図２０に示されたＭＯＳＦＥＴ２００が得られる。
　以上説明したように、本実施の形態２に係るＭＯＳＦＥＴ２００によれば、終端領域のソース配線５１ｗの端部で水酸化アルミニウムが生成されることを抑制することができ、ソース配線５１ｗおよび表面保護膜６の割れまたは剥離が抑制される。この結果、ソース配線５１ｗおよび表面保護膜６の割れまたは剥離に起因するリーク電流の増加および気中放電を抑制することができ、ＭＯＳＦＥＴ２００の絶縁信頼性を高めることができる。
　＜半導体基板の材質の他の例＞
　以上説明した実施の形態１および２の半導体装置では、エピタキシャル基板３０の材料としてＳｉＣを用いる例を示したが、これに限定されるものではなく、エピタキシャル基板３０の材料としては、窒化ガリウム（ＧａＮ）など他のワイドバンドギャップ半導体を用いることもできる。
　また、実施の形態１および２の半導体装置としてＭＯＳＦＥＴを例示したが、これに限定されるものではなく、ＭＯＳＦＥＴ以外のトランジスタ、例えば、ＪＦＥＴ（Junction FET）、または、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等に本開示を適用することもできる。
　＜トランジスタの他の例＞
　また、実施の形態１のＭＯＳＦＥＴ１００および実施の形態２のＭＯＳＦＥＴ２００は、プレーナ型のトランジスタとして例示したが、トレンチ型のトランジスタに本開示を適用することもできる。
　＜実施の形態３＞
　本実施の形態３に係る電力変換装置および電力変換装置の製造方法について説明する。本実施の形態３は、以上に記載された実施の形態１および２に係る半導体装置を電力変換装置に適用するものであり、以下の説明においては、実施の形態１および２で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
　　＜電力変換装置の構成について＞
　適用する電力変換装置は特定の用途のものに限定されるものではないが、以下では、三相のインバータに適用する場合について説明する。
　図３２は、本実施の形態３に係る電力変換装置２２００を含む電力変換システムの構成を概略的に示すブロック図である。
　図３２に示す電力変換システムは、電源２１００、電力変換装置２２００および負荷２３００を有している。電源２１００は、直流電源であり、電力変換装置２２００に直流電力を供給する。電源２１００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池または蓄電池などで構成することができる。また、電源２１００は、交流系統に接続された整流回路またはＡＣ－ＤＣコンバータで構成することができる。また、電源２１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ－ＤＣコンバータによって構成することもできる。
　電力変換装置２２００は、電源２１００と負荷２３００との間に接続された三相のインバータである。電力変換装置２２００は、電源２１００から供給された直流電力を交流電力に変換し、負荷２３００に当該交流電力を供給する。
　また、電力変換装置２２００は、図３２に示されるように、直流電力を交流電力に変換して出力する変換回路２２０１と、変換回路２２０１のそれぞれのスイッチング素子を駆動するための駆動信号を出力する駆動回路２２０２と、駆動回路２２０２を制御するための制御信号を駆動回路２２０２に出力する制御回路２２０３とを備えている。
　負荷２３００は、電力変換装置２２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷２３００は特定の用途に限られるものではなく、各種電気機器に搭載される電動機であり、例えば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、または、空調機器向けの電動機として用いられる。
　以下、電力変換装置２２００の詳細を説明する。変換回路２２０１は、スイッチング素子と還流ダイオードとを備える（図示せず）。そして、スイッチング素子がスイッチング動作をすることによって、電源２１００から供給される直流電力を交流電力に変換し、さらに、負荷２３００に供給する。
　変換回路２２０１の具体的な回路構成は種々のものがあるが、本実施の形態３に係る変換回路２２０１は、２レベルの三相フルブリッジ回路であり、かつ、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列に接続される６つの還流ダイオードで構成することができる。
　変換回路２２０１におけるそれぞれのスイッチング素子には、上述した実施の形態１および２の何れかにおける半導体装置を適用する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続されて上下アームを構成し、それぞれの上下アームは、フルブリッジ回路の各相（Ｕ相、Ｖ相およびＷ相）を構成する。そして、それぞれの上下アームの出力端子、すなわち、変換回路２２０１の３つの出力端子は、負荷２３００に接続される。
　駆動回路２２０２は、変換回路２２０１のスイッチング素子を駆動するための駆動信号を生成し、変換回路２２０１のスイッチング素子の制御電極に当該駆動信号を供給する。具体的には、後述する制御回路２２０３から出力される制御信号に基づいて、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とをそれぞれのスイッチング素子の制御電極に出力する。
　スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧未満の電圧信号（オフ信号）となる。
　制御回路２２０３は、負荷２３００に所望の電力が供給されるよう変換回路２２０１のスイッチング素子を制御する。具体的には、負荷２３００に供給すべき電力に基づいて変換回路２２０１のそれぞれのスイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するパルス幅変調（ＰＷＭ：Pulse Width Modulation）制御によって、変換回路２２０１を制御することができる。
　そして、制御回路２２０３は、それぞれの時点においてオン状態となるべきスイッチング素子にはオン信号が、オフ状態となるべきスイッチング素子にはオフ信号がそれぞれ出力されるように、駆動回路２２０２に制御指令（制御信号）を出力する。駆動回路２２０２は、当該制御信号に基づいて、それぞれのスイッチング素子の制御電極にオン信号またはオフ信号を駆動信号として出力する。
　本実施の形態３に関する電力変換装置２２００では、変換回路２２０１のスイッチング素子として上述された実施の形態１および２の何れかにおける半導体装置を適用するため、通電サイクルを経た後のオン抵抗を安定させることができる。
　このように実施の形態１および２に係る半導体装置を電力変換装置２２００に適用した場合、通常は半導体装置はゲルまたは樹脂などに埋め込まれて使用するが、これらの材料も完全には水分を遮断することはできないため、実施の形態１および２で示された構成により半導体装置の絶縁保護が維持される。すなわち。実施の形態１および２で示された構成の半導体装置が適用されることによって、電力変換装置２２００の信頼性を高めることができる。
　なお、本実施の形態３では、２レベルの三相インバータに実施の形態１および２の半導体装置を適用する例を説明したが、実施の形態１および２の半導体装置の適用例はこれに限られるものではなく、種々の電力変換装置に実施の形態１および２の半導体装置を適用することができる。
　また、本実施の形態３では、２レベルの電力変換装置について説明したが、３レベルまたはマルチレベルの電力変換装置に実施の形態１および２の半導体装置を適用することができる。また、単相負荷に電力を供給する場合には、単相のインバータに実施の形態１および２の半導体装置を適用することができる。
　また、直流負荷などに電力を供給する場合には、ＤＣ－ＤＣコンバータまたはＡＣ－ＤＣコンバータに、実施の形態１および２の半導体装置を適用することもできる。
　また、実施の形態１および２の半導体装置が適用された電力変換装置は、上述された負荷が電動機である場合に限定されるものではなく、例えば、放電加工機、レーザー加工機、誘導加熱調理器または非接触給電システムの電源装置として用いることもできる。また、実施の形態１および２の半導体装置が適用された電力変換装置は、太陽光発電システムまたは蓄電システム等におけるパワーコンディショナーとして用いることもできる。
　　＜電力変換装置の製造方法について＞
　次に、本実施の形態３に関する電力変換装置の製造方法を説明する。まず、実施の形態１および２に記載された製造方法で半導体装置を製造する。そして、当該半導体装置を有する変換回路２２０１を電力変換装置２２００に組み込む。変換回路２２０１は、入力される電力を変換して出力するための回路である。
　そして、電力変換装置２２００に駆動回路２２０２を組み込む。駆動回路２２０２は、半導体装置を駆動するための駆動信号を当該半導体装置に出力するための回路である。そして、電力変換装置２２００に制御回路２２０３を組み込む。制御回路２２０３は、駆動回路２２０２を制御するための制御信号を駆動回路２２０２に出力するための回路である。
　実施の形態１および２に記載された半導体装置、すなわち半導体スイッチング素子は、ＳｉＣ半導体で構成される例を示したが、ＳｉＣ半導体以外のワイドバンドギャップ半導体で構成されるスイッチング素子とすることができる。
　非Ｓｉ半導体であるワイドバンドギャップ半導体としては、炭化珪素以外に、窒化ガリウム系材料またはダイヤモンドなどがある。ワイドバンドギャップ半導体で構成されるスイッチング素子は、Ｓｉ半導体ではユニポーラ動作が困難な高電圧領域でも使用可能であり、スイッチング動作時に発生するスイッチング損失を大きく低減できる。そのため、電力損失の大きな低減が可能となる。
　また、ワイドバンドギャップ半導体で構成されるスイッチング素子は、電力損失が小さく、耐熱性も高い。そのため、冷却部を備えるパワーモジュールを構成する場合、ヒートシンクの放熱フィンを小型化することが可能であるため、半導体モジュールの一層の小型化が可能となる。
　また、ワイドバンドギャップ半導体で構成されるスイッチング素子は、高周波スイッチング動作に適している。そのため、高周波化の要求が大きいコンバータ回路に適用された場合、スイッチング周波数の高周波化によって、コンバータ回路に接続されるリアクトルまたはコンデンサなどを小型化することもできる。
　上記各実施の形態では、各構成要素の物性、材料、寸法、形状、相対的配置関係または実施の条件などについても記載している場合があるが、これらは全ての局面において例示であって、記載されたものに本開示が限られることはない。よって、例示されていない無数の変形例が、本開示の範囲内において想定される。
　例えば、任意の構成要素を変形、追加または省略する場合、および、少なくとも１つの実施の形態における少なくとも１つの構成要素を抽出し、それを他の実施の形態の構成要素と組み合わせる場合が含まれる。
　また、矛盾が生じない限り、上記各実施の形態において「１つ」備えられるものとして記載された構成要素は、「１つ以上」備えられていても良い。さらに、本開示を構成する構成要素は概念的な単位であって、１つの構成要素が複数の構造物を含んでも良く、また、１つの構成要素が、ある構造物の一部に対応しても良い。また、本開示の各構成要素には、同一の機能を発揮する限り、他の構造または形状を有する構造物が含まれる。
　なお、本開示は、その開示の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
　この開示は詳細に説明されたが、上記した説明は、全ての局面において、例示であって、この開示がそれに限定されるものではない。例示されていない無数の変形例が、この開示の範囲から外れることなく想定され得るものと解される。また、本明細書における説明は、本開示の全ての目的のために参照されるものであり、特段の記載がない限り、従来技術であると自認するものではない。

Claims (16)

  1. 　半導体基板の厚み方向に主電流が流れる活性領域を有する半導体装置であって、
    　前記半導体基板は、
    　前記活性領域が設けられた内側領域と前記内側領域を囲む外側領域とに区分され、
    　前記半導体装置は、
    　第１導電型の半導体層と、
    　平面視において前記内側領域を囲むように前記半導体層の上層部に選択的に設けられた、前記第１導電型とは異なる導電型の第２導電型の終端ウェル領域と、
    　前記終端ウェル領域の上層部に選択的に設けられた第１または第２導電型の不純物領域と、
    　前記半導体基板の第１の主面とは反対側の第２の主面側に設けられた表面電極と、
    　前記第１の主面上に設けられた裏面電極と、
    　前記終端ウェル領域の上部を部分的に覆うように設けられた絶縁膜と、
    　少なくとも一部が前記絶縁膜の上部に設けられ、平面視において前記内側領域を囲む外周配線層と、
    　前記絶縁膜および前記外周配線層を少なくとも覆う層間絶縁膜と、を備え、
    　前記終端ウェル領域は、
    　前記内側領域と前記外側領域との境界から前記外側領域に延在し、
    　前記表面電極は、前記内側領域から前記層間絶縁膜の上部にかけて設けられ、前記層間絶縁膜を貫通して前記不純物領域に達する第１のコンタクトホールを介して前記不純物領域に接続され、
    　前記外周配線層は、
    　平面視において前記内側領域とは反対側である外周側の外周端部が、平面視において前記内側領域とは反対側の前記終端ウェル領域の外周端部よりも内周側に位置すると共に、前記層間絶縁膜の上部の前記表面電極の端部の下方から、さらに外側に位置するように設けられる、半導体装置。
  2. 　前記外周配線層は、
    　前記内側領域を囲む全周において、前記外周端部が、前記層間絶縁膜の上部の前記表面電極の前記端部の下方から、さらに外側に位置するように設けられる、請求項１記載の半導体装置。
  3. 　前記外周配線層は、
    　前記外周端部が、前記層間絶縁膜の上部の前記表面電極の前記端部の下方から少なくとも１μｍさらに外側に位置するように設けられる、請求項１記載の半導体装置。
  4. 　前記表面電極は、
    　前記層間絶縁膜を貫通して前記外周配線層に達する第２のコンタクトホールを介して前記外周配線層に接続される、請求項１記載の半導体装置。
  5. 　前記表面電極は、
    　前記層間絶縁膜の上部の前記端部において、前記第２のコンタクトホールを介して前記外周配線層に接続される、請求項４記載の半導体装置。
  6. 　半導体基板の厚み方向に主電流が流れる活性領域を有する半導体装置であって、
    　前記半導体基板は、
    　前記活性領域が設けられた内側領域と前記内側領域を囲む外側領域とに区分され、
    　前記半導体装置は、
    　第１導電型の半導体層と、
    　平面視において前記内側領域を囲むように前記半導体層の上層部に選択的に設けられた、前記第１導電型とは異なる導電型の第２導電型の終端ウェル領域と、
    　前記終端ウェル領域の上層部に選択的に設けられた第１または第２導電型の不純物領域と、
    　前記半導体基板の第１の主面とは反対側の第２の主面側に設けられた表面電極と、
    　前記第１の主面上に設けられた裏面電極と、
    　前記終端ウェル領域の上部を部分的に覆うように設けられた絶縁膜と、
    　少なくとも一部が前記絶縁膜の上部に設けられた外周配線層と、
    　前記絶縁膜および前記外周配線層を少なくとも覆う層間絶縁膜と、を備え、
    　前記終端ウェル領域は、
    　前記内側領域と前記外側領域との境界から前記外側領域に延在し、
    　前記内側領域は、
    　トランジスタの最小単位構造が複数設けられて前記活性領域を構成し、
    　前記表面電極は、
    　前記トランジスタのゲート電極に電気的に接続されるゲート部と、
    　前記トランジスタのソース領域電極に電気的に接続されるソース電極と、を有し、
    　前記ゲート電極は、
    　少なくとも一部が前記絶縁膜の上部に設けられ、
    　前記ソース電極は、
    　前記内側領域から前記層間絶縁膜の上部にかけて設けられ、前記層間絶縁膜を貫通して前記不純物領域に達する第１のコンタクトホールを介して前記不純物領域に接続されるソースパッドと、前記ソースパッドと接続されるソース配線と、を含み、
    　前記ゲート部は、
    　前記ソースパッドから離間して、平面視で前記ソースパッドを囲むように前記層間絶縁膜の上部に設けられ、前記層間絶縁膜を貫通して前記絶縁膜の上部の前記ゲート電極に達する第２のコンタクトホールを介して前記ゲート電極に接続されるゲート配線と、前記ゲート配線に接続されるゲートパッドと、を含み、
    　前記ソース配線は、前記ゲート配線と離間して、平面視で前記ゲート配線を囲むように前記層間絶縁膜の上部に設けられ、
    　前記外周配線層は、
    　平面視において前記ゲート電極を囲むように前記絶縁膜上に設けられ、
    　前記内側領域とは反対側である外周側の外周端部が、平面視において前記内側領域とは反対側の前記終端ウェル領域の外周端部よりも内周側に位置すると共に、前記ソース配線の外周端部の下方から、さらに外側に位置し、かつ、前記ソース配線の内周端部の下方から、さらに内側に位置するように設けられる、半導体装置。
  7. 　前記外周配線層は、
    　前記ゲート電極を囲む全周において、前記外周端部が、前記ソース配線の前記外周端部の下方から、さらに外側に位置し、かつ、前記ソース配線の前記内周端部の下方から、さらに内側に位置するように設けられる、請求項６記載の半導体装置。
  8. 　前記外周配線層は、
    　前記外周端部が、前記ソース配線の前記外周端部の下方から少なくとも１μｍさらに外側に位置し、かつ、前記ソース配線の前記内周端部の下方から少なくとも１μｍさらに内側に位置するように設けられる、請求項６記載の半導体装置。
  9. 　前記ソース配線は、
    　前記層間絶縁膜を貫通して前記外周配線層に達する第３のコンタクトホールを介して前記外周配線層に接続される、請求項６記載の半導体装置。
  10. 　前記ソース配線は、
    　前記ソース配線の前記外周端部において前記第３のコンタクトホールを介して前記外周配線層に接続される、請求項９記載の半導体装置。
  11. 　前記ソース配線は、
    　前記ソース配線の前記内周端部において前記第３のコンタクトホールを介して前記外周配線層に接続される、請求項９記載の半導体装置。
  12. 　前記半導体層は、炭化珪素半導体層である、請求項１または請求項６記載の半導体装置。
  13. 　前記層間絶縁膜は、ホウ素またはリンの元素組成を有する、請求項１または請求項６記載の半導体装置。
  14. 　前記終端ウェル領域の単位面積当たりの不純物濃度が２×１０１３ｃｍ－２以上である、請求項１または請求項６記載の半導体装置。
  15. 　前記半導体基板は、
    　前記半導体層の上層部に選択的に設けられた、第２の導電型のウェル領域を有し、
    　前記ウェル領域は、
    　前記終端ウェル領域の不純物濃度以下の不純物濃度を有する、請求項１または請求項６記載の半導体装置。
  16. 　請求項１から請求項１５のうちの何れか１項に記載の半導体装置を有し、入力される電力を変換して出力する変換回路と、
    　前記半導体装置を駆動するための駆動信号を前記半導体装置に出力する駆動回路と、
    　前記駆動回路を制御するための制御信号を前記駆動回路に出力する制御回路と、を備える、電力変換装置。
PCT/JP2020/041487 2020-11-06 2020-11-06 半導体装置および電力変換装置 Ceased WO2022097262A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
PCT/JP2020/041487 WO2022097262A1 (ja) 2020-11-06 2020-11-06 半導体装置および電力変換装置
US18/031,365 US12464767B2 (en) 2020-11-06 2020-11-06 Semiconductor device and power conversion device
JP2022560592A JP7459292B2 (ja) 2020-11-06 2020-11-06 半導体装置および電力変換装置
CN202080106392.3A CN116368623B (zh) 2020-11-06 2020-11-06 半导体装置以及电力变换装置
DE112020007758.6T DE112020007758T5 (de) 2020-11-06 2020-11-06 Halbleitereinheit und leistungswandlereinheit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/041487 WO2022097262A1 (ja) 2020-11-06 2020-11-06 半導体装置および電力変換装置

Publications (1)

Publication Number Publication Date
WO2022097262A1 true WO2022097262A1 (ja) 2022-05-12

Family

ID=81457053

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/041487 Ceased WO2022097262A1 (ja) 2020-11-06 2020-11-06 半導体装置および電力変換装置

Country Status (5)

Country Link
US (1) US12464767B2 (ja)
JP (1) JP7459292B2 (ja)
CN (1) CN116368623B (ja)
DE (1) DE112020007758T5 (ja)
WO (1) WO2022097262A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025074874A1 (ja) * 2023-10-05 2025-04-10 ローム株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235331A (ja) * 2007-03-16 2008-10-02 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法
WO2010125661A1 (ja) * 2009-04-30 2010-11-04 三菱電機株式会社 半導体装置及びその製造方法
JP2013026563A (ja) * 2011-07-25 2013-02-04 Mitsubishi Electric Corp 炭化珪素半導体装置
WO2015178024A1 (ja) * 2014-05-23 2015-11-26 パナソニックＩｐマネジメント株式会社 炭化珪素半導体装置
JP2019192678A (ja) * 2018-04-18 2019-10-31 ルネサスエレクトロニクス株式会社 半導体装置
WO2020208761A1 (ja) * 2019-04-11 2020-10-15 三菱電機株式会社 半導体装置および電力変換装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5026019B2 (ja) * 2006-08-08 2012-09-12 三菱電機株式会社 薄膜トランジスタ基板、薄膜トランジスタの製造方法、及び表示装置
JP5751763B2 (ja) * 2010-06-07 2015-07-22 三菱電機株式会社 半導体装置
JP5687128B2 (ja) * 2011-05-06 2015-03-18 三菱電機株式会社 半導体装置およびその製造方法
JP5640969B2 (ja) 2011-12-26 2014-12-17 三菱電機株式会社 半導体素子
DE112013005788B4 (de) 2012-12-04 2019-02-07 Denso Corporation Halbleitervorrichtung und Verfahren zu deren Fertigung
JP6580270B2 (ja) 2016-08-25 2019-09-25 三菱電機株式会社 炭化珪素半導体装置
WO2018055719A1 (ja) * 2016-09-23 2018-03-29 三菱電機株式会社 炭化珪素半導体装置
US9985125B1 (en) 2016-11-25 2018-05-29 Panasonic Intellectual Property Management Co., Ltd. Silicon carbide semiconductor device
CN115274855B (zh) * 2017-02-24 2025-10-28 三菱电机株式会社 碳化硅半导体装置以及电力变换装置
DE112017007186B4 (de) 2017-03-07 2024-06-27 Mitsubishi Electric Corporation Halbleitereinheit und leistungswandler
JP7013735B2 (ja) * 2017-09-05 2022-02-01 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7085959B2 (ja) * 2018-10-22 2022-06-17 三菱電機株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235331A (ja) * 2007-03-16 2008-10-02 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法
WO2010125661A1 (ja) * 2009-04-30 2010-11-04 三菱電機株式会社 半導体装置及びその製造方法
JP2013026563A (ja) * 2011-07-25 2013-02-04 Mitsubishi Electric Corp 炭化珪素半導体装置
WO2015178024A1 (ja) * 2014-05-23 2015-11-26 パナソニックＩｐマネジメント株式会社 炭化珪素半導体装置
JP2019192678A (ja) * 2018-04-18 2019-10-31 ルネサスエレクトロニクス株式会社 半導体装置
WO2020208761A1 (ja) * 2019-04-11 2020-10-15 三菱電機株式会社 半導体装置および電力変換装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025074874A1 (ja) * 2023-10-05 2025-04-10 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
US20230378342A1 (en) 2023-11-23
CN116368623A (zh) 2023-06-30
US12464767B2 (en) 2025-11-04
CN116368623B (zh) 2025-07-29
JP7459292B2 (ja) 2024-04-01
DE112020007758T5 (de) 2023-08-17
JPWO2022097262A1 (ja) 2022-05-12

Similar Documents

Publication Publication Date Title
JP6870119B2 (ja) 半導体装置および電力変換装置
JP2021182639A (ja) 半導体装置および電力変換装置
US20190057873A1 (en) Semiconductor device, method of manufacturing same, and power converter
CN113330579B (zh) 半导体装置以及电力变换装置
JP6995209B2 (ja) 半導体装置および電力変換装置
JPWO2020026401A1 (ja) ワイドバンドギャップ半導体装置、および、電力変換装置
WO2021240782A1 (ja) 炭化珪素半導体装置、および、電力変換装置
CN110582853A (zh) 半导体装置和电力变换装置
WO2020188686A1 (ja) 炭化珪素半導体装置および電力変換装置
WO2022168240A1 (ja) 炭化珪素半導体装置および電力変換装置
US20230253345A1 (en) Semiconductor device, power conversion apparatus, and method for manufacturing semiconductor device
JP7459292B2 (ja) 半導体装置および電力変換装置
CN115699329B (zh) 半导体装置以及电力变换装置
JP7595771B2 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP7607834B1 (ja) 半導体装置、半導体装置の製造方法、及び、電力変換装置
US12471328B2 (en) Semiconductor device, electric power conversion device, and method for manufacturing semiconductor device
JP7371426B2 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20960815

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022560592

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 20960815

Country of ref document: EP

Kind code of ref document: A1

WWG Wipo information: grant in national office

Ref document number: 202080106392.3

Country of ref document: CN

WWG Wipo information: grant in national office

Ref document number: 18031365

Country of ref document: US