WO2022045752A1 - 회로 기판 및 이를 포함하는 반도체 패키지 기판 - Google Patents

회로 기판 및 이를 포함하는 반도체 패키지 기판 Download PDF

Info

Publication number
WO2022045752A1
WO2022045752A1 PCT/KR2021/011334 KR2021011334W WO2022045752A1 WO 2022045752 A1 WO2022045752 A1 WO 2022045752A1 KR 2021011334 W KR2021011334 W KR 2021011334W WO 2022045752 A1 WO2022045752 A1 WO 2022045752A1
Authority
WO
WIPO (PCT)
Prior art keywords
opening
protective layer
layer
insulating layer
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2021/011334
Other languages
English (en)
French (fr)
Inventor
남일식
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Priority to US18/022,915 priority Critical patent/US12581967B2/en
Publication of WO2022045752A1 publication Critical patent/WO2022045752A1/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
    • H05K1/185—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components encapsulated in the insulating substrate of the PCBs; associated with components incorporated in internal layers of multilayer circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H10W70/614—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together the multiple chips being integrally enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H10W70/687—Shapes or dispositions thereof comprising multiple insulating layers characterized by the outer layers being for protection, e.g. solder masks, or for protection against chemical or mechanical damage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/698—Semiconductor materials that are electrically insulating, e.g. undoped silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07302—Connecting or disconnecting of die-attach connectors using an auxiliary member
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/381—Auxiliary members
    • H10W72/387—Flow barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Definitions

  • the embodiment relates to a circuit board and a semiconductor package board including the same.
  • the line width of circuits is getting smaller.
  • the circuit line width of a package board or a printed circuit board on which a semiconductor chip is mounted is reduced to several micrometers or less.
  • Such a printed circuit board may be used as a package substrate in which a device is mounted thereon, and the mounted device is buried through underfill or molding.
  • the conventional package substrate has a reliability problem because an injection space of an underfill material or an epoxy material for the underfill or molding is not secured.
  • a circuit board having a new structure, a semiconductor package board, and a method for manufacturing the same are provided.
  • the embodiment provides a circuit board, a semiconductor package board, and a method for manufacturing the same, in which a stable underfill dispensing space area can be secured.
  • the embodiment provides a circuit board, a semiconductor package substrate, and a method of manufacturing the same, which can solve various reliability problems by maximizing the injectability of a material for underfill or molding.
  • a circuit board includes an insulating layer; a circuit pattern disposed on the insulating layer; and a first passivation layer disposed on the insulating layer, wherein the first passivation layer comprises a first opening that vertically overlaps with at least a portion of an upper surface of the circuit pattern, and constitutes the first opening
  • the inner wall of the first passivation layer includes a first portion having a first slope, and a second portion disposed on the first portion and having a second slope different from the first slope, the first portion comprising: It overlaps with the circuit pattern in a horizontal direction.
  • first portion is adjacent to the lower surface of the first passivation layer
  • second portion is adjacent to the upper surface of the first passivation layer
  • the second portion of the inner wall of the first opening includes a curved surface having a first curvature.
  • first inclination is perpendicular to the lower surface of the first passivation layer.
  • a surface roughness of the first portion of the first protective layer is different from a surface roughness of the second portion of the first protective layer.
  • a height of the first portion of the first passivation layer is higher than or equal to a height of the circuit pattern.
  • a second passivation layer is disposed on the first passivation layer, and the second passivation layer comprises a second opening vertically overlapping the first opening.
  • an inner wall of the second opening of the second passivation layer is connected to the second portion of the first passivation layer and includes a curved surface having a second curvature different from the first curvature.
  • the second curvature is greater than the first curvature.
  • the package substrate according to the embodiment includes an insulating layer; a circuit pattern disposed on the insulating layer; and a first protective layer disposed on the insulating layer and including a first opening vertically overlapping with at least a portion of an upper surface of the circuit pattern; a device mounted on an upper surface of the circuit pattern vertically overlapping with the first opening; an inner wall of the first protective layer constituting the first opening, and a first portion having a first inclination, and a first portion disposed on the first portion and disposed on the first portion a second portion having a second inclination different from the first inclination, wherein the first portion overlaps the circuit pattern in a horizontal direction, the first inclination is perpendicular to a lower surface of the first passivation layer, and
  • the second portion includes a curved surface having a first curvature, wherein a surface roughness of the first portion of the first passivation layer is different from a surface roughness of the second portion of the first passivation layer, and A height of
  • the cover part includes an underfill part covering a lower region of the device or a molding layer for molding the device.
  • the opening processing process is performed twice on the first protective layer composed of one layer, so that at least a portion of the inner wall of the opening of the first protective layer has a curved surface.
  • the underfill material or the epoxy material can be stably injected into the opening through the curved portion.
  • the first passivation layer may include a first portion and a second portion, and the second portion may have a curved surface. Accordingly, as the second portion of the first passivation layer has a curved surface, a dispensing space determined by the distance from the uppermost end of the second portion to the lower end of the device may be sufficiently secured.
  • the second portion of the first protective layer has a curved surface
  • the curved surface of the second portion Accordingly, the underfill material or the epoxy material may naturally flow into the opening, thereby maximizing the capillary.
  • the inner wall of the opening of the first passivation layer may have the same curved surface as that of the second portion as a whole.
  • the inner wall of the opening does not serve as a dam to confine the underfill material or epoxy material injected into the opening, and thus the underfill material or epoxy injected into the opening Problems may arise where material flows back out of the opening.
  • the inner wall of the opening of the first protective layer includes the first portion of the plane having the first inclination angle.
  • the first portion may be substantially perpendicular to a top surface of the insulating layer. Accordingly, in an embodiment, the first portion may function as a dam to trap the underfill material or the epoxy material injected into the opening, thereby improving reliability.
  • the first protective layer is composed of one layer, the height of the connection part disposed on the device can be minimized, and thus the overall height of the package substrate can be reduced compared to the comparative example. Accordingly, in the embodiment, it is possible to achieve slimming of the package substrate.
  • 1 is a view showing a package substrate of a comparative example.
  • FIG. 2 is a view for explaining a problem of an underfill process in the package substrate of the comparative example of FIG. 1 .
  • FIG 3 is a view showing a circuit board according to the first embodiment.
  • FIG. 4 is an enlarged view of area A of FIG. 3 .
  • FIG 5 is a view showing a package substrate according to the first embodiment.
  • FIG. 6 is a view showing a package substrate according to a second embodiment.
  • FIG. 7 is a view for explaining an underfill process of a package substrate according to an embodiment.
  • FIG. 8 to 11 are views for explaining the manufacturing method of the circuit board according to the first embodiment shown in FIG. 3 in order of process.
  • FIG. 12 is a diagram illustrating a circuit board according to a second embodiment.
  • the terminology used in the embodiments of the present invention is for describing the embodiments and is not intended to limit the present invention.
  • the singular form may also include the plural form unless otherwise specified in the phrase, and when it is described as "at least one (or one or more) of A and (and) B, C", it can be combined with A, B, and C. It may contain one or more of all possible combinations.
  • a component when it is described that a component is 'connected', 'coupled' or 'connected' to another component, the component is not only directly connected, coupled or connected to the other component, but also with the component It may also include a case of 'connected', 'coupled' or 'connected' due to another element between the other elements.
  • top (above) or bottom (below) is one as well as when two components are in direct contact with each other. Also includes a case in which another component as described above is formed or disposed between two components.
  • FIG. 1 is a view showing a package substrate of a comparative example
  • FIG. 2 is a view for explaining a problem of an underfill process in the package substrate of the comparative example of FIG. 1 .
  • the package substrate of the comparative example includes an insulating layer 10 , circuit patterns 11 and 12 , vias 13 , a first protective layer 14 , and a second protective layer 15 .
  • the package substrate of the comparative example includes an insulating layer 10 , circuit patterns 11 and 12 , vias 13 , a first protective layer 14 , and a second protective layer 15 .
  • circuit pattern 11 disposed on the uppermost layer among the circuit patterns 11 and 12 of the circuit board includes a pad 11a vertically overlapping with the opening of the first protective layer 14 .
  • the package substrate includes an adhesive portion 19 disposed on the pad 11a. Then, the element 16 is mounted on the bonding portion 19 .
  • an under bump metal (UBM) 17 is formed on the lower surface of the element 16 .
  • a connection part 18 is formed under the UBM (Under Bump Metal, 17).
  • the connecting portion 18 is generally referred to as a copper pillar.
  • the UBM 17 and the connection part 18 are disposed on the lower surface of the element 16 , and the adhesive part 19 is disposed on the upper surface of the pad 11a , and thus the connection part 18 is connected to the adhesive part 19 .
  • the element 16 can be mounted on the circuit board.
  • an underfill process is performed to protect the device.
  • the underfill process is performed by injecting an underfill material into the opening of the first passivation layer 14 and curing the underfill material.
  • the first passivation layer 14 has a two-layer structure to secure an injection space for the underfill material in the underfill process.
  • the first passivation layer 14 includes a 1-1 passivation layer 14-1 disposed on the upper surface of the insulating layer 10 and a first passivation layer 14-1 disposed on the 1-1 passivation layer 14-1.
  • 1-2 protective layer 14-2 is included.
  • the 1-1 passivation layer 14-1 and the 1-2 passivation layer 14-2 each have an opening.
  • the size of the opening of the 1-1 passivation layer 14-1 is smaller than the size of the opening of the 1-2 th passivation layer 14-2. Accordingly, the 1-1 passivation layer 14-1 and the 1-2 passivation layer 14-2 have a layered structure.
  • the comparative example two protective layers are provided, and a step is provided in the two protective layers so that underfill or molded epoxy can be injected around the area where the device is mounted or into the device.
  • the first protective layer has a two-layer structure so that the underfill or epoxy material can stably flow into the region in which the device is mounted, and a step is formed therein.
  • the first protective layer has a two-layer structure in terms of package design, and thus there is a limit in reducing the overall height of the package substrate.
  • the height of the connection part 18 is determined based on the upper surface of the 1-2 first protective layer 14-2 among the first protective layers 14, and accordingly, the package substrate of the comparative example is the As the height increases, there is a problem in that the overall height h1 of the substrate increases accordingly.
  • the width of the opening of the first-second protective layer 14-2 was made larger than the width of the first-first protective layer 14-1, so that the underfill or epoxy material was introduced into the device mounting space. Dispensing space is secured so that it can flow stably.
  • the width of the first-second protective layer 14-2 is reduced, the capillary of the underfill or the epoxy material is lowered, and thus the epoxy flowability is lowered, so that the underfill is not normally performed. Quality problems such as problems or voids are occurring.
  • the dispensing space d1 is not secured, and the particles 21 coming out of the underfill dispenser 20 .
  • the particles 21a that enter the inside of the temporary device mounting space
  • the particles 21b that fall out of the device also increase.
  • the amount of the particles 21b falling to the outside increases, the amount of the underfill material or the epoxy material that is wasted indiscriminately increases, and accordingly, there is a problem in that the manufacturing cost increases.
  • the process time in the process of filling the device mounting space with an underfill material or an epoxy material may increase.
  • the width of the first-second passivation layer 14-2 is too large, the dispensing space d1 is too wide, and the amount of the underfill material or the epoxy material increases accordingly. There is a problem of increasing cost.
  • the width of the first-second passivation layer 14-2 is made too large, the underfill material or the epoxy material remaining on the upper surface of the first-first passivation layer 14-1 flows into the device mounting space. Reliability problems arise as a result of not entering.
  • a circuit board, a package board, and a method for manufacturing the same which can improve the injection flow of the underfill material or the epoxy material, thereby reducing the overall height of the package board, while securing the dispensing space. do.
  • FIG. 3 is a view showing a circuit board according to the first embodiment
  • FIG. 4 is an enlarged view of area A of FIG. 3 .
  • the circuit board includes an insulating layer 110 , a first circuit pattern 120 , a second circuit pattern 130 , a via 140 , a first protective layer 150 , and a second protection layer. layer 160 .
  • the insulating layer 110 may represent any one specific layer in a plurality of stacked structures.
  • the insulating layer 110 is a substrate on which an electric circuit capable of changing wiring is formed, and may include all of a printed circuit board, a wiring board, and an insulating substrate made of an insulating material capable of forming circuit patterns on the surface.
  • the insulating layer 110 may be rigid or flexible.
  • the insulating layer 110 may include glass or plastic.
  • the insulating layer 110 includes chemically strengthened/semi-tempered glass such as soda lime glass or aluminosilicate glass, or includes polyimide (PI), polyethylene terephthalate (PET). ), propylene glycol (PPG), reinforced or soft plastic such as polycarbonate (PC), or may include sapphire.
  • PI polyimide
  • PET polyethylene terephthalate
  • PPG propylene glycol
  • PC polycarbonate
  • the insulating layer 110 may include a photoisotropic film.
  • the insulating layer 110 may include cyclic olefin copolymer (COC), cyclic olefin polymer (COP), photoisotropic polycarbonate (PC), or photoisotropic polymethyl methacrylate (PMMA). .
  • the insulating layer 110 may be bent while having a partially curved surface. That is, the insulating layer 110 may be bent while partially having a flat surface and partially having a curved surface.
  • the insulating layer 110 may have a curved end with a curved surface, or may have a surface including a random curvature and may be bent or bent.
  • the insulating layer 110 may be a flexible substrate having a flexible characteristic. Also, the insulating layer 110 may be a curved or bent substrate. At this time, the insulating layer 110 may represent the electrical wiring connecting the circuit components based on the circuit design as a wiring diagram, and the electrical conductor may be reproduced on the insulating material. In addition, the insulating layer 110 may form wiring for mounting electrical components and connecting them in a circuit, and may mechanically fix components other than the electrical connection function of the components.
  • a circuit pattern may be disposed on the surface of the insulating layer 110 .
  • the first circuit pattern 120 may be formed on the upper surface of the insulating layer 110 .
  • the second circuit pattern 130 may be formed on the lower surface of the insulating layer 110 .
  • the first circuit pattern 120 may be formed to protrude above the upper surface of the insulating layer 110 .
  • a lower surface of the first circuit pattern 120 may contact an upper surface of the insulating layer 110 .
  • the second circuit pattern 130 may be disposed to protrude under the lower surface of the insulating layer 110 . That is, the upper surface of the second circuit pattern 130 may directly contact the lower surface of the insulating layer 110 .
  • the embodiment is not limited thereto, and a seed metal layer (not shown) of the second circuit pattern 130 may be disposed between the upper surface of the second circuit pattern 130 and the lower surface of the insulating layer 110 . There will be.
  • the package substrate in the embodiment is manufactured by the SAP or MSAP method, and accordingly, the first circuit pattern 120 and the second circuit pattern 130 protrude from the upper and lower surfaces of the insulating layer 110 , respectively.
  • the embodiment is not limited thereto, and at least one of the first circuit pattern 120 and the second circuit pattern 130 may have a structure buried in the insulating layer 110 .
  • the first circuit pattern 120 and the second circuit pattern 130 are wires that transmit electrical signals, and may be formed of a metal material having high electrical conductivity.
  • the first circuit pattern 120 and the second circuit pattern 130 are gold (Au), silver (Ag), platinum (Pt), titanium (Ti), tin (Sn), copper (Cu), and It may be formed of at least one metal material selected from zinc (Zn).
  • the first circuit pattern 120 and the second circuit pattern 130 have excellent bonding strength of gold (Au), silver (Ag), platinum (Pt), titanium (Ti), tin (Sn), copper ( Cu) and zinc (Zn) may be formed of a paste or solder paste including at least one metal material selected from the group consisting of.
  • the first circuit pattern 120 and the second circuit pattern 130 may be formed of copper (Cu), which has high electrical conductivity and is relatively inexpensive.
  • the first circuit pattern 120 may include a pad 120a disposed on the upper surface of the insulating layer 110 and vertically overlapping the opening 155 of the first protective layer 150 .
  • the pad 120a may be disposed on the upper surface of the insulating layer 110 and vertically overlap the opening 155 of the first protective layer 150 .
  • the pad 120a may be a device mounting pad for mounting a device on a package substrate.
  • a via 140 may be disposed in the insulating layer 110 .
  • the vias 140 are disposed in the insulating layer 110 , and accordingly, circuit patterns disposed on different layers may be electrically connected to each other.
  • the via 140 may be disposed in the insulating layer 110 , so that an upper surface thereof may be connected to a lower surface of the first circuit pattern 120 , and a lower surface thereof may be connected to an upper surface of the second circuit pattern 130 .
  • the via 130 may be formed by filling an inside of a via hole (not shown) formed in the insulating layer 110 with a metal material.
  • the via hole may be formed by any one of machining methods, including mechanical, laser, and chemical machining.
  • machining methods including mechanical, laser, and chemical machining.
  • methods such as milling, drilling, and routing can be used, and when formed by laser processing, UV or CO 2 laser method is used.
  • UV or CO 2 laser method is used.
  • the insulating layer 110 may be opened using chemicals including aminosilane, ketones, and the like.
  • the processing by the laser is a cutting method that takes a desired shape by concentrating optical energy on the surface to melt and evaporate a part of the material.
  • Complex formation by a computer program can be easily processed. Even difficult composite materials can be machined.
  • the processing by the laser can have a cutting diameter of at least 0.005 mm, and has a wide advantage in a range of possible thicknesses.
  • the laser processing drill it is preferable to use a YAG (Yttrium Aluminum Garnet) laser, a CO 2 laser, or an ultraviolet (UV) laser.
  • the YAG laser is a laser that can process both the copper foil layer and the insulating layer
  • the CO 2 laser is a laser that can process only the insulating layer.
  • the via 140 may be formed by filling the interior of the via hole with a conductive material.
  • the metal material forming the via 140 may be any one material selected from copper (Cu), silver (Ag), tin (Sn), gold (Au), nickel (Ni), and palladium (Pd).
  • the conductive material may be filled using any one or a combination of electroless plating, electrolytic plating, screen printing, sputtering, evaporation, inkjetting and dispensing.
  • a first passivation layer 150 may be disposed on an upper surface of the insulating layer 110 , and a second passivation layer 160 may be disposed on a lower surface of the insulating layer 110 .
  • the first protective layer 150 may be disposed to have a predetermined height above the upper surface of the insulating layer 110 and to protect the first circuit pattern 120 and the upper surface of the insulating layer 110 .
  • the first protective layer 150 may be a solder resist SR, but is not limited thereto.
  • the second protective layer 160 may be disposed below the lower surface of the insulating layer 110 to have a predetermined height.
  • the second protective layer 160 may be a solder resist (SR), but is not limited thereto.
  • the first protective layer 150 includes an opening 155 that vertically overlaps the pad 120a among the first circuit patterns 120 disposed on the upper surface of the insulating layer 110 .
  • the second protective layer 160 may include an opening (not shown) that vertically overlaps with the lower surface of at least one of the second circuit patterns 130 disposed on the lower surface of the insulating layer 110 .
  • An upper width of the opening 155 of the first passivation layer 150 may be different from a lower width of the opening 155 .
  • the width of the upper portion of the opening 155 of the first passivation layer 150 may be greater than the width of the lower portion.
  • the first protective layer 150 is a single layer. And, the first protective layer 150 has a one-layer structure.
  • the inner wall of the opening 155 of the first passivation layer 150 may have a different inclination angle for each area.
  • the inner wall may be referred to as an inner wall of the opening 155 .
  • the inner wall may be referred to as an inner wall of the first protective layer 150 including the opening 155 .
  • the inner wall will be described as an inner wall of the first protective layer 150 and an inner wall of the opening 155 .
  • the inner wall of the opening 155 may include a first portion 151 adjacent to the top surface of the insulating layer 110 and a second portion 152 extending from the first portion 151 .
  • the first portion 151 may have a first inclination
  • the second portion 152 may have a second inclination different from the first inclination.
  • the first portion 151 of the inner wall of the opening 155 may extend upward from the lower surface of the first passivation layer 150 . Also, the second portion 152 of the inner wall of the opening 155 may extend downward from the top surface of the first passivation layer 150 .
  • the first portion 151 of the inner wall of the first passivation layer 150 or the first portion 151 of the inner wall of the opening 155 may horizontally overlap the first circuit pattern 120 .
  • the first portion 151 and the second portion 152 of the opening 155 may form an inner wall of the opening 155 or an inner wall of the first passivation layer 150 .
  • the first portion 151 and the second portion 152 of the opening 155 may have different surface roughness.
  • the first part 151 and the second part 152 of the opening 155 may be formed by different methods.
  • the first portion 151 of the opening 155 may be formed by an etching process.
  • the first portion 151 of the opening 155 may be formed by an exposure and development process.
  • the first portion 151 of the opening 155 may have a first inclination angle.
  • the first portion 151 of the opening 155 may be substantially perpendicular to the upper surface of the insulating layer 110 or the lower surface of the first protective layer 150 .
  • the first portion 151 of the opening 155 may have a first surface roughness as it is formed by an exposure and development process.
  • the first portion 151 of the opening 155 may be a plane having a first inclination angle.
  • the second portion 152 of the opening 155 may be formed by laser processing.
  • the second portion 152 of the opening 155 may be a portion processed through at least one of YAG (Yttrium Aluminum Garnet) laser, CO 2 laser, and ultraviolet (UV) laser.
  • the second part 152 may correspond to the shape or size of a beam used for the laser processing.
  • the second portion 152 may have a curved surface.
  • the second part 152 may be a curved surface whose width changes from the bottom to the top.
  • the second portion 152 of the opening 155 may be a curved surface having a first curvature.
  • the second portion 152 of the opening 155 may have a second surface roughness as it is formed by a laser process.
  • the second portion 152 of the opening 155 may have a second surface roughness greater than the first surface roughness of the first portion 151 .
  • the opening processing process is performed twice on the first protective layer 150 , so that at least a portion of the first protective layer 150 has a curved surface. Accordingly, in the embodiment, the underfill material or the epoxy material can be stably injected into the opening 155 through the second portion 152 having the curved surface.
  • the second portion 152 of the first passivation layer 150 has a curved surface. Accordingly, as the second portion 152 of the first passivation layer 150 has a curved surface, the dispensing space determined by the distance from the uppermost end of the second portion 152 to the lower end of the device is sufficient. can be obtained.
  • an underfill material or an epoxy material is formed on the second portion 152 of the first protective layer 150 . In the case of injecting , the underfill material or the epoxy material may naturally flow into the opening 155 along the curved surface of the second part 152 , thereby maximizing the capillary.
  • the inner wall of the opening 155 of the first passivation layer 150 may have the same curved surface as the second part 152 as a whole. However, in this case, the underfill material or the epoxy material injected into the opening 155 may flow out of the opening 155 . In other words, when the inner wall of the opening 155 has an overall curved surface, the inner wall of the opening 155 does not serve as a dam for confining the underfill material or the epoxy material injected into the opening 155 , and accordingly There may be a problem in that the underfill material or the epoxy material injected into the opening 155 flows out of the opening 155 again.
  • the inner wall of the opening 155 of the first passivation layer 150 includes the first portion 151 having a first inclination.
  • a first inclination of the first portion 151 may be substantially perpendicular to a top surface of the insulating layer 110 .
  • the first portion 151 may function as a dam to trap the underfill material or the epoxy material injected into the opening 155 , thereby improving reliability.
  • the first portion 151 of the inner wall of the opening 155 may have a second height H2 .
  • the second height H2 may correspond to a distance from the top surface of the insulating layer 110 to the uppermost end of the first part 151 or a thickness of the first part 151 .
  • the second height H2 of the first portion 151 may be determined by the first height H1 of the pad 120a.
  • the underfill material or the epoxy material when the underfill material or the epoxy material is injected into the opening 155 , the injected underfill material or the epoxy material should stably cover at least the upper surface of the pad 120a.
  • the second height H2 of the first portion 151 corresponds to the first height H1 of the pad 120a, so that the underfill material or the epoxy material is applied to the pad 120a. ) so that it can be stably covered up to the top surface where it is placed.
  • the second height H2 of the first portion 151 may be the same as the first height H1 of the pad 120a.
  • the second height H2 of the first portion 151 may be 100% to 150% of the first height H1 of the pad 120a.
  • FIG 5 is a view showing a package substrate according to the first embodiment.
  • the package substrate 200 includes the circuit board 100 shown in FIG. 3 .
  • the package substrate 200 may include a device 210 , an under bump metal (UBM) 220 , a connection part 230 , a connection part 240 , and an underfill part 250 .
  • the underfill part 250 may be referred to as a cover part that covers the device 210 .
  • the device 210 may be mounted on the pad 120a of the package substrate 200 .
  • an under bump metal (UBM) 210 is disposed on the lower surface of the device 210 .
  • connection part 230 may be disposed on a lower surface of the under bump metal (UBM) 210 .
  • the device 210 may have a structure including an under bump metal (UBM) 210 and a connection part 230 .
  • connection part 240 In the package substrate, in a state in which the connection part 240 is disposed on the pad 120a of the circuit board, and the connection part 230 disposed on the device 210 is aligned with the connection part 240, By reflowing the connection part 240 , the device 210 may be attached or mounted.
  • connection part 240 is copper (Cu), tin (Sn), aluminum (Al), zinc (Zn), indium (In), lead (Pb), antimony (Sb), bismuth (bi), silver (Ag) , and may include at least one of nickel (Ni).
  • the adhesive part 240 may be a solder bump.
  • the connection part 240 may be a solder ball, and thus may be melted at the temperature of the reflow process.
  • An underfill part 250 may be formed in the opening 155 of the first passivation layer 150 .
  • the underfill part 250 may cover a portion of a side surface of the device 210 .
  • the underfill part 250 fills the opening 155 , and includes a portion of a side surface of the device 210 , the pad 120a of the circuit board, the under bump metal (UBM) 220 , and a connection part ( 230) and the connection unit 240 may be disposed.
  • UBM under bump metal
  • FIG. 6 is a view showing a package substrate according to a second embodiment.
  • the package substrate 300 includes the circuit board 100 shown in FIG. 3 .
  • the package substrate 300 may include a device 310 , an under bump metal (UBM) 320 , a connection part 330 , a connection part 340 , and a molding part 350 .
  • the molding part 350 may also be referred to as a molding layer, which may also be referred to as a cover part covering the device 310 .
  • the device 310 may be mounted on the pad 120a of the package substrate 300 .
  • an under bump metal (UBM) 310 is disposed on the lower surface of the device 310 .
  • connection part 330 may be disposed on a lower surface of the under bump metal (UBM) 310 .
  • the device 310 may have a structure including an under bump metal (UBM) 310 and a connection part 330 .
  • connection part 340 In the package substrate, in a state in which the connection part 340 is disposed on the pad 120a of the circuit board, and the connection part 330 disposed on the device 310 is aligned with the connection part 340, By reflowing the connection part 340 , the device 310 may be attached or mounted.
  • connection part 340 is copper (Cu), tin (Sn), aluminum (Al), zinc (Zn), indium (In), lead (Pb), antimony (Sb), bismuth (bi), silver (Ag) , and may include at least one of nickel (Ni).
  • the adhesive part 240 may be a solder bump.
  • the connection part 340 may be a solder ball, and thus may be melted at the temperature of the reflow process.
  • a molding part 350 may be formed in the opening 155 of the first passivation layer 150 .
  • the molding part 350 may entirely cover the device 310 .
  • the molding part 350 may fill the opening 155 while filling the entire device 310 , the pad 120a of the circuit board, the under bump metal (UBM) 320 , and the connection part 330 . , it may be disposed to cover the connection part 340 .
  • UBM under bump metal
  • the upper surface of the molding part 350 may be positioned higher than the upper surface of the device 310 .
  • the molding part 350 may be an epoxy mold compound (EMC), but is not limited thereto.
  • the opening processing process is performed twice on the first protective layer composed of one layer, so that at least a portion of the inner wall of the opening of the first protective layer has a curved surface.
  • the underfill material or the epoxy material can be stably injected into the opening through the curved portion.
  • the first passivation layer may include a first portion and a second portion, and the second portion may have a curved surface. Accordingly, as the second portion of the first passivation layer has a curved surface, a dispensing space determined by the distance from the uppermost end of the second portion to the lower end of the device may be sufficiently secured.
  • the second portion of the first protective layer has a curved surface
  • the curved surface of the second portion Accordingly, the underfill material or the epoxy material may naturally flow into the opening, thereby maximizing the capillary.
  • the inner wall of the opening of the first passivation layer may have the same curved surface as that of the second portion as a whole.
  • the inner wall of the opening does not serve as a dam to confine the underfill material or epoxy material injected into the opening, and thus the underfill material or epoxy injected into the opening A problem may arise in which material flows back out of the opening.
  • the inner wall of the opening of the first protective layer includes the first portion of the plane having the first inclination angle. The first portion may be substantially perpendicular to a top surface of the insulating layer. Accordingly, in an embodiment, the first part may function as a dam to trap the underfill material or the epoxy material injected into the opening, thereby improving reliability.
  • the first protective layer is composed of one layer, the height of the connection part disposed on the device can be minimized, and thus the overall height of the package substrate can be reduced compared to the comparative example. Accordingly, in the embodiment, it is possible to achieve slimming of the package substrate.
  • FIG. 7 is a view for explaining an underfill process of a package substrate according to an embodiment.
  • the inner wall of the opening 155 of the first protective layer 150 of the circuit board is divided into a first portion 151 and a second portion 152 .
  • the second part 152 has a curved surface. Accordingly, the width of the second portion 152 is gradually increased toward the upper region of the opening 155 according to a predetermined curvature.
  • the dispensing space D1 corresponding to the distance from the upper end of the second part 152 to the lower end of the device 210 may be increased compared to the comparative example.
  • the thickness of the first protective layer 150 may be reduced compared to the comparative example.
  • the connection part provided in the device has a height such that it protrudes with a predetermined height from the upper surface of the protective layer. Accordingly, in the embodiment, since the thickness of the first protective layer is thinner than in the comparative example, the height of the connection part provided in the device can be reduced. Accordingly, in the embodiment, the distance H3 from the upper surface of the insulating layer 110 to the lower surface of the device may be reduced compared to the comparative example. Accordingly, in the embodiment, the overall thickness of the package substrate may be reduced.
  • the underfill material 410 when the underfill material 410 is injected into the opening 155 through the underfill dispenser 400 , as the dispensing space D1 is secured, stable injection is possible.
  • the underfill material since the second portion 152 of the inner wall of the opening 155 has a curved surface, when the underfill material is injected, the underfill material can be introduced into the opening along the curved surface. and thus the injectability of the underfill material may be improved.
  • the embodiment may minimize the amount of the underfill material that escapes to the outside of the opening compared to the comparative example.
  • FIG. 8 to 11 are views for explaining the manufacturing method of the circuit board according to the first embodiment shown in FIG. 3 in order of process.
  • the insulating layer 110 is prepared, and the process of forming the first circuit pattern 120 and the second circuit pattern 130 on the surface of the insulating layer 110 is performed.
  • a via via connecting the first circuit pattern 120 and the second circuit pattern 130 by forming a through hole through the insulating layer 110 and filling the inside of the through hole with a metal material 140 may be performed.
  • the insulating layer 110 may be a prepreg.
  • the prepreg (PPG) has good flowability and adhesion in a semi-cured state, and is used as an intermediate substrate for a fiber-reinforced composite material used as an adhesive layer and an insulating material layer. .
  • a molded article is formed by laminating these prepregs and curing the resin by heating/pressing. That is, the prepreg refers to a material that is impregnated with resin (BT/Epoxy, FR4, FR5, etc.) into glass fiber and cured to B-stage.
  • the insulating layer 110 may be a thermosetting or thermoplastic polymer substrate, a ceramic substrate, an organic-inorganic composite material substrate, or a glass fiber-impregnated substrate, and when it contains a polymer resin, it may include an epoxy-based insulating resin, and Alternatively, a polyimide-based resin may be included.
  • first circuit pattern 120 and the second circuit pattern 130 may be formed of a plurality of layers.
  • the plurality of layers constituting the first circuit pattern 120 and the second circuit pattern 130 may include a seed layer and a plating layer.
  • the seed layer may be a copper foil layer of CCL (Copper Clad Laminate) or, alternatively, may be a chemical copper plating layer formed on the surface of the insulating layer 110 through electroless plating.
  • the seed layer may be a seed layer for forming the plating layer by electroplating.
  • the chemical copper plating layer is heavy copper plating (Heavy Copper, 2 ⁇ m or more), medium copper plating (1 ⁇ 2 ⁇ m), light copper plating (Light Copper, 1 ⁇ m) depending on the thickness hereinafter) can be distinguished from each other.
  • a first protective layer 150 is formed on the upper surface of the insulating layer 110 to completely cover the upper surface of the insulating layer 110 and the first circuit pattern 120 .
  • process can proceed.
  • a process of forming a second protective layer covering the lower surface of the insulating layer 110 and the second circuit pattern 130 as a whole may be performed on the lower surface of the insulating layer 110 .
  • the first protective layer 150 may be formed to protrude from the top surface of the first circuit pattern 120 to the insulating layer 110 in an upward direction with a predetermined height.
  • the second protective layer 160 may be formed on the lower surface of the insulating layer 110 to protrude from the lower surface of the second circuit pattern 130 to have a predetermined height downward.
  • a process of forming openings in the first protective layer 150 and the second protective layer 160 may be performed.
  • the opening may include an opening 155 formed in the first passivation layer 150 and a passivation layer (not shown) formed in the second passivation layer 160 .
  • the opening 155 formed in the first protective layer 150 may vertically overlap the pad 120a for mounting a device among the first circuit patterns 120 disposed on the upper surface of the insulating layer 110 .
  • the opening formed in the second protective layer 160 is a solder ball (not shown) for connection with an external substrate (not shown) of the second circuit pattern 130 disposed on the lower surface of the insulating layer 110 is mounted. It can overlap the pad vertically.
  • the opening 155 formed in the first passivation layer 150 may be formed by an exposure and development process. Accordingly, the inner wall of the opening 155 formed by the exposure and development process may have an inclination angle substantially perpendicular to the upper surface of the insulating layer 110 .
  • the processing process of the opening 155 using a laser in the first protective layer 150 may be performed.
  • the process using the laser may be performed only on a part of the first passivation layer 150 .
  • the process of forming the opening 155 using the exposure and development was performed by completely opening the opening region of the first passivation layer 150 .
  • the laser process may be performed by opening only a part of the opening area of the first protective layer 150 . Accordingly, the opening 155 may be divided into a part processed through the exposure and development process and a part processed by the laser process.
  • the inner wall of the opening 155 may be divided into a first part 151 processed through the exposure and development process and a second part 152 processed through the laser process.
  • the first portion 151 of the inner wall of the opening 155 may extend upward from the lower surface of the first passivation layer 150 .
  • the second portion 152 of the inner wall of the opening 155 may extend downward from the top surface of the first passivation layer 150 .
  • the first portion 151 and the second portion 152 of the opening 155 may form an inner wall of the opening 155 or a side surface of the first passivation layer 150 .
  • the first portion 151 of the opening 155 may have a first inclination angle.
  • the first portion 151 of the opening 155 may be substantially perpendicular to the upper surface of the insulating layer 110 or the lower surface of the first protective layer 150 .
  • the first portion 151 of the opening 155 may have a first surface roughness as it is formed by an exposure and development process.
  • the first portion 151 of the opening 155 may be a plane having a first inclination angle.
  • the second portion 152 may have a curved surface.
  • the second part 152 may be a curved surface whose width changes from the bottom to the top.
  • the second portion 152 of the opening 155 may be a curved surface having a first curvature.
  • the second portion 152 of the opening 155 may have a second surface roughness as it is formed by a laser process.
  • the second portion 152 of the opening 155 may have a second surface roughness greater than the first surface roughness of the first portion 151 .
  • the opening processing process is performed twice on the first protective layer 150 , so that at least a portion of the first protective layer 150 has a curved surface. Accordingly, in the embodiment, the underfill material or the epoxy material can be stably injected into the opening 155 through the second portion 152 having the curved surface.
  • the second portion 152 of the first passivation layer 150 has a curved surface. Accordingly, as the second portion 152 of the first passivation layer 150 has a curved surface, the dispensing space determined by the distance from the uppermost end of the second portion 152 to the lower end of the device is sufficient. can be obtained.
  • an underfill material or an epoxy material is formed on the second portion 152 of the first protective layer 150 . In the case of injecting , the underfill material or the epoxy material may naturally flow into the opening 155 along the curved surface of the second part 152 , thereby maximizing the capillary.
  • the inner wall of the opening 155 of the first passivation layer 150 may have the same curved surface as the second part 152 as a whole. However, in this case, the underfill material or the epoxy material injected into the opening 155 may flow out of the opening 155 . In other words, when the inner wall of the opening 155 has an overall curved surface, the inner wall of the opening 155 does not serve as a dam for confining the underfill material or the epoxy material injected into the opening 155 , and accordingly There may be a problem in that the underfill material or the epoxy material injected into the opening 155 flows out of the opening 155 again.
  • the inner wall of the opening 155 of the first passivation layer 150 includes the first portion 151 of the plane having the first inclination angle.
  • the first portion 151 may be substantially perpendicular to the top surface of the insulating layer 110 .
  • the first portion 151 may function as a dam to trap the underfill material or the epoxy material injected into the opening 155 , thereby improving reliability.
  • the first portion 151 of the inner wall of the opening 155 may have a second height H2 .
  • the second height H2 may correspond to a distance from the top surface of the insulating layer 110 to the uppermost end of the first part 151 or a thickness of the first part 151 .
  • the second height H2 of the first portion 151 may be determined by the first height H1 of the pad 120a.
  • the underfill material or the epoxy material when the underfill material or the epoxy material is injected into the opening 155 , the injected underfill material or the epoxy material should stably cover at least the upper surface of the pad 120a.
  • the second height H2 of the first portion 151 corresponds to the first height H1 of the pad 120a, so that the underfill material or the epoxy material is applied to the pad 120a. ) so that it can be stably covered up to the top surface where it is placed.
  • the second height H2 of the first portion 151 may be the same as the first height H1 of the pad 120a.
  • the second height H2 of the first portion 151 may be 100% to 150% of the first height H1 of the pad 120a.
  • FIG. 12 is a diagram illustrating a circuit board according to a second embodiment.
  • the circuit board according to the second embodiment includes an insulating layer 510 , a first circuit pattern 520 , a second circuit pattern 530 , a via 540 , a pad 520a , and a first protection layer. It includes layers 550 and 560 and a second passivation layer 570 .
  • the remaining components except for the first passivation layers 550 and 560 have the same structure as the circuit board according to the first embodiment shown in FIG. 3 , and thus a detailed description thereof will be omitted.
  • the first protective layer may have a two-layer structure.
  • the first passivation layers 550 and 560 may include a 1-1 passivation layer 550 and a 1-2th passivation layer 560 .
  • the 1-1 passivation layer 550 may have the same structure as the first passivation layer 150 according to the first embodiment of FIG. 3 .
  • the 1-1 passivation layer 550 and the 1-2 th passivation layer 560 may include an opening OR.
  • the inner wall of the opening of the 1-1 passivation layer 550 among the openings of the 1-1 passivation layer 550 and the 1-2th passivation layer 560 has a first portion ( 551 ) and a second part 552 processed through the laser process.
  • the first portion 551 of the inner wall of the opening may extend upward from the lower surface of the first-first protective layer 550 .
  • the second portion 552 of the inner wall of the opening may extend downward from the top surface of the first-first passivation layer 550 .
  • the first portion 551 of the inner wall of the first-first passivation layer 550 may have a first inclination angle.
  • the first portion 551 of the inner wall of the first-first protective layer 550 is substantially perpendicular to the upper surface of the insulating layer 510 or the lower surface of the first-first protective layer 550 . can do.
  • the second portion 552 of the inner wall of the first-first protective layer 550 may have a curved surface.
  • the second part 552 may have a curved surface whose width changes from the bottom to the top.
  • the second portion 552 of the inner wall of the first-first protective layer 550 may be a curved surface having a first curvature.
  • the first-first passivation layer 550 may have substantially the same structure as the first passivation layer 150 of FIG. 3 .
  • a 1-2-th passivation layer 560 may be formed on the 1-1 passivation layer 550 .
  • the inner wall 561 of the opening of the first-second passivation layer 560 may have an overall curved surface.
  • the inner wall 561 of the opening of the first-second passivation layer 560 may have a curved surface connected to the second portion 562 of the inner wall of the first-first passivation layer 550 .
  • the inner wall 561 of the first-second passivation layer 560 may have a second curvature.
  • the second curvature of the inner wall 561 of the opening of the first-second passivation layer 560 is the first curvature of the second portion 562 of the inner wall of the first-first passivation layer 550 . It can be greater than the curvature. Accordingly, in the embodiment, the injectability of the underfill material or the epoxy material through the inner wall 561 of the opening of the first-second protective layer 560 may be improved, and the material may be prevented from flowing out of the opening. do.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

실시 예에 따른 회로 기판은 절연층; 상기 절연층 상에 배치된 회로 패턴; 및 상기 절연층 상에 배치되는 제1 보호층을 포함하고, 상기 제1 보호층은 상기 회로 패턴의 상면의 적어도 일부와 수직으로 중첩되는 제1 개구부를 포함하고, 상기 제1 개구부를 구성하는 상기 제1 보호층의 내벽은, 제1 경사를 갖는 제1 부분, 및 상기 제1 부분 상에 배치되고, 상기 제1 경사와 상이한 제2 경사를 갖는 제2 부분을 포함하고, 상기 제1 부분은 상기 회로 패턴과 수평 방향으로 중첩된다.

Description

회로 기판 및 이를 포함하는 반도체 패키지 기판
실시 예는 회로 기판 및 이를 포함하는 반도체 패키지 기판에 관한 것이다.
전자부품의 소형화, 경량화, 집적화가 가속되면서 회로의 선폭이 미세화하고 있다. 특히, 반도체 칩의 디자인룰이 나노미터 스케일로 집적화함에 따라, 반도체 칩을 실장하는 패키지기판 또는 인쇄회로기판의 회로 선폭이 수 마이크로미터 이하로 미세화하고 있다.
인쇄회로기판의 회로집적도를 증가시키기 위해서, 즉 회로 선폭을 미세화하기 위하여 다양한 공법들이 제안되고 있다. 예를 들어, 동도금 후 패턴을 형성하기 위해 식각하는 단계에서의 회로 선폭의 손실을 방지하기 위한 목적에서, 에스에이피(SAP; semi-additive process) 공법과 앰에스에이피(MSAP; modified semi-additive process) 등이 제안되었다.
이러한 인쇄회로기판은 상부에 소자를 실장하고, 상기 실장된 소자를 언더필 또는 몰딩을 통해 매립하는 패키지 기판으로 이용될 수 있다. 그러나, 종래의 패키지 기판은 상기 언더필 또는 몰딩을 위한 언더필 물질 또는 에폭시 물질의 주입 공간이 확보되지 않아 이에 따른 신뢰성 문제를 가지고 있다.
실시 예에서는 새로운 구조의 회로 기판, 반도체 패키지 기판 및 이의 제조 방법을 제공하도록 한다.
또한, 실시 예에서는 안정적인 언더필 디스펜싱 공간 영역의 확보가 가능한 회로 기판, 반도체 패키지 기판 및 이의 제조 방법을 제공하도록 한다.
또한, 실시 예에서는 언더필 또는 몰딩을 위한 물질의 주입성을 극대화하여 이에 따른 다양한 신뢰성 문제를 해결할 수 있는 회로 기판, 반도체 패키지 기판 및 이의 제조 방법을 제공하도록 한다.
제안되는 실시 예에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
실시 예에 따른 회로 기판은 절연층; 상기 절연층 상에 배치된 회로 패턴; 및 상기 절연층 상에 배치되는 제1 보호층을 포함하고, 상기 제1 보호층은 상기 회로 패턴의 상면의 적어도 일부와 수직으로 중첩되는 제1 개구부를 포함하고, 상기 제1 개구부를 구성하는 상기 제1 보호층의 내벽은, 제1 경사를 갖는 제1 부분, 및 상기 제1 부분 상에 배치되고, 상기 제1 경사와 상이한 제2 경사를 갖는 제2 부분을 포함하고, 상기 제1 부분은 상기 회로 패턴과 수평 방향으로 중첩된다.
또한, 상기 제1 부분은 상기 제1 보호층의 하면에 인접하고, 상기 제2 부분은 상기 제1 보호층의 상면에 인접하다.
또한, 상기 제1 개구부의 내벽의 제2 부분은 제1 곡률을 가지는 곡면을 포함한다.
또한, 상기 제1 경사는 상기 제1 보호층의 하면에 대하여 수직이다.
또한, 상기 제1 보호층의 상기 제1 부분의 표면 거칠기는, 상기 제1 보호층의 상기 제2 부분의 표면 거칠기와 다르다.
또한, 상기 제1 보호층의 상기 제1 부분의 높이는, 상기 회로 패턴의 높이보다 높거나 동일하다.
또한, 상기 제1 보호층 위에 배치되는 제2 보호층을 포함하고, 상기 제2 보호층은 상기 제1 개구부와 수직으로 중첩되는 제2 개구부를 포함한다.
또한, 상기 제2 보호층의 제2 개구부의 내벽은 상기 제1 보호층의 상기 제2 부분과 연결되며, 상기 제1 곡률과 다른 제2 곡률을 가지는 곡면을 포함한다.
또한, 상기 제2 곡률은 상기 제1 곡률보다 크다.
한편, 실시 예에 따른 패키지 기판은 절연층; 상기 절연층 상에 배치된 회로 패턴; 및 상기 절연층 상에 배치되고, 상기 회로 패턴의 상면의 적어도 일부와 수직으로 중첩되는 제1 개구부를 포함하는 제1 보호층; 상기 제1 개구부와 수직으로 중첩된 상기 회로 패턴의 상면에 실장된 소자; 상기 제1 개구부 및 상기 소자를 덮는 커버부를 포함하고, 상기 제1 개구부를 구성하는 상기 제1 보호층의 내벽은, 제1 경사를 갖는 제1 부분, 및 상기 제1 부분 상에 배치되고 상기 제1 경사와 상이한 제2 경사를 갖는 제2 부분을 포함하고, 상기 제1 부분은 상기 회로 패턴과 수평 방향으로 중첩되며, 상기 제1 경사는 상기 제1 보호층의 하면에 대하여 수직하고, 상기 제2 부분은 제1 곡률을 가지는 곡면을 포함하며, 상기 제1 보호층의 상기 제1 부분의 표면 거칠기는, 상기 제1 보호층의 상기 제2 부분의 표면 거칠기와 다르고, 상기 제1 보호층의 상기 제1 부분의 높이는 상기 회로 패턴의 높이보다 높거나 동일하다.
또한, 상기 커버부는 상기 소자의 하부 영역을 덮는 언더필부 또는 상기 소자를 몰딩하는 몰딩층을 포함한다.
실시 예에서는 1층으로 구성된 제1 보호층에 2번의 개구부 가공 공정을 진행하고, 이에 따라, 상기 제1 보호층의 개구부의 내벽의 적어도 일부가 곡면을 가지도록 한다. 이에 따르면, 실시 예에서는 상기 곡면을 가지는 부분을 통해 언더필 물질 또는 에폭시 물질이 상기 개구부 내로 안정적으로 주입될 수 있도록 한다. 예를 들어, 제1 보호층은 제1 부분 및 제2 부분을 포함하고, 상기 제2 부분은 곡면을가질 수 있다. 이에 따라, 상기 제1 보호층의 제2 부분이 곡면을 가짐에 따라, 상기 제2 부분의 최상단으로부터 소자의 하단까지의 거리에 의해 결정되는 디스펜싱 공간을 충분히 확보할 수 있다. 또한, 실시 예에서는 상기 제1 보호층의 상기 제2 부분이 곡면을 가짐에 따라, 상기 제1 보호층의 제2 부분 상에 언더필 물질 또는 에폭시 물질을 투입하는 경우, 상기 제2 부분의 곡면을 따라 자연스럽게 상기 언더필 물질 또는 에폭시 물질이 상기 개구부의 내부로 유입될 수 있으며, 이에 따른 주입성(capillary)을 극대화할 수 있다.
한편, 상기 제1 보호층의 개구부의 내벽이 전체적으로 상기 제2 부분과 같은 곡면을 가질 수 있다. 그러나, 이와 같은 경우, 상기 개구부 내에 주입된 언더필 물질 또는 에폭시 물질이 상기 개구부의 외부로 흘러 나가는 문제가 발생할 수 있다. 다시 말해서, 상기 개구부의 내벽이 전체적으로 곡면을 가지는 경우, 상기 개구부의 내벽이 상기 개구부 내로 주입된 언더필 물질 또는 에폭시 물질을 가두는 댐 역할을 하지 못하게 되며, 이에 따라 상기 개구부 내로 주입된 언더필 물질 또는 에폭시 물질이 상기 개구부의 외부로 다시 흘러나가는 문제가 발생할 수 있다. 이에 반하여, 실시 예에서는 상기 제1 보호층의 개구부의 내벽이 제1 경사각을 가지는 평면의 제1 부분을 포함하도록 한다. 상기 제1 부분은 상기 절연층의 상면에 대해 실질적으로 수직할 수 있다. 이에 따라, 실시 예에서는 상기 제1 부분이 상기 개구부 내로 주입된 언더필 물질 또는 에폭시 물질을 가두는 댐 기능을 할 수 있으며, 이에 따른 신뢰성을 향상시킬 수 있다.
또한, 실시 예에서는 상기 제1 보호층이 1층으로 구성됨에 따라, 소자에 배치되는 연결부의 높이를 최소화할 수 있으며, 이에 따른 패키지 기판의 전체적인 높이를 비교 예 대비 감소시킬 수 있다. 이에 따라, 실시 예에서는 패키지 기판의 슬림화를 달성할 수 있다.
도 1은 비교 예의 패키지 기판을 나타낸 도면이다.
도 2는 도 1의 비교 예의 패키지 기판에서의 언더필 공정의 문제점을 설명하기 위한 도면이다.
도 3은 제1 실시 예에 따른 회로 기판을 나타낸 도면이다.
도 4는 도 3의 A 영역의 확대도이다.
도 5는 제1 실시 예에 따른 패키지 기판을 나타낸 도면이다.
도 6은 제2 실시 예에 따른 패키지 기판을 나타낸 도면이다.
도 7은 실시 예의 패키지 기판의 언더필 공정을 설명하기 위한 도면이다.
도 8 내지 도 11은 도 3에 도시된 제1 실시 예에 따른 회로 기판의 제조 방법을 공정 순으로 설명하기 위한 도면이다.
도 12는 제2 실시 예에 따른 회로 기판을 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.
또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.
또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, “A 및(와) B, C중 적어도 하나(또는 한개이상)”로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나이상을 포함 할 수 있다.
또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다.
그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속＇되는 경우도 포함할 수 있다.
또한, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다.
또한 “상(위) 또는 하(아래)”으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도 1은 비교 예의 패키지 기판을 나타낸 도면이고, 도 2는 도 1의 비교 예의 패키지 기판에서의 언더필 공정의 문제점을 설명하기 위한 도면이다.
도 1 및 도 2를 참조하면, 비교 예의 패키지 기판은 절연층(10), 회로 패턴(11, 12), 비아(13), 제1 보호층(14), 제2 보호층(15)을 포함하는 회로기판을 포함한다.
그리고, 상기 회로 기판의 회로 패턴(11, 12) 중 최상층에 배치된 회로 패턴(11)은 제1 보호층(14)의 개구부와 수직으로 중첩되는패드(11a)를 포함한다.
또한, 패키지 기판은 상기 패드(11a) 위에 배치되는 접착부(19)를 포함한다. 그리고, 상기 접착부(19) 위에는 소자(16)가 실장된다.
이때, 상기 소자(16)의 하면에는 UBM(Under Bump Metal, 17)이 형성된다. 또한, 상기 UBM(Under Bump Metal, 17) 아래에는 연결부(18)가 형성된다. 상기 연결부(18)는 일반적으로 구리 필러(Cu pillar)라고 한다.
즉, 소자(16)의 하면에는 UBM(17) 및 연결부(18)가 배치되고, 상기 패드(11a)의 상면에는 접착부(19)가 배치되며, 이에 따라 상기 접착부(19)에 상기 연결부(18)를 부착하는 것에 의해 상기 회로 기판 상에 소자(16)를 실장할 수 있다.
한편, 상기 소자(16)가 실장된 후에는 상기 소자의 보호를 위한 언더필 공정을 진행한다. 상기 언더필 공정은 상기 제1 보호층(14)의 개구부 내에 언더필 물질을 주입하고, 이를 경화시키는 것에 의해 진행된다.
이때, 상기 제1 보호층(14)은 상기 언더필 공정에서, 상기 언더필 물질의 주입 공간의 확보를 위해 2층 구조를 가진다.
즉, 제1 보호층(14)은 절연층(10)의 상면에 배치되는 제1-1 보호층(14-1)과, 상기 제1-1 보호층(14-1) 상에 배치되는 제1-2 보호층(14-2)을 포함한다.
이때, 상기 제1-1 보호층(14-1) 및 상기 제1-2 보호층(14-2)은 각각 개구부를 가진다. 그리고, 상기 제1-1 보호층(14-1)의 개구부의 크기는, 상기 제1-2 보호층(14-2)의 개구부의 크기보다 작다. 이에 따라, 상기 제1-1 보호층(14-1) 및 상기 제1-2 보호층(14-2)는 층상 구조를 가지게 된다.
다시 말해서, 비교 예에서는 2층의 보호층을 제공하고, 상기 2층의 보호층에 단차를 주어, 언더필 또는 몰드 에폭시가 상기 소자가 실장된 영역의 주위 또는 소자 내부로 주입될 수 있도록 한다. 이때, 비교 예에서는 언더필 또는 에폭시 물질이 상기 소자가 실장된 영역 내부로 안정적으로 흘러갈 수 있도록 상기 제1 보호층을 2층 구조를 가지도록 하며, 여기에 단차를 형성하고 있다.
그러나 이와 같은 비교 예의 패키지 기판은 패키지 디자인 설계 상, 제1 보호층이 2층 구조를 가지고 있으며, 이에 따라 상기 패키지 기판의 전체적인 높이를 줄이는데 한계가 있다. 구체적으로, 연결부(18)의 높이는 상기 제1 보호층(14) 중 제1-2 보호층(14-2)의 상면을 기준으로 결정되며, 이에 따라 비교 예의 패키지 기판은 상기 연결부(18)의 높이가 증가하고, 이에 따른 전체적인 기판의 높이(h1)가 증가하는 문제가 있다.
또한, 비교 예의 패키지 기판은 제1-2 보호층(14-2)의 개구부의 폭을 제1-1 보호층(14-1)의 폭 대비 크게 하여, 소자 실장 공간 내부로 언더필 또는 에폭시 물질이 안정적으로 흘러갈 수 있도록 디스펜싱 공간을 확보하고 있다. 이때, 상기 제1-2 보호층(14-2)의 폭이 작게 되면, 상기 언더필 또는 에폭시 물질의 주입성(capillary)이 저하되고, 이에 따른 에폭시 흐름성이 저하되어, 언더필이 정상적으로 이루어지지 않는 문제나 보이드와 같은 품질적인 문제가 발생하고 있다.
구체적으로, 비교 예의 패키지 기판은 제1-2 보호층(14-2)의 폭을 너무 작게 하는 경우, 상기 디스펜싱 공간(d1)이 확보되지 않아, 언더필 디스펜서(20)로부터 나오는 입자(21)가 소자 실장 공간 내부로 들어가는 입자(21a)도 있지만, 이의 외부로 빠지는 입자(21b)도 증가하는 문제가 있다. 그리고, 상기 외부로 빠지는 입자(21b)의 양이 증가하는 경우, 무분별하게 낭비되는 상기 언더필 물질 또는 에폭시 물질의 양이 증가하며, 이에 따른 제조 단가가 증가하는 문제가 있다. 나아가, 상기 외부로 빠지는 입자(21b)의 양이 증가하는 경우, 소자 실장 공간에 언더필 물질 또는 에폭시 물질을 채우는 공정에서의 공정 시간이 증가할 수 있다.
또한, 비교 예의 패키지 기판은 제1-2 보호층(14-2)의 폭을 너무 크게 하는 경우, 디스펜싱 공간(d1)이 너무 넓어, 이에 따른 언더필 물질 또는 에폭시 물질의 양이 증가하여 이에 따른 비용이 증가하는 문제가 있다. 또한, 제1-2 보호층(14-2)의 폭을 너무 크게 하는 경우, 상기 제1-1 보호층(14-1)의 상면에 남아있는 언더필 물질 또는 에폭시 물질이 소자 실장 공간 내부로 흘러들어가지 않음에 따른 신뢰성 문제가 발생하게 된다.
이에 따라, 실시 예에서는 디스펜싱 공간을 확보하면서, 언더필 물질 또는 에폭시 물질의 주입 흐름성을 향상시키고, 이에 따른 패키지 기판의 전체적인 높이를 감소시킬 수 있는 회로 기판, 패키지 기판 및 이의 제조 방법을 제공하도록 한다.
도 3은 제1 실시 예에 따른 회로 기판을 나타낸 도면이고, 도 4는 도 3의 A 영역의 확대도이다.
도 3 및 도 4를 참조하면, 회로 기판은 절연층(110), 제1 회로 패턴(120), 제2 회로 패턴(130), 비아(140), 제1 보호층(150), 제2 보호층(160)을 포함한다.
절연층(110)은 복수의 적층구조에서, 어느 하나의 특정 층을 나타낸 것일 수 있다. 절연층(110)은 배선을 변경할 수 있는 전기 회로가 편성되어 있는 기판으로, 표면에 회로 패턴들을 형성할 수 있는 절연 재료로 만들어진 프린트, 배선판, 및 절연 기판을 모두 포함할 수 있다.
예를 들어, 절연층(110)은 리지드(rigid)하거나 또는 플렉서블(flexible)할 수 있다. 예를 들어, 상기 절연층(110)은 유리 또는 플라스틱을 포함할 수 있다. 자세하게, 상기 절연층(110)은 소다라임유리(soda lime glass) 또는 알루미노실리케이트유리 등의 화학 강화/반강화유리를 포함하거나, 폴리이미드(Polyimide, PI), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 프로필렌 글리콜(propylene glycol, PPG) 폴리 카보네이트(PC) 등의 강화 혹은 연성 플라스틱을 포함하거나 사파이어를 포함할 수 있다.
또한, 상기 절연층(110)은 광등방성 필름을 포함할 수 있다. 일례로, 상기 절연층(110)은 COC(Cyclic Olefin Copolymer), COP(Cyclic Olefin Polymer), 광등방 폴리카보네이트(polycarbonate, PC) 또는 광등방 폴리메틸메타크릴레이트(PMMA) 등을 포함할 수 있다.
또한, 상기 절연층(110)은 부분적으로 곡면을 가지면서 휘어질 수 있다. 즉, 절연층(110)은 부분적으로는 평면을 가지고, 부분적으로는 곡면을 가지면서 휘어질 수 있다. 자세하게, 상기 절연층(110)은 끝단이 곡면을 가지면서 휘어지거나 랜덤한 곡률을 포함한 표면을 가지며 휘어지거나 구부러질 수 있다.
또한, 상기 절연층(110)은 유연한 특성을 가지는 플렉서블(flexible) 기판일 수 있다. 또한, 상기 절연층(110)은 커브드(curved) 또는 벤디드(bended) 기판일 수 있다. 이때, 절연층(110)은 회로 설계를 근거로 회로부품을 접속하는 전기배선을 배선 도형으로 표현하며, 절연물 상에 전기도체를 재현할 수 있다. 또한 절연층(110)은 전기 부품을 탑재하고 이들을 회로적으로 연결하는 배선을 형성할 수 있으며, 부품의 전기적 연결기능 외의 부품들을 기계적으로 고정시켜줄 수 있다.
절연층(110)의 표면에는 회로 패턴이 배치될 수 있다.
예를 들어, 절연층(110)의 상면에는 제1 회로 패턴(120)이 형성될 수 있다. 또한, 절연층(110)의 하면에는 제2 회로 패턴(130)이 형성될 수 있다.
상기 제1 회로 패턴(120)은 상기 절연층(110)의 상면 위로 돌출되어 형성될 수 있다.
상기 제1 회로 패턴(120)의 하면은 상기 절연층(110)의 상면과 접촉할 수 있다.
제2 회로 패턴(130)은 절연층(110)의 하면 아래에 돌출되어 배치될 수 있다. 즉, 상기 제2 회로 패턴(130)의 상면은 상기 절연층(110)의 하면과 직접 접촉할 수 있다. 다만, 실시 예는 이에 한정되지 않으며, 상기 제2 회로 패턴(130)의 상면과 상기 절연층(110)의 하면 사이에는 상기 제2 회로 패턴(130)의 시드 금속층(미도시)이 배치될 수 있을 것이다.
즉, 실시 예에서의 패키지 기판은 SAP 또는 MSAP 공법에 의해 제조되며, 이에 따라 제1 회로 패턴(120) 및 제2 회로 패턴(130)은 절연층(110)의 상면 및 하면으로부터 각각 돌출된 구조를 가질 수 있다. 다만, 실시 예는 이에 한정되지 않으며, 상기 제1 회로 패턴(120) 및 제2 회로 패턴(130) 중 적어도 하나는 상기 절연층(110) 내부에 매립된 구조를 가질 수 있을 것이다.
상기 제1 회로 패턴(120) 및 제2 회로 패턴(130)은 전기적 신호를 전달하는 배선으로, 전기 전도성이 높은 금속물질로 형성될 수 있다. 이를 위해, 상기 제1 회로 패턴(120) 및 제2 회로 패턴(130)은 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu) 및 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질로 형성될 수 있다. 또한, 상기 제1 회로 패턴(120) 및 제2 회로 패턴(130)은 본딩력이 우수한 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질을 포함하는 페이스트 또는 솔더 페이스트로 형성될 수 있다. 바람직하게, 상기 제1 회로 패턴(120) 및 상기 제2 회로 패턴(130)은 전기 전도성이 높으면서 가격이 비교적 저렴한 구리(Cu)로 형성될 수 있다.
상기 제1 회로 패턴(120)은 절연층(110)의 상면에 배치되고, 제1 보호층(150)의 개구부(155)와 수직으로 중첩되는 패드(120a)를 포함할 수 있다. 상기 패드(120a)는 상기 절연층(110)의 상면에 배치되고, 상기 제1 보호층(150)의 개구부(155)와 수직으로 중첩될 수 있다. 상기 패드(120a)는 패키지 기판에서의 소자를 실장하기 위한 소자 실장 패드일 수 있다.
상기 절연층(110) 내에는 비아(140)가 배치될 수 있다. 상기 비아(140)는 상기 절연층(110) 내에 배치되고, 그에 따라 서로 다른 층에 배치된 회로 패턴을 서로 전기적으로 연결할 수 있다.
즉, 비아(140)는 절연층(110) 내에 배치되어, 상면이 상기 제1 회로 패턴(120)의 하면과 연결될 수 있고, 하면이 상기 제2 회로 패턴(130)의 상면과 연결될 수 있다.
상기 비아(130)는 절연층(110) 내에 형성된 비아 홀(미도시)의 내부를 금속 물질로 충진하는 것에 의해 형성될 수 있다.
상기 비아 홀은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다. 상기 비아 홀이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 CO2 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 상기 절연층(110)을 개방할 수 있다.
한편, 상기 레이저에 의한 가공은 광학 에너지를 표면에 집중시켜 재료의 일부를 녹이고 증발시켜, 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의한 복잡한 형성도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합 재료도 가공할 수 있다.
또한, 상기 레이저에 의한 가공은 절단 직경이 최소 0.005mm까지 가능하며, 가공 가능한 두께 범위로 넓은 장점이 있다.
상기 레이저 가공 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.
상기 비아 홀이 형성되면, 상기 비아 홀 내부를 전도성 물질로 충진하여 상기 비아(140)를 형성할 수 있다. 상기 비아(140)를 형성하는 금속 물질은 구리(Cu), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni) 및 팔라듐(Pd) 중에서 선택되는 어느 하나의 물질일 수 있으며, 상기 전도성 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Evaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.
절연층(110)의 상면에는 제1 보호층(150)이 배치되고, 절연층(110)의 하면에는 제2 보호층(160)이 배치될 수 있다. 상기 제1 보호층(150)은 절연층(110)의 상면 및 제1 회로 패턴(120)을 보호하기 위해, 상기 절연층(110)의 상면 위로 일정 높이를 가지고 배치될 수 있다. 상기 제1 보호층(150)은 솔더레지스트(SR)일 수 있으나, 이에 한정되지는 않는다.
제2 보호층(160)은 절연층(110)의 하면 및 상기 제2 회로 패턴(130)을 보호하기 위해, 상기 절연층(110)의 하면 아래로 일정 높이를 가지고 배치될 수 있다. 상기 제2 보호층(160)은 솔더레지스트(SR)일 수 있으나, 이에 한정되지는 않는다.
제1 보호층(150)은 상기 절연층(110)의 상면에 배치된 제1 회로 패턴(120) 중 패드(120a)와 수직으로 중첩되는 개구부(155)를 포함한다.
또한, 제2 보호층(160)은 상기 절연층(110)의 하면에 배치된 제2 회로 패턴(130) 중 적어도 하나의 하면과 수직으로 중첩되는 개구부(미도시)를 포함할 수 있다.
상기 제1 보호층(150)의 개구부(155)는 상부의 폭과 하부의 폭이 서로 다를 수 있다. 상기 제1 보호층(150)의 개구부(155)는 상부의 폭이 하부의 폭보다 클 수 있다. 상기 제1 보호층(150)은 단일 층이다. 그리고, 상기 제1 보호층(150)은 1층 구조를 가진다.
상기 제1 보호층(150)의 개구부(155)의 내벽은 영역별로 서로 다른 경사각을 가질 수 있다. 여기에서, 상기 내벽은 상기 개구부(155)의 내벽이라고 할 수 있다. 또한, 상기 내벽은 상기 개구부(155)를 포함하는 제1 보호층(150)의 내벽이라고도 할 수 있다. 이하에서는 상기 내벽을 제1 보호층(150)의 내벽 및 개구부(155)의 내벽으로 혼용하여 설명하기로 한다.
예를 들어, 상기 개구부(155)의 내벽은 상기 절연층(110)의 상면과 인접한 제1 부분(151)과, 상기 제1 부분(151)으로부터 연장되는 제2 부분(152)을 포함할 수 있다. 그리고, 상기 제1 부분(151)은 제1 경사를 가질 수 있고, 상기 제2 부분(152)은 상기 제1 경사와 다른 제2 경사를 가질 수 있다.
상기 개구부(155)의 내벽의 제1 부분(151)은 상기 제1 보호층(150)의 하면으로부터 상측 방향으로 연장될 수 있다. 또한, 개구부(155)의 내벽의 제2 부분(152)은 상기 제1 보호층(150)의 상면으로부터 하측 방향으로 연장될 수 있다.
상기 제1 보호층(150)의 내벽의 제1 부분(151) 또는 개구부(155)의 내벽의 제1 부분(151)은 제1 회로 패턴(120)과 수평 방향으로 중첩될 수 있다.
상기 개구부(155)의 제1 부분(151) 및 제2 부분(152)은 상기 개구부(155)의 내벽, 또는 상기 제1 보호층(150)의 내벽을 형성할 수 있다.
상기 개구부(155)의 상기 제1 부분(151)과 상기 제2 부분(152)은 서로 다른 표면 거칠기를 가질 수 있다. 예를 들어, 상기 개구부(155)의 상기 제1 부분(151)과 상기 제2 부분(152)은 서로 다른 방식에 의해 형성될 수 있다.
상기 개구부(155)의 제1 부분(151)은 애칭 공정에 의해 형성될 수 있다. 예를 들어, 상기 개구부(155)의 제1 부분(151)은 노광 및 현상 공정에 의해 형성될 수 있다. 이에 따라, 상기 개구부(155)의 제1 부분(151)은 제1 경사각을 가질 수 있다. 예를 들어, 상기 개구부(155)의 제1 부분(151)은 상기 절연층(110)의 상면 또는 상기 제1 보호층(150)의 하면에 대해 실질적으로 수직할 수 있다. 상기 개구부(155)의 상기 제1 부분(151)은 노광 및 현상 공정에 의해 형성됨에 따라 제1 표면 거칠기를 가질 수 있다. 예를 들어, 상기 개구부(155)의 상기 제1 부분(151)은 제1 경사각을 가지는 평면일 수 있다.
이때, 상기 개구부(155)의 제1 부분(151)은
상기 개구부(155)의 제2 부분(152)은 레이저 가공에 의해 형성될 수 있다. 예를 들어, 상기 개구부(155)의 제2 부분(152)은 YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저나 자외선(UV) 레이저 중 적어도 하나의 레이저를 통해 가공된 부분일 수 있다. 상기 제2 부분(152)은 상기 레이저 가공에 사용된 빔(beam)의 형상 또는 크기에 대응할 수 있다. 예를 들어, 상기 제2 부분(152)은 곡면일 수 있다. 예를 들어, 상기 제2 부분(152)는 하단에서부터 상단으로 갈수록 폭이 변화하는 곡면일 수 있다. 예를 들어, 상기 개구부(155)의 상기 제2 부분(152)은 제1 곡률을 가지는 곡면일 수 있다. 상기 개구부(155)의 제2 부분(152)은 레이저 공정에 의해 형성됨에 따라 제2 표면 거칠기를 가질 수 있다. 예를 들어, 상기 개구부(155)의 제2 부분(152)은 상기 제1 부분(151)이 가지는 제1 표면 거칠기보다 큰 제2 표면 거칠기를 가질 수 있다.
실시 예에서는 제1 보호층(150)에 2번의 개구부 가공 공정을 진행하고, 이에 따라, 상기 제1 보호층(150)의 적어도 일부가 곡면을 가지도록 한다. 이에 따르면, 실시 예에서는 상기 곡면을 가지는 제2 부분(152)을 통해 언더필 물질 또는 에폭시 물질이 상기 개구부(155) 내로 안정적으로 주입될 수 있도록 한다.
예를 들어, 제1 보호층(150)의 상기 제2 부분(152)은 곡면을 가진다. 이에 따라, 상기 제1 보호층(150)의 제2 부분(152)이 곡면을 가짐에 따라, 상기 제2 부분(152)의 최상단으로부터 소자의 하단까지의 거리에 의해 결정되는 디스펜싱 공간을 충분히 확보할 수 있다. 또한, 실시 예에서는 상기 제1 보호층(150)의 상기 제2 부분(152)이 곡면을 가짐에 따라, 상기 제1 보호층(150)의 제2 부분(152) 상에 언더필 물질 또는 에폭시 물질을 투입하는 경우, 상기 제2 부분(152)의 곡면을 따라 자연스럽게 상기 언더필 물질 또는 에폭시 물질이 상기 개구부(155)의 내부로 유입될 수 있으며, 이에 따른 주입성(capillary)을 극대화할 수 있다.
한편, 상기 제1 보호층(150)의 개구부(155)의 내벽이 전체적으로 상기 제2 부분(152)과 같은 곡면을 가질 수 있다. 그러나, 이와 같은 경우, 상기 개구부(155) 내에 주입된 언더필 물질 또는 에폭시 물질이 상기 개구부(155)의 외부로 흘러 나가는 문제가 발생할 수 있다. 다시 말해서, 상기 개구부(155)의 내벽이 전체적으로 곡면을 가지는 경우, 상기 개구부(155)의 내벽이 상기 개구부(155) 내로 주입된 언더필 물질 또는 에폭시 물질을 가두는 댐 역할을 하지 못하게 되며, 이에 따라 상기 개구부(155) 내로 주입된 언더필 물질 또는 에폭시 물질이 상기 개구부(155)의 외부로 다시 흘러나가는 문제가 발생할 수 있다.
따라서, 실시 예에서는 상기 제1 보호층(150)의 개구부(155)의 내벽이 제1 경사를 제1 부분(151)을 포함하도록 한다. 상기 제1 부분(151)의 제1 경사는 상기 절연층(110)의 상면에 대해 실질적으로 수직할 수 있다.
이에 따라, 실시 예에서는 상기 제1 부분(151)이 상기 개구부(155) 내로 주입된 언더필 물질 또는 에폭시 물질을 가두는 댐 기능을 할 수 있으며, 이에 따른 신뢰성을 향상시킬 수 있다.
상기 개구부(155)의 내벽의 상기 제1 부분(151)은 제2 높이(H2)를 가질 수 있다. 상기 제2 높이(H2)는 상기 절연층(110)의 상면으로부터 상기 제1 부분(151)의 최상단까지의 거리 또는 상기 제1 부분(151)의 두께에 대응할 수 있다.
상기 제1 부분(151)의 제2 높이(H2)는 상기 패드(120a)가 가지는 제1 높이(H1)에 의해 결정될 수 있다.
예를 들어, 상기 개구부(155) 내에 언더필 물질 또는 에폭시 물질이 주입되는 경우, 상기 주입된 언더필 물질 또는 에폭시 물질은 최소 상기 패드(120a)의 상면까지는 안정적으로 덮어야 한다.
이에 따라, 상기 제1 부분(151)이 가지는 제2 높이(H2)는 상기 패드(120a)가 가지는 제1 높이(H1)에 대응하도록 하여, 이에 따라 상기 언더필 물질 또는 에폭시 물질이 상기 패드(120a)가 배치된 상면까지는 안정적으로 덮을 수 있도록 한다. 바람직하게, 상기 제1 부분(151)이 가지는 제2 높이(H2)는 상기 패드(120a)가 가지는 제1 높이(H1)와 동일할 수 있다. 예를 들어, 상기 제1 부분(151)이 가지는 제2 높이(H2)는 상기 패드(120a)의 제1 높이(H1)의 100% 내지 150%일 수 있다.
도 5는 제1 실시 예에 따른 패키지 기판을 나타낸 도면이다.
도 5를 참조하면, 패키지 기판(200)은 도 3에 도시된 회로 기판(100)을 포함한다.
또한, 상기 패키지 기판(200)은 소자(210), UBM(Under Bump Metal, 220), 연결부(230), 접속부(240), 언더필부(250)를 포함할 수 있다. 상기 언더필부(250)는 소자(210)를 커버하는 커버부라고도 할 수 있다.
구체적으로, 상기 패키지 기판(200)의 패드(120a) 상에는 소자(210)가 실장될 수 있다. 이때, 소자(210)의 하면에는 UBM(Under Bump Metal, 210)이 배치된다.
또한, 상기 UBM(Under Bump Metal, 210)의 하면에는 연결부(230)가 배치될 수 있다. 예를 들어, 상기 소자(210)는 UBM(Under Bump Metal, 210) 및 연결부(230)를 포함하는 구조를 가질 수 있다.
그리고, 상기 패키지 기판은 상기 회로 기판의 패드(120a) 상에 접속부(240)를 배치한 상태에서, 상기 소자(210)에 배치된 연결부(230)를 상기 접속부(240)와 정렬시킨 상태에서, 상기 접속부(240)의 리플로우를 진행하여, 상기 소자(210)를 부착 또는 실장시킬 수 있다.
상기 접속부(240)는 구리(Cu), 주석(Sn), 알루미늄(Al), 아연(Zn), 인듐(In), 납(Pb), 안티몬(Sb), 비스무트(bi), 은(Ag), 니켈(Ni) 중 적어도 하나를 포함할 수 있다. 예를 들어, 상기 접착부(240)는 솔더 범프일 수 있다. 예를 들어, 상기 접속부(240)는 솔더 볼일 수 있고, 이에 따라 리플로우 공정의 온도에서 용융될 수 있다.
상기 제1 보호층(150)의 개구부(155) 내에는 언더필부(250)가 형성될 수 있다.
상기 언더필부(250)는 상기 소자(210)의 측면의 일부를 덮을 수 있다. 예를 들어, 상기 언더필부(250)는 상기 개구부(155)를 채우면서, 소자(210)의 측면의 일부, 상기 회로기판의 패드(120a), 상기 UBM(Under Bump Metal, 220), 연결부(230), 접속부(240)를 덮으며 배치될 수 있다.
도 6은 제2 실시 예에 따른 패키지 기판을 나타낸 도면이다.
도 6을 참조하면, 패키지 기판(300)은 도 3에 도시된 회로 기판(100)을 포함한다.
또한, 상기 패키지 기판(300)은 소자(310), UBM(Under Bump Metal, 320), 연결부(330), 접속부(340), 몰딩부(350)를 포함할 수 있다. 상기 몰딩부(350)는 몰딩층이라고도 할 수 있으며, 이는 소자(310)를 커버하는 커버부라고도할 수 있다.
구체적으로, 상기 패키지 기판(300)의 패드(120a) 상에는 소자(310)가 실장될 수 있다. 이때, 소자(310)의 하면에는 UBM(Under Bump Metal, 310)이 배치된다.
또한, 상기 UBM(Under Bump Metal, 310)의 하면에는 연결부(330)가 배치될 수 있다. 예를 들어, 상기 소자(310)는 UBM(Under Bump Metal, 310) 및 연결부(330)를 포함하는 구조를 가질 수 있다.
그리고, 상기 패키지 기판은 상기 회로 기판의 패드(120a) 상에 접속부(340)를 배치한 상태에서, 상기 소자(310)에 배치된 연결부(330)를 상기 접속부(340)와 정렬시킨 상태에서, 상기 접속부(340)의 리플로우를 진행하여, 상기 소자(310)를 부착 또는 실장시킬 수 있다.
상기 접속부(340)는 구리(Cu), 주석(Sn), 알루미늄(Al), 아연(Zn), 인듐(In), 납(Pb), 안티몬(Sb), 비스무트(bi), 은(Ag), 니켈(Ni) 중 적어도 하나를 포함할 수 있다. 예를 들어, 상기 접착부(240)는 솔더 범프일 수 있다. 예를 들어, 상기 접속부(340)는 솔더 볼일 수 있고, 이에 따라 리플로우 공정의 온도에서 용융될 수 있다.
상기 제1 보호층(150)의 개구부(155) 내에는 몰딩부(350)가 형성될 수 있다.
상기 몰딩부(350)는 상기 소자(310)를 전체적으로 덮을 수 있다. 예를 들어, 상기 몰딩부(350)는 상기 개구부(155)를 채우면서, 소자(310)의 전체, 상기 회로기판의 패드(120a), 상기 UBM(Under Bump Metal, 320), 연결부(330), 접속부(340)를 덮으며 배치될 수 있다.
이에 따라, 상기 몰딩부(350)의 상면은 상기 소자(310)의 상면보다 높게 위치할 수 있다. 상기 몰딩부(350)는 EMC(Epoxy Mold Compound)일 수 있으나 이에 한정되지는 않는다.
실시 예에서는 1층으로 구성된 제1 보호층에 2번의 개구부 가공 공정을 진행하고, 이에 따라, 상기 제1 보호층의 개구부의 내벽의 적어도 일부가 곡면을 가지도록 한다. 이에 따르면, 실시 예에서는 상기 곡면을 가지는 부분을 통해 언더필 물질 또는 에폭시 물질이 상기 개구부 내로 안정적으로 주입될 수 있도록 한다. 예를 들어, 제1 보호층은 제1 부분 및 제2 부분을 포함하고, 상기 제2 부분은 곡면을가질 수 있다. 이에 따라, 상기 제1 보호층의 제2 부분이 곡면을 가짐에 따라, 상기 제2 부분의 최상단으로부터 소자의 하단까지의 거리에 의해 결정되는 디스펜싱 공간을 충분히 확보할 수 있다. 또한, 실시 예에서는 상기 제1 보호층의 상기 제2 부분이 곡면을 가짐에 따라, 상기 제1 보호층의 제2 부분 상에 언더필 물질 또는 에폭시 물질을 투입하는 경우, 상기 제2 부분의 곡면을 따라 자연스럽게 상기 언더필 물질 또는 에폭시 물질이 상기 개구부의 내부로 유입될 수 있으며, 이에 따른 주입성(capillary)을 극대화할 수 있다.
한편, 상기 제1 보호층의 개구부의 내벽이 전체적으로 상기 제2 부분과 같은 곡면을 가질 수 있다. 그러나, 이와 같은 경우, 상기 개구부 내에 주입된 언더필 물질 또는 에폭시 물질이 상기 개구부의 외부로 흘러 나가는 문제가 발생할 수 있다. 다시 말해서, 상기 개구부의 내벽이 전체적으로 곡면을 가지는 경우, 상기 개구부의 내벽이 상기 개구부 내로 주입된 언더필 물질 또는 에폭시 물질을 가두는 댐 역할을 하지 못하게 되며, 이에 따라 상기 개구부 내로 주입된 언더필 물질 또는 에폭시 물질이 상기 개구부의 외부로 다시 흘러나가는 문제가 발생할 수 있다. 이에 반하여, 실시 예에서는 상기 제1 보호층의 개구부의 내벽이 제1 경사각을 가지는 평면의 제1 부분을 포함하도록 한다. 상기 제1 부분은 상기 절연층의 상면에 대해 실질적으로 수직할 수 있다. 이에 따라, 실시 예에서는 상기 제1 부분이 상기 개구부 내로 주입된 언더필 물질 또는 에폭시 물질을 가두는 댐 기능을 할 수 있으며, 이에 따른 신뢰성을 향상시킬 수 있다.
또한, 실시 예에서는 상기 제1 보호층이 1층으로 구성됨에 따라, 소자에 배치되는 연결부의 높이를 최소화할 수 있으며, 이에 따른 패키지 기판의 전체적인 높이를 비교 예 대비 감소시킬 수 있다. 이에 따라, 실시 예에서는 패키지 기판의 슬림화를 달성할 수 있다.
도 7은 실시 예의 패키지 기판의 언더필 공정을 설명하기 위한 도면이다.
도 7을 참조하면, 실시 예에서는 상기와 같이 회로 기판의 제1 보호층(150)의 개구부(155)의 내벽이 제1 부분(151)과 제2 부분(152)으로 구분된다. 이때, 상기 제2 부분(152)은 곡면을 가진다. 이에 따라, 상기 제2 부분(152)은 상기 개구부(155)의 상부 영역을, 일정 곡률에 따라 상측으로 갈수록 폭이 점차 증가하도록 한다.
이에 따라, 실시 예에서는 상기 제2 부분(152)의 상단으로부터 상기 소자(210)의 하단까지의 거리에 대응하는 디스펜싱 공간(D1)을 비교 예 대비 증가시킬 수 있다.
또한, 실시 예에서는, 상기 제1 보호층(150)이 1층으로 구성됨에 따라, 비교 예 대비 상기 제1 보호층(150)의 두께를 감소시킬 수 있다. 또한, 패키지 기판의 제조 시에, 소자에 구비된 연결부는, 상기 보호층의 상면으로부터 일정 높이를 가지고 돌출되도록 하는 높이를 가진다. 이에 따라, 실시 예에서는 상기 제1 보호층의 두께가 비교 예 대비 얇기 때문에 상기 소자에 구비되는 연결부의 높이를 감소시킬 수 있다. 이에 따라, 실시 예에서는 상기 절연층(110)의 상면으로부터 소자의 하면까지의 거리(H3)를 비교 예 대비 감소시킬 수 있다. 이에 따라 실시 예에서는 패키지 기판의 전체적인 두께를 감소시킬 수 있다.
또한, 언더필 디스펜서(400)를 통해 언더필 물질(410)이 상기 개구부(155) 내로 주입되는 경우, 상기 디스펜싱 공간(D1)이 확보됨에 따라 안정적인 주입이 가능하다. 또한, 실시 예에서는 상기 개구부(155)의 내벽의 제2 부분(152)이 곡면을 가짐에 따라, 상기 언더필 물질의 주입 시에, 상기 언더필 물질이 상기 곡면을 따라 상기 개구부 유입될 수 있도록 할 수 있으며, 이에 따른 언더필 물질의 주입성을 향상시킬 수 있다. 예를 들어, 언더필 물질의 주입 시, 실시 예에서는 비교 예 대비 개구부의 외부로 빠져나가는 언더필 물질의 양을 최소화할 수 있다.
이하에서는 실시 예에 따른 회로 기판의 제조 방법에 대해 설명하기로 한다.
도 8 내지 도 11은 도 3에 도시된 제1 실시 예에 따른 회로 기판의 제조 방법을 공정 순으로 설명하기 위한 도면이다.
먼저, 도 8을 참조하면, 실시 예는 절연층(110)을 준비하고, 상기 절연층(110)의 표면에 제1 회로 패턴(120) 및 제2 회로 패턴(130)을 형성하는 공정을 진행할 수 있다. 또한, 실시 예에서는 상기 절연층(110)의 관통하는 관통 홀을 형성하고, 상기 관통 홀 내부를 금속 물질로 채워 상기 제1 회로 패턴(120)과 제2 회로 패턴(130)을 연결하는 비아(140)를 형성하는 공정을 진행할 수 있다.
상기 절연층(110)은 프리프레그일 수 있다. 상기 프리프레그(PPG)는 반경화 상태에서 흐름성 및 점착성이 좋고, 접착제 층 및 절연재 층으로 이용되는 섬유 강화 복합재료용의 중간 기재로 사용되는데, 강화섬유에 매트릭스 수지를 예비 함침한 성형 재료이다. 이러한 프리프레그를 적층하여 가열/가압하여 수지를 경화시킴으로써 성형품이 형성된다. 즉, 프리프레그(Prepreg)는 유리섬유(Glass fiber)에 수지(BT/Epoxy, FR4, FR5 등)가 함침되어 B-stage까지 경화된 재료를 말한다
상기 절연층(110)은 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
또한, 상기 제1 회로 패턴(120) 및 제2 회로 패턴(130)은 복수의 층으로 구성될 수 있다.
상기 제1 회로 패턴(120) 및 제2 회로 패턴(130)을 구성하는 복수의 층은, 시드층 및 도금층을 포함할 수 있다. 이때, 상기 시드층은 CCL(Copper Clad Laminate)의 동박층일 수 있고, 이와 다르게 절연층(110)의 표면에 무전해 도금을 통해 형성한 화학동도금층일 수 있다. 상기 시드층은 상기 도금층을 전해도금으로 형성하기 위한 시드층일 수 있다. 상기 시드층을 화학동도금으로 형성하는 경우, 상기 화학동도금층은 두께에 따라 헤비 동도금(Heavy Copper, 2㎛이상), 미디엄 동도금(Medium Copper, 1~2㎛), 라이트 동도금(Light Copper, 1㎛이하)으로 각각 구분될 수 있다.
다음으로, 도 9를 참조하면, 실시 예에서는 상기 절연층(110)의 상면에 상기 절연층(110)의 상면 및 상기 제1 회로 패턴(120)을 전체적으로 덮는 제1 보호층(150)을 형성하는 공정을 진행할 수 있다. 또한, 실시 예에서는 상기 절연층(110)의 하면에 상기 절연층(110)의 하면 및 상기 제2 회로 패턴(130)을 전체적으로 덮는 제2 보호층을 형성하는 공정을 진행할 수 있다.
상기 제1 보호층(150)은 상기 절연층(110)에 상기 제1 회로 패턴(120)의 상면으로부터 상측 방향으로 일정 높이를 가지고 돌출되어 형성될 수 있다. 또한, 상기 제2 보호층(160)은 상기 절연층(110)의 하면에 제2 회로 패턴(130)의 하면으로부터 하측 방향으로 일정 높이를 가지고 돌출되어 형성될 수 있다.
다음으로, 도 10을 참조하면, 실시 예에서는 상기 제1 보호층(150) 및 제2 보호층(160)에 개구부를 형성하는 공정을 진행할 수 있다.
상기 개구부는 상기 제1 보호층(150)에 형성된 개구부(155) 및 상기 제2 보호층(160)에 형성된 보호층(미도시)을 포함할 수 있다.
상기 제1 보호층(150)에 형성된 개구부(155)는 상기 절연층(110)의 상면에 배치된 제1 회로 패턴(120) 중 소자 실장을 위한 패드(120a)와 수직으로 중첩될 수 있다.
상기 제2 보호층(160)에 형성된 개구부는 상기 절연층(110)의 하면에 배치된 제2 회로 패턴(130) 중 외부기판(미도시)과의 연결을 위한 솔더볼(미도시)이 장착되는 패드와 수직으로 중첩될 수 있다.
상기 제1 보호층(150)에 형성된 개구부(155)는 노광 및 현상 공정에 의해 형성될 수 있다. 이에 따라, 상기 노광 및 현상 공정에 의해 형성된 개구부(155)의 내벽은 절연층(110)의 상면으로부터 실질적으로 수직한 경사각을 가질 수 있다.
이후, 도 11에 도시된 바와 같이, 실시 예에서는 상기 제1 보호층(150)에 레이저를 이용한 개구부(155)의 가공 공정을 진행할 수 있다. 상기 레이저를 이용한 공정은 상기 제1 보호층(150)의 일부에 대해서만 진행할 수 있다.
즉, 상기 노광 및 현상을 이용한 개구부(155)의 형성 공정은 상기 제1 보호층(150)의 개구 영역에 대해 이를 전체적으로 개방하여 진행하였다. 이와 다르게 레이저 공정은 상기 제1 보호층(150)의 개구 영역의 일부만을 개방하여 진행할 수 있다. 따라서, 상기 개구부(155)는 상기 노광 및 현상 공정을 통해 진행된 부분과, 상기 레이저 공정이 의해 진행된 부분으로 구분될 수 있다.
예를 들어, 상기 개구부(155)의 내벽은 상기 노광 및 현상 공정을 통해 진행된 제1 부분(151)과, 상기 레이저 공정을 통해 진행된 제2 부분(152)으로 구분될 수 있다. 상기 개구부(155)의 내벽의 제1 부분(151)은 상기 제1 보호층(150)의 하면으로부터 상측 방향으로 연장될 수 있다. 또한, 개구부(155)의 내벽의 제2 부분(152)은 상기 제1 보호층(150)의 상면으로부터 하측 방향으로 연장될 수 있다. 상기 개구부(155)의 제1 부분(151) 및 제2 부분(152)은 상기 개구부(155)의 내벽, 또는 상기 제1 보호층(150)의 측면을 형성할 수 있다.
상기 개구부(155)의 제1 부분(151)은 제1 경사각을 가질 수 있다. 예를 들어, 상기 개구부(155)의 제1 부분(151)은 상기 절연층(110)의 상면 또는 상기 제1 보호층(150)의 하면에 대해 실질적으로 수직할 수 있다. 상기 개구부(155)의 상기 제1 부분(151)은 노광 및 현상 공정에 의해 형성됨에 따라 제1 표면 거칠기를 가질 수 있다. 예를 들어, 상기 개구부(155)의 상기 제1 부분(151)은 제1 경사각을 가지는 평면일 수 있다.
상기 제2 부분(152)은 곡면일 수 있다. 예를 들어, 상기 제2 부분(152)는 하단에서부터 상단으로 갈수록 폭이 변화하는 곡면일 수 있다. 예를 들어, 상기 개구부(155)의 상기 제2 부분(152)은 제1 곡률을 가지는 곡면일 수 있다. 상기 개구부(155)의 제2 부분(152)은 레이저 공정에 의해 형성됨에 따라 제2 표면 거칠기를 가질 수 있다. 예를 들어, 상기 개구부(155)의 제2 부분(152)은 상기 제1 부분(151)이 가지는 제1 표면 거칠기보다 큰 제2 표면 거칠기를 가질 수 있다.
실시 예에서는 제1 보호층(150)에 2번의 개구부 가공 공정을 진행하고, 이에 따라, 상기 제1 보호층(150)의 적어도 일부가 곡면을 가지도록 한다. 이에 따르면, 실시 예에서는 상기 곡면을 가지는 제2 부분(152)을 통해 언더필 물질 또는 에폭시 물질이 상기 개구부(155) 내로 안정적으로 주입될 수 있도록 한다.
예를 들어, 제1 보호층(150)의 상기 제2 부분(152)은 곡면을 가진다. 이에 따라, 상기 제1 보호층(150)의 제2 부분(152)이 곡면을 가짐에 따라, 상기 제2 부분(152)의 최상단으로부터 소자의 하단까지의 거리에 의해 결정되는 디스펜싱 공간을 충분히 확보할 수 있다. 또한, 실시 예에서는 상기 제1 보호층(150)의 상기 제2 부분(152)이 곡면을 가짐에 따라, 상기 제1 보호층(150)의 제2 부분(152) 상에 언더필 물질 또는 에폭시 물질을 투입하는 경우, 상기 제2 부분(152)의 곡면을 따라 자연스럽게 상기 언더필 물질 또는 에폭시 물질이 상기 개구부(155)의 내부로 유입될 수 있으며, 이에 따른 주입성(capillary)을 극대화할 수 있다.
한편, 상기 제1 보호층(150)의 개구부(155)의 내벽이 전체적으로 상기 제2 부분(152)과 같은 곡면을 가질 수 있다. 그러나, 이와 같은 경우, 상기 개구부(155) 내에 주입된 언더필 물질 또는 에폭시 물질이 상기 개구부(155)의 외부로 흘러 나가는 문제가 발생할 수 있다. 다시 말해서, 상기 개구부(155)의 내벽이 전체적으로 곡면을 가지는 경우, 상기 개구부(155)의 내벽이 상기 개구부(155) 내로 주입된 언더필 물질 또는 에폭시 물질을 가두는 댐 역할을 하지 못하게 되며, 이에 따라 상기 개구부(155) 내로 주입된 언더필 물질 또는 에폭시 물질이 상기 개구부(155)의 외부로 다시 흘러나가는 문제가 발생할 수 있다.
따라서, 실시 예에서는 상기 제1 보호층(150)의 개구부(155)의 내벽이 제1 경사각을 가지는 평면의 제1 부분(151)을 포함하도록 한다. 상기 제1 부분(151)은 상기 절연층(110)의 상면에 대해 실질적으로 수직할 수 있다.
이에 따라, 실시 예에서는 상기 제1 부분(151)이 상기 개구부(155) 내로 주입된 언더필 물질 또는 에폭시 물질을 가두는 댐 기능을 할 수 있으며, 이에 따른 신뢰성을 향상시킬 수 있다.
상기 개구부(155)의 내벽의 상기 제1 부분(151)은 제2 높이(H2)를 가질 수 있다. 상기 제2 높이(H2)는 상기 절연층(110)의 상면으로부터 상기 제1 부분(151)의 최상단까지의 거리 또는 상기 제1 부분(151)의 두께에 대응할 수 있다.
상기 제1 부분(151)의 제2 높이(H2)는 상기 패드(120a)가 가지는 제1 높이(H1)에 의해 결정될 수 있다.
예를 들어, 상기 개구부(155) 내에 언더필 물질 또는 에폭시 물질이 주입되는 경우, 상기 주입된 언더필 물질 또는 에폭시 물질은 최소 상기 패드(120a)의 상면까지는 안정적으로 덮어야 한다.
이에 따라, 상기 제1 부분(151)이 가지는 제2 높이(H2)는 상기 패드(120a)가 가지는 제1 높이(H1)에 대응하도록 하여, 이에 따라 상기 언더필 물질 또는 에폭시 물질이 상기 패드(120a)가 배치된 상면까지는 안정적으로 덮을 수 있도록 한다. 바람직하게, 상기 제1 부분(151)이 가지는 제2 높이(H2)는 상기 패드(120a)가 가지는 제1 높이(H1)와 동일할 수 있다. 예를 들어, 상기 제1 부분(151)이 가지는 제2 높이(H2)는 상기 패드(120a)의 제1 높이(H1)의 100% 내지 150%일 수 있다.
도 12는 제2 실시 예에 따른 회로 기판을 나타낸 도면이다.
도 12를 참조하면, 제2 실시 예에 따른 회로 기판은 절연층(510), 제1 회로 패턴(520), 제2 회로 패턴(530), 비아(540), 패드(520a), 제1 보호층(550, 560), 제2 보호층(570)을 포함한다.
여기에서, 상기 제1 보호층(550, 560)을 제외한 나머지 구성은 도 3에 도시된 제1 실시 예에 따른 회로 기판과 동일한 구조를 가짐에 따라, 이에 대한 상세한 설명은 생략하기로 한다.
제2 실시 예의 회로기판(500)에서, 제1 보호층은 2층 구조를 가질 수 있다. 예를 들어, 상기 제1 보호층(550, 560)은 제1-1 보호층(550) 및 제1-2 보호층(560)을 포함할 수 있다.
상기 제1-1 보호층(550)은 도3의 제1 실시 예에 따른 제1 보호층(150)과 동일한 구조를 가질 수 있다.
예를 들어, 제1-1 보호층(550) 및 제1-2 보호층(560)은 개구부(OR)를 포함할 수 있다.
그리고, 상기 제1-1 보호층(550) 및 제1-2 보호층(560)의 개구부 중 제1-1 보호층(550)의 개구부의 내벽은 노광 및 현상 공정을 통해 진행된 제1 부분(551)과, 상기 레이저 공정을 통해 진행된 제2 부분(552)으로 구분될 수 있다. 상기 개구부의 내벽의 제1 부분(551)은 상기 제1-1 보호층(550)의 하면으로부터 상측 방향으로 연장될 수 있다. 또한, 개구부의 내벽의 제2 부분(552)은 제1-1 보호층(550)의 상면으로부터 하측 방향으로 연장될 수 있다.
상기 제1-1 보호층(550)의 내벽의 제1 부분(551)은 제1 경사각을 가질 수 있다. 예를 들어, 상기 제1-1 보호층(550)의 내벽의 제1 부분(551)은 상기 절연층(510)의 상면 또는 상기 제1-1 보호층(550)의 하면에 대해 실질적으로 수직할 수 있다.
상기 제1-1 보호층(550)의 내벽의 상기 제2 부분(552)은 곡면일 수 있다. 예를 들어, 상기 제2 부분(552)은 하단에서부터 상단으로 갈수록 폭이 변화하는 곡면일 수 있다. 예를 들어, 상기 제1-1 보호층(550)의 내벽의 제2 부분(552)은 제1 곡률을 가지는 곡면일 수 있다.
상기 제1-1 보호층(550)은 실질적으로 도 3에서의 제1 보호층(150)과 동일한 구조를 가질 수 있다.
제1-1 보호층(550) 위에는 제1-2 보호층(560)이 형성될 수 있다.
제1-2 보호층(560)의 개구부의 내벽(561)은 전체적으로 곡면을 가질 수 있다. 예를 들어, 상기 제1-2 보호층(560)의 개구부의 내벽(561)은 상기 제1-1 보호층(550)의 내벽의 제2 부분(562)과 연결되는 곡면을 가질 수 있다. 이때, 상기 제1-2 보호층(560)의 내벽(561)은 제2 곡률을 가질 수 있다. 예를 들어, 상기 제1-2 보호층(560)의 개구부의 내벽(561)이 가지는 제2 곡률은 상기 제1-1 보호층(550)의 내벽의 제2 부분(562)이 가지는 제1 곡률보다 클 수 있다. 이에 따라, 실시 예에서는 제1-2 보호층(560)의 개구부의 내벽(561)을 통해 상기 언더필 물질 또는 에폭시 물질의 주입성을 더욱 좋게하면서, 상기 물질이 개구부 외부로 흐르는 것을 방지할 수 있도록 한다.
상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 절연층;
    상기 절연층 상에 배치된 회로 패턴; 및
    상기 절연층 상에 배치되는 제1 보호층을 포함하고,
    상기 제1 보호층은 상기 회로 패턴의 상면의 적어도 일부와 수직으로 중첩되는 제1 개구부를 포함하고,
    상기 제1 개구부를 구성하는 상기 제1 보호층의 내벽은,
    제1 경사를 갖는 제1 부분, 및 상기 제1 부분 상에 배치되고, 상기 제1 경사와 상이한 제2 경사를 갖는 제2 부분을 포함하고,
    상기 제1 부분은 상기 회로 패턴과 수평 방향으로 중첩된,
    회로 기판.
  2. 제1항에 있어서,
    상기 제1 보호층의 내벽의 제2 부분은 제1 곡률을 가지는 곡면을 포함하는,
    회로 기판.
  3. 제1항에 있어서,
    상기 제1 경사는 상기 제1 보호층의 하면에 대하여 수직인,
    회로 기판.
  4. 제1항에 있어서,
    상기 제1 보호층의 상기 제1 부분의 표면 거칠기는, 상기 제1 보호층의 상기 제2 부분의 표면 거칠기와 다른,
    회로 기판.
  5. 제1항에 있어서,
    상기 제1 보호층의 상기 제1 부분의 높이는,
    상기 회로 패턴의 높이보다 높거나 동일한,
    회로 기판.
  6. 제2항에 있어서,
    상기 제1 보호층 위에 배치되는 제2 보호층을 포함하고,
    상기 제2 보호층은 상기 제1 개구부와 수직으로 중첩되는 제2 개구부를 포함하는,
    회로 기판.
  7. 제6항에 있어서,
    상기 제2 개구부를 포함하는 제2 보호층의 내벽은
    상기 제1 보호층의 상기 제2 부분과 연결되며, 상기 제1 곡률과 다른 제2 곡률을 가지는 곡면을 포함하는,
    회로 기판.
  8. 제7항에 있어서,
    상기 제2 곡률은 상기 제1 곡률보다 큰,
    회로 기판.
  9. 절연층;
    상기 절연층 상에 배치된 회로 패턴; 및
    상기 절연층 상에 배치되고, 상기 회로 패턴의 상면의 적어도 일부와 수직으로 중첩되는 제1 개구부를 포함하는 제1 보호층;
    상기 제1 개구부와 수직으로 중첩된 상기 회로 패턴의 상면에 실장된 소자;
    상기 제1 개구부 및 상기 소자를 덮는 커버부를 포함하고,
    상기 제1 개구부를 구성하는 상기 제1 보호층의 내벽은,
    제1 경사를 갖는 제1 부분, 및 상기 제1 부분 상에 배치되고 상기 제1 경사와 상이한 제2 경사를 갖는 제2 부분을 포함하고, 상기 제1 부분은 상기 회로 패턴과 수평 방향으로 중첩되며,
    상기 제1 경사는 상기 제1 보호층의 하면에 대하여 수직하고,
    상기 제2 부분은 제1 곡률을 가지는 곡면을 포함하며,
    상기 제1 보호층의 상기 제1 부분의 표면 거칠기는, 상기 제1 보호층의 상기 제2 부분의 표면 거칠기와 다르고,
    상기 제1 보호층의 상기 제1 부분의 높이는 상기 회로 패턴의 높이보다 높거나 동일한,
    패키지 기판.
  10. 제9항에 있어서,
    상기 커버부는 상기 소자의 하부 영역을 덮는 언더필부 또는 상기 소자를 몰딩하는 몰딩층을 포함하는,
    패키지 기판.
PCT/KR2021/011334 2020-08-27 2021-08-25 회로 기판 및 이를 포함하는 반도체 패키지 기판 Ceased WO2022045752A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US18/022,915 US12581967B2 (en) 2020-08-27 2021-08-25 Circuit board and semiconductor package board comprising same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0108242 2020-08-27
KR1020200108242A KR102925205B1 (ko) 2020-08-27 2020-08-27 회로 기판, 반도체 패키지 기판 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
WO2022045752A1 true WO2022045752A1 (ko) 2022-03-03

Family

ID=80353624

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/011334 Ceased WO2022045752A1 (ko) 2020-08-27 2021-08-25 회로 기판 및 이를 포함하는 반도체 패키지 기판

Country Status (3)

Country Link
US (1) US12581967B2 (ko)
KR (1) KR102925205B1 (ko)
WO (1) WO2022045752A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102793856B1 (ko) 2024-05-20 2025-04-11 주식회사 에이치이엠씨 반도체 패키지 기판 제조방법, 반도체 패키지 기판

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100117810A (ko) * 2009-04-27 2010-11-04 삼성전기주식회사 전자 소자 패키지 및 그 제조 방법
JP2012164952A (ja) * 2011-01-20 2012-08-30 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
KR20190008723A (ko) * 2017-07-17 2019-01-25 삼성전자주식회사 반도체 패키지
KR20200000700U (ko) * 2013-04-25 2020-04-02 미쓰비시 세이시 가부시키가이샤 프린트 배선판
KR20200051215A (ko) * 2018-11-05 2020-05-13 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 패키지 구조물

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3346263B2 (ja) 1997-04-11 2002-11-18 イビデン株式会社 プリント配線板及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100117810A (ko) * 2009-04-27 2010-11-04 삼성전기주식회사 전자 소자 패키지 및 그 제조 방법
JP2012164952A (ja) * 2011-01-20 2012-08-30 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
KR20200000700U (ko) * 2013-04-25 2020-04-02 미쓰비시 세이시 가부시키가이샤 프린트 배선판
KR20190008723A (ko) * 2017-07-17 2019-01-25 삼성전자주식회사 반도체 패키지
KR20200051215A (ko) * 2018-11-05 2020-05-13 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 패키지 구조물

Also Published As

Publication number Publication date
US20230307342A1 (en) 2023-09-28
US12581967B2 (en) 2026-03-17
KR102925205B1 (ko) 2026-02-10
KR20220027413A (ko) 2022-03-08

Similar Documents

Publication Publication Date Title
WO2021080305A1 (ko) 인쇄회로기판
WO2020262961A1 (ko) 인쇄회로기판 및 이를 포함하는 패키지 기판
WO2015119396A1 (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
WO2020122626A1 (ko) 인쇄회로기판
WO2020122535A1 (ko) 인쇄회로기판
WO2019194517A1 (ko) 인쇄회로기판 및 인쇄회로기판 스트립
WO2014051233A2 (en) Printed circuit board
WO2022177322A1 (ko) 반도체 패키지
WO2021235920A1 (ko) 회로기판
WO2022131826A1 (ko) 회로기판
WO2020262891A1 (ko) 회로기판
WO2022164276A1 (ko) 회로기판 및 이를 포함하는 패키지 기판
WO2022045752A1 (ko) 회로 기판 및 이를 포함하는 반도체 패키지 기판
WO2018101767A1 (ko) Ems 안테나 모듈 및 그 제조방법과 이를 포함하는 반도체 패키지
WO2023043172A1 (ko) 회로기판
WO2015119397A1 (ko) 인쇄회로기판, 이를 포함하는 패키지 기판 및 이의 제조 방법
WO2022231017A1 (ko) 회로기판 및 이를 포함하는 패키지 기판
WO2023282692A1 (ko) 회로기판
WO2022108386A1 (ko) 회로 기판
WO2022164279A1 (ko) 반도체 패키지
WO2022169330A1 (ko) 반도체 패키지
WO2021010754A1 (ko) 인쇄회로기판
WO2020166996A1 (ko) 회로기판
WO2025147132A1 (ko) 회로 기판 및 이를 포함하는 반도체 패키지
WO2021230671A1 (ko) 회로기판

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21862049

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21862049

Country of ref document: EP

Kind code of ref document: A1

WWG Wipo information: grant in national office

Ref document number: 18022915

Country of ref document: US