WO2022025309A1 - 디스플레이 장치 및 그에 대한 전원 제어 방법 - Google Patents

디스플레이 장치 및 그에 대한 전원 제어 방법 Download PDF

Info

Publication number
WO2022025309A1
WO2022025309A1 PCT/KR2020/009959 KR2020009959W WO2022025309A1 WO 2022025309 A1 WO2022025309 A1 WO 2022025309A1 KR 2020009959 W KR2020009959 W KR 2020009959W WO 2022025309 A1 WO2022025309 A1 WO 2022025309A1
Authority
WO
WIPO (PCT)
Prior art keywords
output voltage
power controller
load
pfc
switching
Prior art date
Application number
PCT/KR2020/009959
Other languages
English (en)
French (fr)
Inventor
백승훈
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to US18/018,449 priority Critical patent/US12062312B2/en
Priority to KR1020237002440A priority patent/KR20230029841A/ko
Priority to PCT/KR2020/009959 priority patent/WO2022025309A1/ko
Publication of WO2022025309A1 publication Critical patent/WO2022025309A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/63—Generation or supply of power specially adapted for television receivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present disclosure relates to a display device and a power control method therefor.
  • an LLC topology capable of Zero Voltage Switching (ZVS) operation is used to realize a high-efficiency power density. That is, the display device may supply power using a DC-DC converter including an LLC resonance circuit. The size of the inductor L included in the LLC resonant circuit can be reduced when the operating frequency is increased.
  • ZVS Zero Voltage Switching
  • the display device consumes more power.
  • the size of the power board of the display device is also increased. If the operating frequency of the LLC resonant circuit can be increased, the size of the LLC resonant circuit can be reduced, so that the converter can be miniaturized.
  • the parasitic capacitance of the transformer and the secondary rectifier circuit affects the operation of the LLC resonant circuit, so there is a problem in that the output voltage is increased under a light load.
  • An object of the present disclosure is to provide a display device that suppresses an increase in output voltage even at high frequency and low load, and a method for controlling a power source thereof.
  • Another object of the present disclosure is to provide a display device that supports a dynamic power control (DPC) mode for reducing power consumption while suppressing an increase in an output voltage even at a high frequency and low load, and a power control method thereof.
  • DPC dynamic power control
  • a gain for the output voltage is increased by adjusting the switching operation of the switching unit or the PFC output voltage of the PFC circuit
  • a display device including a power controller for suppressing a power supply and a power control method thereof.
  • the power controller may intermittently control the switching of the switching unit when the output feedback voltage is greater than the first burst threshold.
  • the power controller compares the output feedback voltage with the second burst threshold value when the DPC mode is in the ON state, and intermittently controls the switching of the switching unit when the output feedback voltage is greater than the second burst threshold value, and the second The burst threshold may be a value smaller than the first burst threshold.
  • the power controller may determine the target PFC output voltage based on the load information and adjust the PFC output voltage to the target PFC output voltage.
  • the power controller may determine the target PFC output voltage to be lower as the load becomes smaller.
  • the power controller may determine the target PFC output voltage based on the DPC mode information.
  • the power controller may determine the target PFC output voltage when the DPC mode is in the ON state to be lower than the target PFC output voltage when the PDC mode is in the OFF state.
  • the power controller may generate a switch control signal based on the DPC mode and control switching of the switching unit using the switch control signal.
  • the power controller may generate a switch control signal that does not include a pulse skip period when the DPC mode is in an OFF state.
  • the power controller may generate a switch control signal including a pulse skip period at a predetermined period.
  • the frequency of the generated switch control signal may be the same when the DPC mode is in an ON state and when the DPC mode is in an OFF state.
  • the operating frequency of the display device may be 300 kHz or more.
  • FIG. 1 is a block diagram illustrating a display device according to an embodiment of the present disclosure.
  • FIG. 2 is a block diagram illustrating an example of the display module shown in FIG. 1 .
  • FIG. 3 is a diagram illustrating a layout structure of a display panel according to an embodiment of the present disclosure.
  • FIG. 4 is a diagram illustrating a structure of a unit pixel according to an embodiment of the present disclosure.
  • FIG. 5 is a block diagram illustrating a power board according to an embodiment of the present disclosure.
  • FIG. 6 is an operation flowchart illustrating a method for controlling power of a display apparatus according to an embodiment of the present disclosure.
  • FIG. 7 is a diagram illustrating a power control method of the display apparatus according to the embodiment shown in FIG. 6 .
  • FIG. 8 is an operation flowchart illustrating a method for controlling power of a display apparatus according to an embodiment of the present disclosure.
  • FIG. 9 is a diagram illustrating a power control method of a display apparatus according to the embodiment shown in FIG. 8 .
  • FIG. 10 is an operation flowchart illustrating a method for controlling power of a display apparatus according to an embodiment of the present disclosure.
  • FIG. 11 is a diagram illustrating an LLC gain versus an operating frequency for each load.
  • FIG. 12 is an operation flowchart illustrating a method for controlling power of a display apparatus according to an embodiment of the present disclosure.
  • FIG. 13 is a diagram illustrating a power control method of a display apparatus according to the embodiment shown in FIG. 12 .
  • FIG. 14 is a diagram illustrating an LLC resonance voltage and an output voltage according to a PFC output voltage.
  • 15 is an operation flowchart illustrating a method for controlling power of a display apparatus according to an embodiment of the present disclosure.
  • FIG. 16 is a diagram illustrating a power control method of a display apparatus according to the embodiment disclosed in FIG. 15 .
  • FIG. 1 is a block diagram illustrating a display apparatus 100 according to an embodiment of the present disclosure.
  • the display apparatus 100 may include a control board 120 , a power board 130 , and a display module 110 .
  • the control board 120 may be referred to as a control unit, a controller, a processor, a CPU, or the like.
  • the power board 130 may be referred to as a power supply unit, a power supply unit, a power management unit, a power controller, and the like.
  • the display module 110 may be referred to as a display, a display unit, a display block, a display section, an image display apparatus, an image device, and the like.
  • the control board 120 is responsible for overall management and control of the display device 100 .
  • the control board 120 may control the display module 110 to display an image or , and control the power board 130 to stably supply a DC voltage (EVDD) to the display module 110,
  • EVDD DC voltage
  • the display apparatus 100 may be controlled to obtain state information of the display apparatus 100 based on various types of detection signals received from the display apparatus 100 and to take an action corresponding to the state information.
  • the control board 120 may provide a dynamic power control (DPC) mode for reducing power consumption.
  • the DPC mode may refer to a mode in which power consumption in the display panel 118 is reduced by intermittently switching the switching unit 132 .
  • control board 120 generates a power control signal in consideration of whether the DPC mode is activated and load information of the display panel 118 , and transmits the generated power control signal to the power board 130 , and the power board The 130 may generate the output voltage EVDD based on the transmitted power control signal and supply it to the display module 110 .
  • control board 120 transmits the load information and the DPC mode information of the display panel 118 to the power board 130 , and the power board 130 transmits the transmitted load information and the DPC mode information.
  • the output voltage EVDD in consideration of the load information of the display panel 118 may be directly generated based on the , and may be supplied to the display module 110 .
  • the load of the display panel 118 may mean an amount of energy consumed by the display panel 118 , and may be determined by a driving current used to display an image in the display panel 118 . For example, when the display panel 118 requires a large driving current, the load is large, and when the display panel 118 requires a small driving current, the load may be small.
  • a maximum driving current is required for each pixel to display the white gradation image, so that most of the pixels of the display panel 118 are displayed.
  • the sum of the driving currents required for is large, which may mean that the load is large.
  • a minimum driving current for example, 0 mA or a current value close thereto, is required for each pixel to display the black gradation image.
  • the sum of the driving currents required for most pixels of the display panel 118 is small, which may mean that the load is small.
  • FIG. 2 is a block diagram illustrating an example of the display module 110 shown in FIG. 1 .
  • the display module 110 may include a timing controller 112 , a gate driver 114 , a data driver 116 , and a display panel 118 . If the display panel 118 is a liquid crystal display (LCD) panel, the display module 110 may further include a backlight unit (not shown).
  • a timing controller 112 the gate driver 114 , a data driver 116 , and a display panel 118 .
  • the display panel 118 is a liquid crystal display (LCD) panel
  • the display module 110 may further include a backlight unit (not shown).
  • the display panel 118 may include a plurality of pixels that display an image or an image based on the driving current.
  • the display panel 118 may be a liquid crystal display panel or an organic light emitting diode (OLED) display panel.
  • the timing controller 112 may control the gate driver 114 and the data driver 116 . That is, the timing controller 112 may output a gate control signal for controlling the gate driver 114 and a data control signal for controlling the data driver 116 .
  • the gate driver 114 may supply a gate signal, for example, a scan signal, to the display panel 118 in response to the gate control signal.
  • Pixels of the display panel 118 may be activated according to a scan signal. When the pixel is activated, it may mean that an image signal is supplied to the corresponding pixel. If at least one switch is included in each pixel, activation of the pixel may mean that the corresponding switching element is turned on by the scan signal.
  • the data driver 116 may supply an image signal to the display panel 118 in units of frames according to a data control signal.
  • Each of the plurality of pixels included in the display panel 118 may output an image by operating based on a data signal provided from the data driver 116 and a gate signal provided from the gate driver 114 .
  • the display panel 118 is an LCD panel
  • light emitted from a backlight unit (not shown) may pass through a color filter of each pixel to output an image.
  • the display panel 118 is an OLED panel
  • light directly emitted from each pixel may output an image.
  • the display panel 118 may include one or more sensing units 119 , and the sensing unit 119 may detect a driving current flowing through pixels of the display panel 118 .
  • the sensing unit 119 may be connected to the data lines R1, G1, B1, W1 to Rm, Gm, Bm, and Wm shown in FIG. 3 .
  • the sensing unit 119 may detect a load of the display panel 118 and transmit load information to the control board 120 .
  • the sensing unit 119 may measure the driving current flowing through the data lines R1, G1, B1, W1 to Rm, Gm, Bm, and Wm to detect the state of the load.
  • the control board 120 may generate load information based on the output image data.
  • FIG 3 is a diagram illustrating a layout structure of a display panel 118 according to an embodiment of the present disclosure.
  • the display panel 118 may include a plurality of pixels.
  • the plurality of sub-pixels SPr1 , SPg1 , SPb1 , and SPw1 may constitute one group pixel.
  • Each of the sub-pixels SPr1 , SPg1 , SPb1 , and SPw1 may include an organic light emitting device or a color filter capable of implementing different colors.
  • FIG. 4 is a diagram illustrating a structure of a unit pixel according to an embodiment of the present disclosure.
  • each pixel CRTm may include a scan switching device SW1 , a storage capacitor Cst, a driving switching device SW2 , and an organic light emitting diode OLED.
  • the scan switching element SW1 may have a scan line connected to a gate terminal, and may be turned on according to a scan signal Vscan input from the gate driver 114 .
  • the scan switching element SW1 is turned on, the image signal Vdata input from the data driver 116 is transferred to the gate terminal of the driving switching element SW2 or one end of the storage capacitor Cst.
  • the storage capacitor Cst is formed between the gate terminal and the source terminal of the driving switching element SW2, and the image signal level transmitted to one end of the storage capacitor Cst and the DC power supply ( Vdd) stores a predetermined difference in level.
  • the image signal has different levels according to the Plus Amplitude Modulation (PAM) method
  • the power level stored in the storage capacitor Cst is changed according to the level difference of the image signal Vdata.
  • the power level stored in the storage capacitor Cst varies according to the difference in the pulse widths of the image signal Vdata.
  • the driving switching element SW2 is turned on according to the power level stored in the storage capacitor Cst.
  • a driving current I OLED proportional to the stored power level flows through the organic light emitting diode OLED. Accordingly, the organic light emitting diode (OLED) may emit light.
  • the organic light emitting diode includes an emission layer (EML) of RGBW corresponding to a sub-pixel, and includes at least one of a hole injection layer (HIL), a hole transport layer (HTL), an electron transport layer (ETL), and an electron injection layer (EIL). It may include, and in addition to may include a hole blocking layer and the like.
  • EML emission layer
  • HIL hole injection layer
  • HTL hole transport layer
  • ETL electron transport layer
  • EIL electron injection layer
  • It may include, and in addition to may include a hole blocking layer and the like.
  • Each sub pixel may output white light from an organic light emitting diode (OLED) and may include a separate cullet filler for color realization.
  • OLED organic light emitting diode
  • a separate color filter may be provided to implement colors.
  • the white sub-pixel SP w1 since the white sub-pixel SP w1 outputs white light, a separate color filter may not be provided.
  • FIG. 4 a case in which the scan switching element SW1 and the driving switching element SW2 are p-type MOSFETs is exemplified. may be used.
  • FIG. 5 is a block diagram illustrating the power board 130 according to an embodiment of the present disclosure.
  • the power board 130 may include a PFC circuit 131 , a switching unit 132 , an LLC resonance circuit 133 , a transformer 134 , a rectifier circuit 135 , and a power controller 136 .
  • the PFC circuit 131 is a power factor correction circuit, and may refer to a circuit for outputting a power factor correction of an input power (or input voltage).
  • the switching unit 132 may include at least one or more switches (eg, two), and may supply a voltage generated by a switching operation under the control of the power controller 136 to the LLC resonance circuit 133 .
  • the LLC resonance circuit 133 , the transformer 134 , and the rectifier circuit 135 may generate an output DC voltage EVDD.
  • the LLC circuit 133 may also be referred to as a resonance tank.
  • the power controller 136 may control the switching unit 132 through a switch control signal, and the switch control signal switches with a first output (or Ho output) controlling a first switch included in the switching unit 132 .
  • a second output (or Lo output) for controlling the second switch included in the unit 32 may be included.
  • the power controller 136 may receive the output DC voltage EVDD as feedback, and may receive DPC mode information (or DPC mode activation information) or load information from the control board 120 . In addition, the power controller 136 may control the operation of the PFC circuit 131 or the switching unit 132 in consideration of the received DPC mode information, load information, or feedback. For example, the power controller 136 may control the operation of at least one switch included in the switching unit 132 by generating a switch control signal and transmitting the generated switch control signal to the switching unit 132 . For example, the power controller 136 may adjust the output voltage of the PFC circuit 131 .
  • the operating frequency of the LLC resonant circuit 133 was about 80 to 120 kHz, but with the development of a control IC and a switching device, the operating frequency of the LLC resonant circuit 133 can be up to 2 MHz.
  • a method of adding a passive element R-C to the LLC resonance circuit 133 is used.
  • the present disclosure intends to propose a method for solving the problem of an output voltage increase due to a high-frequency operation at a low load by varying the operating frequency in consideration of the load.
  • a case in which the operating frequency is about 300 kHz or higher is referred to as a high frequency, and it is assumed that the display apparatus 100 operates at a high frequency.
  • FIG. 6 is an operation flowchart illustrating a power control method of the display apparatus 100 according to an embodiment of the present disclosure.
  • the power controller 136 of the display apparatus 100 receives a power control signal corresponding to output image data ( S601 ).
  • the control board 120 may generate a power control signal corresponding to the output image data and transmit the generated power control signal to the power controller 136 .
  • the power controller 136 of the display apparatus 100 acquires load information and an output feedback voltage (S603).
  • the control board 120 may generate load information corresponding to the output image data or obtain load information measured by the sensing unit 119 , and the power controller 136 may receive the load information from the control board 120 . .
  • the power controller 136 may receive a secondary-side feedback voltage, and the secondary-side feedback voltage may mean an output feedback voltage.
  • the power controller 136 of the display apparatus 100 determines whether a load according to the load information is smaller than a light weight reference value (S605).
  • the light load reference value may be a reference value for determining whether the load of the display panel 118 is a light load, or may be a preset value.
  • step S605 If it is determined in step S605 that the load is less than the light load reference value, the power controller 136 of the display apparatus 100 determines whether the output feedback voltage is greater than a first burst threshold (S607) .
  • the first burst threshold value may mean a burst threshold value when the DPC mode is in an off state.
  • step S607 If it is determined in step S607 that the output feedback voltage is greater than the first burst threshold, the power controller 136 of the display apparatus 100 intermittently controls the switching of the switching unit 132 (S609) .
  • the operating frequency of the LLC resonant circuit 133 is a high frequency of about 300 kHz or more
  • the secondary-side output voltage increases due to parasitic capacitances of the transformer 134 and the rectifier circuit 135.
  • the secondary output voltage is lowered by intermittently switching the switching unit 132 , thereby preventing a problem in which the secondary output voltage is increased during light load high frequency operation.
  • a case in which the switching unit 132 is intermittently switched may be referred to as an operation of the switching unit 132 in a burst mode.
  • a case in which the switching unit 132 is continuously switched may be referred to as an operation of the switching unit 132 in a normal mode.
  • Intermittently switching the switching unit 132 may mean repeating a process of performing switching at a constant cycle or a constant frequency and a process of stopping switching.
  • intermittently switching the switching unit 132 may mean repeating a process of performing switching for a first period and stopping switching for a second period.
  • step S605 When it is determined in step S605 that the load is not less than the light load reference value or when the output feedback voltage is not greater than the first burst threshold as a result of the determination in step S607, the power controller 136 of the display apparatus 100 switches The switching of the unit 132 is continuously controlled (S611).
  • the case in which the output feedback voltage is not greater than the first threshold value includes a case in which the output feedback voltage is not greater than the first threshold value as the switching of the switching unit 132 is intermittently performed.
  • Continuously switching the switching unit 132 may mean performing the switching without stopping. Since the output feedback voltage is not greater than the first burst threshold, the secondary-side output voltage is not excessively high. Therefore, it is sufficient for the switching unit 132 to perform switching normally.
  • the power controller 136 of the display apparatus 100 generates the output voltage EVDD based on the power control signal (S613).
  • the generated output voltage EVDD is supplied to the display module 110 .
  • the steps (S603 to S611) of controlling the switching of the switching unit 132 in consideration of the load information and the output feedback voltage are performed, the step of generating an output voltage based on the power control signal (S613) Although shown to be performed, the steps of controlling the switching of the switching unit 132 in consideration of the load information and the output feedback voltage (S603 to S611) are the steps of generating an output voltage based on the power control signal (S613) and It can be seen that they are executed in parallel.
  • FIG. 6 is a view showing only one cycle of a process of controlling the switching of the switching unit 132 in consideration of load information, and the steps shown in FIG. 6 may be repeatedly performed. Also, some of the steps S601 to S613 shown in FIG. 6 may be out of order or performed in parallel.
  • FIG. 7 is a diagram illustrating a power control method of the display apparatus 100 according to the embodiment shown in FIG. 6 .
  • FIG. 7A shows an output feedback voltage
  • FIG. 7B shows a switching operation of the switching unit 132 .
  • Fig. 7 assumes that the operating frequency is a high frequency and a light load.
  • the output feedback voltage 701 increases, and at the time t 1 , the output feedback voltage 701 is A first burst threshold 711 is reached.
  • the operation of the switching unit 132 in the normal mode means that the switching unit 132 continuously performs switching.
  • the output feedback voltage 701 becomes greater than the first burst threshold value 711 , and accordingly, the power controller 136 operates the switching unit 132 in a burst mode.
  • the operation of the switching unit 132 in the burst mode means that the switching unit 132 intermittently performs switching, and accordingly, in the second section (t 1 to t 2 ), the process of performing the switching and the switching are stopped. The process may be performed crosswise.
  • the output feedback voltage 701 decreases, and at a time t 2 , the output feedback voltage 701 becomes the first burst threshold value ( 711) is reached.
  • the output feedback voltage 701 becomes smaller than the first burst threshold value 711 , and accordingly, the power controller 136 operates the switching unit 132 in a normal mode. .
  • the output feedback voltage 701 increases, and at a time point t 3 , the output feedback voltage 701 becomes the first burst threshold value ( 711) is reached.
  • the operations in the fourth section (t 3 to t 4 ) and the sixth section (t 5 to t 6 ) are the same as those in the second section (t 1 to t 2 ), and the fifth section (t 4 to t) 5 ) and operations in the seventh period t 6 to t 7 are the same as the operations in the third period t 2 to t 3 .
  • FIG. 8 is an operation flowchart illustrating a power control method of the display apparatus 100 according to an embodiment of the present disclosure.
  • the power control method of the display device 100 shown in FIG. 8 is compared with the power control method of the display device 100 shown in FIG. 6 by additionally considering the DPC mode for reducing power consumption. shows how to control
  • the power controller 136 of the display apparatus 100 receives a power control signal corresponding to output image data (S801).
  • the power controller 136 of the display apparatus 100 acquires load information, output feedback voltage, and DPC mode information (S803).
  • the power controller 136 may obtain DPC mode information from the control board 120 .
  • the DPC mode information may indicate that the DPC mode is in an ON state (or an active state) or that the DPC mode is an OFF state (or an inactive state).
  • the power controller 136 of the display apparatus 100 determines whether a load according to the load information is smaller than a light load reference value (S805).
  • step S805 If it is determined in step S805 that the load is less than the light load reference value, the power controller 136 of the display apparatus 100 determines whether the DPC mode is OFF (S807).
  • the DPC mode may refer to a mode in which the switching unit 132 is intermittently switched to reduce power consumption.
  • the present disclosure proposes a method of intermittently switching the switching unit 132 in order to prevent a problem in which the output voltage increases when the display apparatus 100 operates at a high frequency under a low load state. It is similar to the operation method of the unit 132 . Accordingly, the power controller 136 may control the operation of the switching unit 132 by additionally considering whether the DPC mode for reducing power consumption is activated.
  • step S807 If it is determined in step S807 that the DPC mode is OFF, the power controller 136 of the display apparatus 100 determines whether the output feedback voltage is greater than a first burst threshold (S809).
  • the first burst threshold value may mean a burst threshold value when the DPC mode is in an off state.
  • step S807 If it is determined in step S807 that the DPC mode is not OFF (when the DPC mode is ON), the power controller 136 of the display apparatus 100 determines that the output feedback voltage is higher than a second burst threshold. It is determined whether it is large (S811).
  • the second burst threshold value means a burst threshold value when the DPC mode is in an on state.
  • the second burst threshold value for determining whether the switching unit 132 operates in the burst mode is It is set smaller than the burst threshold.
  • step S809 When it is determined in step S809 that the output feedback voltage is greater than the first burst threshold or as a result of the determination in step S811, the output feedback voltage is greater than the second burst threshold, the power controller 136 of the display device 100 intermittently controls the switching of the switching unit 132 (S813).
  • step S805 the load is not less than the light load reference value, or as a result of the determination of step S809, the output feedback voltage is not greater than the first burst threshold value, or as a determination result of step S811, the output feedback voltage is the second burst threshold If not greater than the value, the power controller 136 of the display apparatus 100 continuously controls the switching of the switching unit 132 (S815).
  • the power controller 136 of the display apparatus 100 generates the output voltage EVDD based on the power control signal (S817).
  • the generated output voltage EVDD is supplied to the display module 110 .
  • FIG. 8 is a view showing only one cycle of a process of controlling the switching of the switching unit 132 in consideration of load information and the DPC mode, and the steps shown in FIG. 8 may be repeatedly performed. Also, some of the steps S801 to S817 shown in FIG. 8 may be out of order or performed in parallel.
  • FIG. 9 is a diagram illustrating a power control method of the display apparatus 100 according to the embodiment shown in FIG. 8 .
  • FIG. 9A shows the DPC mode
  • FIG. 9B shows the output feedback voltage
  • FIG. 9C shows the switching operation of the switching unit 132 .
  • the operating frequency is a high frequency and a light load.
  • the DPC mode is OFF from time t 0 to time t 3 , and the DPC mode is ON from time t 4 . Since the DPC mode is OFF from time t 0 to time t 3 , the power controller 136 compares the output feedback voltage 801 with the first burst threshold value 811 . In the first section (t 0 ⁇ t 1 ), as the switching unit 132 operates in the normal mode, the output feedback voltage 901 increases, and at the time t 1 , the output feedback voltage 701 becomes the first burst threshold value ( 911) is reached.
  • the operation of the switching unit 132 in the normal mode means that the switching unit 132 continuously performs switching.
  • the output feedback voltage 901 becomes greater than the first burst threshold 911 , and accordingly, the power controller 136 operates the switching unit 132 in a burst mode.
  • the operation of the switching unit 132 in the burst mode means that the switching unit 132 intermittently performs switching, and accordingly, in the second section (t 1 to t 2 ), the process of performing the switching and the switching are stopped. The process may be performed crosswise.
  • the output feedback voltage 901 decreases, and at a time t 2 , the output feedback voltage 901 becomes the first burst threshold value ( 911) is reached.
  • the output feedback voltage 901 becomes smaller than the first burst threshold 911 , and accordingly, the power controller 136 operates the switching unit 132 in a normal mode. .
  • the output feedback voltage 901 increases, and at a time t 3 , the output feedback voltage 901 becomes the first burst threshold value ( 911) is reached.
  • the power controller 136 compares the output feedback voltage 801 with the second burst threshold value 812 .
  • the output feedback voltage 901 is greater than the second burst threshold value 912 , and accordingly, the power controller 136 operates the switching unit 132 in a burst mode.
  • the second burst threshold value 812 is a value smaller than the first burst threshold value 811, so that when the DPC mode is in the ON state, the output voltage is lower than when the DPC mode is in the OFF state. Controlled.
  • the output feedback voltage 901 becomes smaller than the second burst threshold value 912 , and accordingly, the power controller 136 operates the switching unit 132 in a normal mode. .
  • the output feedback voltage 901 increases, and at a time point t 5 , the output feedback voltage 901 becomes the second burst threshold value ( 912) is reached.
  • the operation in the sixth section (t 5 to t 6 ) is the same as the operation in the fourth section (t 3 to t 4 ), and the operation in the seventh section (t 6 to t 7 ) is performed in the fifth section (t) 4 ⁇ t 5 ) is the same as the operation.
  • the burst mode operation period of the switching unit 132 when the DPC mode is in the ON state and when the DPC mode is in the OFF state may be different from each other.
  • the burst mode operation period of the switching unit 132 when the DPC mode is in the ON state may be longer than the burst mode operation period of the switching unit 132 when the DPC mode is in the OFF state.
  • the burst mode of the switching unit 132 is immediately switched when the output feedback voltage 901 coincides with the first burst threshold value 911 or the second burst threshold value 912.
  • the present disclosure is not limited thereto. That is, according to an embodiment, even if the output feedback voltage 901 is greater than the first burst threshold value 911 or the second burst threshold value 912 , the switching of the burst mode of the switching unit 132 is delayed after a certain delay. may be done
  • FIG. 10 is an operation flowchart illustrating a power control method of the display apparatus 100 according to an embodiment of the present disclosure.
  • the power controller 136 of the display apparatus 100 receives a power control signal corresponding to output image data ( S1001 ).
  • the power controller 136 of the display apparatus 100 obtains load information and an output feedback voltage (S1003).
  • the power controller 136 of the display apparatus 100 determines the target PFC output voltage based on the load information (S1005).
  • the power controller 136 may determine the target PFC output voltage based only on the load information, and after determining the PFC output voltage adjustment value based on the load information, select the target PFC output voltage based on the PFC input voltage and the PFC output voltage adjustment value. may decide
  • the power controller 136 may determine the PFC output voltage to be lower as the load becomes smaller. This is because, in a situation in which the LLC resonant circuit 133 operates at a high frequency, an output gain increases as the load decreases.
  • the power controller 136 may determine the target PFC output voltage corresponding to the load by using the load-PFC output voltage table.
  • the load-PFC output voltage table may refer to a table in which a target PFC output voltage or a PFC output voltage adjustment value is set for each section when a load is divided into several sections.
  • [Table 1] below is an example of a load-PFC output voltage table showing each load section and a PFC output voltage adjustment value set in advance corresponding thereto. The load can be expressed as a ratio to the maximum load.
  • the power controller 136 may determine the target PFC output voltage corresponding to the load by using the load-PFC output voltage relational expression.
  • the load-PFC output voltage relational expression may mean a linear relational expression between a load and a target PFC output voltage or a PFC output voltage adjustment value.
  • [Equation 1] is an example of a load-PFC output voltage relational expression representing a load L and a correspondingly preset PFC output voltage adjustment value ( ⁇ V PFC_OUTPUT ).
  • the power controller 136 of the display apparatus 100 adjusts the output voltage of the PFC circuit 131 to the determined target PFC output voltage (S1007).
  • the power controller 136 may adjust the PFC output voltage to be lower, and as the PFC output voltage decreases, the switching frequency F SW and the output voltage EVDD may decrease.
  • the power controller 136 of the display apparatus 100 generates the output voltage EVDD based on the power control signal (S1009).
  • the generated output voltage EVDD is supplied to the display module 110 .
  • FIG. 10 is a diagram illustrating only one cycle of a process of adjusting the output voltage of the PFC circuit 131 in consideration of load information, and the steps shown in FIG. 10 may be repeatedly performed. Also, some of the steps S1001 to S1009 shown in FIG. 10 may be out of order or performed in parallel.
  • FIG. 11 is a diagram illustrating an LLC gain versus an operating frequency for each load.
  • the LLC gain may mean the LLC output voltage V LLC_OUTPUT versus the LLC input voltage V LLC_INPUT or the LLC output voltage V LLC_OUTPUT versus the PFC output voltage V PFC_INPUT .
  • FIG. 12 is an operation flowchart illustrating a power control method of the display apparatus 100 according to an embodiment of the present disclosure.
  • the power controller 136 of the display apparatus 100 receives a power control signal corresponding to output image data ( S1201 ).
  • the power controller 136 of the display apparatus 100 acquires load information, an output feedback voltage, and DPC mode information (S1203).
  • the power controller 136 of the display apparatus 100 determines whether a load according to the load information is smaller than a light load reference value (S1205).
  • step S1205 If it is determined in step S1205 that the load is less than the light load reference value, the power controller 136 of the display apparatus 100 determines a target PFC output voltage based on the DPC mode information (S1207).
  • the power controller 136 may determine the target PFC output voltage based only on the DPC mode information, and after determining the PFC output voltage adjustment value based on the DPC mode information, the target PFC output based on the PFC input voltage and the PFC output voltage adjustment value It is also possible to determine the voltage.
  • the power controller 136 may determine the PFC output voltage when the DPC mode is in the ON state to be lower than the PFC output voltage when the DPC mode is in the OFF state. This is because, when the PFC output voltage is lowered, the switching frequency (F SW ) is also lowered, thereby lowering the output voltage (EVDD).
  • the power controller 136 may determine the target PFC output voltage corresponding to the load by using the DPC mode-PFC output voltage table as shown in Table 2 or Table 3 below.
  • the power controller 136 of the display apparatus 100 adjusts the output voltage of the PFC circuit 131 to the determined target PFC output voltage (S1209).
  • the power controller 136 may adjust the PFC output voltage to be lower than when the DPC mode is in the OFF state, and as the PFC output voltage decreases, the switching frequency (F SW ) and the output voltage (EVDD) ) can be small.
  • the power controller 136 may adjust the target PFC output voltage in consideration of both the DPC mode and the load information, which means an embodiment in which the embodiment of FIG. 10 and the embodiment of FIG. 12 are performed together.
  • step S1205 the load is not less than the light load reference value or after step S1209 is performed, the power controller 136 of the display apparatus 100 generates an output voltage EVDD based on the power control signal do (S1211).
  • the generated output voltage EVDD is supplied to the display module 110 .
  • FIG. 12 is a diagram illustrating a process of adjusting the output voltage of the PFC circuit 131 in consideration of DPC mode information for only one cycle, and the steps shown in FIG. 12 may be repeatedly performed. Also, some of the steps S1201 to S1209 shown in FIG. 12 may be out of order or may be performed in parallel.
  • FIG. 13 is a diagram illustrating a power control method of the display apparatus 100 according to the embodiment shown in FIG. 12 .
  • Fig. 13 (a) shows the DPC mode
  • Fig. 13 (b) shows the PFC output voltage.
  • the operating frequency is a high frequency and a light load in FIG. 9 .
  • the DPC mode is OFF in the first section (t 0 ⁇ t 1 ) and the third section (t 2 ⁇ t 3 ), and the DPC mode is ON in the second section (t 1 ⁇ t 2 ) is the state In the first section (t 0 ⁇ t 1 ), since the DPC mode is in an OFF state, the power controller 136 may control the PFC circuit 131 to set the PFC output voltage 1301 to a predetermined 390 VDC.
  • the power controller 136 may control the PFC circuit 131 to adjust the PFC output voltage 1301 to a predetermined 360 VDC.
  • the DPC mode is switched from the OFF state to the ON state at time t 1 , it may take a certain time for the PFC output voltage 1301 to be adjusted.
  • the power controller 136 may control the PFC circuit 131 to adjust the PFC output voltage 1301 to a predetermined 390 VDC.
  • the DPC mode is switched from the ON state to the OFF state at time t 2 , it may take a certain time for the PFC output voltage 1301 to be adjusted.
  • FIG. 14 is a diagram illustrating an LLC resonance voltage and an output voltage according to a PFC output voltage.
  • FIG. 14A shows the LLC resonance voltage 1411 and the output voltage 1412 when the PFC output voltage is 390V
  • FIG. 14B shows the LLC resonance voltage 1421 when the PFC output voltage is 360V. ) and the output voltage 1422 .
  • the switching frequency F SW is about 526 kHz and the output voltage 1412 is about 32V.
  • the switching frequency F SW is about 430 kHz and the output voltage 1422 is about 23.8V. In this way, it is possible to lower the output voltage by lowering the PFC output voltage, thereby suppressing an increase in the output voltage during light load high frequency operation.
  • [Table 4] shows the switching frequency (F SW ) and the output voltage (EVDD) corresponding to the PFC output voltage (or LLC input voltage) at light load.
  • F SW switching frequency
  • EVDD output voltage
  • 15 is an operation flowchart illustrating a power control method of the display apparatus 100 according to an embodiment of the present disclosure.
  • the power controller 136 of the display apparatus 100 receives a power control signal corresponding to output image data ( S1501 ).
  • the power controller 136 of the display apparatus 100 acquires load information and DPC mode information (S1503).
  • the power controller 136 of the display apparatus 100 determines whether a load according to the load information is smaller than a light load reference value ( S1505 ).
  • step S1505 If it is determined in step S1505 that the load is less than the light load reference value, the power controller 136 of the display apparatus 100 determines whether the DPC mode is ON (S1507).
  • step S1507 When it is determined in step S1507 that the DPC mode is ON, the power controller 136 of the display apparatus 100 generates a switch control signal including a pulse skip section at regular intervals (S1509).
  • the power controller 136 may control the switching operation of the switching unit 132 by generating a switch control signal and transferring the generated switch control signal to the switching unit 132 .
  • the switch control signal may include a Ho output and a Lo output, and a pulse of the Ho output and a pulse of the Lo output are configured to alternately turn ON.
  • the switching frequency (pulse frequency) is increased by reducing the pulse width of the Ho output and the pulse width of the Lo output compared to the case where the DPC mode is in the OFF state.
  • the conventional method of increasing the switching frequency is not suitable because there is a problem in that the output voltage increases when the operating frequency increases at light load.
  • a switch control signal composed of a Ho output and a Lo output that skips a pulse at regular intervals without changing the switching frequency (pulse frequency) is available.
  • the switching frequency is not changed in the switch control signal and some pulses are skipped, energy transferred according to the switching can be reduced without changing the switching frequency, and thus the output voltage can be lowered.
  • the power controller 136 may generate a switch control signal including a pulse skip period at regular intervals.
  • a pulse of Ho output and a pulse of Lo output are not included in the pulse skip section.
  • the sum of the pulse widths of the Ho output is equal to the sum of the pulse widths of the Lo output.
  • the energy transferred to the resonance circuit 133 may be kept the same.
  • step S1505 If the determination result of step S1505 indicates that the load is not less than the light load reference value or the determination result of step S1507 indicates that the DPC mode is OFF, the power controller 136 of the display apparatus 100 sends a switch control signal without a pulse skip section. generated (S1511).
  • the power controller 136 of the display apparatus 100 controls the switching of the switching unit 132 using the generated switch control signal (S1513).
  • the power controller 136 of the display apparatus 100 generates the output voltage EVDD based on the power control signal ( S1515 ).
  • the generated output voltage EVDD is supplied to the display module 110 .
  • the steps (S1503 to S1513) of controlling the switching unit 132 using the switch control signal in consideration of the DPC mode information are performed, the step of generating an output voltage based on the power control signal (S1515)
  • the steps ( S1503 to S1513 ) of controlling the switching unit 132 using the switch control signal in consideration of the DPC mode information are the steps of generating an output voltage based on the power control signal ( S1515 ) and It can be seen that they are executed in parallel.
  • FIG. 15 is a diagram illustrating a process of adjusting a switch control signal in consideration of DPC mode information for only one cycle, and the steps shown in FIG. 15 may be repeatedly performed. Also, some of the steps S1501 to S1515 shown in FIG. 15 may be out of order or performed in parallel.
  • FIG. 16 is a diagram illustrating a power control method of the display apparatus 100 according to the embodiment disclosed in FIG. 15 .
  • FIG. 16A shows a DPC mode
  • FIG. 16B shows a conventional switch control signal
  • FIG. 16C shows a switch control signal according to an embodiment of the present disclosure.
  • the DPC mode is in an OFF state in the first period t 0 to t 1
  • the DPC mode is in an ON state in the second period t 1 to .
  • the Ho output and the Lo output alternately turn on pulses having the same width.
  • the pulse widths of the Ho output 1611 and Lo output 1612 in the second section (t 1 to) are in the first section (t 0 to t 1 ). ) is reduced compared to the pulse width at ), and the switching frequency increases accordingly.
  • the switch control signal includes the switch frequency in the second period (t 1 to) and the switch in the first period (t 0 to t 1 ).
  • the frequency is maintained the same, and the pulse section 1631 and the pulse skip section 1632 are repeated at regular intervals.
  • the pulse skip period 1632 neither the Ho output 1621 nor the Lo output 1622 include pulses, and only the pulses of the Ho output 1621 and the Lo output 1622 are included in the pulse period 1631 .
  • the sum of the widths of the pulses of the Ho output 1621 in one pulse period 1631 is equal to the sum of the widths of the pulses of the Lo output 1622, and accordingly, the first switch and the first switch in one pulse period 1631 Energy supplied through the second switch may remain the same. That is, in FIG. 16 , the width w 1 of the pulse of the Ho output 1621 in the pulse section 1631 may be equal to the sum of the widths w 2 and w 3 of the two pulses of the Lo output 1621 . Furthermore, widths w 2 and w 3 of two pulses of the Lo output 1621 in the pulse period 1631 may be the same.
  • the pulse width of the Ho output or the pulse width of the Lo output in the second period t 1 to may be the same as the pulse width w 1 in the first period t 0 to t 1 .
  • 16 illustrates an embodiment in which only the pulse width of the Ho output in the second section (t 1 ⁇ ) is the same as the pulse width w 1 in the first section (t 0 ⁇ t 1 ), but the present disclosure is not limited thereto .
  • only the pulse width of the Lo output in the second period t 1 to may be the same as the pulse width w 1 in the first period t 0 to t 1 .
  • each of the pulse period 1631 and the pulse skip period 1632 in the second period t 1 to is only illustrated in the same embodiment as one pulse period T, and the present disclosure is not limited thereto.
  • the pulse period 1631 and the pulse skip period 1632 may be set to an integer multiple of the pulse period T, respectively.
  • the above-described method may be implemented as computer-readable code on a medium in which a program is recorded.
  • the computer-readable medium includes all types of recording devices in which data readable by a computer system is stored. Examples of computer-readable media include Hard Disk Drive (HDD), Solid State Disk (SSD), Silicon Disk Drive (SDD), ROM, RAM, CD-ROM, magnetic tape, floppy disk, optical data storage device, etc. There is this.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 개시의 일 실시 예는 고주파로 동작하는 디스플레이 장치에 있어서, 디스플레이 모듈; 부하 정보를 획득하는 제어 보드; 및 PFC(Power Factor Correction) 회로, 스위칭부, LLC 공진 회로, 변압기 및 전원 컨트롤러를 포함하고, 상기 부하 정보를 고려하여 상기 디스플레이 모듈 및 상기 제어 보드에 출력 전압을 공급하는 파워 보드를 포함하고, 상기 전원 컨트롤러는 상기 부하 정보에 따른 부하가 경부하 기준 값(light load reference value)보다 작은 경우 상기 스위칭부의 스위칭 동작 또는 상기 PFC 회로의 PFC 출력 전압을 조정하여 상기 출력 전압에 대한 게인 상승을 억제하는, 디스플레이 장치를 제공한다.

Description

디스플레이 장치 및 그에 대한 전원 제어 방법
본 개시(disclosure)는 디스플레이 장치 및 그에 대한 전원 제어 방법에 관한 것이다.
디스플레이 장치에 전원을 공급할 때 고효율의 전원 밀도를 구현하기 위하여 영전압 스위칭(ZVS: Zero Voltage Switching) 동작이 가능한 LLC 토폴로지를 사용한다. 즉, 디스플레이 장치는 LLC 공진 회로를 포함하는 DC-DC 컨버터를 이용하여 전력을 공급할 수 있다. LLC 공진 회로에 포함되는 인덕터(L)는 동작 주파수를 높일 경우 그 크기를 줄일 수 있다는 특징이 있다.
최근 4K/8K TV와 같이 디스플레이 장치의 화소가 증가함에 따라 디스플레이 장치는 더 많은 전력을 소모하게 된다. 종래의 설계 방식을 따를 경우, 전원 용량을 증가시키기 위하여는 디스플레이 장치의 파워 보드(power board)의 크기도 커지게 된다. 만약, LLC 공진 회로의 동작 주파수를 높일 수 있다면, LLC 공진 회로의 크기를 줄일 수 있으므로 컨버터의 소형화가 가능할 것이다. 그러나, 동작 주파수가 높아질 경우에는 변압기와 2차 정류 회로의 기생 커패시턴스가 LLC 공진 회로의 동작에 영향을 주어, 경부하(light load)일 때에 출력 전압이 상승하는 문제점이 있다.
본 개시는 고주파수 저부하에서도 출력 전압의 상승을 억제하는 디스플레이 장치 및 그의 전원 제어 방법을 제공하고자 한다.
또한, 본 개시는 소비 전력 저감을 위한 DPC(Dynamic Power Control) 모드를 지원하면서 고주파수 저부하에서도 출력 전압의 상승을 억제하는 디스플레이 장치 및 그의 전원 제어 방법을 제공하고자 한다.
본 개시의 일 실시 예는 고주파로 동작하는 디스플레이 장치에 있어서, 부하 정보에 따른 부하가 경부하 기준 값보다 작은 경우에 스위칭부의 스위칭 동작 또는 PFC 회로의 PFC 출력 전압을 조정하여 출력 전압에 대한 게인 상승을 억제하는 전원 컨트롤러를 포함하는 디스플레이 장치 및 그의 전원 제어 방법을 제공한다.
이때, 전원 컨트롤러는 출력 피드백 전압이 제1 버스트 문턱 값보다 큰 경우에 스위칭부의 스위칭을 간헐적으로 제어할 수 있다.
이때, 전원 컨트롤러는 DPC 모드가 ON 상태일 경우에는 출력 피드백 전압을 제2 버스트 문턱 값과 비교하고, 출력 피드백 전압이 제2 버스트 문턱 값보다 큰 경우에 스위칭부의 스위칭을 간헐적으로 제어하며, 제2 버스트 문턱 값은 제1 버스트 문턱 값보다 작은 값일 수 있다.
이때, 전원 컨트롤러는 부하 정보에 기초하여 목표 PFC 출력 전압을 결정하고, PFC 출력 전압을 목표 PFC 출력 전압으로 조정할 수 있다.
이때, 전원 컨트롤러는 부하가 작아질수록 목표 PFC 출력 전압을 낮게 결정할 수 있다.
이때, 전원 컨트롤러는 DPC 모드 정보에 기초하여 목표 PFC 출력 전압을 결정할 수 있다.
이때, 전원 컨트롤러는 DPC 모드가 ON 상태일 때의 목표 PFC 출력 전압을 PDC 모드가 OFF 상태일 때의 목표 PFC 출력 전압보다 낮게 결정할 수 있다.
이때, 전원 컨트롤러는 DPC 모드에 기초하여 스위치 제어 신호를 생성하고, 스위치 제어 신호를 이용하여 스위칭부의 스위칭을 제어할 수 있다.
이때, 전원 컨트롤러는 DPC 모드가 OFF 상태일 때 펄스 스킵 구간이 포함되지 않은 스위치 제어 신호를 생성할 수 있다.
이때, 전원 컨트롤러는 DPC 모드가 ON 상태일 때 일정한 주기로 펄스 스킵 구간이 포함된 스위치 제어 신호를 생성할 수 있다.
이때, 생성된 스위치 제어 신호의 주파수는 DPC 모드가 ON 상태인 경우와 DPC 모드가 OFF 상태인 경우에 동일할 수 있다.
이때, 디스플레이 장치의 동작 주파수가 300kHz 이상일 수 있다.
본 개시의 다양한 실시 예에 따르면, LLC 공진 회로의 동작 주파수가 높아지더라도 저부하 상황에서 출력 전압이 비정상적으로 상승하는 현상을 억제할 수 있다.
또한, 본 개시의 다양한 실시 예에 따르면, 고주파수 저부하 상황에서 출력 전압이 비정상적으로 상승하는 현상을 억제하면서도 소비 전력 저감을 위한 DPC 모드를 제공할 수 있다.
도 1은 본 개시의 일 실시 예에 따른 디스플레이 장치를 나타낸 블록도이다.
도 2는 도 1에 도시된 디스플레이 모듈의 일 예를 나타낸 블록도이다.
도 3은 본 개시의 일 실시 예에 따른 디스플레이 패널의 레이아웃 구조를 나타낸 도면이다.
도 4는 본 개시의 일 실시 예에 따른 단위 픽셀의 구조를 나타낸 도면이다.
도 5는 본 개시의 일 실시 예에 따른 파워 보드를 나타낸 블록도이다.
도 6은 본 개시의 일 실시 예에 따른 디스플레이 장치의 전원 제어 방법을 나타낸 동작 흐름도이다.
도 7은 도 6에 도시된 실시 예에 따른 디스플레이 장치의 전원 제어 방법을 나타낸 도면이다.
도 8은 본 개시의 일 실시 예에 따른 디스플레이 장치의 전원 제어 방법을 나타낸 동작 흐름도이다.
도 9는 도 8에 도시된 실시 예에 따른 디스플레이 장치의 전원 제어 방법을 나타낸 도면이다.
도 10은 본 개시의 일 실시 예에 따른 디스플레이 장치의 전원 제어 방법을 나타낸 동작 흐름도이다.
도 11은 부하별로 동작 주파수 대비 LLC 게인을 나타낸 도면이다.
도 12는 본 개시의 일 실시 예에 따른 디스플레이 장치의 전원 제어 방법을 나타낸 동작 흐름도이다.
도 13은 도 12에 도시된 실시 예에 따른 디스플레이 장치의 전원 제어 방법을 나타낸 도면이다.
도 14는 PFC 출력 전압에 따른 LLC 공진 전압과 출력 전압을 나타낸 도면들이다.
도 15는 본 개시의 일 실시 예에 따른 디스플레이 장치의 전원 제어 방법을 나타낸 동작 흐름도이다.
도 16은 도 15에 개시된 실시 예에 따른 디스플레이 장치의 전원 제어 방법을 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 '모듈' 및 '부'는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 개시의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
어떤 구성요소가 다른 구성요소에 '연결되어' 있다거나 '접속되어' 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 '직접 연결되어' 있다거나 '직접 접속되어' 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
도 1은 본 개시의 일 실시 예에 따른 디스플레이 장치(100)를 나타낸 블록도이다.
도 1을 참조하면, 본 개시의 일 실시 예에 따른 디스플레이 장치(100)는 제어 보드(120), 파워 보드(130) 및 디스플레이 모듈(110)을 포함할 수 있다.
제어 보드(120)는 제어부, 컨트롤러, 프로세서, CPU 등으로 칭할 수 있다. 파워 보드(130)는 전원부, 전원 공급부, 전원 관리부, 전원 컨트롤러 등으로 칭할 수 있다. 디스플레이 모듈(110)은 디스플레이, 디스플레이부, 디스플레이 블록, 디스플레이 섹션(section), 영상 표시 장치, 영상 디바이스 등으로 칭할 수 있다.
제어 보드(120)는 디스플레이 장치(100)의 전반적인 관리 및 제어를 담당한다. 예컨대, 제어 보드(120)는 디스플레이 모듈(110)을 제어하여 영상 또는 를 디스플레이할 수 있고, 파워 보드(130)를 제어하여 디스플레이 모듈(110)에 직류 전압(EVDD)을 안정적으로 공급할 수 있고, 디스플레이 장치(100)로부터 수신하는 각 종 감지 신호에 기초하여 디스플레이 장치(100)의 상태 정보를 획득하고, 상태 정보에 대응하는 조치를 취하도록 디스플레이 장치(100)를 제어할 수 있다.
제어 보드(120)는 소비 전력 저감을 위한 동적 전원 제어(DPC: Dynamic Power Control) 모드를 제공할 수 있다. DPC 모드는 스위칭부(132)를 간헐적으로 스위칭시킴으로써 디스플레이 패널(118)에서의 소비 전력을 저감시키는 모드를 의미할 수 있다.
일 실시 예에서, 제어 보드(120)는 DPC 모드 활성화 여부와 디스플레이 패널(118)의 부하 정보를 고려한 전원 제어 신호를 생성하고, 생성한 전원 제어 신호를 파워 보드(130)에 전송하고, 파워 보드(130)는 전송된 전원 제어 신호에 기초하여 출력 전압(EVDD)를 생성하여 디스플레이 모듈(110)에 공급할 수 있다. 또는, 다른 일 실시 예에서, 제어 보드(120)는 디스플레이 패널(118)의 부하 정보와 DPC 모드 정보를 파워 보드(130)에 전송하고, 파워 보드(130)는 전송된 부하 정보와 DPC 모드 정보에 기초하여 직접 디스플레이 패널(118)의 부하 정보를 고려한 출력 전압(EVDD)를 생성하여 디스플레이 모듈(110)에 공급할 수 있다.
디스플레이 패널(118)의 부하는 디스플레이 패널(118)에서 소모되는 에너지의 양을 의미할 수 있고, 디스플레이 패널(118)에서 영상을 디스플레이하기 위해 사용되는 구동 전류에 의해 결정될 수 있다. 예컨대, 디스플레이 패널(118)에서 많은 구동 전류를 요구하는 경우, 부하가 크고, 디스플레이 패널(118)에서 적은 구동 전류를 요구하는 경우 부하가 작을 수 있다.
예컨대, 디스플레이 패널(118)의 복수의 픽셀 대부분이 화이트 계조의 영상을 디스플레이 하는 경우, 이러한 화이트 계조의 영상을 디스플레이하기 위해 각 픽셀마다 최대 구동 전류가 필요하므로, 디스플레이 패널(118)의 대부분의 픽셀에 필요한 구동 전류의 합은 크고, 이는 곧 부하가 큼을 의미할 수 있다. 이와 반대로, 디스플레이 패널(118)의 복수의 픽셀 대부분이 블랙 계조의 영상을 디스플레이 하는 경우, 이러한 블랙 계조의 영상을 디스플레이하기 위해 각 픽셀 당 최소 구동 전류, 예컨대 0mA 또는 이에 근접한 전류값이 필요하므로, 디스플레이 패널(118)의 대부분의 픽셀에 필요한 구동 전류의 합은 작고, 이는 곧 부하가 작음을 의미할 수 있다. 이상에서는 화이트 계조의 영상을 디스플레이할 때 부하가 크고, 블랙 계조의 영상을 디스플레이할 때 부하가 작다고 설명되었지만, 이와 반대도 가능하다.
도 2는 도 1에 도시된 디스플레이 모듈(110)의 일 예를 나타낸 블록도이다.
도 2를 참조하면, 디스플레이 모듈(110)은 타이밍 컨트롤러(112), 게이트 드라이버(114), 데이터 드라이버(116) 및 디스플레이 패널(118)을 포함할 수 있다. 만약, 디스플레이 패널(118)이 액정 디스플레이(LCD) 패널인 경우, 디스플레이 모듈(110)은 백라이트 유닛(미도시)을 더 포함할 수 있다.
디스플레이 패널(118)은 구동 전류에 기반하여 이미지 또는 영상을 디스플레이하는 복수의 픽셀을 포함할 수 있다. 디스플레이 패널(118)은 액정 디스플레이 패널일 수도 있고, 유기 발광 다이오드(OLED) 디스플레이 패널일 수도 있다.
타이밍 컨트롤러(112)는 게이트 드라이버(114) 및 데이터 드라이버(116)를 제어할 수 있다. 즉, 타이밍 컨트롤러(112)는 게이트 드라이버(114)를 제어하기 위한 게이트 제어 신호 및 데이터 드라이버(116)를 제어하기 위한 데이터 제어 신호를 출력할 수 있다.
게이트 드라이버(114)는 게이트 제어 신호에 응답하여 게이트 신호, 예컨대 스캔 신호(scan signal)를 디스플레이 패널(118)로 공급할 수 있다. 디스플레이 패널(118)은 스캔 신호에 따라 픽셀이 활성화될 수 있다. 픽셀이 활성된다는 말은 영상 신호가 해당 픽셀로 공급됨을 의미할 수 있다. 만약 각 픽셀에 적어도 하나 이상의 스위치가 포함된 경우, 픽셀이 활성된다 것은 해당 스위칭 소자가 스캔 신호에 의해 턴 온됨을 의미할 수 있다.
데이터 드라이버(116)는 데이터 제어 신호에 따라 영상 신호를 프레임 단위로 디스플레이 패널(118)로 공급할 수 있다.
디스플레이 패널(118)에 포함된 복수의 픽셀들 각각은 데이터 드라이버(116)에서 제공되는 데이터 신호와 게이트 드라이버(114)에서 제공되는 게이트 신호에 기초하여 동작하여 이미지를 출력할 수 있다. 디스플레이 패널(118)이 LCD 패널일 경우에는, 백라이트 유닛(미도시)에서 발광된 빛이 각 픽셀의 컬러 필터를 통과하며 이미지를 출력할 수 있다. 디스플레이 패널(118)이 OLED 패널인 경우, 각 픽셀에서 직접 발광된 빛이 이미지를 출력할 수 있다.
디스플레이 패널(118)은 하나 이상의 감지부(119)를 포함할 수 있고, 감지부(119)는 디스플레이 패널(118)의 픽셀에 흐르는 구동 전류를 검출할 수 있다. 예컨대, 감지부(119)는 도 3에 도시된 데이터 라인(R1, G1, B1, W1 ~ Rm, Gm, Bm, Wm)에 연결될 수 있다. 감지부(119)는 디스플레이 패널(118)의 부하를 감지하고, 제어 보드(120)로 부하 정보를 전달할 수 있다. 예컨대, 감지부(119)는 데이터 라인(R1, G1, B1, W1 ~ Rm, Gm, Bm, Wm) 상에 흐르는 구동 전류를 측정하여 부하의 상태를 감지할 수 있다. 또는, 제어 보드(120)는 출력 이미지 데이터에 기초하여 부하 정보를 생성할 수 있다.
도 3은 본 개시의 일 실시 예에 따른 디스플레이 패널(118)의 레이아웃 구조를 나타낸 도면이다.
도 3을 참조하면, 디스플레이 패널(118)은 복수의 픽셀들을 포함할 수 있다. 그리고, 복수의 서브 픽셀들(SPr1, SPg1, SPb1, SPw1)은 하나의 그룹 픽셀을 구성할 수 있다. 각 서브 픽셀(SPr1, SPg1, SPb1, SPw1)은 서로 상이한 컬러를 구현할 수 있는 유기 발광 소자나 컬러 필터를 포함할 수 있다.
도 4는 본 개시의 일 실시 예에 따른 단위 픽셀의 구조를 나타낸 도면이다.
도 4를 참조하면, 각 픽셀(CRTm)은 스캔 스위칭 소자(SW1), 저장 커패시터(Cst), 구동 스위칭 소자(SW2) 및 유기 발광 다이오드(OLED)를 포함할 수 있다.
스캔 스위칭 소자(SW1)는 게이트 단자에 스캔 라인(Scan Line)이 접속되어, 게이트 드라이버(114)로부터 입력되는 스캔 신호(Vscan)에 따라 턴 온할 수 있다. 스캔 스위칭 소자(SW1)가 턴 온되는 경우, 데이터 드라이버(116)로부터 입력되는 영상 신호(Vdata)는 구동 스위칭 소자(SW2)의 게이트 단자 또는 저장 커패시터(Cst)의 일단으로 전달된다.
저장 커패시터(Cst)는 구동 스위칭 소자(SW2)의 게이트 단자와 소스 단자 사이에 형성되며, 저장 커패시터(Cst)의 일단에 전달되는 영상 신호 레벨과 저장 커패시터(Cst)의 타단에 전달되는 직류 전원(Vdd) 레벨의 소정 차이를 저장한다. 예를 들어, 영상 신호가 PAM(Pluse Amplitude Modulation) 방식에 따라 서로 다른 레벨을 갖는 경우, 영상 신호(Vdata)의 레벨 차이에 따라 저장 커패시터(Cst)에 저장되는 전원 레벨이 달라지게 된다. 다른 예로, 영상 신호가 PWM(Pluse Width Modulation) 방식에 따라 서로 다른 펄스폭을 갖는 경우, 영상 신호(Vdata)의 펄스폭 차이에 따라 저장 커패시터(Cst)에 저장되는 전원 레벨이 달라지게 된다.
구동 스위칭 소자(SW2)는, 저장 커패시터(Cst)에 저장된 전원 레벨에 따라 턴 온된다. 구동 스위칭 소자(SW2)가 턴 온하는 경우, 저장된 전원 레벨에 비례하는 구동 전류(I OLED)가 유기 발광 다이오드(OLED)에 흐르게 된다. 이에 따라, 유기 발광 다이오드(OLED)는 발광할 수 있다.
유기 발광 다이오드(OLED)는 서브 픽셀에 대응하는 RGBW의 발광층(EML)을 포함하며, 정공주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL), 전자 주입층(EIL) 중 적어도 하나를 포함할 수 있으며, 그 외에 정공 저지층 등도 포함할 수 있다.
각 서브 픽셀(sub pixel)은 유기 발광 다이오드(OLED)에서 백색의 광을 출력하고, 색상 구현을 위한 별도의 컬터 필러를 포함할 수 있다. 녹색, 적색, 청색 서브 픽셀(SP r1, SP g1, SP b1)의 경우, 색상 구현을 위해 별도의 컬러 필터가 구비될 수 있다. 반면, 백색 서브픽셀(SP w1)의 경우, 백색광을 출력하므로 별도의 컬러 필터를 구비하지 않을 수 있다.
한편, 도 4에서는, 스캔 스위칭 소자(SW1)와 구동 스위칭 소자(SW2)가 p타입의 MOSFET인 경우를 예시하나, n타입의 MOSFET이거나, 그 외, JFET, IGBT, 또는 SIC 등의 스위칭 소자가 사용될 수도 있다.
도 5는 본 개시의 일 실시 예에 따른 파워 보드(130)를 나타낸 블록도이다.
도 5를 참조하면, 파워 보드(130)는 PFC 회로(131), 스위칭부(132), LLC 공진 회로(133), 변압기(134), 정류 회로(135) 및 전원 컨트롤러(136)를 포함할 수 있다.
PFC 회로(131)는 역률 개선 회로(Power Factor Correction Circuit)이며, 입력되는 전원 (또는 입력 전압)의 역률을 개선하여 출력하는 회로를 의미할 수 있다. 스위칭부(132)는 적어도 하나 이상의 스위치(예컨대, 2개)를 포함하며, 전원 컨트롤러(136)의 제어에 따른 스위칭의 동작에 의한 전압을 LLC 공진 회로(133)에 공급할 수 있다. LLC 공진 회로(133), 변압기(134) 및 정류 회로(135)는 출력 직류 전압(EVDD)을 생성할 수 있다. LLC 회로(133)는 공진 탱크라고도 칭할 수도 있다.
전원 컨트롤러(136)는 스위치 제어 신호를 통해 스위칭부(132)를 제어할 수 있고, 스위치 제어 신호는 스위칭부(132)에 포함된 제1 스위치를 제어하는 제1 출력(또는 Ho 출력)과 스위칭부(32)에 포함된 제2 스위치를 제어하는 제2 출력(또는 Lo 출력)을 포함할 수 있다.
전원 컨트롤러(136)는 출력 직류 전압(EVDD)을 피드백으로 수신하고, 제어 보드(120)로부터 DPC 모드 정보(또는 DPC 모드 활성화 정보)나 부하 정보를 수신할 수 있다. 그리고, 전원 컨트롤러(136)는 수신한 DPC 모드 정보, 부하 정보 또는 피드백을 고려하여 PFC 회로(131) 또는 스위칭부(132)의 동작을 제어할 수 있다. 예컨대, 전원 컨트롤러(136)는 스위치 제어 신호를 생성하고, 생성한 스위치 제어 신호를 스위칭부(132)에 전송함으로써 스위칭부(132)에 포함된 적어도 하나 이상의 스위치의 동작을 제어할 수 있다. 예컨대, 전원 컨트롤러(136)는 PFC 회로(131)의 출력 전압을 조정할 수 있다.
종래에는 LLC 공진 회로(133)의 동작 주파수가 약 80~120kHz 내외였으나, 컨트롤 IC와 스위칭 장치의 발전으로 LLC 공진 회로(133)의 동작 주파수가 2MHz까지 가능하다. 다만, 상술하였듯, 동작 주파수를 높이게 될 경우 출력 전압이 상승하게 되는 문제점이 있으며, 이를 해소하기 위하여 LLC 공진 회로(133)에 수동 소자(R-C)를 부가하는 방법을 사용하기도 한다. 그러나, 수동 소자를 사용할 경우 수동 소자에 의한 전력 손실(loss)이 발생하여 전력 효율이 떨어지는 문제점을 갖게 된다. 이에, 본 개시에서는 부하를 고려하여 동작 주파수를 가변함으로써 저부하에서의 고주파 동작에 의한 출력 전압 상승의 문제점을 해소하는 방법을 제안하고자 한다. 본 개시에서는 동작 주파수가 약 300kHz 이상일 경우를 고주파라고 칭하며, 디스플레이 장치(100)가 고주파로 동작하는 것으로 가정한다.
도 6은 본 개시의 일 실시 예에 따른 디스플레이 장치(100)의 전원 제어 방법을 나타낸 동작 흐름도이다.
도 6을 참조하면, 디스플레이 장치(100)의 전원 컨트롤러(136)는 출력 이미지 데이터에 대응하는 전원 제어 신호를 수신한다(S601).
제어 보드(120)는 출력 이미지 데이터에 대응하는 전원 제어 신호를 생성하고, 생성한 전원 제어 신호를 전원 컨트롤러(136)에 전송할 수 있다.
그리고, 디스플레이 장치(100)의 전원 컨트롤러(136)는 부하 정보와 출력 피드백 전압(output feedback voltage)을 획득한다(S603).
제어 보드(120)는 출력 이미지 데이터에 상응하는 부하 정보를 생성하거나 감지부(119)에서 측정된 부하 정보를 획득하고, 전원 컨트롤러(136)는 제어 보드(120)로부터 부하 정보를 수신할 수 있다.
전원 컨트롤러(136)는 2차측 피드백 전압을 수신할 수 있고, 2차측 피드백 전압은 출력 피드백 전압을 의미할 수 있다.
그리고, 디스플레이 장치(100)의 전원 컨트롤러(136)는 부하 정보에 따른 부하가 경부하 기준 값(light weight reference value)보다 작은지 판단한다(S605).
경부하 기준 값은 디스플레이 패널(118)의 부하가 경부하(light load)인지 판단하는 기준 값일 수 있으며, 미리 설정되는 값일 수 있다.
단계(S605)의 판단 결과 부하가 경부하 기준 값보다 작은 경우, 디스플레이 장치(100)의 전원 컨트롤러(136)는 출력 피드백 전압이 제1 버스트 문턱 값(first burst threshold)보다 큰지 판단한다(S607).
제1 버스트 문턱 값은 DPC 모드가 off 상태일 때의 버스트 문턱 값을 의미할 수 있다.
단계(S607)의 판단 결과 출력 피드백 전압이 제1 버스트 문턱 값보다 큰 경우, 디스플레이 장치(100)의 전원 컨트롤러(136)는 스위칭부(132)의 스위칭을 간헐적으로(intermittently) 제어한다(S609).
LLC 공진 회로(133)의 동작 주파수가 약 300kHz 이상의 고주파수이므로 디스플레이 패널(118)의 부하가 경부하일 경우에 변압기(134)와 정류 회로(135)의 기생 커패시턴스에 의하여 2차측 출력 전압이 상승하게 되는 문제점이 있다. 본 개시에서는 스위칭부(132)를 간헐적으로 스위칭하여 2차 출력 전압을 낮추고, 이를 통해 경부하 고주파수 동작시 2차측 출력 전압이 상승하는 문제를 막을 수 있다. 스위칭부(132)가 간헐적으로 스위칭되는 경우를 스위칭부(132)가 버스트 모드(burst mode)로 동작한다고 칭할 수 있다. 그리고, 버스트 모드와 반대로 스위칭부(132)가 연속적으로 스위칭되는 경우를 스위칭부(132)가 정상 모드(normal mode)로 동작한다고 칭할 수 있다.
스위칭부(132)를 간헐적으로 스위칭한다는 것은 일정한 주기 또는 일정한 주파수로 스위칭을 수행하는 과정과 스위칭을 중단하는 과정을 반복하는 것을 의미할 수 있다. 예컨대, 스위칭부(132)를 간헐적으로 스위칭하는 것은 제1 기간동안 스위칭을 수행하고 제2 기간동안 스위칭을 중단하는 과정을 반복하는 것을 의미할 수 있다.
단계(S605)의 판단 결과 부하가 경부하 기준 값보다 작지 않거나 단계(S607)의 판단 결과 출력 피드백 전압이 제1 버스트 문턱 값보다 크지 않은 경우, 디스플레이 장치(100)의 전원 컨트롤러(136)는 스위칭부(132)의 스위칭을 연속적으로 제어한다(S611).
출력 피드백 전압이 제1 문턱 값보다 크지 않은 경우는 스위칭부(132)의 스위칭이 간헐적으로 수행됨에 따라 출력 피드백 전압이 제1 문턱 값보다 크지 않게 된 경우를 포함한다.
스위칭부(132)를 연속적으로 스위칭한다는 것은 스위칭을 중단하지 않고 수행하는 것을 의미할 수 있다. 출력 피드백 전압이 제1 버스트 문턱 값보다 크지 않으므로 2차측 출력 전압이 과도하게 높지 않은 상태이며, 따라서 스위칭부(132)가 정상적으로 스위칭을 수행하더도 충분하다.
그리고, 디스플레이 장치(100)의 전원 컨트롤러(136)는 전원 제어 신호에 기초하여 출력 전압(EVDD)을 생성한다(S613).
생성된 출력 전압(EVDD)은 디스플레이 모듈(110)에 공급된다.
비록 도 6에서는 부하 정보와 출력 피드백 전압을 고려하여 스위칭부(132)의 스위칭을 제어하는 단계들(S603 내지 S611)이 수행된 이후에 전원 제어 신호에 기초하여 출력 전압을 생성하는 단계(S613)가 수행되는 것으로 도시되었으나, 부하 정보와 출력 피드백 전압을 고려하여 스위칭부(132)의 스위칭을 제어하는 단계들(S603 내지 S611)은 전원 제어 신호에 기초하여 출력 전압을 생성하는 단계(S613)와 병렬적으로 수행된다고 볼 수 있다.
도 6은 부하 정보를 고려하여 스위칭부(132)의 스위칭을 제어하는 과정을 한 사이클만 나타낸 도면이며, 도 6에 도시된 단계들은 반복적으로 수행될 수 있다. 또한, 도 6에 도시된 각 단계들(S601 내지 S613) 중에서 일부 단계들은 서로 순서가 바뀌거나 병렬적으로 수행될 수 있다.
도 7은 도 6에 도시된 실시 예에 따른 디스플레이 장치(100)의 전원 제어 방법을 나타낸 도면이다.
도 7의 (a)는 출력 피드백 전압을 나타내며, 도 7의 (b)는 스위칭부(132)의 스위칭 동작을 나타낸다. 그리고, 도 7은 동작 주파수가 고주파수이고 경부하인 상황을 가정한다.
도 7을 참조하면, 제1 구간(t 0~t 1)에서는 스위칭부(132)가 정상 모드로 동작함에 따라 출력 피드백 전압(701)이 증가하며, 시점 t 1에서 출력 피드백 전압(701)이 제1 버스트 문턱 값(711)에 도달한다. 스위칭부(132)가 정상 모드로 동작한다는 것은 스위칭부(132)가 연속적으로 스위칭을 수행함을 의미한다.
제2 구간(t 1~t 2)에서는 출력 피드백 전압(701)이 제1 버스트 문턱 값(711)보다 커지게 되며, 이에 따라 전원 컨트롤러(136)는 스위칭부(132)를 버스트 모드로 동작시킨다. 스위칭부(132)가 버스트 모드로 동작한다는 것은 스위칭부(132)가 간헐적으로 스위칭을 수행함을 의미하며, 이에 따라 제2 구간(t 1~t 2)에서는 스위칭을 수행하는 과정과 스위칭을 중단하는 과정이 교차로 수행될 수 있다. 제2 구간(t 1~t 2)에서 스위칭부(132)가 버스트 모드로 동작함에 따라 출력 피드백 전압(701)이 감소하며, 시점 t 2에서 출력 피드백 전압(701)이 제1 버스트 문턱 값(711)에 도달한다.
제3 구간(t 2~t 3)에서는 출력 피드백 전압(701)이 제1 버스트 문턱 값(711)보다 작아지게 되며, 이에 따라 전원 컨트롤러(136)는 스위칭부(132)를 정상 모드로 동작시킨다. 제3 구간(t 2~t 3)에서 스위칭부(132)가 정상 모드로 동작함에 따라 출력 피드백 전압(701)이 증가하며, 시점 t 3에서 출력 피드백 전압(701)이 제1 버스트 문턱 값(711)에 도달한다.
제4 구간(t 3~t 4) 및 제6 구간(t 5~t 6)에서의 동작은 제2 구간(t 1~t 2)에서의 동작과 동일하며, 제5 구간(t 4~t 5) 및 제7 구간(t 6~t 7)에서의 동작은 제3 구간(t 2~t 3)에서의 동작과 동일하다.
도 8은 본 개시의 일 실시 예에 따른 디스플레이 장치(100)의 전원 제어 방법을 나타낸 동작 흐름도이다.
도 8에 도시된 디스플레이 장치(100)의 전원 제어 방법은 도 6에 도시된 디스플레이 장치(100)의 전원 제어 방법과 비교하여 소비 전력 저감을 위한 DPC 모드를 추가적으로 고려하여 디스플레이 장치(100)의 전원을 제어하는 방법을 나타낸다.
도 8을 참조하면, 디스플레이 장치(100)의 전원 컨트롤러(136)는 출력 이미지 데이터에 대응하는 전원 제어 신호를 수신한다(S801).
그리고, 디스플레이 장치(100)의 전원 컨트롤러(136)는 부하 정보, 출력 피드백 전압 및 DPC 모드 정보를 획득한다(S803).
전원 컨트롤러(136)는 제어 보드(120)로부터 DPC 모드 정보를 획득할 수 있다. DPC 모드 정보는 DPC 모드가 ON 상태 (또는 활성화 상태)임을 나타거나 DPC 모드가 OFF 상태 (또는 비활성화 상태)임을 나타낼 수 있다.
그리고, 디스플레이 장치(100)의 전원 컨트롤러(136)는 부하 정보에 따른 부하가 경부하 기준 값보다 작은지 판단한다(S805).
단계(S805)의 판단 결과 부하가 경부하 기준 값보다 작은 경우, 디스플레이 장치(100)의 전원 컨트롤러(136)는 DPC 모드가 OFF인지 판단한다(S807).
DPC 모드는 소비 전력 저감시키기 위하여 스위칭부(132)를 간헐적으로 스위칭하는 모드를 의미할 수 있다. 본 개시에서는 디스플레이 장치(100)가 저부하 상태에서 고주파로 동작할 때 출력 전압이 상승하는 문제를 막기 위하여 스위칭부(132)를 간헐적으로 스위칭하는 방법을 제안하며, 이는 기존의 DPC 모드에서의 스위칭부(132)의 동작 방법과 유사하다. 따라서, 전원 컨트롤러(136)는 소비 전력을 저감하기 위한 DPC 모드가 활성화되었는지를 추가적으로 고려하여 스위칭부(132)의 동작을 제어할 수 있다.
단계(S807)의 판단 결과 DPC 모드가 OFF인 경우, 디스플레이 장치(100)의 전원 컨트롤러(136)는 출력 피드백 전압이 제1 버스트 문턱 값보다 큰지 판단한다(S809).
제1 버스트 문턱 값은 DPC 모드가 off 상태일 때의 버스트 문턱 값을 의미할 수 있다.
단계(S807)의 판단 결과 DPC 모드가 OFF가 아닌 경우(DPC 모드가 ON인 경우), 디스플레이 장치(100)의 전원 컨트롤러(136)는 출력 피드백 전압이 제2 버스트 문턱 값(second burst threshold)보다 큰지 판단한다(S811).
제2 버스트 문턱 값은 DPC 모드가 on 상태일 때의 버스트 문턱 값을 의미한다. DPC 모드가 ON 상태인 경우에는 DPC 모드가 OFF 상태일 때에 비해서 소비 전력 저감을 위해 출력 전압이 감소되어야하므로, 스위칭부(132)의 버스트 모드 동작 여부를 판단하기 위한 제2 버스트 문턱 값은 제1 버스트 문턱 값보다 작게 설정된다.
단계(S809)의 판단 결과 출력 피드백 전압이 제1 버스트 문턱 값보다 크거나 단계(S811)의 판단 결과 출력 피드백 전압이 제2 버스트 문턱 값보다 큰 경우, 디스플레이 장치(100)의 전원 컨트롤러(136)는 스위칭부(132)의 스위칭을 간헐적으로 제어한다(S813).
단계(S805)의 판단 결과 부하가 경부하 기준 값보다 작지 않거나 단계(S809)의 판단 결과 출력 피드백 전압이 제1 버스트 문턱 값보다 크지 않거나 단계(S811)의 판단 결과 출력 피드백 전압이 제2 버스트 문턱 값보다 크지 않은 경우, 디스플레이 장치(100)의 전원 컨트롤러(136)는 스위칭부(132)의 스위칭을 연속적으로 제어한다(S815).
그리고, 디스플레이 장치(100)의 전원 컨트롤러(136)는 전원 제어 신호에 기초하여 출력 전압(EVDD)을 생성한다(S817).
생성된 출력 전압(EVDD)은 디스플레이 모듈(110)에 공급된다.
비록 도 8에서는 부하 정보, 출력 피드백 전압 및 DPC 모드를 고려하여 스위칭부(132)의 스위칭을 제어하는 단계들(S803 내지 S815)이 수행된 이후에 전원 제어 신호에 기초하여 출력 전압을 생성하는 단계(S817)가 수행되는 것으로 도시되었으나, 부하 정보, 출력 피드백 전압 및 DPC 모드를 고려하여 스위칭부(132)의 스위칭을 제어하는 단계들(S803 내지 S815)은 전원 제어 신호에 기초하여 출력 전압을 생성하는 단계(S817)와 병렬적으로 수행된다고 볼 수 있다.
도 8은 부하 정보와 DPC 모드를 고려하여 스위칭부(132)의 스위칭을 제어하는 과정을 한 사이클만 나타낸 도면이며, 도 8에 도시된 단계들은 반복적으로 수행될 수 있다. 또한, 도 8에 도시된 각 단계들(S801 내지 S817) 중에서 일부 단계들은 서로 순서가 바뀌거나 병렬적으로 수행될 수 있다.
도 9는 도 8에 도시된 실시 예에 따른 디스플레이 장치(100)의 전원 제어 방법을 나타낸 도면이다.
도 9의 (a)는 DPC 모드를 나타내며, 도 9의 (b)는 출력 피드백 전압을 나타내며, 도 9의 (c)는 스위칭부(132)의 스위칭 동작을 나타낸다. 그리고, 도 9는 동작 주파수가 고주파수이고 경부하인 상황을 가정한다.
도 9를 참조하면, 시점 t 0부터 시점 t 3까지는 DPC 모드가 OFF 상태이며, 시점 t 4부터는 DPC 모드가 ON 상태이다. 시점 t 0부터 시점 t 3까지는 DPC 모드가 OFF 상태이므로, 전원 컨트롤러(136)는 출력 피드백 전압(801)과 제1 버스트 문턱 값(811)을 비교한다. 제1 구간(t 0~t 1)에서는 스위칭부(132)가 정상 모드로 동작함에 따라 출력 피드백 전압(901)이 증가하며, 시점 t 1에서 출력 피드백 전압(701)이 제1 버스트 문턱 값(911)에 도달한다. 스위칭부(132)가 정상 모드로 동작한다는 것은 스위칭부(132)가 연속적으로 스위칭을 수행함을 의미한다.
제2 구간(t 1~t 2)에서는 출력 피드백 전압(901)이 제1 버스트 문턱 값(911)보다 커지게 되며, 이에 따라 전원 컨트롤러(136)는 스위칭부(132)를 버스트 모드로 동작시킨다. 스위칭부(132)가 버스트 모드로 동작한다는 것은 스위칭부(132)가 간헐적으로 스위칭을 수행함을 의미하며, 이에 따라 제2 구간(t 1~t 2)에서는 스위칭을 수행하는 과정과 스위칭을 중단하는 과정이 교차로 수행될 수 있다. 제2 구간(t 1~t 2)에서 스위칭부(132)가 버스트 모드로 동작함에 따라 출력 피드백 전압(901)이 감소하며, 시점 t 2에서 출력 피드백 전압(901)이 제1 버스트 문턱 값(911)에 도달한다.
제3 구간(t 2~t 3)에서는 출력 피드백 전압(901)이 제1 버스트 문턱 값(911)보다 작아지게 되며, 이에 따라 전원 컨트롤러(136)는 스위칭부(132)를 정상 모드로 동작시킨다. 제3 구간(t 2~t 3)에서 스위칭부(132)가 정상 모드로 동작함에 따라 출력 피드백 전압(901)이 증가하며, 시점 t 3에서 출력 피드백 전압(901)이 제1 버스트 문턱 값(911)에 도달한다.
시점 t 3부터는 DPC 모드가 ON 상태가 됨에 따라, 전원 컨트롤러(136)는 출력 피드백 전압(801)과 제2 버스트 문턱 값(812)을 비교한다. 제4 구간(t 3~t 4)에서는 출력 피드백 전압(901)이 제2 버스트 문턱 값(912)보다 크며, 이에 따라 전원 컨트롤러(136)는 스위칭부(132)를 버스트 모드로 동작시킨다. 상술한 것과 같이, 제2 버스트 문턱 값(812)는 제1 버스트 문턱 값(811)보다 작은 값이며, 그에 따라 DPC 모드가 ON 상태일 때에는 DPC 모드가 OFF 상태일 때보다 출력 전압이 더 낮아지도록 제어된다.
제5 구간(t 4~t 5)에서는 출력 피드백 전압(901)이 제2 버스트 문턱 값(912)보다 작아지게 되며, 이에 따라 전원 컨트롤러(136)는 스위칭부(132)를 정상 모드로 동작시킨다. 제5 구간(t 4~t 5)에서 스위칭부(132)가 정상 모드로 동작함에 따라 출력 피드백 전압(901)이 증가하며, 시점 t 5에서 출력 피드백 전압(901)이 제2 버스트 문턱 값(912)에 도달한다.
제6 구간(t 5~t 6)에서의 동작은 제4 구간(t 3~t 4)에서의 동작과 동일하며, 제7 구간(t 6~t 7)에서의 동작은 제5 구간(t 4~t 5)에서의 동작과 동일하다.
도 9에서는 DPC 모드가 ON 상태일 때와 DPC 모드가 OFF 상태일 때의 스위칭부(132)의 버스트 모드 동작 주기 (또는 버스트 모드 스위칭 주기)를 동일하게 도시하였으나, 본 개시가 이에 한정되지 않는다. 즉, 실시 예에 따라, DPC 모드가 ON 상태일 때와 DPC 모드가 OFF 상태일 때의 스위칭부(132)의 버스트 모드 동작 주기가 서로 상이할 수 있다. 예컨대, DPC 모드가 ON 상태일 때의 스위칭부(132)의 버스트 모드 동작 주기는 DPC 모드가 OFF 상태일 때의 스위칭부(132)의 버스트 모드 동작 주기보다 더 길 수 있다.
또한, 도 9에서는 출력 피드백 전압(901)이 제1 버스트 문턱 값(911) 또는 제2 버스트 문턱 값(912)과 일치하는 시점에 즉시 스위칭부(132)의 버스트 모드의 전환이 이루어지도록 도시하였으나, 본 개시가 이에 한정되지 않는다. 즉, 실시 예에 따라, 출력 피드백 전압(901)이 제1 버스트 문턱 값(911) 또는 제2 버스트 문턱 값(912)보다 커지더라도, 일정 딜레이 이후에 스위칭부(132)의 버스트 모드의 전환이 이루어질 수도 있다.
도 10은 본 개시의 일 실시 예에 따른 디스플레이 장치(100)의 전원 제어 방법을 나타낸 동작 흐름도이다.
도 10을 참조하면, 디스플레이 장치(100)의 전원 컨트롤러(136)는 출력 이미지 데이터에 대응하는 전원 제어 신호를 수신한다(S1001).
그리고, 디스플레이 장치(100)의 전원 컨트롤러(136)는 부하 정보와 출력 피드백 전압을 획득한다(S1003).
그리고, 디스플레이 장치(100)의 전원 컨트롤러(136)는 부하 정보에 기초하여 목표 PFC 출력 전압을 결정한다(S1005).
전원 컨트롤러(136)는 부하 정보에만 기초하여 목표 PFC 출력 전압을 결정할 수도 있고, 부하 정보에 기초하여 PFC 출력 전압 조정 값을 결정한 뒤에 PFC 입력 전압과 PFC 출력 전압 조정 값에 기초하여 목표 PFC 출력 전압을 결정할 수도 있다.
전원 컨트롤러(136)는 부하가 작아질수록 PFC 출력 전압을 낮게 결정할 수 있다. 이는 LLC 공진 회로(133)가 고주파수로 동작하는 상황에서는 부하가 작아질수록 출력 게인(gain)이 상승하기 때문이다.
일 실시 예에서, 전원 컨트롤러(136)는 부하-PFC 출력 전압 테이블을 이용하여 부하에 상응하는 목표 PFC 출력 전압을 결정할 수 있다. 예컨대, 부하-PFC 출력 전압 테이블은 부하를 여러 구간으로 구분하였을 때, 각 구간마다 목표 PFC 출력 전압 또는 PFC 출력 전압 조정 값이 설정된 테이블을 의미할 수 있다. 하기 [표 1]은 각 부하 구간과 그에 대응하여 미리 설정된 PFC 출력 전압 조정 값을 나타내는 부하-PFC 출력 전압 테이블의 예시이다. 부하는 최대 부하에 대한 비율로 나타낼 수 있다.
부하 구간 PFC 출력 전압 조정 값
최대 부하 대비 10%이상 0V
최대 부하 대비 5%이상 10%미만 -5V
최대 부하 대비 3%이상 5%미만 -10V
최대 부하 대비 1%이상 3%미만 -15V
최대 부하 대비 1%미만 -20V
일 실시 예에서, 전원 컨트롤러(136)는 부하-PFC 출력 전압 관계식을 이용하여 부하에 상응하는 목표 PFC 출력 전압을 결정할 수 있다. 예컨대, 부하-PFC 출력 전압 관계식은 부하와 목표 PFC 출력 전압 또는 PFC 출력 전압 조정 값 사이의 선형 관계식을 의미할 수 있다. 하기 [수학식 1]은 부하(L)와 그에 대응하여 미리 설정된 PFC 출력 전압 조정 값(ΔV PFC_OUTPUT)을 나타내는 부하-PFC 출력 전압 관계식의 예시이다.
Figure PCTKR2020009959-appb-img-000001
그리고, 디스플레이 장치(100)의 전원 컨트롤러(136)는 PFC 회로(131)의 출력 전압을 결정된 목표 PFC 출력 전압으로 조정한다(S1007).
전원 컨트롤러(136)는 부하가 작아질수록 PFC 출력 전압을 낮게 조정할 수 있고, PFC 출력 전압이 낮아짐에 따라 스위칭 주파수(F SW)와 출력 전압(EVDD)이 작아질 수 있다.
그리고, 디스플레이 장치(100)의 전원 컨트롤러(136)는 전원 제어 신호에 기초하여 출력 전압(EVDD)을 생성한다(S1009).
생성된 출력 전압(EVDD)은 디스플레이 모듈(110)에 공급된다.
비록 도 10에서는 부하 정보와 출력 피드백 전압을 고려하여 PFC 회로(131)의 출력 전압을 조정하는 단계들(S1003 내지 S1007)이 수행된 이후에 전원 제어 신호에 기초하여 출력 전압을 생성하는 단계(S1009)가 수행되는 것으로 도시되었으나, 부하 정보와 출력 피드백 전압을 고려하여 PFC 회로(131)의 출력 전압을 조정하는 단계들(S1003 내지 S1007)은 전원 제어 신호에 기초하여 출력 전압을 생성하는 단계(S1009)와 병렬적으로 수행된다고 볼 수 있다.
도 10은 부하 정보를 고려하여 PFC 회로(131)의 출력 전압을 조정하는 과정을 한 사이클만 나타낸 도면이며, 도 10에 도시된 단계들은 반복적으로 수행될 수 있다. 또한, 도 10에 도시된 각 단계들(S1001 내지 S1009) 중에서 일부 단계들은 서로 순서가 바뀌거나 병렬적으로 수행될 수 있다.
도 11은 부하별로 동작 주파수 대비 LLC 게인을 나타낸 도면이다.
도 11에서 LLC 게인은 LLC 입력 전압(V LLC_INPUT) 대비 LLC 출력 전압(V LLC_OUTPUT) 또는 PFC 출력 전압(V PFC_INPUT) 대비 LLC 출력 전압(V LLC_OUTPUT)을 의미할 수 있다.
도 11을 참조하면, 부하와 상관없이 약 150kHz 내외에서 LLC 게인에 피크가 나타남을 확인할 수 있다. 그리고, 약 150kHz 내외의 피크보다 큰 동작 주파수에서는 동작 주파수가 증가함에 따라 LLC 게인이 감소하는 경향을 보이지만, 부하가 작아질수록 동작 주파수가 증가함에 따른 LLC 게인이 들뜨는 (또는 증가하는) 현상이 발생함을 확인할 수 있다. 구체적으로, 부하가 200W 이상일 때에는 동작 주파수가 증가하더라도 게인의 감소 추세가 줄어들 뿐이지만, 부하가 100W이나 0W일 때에는 동작 주파수가 증가함에 따라 게인이 감소하다가 다시 증가하는 추세가 나타남을 확인할 수 있다. 이는, 앞서 설명하였듯, 경부하에서 동작 주파수가 증가할 경우에 2차측 기생 커패시턴스에 의해 출력 전압이 상승하는 현상에 기인한다. 따라서, PFC 출력 전압 (또는 LCC 입력 전압)을 낮춤으로써 경부하에서 고주파 동작시 출력 전압이 상승하는 현상을 방지할 수 있다.
도 12는 본 개시의 일 실시 예에 따른 디스플레이 장치(100)의 전원 제어 방법을 나타낸 동작 흐름도이다.
도 12를 참조하면, 디스플레이 장치(100)의 전원 컨트롤러(136)는 출력 이미지 데이터에 대응하는 전원 제어 신호를 수신한다(S1201).
그리고, 디스플레이 장치(100)의 전원 컨트롤러(136)는 부하 정보, 출력 피드백 전압 및 DPC 모드 정보를 획득한다(S1203).
그리고, 디스플레이 장치(100)의 전원 컨트롤러(136)는 부하 정보에 따른 부하가 경부하 기준 값보다 작은지 판단한다(S1205).
단계(S1205)의 판단 결과 부하가 경부하 기준 값보다 작은 경우, 디스플레이 장치(100)의 전원 컨트롤러(136)는 DPC 모드 정보에 기초하여 목표 PFC 출력 전압을 결정한다(S1207).
전원 컨트롤러(136)는 DPC 모드 정보에만 기초하여 목표 PFC 출력 전압을 결정할 수도 있고, DPC 모드 정보에 기초하여 PFC 출력 전압 조정 값을 결정한 뒤에 PFC 입력 전압과 PFC 출력 전압 조정 값에 기초하여 목표 PFC 출력 전압을 결정할 수도 있다.
전원 컨트롤러(136)는 DPC 모드가 ON 상태일 때의 PFC 출력 전압을 DPC 모드가 OFF 상태일 때의 PFC 출력 전압보다 낮게 결정할 수 있다. 이는 PFC 출력 전압이 낮아지면 스위칭 주파수(F SW)도 낮아지고, 그에 따라 출력 전압(EVDD)을 낮출 수 있기 때문이다.
일 실시 예에서, 전원 컨트롤러(136)는 하기 [표 2] 또는 [표 3]과 같은 DPC 모드-PFC 출력 전압 테이블을 이용하여 부하에 상응하는 목표 PFC 출력 전압을 결정할 수 있다.
DPC 모드 PFC 출력 전압
DPC OFF 390V
DPC ON 360V
DPC 모드 PFC 출력 전압 조정 값
DPC OFF 0V
DPC ON -30V
그리고, 디스플레이 장치(100)의 전원 컨트롤러(136)는 PFC 회로(131)의 출력 전압을 결정된 목표 PFC 출력 전압으로 조정한다(S1209).전원 컨트롤러(136)는 DPC 모드가 ON 상태일 경우에 DPC 모드가 OFF 상태인 경우에 비하여 PFC 출력 전압을 낮게 조정할 수 있고, PFC 출력 전압이 낮아짐에 따라 스위칭 주파수(F SW)와 출력 전압(EVDD)이 작아질 수 있다.
일 실시 예에서, 전원 컨트롤러(136)는 DPC 모드와 부하 정보를 모두 고려하여 목표 PFC 출력 전압을 조정할 수 있으며, 이는 도 10의 실시 예와 도 12의 실시 예가 함께 수행되는 실시 예를 의미한다.
단계(S1205)의 판단 결과 부하가 경부하 기준 값보다 작지 않거나 단계(S1209)가 수행된 이후, 디스플레이 장치(100)의 전원 컨트롤러(136)는 전원 제어 신호에 기초하여 출력 전압(EVDD)을 생성한다(S1211).
생성된 출력 전압(EVDD)은 디스플레이 모듈(110)에 공급된다.
비록 도 12에서는 DPC 모드 정보와 출력 피드백 전압을 고려하여 PFC 회로(131)의 출력 전압을 조정하는 단계들(S1203 내지 S1209)이 수행된 이후에 전원 제어 신호에 기초하여 출력 전압을 생성하는 단계(S1211)가 수행되는 것으로 도시되었으나, DPC 모드 정보와 출력 피드백 전압을 고려하여 PFC 회로(131)의 출력 전압을 조정하는 단계들(S1203 내지 S1209)은 전원 제어 신호에 기초하여 출력 전압을 생성하는 단계(S1211)와 병렬적으로 수행된다고 볼 수 있다.
도 12는 DPC 모드 정보를 고려하여 PFC 회로(131)의 출력 전압을 조정하는 과정을 한 사이클만 나타낸 도면이며, 도 12에 도시된 단계들은 반복적으로 수행될 수 있다. 또한, 도 12에 도시된 각 단계들(S1201 내지 S1209) 중에서 일부 단계들은 서로 순서가 바뀌거나 병렬적으로 수행될 수 있다.
도 13은 도 12에 도시된 실시 예에 따른 디스플레이 장치(100)의 전원 제어 방법을 나타낸 도면이다.
도 13의 (a)는 DPC 모드를 나타내며, 도 13의 (b)는 PFC 출력 전압을 나타낸다. 그리고, 도 9는 동작 주파수가 고주파수이고 경부하인 상황을 가정한다.
도 13을 참조하면, 제1 구간(t 0~t 1)과 제3 구간(t 2~t 3)에서는 DPC 모드가 OFF 상태이며, 제2 구간(t 1~t 2)에서는 DPC 모드가 ON 상태이다. 제1 구간(t 0~t 1)에서는 DPC 모드가 OFF 상태이므로, 전원 컨트롤러(136)는 PFC 회로(131)를 제어하여 PFC 출력 전압(1301)을 미리 정해진 390VDC로 설정할 수 있다.
제2 구간(t 1~t 2)에서는 DPC 모드가 ON 상태이므로, 전원 컨트롤러(136)는 PFC 회로(131)를 제어하여 PFC 출력 전압(1301)을 미리 정해진 360VDC로 조정할 수 있다. 시점 t 1에서 DPC 모드가 OFF 상태에서 ON 상태로 변환되지만, PFC 출력 전압(1301)이 조정되는데는 일정한 시간이 소요될 수 있다.
제3 구간(t 2~t 3)에서는 DPC 모드가 OFF 상태이므로, 전원 컨트롤러(136)는 PFC 회로(131)를 제어하여 PFC 출력 전압(1301)을 미리 정해진 390VDC로 조정할 수 있다. 시점 t 2에서 DPC 모드가 ON 상태에서 OFF 상태로 변환되지만, PFC 출력 전압(1301)이 조정되는데는 일정한 시간이 소요될 수 있다.
도 14는 PFC 출력 전압에 따른 LLC 공진 전압과 출력 전압을 나타낸 도면들이다.
도 14의 (a)는 PFC 출력 전압이 390V일 때의 LLC 공진 전압(1411)과 출력 전압(1412)을 나타내며, 도 14의 (b)는 PFC 출력 전압이 360V일 때의 LLC 공진 전압(1421)과 출력 전압(1422)을 나타낸다.
도 14의 (a)를 참조하면, PFC 출력 전압이 390V일 때, 스위칭 주파수(F SW)가 약 526kHz이고 출력 전압(1412)이 약 32V이다. 반면, 도 14의 (b)를 참조하면, PFC 출력 전압이 360V일 때, 스위칭 주파수(F SW)가 약 430kHz이고 출력 전압(1422)이 약 23.8V이다. 이와 같이, PFC 출력 전압을 하향 조정함으로써 출력 전압을 낮출 수 있고, 이에 따라 경부하 고주파 가동시에 출력 전압이 상승하는 것을 억제할 수 있다.
추가적으로, 하기 [표 4]는 경부하에서 PFC 출력 전압 (또는 LLC 입력 전압)에 대응하는 스위칭 주파수(F SW)와 출력 전압(EVDD)를 나타낸다. 하기 [표 4]를 참조하면, 경부하에서 PFC 출력 전압 (또는 LLC 입력 전압)이 커질수록 스위칭 주파수와 출력 전압이 커짐을 확인할 수 있다.
LLC 입력 전압 DPC 모드 F SW EVDD
360V ON 430kHz 23.8V
370V ON 490kHz 24.2V
380V ON 500kHz 28V
395V ON 526kHz 32V
도 15는 본 개시의 일 실시 예에 따른 디스플레이 장치(100)의 전원 제어 방법을 나타낸 동작 흐름도이다.
도 15를 참조하면, 디스플레이 장치(100)의 전원 컨트롤러(136)는 출력 이미지 데이터에 대응하는 전원 제어 신호를 수신한다(S1501).
그리고, 디스플레이 장치(100)의 전원 컨트롤러(136)는 부하 정보 및 DPC 모드 정보를 획득한다(S1503).
그리고, 디스플레이 장치(100)의 전원 컨트롤러(136)는 부하 정보에 따른 부하가 경부하 기준 값보다 작은지 판단한다(S1505).
단계(S1505)의 판단 결과 부하가 경부하 기준 값보다 작은 경우, 디스플레이 장치(100)의 전원 컨트롤러(136)는 DPC 모드가 ON인지 판단한다(S1507).
단계(S1507)의 판단 결과 DPC 모드가 ON인 경우, 디스플레이 장치(100)의 전원 컨트롤러(136)는 일정한 주기마다 펄스 스킵(pulse skip) 구간을 포함하는 스위치 제어 신호를 생성한다(S1509).
전원 컨트롤러(136)는 스위치 제어 신호를 생성하고, 생성한 스위치 제어 신호를 스위칭부(132)에 전달함으로써 스위칭부(132)의 스위칭 동작을 제어할 수 있다. 스위치 제어 신호는 Ho 출력과 Lo 출력을 포함할 수 있고, Ho 출력의 펄스와 Lo 출력의 펄스는 서로 교차로 ON되도록 구성된다.
종래에는 DPC 모드가 ON 상태일 경우에, DPC 모드가 OFF 상태인 경우와 비교하여 Ho 출력의 펄스 폭과 Lo 출력의 펄스 폭을 줄임으로써 스위칭 주파수(펄스 주파수)를 증가시켰다. 그러나, 상술한 것과 같이, 경부하에서는 동작 주파수가 증가할 경우에 출력 전압이 증가하는 문제가 있기 때문에 스위칭 주파수를 증가시키는 종래의 방법은 부적합하다.
본 개시에서는, DPC 모드가 ON 상태일 경우에, DPC 모드가 OFF 상태인 경우와 비교하여 스위칭 주파수(펄스 주파수)를 변경하지 않고 일정한 주기마다 펄스를 스킵하는 Ho 출력과 Lo 출력으로 구성된 스위치 제어 신호를 이용할 수 있다. 스위치 제어 신호에서 스위칭 주파수가 변경되지 않고 일부 펄스가 스킵됨에 따라 스위칭 주파수의 변경 없이도 스위칭에 따라 전달되는 에너지를 줄일 수 있고, 그에 따라 출력 전압을 낮추는 효과를 가져올 수 있다.
전원 컨트롤러(136)는 일정 주기마다 펄스 스킵 구간을 포함하는 스위치 제어 신호를 생성할 수 있다. 생성된 스위치 제어 신호에서 펄스 스킵 구간에서는 Ho 출력의 펄스와 Lo 출력의 펄스가 포함되지 않는다. 그리고, 생성된 스위치 제어 신호에서 펄스 스킵 구간을 제외한 펄스 구간에서는 Ho 출력의 펄스 폭의 합이 Lo 출력의 펄스 폭의 합과 같고, 이에 따라 제1 스위치의 동작과 제2 스위치의 동작에 의하여 LLC 공진 회로(133)에 전달되는 에너지를 동일하게 유지할 수 있다.
단계(S1505)의 판단 결과 부하가 경부하 기준 값보다 작지 않거나 단계(S1507)의 판단 결과 DPC 모드가 OFF인 경우, 디스플레이 장치(100)의 전원 컨트롤러(136)는 펄스 스킵 구간 없는 스위치 제어 신호를 생성한다(S1511).
그리고, 디스플레이 장치(100)의 전원 컨트롤러(136)는 생성한 스위치 제어 신호를 이용하여 스위칭부(132)의 스위칭을 제어한다(S1513).
그리고, 디스플레이 장치(100)의 전원 컨트롤러(136)는 전원 제어 신호에 기초하여 출력 전압(EVDD)을 생성한다(S1515).
생성된 출력 전압(EVDD)은 디스플레이 모듈(110)에 공급된다.
비록 도 15에서는 DPC 모드 정보를 고려한 스위치 제어 신호를 이용하여 스위칭부(132)를 제어하는 단계들(S1503 내지 S1513)이 수행된 이후에 전원 제어 신호에 기초하여 출력 전압을 생성하는 단계(S1515)가 수행되는 것으로 도시되었으나, DPC 모드 정보를 고려한 스위치 제어 신호를 이용하여 스위칭부(132)를 제어하는 단계들(S1503 내지 S1513)은 전원 제어 신호에 기초하여 출력 전압을 생성하는 단계(S1515)와 병렬적으로 수행된다고 볼 수 있다.
도 15는 DPC 모드 정보를 고려하여 스위치 제어 신호를 조정하는 과정을 한 사이클만 나타낸 도면이며, 도 15에 도시된 단계들은 반복적으로 수행될 수 있다. 또한, 도 15에 도시된 각 단계들(S1501 내지 S1515) 중에서 일부 단계들은 서로 순서가 바뀌거나 병렬적으로 수행될 수 있다.
도 16은 도 15에 개시된 실시 예에 따른 디스플레이 장치(100)의 전원 제어 방법을 나타낸 도면이다.
도 16의 (a)는 DPC 모드를 나타내며, 도 16의 (b)는 종래의 스위치 제어 신호를 나타내며, 도 16의 (c)는 본 개시의 일 실시 예에 따른 스위치 제어 신호를 나타낸다.
도 16의 (a)를 참조하면, 제1 구간(t 0~t 1)에서는 DPC 모드가 OFF 상태이고, 제2 구간(t 1~)에서는 DPC 모드가 ON 상태이다. 종래의 스위치 제어 신호와 본 개시의 일 실시 예에 따른 스위치 제어 신호는 모두 제1 구간(t 0~t 1)에서 Ho 출력과 Lo 출력은 서로 동일한 폭의 펄스가 교차로 ON된다.
도 16의 (b)를 참조하면, 종래의 스위치 제어 신호는 제2 구간(t 1~)에서의 Ho 출력(1611)과 Lo 출력(1612)의 펄스 폭이 제1 구간(t 0~t 1)에서의 펄스 폭에 비해 줄어들고, 그에 따라 스위칭 주파수가 증가하게 된다.
그러나, 도 16의 (c)를 참조하면, 본 개시의 일 실시 예에 따른 스위치 제어 신호는 제2 구간(t 1~)에서의 스위치 주파수와 제1 구간(t 0~t 1)에서의 스위치 주파수가 동일하게 유지되며, 일정한 주기마다 펄스 구간(1631)과 펄스 스킵 구간(1632)이 반복된다. 펄스 스킵 구간(1632)에서는 Ho 출력(1621)과 Lo 출력(1622) 모두 펄스가 포함되지 않고, 펄스 구간(1631)에서만 Ho 출력(1621)과 Lo 출력(1622)의 펄스가 포함된다. 하나의 펄스 구간(1631)에서의 Ho 출력(1621)의 펄스의 폭의 합은 Lo 출력(1622)의 펄스의 폭의 합과 동일하며, 이에 따라 하나의 펄스 구간(1631)에서 제1 스위치와 제2 스위치를 통해 공급되는 에너지가 동일하게 유지될 수 있다. 즉, 도 16에서 펄스 구간(1631)에서의 Ho 출력(1621)의 펄스의 폭 w 1은 Lo 출력(1621)의 두 펄스의 폭 w 2와 w 3의 합과 동일할 수 있다. 나아가, 펄스 구간(1631)에서의 Lo 출력(1621)의 두 펄스의 폭 w 2와 w 3은 서로 동일할 수 있다.
제2 구간(t 1~)에서의 Ho 출력의 펄스 폭 또는 Lo 출력의 펄스 폭은 제1 구간(t 0~t 1)에서의 펄스 폭 w 1과 동일할 수 있다. 도 16에서는 제2 구간(t 1~)에서의 Ho 출력의 펄스 폭만이 제1 구간(t 0~t 1)에서의 펄스 폭 w 1과 동일한 실시 예를 도시하였으나, 본 개시가 이에 한정되지 않는다. 일 실시 예에서, 제2 구간(t 1~)에서의 Lo 출력의 펄스 폭만이 제1 구간(t 0~t 1)에서의 펄스 폭 w 1과 동일할 수도 있다.
도 16에서는 제2 구간(t 1~)에서 펄스 구간(1631)과 펄스 스킵 구간(1632) 각각이 하나의 펄스 주기 T와 동일한 실시 예를 도시할 뿐이며, 본 개시가 이에 한정되지 않는다. 일 실시 예에서, 펄스 구간(1631)과 펄스 스킵 구간(1632)는 각각 펄스 주기 T의 정수 배로 설정될 수 있다.
본 개시의 일 실시 예에 따르면, 전술한 방법은 프로그램이 기록된 매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 매체는, 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 매체의 예로는, HDD(Hard Disk Drive), SSD(Solid State Disk), SDD(Silicon Disk Drive), ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장 장치 등이 있다.

Claims (15)

  1. 고주파로 동작하는 디스플레이 장치에 있어서,
    디스플레이 모듈;
    부하 정보를 획득하는 제어 보드; 및
    PFC(Power Factor Correction) 회로, 스위칭부, LLC 공진 회로, 변압기 및 전원 컨트롤러를 포함하고, 상기 부하 정보를 고려하여 상기 디스플레이 모듈 및 상기 제어 보드에 출력 전압을 공급하는 파워 보드를 포함하고,
    상기 전원 컨트롤러는
    상기 부하 정보에 따른 부하가 경부하 기준 값(light load reference value)보다 작은 경우 상기 스위칭부의 스위칭 동작 또는 상기 PFC 회로의 PFC 출력 전압을 조정하여 상기 출력 전압에 대한 게인 상승을 억제하는, 디스플레이 장치.
  2. 청구항 1에 있어서,
    상기 전원 컨트롤러는
    상기 출력 전압에 대한 피드백으로써 출력 피드백 전압을 획득하고, 상기 출력 피드백 전압이 제1 버스트 문턱 값보다 큰 경우 상기 스위칭부의 스위칭을 간헐적으로 제어하는, 디스플레이 장치.
  3. 청구항 2에 있어서,
    상기 전원 컨트롤러는
    상기 출력 피드백 전압이 상기 제1 버스트 문턱 값보다 크지 않은 경우 상기 스위칭부의 스위칭을 연속적으로 제어하는, 디스플레이 장치.
  4. 청구항 3에 있어서,
    상기 전원 컨트롤러는
    소비 전력 저감을 위한 DPC(Dynamic Power Control) 모드 정보를 획득하고, 상기 DPC 모드 정보에 따른 DPC 모드가 ON 상태이고 상기 출력 피드백 전압이 상기 제2 버스트 문턱 값보다 큰 경우 상기 스위칭부의 스위칭을 간헐적으로 제어하고,
    상기 제2 버스트 문턱 값은
    상기 제1 버스트 문턱 값보다 작은 값인, 디스플레이 장치.
  5. 청구항 4에 있어서,
    상기 전원 컨트롤러는
    상기 DPC 모드가 ON 상태이고 상기 출력 피드백 전압이 상기 제2 버스트 문턱 값보다 크지 않은 경우 상기 스위칭부의 스위칭을 연속적으로 제어하는, 디스플레이 장치.
  6. 청구항 1에 있어서,
    상기 전원 컨트롤러는
    상기 출력 전압에 대한 피드백으로써 출력 피드백 전압을 획득하고, 상기 부하 정보에 기초하여 목표 PFC 출력 전압을 결정하고, 상기 출력 피드백 전압을 이용하여 상기 PFC 출력 전압을 상기 목표 PFC 출력 전압으로 조정하는, 디스플레이 장치.
  7. 청구항 6에 있어서,
    상기 전원 컨트롤러는
    상기 부하가 작아질수록 상기 목표 PFC 출력 전압을 작게 결정하는, 디스플레이 장치.
  8. 청구항 7에 있어서,
    상기 전원 컨트롤러는
    소비 전력 저감을 위한 DPC 모드 정보를 획득하고, 상기 DPC 모드 정보에 기초하여 상기 목표 PFC 출력 전압을 결정하는, 디스플레이 장치.
  9. 청구항 8에 있어서,
    상기 전원 컨트롤러는
    상기 DPC 모드 정보에 따른 DPC 모드가 ON 상태일 경우의 상기 목표 PFC 출력 전압을 상기 DPC 모드가 OFF 상태일 경우의 상기 목표 PFC 출력 전압보다 낮게 결정하는, 디스플레이 장치.
  10. 청구항 1에 있어서,
    상기 전원 컨트롤러는
    소비 전력 저감을 위한 DPC 모드 정보를 획득하고, 상기 DPC 모드 정보에 기초하여 스위치 제어 신호를 생성하고, 상기 스위치 제어 신호를 이용하여 상기 스위칭부의 스위칭을 제어하는, 디스플레이 장치.
  11. 청구항 10에 있어서,
    상기 전원 컨트롤러는
    상기 DPC 모드 정보에 따른 DPC 모드가 OFF 상태일 경우 펄스 스킵 구간 없는 상기 스위치 제어 신호를 생성하고,
    상기 펄스 스킵 구간은
    스위치 제어 펄스를 포함하지 않는 구간인, 디스플레이 장치.
  12. 청구항 11에 있어서,
    상기 전원 컨트롤러는
    상기 DPC 모드가 ON 상태일 경우 일정한 주기로 상기 펄스 스킵 구간을 포함하는 상기 스위치 제어 신호를 생성하는, 디스플레이 장치.
  13. 청구항 11에 있어서,
    상기 스위치 제어 신호의 주파수는
    상기 DPC 모드가 ON 상태인 경우와 상기 DPC 모드가 OFF 상태인 경우에 동일한, 디스플레이 장치.
  14. 청구항 1에 있어서,
    상기 고주파수는
    동작 주파수가 300kHz 이상인 경우인, 디스플레이 장치.
  15. 고주파로 동작하는 디스플레이 장치의 전원 제어 방법에 있어서,
    부하 정보를 획득하는 단계; 및
    상기 부하 정보에 따른 부하가 경부하 기준 값(light load reference value)보다 작은 경우 상기 스위칭부의 스위칭 동작 또는 상기 PFC 회로의 PFC 출력 전압을 조정하여 상기 출력 전압에 대한 게인 상승을 억제하는 단계를 포함하는, 방법.
PCT/KR2020/009959 2020-07-28 2020-07-28 디스플레이 장치 및 그에 대한 전원 제어 방법 WO2022025309A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US18/018,449 US12062312B2 (en) 2020-07-28 2020-07-28 Display apparatus and power controlling method therefor
KR1020237002440A KR20230029841A (ko) 2020-07-28 2020-07-28 디스플레이 장치 및 그에 대한 전원 제어 방법
PCT/KR2020/009959 WO2022025309A1 (ko) 2020-07-28 2020-07-28 디스플레이 장치 및 그에 대한 전원 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2020/009959 WO2022025309A1 (ko) 2020-07-28 2020-07-28 디스플레이 장치 및 그에 대한 전원 제어 방법

Publications (1)

Publication Number Publication Date
WO2022025309A1 true WO2022025309A1 (ko) 2022-02-03

Family

ID=80036417

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/009959 WO2022025309A1 (ko) 2020-07-28 2020-07-28 디스플레이 장치 및 그에 대한 전원 제어 방법

Country Status (3)

Country Link
US (1) US12062312B2 (ko)
KR (1) KR20230029841A (ko)
WO (1) WO2022025309A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130076678A (ko) * 2011-12-28 2013-07-08 삼성전자주식회사 영상표시장치 및 영상표시방법, 전원공급장치 및 전원공급방법, 컨텐츠 휘도조정 방법
US20140092075A1 (en) * 2012-09-28 2014-04-03 Postech Academy-Industry Foundation Dc-dc converter control circuit, image display device using the same and driving method thereof
KR20170120419A (ko) * 2016-04-21 2017-10-31 삼성전자주식회사 전원공급장치, 이를 구비한 디스플레이 장치 및 전원 공급 방법
KR20190066104A (ko) * 2017-12-04 2019-06-13 삼성디스플레이 주식회사 Dc-dc 컨버터 및 이를 포함하는 표시 장치
KR20190106438A (ko) * 2018-03-09 2019-09-18 한국전기연구원 전원 공급 제어 방법 및 장치

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0634148B2 (ja) * 1986-07-22 1994-05-02 日本電気株式会社 プラズマデイスプレイ装置
CN1130000C (zh) * 1999-01-22 2003-12-03 松下电器产业株式会社 开关电源
GB2389952A (en) * 2002-06-18 2003-12-24 Cambridge Display Tech Ltd Driver circuits for electroluminescent displays with reduced power consumption
EP2482274A1 (en) * 2009-10-30 2012-08-01 Sharp Kabushiki Kaisha Light source apparatus and display apparatus
JP5720792B2 (ja) * 2011-09-16 2015-05-20 富士電機株式会社 高耐圧半導体装置
KR20130072175A (ko) * 2011-12-21 2013-07-01 서울반도체 주식회사 백라이트 모듈과 그 구동 방법 및 이를 이용하는 디스플레이 장치
KR20130076413A (ko) * 2011-12-28 2013-07-08 삼성전자주식회사 전원공급장치, 이를 구비한 디스플레이 장치 및 전원 공급 방법
EP2610846A3 (en) * 2011-12-28 2014-07-09 Samsung Electronics Co., Ltd. Device and method for displaying image, device and method for supplying power, and method for adjusting brightness of contents
KR102034550B1 (ko) * 2013-06-03 2019-11-08 삼성전자주식회사 전원공급장치 및 그 제어 방법
US9824615B2 (en) * 2015-06-07 2017-11-21 Apple Inc. Load adaptive power management for a display panel
US10078986B2 (en) * 2015-09-15 2018-09-18 Sharp Life Science (Eu) Limited Active matrix device and method of driving
KR102559370B1 (ko) * 2015-12-30 2023-07-26 삼성디스플레이 주식회사 크랙 검출 장치 및 크랙 검출 장치의 구동 방법
US10297191B2 (en) * 2016-01-29 2019-05-21 Samsung Display Co., Ltd. Dynamic net power control for OLED and local dimming LCD displays
KR102622053B1 (ko) * 2016-07-18 2024-01-08 삼성전자주식회사 전자장치, 디스플레이 장치 및 그 장치들의 구동방법
CN106409220B (zh) * 2016-09-29 2019-01-29 深圳创维－Rgb电子有限公司 一种oled驱动电源装置及oled电视
KR20180055322A (ko) * 2016-11-17 2018-05-25 삼성전자주식회사 디스플레이 장치 및 이의 제어 방법
KR102324680B1 (ko) * 2017-03-13 2021-11-10 삼성전자주식회사 전원공급장치, 이를 구비한 디스플레이 장치 및 전원 공급 방법
KR102657047B1 (ko) * 2018-05-04 2024-04-15 삼성전자주식회사 어댑터, 전원 공급 시스템 및 그의 전원 공급 방법
US10593243B2 (en) * 2018-05-07 2020-03-17 Novatek Microelectronics Corp. Display driver, display apparatus, and operative method thereof for remedying mura effect and non-uniformity
KR102548853B1 (ko) * 2018-11-09 2023-06-29 삼성디스플레이 주식회사 전원 전압에 대한 피드백 루프를 가지는 표시 장치
CN109905619B (zh) * 2019-02-19 2020-10-23 海信视像科技股份有限公司 显示装置
KR20210015432A (ko) * 2019-08-02 2021-02-10 삼성전자주식회사 디스플레이장치
KR102701259B1 (ko) * 2019-09-30 2024-09-02 삼성디스플레이 주식회사 전원 전압 생성부 및 이를 포함하는 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130076678A (ko) * 2011-12-28 2013-07-08 삼성전자주식회사 영상표시장치 및 영상표시방법, 전원공급장치 및 전원공급방법, 컨텐츠 휘도조정 방법
US20140092075A1 (en) * 2012-09-28 2014-04-03 Postech Academy-Industry Foundation Dc-dc converter control circuit, image display device using the same and driving method thereof
KR20170120419A (ko) * 2016-04-21 2017-10-31 삼성전자주식회사 전원공급장치, 이를 구비한 디스플레이 장치 및 전원 공급 방법
KR20190066104A (ko) * 2017-12-04 2019-06-13 삼성디스플레이 주식회사 Dc-dc 컨버터 및 이를 포함하는 표시 장치
KR20190106438A (ko) * 2018-03-09 2019-09-18 한국전기연구원 전원 공급 제어 방법 및 장치

Also Published As

Publication number Publication date
US12062312B2 (en) 2024-08-13
KR20230029841A (ko) 2023-03-03
US20230230518A1 (en) 2023-07-20

Similar Documents

Publication Publication Date Title
WO2020171384A1 (en) Display panel and driving method of the display panel
WO2018190503A1 (en) Pixel circuit of display panel and display device
WO2019231074A1 (en) Display panel
WO2020017771A1 (ko) 표시 장치
EP3735685A1 (en) Display panel
WO2021132839A1 (ko) 게이트 드라이버 및 이를 포함하는 표시 장치
WO2018164409A1 (ko) 화소센싱장치 및 패널구동장치
WO2021107485A1 (en) Display apparatus
WO2021210893A1 (ko) 디스플레이 모듈 및 디스플레이 모듈의 구동 방법
WO2021054506A1 (ko) 반도체 발광 소자를 이용한 회전형 디스플레이 장치
WO2020056840A1 (zh) 显示面板及其过驱动查找表的建立方法和可读存储介质
WO2022025309A1 (ko) 디스플레이 장치 및 그에 대한 전원 제어 방법
WO2020125430A1 (zh) 消除面板上关机残影的方法及装置
WO2022191406A1 (ko) 화소 및 이를 포함하는 표시 장치
WO2015020463A1 (ko) 전원 장치
WO2021215817A1 (ko) 디스플레이 패널
WO2022092534A1 (ko) 디스플레이 장치 및 그의 로컬 디밍 제어 방법
WO2020135021A1 (zh) 过流保护方法、显示面板及过流保护装置
WO2015026096A1 (ko) 전원 장치
WO2012161528A2 (ko) 엘이디 구동 제어 장치 및 이의 구동 전류 제어 방법
WO2020138962A1 (ko) 영상표시장치
WO2020096076A1 (ko) 디지털 사이니지 시스템 및 그의 동작 방법
WO2022075573A1 (ko) 디스플레이 장치
WO2019208839A1 (ko) 발광다이오드 조명 장치
WO2021010598A1 (en) Electronic apparatus, control method thereof and display apparatus

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20947426

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20947426

Country of ref document: EP

Kind code of ref document: A1