WO2022024574A1 - 固体撮像装置及びこれの制御方法 - Google Patents

固体撮像装置及びこれの制御方法 Download PDF

Info

Publication number
WO2022024574A1
WO2022024574A1 PCT/JP2021/022735 JP2021022735W WO2022024574A1 WO 2022024574 A1 WO2022024574 A1 WO 2022024574A1 JP 2021022735 W JP2021022735 W JP 2021022735W WO 2022024574 A1 WO2022024574 A1 WO 2022024574A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
unit
signal
pixel signal
solid
Prior art date
Application number
PCT/JP2021/022735
Other languages
English (en)
French (fr)
Inventor
俊明 小野
頼人 坂野
雅樹 榊原
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to DE112021004025.1T priority Critical patent/DE112021004025T5/de
Priority to CN202180058956.5A priority patent/CN116171579A/zh
Priority to US18/017,105 priority patent/US20230300495A1/en
Publication of WO2022024574A1 publication Critical patent/WO2022024574A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/627—Detection or reduction of inverted contrast or eclipsing effects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Definitions

  • the technique according to the present disclosure aims to provide a solid-state image sensor that enables high-speed processing and / or reduction of power consumption while expanding the dynamic range.
  • a plurality of drive lines for supplying various drive signals TGL, FCG, FDG, RST, SEL, etc. to the unit pixel 110 are provided, for example, for each pixel line. Wired to.
  • These drive signals are, for example, pulse signals that bring the ⁇ transistor into a conduction (on) state at a high potential level while the Now NO transistor is in a non-conduction (off) state at a low potential level.
  • the first photoelectric conversion unit 1101a and the second photoelectric conversion unit 1101b are, for example, PN junction photodiodes. Each of the first photoelectric conversion unit 1101a and the second photoelectric conversion unit 1101b generates and accumulates an electric charge according to the amount of received light. In this example, the area of the light receiving surface of the first photoelectric conversion unit 1101a is larger than the area of the light receiving surface of the second photoelectric conversion unit 1101b. Therefore, the first photoelectric conversion unit 1101a is the second photoelectric conversion unit. It is configured to correspond to a higher sensitivity than 1101b. By using these two types of photodiodes having different sensitivities, the solid-state image sensor 1 can have a large dynamic range of the output voltage level of the pixel signal.
  • the example shown in FIG. 6B is a reference signal generation circuit 112 configured by using dummy pixels.
  • the dummy pixel always outputs a dark level signal by shielding the light receiving surface. Since the dummy pixel has the same configuration as the circuit of the unit pixel 110 shown in FIG. 3, the description thereof will be omitted.
  • the dummy pixel since the photoelectrically converted charge does not flow into the first FD unit 1105a due to overflow, the potential does not fluctuate and a stable reference signal can be obtained. Further, since the pixel array unit 11 is generally provided with dummy pixels, it is not necessary to provide a new circuit by diverting the dummy pixels.
  • the comparator 1322 is also used to determine whether the pixel signal corresponds to dark light or the pixel signal corresponding to bright light in the determination phase. ..
  • FIG. 7 is a flowchart showing an example of determination processing by the pixel signal readout mechanism in the solid-state image pickup device according to the embodiment of the present technology.
  • the AZ switch 1324 While the reference signal is being read, the AZ switch 1324 is turned on and controlled to be in a conductive state, and the auto-zero signal AZ causes the comparator 1322 to have zero output with respect to its input. As a result, the comparator 1322 is initialized with reference to the reference signal (S702). Therefore, the potential levels of the AD converter 132 for each pixel row are aligned, and it is possible to suppress the variation in image quality due to the variation in power consumption due to the operation and stop of the AD converter 132 for each pixel row.
  • the AZ switch 1324 After initialization, the AZ switch 1324 is turned off and becomes a non-conducting state, the application of the drive signal SEL_R is stopped, the selection transistor 1122 is in the non-conducting state, and the reading of the reference signal is stopped.
  • the AZ switch 1324 is turned on and the auto-zero signal AZ causes the comparator 1322 to have zero output to its input, which initializes the comparator 1322 according to the reference signal. .. Therefore, the potential levels of the AD converter 132 for each pixel row are aligned, and it is possible to suppress the variation in image quality due to the variation in power consumption due to the operation and stop of the AD converter 132 for each pixel row.
  • the drive signal FDG becomes a low potential level
  • the third transfer gate portion 1102c becomes a non-conducting state.
  • the potential coupling between the first FD unit 1105a and the second FD unit 1105b is eliminated.
  • the drive signal SEL becomes a low potential level, and the selection transistor 1107 becomes a non-conducting state. As a result, the reading of the pixel signal from the unit pixel 110 is temporarily stopped.
  • the pixel signal SP1H based on the potential FD of the first FD unit 1105a is output to the vertical signal line 19 via the amplification transistor 1106 and the selection transistor 1107.
  • This pixel signal SP1H is a D-phase pixel with respect to the P-phase pixel signal SPH1 read out at time T2 based on the charge generated by the first photoelectric conversion unit 1101a during the exposure period and accumulated in the first FD unit 1105a. It is a signal.
  • the drive signal TGL becomes the low potential level
  • the first transfer gate portion 1102a becomes the low potential level.
  • the pixel signal SP2 based on the potential FC due to the coupling of the first FD unit 1105a, the second FD unit 1105b, and the charge storage unit 1104 is transmitted to the vertical signal line 19 via the amplification transistor 1106 and the selection transistor 1107. It is output.
  • the pixel signal SP2 is a D-phase pixel signal corresponding to bright light including electric charges stored in the second photoelectric conversion unit 1101b.
  • the drive signal SEL becomes a low potential level, and the selection transistor 1107 becomes a non-conducting state.
  • FIG. 11 is a diagram for explaining an example of a pixel signal readout mechanism in a solid-state image sensor according to an embodiment of the present technology.
  • the pixel signal reading mechanism 20'of this embodiment is different from the pixel signal reading mechanism 20 shown in FIG. 2 in that the reference signal generation circuit 112 includes the current detection circuit 1123.
  • the circuit configuration of the unit pixel 110 is the same as that shown in FIG. 2, and is therefore omitted.
  • the reference signal generation circuit 112 includes a current detection circuit 1123 provided between the domain electrode of the amplification transistor 1121 and the power supply voltage VDD.
  • the current detection circuit 1123 When a current flows through the domain electrode of the amplification transistor 1121, the current detection circuit 1123 outputs a detection signal based on the current to the flag control circuit 1325 of the column processing unit 13.
  • the unit pixel 110C shown in FIG. 17 is different from the unit pixel 110 shown in FIG. 3 in that the fourth transfer gate unit 1102d is provided between the charge storage unit 1104 and the second photoelectric conversion unit 1101b. There is.
  • the drive signal TGS is applied to the gate electrode of the fourth transfer gate portion 1102d
  • the fourth transfer gate portion 1102d becomes conductive.
  • the charge photoelectrically converted by the second photoelectric conversion unit 1101b is transferred to the charge storage unit 1104 and stored.
  • the unit pixel 110G shown in FIG. 21 is different from the unit pixel 110 shown in FIG. 20 in that the second transfer gate portion 1102b is not provided. Therefore, the potential of the charge storage unit 1104 and the potential of the second FD unit 1105b are always coupled.
  • the solid-state image sensor according to any one of (1) to (8).
  • the reference signal is a pixel signal read from the unit pixel in the reset state.
  • the unit pixel is A first photoelectric conversion unit that photoelectrically converts the light received according to the first sensitivity, It includes a first photoelectric conversion unit that photoelectrically converts the light received according to the second sensitivity lower than the first sensitivity.
  • the pixel signal reading mechanism reads out the pixel signal based on the electric charge that has been photoelectrically converted by the first photoelectric conversion unit and has flowed into the predetermined floating diffusion region due to overflow.
  • the solid-state image sensor according to any one of (1) to (13).
  • An electronic device including a control unit that controls based on image data captured by the solid-state image sensor.
  • the solid-state image sensor A pixel array unit including a photoelectric conversion unit that performs photoelectric conversion according to the intensity of the received light, and is composed of a plurality of unit pixels capable of storing the charge photoelectrically converted by the photoelectric conversion unit in a predetermined floating diffusion region.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本発明は、光電変換部により光電変換された電荷を所定のフローティングディフュージョン（ＦＤ）領域に蓄積可能な複数の単位画素から構成される画素アレイ部と、前記画素アレイ部を制御するシステム制御部と、前記システム制御部の制御の下、前記単位画素の前記所定のＦＤ領域から前記電荷に基づく画素信号を読み出す画素信号読み出し機構とを備える固体撮像装置である。前記画素信号読み出し機構は、読み出された前記画素信号に対してＡＤ変換処理を行うＡＤ変換器と、判定フェーズにおいて読み出される画素信号に基づいて、前記単位画素が受光した光の明暗判定を行う判定部とを含み得る。前記判定部は、前記判定の結果に従って、続いて読み出される画素信号に対する前記ＡＤ変換器よる前記ＡＤ変換処理の実行又は停止を選択的に制御する。

Description

固体撮像装置及びこれの制御方法
　本開示は、固体撮像装置及びこれの制御方法に関する。
　光の明暗の差（明度差）が大きい環境下で固体撮像装置が良好な画質を得るためには、広いダイナミックレンジを有することが要求され、従来より、種々の方式のダイナミックレンジ拡大技術が提案されている。例えば、時分割方式は、各受光素子が異なる感度で時分割に撮像し、該時分割で出力される画素信号を合成することにより、ダイナミックレンジを拡大する技術である。また、空間分割方式は、感度が異なる受光素子のそれぞれから出力される画素信号を合成することにより、ダイナミックレンジを拡大する技術である。
　例えば、下記特許文献１は、第１の光電変換部と該第１の光電変換部より感度が低い第２の光電変換部とからなる単位画素に対して、駆動部が、該第１の光電変換部により生成される電荷に基づく第１のデータ信号、該第１の光電変換部により生成される電荷と該第２の光電変換部より生成される電荷との結合に基づく第２のデータ信号、該第２の光電変換部より生成される電荷に基づく第３のデータ信号を読み出すように制御する、固体撮像装置を開示する。
特開２０１７－１７５３４５号公報
　固体撮像装置において、画素から読み出された画素信号は、典型的には、アナログ－デジタル変換器によりアナログ－デジタル変換され、デジタル信号プロセッサ（ＤＳＰ）により信号処理される。特許文献１に示すような固体撮像装置のダイナミックレンジ拡大技術は、１つの画素からすべての画素信号（第１～第３のデータ信号）を読み出した後に、それらの画素信号を合成し、処理していた。このため、フレームレートの観点から処理時間の制約があった。また、読み出した画素信号のそれぞれに対してＡＤ変換処理を行うことから、これに伴って、消費電力が大きくなるという課題があった。
　そこで、本開示に係る技術は、ダイナミックレンジの拡大を実現しつつ、処理の高速化及び／又は消費電力の低減を可能にする固体撮像装置の提供することを目的としている。
　上記課題を解決するための本技術は、以下に示す発明特定事項乃至は技術的特徴を含んで構成される。
　ある観点に従う本技術は、受光した光の強さに応じて光電変換を行う光電変換部を含み、前記光電変換部により光電変換された電荷を所定のフローティングディフュージョン領域に蓄積可能な複数の単位画素から構成される画素アレイ部と、前記画素アレイ部を制御するシステム制御部と、前記システム制御部の制御の下、読み出し信号線を介して前記単位画素の前記所定のフローティングディフュージョン領域から前記電荷に基づく画素信号を読み出す画素信号読み出し機構と、を備え得る固体撮像装置である。前記画素信号読み出し機構は、読み出された前記画素信号に対してＡＤ変換処理を行うＡＤ変換器と、判定フェーズにおいて前記単位画素から読み出される画素信号に基づいて、前記単位画素が受光した光の明暗の判定を行う判定部と、を含み得る。そして、前記判定部は、前記判定の結果に従って、前記判定フェーズに続いて読み出される画素信号に対する前記ＡＤ変換器よる前記ＡＤ変換処理の実行又は停止を選択的に制御し得る。
　とりわけ、前記画素信号読み出し機構は、前記明暗の判定の結果に従い、高感度モードでは、前記単位画素から読み出される前記画素信号のうち、暗い光に対応した前記画素信号が前記ＡＤ変換処理されるように制御し、低感度モードでは前記単位画素から読み出される前記画素信号のうち、明るい光に対応した前記画素信号が前記ＡＤ変換処理されるように制御し得る。
　また、別の観点に従う本技術は、画素アレイ部を含む固体撮像装置の制御方法である。前記制御方法は、前記画素アレイ部における複数の単位画素に対して露光処理を行うことと、前記露光処理の後の判定フェーズにおいて、前記単位画素における所定のフローティングディフュージョン領域に蓄積された電荷に基づく画素信号を、読み出し信号線を介して、読み出すことと、読み出した前記画素信号に基づいて、前記露光処理により前記単位画素が受光した光の明暗の判定を行うことと、前記判定フェーズに続いて読み出される画素信号に対してＡＤ変換器によりＡＤ変換処理を行うことと、を含み得る。そして、前記ＡＤ変換処理を行うことは、前記判定の結果に従い、前記ＡＤ変換処理の実行又は停止を選択的に制御することを含み得る。
　また、前記ＡＤ変換処理を行うことは、前記判定の結果が、前記単位画素が暗い光を受光していることを示す場合、前記暗い光に対応する前記画素信号に対して前記ＡＤ変換処理を行い、前記判定の結果が、前記単位画素が明るい光を受光していることを示す場合、前記明るい光に対応する前記画素信号に対して前記ＡＤ変換処理を行い得る。
　更に、別の観点に従う本技術は、固体撮像装置と、前記固体撮像装置により撮像された画像データに基づいて、制御を行う制御ユニットとを備える電子機器である。前記固体撮像装置は、受光した光の強さに応じて光電変換を行う光電変換部を含み、前記光電変換部により光電変換された電荷を所定のフローティングディフュージョン領域に蓄積可能な複数の単位画素から構成される画素アレイ部と、前記画素アレイ部を制御するシステム制御部と、前記システム制御部の制御の下、読み出し信号線を介して前記単位画素の前記所定のフローティングディフュージョン領域から前記電荷に基づく画素信号を読み出す画素信号読み出し機構とを備え得る。また、前記画素信号読み出し機構は、み出された前記画素信号に対してＡＤ変換処理を行うＡＤ変換器と、判定フェーズにおいて前記単位画素から読み出される画素信号に基づいて、前記単位画素が受光した光の明暗の判定を行う判定部と、を含み得る。そして、前記判定部は、前記判定の結果に従って、前記判定フェーズに続いて読み出される画素信号に対する前記ＡＤ変換器よる前記ＡＤ変換処理の実行又は停止を選択的に制御し得る。
　なお、本明細書等において、手段とは、単に物理的手段を意味するものではなく、その手段が有する機能をソフトウェアによって実現する場合も含む。また、１つの手段が有する機能が２つ以上の物理的手段により実現されても、２つ以上の手段の機能が１つの物理的手段により実現されても良い。また、「システム」とは、複数の装置（又は特定の機能を実現する機能モジュール）が論理的に集合した物のことをいい、各装置や機能モジュールが単一の筐体内にあるか否かは特に問わない。
　本発明の他の技術的特徴、目的、及び作用効果乃至は利点は、添付した図面を参照して説明される以下の実施形態により明らかにされる。本明細書に記載された効果はあくまで例示であって限定されるものではなく、また他の効果があっても良い。
図１は、本技術の一実施形態に係る固体撮像装置の概略的構成の一例を示すブロックダイアグラムである。 図２は、本技術の一実施形態に係る固体撮像装置における画素信号の読み出し処理に係る機構の一例を説明するためのブロックダイアグラムである。 図３は、本技術の一実施形態に係る固体撮像装置の画素アレイ部における単位画素の回路構成の一例を示す図である。 図４は、本技術の一実施形態に係る固体撮像装置における基準信号生成回路の回路構成の一例を示す図である。 図５は、本技術の一実施形態に係る固体撮像装置における画素信号読み出し機構の回路構成の一例を示す図である。 図６は、本技術の一実施形態に係る固体撮像装置における画素信号読み出し機構の概略動作の一例を説明するための図である。 図７は、本技術の一実施形態に係る固体撮像装置における画素信号読み出し機構による判定処理の一例を示すフローチャートである。 図８は、本技術の一実施形態に係る固体撮像装置の画素アレイ部における単位画素の動作の一例を示すタイミングチャートである。 図９は、本技術の一実施形態に係る固体撮像装置の画素信号読み出し機構の動作の一例を説明するためのタイミングチャートである。 図１０は、本技術の一実施形態に係る固体撮像装置の画素信号読み出し機構の動作の一例を説明するためのタイミングチャートである。 図１１は、本技術の一実施形態に係る固体撮像装置における画素信号読み出し機構の一例を説明するための図である。 図１２は、本技術の一実施形態に係る固体撮像装置における画素信号読み出し機構の一例を説明するための図である。 図１３は、本技術の一実施形態に係る固体撮像装置の画素信号読み出し機構の動作の一例を説明するためのタイミングチャートである。 図１４Ａは、本技術の一実施形態に係る固体撮像装置の画素信号読み出し機構の動作の一例を説明するためのタイミングチャートである。 図１４Ｂは、本技術の一実施形態に係る固体撮像装置の画素信号読み出し機構の動作の一例を説明するためのタイミングチャートである。 図１５は、本技術の一実施形態に係る固体撮像装置の画素アレイ部における単位画素の回路構成の一例を示す図である。 図１６は、本技術の一実施形態に係る固体撮像装置の画素アレイ部における単位画素の回路構成の一例を示す図である。 図１７は、本技術の一実施形態に係る固体撮像装置の画素アレイ部における単位画素の回路構成の一例を示す図である。 図１８は、本技術の一実施形態に係る固体撮像装置の画素アレイ部における単位画素の回路構成の一例を示す図である。 図１９は、本技術の一実施形態に係る固体撮像装置の画素アレイ部における単位画素の回路構成の一例を示す図である。 図２０は、本技術の一実施形態に係る固体撮像装置の画素アレイ部における単位画素の回路構成の一例を示す図である。 図２１は、本技術の一実施形態に係る固体撮像装置の画素アレイ部における単位画素の回路構成の一例を示す図である。 図２２は、本技術の一実施形態に係る固体撮像装置の画素アレイ部における単位画素の回路構成の一例を示す図である。 図２３は、本技術の一実施形態に係る固体撮像装置の画素アレイ部における単位画素の回路構成の一例を示す図である。 図２４は、本技術の一実施形態に係る固体撮像装置の画素アレイ部における単位画素の回路構成の一例を示す図である。 図２５は、本技術の一実施形態に係る固体撮像装置の画素アレイ部における単位画素の回路構成の一例を示す図である。 図２６は、本技術の一実施形態に係る固体撮像装置が適用される車両制御システムの概略的な構成の一例を示すブロックダイアグラムである。 図２７は、本技術の一実施形態に係る固体撮像装置が適用される車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下、図面を参照して本発明の実施の形態を説明する。ただし、以下に説明する実施形態は、あくまでも例示であり、以下に明示しない種々の変形や技術の適用を排除する意図はない。本発明は、その趣旨を逸脱しない範囲で種々変形（例えば各実施形態を組み合わせる等）して実施することができる。また、以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付して表している。図面は模式的なものであり、必ずしも実際の寸法や比率等とは一致しない。図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることがある。なお、本開示では、以下の実施形態に分けて説明される。
　１．第１の実施形態
　２．第２の実施形態（異なるフローティングディフュージョン領域を用いた例）
　３．第３の実施形態（基準信号生成回路の変形例）
　４．第４の実施形態（２系統の読み出し信号線を用いた例）
　５．第５の実施形態（単位画素の変形例）
　６．移動体への応用例
［１．第１の実施形態］
　本実施形態は、固体撮像装置における画素信号の読み出し処理に係る機構（以下「画素信号読み出し機構」という。）が、露光（受光）処理後の画素信号の読み出し期間の先頭のフェーズで、所定のフローティングディフュージョン領域での電荷量に基づく画素信号を読み出して、該画素信号の電圧レベル（信号レベル）を判定し、該判定の結果に応じて、続いて読み出される画素信号に対する処理を選択的に制御することを特徴としている。以下では、露光処理後の画素信号の読み出し期間の先頭のフェーズを「判定フェーズ」と称することがある。
　図１は、本技術の一実施形態に係る固体撮像装置の概略的構成の一例を示すブロックダイアグラムである。固体撮像装置１は、各画素を構成するフォトダイオード等の光電変換素子を用いて、該画素上に結像した光の強弱に応じた電荷量を電気信号に変換し、これを画像データとして出力する半導体装置であり、例えばＣＭＯＳイメージセンサとして構成される。固体撮像装置１は、例えば、ＣＭＯＳ　ＬＳＩのようなシステム・オン・チップ（ＳｏＣ）として一体的に構成され得るが、例えば、以下に示すいくつかのコンポーネントが別体のＬＳＩとして構成されても良い。
　同図に示すように、固体撮像装置１は、例えば、画素アレイ部１１と、垂直駆動部１２と、カラム処理部１３と、水平駆動部１４と、システム制御部１５と、信号処理部１６と、データ格納部１７といったコンポーネントを含み構成される。
　画素アレイ部１１は、水平方向（行方向）及び垂直方向（列方向）にアレイ配列された画素（図３の単位画素１１０に相当する。）を構成するフォトダイオード等の光電変換素子群を含み構成される。画素アレイ部１１は、各画素上に結像した入射光の強さに応じた電荷量を電気信号に変換し、画素信号として出力する。画素アレイ部１１は、例えば、実際の光を受光可能な領域に配置された有効画素と該領域の外側に配置されメタル等により遮蔽されたダミー画素とを含み得る。なお、画素アレイ部１１の各画素上には入射光を集光するマイクロオンチップレンズやカラーフィルタといった光学系素子が形成される（図示せず）。
　垂直駆動部１２は、シフトレジスタやアドレスデコーダ等を含み構成される。垂直駆動部１２は、複数の画素駆動線１８を介して各画素に駆動信号等を供給することにより、画素アレイ部１１の各画素を例えば同時に又は行単位等で駆動する。
　カラム処理部１３は、画素アレイ部１１の画素列（カラム）ごとに垂直信号線（ＶＳＬ）１９を介して各画素から画素信号を読み出して、ノイズ除去処理、相関二重サンプリング（ＣＤＳ）処理、及びＡ／Ｄ（Analog-to-Digital）変換処理等を行う。カラム処理部１３により処理された画素信号は、信号処理部１６に出力される。本実施形態のカラム処理部１３は、後述するように、所定の判定条件に従って、各画素から読み出される信号に対する処理を選択的に制御することができるように構成されている。この場合、カラム処理部１３は、処理された画素信号の属性を示す情報を信号処理部１６に出力する。本例では、カラム処理部１３は、暗い光（高感度）に対応した画素信号であるか又は明るい光（低感度）に対応した画素信号であるかを示す属性情報（例えばフラグ）を信号処理部１６に引き渡す。本開示において、垂直信号線（ＶＳＬ）は、読み出し信号線の一例である。
　水平駆動部１４は、シフトレジスタやアドレスデコーダ等を含み構成される。水平駆動部１４は、カラム処理部１３の画素列に対応する画素を順番に選択する。この水平駆動部１４による選択走査により、カラム処理部１３において画素ごとに信号処理された画素信号が順番に信号処理部１６に出力される。
　システム制御部１５は、各種のタイミング信号を生成するタイミングジェネレータ等を含み構成される。システム制御部１５は、例えば図示しないタイミングジェネレータにより生成されたタイミング信号に基づいて、垂直駆動部１２、カラム処理部１３、及び水平駆動部１４の駆動制御を行なう。
　信号処理部１６は、必要に応じてデータ格納部１７にデータを一時的に格納しながら、カラム処理部１３から供給された画素信号に対して演算処理等の信号処理を行ない、各画素信号に基づく画像信号を出力する。また、信号処理部１６は、カラム処理部１３から出力されるフラグに従って、信号処理を行う。つまり、信号処理部１６は、後述する高感度モードを示すフラグでは、カラム処理部１３から供給される画素信号について、高感度モードに適した画像処理を行う一方、後述する低感度モードを示すフラグでは、低感度モードに適した画像処理を行う。
　なお、本技術が適用される固体撮像装置１は、上述したような構成に限られるものではない。例えば、特許文献１で説明されるように、固体撮像装置１は、データ格納部１７がカラム処理部１３の後段に配置され、カラム処理部１３から出力される画素信号を、データ格納部１７を経由して信号処理部１６に供給するように構成されても良い。或いは、固体撮像装置１は、縦続的に接続されたカラム処理部１３とデータ格納部１７と信号処理部１６とが各画素信号を並列的に処理するように構成されても良い。
　図２は、本技術の一実施形態に係る固体撮像装置における画素信号読み出し機構の一例を説明するためのブロックダイアグラムである。同図では、１画素列における１単位画素１１０からの画素信号読み出し機構２０が例示的に示されている。
　本実施形態の画素信号読み出し機構２０は、露光処理後の画素信号の読み出し期間の先頭のフェーズ（判定フェーズ）で、所定のフローティングディフュージョン領域での電荷量に基づく画素信号を読み出して、該読み出した画素信号の電圧レベルに応じて、続いて読み出される画素信号に対する処理を選択的に制御する。つまり、画素信号読み出し機構２０は、単位画素１１０から画素信号を読み出すにあたり、単位画素１１０が明るい光（強い光）を受光しているか又は暗い光（弱い光）を受光しているかを判定して、それに応じて続いて読み出される画素信号に対して適切な処理（例えばＡＤ変換処理の動作又は停止）を行う。これにより、ＡＤ変換処理すべき画素信号の量を削減することができ、ＡＤ変換処理に伴う消費電力を削減することができるようになる。或いは、他の実施形態で説明されるように、単位画素１１０における所定のフローティングディフュージョン領域のそれぞれから並列的に読み出した画素信号のうちの一方のみをＡＤ変換処理し、これにより、処理時間の短縮によるフレームレートの改善を図ることができるようになる。なお、画素信号読み出し機構２０は、後述するように、Ｐｒｅ－ｃｈａｇｅ相（以下「Ｐ相」という。）での画素信号とＤａｔａ相（以下「Ｄ相」という。）での画素信号とに基づいて、ＡＤ変換処理を行っている。
　同図では、画素アレイ部１１の構成として、有効画素としての単位画素１１０と基準信号生成回路１１２とが示されている。また、カラム処理部１３の構成として、参照信号生成回路１３１と、アナログ－デジタル変換器（以下「ＡＤ変換器」という。）１３２と、出力制御回路１３３と、特性保証部１３４とが示されている。
　単位画素１１０は、上述したように、画素アレイ部１１を構成する個々の画素に係る回路（画素回路）である。各単位画素１１０は、画素行ごとの画素駆動線１８と画素列ごとの垂直信号線１９に接続されている。本開示では、例えば赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）といった各サブピクセルを単位画素１１０と称しているが、これに限られない。単位画素１１０の具体的な回路構成の一例は、図３を参照して説明される。
　基準信号生成回路１１２は、単位画素１１０の所定のフローティングディフュージョン領域（図３参照）から取り出される電荷に基づく信号の電圧レベルを判定するための基準となる電圧を有する信号（以下「基準信号」という。）を生成し、出力する。基準信号生成回路１１２は、画素行ごとの画素駆動線１８と画素列ごとの垂直信号線１９に接続されている。基準信号生成回路１１２は、一例として、任意の電圧を出力することができるいわゆる太陽黒点回路として構成され得る。また、他の例として、基準信号生成回路１１２は、遮光されたダミーの単位画素により実現され得る。更に他の例として、基準信号生成回路１１２には、直前に画素信号の読み出しがすでに行われ、リセット状態にある単位画素が用いられても良い。基準信号生成回路１１２の回路構成のいくつかの例は、図４を参照して説明される。
　参照信号生成回路１３１は、ＡＤ変換器１３２によるＡＤ変換処理に必要な参照信号を生成し、出力する。参照信号は、例えば、電圧レベルが経時的に傾斜変化する傾斜信号（ＲＡＭＰ信号）である。
　ＡＤ変換器１３２は、単位画素１１０から出力されるアナログ形式である画素信号をデジタル形式の画素信号（画素データ）に変換する。ＡＤ変換器１３２は、画素列に対応する垂直信号線１９ごとに並列的に設けられる。本開示では、ＡＤ変換器１３２は、シングルスロープ型ＡＤ変換器として構成されるが、これに限られない。ＡＤ変換器１３２は、後述するように、例えば、比較器１３２２とカウンタ１２２３とを含み構成される。本開示では、カウンタ１２２３として、アップ／ダウンカウンタ（以下「Ｕ／Ｄカウンタ」という。）が示されているが、これに限られず、グレイコードカウンタであっても良い。ＡＤ変換器１３２は、参照信号生成回路１３１から供給される参照信号と単位画素１１０から読み出される画素信号とを比較器１３２２により経時的に比較しながらＵ／Ｄカウンタ１３２３によりカウントを実行し、該カウントされた値を出力する。より具体的には、ＡＤ変換器１３２は、単位画素１１０がリセット電圧レベルにあるＰ相では、Ｕ／Ｄカウンタ１３２３によりダウンカウントを実行してカウント値を保持する一方、単位画素１１０が信号電圧レベルにあるＤ相では、Ｕ／Ｄカウンタ１３２３によりアップカウントを実行することにより、最終的なカウント値をデジタル形式の画素信号として信号処理部１６に出力する。したがって、このときのデジタル形式の画素信号は、Ｄ相カウント値とＰ相カウント値との差分となり、相関二重サンプリング（ＣＤＳ）されたデータとなる。
　また、本実施形態のＡＤ変換器１３２は、各単位画素１１０から読み出される画素信号に対する処理を選択的に制御するための判定部１３２１を含み構成される。後述するように、判定部１３２１は、判定モードで動作する比較器１３２２により実現される。判定部１３２１は、露光処理後の判定フェーズで、読み出した画素信号が暗い光に対応した画素信号であるか又は明るい光に対応した画素信号であるかを判定する。判定部１３２１による判定の結果に従い、ＡＤ変換器１３２は、所定の動作モード（例えば高感度モード又は低感度モードのいずれか）で動作するように制御される。また、判定部１３２１は、判定結果を示す情報（例えばフラグ）をＡＤ変換処理後の画素信号とともに信号処理部１６に出力する。
　出力制御回路１３３は、判定部１３２１による判定結果に従い、参照信号の出力を排他的に切り替える。すなわち、出力制御回路１３３は、判定部１３２１による判定結果に従って、暗い光に対応した画素信号が読み出される期間において参照信号をＡＤ変換器１３２に出力するか、又は明るい光に対応した画素信号が読み出される期間においてＡＤ変換器１３２が動作しないよう、参照信号を特性保証部１３４に出力するかを切り替える。
　特性保証部１３４は、参照信号生成回路１３１の動作特性を保証する。特性保証部１３４は、例えば容量素子を含み構成される。すなわち、特性保証部１３４は、ＡＤ変換器１３２の動作停止中、参照信号生成回路１３１と電気的に接続され、所定の容量インピーダンスを参照信号生成回路１３１に与えることで、参照信号生成回路１３１から見たときの容量インピーダンスの変動を防止する。
　図３は、本技術の一実施形態に係る固体撮像装置の画素アレイ部における単位画素の回路構成の一例を示す図である。
　本例の単位画素１１０は、同図に示すように、第１光電変換部１１０１ａと、第２光電変換部１１０１ｂと、第１転送ゲート部１１０２ａ乃至第３転送ゲート部１１０２ｃと、リセットゲート部１１０３と、電荷蓄積部１１０４と、第１フローティングディフュージョン部（以下「第１ＦＤ部」という。）１１０５ａと、第２フローティングディフュージョン部（以下「第２ＦＤ部」という。）１１０５ｂと、増幅トランジスタ１１０６と、選択トランジスタ１１０７とを含み構成される。本例では、単位画素１１０における各トランジスタはＮＭＯＳトランジスタであるが、これに限られない。
　また、単位画素１１０に対して、図１に示した画素駆動線１８として、各種の駆動信号ＴＧＬ、ＦＣＧ、ＦＤＧ、ＲＳＴ、及びＳＥＬ等を供給するための複数の駆動線が、例えば画素行ごとに配線される。これらの駆動信号は、例えば、高電位レベルでＮＭＯＳトランジスタを導通（オン）状態にする一方、低電位レベルでＮＭＯＳトランジスタを非導通（オフ）状態にするパルス信号である。
　第１光電変換部１１０１ａ及び第２光電変換部１１０１ｂは、例えば、ＰＮ接合のフォトダイオードである。第１光電変換部１１０１ａ及び第２光電変換部１１０１ｂのそれぞれは、受光した光量に応じた電荷を生成し、蓄積する。本例では、第１光電変換部１１０１ａの受光面の面積は、第２光電変換部１１０１ｂの受光面の面積よりも大きく構成され、したがって、第１光電変換部１１０１ａの方が第２光電変換部１１０１ｂよりも高い感度に対応するように構成されている。このような２種類の感度の異なるフォトダイオードを用いることにより、固体撮像装置１は、画素信号の出力電圧レベルのダイナミックレンジを大きく取ることができる。
　第１転送ゲート部１１０２ａは、第１光電変換部１１０１ａと第１ＦＤ部１１０５ａとの間に設けられたＮＭＯＳトランジスタである。第１転送ゲート部１１０２ａのゲート電極には、駆動信号ＴＧＬが印加される。すなわち、駆動信号ＴＧＬが高電位レベルになると、第１転送ゲート部１１０２ａは導通状態になり、第１光電変換部１１０１ａに蓄積されている電荷が、第１転送ゲート部１１０２ａを介して第１ＦＤ部１１０５ａに転送される。
　第２転送ゲート部１１０２ｂは、電荷蓄積部１１０４と第２ＦＤ部１１０５ｂとの間に設けられたＮＭＯＳトランジスタである。第２転送ゲート部１１０２ｂのゲート電極には、駆動信号ＦＣＧが印加される。駆動信号ＦＣＧが高電位レベルになると、第２転送ゲート部１１０２ｂは導通状態になり、電荷蓄積部１１０４の電位と第２ＦＤ部１１０５ｂの電位とが結合する。
　第３転送ゲート部１１０２ｃは、第１ＦＤ部１１０５ａと第２ＦＤ部１１０５ｂとの間に設けられたＮＭＯＳトランジスタである。第３転送ゲート部１１０２ｃのゲート電極には、駆動信号ＦＤＧが印加される。駆動信号ＦＤＧが高電位レベルになると、第３転送ゲート部１１０２ｃは導通状態になり、第１ＦＤ部１１０５ａの電位と第２ＦＤ部１１０５ｂの電位とが結合する。
　リセットゲート部１１０３は、電源電圧ＶＤＤと第２ＦＤ部１１０５ｂとの間に設けられたＮＭＯＳトランジスタである。リセットゲート部１１０３のゲート電極には、駆動信号ＲＳＴが印加される。駆動信号ＲＳＴが高電位レベルになると、リセットゲート部１１０３は導通状態になる。これにより、駆動信号ＦＣＧ及びＦＤＧの電位レベルに応じて、第１ＦＤ部１１０５ａと第２ＦＤ部１１０５ｂとが結合した領域の電位、電荷蓄積部１１０４と第２ＦＤ部１１０５ｂとが結合した領域の電位、又は、電荷蓄積部１１０４と第１ＦＤ部１１０５ａと第２ＦＤ部１１０５ｂとが結合した領域の電位が、電源電圧ＶＤＤのレベルにリセットされる。
　電荷蓄積部１１０４は、キャパシタからなる。電荷蓄積部１１０４は、例えば、シリコン（Ｓｉ）内に拡散層とゲート電極により形成されても良いし、或いは、金属／絶縁体／金属（ＭＩＭ）構造により形成されても良い。電荷蓄積部１１０４の一方の電極は、電源電圧ＶＤＤに接続され、他方の電極は、第２光電変換部１１０１ｂのカソード電極及び第２転送ゲート部１１０２ｂのドレイン電極に接続されている。電荷蓄積部１１０４は、第２光電変換部１１０１ｂによって光電変換された電荷を蓄積する。
　第１ＦＤ部１１０５ａは、所定の電荷量を保持可能なフローティングディフュージョン領域である。第１ＦＤ部１１０５ａの一方の電極は設置され、他方の電極は、第１転送ゲート部１１０２ａのドレイン電極、第３転送ゲート部１１０２ｃのソース電極及び増幅トランジスタ１１０６のゲート電極のそれぞれに接続されている。第１ＦＤ部１１０５ａに蓄積された電荷は、電圧信号に電荷電圧変換され読み出される。
　第２ＦＤ部１１０５ｂもまた、所定の電荷量を保持可能なフローティングディフュージョン領域である。本実施形態では、第２ＦＤ部１１０５ｂに蓄積される電荷は、第１光電変換部１１０１ａにより光電変換された電荷のうち、オーバーフローした電荷である。第２ＦＤ部１１０５ｂの一方の電極は、電源ＳｕｂＦＤ－ＶＤＤに接続され、他方の電極は、第２転送ゲート部１１０２ｂのソース電極、第３転送ゲート部１１０２ｃのドレイン電極、及びリセットゲート部１１０３のソース電極のそれぞれに接続されている。第２ＦＤ部１１０５ｂに蓄積された電荷は、電圧信号に電荷電圧変換され読み出される。
　増幅トランジスタ１１０６は、ゲート電極が第１ＦＤ部１１０５ａに接続され、ドレイン電極が電源電圧ＶＤＤに接続されたＮＭＯＳトランジスタである。増幅トランジスタ１１０６は、第１ＦＤ部１１０５ａに保持されている電荷を読み出すための読み出し回路、すなわち、ソースフォロワ回路の入力部となる。つまり、増幅トランジスタ１１０６は、ソース電極が選択トランジスタ１１０７を介して垂直信号線１９に接続されることにより、垂直信号線１９に接続される定電流源１１０８とソースフォロワ回路を構成する。
　選択トランジスタ１１０７は、増幅トランジスタ１１０６のソース電極と垂直信号線１９との間に設けられたＮＭＯＳトランジスタである。選択トランジスタ１１０７のゲート電極には、駆動信号ＳＥＬが印加される。駆動信号ＳＥＬが高電位レベルになると、選択トランジスタ１１０７は導通状態になり、単位画素１１０が選択状態となる。これにより、増幅トランジスタ１１０６から出力された画素信号が、選択トランジスタ１１０７を介して、垂直信号線１９に読み出される。
　図４は、本技術の一実施形態に係る固体撮像装置における基準信号生成回路の回路構成の一例を示す図である。より具体的には、同図（ａ）は、いわゆる太陽黒点回路として構成された基準信号生成回路１１２を示す回路図であり、同図（ａ）は、ダミー画素を用いた基準信号生成回路１１２を示す回路図である。
　同図（ａ）に示すように、太陽黒点回路としての基準信号生成回路１１２は、増幅トランジスタ１１２１と、選択トランジスタ１１２２とを含み構成される、ソースフォロワ回路である。増幅トランジスタ１１２１のドレイン電極は、電源電圧ＶＤＤに接続され、ゲート電極には、所定の電圧を有する基準信号ＲＥＦが入力される。また、選択トランジスタ１１２２のソース電極は、垂直信号線１９に接続され、ゲート電極には、選択信号ＳＥＬ＿Ｒが入力される。かかる構成により、基準信号生成回路１１２は、後述するように、画素信号が単位画素１１０から読み出される前に、比較器１３２２の動作電圧を初期化するための基準信号を出力する。
　また、同図（ｂ）に示す例は、ダミー画素を用いて構成された基準信号生成回路１１２である。ダミー画素は、受光面の遮蔽により常に暗黒レベルの信号を出力する。ダミー画素は、図３に示した単位画素１１０の回路と同一の構成であるため、その説明を省略する。ダミー画素では、光電変換された電荷がオーバーフローにより第１ＦＤ部１１０５ａに流入することがないため、電位の変動がなく、安定的な基準信号を得ることができる。また、一般的に、画素アレイ部１１は、ダミー画素が備わっているため、これを流用することで、新たな回路を設ける必要がない。
　他の例として、特定の単位画素１１０を基準信号生成回路１１２として機能させても良い。例えば、直前に画素信号の読み出しがすでに行われてリセット状態にある隣接する又は近傍の画素列の単位画素１１０からの出力（画素信号）を、読み出しを行おうとする単位画素１１０に対する基準信号として用いても良い。この場合、画素信号を読み出すために選択された単位画素１１０とこれに隣接する（又は近傍の）単位画素１１０は、画素アレイ部１１における画素座標上の近傍に位置するので、電源電圧ＶＤＤの降下や垂直信号線１９の抵抗値の影響を無視することができる。なお、近傍の画素列とは、１列以上離れていれば良い。
　このように、ダミー画素や隣接する単位画素１１０を基準信号生成回路１１２として用いる場合、リセットゲート部１１０３に供給される駆動信号ＲＳＴ及び第３転送ゲート部１１０２ｃに供給される駆動信号ＦＤＧを高電位レベルに固定した間に読み出される信号が基準信号として用いられる。これにより、光電変換された電荷がオーバーフローにより第１ＦＤ部１１０５ａに流入してきたとしても、電位の変動を回避でき、安定的な基準信号を得ることができる。
　他の例として、リセットゲート部１１０３に供給される駆動信号ＲＳＴ及び第３転送ゲート部１１０２ｃに供給される駆動信号ＦＤＧが高電位レベルから低電位レベルになった後に読み出される信号が基準信号として用いられても良い。このように、基準信号の読み出しは、通常の画素信号の読み出しと同じ制御によって実現することができ、制御が複雑化することがない。また、第１ＦＤ部１１０５ａの電位と第２ＦＤ部１１０５ｂの電位とが結合するため、変動する電位を揃えることができるようになる。
　図５は、本技術の一実施形態に係る固体撮像装置における画素信号読み出し機構の回路構成の一例を示す図である。具体的には、同図は、図３及び図４（ａ）に示した回路構成に加え、カラム処理部１３の回路構成を示している。
　同図に示すように、ＡＤ変換器１３２は、例えば、比較器１３２２と、Ｕ／Ｄカウンタ１３２３と、ＡＺスイッチ１３２４と、フラグ制御回路１３２５とを含み構成される。
　比較器１３２２は、単位画素１１０から読み出される画素信号と参照信号生成回路１３１から出力される参照信号とを比較して、その比較の結果に従った信号（以下「比較結果信号」という。）を出力する。例えば、比較器１３２２は、単位画素１１０から読み出される画素信号の電圧レベルが参照信号の電圧レベルよりも低い間は、低電位レベルの比較結果信号を出力し続け、その後、単位画素１１０から読み出される画素信号の電圧レベルが参照信号の電圧レベルよりも高くなると高電位レベルの比較結果信号を反転出力する。画素信号と参照信号とに基づく比較結果信号は、Ｕ／Ｄカウンタ１３２３とフラグ制御回路１３２５とに出力される。
　なお、後述するように、本実施形態では、比較器１３２２は、判定フェーズで、暗い光に対応した画素信号であるか又は明るい光に対応した画素信号であるかを判定するためにも用いられる。
　Ｕ／Ｄカウンタ１３２３は、画素信号の読み出し期間ごとに、入力された信号に対して所定のクロックに従ってカウントを実行し、該カウントされた値を出力する。例えば、Ｕ／Ｄカウンタ１３２３は、単位画素１１０がリセット電圧レベルにあるＰ相では、ダウンカウントを実行してカウント値を保持し、その後、単位画素１１０が信号電圧レベルにあるＤ相では、Ｕ／Ｄカウンタ１３２３によりアップカウントを実行することにより、最終的なカウント値をデジタル形式の画素信号として信号処理部１６に出力する。なお、Ｕ／Ｄカウンタ１２２３に代えて、グレイコードカウンタであっても良い。
　ＡＺスイッチ１３２４は、比較器１３２２の動作を初期化するためのオートゼロ信号ＡＺの供給を制御する。すなわち、ＡＺスイッチ１３２４は、基準信号生成回路１１２から基準信号が出力されている状態で、導通（オン）状態に切り替えられ、これにより、比較器１３２２は、その入力に対する出力がゼロになり、比較器１３２２は基準信号に従って初期化される。画素列ごとにＡＤ変換器１３２の動作及び停止が行われる場合、動作するＡＤ変換器１３２の数により消費電力が変動するおそれがある。したがって、本実施形態では、消費電力の変動による画質の変化を防止するために、オートゼロ信号ＡＺを用いることにより、比較器１３２２の動作状態を揃えている。
　フラグ制御回路１３２５は、判定フェーズにおける比較器１３２２から出力される比較結果信号に従ったフラグを保持する。本例では、フラグは、高感度モード又は低感度モードのいずれかを示す。また、フラグ制御回路１３２５は、高感度モード又は低感度モードのいずれかに応じて、判定フェーズに続いて画素信号が読み出される間、出力制御回路１３３の出力先を切り替える制御を行う。つまり、画素信号読み出し機構２０は、フラグに従って、高感度モード又は低感度モードで動作する。高感度モードでは、読み出される画素信号のうち、暗い光に対応した画素信号がＡＤ変換処理される一方、低感度モードでは、読み出される画素信号のうち、明るい光に対応した画素信号がＡＤ変換処理される。
　図６は、本技術の一実施形態に係る固体撮像装置における画素信号読み出し機構の概略動作の一例を説明するための図である。なお、画素信号読み出し機構２０のより詳細な動作の例は、図８及び９を参照して説明される。
　上述した画素信号読み出し機構２０は、同図に示すように、画素信号の読み出し期間の先頭のフェーズ、すなわち、判定フェーズでは、判定モードで動作するように制御される。すなわち、判定モードでは、画素信号読み出し機構２０は、まず、Ｐ相として、時刻ＴＪ１において基準信号生成回路１１２から基準信号を読み出して、該読み出した基準信号に従ってオートゼロ信号により比較器１３２２を初期化し、次に、Ｄ相として、時刻ＴＪ２において単位画素１１０における所定のフローティングディフュージョン領域での電荷量に基づく画素信号ＳＰ１を読み出し、該読み出した画素信号の電圧レベルを参照信号の電圧レベルと比較することにより、該読み出した画素信号が暗い光に対応した画素信号であるか又は明るい光に対応した画素信号であるかを判定する。なお、本例では、画素信号ＳＰ１は、後述するＤ相の画素信号ＳＰ１Ｌに相当する。他の例として、画素信号ＳＰ１は、露光期間中に第１光電変換部１１０１ａからオーバーフローしてきた電荷の量に基づく画素信号であっても良い。
　画素信号読み出し機構２０は、該読み出した画素信号の電圧レベルが参照信号の電圧レベルを超えていないと判定する場合、該所定のフローティングディフュージョン領域での電荷がオーバーフローしていないとみなして、高感度モードで動作するように制御される。一方、画素信号読み出し機構２０は、該読み出した画素信号の電圧レベルが参照信号の電圧レベルを超えていると判定する場合、該所定のフローティングディフュージョン領域での電荷がオーバーフローしているとみなして、低感度モードで動作するように制御される。
　高感度モードでは、画素信号読み出し機構２０は、時刻Ｔ１～Ｔ４のそれぞれにおいて時間順次に読み出した画素信号ＳＰ１に基づいて、ＡＤ変換処理を行う。つまり、高感度モードでは、画素信号読み出し機構２０は、画素信号の読み出し期間の前半のフェーズにおいて、ＡＤ変換器１３２にイネーブル信号を与え、第１光電変換部１１０１ａにより光電変換された電荷に基づく画素信号ＳＰ１Ｈ及びＳＰ１Ｌを用いて、ＡＤ変換処理を行う。なお、本例では、画素信号ＳＰ１Ｈ及びＳＰ１Ｌは、それぞれ、Ｐ相又はＤ相の信号から構成されている。
　一方、低感度モードでは、画素信号読み出し機構２０は、時刻Ｔ５～Ｔ８のそれぞれで時間順次に読み出した画素信号ＳＰ１及びＳＰ２に基づいて、ＡＤ変換処理を行う。つまり、低感度モードでは、画素信号読み出し機構２０は、画素信号の読み出し期間の後半のフェーズにおいて、ＡＤ変換器１３２にイネーブル信号を与え、第１光電変換部１１０１ａにより光電変換された電荷に基づく画素信号ＳＰ１及び第２光電変換部１１０１ｂにより光電変換された電荷に基づく画素信号ＳＰ２に基づいて、ＡＤ変換処理を行う。なお、本例では、画素信号ＳＰ２も同様に、Ｐ相又はＤ相の信号から構成されている。
　図７は、本技術の一実施形態に係る固体撮像装置における画素信号読み出し機構による判定処理の一例を示すフローチャートである。
　同図に示すように、画素信号読み出し機構２０において、基準信号生成回路１１２の選択トランジスタ１１２２のゲート電極に駆動信号ＳＥＬ＿Ｒが印加され、選択トランジスタ１１２２が導通状態となり、これにより、所定の電圧レベルの基準信号が垂直信号線１９に読み出される（Ｓ７０１）。
　基準信号が読み出されている間に、ＡＺスイッチ１３２４がオン制御されて導通状態になり、オートゼロ信号ＡＺにより、比較器１３２２は、その入力に対して出力がゼロになる。これにより、比較器１３２２は基準信号を基準に初期化される（Ｓ７０２）。したがって、画素列ごとのＡＤ変換器１３２の電位レベルは揃えられ、ＡＤ変換器１３２が画素列ごとに動作及び停止することによる消費電力のばらつきに伴う画質のばらつきを抑えることができる。初期化後、ＡＺスイッチ１３２４はオフ制御されて非導通状態になり、また、駆動信号ＳＥＬ＿Ｒの印加は停止し、選択トランジスタ１１２２は非導通状態となり、基準信号の読み出しは停止する。
　次に、単位画素１１０の選択トランジスタ１１０７のゲート電極に駆動信号ＳＥＬが印加され、所定のフローティングディフュージョン領域（本例では第１ＦＤ部１１０５ａ及び第２ＦＤ部１１０５ｂ）の電位に基づく画素信号が垂直信号線１９に読み出される（Ｓ７０３）。すなわち、第１光電変換部１１０１ａにより光電変換された電荷のうち、オーバーフローにより所定のフローティングディフュージョン領域に流入している電荷に基づく画素信号が読み出される。
　続いて、比較器１３２２は、単位画素１１０から読み出された画素信号と参照信号生成回路１３１から出力される参照信号との比較を開始し、画素信号の電圧レベルが参照信号の電圧レベルよりも高いか否かを判定する（Ｓ７０４）。本例では、参照信号として、傾斜信号が用いられ、参照信号の電圧波形は、少なくとも参照信号の電圧レベルの漸次的減少が収まるまでは、参照信号の電圧レベルの方が画素信号の電圧レベルよりも高くなるように設定されている。比較器１３２２は、画素信号の電圧レベルと参照信号の電圧レベルとの高低に応じた比較結果信号をフラグ制御回路１３２５に出力する。なお、比較開始直後では、比較器１３２２は、低電位レベルの比較結果信号を出力している。
　参照信号の電圧レベルが最小になった時点において、画素信号の電圧レベルが参照信号の電圧レベルよりも低い場合（Ｓ７０５のＹｅｓ）、比較器１３２２は、低電位レベルの比較結果信号を出力したままであり、フラグ制御回路１３２５は、高感度モードを示すフラグを設定し、これを保持する（Ｓ７０６）。つまり、これは、オーバーフローにより所定のフローティングディフュージョン領域に流入している電荷の量が少ないことを意味し、暗い光に対応した画素信号が処理されることになる。これに対して、画素信号の電圧レベルが参照信号の電圧レベルよりも低くない場合（Ｓ７０５のＮｏ）、比較器１３２２は、高電位レベルの比較結果信号を反転出力するため、フラグ制御回路１３２５は、低感度モードを示すフラグを設定し、これを保持する（Ｓ７０７）。つまり、これは、オーバーフローにより所定のフローティングディフュージョン領域に流入している電荷の量が多いことを意味し、明るい光に対応した画素信号が処理されることになる。
　そして、フラグ制御回路１３２５は、画素信号の読み出し期間において、保持しているフラグに従って出力制御回路１３３を選択的に切り替え、これにより、ＡＤ変換器１３２の動作及び停止の制御が行われる。
　以上のような動作により、画素信号読み出し機構２０は、基準信号と画素信号との電圧レベルの比較の結果に従って、単位画素１１０が暗い光を受光しているか又は明るい光を受光しているかを判定することができるようになる。
　図８は、本技術の一実施形態に係る固体撮像装置の画素アレイ部における単位画素の動作の一例を示すタイミングチャートであり、具体的には、各単位画素１１０による露光（受光）に係る処理の一例を示すタイミングチャートである。同図では、水平同期信号ＨＳＳ、駆動信号ＳＥＬ、ＲＳＴ、ＦＤＧ、ＴＧＬ、及びＦＣＧのタイミングチャートが示されている（図３参照）。該動作は、システム制御部１５の制御の下、例えば、画素アレイ部１１の画素行ごと、又は、複数の画素行ごとに、所定の走査順で行われる。
　同図に示すように、まず、時刻ｔ１１において、水平同期信号ＨＳＳが入力され、単位画素１１０における一連の露光に係る処理が開始する。
　次に、時刻ｔ１２において、駆動信号ＲＳＴ及びＦＤＧが高電位レベルになり、リセットゲート部１１０３及び第３転送ゲート部１１０２ｃが導通状態になる。これにより、第１ＦＤ部１１０５ａと第２ＦＤ部１１０５ｂとが結合され、該結合した領域の電位が、電源電圧ＶＤＤのレベルにリセットされる。
　次に、時刻ｔ１３において、駆動信号ＴＧＬが高電位レベルになり、第１転送ゲート部１１０２ａが導通状態になる。これにより、第１光電変換部１１０１ａに蓄積されている電荷が、第１転送ゲート部１１０２ａを介して、第１ＦＤ部１１０５ａ及び第２ＦＤ部１１０５ｂに転送され、第１光電変換部１１０１ａがリセットされる。
　次に、時刻ｔ１４において、駆動信号ＴＧＬが低電位レベルになり、第１転送ゲート部１１０２ａが非導通状態になる。これにより、第１光電変換部１１０１ａへの電荷の蓄積が開始される。
　次に、時刻ｔ１５において、駆動信号ＦＣＧが高電位レベルになり、第２転送ゲート部１１０２ｂが導通状態になる。これにより、電荷蓄積部１１０４の電位と、第１ＦＤ部１１０５ａの電位と、第２ＦＤ部１１０５ｂの電位とが結合する。また、第２光電変換部１１０１ｂに蓄積されている電荷が、該結合した領域に転送され、該結合した領域の電位が電源電圧ＶＤＤのレベルにリセットされる。
　次に、時刻ｔ１６において、駆動信号ＦＣＧが低電位レベルになり、第２転送ゲート部１１０２ｂが非導通状態になる。これにより、電荷蓄積部１１０４が、第２光電変換部１１０１ｂから転送されてくる電荷の蓄積を開始する。
　次に、時刻ｔ１７において、駆動信号ＲＳＴ及びＦＤＧが低電位レベルになり、リセットゲート部１１０３及び第３転送ゲート部１１０２ｃが非導通状態になる。
　そして、時刻ｔ１８において、水平同期信号ＨＳＳが入力される。これにより、単位画素１１０における一連の露光に係る処理が完了する。
　なお、一連の露光に係る処理においては、画素信号の読み出しは行われないため、駆動信号ＳＥＬは低電位レベルのままである。
　図９は、本技術の一実施形態に係る固体撮像装置の画素信号読み出し機構の動作の一例を説明するためのタイミングチャートであり、具体的には、単位画素１１０からの画素信号の読み出し処理の一例を示すタイミングチャートである。同図では、単位画素１１０に対する水平同期信号ＨＳＳ、駆動信号ＳＥＬ、ＲＳＴ、ＦＤＧ、ＴＧＬ、及びＦＣＧ、基準信号生成回路１１２に対する駆動信号ＳＥＬ＿Ｒ、並びに比較器１３２２に対するオートゼロ信号ＡＺのタイミングチャートが示されている。該処理は、例えば、画素アレイ部１１の画素行ごと、又は、複数の画素行ごとに、図８に示した露光処理が行われてから所定の時間後に所定の走査順で行われる。
　同図を参照して、まず、時刻ｔ２１において、水平同期信号ＨＳＳが入力され、単位画素１１０の読み出し期間が開始する。なお、本実施形態では、読み出し期間の先頭のフェーズは判定フェーズとなっている。
　次に、時刻ｔ２２において、基準信号生成回路１１２の駆動信号ＳＥＬ＿Ｒが高電位レベルになり、選択トランジスタ１１２２が導通状態になる。これにより、増幅トランジスタ１１２１のゲート電極に印加されている基準信号が、垂直信号線１９を介して、比較器１３２２に入力される。
　続いて、時刻ｔ２３において、ＡＺスイッチ１３２４がオンになり、オートゼロ信号ＡＺにより、比較器１３２２は、その入力に対する出力がゼロになり、これにより、比較器１３２２の初期化が開始される。
　その後、時刻ｔ２４において、ＡＺスイッチ１３２４がオフになり、続いて、時刻ｔ２５において、駆動信号ＳＥＬ＿Ｒが低電位レベルになり、選択トランジスタ１１２２が非導通状態になる。これにより、基準信号に従った比較器１３２２の初期化が完了する。
　次に、時刻ｔ２６において、駆動信号ＳＥＬが高電位レベルになり、選択トランジスタ１１０７が導通状態になるとともに、駆動信号ＦＤＧが高電位レベルになり、第３転送ゲート部１１０２ｃが導通状態になる。これにより、第２ＦＤ部１１０５ｂの電位ＳｕｂＦＤに従った画素信号ＳＰ１が垂直信号線１９に出力される。このとき、比較器１３２２に対する参照信号の電圧レベルは漸次的に減少し、比較器１３２２による画素信号と参照信号との比較が開始される。
　比較器１３２２による比較において、参照信号の電圧レベルが低電位レベルに下がり切った時点（時刻ＴＪ）で、画素信号ＳＰ１の電圧レベルが参照信号の電圧レベルよりも小さい場合、比較器１３２２が出力する比較結果信号は低電位レベルのままである。これは、露光処理において第１光電変換部１１０１ａをオーバーフローした電荷の量が少ないためであり、ＡＤ変換器１３２は、暗い光に対応した画素信号を処理することになる。この場合、フラグ制御回路１３２５は、高感度モードを示すフラグを保持する。
　一方、画素信号ＳＰ１の電圧レベルが参照信号の電圧レベルよりも大きい場合、比較器１３２２が出力する比較結果信号は高電位レベルに反転する。これは、単位画素１１０における第１光電変換部１１０１ａをオーバーフローした電荷の量がある程度又は十分に多いためであり、ＡＤ変換器１３２は、明るい光に対応した画素信号を処理することになる。この場合、フラグ制御回路１３２５は、低感度モードを示すフラグを保持する。
　以上により、画素信号読み出し機構２０による画素信号読み出し期間の先頭での判定フェーズは終了する。本実施形態では、露光処理直後に駆動信号ＲＳＴによる特定のフローティングディフュージョン領域の電位に対するリセットが行われないため、第１光電変換部１１０１ａに蓄積され第１転送ゲート部１１０２ａをオーバーフローした電荷が初期状態を示すことになる。
　次に、時刻ｔ２７からｔ２８まで、ＡＺスイッチ１３２４がオンになり、オートゼロ信号ＡＺにより、比較器１３２２は、その入力に対する出力がゼロになり、これにより、比較器１３２２が基準信号に従って初期化される。したがって、画素列ごとのＡＤ変換器１３２の電位レベルは揃えられ、ＡＤ変換器１３２が画素列ごとに動作及び停止することによる消費電力のばらつきに伴う画質のばらつきを抑えることができる。
　次に、時刻Ｔ１において、第１ＦＤ部１１０５ａと第２ＦＤ部１１０５ｂとの結合による電位ＳｕｂＦＤに基づく画素信号ＳＰ１Ｌが、増幅トランジスタ１１０６及び選択トランジスタ１１０７を介して、垂直信号線１９に出力される。なお、画素信号ＳＰ１Ｌは、読み出し開始直後の初期状態の電位レベルであり、Ｐ相の画素信号となる。
　次に、時刻ｔ２９において、駆動信号ＦＤＧが低電位レベルになり、第３転送ゲート部１１０２ｃが非導通状態になる。これにより、第１ＦＤ部１１０５ａと第２ＦＤ部１１０５ｂとの電位の結合が解消される。
　次に、時刻Ｔ２において、第１ＦＤ部１１０５ａの電位ＦＤに基づく画素信号ＳＰ１Ｈが、増幅トランジスタ１０６及び選択トランジスタ１１０７を介して、垂直信号線１９に出力される。なお、画素信号ＳＰ１Ｈは、Ｄ相の画素信号となる。
　次に、時刻ｔ３０において、駆動信号ＳＥＬが低電位レベルになり、選択トランジスタ１１０７が非導通状態になる。これにより、単位画素１１０からの画素信号の読み出しは、一旦、停止される。
　次に、時刻ｔ３１おいて、駆動信号ＴＧＬが高電位レベルになり、第１転送ゲート部１１０２ａが導通状態になる。これにより、露光期間中に第１光電変換部１１０１ａで生成され蓄積された電荷が、第１転送ゲート部１０２ａを介して第１ＦＤ部１１０５ａに転送される。
　続いて、時刻ｔ３２において、駆動信号ＴＧＬが低電位レベルになり、第１転送ゲート部１１０２ａが非導通状態になる。これにより、第１光電変換部１１０１ａから第１ＦＤ部１１０５ａへの電荷の転送が停止し、第１ＦＤ部１１０５ａの電荷に基づく画素信号の読み出しの準備が整う。
　次に、時刻ｔ３３において、駆動信号ＳＥＬが高電位レベルになり、選択トランジスタ１１０７が導通状態になる。
　次に、時刻Ｔ３において、第１ＦＤ部１１０５ａの電位ＦＤに基づく画素信号ＳＰ１Ｈが、増幅トランジスタ１１０６及び選択トランジスタ１１０７を介して、垂直信号線１９に出力される。この画素信号ＳＰ１Ｈは、露光期間中に第１光電変換部１１０１ａで生成され、第１ＦＤ部１１０５ａに蓄積された電荷に基づく、時刻Ｔ２で読み出されたＰ相の画素信号ＳＰＨ１に対するＤ相の画素信号である。
　次に、時刻ｔ３４において、駆動信号ＳＥＬが低電位レベルになり、選択トランジスタ１１０７が非導通状態になる一方、駆動信号ＦＤＧが高電位レベルになり、第３転送ゲート部１１０２ｃが導通状態になる。これにより、単位画素１１０からの画素信号の読み出しは、一旦、停止される一方、第１ＦＤ部１１０５ａの電位と第２ＦＤ部１１０５ｂの電位とが結合する。
　次に、時刻ｔ３５において、駆動信号ＴＧＬが高電位レベルになり、第１転送ゲート部１１０２ａが導通状態になる。これにより、時刻ｔ３１からｔ３２の間に第１光電変換部１１０１ａから転送しきれなかった電荷が、第１転送ゲート部１０２ａを介して、第１ＦＤ部１１０５ａと第２ＦＤ部１１０５ｂと結合した領域に転送される。
　続いて、時刻ｔ３６において、駆動信号ＴＧＬが低電位レベルになり、第１転送ゲート部１１０２ａが低電位レベルになる。これにより、第１光電変換部１１０１ａから第１ＦＤ部１１０５ａと第２ＦＤ部１１０５ｂとが結合した領域への残存の電荷の転送が停止する。
　次に、時刻ｔ３７において、駆動信号ＳＥＬが高電位レベルになり、選択トランジスタ１１０７が導通状態になる。
　次に、時刻Ｔ４において、第１ＦＤ部１１０５ａと第２ＦＤ部１１０５ｂとの結合による電位ＳｕｂＦＤ位に基づく画素信号ＳＰ１Ｌが、増幅トランジスタ１１０６及び選択トランジスタ１１０７を介して、垂直信号線１９に出力される。この画素信号ＳＰ１Ｌは、時刻Ｔ１で出力されたＰ相の画素信号ＳＰ１Ｌに対するＤ相の画素信号である。
　次に、時刻ｔ３８からｔ３９において、ＡＺスイッチ１３２４が導通状態になり、オートゼロ信号ＡＺにより、比較器１３２２は、その入力に対する出力がゼロになり、これにより、比較器１３２２は基準信号に従って初期化される。したがって、画素列ごとのＡＤ変換器１３２の電位レベルは揃えられ、ＡＤ変換器１３２が画素列ごとに動作及び停止することによる消費電力のばらつきに伴う画質のばらつきを抑えることができる。
　続いて、時刻Ｔ５において、第１ＦＤ部１１０５ａと第２ＦＤ部１１０５ｂとの結合による電位ＳｕｂＦＤに基づく画素信号ＳＰ１が、増幅トランジスタ１１０６及び選択トランジスタ１１０７を介して、垂直信号線１９に出力される。この画素信号ＳＰ１は、後述する時刻Ｔ６で出力されるＰ相の画素信号ＳＰ１に対するＤ相の画素信号である。
　次に、時刻ｔ４０において、駆動信号ＳＥＬが低電位レベルになり、選択トランジスタ１１０７が非導通状態になる。
　次に、時刻ｔ４１において、駆動信号ＲＳＴが高電位レベルになり、リセットゲート部１１０３が導通状態になる。これにより、第１ＦＤ部１１０５ａと第２ＦＤ部１１０５ｂとが結合した領域の電位が、電源電圧ＶＤＤのレベルにリセットされる。
　次に、時刻ｔ４２において、駆動信号ＲＳＴが低電位レベルになり、リセットゲート部１１０３が非導通状態になる。
　次に、時刻ｔ４３において、駆動信号ＳＥＬが高電位レベルになり、選択トランジスタ１１０７が導通状態になる。
　続いて、時刻Ｔ６において、第１ＦＤ部１１０５ａＤと第２ＦＤ部１１０５ｂとの結合による電位ＳｕｂＦＤに基づく画素信号ＳＰ１が、増幅トランジスタ１１０６及び選択トランジスタ１１０７を介して、垂直信号線１９に出力される。この画素信号ＳＰ１は、時刻Ｔ５で出力されたＤ相の画素信号ＳＰ１に対するＰ相の画素信号である。
　次に、時刻ｔ４４において、駆動信号ＦＣＧが高電位レベルになり、第２転送ゲート部１１０２ｂが導通状態になる。これにより、第１ＦＤ部１１０５ａの電位と、第２ＦＤ部１１０５ｂの電位と、電荷蓄積部１１０４の電位とが結合する。
　続いて、時刻Ｔ７において、第１ＦＤ部１１０５ａ、第２ＦＤ部１１０５ｂ、及び電荷蓄積部１１０４の結合による電位ＦＣに基づく画素信号ＳＰ２が、増幅トランジスタ１１０６及び選択トランジスタ１１０７を介して、垂直信号線１９に出力される。この画素信号ＳＰ２は、第２光電変換部１１０１ｂに蓄積された電荷を含む明るい光に対応したＤ相の画素信号である。
　次に、時刻ｔ４５において、駆動信号ＳＥＬが低電位レベルになり、選択トランジスタ１１０７が非導通状態になる。
　次に、時刻ｔ４６において、駆動信号ＲＳＴが高電位レベルになり、リセットゲート部１１０３が導通状態になる。これにより、第１ＦＤ部１１０５ａ、第２ＦＤ部１１０５ｂ、及び電荷蓄積部１１０４が結合した領域の電位が、電源電圧ＶＤＤのレベルにリセットされる。
　次に、時刻ｔ４７において、駆動信号ＲＳＴが低電位レベルになり、リセットゲート部１１０３が非導通状態になる。
　次に、時刻ｔ４８において、駆動信号ＳＥＬが高電位レベルになり、選択トランジスタ１１０７が導通状態になる。
　続いて、時刻Ｔ８において、第１ＦＤ部１１０５ａ、第２ＦＤ部１１０５ｂ、及び電荷蓄積部１１０４の結合による電位ＦＣに基づく画素信号ＳＰ２が、増幅トランジスタ１１０６及び選択トランジスタ１１０７を介して、垂直信号線１９に出力される。この画素信号ＳＰ２は、時刻Ｔ７で出力されたＤ相の画素信号ＳＰ２に対するＰ相の画素信号である。
　次に、時刻ｔ４９において、駆動信号ＳＥＬが低電位レベルになり、選択トランジスタ１１０７が非導通状態になるとともに、駆動信号ＦＣＧ及びＦＤＧが低電位レベルになり、第２転送ゲート部１１０２ｂ及び第３転送ゲート部１１０２ｃがそれぞれ非導通状態になる。
　そして、時刻ｔ５０において、水平同期信号ＨＳＳが入力される。これにより、単位画素１１０における一連の画素信号の読み出し処理が完了する。なお、画素信号の読み出しが行われた単位画素１１０は、リセット状態となる。
　以上のように、本実施形態の画素信号読み出し機構２０は、露光処理後の画素信号の読み出し期間の先頭で、判定モードで動作して、所定のフローティングディフュージョン領域での電荷量に基づく画素信号を読み出して、該画素信号の電圧レベルを判定し、該判定の結果に応じて、続いて読み出される画素信号に対する処理を選択的に制御することができる。とりわけ、本実施形態の画素信号読み出し機構２０は、画素信号の電圧レベルが参照信号の電圧レベルよりも低い場合は、高感度モードで動作する一方、画素信号の電圧レベルが参照信号の電圧レベルよりも高い場合は、低感度モードで動作するので、画素信号の読み出し期間におけるＡＤ変換器１３２の動作時間が実質的に半分になり、消費電力を低減することができるようになる。
［２．第２の実施形態］
　本実施形態は、第１の実施形態の変形であり、露光（受光）処理後の判定フェーズにおいて読み出される画素信号を、第１の実施形態とは異なるフローティングディフュージョン領域での電荷量に基づく画素信号を読み出して、該画素信号の電圧レベルを判定、該判定の結果に応じて、続いて読み出される画素信号に対する処理を選択的に制御することを特徴としている。
　すなわち、本実施形態の画素信号読み出し機構２０は、第１ＦＤ部１１０５ａと第２ＦＤ部１１０５ｂとが結合した領域の電位ＳｕｂＦＤに基づく画素信号を読み出すのではなく、第１ＦＤ部１１０５ａの電位ＦＤに基づく画素信号を読み出す。
　図１０は、本技術の一実施形態に係る固体撮像装置の画素信号読み出し機構の動作の一例を説明するためのタイミングチャートである。なお、同図に示すタイミングチャートは、時刻ｔ２６’～ｔ２７’の動作を除いて（図中、１点鎖線で示されている。）、図９に示したタイミングチャートと同じである。
　同図を参照して、時刻ｔ２１において、水平同期信号ＨＳＳが入力され、単位画素１１０の読み出し期間が開始し、時刻ｔ２２～ｔ５において、上述したように、基準信号に従って比較器１３２２が初期化される。
　次に、時刻ｔ２６’において、駆動信号ＳＥＬが高電位レベルになり、選択トランジスタ１１０７が導通状態になる。このとき、第１の実施形態と異なり、駆動信号ＦＤＧは低電位レベルのままであり、第３転送ゲート部１１０２ｃは非導通状態である。したがって、第２ＦＤ部１１０５ｂの電位ＦＤに従った画素信号が垂直信号線１９に出力される。これにより、上述したように、比較器１３２２による画素信号と参照信号との比較が開始される。
　比較器１３２２による比較において、参照信号の電圧レベルが低電位レベルに下がり切った時点（時刻ＴＪ）で、画素信号の電圧レベルが参照信号の電圧レベルよりも小さい場合、比較器１３２２が出力する比較結果信号は低電位レベルのままである。これは、露光処理において第１光電変換部１１０１ａをオーバーフローした電荷の量が少ないためであり、ＡＤ変換器１３２は、暗い光に対応した画素信号を処理することになる。この場合、フラグ制御回路１３２５は、高感度モードを示すフラグを保持する。
次に、時刻ｔ２７’において、駆動信号ＦＤＧが高電位レベルになり、第３転送ゲート部１１０２ｃが導通状態になる。これにより、第１ＦＤ部１１０５ａの電位と第２ＦＤ部１１０５ｂの電位とが結合し、該結合した領域の電位ＳｕｂＦＤに従った画素信号が垂直信号線１９に出力される。このとき、比較器１３２２に対する参照信号の電圧レベルは漸次的に減少し、比較器１３２２による画素信号と参照信号との比較が開始される。
　また、時刻ｔ２７’からｔ２８において、ＡＺスイッチ１３２４がオンになり、オートゼロ信号ＡＺにより、比較器１３２２は、その入力に対する出力がゼロになり、これにより、基準信号に従って比較器１３２２が初期化される。
　なお、画素信号読み出し機構２０における以降の動作については、第１の実施形態と同じであるため、その説明を省略する。
　以上のように、本実施形態によれば、第１の実施形態と同様の利点を奏し得る。とりわけ、本実施形態によれば、判定フェーズにおいて、第３転送ゲート部１１０２ｃを非導通状態のまま、選択トランジスタ１１０７を導通状態にするので、第１光電変換部１１０１ａにより光電変換されオーバーフローして第１ＦＤ部１１０５ａに蓄積された電荷に基づく画素信号を読み出すことができ、このような画素信号に基づいても、同様に、単位画素１１０が明るい光を受光しているか暗い光を受光しているかを判定することができる。
［３．第３の実施形態］
　本実施形態は、第１の実施形態の変形であり、基準信号生成回路内を流れる電流の有無に従って、単位画素が明るい光を受光しているか又は暗い光を受光しているかを判定することを特徴とする。つまり、本実施形態では、画素信号読み出し機構が、判定フェーズにおいて、２つのソースフォロワ回路の出力を競合させて、一方のソースフォロワ回路を流れる電流の有無に従って、単位画素が受光した光の明暗判定を行っている。
　図１１は、本技術の一実施形態に係る固体撮像装置における画素信号読み出し機構の一例を説明するための図である。同図に示すように、本実施形態の画素信号読み出し機構２０’は、基準信号生成回路１１２が電流検知回路１１２３を備える点で、図２に示した画素信号読み出し機構２０と異なっている。なお、同図では、単位画素１１０の回路構成は、図２に示したものと同じであるため、省略されて示されている。
　すなわち、同図に示すように、基準信号生成回路１１２は、増幅トランジスタ１１２１のドメイン電極と電源電圧ＶＤＤとの間に設けられた電流検知回路１１２３を含み構成される。電流検知回路１１２３は、増幅トランジスタ１１２１のドメイン電極に電流が流れる場合に、その電流に基づく検知信号をカラム処理部１３のフラグ制御回路１３２５に出力する。
　また、画素信号読み出し機構２０’は、第１の実施形態と同様に、単位画素１１０の増幅トランジスタ１１０６によるソースフォロワ回路と、基準信号生成回路１１２の増幅トランジスタ１１２１によるソースフォロワ回路とを含み構成されている。
　このように構成された画素信号読み出し機構２０’は、露光処理後の判定フェーズにおいて、以下のように動作する。
　すなわち、単位画素１１０の選択トランジスタ１１０７のゲート電極に対して駆動信号ＳＥＬが印加されるとともに、基準信号生成回路１１２の選択トランジスタ１１２２に対する駆動信号ＳＥＬ＿Ｒが印加されると、選択トランジスタ１１０７と選択トランジスタ１１２２とが導通状態となる。これにより、単位画素１１０の所定のフローティングディフュージョン領域から画素信号が垂直信号線１９に出力されるとともに、基準信号生成回路１１２から基準信号もまた垂直信号線１９に出力される。これにより、画素信号の電圧と基準信号の電圧とが競合し、入力電圧が高い方のソースフォロワ回路にのみ電流が流れることになる。したがって、画素信号の電圧レベルが基準信号の電圧レベルよりも高ければ、単位画素１１０に電流が流れ、基準信号生成回路１１２には電流は流れない。これに対して、画素信号の電圧レベルが基準信号の電圧レベルよりも低ければ、基準信号生成回路１１２に電流が流れることになる。したがって、電流検知回路１１２３は、ソースフォロワ回路の入力電圧の差に基づいて流れる電流を検知した場合、該電流に基づく検知信号をフラグ制御回路１３２５に出力する。
　フラグ制御回路１３２５は、電流検知回路１１２３から出力される検知信号に従ったフラグを保持する。すなわち、フラグ制御回路１３２５は電流検知回路１１２３から検知信号を受け取った場合（すなわち、検出信号が高電位レベルを示す場合）、高感度モードを示すフラグを保持する。一方、フラグ制御回路１３２５は電流検知回路１１２３から検知信号を受け取らなかった場合（すなわち、検出信号が低電位レベルを示す場合）、低感度モードを示すフラグを保持する。フラグ制御回路１３２５は、高感度モード又は低感度モードのいずれかに応じて、出力制御回路１３３の出力先を切り替える制御を行う。
　以上のように、本実施形態によれば、第１の実施形態と同様の利点を奏する。また、本実施形態によれば、２つのソースフォロワ回路の組み合わせによる特性を利用することにより、容易に画素信号の電位レベルの判定を行うことができるようになる。
［４．第４の実施形態］
　本実施形態は、第１の実施形態の変形であり、２系統の垂直信号線（ＶＳＬ）を介して、単位画素から異なる画素信号を並列的に読み出し可能に構成された画素信号読み出し機構において、判定フェーズにおける判定結果に従い、一方の垂直信号線から読み出される画素信号のみに対して処理を行うようにしたことを特徴としている。
　図１２は、本技術の一実施形態に係る固体撮像装置における画素信号読み出し機構の一例を説明するための図である。同図に示すように、画素信号読み出し機構２００において、単位画素１１０’は、２つの垂直信号線１９Ａ及び１９Ｂのそれぞれに接続された２つのソースフォロワ回路を含み構成される。すなわち、同図に示す単位画素１１０’は、増幅トランジスタ１１０６Ｂ及び選択トランジスタ１１０７Ｂが設けられている点、並びに第３転送ゲート部が２段の転送ゲート部１１０２ｃ及び１１０２ｃ’により構成されている点で、図３に示した単位画素１１０と異なっている。なお、本開示では、垂直信号線１９Ａ及び１９Ｂは、それぞれ、第１読み出し信号線及び第２読み出し信号線の一態様である。
　より具体的には、符号１１０６Ａで示される増幅トランジスタ及び符号１１０７Ａで示される選択トランジスタは、それぞれ、図３に示した増幅トランジスタ１１０６及び選択トランジスタ１１０７と同じである。したがって、増幅トランジスタ１１０６Ａは、第１ＦＤ部１１０５ａに保持されている電荷を読み出すための第１のソースフォロワ回路の入力部となり、ソース電極が選択トランジスタ１１０７Ａを介して垂直信号線１９Ａに接続されることにより、垂直信号線１９に接続される定電流源１１０８と第１のソースフォロワ回路を構成する。
　一方、増幅トランジスタ１１０６Ｂは、ソース電極が選択トランジスタ１１０７Ｂのドレイン電極に接続され、ゲート電極が第２ＦＤ部１１０５ｂに接続され、ドレイン電極が電源電圧ＶＤＤに接続されて設けられたＮＭＯＳトランジスタである。したがって、増幅トランジスタ１１０６Ｂは、第２ＦＤ部１１０５ｂに保持されている電荷を読み出すための第２のソースフォロワ回路の入力部となり、ソース電極が選択トランジスタ１１０７Ｂを介して垂直信号線１９Ｂに接続されることにより、垂直信号線１９に接続される定電流源１１０８とソースフォロワ回路を構成する。
　入力制御部２１０は、判定部１３２１による判定結果（本例では、比較器１３２２による比較結果）に従い、垂直信号線１９Ａ又は１９Ｂのいずれかを排他的に選択する。すなわち、入力制御部２１０は、判定フェーズにおいて、例えば垂直信号線１９Ｂから読み出される画素信号が参照信号と比較されるように、垂直信号線１９Ｂを選択する。更に、入力制御部２１０は、該比較の結果に従って、画素信号が読み出される期間において、画素信号を読み出すための垂直信号線１９Ａ又は１９Ｂのいずれか一方を選択する。
　図１３は、本技術の一実施形態に係る固体撮像装置の画素信号読み出し機構の動作の一例を説明するためのタイミングチャートであり、具体的には、同図は、判定フェーズにおける垂直信号線１９Ｂからの単位画素１１０’の画素信号の読み出し処理の一例を示すタイミングチャートである。なお、同図に示す処理は、垂直信号線１９Ｂを用いて画素信号を読み出す点を除いて、図１０に示した判定フェーズと略同じであるが、第３転送ゲート部１１０２ｃへの駆動信号ＦＤＧ１に加え、第３転送ゲート部１１０２ｃ１１０２ｃ’への駆動信号ＦＤＧ２が制御される点で、図９に示したものと異なっている。
　同図を参照して、まず、時刻ｔ２１において、水平同期信号ＨＳＳが入力され、単位画素１１０の読み出し期間が開始する。このとき、入力制御部２１０は、フラグ制御回路１３２５の制御の下、垂直信号線１９Ｂを選択する。これにより、垂直信号線１９Ｂが垂直信号線１９を介して比較器１３２２に接続されることになる。
　次に、時刻ｔ２２において、基準信号生成回路１１２の駆動信号ＳＥＬ＿Ｒが高電位レベルになり、選択トランジスタ１１２２が導通状態になる。これにより、増幅トランジスタ１１２１のゲート電極に印加されている基準信号が、垂直信号線１９Ｂを介して、比較器１３２２に入力される。
　続いて、時刻ｔ２３において、ＡＺスイッチ１３２４がオンになり、オートゼロ信号ＡＺにより、比較器１３２２は、その入力に対する出力がゼロになり、これにより、比較器１３２２の初期化が開始される。
　その後、時刻ｔ２４において、ＡＺスイッチ１３２４がオフになり、続いて、時刻ｔ２５において、駆動信号ＳＥＬ＿Ｒが低電位レベルになり、選択トランジスタ１１２２が非導通状態になる。これにより、基準信号に従った比較器１３２２の初期化が完了する。
　次に、時刻ｔ２６において、駆動信号ＳＥＬ＿Ｂが高電位レベルになり、選択トランジスタ１１０７Ｂが導通状態になる。本例では、駆動信号ＦＤＧ１及びＦＤＧ２の電位レベルは、低電位レベルのままである。これにより、第１ＦＤ部１１０５ａの電位ＦＤに従った画素信号が垂直信号線１９Ｂに出力される。このとき、比較器１３２２に対する参照信号の電圧レベルは漸次的に減少し、比較器１３２２による画素信号と参照信号との比較が開始される。
　比較器１３２２による比較において、参照信号の電圧レベルが低電位レベルに下がり切った時点（時刻ＴＪ）で、画素信号の電圧レベルが参照信号の電圧レベルよりも小さい場合、比較器１３２２が出力する比較結果信号は低電位レベルのままである。これは、露光処理において第１光電変換部１１０１ａをオーバーフローした電荷の量が少ないためであり、ＡＤ変換器１３２は、暗い光に対応した画素信号を処理することになる。この場合、フラグ制御回路１３２５は、高感度モードを示すフラグを保持し、入力制御部２１０が垂直信号線１９Ａを選択するように制御する。
　一方、画素信号の電圧レベルが参照信号の電圧レベルよりも大きい場合、比較器１３２２が出力する比較結果信号は高電位レベルに反転する。これは、単位画素１１０における第１光電変換部１１０１ａをオーバーフローした電荷の量がある程度又は十分に多いためであり、ＡＤ変換器１３２は、明るい光に対応した画素信号を処理することになる。この場合、フラグ制御回路１３２５は、低感度モードを示すフラグを保持する。
　以上により、画素信号読み出し機構２０による画素信号読み出し期間の先頭での判定フェーズは終了する。本実施形態では、露光処理直後に駆動信号ＲＳＴによる特定のフローティングディフュージョンの電位に対するリセットが行われないため、第１光電変換部１１０１ａに蓄積され第１転送ゲート部１１０２ａをオーバーフローした電荷が初期状態を示すことになる。また、本実施形態では、第１ＦＤ部１１０５ｂに蓄積された電荷に基づく画素信号に基づいて、単位画素１１０が受光している光の明暗判定が行われたが、これに限られず、上述したように、第１ＦＤ部１１０５ａに蓄積された電荷に基づく画素信号に基づいて、単位画素１１０が受光している光の明暗判定が行われても良い。
　図１４Ａ及び１４Ｂは、本技術の一実施形態に係る固体撮像装置の画素信号読み出し機構の動作の一例を説明するためのタイミングチャートである。本実施形態では、画素信号読み出し機構２００は、暗い光に対応した画素信号の読み出し処理及び明るい光に対応した画素信号の読み出し処理（駆動制御）を、それぞれ、同図Ａ及び同図Ｂのタイミングチャートに従って並列的に行っている。同図Ａ及び同図Ｂでは、便宜上、図１３に示した判定フェーズの時刻ＴＪにおける画素信号ＳＰ１の読み出し後のタイミングチャートが示されている。なお、ＡＤ変換処理は、判定結果により選択された画素信号に対してのみ行われる。
　すなわち、同図Ａは、判定フェーズ後の単位画素１１０’から垂直信号線１９Ａへの画素信号の読み出し処理の一例を示すタイミングチャートである。同図Ａでは、単位画素１１０に対する水平同期信号ＨＳＳ、駆動信号ＳＥＬ＿Ａ、ＦＤＧ１、ＦＤＧ２、及びＴＧＬ、基準信号生成回路１１２に対する駆動信号ＳＥＬ＿Ｒ、並びに比較器１３２２に対するオートゼロ信号ＡＺのタイミングチャートが示されている。同図Ａに示す画素信号の読み出し処理は、図１０に示した処理と概ね同じであるが、時刻Ｔ１で画素信号ＳＰ１Ｌを読み出す前に、駆動信号ＦＤＧ２が印加される点で、図９に示した処理と異なっている。
　すなわち、駆動信号ＦＤＧ１が高電位レベルの状態で、時刻ｔ２７～ｔ３１まで、駆動信号ＦＤＧ１及びＦＤＧ２が高電位レベルになり、第３転送ゲート部１１０２ｃ及び１１０２ｃ’が導通状態になる。これにより、第１ＦＤ部１１０５ａと第２ＦＤ部１１０５ｂとが結合した領域の電位が結合される。
　次に、時刻ｔ２９からｔ３０まで、ＡＺスイッチ１３２４がオンになり、オートゼロ信号ＡＺにより、比較器１３２２は、その入力に対する出力がゼロになり、これにより、比較器１３２２が基準信号に従って初期化される。
　なお、時刻Ｔ１～ｔ４０までの動作は、図１０に示した時刻Ｔ１～時刻ｔ３４までの処理と同じであるため、その説明を省略する。
　以上のように、画素信号読み出し機構２００は、時刻ｔ３０～ｔ４０の間に、明るい光に対応した画素信号ＳＰ１Ｈ及びＳＰ１Ｌが垂直信号線１９Ａに読み出されるように単位画素１１０の駆動を制御する。
　一方、同図Ｂは、判定フェーズ後の単位画素１１０’から垂直信号線１９Ｂへの画素信号の読み出し処理の一例を示すタイミングチャートである。同図Ａでは、単位画素１１０に対する水平同期信号ＨＳＳ、駆動信号ＳＥＬ＿Ｂ、ＲＳＴ、及びＦＣＧ、基準信号生成回路１１２に対する駆動信号ＳＥＬ＿Ｒ、並びに比較器１３２２に対するオートゼロ信号ＡＺのタイミングチャートが示されている。同図Ｂに示す画素信号の読み出し処理は、図９に示した時刻ｔ３５～ｔ４９までの処理と同じであり、また、同図Ａに示した画素信号の読み出し処理と同時並列的に行われる。したがって、画素信号読み出し機構２００は、時刻ｔ２９～ｔ４０の間に、暗い光に対応した画素信号ＳＰ１Ｌ及びＳＰ２が垂直信号線１９Ａに読み出されるように単位画素１１０の駆動を制御する。
　以上のように、本実施形態によれば、画素信号読み出し機構２００は、２系統の垂直信号線１９Ａ及び１９Ｂを備えているので、高感度モードに対応する画素信号と低感度モードに対応する画素信号とをそれぞれ並列的に読み出すことができる。また、本実施形態によれば、画素信号読み出し機構２００は、露光処理後の判定フェーズにおける判定結果に従って一方の画素信号を選択し、これをＡＤ変換処理しているので、処理時間の短縮によるフレームレートの改善を図ることができるとともに、消費電力を削減することができるようになる。
［５．第５の実施形態］
　本実施形態は、上記の実施形態の変形であり、固体撮像装置１の画素アレイ部１１における単位画素１１０の回路構成の種々の変形例を示している。単位画素の回路構成は、固体撮像装置１の設計上、画質を重視するためにダイナミックレンジの幅を重視するか、コスト的な面を考慮してトランジスタの数を抑えるか等に依存し得る。以下では、図３等に示した単位画素１１０についての種々の変形例が示されるが、図１２に示した単位画素１１０’の回路構成に対しても、同様の観点で、このような変形は適用可能である。このような種々の回路構成の単位画素を用いる場合であっても、判定フェーズにおける受光した光の明暗判定は可能である。
　まず、図１５～図１９は、上記実施形態と同様に、２種類の感度の異なるフォトダイオードを含み構成される種々の単位画素の回路構成を示している。
　具体的には、図１５に示す単位画素１１０Ａは、第２転送ゲート部１１０２ｂが設けられていない（省略されている）点で、図３に示した単位画素１１０と異なっている。したがって、電荷蓄積部１１０４の電位と第２ＦＤ部１１０５ｂの電位とは常に結合している。
　図１６に示す単位画素１１０Ｂは、第１転送ゲート部１１０２ａが設けられていない点で、図３に示した単位画素１１０と異なっている。したがって、第１ＦＤ部１１０５ａの電位と第２ＦＤ部１１０５ｂの電位とは常に結合している。
　図１７に示す単位画素１１０Ｃは、第４転送ゲート部１１０２ｄが、電荷蓄積部１１０４と第２光電変換部１１０１ｂとの間に設けられている点で、図３に示した単位画素１１０と異なっている。第４転送ゲート部１１０２ｄのゲート電極に駆動信号ＴＧＳが印加されると、第４転送ゲート部１１０２ｄは導通状態になる。これにより、第２光電変換部１１０１ｂにより光電変換された電荷は、電荷蓄積部１１０４に転送され蓄積される。
　図１８に示す単位画素１１０Ｄは、第２転送ゲート部１１０２ｂが設けられていない点で、図１７に示した単位画素１１０Ｃと異なっている。したがって、電荷蓄積部１１０４の電位と第２ＦＤ部１１０５ｂの電位とは常に結合している。また、第４転送ゲート部１１０２ｄのゲート電極に対する駆動信号ＴＧＳの印加により、第２光電変換部１１０１ｂにより光電変換された電荷は、電荷蓄積部１１０４に転送され蓄積される。
　図１９に示す単位画素１１０Ｅは、第１転送ゲート部１１０２ａが設けられていない点で、図１７に示した単位画素１１０Ｃと異なっている。したがって、第１ＦＤ部１１０５ａの電位と第２ＦＤ部１１０５ｂの電位とは常に結合している。
　次に、図２０～図２５に示す単位画素１１０Ｆ～単位画素１１０Ｋについて説明する。図２０～図２５は、単一のフォトダイオードのみを用いて構成される種々の単位画素の回路構成を示している。このような単一のフォトダイオードのみを用いる構成によっても、転送ゲートの導通制御によりフォトダイオードからオーバーフローした電荷を取り出して蓄積し、これにより、ダイナミックレンジを拡大することができる。このような単一のフォトダイオードを用いて画素ごとに高Ｓ／Ｎ比及び高飽和信号量を同時に確保するタイプの固体撮像装置は、横オーバーフロー蓄積容量（Lateral Overflow. Integration Capacitor：ＬＯＦＩＣ）イメージセンサと呼ばれる。
　すなわち、図２０に示す単位画素１１０Ｆは、第２光電変換部１１０１ｂが設けられていない点で、図３に示した単位画素１１０と異なっている。図２０に示す単位画素１１０Ｆにおいては、第１転送ゲート部１１０２ａのゲート電極に駆動信号ＦＤＧを印加するとともに、第２転送ゲート部１１０２ｂのゲート電極に駆動信号ＦＣＧを印加することにより、第１光電変換部１１０１ａにより光電変換され蓄積された電荷が、電荷蓄積部１１０４に転送され蓄積される。
　図２１に示す単位画素１１０Ｇは、第２転送ゲート部１１０２ｂが設けられていない点で、図２０に示した単位画素１１０と異なっている。したがって、電荷蓄積部１１０４の電位と第２ＦＤ部１１０５ｂの電位とは常に結合している。
　図２２に示す単位画素１１０Ｈは、第１転送ゲート部１１０２ａが設けられていない点で、図２０に示した単位画素１１０と異なっている。したがって、第１ＦＤ部１１０５ａの電位と第２ＦＤ部１１０５ｂの電位とは常に結合している。
　図２３に示す単位画素１１０Ｉは、第１光電変換部１１０１ａと電荷蓄積部１１０４との間に第５転送ゲート部１１０１ｅが設けられている点で、図２０に示した単位画素１１０と異なっている。すなわち、第５転送ゲート部１１０１ｅは、ソース電極が第１光電変換部１１０１ａのカソード電極に接続され、ドレイン電極が電荷蓄積部１１０４に接続されて設けられている。
　図２４に示す単位画素１１０Ｊは、第２転送ゲート部１１０２ｂが設けられていない点で、図２３に示した単位画素１１０Ｉと異なっている。
　図２５に示す単位画素１１０Ｋは、第１転送ゲート部１１０２ａが設けられていない点で、図２３に示した単位画素１１０Ｉと異なっている。
　本技術は、図１５～２５に示したような種々の回路構成を有する単位画素１１０Ａ～１１０Ｋが適用される場合であっても、同様に、露光処理後の判定フェーズにおいて、所定のフローティングディフュージョン領域の電荷に基づく画素信号を読み出して、該読み出した画素信号に基づいて受光した光の明暗判定を行うことができる。
［６．移動体への応用例］
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置（電子機器）として実現されても良い。以下に示す例では、本技術に係る固体撮像装置１は、撮像部又はその一部として説明される。
　図２６は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２６に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ　Ｄｒｉｖｅｒ　Ａｓｓｉｓｔａｎｃｅ　Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２６の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図２７は、撮像部１２０３１の設置位置の例を示す図である。
　図２７では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図２７には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本技術が適用され得る車両制御システムの一例について説明した。本技術は、以上説明した構成のうち、撮像部１２０３１等に適用され得る。具体的には、図１に示す固体撮像装置１は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、消費電力を低減させつつ、ダイナミックレンジを拡大させることで、良好な画質を得ることができ、ドライバの疲労を軽減することが可能になる。
　上記各実施形態は、本技術を説明するための例示であり、本技術をこれらの実施形態にのみ限定する趣旨ではない。本技術は、その要旨を逸脱しない限り、さまざまな形態で実施することができる。
　例えば、本明細書に開示される方法においては、その結果に矛盾が生じない限り、ステップ、動作又は機能を並行して又は異なる順に実施しても良い。説明されたステップ、動作及び機能は、単なる例として提供されており、ステップ、動作及び機能のうちのいくつかは、発明の要旨を逸脱しない範囲で、省略でき、また、互いに結合させることで一つのものとしてもよく、また、他のステップ、動作又は機能を追加してもよい。
　また、本明細書では、さまざまな実施形態が開示されているが、一の実施形態における特定のフィーチャ（技術的事項）を、適宜改良しながら、他の実施形態に追加し、又は該他の実施形態における特定のフィーチャと置換することができ、そのような形態も本発明の要旨に含まれる。
　また、本技術は、以下のような技術的事項を含み構成されても良い。
（１）
　受光した光の強さに応じて光電変換を行う光電変換部を含み、前記光電変換部により光電変換された電荷を所定のフローティングディフュージョン領域に蓄積可能な複数の単位画素から構成される画素アレイ部と、
　前記画素アレイ部を制御するシステム制御部と、
　前記システム制御部の制御の下、読み出し信号線を介して前記単位画素の前記所定のフローティングディフュージョン領域から前記電荷に基づく画素信号を読み出す画素信号読み出し機構と、を備え、
　前記画素信号読み出し機構は、
　読み出された前記画素信号に対してＡＤ変換処理を行うＡＤ変換器と、
　判定フェーズにおいて前記単位画素から読み出される画素信号に基づいて、前記単位画素が受光した光の明暗の判定を行う判定部と、を含み、
　前記判定部は、前記判定の結果に従って、前記判定フェーズに続いて読み出される画素信号に対する前記ＡＤ変換器よる前記ＡＤ変換処理の実行又は停止を選択的に制御する、
固体撮像装置。
（２）
　前記画素信号読み出し機構は、前記判定フェーズにおいて、前記単位画素が受光した光の前記明暗の判定を行うための基準信号を生成する基準信号生成回路を含む、
前記（１）に記載の固体撮像装置。
（３）
　前記ＡＤ変換器は、入力される２つの信号を比較して、該比較の結果に従った比較結果信号を出力する比較器を含み、
　前記比較器は、前記基準信号の信号レベルに従って初期化される、
前記（１）又は（２）のいずれかに記載の固体撮像装置。
（４）
　参照信号を生成する参照信号生成回路を更に備え、
　前記比較器は、前記参照信号生成回路から供給される前記参照信号と前記判定フェーズにおいて読み出された前記画素信号とを比較して、前記比較結果信号を出力する、
前記（１）乃至（３）のいずれか一つに記載の固体撮像装置。
（５）
　前記判定部は、前記比較器から出力される前記比較結果信号に応じた動作モードを示すフラグを設定し保持するフラグ制御回路を含み、
　前記フラグ制御回路は、前記フラグが示す前記動作モードに従って、前記判定フェーズに続いて読み出される前記画素信号が前記ＡＤ変換器より前記ＡＤ変換処理が行われるように選択的に制御する、
前記（１）乃至（４）のいずれか一つに記載の固体撮像装置。
（６）
　前記フラグ制御回路は、前記比較器により前記画素信号の電圧レベルが前記参照信号の電圧レベルよりも低い場合に示される前記比較結果信号に基づいて、前記フラグを高感度モードに設定し、前記比較器により前記画素信号の電圧レベルが前記参照信号の電圧レベルよりも高い場合に示される前記比較結果信号に基づいて、前記フラグを低感度モードに設定する、
前記（５）に記載の固体撮像装置。
（７）
　前記フラグ制御回路は、
　前記フラグが前記高感度モードを示す場合に、前記単位画素から読み出される前記画素信号のうち、暗い光に対応した前記画素信号が前記ＡＤ変換処理されるように制御し、
　前記フラグが前記低感度モードを示す場合に、前記単位画素から読み出される前記画素信号のうち、明るい光に対応した前記画素信号が前記ＡＤ変換処理されるように制御する、
前記（５）又は（６）に記載の固体撮像装置。
（８）
　前記ＡＤ変換器により前記ＡＤ変換処理された画素信号を画像処理する信号処理部を更に備え、
　前記フラグ制御回路は、前記ＡＤ変換処理された前記画素信号に対応する前記フラグを前記信号処理部に出力する、
前記（１）乃至（７）のいずれか一つに記載の固体撮像装置。
（９）
　前記基準信号生成回路は、一定電圧レベルの基準信号を出力するソースフォロワ回路である、
前記（１）乃至（８）のいずれか一つに記載の固体撮像装置。
（１０）
　前記基準信号生成回路は、前記画素アレイ部に設けられたダミー画素である、一定の電圧レベルの基準信号を出力するソースフォロワ回路である、
前記（１）乃至（８）のいずれか一つに記載の固体撮像装置。
（１１）
　前記基準信号生成回路は、前記ソースフォロワ回路を流れる電流を検知する電流検知回路を含み、
　前記判定部は、
　前記電流検知回路により出力される検知信号に従って、前記明暗の判定を行う、
前記（９）に記載の固体撮像装置。
（１２）
　前記複数の単位画素のうち、前記画素信号の読み出しを行おうとする単位画素に隣接する又は近傍であって、前記画素信号の読み出しがすでに行われてリセット状態にある単位画素を前記基準信号生成回路として機能させる、
前記（１）乃至（８）のいずれか一つに記載の固体撮像装置。
（１３）
　前記基準信号は、前記リセット状態にある前記単位画素から読み出される画素信号である、
前記（１２）に記載の固体撮像装置。
（１４）
　前記単位画素は、
　第１の感度に従って受光した光を光電変換する第１光電変換部と、
　前記第１の感度よりも低い第２の感度に従って受光した光を光電変換する第１光電変換部と、を含み、
　前記画素信号読み出し機構は、前記判定フェーズにおいて、前記第１光電変換部により光電変換されオーバーフローにより前記所定のフローティングディフュージョン領域に流入した前記電荷に基づく前記画素信号を読み出す、
前記（１）乃至（１３）のいずれか一つに載の固体撮像装置。
（１５）
　前記ＡＤ変換器は、入力された信号に対して、所定のクロックに従ってカウントを実行し、該カウントされた値を出力するカウンタを更に含み、
　前記カウンタは、
　前記判定フェーズの後の画素信号の読み出し期間において、前記比較器から出力される前記比較結果信号に対してカウントされた値をデジタル形式の画素データとして出力する、
前記（１）乃至（１４）のいずれか一つに記載の固体撮像装置。
（１６）
　前記画素信号読み出し機構は、前記参照信号生成回路の動作特性を保証する特性保証部を更に備え、
　前記フラグ制御回路は、前記ＡＤ変換器による前記ＡＤ変換処理の停止中に、前記参照信号生成回路が前記特性保証部に接続されるように制御する、
前記（１）乃至（１５）のいずれか一つに記載の固体撮像装置。
（１７）
　前記画素信号読み出し機構は、前記画素アレイ部の少なくとも１画素列ごとに、前記単位画素から前記画素信号を読み出す、
前記（１）乃至（１６）のいずれか一つに記載の固体撮像装置。
（１８）
　前記ＡＤ変換器は、前記画素アレイ部の画素列ごとに対応して並列的に設けられる、
前記（１）乃至（１７）のいずれか一つに記載の固体撮像装置。
（１９）
　前記画素信号読み出し機構は、前記単位画素の前記所定のフローティングディフュージョン領域からＰｒｅ－ｃｈａｒｇｅ相の画素信号とＤａｔａ相の画素信号とからなる前記画素信号を時間順次に読み出す、
前記（１）乃至（１８）のいずれか一つに記載の固体撮像装置。
（２０）
　前記画素信号読み出し機構は、第１のフローティングディフュージョン領域から画素信号を読み出すための第１読み出し信号線と、第２のフローティングディフュージョン領域から画素信号を読み出すための第２読み出し信号線とを含み、
　前記判定部は、前記判定フェーズにおいて、前記第２読み出し信号線から読み出した前記画素信号に基づいて、前記明暗の判定を行う、
前記（１）乃至（１９）のいずれか一つに記載の固体撮像装置。
（２１）
　前記画素信号読み出し機構は、前記判定部による前記判定の結果に従い、前記第１読み出し信号線又は前記第２読み出し信号線のいずれかを排他的に選択し、選択された前記読み出し信号線から読み出される画素信号に対して前記ＡＤ変換器による前記ＡＤ変換処理を行うように制御する、
前記（１）乃至（２０）のいずれか一つに記載の固体撮像装置。
（２２）
　画素アレイ部を含む固体撮像装置の制御方法であって、
　前記制御方法は、
　前記画素アレイ部における複数の単位画素に対して露光処理を行うことと、
　前記露光処理の後の判定フェーズにおいて、前記単位画素における所定のフローティングディフュージョン領域に蓄積された電荷に基づく画素信号を、読み出し信号線を介して、読み出すことと、
　読み出した前記画素信号に基づいて、前記露光処理により前記単位画素が受光した光の明暗の判定を行うことと、
　前記判定フェーズに続いて読み出される画素信号に対してＡＤ変換器によりＡＤ変換処理を行うことと、を含み、
　前記ＡＤ変換処理を行うことは、前記判定の結果に従い、前記ＡＤ変換処理の実行又は停止を選択的に制御することを含む、
前記制御方法。
（２３）
　前記ＡＤ変換処理を行うことは、
　前記判定の結果が、前記単位画素が暗い光を受光していることを示す場合、前記暗い光に対応する前記画素信号に対して前記ＡＤ変換処理を行い、
　前記判定の結果が、前記単位画素が明るい光を受光していることを示す場合、前記明るい光に対応する前記画素信号に対して前記ＡＤ変換処理を行う、
前記（２２）に記載の前記制御方法。
（２４）
　固体撮像装置と、
　前記固体撮像装置により撮像された画像データに基づいて、制御を行う制御ユニットと、を備える電子機器であって、
　前記固体撮像装置は、
　受光した光の強さに応じて光電変換を行う光電変換部を含み、前記光電変換部により光電変換された電荷を所定のフローティングディフュージョン領域に蓄積可能な複数の単位画素から構成される画素アレイ部と、
　前記画素アレイ部を制御するシステム制御部と、
　前記システム制御部の制御の下、読み出し信号線を介して前記単位画素の前記所定のフローティングディフュージョン領域から前記電荷に基づく画素信号を読み出す画素信号読み出し機構と、を備え、
　前記画素信号読み出し機構は、
　読み出された前記画素信号に対してＡＤ変換処理を行うＡＤ変換器と、
　判定フェーズにおいて前記単位画素から読み出される画素信号に基づいて、前記単位画素が受光した光の明暗の判定を行う判定部と、を含み、
　前記判定部は、前記判定の結果に従って、前記判定フェーズに続いて読み出される画素信号に対する前記ＡＤ変換器よる前記ＡＤ変換処理の実行又は停止を選択的に制御する、電子機器。
１…固体撮像装置
１１…画素アレイ部
　１１０…単位画素（画素回路）
　　１１０１ａ…第１光電変換部
　　１１０１ｂ…第２光電変換部
　　１１０２ａ…第１転送ゲート部
　　１１０２ｂ…第２転送ゲート部
　　１１０２ｃ，１１０２ｃ’…第３転送ゲート部
　　１１０２ｄ…第４転送ゲート部
　　１１０２ｅ…第５転送ゲート部
　　１１０３…リセットゲート部
　　１１０４…電荷蓄積部
　　１１０５ａ…第１フローティングディフュージョン部
　　１１０５ｂ…第２フローティングディフュージョン部
　　１１０６，１１０６Ａ，１１０６Ｂ…増幅トランジスタ
　　１１０７，１１０７Ａ，１１０７Ｂ…選択トランジスタ
　　１１０８…定電流源
　１１２…基準信号生成回路
　　１１２１…増幅トランジスタ
　　１１２２…選択トランジスタ
　　１１２３…電流検知回路
１２…垂直駆動部
１３…カラム処理部
　１３１…参照信号生成回路
　１３２…ＡＤ変換器
　　１３２１…判定部
　　１３２２…比較器
　　１３２３…アップダウン（Ｕ／Ｄ）カウンタ
　　１３２４…ＡＺスイッチ
　　１３２５…フラグ制御回路
　１３３…出力制御回路
　１３４…特性保証部
１４…水平駆動部
１５…システム制御部
１６…信号処理部
１７…データ格納部
１８…画素駆動線
１９，１９Ａ，１９Ｂ…垂直信号線

Claims (24)

  1. 　受光した光の強さに応じて光電変換を行う光電変換部を含み、前記光電変換部により光電変換された電荷を所定のフローティングディフュージョン領域に蓄積可能な複数の単位画素から構成される画素アレイ部と、
    　前記画素アレイ部を制御するシステム制御部と、
    　前記システム制御部の制御の下、読み出し信号線を介して前記単位画素の前記所定のフローティングディフュージョン領域から前記電荷に基づく画素信号を読み出す画素信号読み出し機構と、を備え、
    　前記画素信号読み出し機構は、
    　読み出された前記画素信号に対してＡＤ変換処理を行うＡＤ変換器と、
    　判定フェーズにおいて前記単位画素から読み出される画素信号に基づいて、前記単位画素が受光した光の明暗の判定を行う判定部と、を含み、
    　前記判定部は、前記判定の結果に従って、前記判定フェーズに続いて読み出される画素信号に対する前記ＡＤ変換器よる前記ＡＤ変換処理の実行又は停止を選択的に制御する、固体撮像装置。
  2. 　前記画素信号読み出し機構は、前記判定フェーズにおいて、前記単位画素が受光した光の前記明暗の判定を行うための基準信号を生成する基準信号生成回路を含む、
    請求項１に記載の固体撮像装置。
  3. 　前記ＡＤ変換器は、入力される２つの信号を比較して、該比較の結果に従った比較結果信号を出力する比較器を含み、
    　前記比較器は、前記基準信号の信号レベルに従って初期化される、
    請求項２に記載の固体撮像装置。
  4. 　参照信号を生成する参照信号生成回路を更に備え、
    　前記比較器は、前記参照信号生成回路から供給される前記参照信号と前記判定フェーズにおいて読み出された前記画素信号とを比較して、前記比較結果信号を出力する、
    請求項３に記載の固体撮像装置。
  5. 　前記判定部は、前記比較器から出力される前記比較結果信号に応じた動作モードを示すフラグを設定し保持するフラグ制御回路を含み、
    　前記フラグ制御回路は、前記フラグが示す前記動作モードに従って、前記判定フェーズに続いて読み出される前記画素信号が前記ＡＤ変換器より前記ＡＤ変換処理が行われるように選択的に制御する、
    請求項４に記載の固体撮像装置。
  6. 　前記フラグ制御回路は、前記比較器により前記画素信号の電圧レベルが前記参照信号の電圧レベルよりも低い場合に示される前記比較結果信号に基づいて、前記フラグを高感度モードに設定し、前記比較器により前記画素信号の電圧レベルが前記参照信号の電圧レベルよりも高い場合に示される前記比較結果信号に基づいて、前記フラグを低感度モードに設定する、
    請求項５に記載の固体撮像装置。
  7. 　前記フラグ制御回路は、
    　前記フラグが前記高感度モードを示す場合に、前記単位画素から読み出される前記画素信号のうち、暗い光に対応した前記画素信号が前記ＡＤ変換処理されるように制御し、
    　前記フラグが前記低感度モードを示す場合に、前記単位画素から読み出される前記画素信号のうち、明るい光に対応した前記画素信号が前記ＡＤ変換処理されるように制御する、
    請求項６に記載の固体撮像装置。
  8. 　前記ＡＤ変換器により前記ＡＤ変換処理された画素信号を画像処理する信号処理部を更に備え、
    　前記フラグ制御回路は、前記ＡＤ変換処理された前記画素信号に対応する前記フラグを前記信号処理部に出力する、
    請求項５に記載の固体撮像装置。
  9. 　前記基準信号生成回路は、一定電圧レベルの基準信号を出力するソースフォロワ回路である、
    請求項２に記載の固体撮像装置。
  10. 　前記基準信号生成回路は、前記画素アレイ部に設けられたダミー画素である、一定の電圧レベルの基準信号を出力するソースフォロワ回路である、
    請求項２に記載の固体撮像装置。
  11. 　前記基準信号生成回路は、前記ソースフォロワ回路を流れる電流を検知する電流検知回路を含み、
    　前記判定部は、
    　前記電流検知回路により出力される検知信号に従って、前記明暗の判定を行う、
    請求項１０に記載の固体撮像装置。
  12. 　前記複数の単位画素のうち、前記画素信号の読み出しを行おうとする単位画素に隣接する又は近傍であって、前記画素信号の読み出しがすでに行われてリセット状態にある単位画素を前記基準信号生成回路として機能させる、
    請求項２に記載の固体撮像装置。
  13. 　前記基準信号は、前記リセット状態にある前記単位画素から読み出される画素信号である、
    請求項１２に記載の固体撮像装置。
  14. 　前記単位画素は、
    　第１の感度に従って受光した光を光電変換する第１光電変換部と、
    　前記第１の感度よりも低い第２の感度に従って受光した光を光電変換する第１光電変換部と、を含み、
    　前記画素信号読み出し機構は、前記判定フェーズにおいて、前記第１光電変換部により光電変換されオーバーフローにより前記所定のフローティングディフュージョン領域に流入した前記電荷に基づく前記画素信号を読み出す、
    請求項１に載の固体撮像装置。
  15. 　前記ＡＤ変換器は、入力された信号に対して、所定のクロックに従ってカウントを実行し、該カウントされた値を出力するカウンタを更に含み、
    　前記カウンタは、
    　前記判定フェーズの後の画素信号の読み出し期間において、前記比較器から出力される前記比較結果信号に対してカウントされた値をデジタル形式の画素データとして出力する、
    請求項４に記載の固体撮像装置。
  16. 　前記画素信号読み出し機構は、前記参照信号生成回路の動作特性を保証する特性保証部を更に備え、
    　前記フラグ制御回路は、前記ＡＤ変換器による前記ＡＤ変換処理の停止中に、前記参照信号生成回路が前記特性保証部に接続されるように制御する、
    請求項４に記載の固体撮像装置。
  17. 　前記画素信号読み出し機構は、前記画素アレイ部の少なくとも１画素列ごとに、前記単位画素から前記画素信号を読み出す、
    請求項１に記載の固体撮像装置。
  18. 　前記ＡＤ変換器は、前記画素アレイ部の画素列ごとに対応して並列的に設けられる、
    請求項２に記載の固体撮像装置。
  19. 　前記画素信号読み出し機構は、前記単位画素の前記所定のフローティングディフュージョン領域からＰｒｅ－ｃｈａｒｇｅ相の画素信号とＤａｔａ相の画素信号とからなる前記画素信号を時間順次に読み出す、
    請求項１に記載の固体撮像装置。
  20. 　前記画素信号読み出し機構は、第１のフローティングディフュージョン領域から画素信号を読み出すための第１読み出し信号線と、第２のフローティングディフュージョン領域から画素信号を読み出すための第２読み出し信号線とを含み、
    　前記判定部は、前記判定フェーズにおいて、前記第２読み出し信号線から読み出した前記画素信号に基づいて、前記明暗の判定を行う、
    請求項１に記載の固体撮像装置。
  21. 　前記画素信号読み出し機構は、前記判定部による前記判定の結果に従い、前記第１読み出し信号線又は前記第２読み出し信号線のいずれかを排他的に選択し、選択された前記読み出し信号線から読み出される画素信号に対して前記ＡＤ変換器による前記ＡＤ変換処理を行うように制御する、
    請求項２０に記載の固体撮像装置。
  22. 　画素アレイ部を含む固体撮像装置の制御方法であって、
    　前記制御方法は、
    　前記画素アレイ部における複数の単位画素に対して露光処理を行うことと、
    　前記露光処理の後の判定フェーズにおいて、前記単位画素における所定のフローティングディフュージョン領域に蓄積された電荷に基づく画素信号を、読み出し信号線を介して、読み出すことと、
    　読み出した前記画素信号に基づいて、前記露光処理により前記単位画素が受光した光の明暗の判定を行うことと、
    　前記判定フェーズに続いて読み出される画素信号に対してＡＤ変換器によりＡＤ変換処理を行うことと、を含み、
    　前記ＡＤ変換処理を行うことは、前記判定の結果に従い、前記ＡＤ変換処理の実行又は停止を選択的に制御することを含む、
    前記制御方法。
  23. 　前記ＡＤ変換処理を行うことは、
    　前記判定の結果が、前記単位画素が暗い光を受光していることを示す場合、前記暗い光に対応する前記画素信号に対して前記ＡＤ変換処理を行い、
    　前記判定の結果が、前記単位画素が明るい光を受光していることを示す場合、前記明るい光に対応する前記画素信号に対して前記ＡＤ変換処理を行う、
    請求項２２に記載の前記制御方法。
  24. 　固体撮像装置と、
    　前記固体撮像装置により撮像された画像データに基づいて、制御を行う制御ユニットと、を備える電子機器であって、
    　前記固体撮像装置は、
    　受光した光の強さに応じて光電変換を行う光電変換部を含み、前記光電変換部により光電変換された電荷を所定のフローティングディフュージョン領域に蓄積可能な複数の単位画素から構成される画素アレイ部と、
    　前記画素アレイ部を制御するシステム制御部と、
    　前記システム制御部の制御の下、読み出し信号線を介して前記単位画素の前記所定のフローティングディフュージョン領域から前記電荷に基づく画素信号を読み出す画素信号読み出し機構と、を備え、
    　前記画素信号読み出し機構は、
    　読み出された前記画素信号に対してＡＤ変換処理を行うＡＤ変換器と、
    　判定フェーズにおいて前記単位画素から読み出される画素信号に基づいて、前記単位画素が受光した光の明暗の判定を行う判定部と、を含み、
    　前記判定部は、前記判定の結果に従って、前記判定フェーズに続いて読み出される画素信号に対する前記ＡＤ変換器よる前記ＡＤ変換処理の実行又は停止を選択的に制御する、電子機器。
PCT/JP2021/022735 2020-07-29 2021-06-15 固体撮像装置及びこれの制御方法 WO2022024574A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE112021004025.1T DE112021004025T5 (de) 2020-07-29 2021-06-15 Festkörperbildgebungsvorrichtung und steuerverfahren derselben
CN202180058956.5A CN116171579A (zh) 2020-07-29 2021-06-15 固态成像装置及其控制方法
US18/017,105 US20230300495A1 (en) 2020-07-29 2021-06-15 Solid-state imaging device and control method of the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020128380A JP7064537B2 (ja) 2020-07-29 2020-07-29 固体撮像装置及びこれの制御方法
JP2020-128380 2020-07-29

Publications (1)

Publication Number Publication Date
WO2022024574A1 true WO2022024574A1 (ja) 2022-02-03

Family

ID=80035366

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/022735 WO2022024574A1 (ja) 2020-07-29 2021-06-15 固体撮像装置及びこれの制御方法

Country Status (5)

Country Link
US (1) US20230300495A1 (ja)
JP (1) JP7064537B2 (ja)
CN (1) CN116171579A (ja)
DE (1) DE112021004025T5 (ja)
WO (1) WO2022024574A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023153086A1 (ja) * 2022-02-08 2023-08-17 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像素子の駆動方法
WO2024043069A1 (ja) * 2022-08-22 2024-02-29 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024057810A1 (ja) * 2022-09-15 2024-03-21 ソニーセミコンダクタソリューションズ株式会社 撮像装置、撮像システム、及び、撮像装置の駆動方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009189068A (ja) * 2009-05-27 2009-08-20 Sony Corp Ａｄ変換装置および固体撮像装置並びに撮像装置
JP2017135576A (ja) * 2016-01-28 2017-08-03 株式会社リコー 光電変換素子、画像読取装置、画像形成装置及び画像読取方法
JP2018191027A (ja) * 2017-04-28 2018-11-29 キヤノン株式会社 撮像装置
JP2020057883A (ja) * 2018-10-01 2020-04-09 キヤノン株式会社 撮像装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4569647B2 (ja) 2008-03-18 2010-10-27 ソニー株式会社 Ａｄ変換装置、ａｄ変換方法、固体撮像素子、およびカメラシステム
JP2017175345A (ja) 2016-03-23 2017-09-28 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
CN109040629A (zh) 2017-06-09 2018-12-18 松下知识产权经营株式会社 摄像装置及照相机系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009189068A (ja) * 2009-05-27 2009-08-20 Sony Corp Ａｄ変換装置および固体撮像装置並びに撮像装置
JP2017135576A (ja) * 2016-01-28 2017-08-03 株式会社リコー 光電変換素子、画像読取装置、画像形成装置及び画像読取方法
JP2018191027A (ja) * 2017-04-28 2018-11-29 キヤノン株式会社 撮像装置
JP2020057883A (ja) * 2018-10-01 2020-04-09 キヤノン株式会社 撮像装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023153086A1 (ja) * 2022-02-08 2023-08-17 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像素子の駆動方法
WO2024043069A1 (ja) * 2022-08-22 2024-02-29 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Also Published As

Publication number Publication date
DE112021004025T5 (de) 2023-06-07
JP7064537B2 (ja) 2022-05-10
JP2022025515A (ja) 2022-02-10
US20230300495A1 (en) 2023-09-21
CN116171579A (zh) 2023-05-26

Similar Documents

Publication Publication Date Title
WO2019146527A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2022024574A1 (ja) 固体撮像装置及びこれの制御方法
JP2020072317A (ja) センサ及び制御方法
US11582416B2 (en) Solid-state image sensor, imaging device, and method of controlling solid-state image sensor
CN113396579A (zh) 事件信号检测传感器和控制方法
CN112913224A (zh) 固态成像元件和成像装置
JP2020096347A (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2020129657A1 (ja) センサ及び制御方法
JP7478526B2 (ja) 固体撮像素子、および、測距システム
WO2019239887A1 (ja) 撮像素子、制御方法、および電子機器
WO2019167608A1 (ja) センサ素子および電子機器
WO2022270034A1 (ja) 撮像装置、電子機器、および光検出方法
US20240064437A1 (en) Solid-state imaging element, imaging device, and method for controlling solid-state imaging element
WO2022009573A1 (ja) 撮像装置及び撮像方法
WO2021220682A1 (ja) 撮像装置
WO2021095560A1 (ja) イベント検出装置
WO2020179288A1 (ja) 光検出装置
WO2023074522A1 (ja) 物理量検出装置及び撮像装置
EP4351128A1 (en) Imaging device and electronic apparatus
WO2022153901A1 (ja) 撮像装置及び電子機器
WO2023058345A1 (ja) 撮像装置
WO2022254832A1 (ja) 撮像装置、電子機器、および撮像方法
WO2022172714A1 (ja) 固体撮像素子
WO2024042863A1 (ja) 撮像装置
WO2024095630A1 (ja) 撮像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21850545

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 21850545

Country of ref document: EP

Kind code of ref document: A1