WO2022014283A1

WO2022014283A1 - 半導体装置及びモータ駆動システム

Info

Publication number: WO2022014283A1
Application number: PCT/JP2021/023767
Authority: WO
Inventors: 尚杉江
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2020-07-13
Filing date: 2021-06-23
Publication date: 2022-01-20
Anticipated expiration: 2023-01-13
Also published as: JPWO2022014283A1; DE112021002691T5; JP7680451B2; US20230253862A1

Abstract

半導体装置は、半導体集積回路が形成された半導体チップと、半導体チップの周囲に配置された複数のリードと、各リード及び半導体チップ間を接続するチップ向けワイヤと、それらを封止するパッケージと、を備える。半導体集積回路は、センス用抵抗を通じて流れる検出対象電流をセンス用抵抗での電圧降下に基づいて検出し、検出結果に基づいて所定の動作を行う。複数のリードは、センス用抵抗の一端及び他端に接続される第１及び第２リードを含む。パッケージ内において、半導体チップを経由することなく第１及び第２リード間を接続するセンス用金属体を用いてセンス用抵抗を形成する。

Description

半導体装置及びモータ駆動システム

　本開示は、半導体装置及びモータ駆動システムに関する。

　三相モータと、三相モータの各コイルに対してコイル電流を供給するインバータ回路と、各相のコイル電流の検出結果に基づきインバータ回路を制御することを通じて三相モータの回転制御を行うモータ制御装置と、を備えたモータ駆動システムが知られている。当該モータ駆動システムにおいて、半導体集積回路をパッケージングした半導体装置（いわゆるモータドライバＩＣ）によりモータ制御装置が形成されることが多い。

　検出対象となるコイル電流が比較的大きい（例えば１０Ａや１０Ａ超）システムにおいては、コイル電流を検出するための検出抵抗（１０ｍΩ程度の抵抗）を半導体装置に対して外付け接続し、検出抵抗の両端子間電圧を示す信号を半導体装置の外部から半導体装置に入力することが一般的である。

特開２０１７－１３９８９２号公報

　この際、半導体装置に外付け接続された検出抵抗の抵抗値にはばらつきがあり、検出抵抗の抵抗値のばらつきは、電流の検出精度を劣化させ、ひいては所望のモータ制御（例えばベクトル制御）の実現を妨げる。半導体装置に検出抵抗を内蔵させることも検討されるが、検出対象の電流が大きい場合には（例えば１０Ａや１０Ａ超）、発熱等の関係から実現が容易ではない。

　モータ駆動システムを例に挙げて、電流検出に関わる事情を説明したが、このような事情は、モータ駆動システムに限らず、電流検出が必要な様々な装置又はシステムにおいて同様に当てはまる。

　本開示は、パッケージ内の抵抗成分を利用し、良好な電流検出を可能にする半導体装置、及び、これを利用したモータ駆動システムを提供することを目的とする。

　本開示に係る半導体装置は、半導体集積回路が形成された半導体チップと、前記半導体チップの周囲に配置された複数のリードと、前記複数のリードに含まれる２以上のリードと前記半導体チップとを接続する２以上のチップ向けワイヤと、封止樹脂を有し、前記複数のリードの夫々の一部が前記封止樹脂から露出するように、前記半導体チップ、前記複数のリード及び前記２以上のチップ向けワイヤを封止するパッケージと、を備え、前記半導体集積回路は、センス用抵抗を通じて流れる検出対象電流を前記センス用抵抗での電圧降下に基づいて検出するように構成された電流検出回路と、前記検出対象電流の検出結果に基づいて所定の動作を行うように構成された主回路と、を備え、前記複数のリードは、前記センス用抵抗の一端及び他端に接続される第１及び第２リードを含み、前記パッケージ内において、前記半導体チップを経由することなく前記第１及び前記第２リード間を接続するセンス用金属体を用いて前記センス用抵抗を形成した構成（第１の構成）である。

　本開示によれば、良好な電流検出を可能にする半導体装置、及び、これを利用したモータ駆動システムを提供することが可能となる。

図１は、本開示の第１実施形態に係るモータ駆動システムの全体構成図である。図２は、本開示の第１実施形態に係り、半導体装置が基板上に実装される様子を示す図である。図３は、図１の電流検出回路の内部構成例を示す図である。図４は、本開示の第１実施形態に係り、斜め上より観測した半導体装置の外観斜視図である。図５は、本開示の第１実施形態に係り、下方より観測した半導体装置の平面図である。図６は、本開示の第１実施形態に係り、斜め下より観測した半導体装置の外観斜視図である。図７は、本開示の第１実施形態に係る半導体装置の断面図である。図８は、本開示の第１実施形態に係る半導体装置の透過平面図である。図９は、本開示の第１実施形態に係るダイパッドの平面図である。図１０Ａは、本開示の第１実施形態に属する実施例ＥＸ１＿１に係り、半導体装置の透過平面図である（センス用ワイヤが１本のケース）。図１０Ｂは、本開示の第１実施形態に属する実施例ＥＸ１＿１に係り、半導体装置の透過平面図である（センス用ワイヤが１本のケース）。図１１は、本開示の第１実施形態に属する実施例ＥＸ１＿１に係り、半導体装置の透過平面図である（外部端子に注目）。図１２は、本開示の第１実施形態に属する実施例ＥＸ１＿１に係り、センス用ワイヤと２つのリードとの関係を示す図である。図１３は、本開示の第１実施形態に属する実施例ＥＸ１＿１に係り、半導体装置の透過平面図である（センス用ワイヤが２本のケース）。図１４は、本開示の第１実施形態に属する実施例ＥＸ１＿１に係り、半導体装置の透過平面図である（センス用ワイヤが３本のケース）。図１５は、本開示の第１実施形態に属する実施例ＥＸ１＿１に係り、半導体装置の外部端子と基板上の配線パターンとの関係を示す図である。図１６は、本開示の第１実施形態に属する実施例ＥＸ１＿２に係り、テスト工程のフローチャートである。図１７は、本開示の第１実施形態に属する実施例ＥＸ１＿２に係り、テスト工程におけるテスト用基板、ソケット及び半導体装置の関係を示す図である。図１８は、本開示の第１実施形態に属する実施例ＥＸ１＿３に係り、各リードの平面図である。図１９は、本開示の第１実施形態に属する実施例ＥＸ１＿３に係り、２つのリード間が２本のセンス用ワイヤで接続される様子を示す図である。図２０は、本開示の第１実施形態に属する実施例ＥＸ１＿３に係り、２つのリード間が４本のセンス用ワイヤで接続される様子を示す図である。図２１は、第１実施形態との対比に供される、電流検出に関わる複数のリード及びその周辺の平面図である。図２２は、第１実施形態との対比に供される、電流検出に関わる複数のリード及びその周辺の平面図であって、電流の流れを示す図である。図２３は、本開示の第１実施形態に属する実施例ＥＸ１＿４に係り、電流検出に関わる複数のリード及びその周辺の平面図であって、電流の流れを示す図である。図２４は、本開示の第２実施形態に係り、半導体装置の透過平面図である。図２５は、本開示の第３実施形態に係り、半導体装置の透過平面図である。図２６は、本開示の第３実施形態に係り、２つのリード及び連結金属部の平面図である。図２７は、本開示の第３実施形態に係り、変形された半導体装置の透過平面図である。

　以下、本開示の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、素子又は部位等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量、素子又は部位等の名称を省略又は略記することがある。例えば、後述の“ＭＨ［１］”によって参照されるハイサイドトランジスタは（図１参照）、ハイサイドトランジスタＭＨ［１］と表記されることもあるし、トランジスタＭＨ［１］と略記されることもあり得るが、それらは全て同じものを指す。

　まず、本開示の実施形態の記述にて用いられる幾つかの用語について説明を設ける。グランドとは、基準となる０Ｖ（ゼロボルト）の電位を有する基準導電部を指す又は０Ｖの電位そのものを指す。基準導電部は金属等の導体にて形成される。０Ｖの電位をグランド電位と称することもある。本開示の実施形態において、特に基準を設けずに示される電圧は、グランドから見た電位を表す。レベルとは電位のレベルを指し、任意の注目した信号又は電圧についてハイレベルはローレベルよりも高い電位を有する。

　ＭＯＳＦＥＴを含むＦＥＴ（電界効果トランジスタ）として構成された任意のトランジスタについて、オン状態とは、当該トランジスタのドレイン及びソース間が導通している状態を指し、オフ状態とは、当該トランジスタのドレイン及びソース間が非導通となっている状態（遮断状態）を指す。ＦＥＴに分類されないトランジスタについても同様である。ＭＯＳＦＥＴは、特に記述無き限り、エンハンスメント型のＭＯＳＦＥＴであると解される。ＭＯＳＦＥＴは“metal-oxide-semiconductor　field-effect　transistor”の略称である。以下、任意のトランジスタについて、オン状態、オフ状態を、単に、オン、オフと表現することもある。

＜＜第１実施形態＞＞
　本開示の第１実施形態を説明する。図１に第１実施形態に係るモータ駆動システムＳＹＳの全体構成を示す。モータ駆動システムＳＹＳは、モータ制御装置として機能する半導体装置１０と、インバータ回路２０と、三相モータ３０と、ＭＰＵ（Micro　Processing　Unit）等にて形成される上位回路４０と、を備える。

　三相モータ３０は、スター結線された三相分のコイルＬ［１］、Ｌ［２］及びＬ［３］を備えた三相ブラシレス同期モータである。コイルＬ［１］、Ｌ［２］及びＬ［３］は、夫々、Ｕ相、Ｖ相及びＷ相のコイルに相当し、本実施形態では、Ｕ相、Ｖ相、Ｗ相を、夫々、第１相、第２相、第３相と称する。第１相に対応する回路構成、第２相に対応する回路構成、第３相に対応する回路構成は、互いに共通である。従って、以下、適宜、任意の整数を表す記号ｉを用いて各回路の構成等を説明する。記号“［ｉ］”を含む記号（例えばＬ［ｉ］）にて参照される回路、素子、物理量等は、第ｉ相における回路、素子、物理量等を表す。

　三相モータ３０は、ステータと永久磁石を備えたロータとを有し、ステータにコイルＬ［１］、Ｌ［２］及びＬ［３］が設けられる。コイルＬ［１］の一端は、外部配線ＷＲ_Ｏ［１］を通じて後述の外部端子ＯＵＴ_Ｏ［１］、ＳＮＳ_Ｎ［１］及びＯＵＴ_ＭＮＴ［１］に共通接続される。コイルＬ［２］の一端は、外部配線ＷＲ_Ｏ［２］を通じて後述の外部端子ＯＵＴ_Ｏ［２］、ＳＮＳ_Ｎ［２］及びＯＵＴ_ＭＮＴ［２］に共通接続される。コイルＬ［３］の一端は、外部配線ＷＲ_Ｏ［３］を通じて後述の外部端子ＯＵＴ_Ｏ［３］、ＳＮＳ_Ｎ［３］及びＯＵＴ_ＭＮＴ［３］に共通接続される。コイルＬ［１］～Ｌ［３］の他端同士は中性点ＮＰにて共通接続される。外部配線ＷＲ_Ｏ［１］～ＷＲ_Ｏ［３］及び後述のＷＲ_ＩＮ［１］～ＷＲ_ＩＮ［３］は、半導体装置１０の外部に設けられた配線であり、半導体装置１０が実装される基板（後述の基板ＳＵＢ）上の配線パターンを含む。図２に半導体装置１０が実装された基板ＳＵＢを示す。但し、図２では、基板ＳＵＢ上に実装される部品の内、半導体装置１０以外の部品の図示が省略されており、配線パターンの図示も省略されている。

　コイルＬ［１］、Ｌ［２］、Ｌ［３］に流れる電流を、夫々、コイル電流ＩＬ［１］、ＩＬ［２］、ＩＬ［３］と称する。三相モータ３０による電力の回生を無視すれば、コイル電流ＩＬ［１］、ＩＬ［２］、ＩＬ［３］は、夫々、外部端子ＯＵＴ_Ｏ［１］、ＯＵＴ_Ｏ［２］、ＯＵＴ_Ｏ［３］から中性点ＮＰに向けて流れる。以下では、特に記述なき限り、コイル電流ＩＬ［１］は外部端子ＯＵＴ_Ｏ［ｉ］から中性点ＮＰに向けて流れるものとする。

　半導体装置１０は、半導体集積回路が形成された半導体チップを封止樹脂から成るパッケージ内に封入及び封止することで形成され、半導体装置１０のパッケージに複数の外部端子が露出して設けられている。

　図１の構成例に係る半導体装置１０において、上記複数の外部端子には、チャージポンプ用の外部端子ＣＰ１及びＣＰ２と、電源電圧印可用の外部端子Ｐ_ＶＣＰ及びＰ_ＶＭと、コイル電流が通過する外部端子ＯＵＴ_ＩＮ［１］～ＯＵＴ_ＩＮ［３］及びＯＵＴ_Ｏ［１］～ＯＵＴ_Ｏ［３］と、コイル電流検出用の外部端子ＳＮＳ_Ｐ［１］～ＳＮＳ_Ｐ［３］及びＳＮＳ_Ｎ［１］～ＳＮＳ_Ｎ［３］と、コイル端子電圧監視用の外部端子ＯＵＴ_ＭＮＴ［１］～ＯＵＴ_ＭＮＴ［３］と、ゲート信号出力用の外部端子Ｐ_ＨＧ［１］～Ｐ_ＨＧ［３］及びＰ_ＬＧ［１］～Ｐ_ＬＧ［３］と、グランド端子である外部端子Ｐ_ＧＮＤと、が含まれる。外部端子Ｐ_ＧＮＤはグランドに接続される。また、図１には図示されていないが、上記複数の外部端子には２以上の外部端子にて構成される通信用端子群が含まれており、半導体装置１０（後述の制御回路１２０）及び上位回路４０間の通信は通信用端子群を介して行われる。更に、他の外部端子も半導体装置１０に設けられ得る。

　インバータ回路２０は、第１相のハーフブリッジ回路２１０［１］と、第２相のハーフブリッジ回路２１０［２］と、第３相のハーフブリッジ回路２１０［３］と、を備え、半導体装置１０の制御の下、コイルＬ［１］～Ｌ［３］に対してコイル電流ＩＬ［１］～ＩＬ［３］を供給する。

　ハーフブリッジ回路２１０［１］、２１０［２］及び２１０［３］の夫々は、電源電圧ＶＭが加わるラインとグランドとの間に直列に接続されたハイサイドトランジスタ及びローサイドトランジスタから成る。電源電圧ＶＭは所定の正の直流電圧である。ハイサイドトランジスタ及びローサイドトランジスタはＮチャネル型のＭＯＳＦＥＴ（Metal　Oxide　Semiconductor　Field　effect　transistor)として構成される。ハーフブリッジ回路２１０［ｉ］に設けられたハイサイドトランジスタ及びローサイドトランジスタを、夫々、ＭＨ［ｉ］及びＭＬ［ｉ］にて参照する。

　ハーフブリッジ回路２１０［１］～２１０［３］の夫々において、ハイサイドトランジスタＭＨ[ｉ]のドレインは、電源電圧ＶＭが印加される電源端子に接続されて電源電圧ＶＭの供給を受け、ハイサイドトランジスタＭＨ[ｉ]のソースとローサイドトランジスタＭＬ[ｉ]のドレインはノードＮＤ［ｉ］にて共通接続され、ローサイドトランジスタＭＬ[ｉ]のソースはグランドに接続される。

　トランジスタＭＨ[１]及びＭＬ[１]間の接続ノードＮＤ［１］は、外部配線ＷＲ_ＩＮ［１］を通じて外部端子ＯＵＴ_ＩＮ［１］及びＳＮＳ_Ｐ［１］に共通接続される。トランジスタＭＨ[２]及びＭＬ[２]間の接続ノードＮＤ［２］は、外部配線ＷＲ_ＩＮ［２］を通じて外部端子ＯＵＴ_ＩＮ［２］及びＳＮＳ_Ｐ［２］に共通接続される。トランジスタＭＨ[３]及びＭＬ[３]間の接続ノードＮＤ［３］は、外部配線ＷＲ_ＩＮ［３］を通じて外部端子ＯＵＴ_ＩＮ［３］及びＳＮＳ_Ｐ［３］に共通接続される。

　半導体装置１０は、電流検出回路１０と、制御回路１２０と、プリドライバ回路１３０と、内部電源回路１４０と、チャージポンプ回路１５０と、校正情報保持部１６０と、センス用抵抗Ｒ_ＳＮＳ［１］、Ｒ_ＳＮＳ［２］及びＲ_ＳＮＳ［３］と、を備える。外部端子Ｐ_ＶＭに対し、半導体装置１０の外部から電源電圧ＶＭが供給される。半導体装置１０の外部において、外部端子Ｐ_ＶＣＰ及びＰ_ＶＭ間にコンデンサＣ_ＣＰＡが設けられ、外部端子ＣＰ１及びＣＰ２間にコンデンサＣ_ＣＰＢが設けられる。チャージポンプ回路１５０は、外部端子ＣＰ１、ＣＰ２、Ｐ_ＶＣＰ及びＰ_ＶＭに接続され、コンデンサＣ_ＣＰＡ及びＣ_ＣＰＢを用いて電源電圧ＶＭを昇圧することで電源電圧ＶＣＰを生成する。電源電圧ＶＣＰは電源電圧ＶＭよりも高い直流電圧（例えば５Ｖだけ高い直流電圧）である。電源電圧ＶＭ及びＶＣＰの電位差分の電圧がコンデンサＣ_ＣＰＡの両端間に加わって、外部端子Ｐ_ＶＣＰに電源電圧ＶＣＰが生じる。内部電源回路１４０は電源電圧ＶＭに基づき１以上の内部電源電圧を生成する。半導体装置１０内の各回路は内部電源電圧に基づいて駆動する。

　センス用抵抗Ｒ_ＳＮＳ［ｉ］は半導体装置１０内に設けられたコイル電流ＩＬ［ｉ］の検出用抵抗である。従って、センス用抵抗Ｒ_ＳＮＳ［１］の一端及び他端は、夫々、外部端子ＯＵＴ_ＩＮ［１］及びＯＵＴ_Ｏ［１］に接続され、センス用抵抗Ｒ_ＳＮＳ［２］の一端及び他端は、夫々、外部端子ＯＵＴ_ＩＮ［２］及びＯＵＴ_Ｏ［２］に接続され、センス用抵抗Ｒ_ＳＮＳ［３］の一端及び他端は、夫々、外部端子ＯＵＴ_ＩＮ［３］及びＯＵＴ_Ｏ［３］に接続される。

　第１相において、外部端子ＯＵＴ_ＩＮ［１］及びＳＮＳ_Ｐ［１］間は外部配線ＷＲ_ＩＮ［１］の一部により短絡されており、且つ、外部端子ＯＵＴ_Ｏ［１］及びＳＮＳ_Ｎ［１］間は外部配線ＷＲ_Ｏ［１］の一部により短絡されている。第２相及び第３相についても同様である。即ち、外部端子ＯＵＴ_ＩＮ［ｉ］及びＳＮＳ_Ｐ［ｉ］間は外部配線ＷＲ_ＩＮ［ｉ］の一部により短絡されており、且つ、外部端子ＯＵＴ_Ｏ［ｉ］及びＳＮＳ_Ｎ［ｉ］間は外部配線ＷＲ_Ｏ［ｉ］の一部により短絡されている。このため、第ｉ相について、センス用抵抗Ｒ_ＳＮＳ［ｉ］にコイル電流ＩＬ［ｉ］が流れることでセンス用抵抗Ｒ_ＳＮＳ［ｉ］にコイル電流ＩＬ［ｉ］に応じた電圧降下が発生し、センス用抵抗Ｒ_ＳＮＳ［ｉ］での電圧降下が外部端子ＳＮＳ_Ｐ［ｉ］及びＳＮＳ_Ｎ［ｉ］間に加わる。更に、第１～第３相の夫々に関し、半導体装置１０のパッケージ内において外部端子ＳＮＳ_Ｐ［ｉ］及びＯＵＴ_ＩＮ［ｉ］間が短絡されていると共に外部端子ＳＮＳ_Ｎ［ｉ］及びＯＵＴ_Ｏ［ｉ］間が短絡されているが、これらの短絡を実現するための構成は後述される。

　電流検出回路１１０は、外部端子ＳＮＳ_Ｐ［１］～ＳＮＳ_Ｐ［３］及びＳＮＳ_Ｎ［１］～ＳＮＳ_Ｎ［３］に接続され、外部端子ＳＮＳ_Ｐ［１］及びＳＮＳ_Ｎ［１］間の電圧に基づきコイル電流ＩＬ［１］を検出し、外部端子ＳＮＳ_Ｐ［２］及びＳＮＳ_Ｎ［２］間の電圧に基づきコイル電流ＩＬ［２］を検出し、外部端子ＳＮＳ_Ｐ［３］及びＳＮＳ_Ｎ［３］間の電圧に基づきコイル電流ＩＬ［３］を検出する。コイル電流ＩＬ［ｉ］の検出とはコイル電流ＩＬ［ｉ］の電流値の検出であり、電流検出回路１１０によるコイル電流ＩＬ［１］、ＩＬ［２］、ＩＬ［３］の検出電流値を、夫々、検出電流値ＶＡＬ＿ＩＬ［１］、ＶＡＬ＿ＩＬ［２］、ＶＡＬ＿ＩＬ［３］と称する。検出電流値ＶＡＬ＿ＩＬ［１］、ＶＡＬ＿ＩＬ［２］及びＶＡＬ＿ＩＬ［３］を表す信号ＩＬ＿ＤＥＴが電流検出回路１１０から制御回路１２０に送られる。尚、信号ＩＬ＿ＤＥＴは、校正情報保持部１６０にて保持される校正情報を参照した上で生成されるが、校正情報については後述する。

　電流検出回路１１０は、具体的には例えば、図３に示す如く、第１相用の電流センサ１１１［１］及びＡＤＣ１１２［１］と、第２相用の電流センサ１１１［２］及びＡＤＣ１１２［２］と、第３相用の電流センサ１１１［３］及びＡＤＣ１１２［３］と、で構成される。電流センサ１１１［ｉ］は、外部端子ＳＮＳ_Ｐ［ｉ］及びＳＮＳ_Ｎ［ｉ］に接続され、外部端子ＳＮＳ_Ｐ［ｉ］及びＳＮＳ_Ｎ［ｉ］間の電圧（電位差）に比例する電圧値を有したアナログ電圧信号として、アナログ信号Ｓ_Ａ［ｉ］を出力する。演算増幅器を含む増幅回路にて電流センサ１１１［ｉ］を構成できる。ＡＤＣ１１２［ｉ］はアナログ－デジタル変換器であって、アナログ信号Ｓ_Ａ［ｉ］をアナログ－デジタル変換することでデジタル信号Ｓ_Ｄ［ｉ］を生成する。デジタル信号Ｓ_Ｄ［ｉ］は外部端子ＳＮＳ_Ｐ［ｉ］及びＳＮＳ_Ｎ［ｉ］間の電圧（電位差）に比例する信号値を有し、デジタル信号Ｓ_Ｄ［ｉ］の信号値が検出電流値ＶＡＬ＿ＩＬ［ｉ］に相当する。尚、図３の構成例では、３つのアナログ－デジタル変換器（即ちＡＤＣ１１２［１］～１１２［３］）によりデジタル信号Ｓ_Ｄ［１］～Ｓ_Ｄ［３］が生成されているが、電流検出回路１１０にアナログ－デジタル変換器を１つだけ設けておき、１つのアナログ－デジタル変換器を時分割で用いることにより当該１つのアナログ－デジタル変換器にてアナログ信号Ｓ_Ａ［１］～Ｓ_Ａ［３］からデジタル信号Ｓ_Ｄ［１］～Ｓ_Ｄ［３］を生成するようにしても良い。

　制御回路１２０は、信号ＩＬ＿ＤＥＴと、上位回路４０から供給されるモータ駆動指令信号と、に基づき、三相モータ３０を回転駆動させるための駆動制御信号ＤＲＶを生成し、生成した駆動制御信号ＤＲＶをプリドライバ回路１３０に出力する。

　プリドライバ回路１３０は、外部端子ＯＵＴ_ＭＮＴ［１］～ＯＵＴ_ＭＮＴ［３］、Ｐ_ＨＧ［１］～Ｐ_ＨＧ［３］、Ｐ_ＬＧ［１］～Ｐ_ＬＧ［３］及びＰ_ＧＮＤに接続される。外部端子ＯＵＴ_ＭＮＴ［１］～ＯＵＴ_ＭＮＴ［３］は、上述したように、夫々、外部配線ＷＲ_Ｏ［１］～ＷＲ_Ｏ［３］を通じてコイルＬ［１］～Ｌ［３］の一端に接続される。外部端子Ｐ_ＨＧ［１］～Ｐ_ＨＧ［３］及びＰ_ＬＧ［１］～Ｐ_ＬＧ［３］は、夫々、図示されない他の外部配線を通じてトランジスタＭＨ［１］～ＭＨ［３］及びＭＬ［１］～ＭＬ［３］のゲートに接続される。プリドライバ回路１３０は、外部端子ＯＵＴ_ＭＮＴ［１］～ＯＵＴ_ＭＮＴ［３］の電圧を参照しつつ、駆動制御信号ＤＲＶに基づいてゲート信号ＨＧ［１］～ＨＧ［３］及びＬＧ［１］～ＬＧ［３］を生成し、ゲート信号ＨＧ［１］～ＨＧ［３］及びＬＧ［１］～ＬＧ［３］を、夫々、トランジスタＭＨ［１］～ＭＨ［３］及びＭＬ［１］～ＭＬ［３］のゲートに供給することで、それらのトランジスタを個別にオン／オフする。

　ゲート信号ＨＧ［１］～ＨＧ［３］及びＬＧ［１］～ＬＧ［３］は、夫々に、ハイレベル又はローレベルの信号レベルをとる。但し、ゲート信号ＨＧ［ｉ］及びＬＧ［ｉ］間でハイレベルの電位は互いに異なり、ローレベルの電位も互いに異なる。ゲート信号ＨＧ［ｉ］がハイレベルとされることでトランジスタＭＨ［ｉ］がオンとなり、ゲート信号ＨＧ［ｉ］がローレベルとされることでトランジスタＭＨ［ｉ］がオフとなる。ゲート信号ＬＧ［ｉ］とトランジスタＭＬ［ｉ］との関係も同様である。尚、ハイレベルのゲート信号ＨＧ［ｉ］は電源電圧ＶＣＰを用いて形成される。

　具体的には例えば、制御回路１２０は、上位回路４０からモータ駆動指令信号を受け、モータ駆動指令信号にて指定される回転速度で三相モータ３０が回転するよう或いはモータ駆動指令信号にて指定されるトルクが三相モータ３０にて発生するよう、検出電流値ＶＡＬ＿ＩＬ［１］、ＶＡＬ＿ＩＬ［２］及びＶＡＬ＿ＩＬ［３］に基づき三相モータ３０をベクトル制御することができる。当該ベクトル制御を実現するための駆動制御信号ＤＲＶがプリドライバ回路１３０に提供されることで、例えば、三相モータ３０が正弦波駆動される。

　図４を参照し、半導体装置１０は、ＱＦＮ（Dual　Flatpack　No-leaded）と称されるパッケージを有する。但し、半導体装置１０のパッケージの種類は任意である。本実施形態で述べるパッケージとは半導体装置１０のパッケージを指すものとする。本実施形態では、互いに直交するＸ軸、Ｙ軸及びＺ軸から成る三次元直交座標系を想定し、Ｚ軸の負側から正側に向かう向きを上向き、その逆の向きを下向きと定義する。Ｘ軸及びＹ軸に平行な面をＸＹ面、Ｙ軸及びＺ軸に平行な面をＹＺ面、Ｚ軸及びＸ軸に平行な面をＺＸ面と称する。パッケージは直方体の外形形状を持ち、パッケージの外形形状としての直方体は、ＸＹ面に平行な上面ＳＦ１及び下面ＳＦ２と、４つの側面ＳＦ３と、を備える。上面ＳＦ１及び下面ＳＦ２は互いに対向する２つの面であり、上面ＳＦ１は下面ＳＦ２よりもＺ軸の正側に位置する。４つの側面ＳＦ３は、ＹＺ面に平行であって且つ互いに対向する２つの側面ＳＦ３と、ＺＸ面に平行であって且つ互いに対向する２つの側面ＳＦ３と、から成る。

　図４はＺ軸の正側から上面ＳＦ１及び２つの側面ＳＦ３を観測したときの半導体装置１０の外観斜視図である。図５はＺ軸の負側から下面ＳＦ２を観測したときの半導体装置１０の平面図である。図６はＺ軸の負側から下面ＳＦ２及び２つの側面ＳＦ３を観測したときの半導体装置１０の外観斜視図である。Ｚ軸に平行な方向からパッケージを観測したとき、パッケージの外形は四角形であり、その四角形における４つの辺を辺ＳＤ１～ＳＤ４と称する（図５参照）。辺ＳＤ１及びＳＤ２は、互いに対向する２つの辺であり、共にＹ軸に平行である。辺ＳＤ３及びＳＤ４は、互いに対向する２つの辺であり、共にＸ軸に平行である。図４～図６の夫々において、符号“ＥＴ”は半導体装置１０に設けられた外部端子を表している。ここでは、説明の具体化のため、半導体装置１０に設けられた外部端子ＥＴの個数は３２であるとする。但し、本開示において、半導体装置１０に設けられる外部端子ＥＴの個数は任意である。尚、図４～図６では、図示の煩雑化防止のため、一部の外部端子のみに対し、符号“ＥＴ”を付している。

　計３２個の外部端子ＥＴは、辺ＳＤ１に沿って配置された第１外部端子列と、辺ＳＤ２に沿って配置された第２外部端子列と、辺ＳＤ３に沿って配置された第３外部端子列と、辺ＳＤ４に沿って配置された第４外部端子列とから成り、各外部端子列は８つの外部端子ＥＴにて構成される。各外部端子列において８つの外部端子ＥＴは等間隔で並べて配置される。各外部端子ＥＴは、パッケージから露出する金属端子であり、主として下面ＳＦ２から露出している。但し、第１外部端子列における各外部端子ＥＴは下面ＳＦ２から辺ＳＤ１に対応する側面ＳＦ３に亘ってパッケージから露出し、第２外部端子列における各外部端子ＥＴは下面ＳＦ２から辺ＳＤ２に対応する側面ＳＦ３に亘ってパッケージから露出している。第３及び第４外部端子列における各外部端子ＥＴについても同様である。計３２個の外部端子ＥＴの内、２６本の外部端子ＥＴが、図１に示した外部端子ＣＰ１、ＣＰ２、Ｐ_ＶＣＰ、Ｐ_ＶＭ、ＯＵＴ_ＩＮ［１］～ＯＵＴ_ＩＮ［３］、ＯＵＴ_Ｏ［１］～ＯＵＴ_Ｏ［３］、ＳＮＳ_Ｐ［１］～ＳＮＳ_Ｐ［３］、ＳＮＳ_Ｎ［１］～ＳＮＳ_Ｎ［３］、ＯＵＴ_ＭＮＴ［１］～ＯＵＴ_ＭＮＴ［３］、Ｐ_ＨＧ［１］～Ｐ_ＨＧ［３］、Ｐ_ＬＧ［１］～Ｐ_ＬＧ［３］及びＰ_ＧＮＤに割り当てられる。この割り当て方は任意である。

　図７は、図４に示す切断線Ａ－Ａに沿って半導体装置１０を切断したときにおける半導体装置１０の断面図（即ちＺＸ面に平行な断面による半導体装置１０の断面図）である。但し、図７は半導体装置１０の構成部品の位置関係を示す模式的な断面図であり、各構成部品の詳細な形状は実際の形状と異なりうる。

　半導体装置１０は、半導体チップ５１０と、半導体チップ５１０を支持するダイパッド５２０と、複数のリード５３０と、半導体チップ５１０と複数のリード５３０とを接続（電気的に接続）するための複数のチップ向けワイヤ５４０と、封止樹脂５５０と、を備える。ワイヤ５４０は、一般にボンディングワイヤと称されるものに相当するが、後述のセンス用ワイヤと明確に区別すべく、チップ向けワイヤと称する。

　封止樹脂５５０は、半導体チップ５１０、ダイパッド５２０、各リード５３０及び各チップ向けワイヤ５４０、並びに、後述のセンス用金属体（センス用ワイヤ５６０等；図７において不図示）を一括して封止する絶縁材であり、封止樹脂５５０により半導体装置１０のパッケージが形成される。但し、複数のリード５３０の夫々の一部が封止樹脂５５０から露出するよう、パッケージが形成される。具体的には、各リード５３０の下面５３１の全部又は一部は封止樹脂５５０の下面（従ってパッケージの下面ＳＦ２）から露出し、各リード５３０の側面５３２の全部又は一部も封止樹脂５５０の側面（従ってパッケージの側面ＳＦ３）から露出する。

　半導体チップ５１０は半導体基板上に半導体集積回路を形成した部品であり、半導体チップ５１０における半導体集積回路により、図１に示されるブロック１１０、１２０、１３０、１４０、１５０及び１６０を含む、半導体装置１０内の各回路が形成される。但し、詳細は後述するが、センス用抵抗Ｒ_ＳＮＳ［１］～Ｒ_ＳＮＳ［３］は半導体チップ５１０外に形成される。半導体チップ５１０は、各機能素子が形成されている側の面（表面）を上方に向けた状態でダイパッド５２０上にダイボンディングされている。また、半導体チップ５１０の表面には、複数のパッド（不図示）が配線層の一部を表面保護層から露出させることにより形成されている。各パッドは、チップ向けワイヤ５４０を介して対応するリード５３０に接続される。つまり、半導体チップ５１０と複数のリード５３０とが複数のチップ向けワイヤ５４０を介して接続される。チップ向けワイヤ５４０を介した接続、又は、チップ向けワイヤ５４０による接続とは、当然、電気的な接続を意味する。

　ダイパッド５２０は、Ｚ軸方向に厚み方向を持つ薄い金属板にて構成される。図７の例では、ダイパッド５２０の全体が封止樹脂５５０にて封止されているが、ダイパッド５２０の下面が封止樹脂５５０の下面（従ってパッケージの下面ＳＦ２）から露出するよう、半導体装置１０を構成しても良い。但し、この場合、ダイパッド５２０が封止樹脂５２０から抜けないようにするための抜け止め部（不図示）がダイパッド５２０に形成される。

　図８は、封止樹脂５５０が透明であると仮定した場合における、半導体チップ５１０、ダイパッド５２０及び各リード５３０の透過平面図である（実際には封止樹脂５５０は不透明である）。但し、図８の透過平面図はＺ軸の正側から半導体装置１０を観測したときの透過平面図である。図８では、半導体チップ５１０、ダイパッド５２０及び各リード５３０以外の構成部品の図示を省略している。図８において最も外側の四角形はパッケージの外縁を表している。また、図８では、図示の煩雑化防止のため、一部のリードのみに対し、符号“５３０”を付している。

　半導体チップ５１０及びダイパッド５２０の夫々は、平面視において概略四角形の形状を持つ。但し、ダイパッド５２０は、図９に示す如く、平面視において四角形の形状を有する本体部５２１に対し、その四角形の各頂点からパッケージの対応する角部へと伸びる計４つの吊りリード５２２が付加されている。平面視において、ダイパッド５２０の四角形の方が半導体チップ５１０の四角形よりも大きく、ダイパッド５２０の表面上に半導体チップ５１０の全体が載る。尚、本実施形態において平面視とは、観測対象を上方からＺ軸に沿って観測することを指す。

　リード５３０は、半導体チップ５１０の中心又はダイパッド５２０の中心から見て、Ｘ軸の正側、Ｘ軸の負側、Ｙ軸の正側、Ｙ軸の負側に、夫々、８個ずつ設けられている。即ち、計３２個のリード５３０が半導体チップ５１０及びダイパッド５２０の周囲に分散配置される。計３２個のリード５３０は、辺ＳＤ１に沿って配置された第１リード列と、辺ＳＤ２に沿って配置された第２リード列と、辺ＳＤ３に沿って配置された第３リード列と、辺ＳＤ４に沿って配置された第４リード列とから成り、各リード列は８つのリード５３０にて構成される。各リード列において８つのリード５３０は等間隔で並べて配置されている。

　各リード５３０は、パッケージ内に収まる金属部とパッケージから露出する金属部とで構成され、前者の金属部はインナーリードと称される一方で後者の金属部はアウターリードと称される。各リード５３０においてアウターリードが、対応する金属端子ＥＴとして機能する。パッケージの種類によってはアウターリードがピン形状の金属端子ＥＴとしてパッケージから突出する。第１リード列を形成する８つのリード５３０により第１外部端子列を形成する８つの外部端子ＥＴが構成され、第２リード列を形成する８つのリード５３０により第２外部端子列を形成する８つの外部端子ＥＴが構成される。第３及び第４リード列についても同様である。

　各リード５３０は、Ｚ軸方向に厚み方向を持つ薄い金属板にて構成される。図８において、各リード５３０の平面視の形状は概略四角形となっているが、各リード５３０の平面視の形状は任意であって良い。リード５３０の材質は銅である。但し、銅以外の金属を用いてリード５３０を形成しても良い。例えば、いわゆる４２合金（鉄にニッケルを配合した合金）にてリード５３０を形成しても良い。ダイパッド５２０の材質はリード５３０の材質と同じであって良い。各リード５３０には各リード５３０がパッケージから抜けないようにするための抜け止め部５３３が形成されている（図７参照）。また、図７及び図８からは明らかでないが、各リード５３０の露出部分に対し半田濡れ性を有する金属メッキ層が形成される。

　チップ向けワイヤ５４０は、金、アルミニウム又は銅を用いて構成される金属製のワイヤである。各チップ向けワイヤ５４０において、チップ向けワイヤ５４０の一端が半導体チップ５１０上の所望のパッドに接続され、チップ向けワイヤ５４０の他端が所望のリード５３０上の所望位置に接続されることで、所望のパッドと所望のリード５３０とがチップ向けワイヤ５４０を介して電気的に接続される。リード５３０及びチップ向けワイヤ５４０間の接続点（リード５３０に対しチップ向けワイヤ５４０がワイヤボンディングされる点）はインナーリード上にある。

　計３２個のリード５３０の全てがチップ向けワイヤ５４０を介して半導体チップ５１０に接続されていても良いが、計３２個のリード５３０の内、一部のリード５３０は半導体チップ５１０に接続されていなくても良い。即ち、半導体装置１０は、ｎ本の外部端子ＥＴを形成するｎ個のリード５３０を備えると共にｍ本のチップ向けワイヤ５４０を備えて、ｎ個のリード５３０に含まれるｍ個のリード５３０をｍ本のチップ向けワイヤ５４０を介して半導体チップ５１０に接続する構成であって良い。本実施形態の例において、“ｎ＝３２”であるが、ｎの値は３２に限定されない。ｍはｎ以下且つ２以上の任意の整数である。後述されるが、外部端子ＯＵＴ_ＩＮ［ｉ］及びＯＵＴ_Ｏ［ｉ］を形成する各リード５３０に対しチップ向けワイヤ５４０は接続されなくて良い。

　第１実施形態は、以下の実施例ＥＸ１＿１～ＥＸ１＿６を含む。各実施例の中で、主として、図１のセンス用抵抗Ｒ_ＳＮＳ［１］～Ｒ_ＳＮＳ［３］に関わる特徴的な構成を説明する。第１実施形態にて上述した事項は、特に記述無き限り且つ矛盾無き限り、以下の実施例ＥＸ１＿１～ＥＸ１＿６に適用され、各実施例において、第１実施形態で上述した事項と矛盾する事項については各実施例での記載が優先されて良い。また矛盾無き限り、実施例ＥＸ１＿１～ＥＸ１＿６の内、任意の実施例に記載した事項を、他の任意の実施例に適用することもできる（即ち複数の実施例の内の任意の２以上の実施例を組み合わせることも可能である）。

＜＜実施例ＥＸ１＿１＞＞
　実施例ＥＸ１＿１を説明する。図１０Ａは、封止樹脂５５０が透明であると仮定した場合における、半導体装置１０の透過平面図である。但し、図１０Ａの透過平面図はＺ軸の正側から半導体装置１０を観測したときの透過平面図である。図１０Ａでは、実施例ＥＸ１＿１に関わる技術の説明に必要な部分のみを図示し、半導体装置１０の幾つかの構成要素の図示を省略している（後述の図１１、図１３及び図１４においても同様）。図１０Ａにおいて最も外側の四角形はパッケージの外縁を表している（後述の図１１、図１３、図１４、図２５及び図２７においても同様）。また、図１０Ａでは、複数のリード５３０の内、特定の４つのリードに対してのみ符号“５３０ａ”、“５３０ｂ”、“５３０ｃ”及び“５３０ｄ”を付している（後述の図１３及び図１４においても同様）。リード５３０ｃ及び半導体チップ５１０間を接続するチップ向けワイヤ５４０は特に符号“５４０ｃ”にて参照され、リード５３０ｄ及び半導体チップ５１０間を接続するチップ向けワイヤ５４０は特に符号“５４０ｄ”にて参照される。図１０Ｂは図１０Ａの一部の拡大図である。図１０Ａ及び図１０Ｂにおいて、斜線領域（ハッチング領域）にて表される部分ＳＨＯＲＴ_ａｃ及びＳＨＯＲＴ_ｂｄについては後述するものとし、まず当該部分ＳＨＯＲＴ_ａｃ及びＳＨＯＲＴ_ｂｄの存在を無視して、それら以外の部分の構成を説明する。

　リード５３０ａ～５３０ｄは、辺ＳＤ１に対して設けられた互いに隣接する４つのリード５３０であり、Ｙ軸の負側から正側に向けて、リード５３０ｄ、５３０ｂ、５３０ａ、５３０ｃの順番で並んでいる。つまり、リード５３０ａ及び５３０ｂは互いに隣接し、リード５３０ｂ及び５３０ｃ間にリード５３０ａが位置し、且つ、リード５３０ａ及び５３０ｄ間にリード５３０ｂが位置する。ここでは、リード５３０ａ～５３０ｄが第１相に割り当てられた４つのリード５３０であると考える。そうすると、図１０Ａ及び図１１の対比から理解されるよう、リ―ド５３０ａ、５３０ｂ、５３０ｃ、５３０ｄに対し、夫々、外部端子ＯＵＴ_ＩＮ［１］、ＯＵＴ_Ｏ［１］、ＳＮＳ_Ｐ［１］、ＳＮＳ_Ｎ［１］が割り当てられる。つまり、リ―ド５３０ａにより外部端子ＯＵＴ_ＩＮ［１］が形成され、リ―ド５３０ｂにより外部端子ＯＵＴ_Ｏ［１］が形成され、リ―ド５３０ｃにより外部端子ＳＮＳ_Ｐ［１］が形成され、リ―ド５３０ｄにより外部端子ＳＮＳ_Ｎ［１］が形成される。

　図１０Ａに示す半導体装置１０において、リード５３０ａ及び５３０ｂ間はパッケージ内でセンス用ワイヤ５６０にて接続される。センス用ワイヤ５６０はリード５３０ａ及び５３０ｂ間を接続するセンス用金属体の例である。センス用ワイヤ５６０は、金、アルミニウム又は銅を用いて構成される金属製のワイヤである。センス用ワイヤ５６０の材質はチップ向けワイヤ５４０の材質と同じであって良く、センス用ワイヤ５６０の太さ（即ち断面の直径）もチップ向けワイヤ５４０の太さと同じであって良い。

　図１２に、Ｘ軸方向に沿って観測した、リード５３０ａ及び５３０ｂ並びにセンス用ワイヤ５６０の側面図を示す。センス用ワイヤ５６０の一端はリード５３０ａの上面の所定位置（従ってリード５３０ａにおけるインナーリード上の所定位置）に接続され、センス用ワイヤ５６０の他端はリード５３０ｂの上面の所定位置（従ってリード５３０ｂにおけるインナーリード上の所定位置）に接続される。センス用ワイヤ及びリード間の接続はチップ向けワイヤ及びリード間の接続と同様、周知のワイヤボンディングにより実現される。センス用ワイヤ５６０は、リード５３０ａ及び５３０ｂ間を最短の経路で又は最短の経路に近い経路で接続する。少なくとも、センス用ワイヤ５６０は、半導体チップ５１０に接続されず、従って半導体チップ５１０を経由することなくリード５３０ａ及び５３０ｂ間を接続する。尚、センス用ワイヤ５６０を介した接続、又は、センス用ワイヤ５６０による接続とは、当然、電気的な接続を意味する。

　リード５３０ａ及び５３０ｂ間を接続するセンス用ワイヤ５６０の本数は１本でも良いし、２以上の任意の本数でも良い。即ち例えば、図１３に示す如く２本のセンス用ワイヤ５６０にてリード５３０ａ及び５３０ｂ間を接続しても良いし、図１４に示す如く３本のセンス用ワイヤ５６０にてリード５３０ａ及び５３０ｂ間を接続しても良い。リード５３０ａ及び５３０ｂ間を複数のセンス用ワイヤ５６０にて接続する場合、複数のセンス用ワイヤ５６０の長さは互いに同じとされると良い。但し、複数のセンス用ワイヤ５６０の長さは全て互いに異なっていても良いし、ｐ本のセンス用ワイヤ５６０の長さの中にｑ種類の長さが混在していても良い（ｐは３以上の整数：ｑはｐ未満且つ２以上の整数）。

　以下、実施例ＥＸ１＿１では、Ｎ_Ａ本のセンス用ワイヤ５６０にてリード５３０ａ及び５３０ｂ間が接続されているものとする。Ｎ_Ａは１以上の任意の整数である。Ｎ_Ａ本のセンス用ワイヤ５６０により図１のセンス用抵抗Ｒ_ＳＮＳ［１］が形成される。即ち、“Ｎ_Ａ＝１”である場合にはセンス用ワイヤ５６０の抵抗値そのものがセンス用抵抗Ｒ_ＳＮＳ［１］の抵抗値として機能し、“Ｎ_Ａ≧２”である場合にはＮ_Ａ本のセンス用ワイヤ５６０の並列抵抗値がセンス用抵抗Ｒ_ＳＮＳ［１］の抵抗値として機能する。厳密にはリード５３０ａ及び５３０ｂ自体の抵抗成分もセンス用抵抗Ｒ_ＳＮＳ［１］に含まれることになるが、各リードの抵抗値はセンス用ワイヤ５６０の抵抗値と比べて無視できるほど小さい（従って無視して考える）。

　図１５に半導体装置１０が実装された基板ＳＵＢの一部の概略的な平面図を示す。基板ＳＵＢの必要な箇所に半田が塗布されたランドが複数形成される（図１５においてランドは図示せず）。基板ＳＵＢの各ランドの表面と半導体装置１０の各外部端子（各リードの下面）とが対向する位置に半導体装置１０を配置し、各ランド上の半田に各外部端子（各リードの下面）を接触させた状態でリフローを行うことにより、半導体装置１０が基板ＳＵＢに実装される。基板ＳＵＢ上には、図１に示す外部配線ＷＲ_ＩＮ［１］の一部である配線パターンＷＲ_ＩＮ［１］’が形成され、且つ、図１に示す外部配線ＷＲ_Ｏ［１］の一部である配線パターンＷＲ_Ｏ［１］’が形成される。外部端子ＯＵＴ_ＩＮ［１］に接続されるランドと外部端子ＳＮＳ_Ｐ［１］に接続されるランドとが基板ＳＵＢ上で配線パターンＷＲ_ＩＮ［１］’により短絡されることで、外部端子ＯＵＴ_ＩＮ［１］（従ってリード５３０ａ）は外部配線ＷＲ_ＩＮ［１］’を通じて外部端子ＳＮＳ_Ｐ［１］（従ってリード５３０ｃ）に短絡される。同様に、外部端子ＯＵＴ_Ｏ［１］に接続されるランドと外部端子ＳＮＳ_Ｎ［１］に接続されるランドとが基板ＳＵＢ上で配線パターンＷＲ_Ｏ［１］’により短絡されることで、外部端子ＯＵＴ_Ｏ［１］（従ってリード５３０ｂ）は外部配線ＷＲ_Ｏ［１］’を通じて外部端子ＳＮＳ_Ｎ［１］（従ってリード５３０ｄ）に短絡される。

　図１０Ａを再度参照し、半導体チップ５１０及びチップ向けワイヤ５４０ｃ間の接続点５４２ｃと、半導体チップ５１０及びチップ向けワイヤ５４０ｄ間の接続点５４２ｄは、半導体チップ５１０に形成された電流検出回路１１０（図１参照）に接続される。接続点５４２ｃ、５４２ｄは、夫々、半導体チップ５１０に対しチップ向けワイヤ５４０ｃ、５４０ｄがワイヤボンディングされる点を指す。センス用抵抗Ｒ_ＳＮＳ［１］（ここではＮ_Ａ本のセンス用ワイヤ５６０）にはコイル電流ＩＬ［１］に比例する電圧降下が発生し、接続点５４２ｃ及び５４２ｄ間には、その電圧降下に応じた電位差が発生する。このため、電流検出回路１１０は、接続点５４２ｃ及び５４２ｄ間の電位差に基づいてコイル電流ＩＬ［１］を検出し、上述の検出電流値ＶＡＬ＿ＩＬ［１］を得ることができる。接続点５４２ｃ及び５４２ｄ間の電位差と、外部端子ＳＮＳ_Ｐ［１］及びＳＮＳ_Ｎ［１］間の電位差は、同じであると考えて良い。

　尚、外部端子ＯＵＴ_ＩＮ［１］及びＯＵＴ_Ｏ［１］の夫々と半導体チップ５１０を接続するためのチップ向けワイヤ５４０は存在しない。つまり、外部端子ＯＵＴ_ＩＮ［１］及びＯＵＴ_Ｏ［１］の夫々に対しチップ向けワイヤ５４０は接続されない。外部端子ＯＵＴ_ＩＮ［１］及び半導体チップ５１０間、又は、外部端子ＯＵＴ_Ｏ［１］及び半導体チップ５１０間を、特定のチップ向けワイヤ５４０にて接続しておくことも可能であるが、この際、その特定のチップ向けワイヤ５４０は半導体チップ５１０上において有意な回路に接続されず、図１を参照して説明した半導体装置１０の動作に何ら影響を与えない。

　図１０Ａに示す例では、辺ＳＤ１に沿って並ぶ８つのリード５３０の内、中央付近に位置する４つのリード５３０をリード５３０ａ～５３０ｄに割り当てているが、辺ＳＤ１に沿って並ぶ８つのリード５３０の内、何れのリードをリード５３０ａ～５３０ｄに割り当てるかは任意である。但し、リード５３０ａ～５３０ｄは、上述の如く、リード５３０ｄ、５３０ｂ、５３０ａ、５３０ｃの順番で並んでいることが望ましい。この際、リード５３０ｄ又は５３０ｃは、辺ＳＤ１に沿って並ぶ８つのリード５３０の端のリード５３０であっても良い。

　第１相～第３相の内、第１相に注目してコイル電流検出に関わる構造を説明したが、第２相におけるコイル電流検出に関わる構造、及び、第３相におけるコイル電流検出に関わる構造も、第１相のそれと同様であり、第１相について説明した技術は第２相及び第３相にも適用される。第２相に注目した場合、実施例ＥＸ１＿１の上述の説明文における記号“［１］”を記号“［２］”に読み替えた上でリード５３０ａ～５３０ｄが例えば辺ＳＤ３に沿って並ぶ４つのリード５３０であると考えれば良い。同様に、第３相に注目した場合、実施例ＥＸ１＿１の上述の説明文における記号“［１］”を記号“［３］”に読み替えた上でリード５３０ａ～５３０ｄが例えば辺ＳＤ４に沿って並ぶ４つのリード５３０であると考えれば良い。

　より具体的には以下のようにすれば良い。半導体装置１０にリード５３０ａ～５３０ｄの組を３つ設け、第１組のリード５３０ａ～５３０ｄを夫々外部端子ＯＵＴ_ＩＮ［１］、ＯＵＴ_Ｏ［１］、ＳＮＳ_Ｐ［１］及びＳＮＳ_Ｎ［１］に割り当て、第２組のリード５３０ａ～５３０ｄを夫々外部端子ＯＵＴ_ＩＮ［２］、ＯＵＴ_Ｏ［２］、ＳＮＳ_Ｐ［２］及びＳＮＳ_Ｎ［２］に割り当て、第３組のリード５３０ａ～５３０ｄを夫々外部端子ＯＵＴ_ＩＮ［３］、ＯＵＴ_Ｏ［３］、ＳＮＳ_Ｐ［３］及びＳＮＳ_Ｎ［３］に割り当てる。第１組のリード５３０ａ～５３０ｄと、第２組のリード５３０ａ～５３０ｄと、第３組のリード５３０ａ～５３０ｄとは、典型的には、半導体装置１０における互いに異なる辺に配列されるが、それらの計１２個のリードの内、互いに異なる組に属する複数のリードが共通の辺に配列されることがあっても良い。

　電流検出回路１１０は、第１組のリード５３０ｃ及び５３０ｄ間の電位差（第１組についての接続点５４２ｃ及び５４２ｄ間の電位差）に基づきコイル電流ＩＬ［１］を検出して上述の検出電流値ＶＡＬ＿ＩＬ［１］を得ることができ、第２組のリード５３０ｃ及び５３０ｄ間の電位差（第２組についての接続点５４２ｃ及び５４２ｄ間の電位差）に基づきコイル電流ＩＬ［２］を検出して上述の検出電流値ＶＡＬ＿ＩＬ［２］を得ることができ、第３組のリード５３０ｃ及び５３０ｄ間の電位差（第３組についての接続点５４２ｃ及び５４２ｄ間の電位差）に基づきコイル電流ＩＬ［３］を検出して上述の検出電流値ＶＡＬ＿ＩＬ［３］を得ることができる。

　具体的な数値例を挙げる。辺ＳＤ１、ＳＤ２、ＳＤ３又はＳＤ４において、互いに隣接する２つのリード５３０の中心間の距離が５００μｍ（マイクロメートル）である場合を考える。センス用ワイヤ５６０の断面形状は円形であって、センス用ワイヤ５６０の断面における直径は３０μｍであり、センス用ワイヤ５６０が銅にて形成されるとする。この場合において、５００μｍの長さのセンス用ワイヤ５６０を用いたとすると、１本のセンス用ワイヤ５６０の抵抗値（両端間の抵抗値）は約１２．５ｍΩとなる。２本のセンス用ワイヤ５６０の並列抵抗値は約６．２５ｍΩとなり、３本のセンス用ワイヤ５６０の並列抵抗値は約４．１６ｍΩとなる。

　実効値が１４Ａ（アンペア）の正弦波電流を各相のコイル電流ＩＬ［ｉ］として三相モータ３０に供給する正弦波駆動を考える。この正弦波駆動において、各相のセンス用抵抗Ｒ_ＳＮＳ［ｉ］に２本のセンス用ワイヤ５６０を用いたならば（即ち“Ｎ_Ａ＝２”であれば）、“１４Ａ×６．２５ｍΩ＝８７．５ｍＶ”より、各相のセンス用抵抗Ｒ_ＳＮＳ［ｉ］に実効値８７．５ｍＶの正弦波状の電圧降下が発生し、ベクトル制御が可能な程度の精度でコイル電流ＩＬ［ｉ］を検出することが可能である。

　このとき、各相のセンス用抵抗Ｒ_ＳＮＳ［ｉ］での消費電力は“１４Ａ×１４Ａ×６．２５ｍΩ≒１．２３”より約１．２３Ｗとなり、センス用抵抗Ｒ_ＳＮＳ［１］～Ｒ_ＳＮＳ［３］での合計消費電力は約３．７Ｗとなる。そうすると、一般的な５ｍｍ角程度のＱＦＮパッケージの許容消費電力（パッケージ内での消費電力の最大許容量を表し、パッケージパワーとも称される）内に概ね収まる。コイル電流ＩＬ［ｉ］の検出に対して必要な精度とパッケージパワーとの兼ね合いを考慮して、センス用ワイヤ５６０の本数（即ちＮ_Ａの値）又はセンス用ワイヤ５６０の直径を調整すれば良い。

　第１仮想構成に係る一般的なモータ駆動システムでは、コイル電流（特に１０Ａ以上のコイル電流など、比較的大きなコイル電流）を検出するために、半導体装置に対し検出抵抗（１０ｍΩ程度の抵抗）を外付け接続する。この際、半導体装置に外付け接続された検出抵抗の抵抗値にはばらつきがあり、検出抵抗の抵抗値のばらつきは、コイル電流の検出精度を劣化させ、ひいては所望のモータ制御（例えばベクトル制御）の実現を妨げる。これを考慮し、上述の如く、半導体装置１０のパッケージ内において、上記検出抵抗に相当するセンス用抵抗Ｒ_ＳＮＳ［ｉ］を、リード間を接続するセンス用金属体（ここでは１本以上のセンス用ワイヤ５６０）にて形成する。これにより、半導体装置１０の出荷検査工程においてセンス用金属体（ここでは１本以上のセンス用ワイヤ５６０）の抵抗値を測定することができ、以後は、測定結果に基づく校正情報を用いて外部端子ＳＮＳ_Ｐ［ｉ］及びＳＮＳ_Ｎ［ｉ］間の電位差を評価することにより、正確にコイル電流ＩＬ［ｉ］を検出することが可能となる（校正情報に関わる技術は後述の実施例で詳説する）。別途、外付け部品として検出抵抗を用意する必要がなくなるというメリットも生じる。

　また、上述したように、各相において、センス用ワイヤ５６０の本数（即ちＮ_Ａの値）を調整することによりセンス用抵抗Ｒ_ＳＮＳ［ｉ］の抵抗値を調整することが可能であり、これに代えて或いはこれに加えて、センス用ワイヤ５６０の直径を調整することによりセンス用抵抗Ｒ_ＳＮＳ［ｉ］の抵抗値を調整することも可能である。これらの調整により、パッケージパワーを考慮しつつ、コイル電流ＩＬ［ｉ］の必要な検出精度を確保することができる。

　以下の第２仮想構成も検討される。第２仮想構成では、リード５３０ａ及び半導体チップ５１０間を第１チップ向けワイヤで接続すると共に、リード５３０ｂ及び半導体チップ５１０間を第２チップ向けワイヤで接続し、半導体チップ５１０及び第１チップ向けワイヤ間の接続点と、半導体チップ５１０及び第２チップ向けワイヤ間の接続点と、を半導体チップ５１０上で接続する。そうすると、第２仮想構成では、第１及び第２チップ向けワイヤの直列抵抗にてセンス用抵抗Ｒ_ＳＮＳ［ｉ］を構成することができる。但し、第２仮想構成では、図１０Ａ等に示す構成と比べて、センス用抵抗Ｒ_ＳＮＳ［ｉ］を形成するためのワイヤの長さが長くなり（例えば数倍になり）、ワイヤでの消費電力が高くなりすぎる。また、ワイヤでの発熱が半導体集積回路に与える影響が大きくなると懸念される。

　ところで、実施例ＥＸ１＿１に係る半導体装置１０にはリード間短絡技術が適用されている。実施例ＥＸ１＿１に係るリード間短絡技術により、パッケージ内で半導体チップ５１０を経由することなくリード５３０ａ及び５３０ｃ間が短絡され且つリード５３０ｂ及び５３０ｄ間が短絡される。より具体的には、リード間短絡技術が適用された実施例ＥＸ１＿１に係る半導体装置１０には、図１０Ａ及び図１０Ｂ等に示す如く、パッケージ内で半導体チップ５１０を経由することなくリード５３０ａ及び５３０ｃ間を短絡する短絡用金属体ＳＨＯＲＴ_ａｃと、パッケージ内で半導体チップ５１０を経由することなくリード５３０ｂ及び５３０ｄ間を短絡する短絡用金属体ＳＨＯＲＴ_ｂｄと、が設けられる。図１０Ａ及び図１０Ｂ等では、便宜上、各短絡用金属体を斜線領域で表している。

　短絡用金属体ＳＨＯＲＴ_ａｃは、リード５３０ａ及び５３０ｃを一体的に結合させる金属体である。短絡用金属体ＳＨＯＲＴ_ａｃはリード５３０ａ及び５３０ｃと同じ材質にて構成される。図１０Ａ及び図１０Ｂ等では、図面の便宜上、短絡用金属体ＳＨＯＲＴ_ａｃを斜線領域で表現すると共に、リード５３０ａ又はリード５３０ｃと短絡用金属体ＳＨＯＲＴ_ａｃとの間に境界が存在するかのように図示されているが、そのような境界が存在しない一体の金属平板にてリード５３０ａ、短絡用金属体ＳＨＯＲＴ_ａｃ及びリード５３０ｃが形成されて良い。当該一体の金属平板にて単一のリードが構成され、当該単一のリードによりリード５３０ａ及びリード５３０ｃが形成されている、と考えることもできる。Ｚ軸方向における短絡用金属体ＳＨＯＲＴ_ａｃの長さ（厚み）は、Ｚ軸方向におけるリード５３０ａ及び５３０ｃ（特にリード５３０ａ及び５３０ｃの各金属部５３０＿ｐ４）の長さ（厚み）と同じであって良い。

　短絡用金属体ＳＨＯＲＴ_ｂｄについても同様である。つまり、短絡用金属体ＳＨＯＲＴ_ｂｄは、リード５３０ｂ及び５３０ｄを一体的に結合させる金属体である。短絡用金属体ＳＨＯＲＴ_ｂｄはリード５３０ｂ及び５３０ｄと同じ材質にて構成される。図１０Ａ及び図１０Ｂ等では、図面の便宜上、短絡用金属体ＳＨＯＲＴ_ｂｄを斜線領域で表現すると共に、リード５３０ｂ又はリード５３０ｄと短絡用金属体ＳＨＯＲＴ_ｂｄとの間に境界が存在するかのように図示されているが、そのような境界が存在しない一体の金属平板にてリード５３０ｂ、短絡用金属体ＳＨＯＲＴ_ｂｄ及びリード５３０ｄが形成されて良い。当該一体の金属平板にて単一のリードが構成され、当該単一のリードによりリード５３０ｂ及びリード５３０ｄが形成されている、と考えることもできる。Ｚ軸方向における短絡用金属体ＳＨＯＲＴ_ｂｄの長さ（厚み）は、Ｚ軸方向におけるリード５３０ｂ及び５３０ｄ（特にリード５３０ｂ及び５３０ｄの各金属部５３０＿ｐ４）の長さ（厚み）と同じであって良い。

　Ｚ軸方向における短絡用金属体ＳＨＯＲＴ_ａｃ及びＳＨＯＲＴ_ｂｄの長さ（厚み）は各センス用ワイヤ５６０の直径（例えば３０μｍ）よりも十分に大きく（例えば２００μｍ）、且つ、Ｘ軸\\方向における短絡用金属体ＳＨＯＲＴ_ａｃ及びＳＨＯＲＴ_ｂｄの長さ（幅）も各センス用ワイヤ５６０の直径よりも十分に大きい。故に、リード５３０ａ～５３０ｄの並び方向（Ｙ軸方向）において、短絡用金属体ＳＨＯＲＴ_ａｃ及びＳＨＯＲＴ_ｂｄの夫々の単位長さ当たりの抵抗値は、Ｎ_Ａ本のセンス用ワイヤ５６０から成るセンス用抵抗Ｒ_ＳＮＳ［ｉ］の単位長さ当たりの抵抗値よりも十分に小さい（無視できる程度に小さい）。上述したように、Ｎ_Ａは１以上の任意の整数を表す。加えて、リード５３０ａ～５３０ｄの並び方向において、短絡用金属体ＳＨＯＲＴ_ａｃ及びＳＨＯＲＴ_ｂｄの夫々の長さは各センス用ワイヤ５６０の長さよりも短い。このため、短絡用金属体ＳＨＯＲＴ_ａｃ及びＳＨＯＲＴ_ｂｄの各抵抗値（例えば１０μΩ程度）はＮ_Ａ本のセンス用ワイヤ５６０から成るセンス用抵抗Ｒ_ＳＮＳ［ｉ］の抵抗値（例えば５ｍΩ程度）よりも十分に小さい。短絡用金属体ＳＨＯＲＴ_ａｃ及びＳＨＯＲＴ_ｂｄを設けることの意義については、後述のテスト工程の説明の後に、明らかとなる。

＜＜実施例ＥＸ１＿２＞＞
　実施例ＥＸ１＿２を説明する。実施例ＥＸ１＿２では、校正情報を利用したコイル電流の正確な検出方法を説明する。図１６は、校正情報を取得及び記録するためのテスト工程のフローチャートである。テスト工程は半導体装置１０の出荷検査工程の一部に組み込まれる。

　テスト工程では、図２の基板１０とは別に、図１７のテスト基板ＳＵＢ_ＴＳＥＴが用意され、半導体装置１０がテスト状態とされる。テスト基板ＳＵＢ_ＴＳＥＴには、半導体装置１０を装着するためのソケットＳＣＴが実装されている。テスト状態では、ソケットＳＣＴに半導体装置１０が装着される。ソケットＳＣＴに半導体装置１０が装着されると、半導体装置１０の各外部端子がソケットＳＣＴを通じて、テスト基板ＳＵＢ_ＴＳＥＴ上の対応する配線パターンと導通する（図１７において配線パターンの図示を省略）。配線パターンＷＲ_ＩＮ［ｉ］’及びＷＲ_Ｏ［ｉ］’（図１５参照：但し図１５ではｉ＝１）と同等の配線パターンがテスト基板ＳＵＢ_ＴＳＥＴに形成され、テスト状態において、テスト基板ＳＵＢ_ＴＳＥＴの配線パターンにより外部端子ＯＵＴ_ＩＮ［ｉ］及びＳＮＳ_Ｐ［ｉ］間が短絡され且つ外部端子ＯＵＴ_Ｏ［ｉ］及びＳＮＳ_Ｎ［ｉ］間が短絡される。更に、テスト状態において、半導体装置１０の各相のセンス用抵抗Ｒ_ＳＮＳ［ｉ］に対し、必要な電流を供給できるようテスト基板ＳＵＢ_ＴＳＥＴが形成されている。

　テスト工程では、まずステップＳ１１においてテスト基板ＳＵＢ_ＴＳＥＴ上のソケットＳＣＴに対し半導体装置１０が装着され、続くステップＳ１２にて変数ｉに“１”を代入してからステップＳ１３に進む。ステップＳ１３ではテスト状態において、センス用抵抗Ｒ_ＳＮＳ［ｉ］に対し所定のテスト電流Ｉ_ＴＳＥＴを供給する（即ち外部端子ＯＵＴ_ＩＮ［ｉ］及びＯＵＴ_Ｏ［ｉ］間にテスト電流Ｉ_ＴＳＥＴを流す）。テスト電流Ｉ_ＴＳＥＴは外部端子ＯＵＴ_ＩＮ［ｉ］から外部端子ＯＵＴ_Ｏ［ｉ］に向けて流れる直流電流（例えば１０Ａ）であるとする。

　ステップＳ１３に続くステップＳ１４において、半導体装置１０内のテスト回路（不図示）は、センス用抵抗Ｒ_ＳＮＳ［ｉ］にテスト電流Ｉ_ＴＳＥＴが供給されているときの外部端子ＳＮＳ_Ｐ［ｉ］及びＳＮＳ_Ｎ［ｉ］間の電圧を電圧Ｖ_ＴＥＳＴ［ｉ］として検出し、電圧Ｖ_ＴＥＳＴ［ｉ］に基づき第ｉ相の校正情報を取得する。テスト回路は、半導体チップ５１０上に形成された回路であり、テスト状態においてのみ有意に動作する。尚、第ｉ相の校正情報の取得は、テスト回路とテスト基板ＳＵＢ_ＴＳＥＴ上の回路とが協働して実現されるものであっても良い。

　ステップＳ１４の後、ステップＳ１５において、上記テスト回路により“ｉ＝３”であるか否かが確認される。“ｉ＝３”であればステップＳ１７に進むが、“ｉ＝３”でなければステップＳ１６にて変数ｉに“１”を加算してからステップＳ１３に戻り、ステップＳ１３及びＳ１４の処理が繰り返される。このため、ステップＳ１７に至る時点では、第１～第３相の校正情報が取得済みとなる。ステップＳ１７では、第１～第３相の校正情報を図１の校正情報保持部１６０に書き込み、その後、図１６のテスト工程を終える。各校正情報の書き込みは、テスト回路により、或いは、テスト回路とテスト基板ＳＵＢ_ＴＳＥＴ上の回路との協働により、実現される。

　校正情報保持部１６０は、ステップＳ１７にて書き込まれた第１～第３相の校正情報を不揮発的に保持する。校正情報保持部１６０は、不揮発性メモリ（例えばＯＴＰＲＯＭ（one　time　programmable　read　only　memory））にて構成される。或いは、ツェナーザップ法、ポリシリコンフューズ法、又は、レーザーカット法など、周知の手法を用いて各相の校正情報を不揮発的に保持させても良い。尚、図１６のテスト工程において、“ｉ＝１”におけるステップＳ１３及びＳ１４の処理と、“ｉ＝２”におけるステップＳ１３及びＳ１４の処理と、“ｉ＝３”におけるステップＳ１３及びＳ１４の処理とを、並列に実行するようにしても良い。

　第ｉ相の校正情報はセンス用抵抗Ｒ_ＳＮＳ［ｉ］の抵抗値（実際の抵抗値）に基づき予め設定される情報である。これについて説明を加える。

　今、センス用抵抗Ｒ_ＳＮＳ［ｉ］の抵抗値における設計値を記号“Ｒ_{ＩＤＥＡＬ}［ｉ］”にて表す。そうすると、設計通りであったならば、ステップＳ１３及びＳ１４の段階で“Ｉ_ＴＥＳＴ×Ｒ_{ＩＤＥＡＬ}［ｉ］”（例えば１０Ａ×１０ｍΩ＝１００ｍＶ）に相当する電圧が外部端子ＳＮＳ_Ｐ［ｉ］及びＳＮＳ_Ｎ［ｉ］間に生じるはずである。しかしながら、実際に検出される電圧Ｖ_ＴＥＳＴ［ｉ］は“Ｉ_ＴＥＳＴ×Ｒ_{ＩＤＥＡＬ}［ｉ］”からずれることも多い（例えばＶ_ＴＥＳＴ［ｉ］＝８０ｍＶ）。センス用抵抗Ｒ_ＳＮＳ［ｉ］の実際の抵抗値（以下、実抵抗値と称する）を記号“Ｒ_ＲＥＡＬ［ｉ］”にて表すと、“Ｖ_ＴＥＳＴ［ｉ］＝Ｉ_ＴＥＳＴ×Ｒ_ＲＥＡＬ［ｉ］”である。テスト工程において、テスト電流Ｉ_ＴＥＳＴの値は既知であるので電圧Ｖ_ＴＥＳＴ［ｉ］から実抵抗値Ｒ_ＲＥＡＬ［ｉ］が分かる（例えば、Ｒ_ＲＥＡＬ［ｉ］＝Ｖ_ＴＥＳＴ［ｉ］／Ｉ_ＴＥＳＴ＝８０ｍＶ／１０Ａ＝８ｍΩ）。図１６のステップＳ１４では、実抵抗値Ｒ_ＲＥＡＬ［ｉ］に基づく第ｉ相の校正情報が取得される。

　テスト工程を含む出荷検査工程を経た後の半導体装置１０が図２に示す如く基板１０に実装された上で、モータ駆動システムＳＹＳに組み込まれる。半導体装置１０がモータ駆動システムＳＹＳに組み込まれている状態を、上述のテスト状態と明確に区別すべく、実稼働状態と称することがある。本実施形態において、テスト工程に関する説明以外、半導体装置１０は実稼働状態にあると解される。実稼働状態における校正情報を用いたコイル電流の検出方法を説明する。校正情報を用いたコイル電流ＩＬ［１］～ＩＬ［３］の検出方法は第１相～第３相間で同じであるので、以下、変数ｉを用い、第ｉ相のコイル電流ＩＬ［ｉ］の検出方法を説明する。

　第ｉ相の校正情報は実抵抗値Ｒ_ＲＥＡＬ［ｉ］そのものであっても良い。この場合、実稼働状態において、図１の電流検出回路１１０は、外部端子ＳＮＳ_Ｐ［ｉ］及びＳＮＳ_Ｎ［ｉ］間の電圧を実抵抗値Ｒ_ＲＥＡＬ［ｉ］で割ることによりコイル電流ＩＬ［ｉ］の検出電流値ＶＡＬ＿ＩＬ［ｉ］を得ることができる。

　実際には例えば、第ｉ相の校正情報は図３のＡＤＣ１１２［ｉ］に対する校正情報であると良い。この場合、実稼働状態において“Ｓ_Ｄ［ｉ］＝ｋ_ＲＥＦ×ｋ_Ｃ［ｉ］×Ｓ_Ａ［ｉ］”となるようにＡＤＣ１１２［ｉ］を構成しておく（但しＳ_Ｄ［ｉ］は量子化誤差を含む）。即ち、実稼働状態において、検出電流値ＶＡＬ＿ＩＬ［ｉ］を表すデジタル信号Ｓ_Ｄ［ｉ］の値が、固定された所定の基準係数ｋ_ＲＥＦ（ｋ_ＲＥＦ＝１でも良い）と、補正係数ｋ_Ｃ［ｉ］と、アナログ信号Ｓ_Ａ［ｉ］の値と、の積と一致するよう、ＡＤＣ１１２［ｉ］を構成しておく。この際、補正係数ｋ_Ｃ［ｉ］が第ｉ相の校正情報となり、“ｋ_Ｃ［ｉ］＝Ｒ_{ＩＤＥＡＬ}［ｉ］／Ｒ_ＲＥＡＬ［ｉ］”とされる。例えば、“（Ｒ_{ＩＤＥＡＬ}［ｉ］，Ｒ_ＲＥＡＬ［ｉ］）＝（１０ｍΩ，８ｍΩ）”であったならば“ｋ_Ｃ［ｉ］＝１，２５”となり、実抵抗値Ｒ_ＲＥＡＬ［ｉ］が設計値Ｒ_{ＩＤＥＡＬ}［ｉ］よりも低いことに起因する、実稼働状態での検出電流値ＶＡＬ＿ＩＬ［ｉ］の誤差が解消される。

　このように、電流検出回路１１０では、各相において、センス用抵抗Ｒ_ＳＮＳ［ｉ］の実抵抗値に応じ予め設定された第ｉ相の校正情報と、外部端子ＳＮＳ_Ｐ［ｉ］及びＳＮＳ_Ｎ［ｉ］間の電圧（第ｉ相についての接続点５４２ｃ及び５４２ｄ間の電位差に相当；図１０Ａ等参照）と、に基づき、コイル電流ＩＬ［ｉ］を検出する。これにより、正確にコイル電流ＩＬ［ｉ］を検出することが可能となる。

　また、センス用抵抗Ｒ_ＳＮＳ［１］～Ｒ_ＳＮＳ［３］の温度を検出するための温度検出回路（不図示）を電流検出回路１１０に設けておいても良い。温度検出回路は、パッケージ内の第１～第３温度検出箇所の温度を検出し、第１温度検出箇所の温度に応じた第１温度検出信号、第２温度検出箇所の温度に応じた第２温度検出信号、及び、第３温度検出箇所の温度に応じた第３温度検出信号を出力する。そして、電流検出回路１１０は、第ｉ温度検出信号をも参照して各相のコイル電流ＩＬ［ｉ］を検出しても良い。これにより、センス用抵抗Ｒ_ＳＮＳ［ｉ］の抵抗値の温度依存性も考慮され、より正確にコイル電流ＩＬ［ｉ］を検出することが可能となる。

　第１～第３温度検出箇所は互いに異なる３つの箇所であっても良く、この場合、第ｉ温度検出箇所としてセンス用抵抗Ｒ_ＳＮＳ［ｉ］の配置箇所に近い箇所が選ばれると良い。但し、センス用抵抗Ｒ_ＳＮＳ［１］～Ｒ_ＳＮＳ［３］の温度間のばらつきを無視できることも多く、この場合には、温度検出箇所を１つにしても良い。温度検出箇所が１つとされる場合、第１～第３温度検出箇所は共通且つ単一の温度検出箇所と解され、第１～第３温度検出信号は共通且つ単一の温度検出信号と解される。

　センス用抵抗Ｒ_ＳＮＳ［ｉ］の温度係数（例えばセンス用ワイヤ５６０の温度係数）は既知であるので、電流検出回路１１０は、第ｉ温度検出信号とセンス用抵抗Ｒ_ＳＮＳ［ｉ］の温度係数に基づき、検出電流値ＶＡＬ＿ＩＬ［ｉ］を補正すれば良い。具体的には例えば、実稼働状態において“Ｓ_Ｄ［ｉ］＝ｋ_ＲＥＦ×ｋ_Ｃ［ｉ］×ｋ_ＴＣ［ｉ］×Ｓ_Ａ［ｉ］”となるように図３のＡＤＣ１１２［ｉ］を構成しておけば良い（但しＳ_Ｄ［ｉ］は量子化誤差を含む）。ここで、ｋ_ＴＣ［ｉ］は第ｉ温度検出箇所の温度に応じた補正係数である。テスト工程において第ｉ温度検出信号から特定される第ｉ温度検出箇所の温度が温度Ｔ_ＲＥＦ［ｉ］である一方で、実稼働状態において第ｉ温度検出信号から特定される第ｉ温度検出箇所の温度がＴ_ＲＥＡＬ［ｉ］であり、且つ、センス用抵抗Ｒ_ＳＮＳ［ｉ］の温度係数（例えばセンス用ワイヤ５６０の温度係数）がｋ_Ｒ［ｉ］であるならば、“ｋ_ＴＣ［ｉ］＝１／（１＋（Ｔ_ＲＥＡＬ［ｉ］－Ｔ_ＲＥＦ［ｉ］）・ｋ_Ｒ［ｉ］）”とすれば良い。

＜＜実施例ＥＸ１＿３＞＞
　実施例ＥＸ１＿３を説明する。リード５３０の具体的な形状は任意であるが、実施例ＥＸ１＿３では、リード５３０の形状の一具体例を挙げる。図１８に、実施例ＥＸ１＿３に係るリード５３０の平面図を示す。図１８では、図示の簡略化上、辺ＳＤ１に設けられた２つのリード５３０のみを代表として図示している（後述の図１９及び図２０においても同様）。図１８に示される２つのリード５３０により外部端子ＯＵＴ_ＩＮ［ｉ］及びＯＵＴ_Ｏ［ｉ］を構成することができる。この場合にあっては上述のリード間短絡技術の適用により、図１８に示される一方のリード５３０が図１８に示されない他のリード５３０と一体に結合されると共に、図１８に示される他方のリード５３０が図１８に示されない更に他のリード５３０と一体に結合されることになるが、図１８では、その結合の様子の図示を省略している（後述の図１９及び図２０においても同様）。以下、１つのリード５３０に注目してリード５３０の形状を説明するが、他のリード５３０も同様の形状を持つ。

　リード５３０は、金属部５３０＿ｐ１～５３０＿ｐ４が一体となった金属体である。リード５３０が設けられた辺（図１８では辺ＳＤ１）から半導体チップ５１０に向かって（従ってダイパッド５２０に向かって）、金属部５３０＿ｐ１、５３０＿ｐ２、５３０＿ｐ３、５３０＿ｐ４の順番で並ぶ。金属部５３０＿ｐ１、５３０＿ｐ２、５３０＿ｐ３及び５３０＿ｐ４の平面視の形状は夫々に概略四角形である。但し、金属部５３０＿ｐ４において、半導体チップ５１０及びダイパッド５２０に近い側の角部はカットされている。

　図１８において軸ＡＸは、金属部５３０＿ｐ１～５３０＿ｐ４の並び方向に沿った、リード５３０の中心軸を表している。中心軸ＡＸを内包し且つＺ軸に平行な面に対し、リード５３０は面対称の構造を持つ。Ｚ軸及び中心軸ＡＸに直交する方向において、金属部５３０＿ｐ２の長さは金属部５３０＿ｐ１及び５３０＿ｐ３の夫々の長さよりも長く、且つ、金属部５３０＿ｐ４の長さは金属部５３０＿ｐ１及び５３０＿ｐ３の夫々の長さよりも長い。故に、リード５３０において、金属部５３０＿ｐ１～５３０＿ｐ４の並び方向における金属部５３０＿ｐ２の両側には窪み５３０＿ｐ５及び５３０＿ｐ６が形成されることになり、窪み５３０＿ｐ５及び５３０＿ｐ６には封止樹脂５５０が存在する（封止工程において封止樹脂５５０が回り込む）。このため、リード５３０に対し半導体チップ５１０及びダイパッド５２０から離す向きの外力が加わっても当該リード５３０はパッケージから抜けない。窪み５３０＿ｐ５及び５３０＿ｐ６により抜け止め部が形成されていると言える。

　第１及び第２リード５３０により外部端子ＯＵＴ_ＩＮ［ｉ］及びＯＵＴ_Ｏ［ｉ］を構成する場合、図１９に示す如く、第１及び第２リード５３０間を接続するセンス用ワイヤ５６０の一端、他端は、センス用ワイヤ５６０の本数に依らず、夫々、第１リード５３０における金属部５３０＿ｐ４、第２リード５３０における金属部５３０＿ｐ４に接続される（ワイヤボンディングされる）。第１及び第２リード５３０間を接続するセンス用ワイヤ５６０の本数が複数である場合（図１９では２本）、複数のセンス用ワイヤ５６０の長さを互いに一致させることが望ましい（但し上述したように異なっていても良い）。複数のセンス用ワイヤ５６０は互いに離間して配置される。尚、複数のセンス用ワイヤ５６０がパッケージ内で接触しても問題は無い。

　例えば、２本のセンス用ワイヤ５６０で第１及び第２リード５３０間を接続する場合、各リード５３０の金属部５３０＿ｐ４上に互いに異なる接続点ＣＰ１及びＣＰ２を設定する。そして、一方のセンス用ワイヤ５６０の一端、他端を、夫々、第１リード５３０の接続点ＣＰ１、第２リード５３０の接続点ＣＰ１に接続（ワイヤボンディング）し、他方のセンス用ワイヤ５６０の一端、他端を、夫々、第１リード５３０の接続点ＣＰ２、第２リード５３０の接続点ＣＰ２に接続（ワイヤボンディング）すれば良い。金属部５３０＿ｐ４上における接続点ＣＰ１の設定位置は複数のリード５３０間で共通であり、金属部５３０＿ｐ４上における接続点ＣＰ２の設定位置も複数のリード５３０間で共通である。このため、２本のセンス用ワイヤ５６０の長さを等しくすることができる。第１及び第２リード５３０の各金属部５３０＿ｐ４について、接続点ＣＰ１及びＣＰ２の位置は金属部５３０＿ｐ１～５３０＿ｐ４の並び方向において（図１９ではＸ軸方向において）互いにずれており、第１及び第２リード５３０の並び方向においても（図１９ではＹ軸方向において）互いにずれている。

　第１及び第２リード５３０間を複数のセンス用ワイヤ５６０で接続する場合、必要に応じ、第１及び第２リード５３０の各金属部５３０＿ｐ４を半導体チップ５１０に向けて（従ってダイパッド５２０に向けて）、延長するようにしても良い。図２０に当該延長後の第１及び第２リード５３０の平面図を示す。図２０では、第１及び第２リード５３０間が、第１～第４センス用ワイヤ５６０で接続されている。金属部５３０＿ｐ１～５３０＿ｐ４の並び方向において（図２０ではＸ軸方向において）第１～第４センス用ワイヤ５６０は互いに離間して且つこの順番で並べて配置される。第１～第４センス用ワイヤ５６０の長さを互いに一致させる。但し、上述したように、第１～第４センス用ワイヤ５６０の長さに複数種類の長さが混在していても良く、例えば、第１及び第３センス用ワイヤ５６０の長さを第１の長さとし、第２及び第４センス用ワイヤ５６０の長さを第２の長さとすることも可能である（ここで第１及び第２の長さは互いに異なる）。第１～第４センス用ワイヤ５６０は互いに離間して配置される。

　第１～第４センス用ワイヤ５６０の長さを互いに一致させる構成を説明する。まず各リード５３０の金属部５３０＿ｐ４上に互いに異なる接続点ＣＰ１～ＣＰ４を設定する。そして、第ｊセンス用ワイヤ５６０の一端、他端を、夫々、第１リード５３０の接続点ＣＰｊ、第２リード５３０の接続点ＣＰｊに接続（ワイヤボンディング）する。これは、“ｊ＝１”、“ｊ＝２”、“ｊ＝３”及び“ｊ＝４”の夫々の条件下で満たされる。

　金属部５３０＿ｐ４上における接続点ＣＰｊの設定位置は複数のリード５３０間で共通である。これは、“ｊ＝１”、“ｊ＝２”、“ｊ＝３”及び“ｊ＝４”の夫々の条件下で満たされる。第１及び第２リード５３０の各金属部５３０＿ｐ４について、接続点ＣＰ１～ＣＰ４の位置は金属部５３０＿ｐ１～５３０＿ｐ４の並び方向において（図２０ではＸ軸方向において）互いにずれている。但し、第１及び第２リード５３０の各金属部５３０＿ｐ４について、接続点ＣＰ１及びＣＰ３の位置は第１及び第２リード５３０の並び方向において（図２０ではＹ軸方向において）互いに一致していて良く、接続点ＣＰ２及びＣＰ４の位置は第１及び第２リード５３０の並び方向において（図２０ではＹ軸方向において）互いに一致していて良い。第１及び第２リード５３０の各金属部５３０＿ｐ４について、接続点ＣＰ１及びＣＰ３の位置は、第１及び第２リード５３０の並び方向において（図２０ではＹ軸方向において）接続点ＣＰ２及びＣＰ４の位置とずれている。

　尚、金属部５３０＿ｐ４の延長とは、標準且つ規定のリードの形状との比較に対する延長を指す。金属部５３０＿ｐ４の延長は全リード５３０に対して適用されて良い。或いは、金属部５３０＿ｐ４の延長は、センス用ワイヤ５６０が接続されるリード５３０のみに適用されるようにしても良い。この場合、センス用ワイヤ５６０が接続されるリード５３０（即ち外部端子ＯＵＴ_ＩＮ［ｉ］又はＯＵＴ_ＯＵＴ［ｉ］を形成するリード５３０）の金属部５３０＿ｐ４の中心軸ＡＸ方向の長さは、他のリード５３０（例えば外部端子ＳＮＳ_Ｐ［ｉ］又はＳＮＳ_Ｎ［ｉ］を形成するリード５３０や、外部端子Ｐ_ＧＮＤを形成するリード５３０）の金属部５３０＿ｐ４の中心軸ＡＸ方向の長さよりも長くなる。金属部５３０＿ｐ４の延長は辺ごとに行われるようにしても良い。例えば、辺ＳＤ１～ＳＤ４の内、辺ＳＤ１に設けられる各リード５３０に対しては上記延長を適用する一方、辺ＳＤ２に設けられる各リード５３０に対しては上記延長を適用しないといったことも可能であり、この場合、辺ＳＤ１に設けられる各リード５３０の金属部５３０＿ｐ４の中心軸ＡＸ方向の長さは、辺ＳＤ２に設けられる各リード５３０の金属部５３０＿ｐ４の中心軸ＡＸ方向の長さよりも長くなる。

＜＜実施例ＥＸ１＿４＞＞
　実施例ＥＸ１＿４を説明する。実施例ＥＸ１＿４では実施例ＥＸ１＿３で示した形状を各リード５３０が有しているものとし、図２１及び図２２に示す４つのリード５３０Ａ～５３０Ｄに注目する。但し、図２１及び図２２に示す構成は後述の第２実施形態に係る構成であって、リード間短絡技術が適用された第１実施形態に係る構成との対比に供される。リード５３０Ａ、５３０Ｂ、５３０Ｃ及び５４０Ｄは、図１０Ａに示すリード５３０ａ、５３０ｂ、５３０ｃ及び５４０ｄに相当する。即ち、リード５３０Ａ、５３０Ｂ、５３０Ｃ及び５３０Ｄは、夫々、外部端子ＯＵＴ_ＩＮ［ｉ］、ＯＵＴ_Ｏ［ｉ］、ＳＮＳ_Ｐ［ｉ］、ＳＮＳ_Ｎ［ｉ］を形成するためのリード５３０である。リード５３０Ａ～５３０Ｄが設けられる辺（辺ＳＤ１～ＳＤ４の何れか）に沿って、リード５３０Ｃ、５３０Ａ、５３０Ｂ、５３０Ｄの順番で、それらが互いに隣接して配置される。図２０を参照して説明した方法に従い、第１リード５３０としてのリード５３０Ａと第２リード５３０としてのリード５３０Ｂとが４本のセンス用ワイヤ５６０で接続されている。図２１において、５４０Ｃはリード５３０Ｃと半導体チップ５１０とを接続するチップ向けワイヤを表し、５４０Ｄはリード５３０Ｄと半導体チップ５１０とを接続するチップ向けワイヤを表す。チップ向けワイヤ５４０Ｃの一端はリード５３０Ｃ上の接続点ＣＰ４に接続され（ワイヤボンディングされ）、チップ向けワイヤ５４０Ｄの一端はリード５３０Ｄ上の接続点ＣＰ４に接続される（ワイヤボンディングされる）。

　図２２は、第２実施形態に係り、上述のテスト状態におけるリード５３０Ａ～５３０Ｄ周辺の状態の概念図である。テスト基板ＳＵＢ_ＴＥＳＴ（図１７参照）上に形成された配線パターンは配線パターン６１０及び６２０を含む。テスト状態において、リード５３０Ａのアウターリードとして機能する外部端子ＯＵＴ_ＩＮ［ｉ］はソケットＳＣＴの第１端子６３０Ａを介して配線パターン６１０の一部に接続され、リード５３０Ｂのアウターリードとして機能する外部端子ＯＵＴ_Ｏ［ｉ］はソケットＳＣＴの第２端子６３０Ｂを介して配線パターン６２０の一部に接続され、リード５３０Ｃのアウターリードとして機能する外部端子ＳＮＳ_Ｐ［ｉ］はソケットＳＣＴの第３端子６３０Ｃを介して配線パターン６１０の他の一部に接続され、リード５３０Ｄのアウターリードとして機能する外部端子ＳＮＳ_Ｎ［ｉ］はソケットＳＣＴの第４端子６３０Ｄを介して配線パターン６２０の他の一部に接続される。図２２では、ソケットＳＣＴの各端子を破線楕円にて概念的に示している。

　図２２は、リード間短絡技術が適用されていないリード５３０Ａ～５４０Ｄの状態を示しており、図２２の状態では、パッケージ内でリード５３０Ａ及び５３０Ｃ間が接続されておらず且つリード５３０Ｂ及び５３０Ｄ間も接続されていない。図２２において、端子６３０Ａ及び６３０Ｂの部分に示される２つの矢印は、テスト工程におけるテスト電流Ｉ_ＴＥＳＴ（図１６参照）の流れを表している。図２２の状態でテスト工程が行われたとき、図１６のステップＳ１４にて検出される電圧Ｖ_ＴＥＳＴ［ｉ］は、センス用ワイヤ５６０での電圧降下に加えて端子６３０Ａ及び６３０Ｂの接触抵抗による電圧降下も含むことになる。端子６３０Ａ及び６３０Ｂの各接触抵抗は、センス用ワイヤ５６０の抵抗との比較において無視できない抵抗値を持つことがあり、且つ、様々にばらつく。例えば、センス用ワイヤ５６０によるセンス用抵抗Ｒ_ＳＮＳ［ｉ］が１０ｍΩ程度であるに対し、端子６３０Ａ及び６３０Ｂの各接触抵抗は数ｍΩから１００ｍΩ程度の範囲でばらつくことがある。このような接触抵抗の存在は、望ましい校正情報の取得を妨げ、ひいては実稼働状態における正確なコイル電流ＩＬ［ｉ］の検出が難しくなる。

　これを考慮し、実施例ＥＸ１＿４を含む本実施形態では半導体装置１０にリード間短絡技術が適用される。実施例ＥＸ１＿４に係るリード間短絡技術により、パッケージ内で半導体チップ５１０を経由することなくリード５３０Ａ及び５３０Ｃ間が短絡され且つリード５３０Ｂ及び５３０Ｄ間が短絡される。リード間短絡技術は第１～第３相に対し共通に適用できる。変数ｉを用い、第ｉ相に対するリード間短絡技術を説明する。図２３に、リード間短絡技術が適用された、上述のテスト状態におけるリード５３０Ａ～５３０Ｄ周辺の状態の概念図を示す。リード間短絡技術が適用された実施例ＥＸ１＿４に係る半導体装置１０には、パッケージ内で半導体チップ５１０を経由することなくリード５３０Ａ及び５３０Ｃ間を短絡する短絡用金属体ＳＨＯＲＴ_ＡＣと、パッケージ内で半導体チップ５１０を経由することなくリード５３０Ｂ及び５３０Ｄ間を短絡する短絡用金属体ＳＨＯＲＴ_ＢＤと、が設けられる。図２３では、便宜上、各短絡用金属体を斜線領域で表している。

　短絡用金属体ＳＨＯＲＴ_ＡＣは、リード５３０Ａの金属部５３０＿ｐ４とリード５３０Ｃの金属部５３０＿ｐ４とを一体的に結合させる金属体である（金属部５３０＿ｐ４の意義については実施例ＥＸ１＿３を参照：図１８）。短絡用金属体ＳＨＯＲＴ_ＡＣはリード５３０Ａ及び５３０Ｃと同じ材質にて構成され、一体の金属平板にてリード５３０Ａ、短絡用金属体ＳＨＯＲＴ_ＡＣ及びリード５３０Ｃが形成されて良い。Ｚ軸方向における短絡用金属体ＳＨＯＲＴ_ＡＣの長さ（厚み）は、Ｚ軸方向におけるリード５３０Ａ及び５３０Ｃ（特にリード５３０Ａ及び５３０Ｃの各金属部５３０＿ｐ４）の長さ（厚み）と同じであって良い。

　短絡用金属体ＳＨＯＲＴ_ＢＤについても同様である。つまり、短絡用金属体ＳＨＯＲＴ_ＢＤは、リード５３０Ｂの金属部５３０＿ｐ４とリード５３０Ｄの金属部５３０＿ｐ４とを一体的に結合させる金属体である。短絡用金属体ＳＨＯＲＴ_ＢＤはリード５３０Ｂ及び５３０Ｄと同じ材質にて構成され、一体の金属平板にてリード５３０Ｂ、短絡用金属体ＳＨＯＲＴ_ＢＤ及びリード５３０Ｄが形成されて良い。Ｚ軸方向における短絡用金属体ＳＨＯＲＴ_ＢＤの長さ（厚み）は、Ｚ軸方向におけるリード５３０Ｂ及び５３０Ｄ（特にリード５３０Ｂ及び５３０Ｄの各金属部５３０＿ｐ４）の長さ（厚み）と同じであって良い。

　Ｚ軸方向における短絡用金属体ＳＨＯＲＴ_ＡＣ及びＳＨＯＲＴ_ＢＤの長さ（厚み）は各センス用ワイヤ５６０の直径（例えば３０μｍ）よりも十分に大きく（例えば２００μｍ）、且つ、中心軸ＡＸ（図１８参照）方向における短絡用金属体ＳＨＯＲＴ_ＡＣ及びＳＨＯＲＴ_ＢＤの長さ（幅）も各センス用ワイヤ５６０の直径よりも十分に大きい。故に、リード５３０Ａ～５３０Ｄの並び方向（Ｘ軸又はＹ軸方向）において、短絡用金属体ＳＨＯＲＴ_ＡＣ及びＳＨＯＲＴ_ＢＤの夫々の単位長さ当たりの抵抗値は、Ｎ_Ａ本のセンス用ワイヤ５６０から成るセンス用抵抗Ｒ_ＳＮＳ［ｉ］の単位長さ当たりの抵抗値（図２３では、４本のセンス用ワイヤ５６０の並列接続回路の抵抗値）よりも十分に小さい（無視できる程度に小さい）。上述したように、Ｎ_Ａは１以上の任意の整数を表す。加えて、リード５３０Ａ～５３０Ｄの並び方向において、短絡用金属体ＳＨＯＲＴ_ＡＣ及びＳＨＯＲＴ_ＢＤの夫々の長さは各センス用ワイヤ５６０の長さよりも短い。このため、短絡用金属体ＳＨＯＲＴ_ＡＣ及びＳＨＯＲＴ_ＢＤの各抵抗値（例えば１０μΩ程度）はＮ_Ａ本のセンス用ワイヤ５６０から成るセンス用抵抗Ｒ_ＳＮＳ［ｉ］の抵抗値（例えば５ｍΩ程度）よりも十分に小さい。

　図２３において、端子６３０Ａ～６３０Ｄの部分に示される４つの矢印は、テスト工程におけるテスト電流Ｉ_ＴＥＳＴ（図１６参照）の流れを表している。図２３の状態でテスト工程が行われたとき、図１６のステップＳ１４にて検出される電圧Ｖ_ＴＥＳＴ［ｉ］は、端子６３０Ａ及び６３０Ｂの接触抵抗による電圧降下の成分を実質的に含まない。リード５３０Ａにおける電位がソケットＳＣＴを介することなく短絡用金属体ＳＨＯＲＴ_ＡＣを通じてリード５３０Ｃに直接加わり、リード５３０Ｂにおける電位がソケットＳＣＴを介することなく短絡用金属体ＳＨＯＲＴ_ＢＤを通じてリード５３０Ｄに直接加わるからである。結果、テスト工程において望ましい校正情報を取得でき、実稼働状態において正確にコイル電流ＩＬ［ｉ］を検出することが可能となる。

　リード間短絡技術が適用されたとき、電流（テスト電流Ｉ_ＴＥＳＴ又はコイル電流ＩＬ［ｉ］）がリード５３０Ａ及び５３０Ｂだけでなくリード５３０Ｃ及び５３０Ｄにも流れることが想定されるが、これによる問題は特に生じない。逆に、基板ＳＵＢにおいて、コイル電流ＩＬ［ｉ］が流れる配線パターンを２つの外部端子分に広げることができるというメリットが生まれる。また実稼働状態において、仮に配線ミス等により外部端子ＳＮＳ_Ｐ［ｉ］又はＳＮＳ_Ｎ［ｉ］と基板ＳＵＢとが非接続となっていても、正しくコイル電流ＩＬ［ｉ］を検出することが可能である。

＜＜実施例ＥＸ１＿５＞＞
　実施例ＥＸ１＿５を説明する。ＭＡＰ（Molded　Array　Packaging）法を用いて半導体装置１０の製造する工程の例を簡単に説明する。ＭＡＰ法では、リードフレーム上で複数の半導体チップが封止樹脂により一括して封止された後、１つの半導体チップを備える半導体装置の個体に切り分けられる。

　　半導体装置１０の製造にあたりリードフレーム（不図示）が用意される。ＭＡＰ法で利用されるリードフレームは、周知の如く、複数の半導体装置１０を形成するための複数のダイパッド５２０と、複数のリード５３０の元となるリード金属部と、それらを支持する支持金属部と、を包含する成型された板金である。後述のダイシング工程において、支持金属部が除去されると共に、リード金属部における不要金属部が除去されることで複数のリード５３０が分離形成される。

　各工程を説明する。まずボンディング工程において、リードフレームの各ダイパッド５２０上に接合材を介して各半導体チップ５１０が接合され（ダイボンディングされ）、続いて、チップ向けワイヤ５４０及びセンス用ワイヤ５６０が必要な箇所に接続される（ワイヤボンディングされる）。その後、封止工程において、リードフレームが成型金型にセットされ、リードフレーム上の全ての半導体チップ５１０が、リードフレーム、チップ向けワイヤ５４０及びセンス用ワイヤ５６０と共に封止樹脂（図７の封止樹脂５５０に相当）により一括して封止される。次いで、各リード５３０の内、外部端子として機能する金属面にメッキ層が形成された後、ダイシング工程において、リードフレームが所定のダイシングラインに沿って切り分けられることで半導体装置１０の個体が得られる。その後、上述のテスト工程（図１６参照）を含む出荷検査工程を経て、モータ駆動システムＳＹＳに組み込み可能な半導体装置１０が完成する。

　上述のリード間短絡技術が用いられる場合、上述のリードフレームに各短絡用金属体（ＳＨＯＲＴ_ａｃ及びＳＨＯＲＴ_ｂｄ、又は、ＳＨＯＲＴ_ＡＣ及びＳＨＯＲＴ_ＢＤ）を含めておけば良い。

＜＜実施例ＥＸ１＿６＞＞
　実施例ＥＸ１＿６を説明する。以下では、外部端子ＯＵＴ_ＩＮ［ｉ］を形成するリード５３０（例えば５３０ａ、５３０Ａ）を特に第１対象リード５３０と称することがあり、外部端子ＯＵＴ_Ｏ［ｉ］を形成するリード５３０（例えば５３０ｂ、５３０Ｂ）を特に第２対象リード５３０と称することがある（図１０Ａ、図２１参照）。更に、外部端子ＳＮＳ_Ｐ［ｉ］を形成するリード５３０（例えば５３０ｃ、５３０Ｃ）を特に第３対象リード５３０と称することがあり、外部端子ＳＮＳ_Ｎ［ｉ］を形成するリード５３０（例えば５３０ｄ、５３０Ｄ）を特に第４対象リード５３０と称することがある（図１０Ａ、図２１参照）。半導体装置１０には第１～第４対象リード５３０の組が３組分（３相分）設けられる。

　第１及び第２対象リード５３０を互いに隣接させる構成、即ち、第１及び第２対象リード５３０間に他のリード５３０を介在させない構成を上述したが（図１０Ａ、図２１参照）、第１及び第２対象リード５３０間に他の１以上のリード５３０を介在させる（配置する）ことも可能である。

＜＜第２実施形態＞＞
　本開示の第２実施形態を説明する。第２実施形態並びに後述の第３及び第４実施形態は第１実施形態を基礎とする実施形態であり、第２～第４実施形態において特に述べない事項に関しては、矛盾の無い限り、第１実施形態の記載が第２～第４実施形態にも適用される。第２実施形態の記載を解釈するにあたり、第１及び第２実施形態間で矛盾する事項については第２実施形態の記載が優先されて良い（後述の第３及び第４実施形態についても同様）。矛盾の無い限り、第１～第４実施形態の内、任意の複数の実施形態を組み合わせても良い。

　上述したように、リード間短絡技術は極めて有益な効果をもたらすが、仮に、校正情報を得る際のソケットＳＣＴの各端子及び半導体装置の各外部端子間の接触抵抗を十分に小さくできるのであれば、リード間短絡技術の適用は見送られても良い。

　即ち、第１実施形態に係る半導体装置１０から各短絡用金属体を削除するようにしても良い。より具体的には例えば、図１０Ａ及び図１０Ｂの半導体装置１０の構成から短絡用金属体ＳＨＯＲＴ_ａｃ及びＳＨＯＲＴ_ｂｄを削除しても良い（図１３又は図１４の半導体装置１０についても同様）。図２４に、封止樹脂５５０が透明であると仮定した場合における、第２実施形態に係る半導体装置１０の透過平面図の例を示す。図２４ではセンス用ワイヤ５６０の本数が１本であるが、第２実施形態においても、センス用ワイヤ５６０の本数は１以上の任意の本数であって良い。

　図１０Ａ及び図１０Ｂの半導体装置１０の構成から短絡用金属体ＳＨＯＲＴ_ａｃ及びＳＨＯＲＴ_ｂｄを削除する場合にあっては、第１相について、辺ＳＤ１～ＳＤ４の内、リード５３０ａ及び５３０ｂが設けられる辺（即ち外部端子ＯＵＴ_ＩＮ［１］及びＯＵＴ_Ｏ［１］が設けられる辺）と、リード５３０ｃ又は５３０ｄが設けられる辺（即ち外部端子ＳＮＳ_Ｐ［１］又はＳＮＳ_Ｎ［１］が設けられる辺）とは、互いに異なっていても良い。例えば、第１相について、リード５３０ａ及び５３０ｂを辺ＳＤ１に設ける一方で、リード５３０ｃ及び５３０ｄを辺ＳＤ３に設ける、或いは、リード５３０ｃ、５３０ｄを夫々辺ＳＤ３、ＳＤ４に設ける、といったことも可能である。第２相及び第３相についても同様である。

　また、図２１及び図２２に示す半導体装置１０は第２実施形態に係る半導体装置１０の例である。

＜＜第３実施形態＞＞
　本開示の第３実施形態を説明する。

　第３実施形態では、センス用抵抗Ｒ_ＳＮＳ［ｉ］をセンス用ワイヤではなく連結金属部により形成する。図２５に連結金属部の例である連結金属部５７０を示す。尚、図２５では、便宜上、連結金属部を斜線領域で表している（後述の図２６及び図２７でも同様）。連結金属部はセンス用抵抗Ｒ_ＳＮＳ［ｉ］を形成するためのセンス用金属体の例である。連結金属部は、第１及び第２対象リード５３０（図２５ではリード５３０ａ及び５３０ｂ）と一体に形成され、パッケージ内において第１及び第２対象リード５３０を連結する。連結金属部は第１及び第２対象リード５３０と同じ材質にて構成され、一体の金属平板にて第１及び第２対象リード５３０及び連結金属部が形成されて良い。

　図２５の半導体装置１０においては、第１対象リード５３０の例であるリード５３０ａ及び第２対象リード５３０の例であるリード５３０ｂと一体に形成された連結金属部５７０が、センス用ワイヤ５６０（図１０Ａ参照）の代わりに、設けられる。第１実施形態で述べたように、リード５３０ａ及び５３０ｂは互いに隣接する２つのリード５３０であって、リード５３０ａ及び５３０ｂにより外部端子ＯＵＴ_ＩＮ［ｉ］及びＯＵＴ_Ｏ［ｉ］が形成される。

　連結金属部５７０は、リード５３０ａ及び５３０ｂの厚さ（Ｚ軸方向における長さ）と同じ又は同程度の厚さ（Ｚ軸方向における長さ）を有する金属板であって良く、その厚さは、例えば２００μｍである。各リード５３０ａの形状として図１８に示す形状が採用される場合、図２６に示す如くリード５３０ａ及び５３０ｂの並び方向に沿ってリード５３０ａの金属部５３０＿ｐ４及びリード５３０ｂの金属部５３０＿ｐ４を連結する金属板を連結金属部５７０とすることができ、この場合、リード５３０ａ及び５３０ｂの各金属部５３０＿ｐ４の厚さ（Ｚ軸方向における長さ）と同じ又は同程度の厚さ（Ｚ軸方向における長さ）を連結金属部５７０に持たせると良い。

　半導体装置１０のパッケージを５ｍｍ角程度のサイズを有するＱＦＮパッケージとする場合、リード５３０ａ及び５３０ｂ並びに連結金属部５７０の形状及び大きさにも依るが、外部端子ＯＵＴ_ＩＮ［ｉ］から連結金属部５７０を経由して外部端子ＯＵＴ_Ｏ［ｉ］に至るまでの抵抗成分は、数１００μΩ程度である。仮に、その抵抗成分が０．３５ｍΩであったとすれば、そこに１００Ａの電流を流したときに、３５ｍＶの電圧降下が外部端子ＯＵＴ_ＩＮ［ｉ］及びＯＵＴ_Ｏ［ｉ］間に発生する。このことから、図２５に示すような構成は、１００Ａ程度又は１００Ａ超の電流を外部端子ＯＵＴ_ＩＮ［ｉ］及びＯＵＴ_Ｏ［ｉ］間に流すシステムにおいて、特に有益である。

　また、連結金属部により連結される第１及び第２対象リード５３０は互いに隣接していなくても良い。例えば、図２７に示す如く、互いに隣接しないリード５３０ａ’及び５３０ｂ’を連結金属部５７０’にて連結するようにしても良い。リード５３０ａ’は外部端子ＯＵＴ_ＩＮ［ｉ］を形成するリード５３０（即ち第１対象リード５３０）の例であり、リード５３０ｂ’は外部端子ＯＵＴ_Ｏ［ｉ］を形成するリード５３０（即ち第２対象リード５３０）の例である。リード５３０ａ’及び５３０ｂ’は半導体装置１０における共通の辺（辺ＳＤ１～ＳＤ４の何れか）に設けられるが、当該共通の辺においてリード５３０ａ’及び５３０ｂ’間には１以上の他のリード５３０（図２７では２つの他のリード５３０）が介在している（配置されている）。これら他のリード５３０を迂回しつつ、パッケージ内で連結金属部５７０’がリード５３０ａ’及び５３０ｂ’と一体に形成される。

　連結金属部５７０’は、リード５３０ａ’及び５３０ｂ’の厚さ（Ｚ軸方向における長さ）と同じ又は同程度の厚さ（Ｚ軸方向における長さ）を有する金属板であって良く、その厚さは、例えば２００μｍである。リード５３０ａ’及び５３０ｂ’間に設けられる他のリード５３０の個数を増減することで、連結金属部５７０’によるセンス用抵抗Ｒ_ＳＮＳ［ｉ］の抵抗値を増減させることができる。また、連結金属部５７０’の幅（リード５３０ａ’及び５３０ｂ’の並び方向及びＺ軸に直交する方向における連結金属部５７０’の長さ）を調整することでもセンス用抵抗Ｒ_ＳＮＳ［ｉ］の抵抗値を調整できる。リード５３０ａ’及び５３０ｂ’間に設けられる各リード５３０と半導体チップ５１０とのワイヤボンディングが難しい場合もあるので、リード５３０ａ’及び５３０ｂ’間に設けられる各リード５３０は半導体チップ５１０に接続されないリード５３０とされても良い（即ちＮＣ端子を構成するリード５３０であっても良い）。

　このように、第３実施形態に係る半導体装置１０において、連結金属部（５７０、５７０’）は半導体チップ５１０及びダイパッド５２０の周囲に配置され、半導体チップ５１０を経由することなく第１及び第２対象リード５３０間が連結金属部（５７０、５７０’）にて接続される。

　半導体装置１０の製造工程において、連結金属部（５７０、５７０’）は上述のリードフレームの中に含められる。即ち第１及び第２対象リード５３０並びに連結金属部（５７０、５７０’）が一体となった金属部を包含するリードフレームが用意され、上述のボンディング工程、封止工程、ダイシング工程及び出荷検査工程を経て、半導体装置１０の個体が完成する。

　尚、第３実施形態に係る半導体装置１０に対して、上述のリード間短絡技術を適用しても良いし、適用しなくても良い。図２５～図２７は、リード間短絡技術の適用有無を無視している。

＜＜第４実施形態＞＞
　本開示の第４実施形態を説明する。

　各実施形態に示されたＦＥＴ（電界効果トランジスタ）のチャネルの種類は例示であり、Ｎチャネル型のＦＥＴがＰチャネル型のＦＥＴに変更されるように、或いは、Ｐチャネル型のＦＥＴがＮチャネル型のＦＥＴに変更されるように、ＦＥＴを含む回路の構成は変形され得る。

　不都合が生じない限り、上述の任意のトランジスタは、任意の種類のトランジスタであって良い。例えば、ＭＯＳＦＥＴとして上述された任意のトランジスタを、不都合が生じない限り、接合型ＦＥＴ、ＩＧＢＴ（Insulated　Gate　Bipolar　Transistor）又はバイポーラトランジスタに置き換えることも可能である。任意のトランジスタは第１電極、第２電極及び制御電極を有する。ＦＥＴにおいては、第１及び第２電極の内の一方がドレインで他方がソースであり且つ制御電極がゲートである。ＩＧＢＴにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がゲートである。ＩＧＢＴに属さないバイポーラトランジスタにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がベースである。

　本開示に係る半導体装置（１０）の用途は、三相モータの駆動用途に限定されない。任意の配線に流れる任意の種類の電流（例えば、単相モータのコイルに流れる電流や、スイッチング電源回路のスイッチング素子、コイル又は出力端子に流れる電流）を検出する用途に、本開示に係る半導体装置（１０）を適用することができる。

＜＜付記＞＞
　上述の実施形態にて具体化された技術的思想について考察する。

　本開示の一側面に係る半導体装置（１０）は、半導体集積回路が形成された半導体チップ（５１０）と、前記半導体チップの周囲に配置された複数のリード（５３０）と、前記複数のリードに含まれる２以上のリードと前記半導体チップとを接続する２以上のチップ向けワイヤ（５４０）と、封止樹脂（５５０）を有し、前記複数のリードの夫々の一部が前記封止樹脂から露出するように、前記半導体チップ、前記複数のリード及び前記２以上のチップ向けワイヤを封止するパッケージと、を備え、前記半導体集積回路は、センス用抵抗（Ｒ_ＳＮＳ［ｉ］）を通じて流れる検出対象電流（ＩＬ［ｉ］）を前記センス用抵抗での電圧降下に基づいて検出するように構成された電流検出回路（１１０）と、前記検出対象電流の検出結果に基づいて所定の動作を行うように構成された主回路（１２０及び１３０）と、を備え、前記複数のリードは、前記センス用抵抗の一端及び他端に接続される第１及び第２リード（５３０ａ及び５３０ｂ、５３０Ａ及び５３０Ｂ、又は、５３０ａ’及び５３０ｂ’）を含み、前記パッケージ内において、前記半導体チップを経由することなく前記第１及び前記第２リード間を接続するセンス用金属体（５６０、５７０又は５７０’）を用いて前記センス用抵抗を形成した構成（第１の構成）である。

　主回路は図１の構成例では制御回路１２０及びプリドライバ回路１３０により構成されるが、本開示において、主回路は、これに限定されず、主回路が行う動作は任意である。例えば、入力電圧を出力トランジスタにてスイッチングすることで矩形波状のスイッチング電圧を生成し、スイッチング電圧をコイル及び出力コンデンサから成る整流平滑回路で整流及び平滑化することにより出力電圧を生成する降圧型スイッチング電源回路を想定し、当該降圧型スイッチング電源回路の構成要素として本開示の半導体装置が利用される場合を考える。この場合には、上記出力トランジスタに流れる電流又は整流平滑回路のコイルに流れる電流を検出対象電流として取り扱い、半導体装置内の主回路は、検出対象電流の検出結果に基づき所定の動作として出力トランンジスタのスイッチングを行うようにしても良い。

　上記第１の構成に係る半導体装置において、具体的には例えば（図１０Ａ、図２３等参照）、前記複数のリードは、前記半導体装置が実装されるべき基板（ＳＵＢ）上で前記第１及び第２リードと、夫々、短絡されるべき第３及び第４リード（５３０ｃ及び５３０ｄ、又は、５３０Ｃ及び５３０Ｄ）を含み、前記２以上のチップ向けワイヤは、前記第３リードと前記半導体チップとを接続する第１チップ向けワイヤ（５４０ｃ又は５４０Ｃ）及び前記第４リードと前記半導体チップとを接続する第２チップ向けワイヤ（５４０ｄ又は５４０Ｄ）を含み、前記電流検出回路は、前記半導体チップ及び前記第１チップ向けワイヤ間の接続点（５４２ｃ）と、前記半導体チップ及び前記第２チップ向けワイヤ間の接続点（５４２ｄ）と、の間の電位差に基づいて、前記検出対象電流を検出するように構成された構成（第２の構成）であっても良い。

　上記第２の構成に係る半導体装置において、前記電流検出回路は、前記センス用金属体の実抵抗値に応じて予め設定された校正情報と、前記電位差と、に基づいて、前記検出対象電流を検出するように構成された構成（第３の構成）であっても良い。

　上記第３の構成に係る半導体装置において、前記電流検出回路は、前記パッケージ内の温度に応じた信号も参照して前記検出対象電流を検出するように構成された構成（第４の構成）であっても良い。

　上記第１～第４の構成の何れかに係る半導体装置において、前記センス用金属体は、１以上のセンス用ワイヤにて構成される構成（第５の構成）であっても良い。

　上記第５の構成に係る半導体装置において、前記パッケージ内において、前記半導体チップを経由することなく前記第１及び第３リード間を短絡する第１短絡用金属体と、前記半導体チップを経由することなく前記第２及び第４リード間を短絡する第２短絡用金属体と、を更に設けた構成（第６の構成）であっても良い。

　上記第６の構成に係る半導体装置において、各短絡用金属体の抵抗値は、前記１以上のセンス用ワイヤにて構成された前記センス用金属体の抵抗値よりも小さい構成（第７の構成）であっても良い。

　上記第１～第４の構成の何れかに係る半導体装置において、前記センス用金属体としての前記センス用抵抗は、前記パッケージ内において前記第１及び第２リードと一体に形成された連結金属部により形成される構成（第８の構成）であっても良い。

　上記第１～第８の構成の何れかに係る半導体装置において、前記第１及び第２リードは互いに隣接する２つのリードである、又は、前記第１及び第２リード間に１以上の他のリードが介在する構成（第９の構成）であっても良い。

　本開示の一側面に係るモータ駆動システム（ＳＹＳ）は、第１～第３コイル（Ｌ［１］～Ｌ［３］）を有する三相モータ（３０）と、各コイルに対して電流を供給するように構成されたインバータ回路（２０）と、上記第１～第９の構成の何れかに係る半導体装置（１０）と、を備え、前記半導体装置における前記電流検出回路（１１０）は、第１～第３センス用抵抗（Ｒ_ＳＮＳ［１］～Ｒ_ＳＮＳ［３］）を通じて流れる第１～第３検出対象電流（ＩＬ［１］～ＩＬ［３］）を前記第１～第３センス用抵抗での電圧降下に基づいて検出するように構成され、前記第１～第３検出対象電流は前記第１～第３コイルに流れる電流であり、前記半導体装置において、前記第１及び第２リード並びに前記センス用金属体の組が３組分設けられて、各組の前記センス用金属体を用いて各センス用抵抗を形成し、前記半導体装置における前記主回路（１２０及び１３０）は、前記第１～第３検出対象電流の検出結果に基づき前記インバータ回路を制御するように構成された構成（第１０の構成）である。

　本開示の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本開示の実施形態の例であって、本開示ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。

ＳＹＳ　モータ駆動システム
　１０　半導体装置
　２０　インバータ回路
　３０　三相モータ
　４０　上位回路
１１０　電流検出回路
１２０　制御回路
１３０　プリドライバ回路
５１０　半導体チップ
５２０　ダイパッド
５３０　リード
５４０　チップ向けワイヤ
５５０　封止樹脂
５６０　センス用ワイヤ
５７０、５７０’　連結金属部
ＳＨＯＲＴ_ａｃ、ＳＨＯＲＴ_ｂｄ　ＳＨＯＲＴ_ＡＣ、ＳＨＯＲＴ_ＢＤ　短絡用金属体

Claims

　半導体集積回路が形成された半導体チップと、
　前記半導体チップの周囲に配置された複数のリードと、
　前記複数のリードに含まれる２以上のリードと前記半導体チップとを接続する２以上のチップ向けワイヤと、
　封止樹脂を有し、前記複数のリードの夫々の一部が前記封止樹脂から露出するように、前記半導体チップ、前記複数のリード及び前記２以上のチップ向けワイヤを封止するパッケージと、を備え、
　前記半導体集積回路は、センス用抵抗を通じて流れる検出対象電流を前記センス用抵抗での電圧降下に基づいて検出するように構成された電流検出回路と、前記検出対象電流の検出結果に基づいて所定の動作を行うように構成された主回路と、を備え、
　前記複数のリードは、前記センス用抵抗の一端及び他端に接続される第１及び第２リードを含み、
　前記パッケージ内において、前記半導体チップを経由することなく前記第１及び前記第２リード間を接続するセンス用金属体を用いて前記センス用抵抗を形成した
半導体装置。
　前記複数のリードは、前記半導体装置が実装されるべき基板上で前記第１及び第２リードと、夫々、短絡されるべき第３及び第４リードを含み、
　前記２以上のチップ向けワイヤは、前記第３リードと前記半導体チップとを接続する第１チップ向けワイヤ及び前記第４リードと前記半導体チップとを接続する第２チップ向けワイヤを含み、
　前記電流検出回路は、前記半導体チップ及び前記第１チップ向けワイヤ間の接続点と、前記半導体チップ及び前記第２チップ向けワイヤ間の接続点と、の間の電位差に基づいて、前記検出対象電流を検出するように構成された
請求項１に記載の半導体装置。
　前記電流検出回路は、前記センス用金属体の実抵抗値に応じて予め設定された校正情報と、前記電位差と、に基づいて、前記検出対象電流を検出するように構成された
請求項２に記載の半導体装置。
　前記電流検出回路は、前記パッケージ内の温度に応じた信号も参照して前記検出対象電流を検出するように構成された
請求項３に記載の半導体装置。
　前記センス用金属体は、１以上のセンス用ワイヤにて構成される
請求項１～４の何れかに記載の半導体装置。
　前記パッケージ内において、前記半導体チップを経由することなく前記第１及び第３リード間を短絡する第１短絡用金属体と、前記半導体チップを経由することなく前記第２及び第４リード間を短絡する第２短絡用金属体と、を更に設けた
請求項５に記載の半導体装置。
　各短絡用金属体の抵抗値は、前記１以上のセンス用ワイヤにて構成された前記センス用金属体の抵抗値よりも小さい
請求項６に記載の半導体装置。
　前記センス用金属体としての前記センス用抵抗は、前記パッケージ内において前記第１及び第２リードと一体に形成された連結金属部により形成される
請求項１～４の何れかに記載の半導体装置。
　前記第１及び第２リードは互いに隣接する２つのリードである、又は、前記第１及び第２リード間に１以上の他のリードが介在する
請求項１～８の何れかに記載の半導体装置。
　第１～第３コイルを有する三相モータと、
　各コイルに対して電流を供給するように構成されたインバータ回路と、
　請求項１～９の何れかに記載の半導体装置と、を備え、
　前記半導体装置における前記電流検出回路は、第１～第３センス用抵抗を通じて流れる第１～第３検出対象電流を前記第１～第３センス用抵抗での電圧降下に基づいて検出するように構成され、
　前記第１～第３検出対象電流は前記第１～第３コイルに流れる電流であり、
　前記半導体装置において、前記第１及び第２リード並びに前記センス用金属体の組が３組分設けられて、各組の前記センス用金属体を用いて各センス用抵抗を形成し、
　前記半導体装置における前記主回路は、前記第１～第３検出対象電流の検出結果に基づき前記インバータ回路を制御するように構成された
モータ駆動システム。