WO2021250063A2 - Leiterplatte mit einem eingebetteten halbleiterbauelement, verfahren zum herstellen einer leiterplatte - Google Patents

Leiterplatte mit einem eingebetteten halbleiterbauelement, verfahren zum herstellen einer leiterplatte Download PDF

Info

Publication number
WO2021250063A2
WO2021250063A2 PCT/EP2021/065398 EP2021065398W WO2021250063A2 WO 2021250063 A2 WO2021250063 A2 WO 2021250063A2 EP 2021065398 W EP2021065398 W EP 2021065398W WO 2021250063 A2 WO2021250063 A2 WO 2021250063A2
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
semiconductor component
leadframe
carrier material
contact area
Prior art date
Application number
PCT/EP2021/065398
Other languages
English (en)
French (fr)
Other versions
WO2021250063A3 (de
Inventor
Thomas Paesler
Original Assignee
Vitesco Technologies Germany Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vitesco Technologies Germany Gmbh filed Critical Vitesco Technologies Germany Gmbh
Publication of WO2021250063A2 publication Critical patent/WO2021250063A2/de
Publication of WO2021250063A3 publication Critical patent/WO2021250063A3/de

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10924—Leads formed from a punched metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding

Definitions

  • the height difference between the semiconductor component and the first surface of the leadframe resulting from the above arrangement of the semiconductor component is compensated for, for example, by the circuit board carrier material.
  • the circuit board carrier material contains epoxy resin or prepreg, or the circuit board carrier material is predominantly made of epoxy resin or prepreg.
  • the circuit board also has at least one conductor track which is implemented on a second surface of the insulating layer formed from the circuit board carrier material, facing away from the leadframe.
  • a semiconductor component HB is provided as a bare chip.
  • the semiconductor component HB is placed on a planar contact area KB of the first surface OF1, which lies on the same plane as the remaining area RB of the first surface OF1, which is located around the contact area KB.
  • the semiconductor component HB is sintered onto the contact area KB.
  • the resulting sintered connection layer SV connects the semiconductor component HB directly to the leadframe LF physically, electrically and thermally. Because the semiconductor component HB rests on the flat, first surface OF1 without a cavity, the semiconductor component HB protrudes beyond the first surface OF1.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

Leiterplatte mit einem eingebetteten Halbleiterbauelement, Verfahren zum Herstellen einer Leiterplatte Offenbart wird eine (gedruckte) Leiterplatte (LP) mit einem eingebetteten Halbleiterbauelement (HB), aufweisend: - einen Leadframe (LF), der auf einer ersten Oberfläche (OF1) einen Kontaktbereich (KB) aufweist; - das Halbleiterbauelement (HB), das auf dem Kontaktbereich (KB) aufliegt und mit dem Leadframe (LF) körperlich und elektrisch verbunden ist; - ein elektrisch isolierendes Leiterplattenträgermaterial; - wobei das Leiterplattenträgermaterial direkt auf dem Halbleiterbauelement (HB) und dem Leadframe (LF) aufliegt und somit eine elektrische Isolierschicht (IS) für das Halbleiterbauelement (HB) und den Leadframe (LF) bildet; - wobei der Kontaktbereich (KB) in der gleichen Ebene liegt wie der Restbereich (RB) der ersten Oberfläche (OF1), der sich seitlich des Kontaktbereichs (KB) befindet, sodass das Halbleiterbauelement (HB) gegenüber der ersten Oberfläche (OF1) vorstehend auf dem Kontaktbereich (KB) aufliegt. Ferner wird ein Verfahren zum Herstellen einer (gedruckten) Leiterplatte mit einem eingebetteten Halbleiterbauelement bereitgestellt.

Description

Beschreibung
Leiterplatte mit einem eingebetteten Halbleiterbauelement, Verfahren zum Her stellen einer Leiterplatte
Technisches Gebiet:
Die vorliegende Erfindung betrifft eine (gedruckte) Leiterplatte mit einem einge betteten (Leistungs-)Halbleiterbauelement, insb. mit einem eingebetteten Nackt chip, speziell für eine Anwendung im Bereich der Leistungselektronik, wie z. B. in einem Inverter, einem Konverter oder einem Gleichspannungswandler, insb. eines elektrisch angetriebenen Kraftfahrzeugs. Darüber hinaus betrifft die Erfindung ein Verfahren zum Herstellen einer genannten (gedruckten) Leiterplatte mit einem eingebetteten Halbleiterbauelement.
Stand der Technik und Aufgabe der Erfindung:
(Gedruckte) Leiterplatten mit eingebetteten (Leistungs-)Halbleiterbauelementen, insb. in Form von eingebetteten Nacktchips, gewinnen dank deren diversen Vor teilen, wie z. B. höherer Packungsdichte, reduzierter Leiterplattengröße, verkürzter Signalwege, etc., zunehmend an Bedeutung. Derartige Leiterplatten werden immer häufiger im Bereich der Leistungselektronik, also in leistungselektrischen Vorrich tungen, insb. in leistungselektrischen Stromrichtern, wie z. B. Leistungsinvertern, Leistungskonvertern oder Leistungsgleichspannungswandlern, speziell elektrisch angetriebener Kraftfahrzeuge, angewendet.
Wie bei fast allen technischen Vorrichtungen besteht für die genannten leistungs elektrischen Vorrichtungen mit (gedruckten) Leiterplatten die allgemeine Anforde rung, diese kostengünstig herzustellen.
Damit besteht die Aufgabe der vorliegenden Anmeldung darin, eine Möglichkeit bereitzustellen, mit der eine oben genannte (gedruckte) Leiterplatte kostengünstig hergestellt werden kann.
Beschreibung der Erfindung:
Diese Aufgabe wird durch Gegenstände der unabhängigen Ansprüche gelöst. Vorteilhafte Ausgestaltungen sind Gegenstand der Unteransprüche. Gemäß einem ersten Aspekt der Erfindung wird eine (gedruckte) Leiterplatte mit mindestens einem eingebetteten (Leistungs-)Halbleiterbauelement bereitgestellt, die speziell im Bereich der Leistungselektronik, wie z. B. in einem Inverter, einem Konverter oder einem Gleichspannungswandler, insb. eines elektrisch angetrie benen Kraftfahrzeugs, ihre Anwendung findet.
Die Leiterplatte weist einen Leadframe auf, der zur Herstellung elektrischer Ver bindung zu dem Halbleiterbauelement und ggfs zur Abführung von Abwärme dient, die von dem Halbleiterbauelement erzeugt wird. Der Leadframe weist auf einer ersten, flächig ausgedehnt ausgeführten Oberfläche einen Kontaktbereich auf.
Die Leiterplatte weist ferner mindestens ein Halbleiterbauelement auf, das auf dem Kontaktbereich aufliegt und mit dem Leadframe körperlich und elektrisch verbunden ist.
Die Leiterplatte weist zudem elektrisch isolierendes Leiterplattenträgermaterial auf. Das Leiterplattenträgermaterial liegt direkt auf dem Halbleiterbauelement und dem Leadframe auf und bildet somit eine elektrische Isolierschicht für das Halbleiter bauelement und den Leadframe. Das Leiterplattenträgermaterial ist insbesondere eine Schicht der Leiterplatte, die als eine steife Schicht ausgebildet ist. Das Leiter plattenträgermaterial bildet eine Trägerschicht der Leiterplatte. Die Leiterplatte ist als steife Leiterplatte ausgebildet und insbesondere nicht als flexible Leiterplatte. Das elektrisch isolierende Leiterplattenträgermaterial trägt zur Tragfähigkeit der Leiterplatte bei. Das Leiterplattenträgermaterial ist insbesondere ein zur Leiter plattenherstellung geeignetes Isoliermaterial.
Der Kontaktbereich des Leadframes liegt in der gleichen Ebene wie der Restbereich der ersten Oberfläche des Leadframes, der sich seitlich des Kontaktbereichs bzw. um den Kontaktbereich herum befindet. Dadurch liegt das Halbleiterbauelement gegenüber der ersten Oberfläche vorstehend auf dem Kontaktbereich auf.
Das Leiterplattenträgermaterial ist in dessen Ursprungsform bzw. beim Aufbringen auf den Halbleiterbauelement-Leadframe-Verbund flüssig. Beim Aufbringen auf den Halbleiterbauelement-Leadframe-Verbund verfließt das Leiterplattenträgermaterial, insb. unter Einwirkung externer Presskraft, in den Restbereich der ersten Oberflä che und um den Kontaktbereich, und fühlt somit Freiräume auf dem Restbereich. Dadurch gleicht das Leiterplattenträgermaterial (nach dem Erhärten) den Höhen unterschied zwischen dem Halbleiterbauelement und der ersten Oberfläche aus. Das Leiterplattenträgermaterial kann beispielsweise Kunststoff, insbesondere fa serverstärkter Kunststoff, Epoxidharz, faserverstärktes Epoxidharz und/oder Pre- preg sein. Einige Beispiele für das elektrisch isolierende Leiterplattenträgermaterial sind Polyarylat, Polycarbonat, Epoxidharz, Polysulfon, Bismaleimid, Cyanatester, Polyethersulfon, Bismaleimide (BMI), Triazinharz, Polyphenylenether (PPE-Harz), Polyethylen, Polytetrafluorethylen, duroplastisches Harz, thermoplastisches Harz oder Mischungen hiervon. Das Leiterplattenträgermaterial ist insbesondere faser verstärkt. Die hier genannten Harze sind vorzugsweise Kunstharze.
Das Leiterplattenträgermaterial ist das zuvor erwähnte elektrisch isolierende Trä germaterial bzw. das Basismaterial der Leiterplatte, aus dem die Leiterplatte überwiegend besteht. Das Leiterplattenträgermaterial besteht vorzugweise wiede rum überwiegend aus faserverstärktem Kunststoff, wie z. B. Epoxidharz und/oder Prepreg. Dabei ist das Leiterplattenträgermaterial keine bloße Moldmasse oder kein bloßes Abdeckmaterial wie z. B. Silikon-Gel, die bzw. das rein zur räumlichen oder elektrischen Isolation für Schaltungskomponenten vorgesehen ist, die auf bzw. in der Leiterplatte angeordnet sind. Vielmehr bildet das Leiterplattenträgermaterial die mechanisch tragende Basis, also den Basisträger, der Leiterplatte und verleiht der Leiterplatte für deren Transport, Montage oder sonstige Weiterbearbeitung erfor derliche mechanische Steifigkeit, und zwar auch ohne den oben genannten Lead frame. Mit dem Leadframe bildet das Leiterplattenträgermaterial jedoch gemeinsam die mechanische Basis der Leiterplatte mit entsprechender mechanischer Steifig keit bzw. Stabilität.
Eine (gedruckte) Leiterplatte (auf Englisch „Printed Circuit Board, PCB“) ist ein Träger für elektronische Bauteile. Sie dient der mechanischen Befestigung der Bauteile und stellt elektrische Verbindungen zwischen den Bauelementen und von den Bauelementen zu externen elektrischen Komponenten.
Die Leiterplatte weist ein elektrisch isolierendes Trägermaterial auf bzw. besteht überwiegend aus diesem Trägermaterial, in oder auf dem Leiterbahnen aus einem elektrisch leitenden Material, wie z. B. Kupfer oder einer Kupferlegierung, ange ordnet sind. Als das isolierende Material wird bspw. faserverstärkter Kunststoff, wie z. B. Epoxidharz und/oder Prepreg (bzw. vorimprägnierte Fasern, auf Englisch „preimpregnated fibers“), verwendet. Dabei ist das Trägermaterial das Basismate rial der Leiterplatte, das den Basisträger der Leiterplatte bildet und somit der Lei terplatte die erforderliche mechanische Steifigkeit verleiht. Vorzugsweise hat das Leiterplattenträgermaterial ein Elastizitätsmodul, das deutlich höher ist als das von Silikon oder Kautschuk. Beispielsweise hat das Leiterplattenträgermaterial ein Elastizitätsmodul von mindestens 0,1 GPa, insbesondere von mindestens 0,4 GPa, 1 GPa oder 5 GPa. Insbesondere eine aufgegossene Silikonschicht zur elektri schen Isolation fällt somit nicht unter das elektrisch isolierende Leiterplattenträ germaterial der Leiterplatte.
Eine Leiterplatte mit einem eingebetteten (Leistungs-)Halbleiterbauelement ist eine Leiterplatte mit mindestens einer innenliegenden Lage, insb. eine Multilay- er-Leiterplatte, wobei auf bzw. in dieser innenliegenden Lage mindestens ein (Leistungs-)Halbleiterbauelement eingebettet ist.
Ein Leadframe bzw. ein elektrischer Anschlussrahmen ist ein als Blech ausgebil detes Metallsubstrat bspw. aus Aluminium, einer Aluminiumlegierung, Kupfer oder einer Kupferlegierung und weist eine flächig ausgedehnt ausgeführte Oberfläche auf. Der Leadframe bildet einen Teil der innenliegenden Lage der Leiterplatte und stellt elektrische Verbindung zu dem in die Leiterplatte eingebetteten Halbleiter bauelement. Hierzu ist der Leadframe in der Regel über einen flächig ausgedehnt ausgeführten Kontaktbereich mit dem Halbleiterbauelement flächig ausgedehnt kontaktiert. Durch die ausgedehnte Oberfläche und die flächig ausgedehnte Kon taktierung kann der Leadframe zudem die Verlustabwärme des Halbleiterbauele ment effektiv spreizen und abführen. Dadurch trägt der Leadframe auch effizienter Kühlung des Halbleiterbauelements bei.
Der Leadframe bildet mit dem genannten Leiterplattenträgermaterial gemeinsam die Leiterplatte. Wie das Leiterplattenträgermaterial verleiht der Leadframe der Leiterplatte die erforderliche mechanische Steifigkeit. Mit anderen Worten: die mechanische Steifigkeit bzw. Stabilität der Leiterplatte werden überwiegend, insb. ausschließlich, durch den Leadframe und das Leiterplattenträgermaterial herge stellt.
Das (Leistungs-)Halbleiterbauelement ist bspw. in Form von einem Chip, insb. in Form von einem Nacktchip, ausgeführt und weist eine Oberflächenkontaktierung auf, über die das Halbleiterbauelement auf dem Leadframe bzw. auf dessen Kon taktbereich aufliegt und mit dem Leadframe bzw. dessen Kontaktbereich über eine flächig ausgedehnte Kontaktfläche körperlich, elektrisch wie thermisch verbunden ist. Außerdem trägt das Leiterplattenträgermaterial Leiterbahnen und Schaltungs komponenten der Leiterplatte, einschließlich dem oben genannten Halbleiterbau element, schützt diese vor mechanischen Beschädigungen, wie z. B. vor Beschä digungen durch Verbiegung.
Das Leiterplattenträgermaterial liegt unmittelbar auf dem Halbleiterbauelement und dem Leadframe auf und bedeckt das Halbleiterbauelement und den Leadframe. Dabei schützt das Leiterplattenträgermaterial das Halbleiterbauelement und den Leadframe vor äußeren mechanischen Einflüssen und verleiht dem Halbleiterbau element und dem Leadframe zusätzliche mechanische Stabilität. Darüber hinaus bildet das Leiterplattenträgermaterial eine elektrische Isolierschicht, die das Halb leiterbauelement und den Leadframe von der Umgebung elektrisch isoliert.
Durch dessen Einbaulage zwischen dem die Leiterplatte bildenden Leadframe und dem die Leiterplatte bildenden Leiterplattenträgermaterial ist das Halbleiterbau element in die Leiterplatte eingebettet.
Dabei liegt das Halbleiterbauelement auf dem Kontaktbereich einer ersten Ober fläche des Leadframes auf, der in der gleichen Ebene liegt wie der Restbereich der ersten Oberfläche, der sich seitlich des Kontaktbereichs befindet. Dadurch liegt das Halbleiterbauelement gegenüber der ersten Oberfläche vorstehend auf dem Kon taktbereich auf und ragt somit gegenüber den Leadframe in die Höhe. Mit anderen Worten: das Halbleiterbauelement wird nicht wie bei der „Embedded Technologie“ übrig in eine extra für das Halbleiterbauelement vorgesehene Kavität (Vertiefung) des Leadframes „eingesenkt“, sondern auf eine Ebene aufgelegt, auf der sowohl der Kontaktbereich als auch der Restbereich außerhalb des Kontaktbereichs der ersten Oberfläche des Leadframes liegen.
Durch derartige Anordnung des Halbleiterbauelements werden zusätzliche Ferti gungsschritte zur Bildung der Kavität bei dem Leadframe und damit gebundenen Herstellungsaufwand und -kosten der Leiterplatte vermieden. Dadurch kann die Leiterplatte einfacher und kostengünstig hergestellt werden.
Insb. wird für die genannte Leiterplatte ein Leadframe ohne Kavität verwendet.
Der durch die vorstehende Anordnung des Halbleiterbauelements entstandene Höhenunterschied zwischen dem Halbleiterbauelement und der ersten Oberfläche des Leadframes wird bspw. durch das Leiterplattenträgermaterial ausgeglichen. Bspw. enthält das Leiterplattenträgermaterial Epoxidharz oder Prepreg oder be steht das Leiterplattenträgermaterial überwiegend aus dem Epoxidharz oder dem Prepreg.
Bspw. ist das Halbleiterbauelement unmittelbar auf dem Kontaktbereich aufgelötet, aufgesintert, aufgeschweißt oder mittels eines elektrisch leitenden Klebers aufge klebt. Damit ist das Halbleiterbauelement lediglich über eine Löt- oder Sinterver bindungsschicht oder eine vergleichbare direkte elektrisch leitende Verbindungs schicht, wie etwa eine Schweißverbindungsschicht oder eine Klebeschicht, mit dem Kontaktbereich körperlich wie elektrisch verbunden, die insbesondere vom Halb leiterbauelement bis zum Kontaktbereich reicht.
Bspw. ist das Halbleiterbauelement ein Metall-Oxid-Halbleiter-Feldeffekttransistor oder ein Bipolartransistor mit isolierter Gate-Elektrode oder ein Halbleiterbauele ment aus Siliciumcarbid (SiC).
Bspw. weist die Leiterplatte ferner mindestens eine Leiterbahn auf, die auf einer zweiten, von dem Leadframe abgewandten Oberfläche der aus dem Leiterplatten trägermaterial gebildeten Isolierschicht ausgeführt ist.
Bspw. weist die Leiterplatte ferner mindestens ein weiteres (leistungs-)elektrisches bzw. (leistungs-)elektronisches Bauelement auf, das mit der Leiterbahn (LB) elektrisch verbunden ist.
Bspw. ist das weitere Bauelement auf der zweiten Oberfläche angeordnet.
Bspw. ist das weitere Bauelement ein passives oder ein aktives Bauelement.
Gemäß einem zweiten Aspekt der Erfindung wird ein Verfahren zum Herstellen einer (gedruckten) Leiterplatte mit mindestens einem eingebetteten Halbleiterbau element, insb. in Form von einem Nacktchip, bereitgestellt.
Gemäß dem Verfahren wird ein Leadframe, nämlich ein als Blech ausgebildetes Metallsubstrat, bereitgestellt, der eine erste, flächig ausgedehnt ausgeführte Ober fläche aufweist. Die erste Oberfläche weist einen Kontaktbereich und einen Rest bereich auf, wobei der Restbereich sich seitlich des Kontaktbereichs befindet bzw. um den Kontaktbereich herum liegt. Dabei ist der Leadframe derart geformt, insb. weitgehend ebenflächig geformt, dass der Kontaktbereich und der Restbereich in der gleichen Ebene liegen.
Auf den Leadframe wird das mindestens eine Halbleiterbauelements (mit einer Oberflächenkontaktierung) angeordnet, wobei das Halbleiterbauelement (über die Oberflächenkontaktierung) auf den Kontaktbereich aufgelegt wird und (unmittelbar bzw. lediglich über eine elektrisch leitende Verbindungsschicht) mit dem Kontakt bereich und somit dem Leadframe körperlich und elektrisch verbunden wird. Dabei liegt das Halbleiterbauelement gegenüber der ersten Oberfläche vorstehend auf dem Kontaktbereich auf.
Das Halbleiterbauelement und der Leadframe werden mit einem Leiterplattenträ germaterial bedeckt, das faserverstärkten Kunststoff und/oder Epoxidharz und/oder Prepreg aufweist und eine elektrische Isolierschicht für das Halbleiterbauelement und den Leadframe bildet. Dabei wird das Leiterplattenträgermaterial direkt auf den Leadframe und das Halbleiterbauelement aufgebracht, sodass der Leadframe und das Halbleiterbauelement unmittelbar mit dem Leiterplattenträgermaterial körper lich kontaktiert sind.
Der Höhenunterschied zwischen dem Halbleiterbauelement und der ersten Ober fläche bzw. dem Leadframe wird bspw. mit dem Leiterplattenträgermaterial aus geglichen.
Bspw. wird der genannte Höhenunterschied durch Verfließen des Leiterplatten trägermaterials in den Restbereich der ersten Oberfläche um den Kontaktbereich ausgeglichen. Hierzu wird das Leiterplattenträgermaterial in flüssiger Form auf den Leadframe und das Halbleiterbauelement aufgebracht. Dabei verfließt das Leiter plattenträgermaterial in den Restbereich der ersten Oberfläche, füllt Freiräume auf dem Restbereich. Dadurch gleicht das Leiterplattenträgermaterial (insb. nach dem Erhärten) und den Höhenunterschied zwischen dem Halbleiterbauelement und der ersten Oberfläche aus.
Bspw. wird das Halbleiterbauelement unmittelbar (bzw. lediglich über eine elektrisch leitende Verbindungsschicht, wie z. B. eine Löt- oder Sinterverbin dungsschicht) auf den Kontaktbereich aufgelötet oder aufgesintert. Bspw. wird der Leadframe aus einem Blech aus einem Metallsubstrat, wie z. B. einem Kupferblech oder einem Kupferlegierungsblech, durch Stanzen oder durch Schneiden oder durch Laserstrahlschneiden hergestellt.
Beschreibung der Zeichnung:
Im Folgenden wird eine beispielhafte Ausführungsform der Erfindung Bezug neh mend auf die beiliegende Zeichnung näher erläutert. Dabei zeigt Figur 1 in einer schematischen Querschnittdarstellung eine gedruckte Leiterplatte LP mit einem eingebetteten Halbleiterbauelement HB gemäß der beispielhaften Ausführungs form.
Die Leiterplatte LP besteht überwiegend aus einem elektrisch isolierenden Leiter plattenträgermaterial, das wiederum Epoxidharz in einem großen Anteil enthält. Das Leiterplattenträgermaterial bildet die tragende Basis der Leiterplatte und verleiht der Leiterplatte LP die für deren Funktion erforderliche mechanische Steifigkeit bzw. Stabilität. Das Leiterplattenträgermaterial bildet zudem Isolierschichten IS für die elektrische Schaltung der Leiterplatte LP.
Die Leiterplatte LP weist einen Leadframe LF bzw. einen elektrischen Anschluss rahmen auf, der als ein Kupferblech, insb. ohne Vertiefung bzw. Kavität, gebildet ist. Der Leadframe LF weist eine erste, flächig ausgedehnte ebene Oberfläche OF1 auf, die einen Kontaktbereich KB zur Bestückung mit einem nachfolgend zu beschrei benden Halbleiterbauelement HB und einen Restbereich RB aufweist, der sich seitlich des Kontaktbereichs KB bzw. um den Kontaktbereich KB herum befindet. Dabei liegend der Kontaktbereich KB und der Restbereich RB auf einer Ebene.
Die Leiterplatte LP weist ferner das zuvor genannte Halbleiterbauelement HB, bspw. einen IGBT (Bipolartransistor mit isolierter Gate-Elektrode) oder einen MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor), in Form von einem Nackt chip auf, dass eine Oberflächenkontaktierung also eine flächig ausgedehnt aus geführte Kontaktierung auf einer Oberfläche aufweist. Das Halbleiterbauelement HB liegt über die Oberflächenkontaktierung auf dem Kontaktbereich KB auf und ist über eine Sinterverbindung SV mit dem Kontaktbereich KB und somit auch mit dem Leadframe LF körperlich, elektrisch wie thermisch verbunden. Dabei reicht die Sinterverbindung SV von dem Halbleiterbauelement HB bis zu dem Kontaktbereich KB und bildet eine flächig ausgedehnte Verbindung zwischen dem Halbleiterbau element HB und dem Kontaktbereich KB. Dadurch, dass der Kontaktbereich KB und der Restbereich RB auf einer Ebene liegen, ragt das Halbleiterbauelement HB über die erste Oberfläche OF1 hervor.
Freiliegende Oberflächen des Leadframes LF und des Halbleiterbauelements HB, die den Restbereich RB der ersten Oberfläche OF1 des Leadframes LF und eine von dem Leadframe LF abgewandte Oberfläche des Halbleiterbauelements HB umfassen, sind mit dem oben beschriebenen Leiterplattenträgermaterial bedeckt. Dabei liegt das Leiterplattenträgermaterial unmittelbar auf den oben genannten Oberflächen auf und bildet somit eine elektrische Isolierschicht IS für den Lead frame LF und das Halbleiterbauelement HB. Ferner füllt das Leiterplattenträger material den Raum über dem Restbereich RB auf und gleicht somit den Höhen unterschied zwischen dem Halbleiterbauelement HB und dem Leadframe LF bzw. dem Restbereich RB der ersten Oberfläche OF1 des Leadframes LF aus. Ent sprechend ist das Halbleiterbauelement HB zwischen dem Leadframe und der Isolierschicht IS eingebettet. Auf einer von dem Leadframe LF bzw. dem Halblei terbauelement HB abgewandten Seite weist die Isolierschicht IS eine zweite, ebene Oberfläche OF2 auf, die eine Bestückungsoberfläche der Leiterplatte LP bildet.
Die Leiterplatte LP weist ferner Leiterbahnen LB auf, die auf der zweiten Oberfläche OF2 ausgeführt sind. Dabei sind die Leiterbahnen LB als allgemein bekannte Lei terbahnen aus einer dünnen Schicht Kupfer ausgeführt. Eine der Leiterbahnen LB ist über Durchkontaktierungen DK, insb. über Mikrovias, mit dem eingebetteten Halbleiterbauelement HB bzw. mit dessen weitere Oberflächenkontaktierung elektrisch verbunden.
Die Leiterplatte LP weist ferner weitere elektrische bzw. elektronische Bauelemente BE auf, die bspw. als aktive oder passive Bauelemente ausgeführt sind und eben falls auf der zweiten Oberfläche OF2 angeordnet bzw. aufgelötet sind. Einige der Bauelemente BE sind über die Leiterbahnen LB mit dem eingebetteten Halblei terbauelement HB elektrisch verbunden.
Die oben beschriebe Leiterplatte LP findet in verschiedenen (leistungs-)elektrischen Vorrichtungen, wie z. B. Leistungsmodulen von Invertern, Konvertern, oder Gleichspannungswandlers, insb. im Automobilbereich, ihre Anwendung.
Die Herstellung der oben beschriebenen Leiterplatte LP erfolgt unter anderem wie folgt: Zunächst wird ein Leadframe LF aus einem Kupferblech durch Laserstrahlschnei den hergestellt. Dabei wird der Leadframe LF derart geformt, dass dieser eine erste, ebene Oberfläche OF1 (ohne Kavität für Halbleiterbauelemente) aufweist.
Ferner wird ein Halbleiterbauelement HB als ein Nacktchip bereitgestellt. Das Halbleiterbauelement HB wird auf einen ebenen Kontaktbereich KB der ersten Oberfläche OF1 aufgelegt, der auf gleicher Ebene liegt wie der Restbereich RB der ersten Oberfläche OF1 , der sich um den Kontaktbereich KB herum befindet. Dabei wird das Halbleiterbauelement HB auf den Kontaktbereich KB aufgesintert. Die dadurch entstandene Sinterverbindungsschicht SV verbindet das Halbleiterbau element HB direkt mit dem Leadframe LF körperlich, elektrisch wie thermisch. Dadurch, dass das Halbleiterbauelement HB auf der ebenen, ersten Oberfläche OF1 ohne Kavität aufliegt, ragt das Halbleiterbauelement HB über die erste Ober fläche OF1 hervor.
Anschließend wird auf das Halbleiterbauelement HB und den Leadframe LF ein Leiterplattenträgermaterial aufgegossen, das faserverstärkten epoxidharzhaltigen Kunststoff enthält. Dabei verfließt das Leiterplattenträgermaterial in den Raum über dem Restbereich RB und füllt diesen Raum auf. Dadurch gleicht das Leiterplatten trägermaterial den Höhenunterschied zwischen dem Halbleiterbauelement HB und dem Leadframe LF aus.
Nach dem Erhärten bildet das Leiterplattenträgermaterial eine elektrische Isolier schicht IS, die unmittelbar auf dem Halbleiterbauelement HB und dem Leadframe LF aufliegt. Eine zweite, von dem Halbleiterbauelement HB und dem Leadframe LF abgewandte Oberfläche OF2 der Isolierschicht IS bildet eine Bestückungsfläche der Leiterplatte LP.
Während des Aufgussvorgangs des Leiterplattenträgermaterials oder nach dem Erhärten des Leiterplattenträgermaterials werden in dem Leiterplattenträgermate rial Durchkontaktierungen DK bzw. Mikrovias, als kupfergefüllte Sacklöcher ge formt, die sich entsprechend schaltungs- bzw. anwendungsspezifischer Ausführung der Leiterplatte LP von der zweiten Oberfläche OF2 bis zu dem Halbleiterbauele ment HB erstrecken und mit dem Halbleiterbauelement HB körperlich wie elektrisch kontaktiert werden.
Auf der zweiten Oberfläche OF2 werden Leiterbahnen LB aus einer dünnen Schicht Kupfer in einer allgemein bekannten Weise, wie z. B. durch ein Beschichtungs- und Ätzverfahren, gebildet. Ferner werden weitere elektrische Bauelemente BE auf die zweite Oberfläche OF2 entsprechend der schaltungs- bzw. anwendungsspezifi schen Ausführung der Leiterplatte LP aufgelötet und mit den Leiterbahnen elektrisch verbunden. Dabei werden einige der Leiterbahnen LB der schaltungs- bzw. anwendungsspezifischen Ausführung der Leiterplatte LP entsprechend derart geformt, dass diese einige bestimmte Bauelemente BE mit den Durchkontaktie rungen DK und somit mit dem Halbleiterbauelement HB elektrisch verbinden.

Claims

Patentansprüche
1. Leiterplatte (LP) mit einem eingebetteten Halbleiterbauelement (HB), auf weisend: einen Leadframe (LF), der auf einer ersten Oberfläche (OF1 ) einen Kontaktbereich (KB) aufweist; das Halbleiterbauelement (HB), das auf dem Kontaktbereich (KB) auf liegt und mit dem Leadframe (LF) körperlich und elektrisch verbunden ist; ein elektrisch isolierendes Leiterplattenträgermaterial; wobei das Leiterplattenträgermaterial direkt auf dem Halbleiterbauele ment (HB) und dem Leadframe (LF) aufliegt und somit eine elektrische Isolierschicht (IS) für das Halbleiterbauelement (HB) und den Leadframe (LF) bildet; wobei der Kontaktbereich (KB) in der gleichen Ebene liegt wie der Restbereich (RB) der ersten Oberfläche (OF1), der sich seitlich des Kontaktbereichs (KB) befindet, sodass das Halbleiterbauelement (HB) gegenüber der ersten Oberfläche (OF1) vorstehend auf dem Kontakt bereich (KB) aufliegt; wobei das Leiterplattenträgermaterial durch Verfließen in den Restbe reich (RB) der ersten Oberfläche (OF1) um den Kontaktbereich (KB) den Höhenunterschied zwischen dem Halbleiterbauelement (HB) und der ersten Oberfläche (OF1) ausgleicht.
2. Leiterplatte (LP) nach Anspruch 1 , wobei das Leiterplattenträgermaterial den Höhenunterschied zwischen dem Halbleiterbauelement (HB) und der ersten Oberfläche (OF1) ausgleicht.
3. Leiterplatte (LP) nach einem der vorangehenden Ansprüche, wobei das Halbleiterbauelement (HB) über eine Lötverbindung oder eine Sinterverbin dung (SV) mit dem Kontaktbereich (KB) verbunden ist.
4. Leiterplatte (LP) nach einem der vorangehenden Ansprüche, wobei das Halbleiterbauelement (HB) ein Metall-Oxid-Halbleiter-Feldeffekttransistor oder ein Bipolartransistor mit isolierter Gate-Elektrode oder ein Siliciumcar- bid-Halbleiterbauelement ist.
5. Leiterplatte (LP) nach einem der vorangehenden Ansprüche, wobei die Lei terplatte (LP) ferner eine Leiterbahn (LB) aufweist, die auf einer zweiten, von dem Leadframe (LF) abgewandten Oberfläche (OF2) der Isolierschicht (IS) ausgeführt ist.
6. Leiterplatte (LP) nach Anspruch 5, wobei die Leiterplatte (LP) ferner ein elektrisches Bauelement (BE) aufweist, das mit der Leiterbahn (LB) elektrisch verbunden ist.
7. Leiterplatte (LP) nach Anspruch 6, wobei das Bauelement (BE) auf der zwei ten Oberfläche (OF2) angeordnet ist.
8. Leiterplatte (LP) nach Anspruch 6 oder 7, wobei das Bauelement (BE) ein passives oder ein aktives Bauelement ist.
9. Verfahren zum Herstellen einer Leiterplatte (LP) mit einem eingebetteten Halbleiterbauelement (HB), mit folgenden Schritten:
Bereitstellen eines Leadframes (LF) mit einer ersten Oberfläche (OF1), die einen Kontaktbereich (KB) und einen Restbereich (RB) aufweist, wobei der Restbereich (RB) sich seitlich des Kontaktbereichs (KB) be findet, wobei der Leadframe (LF) derart geformt ist, dass der Kontakt bereich (KB) und der Restbereich (RB) in der gleichen Ebene liegen; Anordnen des Halbleiterbauelements (HB) auf den Leadframe (LF), wobei das Halbleiterbauelement (HB) auf den Kontaktbereich (KB) aufgelegt wird und mit dem Leadframe (LF) körperlich und elektrisch verbunden wird, wobei das Halbleiterbauelement (HB) gegenüber der ersten Oberfläche (OF1) vorstehend auf dem Kontaktbereich (KB) auf liegt;
Bedecken des Halbleiterbauelements (HB) und des Leadframes (LF) mit einem Leiterplattenträgermaterial, wobei das Leiterplattenträgermaterial direkt auf den Leadframe (LF) und das Halbleiterbauelement (HB) auf gebracht wird, wobei das Leiterplattenträgermaterial eine elektrische Isolierschicht (IS) für das Halbleiterbauelement (HB) und den Leadframe (LF) bildet.
10. Verfahren nach Anspruch 9, wobei das Leiterplattenträgermaterial in flüssiger Form auf den Leadframe (LF) und das Halbleiterbauelement (HB) aufgebracht wird, wobei das Leiterplattenträgermaterial in den Restbereich (RB) verfließt und somit den Höhenunterschied zwischen dem Halbleiterbauelement (HB) und der ersten Oberfläche (OF1) ausgleicht.
PCT/EP2021/065398 2020-06-10 2021-06-09 Leiterplatte mit einem eingebetteten halbleiterbauelement, verfahren zum herstellen einer leiterplatte WO2021250063A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102020207279.5A DE102020207279A1 (de) 2020-06-10 2020-06-10 Leiterplatte mit einem eingebetteten Halbleiterbauelement, Verfahren zum Herstellen einer Leiterplatte
DE102020207279.5 2020-06-10

Publications (2)

Publication Number Publication Date
WO2021250063A2 true WO2021250063A2 (de) 2021-12-16
WO2021250063A3 WO2021250063A3 (de) 2022-02-17

Family

ID=76444400

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2021/065398 WO2021250063A2 (de) 2020-06-10 2021-06-09 Leiterplatte mit einem eingebetteten halbleiterbauelement, verfahren zum herstellen einer leiterplatte

Country Status (2)

Country Link
DE (1) DE102020207279A1 (de)
WO (1) WO2021250063A2 (de)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
DE10320646A1 (de) 2003-05-07 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben
US8664043B2 (en) * 2009-12-01 2014-03-04 Infineon Technologies Ag Method of manufacturing a laminate electronic device including separating a carrier into a plurality of parts
DE102013200652B4 (de) 2013-01-17 2014-07-24 Continental Automotive Gmbh Vorrichtung zum Schalten hoher Ströme
WO2014202282A1 (de) 2013-06-20 2014-12-24 Conti Temic Microelectronic Gmbh Leiterplatte

Also Published As

Publication number Publication date
WO2021250063A3 (de) 2022-02-17
DE102020207279A1 (de) 2021-12-16

Similar Documents

Publication Publication Date Title
DE102010060503B4 (de) Verfahren zum Herstellen eines Laminatelektronikbauelements
DE19617055C1 (de) Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise
DE102008023711B4 (de) Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
DE102014109909B4 (de) Chipbaugruppe mit eingebetteter passiver Komponente und Verfahren zur Herstellung
EP2936556A1 (de) Elektronikmodul mit einer mit kunststoff umhüllten elektronische schaltung und verfahren zu dessen herstellung
DE102018207955B4 (de) Leiterplattenmodul mit integriertem leistungselektronischen Metall-Keramik-Modul sowie Verfahren zu dessen Herstellung
DE102012111788A1 (de) Vorrichtung mit zwei Leistungshalbleiterchips und Verfahren für ihre Herstellung
DE102014101238A1 (de) In Leiterplatten eingebettetes Leistungsmodul
EP2019429A1 (de) Modul mit einem zwischen zwei Substraten, insbesondere DCB-Keramiksubstraten, elektrisch verbundenen elektronischen Bauelement und dessen Herstellungsverfahren
DE4422216A1 (de) Mehrlagige metallische Leiterplatte und gegossener Baustein
DE102015118633A1 (de) Ein Leistungshalbleitermodul mit einem Direct Copper Bonded Substrat und einem integrierten passiven Bauelement und ein integriertes Leistungsmodul
DE102013219833A1 (de) Halbleitermodul mit leiterplatte und vefahren zur hertellung eines halbleitermoduls mit einer leiterplatte
DE102014118080B4 (de) Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102011088218B4 (de) Elektronisches Leistungsmodul mit thermischen Kopplungsschichten zu einem Entwärmungselement und Verfahren zur Herstellung
DE102015224422A1 (de) Elektronische Schaltungseinheit
DE102015101146B4 (de) Halbleitervorrichtung mit mehreren Kontaktclips, Multiclip-Verbindungselement und Verfahren zum Herstellen derselben
DE102013103920B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung und Verfahren zum Verwenden eines B-Zustand härtbaren Polymers
WO2008009524A1 (de) Elektronikanordnung
EP2784809A2 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102006025531A1 (de) Stromrichtermodul
DE102015120745B4 (de) Chip-Schutzumhüllung und -verfahren
DE102014103403A1 (de) Chipbaugruppe und verfahren zum herstellen derselben
DE102005003125A1 (de) Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
DE102015107109B4 (de) Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21732241

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21732241

Country of ref document: EP

Kind code of ref document: A2