WO2021246068A1 - 発光デバイスおよび表示装置 - Google Patents

発光デバイスおよび表示装置 Download PDF

Info

Publication number
WO2021246068A1
WO2021246068A1 PCT/JP2021/015966 JP2021015966W WO2021246068A1 WO 2021246068 A1 WO2021246068 A1 WO 2021246068A1 JP 2021015966 W JP2021015966 W JP 2021015966W WO 2021246068 A1 WO2021246068 A1 WO 2021246068A1
Authority
WO
WIPO (PCT)
Prior art keywords
light
light emitting
color conversion
conductive layer
electrode
Prior art date
Application number
PCT/JP2021/015966
Other languages
English (en)
French (fr)
Inventor
豊治 大畑
享宏 小山
Original Assignee
ソニーグループ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーグループ株式会社 filed Critical ソニーグループ株式会社
Priority to US17/927,212 priority Critical patent/US20230223503A1/en
Priority to EP21818487.7A priority patent/EP4160700A4/en
Priority to JP2022528474A priority patent/JPWO2021246068A1/ja
Publication of WO2021246068A1 publication Critical patent/WO2021246068A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Definitions

  • FIG. 3 shows an example of the planar layout of the mounting board 110A.
  • a plurality of pixel chips 12 arranged in a matrix are mounted on the mounting board 110A.
  • the pixel chip 12 corresponds to a specific example of the "light emitting device" of the present disclosure.
  • the pixel chip 12 has a size of, for example, 1 ⁇ m or more and 100 ⁇ m or less, and is a so-called micro LED.
  • the pixel chip 12 may be, for example, a so-called mini LED having a size larger than 100 ⁇ m and 200 ⁇ m or less.
  • the pixel chip 12 is provided with one pixel 11.
  • the pixel 11 includes, for example, three pixels 11G, 11B, 11R having different emission colors from each other.
  • the pixel chip 12 includes, for example, three pixels 11G, 11B, and 11R having different emission colors from each other.
  • the three pixels 11G, 11B, 11R are arranged at three places in a 2 ⁇ 2 matrix, for example.
  • the light-shielding portion 15w may be made of a material that absorbs the light (blue light) emitted from the light emitting layer 15b from the viewpoint of preventing light leakage.
  • a material that absorbs the light (blue light) emitted from the light emitting layer 15b from the viewpoint of preventing light leakage examples include a resin (so-called black resist) in which a light absorbing material such as carbon particles is dispersed.
  • the light transmitting portion 125C is made of, for example, a material having light transmittance with respect to the light (blue light) emitted from the light emitting element 15.
  • the light transmitting portion 125C is made of, for example, an acrylic-based, epoxy-based or silicone-based resin material.
  • the material having such characteristics include a resin (so-called black resist) in which a light absorbing material such as carbon particles is dispersed.
  • the light-shielding portion 126 is formed of, for example, a partition wall made of an organic resin, a dielectric (SiO 2 , Al 2 O 3, etc.) or a semiconductor (Si, etc.), and is high with respect to visible light formed on the side surface of the partition wall. It may be composed of a reflective layer 126a formed of a material having a reflectance.
  • the first electrode 16 in contact with the top of each mesa portion (light emitting element 15) (upper surface of the second conductive layer 15c) and the skirt of each mesa portion (light emitting element 15) (upper surface of the first conductive layer 15a). It forms a second electrode 17 in contact with the second electrode 17 (FIG. 7D). Subsequently, for example, after forming a resist layer (not shown) having a predetermined pattern, using this resist layer as a mask, two mesa portions (light emitting element 15) adjacent to each other in the row direction of the first conductive layer 15a.
  • the color conversion units 125G and 125R are composed of blocks obtained by solidifying a plurality of quantum dot phosphors with a resin binder, and even when the light scatterers are not included, the light emitting layer 15b is used.
  • the emitted light is blocked by the light-shielding portion 15w, and it is possible to reduce leakage to the first conductive layer 15a of the adjacent light-emitting element 15. As a result, optical crosstalk can be suppressed.
  • the pixel chip 12 further includes a light-shielding unit 126 that partitions the color conversion unit 125G, the color conversion unit 125R, the light transmission unit 125C, and the light transmission unit 125Ca from each other.
  • the pixel chip 12 may further have a protective layer 127, if necessary, as shown in FIGS. 11A to 11E, for example.
  • the pixel chip 12 may have four pixels 11R, 11B, 11G, 11W having different emission colors.
  • the pixel 11W is a pixel that emits white light, and has a color conversion unit 125W that converts blue light emitted from the light emitting element 15 into white light.
  • the first electrode 16 of the light emitting element 15 included in the pixel 11W is electrically connected to the W electrode 13W of the wiring board 13 via the metal bump 128.
  • the different three light emission colors (green light L G, the blue light L B, the red light L R), the image light is formed, this When the image light is incident on the user's retina, the user recognizes that the image is displayed on the display panel 110.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

本開示の一実施の形態に係る発光デバイスは、複数の発光素子を備えている。各発光素子は、光出射面を有している第１導電層、発光層および第２導電層をこの順に積層して構成された半導体層を有している。各発光素子は、さらに、第２導電層に接する第１電極と、第１導電層に接する第２電極とを有している。各発光素子において、第１導電層および第２電極が互いに共有されている。各発光素子は、第１導電層において、第１電極と対向する部分から、第２電極と対向する部分に渡って電流パスを有している。第１導電層には、互いに隣接する２つの電流パスの間の領域に１または複数のトレンチが設けられている。当該発光デバイスは、１または複数のトレンチ内に設けられた遮光部を更に備えている。

Description

発光デバイスおよび表示装置
　本開示は、発光デバイスおよび表示装置に関する。
　近年、発光ダイオード（ＬＥＤ）を複数個集めて構成した照明装置や画像表示装置が普及してきている。例えば、赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色光を発する３つのＬＥＤを１画素とし、これを２次元マトリクス状に配置したＬＥＤディスプレイが提案されている。また、ＬＥＤディスプレイの光源として、ＬＥＤアレイを単色で構成し、単色のＬＥＤアレイ上に、互いに異なる蛍光色の光を発する蛍光体を周期的に配置した色変換方式のＬＥＤディスプレイが提案されている（例えば、特許文献１）。
特開２０１６－２２１３１６号公報
　ところで、色変換方式の発光デバイスにおいて、画素の精細度を上げるために、ＬＥＤを小さくするとともに、互いに隣接するＬＥＤ同士の間隙を狭くした場合、ＬＥＤから発せられた光が、隣のＬＥＤに対向する位置に配置された蛍光体に入射し、蛍光を発光させる光クロストークが生じやすい。このような光クロストークが生じた場合、色再現性が低下してしまう。従って、光クロストークを抑制することの可能な発光デバイスおよび表示装置を提供することが望ましい。
　本開示の一側面に係る発光デバイスは、複数の発光素子を備えている。各発光素子は、光出射面を有している第１導電層、発光層および第２導電層をこの順に積層して構成された半導体層を有している。各発光素子は、さらに、第２導電層に接する第１電極と、第１導電層に接する第２電極とを有し、発光層から光出射面を介して光を出射する。各発光素子において、第１導電層および第２電極が互いに共有されている。各発光素子は、第１導電層において、第１電極と対向する部分から、第２電極と対向する部分に渡って電流パスを有している。第１導電層には、互いに隣接する２つの電流パスの間の領域に１または複数のトレンチが設けられている。当該発光デバイスは、１または複数のトレンチ内に設けられた遮光部を更に備えている。
　本開示の一側面に係る表示装置は、各々が複数の発光素子を有している複数の画素を備えている。各発光素子は、上記発光素子と同一の構成となっている。各画素は、１または複数のトレンチ内に設けられた遮光部を更に備えている。
　本開示の一側面に係る発光デバイスおよび表示装置では、第１導電層には、互いに隣接する２つの電流パスの間の領域に１または複数のトレンチが設けられており、１または複数のトレンチ内に遮光部が設けられている。これにより、各発光素子において、電流パスを確保しつつ、発光層から発せられた光が遮光部によって、隣の発光素子の第１導電層に漏れるのを低減することができる。
本開示の一実施の形態に係る表示装置の斜視構成例を表す図である。 図１の表示装置の機能ブロック例を表す図である。 図１の実装基板の平面レイアウト例を表す図である。 図３の各画素の回路構成例を表す図である。 図３の画素チップの水平断面構成例を表す図である。 図３の画素チップの水平断面構成例を表す図である。 図３の画素チップの水平断面構成例を表す図である。 図３の画素チップの水平断面構成例を表す図である。 図３の画素チップの垂直断面構成例を表す図である。 図３の画素チップの垂直断面構成例を表す図である。 図３の画素チップの垂直断面構成例を表す図である。 図３の画素チップの垂直断面構成例を表す図である。 図３の画素チップの垂直断面構成例を表す図である。 図３の画素チップの製造方法の一例を表す断面図である。 図７Ａに続く製造過程の一例を表す断面図である。 図７Ｂの上面構成例を表す図である。 図７Ｂに続く製造過程の一例を表す断面図である。 図７Ｄの上面構成例を表す図である。 図７Ｄに続く製造過程の一例を表す断面図である。 図７Ｆの上面構成例を表す図である。 図７Ｆに続く製造過程の一例を表す断面図である。 図７Ｈに続く製造過程の一例を表す断面図である。 図７Ｉに続く製造過程の一例を表す断面図である。 図７Ｊに続く製造過程の一例を表す断面図である。 図７Ｋに続く製造過程の一例を表す断面図である。 図７Ｌに続く製造過程の一例を表す断面図である。 図７Ｍに続く製造過程の一例を表す断面図である。 図７Ｎに続く製造過程の一例を表す断面図である。 図７Ｏに続く製造過程の一例を表す断面図である。 図７Ｐの上面構成例を表す図である。 図７Ｐに続く製造過程の一例を表す断面図である。 図７Ｒに続く製造過程の一例を表す断面図である。 図７Ｓに続く製造過程の一例を表す断面図である。 図７Ｔに続く製造過程の一例を表す断面図である。 図７Ｕに続く製造過程の一例を表す断面図である。 図７Ｖに続く製造過程の一例を表す断面図である。 図７Ｗに続く製造過程の一例を表す断面図である。 図７Ｘに続く製造過程の一例を表す断面図である。 図３の画素チップにおける光出射例を模式的に表す図である。 図１の実装基板の平面レイアウトの一変形例を表す図である。 図９の画素チップの水平断面構成例を表す図である。 図９の画素チップの水平断面構成例を表す図である。 図９の画素チップの水平断面構成例を表す図である。 図９の画素チップの水平断面構成例を表す図である。 図９の画素チップの垂直断面構成例を表す図である。 図９の画素チップの垂直断面構成例を表す図である。 図９の画素チップの垂直断面構成例を表す図である。 図９の画素チップの垂直断面構成例を表す図である。 図９の画素チップの垂直断面構成例を表す図である。 図５Ｂの水平断面構成の一変形例を表す図である。 図１０Ｂの水平断面構成の一変形例を表す図である。 図５Ｂの水平断面構成の一変形例を表す図である。 図１０Ｂの水平断面構成の一変形例を表す図である。 画素チップの垂直断面構成の一変形例を表す図である。 画素チップの垂直断面構成の一変形例を表す図である。 画素チップの垂直断面構成の一変形例を表す図である。 画素チップの垂直断面構成の一変形例を表す図である。 画素チップの垂直断面構成の一変形例を表す図である。 画素チップの垂直断面構成の一変形例を表す図である。 画素チップの垂直断面構成の一変形例を表す図である。 図１９の画素チップにおける光出射例を模式的に表す図である。 図２０の画素チップにおける光出射例を模式的に表す図である。 図２１の画素チップにおける光出射例を模式的に表す図である。 図２２の画素チップにおける光出射例を模式的に表す図である。 画素チップの構成の一変形例を模式的に表す図である。 画素チップの構成の一変形例を模式的に表す図である。
　以下、本開示を実施するための形態について、図面を参照して詳細に説明する。以下の説明は本開示の一具体例であって、本開示は以下の態様に限定されるものではない。また、本開示は、各図に示す各構成要素の配置や寸法、寸法比などについても、それらに限定されるものではない。なお、説明は、以下の順序で行う。

　　１．実施の形態（表示装置）
　　　　青色光を発する発光素子から３色の光を得る例…図１～図８
　　２．変形例（表示装置）
　　　　変形例Ａ：発光素子をストライプ配置した例…図９～図１１Ｅ
　　　　変形例Ｂ：複数の遮光部の配置のバリエーション…図１２～図１５
　　　　変形例Ｃ：一画素チップあたりの発光素子数のバリエーション
　　　　　　　　　　　　　　　　　　　　　　　　　図１６～図１８
　　　　変形例Ｄ：紫外光を発する発光素子を用いた例…図１９～図２６
　　　　変形例Ｅ：カラーフィルタを設けた例…図２７，図２８
＜１．実施の形態＞
[構成]
　本開示の一実施の形態に係る表示装置１００について説明する。図１は、本実施の形態に係る表示装置１００の概略構成の一例を斜視的に表したものである。表示装置１００は、いわゆるＬＥＤディスプレイと呼ばれるものであり、表示画素としてＬＥＤが用いられたものである。表示装置１００は、例えば、図１に示したように、表示パネル１１０と、表示パネル１１０の駆動を制御するコントローラ１２０とを備えている。コントローラ１２０は、例えば、外部から入力された映像信号Ｄｉｎおよび同期信号Ｔｉｎに基づいて、表示パネル１１０の駆動を制御する。
　表示パネル１１０は、例えば、図１に示したように、実装基板１１０Ａと、実装基板１１０Ａ上に重ね合わされた透明基板１１０Ｂとを備えている。透明基板１１０Ｂは、実装基板１１０Ａに含まれる発光素子１５（後述）を保護する役割を有しており、例えば、ガラス基板や樹脂基板などにより構成されている。実装基板１１０Ａは、例えば、図２に示したように、画素アレイ１０、ゲートドライバ２０およびデータドライバ３０を有している。画素アレイ１０、ゲートドライバ２０およびデータドライバ３０は、例えば、後述の配線基板１３上に実装されている。ゲートドライバ２０およびデータドライバ３０は、コントローラ１２０からの制御に従って、画素アレイ１０を駆動することにより、画素アレイ１０に映像を表示させる。ゲートドライバ２０は、複数のゲート線ＧＴＬに接続されており、例えば、複数のゲート線ＧＴＬに順次、選択電圧を印加することにより、画素アレイ１０を駆動する。データドライバ３０は、複数のデータ線ＤＴＬに接続されており、例えば、複数のデータ線ＤＴＬに、映像信号Ｄｉｎに応じた信号電圧を印加することにより、画素アレイ１０を駆動する。
　図３は、実装基板１１０Ａの平面レイアウトの一例を表したものである。実装基板１１０Ａには、行列状に配置された複数の画素チップ１２が実装されている。画素チップ１２が本開示の「発光デバイス」の一具体例に相当する。画素チップ１２は、例えば１μｍ以上１００μｍ以下のサイズとなっており、いわゆるマイクロＬＥＤと呼ばれる。なお、画素チップ１２が、例えば１００μｍよりも大きく２００μｍ以下のサイズの、いわゆるミニＬＥＤであってもよい。画素チップ１２には、１つの画素１１が設けられている。画素１１は、例えば、発光色の互いに異なる３つの画素１１Ｇ，１１Ｂ，１１Ｒを含んでいる。つまり、画素チップ１２は、例えば、発光色の互いに異なる３つの画素１１Ｇ，１１Ｂ，１１Ｒを含んでいる。画素チップ１２において、３つの画素１１Ｇ，１１Ｂ，１１Ｒは、例えば、２×２の行列内の３箇所に配置されている。
　実装基板１１０Ａにおける、各画素チップ１２の実装面には、例えば、画素チップ１２ごとに４つの電極（Ｇ電極１３Ｇ，Ｂ電極１３Ｂ，Ｒ電極１３Ｒ，Ｃ電極１３Ｃ）が設けられている。Ｇ電極１３Ｇには、画素チップ１２における画素１１Ｇの第１電極１６（１６Ｇ）が接続される。Ｂ電極１３Ｂには、画素チップ１２における画素１１Ｂの第１電極１６（１６Ｂ）が接続される。Ｒ電極１３Ｒには、画素チップ１２における画素１１Ｒの第１電極１６（１６Ｒ）が接続される。Ｃ電極１３Ｃには、画素チップ１２における各画素１１Ｇ，１１Ｂ，１１Ｒの第２電極１７が接続される。各画素１１Ｇ，１１Ｂ，１１Ｒにおいて、第２電極１７は互いに共有されている。つまり、各画素チップ１２において、第２電極１７は１つだけ設けられている。実装基板１１０Ａにおいて、４つの電極（Ｇ電極１３Ｇ，Ｂ電極１３Ｂ，Ｒ電極１３Ｒ，Ｃ電極１３Ｃ）は、例えば、２×２の行列で配置されている。
　実装基板１１０Ａには、例えば、行方向に延在する複数のゲート線ＧＴＬと、列方向に延在する複数のデータ線ＤＴＬと、行方向に延在する複数のグラウンド線ＧＮＤとが設けられている。複数のゲート線ＧＴＬは、例えば、行方向に一列に並んで配置される複数の画素チップ１２ごとに１本ずつ割り当てられる。複数のデータ線ＤＴＬは、例えば、列方向に一列に並んで配置される複数の画素チップ１２ごとに３本ずつ割り当てられる。複数のグラウンド線ＧＮＤは、例えば、行方向に一列に並んで配置される複数の画素チップ１２ごとに１本ずつ割り当てられる。
　図４は、各画素１１Ｇ，１１Ｂ，１１Ｒの回路構成例を表したものである。各画素は、発光素子１５と、発光素子１５の発光・消光を制御する画素回路１４とを有している。発光素子１５は、例えば発光波長が４３０ｎｍ以上５００ｎｍ以下の青色帯域の光（青色光）を発する発光ダイオード（ＬＥＤ）である。画素回路１４は、例えば、駆動トランジスタＴｒ１、書込トランジスタＴｒ２および保持容量Ｃｓを含んで構成されている。書込トランジスタＴｒ２は、駆動トランジスタＴｒ１のゲートに印加する電圧を制御する。書込トランジスタＴｒ２は、データ線ＤＴＬの電圧をサンプリングするとともに、サンプリングにより得られた電圧を駆動トランジスタＴｒ１のゲートに書き込む。保持容量Ｃｓは、駆動トランジスタＴｒ１のゲートとグラウンド線ＧＮＤとに接続されており、駆動トランジスタＴｒ１のゲート電圧を保持する。駆動トランジスタＴｒ１は、電源電圧ＶＤＤおよび発光素子１５に直列に接続されている。駆動トランジスタＴｒ１は、発光素子１５を駆動する。駆動トランジスタＴｒ１は、駆動トランジスタＴｒ１のゲートに入力される電圧に応じて発光素子１５に流れる電流を制御する。つまり、画素回路１４は、データドライバ３０から入力される信号電圧に応じた電流を発光素子１５に流すことにより、データドライバ３０から入力される信号電圧に応じた輝度の光を発光素子１５から出射させる。各画素１１Ｇ，１１Ｂ，１１Ｒの回路は、図４に示した回路に限定されるものではない。
　図５Ａ～図５Ｄは、画素チップ１２の水平断面構成例を表したものである。図６Ａ～図６Ｅは、画素チップ１２の垂直断面構成例を表したものである。水平断面とは、後述の光出射面１５ｓと平行な断面を指しており、垂直断面とは、光出射面１５ｓと直交する断面を指している。図５Ａには、図６Ａ～図６ＥのＦ－Ｆ線での断面構成例が示されている。図５Ｂには、図６Ａ～図６ＥのＧ－Ｇ線での断面構成例が示されている。図５Ｃには、図６Ａ～図６ＥのＨ－Ｈ線での断面構成例が示されている。図５Ｄには、図６Ａ～図６ＥのＩ－Ｉ線での断面構成例が示されている。図６Ａには、図５Ａ～図５ＤのＡ－Ａ線での断面構成例が示されている。図６Ｂには、図５Ａ～図５ＤのＢ－Ｂ線での断面構成例が示されている。図６Ｃには、図５Ａ～図５ＤのＣ－Ｃ線での断面構成例が示されている。図６Ｄには、図５Ａ～図５ＤのＤ－Ｄ線での断面構成例が示されている。図６Ｅには、図５Ａ～図５ＤのＥ－Ｅ線での断面構成例が示されている。
　画素チップ１２は、上述したように、３つの画素１１Ｇ，１１Ｂ，１１Ｒを有している。画素チップ１２において、各画素１１Ｇ，１１Ｂ，１１Ｒは、画素に依らず同一色の光（青色光）を発する発光素子１５を有しており、発光素子１５の光出射面１５ｓ上に画素ごとに互いに異なる色変換機能を有している光学部材を有している。つまり、画素チップ１２において、各画素１１Ｇ，１１Ｂ，１１Ｒは、上記光学部材を用いて、発光色の互いに異なる光を発するように構成されている。
　画素１１Ｇは、例えば、図６Ａ、図６Ｄに示したように、発光素子１５と、発光素子１５の光出射面１５ｓに設けられた色変換部１２５Ｇとを有している。色変換部１２５Ｇが上記の光学部材に相当する。色変換部１２５Ｇは、色変換部１２５Ｇの直下に設けられた発光素子１５に対応して設けられている。発光素子１５は、光出射面１５ｓを介して色変換部１２５Ｇに光（青色光）を出射する。色変換部１２５Ｇは、対応する発光素子１５から発せられた青色光に対して色変換（波長変換）を行う。色変換部１２５Ｇは、入射してきた青色光を緑色光に変換し、色変換により得られた緑色光を、発光素子１５側とは反対側に出射する。画素１１Ｇは、ゲートドライバ２０およびデータドライバ３０によって画素回路１４が駆動されることにより、所望の発光強度の緑色光を出射する。
　画素１１Ｂは、例えば、図６Ａに示したように、発光素子１５と、発光素子１５の光出射面１５ｓに設けられた光透過部１２５Ｃとを有している。光透過部１２５Ｃが上記の光学部材に相当する。光透過部１２５Ｃは、光透過部１２５Ｃの直下に設けられた発光素子１５に対応して設けられている。発光素子１５は、光出射面１５ｓを介して光透過部１２５Ｃに光（青色光）を出射する。光透過部１２５Ｃは、対応する発光素子１５から発せられた青色光を透過する。光透過部１２５Ｃは、入射してきた青色光を透過して、発光素子１５側とは反対側に出射する。つまり、光透過部１２５Ｃでは、意図的な色変換が行われない。画素１１Ｂは、ゲートドライバ２０およびデータドライバ３０によって画素回路１４が駆動されることにより、所望の発光強度の青色光を出射する。
　画素１１Ｒは、例えば、図６Ｂ、図６Ｃに示したように、発光素子１５と、発光素子１５の光出射面１５ｓに設けられた色変換部１２５Ｒとを有している。色変換部１２５Ｒが上記の光学部材に相当する。色変換部１２５Ｒは、色変換部１２５Ｒの直下に設けられた発光素子１５に対応して設けられている。発光素子１５は、光出射面１５ｓを介して色変換部１２５Ｒに光（青色光）を出射する。色変換部１２５Ｒは、対応する発光素子１５から発せられた青色光に対して色変換（波長変換）を行う。色変換部１２５Ｒは、入射してきた青色光を赤色光に変換し、色変換により得られた赤色光を、発光素子１５側とは反対側に出射する。画素１１Ｒは、ゲートドライバ２０およびデータドライバ３０によって画素回路１４が駆動されることにより、所望の発光強度の赤色光を出射する。
（発光素子１５）
　発光素子１５は、例えば、図６Ａ～図６Ｅに示したように、光出射面１５ｓを有している第１導電層１５ａ、発光層１５ｂおよび第２導電層１５ｃをこの順に積層して構成された半導体層を有している。上記半導体層は、例えば、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮの単結晶多層膜で構成されている。第１導電層１５ａは、例えば、ｎ型の半導体で構成されている。発光層１５ｂは、例えば、ノンドープの半導体で構成されている。第２導電層１５ｃは、例えば、ｐ型の半導体で構成されている。
　発光素子１５は、さらに、例えば、図６Ａ～図６Ｅに示したように、第２導電層１５ｃに接する第１電極１６と、第１導電層１５ａに接する第２電極１７とを有している。第１電極１６は、第２導電層１５ｃとオーミック接触しており、例えば、ニッケル（Ｎｉ）と金（Ａｕ）との積層膜（Ｎｉ／Ａｕ）、または、パラジウム（Ｐｄ）と金（Ａｕ）との積層膜（Ｐｄ／Ａｕ）によって構成されている。第１電極１６は、例えば、白金（Ｐｔ）単層膜で構成されていてもよいし、第２導電層１５ｃに接するＩＴＯ（Indium Tin Oxide）と、ＩＴＯに接する金属層とを含む積層膜によって構成されていてもよい。第２電極１７は、第１導電層１５ａとオーミック接触しており、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）との積層膜（Ｔｉ／Ａｌ）、または、クロム（Ｃｒ）と金（Ａｕ）との積層膜（Ｃｒ／Ａｕ）によって構成されている。
　上記半導体層において、例えば、図６Ｃ～図６Ｅに示したように、第１導電層１５ａの一部、発光層１５ｂおよび第２導電層１５ｃによって、配線基板１３側に突出したメサ部が形成されている。メサ部の頂部に第１電極１６が配置されており、メサ部のすそ野に第２電極１７が配置されている。つまり、第２電極１７は、第１導電層１５ａのうち、光出射面１５ｓとは反対側の面に設けられており、第１電極１６および第２電極１７が画素チップ１２において光出射面１５ｓ側とは反対側の面に設けられている。
　画素チップ１２の各発光素子１５において、第２電極１７は、例えば、図６Ｃ～図６Ｅに示したように、互いに共有されている。さらに、画素チップ１２の各発光素子１５において、第１導電層１５ａは、例えば、図５Ｂに示したように、互いに共有されている。つまり、画素チップ１２において、各発光素子１５の第１導電層１５ａは、一体に形成されている。各発光素子１５は、第１導電層１５ａにおいて、第１電極１６と対向する部分から、第２電極１７と対向する部分に渡って電流パスＰを有している。画素１１Ｇの発光素子１５は、例えば、図５Ｂ、図６Ｃに示したように、第１導電層１５ａにおいて、第１電極１６Ｇと対向する部分から、第２電極１７と対向する部分に渡って電流パスＰｇｃを有している。画素１１Ｂの発光素子１５は、例えば、図５Ｂ、図６Ｄに示したように、第１導電層１５ａにおいて、第１電極１６Ｂと対向する部分から、第２電極１７と対向する部分に渡って電流パスＰｂｃを有している。画素１１Ｒの発光素子１５は、例えば、図５Ｂ、図６Ｅに示したように、第１導電層１５ａにおいて、第１電極１６Ｒと対向する部分から、第２電極１７と対向する部分に渡って電流パスＰｒｃを有している。つまり、画素チップ１２において、第１導電層１５ａは、第２電極１７と対向する部分から放射状に延在する３本の電流パスＰｇｃ，Ｐｂｃ，Ｐｒｃを有している。
　第１導電層１５ａには、互いに隣接する２つの電流パスＰｇｃ，Ｐｂｃの間の領域にトレンチ１５ｔが設けられている。第１導電層１５ａには、さらに、互いに隣接する２つの電流パスＰｂｃ，Ｐｒｃの間の領域にもトレンチ１５ｔが設けられている。トレンチ１５ｔは、例えば、第１導電層１５ａに対して、光出射面１５ｓ側とは反対側からエッチングすることにより形成されており、例えば、第１導電層１５ａを貫通して設けられている。トレンチ１５ｔが第１導電層１５ａを貫通して設けられている場合には、第１導電層１５ａにおいて、トレンチ１５ｔをまたいで電流は流れない。トレンチ１５ｔが第１導電層１５ａを貫通しない深さで設けられている場合には、第１導電層１５ａにおいて、トレンチ１５ｔの形成されている箇所の断面積は、他の箇所の断面積よりも小さくなっており、第１導電層１５ａにおいて、トレンチ１５ｔの形成されている箇所では、電流が流れ難くなっている。なお、トレンチ１５ｔは、例えば、第１導電層１５ａに対して、光出射面１５ｓ側からエッチングすることにより形成されていてもよい。
　画素１１Ｇの第１電極１６Ｇには、電極１８Ｇが接して設けられている。画素１１Ｂの第１電極１６Ｂには、電極１８Ｂが接して設けられている。画素１１Ｒの第１電極１６Ｒには、電極１８Ｒが接して設けられている。各画素１１Ｇ，１１Ｂ，１１Ｒに共通で設けられた第２電極１７には、電極１８（１８Ｇ，１８Ｂ，１８Ｒ）の底面と同一面内に底面を有している電極１９が接して設けられている。各電極１８（１８Ｇ，１８Ｂ，１８Ｒ）および電極１９の各底面には、金属バンプ１２８が設けられている。画素チップ１２は、各金属バンプ１２８を介して配線基板１３と電気的に接続されている。なお、金属バンプ１２８の代わりに、半田ボールが設けられていてもよい。
　画素チップ１２は、さらに、例えば、図５Ｂ、図６Ａ、図６Ｂに示したように、第１導電層１５ａに形成された各トレンチ１５ｔ内に遮光部１５ｗを有している。遮光部１５ｗは、トレンチ１５ｔ内のうち、少なくとも光出射面１５ｓ側に設けられている。遮光部１５ｗは、例えば、トレンチ１５ｔ内の内壁に沿って設けられている。各発光素子１５の側面は、トレンチ１５ｔ内の内壁に相当している。遮光部１５ｗは、例えば、トレンチ１５ｔ内の内壁に沿うだけでなく、発光素子１５の底面のうち電極１８で覆われていない箇所にも沿って設けられていてもよい。このとき、遮光部１５ｗは、光漏れ防止の観点からは、発光層１５ｂから発せられた光（青色光）を吸収する材料によって構成されていてもよい。このような材料としては、例えば、炭素粒子などの光吸収材料を分散した樹脂（いわゆるブラックレジスト）が挙げられる。
　遮光部１５ｗは、光取り出し効率向上の観点からは、発光層１５ｂから発せられた光（青色光）を反射する反射ミラーとして機能してもよい。また、光取り出し効率向上の観点からは、各発光素子１５の側面が光出射面１５ｓ側から見たときにテーパー状となっており、かつ、遮光部１５ｗが、発光層１５ｂから発せられた光（青色光）を光出射面１５ｓ側に反射する反射ミラーとして機能してもよい。なお、遮光部１５ｗは、トレンチ１５ｔを埋め込むように設けられていてもよい。
　遮光部１５ｗが反射ミラーとして機能するためには、遮光部１５ｗは、例えば、絶縁膜１２１、金属膜１２２および絶縁膜１２３が発光素子１５の側面からこの順に積層された多層膜を含んで構成されていてもよい。絶縁膜１２１，１２３は、例えば、ＳｉＯ2またはＡｌ2Ｏ3などの誘電体で構成されている。金属膜１２２は、発光素子１５における光取り出し効率向上の観点からは、例えば、発光層１５ｂから発せられる光（青色光）に対して高反射率を有していてもよい。そのような特徴を有している材料としては、例えば、Ａｌ、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｔｉ、Ｗ、Ｐｄ、または、これらの中から少なくとも２つの材料によって構成された合金などが挙げられる。金属膜１２２は、例えば、Ａｌ、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｔｉ、Ｗ、Ｐｄ、または、これらの中から少なくとも２つの材料によって構成された多層膜であってもよい。
　なお、遮光部１５ｗは、低反射率・高光吸収の材料（例えば、炭素分散樹脂、低反射金属化合物、金属酸化物または色分散樹脂など）で構成されていてもよい。
（色変換部１２５Ｇ，１２５Ｒ）
　色変換部１２５Ｇ，１２５Ｒは、例えば、発光素子１５から出射される励起光（青色光）を吸収して波長変換する。色変換部１２５Ｇ，１２５Ｒは、例えば、複数の量子ドット蛍光体を樹脂バインダで固めたブロックで構成されている。色変換部１２５Ｇ，１２５Ｒは、例えば、さらに、発光素子１５から出射される励起光（青色光）を散乱する光散乱体を含んで構成されていてもよい。光散乱体は、例えば、色変換部１２５Ｇ，１２５Ｒに含まれる樹脂の屈折率とは異なる屈折率の材料によって構成されている。
　量子ドット蛍光体は、発光素子１５から出射される励起光（青色光）を吸収して蛍光を発する。色変換部１２５Ｇに含まれる量子ドット蛍光体は、例えば、５００ｎｍ以上５５０ｎｍ以下の緑色波長の蛍光を発する粒子状の蛍光体である。色変換部１２５Ｒに含まれる量子ドット蛍光体は、例えば、６１０ｎｍ以上７８０ｎｍ以下の赤色波長の蛍光を発する粒子状の蛍光体である。量子ドット蛍光体は、例えば、ＣｄＳ，ＣｄＳｅ，ＺｎＳ，ＺｎＳｅ，ＩｎＡｇＳおよびＣｓＰｂＣｌxＢｒ3-xの中から選択される１または複数の種類の材料を含む固溶体もしくは多層構造物によって構成されている。量子ドット蛍光体は、例えば、酸化物、フッ化物もしくは窒化物の蛍光体粒子を分散、固化させたものであってもよいし、有機蛍光体であってもよい。
　量子ドット蛍光体の充填には、例えば、量子ドット蛍光体と混合される樹脂の粘度に応じて、これを吐出または塗布するインクジェット式またはニードル式ディスペンサを用いる。これは無版式の印刷方式に分類され、上記方式では、障壁の中にのみ選択的に量子ドット蛍光体を充填することが可能であるため量子ドット蛍光体の利用効率を高めることが可能である。有版式の印刷方式であるスクリーン印刷やグラビア印刷技術を用いて定められた場所に、量子ドット蛍光体を含む樹脂を塗布するようにしてもよい。この他、スピンコータ等のように、基材全体に、量子ドット蛍光体を含む樹脂を塗布してもよい。
　量子ドット蛍光体と混合される樹脂は、量子ドット蛍光体を均質に分散させるためのものであり、例えば、発光素子１５から出射される光（青色光）に対して光透過性を有している材料によって構成されている。量子ドット蛍光体と混合される樹脂は、例えば、アクリル系、エポキシ系またはシリコーン系の樹脂材料によって構成されている。
（光透過部１２５Ｃ）
　光透過部１２５Ｃは、例えば、発光素子１５から出射される光（青色光）に対して光透過性を有している材料によって構成されている。光透過部１２５Ｃは、例えば、アクリル系、エポキシ系またはシリコーン系の樹脂材料によって構成されている。
　画素チップ１２は、さらに、例えば、図６Ｂ～図６Ｅに示したように、第１導電層１５ａの上面のうち、第２電極１７と対向する部分の上に、画素１１Ｂに設けられた光透過部１２５Ｃとは別に、光透過部１２５Ｃ（以下では、画素１１Ｂに設けられた光透過部１２５Ｃと区別する際には、「光透過部１２５Ｃａ」と称する。）を有している。画素チップ１２は、さらに、例えば、図６Ｂ～図６Ｅに示したように、光透過部１２５Ｃａの、第１導電層１５ａ側とは反対側の表面を覆う遮光層１２９を有している。遮光層１２９は、光透過部１２５Ｃａを介して光が外部に漏れるのを防ぐ。遮光層１２９は、例えば、低反射率・高光吸収の材料（例えば、炭素分散樹脂、低反射金属化合物、金属酸化物または色分散樹脂など）で構成されている。
　画素チップ１２は、さらに、例えば、図５Ａ、図６Ａ～図６Ｅに示したように、色変換部１２５Ｇ、色変換部１２５Ｒ、光透過部１２５Ｃおよび光透過部１２５Ｃａを互いに区画する遮光部１２６を有している。遮光部１２６は、例えば、可視光に対して高反射率を有している材料を含んで構成されている。そのような特徴を有している材料としては、例えば、Ａｌ、Ａｇ、Ｃｕ、Ｎｉ、Ｃｒ、Ｗ、Ｔｉ、または、これらの中から少なくとも２つの材料によって構成された合金などが挙げられる。遮光部１２６は、例えば、可視光を吸収する材料を含んで構成されていてもよい。このような特徴を有している材料としては、例えば、炭素粒子などの光吸収材料を分散した樹脂（いわゆるブラックレジスト）が挙げられる。遮光部１２６は、例えば、有機樹脂、誘電体（ＳｉＯ2、Ａｌ2Ｏ3など）または半導体（Ｓｉなど）などで形成した隔壁と、この隔壁の側面に形成された、可視光に対して高反射率を有している材料によって形成された反射層１２６ａとによって構成されていてもよい。
　画素チップ１２は、さらに、例えば、図６Ａ～図６Ｅに示したように、必要に応じて、保護層１２７を有していてもよい。保護層１２７は、色変換部１２５Ｇ、色変換部１２５Ｒ、光透過部１２５Ｃおよび遮光層１２９の表面保護や、色変換部１２５Ｇおよび色変換部１２５Ｒを酸素や水分から封止する役割を持つ。保護層１２７は、色変換部１２５Ｇ、色変換部１２５Ｒ、光透過部１２５Ｃおよび遮光層１２９の上面に接して設けられている。保護層１２７は、例えば、例えば、ＳｉＮ、Ａｌ2Ｏ3、ＡｌＮ、ＺｒＯ2、Ｔａ2Ｏ3、ＴｉＯ2、ＺｎＯなどによって構成されている。
　画素チップ１２において、各画素１１Ｇ，１１Ｂ，１１Ｒに１つずつ含まれる３つの第１電極１６（１６Ｇ，１６Ｂ，１６Ｒ）と、各画素１１Ｇ，１１Ｂ，１１Ｒで共有される第２電極１７とは、例えば、２×２の行列で配置されている。このとき、３つの第１電極１６（１６Ｇ，１６Ｂ，１６Ｒ）と、第２電極１７とは、例えば、互いに同じサイズとなっている。
［製造方法］
　次に、実装基板１１０Ａの製造方法について説明する。図７Ａ～図７Ｙは、実装基板１１０Ａの製造過程の一例を表したものである。
　まず、半導体基板１４１上に、化合物半導体を、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition ：有機金属気相成長）法などのエピタキシャル結晶成長法により一括に形成する。ＭＯＣＶＤ法などのエピタキシャル結晶成長法を行う際、ガリウムの原料ガスとしては、例えば、トリメチルガリウム（（ＣＨ3）3Ｇａ）、インジウムの原料ガスとしては、例えばトリメチルインジウム（（ＣＨ3）3Ｉｎ）、アルミニウムの原料としてはトリメチルアルミニウム（（ＣＨ3）3Ａｌ）、窒素の原料ガスとしては、アンモニア（ＮＨ3）を用いる。また、ケイ素の原料ガスとしては、例えばモノシラン（ＳｉＨ4）を用い、マグネシウムの原料ガスとしては、例えばビス＝シクロペンタジエニルマグネシウム（（Ｃ5Ｈ5）2Ｍｇ）を用いる。
　まず、半導体基板１４１の表面上に、例えばＭＯＣＶＤ法などのエピタキシャル結晶成長法により、第１導電層１５ａ、発光層１５ｂおよび第２導電層１５ｃをこの順に形成する（図７Ａ）。このようにして、発光素子基板１４０を形成する。
　次に、例えば、所定のパターンのレジスト層（図示せず）を形成したのち、このレジスト層をマスクとして、第２導電層１５ｃ、発光層１５ｂ、および第１導電層１５ａの一部を選択的にエッチングする。これにより、例えば、図７Ｂに示したように、複数の柱状のメサ部が形成される。このとき、各メサ部が発光素子１５として機能することになる。このときの平面構成は、例えば、図７Ｃのようになる。なお、図７ＣのＸ－Ｘ線での断面構成例が、図７Ｂに示した断面図に対応している。発光素子基板１４０に形成された複数のメサ部（発光素子１５）は、３つのメサ部（発光素子１５）ごとに、２×２の行列内の３箇所に配置されている。２×２の行列内の３箇所に配置された３つのメサ部（発光素子１５）は、例えば、平面視で略正方形状となっており、２×２の行列内の中央部分に対応する箇所に切り欠きが設けられた形状となっている。
　次に、各メサ部（発光素子１５）の頂部（第２導電層１５ｃの上面）に接する第１電極１６と、各メサ部（発光素子１５）のすそ野（第１導電層１５ａの上面）に接する第２電極１７とを形成する（図７Ｄ）。続いて、例えば、所定のパターンのレジスト層（図示せず）を形成したのち、このレジスト層をマスクとして、第１導電層１５ａのうち、行方向に互いに隣接する２つのメサ部（発光素子１５）の間隙部分（以下、「第１間隙部分」と称する。）と、列方向に互いに隣接する２つのメサ部（発光素子１５）の間隙部分（以下、「第２間隙部分」と称する。）と、２×２の行列内の（１，１）に設けられたメサ部（発光素子１５）の切り欠きに沿った部分と、２×２の行列内の（２，２）に設けられたメサ部（発光素子１５）の切り欠きに沿った部分とを選択的にエッチングする。これにより、例えば、図７Ｄ、図７Ｅに示したように、第１導電層１５ａに、２つのトレンチ１５ｔが形成される。なお、図７Ｅは、図７Ｄの平面構成例である。図７Ｄは、図７ＥのＸ－Ｘ線での断面構成例である。このとき、各トレンチ１５ｔは、例えば、図７Ｄに示したように、第１導電層１５ａを貫通している。なお、このとき、各トレンチ１５ｔは、第１導電層１５ａを貫通しない程度の深さとなっていてもよい。
　次に、各トレンチ１５ｔの内壁を含む表面全体に、絶縁膜１２１、金属膜１２２および絶縁膜１２３をこの順に積層する（図７Ｆ、図７Ｇ）。なお、図７Ｇは、図７Ｆの平面構成例である。図７Ｆは、図７ＧのＸ－Ｘ線での断面構成例である。これにより、各トレンチ１５ｔ内に、遮光部１５ｗが形成される。このとき、２つのトレンチ１５ｔ（遮光部１５ｗ）の間には、所定の間隙が形成されており、この間隙が、電流パスＰｂｃの一部となる。
　次に、絶縁膜１２３を埋め込むレジスト層１５０を形成した後、レジスト層１５０の所定の箇所に開口を形成する。例えば、レジスト層１５０のうち、各メサ部（発光素子１５）の第１電極１６（１６Ｇ，１６Ｂ，１６Ｒ）と対向する箇所に開口１５０ａを形成するとともに、第２電極１７と対向する箇所に開口１５０ｂを形成する（図７Ｉ）。続いて、レジスト層１５０をマスクとして、絶縁膜１２１、金属膜１２２および絶縁膜１２３を選択的にエッチングする。これにより、絶縁膜１２１、金属膜１２２および絶縁膜１２３からなる多層膜に対して、開口１５０ａ’１５０ｂ’が形成される（図７Ｊ）。このとき、開口１５０ａ’の底面には、第１電極１６（１６Ｇ，１６Ｂ，１６Ｒ）が露出しており、開口１５０ｂ’の底面には、第２電極１７が露出している。
　次に、例えば、メッキ処理を行うことにより、開口１５０ａ’内に電極１８（１８Ｇ，１８Ｂ，１８Ｒ）を形成するとともに、開口１５０ｂ’内に電極１９を形成する（図７Ｋ）。その後、レジスト層１５０を除去する（図７Ｌ）。
　次に、例えば、発光素子基板１４０を、各メサ部（発光素子１５）を、金属バンプ１２８が形成された配線基板１３側に向けた状態で、配線基板１３に実装する（図７Ｍ）。これにより、発光素子基板１４０と配線基板１３とが複数の金属バンプ１２８を介して互いに貼り合わされる。続いて、発光素子基板１４０と配線基板１３との間隙に、ポリイミドなどの樹脂材料を埋め込むことにより、埋め込み層１２４を形成する（図７Ｎ）。その後、半導体基板１４１を、複数の発光素子１５を含む発光素子層１４２から剥離する（図７Ｏ）。これにより、各発光素子１５の光出射面１５ｓが露出する。
　次に、例えば、各発光素子１５の光出射面１５ｓを含む面上に遮光部１２６を形成する（図７Ｐ、図７Ｑ）。なお、図７Ｑは、図７Ｐの平面構成例である。図７Ｐは、図７ＱのＸ－Ｘ線での断面構成例である。遮光部１２６には、各発光素子１５と対向する箇所に、開口部１２６Ｇ，１２６Ｂ，１２６Ｒが形成されている。各開口部１２６Ｇ，１２６Ｂ，１２６Ｒの底面には、発光素子１５の光出射面１５ｓ（第１導電層１５ａ）が露出している。遮光部１２６には、さらに、第２電極１７（電極１９）と対向する箇所にも開口１２６Ｃが形成されている。開口１２６Ｃの底面には、発光素子１５の第１導電層１５ａが露出している。なお、必要に応じて、遮光部１２６の内壁（各開口１２６Ｇ，１２６Ｂ，１２６Ｒ，１２６Ｃの内壁）に接する反射層１２６ａを設けてもよい（図７Ｒ）。
　次に、例えば少なくとも複数の量子ドット蛍光体が分散された樹脂１２５Ｇ’を、各開口１２６Ｇ，１２６Ｂ，１２６Ｒ，１２６Ｃを含む表面全体に塗布する（図７Ｓ）。続いて、Ｇ電極１３Ｇ上の発光素子１５と対向する開口１２６Ｇだけに樹脂１２５Ｇ’を残す。これにより、開口１２６Ｇ内に色変換部１２５Ｇが形成される（図７Ｔ）。次に、例えば少なくとも複数の量子ドット蛍光体が分散された樹脂１２５Ｒ’を、各開口１２６Ｂ，１２６Ｒ，１２６Ｃを含む表面全体に塗布する（図７Ｕ）。続いて、Ｒ電極１３Ｒ上の発光素子１５と対向する開口１２６Ｒだけに樹脂１２５Ｒ’を残す。これにより、開口１２６Ｒ内に色変換部１２５Ｒが形成される（図７Ｖ）。
　次に、例えば量子ドット蛍光体を含まない樹脂１２５Ｃ’を、各開口１２６Ｒ，１２６Ｃを含む表面全体に塗布する（図７Ｗ）。続いて、電極１３Ｂ，１３Ｃ上の発光素子１５と対向する開口１２６Ｇ，１２６Ｃだけに樹脂１２５Ｃ’を残す。これにより、開口１２６Ｇ，１２６Ｃ内に光透過部１２５Ｃが形成される（図７Ｘ）。さらに、Ｃ電極１３Ｃと対向する箇所に設けた光透過部１２５Ｃの頂部を削って、窪みを作り、その窪みに遮光層１２９を形成する（図７Ｘ）。その後、表面全体を平坦化した後、その平坦な表面上に、保護層１２７を形成する（図７Ｙ）。このようにして、配線基板１３上に複数の画素チップ１２を形成する。最後に、配線基板１３のうち、各画素チップ１２の未形成の箇所に、ゲートドライバ２０およびデータドライバ３０を実装する。このようにして、実装基板１１０Ａが形成される。
[動作]
　次に、表示装置１００の動作について説明する。画素チップ１２内の各発光素子１５は、ゲートドライバ２０およびデータドライバ３０によって駆動されることにより、例えば、図８に示したように、所定の発光強度の青色光ＬBを出射する。画素チップ１２内の１つ目の発光素子１５から出射された青色光ＬBは、色変換部１２５Ｇで緑色光ＬGに変換され、変換後の光（緑色光ＬG）が、画素１１Ｇの光として外部に出射される。また、画素チップ１２内の２つ目の発光素子１５から出射された青色光ＬBは、光透過部１２５Ｃを透過して、画素１１Ｂの光として外部に出射される。画素チップ１２内の３つ目の発光素子１５から出射された青色光ＬBは、色変換部１２５Ｒで赤色光ＬRに変換され、変換後の光（赤色光ＬR）が、画素１１Ｒの光として外部に出射される。実装基板１１０Ａ上に配置された各画素チップ１２からは、発光色の互いに異なる３つの光（緑色光ＬG、青色光ＬB、赤色光ＬR）が所定の強度で出射される。実装基板１１０Ａ上に配置された各画素チップ１２から出射された、発光色の互いに異なる３つの光（緑色光ＬG、青色光ＬB、赤色光ＬR）によって、画像光が形成され、この画像光がユーザの網膜に入射することにより、ユーザは、表示パネル１１０に映像が表示されていると認識する。
［効果］
　次に、表示装置１００の効果について説明する。
　赤、緑、青の各色発光ダイオード（LED：Light Emitting Diode）を画素として、これを２次元マトリクス状に配置した表示装置（ＬＥＤディスプレイ）が実用化され広く用いられている。発光ダイオードはその発光色毎に、単結晶基板上にバンドギャップと導電型を制御した半導体多層膜を結晶成長し、電極形成などのプロセスを経て、ダイシング装置によって素子毎に分割・個片化されて作製される。従来では、その個片化された素子を配線基板または駆動回路基板上へ、チップマウンタなどの機械装置により実装することで、表示装置が製造されてきた。そのため、例えば画素の配列周期（画素ピッチ）が概ね１ｍｍ以下の高精細化が困難であった。
　これに対して近年、光パターニングとエッチングによる素子サイズ微細化と、粘着材などを用いた微細素子の多数個一括移載方法の開発とにより、画素の配列周期が１ｍｍ以下から数十μｍまでの高精細化が進められている。ただし、この種の方法でも、異なる発光色のＬＥＤを同一基板上へ再配列することで微細化に制限が生じる。例えば、軽量のヘッドマウントディスプレイとするには、表示サイズを２０ｍｍ×１５ｍｍ程度以下にすることが望ましく、６４０×４８０程度以上の画素数とするには、画素の配列周期を３０μｍ程度以下とすることが必要とされる。この周期の中に３色のＬＥＤを配列実装させるには、非常に高精度の実装装置を用いて、アライメントの上、実装する必要がある。そのため、モノリシックに形成される従来型（液晶または有機ＥＬ）の表示装置よりも大幅に製造コストが高くなる。
　一方、さらに高精細化に有効な方法として、ＬＥＤアレイを単色のＬＥＤで構成し、ＬＥＤアレイの上に、互いに異なる蛍光色を発する波長変換体を交互に配置することで、マルチカラーの表示装置を作製することが考えられる。このとき、例えば、１つの画素を３つのＬＥＤで構成し、ＬＥＤごとにカソード電極およびアノード電極を設けた場合には、画素ごとに、６個の電極と駆動回路基板とを接続することが必要となる。また、例えば、１つの画素を３つのＬＥＤで構成し、１つの画素内の各ＬＥＤのカソード側の導電層を共通化するとともに、カソード電極を共通化した場合には、画素ごとに、４個の電極と駆動回路基板とを接続すればよくなる。このようにした場合には、画素の精細度が高めやすい。
　しかし、上記のようにして導電層を一体化した場合には、１つのＬＥＤから発せられた光が、一体化された導電層内を伝播して、他のＬＥＤに対応して設けられた波長変換体に入射する光クロストークが生じやすい。このような光クロストークが生じた場合、色再現性が低下してしまう。
　一方、本実施の形態では、第１導電層１５ａには、互いに隣接する２つの電流パスＰｇｃ，Ｐｂｃの間の領域にトレンチ１５ｔが設けられており、互いに隣接する２つの電流パスＰｂｃ，Ｐｒｃの間の領域にもトレンチ１５ｔが設けられている。そして、これらのトレンチ１５ｔ内に遮光部１５ｗが設けられている。これにより、各発光素子１５において、電流パスを確保しつつ、発光層１５ｂから発せられた光が遮光部１５ｗによって、隣の発光素子１５の第１導電層１５ａに漏れるのを低減することができる。その結果、光クロストークを抑制することができる。
　本実施の形態では、各発光素子１５において第２電極１７が共通化されており、画素チップ１２において、第２電極１７が１つだけ設けられている。これにより、各発光素子１５を別個に設け、発光素子１５ごとに第２電極１７を設けた場合と比べて、画素チップ１２あたりの電極数を減らすことができる。その結果、画素チップ１２のサイズを小さくすることができ、また、実装時の接合ミスなどの欠陥の発生を抑えることができる。
　本実施の形態では、各トレンチ１５ｔは第１導電層１５ａを貫通して設けられており、遮光部１５ｗは、各トレンチ１５ｔ内のうち、少なくとも光出射面１５ｓ側に設けられている。これにより、発光層１５ｂから発せられた光が遮光部１５ｗによって、隣の発光素子１５の第１導電層１５ａに漏れるのを低減することができる。その結果、光クロストークを抑制することができる。
　本実施の形態において、遮光部１５ｗが、各トレンチ１５ｔ内の内壁に沿って設けられており、発光層１５ｂから発せられた光を反射する反射ミラーとして機能する場合には、発光層１５ｂから発せられた光が遮光部１５ｗによって反射され、隣の発光素子１５の第１導電層１５ａに漏れるのを低減することができる。その結果、光クロストークを抑制することができる。
　本実施の形態では、各画素チップ１２において、色変換部１２５Ｇ，１２５Ｒが設けられており、色変換部１２５Ｇに対応して設けられた発光素子１５から出射された青色光に対して色変換部１２５Ｇが色変換を行い、色変換部１２５Ｒに対応して設けられた発光素子１５から出射された青色光に対して、色変換部１２５Ｒが色変換を行う。これにより、同一色の光を発する複数の発光素子１５を共通の半導体層内に作り込むことができるので、各発光素子を別個に形成した場合と比べて、画素チップ１２のサイズを小さくすることができる。そして、各発光素子１５から発せられた光は、共通の半導体層（第１導電層１５ａ）内に形成したトレンチ１５ｔ内に形成した遮光部１５ｗによって、隣の発光素子１５の第１導電層１５ａに漏れるのを低減することができる。従って、画素チップ１２のサイズを小さくしつつ、光クロストークを抑制することができる。
　本実施の形態において、色変換部１２５Ｇ，１２５Ｒが、複数の量子ドット蛍光体および光散乱体を含むブロックで構成されている場合には、色変換部１２５Ｇ，１２５Ｒに入射した光（青色光）が光散乱体によって散乱されるので、青色の散乱光を蛍光体に効率良く吸収させることができる。これにより、色変換部１２５Ｇ，１２５Ｒにおける変換効率が光散乱体を設けなかった場合と比べて高くなるので、色変換部１２５Ｇ，１２５Ｒに入射させる光（青色光）の強度を、光散乱体を設けなかった場合と比べて低くすることが可能となる。このようにした場合には、隣の発光素子１５の第１導電層１５ａに漏れる光の量を少なくすることができる。従って、光クロストークを抑制することができる。
　本実施の形態において、色変換部１２５Ｇ，１２５Ｒが、複数の量子ドット蛍光体を樹脂バインダで固めたブロックで構成されており、光散乱体を含んでいない場合であっても、発光層１５ｂから発せられた光は遮光部１５ｗによって遮られ、隣の発光素子１５の第１導電層１５ａに漏れるのを低減することができる。その結果、光クロストークを抑制することができる。
　本実施の形態では、第２電極１７が第１導電層１５ａのうち光出射面１５ｓとは反対側の面に設けられている。これにより、例えば、図７Ｍに示したように、発光素子層１４２を配線基板１３に貼り合わせるだけで、発光素子層１４２に含まれる各発光素子１５と配線基板１３との電気的な接続を行うことができる。従って、画素の精細度を高めた場合であっても、実装時の接合ミスなどの欠陥の発生を抑えることができる。
＜２．変形例＞
　次に、上記実施の形態に係る表示装置１００の変形例について説明する。
[変形例Ａ]
　図９は、上記実施の形態に係る表示装置１００における実装基板１１０Ａの平面レイアウトの一例を表したものである。実装基板１１０Ａには、行列状に配置された複数の画素チップ１２が実装されている。画素チップ１２は、例えば１μｍ以上１００μｍ以下のサイズとなっており、いわゆるマイクロＬＥＤと呼ばれる。なお、画素チップ１２が、例えば１００μｍよりも大きく２００μｍ以下のサイズの、いわゆるミニＬＥＤであってもよい。画素チップ１２には、１つの画素１１が設けられている。
　画素１１は、例えば、発光色の互いに異なる３つの画素１１Ｇ，１１Ｂ，１１Ｒを含んでいる。つまり、画素チップ１２は、例えば、発光色の互いに異なる３つの画素１１Ｇ，１１Ｂ，１１Ｒを含んでいる。画素チップ１２において、３つの画素１１Ｇ，１１Ｂ，１１Ｒは、例えば、列方向に一列に並んで配置されている。
　実装基板１１０Ａにおいて、３つの電極（Ｇ電極１３Ｇ，Ｂ電極１３Ｂ，Ｒ電極１３Ｒ）は、例えば、列方向に一列に並んで配置されており、Ｃ電極１３Ｃは、例えば、列方向に一列に並んで配置された３つの電極（Ｇ電極１３Ｇ，Ｂ電極１３Ｂ，Ｒ電極１３Ｒ）に対して列方向に隣接して配置されている。
　図１０Ａ～図１０Ｄは、本変形例に係る画素チップ１２の水平断面構成例を表したものである。図１１Ａ～図１１Ｅは、画素チップ１２の垂直断面構成例を表したものである。水平断面とは、光出射面１５ｓと平行な断面を指しており、垂直断面とは、光出射面１５ｓと直交する断面を指している。図１０Ａには、図１１Ａ～図１１ＥのＦ－Ｆ線での断面構成例が示されている。図１０Ｂには、図１１Ａ～図１１ＥのＧ－Ｇ線での断面構成例が示されている。図１０Ｃには、図１１Ａ～図１１ＥのＨ－Ｈ線での断面構成例が示されている。図１０Ｄには、図１１Ａ～図１１ＥのＩ－Ｉ線での断面構成例が示されている。図１１Ａには、図１０Ａ～図１０ＤのＡ－Ａ線での断面構成例が示されている。図１１Ｂには、図１０Ａ～図１０ＤのＢ－Ｂ線での断面構成例が示されている。図１１Ｃには、図１０Ａ～図１０ＤのＣ－Ｃ線での断面構成例が示されている。図１１Ｄには、図１０Ａ～図１０ＤのＤ－Ｄ線での断面構成例が示されている。図１１Ｅには、図１０Ａ～図１０ＤのＥ－Ｅ線での断面構成例が示されている。
　画素チップ１２は、上述したように、３つの画素１１Ｇ，１１Ｂ，１１Ｒを有している。画素チップ１２において、各画素１１Ｇ，１１Ｂ，１１Ｒは、画素に依らず同一色の光（青色光）を発する発光素子１５を有しており、発光素子１５の光出射面１５ｓ上に画素ごとに互いに異なる色変換機能を有している光学部材を有している。つまり、画素チップ１２において、各画素１１Ｇ，１１Ｂ，１１Ｒは、上記光学部材を用いて、発光色の互いに異なる光を発するように構成されている。
　画素１１Ｇは、例えば、図１１Ａ、図１１Ｃに示したように、発光素子１５と、発光素子１５の光出射面１５ｓに設けられた色変換部１２５Ｇとを有している。色変換部１２５Ｇが上記の光学部材に相当する。色変換部１２５Ｇは、色変換部１２５Ｇの直下に設けられた発光素子１５に対応して設けられている。発光素子１５は、光出射面１５ｓを介して色変換部１２５Ｇに光（青色光）を出射する。色変換部１２５Ｇは、対応する発光素子１５から発せられた青色光に対して色変換（波長変換）を行う。色変換部１２５Ｇは、入射してきた青色光を緑色光に変換し、色変換により得られた緑色光を、発光素子１５側とは反対側に出射する。画素１１Ｇは、ゲートドライバ２０およびデータドライバ３０によって画素回路１４が駆動されることにより、所望の発光強度の緑色光を出射する。
　画素１１Ｂは、例えば、図１１Ａ、図１１Ｄに示したように、発光素子１５と、発光素子１５の光出射面１５ｓに設けられた光透過部１２５Ｃとを有している。光透過部１２５Ｃが上記の光学部材に相当する。光透過部１２５Ｃは、光透過部１２５Ｃの直下に設けられた発光素子１５に対応して設けられている。発光素子１５は、光出射面１５ｓを介して光透過部１２５Ｃに光（青色光）を出射する。光透過部１２５Ｃは、対応する発光素子１５から発せられた青色光を透過する。光透過部１２５Ｃは、入射してきた青色光を透過して、発光素子１５側とは反対側に出射する。つまり、光透過部１２５Ｃでは、意図的な色変換が行われない。画素１１Ｂは、ゲートドライバ２０およびデータドライバ３０によって画素回路１４が駆動されることにより、所望の発光強度の青色光を出射する。
　画素１１Ｒは、例えば、図１１Ａ、図１１Ｅに示したように、発光素子１５と、発光素子１５の光出射面１５ｓに設けられた色変換部１２５Ｒとを有している。色変換部１２５Ｒが上記の光学部材に相当する。色変換部１２５Ｒは、色変換部１２５Ｒの直下に設けられた発光素子１５に対応して設けられている。発光素子１５は、光出射面１５ｓを介して色変換部１２５Ｒに光（青色光）を出射する。色変換部１２５Ｒは、対応する発光素子１５から発せられた青色光に対して色変換（波長変換）を行う。色変換部１２５Ｒは、入射してきた青色光を赤色光に変換し、色変換により得られた赤色光を、発光素子１５側とは反対側に出射する。画素１１Ｒは、ゲートドライバ２０およびデータドライバ３０によって画素回路１４が駆動されることにより、所望の発光強度の赤色光を出射する。
（発光素子１５）
　発光素子１５は、例えば、図１１Ａ、図１１Ｃ～図１１Ｅに示したように、光出射面１５ｓを有している第１導電層１５ａ、発光層１５ｂおよび第２導電層１５ｃをこの順に積層して構成された半導体層を有している。上記半導体層は、例えば、ＧａＮおよびＩｎＧａＮの単結晶多層膜で構成されている。第１導電層１５ａは、例えば、ｎ型の半導体で構成されている。発光層１５ｂは、例えば、ノンドープの半導体で構成されている。第２導電層１５ｃは、例えば、ｐ型の半導体で構成されている。
　発光素子１５は、さらに、例えば、図１１Ａ～図１１Ｅに示したように、第２導電層１５ｃに接する第１電極１６と、第１導電層１５ａに接する第２電極１７とを有している。第１電極１６は、第２導電層１５ｃとオーミック接触しており、例えば、ニッケル（Ｎｉ）と金（Ａｕ）との多層膜（Ｎｉ／Ａｕ）によって構成されている。第２電極１７は、第１導電層１５ａとオーミック接触しており、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）との多層膜（Ｔｉ／Ａｌ）や、クロム（Ｃｒ）と金（Ａｕ）との多層膜（Ｃｒ／Ａｕ）によって構成されている。
　上記半導体層において、例えば、図１１Ｃ～図１１Ｅに示したように、第１導電層１５ａの一部、発光層１５ｂおよび第２導電層１５ｃによって、配線基板１３側に突出したメサ部が形成されている。メサ部の頂部に第１電極１６が配置されており、メサ部のすそ野に第２電極１７が配置されている。つまり、第２電極１７は、第１導電層１５ａのうち、光出射面１５ｓとは反対側の面に設けられており、第１電極１６および第２電極１７が画素チップ１２において光出射面１５ｓ側とは反対側の面に設けられている。
　画素チップ１２の各発光素子１５において、第２電極１７は、例えば、図１１Ｃ～図１１Ｅに示したように、互いに共有されている。さらに、画素チップ１２の各発光素子１５において、第１導電層１５ａは、例えば、図１０Ｂに示したように、互いに共有されている。つまり、画素チップ１２において、各発光素子１５の第１導電層１５ａは、一体に形成されている。各発光素子１５は、第１導電層１５ａにおいて、第１電極１６と対向する部分から、第２電極１７と対向する部分に渡って電流パスＰを有している。画素１１Ｇの発光素子１５は、例えば、図１０Ｂ、図１１Ｃに示したように、第１導電層１５ａにおいて、第１電極１６Ｇと対向する部分から、第２電極１７と対向する部分に渡って電流パスＰｇｃを有している。画素１１Ｂの発光素子１５は、例えば、図１０Ｂ、図１１Ｄに示したように、第１導電層１５ａにおいて、第１電極１６Ｂと対向する部分から、第２電極１７と対向する部分に渡って電流パスＰｂｃを有している。画素１１Ｒの発光素子１５は、例えば、図１０Ｂ、図１１Ｅに示したように、第１導電層１５ａにおいて、第１電極１６Ｒと対向する部分から、第２電極１７と対向する部分に渡って電流パスＰｒｃを有している。つまり、画素チップ１２において、第１導電層１５ａは、互いに平行な３本の電流パスＰｇｃ，Ｐｂｃ，Ｐｒｃを有している。なお、第２電極１７は、画素チップ１２において行方向に延在しているため、各電流パスＰｇｃ，Ｐｂｃ，Ｐｒｃの端部は、互いに異なる部分に設けられているものの、第１導電層１５ａのうち第２電極１７と対向する部分内に設けられている。
　第１導電層１５ａには、例えば、図１０Ｂ、図１１Ａに示したように、互いに隣接する２つの電流パスＰｇｃ，Ｐｂｃの間の領域にトレンチ１５ｔが設けられている。第１導電層１５ａには、さらに、互いに隣接する２つの電流パスＰｂｃ，Ｐｒｃの間の領域にもトレンチ１５ｔが設けられている。画素チップ１２は、さらに、例えば、図１０Ｂ、図１１Ａに示したように、第１導電層１５ａに形成された各トレンチ１５ｔ内に遮光部１５ｗを有している。
　画素チップ１２は、さらに、例えば、図１１Ｂ～図１１Ｅに示したように、第１導電層１５ａの上面のうち、第２電極１７と対向する部分の上に、画素１１Ｂに設けられた光透過部１２５Ｃとは別に、光透過部１２５Ｃ（光透過部１２５Ｃａ）を有している。画素チップ１２は、さらに、例えば、図１１Ｂ～図１１Ｅに示したように、光透過部１２５Ｃａの、第１導電層１５ａ側とは反対側の表面を覆う遮光層１２９を有している。
　画素チップ１２は、さらに、例えば、図１０Ａ、図１１Ａ～図１１Ｅに示したように、色変換部１２５Ｇ、色変換部１２５Ｒ、光透過部１２５Ｃおよび光透過部１２５Ｃａを互いに区画する遮光部１２６を有している。画素チップ１２は、さらに、例えば、図１１Ａ～図１１Ｅに示したように、必要に応じて、保護層１２７を有していてもよい。
　画素チップ１２において、各画素１１Ｇ，１１Ｂ，１１Ｒに１つずつ含まれる３つの第１電極１６（１６Ｇ，１６Ｂ，１６Ｒ）は、例えば、列方向に一列に並んで配置されており、各画素１１Ｇ，１１Ｂ，１１Ｒで共有される第２電極１７とは、例えば、列方向に一列に並んで配置された３つの電極（Ｇ電極１３Ｇ，Ｂ電極１３Ｂ，Ｒ電極１３Ｒ）に対して列方向に隣接して配置されている。このとき、第２電極１７は、例えば、第１電極１６よりも列方向に長く延在しており、第１電極１６よりも大きなサイズとなっている。
［効果］
　次に、本変形例に係る表示装置１００の効果について説明する。
　本変形例では、上記実施の形態と同様に、各発光素子１５において第２電極１７が共通化されており、画素チップ１２において、第２電極１７が１つだけ設けられている。これにより、各発光素子１５を別個に設け、発光素子１５ごとに第２電極１７を設けた場合と比べて、画素チップ１２あたりの電極数を減らすことができる。さらに、本変形例では、画素チップ１２において、３つの画素１１Ｇ，１１Ｂ，１１Ｒが列方向に一列に並んで配置されており、３つの電極（Ｇ電極１３Ｇ，Ｂ電極１３Ｂ，Ｒ電極１３Ｒ）に対して列方向に隣接して配置されている。これにより、第２電極１７のサイズを大きくすることができるので、画素チップ１２あたりの電極数の削減との相乗効果で、実装時の接合ミスなどの欠陥の発生をより一層、抑えることができる。
［変形例Ｂ］
　上記実施の形態およびその変形例において、例えば、図１２、図１３に示したように、互いに隣接する２つの電流パスＰｇｃ，Ｐｂｃの間の領域に、複数のトレンチ１５ｔが設けられるとともに、互いに隣接する２つの電流パスＰｂｃ，Ｐｒｃの間の領域に、複数のトレンチ１５ｔが設けられていてもよい。このとき、互いに隣接する２つの電流パスＰｇｃ，Ｐｂｃの間の領域において、複数のトレンチ１５ｔは、互いに隣接する２つの電流パスＰｇｃ，Ｐｂｃ同士を直線で結ぶ線を遮るような態様で、配置されている。さらに、互いに隣接する２つの電流パスＰｂｃ，Ｐｒｃの間の領域において、複数のトレンチ１５ｔは、互いに隣接する２つの電流パスＰｂｃ，Ｐｒｃ同士を直線で結ぶ線を遮るような態様で、配置されている。
　このようにした場合には、互いに隣接する２つの電流パスＰｇｃ，Ｐｂｃの間の領域において、複数のトレンチ１５ｔの間に間隙ｇ１が生じるため、間隙ｇ１を介して、互いに隣接する２つの電流パスＰｇｃ，Ｐｂｃの間を電流が流れ得る。しかし、複数のトレンチ１５ｔによって、画素１１Ｇで発生した光（青色光）が隣接する画素１１Ｂに漏れたり、画素１１Ｂで発生した光（青色光）が隣接する画素１１Ｇに漏れたりするのを抑制することができる。同様に、互いに隣接する２つの電流パスＰｂｃ，Ｐｒｃの間の領域において、複数のトレンチ１５ｔの間に間隙ｇ２が生じるため、間隙ｇ２を介して、互いに隣接する２つの電流パスＰｂｃ，Ｐｒｃの間を電流が流れ得る。しかし、複数のトレンチ１５ｔによって、画素１１Ｂで発生した光（青色光）が隣接する画素１１Ｒに漏れたり、画素１１Ｒで発生した光（青色光）が隣接する画素１１Ｂに漏れたりするのを抑制することができる。また、間隙ｇ１，ｇ２を設けて電流経路を拡大することで、電流経路にかかる電気抵抗を低減することが可能である。その結果、画素駆動時の消費電力低減が可能になる。
　なお、図１４、図１５に示したように、互いに隣接する２つの電流パスＰｇｃ，Ｐｂｃの間の領域において、複数のトレンチ１５ｔは、所定の間隙ｇ１を介して一列に並んで配置されていてもよい。さらに、互いに隣接する２つの電流パスＰｂｃ，Ｐｒｃの間の領域において、複数のトレンチ１５ｔは、所定の間隙ｇ２１を介して一列に並んで配置されていてもよい。このようにした場合には、間隙ｇ１，ｇ２を介した光漏れが若干生じ得るが、複数のトレンチ１５ｔが設けられていない場合と比べて、光漏れを抑制することができる。
［変形例Ｃ］
　上記実施の形態およびその変形例では、画素チップ１２は、Ｒ、Ｇ，Ｂの３色の発光色の光を出射する３つの画素（１１Ｒ，１１Ｇ，１１Ｂ）を有していた。しかし、上記実施の形態およびその変形例において、画素チップ１２は、Ｒ、Ｇ，Ｂとは異なる組み合わせの３色の発光色の光を出射する３つの画素を有していてもよい。また、上記実施の形態およびその変形例において、画素チップ１２は、発光色の互いに異なる２つの画素もしくは４つ以上の画素を有していてもよい。
　上記実施の形態およびその変形例において、画素チップ１２は、例えば、図１６に示したように、発光色の互いに異なる４つの画素１１Ｒ，１１Ｂ，１１Ｇ，１１Ｙを有していてもよい。また、上記実施の形態およびその変形例において、画素チップ１２は、例えば、図１７に示したように、発光色の互いに異なる２つの画素１１Ｂ，１１Ｙを有していてもよい。ここで、画素１１Ｙは、黄色光を出射する画素であり、発光素子１５から出射された青色光を黄色光に変換する色変換部１２５Ｙを有している。このとき、画素１１Ｙに含まれる発光素子１５の第１電極１６は、金属バンプ１２８を介して配線基板１３のＹ電極１３Ｙと電気的に接続されている。
　色変換部１２５Ｙは、例えば、発光素子１５から出射される励起光（青色光）を吸収して波長変換する。色変換部１２５Ｙは、例えば、複数の量子ドット蛍光体を樹脂バインダで固めたブロックで構成されている。色変換部１２５Ｙは、例えば、さらに、発光素子１５から出射される励起光（青色光）を散乱する光散乱体を含んで構成されていてもよい。量子ドット蛍光体は、発光素子１５から出射される励起光（青色光）を吸収して蛍光を発する。色変換部１２５Ｙに含まれる量子ドット蛍光体は、例えば、５７０ｎｍ以上５９０ｎｍ以下の黄色波長の蛍光を発する粒子状の蛍光体である。
　このように、色変換部１２５Ｙを有する画素１１Ｙが設けられた場合であっても、画素１１Ｙが、他の画素１１Ｒ，１１Ｂ，１１Ｇと第１導電層１５ａおよび第２電極１７を共有しており、画素１１Ｙと、画素１１Ｙに隣接する画素との間に、１または複数のトレンチ１５ｔ（遮光部１５ｗ）を有している。これにより、各発光素子１５において、電流パスＰを確保しつつ、発光層１５ｂから発せられた光が遮光部１５ｗによって、隣の発光素子１５の第１導電層１５ａに漏れるのを低減することができる。その結果、光クロストークを抑制することができる。
［変形例Ｄ］
　上記変形例Ｃにおいて、画素チップ１２は、例えば、図１８に示したように、発光色の互いに異なる４つの画素１１Ｒ，１１Ｂ，１１Ｇ，１１Ｗを有していてもよい。ここで、画素１１Ｗは、白色光を出射する画素であり、発光素子１５から出射された青色光を白色光に変換する色変換部１２５Ｗを有している。このとき、画素１１Ｗに含まれる発光素子１５の第１電極１６は、金属バンプ１２８を介して配線基板１３のＷ電極１３Ｗと電気的に接続されている。
　色変換部１２５Ｗは、例えば、上記変形例Ｃの色変換部１２５Ｙにおいて、励起光（青色光）を吸収して黄色波長の蛍光を発する量子ドット蛍光体の含有量を少なくしたブロックで構成されている。色変換部１２５Ｗは、例えば、色変換部１２５Ｗを透過する励起光（青色光）と、量子ドット蛍光体から発せられる黄色波長の蛍光とを混色させることにより、白色光を出射する。
　なお、色変換部１２５Ｗは、例えば、例えば、励起光（青色光）を吸収して赤色波長の蛍光を発する複数の量子ドット蛍光体と、励起光（青色光）を吸収して緑色波長の蛍光を発する複数の量子ドット蛍光体とを樹脂バインダで固めたブロックで構成されていてもよい。この場合、色変換部１２５Ｗは、例えば、色変換部１２５Ｗを透過する励起光（青色光）と、ブロックに含まれる複数の量子ドット蛍光体から発せられる赤色波長の蛍光および緑色波長の蛍光とを混色させることにより、白色光を出射する。
　このように、色変換部１２５Ｗを有する画素１１Ｗが設けられた場合であっても、画素１１Ｗが、他の画素１１Ｒ，１１Ｂ，１１Ｇと第１導電層１５ａおよび第２電極１７を共有しており、画素１１Ｗと、画素１１Ｗに隣接する画素との間に、１または複数のトレンチ１５ｔ（遮光部１５ｗ）を有している。これにより、各発光素子１５において、電流パスＰを確保しつつ、発光層１５ｂから発せられた光が遮光部１５ｗによって、隣の発光素子１５の第１導電層１５ａに漏れるのを低減することができる。その結果、光クロストークを抑制することができる。
［変形例Ｅ］
　上記実施の形態およびその変形例では、画素チップ１２に、青色光を出射する複数の発光素子１５を有していた。しかし、画素チップ１２は、例えば、図１９、図２０、図２１、図２２に示したように、発光波長が３６０ｎｍ以上４３０ｎｍ以下の紫外光を出射する複数の発光素子１６０を有していてもよい。発光素子１６０は、紫外光を出射する発光層１５ｂを有する点を除いて、発光素子１５と同様の構成となっている。
　本変形例では、画素１１Ｇは、例えば、図１９、図２０、図２２に示したように、色変換部１２５Ｇを有している。画素１１Ｂは、例えば、図１９～図２２に示したように、色変換部１２５Ｂを有している。画素１１Ｒは、例えば、図１９、図２０、図２２に示したように、色変換部１２５Ｒを有している。画素１１Ｙは、例えば、図２０、図２１に示したように、色変換部１２５Ｙを有している。画素１１Ｗは、例えば、図２２に示したように、色変換部１２５Ｗを有している。
　色変換部１２５Ｇ，１２５Ｒ，１２５Ｂ，１２５Ｗは、例えば、発光素子１６０から出射される励起光（紫外光）を吸収して波長変換する。色変換部１２５Ｇ，１２５Ｒ，１２５Ｂ，１２５Ｗは、例えば、さらに、発光素子１６０から出射される励起光（紫外光）を散乱する光散乱体を含んで構成されていてもよい。光散乱体は、例えば、色変換部１２５Ｇ，１２５Ｒ，１２５Ｂ，１２５Ｗに含まれる樹脂の屈折率とは異なる屈折率の材料によって構成されている。
　量子ドット蛍光体は、発光素子１６０から出射される励起光（紫外光）を吸収して蛍光を発する。色変換部１２５Ｇに含まれる量子ドット蛍光体は、例えば、５００ｎｍ以上５５０ｎｍ以下の緑色波長の蛍光を発する粒子状の蛍光体である。色変換部１２５Ｂに含まれる量子ドット蛍光体は、例えば、４３０ｎｍ以上５００ｎｍ以下の青色波長の蛍光を発する粒子状の蛍光体である。色変換部１２５Ｒに含まれる量子ドット蛍光体は、例えば、６１０ｎｍ以上７８０ｎｍ以下の赤色波長の蛍光を発する粒子状の蛍光体である。色変換部１２５Ｙに含まれる量子ドット蛍光体は、例えば、５７０ｎｍ以上５９０ｎｍ以下の黄色波長の蛍光を発する粒子状の蛍光体である。色変換部１２５Ｗに含まれる量子ドット蛍光体は、例えば、５７０ｎｍ以上５９０ｎｍ以下の黄色波長の蛍光を発する粒子状の蛍光体である。色変換部１２５Ｗに含まれる複数の量子ドット蛍光体は、例えば、６１０ｎｍ以上７８０ｎｍ以下の赤色波長の蛍光を発する粒子状の複数の蛍光体と、５００ｎｍ以上５５０ｎｍ以下の緑色波長の蛍光を発する粒子状の複数の蛍光体とを含んで構成されていてもよい。
　量子ドット蛍光体は、例えば、ＣｄＳ，ＣｄＳｅ，ＺｎＳ，ＺｎＳｅ，ＩｎＡｇＳおよびＣｓＰｂＣｌxＢｒ3-xの中から選択される１または複数の種類の材料を含む固溶体もしくは多層構造物によって構成されている。量子ドット蛍光体は、例えば、酸化物、フッ化物もしくは窒化物の蛍光体粒子を分散、固化させたものであってもよいし、有機蛍光体であってもよい。
　量子ドット蛍光体と混合される樹脂は、量子ドット蛍光体を均質に分散させるためのものであり、例えば、発光素子１６０から出射される光（紫外光）に対して光透過性を有する材料によって構成されている。量子ドット蛍光体と混合される樹脂は、例えば、アクリル系、エポキシ系またはシリコーン系の樹脂材料によって構成されている。
　画素チップ１２の各発光素子１６０において、第２電極１７は互いに共有されている。さらに、画素チップ１２の各発光素子１６０において、第１導電層１５ａは、互いに共有されている。つまり、画素チップ１２において、各発光素子１６０の第１導電層１５ａは、一体に形成されている。各発光素子１６０は、第１導電層１５ａにおいて、第１電極１６と対向する部分から、第２電極１７と対向する部分に渡って電流パスＰを有している。第１導電層１５ａには、互いに隣接する２つの電流パスＰの間の領域に１または複数のトレンチ１５ｔが設けられている。第１導電層１５ａに形成された各トレンチ１５ｔ内には、遮光部１５ｗが設けられている。
（動作）
　次に、本変形例に係る表示装置１００の動作について説明する。
（図１９の画素チップ１２を備えた表示装置１００）
　画素チップ１２内の各発光素子１６０は、ゲートドライバ２０およびデータドライバ３０によって駆動されることにより、例えば、図２３に示したように、所定の発光強度の紫外光ＬUVを出射する。画素チップ１２内の１つ目の発光素子１６０から出射された紫外光ＬUVは、色変換部１２５Ｇで緑色光ＬGに変換され、変換後の光（緑色光ＬG）が、画素１１Ｇの光として外部に出射される。また、画素チップ１２内の２つ目の発光素子１６０から出射された紫外光ＬUVは、色変換部１２５Ｂで青色光ＬBに変換され、変換後の光（青色光ＬB）が、画素１１Ｂの光として外部に出射される。画素チップ１２内の３つ目の発光素子１６０から出射された紫外光ＬUVは、色変換部１２５Ｒで赤色光ＬRに変換され、変換後の光（赤色光ＬR）が、画素１１Ｒの光として外部に出射される。実装基板１１０Ａ上に配置された各画素チップ１２からは、発光色の互いに異なる３つの光（緑色光ＬG、青色光ＬB、赤色光ＬR）が所定の強度で出射される。実装基板１１０Ａ上に配置された各画素チップ１２から出射された、発光色の互いに異なる３つの光（緑色光ＬG、青色光ＬB、赤色光ＬR）によって、画像光が形成され、この画像光がユーザの網膜に入射することにより、ユーザは、表示パネル１１０に映像が表示されていると認識する。
（図２０の画素チップ１２を備えた表示装置１００）
　画素チップ１２内の各発光素子１６０は、ゲートドライバ２０およびデータドライバ３０によって駆動されることにより、例えば、図２４に示したように、所定の発光強度の紫外光ＬUVを出射する。画素チップ１２内の１つ目の発光素子１６０から出射された紫外光ＬUVは、色変換部１２５Ｇで緑色光ＬGに変換され、変換後の光（緑色光ＬG）が、画素１１Ｇの光として外部に出射される。また、画素チップ１２内の２つ目の発光素子１６０から出射された紫外光ＬUVは、色変換部１２５Ｂで青色光ＬBに変換され、変換後の光（青色光ＬB）が、画素１１Ｂの光として外部に出射される。画素チップ１２内の３つ目の発光素子１６０から出射された紫外光ＬUVは、色変換部１２５Ｒで赤色光ＬRに変換され、変換後の光（赤色光ＬR）が、画素１１Ｒの光として外部に出射される。画素チップ１２内の４つ目の発光素子１６０から出射された紫外光ＬUVは、色変換部１２５Ｙで黄色光ＬYに変換され、変換後の光（黄色光ＬY）が、画素１１Ｙの光として外部に出射される。実装基板１１０Ａ上に配置された各画素チップ１２からは、発光色の互いに異なる４つの光（緑色光ＬG、青色光ＬB、赤色光ＬR、黄色光ＬY）が所定の強度で出射される。実装基板１１０Ａ上に配置された各画素チップ１２から出射された、発光色の互いに異なる４つの光（緑色光ＬG、青色光ＬB、赤色光ＬR、黄色光ＬY）によって、画像光が形成され、この画像光がユーザの網膜に入射することにより、ユーザは、表示パネル１１０に映像が表示されていると認識する。
（図２１の画素チップ１２を備えた表示装置１００）
　画素チップ１２内の各発光素子１６０は、ゲートドライバ２０およびデータドライバ３０によって駆動されることにより、例えば、図２５に示したように、所定の発光強度の紫外光ＬUVを出射する。画素チップ１２内の１つ目の発光素子１６０から出射された紫外光ＬUVは、色変換部１２５Ｂで青色光ＬBに変換され、変換後の光（青色光ＬB）が、画素１１Ｂの光として外部に出射される。画素チップ１２内の２つ目の発光素子１６０から出射された紫外光ＬUVは、色変換部１２５Ｙで黄色光ＬYに変換され、変換後の光（黄色光ＬY）が、画素１１Ｙの光として外部に出射される。実装基板１１０Ａ上に配置された各画素チップ１２からは、発光色の互いに異なる２つの光（青色光ＬB、黄色光ＬY）が所定の強度で出射される。実装基板１１０Ａ上に配置された各画素チップ１２から出射された、発光色の互いに異なる２つの光（青色光ＬB、黄色光ＬY）によって、画像光が形成され、この画像光がユーザの網膜に入射することにより、ユーザは、表示パネル１１０に映像が表示されていると認識する。
（図２２の画素チップ１２を備えた表示装置１００）
　画素チップ１２内の各発光素子１６０は、ゲートドライバ２０およびデータドライバ３０によって駆動されることにより、例えば、図２６に示したように、所定の発光強度の紫外光ＬUVを出射する。画素チップ１２内の１つ目の発光素子１６０から出射された紫外光ＬUVは、色変換部１２５Ｇで緑色光ＬGに変換され、変換後の光（緑色光ＬG）が、画素１１Ｇの光として外部に出射される。また、画素チップ１２内の２つ目の発光素子１６０から出射された紫外光ＬUVは、色変換部１２５Ｂで青色光ＬBに変換され、変換後の光（青色光ＬB）が、画素１１Ｂの光として外部に出射される。画素チップ１２内の３つ目の発光素子１６０から出射された紫外光ＬUVは、色変換部１２５Ｒで赤色光ＬRに変換され、変換後の光（赤色光ＬR）が、画素１１Ｒの光として外部に出射される。画素チップ１２内の４つ目の発光素子１６０から出射された紫外光ＬUVは、色変換部１２５Ｗで白色光ＬYに変換され、変換後の光（白色光ＬW）が、画素１１Ｗの光として外部に出射される。実装基板１１０Ａ上に配置された各画素チップ１２からは、発光色の互いに異なる４つの光（緑色光ＬG、青色光ＬB、赤色光ＬR、白色光ＬW）が所定の強度で出射される。実装基板１１０Ａ上に配置された各画素チップ１２から出射された、発光色の互いに異なる４つの光（緑色光ＬG、青色光ＬB、赤色光ＬR、白色光ＬW）によって、画像光が形成され、この画像光がユーザの網膜に入射することにより、ユーザは、表示パネル１１０に映像が表示されていると認識する。
　本変形例では、上記実施の形態およびその変形例と同様に、各発光素子１６０において、電流パスＰを確保しつつ、発光層１５ｂから発せられた光が遮光部１５ｗによって、隣の発光素子１５の第１導電層１５ａに漏れるのを低減することができる。その結果、光クロストークを抑制することができる。
［変形例Ｆ］
　上記実施の形態およびその変形例において、画素チップ１２は、例えば、図２７に示したように、画素ごとに設けられた光学素子１５および光学部材１２５ａの上方に、カラーフィルタ１７０を有していてもよい。光学部材１２５ａは、例えば、色変換部１２５Ｇ、色変換部１２５Ｒまたは色変換部１２５Ｙに相当する部材であり、必要に応じて、保護層１２７を有していてもよい。
　色変換部１２５Ｇに相当する部材の直上に設けられたカラーフィルタ１７０は、色変換部１２５Ｇに相当する部材から出射された光に含まれる緑色光を選択的に透過する部材である。色変換部１２５Ｒに相当する部材の直上に設けられたカラーフィルタ１７０は、色変換部１２５Ｒに相当する部材から出射された光に含まれる赤色光を選択的に透過する部材である。色変換部１２５Ｙに相当する部材の直上に設けられたカラーフィルタ１７０は、色変換部１２５Ｙに相当する部材から出射された光に含まれる黄色光を選択的に透過する部材である。つまり、カラーフィルタ１７０は、発光素子１６０から出射され、光学部材１２５ａから漏れてきた青色光成分を減衰させるフィルタである。
　本変形例では、光学部材１２５ａから漏れてきた青色光成分を減衰させるカラーフィルタ１７０が設けられている。これにより、色純度の高い画像光をユーザに提供することができる。
［変形例Ｇ］
　上記実施の形態およびその変形例において、画素チップ１２は、例えば、図２８に示したように、画素ごとに設けられた光学素子１６０および光学部材１２５ｂの上方に、カラーフィルタ１７０を有していてもよい。光学部材１２５ｂは、例えば、色変換部１２５Ｇ、色変換部１２５Ｂ、色変換部１２５Ｒ、色変換部１２５Ｙまたは色変換部１２５Ｗに相当する部材であり、必要に応じて、保護層１２７を有していてもよい。
　色変換部１２５Ｇに相当する部材の直上に設けられたカラーフィルタ１７０は、色変換部１２５Ｇに相当する部材から出射された光に含まれる緑色光を選択的に透過する部材である。色変換部１２５Ｂに相当する部材の直上に設けられたカラーフィルタ１７０は、色変換部１２５Ｂに相当する部材から出射された光に含まれる青色光を選択的に透過する部材である。色変換部１２５Ｒに相当する部材の直上に設けられたカラーフィルタ１７０は、色変換部１２５Ｒに相当する部材から出射された光に含まれる赤色光を選択的に透過する部材である。色変換部１２５Ｙに相当する部材の直上に設けられたカラーフィルタ１７０は、色変換部１２５Ｙに相当する部材から出射された光に含まれる黄色光を選択的に透過する部材である。色変換部１２５Ｗに相当する部材の直上に設けられたカラーフィルタ１７０は、色変換部１２５Ｗに相当する部材から出射された光に含まれる青色光、赤色光および緑色光を選択的に透過する部材である。つまり、カラーフィルタ１７０は、発光素子１６０から出射され、光学部材１２５ｂから漏れてきた紫外光成分を減衰させるフィルタである。
　本変形例では、光学部材１２５ｂから漏れてきた紫外光成分を減衰させるカラーフィルタ１７０が設けられている。これにより、ユーザの眼に対して悪影響を及ぼし得る紫外光成分の少ない画像光をユーザに提供することができる。
　なお、本変形例において、色変換部１２５Ｇ，１２５Ｒ，１２５Ｙに相当する部材の直上に設けられたカラーフィルタ１７０が、紫外光成分だけでなく、青色光成分も減衰させるフィルタであってもよい。この場合、ユーザの眼に対して悪影響を及ぼし得る紫外光成分が少なく、しかも色純度の高い画像光をユーザに提供することができる。
［変形例Ｈ］
　上記実施の形態およびその変形例において、少なくとも１つの発光素子１５に対して、発光素子１５から発せられた光を透過する光透過部１２５Ｃが設けられていてもよい。このようにした場合には、蛍光体を用いずに、発光素子１５から発せられた光の色成分の画素を画素チップ１２に設けることが可能となる。従って、蛍光体の変換効率などに依存しない所望の発光強度の画素を得ることができる。
　以上、実施の形態を挙げて本開示を説明したが、本開示は上記実施の形態に限定されるものではなく、種々変形が可能である。なお、本明細書中に記載された効果は、あくまで例示である。本開示の効果は、本明細書中に記載された効果に限定されるものではない。本開示が、本明細書中に記載された効果以外の効果を持っていてもよい。
　また、例えば、本開示は以下のような構成を取ることができる。
（１）
　各々が、光出射面を有している第１導電層、発光層および第２導電層をこの順に積層して構成された半導体層を有しているとともに、前記第２導電層に接する第１電極と、前記第１導電層に接する第２電極とを有し、前記発光層から前記光出射面を介して光を出射する複数の発光素子を備えた発光デバイスであって、
　各前記発光素子において、前記第１導電層および前記第２電極が互いに共有され、
　各前記発光素子は、前記第１導電層において、前記第１電極と対向する部分から、前記第２電極と対向する部分に渡って電流パスを有し、
　前記第１導電層には、互いに隣接する２つの電流パスの間の領域に１または複数のトレンチが設けられ、
　当該発光デバイスは、前記１または複数のトレンチ内に設けられた第１遮光部を更に備えた、
　発光デバイス。
（２）
　前記１または複数のトレンチは、前記第１導電層を貫通して設けられ、
　前記第１遮光部は、前記１または複数のトレンチ内のうち、少なくとも前記光出射面側に設けられている
　（１）に記載の発光デバイス。
（３）
　前記第１遮光部は、前記１または複数のトレンチ内の内壁に沿って設けられ、前記発光層から発せられた光を反射する反射ミラーとして機能する
　（１）または（２）に記載の発光デバイス。
（４）
　前記複数のトレンチは、所定の間隙を介して一列に並んで配置されている
　（１）ないし（３）のいずれか１つに記載の発光デバイス。
（５）
　前記複数のトレンチは、互いに隣接する２つの電流パス同士を直線で結ぶ線を遮るような態様で、配置されている
　（１）ないし（３）のいずれか１つに記載の発光デバイス。
（６）
　各前記発光素子は、青色光を出射する素子であり、
　当該発光デバイスは、
　前記複数の発光素子のうち、少なくとも１つの第１発光素子を除く１または複数の第２の発光素子に対して１つずつ設けられ、対応する前記第２の発光素子から出射された青色光に対して色変換を行う１または複数の色変換部と、
　少なくとも前記遮光部と対向する位置に設けられ、前記複数の色変換部を互いに区画する第２遮光部と
　を更に備えた
　（１）ないし（５）のいずれか１つに記載の発光デバイス。
（７）
　前記複数の色変換部は、前記青色光を緑色光に変換する第１変換部と、前記青色光を赤色に変換する第２変換部とを含む
　（６）に記載の発光デバイス。
（８）
　前記複数の色変換部は、前記青色光を黄色光もしくは白色光に変換する第３変換部を更に含む
　（７）に記載の発光デバイス。
（９）
　前記１つの色変換部は、前記青色光を黄色光に変換する
　（６）に記載の発光デバイス。
（１０）
　前記１または複数の色変換部から出射された光に含まれる青色光成分を減衰させるフィルタ部を更に備えた
　（６）ないし（９）のいずれか１つに記載の発光デバイス。
（１１）
　前記１または複数の色変換部は、蛍光体および光散乱体を含むブロックで構成される
　（６）ないし（１０）のいずれか１つに記載の発光デバイス。
（１２）
　前記１または複数の色変換部は、蛍光体をバインダで固めたブロックで構成される
　（６）ないし（１０）のいずれか１つに記載の発光デバイス。
（１３）
　各前記発光素子は、紫外光を出射する素子であり、
　当該発光デバイスは、
　前記複数の発光素子に対して１つずつ設けられ、対応する前記発光素子から出射された紫外光に対して色変換を行う複数の色変換部と、
　少なくとも前記遮光部と対向する位置に設けられ、前記複数の色変換部を互いに区画する第２遮光部と
　を更に備えた
　（１）ないし（５）のいずれか１つに記載の発光デバイス。
（１４）
　前記複数の色変換部は、前記紫外光を緑色光に変換する第１変換部と、前記紫外光を赤色に変換する第２変換部と、前記紫外光を青色光に変換する第３変換部とを含む
　（１３）に記載の発光デバイス。
（１５）
　前記複数の色変換部は、前記紫外光を黄色光もしくは白色光に変換する第４変換部を更に含む
　（１４）に記載の発光デバイス。
（１６）
　前記１つの色変換部は、前記紫外光を黄色光に変換する
　（１３）に記載の発光デバイス。
（１７）
　前記１または複数の色変換部から出射された光に含まれる紫外光成分を減衰させるフィルタ部を更に備えた
　（１３）ないし（１６）のいずれか１つに記載の発光デバイス。
（１８）
　前記複数の色変換部は、蛍光体および光散乱体を含むブロックで構成される
　（１３）ないし（１７）のいずれか１つに記載の発光デバイス。
（１９）
　前記複数の色変換部は、蛍光体をバインダで固めたブロックで構成される
　（１３）ないし（１７）のいずれか１つに記載の発光デバイス。
（２０）
　前記第２電極は、前記第１導電層のうち前記光出射面とは反対側の面に設けられている
　（１）ないし（１９）のいずれか１つに記載の発光デバイス。
（２１）
　各々が複数の発光素子を有している複数の画素を備え、
　各前記発光素子は、光出射面を有している第１導電層、発光層および第２導電層をこの順に積層して構成された半導体層を有しているとともに、前記第２導電層に接する第１電極と、前記第１導電層に接する第２電極とを有し、前記発光層から前記光出射面を介して光を出射し、
　各前記発光素子において、前記第１導電層および前記前記第２電極が互いに共有され、
　各前記発光素子は、前記第１導電層において、前記第１電極と対向する部分から、前記第２電極と対向する部分に渡って電流パスを有し、
　前記第１導電層には、互いに隣接する２つの電流パスの間の領域に１または複数のトレンチが設けられ、
　各前記画素は、前記１または複数のトレンチ内に設けられた第１遮光部を更に有している
　表示装置。
　本開示の一側面に係る発光デバイスおよび表示装置によれば、第１導電層に、互いに隣接する２つの電流パスの間の領域に１または複数のトレンチを設け、１または複数のトレンチ内に遮光部を設けるようにしたので、各発光素子において、電流パスを確保しつつ、発光層から発せられた光が遮光部によって、隣の発光素子の第１導電層に漏れるのを低減することができる。その結果、このような遮光部を設けていない場合と比べて、光クロストークを抑制することができる。なお、本開示の効果は、ここに記載された効果に必ずしも限定されず、本明細書中に記載されたいずれの効果であってもよい。
　本出願は、日本国特許庁において２０２０年６月２日に出願された日本特許出願番号第２０２０－０９６３４３を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (21)

  1. 　各々が、光出射面を有している第１導電層、発光層および第２導電層をこの順に積層して構成された半導体層を有しているとともに、前記第２導電層に接する第１電極と、前記第１導電層に接する第２電極とを有し、前記発光層から前記光出射面を介して光を出射する複数の発光素子を備えた発光デバイスであって、
    　各前記発光素子において、前記第１導電層および前記前記第２電極が互いに共有され、
    　各前記発光素子は、前記第１導電層において、前記第１電極と対向する部分から、前記第２電極と対向する部分に渡って電流パスを有し、
    　前記第１導電層には、互いに隣接する２つの電流パスの間の領域に１または複数のトレンチが設けられ、
    　当該発光デバイスは、前記１または複数のトレンチ内に設けられた第１遮光部を更に備えた、
    　発光デバイス。
  2. 　前記１または複数のトレンチは、前記第１導電層を貫通して設けられ、
    　前記第１遮光部は、前記１または複数のトレンチ内のうち、少なくとも前記光出射面側に設けられている
    　請求項１に記載の発光デバイス。
  3. 　前記第１遮光部は、前記１または複数のトレンチ内の内壁に沿って設けられ、前記発光層から発せられた光を反射する反射ミラーとして機能する
    　請求項２に記載の発光デバイス。
  4. 　前記複数のトレンチは、所定の間隙を介して一列に並んで配置されている
    　請求項１に記載の発光デバイス。
  5. 　前記複数のトレンチは、互いに隣接する２つの電流パス同士を直線で結ぶ線を遮るような態様で、配置されている
    　請求項１に記載の発光デバイス。
  6. 　各前記発光素子は、青色光を出射する素子であり、
    　当該発光デバイスは、
    　前記複数の発光素子のうち、少なくとも１つの第１発光素子を除く１または複数の第２の発光素子に対して１つずつ設けられ、対応する前記第２の発光素子から出射された青色光に対して色変換を行う１または複数の色変換部と、
    　少なくとも前記遮光部と対向する位置に設けられ、前記複数の色変換部を互いに区画する第２遮光部と
    　を更に備えた
    　請求項１に記載の発光デバイス。
  7. 　前記複数の色変換部は、前記青色光を緑色光に変換する第１変換部と、前記青色光を赤色に変換する第２変換部とを含む
    　請求項６に記載の発光デバイス。
  8. 　前記複数の色変換部は、前記青色光を黄色光もしくは白色光に変換する第３変換部を更に含む
    　請求項７に記載の発光デバイス。
  9. 　前記１つの色変換部は、前記青色光を黄色光に変換する
    　請求項６に記載の発光デバイス。
  10. 　前記１または複数の色変換部から出射された光に含まれる青色光成分を減衰させるフィルタ部を更に備えた
    　請求項６に記載の発光デバイス。
  11. 　前記１または複数の色変換部は、蛍光体および光散乱体を含むブロックで構成される
    　請求項６に記載の発光デバイス。
  12. 　前記１または複数の色変換部は、蛍光体をバインダで固めたブロックで構成される
    　請求項６に記載の発光デバイス。
  13. 　各前記発光素子は、紫外光を出射する素子であり、
    　当該発光デバイスは、
    　前記複数の発光素子に対して１つずつ設けられ、対応する前記発光素子から出射された紫外光に対して色変換を行う複数の色変換部と、
    　少なくとも前記遮光部と対向する位置に設けられ、前記複数の色変換部を互いに区画する第２遮光部と
    　を更に備えた
    　請求項１に記載の発光デバイス。
  14. 　前記複数の色変換部は、前記紫外光を緑色光に変換する第１変換部と、前記紫外光を赤色に変換する第２変換部と、前記紫外光を青色光に変換する第３変換部とを含む
    　請求項１３に記載の発光デバイス。
  15. 　前記複数の色変換部は、前記紫外光を黄色光もしくは白色光に変換する第４変換部を更に含む
    　請求項１４に記載の発光デバイス。
  16. 　前記１つの色変換部は、前記紫外光を黄色光に変換する
    　請求項１３に記載の発光デバイス。
  17. 　前記１または複数の色変換部から出射された光に含まれる紫外光成分を減衰させるフィルタ部を更に備えた
    　請求項１３に記載の発光デバイス。
  18. 　前記複数の色変換部は、蛍光体および光散乱体を含むブロックで構成される
    　請求項１３に記載の発光デバイス。
  19. 　前記複数の色変換部は、蛍光体をバインダで固めたブロックで構成される
    　請求項１３に記載の発光デバイス。
  20. 　前記第２電極は、前記第１導電層のうち前記光出射面とは反対側の面に設けられている
    　請求項１に記載の発光デバイス。
  21. 　各々が複数の発光素子を有している複数の画素を備え、
    　各前記発光素子は、光出射面を有している第１導電層、発光層および第２導電層をこの順に積層して構成された半導体層を有しているとともに、前記第２導電層に接する第１電極と、前記第１導電層に接する第２電極とを有し、前記発光層から前記光出射面を介して光を出射し、
    　各前記発光素子において、前記第１導電層および前記第２電極が互いに共有され、
    　各前記発光素子は、前記第１導電層において、前記第１電極と対向する部分から、前記第２電極と対向する部分に渡って電流パスを有し、
    　前記第１導電層には、互いに隣接する２つの電流パスの間の領域に１または複数のトレンチが設けられ、
    　各前記画素は、前記１または複数のトレンチ内に設けられた第１遮光部を更に有している
    　表示装置。
PCT/JP2021/015966 2020-06-02 2021-04-20 発光デバイスおよび表示装置 WO2021246068A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/927,212 US20230223503A1 (en) 2020-06-02 2021-04-20 Light emitting device and display apparatus
EP21818487.7A EP4160700A4 (en) 2020-06-02 2021-04-20 LIGHT EMITTING DEVICE AND DISPLAY DEVICE
JP2022528474A JPWO2021246068A1 (ja) 2020-06-02 2021-04-20

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020096343 2020-06-02
JP2020-096343 2020-06-02

Publications (1)

Publication Number Publication Date
WO2021246068A1 true WO2021246068A1 (ja) 2021-12-09

Family

ID=78830343

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/015966 WO2021246068A1 (ja) 2020-06-02 2021-04-20 発光デバイスおよび表示装置

Country Status (4)

Country Link
US (1) US20230223503A1 (ja)
EP (1) EP4160700A4 (ja)
JP (1) JPWO2021246068A1 (ja)
WO (1) WO2021246068A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140085946A (ko) * 2012-12-28 2014-07-08 서울바이오시스 주식회사 수직형 발광다이오드
JP2014192411A (ja) * 2013-03-28 2014-10-06 Toyohashi Univ Of Technology 半導体発光素子およびその製造方法
JP2015201473A (ja) * 2014-04-04 2015-11-12 スタンレー電気株式会社 半導体発光装置及びその製造方法
JP2016221316A (ja) 2010-09-08 2016-12-28 コヴィディエン リミテッド パートナーシップ 撮像アセンブリを有するカテーテル
US20180187839A1 (en) * 2016-12-30 2018-07-05 Lumileds Llc Addressable color changeable led structure
US20190131342A1 (en) * 2017-10-27 2019-05-02 Lextar Electronics Corporation Pixel structure
US20190189679A1 (en) * 2017-12-14 2019-06-20 Lg Display Co., Ltd. Light-emitting diode chip and micro display device
JP2020096343A (ja) 2018-12-12 2020-06-18 ソニー株式会社 送信装置、送信方法、受信装置、及び受信方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10964851B2 (en) * 2017-08-30 2021-03-30 SemiLEDs Optoelectronics Co., Ltd. Single light emitting diode (LED) structure
CN110444560A (zh) * 2019-08-16 2019-11-12 云谷（固安）科技有限公司 显示面板和显示面板的制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016221316A (ja) 2010-09-08 2016-12-28 コヴィディエン リミテッド パートナーシップ 撮像アセンブリを有するカテーテル
KR20140085946A (ko) * 2012-12-28 2014-07-08 서울바이오시스 주식회사 수직형 발광다이오드
JP2014192411A (ja) * 2013-03-28 2014-10-06 Toyohashi Univ Of Technology 半導体発光素子およびその製造方法
JP2015201473A (ja) * 2014-04-04 2015-11-12 スタンレー電気株式会社 半導体発光装置及びその製造方法
US20180187839A1 (en) * 2016-12-30 2018-07-05 Lumileds Llc Addressable color changeable led structure
US20190131342A1 (en) * 2017-10-27 2019-05-02 Lextar Electronics Corporation Pixel structure
US20190189679A1 (en) * 2017-12-14 2019-06-20 Lg Display Co., Ltd. Light-emitting diode chip and micro display device
JP2020096343A (ja) 2018-12-12 2020-06-18 ソニー株式会社 送信装置、送信方法、受信装置、及び受信方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4160700A4

Also Published As

Publication number Publication date
EP4160700A1 (en) 2023-04-05
EP4160700A4 (en) 2023-11-29
JPWO2021246068A1 (ja) 2021-12-09
US20230223503A1 (en) 2023-07-13

Similar Documents

Publication Publication Date Title
JP7282138B2 (ja) 表示装置
US11398464B2 (en) Micro light emitting element and image display device
KR20200088822A (ko) 발광 적층 구조체 및 이를 구비한 디스플레이 소자
US10978496B2 (en) Pixel array substrate and driving method thereof
US11075326B2 (en) Semiconductor light emitting device
CN110718621A (zh) 发光元件
CN111863856B (zh) 光源装置以及发光装置
US11239395B2 (en) Image display device
KR20190071152A (ko) 발광소자 패키지 및 이를 이용한 디스플레이 장치
US8872415B2 (en) Substrate, display panel, and display apparatus
CN114566581A (zh) 显示面板及显示面板制造方法
WO2021246068A1 (ja) 発光デバイスおよび表示装置
CN112863372A (zh) 一种显示面板、显示装置及显示面板的制备方法
CN215896431U (zh) 单元像素及显示器装置
CN215933632U (zh) 单元像素及显示装置
CN216250774U (zh) 单元像素及显示装置
EP4184595A1 (en) Light-emitting device and display device
CN216719979U (zh) 单元像素、子像素及显示装置
EP4304304A1 (en) Circuit board having multiple solder resist and display device having same
JP2023542538A (ja) 高効率発光素子、それを有するユニットピクセル、およびそれを有するディスプレイ装置
CN113871548A (zh) 显示面板及其制备方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21818487

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022528474

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2021818487

Country of ref document: EP

Effective date: 20230102