WO2021208606A1 - 阵列基板及显示面板 - Google Patents
阵列基板及显示面板 Download PDFInfo
- Publication number
- WO2021208606A1 WO2021208606A1 PCT/CN2021/077950 CN2021077950W WO2021208606A1 WO 2021208606 A1 WO2021208606 A1 WO 2021208606A1 CN 2021077950 W CN2021077950 W CN 2021077950W WO 2021208606 A1 WO2021208606 A1 WO 2021208606A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- area
- sub
- circuit
- array substrate
- line
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
一种阵列基板(100)及显示面板。阵列基板(100)包括:衬底,具有显示区(AA)和围绕显示区(AA)的非显示区(NA),非显示区(NA)包括沿第一方向(X)延伸的绑定区(BA)、沿第二方向(Y)延伸的第二子区(NA2)、连接于第一子区(NA1)与第二子区(NA2)之间且呈圆弧状延伸的第三子区(NA3),第一子区(NA1)包括绑定区(BA);多条信号线(12),延伸于显示区(AA);相互电连接的多个电路模块(20),位于衬底上,至少部分电路模块(20)位于显示区(AA)与绑定区(BA)之间,每个电路模块(20)与至少两条信号线(12)电连接,部分电路模块(20)沿第一方向(X)排布于第一子区(NA1),部分电路模块(20)呈圆周阵列排布于第三子区(NA3);多条扇出线(43),每条扇出线(43)与对应一个电路模块(20)电连接并延伸至绑定区(BA)。
Description
相关申请的交叉引用
本申请要求享有于2020年04月15日提交的名称为“阵列基板及显示面板”的中国专利申请第202010293405.4号的优先权,该申请的全部内容通过引用并入本文中。
本申请涉及显示技术领域,具体涉及一种阵列基板及显示面板。
平面显示面板因具有高画质、省电、机身薄及应用范围广等优点,而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品,成为显示面板中的主流。
平面显示面板通常包括阵列基板,阵列基板包括显示区和围绕显示区的非显示区,在非显示区设置有驱动显示面板的像素进行显示的电路结构。为满足电子产品窄边框的需求,需要合理设置位于非显示区的电路结构,以减小非显示区的面积。
发明内容
本申请提供一种阵列基板及显示面板,能够有效减小非显示区的面积,便于满足显示面板的窄边框需求。
一方面,本申请实施例提供一种阵列基板,包括:衬底,具有显示区和围绕显示区的非显示区,非显示区包括沿第一方向延伸的第一子区、沿第二方向延伸的第二子区、以及连接于第一子区与第二子区之间的第三子区,第一方向与第二方向交叉,第三子区呈圆弧状延伸,第一子区包括绑定区;多条信号线,延伸于显示区,每条信号线沿第二方向延伸;相互电连接的多个电路模块,位于衬底上,至少部分电路模块位于显示区与绑定 区之间,每个电路模块与至少两条信号线电连接,部分电路模块沿第一方向排布于第一子区,部分电路模块沿第三子区的圆弧状延伸方向呈圆周阵列排布于第三子区;多条扇出线,每条扇出线与对应一个电路模块电连接并延伸至绑定区。
另一方面,本申请实施例还提供一种显示面板,包括根据前述一方面任一实施方式的阵列基板。
根据本申请实施例的阵列基板以及显示面板,阵列基板包括衬底、多条信号线、相互电连接的多个电路模块以及多条扇出线,由于每个电路模块与至少两条信号线电连接,且每个电路模块通过一条扇出线电连接至绑定区,使得通过一条扇出线将至少两条信号线连接至绑定区,有效减小非显示区的布线数量,从而减小非显示区的面积。进一步的,由于部分电路模块沿第三子区的圆弧状延伸方向呈圆周阵列排布于第三子区,使得多个电路模块之间排布更加紧凑,同时使得呈圆周阵列排布的部分电路模块与圆弧状第三子区的形状更加匹配,有效减小第三子区的空间,相较于将电路模块沿直线排布或沿第三子区的边缘阶梯状排布于第三子区能够有效减小第三子区的面积,从而有效减小显示面板的边框面积。
通过阅读以下参照附图对非限制性实施例所作的详细描述,本申请的其它特征、目的和优点将会变得更明显,其中,相同或相似的附图标记表示相同或相似的特征,附图并未按照实际的比例绘制。
图1是本申请一个实施例提供的阵列基板的俯视图;
图2是图1提供的一种示例的阵列基板在Q1区域的放大图;
图3是图1提供的另一种示例的阵列基板在Q1区域的放大图;
图4是本申请一个实施例中多路解复用器的示例的等效电路示意图;
图5是图4中提供的等效电路图的时序图;
图6是本申请实施例中的检测电路的示例的等效电路示意图;
图7是对比例提供的阵列基板的俯视图;
图8是图7中Q2区域的放大图,示出了第三子区的部分尺寸;
图9是本申请实施例提供的阵列基板的第三子区的结构图,示出了第三子区的部分尺寸。
下面将详细描述本申请的各个方面的特征和示例性实施例。在下面的详细描述中,提出了许多具体细节,以便提供对本申请的全面理解。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请的更好的理解。在附图和下面的描述中,至少部分的公知结构和技术没有被示出,以便避免对本申请造成不必要的限制;并且,为了清晰,可能夸大了部分结构的尺寸。此外,下文中所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。
在诸如手机和平板电脑等电子设备上,用户对窄边框的要求越来越高。由于显示面板的下边框处设置有较多的电路结构,例如集成电路(IC)、多路解复用器等结构,为了进一步减小下边框的面积,通常会把设置在下边框处的电路结构的一部分,例如多路解复用器的一部分设置在下边框与侧边框的连接处。
显示面板的下边框与侧边框连接处为圆弧边框,为减小下边框的宽度,通常会把部分电路结构排布至圆弧边框处,如果不合理设置电路结构排布方式,将导致圆弧边框的面积较大。
为了解决上述问题,本申请实施例提供了一种阵列基板100及显示面板。下面结合图1至图9对本申请实施例的阵列基板100以及显示装置进行详细描述。
图1示出了本申请一个实施例提供的阵列基板的俯视图,图2示出了图1提供的一种示例的阵列基板在Q1区域的放大图,图3示出了图1提供的另一种示例的阵列基板在Q1区域的放大图。在图1至图3中,仅示意性地示出了部分信号线、电路模块以及扇出线之间的连接关系。
附图示出了根据本申请实施例提供一种阵列基板100的一种形式,但本申请实施例的阵列基板100可以各种形式呈现,以下将描述其中一些示例。
如图1所示,阵列基板100包括衬底、多条信号线12、相互电连接的多个电路模块20以及多条扇出线43。
衬底可以是硬性的,例如是玻璃衬底,也可以是柔性的,例如是聚酰亚胺(PolyimiDe,PI)衬底。衬底具有显示区AA和围绕显示区AA的非显示区NA,非显示区NA包括沿第一方向X延伸的第一子区NA1、沿第二方向Y延伸的第二子区NA2、以及连接于第一子区NA1与第二子区NA2之间的第三子区NA3,第一方向X与第二方向Y交叉,本实施例中第二方向Y与第一方向X垂直,第三子区NA3呈圆弧状延伸,第一子区NA1包括绑定区BA。其中,第三子区NA3圆弧状延伸的圆心位于第三子区NA3靠近显示区AA的一侧。
进一步的,非显示区NA还可以包括第四子区NA4,第四子区NA4沿第二方向Y位于第一子区NA1的相对侧。第二子区NA2的数量为两个,分别位于显示区AA沿第一方向X的两侧。
多条信号线12延伸于显示区AA,每条信号线12沿第二方向Y延伸。相互电连接的多个电路模块20位于衬底上,至少部分电路模块20位于显示区AA与绑定区BA之间,每个电路模块20与至少两条信号线12电连接,部分电路模块20沿第一方向X排布于第一子区NA1,部分电路模块20沿第三子区NA3的圆弧状延伸方向呈圆周阵列排布于第三子区NA3。每条扇出线43与对应一个电路模块20电连接并延伸至绑定区BA。其中,非显示区NA还可以包括扇出(fanout)区,扇出区位于绑定区BA和显示区AA之间,扇出线43延伸于扇出区。
可以理解的是,部分电路模块20沿第三子区NA3的圆弧状延伸方向呈圆周阵列排布于第三子区NA3是指:部分电路模块20中每个电路模块20相互旋转预定角度排列,使得部分电路模块20整体能够沿着第三子区NA3的圆弧状延伸方向阵列。
尽管图中未示出,在一些实施例中,阵列基板100包括阵列排布于显示区AA中的多个像素电路,每个像素电路用于驱动一个对应子像素显示。像素电路可以排列为多行及多列。多条信号线12包括数据线。每条数据线在显示区AA中沿像素电路排布的列方向延伸,多条数据线在显示区AA 中沿像素电路排布的行方向排列。本实施例中,以多条信号线12包括多条数据线为例进行说明。
在一些实施例中,绑定区BA位于显示区AA的沿第二方向Y的一侧,绑定区BA沿第一方向X延伸设置,在一些实施例中,第一方向X与前述像素电路排布的行方向平行,第二方向Y与前述像素电路排布的列方向平行。
根据本申请实施例的阵列基板100,每个电路模块20通过一条扇出线43电连接至绑定区BA,使得通过一条扇出线43将至少两条信号线12连接至绑定区BA,有效减小非显示区NA的布线数量,从而减小非显示区NA的面积。进一步的,由于部分电路模块20沿第三子区NA3的圆弧状延伸方向呈圆周阵列排布于第三子区NA3,使得多个电路模块20之间排布更加紧凑,同时使得呈圆周阵列排布的部分电路模块20与圆弧状延伸的第三子区NA3更加匹配,有效减小第三子区NA3的空间,从而有效减小第三子区NA3处的边框面积。
在一些实施例中,位于第一子区NA1的电路模块20与位于第三子区NA3的电路模块20紧邻设置。通过上述设置,一方面使得位于第一子区NA1的电路模块20位于第三子区NA3的电路模块20之间的各个电路模块20之间的电路环境相近,能够提高电路模块20中电信号的均一性,另一方面,通过将两个子区的电路模块20紧邻设置,相较于将位于第一子区NA1的电路模块20与位于第三子区NA3的电路模块20间隔设置将能够有效减小第三子区NA3的面积,尤其是能够减小第三子区NA3沿径向上的宽度,满足窄边框需求。
为了在减小边框的同时,还需要合理设置相邻电路模块20之间的距离(Pitch),以使每个电路模块20与相邻电路模块20之间的电路环境一致。为了解决上述问题,在一些实施例中,电路模块20包括靠近显示区AA的第一侧和远离显示区AA2的第二侧,位于第一子区NA1内的相邻两个电路模块20的第一侧之间的距离(Pitch)与位于第三子区NA3的相邻两个电路模块20的第一侧之间的距离(Pitch)相同。其中,如图1所示,相邻电路模块20之间的距离(Pitch)是指位于相邻两个电路模块20上相同位 置上的两个点之间的距离。通过上述设置,使得位于第一子区NA1的电路模块20和位于第三子区NA3的电路模块20之间的电路环境趋近,能够提高电路模块20中电信号的均一性和稳定性,从而提高阵列基板100的质量。
请继续参阅图2,在一些实施例中,阵列基板100还包括控制线41。控制线41用于控制扇出线43和对应的信号线12导通,在第三子区NA3内,连接于相邻电路模块20之间的控制线41呈圆弧状延伸。通过将第三子区NA3内的相邻电路模块20之间的控制线41设置为圆弧形,相较于将电路模块41呈阶梯状排布于第三子区NA3时设置的阶梯状或折线状的控制线,本发明实施例提供的阵列基板100能够减小控制线41的长度,减小信号在控制线41上传输的阻抗,同时还能够进一步减小第三子区NA3处边框的宽度,其中第三子区NA3处边框的宽度是指第三子区NA3径向方向的距离。
在一些实施例中,阵列基板100还包括集成电路(Integrated Circuit,IC)芯片以及柔性电路板(Flexible Printed Circuit,FPC),IC芯片可以通过柔性电路板设置于绑定区BA。
为了使位于显示区AA的像素能够发光显示,阵列基板100还包括驱动电路30。驱动电路30设置于衬底上且位于非显示区NA,并且驱动电路30位于显示区AA的沿第一方向X的至少一侧,部分驱动电路30沿第二方向Y排布于第二子区NA2,部分驱动电路30沿第三子区NA3的圆弧状延伸方向呈圆周阵列排布于第三子区NA3。通过合理设置驱动电路30在非显示区NA的排布,能够使得驱动电路30能够稳定的驱动像素发光显示,而且能够减小第三子区NA3的边框面积。
具体的,驱动电路30可以包括分别设置在显示区AA沿第一方向X的两侧的第一驱动电路和第二驱动电路。本实施例中,第一驱动电路和第二驱动电路为栅极驱动电路。每个栅极驱动电路包括级联的多个移位寄存器。每行像素电路通过对应一条扫描线31与栅极驱动电路连接。栅极驱动电路能够通过扫描线31逐行选通像素电路(即逐行扫描),以驱动各行像素显示。在一些实施例中,驱动电路例如是非晶硅栅驱动(Amorphous Silicon Gate,ASG)驱动电路。通过合理设置驱动电路的结构,能够简化非显示 区NA的布线数量,从而有效减小非显示区NA的宽度,例如第二子区NA2和第三子区NA3的宽度。
由于在第三子区NA3内同时设置有驱动电路30和部分电路模块20,阵列基板100还包括多条扫描线31,扫描线31沿第一方向X延伸于显示区AA且扫描线31与相应的驱动电路30电连接,电路模块20与沿第二方向Y延伸的信号线12(数据线)电连接,为了防止扫描线31和数据线复杂绕线,如图2和图3所示,在一些实施例中,在第三子区NA3内,电路模块20位于驱动电路30和显示区AA之间。通过上述设置,使得与电路模块20电连接的信号线12和与驱动电路30电连接的扫描线31相互避让设置,有效避免了扫描线31和数据信号线12复杂绕线,同时有效减少复杂绕线导致的阻抗增加以及扫描线31和信号线12之间的干扰。
为了实现对驱动电路30的控制,在一些实施例中,阵列基板100还包括设置于衬底上的多条信号总线42,多条信号总线42与驱动电路30电连接且延伸至绑定区BA,在阵列基板100的厚度方向上,多条信号总线42的正投影与多条扇出线43的正投影不交叠。通过上述设置,使得多条信号总线42和多条扇出线43能够合理利用第三子区NA3的空间,同时使得信号总线42与扇出线43之间不产生干扰。
接下来对信号总线42进行介绍。信号总线42提供的信号,是包含高电位信号、低电位信号、交流信号完整波形的信号,是驱动电路30工作的必要信号。本实施例的驱动电路30为栅极驱动电路。其中,信号总线42根据传输信号类型的不同,可以包括时钟信号线、初始信号线、晶体管关断信号线、第一扫描方向信号线、第二扫描方向信号线等。时钟信号线用于提供时钟信号。初始信号线用于提供栅极驱动电路开启逐行扫描的初始信号。晶体管关断信号线用于提供移位寄存器中预设晶体管的关断信号。第一扫描方向信号线、第二扫描方向信号线分别用于提供扫描方向信号。例如,第一扫描方向信号线提供第一扫描方向信号时,驱动电路30的逐行扫描方向为从远离绑定区BA一端向靠近绑定区BA一端扫描;第二扫描方向信号线提供第二扫描方向信号时,驱动电路30的逐行扫描方向为从靠近绑定区BA一端向远离绑定区BA一端扫描。
如图2和图3所示,与驱动电路30电连接的扫描线31沿第一方向X延伸至显示区AA,扫描线31用于选通像素结构,而部分电路模块20呈圆周阵列排布于第三子区NA3,如果电路模块20在沿第二方向Y上的高度过高,则会导致与驱动电路30电连接的扫描线31需要绕过电路模块20,因此,为了进一步防止电路模块20对驱动电路30的连线造成影响,在第三子区NA3的径向上,驱动电路30与电路模块20不交叠。通过上述设置,使得在第三子区NA3的径向上,驱动电路30与电路模块20的交界处不存在交叠,从而保证扫描线31的连线空间。
请进一步参阅图4至图6,图4示出了本申请实施例提供的多路解复用器示例的等效电路示意图,图5示出了图4中提供的等效电路图的时序图,图6示出了本申请实施例中的检测电路示例的等效电路示意图。在一些实施例中,阵列基板100还包括控制线41,控制线41用于控制扇出线43和对应的信号线12导通,电路模块20包括多路解复用器(Demux)21,多路解复用器21包括两个以上第一晶体管210,第一晶体管210包括第一栅极211、第一极212和第二极213,在一个多路解复用器21中,各第一晶体管210的第一栅极211与控制线41电连接,一个第一晶体管210的第一极212通过一条连接线23和对应的信号线12电连接,各第一晶体管210的第二极213通过同一扇出线43延伸至绑定区BA。和/或,电路模块20包括检测模块22,检测模块22包括两个以上第二晶体管220,第二晶体管220包括第二栅极221、第三极222和第四极223,在检测模块22中,各第二晶体管220的第二栅极221与控制线41电连接,各第二晶体管220的第三极222分别通过连接线23和对应的信号类型相同的信号线12电连接,各第二晶体管220的第四极223通过扇出线43延伸至绑定区BA。可以理解的是,绑定区BA还可以设置有多个绑定端子50,各第二晶体管220的第四极223通过导电线,例如扇出线43将同种信号类型的信号线12与相应的绑定端子50电连接。
其中,检测模块22包括点灯测试(Cell Test,CT)模块,电路模块20可以包括多路解复用器21和CT模块,CT模块可以设置在多路解复用器21靠近显示区AA的一侧。多路复用器用于通过连接线23将两条以上信号 线12与对应的一条扇出线43电连接,从而减少位于非显示区NA的布线数量,从而减小非显示区NA即边框的面积。CT模块用于对显示面板进行点灯测试,主要是将两条以上同种类型的信号线12与对应的绑定端子50电连接,从而驱动同种类型的像素发光显示。其中,同种类型的信号线12是指驱动同种发光颜色的像素发光显示的信号线12,例如,同种类型的信号线12是指驱动发红色光的像素发光显示的信号线12。通过对CT模块进行控制,可以使显示面板的发红色光的像素显示、或发绿色光的像素显示、或者发蓝色光的像素显示,从而对显示面板的单色画面进行检测。
在一些实施例中,如图6所示,检测模块22位于多路解复用器21上方,即检测模块22位于多路解复用器21靠近显示区AA的一侧,便于简化布线结构,其中,检测模块22中的各第二晶体管220的第三极222分别和对应的信号类型相同的信号线12电连接,例如如图6所示,各检测模块22可以包括三个第二晶体管220,其中一个第二晶体管220的第三极222和驱动红色像素的信号线12电连接,一个第二晶体管220的第三极222和驱动绿色像素的信号线12电连接,一个第二晶体管220的第三极222和驱动蓝色像素的信号线12电连接。为了实现点灯测试,第二晶体管220的第四极223通过扇出线43与对应的绑定端子50电连接,在同一第二晶体管220中,第三极222连接的信号线12与绑定端子50的信号类型相同,具体地,第三极222连接的信号线12与绑定端子50均用于驱动相同颜色的像素进行发光显示。
在具体实施时,可以将与红色子像素对应的信号线12电连接的多个第二晶体管220的第四极223连接至驱动红色像素发光的绑定端子50上,将与绿色子像素对应的信号线12电连接的多个第二晶体管220的第四极223连接至驱动绿色像素发光的绑定端子50上,将与蓝色子像素对应的信号线12电连接的多个第二晶体管220的第四极223连接至驱动蓝色像素发光的绑定端子50上。当电路模块20包括多路解复用器21和CT模块时,上述的第二晶体管220的第四极223分别连接至两条支路,第一支路中第四极223通过导电线延伸至绑定区BA并与相应的绑定端子R电连接,第二支路中第四极223延伸至多路解复用器21,并通过扇出线43延伸至绑定区BA 并与相应的IC芯片或柔性电路板电连接。同样的,在绑定区BA还设置有相应的绑定端子R、绑定端子G、绑定端子B以及绑定端子SW,绑定端子R与驱动红色像素(R像素)的信号线12连接,绑定端子G与驱动绿色像素(G像素)的信号线12连接,绑定端子B与驱动蓝色像素(B像素)的信号线12连接,绑定端子SW与检测模块22中的控制线41电连接。通过控制绑定端子SW和绑定端子G输入电信号,以实现对显示面板的绿色画面的显示。类似的,通过控制绑定端子SW和绑定端子R输入电信号,以实现对显示面板的红色画面的显示,通过控制绑定端子SW和绑定端子B输入电信号,以实现对显示面板的蓝色画面的显示。
由于CT模块经由信号线12控制子像素发光显示的方式与多路解复用器21经由信号线12控制子相似发光显示的方式相似,本文以多路解复用器21为例进行说明。
在一些实施例中,多路解复用器21包括两个以上第一开关晶体管和连接线23,在一个多路解复用器21中,各第一开关晶体管的第一极212分别通过各连接线23和对应的数据线电连接,各开关晶体管的第二极213通过同一扇出线43连接至IC芯片。各第一开关晶体管的第一栅极211分别和对应控制线41电连接,控制线41可以提供时钟信号或脉冲信号等,可选的,控制线41可以为时钟信号线。下面结合图4和图5说明多路解复用器21的作用和工作过程。
本实施例以1:3的Demux为例。其中1:3表示一条扇出线43通过一个Demux与3条数据线电连接,一个Demux电路分时向3条数据线提供数据信号。在1:3的Demux中有3个时钟信号,分别为第一时钟信号CKH1、第二时钟信号CKH2和第三时钟信号CKH3,第3m-1根数据线对应的第一晶体管210的第一栅极211对应同一个第一时钟信号;第3m-2根数据线对应的第一晶体管210的第一栅极211对应同一个时钟信号;第3m个数据线对应的第一晶体管210的第一栅极211对应同一个时钟信号;其中m为大于等于1的整数。这样整个多路解复用器21只需要3个时钟信号。
以图4为例,第1、4、7根数据线连接的第一晶体管210对应第一时 钟信号CKH1,第2、5、8根数据线连接的第一晶体管210对应第二时钟信号CKH2,第3、6、9根数据线连接的第一晶体管210对应第三时钟信号CKH3。请参考图5的时序图,以PMOS晶体管为例,当时钟信号为低电平的时候第一晶体管210打开。在T1阶段,当第一时钟信号CKH1为低电平时,CKH2和CKH3均为高电平。CKH1对应的开关晶体管导通,数据信号通过扇出线43传输到CKH1连接的晶体管对应的连接线23,并通过连接线23输入对应的信号线12。同样的,当第二时钟信号CKH2为低电平时,CKH1和CKH3都为高电平。CKH2对应的开关晶体管导通,数据信号通过扇出线43传输到CKH2连接的开关晶体管对应的连接线23,并通过连接线23输入对应的数据线;当第三时钟信号CKH3为低电平时,CKH2和CKH1都为高电平。CKH3对应的开关晶体管导通,数据信号通过扇出线43传输到CKH3连接的开关晶体管对应的连接线23,并通过连接线23输入对应的数据线。因此,本实施例可以仅通过有效的降低数据线连接到绑定区BA之间的数据线的数量,降低扇出线43所占的面积,有效的压缩第三子区NA3所占的宽度,起到窄边框的技术效果。
为了对本申请实施例的阵列基板100能够起到窄边框,尤其是减小圆弧状延伸的第三子区NA3的宽度的技术效果进行进一步说明,本申请实施例引入对比例进行说明。
请一并参阅图7至图9,图7示出了对比例提供的阵列基板的俯视图,图8示出了图7中Q2区域的放大图,示出了第三子区的部分尺寸,图9示出了本申请实施例提供的阵列基板的第三子区的结构图,示出了第三子区的部分尺寸。在对比例中,部分电路模块20d位于圆弧边框处,且沿第一方向X阵列设置,且对比例中,在沿第一方向X远离显示区AA的方向上,位于圆弧边框处的相邻电路模块20d之间的距离(Pitch)递减,此时对比例的圆弧边框的C1处是由于电路模块20d的影响而形成的边框,C1处边框沿径向上的距离为2699.12微米。
而本申请实施例中,第三子区NA3的C2处是由于电路模块20的影响而形成的边框,C2处的第三子区NA3沿径向上的距离为1927.80微米,因此相较于对比例中电路模块20d的沿第一方向X阵列排布方式,本申请实 施例的电路模块20能够使第三子区NA3沿径向上的距离缩减约770微米,使得第三子区NA3靠近显示区AA边缘的圆弧形过渡更加均匀、美观。
综上,根据本申请实施例的阵列基板100,阵列基板100包括衬底、多条信号线12、相互电连接的多个电路模块20以及多条扇出线43,由于每个电路模块20与至少两条信号线12电连接,且每个电路模块20通过一条扇出线43电连接至绑定区BA,使得通过一条扇出线43将至少两条信号线12连接至绑定区BA,有效减小非显示区NA的布线数量,从而减小非显示区NA的面积。进一步的,由于部分电路模块20沿第三子区NA3的圆弧状延伸方向呈圆周阵列排布于第三子区NA3,使得多个电路模块20之间排布更加紧凑,同时使得呈圆周阵列排布的部分电路模块20与圆弧状的第三子区NA3更加匹配,同时使得呈圆周阵列排布的部分电路模块20与圆弧状第三子区NA3的形状更加匹配,有效减小第三子区NA3的空间,相较于将电路模块20沿直线排布或沿第三子区NA3的边缘阶梯状排布能够有效减小第三子区NA3的面积,从而有效减小显示面板的边框面积。
本申请实施例还提供一种显示面板,显示面板可以是液晶显示面板(Liquid Crystal Display,LCD),也可以是有机发光二极管(Organic Light Emitting Diode,OLED)显示面板、利用发光二极管(Light Emitting Diode,LED)器件的显示面板等。其中,显示面板包括根据前述任一实施方式所述的阵列基板100。
本申请实施例的显示面板,通过一条扇出线43将至少两条信号线12连接至绑定区BA,有效减小非显示区NA的布线数量,从而减小非显示区NA的面积。进一步的,由于部分电路模块20沿第三子区NA3的圆弧状延伸方向呈圆周阵列排布于第三子区NA3,使得多个电路模块20之间排布更加紧凑,同时使得呈圆周阵列排布的部分电路模块20与圆弧状的第三子区NA3更加匹配,有效减小第三子区NA3的空间,从而有效减小边框面积,便于推广应用。
本申请可以以其他的具体形式实现,而不脱离其精神和本质特征。因此,当前的实施例在所有方面都被看作是示例性的而非限定性的,本申请的范围由所附权利要求而非上述描述定义,并且,落入权利要求的含义和 等同物的范围内的全部改变从而都被包括在本申请的范围之中。并且,在不同实施例中出现的不同技术特征可以进行组合,以取得有益效果。本领域技术人员在研究附图、说明书及权利要求书的基础上,应能理解并实现所揭示的实施例的其他变化的实施例。
Claims (12)
- 一种阵列基板,包括:衬底,具有显示区和围绕所述显示区的非显示区,所述非显示区包括沿第一方向延伸的第一子区、沿第二方向延伸的第二子区、以及连接所述第一子区与所述第二子区的第三子区,所述第一方向与所述第二方向交叉,所述第三子区呈圆弧状延伸,所述第一子区包括绑定区;多条信号线,延伸于所述显示区,每条所述信号线沿所述第二方向延伸;相互电连接的多个电路模块,位于所述衬底上,至少部分所述电路模块位于所述显示区与所述绑定区之间,每个所述电路模块与至少两条所述信号线电连接,部分所述电路模块沿所述第一方向排布于所述第一子区,部分所述电路模块沿所述第三子区的圆弧状延伸方向呈圆周阵列排布于所述第三子区;多条扇出线,位于所述非显示区,每条所述扇出线与对应一个所述电路模块电连接并延伸至所述绑定区。
- 根据权利要求1所述的阵列基板,其中,位于所述第一子区的所述电路模块与位于所述第三子区的所述电路模块紧邻设置。
- 根据权利要求1所述的阵列基板,其中,所述电路模块包括靠近所述显示区的第一侧,位于所述第一子区内的相邻两个所述电路模块的第一侧之间的距离与位于所述第三子区的相邻两个所述电路模块的第一侧之间的距离相同。
- 根据权利要求1所述的阵列基板,还包括:控制线,用于控制所述扇出线和对应的所述信号线导通,在所述第三子区,连接于相邻所述电路模块之间的所述控制线呈圆弧状延伸。
- 根据权利要求1所述的阵列基板,还包括:驱动电路,设置于所述衬底上,所述驱动电路位于所述非显示区,并且位于所述显示区的沿所述第一方向的至少一侧,一部分所述驱动电路沿 所述第二方向排布于所述第二子区,另一部分所述驱动电路沿所述第三子区的圆弧状延伸方向呈圆周阵列排布于所述第三子区。
- 根据权利要求5所述的阵列基板,其中,在所述第三子区内,所述电路模块位于所述驱动电路和所述显示区之间。
- 根据权利要求5所述的阵列基板,还包括:多条信号总线,设置于所述衬底上,所述多条信号总线与所述驱动电路电连接且延伸至所述绑定区,在所述阵列基板的厚度方向上,所述多条信号总线的正投影与所述多条扇出线的正投影不交叠。
- 根据权利要求5所述的阵列基板,其中,在所述第三子区的圆弧的径向上,所述驱动电路与所述电路模块不交叠。
- 根据权利要求1至8任意一项所述的阵列基板,还包括控制线,所述控制线用于控制所述扇出线和对应的所述信号线导通,所述电路模块包括多路解复用器,所述多路解复用器包括两个以上第一晶体管,所述第一晶体管包括第一栅极、第一极和第二极,在一个所述多路解复用器中,各所述第一晶体管的所述第一栅极与所述控制线电连接,各所述第一晶体管的所述第一极分别和对应的所述信号线电连接,各所述第一晶体管的第二极通过同一所述扇出线延伸至所述绑定区,和/或,所述电路模块包括检测模块,所述检测模块包括两个以上第二晶体管,所述第二晶体管包括第二栅极、第三极和第四极,在所述检测模块中,各所述第二晶体管的所述第二栅极与所述控制线电连接,各所述第二晶体管的所述第三极分别和对应的信号类型相同的所述信号线电连接,各所述第二晶体管的第四极通过所述扇出线延伸至所述绑定区。
- 根据权利要求9所述的阵列基板,其中,所述电路模块包括所述多路解复用器和所述检测模块,所述检测模块位于所述多路解复用器的靠近所述显示区的一侧。
- 根据权利要求9所述的阵列基板,其中,所述电路模块包括所述检测模块,所述阵列基板还包括:多个绑定端子,位于所述绑定区,在同一所述第二晶体管中,所述第四极通过所述扇出线与对应的所述绑定端子电连接,所述第三极连接的所述信号线与所述绑定端子的信号类型相同。
- 一种显示面板,包括如权利要求1至11任意一项所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/714,458 US11837608B2 (en) | 2020-04-15 | 2022-04-06 | Array substrate and display panel |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010293405.4 | 2020-04-15 | ||
CN202010293405.4A CN111323949A (zh) | 2020-04-15 | 2020-04-15 | 阵列基板及显示面板 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
US17/714,458 Continuation US11837608B2 (en) | 2020-04-15 | 2022-04-06 | Array substrate and display panel |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2021208606A1 true WO2021208606A1 (zh) | 2021-10-21 |
Family
ID=71164446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/CN2021/077950 WO2021208606A1 (zh) | 2020-04-15 | 2021-02-25 | 阵列基板及显示面板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11837608B2 (zh) |
CN (1) | CN111323949A (zh) |
WO (1) | WO2021208606A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115241206A (zh) * | 2022-06-30 | 2022-10-25 | 厦门天马显示科技有限公司 | 阵列基板、显示面板和显示装置 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111323949A (zh) * | 2020-04-15 | 2020-06-23 | 昆山国显光电有限公司 | 阵列基板及显示面板 |
CN114127832B (zh) * | 2020-06-30 | 2024-04-16 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
CN111952343B (zh) * | 2020-08-21 | 2022-09-13 | 昆山国显光电有限公司 | 阵列基板及显示面板 |
CN112086049A (zh) * | 2020-09-16 | 2020-12-15 | 武汉华星光电技术有限公司 | 显示面板以及电子设备 |
WO2022222050A1 (zh) * | 2021-04-20 | 2022-10-27 | 京东方科技集团股份有限公司 | 一种显示面板、显示装置及其调试方法 |
WO2022227007A1 (zh) * | 2021-04-30 | 2022-11-03 | 京东方科技集团股份有限公司 | 阵列基板和显示装置 |
CN113470558A (zh) * | 2021-06-01 | 2021-10-01 | 合肥维信诺科技有限公司 | 显示面板和显示装置 |
CN113506530A (zh) * | 2021-07-06 | 2021-10-15 | 友达光电(昆山)有限公司 | 显示面板及显示装置 |
CN114822259B (zh) * | 2022-05-09 | 2023-05-30 | 武汉华星光电技术有限公司 | 显示面板和显示装置 |
US11961447B2 (en) | 2022-05-09 | 2024-04-16 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Display panel and display device |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101295081A (zh) * | 2007-04-27 | 2008-10-29 | Nec液晶技术株式会社 | 非矩形显示装置 |
US9600127B2 (en) * | 2013-11-19 | 2017-03-21 | Samsung Display Co., Ltd. | Display device integrated with touch screen panel |
CN107203080A (zh) * | 2017-07-27 | 2017-09-26 | 厦门天马微电子有限公司 | 一种阵列基板及显示面板 |
CN108376522A (zh) * | 2018-04-27 | 2018-08-07 | 上海中航光电子有限公司 | 一种异形面板及显示装置 |
US20180321539A1 (en) * | 2017-05-02 | 2018-11-08 | Japan Display Inc. | Display device |
CN109765737A (zh) * | 2019-03-20 | 2019-05-17 | 厦门天马微电子有限公司 | 一种阵列基板及显示装置 |
CN110265468A (zh) * | 2019-06-28 | 2019-09-20 | 武汉天马微电子有限公司 | 有机发光显示面板和显示装置 |
CN110646965A (zh) * | 2019-09-27 | 2020-01-03 | 厦门天马微电子有限公司 | 一种异形显示面板、其制作方法及异形显示装置 |
CN111323949A (zh) * | 2020-04-15 | 2020-06-23 | 昆山国显光电有限公司 | 阵列基板及显示面板 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005008709A1 (ja) * | 2003-07-18 | 2005-01-27 | Matsushita Electric Industrial Co., Ltd. | プラズマディスプレイパネルのエージング方法およびエージング装置 |
CN104538407B (zh) * | 2015-01-14 | 2017-11-10 | 京东方科技集团股份有限公司 | 显示面板及其制备方法、显示装置 |
JP6907036B2 (ja) | 2017-06-12 | 2021-07-21 | 株式会社ジャパンディスプレイ | 表示装置 |
KR20200066504A (ko) * | 2018-11-30 | 2020-06-10 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
-
2020
- 2020-04-15 CN CN202010293405.4A patent/CN111323949A/zh active Pending
-
2021
- 2021-02-25 WO PCT/CN2021/077950 patent/WO2021208606A1/zh active Application Filing
-
2022
- 2022-04-06 US US17/714,458 patent/US11837608B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101295081A (zh) * | 2007-04-27 | 2008-10-29 | Nec液晶技术株式会社 | 非矩形显示装置 |
US9600127B2 (en) * | 2013-11-19 | 2017-03-21 | Samsung Display Co., Ltd. | Display device integrated with touch screen panel |
US20180321539A1 (en) * | 2017-05-02 | 2018-11-08 | Japan Display Inc. | Display device |
CN107203080A (zh) * | 2017-07-27 | 2017-09-26 | 厦门天马微电子有限公司 | 一种阵列基板及显示面板 |
CN108376522A (zh) * | 2018-04-27 | 2018-08-07 | 上海中航光电子有限公司 | 一种异形面板及显示装置 |
CN109765737A (zh) * | 2019-03-20 | 2019-05-17 | 厦门天马微电子有限公司 | 一种阵列基板及显示装置 |
CN110265468A (zh) * | 2019-06-28 | 2019-09-20 | 武汉天马微电子有限公司 | 有机发光显示面板和显示装置 |
CN110646965A (zh) * | 2019-09-27 | 2020-01-03 | 厦门天马微电子有限公司 | 一种异形显示面板、其制作方法及异形显示装置 |
CN111323949A (zh) * | 2020-04-15 | 2020-06-23 | 昆山国显光电有限公司 | 阵列基板及显示面板 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115241206A (zh) * | 2022-06-30 | 2022-10-25 | 厦门天马显示科技有限公司 | 阵列基板、显示面板和显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN111323949A (zh) | 2020-06-23 |
US20220231055A1 (en) | 2022-07-21 |
US11837608B2 (en) | 2023-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2021208606A1 (zh) | 阵列基板及显示面板 | |
KR102606222B1 (ko) | 표시장치 및 표시패널 | |
KR100497047B1 (ko) | 표시장치 | |
US7724340B2 (en) | Liquid crystal display panel having power supply lines and liquid crystal display | |
TWI392943B (zh) | 具窄型邊框區架構之顯示裝置與其驅動方法 | |
US20210359242A1 (en) | Flexible display device | |
US20200166814A1 (en) | Display module and display apparatus | |
CN106157903B (zh) | 显示器 | |
US20230052091A1 (en) | Array substrate, display panel and display module | |
WO2020156057A1 (zh) | 显示器及其显示面板 | |
WO2020093424A1 (zh) | 显示面板的驱动选择电路、显示面板及显示装置 | |
US20060233003A1 (en) | Matrix display device | |
KR20190053314A (ko) | 표시 장치 | |
WO2021249120A1 (zh) | 发光基板及显示装置 | |
KR20200057198A (ko) | 디스플레이 모듈 및 이를 이용한 대형 디스플레이 장치 | |
WO2021179833A1 (zh) | 像素结构、显示面板以及显示装置 | |
WO2022147892A1 (zh) | 显示面板、触控测试方法及电子设备 | |
US20230402464A1 (en) | Display panel and display apparatus | |
JPH09258249A (ja) | 半導体集積回路 | |
WO2021238704A1 (zh) | 驱动芯片及显示装置 | |
WO2022041281A1 (zh) | 一种显示面板及显示装置 | |
WO2020186992A1 (zh) | 显示补偿电路、显示基板、显示装置及驱动方法 | |
US20220350189A1 (en) | Display module | |
US10957245B2 (en) | Display apparatus having opposing display modules of micro LEDs | |
US20220123022A1 (en) | Array substrate and display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 21788146 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 21788146 Country of ref document: EP Kind code of ref document: A1 |