WO2021176711A1 - 信号処理装置、内視鏡システム、及び信号処理方法 - Google Patents

信号処理装置、内視鏡システム、及び信号処理方法 Download PDF

Info

Publication number
WO2021176711A1
WO2021176711A1 PCT/JP2020/009792 JP2020009792W WO2021176711A1 WO 2021176711 A1 WO2021176711 A1 WO 2021176711A1 JP 2020009792 W JP2020009792 W JP 2020009792W WO 2021176711 A1 WO2021176711 A1 WO 2021176711A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
synchronization signal
state
image
processor
Prior art date
Application number
PCT/JP2020/009792
Other languages
English (en)
French (fr)
Inventor
大樹 山村
Original Assignee
オリンパス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オリンパス株式会社 filed Critical オリンパス株式会社
Priority to PCT/JP2020/009792 priority Critical patent/WO2021176711A1/ja
Publication of WO2021176711A1 publication Critical patent/WO2021176711A1/ja
Priority to US17/902,293 priority patent/US11957315B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/665—Control of cameras or camera modules involving internal camera communication with the image sensor, e.g. synchronising or multiplexing SSIS control signals
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B1/00—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor
    • A61B1/04—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor combined with photographic or television appliances
    • A61B1/045—Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B1/00—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor
    • A61B1/00002—Operational features of endoscopes
    • A61B1/00004—Operational features of endoscopes characterised by electronic signal processing
    • A61B1/00006—Operational features of endoscopes characterised by electronic signal processing of control signals
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B1/00—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor
    • A61B1/00002—Operational features of endoscopes
    • A61B1/00004—Operational features of endoscopes characterised by electronic signal processing
    • A61B1/00009—Operational features of endoscopes characterised by electronic signal processing of image signals during a use of endoscope

Definitions

  • the present invention relates to a signal processing device, an endoscope system, and a signal processing method.
  • an endoscope system in which an imaging unit is provided at the tip and an endoscope inserted into a subject and a processor for processing an image signal from the imaging unit are provided.
  • the processor includes a clock signal for operating the imaging unit and a synchronization signal indicating the timing of acquiring an image signal from the imaging unit for each frame (hereinafter, a second synchronization signal). The description) is output to the imaging unit. Then, the imaging unit operates in response to the clock signal and outputs an image signal to the processor at a timing based on the second synchronization signal.
  • Patent Document 1 In order to reduce the size of the imaging unit, a configuration has been proposed in which the function of transmitting and receiving a synchronization signal is removed from the function of the imaging unit (see, for example, Patent Document 1).
  • Patent Document 1 in order to generate a synchronization signal from an image signal in the imaging unit, a change in voltage level is provided in the image signal.
  • a synchronization signal generation unit that generates a first synchronization signal indicating the timing at which the image signal has been transmitted is provided for each frame based on the change in the voltage level, and the synchronization signal generation unit is provided. Is outputting the first synchronization signal to the processor.
  • the first synchronization signal generated by the synchronization signal generation unit and the second synchronization signal generated by the processor are used. Need to be synchronized. Then, in the endoscope system, when a treatment tool such as an electric knife or a snare is used at a high output, the clock signal input to the imaging unit and the image signal output from the imaging unit are affected by the disturbance from the treatment tool. May receive. In such a case, the first synchronization signal generated based on the change in the voltage level in the image signal is affected, and the synchronization shift between the first synchronization signal and the second synchronization signal occurs. That is, it is not possible to properly display an image based on the image signal generated by the imaging unit. Therefore, there is a demand for a technique capable of displaying an appropriate image.
  • the present invention has been made in view of the above, and an object of the present invention is to provide a signal processing device, a signal processing method, and an endoscopic system capable of displaying an appropriate image.
  • the signal processing apparatus includes a processor consisting of at least one hardware, and the processor captures the clock signal for operating the imaging unit.
  • a first state output from the first synchronization signal generation circuit by switching between a first state that allows input to the unit and a second state that prohibits input of the clock signal to the imaging unit.
  • the first state is temporarily switched to the second state.
  • the endoscope system includes an endoscope inserted into a subject and a processor including at least one piece of hardware, wherein the processor is a clock signal for operating an imaging unit.
  • a first state output from the first synchronization signal generation circuit by switching between a first state that allows input to the image pickup unit and a second state that prohibits input of the clock signal to the image pickup unit.
  • the first state is temporarily switched to the second state.
  • the signal processing method is a signal processing method executed by a processor composed of at least one or more hardware, and is a first state that allows input of a clock signal for operating an image unit to the imaging unit. , The first synchronization signal output from the first synchronization signal generation circuit and the second synchronization signal generation circuit by switching to one of the second states prohibiting the input of the clock signal to the imaging unit. When the second synchronization signal output from is not synchronized, the first state is temporarily switched to the second state.
  • the signal processing device According to the signal processing device, the signal processing method, and the endoscope system according to the present invention, it is possible to display an appropriate image.
  • FIG. 1 is a diagram showing a configuration of an endoscope system according to a first embodiment.
  • FIG. 2 is a block diagram showing a configuration of a main part of the endoscope system.
  • FIG. 3 is a time chart showing the operation of the endoscopic system.
  • FIG. 4 is a diagram illustrating the effect of the first embodiment.
  • FIG. 5 is a diagram illustrating the effect of the first embodiment.
  • FIG. 6 is a block diagram showing a configuration of a main part of the endoscope system according to the second embodiment.
  • FIG. 7 is a block diagram showing a configuration of a main part of the endoscope system according to the third embodiment.
  • FIG. 8 is a diagram illustrating a modified example of the first to third embodiments.
  • FIG. 1 is a diagram showing a configuration of an endoscope system 1 according to the first embodiment.
  • the endoscope system 1 is used in the medical field, for example, and is a system for observing the inside of a subject (in vivo).
  • the endoscope system 1 includes an endoscope 2, a second synchronization signal generation circuit 3, a display device 4, and a light source device 5.
  • the endoscope 2 is partially inserted into a living body, images a subject image reflected from the living body, and outputs an image signal generated by the imaging.
  • the endoscope 2 includes an insertion portion 21, an operation portion 22, a universal cord 23, and a connector portion 24.
  • the insertion portion 21 is a portion that has at least a part of flexibility and is inserted into the living body.
  • the tip portion 211 (FIG. 1) is provided with an imaging portion 6 (see FIG. 2).
  • the detailed configuration of the imaging unit 6 will be described later in "Configuration of main parts of the endoscope system".
  • the operation unit 22 is connected to the base end portion of the insertion unit 21. Then, the operation unit 22 receives various operations on the endoscope 2.
  • the universal cord 23 extends from the operation unit 22 in a direction different from the extending direction of the insertion unit 21, and guides the cable for transmitting the above-mentioned image signal and the like and the illumination light emitted from the light source device 5. It is a cord in which a fiber or the like is arranged.
  • the connector portion 24 is provided at the end of the universal cord 23, and is detachably connected to the second synchronization signal generation circuit 3 and the light source device 5, respectively.
  • the first synchronous signal generation circuit 7 see FIG. 2
  • the signal processing device 8 see FIG. 2 are provided in the connector portion 24. The detailed configuration of the first synchronization signal generation circuit 7 and the signal processing device 8 will be described in "Configuration of main parts of the endoscope system" described later.
  • the second synchronization signal generation circuit 3 comprehensively controls the operation of the entire endoscope system 1.
  • the second synchronization signal generation circuit 3 performs various image processing on the image signal output from the image pickup unit 6 and after passing through the insertion unit 21, the operation unit 22, the universal cord 23, and the connector unit 24. Run.
  • the detailed configuration of the second synchronization signal generation circuit 3 will be described in "Configuration of main parts of the endoscope system" described later.
  • the display device 4 is an LCD (Liquid Crystal Display), an EL (Electro Luminescence) display, or the like, and displays an image or the like based on an image signal after image processing is executed by the second synchronization signal generation circuit 3.
  • the light source device 5 corresponds to the light source unit according to the present invention.
  • the light source device 5 includes, for example, a halogen lamp, a white LED (Light Emitting Diode), or the like, and emits illumination light. Then, the illumination light emitted from the light source device 5 passes through the connector portion 24, the universal cord 23, the operation portion 22, and the insertion portion 21, and is then irradiated from the tip portion 211 of the insertion portion 21 toward the living body. NS.
  • FIG. 2 is a block diagram showing a configuration of a main part of the endoscope system 1.
  • the imaging unit 6 operates in response to the clock signal CL2 (FIG. 2).
  • the clock signal CL2 is output from the first synchronization signal generation circuit 7 and is input to the imaging unit 6 via the universal code 23, the operation unit 22, and the insertion unit 21. Further, the imaging unit 6 images the illumination light (subject image) that is irradiated from the tip portion 211 of the insertion unit 21 and reflected from the living body.
  • the imaging unit 6 outputs the image signal F1 (FIG. 2) obtained by the imaging.
  • the imaging unit 6 causes the first synchronization signal generation circuit 7 to generate the synchronization signal VS1 (FIG. 2) from the image signal F1 in the same manner as the technique described in Patent Document 1, for example.
  • a change in voltage level is provided in F1.
  • the imaging unit 6 described above includes a CCD (Charge Coupled Device), a CMOS (Complementary Metal Oxide Semiconductor), or the like that converts a subject image into an electric signal (analog signal) by receiving the subject image.
  • the first synchronization signal generation circuit 7 is composed of AFE (Analog Front End). Further, the first synchronization signal generation circuit 7 includes a circuit that converts an analog signal into a digital signal (A / D conversion). Further, the first synchronization signal generation circuit 7 generates the clock signal CL2 based on the clock signal CL12 (FIG. 2) input from the signal processing device 8. Then, the first synchronization signal generation circuit 7 outputs the clock signal CL2 to the imaging unit 6. The clock signal CL2 corresponds to the clock signal according to the present invention. Further, the first synchronization signal generation circuit 7 outputs the image signal F1 after being output from the image pickup unit 6 and passing through the insertion unit 21, the operation unit 22, and the universal code 23.
  • AFE Analog Front End
  • the first synchronization signal generation circuit 7 generates the image signal F2 (FIG. 2) by executing a predetermined signal processing (for example, A / D conversion or the like) on the image signal F1. Further, in the first synchronization signal generation circuit 7, the image signal F1 is transmitted every frame based on the change in the voltage level in the input image signal F1, for example, as in the technique described in Patent Document 1.
  • a synchronization signal VS1 (FIG. 2) indicating the timing is generated.
  • the synchronization signal VS1 corresponds to the first synchronization signal according to the present invention.
  • the signal processing device 8 includes a processor consisting of at least one or more hardware such as an FPGA (Field Programmable Gate Array). As shown in FIG. 2, the signal processing device 8 includes a switch control circuit 81, a PLL (Phase Locked Loop) circuit 82, a switch circuit 83, and a video processing circuit 84.
  • FPGA Field Programmable Gate Array
  • the switch control circuit 81 determines whether or not the synchronization signal VS1 output from the first synchronization signal generation circuit 7 and the synchronization signal VS2 generated by the second synchronization signal generation circuit 3 are synchronized. .. For example, the switch control circuit 81 determines that the synchronization signal VS1 and the synchronization signal VS2 are not synchronized when the pulse based on the synchronization signal VS1 and the pulse based on the synchronization signal VS2 rise at different times. Then, the switch control circuit 81 first determines the switch signal SW (FIG. 2) to be output to the switch circuit 83 when it is determined that the synchronization signal VS1 and the synchronization signal VS2 are not synchronized (cannot be obtained). Switch from low level to high level at the timing of. Further, the switch control circuit 81 switches to the low level again at the second timing after the first timing. The details of the first and second timings will be described in "Operation of the endoscope system" described later.
  • the PLL circuit 82 is a frequency synthesizer, and generates a clock signal CL12 (FIG. 2) based on the clock signal CL11 (FIG. 2) output from the second synchronization signal generation circuit 3. Then, the PLL circuit 82 outputs the clock signal CL12 to the first synchronization signal generation circuit 7 after passing through the switch circuit 83.
  • the switch circuit 83 is provided on a line between the second synchronization signal generation circuit 3 and the first synchronization signal generation circuit 7, and a clock signal is transmitted on the line. Further, the switch circuit 83 is turned off during the period when the high-level switch signal SW is input from the switch control circuit 81, and the clock signal CL12 is input from the PLL circuit 82 to the first synchronization signal generation circuit 7. Is prohibited. That is, the switch circuit 83 prohibits the input of the clock signal CL2 from the first synchronization signal generation circuit 7 to the image pickup unit 6.
  • the switch circuit 83 is turned on while the low-level switch signal SW is being input from the switch control circuit 81, and the clock signal CL12 is input from the PLL circuit 82 to the first synchronization signal generation circuit 7. Tolerate. That is, the switch circuit 83 allows the input of the clock signal CL2 from the first synchronization signal generation circuit 7 to the imaging unit 6.
  • the image processing circuit 83 generates the image signal F3 by executing various image processing on the image signal F2 output from the first synchronization signal generation circuit 7.
  • the second synchronization signal generation circuit 3 includes a CPU (Central Processing Unit), an FPGA, and the like.
  • the second synchronization signal generation circuit 3 generates a clock signal CL11 and a synchronization signal VS2 (FIG. 2) indicating the timing of acquiring the image signal F3 for each frame, and generates a signal processing device 8 (PLL circuit 82). And the switch control circuit 81), respectively. Further, the second synchronization signal generation circuit 3 executes various image processing on the image signal F3 output from the signal processing device 8 (video processing circuit 85). Then, the image based on the image signal after the various image processes are executed is displayed on the display device 4.
  • the synchronization signal VS2 described above corresponds to the second synchronization signal according to the present invention.
  • FIG. 3 is a time chart showing the operation of the endoscope system 1.
  • FIGS. 3A to 3G show the synchronization signal VS2, the switch signal SW, the clock signal CL11, the synchronization signal VS1, the clock signal CL12, the image signal F1, and the processor output image, respectively. ..
  • the processor output image is based on the synchronization signal VS2 indicating the timing of acquiring the image signal F3 for each frame, and indicates the timing of acquiring each data in the image signal F3 for the one frame.
  • the image signal F3 for one frame is formed by five data (data (1) to (5)).
  • Data (1) means the first data in the one frame.
  • Data (2) means the second data in the one frame.
  • Data (3) means the third data in the one frame.
  • Data (4) means the fourth data in the one frame.
  • Data (5) means the last data in the one frame.
  • the first synchronization signal generation circuit 7 detects the change in the voltage level in the image signal F1 to determine the data number of the image signal F1 in one frame transmitted from the image pickup unit 6. Infer.
  • the first synchronization signal generation circuit 7 raises a pulse based on the synchronization signal VS1 when it is estimated that one frame of the image signal F1 has been transmitted based on the change in the voltage level.
  • the image signal F1 undergoes a change other than the change in the voltage level generated by the imaging unit 6.
  • the first synchronization signal generation circuit 7 detects a change other than the change in the voltage level generated by the imaging unit 6, so that an erroneous guess is made. Therefore, the pulse based on the synchronization signal VS1 rises at the time P3 (FIG. 3) deviated from the time P2 (FIG.
  • the switch control unit 81 determines that the synchronization signal VS1 and the synchronization signal VS2 are not synchronized (cannot be obtained) at the time P2.
  • the switch control circuit 81 switches the switch signal SW output to the switch circuit 83 from the low level to the high level at the first timing P4 (FIG. 3B). Further, after the first timing P4, the switch control circuit 81 switches the switch signal SW output to the switch circuit 83 to the low level again at the second timing P5 (FIG. 3B).
  • the first timing P4 is the timing after the time P2 and before the image signal F11 (F1 (FIG. 3 (f))) of the next one frame is output from the imaging unit 6.
  • the first timing P4 is the timing at which the output of the one-frame image signal F12 (F1 (FIG. 3 (f))) output from the imaging unit 6 is completed at the time P2.
  • the second timing P5 is a timing at which the pulse based on the synchronization signal VS2 rises after the first timing P4.
  • the second timing P5 is the timing at which the pulse based on the synchronization signal VS2 rises "first" after the first timing P4.
  • the switch circuit 83 is in the OFF state during the period T1 and OFF from the first timing P4 to the second timing P5, and the input of the clock signal CL12 from the PLL circuit 82 to the first synchronization signal generation circuit 7 is prohibited. .. That is, the switch circuit 83 is in the second state in which the input of the clock signal CL2 to the imaging unit 6 is prohibited during the period T1 (FIG. 3 (e)). Further, the switch circuit 83 is turned on after the second timing P5, and allows the input of the clock signal CL12 from the PLL circuit 82 to the first synchronization signal generation circuit 7. That is, the switch circuit 83 is in the first state of allowing the input of the clock signal CL2 to the imaging unit 6 after the second timing P5 (FIG. 3 (e)).
  • the imaging unit 6 starts outputting the image signal F11 of one frame from the first data (data (1)) after the second timing P5.
  • the first synchronization signal generation circuit 7 raises a pulse based on the synchronization signal VS1 at the second timing P5 based on the image signal F11. That is, at the second timing P5, the synchronization signal VS1 and the synchronization signal VS2 can be synchronized.
  • FIG. 4 is a time chart corresponding to FIG. 3, in which the timing of switching the switch signal SW from the low level to the high level after the time P2 is deviated from the first timing P4 as the first timing P4'. It shows the case where.
  • FIG. 5 is a time chart corresponding to FIG. 3, wherein after the first timing P4, the timing for switching the switch signal SW to the low level again is deviated from the second timing P5, the second timing P5. It shows the case of ⁇ .
  • the signal processing device 8 temporarily switches the switch circuit 83 from the first state to the second state when the synchronization shift occurs. That is, the synchronization shift can be eliminated by temporarily stopping the operation of the imaging unit 6. That is, an image based on the image signal F1 generated by the imaging unit 6 can be appropriately displayed.
  • the timing of switching the switch signal SW to the low level again deviates from the second timing P5, and the second timing P5'(FIG. 5) other than the timing at which the pulse based on the synchronization signal VS2 rises. ) Is assumed.
  • the timing at which the image signal F11 of one frame is output does not match the data of the processor output image (FIGS. 5 (f) and 5 (g)). That is, an appropriate image is not displayed on the display device 4.
  • the switch signal SW is switched from the low level to the high level at the first timing P4, and after the first timing P4.
  • the second timing P5 is the timing at which the pulse based on the synchronization signal VS2 rises "first" after the first timing P4. Therefore, the period T1 (the period during which the image is not displayed on the display device 4) from the first timing P4 to the second timing P5 can be shortened, and the period during which the image is not displayed on the display device 4 can be shortened. can.
  • the imaging unit 6 has a configuration in which the function of transmitting and receiving a synchronization signal is removed. Therefore, the size of the imaging unit 6 can be reduced, and the diameter of the insertion unit 21 provided with the imaging unit 6 can be reduced.
  • FIG. 6 is a diagram corresponding to FIG. 2, and is a block diagram showing a configuration of a main part of the endoscope system 1A according to the second embodiment.
  • the switch control circuit 81 is different from the endoscope system 1 (FIG. 2) described in the first embodiment described above.
  • T1 from the first timing P4 to the second timing P5
  • a high-level light amount control signal LC is output to the second synchronization signal generation circuit 3.
  • the switch control circuit 81 In a period other than the period T1, the switch control circuit 81 outputs a low-level light amount control signal LC to the second synchronization signal generation circuit 3. Then, the second synchronization signal generation circuit 3 controls the operation of the light source device 5 during the period T1 in which the high-level light amount control signal LC is input, and determines the amount of illumination light emitted from the light source device 5. Lower than other periods.
  • the image based on the image signal F11 of one frame is an image signal generated as a result of overexposure in the period T1. Therefore, the brightness of the image based on the image signal F11 is relatively bright.
  • the amount of illumination light is made lower in the period T1 than in other periods. Therefore, the brightness of the image based on the image signal F11 can be set to an appropriate brightness, and an appropriate image can be displayed.
  • FIG. 7 is a diagram corresponding to FIG. 2, and is a block diagram showing a configuration of a main part of the endoscope system 1B according to the third embodiment.
  • an attenuation circuit is provided with respect to the signal processing device 8. 85 has been added.
  • the switch control circuit 81 has a high-level gain signal G1 (with respect to the attenuation circuit 85) from the second timing P5 until the pulse based on the synchronization signal VS2 rises next. Figure 7) is output. In a period other than this period, the switch control circuit 81 outputs the Robel gain signal G1 to the attenuation circuit 85.
  • the attenuation circuit 85 is provided on a line between the first synchronization signal generation circuit 7 and the second synchronization signal generation circuit 3, and the image signal is transmitted on the line. Further, the attenuation circuit 85 adjusts the brightness of the image based on the image signal F2 by multiplying the pixel value of each pixel in the image signal F2 output from the first synchronization signal generation circuit 7 by the gain. do. Then, the attenuation circuit 85 outputs the image signal F2 after adjusting the brightness to the image processing circuit 84. Specifically, the attenuation circuit 85 multiplies the pixel value of each pixel in the image signal F2 by the first gain during the period in which the gain signal G1 of the Robel is input from the switch control circuit 81.
  • the attenuation circuit 85 has a second gain that is smaller than the first gain with respect to the pixel value of each pixel in the image signal F2 during the period in which the high-level gain signal G1 is input from the switch control circuit 81. Multiply.
  • the signal processing device 8 is an image based on the image signal F2 (image signal F11) of one frame input in the period from the second timing P5 until the pulse based on the synchronization signal VS2 rises next. Is darker than the image based on the image signal F2 of another frame. Therefore, similarly to the second embodiment described above, the brightness of the image based on the image signal F11 can be set to an appropriate brightness, and an appropriate image can be displayed.
  • the switch control circuit 81 determines whether or not the synchronization signal VS1 and the synchronization signal VS2 are synchronized. Then, when the switch control circuit 81 determines that the synchronization is not achieved, the switch signal SW output to the switch circuit 83 at the first timing P4 is switched from the low level to the high level. However, the switch control circuit 81 does not have to execute the determination.
  • the switch control circuit 81 switches the switch signal SW output to the switch circuit 83 from the low level to the high level at the first timing P4. That is, the function of determining whether or not the synchronization signal VS1 and the synchronization signal VS2 are synchronized may be removed from the switch control circuit 81 (signal processing device 8).
  • the signal processing device 8 is configured separately from the second synchronization signal generation circuit 3, but the present invention is not limited to this, and the signal processing device 8 is included in the second synchronization signal generation circuit 3. It may be installed in. Similarly, the signal processing device 8 is configured separately from the first synchronization signal generation circuit 7, but the present invention is not limited to this, and the signal processing device 8 may be mounted in the first synchronization signal generation circuit 7. .. Further, by providing the switch circuit 83 on the line for transmitting the clock signal CL2 between the image pickup unit 6 and the first synchronization signal generation circuit 7, input of the clock signal CL2 to the image pickup unit 6 is permitted or prohibited. It may be configured to be used.
  • the attenuation circuit 84 is provided in the signal processing device 8, but the present invention is not limited to this, and the image signal F1 is transmitted between the image pickup unit 6 and the first synchronization signal generation circuit 7.
  • the attenuation circuit 84 may be provided on the line to adjust the brightness of the image based on the image signal F1.
  • FIG. 8 is a diagram illustrating a modified example of the first to third embodiments.
  • FIG. 8 is a time chart corresponding to FIG. Specifically, FIGS. 8A to 8H show the synchronization signal VS2, the switch signal SW, the clock signal CL11, the synchronization signal VS1, the clock signal CL12, the image signal F1, the processor output image, and the image signal F3.
  • FIG. 8 shows a case where the timing for switching the switch signal SW from the low level to the high level after the time P2 is set to the first timing P4 ′′ deviated from the first timing P4. Further, FIG. 8 shows a case where the timing for switching the switch signal SW to the low level again after the first timing P4 is set to the second timing P5 ′′ deviated from the second timing P5.
  • the timing for switching the switch signal SW from the low level to the high level is set to the first timing P4, and the timing for switching the switch signal SW to the low level again is set to the second timing P5. , Not limited to this.
  • the first and second timings other than the first and second timings P4 and P5 in the example of FIG. 8, the first and second timings P4 ′′ , P5 ′′
  • an appropriate image can be displayed on the display device 4.
  • the video processing circuit 84 outputs the processed image signal F3 as it is to the second synchronization signal generation circuit 3 (FIGS. 8 (f), FIG.
  • the image processing circuit 84 constantly monitors the image signal F2 input from the first synchronization signal generation circuit 7, and the image processing circuit 84. 84 stores the image signal F2 when the image signal F2 is input during the monitoring.
  • the switch control circuit 81 switches at the second timing P5 ′′ when the output of the data (1) is completed.
  • the signal SW is switched from the high level to the low level.
  • the data in the image signals F1 and F3 (FIGS. 8 (f) and 8 (h)) and the data of the processor output image after the second timing P5 ′′ are used. (FIG. 8 (g)) matches, and an appropriate image can be displayed on the display device 4.

Landscapes

  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Surgery (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Radiology & Medical Imaging (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Optics & Photonics (AREA)
  • Pathology (AREA)
  • Biophysics (AREA)
  • Physics & Mathematics (AREA)
  • Biomedical Technology (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Medical Informatics (AREA)
  • Molecular Biology (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Endoscopes (AREA)
  • Closed-Circuit Television Systems (AREA)

Abstract

信号処理装置８は、少なくとも１つ以上のハードウェアから成るプロセッサを備える。当該プロセッサは、撮像部６を動作させるクロック信号ＣＬ２の撮像部６に対する入力を許容する第１の状態と、クロック信号ＣＬ２の撮像部６に対する入力を禁止する第２の状態との一方の状態に切り替える。当該プロセッサは、第１の同期信号生成回路７から出力された第１の同期信号ＶＳ１と第２の同期信号生成回路３から出力された第２の同期信号ＶＳ２との同期が取れていない場合に、第１の状態から第２の状態に一時的に切り替える。

Description

信号処理装置、内視鏡システム、及び信号処理方法
　本発明は、信号処理装置、内視鏡システム、及び信号処理方法に関する。
　従来、先端に撮像部が設けられ、被検体内に挿入される内視鏡と、当該撮像部からの画像信号を処理するプロセッサとを備えた内視鏡システムが知られている。
　このような内視鏡システムでは、プロセッサは、撮像部を動作させるためのクロック信号と、当該撮像部から１フレーム毎に画像信号を取得するタイミングを示す同期信号（以下、第２の同期信号と記載）とを当該撮像部に対して出力する。そして、撮像部は、クロック信号に応じて動作するとともに、第２の同期信号に基づくタイミングで画像信号をプロセッサに対して出力する。
　ところで、近年では、撮像部を小型化するために、当該撮像部の機能から、同期信号を送受信する機能を取り除いた構成が提案されている（例えば、特許文献１参照）。
　特許文献１に記載の技術では、撮像部において、画像信号から同期信号を生成させるために、当該画像信号に電圧レベルの変化を設ける。そして、当該技術では、当該電圧レベルの変化に基づいて、１フレーム毎に当該画像信号が伝送されてきたタイミングを示す第１の同期信号を生成する同期信号生成部を設け、当該同期信号生成部から当該第１の同期信号をプロセッサに対して出力している。
米国特許第９３１９６０３号
　ここで、撮像部によって生成された画像信号に基づく画像を適切に表示するためには、同期信号生成部によって生成される第１の同期信号と、プロセッサによって生成される第２の同期信号とを同期させる必要がある。
　そして、内視鏡システムでは、電気メスやスネア等の処置具を高出力で使用すると、撮像部に入力されるクロック信号や当該撮像部から出力された画像信号が当該処置具からの外乱の影響を受ける場合がある。このような場合には、画像信号における電圧レベルの変化に基づいて生成される第１の同期信号が影響を受け、当該第１の同期信号と第２の同期信号との同期ずれが発生する。すなわち、撮像部によって生成された画像信号に基づく画像を適切に表示することができない。
　そこで、適切な画像を表示することが可能となる技術が要望されている。
　本発明は、上記に鑑みてなされたものであって、適切な画像を表示することが可能となる信号処理装置、信号処理方法、及び内視鏡システムを提供することを目的とする。
　上述した課題を解決し、目的を達成するために、本発明に係る信号処理装置は、少なくとも１つ以上のハードウェアから成るプロセッサを備え、前記プロセッサは、撮像部を動作させるクロック信号の前記撮像部に対する入力を許容する第１の状態と、前記クロック信号の前記撮像部に対する入力を禁止する第２の状態との一方の状態に切り替え、第１の同期信号生成回路から出力された第１の同期信号と、第２の同期信号生成回路から出力された第２の同期信号との同期が取れていない場合に、前記第１の状態から前記第２の状態に一時的に切り替える。
　本発明に係る内視鏡システムは、被検体内に挿入される内視鏡と、少なくとも１つ以上のハードウェアから成るプロセッサと、を備え、前記プロセッサは、撮像部を動作させるクロック信号の前記撮像部に対する入力を許容する第１の状態と、前記クロック信号の前記撮像部に対する入力を禁止する第２の状態との一方の状態に切り替え、第１の同期信号生成回路から出力された第１の同期信号と、第２の同期信号生成回路から出力された第２の同期信号との同期が取れていない場合に、前記第１の状態から前記第２の状態に一時的に切り替える。
　本発明に係る信号処理方法は、少なくとも１つ以上のハードウェアから成るプロセッサが実行する信号処理方法であって、像部を動作させるクロック信号の前記撮像部に対する入力を許容する第１の状態と、前記クロック信号の前記撮像部に対する入力を禁止する第２の状態との一方の状態に切り替え、第１の同期信号生成回路から出力された第１の同期信号と、第２の同期信号生成回路から出力された第２の同期信号との同期が取れていない場合に、前記第１の状態から前記第２の状態に一時的に切り替える。
　本発明に係る信号処理装置、信号処理方法、及び内視鏡システムによれば、適切な画像を表示することが可能となる。
図１は、実施の形態１に係る内視鏡システムの構成を示す図である。 図２は、内視鏡システムの要部の構成を示すブロック図である。 図３は、内視鏡システムの動作を示すタイムチャートである。 図４は、実施の形態１の効果を説明する図である。 図５は、実施の形態１の効果を説明する図である。 図６は、実施の形態２に係る内視鏡システムの要部の構成を示すブロック図である。 図７は、実施の形態３に係る内視鏡システムの要部の構成を示すブロック図である。 図８は、実施の形態１～３の変形例を説明する図である。
　以下に、図面を参照して、本発明を実施するための形態（以下、実施の形態）について説明する。なお、以下に説明する実施の形態によって本発明が限定されるものではない。さらに、図面の記載において、同一の部分には同一の符号を付している。
（実施の形態１）
　〔内視鏡システムの構成〕
　図１は、本実施の形態１に係る内視鏡システム１の構成を示す図である。
　内視鏡システム１は、例えば医療分野において用いられ、被検体内（生体内）を観察するシステムである。この内視鏡システム１は、図１に示すように、内視鏡２と、第２の同期信号生成回路３と、表示装置４と、光源装置５とを備える。
　内視鏡２は、一部が生体内に挿入され、当該生体内から反射された被写体像を撮像し、当該撮像により生成した画像信号を出力する。この内視鏡２は、図１に示すように、挿入部２１と、操作部２２と、ユニバーサルコード２３と、コネクタ部２４とを備える。
　挿入部２１は、少なくとも一部が可撓性を有し、生体内に挿入される部分である。この挿入部２１において、先端部分２１１（図１）には、撮像部６（図２参照）が設けられている。
　なお、撮像部６の詳細な構成については、後述する「内視鏡システムの要部の構成」において説明する。
　操作部２２は、挿入部２１における基端部分に対して接続されている。そして、操作部２２は、内視鏡２に対する各種の操作を受け付ける。
　ユニバーサルコード２３は、操作部２２から挿入部２１の延在方向とは異なる方向に延在し、上述した画像信号等を伝送するケーブルや、光源装置５から出射された照明光を導光する光ファイバ等が配設されたコードである。
　コネクタ部２４は、ユニバーサルコード２３の端部に設けられ、第２の同期信号生成回路３及び光源装置５に対してそれぞれ着脱自在に接続される。本実施の形態１では、コネクタ部２４内には、第１の同期信号生成回路７（図２参照）と、信号処理装置８（図２参照）とが設けられている。
　なお、第１の同期信号生成回路７及び信号処理装置８の詳細な構成については、後述する「内視鏡システムの要部の構成」において説明する。
　第２の同期信号生成回路３は、内視鏡システム１全体の動作を統括的に制御する。例えば、第２の同期信号生成回路３は、撮像部６から出力され、挿入部２１、操作部２２、ユニバーサルコード２３、及びコネクタ部２４を経由した後の画像信号に対して各種の画像処理を実行する。
　なお、第２の同期信号生成回路３の詳細な構成については、後述する「内視鏡システムの要部の構成」において説明する。
　表示装置４は、ＬＣＤ（Liquid　Crystal　Display）やＥＬ（Electro　Luminescence）ディスプレイ等であり、第２の同期信号生成回路３によって画像処理が実行された後の画像信号に基づく画像等を表示する。
　光源装置５は、本発明に係る光源部に相当する。この光源装置５は、例えばハロゲンランプや白色ＬＥＤ（Light　Emitting　Diode）等を含み、照明光を出射する。そして、光源装置５から出射された照明光は、コネクタ部２４、ユニバーサルコード２３、操作部２２、及び挿入部２１を経由した後、当該挿入部２１の先端部分２１１から生体内に向けて照射される。
　〔内視鏡システムの要部の構成〕
　次に、内視鏡システム１の要部である撮像部６、第１の同期信号生成回路７、信号処理装置８、及び第２の同期信号生成回路３の構成について説明する。
　図２は、内視鏡システム１の要部の構成を示すブロック図である。
　撮像部６は、クロック信号ＣＬ２（図２）に応じて動作する。当該クロック信号ＣＬ２は、第１の同期信号生成回路７から出力され、ユニバーサルコード２３、操作部２２、及び挿入部２１を経由し、撮像部６に対して入力される。また、撮像部６は、挿入部２１の先端部分２１１から照射され、生体内から反射された照明光（被写体像）を撮像する。そして、撮像部６は、当該撮像によって得られた画像信号Ｆ１（図２）を出力する。ここで、撮像部６は、例えば特許文献１に記載の技術と同様に、第１の同期信号生成回路７に当該画像信号Ｆ１から同期信号ＶＳ１（図２）を生成させるために、当該画像信号Ｆ１に電圧レベルの変化を設ける。
　以上説明した撮像部６は、被写体像を受光することによって電気信号（アナログ信号）に変換するＣＣＤ（Charge　Coupled　Device）またはＣＭＯＳ（Complementary　Metal　Oxide　Semiconductor）等を含んで構成されている。
　第１の同期信号生成回路７は、ＡＦＥ（Analog　Front　End）によって構成されている。また、第１の同期信号生成回路７は、アナログ信号をデジタル信号に変換（Ａ／Ｄ変換）する回路を含む。さらに、第１の同期信号生成回路７は、信号処理装置８から入力したクロック信号ＣＬ１２（図２）に基づいて、クロック信号ＣＬ２を生成する。そして、第１の同期信号生成回路７は、撮像部６に対して当該クロック信号ＣＬ２を出力する。当該クロック信号ＣＬ２は、本発明に係るクロック信号に相当する。また、第１の同期信号生成回路７は、撮像部６から出力され、挿入部２１、操作部２２、及びユニバーサルコード２３を経由した後の画像信号Ｆ１を入力する。そして、第１の同期信号生成回路７は、当該画像信号Ｆ１に対して所定の信号処理（例えばＡ／Ｄ変換等）を実行することによって画像信号Ｆ２（図２）を生成する。さらに、第１の同期信号生成回路７は、例えば特許文献１に記載の技術と同様に、入力した画像信号Ｆ１における電圧レベルの変化に基づいて、１フレーム毎に当該画像信号Ｆ１が伝送されてきたタイミングを示す同期信号ＶＳ１（図２）を生成する。当該同期信号ＶＳ１は、本発明に係る第１の同期信号に相当する。
　信号処理装置８は、ＦＰＧＡ（Field　Programmable　Gate　Array）等の少なくとも１つ以上のハードウェアからなるプロセッサを備える。この信号処理装置８は、図２に示すように、スイッチ制御回路８１と、ＰＬＬ（Phase　Locked　Loop）回路８２と、スイッチ回路８３と、映像処理回路８４とを備える。
　スイッチ制御回路８１は、第１の同期信号生成回路７から出力された同期信号ＶＳ１と、第２の同期信号生成回路３によって生成された同期信号ＶＳ２との同期が取れているか否かを判定する。例えば、スイッチ制御回路８１は、同期信号ＶＳ１に基づくパルスと同期信号ＶＳ２に基づくパルスとが異なる時刻に立ち上がる際に、同期信号ＶＳ１と同期信号ＶＳ２との同期が取れていないと判定する。そして、スイッチ制御回路８１は、同期信号ＶＳ１及び同期信号ＶＳ２の同期が取れていない（取れなくなった）と判定した場合に、スイッチ回路８３に対して出力するスイッチ信号ＳＷ（図２）を第１のタイミングでローレベルからハイレベルに切り替える。また、スイッチ制御回路８１は、当該第１のタイミングの後、第２のタイミングで再度、ローレベルに切り替える。
　なお、第１，第２のタイミングの詳細については、後述する「内視鏡システムの動作」において説明する。
　ＰＬＬ回路８２は、周波数シンセサイザであり、第２の同期信号生成回路３から出力されたクロック信号ＣＬ１１（図２）に基づいて、クロック信号ＣＬ１２（図２）を生成する。そして、ＰＬＬ回路８２は、スイッチ回路８３を経由した後、当該クロック信号ＣＬ１２を第１の同期信号生成回路７に対して出力する。
　スイッチ回路８３は、第２の同期信号生成回路３と第１の同期信号生成回路７との間のライン上に設けられており、当該ライン上でクロック信号が伝送される。また、スイッチ回路８３は、スイッチ制御回路８１からハイレベルのスイッチ信号ＳＷを入力している期間には、ＯＦＦ状態となり、ＰＬＬ回路８２から第１の同期信号生成回路７へのクロック信号ＣＬ１２の入力を禁止する。すなわち、スイッチ回路８３は、第１の同期信号生成回路７から撮像部６へのクロック信号ＣＬ２の入力を禁止する。一方、スイッチ回路８３は、スイッチ制御回路８１からローレベルのスイッチ信号ＳＷを入力している期間には、ＯＮ状態となり、ＰＬＬ回路８２から第１の同期信号生成回路７へのクロック信号ＣＬ１２の入力を許容する。すなわち、スイッチ回路８３は、第１の同期信号生成回路７から撮像部６へのクロック信号ＣＬ２の入力を許容する。
　映像処理回路８３は、第１の同期信号生成回路７から出力された画像信号Ｆ２に対して各種の画像処理を実行することによって画像信号Ｆ３を生成する。
　第２の同期信号生成回路３は、ＣＰＵ（Central　Processing　Unit）やＦＰＧＡ等を含んで構成されている。この第２の同期信号生成回路３は、クロック信号ＣＬ１１と、１フレーム毎に画像信号Ｆ３を取得するタイミングを示す同期信号ＶＳ２（図２）とをそれぞれ生成し、信号処理装置８（ＰＬＬ回路８２及びスイッチ制御回路８１）に対してそれぞれ出力する。また、第２の同期信号生成回路３は、信号処理装置８（映像処理回路８５）から出力された画像信号Ｆ３に対して各種の画像処理を実行する。そして、当該各種の画像処理が実行された後の画像信号に基づく画像は、表示装置４に表示される。
　なお、以上説明した同期信号ＶＳ２は、本発明に係る第２の同期信号に相当する。
　〔内視鏡システムの動作〕
　次に、内視鏡システム１の動作について説明する。なお、以下では、内視鏡システム１の要部である撮像部６、第１の同期信号生成回路７、信号処理装置８、及び第２の同期信号生成回路３の動作を主に説明する。
　図３は、内視鏡システム１の動作を示すタイムチャートである。具体的に、図３（ａ）～図３（ｇ）は、同期信号ＶＳ２、スイッチ信号ＳＷ、クロック信号ＣＬ１１、同期信号ＶＳ１、クロック信号ＣＬ１２、画像信号Ｆ１、及びプロセッサ出力画像をそれぞれ示している。ここで、プロセッサ出力画像とは、１フレーム毎に画像信号Ｆ３を取得するタイミングを示す同期信号ＶＳ２に基づくものであって、当該１フレーム分の画像信号Ｆ３における各データを取得するタイミングを示している。なお、図３では、当該１フレーム分の画像信号Ｆ３が５つのデータ（データ(1)～(5)）によって形成されているものとしている。データ(1)は、当該１フレーム分のうち最初のデータを意味する。データ(2)は、当該１フレーム分のうち２番目のデータを意味する。データ(3)は、当該１フレーム分のうち３番目のデータを意味する。データ(4)は、当該１フレーム分のうち４番目のデータを意味する。データ(5)は、当該１フレーム分のうち最後のデータを意味する。
　以下では、時刻Ｐ１（図３）において、電気メスやスネア等の処置具を高出力で使用し、クロック信号ＣＬ２や画像信号Ｆ１が当該処置具からの外乱の影響を受けた場合を想定する。当該外乱の影響を受けたことにより、図３（ｅ）では、クロック信号ＣＬ２のパルスが消失している。また、図３（ｆ）では、画像信号Ｆ１のデータが消失している（図３（ｆ）では「データなし」と記載）。
　ここで、第１の同期信号生成回路７は、画像信号Ｆ１における電圧レベルの変化を検出することによって、１フレーム分のうち何データ目の画像信号Ｆ１が撮像部６から伝送されてきているかを推測する。そして、第１の同期信号生成回路７は、当該電圧レベルの変化に基づいて、１フレーム分の画像信号Ｆ１が伝送されたと推測したときに、同期信号ＶＳ１に基づくパルスを立ち上げる。上述した場合には、クロック信号ＣＬ２や画像信号Ｆ１が外乱の影響を受けたため、画像信号Ｆ１には、撮像部６によって生成された電圧レベルの変化以外の変化が発生する。そして、第１の同期信号生成回路７は、撮像部６によって生成された電圧レベルの変化以外の変化も検出してしまうため、誤った推測を行うこととなる。このため、同期信号ＶＳ１に基づくパルスは、時刻Ｐ１の後に同期信号ＶＳ２に基づくパルスが最初に立ち上がる時刻Ｐ２（図３）からずれた時刻Ｐ３（図３）に立ち上がる（図３（ｄ））。すなわち、スイッチ制御部８１は、時刻Ｐ２において、同期信号ＶＳ１と同期信号ＶＳ２との同期が取れていない（取れなくなった）と判定する。
　そして、スイッチ制御回路８１は、時刻Ｐ２の後、スイッチ回路８３に対して出力するスイッチ信号ＳＷを第１のタイミングＰ４でローレベルからハイレベルに切り替える（図３（ｂ））。また、スイッチ制御回路８１は、第１のタイミングＰ４の後、スイッチ回路８３に対して出力するスイッチ信号ＳＷを第２のタイミングＰ５で、再度、ローレベルに切り替える（図３（ｂ））。
　ここで、第１のタイミングＰ４は、時刻Ｐ２の後、撮像部６から次の１フレームの画像信号Ｆ１１（Ｆ１（図３（ｆ）））が出力される前のタイミングである。本実施の形態１では、第１のタイミングＰ４は、時刻Ｐ２において、撮像部６から出力されていた１フレームの画像信号Ｆ１２（Ｆ１（図３（ｆ）））の出力が完了するタイミングである。
　また、第２のタイミングＰ５は、第１のタイミングＰ４の後、同期信号ＶＳ２に基づくパルスが立ち上がるタイミングである。本実施の形態１では、第２のタイミングＰ５は、第１のタイミングＰ４の後、同期信号ＶＳ２に基づくパルスが「最初に」立ち上がるタイミングである。
　これによって、スイッチ回路８３は、第１のタイミングＰ４から第２のタイミングＰ５までの期間Ｔ１、ＯＦＦ状態となり、ＰＬＬ回路８２から第１の同期信号生成回路７へのクロック信号ＣＬ１２の入力を禁止する。すなわち、スイッチ回路８３は、当該期間Ｔ１において、クロック信号ＣＬ２の撮像部６への入力を禁止する第２の状態となる（図３（ｅ））。また、スイッチ回路８３は、第２のタイミングＰ５以降、ＯＮ状態となり、ＰＬＬ回路８２から第１の同期信号生成回路７へのクロック信号ＣＬ１２の入力を許容する。すなわち、スイッチ回路８３は、第２のタイミングＰ５以降、クロック信号ＣＬ２の撮像部６への入力を許容する第１の状態となる（図３（ｅ））。
　そして、クロック信号ＣＬ２の入力が復帰されることで、撮像部６は、第２のタイミングＰ５以降、１データ目（データ(1)）から１フレームの画像信号Ｆ１１の出力を開始する。これによって、第１の同期信号生成回路７は、当該画像信号Ｆ１１に基づいて、第２のタイミングＰ５において、同期信号ＶＳ１に基づくパルスを立ち上げる。すなわち、第２のタイミングＰ５において、同期信号ＶＳ１と同期信号ＶＳ２との同期が取れる。
　なお、同期信号ＶＳ１と同期信号ＶＳ２との同期が取れていれば（画像信号Ｆ１におけるデータ（図３（ｆ））とプロセッサ出力画像のデータ（図３（ｇ））とが一致していれば）、表示装置４には適切な画像が表示される。一方、同期信号ＶＳ１と同期信号ＶＳ２との同期が取れてない場合（画像信号Ｆ１におけるデータ（図３（ｆ））とプロセッサ出力画像のデータ（図３（ｇ））とが一致していない場合）には、表示装置４には適切な画像が表示されない。
　以上説明した実施の形態１によれば、以下の効果を奏する。
　図４及び図５は、本実施の形態１の効果を説明する図である。なお、図４は、図３に対応したタイムチャートであって、時刻Ｐ２の後、スイッチ信号ＳＷをローレベルからハイレベルに切り替えるタイミングを第１のタイミングＰ４からずれた第１のタイミングＰ４´とした場合を示したものである。また、図５は、図３に対応したタイムチャートであって、第１のタイミングＰ４の後、スイッチ信号ＳＷを再度、ローレベルに切り替えるタイミングを第２のタイミングＰ５からずれた第２のタイミングＰ５´とした場合を示したものである。
　ところで、上述したように、第１の同期信号生成回路７は、画像信号Ｆ１における電圧レベルの変化のみを基にして１フレーム分のうち何データ目の画像信号Ｆ１が撮像部６から伝送されてきているかを推測する。このため、外乱の影響を受けることによって同期信号ＶＳ１と同期信号ＶＳ２との同期ずれが発生した後、時間の経過によって、当該同期ずれが解消することはない。
　本実施の形態１に係る信号処理装置８は、当該同期ずれが発生した場合に、スイッチ回路８３を第１の状態から第２の状態に一時的に切り替える。すなわち、撮像部６の動作を一旦、停止させることで、当該同期ずれを解消することができる。すなわち、撮像部６によって生成された画像信号Ｆ１に基づく画像を適切に表示することができる。
　ここで、時刻Ｐ２の後、スイッチ信号ＳＷをローレベルからハイレベルに切り替えるタイミングが第１のタイミングＰ４からずれ、撮像部６から１フレームの画像信号Ｆ１１が既に出力され始めた第１のタイミングＰ４´（図４）となった場合を想定する。
　この場合には、第１のタイミングＰ４´の後、第２のタイミングＰ５で、再度、スイッチ信号ＳＷをローレベルに切り替えた場合であっても、撮像部６の動作を停止する前に１フレームの画像信号Ｆ１１が既に出力され始めている。このため、第２のタイミングＰ５以降、画像信号Ｆ１におけるデータ（図４（ｆ））と、プロセッサ出力画像のデータ（図４（ｇ））とが一致することはない。すなわち、表示装置４には適切な画像が表示されない。
　また、第１のタイミングＰ４の後、スイッチ信号ＳＷを再度、ローレベルに切り替えるタイミングが第２のタイミングＰ５からずれ、同期信号ＶＳ２に基づくパルスが立ち上がるタイミング以外の第２のタイミングＰ５´（図５）となった場合を想定する。
　この場合には、１フレームの画像信号Ｆ１１が出力されるタイミングがプロセッサ出力画像のデータと一致しない（図５（ｆ）及び図５（ｇ））。すなわち、表示装置４には適切な画像が表示されない。
　これに対して、本実施の形態１に係る信号処理装置８では、時刻Ｐ２の後、第１のタイミングＰ４でスイッチ信号ＳＷをローレベルからハイレベルに切り替えるとともに、当該第１のタイミングＰ４の後、第２のタイミングＰ５で再度、ローレベルに切り替える。このため、第２のタイミングＰ５以降、画像信号Ｆ１におけるデータ（図３（ｆ））と、プロセッサ出力画像のデータ（図３（ｇ））とが一致し、表示装置４に適切な画像を表示することができる。
　特に、第２のタイミングＰ５は、第１のタイミングＰ４の後、同期信号ＶＳ２に基づくパルスが「最初に」立ち上がるタイミングである。このため、第１のタイミングＰ４から第２のタイミングＰ５までの期間Ｔ１（表示装置４に画像が表示されない期間）を短くすることができ、表示装置４に画像が表示されない期間を短くすることができる。
　また、撮像部６は、同期信号を送受信する機能を取り除いた構成である。このため、撮像部６を小型化し、これによって、当該撮像部６が設けられる挿入部２１を細径化することができる。
（実施の形態２）
　次に、本実施の形態２について説明する。
　以下の説明では、上述した実施の形態１と同様の構成には同一符号を付し、その詳細な説明は省略または簡略化する。
　図６は、図２に対応した図であって、本実施の形態２に係る内視鏡システム１Ａの要部の構成を示すブロック図である。
　本実施の形態２に係る内視鏡システム１Ａでは、図６に示すように、上述した実施の形態１において説明した内視鏡システム１（図２）に対して、スイッチ制御回路８１は、第１のタイミングＰ４から第２のタイミングＰ５までの期間Ｔ１において、第２の同期信号生成回路３に対してハイレベルの光量制御信号ＬＣを出力する。なお、期間Ｔ１以外の期間では、スイッチ制御回路８１は、第２の同期信号生成回路３に対してローレベルの光量制御信号ＬＣを出力する。そして、第２の同期信号生成回路３は、ハイレベルの光量制御信号ＬＣを入力している期間Ｔ１において、光源装置５の動作を制御し、当該光源装置５から出射される照明光の光量を他の期間よりも低くする。
　以上説明した本実施の形態２によれば、上述した実施の形態１と同様の効果の他、以下の効果がある。
　ところで、１フレームの画像信号Ｆ１１に基づく画像は、期間Ｔ１において過度に露光した結果、生成された画像信号である。このため、当該画像信号Ｆ１１に基づく画像は、明るさが比較的に明るいものとなる。
　ここで、本実施の形態２に係る内視鏡システム１Ａでは、期間Ｔ１において照明光の光量を他の期間よりも低くする。このため、画像信号Ｆ１１に基づく画像の明るさを適切な明るさとし、適切な画像を表示することができる。
（実施の形態３）
　次に、本実施の形態３について説明する。
　以下の説明では、上述した実施の形態１と同様の構成には同一符号を付し、その詳細な説明は省略または簡略化する。
　図７は、図２に対応した図であって、本実施の形態３に係る内視鏡システム１Ｂの要部の構成を示すブロック図である。
　本実施の形態３に係る内視鏡システム１Ｂでは、図７に示すように、上述した実施の形態１において説明した内視鏡システム１（図２）に関して、信号処理装置８に対して減衰回路８５が追加されている。
　ここで、本実施の形態１に係るスイッチ制御回路８１は、第２のタイミングＰ５から、同期信号ＶＳ２に基づくパルスが次に立ち上がるまでの期間、減衰回路８５に対してハイレベルのゲイン信号Ｇ１（図７）を出力する。なお、当該期間以外の期間では、スイッチ制御回路８１は、減衰回路８５に対してローベルのゲイン信号Ｇ１を出力する。
　減衰回路８５は、第１の同期信号生成回路７と第２の同期信号生成回路３との間のライン上に設けられており、当該ライン上で画像信号が伝送される。また、減衰回路８５は、第１の同期信号生成回路７から出力された画像信号Ｆ２における各画素の画素値に対してゲインを乗算することによって、当該画像信号Ｆ２に基づく画像の明るさを調整する。そして、減衰回路８５は、当該明るさを調整した後の画像信号Ｆ２を映像処理回路８４に対して出力する。具体的に、減衰回路８５は、スイッチ制御回路８１からローベルのゲイン信号Ｇ１を入力している期間には、画像信号Ｆ２における各画素の画素値に対して第１のゲインを乗算する。一方、減衰回路８５は、スイッチ制御回路８１からハイレベルのゲイン信号Ｇ１を入力している期間には、画像信号Ｆ２における各画素の画素値に対して第１のゲインよりも小さい第２のゲインを乗算する。
　以上説明した本実施の形態３によれば、上述した実施の形態１と同様の効果の他、以下の効果を奏する。
　本実施の形態３に係る信号処理装置８は、第２のタイミングＰ５から、同期信号ＶＳ２に基づくパルスが次に立ち上がるまでの期間において入力した１フレームの画像信号Ｆ２（画像信号Ｆ１１）に基づく画像を他のフレームの画像信号Ｆ２に基づく画像よりも暗くする。このため、上述した実施の形態２と同様に、画像信号Ｆ１１に基づく画像の明るさを適切な明るさとし、適切な画像を表示することができる。
（その他の実施の形態）
　ここまで、本発明を実施するための形態を説明してきたが、本発明は上述した実施の形態１～３によってのみ限定されるべきものではない。
　上述した実施の形態１～３では、スイッチ制御回路８１は、同期信号ＶＳ１と同期信号ＶＳ２との同期が取れているか否かを判定する。そして、スイッチ制御回路８１は、同期が取れていないと判定した場合に、第１のタイミングＰ４でスイッチ回路８３に対して出力するスイッチ信号ＳＷをローレベルからハイレベルに切り替えていた。しかしながら、当該判定をスイッチ制御回路８１が実行しなくても構わない。
　例えば、術者等のユーザは、表示装置４に適切な画像が表示されていないと判断した場合に、内視鏡システム１，１Ａ，１Ｂを構成する入力部（図示略）に対して操作を行う。そして、スイッチ制御回路８１は、当該操作の後、第１のタイミングＰ４で、スイッチ回路８３に対して出力するスイッチ信号ＳＷをローレベルからハイレベルに切り替える。
　すなわち、同期信号ＶＳ１と同期信号ＶＳ２との同期が取れているか否かを判定する機能をスイッチ制御回路８１（信号処理装置８）から取り除いても構わない。
　上述した実施の形態１～３では、信号処理装置８は、第２の同期信号生成回路３とは別体で構成されていたが、これに限らず、当該第２の同期信号生成回路３内に搭載されても構わない。同様に、信号処理装置８は、第１の同期信号生成回路７とは別体で構成されていたが、これに限らず、当該第１の同期信号生成回路７内に搭載されても構わない。
　また、スイッチ回路８３を、撮像部６と第１の同期信号生成回路７との間におけるクロック信号ＣＬ２を伝送するライン上に設けることで、当該クロック信号ＣＬ２の撮像部６に対する入力を許容または禁止する構成としても構わない。
　上述した実施の形態３では、減衰回路８４は、信号処理装置８に設けられていたが、これに限らず、撮像部６と第１の同期信号生成回路７との間における画像信号Ｆ１を伝送するライン上に当該減衰回路８４を設け、当該画像信号Ｆ１に基づく画像の明るさを調整する構成としても構わない。
　図８は、本実施の形態１～３の変形例を説明する図である。なお、図８は、図３に対応したタイムチャートである。具体的に、図８（ａ）～図８（ｈ）は、同期信号ＶＳ２、スイッチ信号ＳＷ、クロック信号ＣＬ１１、同期信号ＶＳ１、クロック信号ＣＬ１２、画像信号Ｆ１、プロセッサ出力画像、及び画像信号Ｆ３をそれぞれ示している。なお、図８では、時刻Ｐ２の後、スイッチ信号ＳＷをローレベルからハイレベルに切り替えるタイミングを第１のタイミングＰ４からずれた第１のタイミングＰ４´´とした場合を示している。また、図８では、第１のタイミングＰ４の後、スイッチ信号ＳＷを再度、ローレベルに切り替えるタイミングを第２のタイミングＰ５からずれた第２のタイミングＰ５´´とした場合を示している。
　上述した実施の形態１～３では、スイッチ信号ＳＷをローレベルからハイレベルに切り替えるタイミングを第１のタイミングＰ４とし、スイッチ信号ＳＷを再度、ローレベルに切り替えるタイミングを第２のタイミングＰ５としていたが、これに限らない。
　例えば、映像処理回路８４にデータ記憶機能を追加すれば、第１，第２のタイミングＰ４，Ｐ５以外の第１，第２のタイミング（図８の例では第１，第２のタイミングＰ４´´，Ｐ５´´）としても、表示装置４に適切な画像を表示することができる。
　具体的に、映像処理回路８４は、スイッチ信号ＳＷがローレベルである場合には、処理した画像信号Ｆ３をそのまま第２の同期信号生成回路３に対して出力する（図８（ｆ），図８（ｈ）。一方、映像処理回路８４は、スイッチ信号ＳＷがハイレベルである場合には、第１の同期信号生成回路７から入力する画像信号Ｆ２を常時、監視する。また、映像処理回路８４は、当該監視中に、画像信号Ｆ２が入力された場合には、当該画像信号Ｆ２を記憶する。図８（ｈ）の例では、第１のタイミングＰ４´´以降、画像信号Ｆ２におけるデータ(1)を入力しているため、当該データ(1)を記憶する。そして、映像処理回路８４は、第１のタイミングＰ４´´の後、同期信号ＶＳ２に基づくパルスが最初に立ち上がるタイミングＰ５で記憶していたデータ(1)を第２の同期信号生成回路３に対して出力する。また、スイッチ制御回路８１は、当該データ(1)の出力が完了する第２のタイミングＰ５´´でスイッチ信号ＳＷをハイレベルからローレベルに切り替える。これによって、第２のタイミングＰ５´´以降、画像信号Ｆ１，Ｆ３におけるデータ（図８（ｆ），図８（ｈ））と、プロセッサ出力画像のデータ（図８（ｇ））とが一致し、表示装置４に適切な画像を表示することができる。
　１，１Ａ，１Ｂ　内視鏡システム
　２　内視鏡
　３　第２の同期信号生成回路
　４　表示装置
　５　光源装置
　６　撮像部
　７　第１の同期信号生成回路
　８　信号処理装置
　２１　挿入部
　２２　操作部
　２３　ユニバーサルコード
　２４　コネクタ部
　８１　スイッチ制御回路
　８２　ＰＬＬ回路
　８３　スイッチ回路
　８４　映像処理回路
　８５　減衰回路
　２１１　先端部分
　ＣＬ１１，ＣＬ１２，ＣＬ２　クロック信号
　Ｆ１～Ｆ３，Ｆ１１，Ｆ１２　画像信号
　Ｇ１　ゲイン信号
　Ｐ１～Ｐ３　時刻
　Ｐ４，Ｐ４´，Ｐ４´´　第１のタイミング
　Ｐ５，Ｐ５´，Ｐ５´´　第２のタイミング
　ＬＣ　光量制御信号
　ＳＷ　スイッチ信号
　Ｔ１　期間
　ＶＳ１，ＶＳ２　同期信号

Claims (15)

  1. 　少なくとも１つ以上のハードウェアから成るプロセッサを備え、
    　前記プロセッサは、
    　撮像部を動作させるクロック信号の前記撮像部に対する入力を許容する第１の状態と、前記クロック信号の前記撮像部に対する入力を禁止する第２の状態との一方の状態に切り替え、
    　第１の同期信号生成回路から出力された第１の同期信号と、第２の同期信号生成回路から出力された第２の同期信号との同期が取れていない場合に、前記第１の状態から前記第２の状態に一時的に切り替える信号処理装置。
  2. 　前記プロセッサは、
    　前記第１の同期信号と前記第２の同期信号との同期が取れているか否かを判定し、同期が取れていないと判定した場合に、前記第１の状態から前記第２の状態に一時的に切り替える、請求項１に記載の信号処理装置。
  3. 　前記プロセッサは、
    　前記第１の同期信号に基づくパルスと前記第２の同期信号に基づくパルスとが異なる時刻に立ち上がる際に、前記第１の同期信号と前記第２の同期信号の同期が取れていないと判定する、請求項２に記載の信号処理装置。
  4. 　前記プロセッサは、
    　前記第１の同期信号と前記第２の同期信号との同期が取れなくなった後、前記撮像部から次の１フレームの画像信号が出力される前に前記第１の状態から前記第２の状態に切り替える、請求項１に記載の信号処理装置。
  5. 　前記プロセッサは、
    　前記第１の状態から前記第２の状態に切り替えた後、前記第２の同期信号に基づくパルスが立ち上がるタイミングで、再度、前記第１の状態に切り替える、請求項４に記載の信号処理装置。
  6. 　前記プロセッサは、
    　前記第１の状態から前記第２の状態に切り替えた後、前記第２の同期信号に基づくパルスが最初に立ち上がるタイミングで、再度、前記第１の状態に切り替える、請求項５に記載の信号処理装置。
  7. 　前記プロセッサは、
    　前記第１の状態から前記第２の状態に切り替え、再度、前記第１の状態に切り替えた後に前記撮像部から出力される少なくとも１フレーム分の画像信号に基づく画像を暗くする、請求項１に記載の信号処理装置。
  8. 　前記プロセッサは、
    　前記画像信号に乗算する２つのゲインのうち、
    　一方のゲインよりも小さいゲインを前記画像信号に対して乗算する、請求項７に記載の信号処理装置。
  9. 　前記プロセッサは、
    　前記画像信号に乗算する前記２つのゲインのうち、
    　前記一方のゲインよりも小さいゲインを、前記第１の同期信号生成回路から出力される画像信号に対して乗算する、請求項８に記載の信号処理装置。
  10. 　前記プロセッサは、
    　前記画像信号に乗算する前記２つのゲインのうち、
    　前記一方のゲインよりも小さいゲインを、前記撮像部から出力され、前記第１の同期信号生成回路に入力される画像信号に対して乗算する、請求項８に記載の信号処理装置。
  11. 　前記プロセッサは、
    　前記第１の状態から前記第２の状態に切り替えた時に前記撮像部から出力される画像信号の記憶を開始する、請求項１に記載の信号処理装置。
  12. 　前記プロセッサは、
    　前記第１の状態から前記第２の状態に切り替えた後、前記第２の同期信号に基づくパルスが最初に立ち上がる時に、記憶した前記画像信号の出力を開始する、請求項１１に記載の信号処理装置。
  13. 　被検体内に挿入される内視鏡と、
    　少なくとも１つ以上のハードウェアから成るプロセッサと、を備え、
    　前記プロセッサは、
    　撮像部を動作させるクロック信号の前記撮像部に対する入力を許容する第１の状態と、前記クロック信号の前記撮像部に対する入力を禁止する第２の状態との一方の状態に切り替え、
    　第１の同期信号生成回路から出力された第１の同期信号と、第２の同期信号生成回路から出力された第２の同期信号との同期が取れていない場合に、前記第１の状態から前記第２の状態に一時的に切り替える内視鏡システム。
  14. 　前記被検体に照射する照明光を出射する光源部をさらに備え、
    　前記プロセッサは、
    　前記第２の状態に切り替えている期間において、前記光源部の動作を制御し、前記照明光の光量を他の期間よりも低くする、請求項１３に記載の内視鏡システム。
  15. 　少なくとも１つ以上のハードウェアから成るプロセッサが実行する信号処理方法であって、
    　撮像部を動作させるクロック信号の前記撮像部に対する入力を許容する第１の状態と、前記クロック信号の前記撮像部に対する入力を禁止する第２の状態との一方の状態に切り替え、
    　第１の同期信号生成回路から出力された第１の同期信号と、第２の同期信号生成回路から出力された第２の同期信号との同期が取れていない場合に、前記第１の状態から前記第２の状態に一時的に切り替える信号処理方法。
PCT/JP2020/009792 2020-03-06 2020-03-06 信号処理装置、内視鏡システム、及び信号処理方法 WO2021176711A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2020/009792 WO2021176711A1 (ja) 2020-03-06 2020-03-06 信号処理装置、内視鏡システム、及び信号処理方法
US17/902,293 US11957315B2 (en) 2020-03-06 2022-09-02 Signal processing device, endoscope system, and signal processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/009792 WO2021176711A1 (ja) 2020-03-06 2020-03-06 信号処理装置、内視鏡システム、及び信号処理方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/902,293 Continuation US11957315B2 (en) 2020-03-06 2022-09-02 Signal processing device, endoscope system, and signal processing method

Publications (1)

Publication Number Publication Date
WO2021176711A1 true WO2021176711A1 (ja) 2021-09-10

Family

ID=77613966

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/009792 WO2021176711A1 (ja) 2020-03-06 2020-03-06 信号処理装置、内視鏡システム、及び信号処理方法

Country Status (2)

Country Link
US (1) US11957315B2 (ja)
WO (1) WO2021176711A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03114432A (ja) * 1989-09-28 1991-05-15 Olympus Optical Co Ltd 電子内視鏡装置
JP2013000454A (ja) * 2011-06-20 2013-01-07 Olympus Corp 電子内視鏡装置
JP2013075100A (ja) * 2011-09-30 2013-04-25 Fujifilm Corp 内視鏡システム及び内視鏡の外部制御装置
JP2015080702A (ja) * 2013-10-24 2015-04-27 Hoya株式会社 内視鏡装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8890945B2 (en) 2011-11-14 2014-11-18 Omnivision Technologies, Inc. Shared terminal of an image sensor system for transferring image data and control signals
CN103648364B (zh) * 2012-03-01 2016-05-25 奥林巴斯株式会社 摄像系统
JP2015053643A (ja) * 2013-09-09 2015-03-19 オリンパス株式会社 撮像装置
JP6116766B1 (ja) * 2015-06-30 2017-04-19 オリンパス株式会社 処理装置および処理システム
CN108135454B (zh) * 2015-09-30 2020-03-13 奥林巴斯株式会社 摄像装置、内窥镜以及内窥镜系统
JP6360988B1 (ja) * 2016-09-05 2018-07-18 オリンパス株式会社 内視鏡および内視鏡システム
WO2019064681A1 (ja) * 2017-09-29 2019-04-04 オリンパス株式会社 内視鏡および内視鏡システム
WO2019207762A1 (ja) * 2018-04-27 2019-10-31 オリンパス株式会社 撮像システムおよび内視鏡システム
US20200400566A1 (en) * 2019-06-20 2020-12-24 Ethicon Llc Image synchronization without input clock and data transmission clock in a pulsed laser mapping imaging system
WO2021059499A1 (ja) * 2019-09-27 2021-04-01 オリンパス株式会社 撮像システム
JP7362782B2 (ja) * 2020-01-09 2023-10-17 オリンパス株式会社 撮像システムおよび内視鏡スコープ
WO2021176710A1 (ja) * 2020-03-06 2021-09-10 オリンパス株式会社 信号処理装置、内視鏡システム、及び信号処理方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03114432A (ja) * 1989-09-28 1991-05-15 Olympus Optical Co Ltd 電子内視鏡装置
JP2013000454A (ja) * 2011-06-20 2013-01-07 Olympus Corp 電子内視鏡装置
JP2013075100A (ja) * 2011-09-30 2013-04-25 Fujifilm Corp 内視鏡システム及び内視鏡の外部制御装置
JP2015080702A (ja) * 2013-10-24 2015-04-27 Hoya株式会社 内視鏡装置

Also Published As

Publication number Publication date
US20220409031A1 (en) 2022-12-29
US11957315B2 (en) 2024-04-16

Similar Documents

Publication Publication Date Title
CN106256123B (zh) 处理装置、摄像装置以及内窥镜系统
EP2638846B1 (en) Medical apparatus
JP5927370B1 (ja) 撮像装置および処理装置
JP6109457B1 (ja) 撮像システムおよび処理装置
JP6360988B1 (ja) 内視鏡および内視鏡システム
JP5675496B2 (ja) 医療機器及び医療用プロセッサ
WO2013121616A1 (ja) 内視鏡装置
US11612041B2 (en) Light source device, medical observation system, illumination method, and computer readable recording medium
US20220409009A1 (en) Signal processing device, endoscope system, and signal processing method
WO2021176711A1 (ja) 信号処理装置、内視鏡システム、及び信号処理方法
CN111629651B (zh) 摄像系统和照明控制方法
JP6099445B2 (ja) 撮像システム
WO2017047321A1 (ja) 信号処理装置
JP2009095559A (ja) 内視鏡装置
JP2009095539A (ja) 内視鏡装置の電子内視鏡
WO2019167298A1 (ja) 被検体観察システム、被検体観察システムの作動方法
WO2018116587A1 (ja) 撮像装置及び内視鏡システム
JP2020014065A (ja) 同期補償回路、内視鏡装置、内視鏡システム、および同期補償方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20922616

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20922616

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP