WO2021157051A1 - プラズマ処理装置及びプラズマ処理方法 - Google Patents

プラズマ処理装置及びプラズマ処理方法 Download PDF

Info

Publication number
WO2021157051A1
WO2021157051A1 PCT/JP2020/004764 JP2020004764W WO2021157051A1 WO 2021157051 A1 WO2021157051 A1 WO 2021157051A1 JP 2020004764 W JP2020004764 W JP 2020004764W WO 2021157051 A1 WO2021157051 A1 WO 2021157051A1
Authority
WO
WIPO (PCT)
Prior art keywords
frequency power
power supply
electrode
plasma
matching
Prior art date
Application number
PCT/JP2020/004764
Other languages
English (en)
French (fr)
Inventor
鈴木　達也
誠 樫部
Original Assignee
株式会社日立ハイテク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立ハイテク filed Critical 株式会社日立ハイテク
Priority to KR1020217001572A priority Critical patent/KR102501531B1/ko
Priority to PCT/JP2020/004764 priority patent/WO2021157051A1/ja
Priority to JP2020571731A priority patent/JP7085031B2/ja
Priority to CN202080004065.7A priority patent/CN115004863A/zh
Priority to US17/278,423 priority patent/US20220367156A1/en
Priority to TW110102973A priority patent/TWI784401B/zh
Publication of WO2021157051A1 publication Critical patent/WO2021157051A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32201—Generating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/32229—Waveguides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/32238—Windows

Definitions

  • the present invention relates to a plasma processing apparatus and a plasma processing method for processing a substrate-like sample such as a semiconductor wafer held in a processing chamber inside a vacuum vessel.
  • a plasma processing apparatus and a plasma processing method for processing a substrate-like sample such as a semiconductor wafer held in a processing chamber inside a vacuum vessel.
  • it is suitable for processing a sample by forming a bias potential with high-frequency power.
  • a mask formed in advance on the upper surface of a sample such as a semiconductor wafer or a plurality of film layers to be processed can be etched using plasma. It is commonly done.
  • Patent Document 1 discloses an example for reducing processing variation at an end portion of a wafer.
  • the first electrode is placed inside the sample table, the second electrode is placed inside the dielectric ring-shaped member arranged on the outer peripheral side of the sample table, and the first high-frequency power supply is placed on the first electrode.
  • This is a method of processing a wafer by adjusting the high frequency power supplied from the second high frequency power source and the high frequency power supplied from the second high frequency power source to the second electrode.
  • the high-frequency power supplied to the second electrode is adjusted to obtain a desired electric field distribution on the conductor ring arranged on the outer peripheral side of the wafer, thereby reducing the processing variation at the edge of the wafer. There is.
  • the first high frequency power supply is connected to the first electrode via a first impedance matching box that matches the impedance of the power supply output line, and the second high frequency power supply is of the power supply output line. It is connected to the second electrode via a second impedance matching device that performs impedance matching. Further, the first electrode and the second electrode are connected via plasma.
  • the high frequency power output from the first high frequency power supply is relatively larger than the high frequency power output from the second high frequency power supply. Therefore, the first high-frequency power supplied to the first electrode wraps around to the output line of the second high-frequency power supply via the plasma.
  • the wraparound power is reflected by the second high frequency power supply.
  • the reflected power is monitored as traveling power at the monitor value of the second high frequency power supply.
  • the impedance matching box monitors the output line of the high-frequency power supply and performs impedance matching of the output line when the detected power monitor value exceeds a predetermined value.
  • the power monitor value that monitors the output line of the high-frequency power supply sets the predetermined value. Beyond, the second impedance matching device goes into matching operation.
  • the matching operation of the second impedance matching box is also unstable. If the reproducibility of the matching position cannot be obtained due to the unstable matching operation, the reproducibility of the plasma cannot be obtained, and the processing result of the wafer may vary.
  • An object of the present invention is a high-quality plasma processing apparatus by suppressing the phenomenon that the first high-frequency power wraps around to the output line of the second high-frequency power supply via plasma and suppressing the variation in the wafer processing result. And to provide a plasma processing method.
  • the present invention includes, as one embodiment, a processing chamber in which a sample is plasma-treated, a first electrode, and a second electrode arranged outside the first electrode.
  • the preset value of the second matcher is a predetermined value.
  • a control device for controlling the first high-frequency power source is further provided so as to supply the first high-frequency power to the sample table, and the predetermined value is the high-frequency power of the impedance of the second transmission line. Is a value that makes the impedance not detected by the second matching unit.
  • the present invention includes a processing chamber in which the sample is plasma-treated, a first electrode, and a second electrode arranged outside the first electrode, and the sample is mounted. A sample table to be placed, a first high-frequency power supply that supplies the first high-frequency power to the first electrode via the first matching unit and the first transmission line, and a second matching unit and a second.
  • the present invention includes a processing chamber in which the sample is plasma-treated, a first electrode, and a second electrode arranged outside the first electrode, and the sample is placed on the processing chamber.
  • the sample table to be used, the first high-frequency power supply that supplies the first high-frequency power to the first electrode via the first matcher and the first transmission line, the second matcher, and the second.
  • a plasma processing apparatus including a second high-frequency power source that supplies a second high-frequency power to the second electrode via a transmission line
  • the relay connected to the second transmission line is brought into a non-conducting state.
  • a control device for controlling the first high-frequency power source so as to supply the first high-frequency power to the sample table when the second transmission line is disconnected is further provided.
  • the present invention by suppressing the phenomenon that the first high-frequency power wraps around to the output line of the second high-frequency power supply via plasma, it is possible to suppress variations in the processing result of the wafer.
  • FIG. 1 It is a vertical sectional view schematically showing the outline of the structure of the plasma processing apparatus which concerns on Examples 1 and 2 of this invention. It is a vertical sectional view schematically showing the outline of the structure of the plasma processing apparatus which concerns on Example 3 of this invention. It is a figure which shows the control block which concerns on Example 1 and 2. It is a figure which shows the control block which concerns on Example 3.
  • FIG. It is a timing chart which shows the control timing which concerns on the prior art example. It is a timing chart which shows the control timing which concerns on Example 1.
  • FIG. It is a timing chart which shows the control timing which concerns on Example 3.
  • FIG. 1 It is a figure which shows the table of the preset position of the 2nd matcher corresponding to the set power of the 1st high frequency power source which concerns on Example 2.
  • FIG. It is a figure which shows the flowchart of the control flow which concerns on the prior art example. It is a figure which shows the flowchart of the control flow which concerns on Example 1.
  • FIG. It is a figure which shows the flowchart of the control flow which concerns on Example 2.
  • FIG. 1 is a vertical cross-sectional view schematically showing an outline of the configuration of the plasma processing apparatus 100 according to the first and second embodiments of the present invention.
  • a microwave ECR plasma etching apparatus is used. That is, an electric field having a specific frequency in the microwave band is used as an electric field for forming plasma in the processing chamber, and a magnetic field having a strength corresponding to the frequency of the electric field is supplied to the processing chamber.
  • ECR Electro Cyclotron Response
  • Etch is generated by the interaction between these electric fields and magnetic fields, and atoms or molecules of gas supplied to the processing chamber are excited to form plasma, and the film to be processed on the upper surface of the semiconductor wafer is formed. Etch.
  • a vacuum evacuation means having a plasma forming means for supplying an electric field and a magnetic field for using the vacuum vessel 101, and a vacuum molecular pump for roughing such as a turbo molecular pump and a rotary pump which are connected below the vacuum vessel 101 and exhaust the inside of the processing chamber 104. I have.
  • a disk-shaped, for example, quartz dielectric window 103 is arranged in the upper part of the processing chamber 104 to airtightly partition the inside and outside of the processing chamber 104, and covers the upper part of the processing chamber 104 to form a ceiling surface thereof. ..
  • a dielectric (for example, quartz) shower plate 102 for arranging a plurality of through holes for introducing a gas for etching is arranged.
  • a substantially cylindrical space having a small height in which the supplied etching gas is diffused and filled is arranged, and this space supplies the etching gas. It is connected to the gas supply device to be installed by a gas introduction pipeline (not shown).
  • a vacuum exhaust port 110 communicated with the lower part of the processing chamber 104 is arranged below the vacuum container 101, and a vacuum exhaust device (not shown) which is a vacuum exhaust means including a turbo molecular pump is below the vacuum exhaust port 110. ) Is connected.
  • a waveguide 105 that propagates an electric field introduced into the processing chamber 104 is arranged above the dielectric window 103.
  • the waveguide 105 of this embodiment is roughly divided into two parts, the shaft of which extends vertically upward above the processing chamber 104, and a cylindrical pipe portion having a circular cross section, which is further connected to the upper end portion thereof.
  • the direction of the axis is bent from the cylindrical portion and extends in the horizontal direction, and the cross section has a rectangular prismatic portion.
  • an electric field generation power supply 106 such as a magnetron formed by transmitting a microwave electric field is arranged.
  • the electric field oscillated by the electric field generating power supply 106 propagates through the waveguide 105 and enters the resonance cylindrical space connected below the lower end of the cylindrical tube portion to enter a predetermined electric field. After being set to the mode of, it is supplied to the processing chamber 104 through the dielectric window 103.
  • the frequency of the electromagnetic wave is not particularly limited, but in this embodiment, a microwave of 2.45 GHz is used.
  • a magnetic field generating coil 107 which is a solenoid coil for forming a magnetic field to be supplied into the processing chamber 104, is arranged so as to surround the upper side and the side of the processing chamber 104. Has been done.
  • the electric field propagated and introduced into the processing chamber 104 causes an interaction with the magnetic field introduced into the processing chamber 104 formed by the magnetic field generating coil 107, and the etching gas also supplied into the processing chamber 104. By exciting the particles, plasma is generated in the processing chamber 104.
  • sample table 108 is arranged at the lower part in the processing chamber 104.
  • the upper surface of the sample table 108 is covered with a dielectric film, which is a film of a material containing a dielectric formed by thermal spraying, and a wafer 109, which is a substrate-like sample to be processed, is placed on the upper surface of the dielectric film. Be retained.
  • the mounting surface on which the wafer 109 is mounted faces the dielectric window 103 or the shower plate 102.
  • a conductor film 111 made of a conductor material is arranged inside the dielectric film.
  • the conductor film 111 is connected to the DC power supply 126 via a high frequency filter 125, and is configured as a film-like electrode.
  • sample table 111 has a substantially cylindrical shape in which the processing chamber 104 and the shaft are arranged together, and inside the sample table 111, the sample table 111 is electrically connected to the first high frequency power supply 124 via the first matching device 129.
  • a metal base material 131 having a disk shape is arranged as an electrode to be formed.
  • a ring-shaped member made of a dielectric such as quartz is formed on the outer peripheral side of a dielectric film (dielectric film) having a substantially circular shape in accordance with the shape of the wafer 109 arranged on the upper surface of the base material 131.
  • the susceptor 113 is arranged. Therefore, the height of the base material 131 itself is recessed and lowered at the portion on the outer peripheral side of the dielectric film, which is the mounting surface of the sample table 108, and forms a step with the upper surface of the dielectric film.
  • the dielectric susceptor 113 functions as a cover that protects the sample table 108 from plasma.
  • the vacuum container 101 is connected to the vacuum container for transportation via a gate on the side surface thereof, although not shown.
  • the unprocessed wafer 109 is carried into the processing chamber 104 through the gate while being placed on the arm of the transfer robot arranged in the transfer vacuum container (vacuum transfer container) and held.
  • the wafer 109 conveyed into the processing chamber 104 is delivered to the sample table 108 from the arm and placed on the dielectric film constituting the upper surface thereof. After that, the DC voltage from the DC power supply 126 is supplied to the conductor film 111, and the wafer 109 is attracted and held on the dielectric film by the electrostatic force formed between the DC power supply 126 and the wafer 109.
  • the processing chamber 104 is airtightly closed to the vacuum transfer container by a gate valve (not shown) that opens and closes the gate during processing, and the inside is sealed.
  • the etching gas is introduced into the processing chamber 104 from the shower plate 102, the vacuum exhaust device 108 is driven, and the pressure inside the processing chamber 104 is the gas supply rate and the exhaust rate. The balance keeps the pressure at a certain level.
  • the plasma 116 is formed in the processing chamber 104 by the interaction of the electric field and the magnetic field supplied from the plasma forming means.
  • high-frequency power is supplied to the base material 131 from the first high-frequency power source 124 connected to the base material 131 in the sample table 108, and the sample table is supplied with electric power.
  • Bias potentials are formed on the dielectric film on the upper surface of 108 and on the wafer 108.
  • a gas for promoting heat transfer such as helium is introduced between the back surface of the wafer 109 and the upper surface of the dielectric film of the sample table 108 during the etching process. ..
  • a gas for promoting heat transfer such as helium is introduced between the back surface of the wafer 109 and the upper surface of the dielectric film of the sample table 108 during the etching process. ..
  • the temperature of the wafer 109 is set to a value in a range suitable for processing. Is adjusted to.
  • the etching gas and the reaction product generated by the etching are exhausted from the lower part of the processing chamber 104 and the vacuum exhaust port 110 communicated with the vacuum pump inlet of the vacuum exhaust device, which are arranged at the bottom of the vacuum container 101.
  • the supply of high frequency power from the first high frequency power supply 124 is stopped. Then, after the supply of the suction power from the DC power supply 126 is stopped and the static electricity is removed, the wafer 109 is lifted above the sample table 108, passes through the gate opened by the gate valve, and enters the processing chamber 104. It is handed over to the arm of the transfer robot that has entered. Then, the untreated wafer 109 is carried into the upper part of the sample table 108 again.
  • the unprocessed wafer 109 is placed on the sample table 108, and the processing of the wafer 109 is started.
  • the operation for wafer processing by the plasma processing apparatus 100 ends, and a rest / stop or maintenance operation is performed.
  • a heater (not shown) is arranged inside the base material 131 having a cylindrical shape of the sample table 108 or a disk or a circular dielectric film, and is placed above the sample table 108 or the upper surface of the dielectric film.
  • the wafer 109 may be configured to be heated to a temperature suitable for processing.
  • a temperature control device (not shown) is inside the base material 131.
  • a heat transfer medium (refrigerant) whose temperature is adjusted within a predetermined value flows. Therefore, the refrigerant flow paths are arranged concentrically or spirally around the center of the base material 131.
  • a temperature sensor for detecting the temperature of the base material 131 or the base material 108 for the above-mentioned temperature control, and a wafer 109 are made of a dielectric material.
  • a plurality of pins to be separated above the film or lowered to place the wafer on the upper surface of the film, a position sensor thereof, a connector on the power supply path to the conductor film 111 and the base material 131, and the like are arranged.
  • these may malfunction in an environment with a lot of electrical noise.
  • the refrigerant may also be charged with static electricity in an environment of electrical noise.
  • the substrate 131 is electrically connected to ground 112.
  • a metal conductor ring 132 is arranged so as to surround the wafer mounting surface of the dielectric film on the upper surface of the wafer 109 or the base material 131.
  • the conductor ring 132 is electrically connected to the second high frequency power supply 127 via the second matching unit 128 and functions as an electrode.
  • the high-frequency power of a predetermined frequency generated from the second high-frequency power supply 127 is introduced into the conductor ring 132, and a potential is formed above the upper surface of the conductor ring 132 with the plasma 116.
  • the power supply path between the second high-frequency power supply 127 and the conductor ring 132 is the power supply between the first high-frequency power supply 124 and the conductor film 111 in the dielectric film. It is located in a place different from the route for.
  • first matching unit 129 and the second matching unit 128 are devices that adjust the impedance of the output line of the high frequency power supply connected to each of them to be constant, and automatically adjust the values according to the output power and the state of plasma.
  • a variable element is adopted for this purpose.
  • the impedance of this variable element can be changed.
  • the min value of the impedance is set to 0% and the max value is set to 100%, but the method of directly managing the impedance value is adopted. You may.
  • the above-mentioned matcher is composed of elements such as resistors, coils, and capacitors.
  • elements such as resistors, coils, and capacitors.
  • an element configuration using a coil will be described, but it is desirable that the element configuration of the matching device is adopted according to the device configuration, and an element other than the coil may be adopted.
  • FIG. 2 is a vertical cross-sectional view schematically showing an outline of the configuration of the plasma processing apparatus 200 according to the third embodiment of the present invention.
  • the second high frequency power supply 127 and the second matching unit 128 are relayed as compared with the configuration of the plasma processing apparatus according to the first and second embodiments shown in FIG.
  • High-frequency power is introduced into the conductor ring 132 via a switch circuit represented by 140.
  • FIG. 3 is a diagram showing a control block according to Examples 1 and 2 of the present invention.
  • the control unit 160 is connected to an operation unit 150 for the operator to operate the plasma processing device, and has a CPU, a ROM, and a RAM (both not shown). Further, the control unit 160 is connected to the first high frequency power supply 124, the first matching unit 129, the second high frequency power supply 127, and the second matching unit 128.
  • the CPU included in the control unit 160 executes a discharge sequence related to wafer processing according to, for example, a control program stored in the ROM included in the control unit 160.
  • the operator can process the wafers under the processing conditions (the set power Pws value of the first high frequency power supply 124, the set power Pfs value of the second high frequency power supply 127, the VL1 value which is the preset position of the first matching unit 129, and the VL1 value. (VL2 value, etc., which is the preset position of the second matching unit 128) is input to the operation unit 150.
  • the processing conditions input to the operation unit 150 are stored in the ROM inside the control unit 160.
  • the CPU inside the control unit 160 refers to the set value stored in the ROM and changes the set power Pws value of the first high frequency power supply 124 to the first high frequency power supply 124.
  • the set power Pfs value of the second high frequency power supply 127 is set to the second high frequency power supply 127
  • the VL1 value which is the preset position of the first matching unit 129 is set to the first matching unit 129
  • the second matching unit 128 is used.
  • the VL2 value, which is the preset position is set in the second matching unit 128, respectively.
  • the first high-frequency power supply 124 and the second high-frequency power supply 127 output the set power value when the RF-ON signal is changed from the OFF state to the ON state. Further, with respect to the VL value which is the preset position, each matching unit adjusts to a predetermined VL value at the set timing.
  • FIG. 4 is a diagram showing a control block according to a third embodiment of the present invention.
  • a relay 140 for blocking the path for supplying high frequency power from the second high frequency power supply 127 to the conductor ring 132 is provided to the control unit 160. It differs in that it is connected.
  • the relay 140 is a normally-off type relay, and is used to insulate the power supply path between the conductor ring 132 and the second high frequency power supply 127 when the set power Pfs value of the second high frequency power supply 127 is 0 [W].
  • the relay ON signal for driving the relay changes from the OFF state to the ON state.
  • the relay 140 is switched from the conductive state to the non-conducting state, and the power supply path to the conductor ring 132 is cut off.
  • FIG. 5 is a timing chart showing the control timing according to the conventional example.
  • the set power Pws value of the first high frequency power supply 124 becomes the first high frequency power supply 124
  • the set power Pfs value of the second high frequency power supply 127 becomes the second high frequency power supply 127.
  • the VL1 value which is the setting position of the one matching unit 129
  • the VL2 value which is the setting position of the second matching unit 128, is set in the second matching unit 128.
  • VL1 and VL2 move to the position of 50%.
  • the position is set to 50% because the matching impedance may be adjusted from 0% to 100% depending on the amount of power output from each high frequency power supply and the state of plasma. This is because the life is limited due to wear depending on the degree.
  • the high frequency power set from each high frequency power supply is changed to each high frequency power supply. It is detected by the power sensor provided in.
  • the impedance adjustment operation starts, and the VL1 value of the first matching device 129 starts to move. Then, when the impedance of the power supply output line reaches a predetermined value, the VL1 value converges by satisfying the matching condition.
  • the set power Pfs value of the second high-frequency power supply 127 is lower than the matching condition Pt2, but the power value Pfm detected by the second high-frequency power supply 127 exceeds Pt2 and the impedance adjustment operation starts.
  • the high-frequency power supplied to the metal base material 131, which is an electrode and has a disk shape, by the first high-frequency power supply 124 wraps around to the second high-frequency power supply 127 via the plasma and the conductor ring 132. This is because the reflection is reflected by the second high-frequency power supply 127 and is detected as the traveling power by the second high-frequency power supply 127.
  • the impedance of the power supply output line is also unstable and the VL2 value does not converge.
  • the impedance of the power supply output line becomes unstable, the state of plasma as a load also becomes unstable, and there is a possibility that the process performance such as the etching rate may vary.
  • each high frequency power supply 124 and the second high frequency power supply 127 receive that the RF-ON signal is in the OFF state
  • the output of each high frequency power supply converges to 0W.
  • the set value of each high frequency power supply is set to 0 W, and the position of the VL of each matching unit also moves to 50%.
  • FIG. 6 is a timing chart showing the control timing according to the first embodiment.
  • the set power Pws value of the first high frequency power supply 124 becomes the first high frequency power supply 124
  • the set power Pfs value of the second high frequency power supply 127 becomes the second high frequency power supply 127.
  • the VL1 value which is the preset position of the one matching unit 129
  • the VL2 value which is the preset position of the second matching unit 128, is set in the second matching unit 128.
  • the set power Pfs value of the second high-frequency power supply 127 is set to a value lower than the matching condition Pt2, 100% is set as the VL2 position of the second matching device 128, and the VL2 is set to VL2. Move from 50% to 100% position. This is because the impedance of the second high-frequency power supply line is increased in advance to suppress the power wrapping around from the first high-frequency power supply 124 to the second high-frequency power supply line, as shown in the conventional example. Further, since 50% is set as the VL1 position, the VL1 moves to the 50% position.
  • the high frequency power set from each high frequency power supply is changed to each high frequency power supply. It is detected by the power sensor provided in.
  • the impedance adjustment operation starts, and the VL1 value of the first matching device 129 starts to move. Then, when the impedance of the power supply output line reaches a predetermined value, the VL1 value converges in order to satisfy the matching condition.
  • the VL2 position of the second matching unit 128 is 100%, and the power wrapping around from the first high-frequency power supply 124 to the second high-frequency power supply line is suppressed, so that the power value Pfm detected by the second high-frequency power supply 127 Does not exceed Pt2, and the impedance adjustment operation does not start.
  • the state of plasma as a load is also stable, and variations in process performance such as etching rate can be suppressed.
  • each high frequency power supply 124 and the second high frequency power supply 127 receive that the RF-ON signal is in the OFF state
  • the output of each high frequency power supply converges to 0W.
  • the set value of each high frequency power supply is set to 0 W, and the position of the VL of each matching unit also moves to 50%.
  • Example 1 the VL2 position was moved to 100%, but since the VL2 may be moved to a position where the wraparound power can be sufficiently suppressed, a value other than 100% may be set. In addition, since the VL2 position is raised from the normal 50%, it is necessary to carefully design the life.
  • FIG. 7 is a timing chart showing the control timing according to the second embodiment.
  • the set power Pws value of the first high frequency power supply 124 becomes the first high frequency power supply 124
  • the set power Pfs value of the second high frequency power supply 127 becomes the second high frequency power supply 127.
  • the VL1 value which is the preset position of the one matching device 129
  • the VL2 value which is the preset position of the second matching device 128, is set in the second matching device 128.
  • FIG. 9 shows a VL2 position table which is a preset position of the second matching unit 128 corresponding to the set power Pws value of the first high frequency power supply 124 according to the second embodiment.
  • the set power Pfs value of the second high-frequency power supply 127 is set to a value lower than the matching condition Pt2, so that the VL2 of the second matching device 128 is set to the VL2 position table shown in FIG. Move to the corresponding VL2 position. This is because the impedance of the second high-frequency power supply line is increased in advance to suppress the power wrapping around from the first high-frequency power supply 124 to the second high-frequency power supply line, as shown in the conventional example.
  • the VL2 value that can suppress the wraparound with respect to the size of Pws is shown in FIG. Determine by referring to the correspondence table shown in.
  • 50% is set as the VL1 position, the VL1 moves to the 50% position.
  • the high frequency power set from each high frequency power supply is changed to each high frequency power supply. It is detected by the power sensor provided in.
  • the impedance adjustment operation starts and the VL1 value of the first matching device 129 starts to move. Then, when the impedance of the power supply output line reaches a predetermined value, the VL1 value converges by satisfying the matching condition.
  • the VL2 value of the second matching unit 128 is a value corresponding to the table shown in FIG. 9, and suppresses the power wrapping around from the first high frequency power supply 124 to the second high frequency power supply line. Therefore, the power value Pfm detected by the second high-frequency power supply 127 does not exceed Pt2, and the impedance adjustment operation does not start.
  • the state of plasma as a load is also stable, and variations in process performance such as etching rate can be suppressed.
  • each high frequency power supply is set to 0W, and the position of the VL of each matching unit also moves to 50%.
  • Example 2 since the VL2 position is raised from the usual 50%, it is necessary to carefully design the life.
  • FIG. 8 is a timing chart showing the control timing according to the third embodiment.
  • the set power Pws value of the first high frequency power supply 124 becomes the first high frequency power supply 124
  • the set power Pfs value of the second high frequency power supply 127 becomes the second high frequency power supply 127.
  • the VL1 value which is the preset position of the one matching device 129
  • the VL2 value which is the preset position of the second matching device 128, is set in the second matching device 128.
  • the relay ON / OFF signal is turned ON, and the normally-off relay 140 is changed from the conductive state to the non-conducting state. This is because the second high-frequency power supply line is separated by the relay 140 to cut off the power wrapping around from the first high-frequency power supply 124 to the second high-frequency power supply line, as shown in the conventional example. Further, since 50% is set as the VL1 position, the VL1 moves to the 50% position.
  • the high frequency power set from each high frequency power supply is changed to each high frequency power supply. It is detected by the power sensor provided in.
  • the impedance adjustment operation starts and the VL1 value of the first matching device 129 starts to move. Then, when the impedance of the power supply output line reaches a predetermined value, the VL1 value converges by satisfying the matching condition.
  • the VL2 value of the second matching unit 128 was detected by the second high-frequency power supply 127 because the power that wraps around from the first high-frequency power supply 124 to the second high-frequency power supply line is blocked by the relay 140 and suppressed.
  • the power value Pfm remains 0 W. Therefore, since Pfm does not exceed Pt2, the impedance adjustment operation does not start.
  • the state of plasma as a load is also stable, and variations in process performance such as etching rate can be suppressed.
  • the output of the first high frequency power supply converges to 0W. Then, the set value of the first high frequency power supply is set to 0 W, and the VL1 position of the first matching unit 129 also moves to 50%.
  • control flows according to the conventional example and the first to third embodiments will be described in order by the flowcharts shown in FIGS. 10 to 13.
  • the main body that executes the control flow is the control unit 160, so the description of the main body will be omitted below.
  • FIG. 10 is a diagram showing a flowchart of a control flow according to a conventional example. Steps 101 (S101) to 111 (S111), which are the control flows on the left side shown in FIG. 10, are the control flows of the first high-frequency power supply and the matching unit. On the other hand, steps 112 (S112) to 122 (S122), which are the control flows shown on the right side of FIG. 10, are the control flows of the second high-frequency power supply and the matching unit.
  • step 100 the discharge sequence during wafer processing is started.
  • control flow of the first high-frequency power supply and matching unit will be shown. As described above, the control flow of the first high-frequency power supply and the matching unit is the same in Examples 1 to 3.
  • step 101 the VL1 position of the first matching unit 129 is moved to 50%.
  • step 102 the set power Pws value is set in the first high frequency power supply 124.
  • step 103 the RF-ON signal is changed from the OFF state to the ON state.
  • step 104 it is determined whether or not the power Pwm detected by the first high-frequency power supply 124 is larger than Pt1. If it is determined that the detected power Pwm is smaller than Pt1 (no), the determination in step 104 (S104) is repeated, and if it is determined that it is larger than Pt1 (yes), the process proceeds to step 105 (S105).
  • step 105 it is determined whether or not the matching condition of the first matching unit 129 is satisfied (whether or not the impedance of the first high frequency power supply line is not a predetermined value). If it is determined that the matching condition of the first matching unit 129 is satisfied (no), the determination in step 105 (S105) is repeated, and if it is determined that the matching condition is not satisfied (yes), the process proceeds to step 106 (S106).
  • step 106 the matching operation of the first matching unit 129 is started.
  • step 107 it is determined whether or not the matching condition of the first matching device 129 is satisfied (whether the impedance of the first high frequency power supply line is a predetermined value). If it is determined that the matching condition of the first matching unit 129 is not satisfied (no), the determination in step 107 (S107) is repeated, and if it is determined that the matching condition is satisfied (yes), the process proceeds to step 108 (S108).
  • step 108 the matching operation of the first matching unit 129 is completed.
  • step 109 it is determined whether or not the RF-ON signal is in the OFF state (RF-OFF). If it is determined that the RF-ON signal is not in the OFF state (RF-OFF is not) (no), the signal returns to step 105 (S105), and if it is determined that the RF-ON signal is in the OFF state (RF-OFF) (yes).
  • step 110 step 110 (S110), the VL1 position of the first matching unit 129 is returned to 50%.
  • step 111 the set power Pws of the first high-frequency power supply 124 is set to 0W.
  • step 123 the control flow of the first high frequency power supply and the matching unit is terminated.
  • step 112 the VL2 position of the second matcher 128 is moved to 50%.
  • step 113 the set power Pfs value is set in the second high frequency power supply 127.
  • step 114 the RF-ON signal is changed from the OFF state to the ON state.
  • step 115 it is determined whether or not the power Pfm detected by the second high frequency power supply 127 is larger than Pt2. If it is determined that the detected power Pfm is smaller than Pt2 (no), the determination in step 115 (S115) is repeated, and if it is determined that it is larger than Pt2 (yes), the process proceeds to step 116 (S116) 5.
  • step 116 it is determined whether or not the matching condition of the second matching unit 128 is satisfied (whether or not the impedance of the second high frequency power supply line is not a predetermined value). If it is determined that the matching condition of the second matching unit 128 is satisfied (no), the determination in step 116 (S116) is repeated, and if it is determined that the matching condition is not satisfied (yes), the second matching condition is taken in step 117 (S117). The matching operation of the matching device 128 of the above is started.
  • step 118 it is determined whether or not the matching condition of the second matching device 128 is satisfied (whether the impedance of the second high frequency power supply line is a predetermined value). If it is determined that the matching condition of the second matching device 128 is not satisfied (no), the determination in step 116 (S116) is repeated, and if it is determined that the matching condition is satisfied (yes), in step 119 (S119), the second is performed. The matching operation of the matching device 128 is terminated.
  • step 120 it is determined whether or not the RF-ON signal is in the OFF state (RF-OFF). If it is determined that the RF-ON signal is not in the OFF state (RF-OFF is not), the signal returns to step 116 (S116), and if it is determined that the RF-ON signal is in the OFF state (RF-OFF), step 121 (S121). Then, the VL2 position of the second matching unit 128 is returned to 50%.
  • step 122 the set power Pfs of the second high-frequency power supply 127 is set to 0 W.
  • step 123 the control flow of the second high frequency power supply and the matching unit is terminated.
  • FIG. 11 is a diagram showing a flowchart (limited to the control flow of the second high frequency power supply and the matching unit) of the control flow according to the first embodiment.
  • step 200 the discharge sequence during wafer processing is started.
  • step 201 it is determined whether or not the Pfs value set in the second high frequency power supply 127 is larger than Pt2.
  • step 203 If it is determined that the set power Pfs value is smaller than Pt2 (no), the VL2 position is moved to 100% in step 203 (S203), and if it is determined that it is larger than Pt2 (yes), VL2 is determined in step 202 (S202). Move position to 50%.
  • step 204 the set power Pfs value is set in the second high frequency power supply 127.
  • step 205 the RF-ON signal is changed from the OFF state to the ON state.
  • step 206 it is determined whether or not the power Pfm detected by the second high frequency power supply 127 is larger than Pt2.
  • the determination in step 206 (S206) is repeated, and when it is determined that it is larger than Pt2 (yes), the second matcher 128 is matched in step 207 (S207). It is determined whether or not the condition is satisfied (whether or not the impedance of the second high-frequency power supply line is not a predetermined value).
  • step 207 If it is determined that the matching condition of the second matching unit 128 is satisfied (no), the determination in step 207 (S207) is repeated, and if it is determined that the matching condition is not satisfied (yes), the second matching condition is determined in step 208 (S208). The matching operation of the matching device 128 of the above is started.
  • step 209 it is determined whether or not the matching condition of the second matching device 128 is satisfied (whether the impedance of the second high frequency power supply line is a predetermined value). If it is determined that the matching condition of the second matching unit 128 is not satisfied (no), the determination in step 2 (S209) is repeated, and if it is determined that the matching condition is satisfied (yes), the second matching condition is determined in step 210 (S210). The matching operation of the matching device 128 is terminated.
  • step 211 it is determined whether or not the RF-ON signal is in the OFF state (RF-OFF). If it is determined that the RF-ON signal is not in the OFF state (RF-OFF is not) (no), the signal returns to step 207 (S207), and if it is determined that the RF-ON signal is in the OFF state (RF-OFF) (yes). , Step 212 (S212) returns the VL2 position of the second matching unit 128 to a predetermined position.
  • step 213 the set power Pfs of the second high-frequency power supply 127 is set to 0 W.
  • step 214 the control flow of the second high frequency power supply and the matching unit is terminated.
  • FIG. 12 is a diagram showing a flowchart (limited to the control flow of the second high frequency power supply and the matching unit) of the control flow according to the second embodiment.
  • step 300 the discharge sequence during wafer processing is started.
  • step 301 it is determined whether or not the Pfs value set in the second high frequency power supply 127 is larger than Pt2.
  • step 303 referring to the VL2 position table shown in FIG. 9, the VL2 corresponding to the set power Pws of the first high frequency power supply 124 Determine the setting position.
  • step 304 VL2 is moved to the VL2 position determined in step 303 (S303), and the process proceeds to step 305 (S305). If it is determined that the set power Pfs value is larger than Pt2 (yes), the VL2 position is moved to 50% in step 302 (S302).
  • step 305 the set power Pfs value is set in the second high frequency power supply 127.
  • step 306 the RF-ON signal is changed from the OFF state to the ON state.
  • step 307 it is determined whether or not the power Pfm detected by the second high frequency power supply 127 is larger than Pt2.
  • the determination in step 307 (S307) is repeated, and when it is determined that it is larger than Pt2 (yes), the second matcher 128 is matched in step 308 (S308). It is determined whether or not the condition is satisfied (whether or not the impedance of the second high-frequency power supply line is not a predetermined value).
  • step 308 determines whether the matching condition of the second matching unit 128 is satisfied (no) or not satisfied (yes). If it is determined that the matching condition of the second matching unit 128 is satisfied (yes), in step 309 (S309), the second is performed. The matching operation of the matching device 128 of the above is started.
  • step 310 it is determined whether or not the matching condition of the second matching device 128 is satisfied (whether the impedance of the second high frequency power supply line is a predetermined value). If it is determined that the matching condition of the second matching unit 128 is not satisfied (no), the determination in step 310 (S310) is repeated, and if it is determined that the matching condition is satisfied (yes), in step 311 (S311), the second The matching operation of the matching device 128 is terminated.
  • step 312 it is determined whether or not the RF-ON signal is in the OFF state (RF-OFF). If it is determined that the RF-ON signal is not in the OFF state (RF-OFF is not) (no), the signal returns to step 308 (S308), and if it is determined that the RF-ON signal is in the OFF state (RF-OFF) (yes). , Step 313 (S313) returns the VL2 position of the second matching unit 128 to a predetermined position.
  • step 314 the set power Pfs of the second high frequency power supply 127 is set to 0 W.
  • step 315 the control flow of the second high frequency power supply and the matching unit is terminated.
  • FIG. 13 is a diagram showing a flowchart (limited to the control flow of the second high frequency power supply and the matching unit) of the control flow according to the third embodiment.
  • step 400 the discharge sequence during wafer processing is started.
  • step 401 it is determined whether or not the Pfs value set in the second high frequency power supply 127 is larger than 0 W.
  • step 414 it is determined whether or not the RF-ON signal is in the OFF state (RF-OFF).
  • step 414 (S414) is repeated, and if it is determined that the RF-ON signal is in the OFF state (RF-OFF) (yes).
  • step 415 (S415), the relay 140 is changed from the non-conducting state to the conductive state, and the process proceeds to step 416 (S416).
  • step 401 determines whether the set power Pfs value is larger than 0 W (yes). If it is determined in step 401 (S401) that the set power Pfs value is larger than 0 W (yes), the VL2 position is moved to 50% in step 402 (S402). In step 404 (S404), the set power Pfs value is set in the second high frequency power supply 127. In step 405 (S405), the RF-ON signal is changed from the OFF state to the ON state.
  • step 406 it is determined whether or not the power Pfm detected by the second high frequency power supply 127 is larger than Pt2.
  • the determination in step 406 (S406) is repeated, and when it is determined that it is larger than Pt2 (yes), the second matcher 128 is matched in step 407 (S407). It is determined whether or not the condition is satisfied (whether or not the impedance of the second high-frequency power supply line is not a predetermined value).
  • step 407 determines whether the matching condition of the second matching unit 128 is satisfied (no). If it is determined that the matching condition of the second matching unit 128 is satisfied (no), the determination in step 407 (S407) is repeated, and if it is determined that the matching condition is not satisfied (yes), the second matching condition is determined in step 408 (S408). The matching operation of the matching device 128 of the above is started.
  • step 409 it is determined whether or not the matching condition of the second matching device 128 is satisfied (whether the impedance of the second high frequency power supply line is a predetermined value). If it is determined that the matching condition of the second matching unit 128 is not satisfied (no), the determination in step 409 (S409) is repeated, and if it is determined that the matching condition is satisfied (yes), the second matching condition is determined in step 410 (S410). The matching operation of the matching device 128 is terminated.
  • step 411 it is determined whether or not the RF-ON signal is in the OFF state (RF-OFF). If it is determined that the RF-ON signal is not in the OFF state (RF-OFF is not) (no), the signal returns to step 407 (S407), and if it is determined that the RF-ON signal is in the OFF state (RF-OFF) (yes). , Step 412 (S412) returns the VL2 position of the second matcher 128 to 50%.
  • step 413 the set power Pfs of the second high-frequency power supply 127 is set to 0 W.
  • step 416 (S416) the control flow of the second high frequency power supply and the matching unit is terminated.
  • the invention in the case where the high frequency voltage is applied to the conductor film 111 from the first high frequency power supply 124 and the high frequency voltage is applied to the conductor ring 132 from the second high frequency power supply 127 has been described above in Examples 1 to 3. Inside the base material 131, the conductor film is divided into a central portion of the base material 131 and an outer peripheral portion of the base material 131, from the first high frequency power supply 124 to the conductor film arranged in the central portion of the base material 131.
  • the present invention described as Examples 1 to 3 is also applied when a high frequency voltage is applied and a high frequency voltage is applied from the second high frequency power source 127 to the conductor film arranged on the outer peripheral portion of the base material 131. It is possible.

Abstract

プラズマ処理装置によるウエハ処理に際して、第一の高周波電力がプラズマを介して第二の高周波電源の出力ラインへ回り込むことを抑制するために、プラズマ処理装置は、試料がプラズマ処理される処理室と、第一の電極と第一の電極の外側に配置された第二の電極を具備し試料が載置される試料台と、第一の整合器および第一の伝送路を介して第一の電極に第一の高周波電力を供給する第一の高周波電源と、第二の整合器および第二の伝送路を介して第二の電極に第二の高周波電力を供給する第二の高周波電源とを備え、第二の整合器のプリセット値が所定値である場合、第一の高周波電力を試料台に供給するように第一の高周波電源を制御する制御装置をさらに備え、所定値は、第二の伝送路のインピーダンスを高周波電力が第二の整合器に検知されないインピーダンスにする値である。

Description

プラズマ処理装置及びプラズマ処理方法
　本発明は、真空容器内部の処理室内に保持された半導体ウエハ等の基板状の試料を処理するプラズマ処理装置及びプラズマ処理方法に関する。特に、高周波電力によりバイアス電位を形成して試料を処理する場合に好適である。
　半導体デバイスの製造工程のうち、当該デバイスの回路や配線を形成するために、半導体ウエハ等の試料上面に予め形成されたマスクや処理対象の複数の膜層を、プラズマを用いてエッチングすることが一般的に行われている。
　近年、半導体デバイスの集積度の向上に伴い、このようなプラズマを用いた加工精度の更なる向上が要求されている。また、ウエハ１枚当たりで製造できるデバイスの歩留まりをより高くできるように、ウエハの端部における処理のバラつきが許容範囲を超える領域を低減することが求められている。
　先行する従来の技術として、特許文献１には、ウエハの端部における処理のバラつきを低減するための一例が開示されている。試料台の内部に第一の電極を配置し、試料台の外周側に配備された誘電体製のリング状部材の内側に第二の電極を配置し、第一の電極に第一の高周波電源から供給される高周波電力と第二の電極に第二の高周波電源から供給される高周波電力とを調節してウエハを処理する方法である。この方法では、第二の電極に供給する高周波電力を調節してウエハの外周側に配置された導体製リングに所望の電界分布を得ることにより、ウエハの端部における処理のバラつきを低減している。
特開２０１６－２２５３７６号公報
　上記した従来技術において、第一の高周波電源は、電源出力ラインのインピーダンスの整合を行う第一のインピーダンス整合器を介して第一の電極と接続され、第二の高周波電源は、電源出力ラインのインピーダンスの整合を行う第二のインピーダンス整合器を介して第二の電極と接続される。また、第一の電極と第二の電極とはプラズマを介して接続される。
　こうした構成の中で、ウエハを処理する際、第一の高周波電源から出力される高周波電力は、第二の高周波電源から出力される高周波電力よりも比較的大きい。そのため、第一の電極に供給される第一の高周波電力が、プラズマを介して第二の高周波電源の出力ラインへ回り込む。
　第一の高周波電力が第二の高周波電源の出力ラインに回り込むと、回り込んだ電力は第二の高周波電源において反射される。反射した電力は、第二の高周波電源のモニタ値において進行電力としてモニタリングされる。
　このような電力の回り込みは、第二の高周波電力の出力が小さい時ほど影響が大きくなる。インピーダンス整合器は、高周波電源の出力ラインをモニタして検知した電力モニタ値が所定値以上になると、出力ラインのインピーダンス整合を行う。
　もし、第二の高周波電源に設定される電力設定値が上記した所定値以下である時、第一の高周波電力の回り込みが大きいと、高周波電源の出力ラインをモニタした電力モニタ値が所定値を超えて、第二のインピーダンス整合器は整合動作に入る。
　また、この回り込む電力は不安定なため、第二のインピーダンス整合器の整合動作も不安定となる。整合動作が不安定のため整合位置の再現性が取れないと、プラズマの再現性も取れなくなり、ウエハの処理結果にもバラつきを生じる可能性がある。
　本発明の目的は、第一の高周波電力がプラズマを介して第二の高周波電源の出力ラインへ回り込む現象を抑制して、ウエハの処理結果におけるバラつきを抑制することで、高品質なプラズマ処理装置及びプラズマ処理方法を提供することにある。
　上記課題を解決するために、本発明は、その一実施態様として、試料がプラズマ処理される処理室と、第一の電極と前記第一の電極の外側に配置された第二の電極を具備し前記試料が載置される試料台と、第一の整合器および第一の伝送路を介して前記第一の電極に第一の高周波電力を供給する第一の高周波電源と、第二の整合器および第二の伝送路を介して前記第二の電極に第二の高周波電力を供給する第二の高周波電源とを備えるプラズマ処理装置において、前記第二の整合器のプリセット値が所定値である場合、前記第一の高周波電力を前記試料台に供給するように前記第一の高周波電源を制御する制御装置をさらに備え、前記所定値は、前記第二の伝送路のインピーダンスを高周波電力が前記第二の整合器に検知されないインピーダンスにする値であることを特徴とする。
　また、本発明は、上記以外の実施態様として、試料がプラズマ処理される処理室と、第一の電極と前記第一の電極の外側に配置された第二の電極を具備し前記試料が載置される試料台と、第一の整合器および第一の伝送路を介して前記第一の電極に第一の高周波電力を供給する第一の高周波電源と、第二の整合器および第二の伝送路を介して前記第二の電極に第二の高周波電力を供給する第二の高周波電源とを備えるプラズマ処理装置において、前記第二の整合器の整合位置が固定されている場合、前記第一の高周波電力を前記試料台に供給するように前記第一の高周波電源を制御する制御装置をさらに備えることを特徴とする。
　さらに本発明は、上記以外の実施態様として、試料がプラズマ処理される処理室と、第一の電極と前記第一の電極の外側に配置された第二の電極を具備し前記試料が載置される試料台と、第一の整合器および第一の伝送路を介して前記第一の電極に第一の高周波電力を供給する第一の高周波電源と、第二の整合器および第二の伝送路を介して前記第二の電極に第二の高周波電力を供給する第二の高周波電源とを備えるプラズマ処理装置において、前記第二の伝送路に接続されたリレーを非導通状態にすることにより前記第二の伝送路を断線させた場合、前記第一の高周波電力を前記試料台に供給するように前記第一の高周波電源を制御する制御装置をさらに備えることを特徴とする。
　本発明によれば、第一の高周波電力がプラズマを介して第二の高周波電源の出力ラインへ回り込む現象を抑制することにより、ウエハの処理結果におけるバラつきを抑制することができる。
本発明の実施例１及び２に係るプラズマ処理装置の構成の概略を模式的に示す縦断面図である。 本発明の実施例３に係るプラズマ処理装置の構成の概略を模式的に示す縦断面図である。 実施例１及び２に係る制御ブロックを示す図である。 実施例３に係る制御ブロックを示す図である。 従来例に係る制御タイミングを示すタイミングチャートである。 実施例１に係る制御タイミングを示すタイミングチャートである。 実施例２に係る制御タイミングを示すタイミングチャートである。 実施例３に係る制御タイミングを示すタイミングチャートである。 実施例２に係る第一の高周波電源の設定電力に対応する第二の整合器のプリセット位置のテーブルを示す図である。 従来例に係る制御フローのフローチャートを示す図である。 実施例１に係る制御フローのフローチャートを示す図である。 実施例２に係る制御フローのフローチャートを示す図である。 実施例３に係る制御フローのフローチャートを示す図である。
　以下、本発明を実施するための形態として、本発明の実施例１～３について、図を用いて説明する。
　図１は、本発明の実施例１及び２に係るプラズマ処理装置１００の構成の概略を模式的に示す縦断面図である。
　本実施例では、マイクロ波ＥＣＲプラズマエッチング装置を用いる。すなわち、処理室内にプラズマを形成するための電界として、マイクロ波帯の特定周波数の電界を用い、さらに、処理室内に当該電界の周波数に対応した強度を有する磁界を供給する。これらの電界と磁界との相互作用により、ＥＣＲ（Ｅｌｅｃｔｒｏｎ　Ｃｙｃｌｏｔｒｏｎ　Ｒｅｓｏｎａｎｃｅ）を生起して、処理室内に供給されたガスの原子または分子を励起してプラズマを形成し、半導体ウエハ上面の処理対象の膜をエッチングする。
　本実施例に係るプラズマ処理装置は、内部に円筒形状を有する処理室１０４が配置された真空容器１０１、その上方及びその外周に配置され当該真空容器１０１内の処理室１０４の内部にプラズマを形成するための電界及び磁界を供給するプラズマ形成手段、及び、真空容器１０１の下方に連結されて処理室１０４内部を排気するターボ分子ポンプ及びロータリーポンプ等粗引き用の真空ポンプを有する真空排気手段を備えている。
　処理室１０４の上部は、円板形状の例えば石英製の誘電体窓１０３が配置されて処理室１０４の内外を気密に区画し、処理室１０４の上方を覆ってその天井面を構成している。
　誘電体窓１０３の下方の処理室１０４内には、エッチング用のガスを導入するための複数の貫通孔を配置する誘電体製（例えば、石英製）のシャワープレート１０２が配置されている。
　シャワープレート１０２と誘電体窓１０３との間には、供給されるエッチング用のガスが拡散して充填される高さの小さい略円筒形の空間が配置され、この空間はエッチング用のガスを供給するガス供給装置とガス導入管路（図示せず）により連結されている。
　また、真空容器１０１下方には処理室１０４の下部と連通された真空排気口１１０が配置され、真空排気口１１０の下方にはターボ分子ポンプを含む真空排気手段である真空排気装置（図示せず）が接続されている。
　プラズマ形成手段として、誘電体窓１０３の上方には処理室１０４内に導入される電界を伝搬する導波管１０５が配置されている。本実施例の導波管１０５は、２つの部分に大きく分けられ、処理室１０４の上方でその軸が鉛直上方に延在しその断面が円形の円筒管部分、さらにこの上端部に接続されてその軸の向きが円筒部分から曲げられて水平方向に延在しその断面が矩形の角柱管部分を有している。
　この角柱管部分の端部には、マイクロ波の電界を発信して形成するマグネトロン等の電界発生用電源１０６が配置されている。この電界発生用電源１０６で発振されて形成された電界は、導波管１０５を伝播して円筒管部分の下端部の下方に接続された共振用の円筒形状の空間に進入して所定の電界のモードにされた後、誘電体窓１０３を透過して処理室１０４内に供給される。電磁波の周波数は、特に限定されないが、本実施例では２．４５ＧＨｚのマイクロ波を使用する。
　さらに、真空容器１０１の処理室１０４の外周側には、処理室１０４内に供給する磁場を形成するためのソレノイドコイルである磁場発生コイル１０７が処理室１０４の上方及び側方を囲む形態で配置されている。
　処理室１０４内に伝播して導入された電界は、磁場発生コイル１０７により形成され処理室１０４内に導入された磁場と相互作用を生起し、同じく処理室１０４内に供給されたエッチング用ガスの粒子を励起することにより処理室１０４内にプラズマが生成される。
　また、処理室１０４内の下部には試料台１０８が配置されている。試料台１０８の上面は、溶射によって形成された誘電体を含む材料の膜である誘電体膜により被覆され、その誘電体膜の上面に処理対象の基板状の試料であるウエハ１０９が載せられて保持される。
　ウエハ１０９が載置される載置面は、誘電体窓１０３またはシャワープレート１０２に対向している。誘電体膜の内部には、導電体材料から構成される導電体膜１１１が配置されている。この導電体膜１１１は、高周波フィルター１２５を介して直流電源１２６に接続され、膜状の電極として構成されている。
　さらに、試料台１１１は、処理室１０４と軸を併せて配置される略円筒形状を有し、その内部には、第一の整合器１２９を介して第一の高周波電源１２４に電気的に接続される電極として、円板形状を有する金属製の基材１３１が配置されている。
　基材１３１の上面に配置されるウエハ１０９の形状に併せて実質的に円形を有する誘電体製の皮膜（誘電体膜）の外周側には、石英等の誘電体製のリング状部材であるサセプタ１１３が配置される。このため、試料台１０８の載置面である誘電体膜の外周側の箇所は、基材１３１自体の高さが凹まされて低くされ、誘電体膜上面と段差を構成する。この段差を構成するリング状の凹み部にサセプタ１１３が載せられることにより、試料台１０８の上面及び側面は覆われてプラズマから保護される。すなわち、この誘電体製のサセプタ１１３は、試料台１０８をプラズマから保護するカバーとして機能する。
　上記したプラズマ処理装置１００では、真空容器１０１はその側面において、図示していないが、搬送用の真空容器とゲートを介して連結される。未処理のウエハ１０９は、搬送用の真空容器（真空搬送容器）内に配置された搬送ロボットのアーム上に載せられて保持された状態で、ゲートを通って処理室１０４内に搬入される。
　処理室１０４内に搬送されたウエハ１０９は、試料台１０８にアームから受け渡されてその上面を構成する誘電体膜上に載せられる。この後、直流電源１２６からの直流電圧が導電体膜１１１に供給され、ウエハ１０９との間に形成された静電気力によって、ウエハ１０９が誘電体膜上に吸着されて保持される。なお、処理室１０４は、処理に際して、ゲートを開閉するゲートバルブ（図示せず）によって真空搬送容器に対して気密に閉塞され、内部が密封される。
　この後、シャワープレート１０２からエッチング用のガスが処理室１０４内に導入されると共に、真空排気装置１０８が駆動され、処理室１０４の内部の圧力が、ガスの供給量速度と排気量速度とのバランスにより所定の圧力に維持される。
　この状態でプラズマ形成手段から供給される電界及び磁界の相互作用によって、処理室１０４内にプラズマ１１６が形成される。プラズマ１１６が試料台１０８の上方の処理室１０４内に形成されると、試料台１０８内の基材１３１に接続された第一の高周波電源１２４から高周波電力が基材１３１に供給され、試料台１０８上面の誘電体膜上及びウエハ１０８上にバイアス電位が形成される。
　このバイアス電位とプラズマ１１６の電位との間の電位差によって、プラズマ１１６内のイオン等の荷電粒子がウエハ１０９の上面に向けて誘引され、ウエハ１０９の上面に予め形成された膜構造の表面と衝突することにより、ウエハ１０９の上面に配置された半導体デバイスの回路を形成するための膜構造の処理対象である膜層がエッチング処理される。
　なお、図示していないが、エッチング処理が行われている間は、ウエハ１０９の裏面と試料台１０８の誘電体膜上面との間にヘリウム等の熱伝達を促進するためのガスが導入される。このガスと試料台１０８の基材１３１の内部に配置され冷却用の冷媒が通流する冷媒流路との間の熱交換を促進することで、ウエハ１０９の温度を処理に適した範囲の値に調節することが行われる。
　また、エッチングガスやエッチングにより発生した反応生成物は、真空容器１０１の底部に配置されて処理室１０４の下部及び真空排気装置の真空ポンプ入り口と連通された真空排気口１１０から排気される。
　所定のウエハ１０９の上面の膜構造に対するエッチング処理が終了すると、第一の高周波電源１２４からの高周波電力の供給が停止される。そして、直流電源１２６からの吸着用電力の供給が停止されて静電気が取り除かれた後、ウエハ１０９が、試料台１０８の上方に持ち上げられて、ゲートバルブが開放したゲートを通って処理室１０４内に進入した搬送ロボットのアームに受け渡される。そして再度、未処理のウエハ１０９が試料台１０８の上方まで搬入される。
　この後、未処理のウエハ１０９が試料台１０８の上方に載せられて当該ウエハ１０９の処理が開始される。他方、処理されるべき未処理のウエハ１０９が無い場合には、プラズマ処理装置１００によるウエハ処理のための動作が終了し、休停止またはメンテナンスの動作が行われる。
　また、試料台１０８の円筒形状を有した基材１３１または円板または円形の誘電体膜の内側にはヒータ（図示せず）が配置されて、試料台１０８または誘電体膜上面の上方に載せられたウエハ１０９を、処理に適した温度に加熱するように構成されていてもよい。
　そしてまた、ヒータによりまたは処理中にプラズマ１１６に曝されることにより、加熱されるウエハ１０９の温度の増大を低減または抑制するため、基材１３１の内部には、温調装置（図示せず）によりその温度が所定値の範囲内に調整された熱伝達媒体（冷媒）が流れる。そのために、基材１３１の中心周りに同心状または螺旋状に冷媒流路が配置されている。
　このような試料台１０８の基材１３１の内部には、図示していないが、上記した温度調節のために基材１３１または試料台１０８の温度を検知するための温度センサ、ウエハ１０９を誘電体膜の上方に離間または膜上面にウエハを載せるため降下させる複数本のピンとその位置センサ、導電体膜１１１や基材１３１への給電経路上のコネクタ、等が配置される。ただし、これらは、電気的ノイズが多い環境にあると誤動作する恐れがある。また、冷媒についても、電気的ノイズの環境下では静電気を帯びる恐れがある。
　本実施例では、図示するように、基材１３１は電気的に接地１１２に接続されている。
　本実施例のサセプタ１１３の内部には、ウエハ１０９または基材１３１上面の誘電体膜のウエハ載置面を囲んで金属製の導体リング１３２が配置される。この導体リング１３２は、第二の高周波電源１２７と第二の整合器１２８を介し電気的に接続され、電極としての機能を果たす。
　第二の高周波電源１２７から発生した所定周波数の高周波電力は、導体リング１３２に導入され、その上面上方にプラズマ１１６との間で電位が形成される。なお、図１に示す構成では、第二の高周波電源１２７と導体リング１３２との間の給電用の経路は、第一の高周波電源１２４と誘電体膜内の導電体膜１１１との間の給電用の経路とは別の箇所に配置されている。
　また、第一の整合器１２９及び第二の整合器１２８は、各々接続されている高周波電源の出力ラインのインピーダンスを一定に調整する機器であり、出力電力やプラズマの状態により値を自動で調整するための可変素子が採用されている。この可変素子は、インピーダンスの変更が可能であり、本実施例では、インピーダンスの、ｍｉｎ値を０％、ｍａｘ値を１００％とする方法を採用するが、直接インピーダンス値で管理する方法を採用してもよい。
　さらに、装置構成によって電源出力ラインのインピーダンスが変わるため、上記した整合器は、抵抗やコイル、コンデンサなどの素子で構成される。本実施例では、コイルを用いた素子構成を採用して説明するが、整合器の素子構成は、装置構成に合わせて採用することが望ましく、コイル以外の素子が採用されてもよい。
　図２は、本発明の実施例３に係るプラズマ処理装置２００の構成の概略を模式的に示す縦断面図である。実施例３では、図１に示す実施例１及び２に係るプラズマ処理装置の構成と比較して、図２に示すように、第二の高周波電源１２７と第二の整合器１２８とを、リレー１４０に代表されるスイッチ回路を介して導体リング１３２に高周波電力を導入する構成としている。
　図３は、本発明の実施例１及び２に係る制御ブロックを示す図である。
　制御部１６０は、オペレータがプラズマ処理装置を操作するための操作部１５０と接続され、ＣＰＵ、ＲＯＭ及びＲＡＭ（共に図示せず）を有している。また、制御部１６０は、第一の高周波電源１２４、第一の整合器１２９、第二の高周波電源１２７及び第二の整合器１２８と接続されている。制御部１６０が有するＣＰＵは、例えば制御部１６０が有するＲＯＭに格納された制御プログラムに従って、ウエハ処理に係る放電シーケンスを実行する。
　オペレータは、ウエハを処理する際の処理条件（第一の高周波電源１２４の設定電力Ｐｗｓ値、第二の高周波電源１２７の設定電力Ｐｆｓ値、第一の整合器１２９のプリセット位置であるＶＬ１値及び第二の整合器１２８のプリセット位置であるＶＬ２値など）を操作部１５０に入力する。
　操作部１５０に入力された処理条件は、制御部１６０の内部にあるＲＯＭに格納される。ウエハの処理が行われるタイミングで、制御部１６０の内部のＣＰＵが、ＲＯＭに格納されている設定値を参照して、第一の高周波電源１２４の設定電力Ｐｗｓ値を第一の高周波電源１２４に、第二の高周波電源１２７の設定電力Ｐｆｓ値を第二の高周波電源１２７に、第一の整合器１２９のプリセット位置であるＶＬ１値を第一の整合器１２９に、第二の整合器１２８のプリセット位置であるＶＬ２値を第二の整合器１２８に、それぞれ設定する。
　そして、プラズマを発生させるために、第一の高周波電源１２４及び第二の高周波電源１２７は、ＲＦ－ＯＮ信号をＯＦＦ状態からＯＮ状態になると、設定された電力値を出力する。また、プリセット位置であるＶＬ値に関しては、設定されたタイミングで、各整合器が所定のＶＬ値へ調整する。
　図４は、本発明の実施例３に係る制御ブロックを示す図である。
　実施例３では、図３に示す実施例１及び２の構成と比較して、第二の高周波電源１２７から導体リング１３２へ高周波電力を給電する経路を遮断するためのリレー１４０が制御部１６０に接続されている点で異なる。
　リレー１４０は、ノーマリーオフ式のリレーであり、第二の高周波電源１２７の設定電力Ｐｆｓ値が０［Ｗ］の時、導体リング１３２と第二の高周波電源１２７との給電経路を絶縁するために、リレー駆動用のリレーＯＮ信号がＯＦＦ状態からＯＮ状態へ変化する。これにより、リレー１４０は、導通状態から非導通状態へ切り替わり、導体リング１３２への給電経路が遮断される。
　次に、図５～図８に示すタイミングチャートにより、従来例及び実施例１～３に係る制御タイミングについて順に説明する。
　図５は、従来例に係る制御タイミングを示すタイミングチャートである。
　ウエハの処理が行われるタイミングで、第一の高周波電源１２４の設定電力Ｐｗｓ値が第一の高周波電源１２４に、第二の高周波電源１２７の設定電力Ｐｆｓ値が第二の高周波電源１２７に、第一の整合器１２９の設定位置であるＶＬ１値が第一の整合器１２９に、第二の整合器１２８の設定位置であるＶＬ２値が第二の整合器１２８に、それぞれ設定される。
　従来例では、ＶＬ１及びＶＬ２の各位置として５０％が設定されるため、ＶＬ１及びＶＬ２は５０％の位置へ移動する。位置が５０％に設定されるのは、整合がとれるインピーダンスが、各高周波電源から出力される電力の大きさやプラズマの状態により、０％から１００％の位置に調整される可能性があり、調整度合に応じて摩耗が生じることで寿命に限りがあるためである。
　各設定がなされてから、第一の高周波電源１２４及び第二の高周波電源１２７は、ＲＦ－ＯＮ信号がＯＮ状態であることを受け取ると、各高周波電源から設定された高周波電力が、各高周波電源が備える電力センサによって検知される。
　ここで、第一の高周波電源１２４によって検知された電力値Ｐｗｍが、整合条件であるＰｔ１を超えた時、インピーダンスの調整動作が始まることで、第一の整合器１２９のＶＬ１値が動き出す。そして、電源出力ラインのインピーダンスが所定値になった時、整合条件を満たすことによりＶＬ１値が収束する。
　第二の高周波電源１２７の設定電力Ｐｆｓ値は、整合条件であるＰｔ２より低いが、第二の高周波電源１２７によって検知された電力値Ｐｆｍは、Ｐｔ２を超えてしまいインピーダンスの調整動作が始まる。
　第一の高周波電源１２４によって、電極であり円板形状を有した金属製の基材１３１に給電された高周波電力が、プラズマ及び導体リング１３２を介して第二の高周波電源１２７まで回り込む。これは、第二の高周波電源１２７で反射することで、第二の高周波電源１２７に進行電力として検知されてしまうことが原因である。
　また、このような回り込み電力は不安定であるため、電源出力ラインのインピーダンスも不安定となりＶＬ２値も収束しない。
　以上のように、電源出力ラインのインピーダンスが不安定となると、負荷としてプラズマの状態も不安定となり、エッチングレートなどのプロセス性能のバラツキが発生する恐れがある。
　ウエハの処理が終わり、第一の高周波電源１２４及び第二の高周波電源１２７が、ＲＦ－ＯＮ信号がＯＦＦ状態であることを受け取ると、各高周波電源の出力は０Ｗへ収束する。そして、各高周波電源の設定値は０Ｗへ設定され、各整合器のＶＬの位置も５０％に移動する。
　図６は、実施例１に係る制御タイミングを示すタイミングチャートである。
　ウエハの処理が行われるタイミングで、第一の高周波電源１２４の設定電力Ｐｗｓ値が第一の高周波電源１２４に、第二の高周波電源１２７の設定電力Ｐｆｓ値が第二の高周波電源１２７に、第一の整合器１２９のプリセット位置であるＶＬ１値が第一の整合器１２９に、第二の整合器１２８のプリセット位置であるＶＬ２値を第二の整合器１２８に、それぞれ設定される。
　実施例１では、第二の高周波電源１２７の設定電力Ｐｆｓ値が、整合条件であるＰｔ２より低い値に設定されるため、第二の整合器１２８のＶＬ２位置として１００％が設定され、ＶＬ２は５０％から１００％の位置へ移動する。これは、第二の高周波電源ラインのインピーダンスを予め高くすることで、従来例で示したように、第一の高周波電源１２４から第二の高周波電源ラインへ回り込む電力を抑制するためである。また、ＶＬ１位置として５０％が設定されるため、ＶＬ１は５０％の位置へ移動する。
　各設定がなされてから、第一の高周波電源１２４及び第二の高周波電源１２７は、ＲＦ－ＯＮ信号がＯＮ状態であることを受け取ると、各高周波電源から設定された高周波電力が、各高周波電源が備える電力センサによって検知される。
　ここで、第一の高周波電源１２４によって検知された電力値Ｐｗｍが、整合条件であるＰｔ１を超えた時、インピーダンスの調整動作が始まることで、第一の整合器１２９のＶＬ１値が動き出す。そして、電源出力ラインのインピーダンスが所定値になった時、整合条件を満たすためＶＬ１値が収束する。
　第二の整合器１２８のＶＬ２位置は１００％であり、第一の高周波電源１２４から第二の高周波電源ラインへ回り込む電力が抑制されるため、第二の高周波電源１２７によって検知された電力値ＰｆｍはＰｔ２を超えず、インピーダンスの調整動作は始まらない。
　以上のように、電源出力ラインのインピーダンスが安定すると、負荷としてプラズマの状態も安定となり、エッチングレートなどのプロセス性能のバラツキを抑制することができる。
　ウエハの処理が終わり、第一の高周波電源１２４及び第二の高周波電源１２７は、ＲＦ－ＯＮ信号がＯＦＦ状態であることを受け取ると、各高周波電源の出力は０Ｗへ収束する。そして、各高周波電源の設定値は０Ｗへ設定され、各整合器のＶＬの位置も５０％に移動する。
　実施例１では、ＶＬ２位置を１００％へ移動したが、回り込み電力を十分抑制できる位置へＶＬ２を移動すればよいため、１００％以外の値を設定してもよい。また、ＶＬ２位置を通常の５０％から高くするので、寿命には十分気を付けた設計が必要である。
　図７は、実施例２に係る制御タイミングを示すタイミングチャートである。
　ウエハの処理が行われるタイミングで、第一の高周波電源１２４の設定電力Ｐｗｓ値が第一の高周波電源１２４に、第二の高周波電源１２７の設定電力Ｐｆｓ値が第二の高周波電源１２７に、第一の整合器１２９のプリセット位置であるＶＬ１値が第一の整合器１２９に、第二の整合器１２８のプリセット位置であるＶＬ２値が第二の整合器１２８に、それぞれ設定される。
　図９に、実施例２に係る第一の高周波電源１２４の設定電力Ｐｗｓ値に対応する第二の整合器１２８のプリセット位置であるＶＬ２位置テーブルを示す。実施例２では、第二の高周波電源１２７の設定電力Ｐｆｓ値が、整合条件であるＰｔ２より低い値に設定されるため、第二の整合器１２８のＶＬ２は、図９に示すＶＬ２位置テーブルに対応したＶＬ２位置へ移動する。これは、第二の高周波電源ラインのインピーダンスを予め高くすることで、従来例で示したように、第一の高周波電源１２４から第二の高周波電源ラインへ回り込む電力を抑制するためである。
　また、第二の高周波電源ラインへ回り込む電力は、第一の高周波電源１２４の設定電力Ｐｗｓの大きさに応じて大きくなるため、Ｐｗｓの大きさに対して回り込みを抑制できるＶＬ２値を、図９に示す対応テーブルを参照して決定する。一方で、ＶＬ１位置として５０％が設定されるため、ＶＬ１は５０％の位置へ移動する。
　各設定がなされてから、第一の高周波電源１２４及び第二の高周波電源１２７は、ＲＦ－ＯＮ信号がＯＮ状態であることを受け取ると、各高周波電源から設定された高周波電力が、各高周波電源が備える電力センサによって検知される。
　ここで、第一の高周波電源１２４によって検知された電力値Ｐｗｍが整合条件であるＰｔ１を超えた時、インピーダンスの調整動作が始まることで第一の整合器１２９のＶＬ１値が動き出す。そして、電源出力ラインのインピーダンスが所定値になった時、整合条件を満たすことによりＶＬ１値が収束する。
　第二の整合器１２８のＶＬ２値は、図９に示すテーブルに対応した値であり、第一の高周波電源１２４から第二の高周波電源ラインへ回り込む電力を抑制している。このため、第二の高周波電源１２７によって検知された電力値ＰｆｍはＰｔ２を超えず、インピーダンスの調整動作が始まらない。
　以上のように、電源出力ラインのインピーダンスが安定すると、負荷としてプラズマの状態も安定となり、エッチングレートなどのプロセス性能のバラツキを抑制することができる。
　ウエハの処理が終わり、第一の高周波電源１２４及び第二の高周波電源１２７が、ＲＦ－ＯＮ信号がＯＦＦ状態であることを受け取ると、各高周波電源の出力は０Ｗへ収束する。
　そして、各高周波電源の設定値は０Ｗへ設定され、各整合器のＶＬの位置も５０％に移動する。なお、実施例２では、ＶＬ２位置を通常の５０％から高くするため、寿命には十分気を付けて設計する必要がある。
　図８は、実施例３に係る制御タイミングを示すタイミングチャートである。
　ウエハの処理が行われるタイミングで、第一の高周波電源１２４の設定電力Ｐｗｓ値が第一の高周波電源１２４に、第二の高周波電源１２７の設定電力Ｐｆｓ値が第二の高周波電源１２７に、第一の整合器１２９のプリセット位置であるＶＬ１値が第一の整合器１２９に、第二の整合器１２８のプリセット位置であるＶＬ２値が第二の整合器１２８に、それぞれ設定される。
　実施例３では、第二の高周波電源１２７の設定電力Ｐｆｓ値が０Ｗに設定されたため、リレーＯＮ／ＯＦＦ信号がＯＮ状態となり、ノーマリーオフのリレー１４０は導通状態から非導通状態となる。これは、第二の高周波電源ラインをリレー１４０により切り離すことで、従来例で示したように、第一の高周波電源１２４から第二の高周波電源ラインへ回り込む電力を遮断するためである。また、ＶＬ１位置として５０％が設定されるため、ＶＬ１は５０％の位置へ移動する。
　各設定がなされてから、第一の高周波電源１２４及び第二の高周波電源１２７は、ＲＦ－ＯＮ信号がＯＮ状態であることを受け取ると、各高周波電源から設定された高周波電力が、各高周波電源が備える電力センサによって検知される。
　ここで、第一の高周波電源１２４によって検知された電力値Ｐｗｍが整合条件であるＰｔ１を超えた時、インピーダンスの調整動作が始まることで第一の整合器１２９のＶＬ１値が動き出す。そして、電源出力ラインのインピーダンスが所定値になった時、整合条件を満たすことによりＶＬ１値が収束する。
　第二の整合器１２８のＶＬ２値は、第一の高周波電源１２４から第二の高周波電源ラインへ回り込む電力をリレー１４０によって遮断して抑制しているため、第二の高周波電源１２７によって検知された電力値Ｐｆｍは０Ｗのままである。よって、ＰｆｍはＰｔ２を超えることがないため、インピーダンスの調整動作は始まらない。
　以上のように、電源出力ラインのインピーダンスが安定すると、負荷としてプラズマの状態も安定となり、エッチングレートなどのプロセス性能のバラツキを抑制することができる。
　ウエハの処理が終わり、第一の高周波電源１２４及び第二の高周波電源１２７が、ＲＦ－ＯＮ信号がＯＦＦ状態であることを受け取ると、第一の高周波電源の出力は０Ｗへ収束する。
　そして、第一の高周波電源の設定値は０Ｗへ設定され、第一の整合器１２９のＶＬ１位置も５０％に移動する。
　次に、図１０～図１３に示すフローチャートにより、従来例及び実施例１～３に係る制御フローについて順に説明する。従来例及び実施例１～３共に、制御フローを実行する主体は制御部１６０であるので、以下では主体の表記を省略する。
　図１０は、従来例に係る制御フローのフローチャートを示す図である。
　図１０に示す左側の制御フローである、ステップ１０１（Ｓ１０１）～ステップ１１１（Ｓ１１１）は、第一の高周波電源及び整合器の制御フローである。
　一方、図１０の右側に示す制御フローである、ステップ１１２（Ｓ１１２）～ステップ１２２（Ｓ１２２）は、第二の高周波電源及び整合器の制御フローである。
　この内、ステップ１０１（Ｓ１０１）～ステップ１１１（Ｓ１１１）で実行する第一の高周波電源及び整合器の制御フローについては、後述する実施例１～３それぞれに関する図１１～図１３それぞれで示すフローチャートにおいても同様であるので、図１１～１３に示すフローチャートにおける表記及びその説明については省略する。
　ステップ１００（Ｓ１００）で、ウエハ処理時の放電シーケンスを開始する。
　先ず、第一の高周波電源及び整合器の制御フローについて示す。なお、上記のように、第一の高周波電源及び整合器の制御フローについては、実施例１～３において同様である。
　ステップ１０１（Ｓ１０１）で、第一の整合器１２９のＶＬ１位置を５０％に移動する。
　ステップ１０２（Ｓ１０２）で、第一の高周波電源１２４に設定電力Ｐｗｓ値を設定する。
　ステップ１０３（Ｓ１０３）で、ＲＦ－ＯＮ信号をＯＦＦ状態からＯＮ状態へする。
　ステップ１０４（Ｓ１０４）で、第一の高周波電源１２４によって検知された電力ＰｗｍがＰｔ１より大きいか否かを判断する。
　検知電力Ｐｗｍが、Ｐｔ１より小さいと判断すると（ｎｏ）、ステップ１０４（Ｓ１０４）の判断を繰り返し、Ｐｔ１より大きいと判断すると（ｙｅｓ）、ステップ１０５（Ｓ１０５）に移行する。
　ステップ１０５（Ｓ１０５）で、第一の整合器１２９の整合条件を満たしていないか（第一の高周波電源ラインのインピーダンスが所定値でないか）否かを判断する。
　第一の整合器１２９の整合条件を、満たしていると判断すると（ｎｏ）、ステップ１０５（Ｓ１０５）の判断を繰り返し、満たしていないと判断すると（ｙｅｓ）、ステップ１０６（Ｓ１０６）に移行する。
　ステップ１０６（Ｓ１０６）で、第一の整合器１２９の整合動作を開始する。
　ステップ１０７（Ｓ１０７）で、第一の整合器１２９の整合条件を満たしたか（第一の高周波電源ラインのインピーダンスが所定値か）否かを判断する。
　第一の整合器１２９の整合条件を、満たしていない判断すると（ｎｏ）、ステップ１０７（Ｓ１０７）の判断を繰り返し、満たしていると判断すると（ｙｅｓ）、ステップ１０８（Ｓ１０８）に移行する。
　ステップ１０８（Ｓ１０８）で、第一の整合器１２９の整合動作を終了する。
　ステップ１０９（Ｓ１０９）で、ＲＦ－ＯＮ信号がＯＦＦ状態になったか（ＲＦ－ＯＦＦしたか）否かを判断する。
　ＲＦ－ＯＮ信号が、ＯＦＦ状態でない（ＲＦ－ＯＦＦしていない）と判断すると（ｎｏ）、ステップ１０５（Ｓ１０５）まで戻り、ＯＦＦ状態である（ＲＦ－ＯＦＦしている）と判断すると（ｙｅｓ）、ステップ１１０（Ｓ１１０）で、第一の整合器１２９のＶＬ１位置を５０％に戻す。
　ステップ１１１（Ｓ１１１）で、第一の高周波電源１２４の設定電力Ｐｗｓを０Ｗに設定する。
　ステップ１２３（Ｓ１２３）で、第一の高周波電源及び整合器の制御フローを終了する。
　次に、第二の高周波電源及び整合器の制御フローについて示す。
　ステップ１１２（Ｓ１１２）で、第二の整合器１２８のＶＬ２位置を５０％に移動する。
　ステップ１１３（Ｓ１１３）で、第二の高周波電源１２７に設定電力Ｐｆｓ値を設定する。
　ステップ１１４（Ｓ１１４）で、ＲＦ－ＯＮ信号をＯＦＦ状態からＯＮ状態へする。
　ステップ１１５（Ｓ１１５）で、第二の高周波電源１２７によって検知された電力ＰｆｍがＰｔ２より大きいか否かを判断する。
　検知電力Ｐｆｍが、Ｐｔ２より小さいと判断すると（ｎｏ）、ステップ１１５（Ｓ１１５）の判断を繰り返し、Ｐｔ２より大きいと判断すると（ｙｅｓ）、ステップ１１６（Ｓ１１６）５に移行する。
　ステップ１１６（Ｓ１１６）で、第二の整合器１２８の整合条件を満たしていないか（第二の高周波電源ラインのインピーダンスが所定値でないか）否かを判断する。
　第二の整合器１２８の整合条件を、満たしていると判断すると（ｎｏ）、ステップ１１６（Ｓ１１６）の判断を繰り返し、満たしていないと判断すると（ｙｅｓ）、ステップ１１７（Ｓ１１７）で、第二の整合器１２８の整合動作を開始する。
　ステップ１１８（Ｓ１１８）で、第二の整合器１２８の整合条件を満たしたか（第二の高周波電源ラインのインピーダンスが所定値か）否かを判断する。
　第二の整合器１２８の整合条件を、満たしていないと判断すると（ｎｏ）、ステップ１１６（Ｓ１１６）の判断を繰り返し、満たしていると判断すると（ｙｅｓ）、ステップ１１９（Ｓ１１９）で、第二の整合器１２８の整合動作を終了する。
　ステップ１２０（Ｓ１２０）で、ＲＦ－ＯＮ信号がＯＦＦ状態になったか（ＲＦ－ＯＦＦしたか）否かを判断する。
　ＲＦ－ＯＮ信号が、ＯＦＦ状態でない（ＲＦ－ＯＦＦしていない）と判断すると、ステップ１１６（Ｓ１１６）まで戻り、ＯＦＦ状態である（ＲＦ－ＯＦＦしている）と判断すると、ステップ１２１（Ｓ１２１）で、第二の整合器１２８のＶＬ２位置を５０％に戻す。
　ステップ１２２（Ｓ１２２）で、第二の高周波電源１２７の設定電力Ｐｆｓを０Ｗに設定する。
　ステップ１２３（Ｓ１２３）で、第二の高周波電源及び整合器の制御フローを終了する。
　図１１は、実施例１に係る制御フローの（第二の高周波電源及び整合器の制御フローに限定した）フローチャートを示す図である。
　ステップ２００（Ｓ２００）で、ウエハ処理時の放電シーケンスを開始する。
　ステップ２０１（Ｓ２０１）で、第二の高周波電源１２７に設定されるＰｆｓ値がＰｔ２より大きいか否かを判断する。
　設定電力Ｐｆｓ値が、Ｐｔ２より小さいと判断すると（ｎｏ）、ステップ２０３（Ｓ２０３）で、ＶＬ２位置を１００％に移動し、Ｐｔ２より大きいと判断すると（ｙｅｓ）、ステップ２０２（Ｓ２０２）で、ＶＬ２位置を５０％に移動する。
　ステップ２０４（Ｓ２０４）で、第二の高周波電源１２７に設定電力Ｐｆｓ値を設定する。
　ステップ２０５（Ｓ２０５）で、ＲＦ－ＯＮ信号をＯＦＦ状態からＯＮ状態へする。
　ステップ２０６（Ｓ２０６）で、第二の高周波電源１２７によって検知された電力ＰｆｍがＰｔ２より大きいか否かを判断する。
　検知電力Ｐｆｍが、Ｐｔ２より小さいと判断すると（ｎｏ）、ステップ２０６（Ｓ２０６）の判断を繰り返し、Ｐｔ２より大きいと判断すると（ｙｅｓ）、ステップ２０７（Ｓ２０７）で、第二の整合器１２８の整合条件を満たしていないか（第二の高周波電源ラインのインピーダンスが所定値でないか）否かを判断する。
　第二の整合器１２８の整合条件を、満たしていると判断すると（ｎｏ）、ステップ２０７（Ｓ２０７）の判断を繰り返し、満たしていないと判断すると（ｙｅｓ）、ステップ２０８（Ｓ２０８）で、第二の整合器１２８の整合動作を開始する。
　ステップ２０９（Ｓ２０９）で、第二の整合器１２８の整合条件を満たしたか（第二の高周波電源ラインのインピーダンスが所定値か）否かを判断する。
　第二の整合器１２８の整合条件を、満たしていない判断すると（ｎｏ）、ステップ２（Ｓ２０９）の判断を繰り返し、満たしていると判断すると（ｙｅｓ）、ステップ２１０（Ｓ２１０）で、第二の整合器１２８の整合動作を終了する。
　ステップ２１１（Ｓ２１１）で、ＲＦ－ＯＮ信号がＯＦＦ状態になったか（ＲＦ－ＯＦＦしたか）否かを判断する。
　ＲＦ－ＯＮ信号が、ＯＦＦ状態でない（ＲＦ－ＯＦＦしていない）と判断すると（ｎｏ）、ステップ２０７（Ｓ２０７）まで戻り、ＯＦＦ状態である（ＲＦ－ＯＦＦしている）と判断すると（ｙｅｓ）、ステップ２１２（Ｓ２１２）で、第二の整合器１２８のＶＬ２位置を所定位置に戻す。
　ステップ２１３（Ｓ２１３）で、第二の高周波電源１２７の設定電力Ｐｆｓを０Ｗに設定する。
　ステップ２１４（Ｓ２１４）で、第二の高周波電源及び整合器の制御フローを終了する。
　図１２は、実施例２に係る制御フローの（第二の高周波電源及び整合器の制御フローに限定した）フローチャートを示す図である。
　ステップ３００（Ｓ３００）で、ウエハ処理時の放電シーケンスを開始する。
　ステップ３０１（Ｓ３０１）で、第二の高周波電源１２７に設定されるＰｆｓ値がＰｔ２より大きいか否かを判断する。
　設定電力Ｐｆｓ値が、Ｐｔ２より小さいと判断すると（ｎｏ）、ステップ３０３（Ｓ３０３）で、図９に示すＶＬ２位置テーブルを参照して、第一の高周波電源１２４の設定電力Ｐｗｓに応じたＶＬ２の設定位置を決定する。
　ステップ３０４（Ｓ３０４）で、ステップ３０３（Ｓ３０３）で決定したＶＬ２位置へＶＬ２を移動してステップ３０５（Ｓ３０５）へ進む。
　設定電力Ｐｆｓ値が、Ｐｔ２より大きいと判断すると（ｙｅｓ）、ステップ３０２（Ｓ３０２）で、ＶＬ２位置を５０％に移動する。
　ステップ３０５（Ｓ３０５）で、第二の高周波電源１２７に設定電力Ｐｆｓ値を設定する。
　ステップ３０６（Ｓ３０６）で、ＲＦ－ＯＮ信号をＯＦＦ状態からＯＮ状態へする。
　ステップ３０７（Ｓ３０７）で、第二の高周波電源１２７によって検知された電力ＰｆｍがＰｔ２より大きいか否かを判断する。
　検知電力Ｐｗｍが、Ｐｔ２より小さいと判断すると（ｎｏ）、ステップ３０７（Ｓ３０７）の判断を繰り返し、Ｐｔ２より大きいと判断すると（ｙｅｓ）、ステップ３０８（Ｓ３０８）で、第二の整合器１２８の整合条件を満たしていないか（第二の高周波電源ラインのインピーダンスが所定値でないか）否かを判断する。
　第二の整合器１２８の整合条件を、満たしていると判断すると（ｎｏ）、ステップ３０８（Ｓ３０８）の判断を繰り返し、満たしていないと判断すると（ｙｅｓ）、ステップ３０９（Ｓ３０９）で、第二の整合器１２８の整合動作を開始する。
　ステップ３１０（Ｓ３１０）で、第二の整合器１２８の整合条件を満たしたか（第二の高周波電源ラインのインピーダンスが所定値か）否かを判断する。
　第二の整合器１２８の整合条件を、満たしていない判断すると（ｎｏ）、ステップ３１０（Ｓ３１０）の判断を繰り返し、満たしていると判断すると（ｙｅｓ）、ステップ３１１（Ｓ３１１）で、第二の整合器１２８の整合動作を終了する。
　ステップ３１２（Ｓ３１２）で、ＲＦ－ＯＮ信号がＯＦＦ状態になったか（ＲＦ－ＯＦＦしたか）否かを判断する。
　ＲＦ－ＯＮ信号が、ＯＦＦ状態でない（ＲＦ－ＯＦＦしていない）と判断すると（ｎｏ）、ステップ３０８（Ｓ３０８）まで戻り、ＯＦＦ状態である（ＲＦ－ＯＦＦしている）と判断すると（ｙｅｓ）、ステップ３１３（Ｓ３１３）で、第二の整合器１２８のＶＬ２位置を所定位置に戻す。
　ステップ３１４（Ｓ３１４）で、第二の高周波電源１２７の設定電力Ｐｆｓを０Ｗに設定する。
　ステップ３１５（Ｓ３１５）で、第二の高周波電源及び整合器の制御フローを終了する。
　図１３は、実施例３に係る制御フローの（第二の高周波電源及び整合器の制御フローに限定した）フローチャートを示す図である。
　ステップ４００（Ｓ４００）で、ウエハ処理時の放電シーケンスを開始する。
　ステップ４０１（Ｓ４０１）で、第二の高周波電源１２７に設定されるＰｆｓ値が０Ｗより大きいか否かを判断する。
　設定電力Ｐｆｓ値が０Ｗであると判断すると（ｎｏ）、ステップ４０３（Ｓ４０３）で、リレー１４０を導通状態から非導通状態にしてステップ４１４（Ｓ４１４）へ進む。
　ステップ４１４（Ｓ４１４）で、ＲＦ－ＯＮ信号がＯＦＦ状態になったか（ＲＦ－ＯＦＦしたか）否かを判断する。
　ＲＦ－ＯＮ信号が、ＯＦＦ状態でない（ＲＦ－ＯＦＦしていない）と判断すると（ｎｏ）、ステップ４１４（Ｓ４１４）を繰り返し、ＯＦＦ状態である（ＲＦ－ＯＦＦしている）と判断すると（ｙｅｓ）、ステップ４１５（Ｓ４１５）で、リレー１４０を非導通状態から導通状態にしてステップ４１６（Ｓ４１６）へ進む。
　一方、ステップ４０１（Ｓ４０１）で、設定電力Ｐｆｓ値が０Ｗより大きいと判断すると（ｙｅｓ）、ステップ４０２（Ｓ４０２）で、ＶＬ２位置を５０％に移動する。
　ステップ４０４（Ｓ４０４）で、第二の高周波電源１２７に設定電力Ｐｆｓ値を設定する。
　ステップ４０５（Ｓ４０５）で、ＲＦ－ＯＮ信号をＯＦＦ状態からＯＮ状態へする。
　ステップ４０６（Ｓ４０６）で、第二の高周波電源１２７によって検知された電力ＰｆｍがＰｔ２より大きいか否かを判断する。
　検知電力Ｐｗｍが、Ｐｔ２より小さいと判断すると（ｎｏ）、ステップ４０６（Ｓ４０６）の判断を繰り返し、Ｐｔ２より大きいと判断すると（ｙｅｓ）、ステップ４０７（Ｓ４０７）で、第二の整合器１２８の整合条件を満たしていないか（第二の高周波電源ラインのインピーダンスが所定値でないか）否かを判断する。
　第二の整合器１２８の整合条件を、満たしていると判断すると（ｎｏ）、ステップ４０７（Ｓ４０７）の判断を繰り返し、満たしていないと判断すると（ｙｅｓ）、ステップ４０８（Ｓ４０８）で、第二の整合器１２８の整合動作を開始する。
　ステップ４０９（Ｓ４０９）で、第二の整合器１２８の整合条件を満たしたか（第二の高周波電源ラインのインピーダンスが所定値か）否かを判断する。
　第二の整合器１２８の整合条件を、満たしていないと判断すると（ｎｏ）、ステップ４０９（Ｓ４０９）の判断を繰り返し、満たしていると判断すると（ｙｅｓ）、ステップ４１０（Ｓ４１０）で、第二の整合器１２８の整合動作を終了する。
　ステップ４１１（Ｓ４１１）で、ＲＦ－ＯＮ信号がＯＦＦ状態になったか（ＲＦ－ＯＦＦしたか）否かを判断する。
　ＲＦ－ＯＮ信号が、ＯＦＦ状態でない（ＲＦ－ＯＦＦしていない）と判断すると（ｎｏ）、ステップ４０７（Ｓ４０７）まで戻り、ＯＦＦ状態である（ＲＦ－ＯＦＦしている）と判断すると（ｙｅｓ）、ステップ４１２（Ｓ４１２）で、第二の整合器１２８のＶＬ２位置を５０％に戻す。
　ステップ４１３（Ｓ４１３）で、第二の高周波電源１２７の設定電力Ｐｆｓを０Ｗに設定する。
　ステップ４１６（Ｓ４１６）で、第二の高周波電源及び整合器の制御フローを終了する。
　以上、実施例１～３において、第一の高周波電源１２４から導電体膜１１１に高周波電圧を印加し、第二の高周波電源１２７から導体リング１３２に高周波電圧を印加した場合の発明について説明したが、基材１３１の内部で導電体膜が基材１３１の中心部と基材１３１の外周部に分割されて、第一の高周波電源１２４から基材１３１の中心部に配置された導電体膜に高周波電圧が印加され、かつ第二の高周波電源１２７から基材１３１の外周部に配置された導電体膜に高周波電圧が印加される場合にも、実施例１～３として説明した本発明を適用可能である。
１０１…真空容器、１０２…シャワープレート、１０３…誘電体窓、
１０４…処理室、１０５…導波管、１０６…電界発生用電源、
１０７…磁場発生コイル、１０８…試料台、１０９…ウエハ、
１１０…真空排気口、１１１…導電体膜、１１２…接地、
１１３…サセプタ、１１６…プラズマ、１２４…第一の高周波電源、
１２５…高周波フィルター、１２６…直流電源、
１２７…第二の高周波電源、１２８…第二の整合器、
１２９…第一の整合器、１３１…基材、１３２…導体リング、
１４０…リレー、１５０…操作部、１６０…制御部

Claims (8)

  1. 　試料がプラズマ処理される処理室と、第一の電極と前記第一の電極の外側に配置された第二の電極を具備し前記試料が載置される試料台と、第一の整合器および第一の伝送路を介して前記第一の電極に第一の高周波電力を供給する第一の高周波電源と、第二の整合器および第二の伝送路を介して前記第二の電極に第二の高周波電力を供給する第二の高周波電源とを備えるプラズマ処理装置において、
    　前記第二の整合器のプリセット値が所定値である場合、前記第一の高周波電力を前記試料台に供給するように前記第一の高周波電源を制御する制御装置をさらに備え、
    　前記所定値は、前記第二の伝送路のインピーダンスを高周波電力が前記第二の整合器に検知されないインピーダンスにする値であることを特徴とするプラズマ処理装置。
  2. 　試料がプラズマ処理される処理室と、第一の電極と前記第一の電極の外側に配置された第二の電極を具備し前記試料が載置される試料台と、第一の整合器および第一の伝送路を介して前記第一の電極に第一の高周波電力を供給する第一の高周波電源と、第二の整合器および第二の伝送路を介して前記第二の電極に第二の高周波電力を供給する第二の高周波電源とを備えるプラズマ処理装置において、
    　前記第二の整合器の整合位置が固定されている場合、前記第一の高周波電力を前記試料台に供給するように前記第一の高周波電源を制御する制御装置をさらに備えることを特徴とするプラズマ処理装置。
  3. 　試料がプラズマ処理される処理室と、第一の電極と前記第一の電極の外側に配置された第二の電極を具備し前記試料が載置される試料台と、第一の整合器および第一の伝送路を介して前記第一の電極に第一の高周波電力を供給する第一の高周波電源と、第二の整合器および第二の伝送路を介して前記第二の電極に第二の高周波電力を供給する第二の高周波電源とを備えるプラズマ処理装置において、
    　前記第二の伝送路に接続されたリレーを非導通状態にすることにより前記第二の伝送路を断線させた場合、前記第一の高周波電力を前記試料台に供給するように前記第一の高周波電源を制御する制御装置をさらに備えることを特徴とするプラズマ処理装置。
  4. 　請求項１ないし請求項３のいずれか一項に記載のプラズマ処理装置において、
    　前記試料台は、プラズマに晒されないように側面をカバーする誘電体製カバーをさらに具備し、
    　前記第二の電極は、前記誘電体製カバーの内部に配置されていることを特徴とするプラズマ処理装置。
  5. 　請求項１ないし請求項３のいずれか一項に記載のプラズマ処理装置において、
    　前記第一の電極および前記第二の電極は、前記試料台の基材の内部に配置されていることを特徴とするプラズマ処理装置。
  6. 　試料がプラズマ処理される処理室と、第一の電極と前記第一の電極の外側に配置された第二の電極を具備し前記試料が載置される試料台と、第一の整合器および第一の伝送路を介して前記第一の電極に第一の高周波電力を供給する第一の高周波電源と、第二の整合器および第二の伝送路を介して前記第二の電極に第二の高周波電力を供給する第二の高周波電源とを備えるプラズマ処理装置を用いて前記試料をプラズマ処理するプラズマ処理方法において、
    　前記第二の整合器のプリセット値が所定値である場合、前記第一の高周波電力を前記試料台に供給し、
    　前記所定値は、前記第二の伝送路のインピーダンスを高周波電力が前記第二の整合器に検知されないインピーダンスにする値であることを特徴とするプラズマ処理方法。
  7. 　請求項６に記載のプラズマ処理方法において、
    　前記試料台は、プラズマに晒されないように側面をカバーする誘電体製カバーをさらに具備し、
    　前記第二の電極は、前記誘電体製カバーの内部に配置されていることを特徴とするプラズマ処理方法。
  8. 　請求項６に記載のプラズマ処理方法において、
    　前記第一の電極および前記第二の電極は、前記試料台の基材の内部に配置されていることを特徴とするプラズマ処理方法。
PCT/JP2020/004764 2020-02-07 2020-02-07 プラズマ処理装置及びプラズマ処理方法 WO2021157051A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020217001572A KR102501531B1 (ko) 2020-02-07 2020-02-07 플라스마 처리 장치 및 플라스마 처리 방법
PCT/JP2020/004764 WO2021157051A1 (ja) 2020-02-07 2020-02-07 プラズマ処理装置及びプラズマ処理方法
JP2020571731A JP7085031B2 (ja) 2020-02-07 2020-02-07 プラズマ処理装置及びプラズマ処理方法
CN202080004065.7A CN115004863A (zh) 2020-02-07 2020-02-07 等离子体处理装置以及等离子体处理方法
US17/278,423 US20220367156A1 (en) 2020-02-07 2020-02-07 Plasma processing apparatus and plasma processing method
TW110102973A TWI784401B (zh) 2020-02-07 2021-01-27 電漿處理裝置及電漿處理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/004764 WO2021157051A1 (ja) 2020-02-07 2020-02-07 プラズマ処理装置及びプラズマ処理方法

Publications (1)

Publication Number Publication Date
WO2021157051A1 true WO2021157051A1 (ja) 2021-08-12

Family

ID=77199497

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/004764 WO2021157051A1 (ja) 2020-02-07 2020-02-07 プラズマ処理装置及びプラズマ処理方法

Country Status (6)

Country Link
US (1) US20220367156A1 (ja)
JP (1) JP7085031B2 (ja)
KR (1) KR102501531B1 (ja)
CN (1) CN115004863A (ja)
TW (1) TWI784401B (ja)
WO (1) WO2021157051A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0896992A (ja) * 1994-09-22 1996-04-12 Nissin Electric Co Ltd プラズマ処理装置の運転方法
WO2005116293A1 (ja) * 2004-05-28 2005-12-08 Konica Minolta Holdings, Inc. 薄膜形成装置及び薄膜形成方法
JP2016162795A (ja) * 2015-02-27 2016-09-05 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
JP2016225376A (ja) * 2015-05-28 2016-12-28 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
WO2019229784A1 (ja) * 2018-05-28 2019-12-05 株式会社日立ハイテクノロジーズ プラズマ処理装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4704087B2 (ja) * 2005-03-31 2011-06-15 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法
JP2010238881A (ja) * 2009-03-31 2010-10-21 Tokyo Electron Ltd プラズマ処理装置及びプラズマ処理方法
EP3091559A1 (en) * 2015-05-05 2016-11-09 TRUMPF Huettinger Sp. Z o. o. Plasma impedance matching unit, system for supplying rf power to a plasma load, and method of supplying rf power to a plasma load
US10297422B2 (en) * 2015-11-04 2019-05-21 Lam Research Corporation Systems and methods for calibrating conversion models and performing position conversions of variable capacitors in match networks of plasma processing systems
WO2021040707A1 (en) * 2019-08-28 2021-03-04 Applied Materials, Inc. Methods of tuning to improve plasma stability

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0896992A (ja) * 1994-09-22 1996-04-12 Nissin Electric Co Ltd プラズマ処理装置の運転方法
WO2005116293A1 (ja) * 2004-05-28 2005-12-08 Konica Minolta Holdings, Inc. 薄膜形成装置及び薄膜形成方法
JP2016162795A (ja) * 2015-02-27 2016-09-05 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
JP2016225376A (ja) * 2015-05-28 2016-12-28 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
WO2019229784A1 (ja) * 2018-05-28 2019-12-05 株式会社日立ハイテクノロジーズ プラズマ処理装置

Also Published As

Publication number Publication date
US20220367156A1 (en) 2022-11-17
KR20210102178A (ko) 2021-08-19
CN115004863A (zh) 2022-09-02
JP7085031B2 (ja) 2022-06-15
TWI784401B (zh) 2022-11-21
KR102501531B1 (ko) 2023-02-21
TW202131381A (zh) 2021-08-16
JPWO2021157051A1 (ja) 2021-08-12

Similar Documents

Publication Publication Date Title
US11842885B2 (en) Plasma processing apparatus and plasma processing method
US5685942A (en) Plasma processing apparatus and method
JP4482308B2 (ja) プラズマ処理装置及びプラズマ処理方法
US6756737B2 (en) Plasma processing apparatus and method
US7884025B2 (en) Plasma process uniformity across a wafer by apportioning ground return path impedances among plural VHF sources
US20110214813A1 (en) Plasma processing method and apparatus
US20050257743A1 (en) Plasma processing apparatus and method
JP2006502556A (ja) 半導体ワークピースを処理するためのプラズマリアクタ
JP2011253821A (ja) ワークピース製造装置
EP1230665A1 (en) Plasma processing system with dynamic gas distribution control
JP7364758B2 (ja) プラズマ処理方法
JP6808782B2 (ja) プラズマ処理装置およびプラズマ処理方法
WO2021157051A1 (ja) プラズマ処理装置及びプラズマ処理方法
CN110770880B (zh) 等离子处理装置
JP7071008B2 (ja) プラズマ処理装置およびプラズマ処理方法
WO2022201351A1 (ja) プラズマ処理装置およびプラズマ処理方法
WO2023175690A1 (ja) プラズマ処理装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2020571731

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20917365

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20917365

Country of ref document: EP

Kind code of ref document: A1