WO2021137385A1 - 버스트 모드 클럭 및 데이터 복원 성능을 개선한 광수신 장치 및 방법 - Google Patents

버스트 모드 클럭 및 데이터 복원 성능을 개선한 광수신 장치 및 방법 Download PDF

Info

Publication number
WO2021137385A1
WO2021137385A1 PCT/KR2020/012123 KR2020012123W WO2021137385A1 WO 2021137385 A1 WO2021137385 A1 WO 2021137385A1 KR 2020012123 W KR2020012123 W KR 2020012123W WO 2021137385 A1 WO2021137385 A1 WO 2021137385A1
Authority
WO
WIPO (PCT)
Prior art keywords
vco
clock
output
signal
delay
Prior art date
Application number
PCT/KR2020/012123
Other languages
English (en)
French (fr)
Inventor
서인식
박성훈
백준현
Original Assignee
(주)자람테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)자람테크놀로지 filed Critical (주)자람테크놀로지
Publication of WO2021137385A1 publication Critical patent/WO2021137385A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/61—Coherent receivers
    • H04B10/616—Details of the electronic signal processing in coherent optical receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0075—Arrangements for synchronising receiver with transmitter with photonic or optical means
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062—Network aspects
    • H04Q11/0066—Provisions for optical burst or packet networks

Definitions

  • the present invention relates to an optical receiving device and method having improved burst mode clock and data recovery performance.
  • an optical line terminal (OLT) optical receiving device for high-speed optical communication of several tens of Gbps is a clock of an optical signal received in burst mode. It relates to an optical receiving apparatus and method with improved burst mode clock and data recovery performance that enables stable, fast and economical recovery of the .
  • Passive optical network (PON) technology is for constructing a high-speed subscriber network, and is configured to handle simultaneous access of multiple subscribers through a time division method or a wavelength division method.
  • EPON Electronic PON
  • IEEE Institute of Electrical and Electronics Engineers
  • 10G-EPON 10 Gigabit EPON
  • ITUT International Telecommunication Union
  • GPON Gigabit PON
  • G.984/7 International Telecommunication Union
  • NGPON2 Next Generation PON
  • this PON basically one OLT (Optical Line Terminal) installed in the telephone company and ONT (Optical Network Terminal) or ONU (Optical Network Unit) of multiple subscribers are passive optical branching devices called Remote Nodes. It has a point-to-multipoint network structure (using an optical splitter).
  • OLT Optical Line Terminal
  • ONT Optical Network Terminal
  • ONU Optical Network Unit
  • an OLT 1 having an optical transceiver 1a for mutually converting an electrical signal and an optical signal is a plurality of subscriber ONTs 2 through a remote node RN.
  • each ONT (2) is also configured with an optical transceiver (2a), respectively.
  • 2 is a conceptual diagram illustrating a downlink signal transmission method and an uplink signal transmission method of a PON.
  • 2A is a conceptual diagram for explaining a downlink signal transmission method of a passive optical network.
  • the OLT 1 continuously transmits downlink frame data to be transmitted to the ONT 2
  • a plurality of ONTs 2_1 and 2_2 It selects and receives frame data for itself from among downlink frame data. Accordingly, continuous data transmission without signal collision is possible only by continuously transmitting a signal modulated by the OLT 1 with its own clock for such a downlink signal.
  • each ONT(2) needs to restore the clock for the downlink signal only once and synchronize it.
  • FIG. 2B is a conceptual diagram for explaining an uplink signal transmission method of a passive optical network.
  • the ONTs 2_1 and 2_2 generate uplink signals of a predetermined amount of data at different times and transmit them to the OLT 1 .
  • each uplink signal is divided into a guard section (a) to prevent collision.
  • the OLT(1) restores the clock for each uplink burst signal each time and stores data accordingly. have to restore
  • the transformer converts the current generated by the photodiode into a voltage and amplifies it.
  • the amplification factor of the impedance amplifier (TIA) has to be varied, but in the case of a high-speed signal of 25 Gbps or more that is recently applied, there is a problem that the internal capacitance is not completely discharged or charged within each signal period.
  • a clock cycle of 0.04 ns should be used.
  • the phase of the clock with a cycle of 0.04 ns is finely adjusted through voltage. Since it is necessary to perform clock synchronization on the received signal while adjusting, the quality of the voltage controlled oscillator (VCO) applied for this must be extremely high. This causes a significant increase in cost, and there is a problem in that the synchronization performance is also difficult to trust due to the precision limit.
  • VCO voltage controlled oscillator
  • the guard time between the upstream burst signals is set long, and the burst mode clock and data are restored by repeatedly inserting the preamble of the transmission frame to an excessive extent (for example, repeating the 32/64 bit preamble dozens of times). Because it provides sufficient training opportunities for this purpose, the bandwidth is reduced.
  • An object of the present invention to solve the above problems is to improve the performance of a burst mode clock and data recovery (BCDR) unit configured in an OLT optical receiver for 25 Gbps passive optical communication.
  • VCO voltage controlled oscillator
  • the frequency synchronization speed and performance are improved, and the synchronized clock is doubled at half the frequency.
  • Another object of the present invention is to improve the frequency locking time and performance by synchronizing a pair of preambles with overlapping identical signals through a VCO at half the target clock level, and a plurality of delays having a plurality of minute deviations in the locked VCO clock. It is delayed through the module and multiplied by XORing the delayed signals with the non-delayed signal, respectively, but from the results of the XOR operation, the result having a 50% duty ratio is selected as the multiplied clock, so that the correct clock system considering the process deviation of the delay part It is an object of the present invention to provide an optical receiving apparatus and method having improved burst mode clock and data recovery performance to enable doubling.
  • Another object of the present invention is to perform low-speed synchronization at half the target clock speed through a VCO having half the speed and a preamble in which a pair of signals are repeated, and a phase detector that confirms locking for the low-speed synchronization outputs the output of the VCO.
  • An optical reception device with improved burst mode clock and data recovery performance receives optical line terminal (OLT) optical reception for receiving an uplink burst signal frame having a preamble promised to alternate with a pair of identical signals.
  • An apparatus comprising: an optical receiver that converts a received optical signal into an electrical signal through a photodiode, a burst mode transimpedance amplifier, and a limiting amplifier; and an upward burst signal clock based on a signal corresponding to a preamble among electrical received signals obtained through the optical receiver BCDR (Burst Mode Clock Data Recovery) that controls VCO (Voltage Controlled Oscillator) with half the speed of VCO (Voltage Controlled Oscillator) to perform low-speed synchronization, controls to multiply the VCO output when low-speed synchronization is achieved, and restores data with the multiplied VCO output ) and when the VCO output is applied under the control of the BCDR unit, the delay unit having a plurality of delay modules each configured
  • Each of the VCO outputs is XORed to generate a plurality of clock signals in which the VCO output is doubled, and a multiplied clock signal having a duty ratio of 50% among the plurality of clock signals is provided as the VCO output multiplied by the BCDR unit.
  • a multiplied clock signal having a duty ratio of 50% among the plurality of clock signals is provided as the VCO output multiplied by the BCDR unit.
  • the BCDR unit includes a phase detector that compares the phase of the received signal and the output phase of the VCO, a charge pump controlled according to the output of the phase detector, and a loop filter that generates a VCO control voltage based on the charging power of the charge pump; , a VCO having half the speed of an upward burst signal clock, a switch selectively providing an output of the VCO to the phase detector or a multiplier, and selectively providing a multiplied VCO output provided by the multiplier to the phase detector; It may include a flip-flop that restores data from the received signal by using the output of the VCO or the output of the multiplied VCO as the operation clock.
  • the phase detector compares the output of the VCO and the phase of the preamble of the uplink burst signal and, if they match, determines that low-speed synchronization has been achieved, controls the switch to provide the VCO output to the multiplier, and the multiplied VCO output of the multiplier can be received as a clock signal.
  • the multiplier includes a delay module composed of a plurality of delay elements in order to delay the received VCO signal to have a phase difference of 90 degrees.
  • a delay unit including a plurality of delay modules in which the number of delay elements is different based on the delay element arrangement may be included.
  • the multiplying unit includes an XOR unit that generates an XOR operation output equal to the number of delay modules by performing an XOR operation on the VCO delayed output and the non-delayed VCO output through a plurality of delay modules included in the delay unit, and in the XOR unit and a determination unit that selects an XOR operation output having a duty ratio of the plurality of generated XOR operation outputs closest to 50% and provides the selected XOR operation output to the BCDR unit.
  • the determining unit of the multiplication unit selects and operates a delay module that generates an XOR operation output with the duty ratio of the XOR operation output closest to 50% in the delay unit, or selects and operates a delay module among a plurality of XOR operation outputs in a situation where all delay modules operate.
  • One output can be selected and provided to the BCDR unit.
  • the preamble of the uplink burst signal may be composed of a preamble for low-speed synchronization in which a pair of identical signals alternate, and a preamble in which different signals alternate for constant-speed synchronization after the multiplier operates.
  • An optical reception method with improved burst mode clock and data recovery performance is an optical line terminal (OLT) that receives an uplink burst signal frame having a preamble in which a pair of identical signals are promised to be alternated.
  • OLT optical line terminal
  • a light receiving method of a receiving device comprising: a photoelectric conversion step of converting a received optical signal into an electrical signal through a photodiode, a burst mode transimpedance amplifier, and a limiting amplifier configured in the optical receiving device; A low-speed synchronization step of performing low-speed synchronization by adjusting a VCO having half the speed of an uplink burst signal clock based on a signal corresponding to the preamble among the electrical reception signals converted through the steps, and when the low-speed synchronization is performed in the low-speed synchronization step
  • the BCDR unit transmits the output of the VCO to the multiplier configured in the light receiving device, and the multiplier delays the VCO output at different times through a plurality of delay modules each configured with different delay times, and delays the output and delay of each delay module.
  • a plurality of clock signals obtained by multiplying the VCO output by 2 are generated by performing an XOR operation on each VCO output that has not been output.
  • the multiplied clock signal whose duty ratio is 50% is converted to the VCO output multiplied by the BCDR unit. providing a multiplication step.
  • the multiplication unit takes into account the delay element manufacturing process deviation and increases the VCO signal through a plurality of delay modules in which the number of delay elements is different based on the delay element arrangement for delaying the generation of a 90 degree phase difference of the VCO signal. It may include generating a plurality of delay information adjacent to the 90 degree phase difference occurrence delay.
  • the multiplying unit includes an XOR unit that XORs the VCO delayed output and the undelayed VCO output through the plurality of delay modules to generate an XOR operation output equal to the number of delay modules, and the multiplying unit includes an XOR unit.
  • the method may include selecting an XOR operation output having a duty ratio of the plurality of XOR operation outputs generated in , closest to 50% and providing the XOR operation output as a multiplied clock signal to the BCDR unit.
  • An optical receiving device and method with improved burst mode clock and data recovery performance is a burst mode clock and data recovery (BCDR) configured in an OLT optical receiving device requiring high-speed operation of 25 Gbps or more. ) to improve the performance of the part, instead of using an expensive VCO (Voltage Controlled Oscillator) that can generate a clock of 25 Gbps or more while precisely controlling the clock, use a VCO having a clock speed of half the required clock and use the same pair of signals.
  • VCO Voltage Controlled Oscillator
  • the VCO clock signal locked with respect to the half-level clock is delayed through a plurality of delay modules having a plurality of minute deviations, and the delayed signals are multiplied by XOR operation with the undelayed signal, but XOR operation among the delay modules
  • 1 is a configuration example of a typical passive optical network.
  • FIG. 2 is a conceptual diagram illustrating a downlink and uplink signal transmission scheme of a passive optical network.
  • FIG. 3 is a conceptual diagram for explaining an uplink signal restoration method of a passive optical network.
  • FIG. 4 is a configuration diagram for transmitting and receiving uplink and downlink signals in a passive optical network.
  • FIG. 5 is an exemplary configuration diagram of a BCDR unit configured in an OLT optical receiver.
  • FIG. 6 is a system configuration diagram showing the configuration of an OLT optical receiver for receiving an uplink burst signal transmitted by an ONU according to an embodiment of the present invention
  • FIG. 7 is a block diagram showing the configuration of a BCDR unit and a multiplier unit of an optical receiving device according to an embodiment of the present invention.
  • FIG. 8 is an exemplary diagram for explaining a preamble of an uplink burst signal frame according to an embodiment of the present invention.
  • FIG. 9 is a conceptual diagram for explaining an operation method of a multiplier according to an embodiment of the present invention.
  • FIG. 10 is a flowchart for explaining an operation process according to an embodiment of the present invention.
  • first, second, etc. used in the present invention may be used to describe the elements, but the elements should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, a first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component.
  • an optical receiving device of an optical line terminal (OLT) among passive optical network (PON) equipment is described.
  • ONT optical Network Terminal
  • ONU Optical Network Unit
  • FIG. 3 is a conceptual diagram for explaining an upward signal restoration method of a passive optical network.
  • an optical line terminal (OLT) 1 having an optical transceiver 1a that converts an electrical signal and an optical signal is remote. It is connected to a plurality of subscriber ONT (Optical Network Terminal) 2 through the node RN and the optical transceiver 2a. Since the downlink signal and the uplink signal between them are 1:N communication using a single optical path, different methods of signal management and synchronization are required. consideration is needed for
  • the uplink signals are sequentially transmitted according to the schedule assigned to each ONT(2), and a guard time is applied between the signals for each ONT(2) to avoid signal collision.
  • the uplink signal is transmitted as a burst signal, and since the internal clock used by the OLT(1) and the internal clock of each ONT(2) are different from each other, and the delay time is also different depending on the transmission line, the OLT(1) is A burst mode clock and data recovery (BCDR) unit 1b is used to restore an arbitrary ONT clock applied to the received uplink burst signal to check the received frame data.
  • BCDR burst mode clock and data recovery
  • the BCDR unit 1b consumes a predetermined time to recover the clock because it has to recover the uplink data using a different clock every time.
  • the preambles included in the uplink signal usually dozens of 32-bit or 64-bit preambles
  • the clock is restored by using it as training information. Therefore, the uplink frame data from the controller 1c in charge of control and signal processing, for example, an ASIC (Application Specific Integrated Circuit) or FPGA (Field Programmable Gate Array), is only after the operation of the BCDR unit 1b for clock recovery (locking).
  • the performance of the BCDR unit 1b is improved as the noise of the received uplink signal is reduced.
  • a fairly large number of preambles must be repeatedly sent to ensure clock recovery provided from the 1:N remote ONT, and each ONT Since the guard time to prevent the signals from overlapping must be sufficiently set, the bandwidth of the uplink signal is inevitably reduced compared to the downlink signal.
  • the phase of the clock with a very short period (0.04 ns) must be synchronized every time within a limited time (preamble training period), so the shorter the clock period, the lower the performance for fine phase control.
  • a long synchronization time is required, and it is dependent on the performance of a voltage controlled oscillator (VCO) that enables fine control, and the cost is also excessively problematic.
  • VCO voltage controlled oscillator
  • the OLT-side optical transceiver 10 internally converts a downlink signal into an optical signal.
  • TIA burst mode transimpedance amplifier
  • LA limiting amplifier
  • the signal amplified through the limiting amplifier 13 of the optical transceiver 10 is transmitted to the BCDR unit 20, and the BCDR unit 20 uses the preamble information repeated from the received signal to generate a clock. After restoration, data is restored according to the corresponding clock and provided to the OLT MAC (Media Access Control) processing unit 30 corresponding to the control unit.
  • OLT MAC Media Access Control
  • the upstream burst signal received by the photodiode 11 of the optical transceiver 10 has the form of segmented burst signals of different scales received from several ONTs.
  • the optical signals received from the plurality of ONTs have different sizes (scales and ratios), are isolated from each other, and each signal has a shape including front and rear noise.
  • the reason that noise is included before and after each signal is the laser diode turn-on time (LD Turn On time) of the ONT optical transceiver that converts the electrical signal of the upward burst frame data into an optical signal, and the photo of the OLT optical transceiver 10 that receives it
  • the photodiode 11 includes the last noise section due to the PD Turn Off time.
  • the burst TIA 12 Since signals having such different sizes and containing noise in front and back are received in a disconnected state, the burst TIA 12 must variably amplify these signals, and convert the amplified signals to a distinguishable swing width through the LA 13 .
  • the amplified signal is provided to the BCDR 20, and the BCDR 20 divides the corresponding signal into 1 and 0, finds the promised preamble, restores the clock, and then restores the bit information of the data with the corresponding clock.
  • FIG. 5 is an exemplary configuration diagram of the BCDR unit configured in the OLT optical receiving device, as shown, through the photodiode 11, the burst mode transimpedance amplifier 12 and the limiting amplifier 13 shown in FIG.
  • a phase detector 21 that compares the phase of the converted electrical received signal (a signal whose contents are not yet synchronized with the clock and data) and the output phase of the VCO 24;
  • a charge pump 22 controlled according to the up-down control output of the phase detector 21, a loop filter 23 that generates a control voltage for the VCO 24 based on the charge power of the charge pump 22, for example It operates according to the clock of the VCO 24 and the synchronized VCO 24, which precisely adjusts the phase of the clock for processing the 25 Gbps signal by the control voltage through the loop filter 23, and restores the received signal to a digital signal.
  • the clock phase of the VCO 24 is quickly adjusted to synchronize the clock (frequency locking), and data is restored using the synchronized clock.
  • a 0.04 ns period must be accurately provided, and its phase must also be precisely controlled according to the voltage.
  • VCO In the case of a clock for processing a signal at a speed of 12.5 Gbps, the price and performance are satisfactory because the quality of the related VCO is stabilized and the supply is secured, but it is necessary to cope with the speed of 25 Gbps, which doubles the speed. In the case of VCOs, frequency precision and stability are unreliable. VCO implementation that supports high frequency of 10 giga or more is used in ultra-fine CMOS process or SiGe process. When implemented in a CMOS process, as the threshold voltage must be set to be relatively high in order to secure a high-speed current response characteristic, there is a problem in that the low power characteristic is relatively low.
  • FIG. 6 is a system configuration diagram showing the configuration of an OLT optical receiver for receiving an uplink burst signal transmitted by an ONU according to an embodiment of the present invention. As shown, the optical receiver 200 and the corresponding optical transmitter (100) is shown. The illustrated optical receiving device 200 corresponds to an OLT-side optical receiving device for receiving an uplink burst signal.
  • the ONT optical transmission device 100 has a configuration in which the controller 130 transmits a preamble to the laser diode 120 through the driver 110 , and the promised preamble is a normal preamble.
  • the controller 130 transmits a preamble to the laser diode 120 through the driver 110 , and the promised preamble is a normal preamble.
  • the actual signal speed is reduced by half. This is referred to as a 'slow preamble' for convenience.
  • FIG. 8 shows a digital signal pattern of a preamble and is configured to repeat a 32-bit or 64-bit preamble in which '1' and '0' are repeated n times as in FIG. 8A for synchronization training.
  • the general recommendation is to configure 40 repetitions, but the number of repetitions can be greatly increased depending on the communication speed and the precision of the VCO.
  • 8B is a diagram showing the configuration of a continuous preamble according to an embodiment of the present invention, and as illustrated, '11' and '00' are repeated. Accordingly, during the preamble period, the BCDR unit 240 may perform clock synchronization at half the actual required clock speed.
  • this is to change the preamble of the data frame to be actually transmitted, it may be a configuration that replaces the preamble of a general frame provided through an existing MAC (not shown) with a low-speed preamble, and the rules for this low-speed preamble are preambled by MAC (not shown). time) and may be applied when constructing an uplink burst signal frame.
  • the optical receiving device 200 for receiving the upward burst signal includes the avalanche photodiode 210 for receiving the optical signal and the burst mode transimpedance amplifier 220 for converting the current of the avalanche photodiode 210 into a voltage. ), a limiting amplifier 230 that divides and amplifies the received voltage of the transimpedance amplifier 220 according to a set reference voltage, and a synchronization training pattern composed of a binary pattern slowed by half of the actual transmission speed by the promised low-speed preamble. It includes a BCDR unit 240 that restores the clock and data, and a multiplier 250 that multiplies the clock restored by the BCDR unit 240 in multiples according to the transmission speed. On the other hand, the constant speed (actual uplink burst signal clock speed) multiplied by the multiplier 250 as described above is transmitted to the BCDR unit 240 again, and the BCDR unit 240 uses the constant speed clock. restore data.
  • the restored data is provided to the OLT MAC (Media Access Control) 260 .
  • OLT MAC Media Access Control
  • This embodiment of the present invention uses the BCDR unit 240 including the low-speed preamble and the VCO operating according to the speed of the low-speed preamble, and during this low-speed preamble period, the low-speed synchronization to the corresponding signal speed is quickly performed. . This is because by using a VCO that is half the speed than the required speed, it is possible to construct a BCDR unit whose quality is stabilized and verified.
  • the problem is the operation of the multiplier 250 to double the clock speed of the low-speed synchronized VCO.
  • a multiplication configuration to double the clock speed of the low-speed synchronized VCO can be applied. Because it is exactly 2x, it is instantly synchronized to the 2x constant speed signal without additional synchronization.
  • the received signal is delayed through the delay unit 251, and the delayed signal and the original undelayed received signal are calculated through the XOR operation unit 252. It is configured to provide a doubly multiplied output.
  • the multiplier 250 should configure a delay unit that delays 0.02 ns to have a 90 degree phase difference with respect to the low-speed VCO output clock of 0.08 ns in the delay unit 251.
  • NOT gates are continuously arranged. It is common to configure a delay module to obtain an accurate delay time.
  • the actual PVT Process, Applied Voltage: Voltage, Operating Temperature: Temperature
  • the actual PVT Process, Applied Voltage: Voltage, Operating Temperature: Temperature
  • the multiplier 250 has different delay rates by adding more gates or reducing the number of gates based on the delay module design for 90 degree phase delay of the low-speed synchronized VCO clock.
  • a parallel module delay unit 251 constituting a plurality of delay modules is used.
  • each of the plurality of delay modules delays the VCO clock signal, and the XOR operation unit 252 does not delay the VCO clock signal delayed through the plurality of delay modules. XOR each non-VCO clock signal to generate as many delay modules as there are.
  • the determination unit 253 selects a multiplied clock signal in which the duty ratio (ratio of 1 and 0) of the multiplied clock signals subjected to the XOR operation is 50%, and provides it to the BCDR unit 240, and the BCDR unit 240 The data of the received signal is restored by operating the flip-flop 246 by using it.
  • the determination unit 253 may select, in the delay unit 251, a delay module that generates an XOR operation output having the duty ratio of the output of the XOR operation unit 252 closest to 50%, so that only the delay module operates, or all In a situation in which the delay module is operating, one output among the outputs of the plurality of XOR operation units 252 may be selected (eg, mux is applied) and provided to the BCDR unit.
  • This multiplied clock is provided to the BCDR unit 240. Since the synchronized clock must be continuously operated, the multiplied clock is provided to the phase detector 241 of the BCDR unit 240 to further synchronize in response to a constant speed. You can also make it work.
  • low-speed synchronization is performed by adjusting the VCO 244 having half the speed of the uplink burst signal clock based on a signal corresponding to the low-speed preamble among the electrical reception signals,
  • the output of the VCO 244 is controlled to be multiplied, and the data is restored to the multiplied VCO output.
  • phase of the received signal and the VCO 244 output or the multiplied VCO output
  • a phase detector 241 that compares the phases of clocks, a charge pump 242 controlled according to the output of the phase detector 241, and a loop filter that generates a VCO control voltage based on the charging power of the charge pump 242 243, a VCO 244 having half the speed of the upstream burst signal clock, and selectively providing the output of the VCO 244 to the phase detector 241 or the multiplier 250, and the multiplier 250 is provided
  • a switch 245 that selectively provides the multiplied VCO output to the phase detector 241, and the output of the VCO 244 or the multiplied output of the VCO through the switch 245 as an operation clock. and a flip-flop 246 that restores.
  • the phase detector 241 compares the output of the VCO 244 and the phase of the low-speed preamble of the uplink burst signal and determines that low-speed synchronization has been achieved, and controls the switch 245 to output the VCO 244 is provided to the multiplying unit 250 , and the multiplied VCO output of the multiplying unit 250 is received as a clock signal.
  • the VCO can use a product corresponding to half the required clock, reducing cost and increasing reliability. Furthermore, even if such a half-speed VCO is used, the speed of the VCO can be doubled accurately through the multiplication unit 250 after low-speed synchronization, and the phase detector 241 performs synchronization to the original speed at the multiplied clock speed. Therefore, it is possible to accurately restore the received data.
  • the preamble of the uplink burst signal is composed of a preamble for low-speed synchronization in which a pair of identical signals alternate, and a preamble in which different signals alternate for constant-speed synchronization after the multiplier operates, giving a sufficient low-speed synchronization period, and the corresponding period
  • the BCDR unit 240 finishes the low-speed synchronization and proceeds to synchronization at the original speed through multiplication, the synchronization for the constant speed is also performed through the preamble in which '1' and '0' according to the constant speed are repeated, thereby performing fine synchronization.
  • FIG. 10 is a flowchart for explaining an operation process according to an embodiment of the present invention, and as shown in the figure, a low-speed preamble promised to alternate between a pair of identical signals is promised to be applied to an uplink burst signal.
  • the optical receiving device of OLT which receives the upward burst signal to which the low-speed preamble is applied from the ONT, converts the received optical signal into an electrical signal through a photodiode, a burst mode transimpedance amplifier, and a limiting amplifier, and receives the converted electrical signal through the BCDR unit. Perform synchronization. At this time, the BCDR unit restores the clock by synchronizing at half the speed of the clock applied to the original uplink burst signal.
  • the BCDR unit controls the internal switch to transmit the synchronized output of the VCO to the multiplier configured with a plurality of delay modules, and the multiplier is received through the plurality of delay modules.
  • XOR operation is performed with the received VCO clock to divide the clock (ie, multiply the clock).
  • a result having a duty ratio of 50% is selected from the results of the XOR operation of the delayed VCO clock passing through the plurality of delay modules and the non-delayed VCO clock. That is, if there is an exact 90 degree phase delay, the result of XOR operation is that exactly half of 1 and 0 exist in one period, and if the delay is not correct, the duty ratio does not become 50%.
  • the multiplier selects the result of using the delay module whose duty ratio is closest to 50% among the plurality of XOR-operated outputs and provides it to the BCDR unit, and the BCDR unit receives the multiplied clock signal and restores the data.
  • the BCDR unit may repeat the synchronization process based on the multiplied clock signal.
  • the clock recovery speed can be increased and its performance can be improved.
  • the VCO of the stabilized speed it is possible to stably restore the upstream burst signal for the doubled communication speed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Optical Communication System (AREA)

Abstract

본 발명은 수십Gbps 수준의 초고속 광통신을 위한 OLT(Optical Line Terminal) 광수신 장치가 버스트 모드로 수신되는 광신호의 클럭을 안정적이고 신속하면서도 경제적으로 복원할 수 있도록 한 버스트 모드 클럭 및 데이터 복원 성능을 개선한 광수신 장치 및 방법에 관한 것으로, 25Gbps 이상의 고속 동작이 필요한 OLT 광수신 장치에 구성되는 버스트 모드 클럭 및 데이터 복원(Burst mode Clock Data Recovery:BCDR)부의 성능을 개선하기 위하여 25Gbps 이상의 클럭을 정밀하게 제어하면서 생성할 수 있는 고가의 VCO(Voltage Controlled Oscillator)를 사용하는 대신, 요구 클럭 절반 수준의 클럭 속도를 가지는 VCO를 사용하고, 동일 신호 한쌍을 반복하도록 약속한 프리앰블을 이용함으로써 비교적 낮은 비용으로 BCDR부를 구성할 수 있는 효과가 있다.

Description

버스트 모드 클럭 및 데이터 복원 성능을 개선한 광수신 장치 및 방법
본 발명은 버스트 모드 클럭 및 데이터 복원 성능을 개선한 광수신 장치 및 방법에 관한 것으로, 특히 수십Gbps 수준의 초고속 광통신을 위한 OLT(Optical Line Terminal) 광수신 장치가 버스트 모드로 수신되는 광신호의 클럭을 안정적이고 신속하면서도 경제적으로 복원할 수 있도록 한 버스트 모드 클럭 및 데이터 복원 성능을 개선한 광수신 장치 및 방법에 관한 것이다.
수동형 광네트워크(PON) 기술은 고속 가입자망을 구성하기 위한 것으로, 시분할 방식이나 파장 분할 방식을 통해서 복수 가입자의 동시 접속을 처리할 수 있도록 구성된다. 이러한 방식들 중에서 비용 대비 효율이 높은 시분할 방식이 주로 사용되는데, IEEE(Institute of Electrical and Electronics Engineers) 802.3av/ah에 따른 EPON(Ethernet PON)이나 10G-EPON(10Gigabit EPON), ITUT(International Telecommunication Union-Telecommunication Standardization Sector) G.984/7에 따른 GPON(Gigabit PON) 이나 XGPON(10Gigabit PON), G.989에 따른 NGPON2(Next Generation PON) 등이 대표적이다.
이러한 PON의 구성을 보면, 기본적으로 전화국사에 설치된 하나의 OLT(Optical Line Terminal)와 복수 가입자의 ONT(Optical Network Terminal) 혹은 ONU(Optical Network Unit)가 수동 광분기 장치인 리모트 노드(Remote Node)(광스플리터 이용)를 통해 일대다(Point to Multipoint) 네트워크 구조를 가진다.
도 1은 일반적인 PON의 구성을 보인 것으로, 도시된 바와 같이 전기 신호와 광신호를 상호 변환하는 광트랜시버(1a)를 구비한 OLT(1)는 리모트 노드(RN)를 통해서 복수의 가입자 ONT(2)와 연결되는데, 각 ONT(2)에도 각각 광트랜시버(2a)가 구성된다. 이러한 구성을 통해 복수의 가입자 ONT(2)에 대한 고속 통신 서비스를 제공할 수 있다.
도 2는 PON의 하향 신호 전송 방식 및 상향 신호 전송 방식을 설명하기 위한 개념도이다. 도 2a는 수동형 광네트워크의 하향 신호 전송 방식을 설명하기 위한 개념도로서, 도시된 바와 같이 OLT(1)가 ONT(2)에 전송할 하향 프레임 데이터를 연속적으로 보내면 복수의 ONT(2_1, 2_2)는 이러한 하향 프레임 데이터 중에서 자신에 대한 프레임 데이터를 선별하여 수신한다. 따라서, 이러한 하향 신호는 OLT(1)가 자신의 클럭으로 변조한 신호를 연속적으로 전송하는 것만으로 신호 충돌 없는 연속 데이터 전송이 가능하다. 또한, 이러한 연속 데이터로 이루어진 하향 신호는 모두 OLT(1)의 클럭을 이용하므로 각 ONT(2)는 이러한 하향 신호에 대한 클럭을 한번 만 복원하여 동기화 하면 된다.
하지만, ONT(2)가 OLT(1)로 상향 프레임 데이터를 전송하는 상향 신호의 경우 복수의 ONT(2_1, 2_2)가 임의로 상향 신호를 전송하게 되면 신호가 충돌할 가능성이 있기 때문에 ONT(2)에 대한 정보(개수, 거리 등)를 알고 있는 OLT(1)가 하향 신호를 통해 개별 ONT(2)에 대한 상향 신호의 전송 시점과 데이터량에 대한 제어 정보를 전달하면 각 ONT(2_1, 2_2)는 해당 제어 정보를 기반으로 다양한 크기의 상향 버스트 신호를 생성하여 충돌 없이 전달하게 된다.
도 2b는 수동형 광네트워크의 상향 신호 전송 방식을 설명하기 위한 개념도로서, 도시된 바와 같이 ONT(2_1, 2_2)는 각각 상이한 시점에 정해진 데이터량의 상향 신호를 생성하여 OLT(1)에 전송하게 되는데, 각 상향 신호는 충돌을 방지하기 위하여 가드 구간(a)으로 구분된다.
이러한 상향 신호의 경우 도시된 바와 같이 신호가 계속하여 분절되는 버스트 신호이며, 각 신호는 개별 ONT(2_1, 2_2)의 자체 클럭을 이용하기 때문에 상향 버스트 신호의 클럭들은 상호 혹은 OLT 클럭과 동기화되어 있지 않아 이를 수신하는 OLT(1)의 클럭과는 편차가 존재하게 된다.
즉, 도시된 경우 상향 버스트 신호의 개별 시작 시점인 t1, t2, t3는 OLT(1)의 클럭과 편차가 존재하므로 OLT(1)는 상향 버스트 신호 각각에 대해서 매번 클럭을 복원하고 그에 따라 데이터를 복원해야만 한다.
특히 서로 다른 위치의 ONT(2)에서 전송되는 상향 버스트 신호는 각각 상이한 크기 및 신호 세기로 단절되면서 OLT의 광 트랜시버 내부 포토 다이오드로 수신되기 때문에 포토 다이오드가 생성하는 전류를 전압으로 변환하여 증폭하는 트랜스임피던스 증폭기(TIA)의 증폭률이 가변되어야 할 뿐만 아니라 최근 적용되고 있는 25Gbps 이상의 고속신호의 경우 각 신호 주기 내에 회로 내부 커패시턴스의 방전이나 충전이 완벽하게 이루지지 않는 문제가 있다. 따라서 이러한 기생커패시턴스 값은 회로내부에 상당시간 잔류하게 되고, 이러한 잔류 전류로 인하여 노이즈 신호가 많이 포함된 트랜스임피던스 증폭기의 출력을 이용하는 버스트 모드 클럭 및 데이터 복원 과정은 상당히 어려우며 시간도 오래 걸리게 된다.
예컨대 25Gbps의 통신속도에서 클럭을 복원할 경우 0.04ns 수준의 클럭 주기를 이용해야 하는데, 버스트 모드의 가변적인 환경에서 클럭을 동기화 하기 위해 0.04ns 수준의 주기를 가지는 클럭의 위상을 전압을 통해 미세하게 조정하면서 수신 신호에 대한 클럭 동기화를 수행해야 하므로 이를 위해 적용되는 VCO(Voltage Controlled Oscillator: 전압 제어 발진기)의 품질이 극히 높아야 한다. 이는 상당한 비용의 상승을 야기하며, 정밀도 한계에 의해 동기화 성능도 신뢰하기 어려운 문제가 있다.
따라서, 상용 제품의 경우 상향 버스트 신호 간 가드 시간을 오래 설정하게 되고, 전송 프레임의 프리앰블을 과도할 정도로 반복 삽입(예를 들어, 32/64비트 프리앰블을 수십 회 반복)하여 버스트 모드 클럭 및 데이터 복원을 위해 충분한 트레이닝 기회를 제공하도록 하므로 대역폭이 줄어드는 원인이 되고 있다.
결국, 5G나 IoT의 급속한 확장은 상향 버스트 신호의 폭발적 증가를 요구하므로 이러한 25Gps 이상의 통신 속도를 지원하는 광통신 장비의 상향 버스트 신호 동기화 성능 개선 및 비용 절감이 필수적인 상황이다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 25Gbps 수동형 광통신을 위한 OLT 광수신 장치에 구성되는 버스트 모드 클럭 및 데이터 복원(Burst mode Clock Data Recovery: BCDR)부의 성능을 개선하기 위하여 요구 클럭의 절반 수준의 클럭 속도를 가지는 VCO(전압 제어 발진기)를 사용하고, 동일 신호 한쌍을 반복하도록 약속한 프리앰블을 이용함으로써 주파수 동기화 속도와 성능을 개선하고, 절반 속도의 주파수에 동기화된 클럭을 2배로 체배한 후 체배된 클럭을 실질적인 동기 클럭으로 이용함으로써 데이터를 복원하도록 한 버스트 모드 클럭 및 데이터 복원 성능을 개선한 광수신 장치 및 방법을 제공하는 것이다.
본 발명의 다른 목적은 한쌍의 동일 신호가 중복된 프리앰블을 목표 클럭의 절반 수준의 VCO를 통해서 동기화하는 것으로 주파수 락킹 시간과 성능을 개선하고, 락킹된 VCO 클럭을 복수의 미세한 편차를 가지는 복수의 지연 모듈을 통해 지연시키며, 해당 지연된 신호들을 지연되지 않은 신호와 각각 XOR 연산하여 체배하되, XOR 연산 결과들 중에서 50% 듀티비를 가지는 결과를 체배된 클럭으로 선택함으로써 지연부 공정편차를 고려한 정확한 클럭 체배가 가능하도록 한 버스트 모드 클럭 및 데이터 복원 성능을 개선한 광수신 장치 및 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 절반 수준의 속도를 가지는 VCO와 한쌍의 신호가 반복되는 프리앰블을 통해서 목표 클럭 절반 속도로 저속 동기화를 수행하고, 해당 저속 동기화에 대한 락킹을 확인한 위상검출기가 VCO의 출력을 체배부에 전달하는 스위치를 제어하여 VCO 클럭을 2배로 체배하도록 하고, 그 듀티비를 기준으로 가장 정확한 주파수 체배 결과를 선택하도록 함으로써 목표 클럭의 절반 수준의 VCO를 이용하면서도 고속 동기화와 정확한 클럭 복원이 가능한 것은 물론이고 BCDR 제조 비용을 경감시키도록 한 버스트 모드 클럭 및 데이터 복원 성능을 개선한 광수신 장치 및 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 버스트 모드 클럭 및 데이터 복원 성능을 개선한 광수신 장치는 한쌍의 동일 신호가 교번하도록 약속된 프리앰블을 가지는 상향 버스트 신호 프레임을 수신하는 OLT(Optical Line Terminal)의 광수신 장치로서, 포토 다이오드와 버스트 모드 트랜스임피던스 증폭기 및 리미팅 증폭기를 통해 수신 광신호를 전기 신호로 변환하는 광수신부와, 광 수신부를 통해 얻어진 전기적 수신 신호 중 프리앰블에 해당하는 신호를 기반으로 상향 버스트 신호 클럭의 절반 속도를 가지는 VCO(Voltage Controlled Oscillator)를 조절하여 저속 동기화를 수행하고, 저속 동기화가 이루어진 경우 VCO의 출력을 체배하도록 제어하며, 체배된 VCO 출력으로 데이터를 복원하는 BCDR(Burst mode Clock Data Recovery)부와, 상기 BCDR부의 제어에 따라 VCO 출력이 인가되면 각각 상이한 지연 시간으로 구성된 복수의 지연모듈를 구비한 지연부가 인가된 VCO 출력을 각각 상이한 시간으로 지연시키고, 각 지연모듈의 출력과 지연되지 않은 VCO 출력을 각각 XOR 연산하여 VCO 출력을 2배로 체배한 복수의 클럭 신호를 생성하되, 복수의 클럭 신호들 중 듀티비가 50%가 되는 체배된 클럭 신호를 상기 BCDR부에 체배된 VCO 출력으로 제공하는 체배부를 포함한다.
일례로서, BCDR부는 수신신호의 위상과 VCO의 출력 위상을 비교하는 위상 검출기와, 위상 검출기의 출력에 따라 제어되는 충전 펌프와, 충전 펌프의 충전 전력을 기준으로 VCO 제어 전압을 생성하는 루프 필터와, 상향 버스트 신호 클럭의 절반 속도를 가지는 VCO와, VCO의 출력을 상기 위상 검출기나 체배부에 선택 제공하고, 체배부가 제공하는 체배된 VCO 출력을 선택적으로 위상 검출기에 제공하는 스위치와, 스위치를 통해 VCO의 출력이나 체배된 VCO의 출력을 동작 클럭으로 하여 수신 신호에서 데이터를 복원하는 플립플롭을 포함할 수 있다.
일례로서, 위상 검출기는 VCO의 출력과 상향 버스트 신호의 프리앰블의 위상을 비교하여 일치할 경우 저속 동기화가 이루어진 것으로 판단하여 스위치를 제어하여 VCO 출력을 체배부에 제공하고, 체배부의 체배된 VCO 출력을 클럭 신호로 수신할 수 있다.
일례로서, 체배부는 수신된 VCO 신호를 90도 위상차를 가지도록 지연하기 위하여 복수의 지연 소자로 구성된 지연 모듈을 포함하되, 지연 소자 제조 공정 편차를 고려하여 VCO 신호의 90도 위상차 발생 지연을 위한 지연 소자 배열을 기준으로 지연 소자의 수를 달리한 복수의 지연 모듈을 구비한 지연부를 포함할 수 있다.
한편, 체배부는 지연부에 포함된 복수의 지연 모듈을 통한 VCO 지연 출력과 지연되지 않은 VCO 출력을 각각 XOR 연산하여 지연 모듈의 수 만큼의 XOR 연산 출력을 생성하는 XOR부를 포함하고, XOR부에서 생성한 복수의 XOR 연산 출력의 듀티비가 가장 50%에 근접한 XOR 연산 출력을 선택하여 BCDR부에 제공하는 판정부를 포함할 수 있다.
나아가 체배부의 판정부는 XOR 연산 출력의 듀티비가 가장 50%에 근접한 XOR 연산 출력을 생성하는 지연 모듈을 지연부에서 선택하여 동작하도록 하거나, 모든 지연 모듈이 동작하는 상황에서 복수의 XOR 연산 출력들 중 하나의 출력을 선택하여 BCDR부에 제공할 수 있다.
일례로서, 상향 버스트 신호의 프리앰블은 한쌍의 동일 신호가 교번하는 저속 동기화를 위한 프리앰블과 채배부가 동작한 이후 정속 동기화를 위해 상이한 신호가 교번하는 프리앰블로 구성될 수 있다.
본 발명의 다른 실시예에 따른 버스트 모드 클럭 및 데이터 복원 성능을 개선한 광수신 방법은, 한쌍의 동일 신호가 교번하도록 약속된 프리앰블을 가지는 상향 버스트 신호 프레임을 수신하는 OLT(Optical Line Terminal)의 광수신 장치의 광수신 방법으로서, 광수신 장치에 구성된 포토 다이오드와 버스트 모드 트랜스임피던스 증폭기 및 리미팅 증폭기를 통해 수신 광신호를 전기 신호로 변환하는 광전변환 단계와, 광수신 장치에 구성된 BCDR부가 상기 광전변환 단계를 통해 변환된 전기적 수신 신호 중 프리앰블에 해당하는 신호를 기반으로 상향 버스트 신호 클럭의 절반 속도를 가지는 VCO를 조절하여 저속 동기화를 수행하는 저속 동기화 단계와, 저속 동기화 단계에서 저속 동기화가 이루어진 경우 상기 BCDR부가 상기 VCO의 출력을 상기 광수신 장치에 구성된 체배부에 전달하고, 체배부는 각각 상이한 지연 시간으로 구성된 복수의 지연모듈을 통해 VCO 출력을 각각 상이한 시간으로 지연시키고 각 지연모듈의 출력과 지연되지 않은 VCO 출력을 각각 XOR 연산하여 VCO 출력을 2배로 체배한 복수의 클럭 신호를 생성하되, 복수의 클럭 신호들 중 듀티비가 50%가 되는 체배된 클럭 신호를 상기 BCDR부에 체배된 VCO 출력으로 제공하는 체배 단계를 포함한다.
일례로서, 체배 단계에서, 체배부가 지연 소자 제조 공정 편차를 고려하여 VCO 신호의 90도 위상차 발생 지연을 위한 지연 소자 배열을 기준으로 지연 소자의 수를 달리한 복수의 지연 모듈을 통해 VCO 신호의 90도 위상차 발생 지연에 인접한 복수의 지연 정보를 생성하는 단계를 포함할 수 있다.
나아가 체배 단계에서, 체배부는 복수의 지연 모듈을 통한 VCO 지연 출력과 지연되지 않은 VCO 출력을 각각 XOR 연산하여 지연 모듈의 수 만큼의 XOR 연산 출력을 생성하는 XOR부를 포함하고, 체배부가 XOR부에서 생성한 복수의 XOR 연산 출력의 듀티비가 가장 50%에 근접한 XOR 연산 출력을 선택하여 체배된 클럭 신호로서 BCDR부에 제공하는 단계를 포함할 수 있다.
본 발명의 실시예에 따른 버스트 모드 클럭 및 데이터 복원 성능을 개선한 광수신 장치 및 방법은 25Gbps 이상의 고속 동작이 필요한 OLT 광수신 장치에 구성되는 버스트 모드 클럭 및 데이터 복원(Burst mode Clock Data Recovery:BCDR)부의 성능을 개선하기 위하여 25Gbps 이상의 클럭을 정밀하게 제어하면서 생성할 수 있는 고가의 VCO(Voltage Controlled Oscillator)를 사용하는 대신, 요구 클럭 절반 수준의 클럭 속도를 가지는 VCO를 사용하고, 동일 신호 한쌍을 반복하도록 약속한 프리앰블을 이용함으로써 비교적 낮은 비용으로 BCDR부를 구성할 수 있는 효과가 있다.
또한, 25Gbps 이상의 클럭에 대한 정밀 위상 제어가 필요한 기존의 VCO를 이용할 경우 동기화 요구 시간이 길어지므로 대역폭이 줄어들게 되지만, 요구 클럭의 절반 수준의 VCO를 통해서 동기화를 수행한 후 동기화된 클럭을 2배로 체배하도록 함으로써 동기화에 대한 요구 시간을 크게 줄일 수 있는 효과가 있다.
특히, 절반 수준의 클럭에 대해 락킹된 VCO 클럭 신호를 복수의 미세한 편차를 가지는 복수의 지연 모듈들을 통해 지연시키고, 해당 지연된 신호들을 지연되지 않은 신호와 XOR 연산 함으로써 체배하되, 지연 모듈들 중 XOR 연산 결과가 정확히 50% 듀티비를 가지는 지연 모듈을 선택함으로써 지연 모듈 제조시 발생되는 공정편차를 고려한 정확한 클럭 체배가 가능하도록 하여 상향 버스트 모드 신호에 대한 동기화 속도와 성능을 모두 개선할 수 있는 효과가 있다.
도 1은 일반적인 수동형 광네트워크의 구성 예.
도 2는 수동형 광네트워크의 하향 및 상향 신호 전송 방식을 설명하기 위한 개념도.
도 3은 수동형 광네트워크의 상향 신호 복원 방식을 설명하기 위한 개념도.
도 4는 수동형 광네트워크의 상하향 신호 송수신을 위한 구성도.
도 5는 OLT 광수신장치에 구성되는 BCDR부의 예시적 구성도.
도 6은 본 발명의 실시예에 따라 ONU가 전송하는 상향 버스트 신호를 수신하는 OLT 광수신장치의 구성을 보인 시스템 구성도.
도 7은 본 발명의 실시예에 따른 광수신장치의 BCDR부와 체배부의 구성을 보인 구성도.
도 8은 본 발명의 실시예에 따른 상향 버스트 신호 프레임의 프리앰블을 설명하기 위한 예시도.
도 9는 본 발명의 실시예에 따른 체배부의 동작 방식을 설명하기 위한 개념도.
도 10은 본 발명의 실시예에 따른 동작 과정을 설명하기 위한 순서도.
본 발명에서 사용되는 기술적 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아님을 유의해야 한다. 또한, 본 발명에서 사용되는 기술적 용어는 본 발명에서 특별히 다른 의미로 정의되지 않는 한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 의미로 해석되어야 하며, 과도하게 포괄적인 의미로 해석되거나 과도하게 축소된 의미로 해석되지 않아야 한다. 또한, 본 발명에서 사용되는 기술적인 용어가 본 발명의 사상을 정확하게 표현하지 못하는 잘못된 기술적 용어일 때에는 당업자가 올바르게 이해할 수 있는 기술적 용어로 대체되어 이해되어야 할 것이다. 또한, 본 발명에서 사용되는 일반적인 용어는 사전에 정의되어 있는 바에 따라 또는 전후 문맥상에 따라 해석되어야 하며, 과도하게 축소된 의미로 해석되지 않아야 한다.
또한, 본 발명에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 본 발명에서 "구성된다" 또는 "포함한다" 등의 용어는 발명에 기재된 여러 구성 요소들 또는 여러 단계를 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다.
또한, 본 발명에서 사용되는 제 1, 제 2 등과 같이 서수를 포함하는 용어는 구성 요소들을 설명하는데 사용될 수 있지만 구성 요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제 1 구성 요소는 제 2 구성 요소로 명명될 수 있고, 유사하게 제 2 구성 요소도 제 1 구성 요소로 명명될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 발명의 사상을 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 발명의 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
특히, 본 발명의 실시예로서 수동형 광네트워크(PON) 장비 중 OLT(Optical Line Terminal)의 광수신장치를 설명하고 있으나, 다양한 광통신 장비 중 상향 버스트 신호를 수신하여 버스트 모드 클럭 및 데이터 복원을 수행해야 하는 장비의 광수신장치에 폭넓게 적용될 수 있다. 한편, ONT(Optical Network Terminal)는 ONU(Optical Network Unit)와 실질적으로 동일한 것이다.
먼저, 도 3 및 도 4를 통해서 본 발명이 적용되는 수동형 광네트워크의 환경을 설명한다.
도 3은 수동형 광네트워크의 상향 신호 복원 방식을 설명하기 위한 개념도로서, 도시된 바와 같이 전기 신호와 광신호를 상호 변환하는 광 트랜시버(1a)를 구비한 OLT(Optical Line Terminal)(1)가 리모트 노드(RN)를 통해서 복수의 가입자 ONT(Optical Network Terminal)(2)와 광 트랜시버(2a)를 통해 연결된다. 이들 사이의 하향 신호와 상향 신호는 단일 광선로를 이용한 1:N 통신이기 때문에 서로 다른 방식의 신호 관리 및 동기화가 필요하며, 이러한 특성에 의해 상향 신호는 N개의 ONT(2) 간 신호 충돌을 회피하기 위한 고려가 필요하다.
따라서, 상향 신호는 각각 ONT(2) 마다 할당된 스케줄에 따라 순차적으로 전송되며 각 ONT(2)별 신호 사이에는 신호 충돌을 회피하기 위해 가드 시간이 적용된다.
이렇게 상향 신호는 버스트 신호로 전송되며, OLT(1)가 사용하고 있는 내부 클럭과 각각의 ONT(2)의 내부 클럭은 서로 다를 뿐만 아니라 전송 선로에 의해 각각 지연시간도 다르기 때문에 OLT(1)는 수신되는 상향 버스트 신호에 적용된 임의의 ONT 클럭을 복원하여 수신 프레임 데이터를 확인하기 위해서 버스트 모드 클럭 및 데이터 복원(Burst mode Clock Data Recovery:BCDR)부(1b)를 이용한다.
이러한 BCDR부(1b)는 매번 다른 클럭을 사용하는 상향 데이터를 복원해야 하기 때문에 클럭 복원에 소정의 시간을 소비하게 되는데, 보통 상향 신호에 포함되는 프리앰블들(보통 32비트 혹은 64비트 프리앰블 수십개)을 트레이닝 정보로 이용하여 클럭 복원을 진행하게 된다. 따라서, 클럭 복원(locking)을 위한 BCDR부(1b)의 동작 이후에야 제어 및 신호처리를 담당하는 제어부(1c), 예컨데 ASIC (Application Specific Integrated Circuit) 혹은 FPGA(Field Programmable Gate Array)에서 상향 프레임 데이터를 수신할 수 있다.
이러한 BCDR부(1b)의 성능은 수신되는 상향 신호의 노이즈가 적을 수록 향상되는데, 현실적으로 1:N 방식의 원거리 ONT로부터 제공되는 클럭 복원을 담보하기 위해서 상당히 많은 수의 프리앰블들을 반복하여 보내야 하고 각 ONT 신호가 중첩되지 않도록 하는 가드 시간도 충분히 설정해야하므로 하향 신호에 비해 상향 신호의 대역폭은 크게 줄어들 수 밖에 없다.
특히, 25Gbps 이상의 초고속 통신이 필요한 경우 대단히 짧은 주기(0.04ns)를 가진 클럭의 위상을 제한된 시간(프리앰블 트레이닝 기간) 내에서 매번 동기화 해야 하므로 클럭 주기가 짧아질 수록 미세한 위상 제어에 대한 성능이 낮아져 더 오랜 동기화 시간이 필요하게 되고, 미세한 제어가 가능하도록 하는 VCO(Voltage Controlled Oscillator: 전압 제어 발진기)의 성능에 종속적이며 비용 역시 과도한 문제가 발생한다.
도 4는 수동형 광네트워크의 상하향 신호 송수신을 위한 구성도로서, 도시된 바와 같이 OLT측 광 트랜시버(10)는 내부적으로 하향 신호를 광신호로 변환하기 위한 레이저 다이오드 드라이버(14) 및 레이저 다이오드(15)와 상향 신호를 광신호에서 전류 신호로 변환하는 포토 다이오드(11), 포토 다이오드(11)의 출력 전류를 전압으로 변환 및 증폭하는 버스트 모드 트랜스임피던스 증폭기(Burst mode Transimpedance Amplifier:TIA)(12), 버스트 모드 트랜스임피던스 증폭기(12)를 통해 수신한 신호를 1과 0으로 구분하여 증폭하는 리미팅 증폭기(Limiting Amplifier:LA)(13)를 포함한다.
상향 버스트 신호의 경우 광 트랜시버(10)의 리미팅 증폭기(13)를 통해 증폭된 신호가 BCDR부(20)로 전달되고, 해당 BCDR부(20)는 수신 신호로부터 반복되는 프리앰블 정보를 이용하여 클럭을 복원한 후 해당 클럭에 맞추어 데이터를 복원하여 제어부에 해당하는 OLT MAC(Media Access Control) 처리부(30)에 제공한다.
이러한 구성을 이용하는 상향 신호 처리 과정을 좀 더 구체적을 살펴보면, 광 트랜시버(10)의 포토 다이오드(11)가 수신하는 상향 버스트 신호는 여러 ONT로부터 수신되는 상이한 스케일의 분절된 버스트 신호 형태를 가진다. 이러한 복수의 ONT로부터 수신되는 광 신호는 그 크기(스케일, 비율)가 상이하며, 서로 단절되어 있고, 각 신호는 앞뒤에 노이즈가 포함되는 형태를 가진다.
각각의 신호 앞뒤에 노이즈가 포함되는 이유는 상향 버스트 프레임 데이터의 전기 신호를 광신호로 변환하는 ONT 광 트랜시버의 레이저 다이오드 턴온 시간(LD Turn On time)과 이를 수신하는 OLT 광 트랜시버(10)의 포토 다이오드(11)가 광 신호를 전기신호로 변환하기 위한 턴온 시간(PD Turn On time)에 의한 처음 노이즈 구간과 ONT 광 트랜시버의 레이저 다이오드 턴오프 시간(LD Turn Off time) 및 OLT 광 트랜시버(10)의 포토 다이오드(11) 턴오프 시간(PD Turn Off time)에 의한 마지막 노이즈 구간을 포함하기 때문이다.
이렇게 상이한 크기를 가지며 앞 뒤로 노이즈가 포함된 신호들이 단절된 상태로 수신되기 때문에 버스트 TIA(12)는 이러한 신호를 가변적으로 증폭해야 하며, 이렇게 증폭된 신호를 LA(13)를 통해 구분 가능한 스윙 폭으로 증폭하여 BCDR(20)에 제공하며, BCDR(20)은 해당 신호를 1과 0으로 구분하여 약속되어 있는 프리앰블을 찾아 클럭을 복원한 다음 해당 클럭으로 데이터의 비트 정보를 복원하게 된다.
이와 같이 통신 속도의 증가에 따라 전송 속도가 25Gbps, 50Gbps, 100Gbps로 높아짐에 따라 이러한 상향 버스트 신호를 신속하게 수신하여 클럭과 데이터를 복원하는 것이 점점 더 어려워질 것은 자명하다.
도 5는 OLT 광수신장치에 구성되는 BCDR부의 예시적 구성도로서, 도시된 바와 같이, 도 4에 도시된 포토 다이오드(11)와 버스트 모드 트랜스임피던스 증폭기 (12) 및 리미팅 증폭기(13)를 통해 수신 광신호가 전기 신호로 변환되면 해당 변환된 전기적 수신 신호(아직 클럭과 데이터 동기화가 되지 않아 내용을 알 수 없는 신호)의 위상과 VCO(24)의 출력 위상을 비교하는 위상 검출기(21)와, 위상 검출기(21)의 업다운 제어 출력에 따라 제어되는 충전 펌프(22)와, 충전 펌프(22)의 충전 전력을 기준으로 VCO(24)에 대한 제어 전압을 생성하는 루프 필터(23)와, 예컨대 25Gbps의 신호를 처리하기 위한 클럭의 위상을 루프 필터(23)를 통한 제어 전압에 의해 정밀하게 조절하는 VCO(24) 및 동기화된 VCO(24)의 클럭에 따라 동작하여 수신 신호를 디지털 신호로 복원하는 플립플롭(25)을 포함한다.
이와 같이 위상 검출기가 수신되는 상향 버스트 신호의 프리앰블이 제공되는 기간 동안 신속하게 VCO(24)의 클럭 위상을 조절하여 클럭을 동기화(주파수 락킹) 시키고, 이렇게 동기화된 클럭을 이용하여 데이터를 복원하게 되는데, VCO(24)가 25Gbps 이상의 신호에 대한 클럭을 제공하기 위해서는 0.04ns 주기를 정확하게 제공해야 하며 그 위상도 전압에 따라 정밀하게 제어해야 한다.
실질적으로 12.5Gbps 속도의 신호를 처리하기 위한 클럭의 경우 관련된 VCO에 대한 품질이 안정화되고 공급 물량이 확보된 상황이므로 그 가격과 성능은 만족할만 하지만, 그 속도가 2배가 되는 25Gbps 속도에 대응하기 위한 VCO의 경우는 주파수 정밀도 및 안정성을 신뢰할 수 없는 상황이다. 10기가 이상급의 고주파를 지원하는 VCO구현은 초미세 CMOS 공정이나, SiGe 공정에서 사용되고 있다. CMOS공정에서 구현할 경우, 고속 전류 응답특성을 확보하기 위하여 문턱전압을 상대적으로 높게 설정하여야 함에 따라, 저전력 특성이 상대적으로 낮아지는 문제 등이 있다. 따라서 CMOS공정으로 25Gbps의 속도를 지원하는 VCO를 구현할 경우, 주파수 정밀도, 안정성 및 동작전압 특성의 문제 등으로 인하여 상향 버스트 신호의 프리앰블 제공 기간 동안 동기화에 실패하는 상황이 빈번하며, 이 경우 프리앰블 제공 길이를 증가시켜야 하므로 대역 손실에 따른 성능 하락이 발생하게 된다.
이는 향후 50Gbpa나 100Gbps의 속도로 발전할 경우에도 해당 속도에 대응하기 위한 VCO의 품질이 안정화되고 가격이 적정화될 때까지 반복적으로 발생하는 상황이 될 것으로 보이므로, 통신 속도가 2배로 증가할 때마다 도입 시기의 OLT 광 수신부의 가격과 품질에 대한 불만이 발생할 수 밖에 없다.
이러한 문제를 해결하기 위한 본원 발명의 실시 예에서는 CMOS 공정을 이용하여 주파수 정밀도 및 안정성을 확보한 VCO를 이용하여 실제로 그 2배 속도의 VCO가 필요한 OLT 광수신장치를 구현함으로써 비용과 성능을 모두 만족시킬 수 있도록 한다.
도 6은 본 발명의 실시예에 따라 ONU가 전송하는 상향 버스트 신호를 수신하는 OLT 광수신장치의 구성을 보인 시스템 구성도로서, 도시된 바와 같이 광수신 장치(200) 및 대응되는 상대측 광송신 장치(100)를 보인 것이다. 도시된 광수신 장치(200)는 상향 버스트 신호를 수신하기 위한 OLT측 광수신 장치에 해당한다.
우선, 상대측(ONT) 광송신 장치(100)는 제어부(130)가 미리 약속된 프리앰블을 구동부(110)를 통해 레이저 다이오드(120)로 전송하는 구성을 가지는데, 해당 약속된 프리앰블은 통상의 프리앰블과 같이 '1'과 '0'이 반복되는 구성이 아닌 '11'과 '00'이 반복되도록 함으로써 실질적인 신호의 속도를 절반으로 줄이도록 한다. 이를 편의상 '저속 프리앰블'이라 칭한다.
예컨대 도 8은 프리앰블의 디지털 신호 패턴을 보인 것으로 동기화 트레이닝을 위하여 도 8a와 같이 '1'과 '0'이 반복되는 32비트나 64비트의 프리앰블을 n번 반복하도록 구성된다. 통상적인 권고안은 40번 반복하도록 구성하는 것이나 통신 속도와 VCO의 정밀도에 따라 반복 횟수는 크게 증가할 수 있다.
도 8b는 본 발명의 실시예에 따른 지속 프리앰블의 구성을 보인 것으로, 도시된 바와 같이 '11'과 '00'을 반복하도록 구성한 것이다. 이를 통해서 실질적으로 프리앰블 기간 동안 BCDR부(240)는 실제 요구되는 클럭 속도의 절반 속도로 클럭 동기화를 수행할 수 있다.
이는 실제 전송될 데이터 프레임의 프리앰블을 변경하는 것이므로, 기존의 MAC(미도시)을 통해서 제공되는 일반적인 프레임의 프리앰블 대신 저속 프리앰블로 대체하는 구성일 수도 있고, 이러한 저속 프리앰블에 대한 규칙이 미리 MAC(미도시)에 반영되어 상향 버스트 신호 프레임을 구성할 때 적용될 수도 있다.
한편, 상향 버스트 신호를 수신하는 광수신 장치(200)는 광신호를 수신하는 애벌런치 포토다이오드(210)와, 애벌런치 포토다이오드(210)의 전류를 전압으로 변환하는 버스트 모드 트랜스임피던스 증폭기(220)와, 트랜스임피던스 증폭기(220)의 수신 전압을 설정된 기준 전압에 따라 구분 증폭하는 리미팅 증폭기(230)와, 약속된 저속 프리앰블에 의해 실제 전송 속도의 절반으로 느려진 이진 패턴으로 구성된 동기화 트레이닝 패턴을 통해 클럭을 복원하고 데이터를 복원하는 BCDR부(240)와, BCDR부(240)에서 복원한 클럭을 전송 속도에 맞추어 배수로 증가시키는 체배부(250)를 포함한다. 한편, 이와 같이 체배부(250)에서 체배된 정속도(실제 상향 버스트 신호의 클럭 속도)의 클럭은 다시 BCDR부(240)에 전달되며, BCDR부(240)는 해당 정속도의 클럭을 이용하여 데이터를 복원한다.
이렇게 복원된 데이터는 OLT MAC(Media Access Control)(260)에 제공된다.
이와 같은 본원 발명의 실시예는 저속 프리앰블과 해당 저속 프리앰블의 속도에 맞추어 동작하는 VCO를 포함하는 BCDR부(240)를 이용하는데, 이러한 저속 프리앰블 구간 동안 해당 신호 속도에 저속 동기화는 신속하게 이루어지게 된다. 이는 요구되는 속도보다 절반 속도의 VCO를 이용함으로써 그 품질이 안정화되고 검증된 BCDR부를 구성할 수 있기 때문이다.
문제는 이러한 저속 동기화된 VCO의 클럭 속도를 2배로 체배하는 체배부(250)의 동작인데, 이론적으로는 저속 동기화된 VCO의 클럭을 2배로 높이기 위한 체배 구성을 적용하면 되고 이는 저속 동기화된 클럭의 정확히 2배에 해당하므로 추가적인 동기화 없이도 2배의 정속도 신호에 즉각 동기화된다.
하지만, 현실적으로 12.5Gbps의 0.08ns 주기의 신호를 25Gbps의 0.04ns의 주기의 신호로 체배하고자 하는 경우, 체배부(250)를 구성하는 하드웨어 소자의 공정상 편차에 의해서 체배된 클럭의 위상이 정확하지 않게 된다. 즉, 저속 동기화된 VCO의 클럭 주기를 정확하게 절반을 나누어야 하는데, 이러한 체배부를 구성하는 소자의 제조 상 공정 편차에 의해 이러한 체배된 클럭의 정밀함을 담보할 수 없게 된다.
본 발명의 실시예에 따른 체배부(250)의 구성을 보면 수신되는 신호를 지연부(251)를 통해 지연시키고 해당 지연된 신호와 원래의 지연되지 않은 수신 신호를 XOR 연산부(252)를 통해 연산하여 2배로 체배된 출력을 제공하도록 구성되어 있다.
도 9에 예시된 바와 같이 도 9a와 같이 저속 프리앰블을 통해 저속 동기화된 VCO의 출력에 대해서 지연부(251)를 통해 그 위상을 90도 지연시키면 도 9b와 같이 클럭의 1/4만큼 지연된 출력이 얻어지며, 이들을 XOR 연산부(252)를 통해 연산하면 도 9c와 같이 2배의 속도로 체배된 출력을 얻을 수 있게 된다.
이를 위해서 체배부(250)는 지연부(251)에서 0.08ns 주기의 저속 VCO 출력 클럭에 대해서 90도 위상 차이를 가지도록 0.02ns 지연하는 지연 수단을 구성해야 하는데, 지연을 위해서 NOT 게이트를 연속배치하여 정확한 지연 시간을 얻는 지연 모듈을 구성하는 것이 일반적이다. 하지만, 복수의 NOT 게이트 연속 배치로 구성되는 지연 모듈을 정확히 설계한다 하더라도 실제 PVT(공정: Process, 인가전압: Voltage, 동작온도: Temperature) 편차로 인하여 실제로 설계된 지연모듈이 정확하게 0.02ns로 구현되는 것은 매우 힘들다.
따라서, 본 발명의 실시예에 따른 체배부(250)는 저속 동기화된 VCO 클럭의 90도 위상 지연을 위한 지연 모듈 설계를 기준으로 더 많은 게이트를 추가하거나 게이트의 수를 줄임으로써 각각 지연속도가 다른 복수의 지연모듈을 구성한 병렬 모듈 지연부(251)를 이용한다.
즉, 저속 동기화된 VCO 클럭 신호를 지연부(251)가 수신하면 복수의 지연 모듈들이 각각 VCO 클럭 신호를 지연시키고, XOR 연산부(252)는 이러한 복수의 지연 모듈을 통해 지연된 VCO 클럭 신호와 지연되지 않은 VCO 클럭 신호를 각각 XOR 연산하여 지연 모듈의 수 만큼 생성한다.
판정부(253)는 XOR 연산된 체배 클럭 신호들의 듀티비(1과 0의 비율)가 50%가 되는 체배 클럭 신호를 선별하여 이를 BCDR부(240)에 제공하며, BCDR부(240)는 이를 이용하여 플립플롭(246)을 동작시킴으로써 수신 신호의 데이터를 복원하도록 한다.
이러한 판정부(253)는 XOR 연산부(252) 출력의 듀티비가 가장 50%에 근접한 XOR 연산 출력을 생성하는 지연 모듈을 상기 지연부(251)에서 선택하여 해당 지연 모듈만 동작하도록 할 수도 있고, 모든 지연 모듈이 동작하는 상황에서 복수의 XOR 연산부(252) 출력들 중 하나의 출력을 선택하여(예컨대 먹스 적용) BCDR부에 제공하도록 할 수도 있다.
이렇게 체배된 클럭을 BCDR부(240)에 제공하는데, 동기화된 클럭으로 지속동작해야 하므로 해당 체배된 클럭을 BCDR부(240)의 위상 검출기(241)에 제공하여 정속도에 대응하여 동기화를 추가로 수행하도록 할 수도 있다.
도시된 본 발명의 BCDR부(240)의 구성을 보면, 전기적 수신 신호 중 저속 프리앰블에 해당하는 신호를 기반으로 상향 버스트 신호 클럭의 절반 속도를 가지는 VCO(244)를 조절하여 저속 동기화를 수행하고, 저속 동기화가 이루어진 경우 VCO(244)의 출력을 체배하도록 제어하고, 체배된 VCO 출력으로 데이터를 복원하는 구성을 가지는데, 도시된 바와 같이 수신신호의 위상과 VCO(244) 출력 또는 체배된 VCO 출력 클럭의 위상을 비교하는 위상 검출기(241)와, 위상 검출기(241)의 출력에 따라 제어되는 충전 펌프(242)와, 충전 펌프(242)의 충전 전력을 기준으로 VCO 제어 전압을 생성하는 루프 필터(243)와, 상향 버스트 신호 클럭의 절반 속도를 가지는 VCO(244)와, VCO(244)의 출력을 위상 검출기(241)나 체배부(250)에 선택 제공하고, 체배부(250)가 제공하는 체배된 VCO 출력을 선택적으로 위상 검출기(241)에 제공하는 스위치(245)와, 스위치(245)를 통해 VCO(244)의 출력이나 체배된 VCO의 출력을 동작 클럭으로 하여 수신 신호에서 데이터를 복원하는 플립플롭(246)을 포함한다.
이러한 구성에서, 위상 검출기(241)는 VCO(244)의 출력과 상향 버스트 신호의 저속 프리앰블의 위상을 비교하여 일치할 경우 저속 동기화가 이루어진 것으로 판단하여 스위치(245)를 제어하여 VCO(244) 출력을 체배부(250)에 제공하고, 체배부(250)의 체배된 VCO 출력을 클럭 신호로 수신한다.
이를 통해서 저속 동기화를 신속하게 수행할 수 있고, VCO는 요구되는 클럭의 절반 수준에 대응하는 제품을 이용할 수 있어 비용을 줄이고 신뢰성을 높일 수 있다. 나아가, 이러한 절반 속도의 VCO를 이용한다 하더라도 저속 동기화 후 체배부(250)를 통해 VCO의 속도를 2배로 정확하게 체배할 수 있고, 위상 검출기(241)가 체배된 클럭 속도로 원 속도에 대한 동기화를 수행하므로 수신되는 데이터를 정확하게 복원할 수 있게 된다.
한편, 상향 버스트 신호의 프리앰블은 한쌍의 동일 신호가 교번하는 저속 동기화를 위한 프리앰블과 채배부가 동작한 이후 정속 동기화를 위해 상이한 신호가 교번하는 프리앰블로 구성함으로써, 충분한 저속 동기화 기간을 주고, 해당 기간 내에 BCDR부(240)가 저속 동기화를 끝내고 체배를 통해 원 속도로 동기화까지 진행하도록 한 후 정속도에 따른 '1'과 '0'이 반복되는 프리앰블을 통해 정속도에 대한 동기화도 수행함으로써 미세한 동기 조절이 가능하도록 할 수 있다.
도 10은 본 발명의 실시예에 따른 동작 과정을 설명하기 위한 순서도로서, 도시된 바와 같이 한쌍의 동일 신호가 교번하도록 약속된 저속 프리앰블을 상향 버스트 신호에 적용하도록 약속한다.
ONT로부터 저속 프리앰블이 적용된 상향 버스트 신호를 수신한 OLT의 광수신 장치는 포토다이오드와 버스트 모드 트랜스임피던스 증폭기 및 리미팅 증폭기를 통해 수신 광신호를 전기 신호로 변환하고, BCDR부를 통해 변환된 전기 신호에 대한 동기화를 수행한다. 이 때 BCDR부는 원래의 상향 버스트 신호에 적용된 클럭의 절반 속도로 동기화하는 방식으로 클럭을 복원한다.
이러한 저속 동기화에 따라 요구 클럭 절반 수준으로 클럭을 복원하면, BCDR부는 내부 스위치를 제어하여 동기화된 VCO의 출력을 복수의 지연 모듈이 구성된 체배부에 전달하고, 체배부는 복수의 지연 모듈을 통해서 수신된 VCO 클럭을 90도 위상차를 가지도록 약간씩 다른 지연 시간으로 지연한 후 수신 VCO 클럭과 각각 XOR 연산하여 클럭을 분할(즉, 클럭의 체배)을 수행한다. 이때, 복수의 지연 모듈을 통과한 지연된 VCO 클럭과 지연되지 않은 VCO 클럭의 XOR 연산 결과들 중 그 듀티비가 50%인 결과를 선택한다. 즉, 정확하게 90도 위상 지연이 있는 경우 XOR 연산 결과는 1과 0이 하나의 주기에 정확히 절반씩 존재하게 되며 지연이 정확하지 않은 경우 듀티비가 50%가 되지 않는다.
이와 같이 체배부는 XOR 연산된 복수의 출력 중 그 듀티비가 가장 50%에 근접한 지연모듈을 이용한 결과를 선택하여 BCDR부에 제공하며, BCDR부는 해당 체배된 클럭 신호를 수신하여 데이터를 복원한다. 이 때, BCDR부는 해당 체배된 클럭 신호를 기준으로 동기화 과정을 반복할 수 있다.
이와 같이 요구 클럭의 절반 수준에 대응하는 VCO를 이용하더라도 오히려 클럭 복원 속도를 높이며 그 성능을 개선할 수 있으므로, 속도가 2배씩 증가하는 광통신 분야에서 더 고속의 통신이 요구되는 경우라도 해당 시점에 이미 안정화된 속도의 VCO를 이용하여 2배로 증가된 통신 속도에 대한 상향 버스트 신호를 안정적으로 복원할 수 있다.
전술된 내용은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 한쌍의 동일 신호가 교번하도록 약속된 프리앰블을 가지는 상향 버스트 신호 프레임을 수신하는 OLT(Optical Line Terminal)의 광수신 장치로서,
    포토 다이오드와 버스트 모드 트랜스임피던스 증폭기 및 리미팅 증폭기를 통해 수신 광신호를 전기 신호로 변환하는 광수신부와;
    상기 광 수신부를 통해 얻어진 전기적 수신 신호 중 프리앰블에 해당하는 신호를 기반으로 상향 버스트 신호 클럭의 절반 속도를 가지는 VCO를 조절하여 저속 동기화를 수행하고, 저속 동기화가 이루어진 경우 VCO의 출력을 체배하도록 제어하며, 체배된 VCO 출력으로 데이터를 복원하는 BCDR부와;
    상기 BCDR부의 제어에 따라 VCO 출력이 인가되면 각각 상이한 지연 시간으로 구성된 복수의 지연모듈를 구비한 지연부가 인가된 VCO 출력을 각각 상이한 시간으로 지연시키고, 각 지연모듈의 출력과 지연되지 않은 VCO 출력을 각각 XOR 연산하여 VCO 출력을 2배로 체배한 복수의 클럭 신호를 생성하되, 상기 복수의 클럭 신호들 중 듀티비가 50%가 되는 체배된 클럭 신호를 상기 BCDR부에 체배된 VCO 출력으로 제공하는 체배부를 포함하는 버스트 모드 클럭 및 데이터 복원 성능을 개선한 광수신 장치.
  2. 청구항 1에 있어서, 상기 BCDR부는
    수신신호의 위상과 VCO의 출력 위상을 비교하는 위상 검출기와;
    상기 위상 검출기의 출력에 따라 제어되는 충전 펌프와;
    상기 충전 펌프의 충전 전력을 기준으로 VCO 제어 전압을 생성하는 루프 필터와;
    상향 버스트 신호 클럭의 절반 속도를 가지는 VCO와;
    상기 VCO의 출력을 상기 위상 검출기나 체배부에 선택 제공하고, 체배부가 제공하는 체배된 VCO 출력을 선택적으로 위상 검출기에 제공하는 스위치와;
    상기 스위치를 통해 VCO의 출력이나 체배된 VCO의 출력을 동작 클럭으로 하여 수신 신호에서 데이터를 복원하는 플립플롭을 포함하는 것을 특징으로 하는 버스트 모드 클럭 및 데이터 복원 성능을 개선한 광수신 장치.
  3. 청구항 2에 있어서, 상기 위상 검출기는 VCO의 출력과 상향 버스트 신호의 프리앰블의 위상을 비교하여 일치할 경우 저속 동기화가 이루어진 것으로 판단하여 상기 스위치를 제어하여 VCO 출력을 체배부에 제공하고, 체배부의 체배된 VCO 출력을 클럭 신호로 수신하는 것을 특징으로 하는 버스트 모드 클럭 및 데이터 복원 성능을 개선한 광수신 장치.
  4. 청구항 1에 있어서, 상기 체배부는 상기 수신된 VCO 신호를 90도 위상차를 가지도록 지연하기 위하여 복수의 지연 소자로 구성된 지연 모듈을 포함하되, 지연 소자 제조 공정 편차를 고려하여 VCO 신호의 90도 위상차 발생 지연을 위한 지연 소자 배열을 기준으로 지연 소자의 수를 달리한 복수의 지연 모듈을 구비한 지연부를 포함하는 것을 특징으로 하는 버스트 모드 클럭 및 데이터 복원 성능을 개선한 광수신 장치.
  5. 청구항 4에 있어서, 상기 체배부는 상기 지연부에 포함된 복수의 지연 모듈을 통한 VCO 지연 출력과 지연되지 않은 VCO 출력을 각각 XOR 연산하여 지연 모듈의 수 만큼의 XOR 연산 출력을 생성하는 XOR부를 포함하고, 상기 XOR부에서 생성한 복수의 XOR 연산 출력의 듀티비가 가장 50%에 근접한 XOR 연산 출력을 선택하여 BCDR부에 제공하는 판정부를 포함하는 것을 특징으로 하는 버스트 모드 클럭 및 데이터 복원 성능을 개선한 광수신 장치.
  6. 청구항 5에 있어서, 상기 체배부의 판정부는 XOR 연산 출력의 듀티비가 가장 50%에 근접한 XOR 연산 출력을 생성하는 지연 모듈을 상기 지연부에서 선택하여 동작하도록 하거나, 모든 지연 모듈이 동작하는 상황에서 복수의 XOR 연산 출력들 중 하나의 출력을 선택하여 BCDR부에 제공하는 것을 특징으로 하는 버스트 모드 클럭 및 데이터 복원 성능을 개선한 광수신 장치.
  7. 청구항 1에 있어서, 상기 상향 버스트 신호의 프리앰블은 한쌍의 동일 신호가 교번하는 저속 동기화를 위한 프리앰블과 채배부가 동작한 이후 정속 동기화를 위해 상이한 신호가 교번하는 프리앰블로 구성되는 것을 특징으로 하는 버스트 모드 클럭 및 데이터 복원 성능을 개선한 광수신 장치.
  8. 한쌍의 동일 신호가 교번하도록 약속된 프리앰블을 가지는 상향 버스트 신호 프레임을 수신하는 OLT(Optical Line Terminal)의 광수신 장치의 광수신 방법으로서,
    광수신 장치에 구성된 포토 다이오드와 버스트 모드 트랜스임피던스 증폭기 및 리미팅 증폭기를 통해 수신 광신호를 전기 신호로 변환하는 광전변환 단계와;
    상기 광수신 장치에 구성된 BCDR부가 상기 광전변환 단계를 통해 변환된 전기적 수신 신호 중 프리앰블에 해당하는 신호를 기반으로 상향 버스트 신호 클럭의 절반 속도를 가지는 VCO를 조절하여 저속 동기화를 수행하는 저속 동기화 단계와;
    상기 저속 동기화 단계에서 저속 동기화가 이루어진 경우 상기 BCDR부가 상기 VCO의 출력을 상기 광수신 장치에 구성된 체배부에 전달하고, 체배부는 각각 상이한 지연 시간으로 구성된 복수의 지연모듈을 통해 VCO 출력을 각각 상이한 시간으로 지연시키고 각 지연모듈의 출력과 지연되지 않은 VCO 출력을 각각 XOR 연산하여 VCO 출력을 2배로 체배한 복수의 클럭 신호를 생성하되, 상기 복수의 클럭 신호들 중 듀티비가 50%가 되는 체배된 클럭 신호를 상기 BCDR부에 체배된 VCO 출력으로 제공하는 체배 단계를 포함하는 버스트 모드 클럭 및 데이터 복원 성능을 개선한 광수신 방법.
  9. 청구항 8에 있어서, 상기 체배 단계에서, 상기 체배부가 지연 소자 제조 공정 편차를 고려하여 VCO 신호의 90도 위상차 발생 지연을 위한 지연 소자 배열을 기준으로 지연 소자의 수를 달리한 복수의 지연 모듈을 통해 VCO 신호의 90도 위상차 발생 지연에 인접한 복수의 지연 정보를 생성하는 단계를 포함하는 것을 특징으로 하는 버스트 모드 클럭 및 데이터 복원 성능을 개선한 광수신 방법.
  10. 청구항 9에 있어서, 상기 체배 단계에서, 상기 체배부는 복수의 지연 모듈을 통한 VCO 지연 출력과 지연되지 않은 VCO 출력을 각각 XOR 연산하여 지연 모듈의 수 만큼의 XOR 연산 출력을 생성하는 XOR부를 포함하고, 상기 체배부가 상기 XOR부에서 생성한 복수의 XOR 연산 출력의 듀티비가 가장 50%에 근접한 XOR 연산 출력을 선택하여 체배된 클럭 신호로서 BCDR부에 제공하는 단계를 포함하는 것을 특징으로 하는 버스트 모드 클럭 및 데이터 복원 성능을 개선한 광수신 방법.
PCT/KR2020/012123 2019-12-30 2020-09-08 버스트 모드 클럭 및 데이터 복원 성능을 개선한 광수신 장치 및 방법 WO2021137385A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190177804A KR102127263B1 (ko) 2019-12-30 2019-12-30 버스트 모드 클럭 및 데이터 복원 성능을 개선한 광수신 장치 및 방법
KR10-2019-0177804 2019-12-30

Publications (1)

Publication Number Publication Date
WO2021137385A1 true WO2021137385A1 (ko) 2021-07-08

Family

ID=71603178

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/012123 WO2021137385A1 (ko) 2019-12-30 2020-09-08 버스트 모드 클럭 및 데이터 복원 성능을 개선한 광수신 장치 및 방법

Country Status (2)

Country Link
KR (1) KR102127263B1 (ko)
WO (1) WO2021137385A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116405177A (zh) * 2023-06-07 2023-07-07 北京邮电大学 基于保护序列帧的光交换网络时钟数据恢复方法及装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102127263B1 (ko) * 2019-12-30 2020-07-07 (주)자람테크놀로지 버스트 모드 클럭 및 데이터 복원 성능을 개선한 광수신 장치 및 방법
US11212072B1 (en) * 2020-12-22 2021-12-28 Xilinx, Inc. Circuit for and method of processing a data stream
KR102375301B1 (ko) * 2021-12-14 2022-03-17 (주)자람테크놀로지 전송거리 연장을 위한 광신호 수신 장치 및 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010035627A (ko) * 1999-10-01 2001-05-07 윤종용 딜레이 라인을 이용한 주파수 체배기
KR100306061B1 (ko) * 1997-04-25 2001-11-30 가네꼬 히사시 동기식지연신호를단시간에발생시키기위한동기식지연회로및이를이용한주파수체배회로
KR100355413B1 (ko) * 2000-08-01 2002-10-11 강진구 데이타 통신시스템에 있어서 클럭 및 데이타 복원회로
KR101700745B1 (ko) * 2014-06-20 2017-02-01 고려대학교 산학협력단 클록 주파수 체배기 및 이를 포함하는 클록/데이터 복원 회로
KR101988920B1 (ko) * 2019-03-27 2019-06-13 (주)자람테크놀로지 버스트 모드 클럭 및 데이터 복원 성능을 높인 멀티레벨 광수신 장치 및 방법
KR102127263B1 (ko) * 2019-12-30 2020-07-07 (주)자람테크놀로지 버스트 모드 클럭 및 데이터 복원 성능을 개선한 광수신 장치 및 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101078052B1 (ko) 2008-11-28 2011-10-31 한국전자통신연구원 수동 광 통신 망에서의 수신 데이터 복원 장치 및 방법
KR101541975B1 (ko) 2013-12-26 2015-08-06 한양대학교 산학협력단 광통신 수신기 및 이에 사용되는 칩

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100306061B1 (ko) * 1997-04-25 2001-11-30 가네꼬 히사시 동기식지연신호를단시간에발생시키기위한동기식지연회로및이를이용한주파수체배회로
KR20010035627A (ko) * 1999-10-01 2001-05-07 윤종용 딜레이 라인을 이용한 주파수 체배기
KR100355413B1 (ko) * 2000-08-01 2002-10-11 강진구 데이타 통신시스템에 있어서 클럭 및 데이타 복원회로
KR101700745B1 (ko) * 2014-06-20 2017-02-01 고려대학교 산학협력단 클록 주파수 체배기 및 이를 포함하는 클록/데이터 복원 회로
KR101988920B1 (ko) * 2019-03-27 2019-06-13 (주)자람테크놀로지 버스트 모드 클럭 및 데이터 복원 성능을 높인 멀티레벨 광수신 장치 및 방법
KR102127263B1 (ko) * 2019-12-30 2020-07-07 (주)자람테크놀로지 버스트 모드 클럭 및 데이터 복원 성능을 개선한 광수신 장치 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116405177A (zh) * 2023-06-07 2023-07-07 北京邮电大学 基于保护序列帧的光交换网络时钟数据恢复方法及装置
CN116405177B (zh) * 2023-06-07 2023-09-05 北京邮电大学 基于保护序列帧的光交换网络时钟数据恢复方法及装置

Also Published As

Publication number Publication date
KR102127263B1 (ko) 2020-07-07

Similar Documents

Publication Publication Date Title
WO2021137385A1 (ko) 버스트 모드 클럭 및 데이터 복원 성능을 개선한 광수신 장치 및 방법
WO2020197013A1 (ko) 버스트 모드 클럭 및 데이터 복원 성능을 높인 멀티레벨 광수신 장치 및 방법
US7983308B1 (en) Method and apparatus for data frame synchronization
US9100130B2 (en) Burst mode to continuous mode converter
US8913895B1 (en) Method and apparatus for controlling timing of a transmission signal from a network termination device
Qiu et al. Development of GPON upstream physical-media-dependent prototypes
KR102112785B1 (ko) 다파장 수동형 광네트워크를 위한 파장 선택 시스템 및 방법
Zhang et al. Carrier Lab Trial of a Real Time 50G-PON Prototype
JP4536770B2 (ja) オンチップ・リセット信号を生成するバーストモード受信機及びバーストモード受信方法
JP5559888B2 (ja) 局側装置およびｐｏｎシステム
US9716556B2 (en) Optical receiving device and transmission device
Papakonstantinou et al. A fully bidirectional optical network with latency monitoring capability for the distribution of timing-trigger and control signals in high-energy physics experiments
JP5023514B2 (ja) Ｐｏｎシステムに使用する端末装置とその送信タイミングの制御方法
US20120045213A1 (en) Time division multiplexing transmission system and method of controlling system of same
JP5420435B2 (ja) 局側装置
WO2017061667A1 (ko) 수동형 광네트워크를 위한 중계장치 및 중계방법
KR101338480B1 (ko) 버스트 모드 패킷 신호에 대한 감지 신호 생성 장치 및 수신 장치
US20100124420A1 (en) Communication device and communication method
JP5588814B2 (ja) バースト受信機，バースト受信制御方法、およびシステム
JP2007300445A (ja) マルチレートｐｏｎシステムに使用可能な局側装置及び端末装置、並びに、同システムにおける網同期方法
JP5684344B2 (ja) 局側装置
KR101023813B1 (ko) 신규 광망 종단 장치 등록 방법
KR20120018086A (ko) 버스트 모드 클럭 및 데이터 복원 장치 및 방법
Liao et al. Design and Experimental Demonstration of a Synchronous OCDMA-Based 10 Gbit/s/1.25 Gbit/s EPON with a Novel Synchronization Scheme
Mobilon et al. NG-PON 2.5 Gbit/s burst mode receiver development and prototype characterization

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20908608

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20908608

Country of ref document: EP

Kind code of ref document: A1